WO2020117011A1 - 저복잡도를 갖는 변환을 사용하여 비디오 신호를 처리하기 위한 방법 및 장치 - Google Patents
저복잡도를 갖는 변환을 사용하여 비디오 신호를 처리하기 위한 방법 및 장치 Download PDFInfo
- Publication number
- WO2020117011A1 WO2020117011A1 PCT/KR2019/017232 KR2019017232W WO2020117011A1 WO 2020117011 A1 WO2020117011 A1 WO 2020117011A1 KR 2019017232 W KR2019017232 W KR 2019017232W WO 2020117011 A1 WO2020117011 A1 WO 2020117011A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- transform
- dft
- dst
- equation
- dct
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/625—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using discrete cosine transform [DCT]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/147—Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/12—Selection from among a plurality of transforms or standards, e.g. selection between discrete cosine transform [DCT] and sub-band transform or selection between H.263 and H.264
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
- H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
Abstract
본 명세서의 실시예는 비디오 데이터를 처리하기 위한 방법 및 장치를 제공한다. 본 명세서의 실시예에 따른 비디오 신호를 처리하기 위한 방법은, 상기 비디오 신호의 현재 블록의 변환을 위한 하나 또는 그 이상의 변환 커널들의 조합들로 구성된 복수개의 변환 조합들 중 어느 하나와 관련된 변환 인덱스를 획득하는 단계와, 상기 변환 인덱스와 관련된 수평 변환 및 수직 변환을 포함하는 변환 조합을 유도하는 단계와, 상기 현재 블록에 대하여 상기 변환 조합의 수평 변환 및 수직 변환을 각각 적용하는 단계를 포함하고, 상기 변환 커널들은, DST-7 또는 DCT-8을 포함하고, 상기 DST-7 또는 DCT-8은, 변환 계수의 비트 길이와 관련된 2의 거듭제곱 형태의 스케일 값이 적용된 DFT(Discrete Fourier Transform)에 기반하여 설계되며, 스케일 값이 적용된 DFT를 사용하여 변환 커널을 설계함으로써 변환을 위한 계산 복잡도를 감소시킬 수 있다.
Description
본 명세서의 실시예는 저복잡도를 갖는 변환을 비디오 신호를 처리하는 방법 및 장치에 관한 것으로서, 보다 구체적으로 DFT(Discrete Fourier Transform)를 이용하여 저복잡도 변환인 DST-7(Discrete Sine Transform-7) 또는 DCT-8(Discrete Cosine Transform-8)을 설계하기 위한 방법 및 장치에 관한 것이다.
차세대 비디오 컨텐츠는 고해상도(high spatial resolution), 고프레임율(high frame rate) 및 영상 표현의 고차원화(high dimensionality of scene representation)라는 특징을 갖게 될 것이다. 그러한 컨텐츠를 처리하기 위해서는 메모리 저장(memory storage), 메모리 액세스율(memory access rate) 및 처리 전력(processing power) 측면에서 엄청난 증가를 가져올 것이다.
따라서, 차세대 비디오 컨텐츠를 보다 효율적으로 처리하기 위한 새로운 코딩 툴을 디자인할 필요가 있다. 특히, 변환(transform)을 적용할 때 부호화 효율과 복잡도 측면에서 훨씬 효율적인 변환을 설계할 필요가 있다.
본 명세서의 실시예는 비디오 압축을 위한 변환 커널에 대한 저복잡도의 연산 알고리즘을 제안하고자 한다.
본 명세서의 실시예는 저복잡도 DST7(Discrete Sine Transform-7) 또는 DCT-8(Discrete Cosine Transform-8)을 설계하는 방법을 제안하고자 한다.
본 명세서의 실시예는 순방향 DST-7 또는 DCT-8 및 역방향 DST-7 또는 DCT-8을 DFT(Discrete Fourier Transform)에 기반하여 설계하는 방법을 제안하고자 한다.
본 명세서의 실시예는 DST-7 또는 DCT-8을 1차원 DFT 또는 2차원 DFT를 통해 구현하는 방법을 제안하고자 한다.
본 명세서의 실시예는 다양한 스케일링 방법을 적용하여 DST-7 또는 DCT-8을 정수 연산만으로 구현하는 방법을 제안하고자 한다.
본 명세서의 실시예는 DFT를 이용한 DST-7 또는 DCT-8 구현 방법과 정수 연산만으로 DST-7 또는 DCT-8을 구현하는 방법을 통해, 길이 8, 16, 32의 DST-7 또는 DCT-8을 설계하는 방법을 제안하고자 한다.
본 명세서의 실시예는 새로운 변환 디자인을 반영하기 위한 인코더/디코더 구조를 제안하고자 한다.
본 명세서의 실시예에 따른 비디오 신호를 처리하기 위한 방법은, 본 명세서의 실시예에 따른 비디오 신호를 처리하기 위한 방법은, 상기 비디오 신호의 현재 블록의 변환을 위한 하나 또는 그 이상의 변환 커널들의 조합들로 구성된 복수개의 변환 조합들 중 어느 하나와 관련된 변환 인덱스를 획득하는 단계와, 상기 변환 인덱스와 관련된 수평 변환 및 수직 변환을 포함하는 변환 조합을 유도하는 단계와, 상기 현재 블록에 대하여 상기 변환 조합의 수평 변환 및 수직 변환을 각각 적용하는 단계를 포함하고, 상기 변환 커널들은, DST-7 또는 DCT-8을 포함하고, 상기 DST-7 또는 DCT-8은, 변환 계수의 비트 길이와 관련된 2의 거듭제곱 형태의 스케일 값이 적용된 DFT(Discrete Fourier Transform)에 기반하여 설계될 수 있다.
일 실시예에서, 상기 현재 블록에 대하여 상기 변환 조합의 수평 변환 및 수직 변환을 각각 적용하는 단계는, 행 또는 열 방향에 따라 배열된 상기 현재 블록의 계수들을 포함하는 입력 벡터의 제1 치환(permutation)을 통해 생성되는 전처리된 벡터를 생성하는 단계와, 상기 전처리된 벡터의 일부 계수들에 대해 적용되는 제1 스테이지 DFT를 상기 전처리된 벡터에 대해 복수 회만큼 적용하는 단계와, 상기 제1 스테이지 DFT가 적용된 벡터의 일부 계수들에 대해 제2 스테이지 DFT를 상기 제1 스테이지 DFT가 적용된 벡터에 대해 복수 회만큼 적용하는 단계와, 상기 제2 스테이지 DFT가 적용된 벡터에 대한 제2 치환을 통해 후처리된 벡터를 생성하는 단계를 포함할 수 있다.
일 실시예에서, 상기 제1 스테이지 DFT 또는 상기 제2 스테이지 DFT는, 제1 길이를 갖는 제1 입력 데이터로부터 상기 제1 길이를 갖는 제1 출력 데이터를 출력하는 제1 타입 DFT 및 상기 제1 길이와 상이한 제2 길이를 갖는 제2 입력 데이터로부터 상기 제2 길이를 갖는 제2 출력 데이터를 출력하는 제2 타입 DFT를 포함할 수 있다.
일 실시예에서, 상기 스케일 값이 적용된 DFT의 계수는 상기 스케일 값에 기반한 시프트(shift) 연산에 의해 근사화될 수 있다.
일 실시예에서, 상기 현재 블록의 폭 또는 너비가 N이면 상기 DST-7 또는 DCT-8은 2N+1 포인트 DFT에 기반하여 도출될 수 있다.
일 실시예에서, 상기 현재 블록의 폭 또는 너비가 16이면 상기 DST-7 또는 DCT-8은 33-포인트 DFT에 기반하여 도출되고, 상기 33-포인트 DFT는, 상기 제1 스테이지 DFT로서 3-포인트 2차원 DFT 및 상기 제2 스테이지 DFT로서 11-포인트 2차원 DFT를 포함할 수 있다.
일 실시예에서, 상기 현재 블록의 폭 또는 너비가 32이면 상기 DST-7 또는 DCT-8은 65-포인트 DFT에 기반하여 도출되고, 상기 65-포인트 DFT는, 상기 제1 스테이지 DFT로서 5-포인트 2차원 DFT 및 상기 제2 스테이지 DFT로서 13-포인트 2차원 DFT를 포함할 수 있다.
본 명세서의 다른 실시예는 저복잡도를 갖는 변환을 사용하여 비디오 신호를 처리하기 위한 장치를 제공한다. 본 명세서의 다른 실시예에 따른 비디오 신호를 처리하기 위한 장치는, 상기 비디오 신호를 저장하는 메모리와, 상기 메모리와 결합된 프로세서를 포함하고, 상기 프로세서는, 상기 비디오 신호의 현재 블록의 변환을 위한 하나 또는 그 이상의 변환 커널들의 조합들로 구성된 복수개의 변환 조합들 중 어느 하나와 관련된 변환 인덱스를 획득하고, 상기 변환 인덱스와 관련된 수평 변환 및 수직 변환을 포함하는 변환 조합을 유도하고, 상기 현재 블록에 대하여 상기 변환 조합의 수평 변환 및 수직 변환을 각각 적용하도록 설정되고, 상기 변환 커널들은, DST-7 또는 DCT-8을 포함하고, 상기 DST-7 또는 DCT-8은, 변환 계수의 비트 길이와 관련된 2의 거듭제곱 형태의 스케일 값이 적용된 DFT에 기반하여 설계될 수 있다.
본 명세서의 다른 실시예는 저복잡도를 갖는 변환을 사용하여 비디오 신호를 처리하기 위한 컴퓨팅 디바이스의 하나 이상의 프로세서에서 실행하도록 구성된 컴퓨터 실행 가능한 컴포넌트가 저장된 비 일시적(non-transitory) 컴퓨터 판독 가능한 매체(computer-executable component)를 제공한다. 본 명세서의 다른 실시예에 따른 비 일시적 컴퓨터 판독 가능한 저장 매체는, 상기 비디오 신호의 현재 블록의 변환을 위한 하나 또는 그 이상의 변환 커널들의 조합들로 구성된 복수개의 변환 조합들 중 어느 하나와 관련된 변환 인덱스를 획득하고, 상기 변환 인덱스와 관련된 수평 변환 및 수직 변환을 포함하는 변환 조합을 유도하고, 상기 현재 블록에 대하여 상기 변환 조합의 수평 변환 및 수직 변환을 각각 적용하도록 설정되고, 상기 변환 커널들은, DST-7 또는 DCT-8을 포함하고, 상기 DST-7 또는 DCT-8은, 변환 계수의 비트 길이와 관련된 2의 거듭제곱 형태의 스케일 값이 적용된 DFT에 기반하여 설계될 수 있다.
본 명세서의 실시예는, 저복잡도 DST7(Discrete Sine Transform-7) 또는 DCT-8(Discrete Cosine Transform-8)을 설계하는 방법을 제공함으로써, 메모리 사용 및 연산 복잡도를 감소시킬 수 있다.
또한, 본 명세서의 실시예는 정지 영상 또는 동영상을 부호화할 때 순방향 DST7 또는 DCT-8과 역방향 DST7 또는 DCT-8을 DFT로 설계함으로써 FFT 알고리즘을 통해 DST-7 또는 DCT-8의 복잡도를 감소시킬 수 있다.
이와 같이, 새로운 저복잡도 연산 알고리즘을 통해 연산 복잡도를 감소시키고 코딩 효율을 향상시킬 수 있다.
도 1은 본 명세서의 실시예에 따른 비디오 코딩 시스템의 예를 도시한다.
도 2는 본 명세서의 실시예에 따른 비디오/이미지 신호의 인코딩을 위한 인코딩 장치의 개략적인 블록도를 나타낸다.
도 3은 본 명세서의 실시예로서, 영상 신호의 디코딩을 위한 디코딩 장치의 개략적인 블록도를 나타낸다.
도 4는 본 명세서의 실시예에 따른 컨텐츠 스트리밍 시스템의 구조도의 예를 도시한다.
도 5는 본 명세서의 실시예에 따른 비디오 신호를 처리하기 위한 장치의 블록도의 예를 도시한다.
도 6은 본 명세서의 실시예에 따른 블록 분할 구조의 예로서, 도 6a는 QT(quad tree), 도 3b는 BT(binary tree), 도 3c는 TT(ternary tree) 도 3d는 AT(asymmetric tree)에 의한 블록 분할 구조들의 예를 도시한다.
도 7은 본 명세서의 실시예에 따른 인코더 내의 변환부/양자화부 및 역양자화/역변환부의 세부 블록도의 예를 도시한다.
도 8은 본 명세서의 실시예에 따른 디코더 내의 역양자화부/역변환부의 세부적인 블록도의 예를 도시한다.
도 9는 본 명세서의 실시예에 따른 MTS(multiple transform selection)가 적용되는 변환 설정 그룹(transform configuration group)에 대한 표의 예를 도시한다.
도 10은 본 명세서의 실시예에 따른 MTS가 적용된 인코딩 과정에 대한 흐름도의 예를 도시한다.
도 11은 본 명세서의 실시예에 따른 MTS가 적용된 디코딩 과정에 대한 흐름도의 예를 도시한다.
도 12는 본 명세서의 실시예에 따른 MTS 플래그 및 MTS 인덱스를 인코딩하기 위한 흐름도의 예를 도시한다.
도 13은 본 명세서의 실시예에 따른 MTS 플래그 및 MTS 인덱스에 기초하여 수평 변환 또는 수직 변환을 행 또는 열에 적용하는 디코딩 과정에 대한 흐름도의 예를 도시한다.
도 14는 본 명세서의 실시예에 따른 변환 관련 파라미터에 기초하여 역변환을 수행하기 위한 흐름도의 예를 도시한다.
도 15는 본 명세서의 실시예에 따른 Discrete Fourier Transform(DFT)를 사용하여 길이 16의 순방향(forward) DST-7을 설계하기 위한 흐름도의 예를 도시한다.
도 16은 본 명세서의 실시예에 따른 DFT를 사용하여 길이 16의 역방향(inverse) DST-7을 설계하기 위한 흐름도의 예를 도시한다.
도 17 내지 도 19는 도 15 및 도 16의 xDST7_FFT_B16 함수를 적용하기 위한 흐름도의 예를 도시한다.
도 20은 본 명세서의 실시예에 따른 DFT를 사용하여 길이 32의 순방향 DST-7을 설계하기 위한 흐름도의 예를 도시한다.
도 21은 본 명세서의 실시예에 따른 DFT를 사용하여 길이 32의 역방향 DST-7을 설계하기 위한 흐름도의 예를 도시한다.
도 22 내지 도 24는 도 20 및 도 21의 xDST7_FFT_B32 함수를 적용하기 위한 흐름도의 예를 도시한다.
도 25는 본 명세서의 실시예에 따른 DFT를 사용하여 길이 8의 순방향 DST-7을 설계하기 위한 흐름도의 예를 도시한다.
도 26은 본 명세서의 실시예에 따른 DFT를 사용하여 길이 8의 역방향 DST-7을 설계하기 위한 흐름도의 예를 도시한다.
도 27은 본 명세서의 실시예에 따른 33-point DFT를 적용한 16x16 DST-7의 블록도의 예를 도시한다.
도 28은 본 명세서의 실시예에 따른 65-point DFT를 적용한 32x32 DST7의 블록도의 예를 도시한다.
도 29는 본 명세서의 실시예에 따른 DFT를 사용하여 순방향 DST-7 및 순방향 DCT-8를 적용하는 인코딩을 위한 흐름도의 예를 도시한다.
도 30은 본 명세서의 실시예에 따른 DFT를 사용하여 역방향 DST-7 및 역방향 DCT-8을 적용하는 디코딩을 위한 흐름도의 예를 도시한다.
이하, 본 명세서에 따른 바람직한 실시 형태를 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면과 함께 이하에 개시될 상세한 설명은 본 명세서의 예시적인 실시형태를 설명하고자 하는 것이며, 본 명세서가 실시될 수 있는 유일한 실시형태를 나타내고자 하는 것이 아니다. 이하의 상세한 설명은 본 명세서의 완전한 이해를 제공하기 위해서 구체적 세부사항을 포함한다. 그러나, 당업자는 본 명세서가 이러한 구체적 세부사항 없이도 실시될 수 있음을 안다.
몇몇 경우, 본 명세서의 개념이 모호해지는 것을 피하기 위하여 공지의 구조 및 장치는 생략되거나, 각 구조 및 장치의 핵심기능을 중심으로 한 블록도 형식으로 도시될 수 있다.
아울러, 본 명세서에서 사용되는 용어는 가능한 한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어를 사용하여 설명한다. 그러한 경우에는 해당 부분의 상세 설명에서 그 의미를 명확히 기재하므로, 본 명세서의 설명에서 사용된 용어의 명칭만으로 단순 해석되어서는 안 될 것이며 그 해당 용어의 의미까지 파악하여 해석되어야 함을 밝혀두고자 한다.
이하의 설명에서 사용되는 특정 용어들은 본 명세서의 이해를 돕기 위해서 제공된 것이며, 이러한 특정 용어의 사용은 본 명세서의 기술적 사상을 벗어나지 않는 범위에서 다른 형태로 변경될 수 있다. 예를 들어, 신호, 데이터, 샘플, 픽처, 슬라이스, 타일, 프레임, 블록의 경우 각 코딩 과정에서 적절하게 대체되어 해석될 수 있을 것이다.
이하 본 명세서에서 '처리 유닛'은 예측, 변환 및/또는 양자화 등과 같은 인코딩/디코딩의 처리 과정이 수행되는 단위를 의미한다. 또한, 처리 유닛은 휘도(luma) 성분에 대한 단위와 색차(chroma) 성분에 대한 단위를 포함하는 의미로 해석될 수 있다. 예를 들어, 처리 유닛은 블록(block), 코딩 유닛(coding unit, CU), 예측 유닛(prediction unit, PU) 또는 변환 블록(transform unit, TU)에 해당될 수 있다.
또한, 처리 유닛은 휘도 성분에 대한 단위 또는 색차 성분에 대한 단위로 해석될 수 있다. 예를 들어, 처리 유닛은 휘도 성분에 대한 CTB(coding tree block), CB(coding block), PU 또는 TB(transform block)에 해당될 수 있다. 또는, 처리 유닛은 색차 성분에 대한 CTB, CB, PU 또는 TB에 해당할 수 있다. 또한, 이에 한정되는 것은 아니며 처리 유닛은 휘도 성분에 대한 단위와 색차 성분에 대한 단위를 포함하는 의미로 해석될 수도 있다.
또한, 처리 유닛은 반드시 정사각형의 블록으로 한정되는 것은 아니며, 3개 이상의 꼭지점을 가지는 다각형 형태로 구성될 수도 있다.
또한, 이하 본 명세서에서 픽셀, 화소, 또는 계수(변환 계수 또는 1차 변환을 거친 변환 계수)는 샘플로 통칭된다. 그리고, 샘플을 이용한다는 것은 픽셀 값, 화소 값, 또는 계수(변환 계수 또는 1차 변환을 거친 변환 계수) 등을 이용한다는 것을 의미할 수 있다.
도 1은 본 명세서의 실시예에 따른 비디오 코딩 시스템의 예를 도시한다.
비디오 코딩 시스템은 소스 디바이스(10) 및 수신 디바이스(20)를 포함할 수 있다. 소스 디바이스(10)는 인코딩된 비디오/영상 정보 또는 데이터를 파일 또는 스트리밍 형태로 디지털 저장매체 또는 네트워크를 통하여 수신 디바이스(20)로 전달할 수 있다.
소스 디바이스(10)는 비디오 소스(11), 인코딩 장치(12), 송신기(13)를 포함할 수 있다. 수신 디바이스(20)는 수신기(21), 디코딩 장치(22) 및 렌더러(23)를 포함할 수 있다. 인코딩 장치(10)는 비디오/영상 인코딩 장치라고 불릴 수 있고, 디코딩 장치(20)는 비디오/영상 디코딩 장치라고 불릴 수 있다. 송신기(13)는 인코딩 장치(12)에 포함될 수 있다. 수신기(21)는 디코딩 장치(22)에 포함될 수 있다. 렌더러(23)는 디스플레이부를 포함할 수도 있고, 디스플레이부는 별개의 디바이스 또는 외부 컴포넌트로 구성될 수도 있다.
비디오 소스는 비디오/영상의 캡쳐, 합성 또는 생성 과정 등을 통하여 비디오/영상을 획득할 수 있다. 비디오 소스는 비디오/영상 캡쳐 디바이스 및/또는 비디오/영상 생성 디바이스를 포함할 수 있다. 비디오/영상 캡쳐 디바이스는 예를 들어, 하나 이상의 카메라, 이전에 캡쳐된 비디오/영상을 포함하는 비디오/영상 아카이브 등을 포함할 수 있다. 비디오/영상 생성 디바이스는 예를 들어 컴퓨터, 태블렛 및 스마트폰 등을 포함할 수 있으며 (전자적으로) 비디오/영상을 생성할 수 있다. 예를 들어, 컴퓨터 등을 통하여 가상의 비디오/영상이 생성될 수 있으며, 이 경우 관련 데이터가 생성되는 과정으로 비디오/영상 캡쳐 과정이 갈음될 수 있다.
인코딩 장치(12)는 입력 비디오/영상을 인코딩할 수 있다. 인코딩 장치(12)는 압축 및 코딩 효율을 위하여 예측, 변환, 양자화 등 일련의 절차를 수행할 수 있다. 인코딩된 데이터(인코딩된 비디오/영상 정보)는 비트스트림(bitstream) 형태로 출력될 수 있다.
전송부(13)는 비트스트림 형태로 출력된 인코딩된 비디오/영상 정보 또는 데이터를 파일 또는 스트리밍 형태로 디지털 저장매체 또는 네트워크를 통하여 수신 디바이스의 수신부로 전달할 수 있다. 디지털 저장 매체는 USB(universal serial bus), SD(secure digital), CD(compact disk), DVD(digital video disk), 블루레이(bluray), HDD(hard disk drive), SSD(solid state drive)와 같은 다양한 저장 매체를 포함할 수 있다. 전송부(13)는 미리 정해진 파일 포멧을 통하여 미디어 파일을 생성하기 위한 엘레먼트를 포함할 수 있고, 방송/통신 네트워크를 통한 전송을 위한 엘레멘트를 포함할 수 있다. 수신기(21)는 비트스트림을 추출하여 디코딩 장치(22)로 전달할 수 있다.
디코딩 장치(22)는 인코딩 장치(12)의 동작에 대응하는 역양자화, 역변환, 예측 등 일련의 절차를 수행하여 비디오/영상을 디코딩할 수 있다.
렌더러(23)는 디코딩된 비디오/영상을 렌더링할 수 있다. 렌더링된 비디오/영상은 디스플레이부를 통하여 디스플레이될 수 있다.
도 2는 본 명세서의 실시예에 따른 비디오/이미지 신호의 인코딩을 위한 인코딩 장치의 개략적인 블록도를 나타낸다.
도 2를 참조하면, 인코딩 장치(100)는 영상 분할부(110), 감산부(115), 변환부(120), 양자화부(130), 역양자화부(140), 역변환부(150), 가산부(155), 필터링부(160), 메모리(170), 인터 예측부(180), 인트라 예측부(185) 및 엔트로피 인코딩부(190)를 포함할 수 있다. 인터 예측부(180) 및 인트라 예측부(185)는 예측부로 통칭될 수 있다. 즉, 예측부는 인터 예측부(180) 및 인트라 예측부(185)를 포함할 수 있다. 변환부(120), 양자화부(130), 역양자화부(140), 역변환부(150)는 레지듀얼(residual) 처리부에 포함될 수 있다. 레지듀얼 처리부는 감산부(115)를 더 포함할 수도 있다. 상술한 영상 분할부(110), 감산부(115), 변환부(120), 양자화부(130), 역양자화부(140), 역변환부(150), 가산부(155), 필터링부(160), 인터 예측부(180), 인트라 예측부(185) 및 엔트로피 인코딩부(190)는 실시예에 따라 하나의 하드웨어 컴포넌트(예를 들어 인코더 또는 프로세서)에 의하여 구성될 수 있다. 또한 메모리(170)는 실시예에 따라 하나의 하드웨어 컴포넌트(예를 들어 메모리 또는 디지털 저장 매체)에 의하여 구성될 수 있고, 메모리(170)는 DPB(decoded picture buffer)(175)를 포함할 수 있다.
영상 분할부(110)는 인코딩 장치(100)에 입력된 입력 영상(또는, 픽쳐, 프레임)를 하나 이상의 처리 유닛(processing unit)으로 분할할 수 있다. 일 예로, 처리 유닛은 코딩 유닛(CU)이라고 불릴 수 있다. 이 경우 코딩 유닛은 코딩 트리 유닛(coding tree unit, CTU) 또는 최대 코딩 유닛(largest coding unit, LCU)으로부터 QTBT(Quad-tree binary-tree) 구조에 따라 재귀적으로(recursively) 분할될 수 있다. 예를 들어, 하나의 코딩 유닛은 쿼드 트리 구조 및/또는 바이너리 트리 구조를 기반으로 하위(deeper) 뎁스의 복수의 코딩 유닛들로 분할될 수 있다. 이 경우 예를 들어 쿼드 트리 구조가 먼저 적용되고 바이너리 트리 구조가 나중에 적용될 수 있다. 또는 바이너리 트리 구조가 먼저 적용될 수도 있다. 더 이상 분할되지 않는 최종 코딩 유닛을 기반으로 본 명세서에 따른 코딩 절차가 수행될 수 있다. 이 경우 영상 특성에 따른 코딩 효율 등을 기반으로, 최대 코딩 유닛이 바로 최종 코딩 유닛으로 사용될 수 있고, 또는 필요에 따라 코딩 유닛은 재귀적으로(recursively) 보다 하위 뎁스의 코딩 유닛들로 분할되어 최적의 사이즈의 코딩 유닛이 최종 코딩 유닛으로 사용될 수 있다. 여기서 코딩 절차라 함은 후술하는 예측, 변환, 및 복원 등의 절차를 포함할 수 있다. 다른 예로, 처리 유닛은 예측 유닛(PU) 또는 변환 유닛(TU)을 더 포함할 수 있다. 이 경우 예측 유닛 및 변환 유닛은 각각 상술한 최종 코딩 유닛으로부터 분할 또는 파티셔닝될 수 있다. 상기 예측 유닛은 샘플 예측의 단위일 수 있고, 상기 변환 유닛은 변환 계수를 유도하는 단위 및/또는 변환 계수로부터 레지듀얼 신호(residual signal)를 유도하는 단위일 수 있다.
유닛은 경우에 따라서 블록(block) 또는 영역(area) 등의 용어와 혼용하여 사용될 수 있다. 일반적인 경우, MxN 블록은 M개의 열과 N개의 행으로 이루어진 샘플들 또는 변환 계수(transform coefficient)들의 집합을 나타낼 수 있다. 샘플은 일반적으로 픽셀 또는 픽셀의 값을 나타낼 수 있으며, 휘도(luma) 성분의 픽셀/픽셀값만을 나타낼 수도 있고, 채도(chroma) 성분의 픽셀/픽셀 값만을 나타낼 수도 있다. 샘플은 하나의 픽처(또는 영상)을 픽셀(pixel) 또는 펠(pel)에 대응하는 용어로서 사용될 수 있다.
인코딩 장치(100)는 입력 영상 신호(원본 블록, 원본 샘플 어레이)에서 인터 예측부(180) 또는 인트라 예측부(185)로부터 출력된 예측 신호(예측된 블록, 예측 샘플 어레이)를 감산하여 레지듀얼 신호(잔여 블록, 잔여 샘플 어레이)를 생성할 수 있고, 생성된 레지듀얼 신호는 변환부(120)로 전송된다. 이 경우 도시된 바와 같이 인코딩 장치(100) 내에서 입력 영상 신호(원본 블록, 원본 샘플 어레이)에서 예측 신호(예측 블록, 예측 샘플 어레이)를 감산하는 유닛은 감산부(115)라고 불릴 수 있다. 예측부는 처리 대상 블록(이하, 현재 블록이라 함)에 대한 예측을 수행하고, 현재 블록에 대한 예측 샘플들을 포함하는 예측된 블록(predicted block)을 생성할 수 있다. 예측부는 블록 또는 CU 단위로 인트라 예측이 적용되는지 또는 인터 예측이 적용되는지 결정할 수 있다. 예측부는 각 예측 모드에 대한 설명에서 후술하는 바와 같이 예측 모드 정보와 같이 예측에 관한 다양한 정보를 생성하여 엔트로피 인코딩부(190)로 전달할 수 있다. 예측에 관한 정보는 엔트로피 인코딩부(190)에서 인코딩되어 비트스트림 형태로 출력될 수 있다.
인트라 예측부(185)는 현재 픽처 내의 샘플들을 참조하여 현재 블록을 예측할 수 있다. 참조되는 샘플들은 예측 모드에 따라 상기 현재 블록의 주변(neighbor)에 위치할 수 있고, 또는 떨어져서 위치할 수도 있다. 인트라 예측에서 예측 모드들은 복수의 비방향성 모드와 복수의 방향성 모드를 포함할 수 있다. 비방향성 모드는 예를 들어 DC 모드 및 플래너 모드(planar 모드)를 포함할 수 있다. 방향성 모드는 예측 방향의 세밀한 정도에 따라 예를 들어 33개의 방향성 예측 모드 또는 65개의 방향성 예측 모드를 포함할 수 있다. 다만, 이는 예시로서 설정에 따라 그 이상 또는 그 이하의 개수의 방향성 예측 모드들이 사용될 수 있다. 인트라 예측부(185)는 주변 블록에 적용된 예측 모드를 이용하여, 현재 블록에 적용되는 예측 모드를 결정할 수도 있다.
인터 예측부(180)는 참조 픽처 상에서 움직임 벡터에 의해 특정되는 참조 블록(참조 샘플 어레이)을 기반으로, 현재 블록에 대한 예측된 블록을 유도할 수 있다. 이때, 인터 예측 모드에서 전송되는 움직임 정보의 양을 줄이기 위해 주변 블록과 현재 블록 간의 움직임 정보의 상관성에 기초하여 움직임 정보를 블록, 서브블록 또는 샘플 단위로 예측할 수 있다. 움직임 정보는 움직임 벡터 및 참조 픽처 인덱스를 포함할 수 있다. 움직임 정보는 인터 예측 방향(L0 예측, L1 예측, Bi 예측 등) 정보를 더 포함할 수 있다. 인터 예측의 경우, 주변 블록은 현재 픽처 내에 존재하는 공간적 주변 블록(spatial neighboring block)과 참조 픽처에 존재하는 시간적 주변 블록(temporal neighboring block)을 포함할 수 있다. 참조 블록을 포함하는 참조 픽처와 시간적 주변 블록을 포함하는 참조 픽처는 동일할 수도 있고, 다를 수도 있다. 시간적 주변 블록은 동일 위치 참조 블록(collocated reference block), 동일 위치 CU(colCU) 등의 이름으로 불릴 수 있으며, 시간적 주변 블록을 포함하는 참조 픽처는 동일 위치 픽처(collocated picture, colPic)라고 불릴 수도 있다. 예를 들어, 인터 예측부(180)는 주변 블록들을 기반으로 움직임 정보 후보 리스트를 구성하고, 현재 블록의 움직임 벡터 및/또는 참조 픽처 인덱스를 도출하기 위하여 어떤 후보가 사용되는지를 지시하는 정보를 생성할 수 있다. 다양한 예측 모드를 기반으로 인터 예측이 수행될 수 있으며, 예를 들어 스킵 모드와 머지 모드의 경우에, 인터 예측부(180)는 주변 블록의 움직임 정보를 현재 블록의 움직임 정보로 이용할 수 있다. 스킵 모드의 경우, 머지 모드와 달리 레지듀얼 신호가 전송되지 않을 수 있다. 움직임 정보 예측(motion vector prediction, MVP) 모드의 경우, 주변 블록의 움직임 벡터를 움직임 벡터 예측자(motion vector predictor)로 이용하고, 움직임 벡터 차분(motion vector difference)을 시그널링함으로써 현재 블록의 움직임 벡터를 지시할 수 있다.
인터 예측부(180) 또는 인트라 예측부(185)를 통해 생성된 예측 신호는 복원 신호를 생성하기 위해 이용되거나 레지듀얼 신호를 생성하기 위해 이용될 수 있다.
변환부(120)는 레지듀얼 신호에 변환 기법을 적용하여 변환 계수들(transform coefficients)를 생성할 수 있다. 예를 들어, 변환 기법은 DCT(discrete cosine transform), DST(discrete sine transform), KLT(Karhunen-Loeve transform), GBT(graph-based transform), 또는 CNT(conditionally non-linear transform) 중 적어도 하나를 포함할 수 있다. 여기서, GBT는 픽셀 간의 관계 정보를 그래프로 표현한다고 할 때 이 그래프로부터 얻어진 변환을 의미한다. CNT는 이전에 복원된 모든 픽셀(all previously reconstructed pixel)를 이용하여 예측 신호를 생성하고 그에 기초하여 획득되는 변환을 의미한다. 또한, 변환 과정은 정사각형의 동일한 크기를 갖는 픽셀 블록에 적용될 수도 있고, 정사각형이 아닌 가변 크기의 블록에도 적용될 수 있다.
양자화부(130)는 변환 계수들을 양자화하여 엔트로피 인코딩부(190)로 전송되고, 엔트로피 인코딩부(190)는 양자화된 신호(양자화된 변환 계수들에 관한 정보)를 인코딩하여 비트스트림으로 출력할 수 있다. 양자화된 변환 계수들에 관한 정보는 레지듀얼 정보라고 불릴 수 있다. 양자화부(130)는 계수 스캔 순서(scan order)를 기반으로 블록 형태의 양자화된 변환 계수들을 1차원 벡터 형태로 재정렬할 수 있고, 1차원 벡터 형태의 양자화된 변환 계수들을 기반으로 상기 양자화된 변환 계수들에 관한 정보를 생성할 수도 있다. 엔트로피 인코딩부(190)는 예를 들어 지수 골롬(exponential Golomb), CAVLC(context-adaptive variable length coding), CABAC(context-adaptive binary arithmetic coding)과 같은 다양한 인코딩 방법을 수행할 수 있다. 엔트로피 인코딩부(190)는 양자화된 변환 계수들 외 비디오/이미지 복원에 필요한 정보들(예컨대 신택스 요소들(syntax elements)의 값 등)을 함께 또는 별도로 인코딩할 수도 있다. 인코딩된 정보(예: 비디오/영상 정보)는 비트스트림 형태로 NAL(network abstraction layer) 유닛 단위로 전송 또는 저장될 수 있다. 비트스트림은 네트워크를 통하여 전송될 수 있고, 또는 디지털 저장매체에 저장될 수 있다. 여기서 네트워크는 방송망 및/또는 통신망 등을 포함할 수 있고, 디지털 저장매체는 USB, SD, CD, DVD, 블루레이, HDD, SSD 등 다양한 저장매체를 포함할 수 있다. 엔트로피 인코딩부(190)로부터 출력된 신호는 전송하는 전송부(미도시) 및/또는 저장하는 저장부(미도시)가 인코딩 장치(100)의 내/외부 엘리먼트로서 구성될 수 있고, 또는 전송부는 엔트로피 인코딩부(190)의 구성요소일 수도 있다.
양자화부(130)로부터 출력된 양자화된 변환 계수들은 예측 신호를 생성하기 위해 이용될 수 있다. 예를 들어, 양자화된 변환 계수들에 대하여 루프 내의 역양자화부(140) 및 역변환부(150)를 통해 역양자화 및 역변환을 적용함으로써 레지듀얼 신호가 복원될 수 있다. 가산부(155)는 복원된 레지듀얼 신호를 인터 예측부(180) 또는 인트라 예측부(185)로부터 출력된 예측 신호에 더함으로써 복원(reconstructed) 신호(복원 픽처, 복원 블록, 복원 샘플 어레이)가 생성될 수 있다. 스킵 모드가 적용된 경우와 같이 처리 대상 블록에 대한 레지듀얼이 없는 경우, 예측된 블록이 복원 블록으로 사용될 수 있다. 가산부(155)는 복원부 또는 복원 블록 생성부로 지칭될 수 있다. 복원 신호는 현재 픽처 내 다음 처리 대상 블록의 인트라 예측을 위하여 사용될 수 있고, 후술하는 바와 같이 필터링을 거쳐서 다음 픽처의 인터 예측을 위하여 사용될 수도 있다.
필터링부(160)는 복원 신호에 필터링을 적용하여 주관적/객관적 화질을 향상시킬 수 있다. 예를 들어 필터링부(160)는 복원 픽처에 다양한 필터링 방법을 적용하여 수정된(modified) 복원 픽처를 생성할 수 있고, 수정된 복원 픽처를 복호 픽처 버퍼(170)에 전송할 수 있다. 다양한 필터링 방법은 예를 들어, 디블록킹 필터링, 샘플 적응적 오프셋(sample adaptive offset), 적응적 루프 필터(adaptive loop filter), 양방향 필터(bilateral filter)를 포함할 수 있다. 필터링부(160)는 각 필터링 방법에 대한 설명에서 후술하는 바와 같이 필터링에 관한 다양한 정보를 생성하여 엔트로피 인코딩부(190)로 전달할 수 있다. 필터링 관한 정보는 엔트로피 인코딩부(190)에서 인코딩되어 비트스트림 형태로 출력될 수 있다.
복호 픽처 버퍼(170)에 전송된 수정된 복원 픽처는 인터 예측부(180)에서 참조 픽처로 사용될 수 있다. 인코딩 장치(100)는 이를 통하여 인터 예측이 적용되는 경우, 인코딩 장치(100)와 디코딩 장치(200)에서의 예측 미스매치를 피할 수 있고, 부호화 효율도 향상시킬 수 있다.
복호 픽처 버퍼(170)는 수정된 복원 픽처를 인터 예측부(180)에서의 참조 픽처로 사용하기 위해 저장할 수 있다.
도 3은 본 명세서의 실시예로서, 영상 신호의 디코딩을 위한 디코딩 장치의 개략적인 블록도를 나타낸다.
도 3을 참조하면, 디코딩 장치(200)는 엔트로피 디코딩부(210), 역양자화부(220), 역변환부(230), 가산부(235), 필터링부(240), 메모리(250), 인터 예측부(260) 및 인트라 예측부(265)를 포함하여 구성될 수 있다. 인터 예측부(260) 및 인트라 예측부(265)는 예측부로 통칭될 수 있다. 즉, 예측부는 인터 예측부(180) 및 인트라 예측부(185)를 포함할 수 있다. 역양자화부(220)와 역변환부(230)는 레지듀얼 처리부로 통칭될 수 있다. 즉, 레지듀얼 처리부는 역양자화부(220)와 역변환부(230)을 포함할 수 있다. 엔트로피 디코딩부(210), 역양자화부(220), 역변환부(230), 가산부(235), 필터링부(240), 인터 예측부(260) 및 인트라 예측부(265)는 실시예에 따라 하나의 하드웨어 컴포넌트(예를 들어 디코더 또는 프로세서)에 의하여 구성될 수 있다. 또한 복호 픽처 버퍼(250)은 실시예에 따라 하나의 하드웨어 컴포넌트(예를 들어 메모리 또는 디지털 저장 매체)에 의하여 구현될 수 있다. 또한, 메모리(250)는 DPB(175)를 포함할 수 있고, 디지털 저장 매체에 의해 구성될 수도 있다.
비디오/이미지 정보를 포함하는 비트스트림이 입력되면, 디코딩 장치(200)는 도 2의 인코딩 장치(100)에서 비디오/이미지 정보가 처리된 프로세스에 대응하여 영상을 복원할 수 있다. 예를 들어, 디코딩 장치(200)는 인코딩 장치(100)에서 적용된 처리 유닛을 이용하여 디코딩을 수행할 수 있다. 따라서 디코딩시 처리 유닛은, 예를 들어, 코딩 유닛일 수 있고, 코딩 유닛은 코딩 트리 유닛 또는 최대 코딩 유닛으로부터 쿼드 트리 구조 및/또는 바이너리 트리 구조에 따라 분할될 수 있다. 그리고, 디코딩 장치(200)를 통해 디코딩 및 출력된 복원 영상 신호는 재생 장치를 통해 재생될 수 있다.
디코딩 장치(200)는 도 2의 인코딩 장치(100)로부터 출력된 신호를 비트스트림 형태로 수신할 수 있고, 수신된 신호는 엔트로피 디코딩부(210)를 통해 디코딩될 수 있다. 예를 들어, 엔트로피 디코딩부(210)는 비트스트림을 파싱하여 영상 복원(또는 픽처 복원)에 필요한 정보(예: 비디오/영상 정보)를 도출할 수 있다. 예컨대, 엔트로피 디코딩부(210)는 지수 골롬 부호화, CAVLC 또는 CABAC 등의 코딩 방법을 기초로 비트스트림 내 정보를 디코딩하고, 영상 복원에 필요한 신택스 엘리먼트의 값, 레지듀얼에 관한 변환 계수의 양자화된 값 들을 출력할 수 있다. 보다 상세하게, CABAC 엔트로피 디코딩 방법은, 비트스트림에서 각 구문 요소에 해당하는 빈(bin)을 수신하고, 디코딩 대상 구문 요소 정보와 주변 및 디코딩 대상 블록의 디코딩 정보 혹은 이전 단계에서 디코딩된 심볼/빈의 정보를 이용하여 문맥(context) 모델을 결정하고, 결정된 문맥 모델에 따라 빈의 발생 확률을 예측하여 빈의 산술 디코딩(arithmetic decoding)를 수행하여 각 구문 요소의 값에 해당하는 심볼을 생성할 수 있다. 이때, CABAC 엔트로피 디코딩 방법은 문맥 모델 결정 후 다음 심볼/빈의 문맥 모델을 위해 디코딩된 심볼/빈의 정보를 이용하여 문맥 모델을 업데이트할 수 있다. 엔트로피 디코딩부(210)에서 디코딩된 정보 중 예측에 관한 정보는 예측부(인터 예측부(260) 및 인트라 예측부(265))로 제공되고, 엔트로피 디코딩부(210)에서 엔트로피 디코딩이 수행된 레지듀얼 값, 즉 양자화된 변환 계수들 및 관련 파라미터 정보는 역양자화부(220)로 입력될 수 있다. 또한, 엔트로피 디코딩부(210)에서 디코딩된 정보 중 필터링에 관한 정보는 필터링부(240)로 제공될 수 있다. 한편, 인코딩 장치(100)로부터 출력된 신호를 수신하는 수신부(미도시)가 디코딩 장치(200)의 내/외부 엘리먼트로서 더 구성될 수 있고, 또는 수신부는 엔트로피 디코딩부(210)의 구성요소일 수도 있다.
역양자화부(220)는 양자화된 변환 계수들을 역양자화함으로써 변환 계수들을 출력할 수 있다. 역양자화부(220)는 양자화된 변환 계수들을 2차원의 블록 형태로 재정렬할 수 있다. 이 경우 인코딩 장치(100)에서 수행된 계수 스캔 순서에 기반하여 재정렬이 수행될 수 있다. 역양자화부(220)는 양자화 파라미터(예를 들어, 양자화 스텝 사이즈 정보)를 이용하여 양자화된 변환 계수들에 대한 역양자화를 수행하고, 변환 계수(transform coefficient)를 출력할 수 있다.
역변환부(230)는 변환 계수에 대한 역변환을 적용함으로써 레지듀얼 신호(레지듀얼 블록, 레지듀얼 샘플 어레이)를 출력할 수 있다.
예측부는 현재 블록에 대한 예측을 수행하고, 현재 블록에 대한 예측 샘플들을 포함하는 예측된 블록(predicted block)을 생성할 수 있다. 예측부는 엔트로피 디코딩부(210)로부터 출력된 예측에 관한 정보에 기반하여 현재 블록에 인트라 예측이 적용되는지 또는 인터 예측이 적용되는지 결정할 수 있고, 구체적인 인트라/인터 예측 모드를 결정할 수 있다.
인트라 예측부(265)는 현재 픽처 내의 샘플들을 참조함으로써 현재 블록을 예측할 수 있다. 참조되는 샘플들은 예측 모드에 따라 현재 블록의 주변(neighbor)에 위치할 수 있고, 또는 이격되어 위치할 수도 있다. 인트라 예측에서 예측 모드들은 복수의 비방향성 모드와 복수의 방향성 모드를 포함할 수 있다. 인트라 예측부(265)는 주변 블록에 적용된 예측 모드를 이용하여, 현재 블록에 적용되는 예측 모드를 결정할 수도 있다.
인터 예측부(260)는 참조 픽처 상에서 움직임 벡터에 의해 특정되는 참조 블록(참조 샘플 어레이)을 기반으로, 현재 블록에 대한 예측된 블록을 유도할 수 있다. 이때, 인터 예측 모드에서 전송되는 움직임 정보의 양을 줄이기 위해 주변 블록과 현재 블록 간의 움직임 정보의 상관성에 기초하여 움직임 정보를 블록, 서브블록, 또는 샘플 단위로 예측할 수 있다. 움직임 정보는 움직임 벡터 및 참조 픽처 인덱스를 포함할 수 있다. 움직임 정보는 인터 예측 방향(L0 예측, L1 예측, Bi 예측 등)에 대한 정보를 더 포함할 수 있다. 인터 예측의 경우, 주변 블록은 현재 픽처 내에 존재하는 공간적 주변 블록(spatial neighboring block)과 참조 픽처에 존재하는 시간적 주변 블록(temporal neighboring block)을 포함할 수 있다. 예를 들어, 인터 예측부(260)는 주변 블록들을 기반으로 움직임 정보 후보 리스트를 구성하고, 수신된 후보 선택 정보를 기반으로 현재 블록의 움직임 벡터 및/또는 참조 픽처 인덱스를 도출할 수 있다. 다양한 예측 모드를 기반으로 인터 예측이 수행될 수 있으며, 예측에 관한 정보는 현재 블록에 대한 인터 예측의 모드를 지시하는 정보를 포함할 수 있다.
가산부(235)는 획득된 레지듀얼 신호를 인터 예측부(260) 또는 인트라 예측부(265)로부터 출력된 예측 신호(예측된 블록, 예측 샘플 어레이)에 더함으로써 복원 신호(복원 픽처, 복원 블록, 복원 샘플 어레이)를 생성할 수 있다. 스킵 모드가 적용된 경우와 같이 처리 대상 블록에 대한 레지듀얼이 없는 경우, 예측된 블록이 복원 블록으로 사용될 수 있다.
가산부(235)는 복원부 또는 복원 블록 생성부라고 불릴 수 있다. 생성된 복원 신호는 현재 픽처 내 다음 처리 대상 블록의 인트라 예측을 위하여 사용될 수 있고, 후술하는 바와 같이 필터링을 거쳐서 다음 픽처의 인터 예측을 위하여 사용될 수도 있다.
필터링부(240)는 복원 신호에 필터링을 적용함으로써 주관적/객관적 화질을 향상시킬 수 있다. 예를 들어 필터링부(240)는 복원 픽처에 다양한 필터링 방법을 적용하여 수정된(modified) 복원 픽처를 생성할 수 있고, 수정된 복원 픽처를 복호 픽처 버퍼(250)에 전송할 수 있다. 다양한 필터링 방법은 예를 들어, 디블록킹 필터링, 샘플 적응적 오프셋(sample adaptive offset, SAO), 적응적 루프 필터(adaptive loop filter, ALF), 양방향 필터(bilateral filter) 등을 포함할 수 있다.
복호 픽쳐 버퍼(250)에 전송된 수정된 복원 픽처는 인터 예측부(260)에 의해 참조 픽쳐로 사용될 수 있다.
본 명세서에서, 인코딩 장치(100)의 필터링부(160), 인터 예측부(180) 및 인트라 예측부(185)에서 설명된 실시예들은 각각 디코딩 장치의 필터링부(240), 인터 예측부(260) 및 인트라 예측부(265)에도 동일 또는 대응되도록 적용될 수 있다.
도 4는 본 명세서의 실시예에 따른 컨텐츠 스트리밍 시스템의 구조도의 예를 도시한다.
본 명세서가 적용되는 컨텐츠 스트리밍 시스템은 크게 인코딩 서버(410), 스트리밍 서버(420), 웹 서버(430), 미디어 저장소(440), 사용자 장치(450) 및 멀티미디어 입력 장치(460)를 포함할 수 있다.
인코딩 서버(410)는 스마트폰, 카메라, 캠코더 등과 같은 멀티미디어 입력 장치들로부터 입력된 컨텐츠를 디지털 데이터로 압축하여 비트스트림을 생성하고 이를 스트리밍 서버(420)로 전송할 수 있다. 다른 예로, 스마트폰, 카메라, 캠코더 등과 같은 멀티미디어 입력 장치(460)들이 비트스트림을 직접 생성하는 경우, 인코딩 서버(410)는 생략될 수 있다.
비트스트림은 본 명세서가 적용되는 인코딩 방법 또는 비트스트림 생성 방법에 의해 생성될 수 있고, 스트리밍 서버(420)는 비트스트림을 전송 또는 수신하는 과정에서 일시적으로 비트스트림을 저장할 수 있다.
스트리밍 서버(420)는 웹 서버(430)를 통한 사용자 요청에 기초하여 멀티미디어 데이터를 사용자 장치(450)에 전송하고, 웹 서버(430)는 사용자에게 어떠한 서비스가 있는지를 알려주는 매개체 역할을 한다. 사용자가 웹 서버(430)에 원하는 서비스를 요청하면, 웹 서버(430)는 이를 스트리밍 서버(420)에 전달하고, 스트리밍 서버(420)는 사용자에게 멀티미디어 데이터를 전송한다. 이때, 컨텐츠 스트리밍 시스템은 별도의 제어 서버를 포함할 수 있고, 이 경우 제어 서버는 컨텐츠 스트리밍 시스템 내 각 장치 간 명령/응답을 제어하는 역할을 한다.
스트리밍 서버(420)는 미디어 저장소(440) 및/또는 인코딩 서버(410)로부터 컨텐츠를 수신할 수 있다. 예를 들어, 스트리밍 서버(420)는 인코딩 서버(410)로부터 컨텐츠를 실시간으로 수신할 수 있다. 이 경우, 원활한 스트리밍 서비스를 제공하기 위하여 스트리밍 서버(420)는 비트스트림을 일정 시간동안 저장할 수 있다.
예를 들어, 사용자 장치(450)는, 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 PC(slate PC), 태블릿 PC(tablet PC), 울트라북(ultrabook), 웨어러블 디바이스(wearable device, 예를 들어, 워치형 단말기(smartwatch), 글래스형 단말기(smart glass), HMD(head mounted display), 디지털 TV, 데스크탑 컴퓨터, 디지털 사이니지를 포함할 수 있다.
컨텐츠 스트리밍 시스템 내 각 서버들은 분산 서버로 운영될 수 있으며, 이 경우 각 서버에서 수신하는 데이터는 분산 처리될 수 있다.
도 5는 본 명세서의 실시예에 따른 비디오 신호를 처리하기 위한 장치의 블록도의 예를 도시한다. 도 5의 비디오 신호 처리 장치는 도 2의 인코딩 장치(100) 또는 도 3의 디코딩 장치(200)에 해당할 수 있다.
본 명세서의 실시예에 따른 비디오 신호 처리 장치(500)는, 비디오 신호를 저장하는 메모리(520)와, 상기 메모리와 결합되면서 비디오 신호를 처리하는 프로세서(510)를 포함할 수 있다.
본 명세서의 실시예에 따른 프로세서(510)는 비디오 신호의 처리를 위한 적어도 하나의 프로세싱 회로로 구성될 수 있으며, 비디오 신호를 인코딩 또는 디코딩을 위한 명령어들을 실행함으로써 영상 신호를 처리할 수 있다. 즉, 프로세서(510)는 이하 설명되는 인코딩 또는 디코딩 방법들을 실행함으로써 원본 비디오 신호를 인코딩하거나 인코딩된 비디오 신호를 디코딩할 수 있다.
본 명세서의 실시예에 따른 프로세서(510)는, 상기 비디오 신호의 현재 블록의 변환을 위한 하나 또는 그 이상의 변환 커널들의 조합들로 구성된 복수개의 변환 조합들 중 어느 하나와 관련된 변환 인덱스를 획득하고, 상기 변환 인덱스와 관련된 수평 변환 및 수직 변환을 포함하는 변환 조합을 유도하고, 상기 현재 블록에 대하여 상기 변환 조합의 수평 변환 및 수직 변환을 각각 적용하도록 설정되고, 상기 변환 커널들은, DST-7 또는 DCT-8을 포함하고, 상기 DST-7 또는 DCT-8은, 변환 계수의 비트 길이와 관련된 2의 거듭제곱 형태의 스케일 값이 적용된 DFT에 기반하여 설계될 수 있다.
일 실시예에서, 프로세서(510)는, 행 또는 열 방향에 따라 배열된 상기 현재 블록의 계수들을 포함하는 입력 벡터의 제1 치환(permutation)을 통해 생성되는 전처리된 벡터를 생성하는 단계와, 상기 전처리된 벡터의 일부 계수들에 대해 적용되는 제1 스테이지 DFT를 상기 전처리된 벡터에 대해 복수 회만큼 적용하는 단계와, 상기 제1 스테이지 DFT가 적용된 벡터의 일부 계수들에 대해 제2 스테이지 DFT를 상기 제1 스테이지 DFT가 적용된 벡터에 대해 복수 회만큼 적용하는 단계와, 상기 제2 스테이지 DFT가 적용된 벡터에 대한 제2 치환을 통해 후처리된 벡터를 생성하는 단계를 포함할 수 있다.
일 실시예에서, 상기 제1 스테이지 DFT 또는 상기 제2 스테이지 DFT는, 제1 길이를 갖는 제1 입력 데이터로부터 상기 제1 길이를 갖는 제1 출력 데이터를 출력하는 제1 타입 DFT 및 상기 제1 길이와 상이한 제2 길이를 갖는 제2 입력 데이터로부터 상기 제2 길이를 갖는 제2 출력 데이터를 출력하는 제2 타입 DFT를 포함할 수 있다.
일 실시예에서, 상기 스케일 값이 적용된 DFT의 계수는 상기 스케일 값에 기반한 시프트(shift) 연산에 의해 근사화될 수 있다.
일 실시예에서, 상기 현재 블록의 폭 또는 너비가 N이면 상기 DST-7 또는 DCT-8은 2N+1 포인트 DFT에 기반하여 도출될 수 있다.
일 실시예에서, 상기 현재 블록의 폭 또는 너비가 16이면 상기 DST-7 또는 DCT-8은 33-포인트 DFT에 기반하여 도출되고, 상기 33-포인트 DFT는, 상기 제1 스테이지 DFT로서 3-포인트 2차원 DFT 및 상기 제2 스테이지 DFT로서 11-포인트 2차원 DFT를 포함할 수 있다.
일 실시예에서, 상기 현재 블록의 폭 또는 너비가 32이면 상기 DST-7 또는 DCT-8은 65-포인트 DFT에 기반하여 도출되고, 상기 65-포인트 DFT는, 상기 제1 스테이지 DFT로서 5-포인트 2차원 DFT 및 상기 제2 스테이지 DFT로서 13-포인트 2차원 DFT를 포함할 수 있다.
도 6은 본 명세서의 실시예에 따른 블록 분할 구조의 예로서, 도 6a는 QT(quad tree, 이하 'QT'로 지칭됨), 도 3b는 BT(binary tree, 이하 'BT'로 지칭됨), 도 3c는 TT(ternary tree, 이하 'TT'로 지칭됨) 도 3d는 AT(asymmetric tree, 이하 'TT'로 지칭됨)에 의한 블록 분할 구조들의 예를 도시한다.
비디오 코딩에서 하나의 블록은 QT 기반으로 분할될 수 있다. 또한, QT에 의해서 분할된 하나의 서브 블록(sub block)은 QT를 사용하여 재귀적으로 더 분할될 수 있다. 더 이상 QT 분할되지 않는 리프 블록(leaf block)은 BT, TT또는 AT 중 적어도 하나의 방식에 의해서 분할될 수 있다. BT는 horizontal BT (2NxN, 2NxN)과 vertical BT (Nx2N, Nx2N)의 두 가지 형태의 분할을 가질 수 있다. TT는 horizontal TT (2Nx1/2N, 2NxN, 2Nx1/2N)와 vertical TT (1/2Nx2N, Nx2N, 1/2Nx2N)의 두 가지 형태의 분할을 가질 수 있다. AT는 horizontal-up AT (2Nx1/2N, 2Nx3/2N), horizontal-down AT (2Nx3/2N, 2Nx1/2N), vertical-left AT (1/2Nx2N, 3/2Nx2N), vertical-right AT (3/2Nx2N, 1/2Nx2N)의 네 가지 형태의 분할을 가질 수 있다. 각각의 BT, TT, AT는 BT, TT, AT를 사용하여 재귀적으로 더 분할될 수 있다.
도 6a는 QT 분할의 예를 보여준다. 블록 A는 QT에 의해서 4개의 서브 블록 (A0, A1, A2, A3)으로 분할될 수 있다. 서브 블록 A1은 다시 QT에 의해서 4개의 서브 블록 (B0, B1, B2, B3)로 분할될 수 있다.
도 6b는 BT 분할의 예를 보여준다. QT에 의해서 더 이상 분할되지 않는 블록 B3은 vertical BT (C0, C1) 또는 horizontal BT (D0, D1)으로 분할될 수 있다. 블록 C0와 같이 각각의 서브 블록은 horizontal BT (E0, E1) 또는 vertical BT (F0, F1)의 형태와 같이 재귀적으로 더 분할될 수 있다.
도 6c는 TT 분할의 예를 보여준다. QT에 의해서 더 이상 분할되지 않는 블록 B3은 vertical TT (C0, C1, C2) 또는 horizontal TT (D0, D1, D2)으로 분할될 수 있다. 블록 C1와 같이 각각의 서브 블록은 horizontal TT (E0, E1, E2) 또는 vertical TT (F0, F1, F2)의 형태와 같이 재귀적으로 더 분할될 수 있다.
도 6d는 AT 분할의 예를 보여준다. QT에 의해서 더 이상 분할되지 않는 블록 B3은 vertical AT (C0, C1) 또는 horizontal AT (D0, D1)으로 분할 될 수 있다. 블록 C1와 같이 각각의 서브 블록은 horizontal AT (E0, E1) 또는 vertical TT (F0, F1)의 형태와 같이 재귀적으로 더 분할 될 수 있다.
한편, BT, TT, AT 분할은 결합될 수 있다. 예를 들어, BT에 의해 분할된 서브 블록은 TT 또는 AT에 의한 분할이 가능하다. 또한, TT에 의해 분할된 서브 블록은 BT 또는 AT에 의한 분할이 가능하다. AT에 의해 분할된 서브 블록은 BT 또는 TT에 의한 분할이 가능하다. 예를 들어, horizontal BT 분할 이후, 각각의 서브 블록이 vertical BT로 분할될 수 있고, 또는 vertical BT 분할 이후, 각각의 서브 블록이 horizontal BT로 분할될 수도 있다. 상기 두 종류의 분할 방법은 분할 순서는 다르지만 최종적으로 분할되는 모양은 동일하다.
또한, 블록이 분할되면 블록을 탐색하는 순서가 다양하게 정의될 수 있다. 일반적으로, 좌측에서 우측으로, 상단에서 하단으로 탐색을 수행하며, 블록을 탐색한다는 것은 각 분할된 서브 블록의 추가적인 블록 분할 여부를 결정하는 순서를 의미하거나, 블록이 더 이상 분할되지 않을 경우 각 서브 블록의 부호화 순서를 의미하거나, 또는 서브 블록에서 다른 이웃 블록의 정보를 참조할 때의 탐색 순서를 의미할 수 있다.
도 7은 본 명세서의 실시예에 따른 인코더 내의 변환부/양자화부 및 역양자화/역변환부의 세부 블록도의 예를 도시한다.
도 7을 살펴보면, 변환 및 양자화부 (120/130)는 1차 변환부(primary transform unit)(121), 2차 변환부(secondary transform unit)(122) 및 양자화부(130)을 포함할 수 있다. 역양자화 및 역변환부 (140/150)는 역양자화부(140), 역 2차 변환부(inverse secondary transform unit)(151) 및 역 1차 변환부(inverse primary transform unit)(152)를 포함할 수 있다.
도 8을 살펴보면, 역양자화 및 역변환부 (220/230)는 역양자화부(220), 역 2차 변환부(inverse secondary transform unit)(231) 및 역 1차 변환부(inverse primary transform unit)(232)를 포함할 수 있다.
본 명세서의 실시예에서, 복수의 단계를 통해 변환이 수행될 수 있다. 예를 들어, 도 7과 같이 1차 변환(primary transform), 2차 변환(secondary transform)의 2단계를 적용할 수 있고, 또는 알고리즘에 따라 그 이상의 변환 단계가 이용될 수도 있다. 여기서, 1차 변환은 주요 변환(core transform)이라고 부를 수도 있다.
1차 변환부 (121)는 잔여 신호(residual signal)에 대해 1차 변환을 적용할 수 있으며, 여기서 1차 변환은 인코더 및/또는 디코더에서 테이블로 기정의될 수 있다.
1차 변환으로서, Discrete Cosine Transform type 2(이하, 'DCT-2'으로 지칭됨)가 적용될 수 있다.
또는, 특정한 경우에 한정하여 Discrete Sine Transform-type 7(이하, 'DST-7'으로 지칭됨)이 적용될 수도 있다. 예를 들어, 인트라 예측 모드가 적용된 4x4 블록에 대해 DST-7이 적용될 수 있다.
또한, 1차 변환의 경우, MTS(Multiple Transform Selection)의 여러 변환들(DST-7, DCT-8, DST-1, 또는 DCT-5)의 조합들이 적용될 수도 있다. 예를 들어, 도 9 또는 표 1과 같은 변환 조합이 적용될 수 있다.
2차 변환부(122)는 1차 변환된 신호에 대해 2차 변환을 적용할 수 있으며, 여기서 2차 변환은 인코더 및/또는 디코더에서 테이블로 기정의될 수 있다.
일실시예로, 2차 변환은 비분리 2차 변환(Non-Separable Secondary Transform, NSST)이 조건적으로 적용될 수 있다. 예를 들어, NSST는 인트라 예측 블록에 대하여 적용되며, 예측 모드 그룹마다 적용 가능한 변환 셋을 가질 수 있다.
여기서, 상기 예측 모드 그룹은 예측 방향에 대한 대칭성에 기초하여 설정될 수 있다. 예를 들어, 예측 모드 52와 예측 모드 16은 예측 모드 34 (대각 방향)를 기준으로 대칭이므로, 하나의 그룹을 형성하여 동일한 변환 셋(transform set)이 적용될 수 있다. 이때, 예측 모드 52에 대한 변환은 전치(transpose)가 적용된 입력 데이터에 적용되며, 이는 예측 모드 16과 변환 셋이 동일하기 때문이다.
한편, 플래너 모드(Planar mode)와 DC 모드(DC mode)의 경우 방향에 대한 대칭성이 존재하지 않으므로, 플래너 모드와 DC 모드 각각에 대한 변환 셋이 설정되며, 해당 변환 셋은 2개의 변환들로 구성될 수 있다. 나머지 방향성 모드에 대해서는 변환 셋마다 3개의 변환들로 구성될 수 있다.
다른 실시예로, 상기 2차 변환(secondary transform)의 경우, MTS(Multiple Transform Selection)의 여러 변환들(DST-7, DCT-8, DST-1, DCT-5)의 조합들이 적용될 수도 있다. 예를 들어, 도 9 또는 표 1과 같은 변환 조합이 적용될 수 있다.
다른 실시예로, DST-7 이 1차 변환(primary transform)으로 적용될 수도 있다.
다른 실시예로, DCT-8 이 1차 변환(primary transform)으로 적용될 수도 있다.
다른 실시예로, NSST는 1차 변환된 블록 전체에 대해 적용되는 것이 아니라 좌상측(top-left) 8x8 영역에 대해서만 적용될 수 있다. 예를 들어, 블록의 폭과 너비가 모두 8 이상인 경우 8x8 NSST가 적용되며, 블록의 폭과 너비가 모두 4 이상이면서 폭과 너비 중 어느 하나가 4인 경우 4x4 NSST가 적용되는데, 이때 4x4 블록들로 나눈 후 각기 4x4 NSST가 적용되거나 좌상측(top-left) 4x4 영역에만 NSST가 적용될 수 있다.
양자화부(130)는 2차 변환된 신호에 대해 양자화를 수행할 수 있다. 역양자화 및 역변환부 (140/150)는 앞서 설명된 과정을 역으로 수행하며, 중복되는 설명은 생략하도록 한다.
도 8은 본 명세서의 실시예에 따른 디코더 내의 역양자화부/역변환부의 세부적인 블록도의 예를 도시한다.
도 8을 살펴보면, 역양자화 및 역변환부(220/230)는 역양자화부(220), 역 2차 변환부 (231) 및 역 1차 변환부 (232)를 포함할 수 있다.
역양자화부(220)는 양자화 스텝 사이즈 정보를 이용하여 엔트로피 디코딩된 신호로부터 변환 계수를 획득할 수 있다.
역 2차 변환부(231)는 변환 계수에 대해 역 2차 변환을 수행한다. 여기서, 역 2차 변환은 도 7에서 설명된 2차 변환의 역변환을 나타낸다.
다른 실시예로, 2차 변환의 경우, MTS의 여러 변환들(DST-7, DCT-8, DST-1, DCT-5)의 조합들이 적용될 수도 있다. 예를 들어, 도 9 또는 표 1과 같은 변환 조합이 적용될 수 있다.
역 1차 변환부(232)는 역 2차 변환이 적용된 신호(또는 블록)에 대해 역 1차 변환을 수행하고, 잔여 신호를 출력할 수 있다. 여기서, 역 1차 변환은 도 7에서 설명된 1차 변환의 역변환을 나타낼 수 있다.
일실시예에서, 1차 변환의 경우, MTS의 여러 변환들(예: DST-7, DCT-8, DST-1, DCT-5)의 조합들이 적용될 수도 있다. 예를 들어, 도 9 또는 표 1과 같은 변환 조합이 적용될 수 있다. 본 명세서의 일실시예로, DST-7 또는 DCT-8이 1차 변환(primary transform)으로 적용될 수 있다.
본 명세서의 실시예는 예측 모드, 블록 크기, 또는 블록 모양(block shape) 중 적어도 하나에 의해 구분되는 변환 설정 그룹 별로 변환 조합을 구성하는 방법을 제공할 수 있다. 역 1차 변환부(232)는 본 명세서의 실시예에 의해 구성된 변환 조합에 기초하여 역변환을 수행할 수 있다. 또한, 본 명세서에서 설명한 실시예들이 적용될 수 있다.
도 9는 본 명세서의 실시예에 따른 MTS가 적용되는 변환 설정 그룹(transform configuration group)에 대한 표의 예를 도시한다.
본 명세서에서, 변환 설정 그룹 G
i에 대한 j번째 변환 조합 후보가 다음 수학식 1과 같은 쌍으로 표현된다.
여기서, H(G
i, j)는 j번째 후보에 대한 수평 변환(horizontal transform)을 가리키며, V(G
i, j)는 j번째 후보에 대한 수직 변환(vertical transform)을 가리킨다. 예를 들어, 도 9에서 H(G
3, 2) = DST7, V(G
3, 2) = DCT8과 같이 표현될 수 있다. 문맥에 따라 H(G
i, j) 또는 V(G
i, j)에 할당되는 값은 변환을 구분하기 위한 표시상의 값(nominal value)일 수도 있고, 해당 변환을 가리키는 인덱스 값일 수도 있다. 또한, H(G
i, j) 또는 V(G
i, j)에 할당되는 값은 해당 변환에 대한 2D 행렬(2-dimensional matrix)일 수도 있다.
또한, 본 명세서에서, DCT와 DST에 대한 2D 행렬은 다음 수학식 2 내지 3과 같이 표현될 수 있다.
여기서, DST 또는 DCT인지 여부는 S 또는 C로 표현되고, type 숫자는 로마숫자의 형태로 위첨자로 표기되며, 하부첨자의 N는 NxN 변환임을 지시한다. 또한, 본 명세서에서
와
와 같은 2D 행렬에서 열 벡터(column vector)들이 변환 기저(transform basis)를 이루는 것이 가정된다.
도 9를 참조하면, 변환 설정 그룹들은 예측 모드에 기초하여 결정되고 그룹의 개수는 총 6개(G0 ~ G5)일 수 있다. 그리고, G0 ~ G4는 인트라 예측이 적용되는 경우에 해당되고 G5는 인터 예측에 의해 생성된 잔차 블록에 적용되는 변환 조합들(또는 변환 셋, 변환 조합 셋)을 나타낸다.
하나의 변환 조합은 해당 2D 블록의 행들에 적용되는 수평 변환(또는 행 변환)과 열들에 적용되는 수직 변환(또는 열 변환)을 포함할 수 있다.
여기서, 모든 변환 설정 그룹들은 각 4개의 변환 조합 후보들을 가질 수 있다. 4개의 변환 조합 후보들은 0~3의 변환 조합 인덱스를 통해 선택 또는 결정될 수 있다. 인코더에서 인코딩된 변환 조합 인덱스는 디코더로 전송될 수 있다.
일실시예로, 인트라 예측을 통해 획득된 잔차 데이터(또는 잔차 신호)는 인트라 예측 모드에 따라 통계적 특성이 각기 다를 수 있다. 따라서, 도 9 또는 표 1과 같이 인트라 예측 모드 별로 일반적인 코사인 변환(예를 들어, DCT-2)이 아닌 다른 변환들이 적용될 수 있다.
도 9를 참조하면, 35개의 인트라 예측 모드를 사용하는 경우와 67개의 인트라 예측 모드를 사용하는 경우가 설정될 수 있다. 각 인트라 예측 모드 열에서 구분된 변환 설정 그룹 별로 복수개의 변환 조합들이 적용될 수 있다. 예를 들어, 복수개의 변환 조합들은 4개의(행 방향 변환, 열 방향 변환) 조합으로 구성될 수 있다. 구체적 예로, 그룹 0에서는 행(수평) 방향과 열(수직) 방향 모두 DST-7과 DCT-5가 적용될 수 있으므로 총 4개의 조합이 가능하다.
각 인트라 예측 모드에 대해 총 4개의 변환 커널 조합이 적용될 수 있으므로, 그 중 하나를 선택하기 위한 변환 조합 인덱스가 변환 유닛(transform unit)마다 전송될 수 있다. 본 명세서에서, 변환 조합 인덱스는 MTS 인덱스(MTS index)로 지칭될 수 있으며, mts_idx와 같은 신택스 요소(syntax element)로 표현될 수 있다.
또한, 도 9에서 제시된 변환 커널들 이외에도, 잔차 신호의 특성상 행 방향과 열 방향 모두에 대해 DCT-2가 최적인 경우가 발생할 수 있다. 따라서, 코딩 유닛마다 MTS 플래그를 정의함으로써 적응적으로 변환을 수행할 수 있다. 여기서, MTS 플래그가 0이면 행 방향과 열 방향 모두에 대해 DCT-2를 적용하고, MTS 플래그가 1이면 MTS 인덱스를 통해 4개의 조합 중 하나를 선택 또는 결정할 수 있다. 또한, MTS 플래그가 별도로 정의되지 않고 MTS 인덱스가 0인 경우 DCT-2가 적용되는 것으로 지시될 수 있다.
일실시예로, 도 9은 오프라인 트레이닝(off-line training)을 통해 기설정될 수 있다.
일실시예로, 상기 MTS 인덱스는 수평 변환과 수직 변환의 조합을 동시에 가리킬 수 있는 하나의 인덱스로 정의될 수 있다. 또한, MTS 인덱스는 수평 변환 인덱스와 수직 변환 인덱스를 별도로 정의할 수도 있다.
일실시예로, MTS 플래그 또는 MTS 인덱스는 시퀀스, 픽쳐, 슬라이스, 블록, 코딩 유닛, 변환 유닛, 또는 예측 유닛 중 적어도 하나의 레벨에서 정의될 수 있다. 예를 들어, MTS 플래그 또는 MTS 인덱스는 코딩 유닛 또는 변환 유닛 중 적어도 하나의 레벨에서 정의될 수 있다.
도 10은 본 명세서의 실시예에 따른 MTS가 적용된 인코딩 과정에 대한 흐름도의 예를 도시한다.
본 명세서에서는 기본적으로 수평 방향과 수직 방향에 대해 분리해서 변환을 적용하는 실시예를 설명하고 있으나, 변환 조합은 비분리 변환(non-separable transform)들로도 구성이 가능하다.
또한, 분리가능한 변환들과 비분리 변환들의 혼합으로도 구성될 수 있다. 이 경우, 비분리 변환이 이용되면 행/열별 변환 선택이나 수평/수직 방향별 선택은 불필요해지며, 분리가능한 변환이 선택되는 경우 도 9 또는 표 1의 변환 조합들이 이용될 수 있다.
또한, 본 명세서에서 제안하는 방식들은 1차 변환이나 2차 변환에 관계없이 적용될 수 있다. 즉, 1차 변환 또는 2차 변환에 모두 중 어느 한쪽에만 적용되어야 한다는 제약이 없으며, 1차 변환 또는 2차 변환에 모두 적용될 수 있다. 여기서, 1차 변환은 예측 신호가 제거된 잔차 블록을 최초로 변환하기 위한 변환을 의미할 수 있고, 2차 변환은 1차 변환의 결과로 생성된 블록에 대해 변환을 적용하기 위한 변환을 의미할 수 있다.
먼저, 인코딩 장치(100)는 현재 블록에 대응되는 변환 설정 그룹을 결정할 수 있다(S1010). 여기서, 변환 설정 그룹은 도 9 또는 표 1의 변환 설정 그룹을 의미할 수 있으나, 본 명세서의 실시예는 이에 한정되지 않으며 다른 변환 조합들로 구성될 수도 있다.
인코딩 장치(100)는 변환 설정 그룹 내 이용가능한 후보 변환 조합들에 대해 변환을 수행할 수 있다(S1020).
S720 단계의 변환 수행 결과에 따라, 인코딩 장치(100)는 RD(Rate Distortion) 비용이 가장 작은 변환 조합을 결정 또는 선택할 수 있다(S1030).
인코딩 장치(100)는 선택된 변환 조합에 대응되는 변환 조합 인덱스를 인코딩할 수 있다(S1040).
도 11은 본 명세서의 실시예에 따른 MTS가 적용된 디코딩 과정에 대한 흐름도의 예를 도시한다.
먼저, 디코딩 장치(200)는 현재 블록의 변환을 위한 하나 또는 그 이상의 변환 커널들의 조합들로 구성된 복수개의 변환 조합들 중 어느 하나와 관련된 변환 인덱스를 획득(파싱)할 수 있다(S1110). 변환 조합 인덱스는 MTS 인덱스로 지칭될 수 있으며, mts_idx와 같은 신택스 요소로 표현될 수 있다. 일실시예로, 변환 조합 인덱스는 현재 블록의 예측 모드, 블록 크기 또는 블록 모양 중 적어도 하나에 기초하여 설정될 수 있다. 여기서, 변환 커널은 DCT-2, DST-7, DCT-8을 포함할 수 있으며, 변환 인덱스가 0이면 수평 변환 및 수직 변환 모두 DCT-2가 적용될 수 있으나, 변환 인덱스가 1보다 크거나 같으면 수평 변환 또는 수직 변환으로서 DST-7 또는 DCT-8이 사용될 수 있다. 본 명세서의 실시예에 따르면, DST-7 또는 DCT-8은, 변환 계수의 비트 길이와 관련된 2의 거듭제곱 형태의 스케일 값이 적용된 DFT(Discrete Fourier Transform)에 기반하여 설계될 수 있다.
디코딩 장치(200)는 획득된 변환 인덱스와 관련된 수평 변환 및 수직 변환을 포함하는 변환 조합을 유도할 수 있다(S1120). 즉, 변환 조합은 수평 변환 및 수직 변환으로 구성되고, DST-7 또는 DCT-8 중 적어도 하나를 포함할 수 있다. 본 명세서의 실시예에 따르면, DST-7 또는 DCT-8은 스케일 값이 적용된 DFT에 기반하여 도출되고, 스케일 값은 2의 거듭제곱에 해당할 수 있다.
일 실시예에서, DFT에 적용되는 스케일 값은 수직 방향 변환 및 수평 방향 변환에 따른 출력 값 또는 변환 계수의 비트 길이에 기반하여 결정될 수 있다. 또한, 스케일 값이 적용된 DFT는 스케일 값에 기반한 시프트(shift) 연산에 의해 근사화될 수 있다.
일 실시예에서, 상기 현재 블록의 폭 또는 너비가 N이면 DST-7 또는 DCT-8은 2N+1 포인트 DFT에 기반하여 도출될 수 있다. 예를 들어, 현재 블록의 폭 또는 너비가 16이면 상기 DST-7 또는 DCT-8은 33-포인트 DFT에 기반하여 도출되고, 상기 33-포인트 DFT는 제1 스테이지 DFT로서 3-포인트 2차원 DFT 및 제2 스테이지 DFT로서 11-포인트 2차원 DFT를 포함할 수 있다. 또한, 현재 블록의 폭 또는 너비가 32이면 상기 DST-7 또는 DCT-8은 65-포인트 DFT에 기반하여 도출되고, 상기 65-포인트 DFT는 제1 스테이지 DFT로서 5-포인트 2차원 DFT 및 제2 스테이지 DFT로서 13-포인트 2차원 DFT를 포함할 수 있다.
또한, 변환 조합은 도 9 또는 표 1에서 설명된 변환 조합을 의미할 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다. 즉, 본 명세서 내 다른 실시예에 따른 다른 변환 조합에 의한 구성도 가능하다.
디코딩 장치(200)는 현재 블록에 대하여 유도된 변환 조합의 수평 변환(역변환) 및 수직 변환(역변환)을 각각 적용할 수 있다(S1130). 변환 조합이 행(수평) 변환과 열(수직) 변환으로 구성된 경우, 행(수평) 변환을 먼저 적용한 후 열(수직) 변환을 적용할 수 있다.
일 실시예에서, 디코딩 장치(200)는 행 또는 열 방향에 따라 배열된 상기 현재 블록의 계수들을 포함하는 입력 벡터의 제1 치환(permutation)을 통해 생성되는 전처리된 벡터를 생성하고, 전처리된 벡터의 일부 계수들에 대해 적용되는 제1 스테이지 DFT를 상기 전처리된 벡터에 대해 복수 회만큼 적용하고, 제1 스테이지 DFT가 적용된 중간 벡터의 일부 계수들에 대해 제2 스테이지 DFT를 제1 스테이지 DFT가 적용된 중간 벡터에 대해 복수 회만큼 적용하고, 제2 스테이지 DFT가 적용된 벡터에 대한 제2 치환을 통해 후처리된 벡터를 생성할 수 있다.
일 실시예에서, 제1 스테이지 DFT 또는 상기 제2 스테이지 DFT는 제1 길이(예: 5)를 갖는 제1 입력 데이터로부터 제1 길이를 갖는 제1 출력 데이터를 출력하는 제1 타입 DFT 및 제1 길이와 상이한 제2 길이(예: 11)를 갖는 제2 입력 데이터로부터 제2 길이를 갖는 제2 출력 데이터를 출력하는 제2 타입 DFT를 포함할 수 있다.
일실시예로, 디코딩 장치(200)는 수직 변환 또는 수평 변환이 DST-7 또는 DCT-8인 경우, DST-7의 역변환 또는 DCT-8의 역변환을 열마다 적용하고 난 이후 행마다 적용할 수 있다.
일실시예로, 수직 변환 또는 수평 변환은, 각 행 또는 열마다 다른 변환이 적용될 수 있다.
일실시예로, 변환 조합 인덱스는 MTS가 수행되는지 여부를 나타내는 MTS 플래그에 기반하여 획득될 수 있다. 즉, 상기 변환 조합 인덱스는 상기 MTS 플래그에 따라 MTS가 수행되는 경우에 획득될 수 있다. 다만, MTS 플래그 없이 MTS 인덱스만으로 MTS의 수행여부가 지시될 수 있다. 예를 들어, MTS 인덱스가 0인 경우 MTS가 적용되지 않고 DCT-2가 수평 변환 또는 수직 변환에 적용되고, MTS 인덱스가 0이 아닌 경우 DST-7 또는 DCT-8이 각각 수평 변환 또는 수직 변환에 적용될 수 있다.
일실시예로, MTS 플래그 또는 MTS 인덱스는 시퀀스, 픽쳐, 슬라이스, 블록, 코딩 유닛, 변환 유닛, 또는 예측 유닛 중 적어도 하나의 레벨에서 정의될 수 있다.
도 12는 본 명세서의 실시예에 따른 MTS 플래그 및 MTS 인덱스를 인코딩하기 위한 흐름도의 예를 도시한다.
인코딩 장치(100)는 현재 블록에 대해 MTS가 적용되는지 여부를 결정할 수 있다(S1210). 여기서, MTS는 복수개의 변환 타입을 사용하여 변환을 수행하는 방법을 지칭하며, 예를 들어 현재 블록의 행 방향 변환과 열 방향 변환 별로 변환 타입이 결정될 수 있다.
만약, MTS가 적용되는 경우, 인코딩 장치(100)는 상기 현재 블록의 예측 모드, 수평 변환, 수직 변환 중 적어도 하나에 기초하여 MTS 인덱스를 결정할 수 있다(S1220). 여기서, MTS 인덱스는 각 인트라 예측 모드에 대해 복수개의 변환 조합들 중 어느 하나를 가리키는 인덱스를 의미하며, MTS 인덱스는 변환 단위(transform unit)마다 전송될 수 있다. 일 실시예에서, 인코딩 장치(100)는 MTS가 적용되는 경우 MTS 플래그를 1로 인코딩할 수 있다.
MTS 인덱스가 결정되면, 인코딩 장치(100)는 상기 MTS 인덱스를 인코딩할 수 있다(S1230).
한편, MTS가 적용되지 않는 경우, 인코딩 장치(100)는 MTS 인덱스를 0으로 인코딩할 수 있다(S1250). 또한, MTS가 적용되지 않는 경우, 인코딩 장치(100)는 MTS 플래그를 0으로 인코딩할 수 있다.
도 13은 본 명세서의 실시예에 따른 MTS 플래그 및 MTS 인덱스에 기초하여 수평 변환 또는 수직 변환을 행 또는 열에 적용하는 디코딩 과정에 대한 흐름도의 예를 도시한다.
디코딩 장치(200)는 비트스트림으로부터 MTS 플래그를 파싱할 수 있다(S1310). 여기서, MTS 플래그는 현재 블록에 대해 MTS가 적용되는지 여부를 나타낼 수 있다.
디코딩 장치(200)는 MTS 플래그에 기초하여 현재 블록에 대해 MTS가 적용되는지 여부를 확인할 수 있다(S1320). 예를 들어, 디코딩 장치(200)는 MTS 플래그가 1인지 여부를 확인할 수 있다.
만약, MTS 플래그가 1인 경우, 디코딩 장치(200)는 0이 아닌 변환 계수의 개수가 임계값보다 큰지(또는 이상인지) 여부를 확인할 수 있다(S1330). 예를 들어, 임계값은 2 로 설정될 수 있으며, 이는 블록 크기 또는 변환 유닛의 크기에 기초하여 다르게 설정될 수 있다.
상기 0이 아닌 변환 계수의 개수가 임계값보다 큰 경우, 디코딩 장치(200)는 MTS 인덱스를 파싱할 수 있다(S1340). 여기서, MTS 인덱스는 각 인트라 예측 모드 또는 인터 예측 모드에 대해 복수개의 변환 조합들 중 어느 하나를 가리키는 인덱스를 의미하며, MTS 인덱스는 변환 유닛마다 전송될 수 있다. 또는, 상기 MTS 인덱스는 기설정된 변환 조합 테이블에 정의된 어느 하나의 변환 조합을 가리키는 인덱스를 의미할 수 있으며, 여기서 기설정된 변환 조합 테이블은 도 9 또는 표 1과 같이 설정될 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
디코딩 장치(200)는 MTS 인덱스 또는 예측 모드 중 적어도 하나에 기초하여 수평 변환 및 수직 변환을 유도 또는 결정할 수 있다(S1350).
또는, 디코딩 장치(200)는 MTS 인덱스에 대응되는 변환 조합을 유도할 수 있다. 예를 들어, 디코딩 장치(200)는 MTS 인덱스에 대응되는 수평 변환 및 수직 변환을 유도 또는 결정할 수 있다.
한편, 0이 아닌 변환 계수의 개수가 임계값보다 크지 않은 경우, 디코딩 장치(200)는 기설정된 수직 역변환을 열마다 적용할 수 있다(S1360). 예를 들어, 상기 수직 역변환은 DST-7의 역변환일 수 있다.
그리고, 디코딩 장치(200)는 기설정된 수평 역변환을 행마다 적용할 수 있다(S1370). 예를 들어, 수평 역변환은 DST-7의 역변환일 수 있다. 즉, 0이 아닌 변환 계수의 개수가 임계값보다 크지 않은 경우에는 인코딩 장치(100) 또는 디코딩 장치(200)에서 기설정된 변환 커널이 이용될 수 있다. 예를 들어, 도 9 또는 표 1과 같은 변환 조합 테이블에서 정의된 것이 아니라, 많이 이용되는 변환 커널(예를 들어, DCT-2 등)이 이용될 수 있다.
한편, MTS 플래그가 0인 경우, 디코딩 장치(200)는 기설정된 수직 역변환을 열마다 적용할 수 있다(S1380). 예를 들어, 상기 수직 역변환은 DCT-2의 역변환일 수 있다.
그리고, 디코딩 장치(200)는 기설정된 수평 역변환을 행마다 적용할 수 있다(S1390). 예를 들어, 수평 역변환은 DCT-2의 역변환일 수 있다. 즉, MTS 플래그가 0인 경우에는 인코딩 장치(100) 또는 디코딩 장치(200)에서 기설정된 변환 커널이 이용될 수 있다. 예를 들어, 도 9 또는 표 1과 같은 변환 조합 테이블에서 정의된 것이 아니라, 많이 이용되는 변환 커널이 이용될 수 있다.
도 14는 본 명세서의 실시예에 따른 변환 관련 파라미터에 기초하여 역변환을 수행하기 위한 흐름도의 예를 도시한다.
본 명세서의 실시예가 적용되는 디코딩 장치(200)는, sps_mts_intra_enabled_flag 또는 sps_mts_inter_enabled_flag를 획득할 수 있다(S1410). 여기서, sps_mts_intra_enabled_flag는 tu_mts_flag가 인트라 코딩 유닛의 레지듀얼 코딩 신택스에 존재하는지 여부를 나타낸다. 예를 들어, sps_mts_intra_enabled_flag = 0 이면, tu_mts_flag 가 인트라 코딩 유닛의 레지듀얼 코딩 신택스에 존재하지 않고, sps_mts_intra_enabled_flag = 1 이면, tu_mts_flag 가 인트라 코딩 유닛의 레지듀얼 코딩 신택스에 존재한다. 그리고, sps_mts_inter_enabled_flag는 tu_mts_flag가 인터 코딩 유닛의 레지듀얼 코딩 신택스에 존재하는지 여부를 나타낸다. 예를 들어, sps_mts_inter_enabled_flag = 0 이면, tu_mts_flag 가 인터 코딩 유닛의 레지듀얼 코딩 신택스에 존재하지 않고, sps_mts_inter_enabled_flag = 1 이면, tu_mts_flag가 인터 코딩 유닛의 레지듀얼 코딩 신택스에 존재한다.
디코딩 장치(200)는 sps_mts_intra_enabled_flag 또는 sps_mts_inter_enabled_flag에 기초하여 tu_mts_flag를 획득할 수 있다(S1420). 예를 들어, sps_mts_intra_enabled_flag = 1 또는 sps_mts_inter_enabled_flag = 1 일 때, 디코딩 장치(200)는 tu_mts_flag를 획득할 수 있다. 여기서, tu_mts_flag는 MTS가 루마 변환 블록(luma transform block)의 레지듀얼 샘플에 적용되는지 여부를 나타낸다. 예를 들어, tu_mts_flag = 0이면 MTS가 루마 변환 블록의 레지듀얼 샘플에 적용되지 않고, tu_mts_flag = 1이면 MTS가 루마 변환 블록의 레지듀얼 샘플에 적용된다.
다른 예로, 상기 tu_mts_flag에 대해 본 문서의 실시예들 중 적어도 하나가 적용될 수 있다.
디코딩 장치(200)는 tu_mts_flag에 기초하여 mts_idx(MTS 인덱스)를 획득할 수 있다(S1430). 예를 들어, tu_mts_flag = 1일 때, 디코딩 장치(200)는 mts_idx를 획득할 수 있다. 여기서, mts_idx는 어떤 변환 커널이 현재 변환 블록의 수평 및/또는 수직 방향에 따른 루마 레지듀얼 샘플들에 적용되는지를 나타낸다.
예를 들어, mts_idx에 대해, 본 문서 실시예들 중 적어도 하나가 적용될 수 있다. 구체적 예로, 도 9 또는 표 1의 실시예들 중 적어도 하나가 적용될 수 있다.
디코딩 장치(200)는 mts_idx에 대응되는 변환 커널을 유도할 수 있다(S1440). 예를 들어, mts_idx에 대응되는 변환 커널은 수평 변환 및 수직 변환으로 구분되어 정의될 수 있다.
다른 예로, 수평 변환 및 수직 변환에 대해 서로 다른 변환 커널이 적용될 수 있다. 다만, 본 명세서의 실시예는 이에 한정되지 않으며, 수평 변환 및 수직 변환에 대해 동일한 변환 커널이 적용될 수도 있다.
일실시예로, mts_idx는 아래 표 1과 같이 정의될 수 있다.
표 1에서, mts_idx[x0][y0]는 (x0, y0)를 좌상단(top-left) 샘플로 갖는 블록의 MTS 인덱스, trTypeHor는 수평 방향 변환의 타입, trTypeVer는 수직 방향 변환의 타입을 나타낸다. 예를 들어, 0번 변환 타입은 DCT-2, 1번 변환 타입은 DST-7(또는 DCT-8), 2번 변환 타입은 DCT-8(또는 DST-7)을 나타낼 수 있다.
그리고, 디코딩 장치(200)는 상기 변환 커널에 기초하여 역변환을 수행할 수 있다(S1450).
도 14에서, MTS의 적용 여부를 결정하기 위해 tu_mts_flag를 획득하고, 이후 획득된 tu_mts_flag 값에 따라 mts_idx를 획득하여 변환 커널을 결정하는 실시예가 설명하되나, 본 명세서의 실시예는 이에 한정되지 않는다. 일 예로, 디코딩 장치(200)는 tu_mts_flag 파싱 없이 mts_idx를 곧바로 파싱함으로써 변환 커널을 결정할 수 있다. 이 경우, 상술한 표 1이 이용될 수 있다. 즉, mts_idx 값이 0을 지시하는 경우 수평/수직 방향으로 DCT-2를 적용하고, mts_idx 값이 0 이외의 값을 지시하는 경우, mts_idx 값에 따라 DST-7 및/또는 DCT-8을 적용할 수 있다.
다른 실시예로, 변환 과정을 수행하는 디코딩 과정이 설명된다.
디코딩 장치(200)는, 변환 크기(nTbS)를 확인할 수 있다. 여기서, 변환 크기(nTbS)는 스케일된 변환 계수들의 수평 샘플 크기를 나타내는 변수일 수 있다.
디코딩 장치(200)는, 변환 커널 타입(trType)을 확인할 수 있다. 여기서, 변환 커널 타입(trType)은 변환 커널의 타입을 나타내는 변수일 수 있으며, 본 문서의 다양한 실시예들이 적용될 수 있다. 변환 커널 타입(trType)은 수평 변환 커널 타입(trTypeHor)과 수직 변환 커널 타입(trTypeVer)을 포함할 수 있다.
표 1을 참고하면, 상기 변환 커널 타입(trType)이 0이면 DCT-2를 나타내고, 1이면 DST-7을 나타내고, 2이면 DCT-8을 나타낼 수 있다.
디코딩 장치(200)는, 변환 크기(nTbS) 또는 변환 커널 타입 중 적어도 하나에 기초하여 변환 행렬 곱셈을 수행할 수 있다.
다른 예로, 변환 커널 타입이 1이고 변환 크기가 4이면, 변환 행렬 곱셈 수행시 기결정된 변환 행렬(1)이 적용될 수 있다.
다른 예로, 변환 커널 타입이 1이고 변환 크기가 8이면, 변환 행렬 곱셈 수행시 기결정된 변환 행렬(2)가 적용될 수 있다.
다른 예로, 변환 커널 타입이 1이고 변환 크기가 16이면, 변환 행렬 곱셈 수행시 기결정된 변환 행렬(3)이 적용될 수 있다.
다른 예로, 변환 커널 타입이 1이고 변환 크기가 32이면, 기정의된 변환 행렬(4)가 적용될 수 있다.
마찬가지로, 변환 커널 타입이 2이고 변환 크기가 4, 8, 16, 또는 32이면, 각각 기정의된 변환 행렬 (5), (6), (7), (8)이 적용될 수 있다.
여기서, 기정의된 변환 행렬들 (1)~(8)은 각각 다양한 타입의 변환 행렬들 중 어느 하나에 대응될 수 있다. 일 예로, 도 9 또는 표 1에서 예시된 타입의 변환 행렬이 적용될 수 있다.
디코딩 장치(200)는, 변환 행렬 곱셈에 기초하여 변환 샘플을 유도할 수 있다.
상기 실시예는 각각 이용될 수 있으나, 본 명세서의 실시예는 이에 한정되지 않으며, 위 실시예 및 본 명세서의 다른 실시예와 결합하여 이용될 수 있다.
DFT를 활용한 DST-7의 구현
DST-7은 아래의 수학식 4와 같은 행렬의 형태로 표현될 수 있다.
수학식 4에서, n은 행에 대한 인덱스이고, k는 열에 대한 인덱스이다. 수학식 4를 통해 표현되는 행렬
은 역방향 DST-7이며, 수학식 4의 행렬에 치환(transpose)를 적용하면 순방향 DST-7이 도출된다.
길이 N에 대한 DST-7(NxN DST-7)은 아래의 수학식 5와 같이 2N+1 길이의 DFT를 사용하여 표현될 수 있다.
수학식 5에서
R은 N x (2N+1) 행렬(행의 수 x 열의 수)이고,
Q는 (2N+1) x N 행렬이며,
P는 NxN 행렬이다.
I
N은 NxN 항등 행렬을 나타내며,
J
N은
을 나타낸다.
수학식 5에서
은 길이 2N+1의 DFT가 적용된 값에 대하여 허수부를 출력하는 함수를 의미한다. 아래의 수학식 6과 같이 길이 N인 입력 벡터 x에 순방향 DST-7을 적용함으로써 길이 N의 출력 벡터 y가 출력된다고 하면, 입력 벡터 x에 대해 수학식 5의 DST-7을 적용함으로써 단계적으로 수학식 7과 같은 출력 벡터가 획득될 수 있다.
역방향 DST-7은 수식적으로 순방향 DST-6의 행렬과 동일하며, 수학식 5와 마찬가지로 길이 2N+1의 DFT를 통해 표현될 수 있다. 아래의 수학식 8은 역방향 DST-7을 길이 2N+1의 DFT를 통해 표현한 것이며, 수학식 5와 비교하여 행렬 R, Q, P를 제외하면 구조적으로 동일하다(N이 짝수일 때 성립함).
JEM(joint exploration model) 또는 VVC(versatile video coding)과 같은 비디오 코딩 시스템에서 길이가 짝수인 삼각 변환(trigonometric transform)이 적용되므로, 예를 들어 길이 8, 16, 32, 64의 DST-7에 적용될 수 있는 33-point DFT와 65-point DFT는 각각 아래의 수학식 9와 수학식 10과 같이 1차원 DFT로 표현될 수 있다. 수학식 11은 일반적인 길이 N에 대한 DFT를 나타낸다.
수학식 7은 NxN DST-7 구현을 위하여 길이 2N+1의 DFT가 적용되는 과정을 나타내나, 수학식 9와 수학식 10을 포함한 아래의 내용에서, 표기의 편의를 위하여 길이 2N+1 대신 길이 N이 사용된다. 따라서, 수학식 5와 수학식 8을 사용하여 DFT를 적용하는 경우 적절한 표기 상의 변환이 요구될 수 있다.
또한, 1차원 33-point DFT와 1차워 65-point DFT는 간단한 입출력 데이터 변환을 통해 각각 동등한 2차원 DFT로 표현될 수 있으며, 해당 수식은 각각 아래의 수학식 12 및 수학식 13과 같다.
수학식 12와 수학식 13의 2차원 인덱스와 수학식 10과 수학식 11의 1차원 인덱스들 사이의 관계는 아래의 수학식 14 내지 수학식 17과 같을 수 있다. 수학식 14와 수학식 16은 33-point DFT에 적용될 수 있고, 수학식 15와 수학식 17은 65-point DFT에 적용될 수 있다.
수학식 14, 15, 16, 17에서
이다. 다만, 수학식 14, 15, 16, 17의 관계식이 1차원 DFT와 동등한 2차원 DFT를 구성하는 유일한 관계식은 아니다. 아래의 수학식 18의 조건이 만족되면 수학식 12와 수학식 13과 같이 동등한 2차원 DFT가 구성될 수 있다.
33-point 1차원 DFT는 (N
1, N
2) = (3, 11)인 경우에 해당하며 65-point 1차원 DFT는 (N
1, N
2) = (5, 13)인 경우에 해당하는데, 두 경우 모두 N
1, N2가 서로 소(mutually prime factor)이므로 수학식 18이 적용될 수 있다. 만약, K
1, K
2, K
3, K
4가 아래의 수학식 19를 만족하면, 수학식 18에서 조건
이 만족된다.
수학식 18의 다른 조건들이 만족되려면 아래의 수학식 20의 관계식이 만족되어야 한다.
따라서, 수학식 20을 만족하는 모든
로부터 수학식 19에 의해 수학식 18을 만족하는 K
1, K
2, K
3, K
4가 도출되고, 따라서 동등한 2차원 DFT가 구성될 수 있다. 가능한
의 예시는 아래와 같다.
1)
수학식 14에 해당하며, (N
1, N
2) = (3, 11)인 경우이다.
2)
수학식 15에 해당하며, (N
1, N
2) = (5, 13)인 경우이다.
3)
(N1, N2) = (3, 11)인 경우이다.
4)
(N1, N2) = (5, 13)인 경우이다.
즉, 길이 N(N = N
1N
2, N
1과 N
2는 서로 소)에 대한 DFT는 수학식 18, 19, 20을 만족하는 인덱스 변환(즉, 1차원 인덱스와 2차원 인덱스 간의 변환)에 의해 아래의 수학식 21과 같은 2차원 DFT가 계산될 수 있다.
수학식 21과 같은 2차원 DFT를 사용하여 짧은 길이로 분해된 DFT들에 대해 연산을 수행함으로써 동등한 1차원 DFT에 비해 계산량을 대폭 감소시킬 수 있다.
수학식 5와 수학식 8에서 제시된 DST-7과 DFT와의 관계식과 수학식 14 내지 17의 인덱스 변환으로부터, 수학식 12, 13, 그리고 수학식 21의 신호(벡터)들 사이에 아래의 관계식들이 성립될 수 있다. 또한, 인덱스들 간 수학식 18, 19, 20을 만족하는 경우에도 아래 관계식들이 성립될 수 있다.
수학식 25에서 33-point DFT에 대해
가 성립하고, 65-point DFT에 대해
가 성립할 수 있다.
수학식 26은 33-point DFT에 대해 성립하며, 수학식 27은 65-point FFT에 대해 성립한다.
수학식 28은 33-point DFT에 대해 성립하며, 수학식 29는 65-point FFT에 대해 성립한다.
또한,
에 대한 벡터로서
와 같이 표기될 때, 수학식 30과 같은 관계식이 만족된다.
33-point DFT(또는 65-point DFT)에 대한 k
1의 범위는 0, 1, 2(또는 0, 1, 2, 3, 4)이며 수학식 30의 Case 1은 k
1 = 0인 경우에 해당한다. 수학식 30의 Case 2는 33-point DFT에 대하여 k
1 = 3-k
1', k
1' = 1, 2인 경우(65-point DFT에 대하여 k
1 = 5-k
1', k
1' = 1, 2, 3, 4인 경우)에 해당한다. 본 문서에서 밑첨자 R은 실수부, 밑첨자 I는 허수부를 의미한다. 또한, Case 1과 Case 2에 대해 2차원 DFT의 최종 허수부 출력들 간에도 아래의 수학식 31 내지 34의 관계식이 성립할 수 있다. 수학식 31과 수학식 33은 33-point DFT에 적용되고, 수학식 32와 34는 65-point DFT에 적용된다.
Case 1:
Case 2:
또한, 입력 데이터 간에도 아래의 수학식 35, 36의 관계식이 성립할 수 있다. 수학식 35는 33-point DFT에 적용되고, 수학식 36은 65-point DFT에 적용된다. 수학식 35(수학식 36)에서 Case 1은 n
2 = 0일 때 발생하며, Case 2는 n
2 = 11 - n
2', n2' = 1, 2, ..., 10 (n2 = 13 - n
2', n
2' = 1, 2, ..., 12)일 때 발생할 수 있다.
수학식 23 내지 36을 통해 제시된 대칭성을 활용함으로써 DFT 연산에 필요한 계산량이 크게 감소될 수 있다. 수학식 23 내지 36을 적용하기 위하여 필요한 연산 블록만을 고려하면 33-point DFT를 적용한 16x16 DST-7과 65-point DFT를 적용한 32x32 DST-7은 도 27 및 도 38과 같이 표현될 수 있다.
도 27 및 도 28에서 첫번째 DFT 스테이지는 각각 3-point DFT 또는 5-point DFT이다. 첫번째 DFT 스테이지에 대한 일반적인 DFT는 아래의 수학식 37과 같다.
수학식 37을 포함한 이하의 수학식에서, 특별한 언급이 없는 한, 수학식 12, 13, 21의 스케일링 값(즉,
)은 생략된다. 그러나, 스케일링 값은 변환의 어느 단계에서나 반영될 수 있다.
수학식 37에서, N
1 = 3인 경우는 3-point DFT가 되고, N
1 = 5인 경우는 5-point DFT가 된다. 수학식 25에서 제시된 대칭성에 의해 수학식 37의 n
2가 0 ~ (N
2-1)/2인 경우에 대해서만 DFT 연산이 필요하다. (N
1 = 3이면 N
2 = 11이고, N
1 = 5이면 N
2 = 13).
수학식 35와 수학식 36의 Case 1이 각각 도 27의 Simplified 3-pt DFT Type 1과 도 28의 Simplified 5-pt DFT Type 1에 대응하며, 이는 n
2 = 0인 경우에 해당한다. Simplified 3-pt DFT Type 1은 수학식 38과 같이 주어진다. (수학식 35의 Case 1 관계식을 수학식 37에 대입함).
수학식 38에서 k
1 = 1인 경우에만 계산이 필요하므로(수학식 23의 대칭성으로 인해), 한 번의 곱셈만이 필요하게 된다. 동일한 방법으로 Simplified 5-pt DFT Type 1에 대한 수학식은 아래의 수학식 39와 같다.
수학식 39에서 k
1 = 1, 2인 경우에만 계산이 필요하므로(수학식 24의 대칭성으로 인해), 두 번의 곱셈만이 필요하게 된다. 또한, 수학식 38과 수학식 39의 2는 좌측 시프트 연산으로 처리가 가능하기 때문에 곱셈으로 카운트되지 않는다.
수학식 35와 수학식 36의 Case 2는 각각 도 27의 Simplified 3-pt DFT Type 2와 도 28의 Simplified 5-pt DFT Type 2에 대응하며, 각각 n
2 = 1 ~ 5, n
2 = 1 ~ 6인 경우에 해당한다. Simplified 3-pt DFT Type 2는 수학식 37을 통해 구현될 수 있다. 여기서, 수학식 23의 대칭성을 활용하면
은 k
1 = 0, 1인 경우에만 구하면 되고,
은 k
1 = 1인 경우에만 구하면 된다. 마찬가지로 Simplified 5-pt DFT Type 2 역시 수학식 37을 통해 구현될 수 있다. 마찬가지로 수학식 24의 대칭성을 활용하면
은 k1 = 0, 1, 2인 경우에만 구하면 되고,
은 k1 = 1, 2인 경우에만 구하면 된다.
도 27과 도 28에서 두 번째 DFT 스테이지는 11-point DFT 또는 13-point DFT이다. 두 번째 DFT 스테이지에 대한 일반적인 DFT 수식은 아래의 수학식 40과 같다.
수학식 40에서, N
2 = 11인 경우는 11-point DFT이고, N
2 = 13인 경우는 13-point DFT이다. 수학식 30, 31, 32, 33, 34에서 제시된 대칭성으로 인해, 수학식 40에서 k
1이 0 ~ (N1 - 1)/2의 범위인 경우에 대해서만 DFT를 계산하면 된다. (N
2 = 11이면 N
1 = 3, N
2 = 13이면 N
1 = 5).
수학식 30의 Case 1과 수학식 31은, 도 27의 Simplified 11-point DFT Type 1에 대응한다. 또한, 수학식 30의 Case 1과 수학식 32는, 도 28의 Simplified 13-point DFT Type 1에 대응한다. 수학식 26, 27, 28, 29에서 제시된 대칭성을 활용하면 Simplified 11-point DFT Type 1과 Simplified 13-point DFT Type 1은 아래의 수학식 41과 같이 구해질 수 있다. (k
1 = 0인 경우에 해당한다).
수학식 41에 따르면 Simplified 11-point DFT Type 1의 경우 5번의 곱셈이 필요하며, Simplified 13-point DFT Type 1의 경우 6번의 곱셈이 필요하다.
마찬가지로 수학식 26, 27, 28, 29에서 제시된 대칭성을 활용하면 Simplified 11-point DFT Type 2와 Simplified 13-point DFT Type 2가 수학식 42와 같이 획득될 수 있다. Simplified 11-point DFT Type 2는 k
1 = 1일 때 수행되고, Simplified 13-point DFT Type 2는 k
1 = 1, 2일 때 수행될 수 있다.
수학식 42에 따르면 Simplified 11-point DFT Type 2에 대해 10번의 곱셈이 요구될 수 있으며, Simplified 13-point DFT Type 2에 대해 12번의 곱셈이 요구될 수 있다.
수학식 38, 39, 40, 41, 42의 곱셈들에서, DFT 커널 계수들로서 코사인 값들과 사인 값들이 곱해진다. 가능한 N
1과 N
2 값이 3, 5, 11, 13이므로 아래 수학식 43의 계수 값들이 해당 곱셈에 적용될 수 있다. i = 0인 경우는 해당 코사인 또는 사인 값이 0 또는 1이기 때문에 제외된다.
수학식 41과 수학식 42에서 n
2 인덱스가 (N
2 - 1)/2까지 증가하므로, 수학식 43의 마지막 두 경우에 대해 i 값이 (N
2 - 1)/2까지로 제한된다. 수학식 43의 모든 계수들의 개수는 2 x (2 + 4 + 5 + 6) = 34가 되며, 33-point DFT에 대하여 2 x (2 + 5) = 14개, 65-point DFT에 대하여 2 x (4 + 6) = 20개의 계수가 필요하다. 각 계수는 스케일링(scaling)과 반올림(rounding)을 통해 정수 형태로 근사화될 수 있으며, DST-7의 (영상 및 비디오 코덱에서) 입력 데이터는 정수 형태의 레지듀얼 데이터이므로, 연관되는 모든 계산들은 정수 연산으로 수행될 수 있다. 연산 과정에서 생성되는 중간 결과 값들 역시 스케일링 된 값이므로 각 계산 단계 또는 출력 단계에서 적절히 다운 스케일링(down scaling)을 적용하는 것이 필요하다. 정수 연산을 사용한 근사화는 이하의 실시예를 통해 설명된다.
또한, 코사인 값과 사인 값이 참조되는 형태는
,
,
,
이므로, k
1과 k
2 값에 따라 계수 값들의 참조 순서가 달라질 수 있다. 따라서, k
1과 k
2 값을 어드레스(address)로 갖는 테이블을 구성하고, n
1과 n
2에 따른 참조 순서는 테이블 룩-업(table look-up) 형태로 획득될 수 있다. 예를 들어, N
2 = 11, k
2 = 3이면
이 해당 테이블의 엔트리(entry)가 될 수 있으며, 가능한 모든 k
2 값에 대해 해당 테이블 엔트리가 설정될 수 있다.
도 27 및 도 28에서 각기 16과 32로 표시된 블록은, 데이터의 치환(permutation)과 부호 변환을 수행하는 모듈을 나타낸다. 수학식 14, 15에서 제시된 인덱스 변환과 수학식 35, 36에서 제시된 입력 데이터의 대칭성을 통해, 도 27 및 도 28에서의 Simplified 3-point DFT Type 1, Simplified 3-point DFT Type 2, Simplified 5-point DFT Type 1, Simplified 5-point DFT Type 2 블록들은 각기 해당 데이터를 입력 받을 수 있고, 수학식 35, 36의 대칭성으로 인해 일부 데이터는 부호가 변환된 후 입력된다. 수학식 35와 수학식 36에서 제시된 대칭성은 수학식 5와 수학식 8의 Q와 P 행렬로 인한 것이다. 유사한 방식으로 수학식 16 및 수학식 17에서 제시된 인덱스 변환과 상술한 대칭성 관계들을 통하여, 도 27 및 도 28의 Simplified 11-point DFT Type 1, Simplified 11-point DFT Type 2, Simplified 13-point DFT Type 1, Simplified 13-point DFT Type 2 블록들의 출력들이 재정렬될 수 있으며, 수학식 31 내지 34에서 제시된 대칭성으로 인해 일부 데이터의 부호는 변환될 수 있다.
Scaling 방법을 통한 DST-7의 구현
도 27의 Simplified 3-point DFT Type 2와 도 28의 Simplified 5-point DFT Type 2는 수학식 37을 통해 계산된다. 보다 구체적으로, Simplified 3-point DFT Type 2와 도 28의 Simplified 5-point DFT Type 2는 수학식 37에서 n
2가 0이 아닌 경우에 해당하는데, 상술한 실시예와 같이
과
는 n
1 값에 따라 절대 값이 동일한 경우가 발생할 수 있다. 따라서, 수학식 37과 같이 n
1 값이 0 부터 N
1-1까지 증가한다고 하더라도, N
1번만큼의 곱셈이 필요하지 않을 수 있다. 수학식 37에서 n2가 0이 아닌 경우(즉, 도 27의 Simplified 3-point DFT Type 2와 도 28의 Simplified 5-point DFT Type 2에 대해), 수학식 44와 같이 스케일링 값 A/B가 적용될 수 있다.
수학식 44와 같이
또는
값은 절대 값이 1보다 작거나 같은 부동 소수점 수이므로 적절한 A 값이 곱해지면 충분한 정확도를 갖는 정수 값 또는 부동 소수점 수가 생성될 수 있다. 수학식 44에서 마지막에 곱해지는 1/B는 B 값에 따라 시프트(shift) 연산에 의해 계산될 수 있다.
수학식 38과 수학식 39는 n
2 = 0인 경우로서 각각 Simplified 3-point DFT Type 1과 도 28의 Simplified 5-point DFT Type 1에서 적용될 수 있다. 수학식 38과 수학식 39에 A/B를 대신하여 A/2B를 곱하면 아래의 수학식 45와 수학식 46과 같다.
수학식 45와 수학식 46에서 A 값을
또는
에 곱함으로써 충분한 정확도를 갖는 정수 또는 부동 소수점수가 생성될 수 있으며, 마지막에 곱해지는 1/B또한 B 값에 따라 시프트 연산만으로 계산될 수 있다.
Simplified 11-point DFT Type 1과 Simplified 13-point DFT Type 1은 수학식 41의 연산(k
1 = 0인 경우에 해당함)을 수행하는데, 스케일링 값으로 C/2D 값을 수학식 41에 적용하면 아래의 수학식 47이 획득될 수 있다.
수학식 45와 같이
에 C 값이 곱해질 수 있으므로, 정수 또는 고정 소수점 연산이 적용될 수 있다. 수학식 44에서 곱해진 스케일링 값인 A/B를 고려하면, 수학식 47과 같이 최종 결과 데이터 중 하나인
에 곱해지는 총 스케일링 값은 (A/B)*(C/2D)이다. 또한, 수학식 44로부터 계산된
값은 수학식 47과 같이 곧바로 입력으로 적용될 수 있다.
Simplified 11-point DFT Type 2와 Simplified 13-point DFT Type 2는 수학식 42를 통해 계산되는데(Simplified 11-point DFT Type2는 k
1 = 1일 때 수행, Simplified 13-point DFT Type 2는 k
1 = 1, 2일 때 수행), 수학식 47과 같이 스케일링 값으로 C/2D가 곱해지면 아래의 수학식 48이 획득될 수 있다.
수학식 48에서, 수학식 47과 같이
과
에 C 값이 곱해진다. 따라서, 코사인 값과 사인 값의 곱셈에 있어 정수 또는 부동 소수점 연산이 사용될 수 있다. 수학식 47과 같이, 수학식 44에서 곱해진 A/B 값과 수학식 45에서 곱해진 A/2B를 함께 고려하면, 수학식 48의 두 번째 식이 도출될 수 있다.
를 수학식 48과 동일하게 정의하면, 수학식 44, 45, 46을 통해 획득된 값이 수학식 48의 입력 데이터로 사용될 수 있다.
수학식 48에서 가능한 k
2 값은, Simplified 11-point DFT Type 2의 경우 0 내지 10이고, Simplified 13-point DFT Type 2의 경우 0 내지 12이다. 코사인 값과 사인 값에 내재하는 대칭성으로 인해 수학식 49와 같은 관계식이 성립할 수 있다.
수학식 48에서 Simplified 11-point DFT Type 2에 대한 N
2 값은 11이고 Simplified 13-point DFT Type 2에 대한 N
2 값은 13이다. 수학식 49의 모든 식별자(identifier)들에 대한 정의는 수학식 47과 동일하다. 따라서, 수학식 47과 같이 f(k
1, k
2)에 대하여
의 범위에만 계산이 수행되고, g(k
1, k
2)에 대하여
의 범위에서만 계산이 수행될 수 있다. 유사하게 수학식 47에서 k
2에 대한 대칭성에 의해
의 범위에서만 계산이 수행될 수 있다.
Scaling 값 조절을 통해 정수 또는 부동 소수점 연산만을 사용한 DST-7 구현
상술한 것과 같은 Scaling 값들은 모두 A/B 형태를 가지며, A를
또는
에 먼저 곱함으로써 정수 연산이 가능하도록 하고 1/B를 나중에 곱할 수 있다. 또한, 수학식 43과 같이 전체 수학식에 포함된 코사인 값들과 사인 값들의 개수는 제한적이므로, 해당 코사인 값들과 사인 값들에 A 값을 사전에 곱한 값을 어레이 또는 ROM(read-only memory)에 저장하고 테이블 룩-업 방식을 사용하여 저장된 값을 사용할 수 있다. 수학식 44는 아래의 수학식 50과 같이 표현될 수 있다.
수학식 51에서 round는 반올림 연산자(rounding operator)를 나타내며, 정수화를 위한 어떤 방식의 반올림도 사용 가능하며, 0.5를 기준으로 반올림하는 통상의 반올림 방법이 사용될 수 있다.
수학식 50에서 1/B을 곱하는 것(B로 나누는 것)은 B가 2의 거듭제곱인 경우 우측 시프트(right shift) 연산으로 쉽게 구현될 수 있다. B = 2
m이면 수학식 52와 같이 1/B에 대한 곱셈이 근사화될 수 있다. 수학식 52와 같이 반올림(rounding)이 고려될 수도 있고 고려되지 않을 수도 있다.
반드시 수학식 51과 같이 곱해지는 A 값이 2의 거듭제곱의 형태를 가질 필요는 없다. 특히, 수학식 12, 13, 21과 같이
형태의 스케일링 인자(scaling factor)를 추가로 곱하는 경우, 해당 스케일링 인자가 A 값에 반영될 수 있다. 보다 구체적으로 수학식 47, 48, 49에서 분자로 곱해지는 값이 A와 C이므로
가 A 또는 C 중 한쪽에 곱해질 수도 있고,
라 할 때
가 A에 곱해지고
가 C에 곱해질 수 있다. A가 2의 거듭제곱이 아닌 예로서 2
1/2와 같은 같이 곱해질 수 있는데, 이는 JEM/VVC와 같은 실제 코덱 시스템에서 모든 크기의 변환들에 대해 커널 계수 값의 범위를 동일하게 유지하기 위하여 2
1/2이 추가로 곱해지는 경우가 발생하기 때문이다.
길이 8, 16, 32에 대한 DST-7에서 스케일링 인자(scaling factor) 곱에 대한 근사 구현의 예가 표 2와 같을 수 있다. 표 2의 A, B, C, D는 수학식 45 내지 49의 A, B, C, D와 동일하며, shift는 DST-7 함수에 인자로 적용되는 값으로서 변환 이후에(역변환 이전에) 수행되는 양자화(역양자화)의 수행 방식에 따라 결정되는 값일 수 있다.
표 3은 표 2와 다른 스케일링 값을 적용한 예이다(표 2의 스케일링에 1/4를 곱한 스케일링 값을 사용).
본 명세서는 이전의 실시예에서 제시된 방법들을 사용하여 DST-7을 설계하기 위한 예를 제공한다. 또한, 본 명세서에서 제안되는 DST-7 설계가 아래의 수학식 54에서 제시된 관계식을 통해 DCT-8의 설계에도 활용될 수 있다. 아래의 수학식 53은 역방향(inverse) DCT-8과 역방향 DST-7과의 관계식을 나타내며, J
N은 입력의 순서를 바꾸는 역할을 수행하며, D
N은 번갈아가며 부호를 바꾸는 역할을 수행하므로, J
N과 D
N은 실질적인 계산 증가를 초래하지 않는다. J
N과 D
N의 전치(transpose) 행렬은 모두 자기 자신이므로, 수학식 54의 역방향 DCT-8과 역방향 DST-7 사이의 관계식 양변에 전치(transpose)를 취해도 D
N과 J
N이 순방향 DST-7 행렬의 앞과 뒤에 곱해지는 형태가 되므로, 순방향 DST-7으로부터 순방향 DCT-8이 쉽게 유도될 수 있다.
본 명세서에서 제안된 DST-7 설계와 DST-7 설계로부터 (수학식 54를 통해) 획득된 DCT-8은 아래의 표 4와 같은 EMT 매핑 또는 어떠한 종류의 EMT 매핑에도 적용될 수 있다. 예를 들어, 본 명세서의 실시예에 따른 DST-7 및 DCT-8의 설계는 아래의 표 4 및 표 5에서 제시된 매핑에도 적용될 수 있다. 표 4는 인트라 예측을 통해 생성된 레지듀얼(residual)에 적용되는 변환 쌍(transform pair)을 나타내고, 표 5는 인터 예측을 통해 생성된 레지듀얼에 적용되는 변환 쌍을 나타낸다.
또 다른 예로서, DST-7과 DCT-8만이 사용되고, 표 4와 표 5에서 제시된 맵핑을 적용하면서 최대 적용 크기를 32로 제한하는 1차 변환 구성에도 본 명세서에서 제안되는 DST-7 설계 및 구현 방식이 적용될 수 있다.
길이 16에 대한 DST-7의 설계 및 구현
도 15는 본 명세서의 실시예에 따른 DFT(Discrete Fourier Transform)를 사용하여 길이 16의 순방향(forward) DST-7을 설계하기 위한 흐름도의 예를 도시한다.
본 명세서의 실시예는 DFT를 이용하여 DST-7을 설계하는 구체적인 실시예들을 제공한다. 본 명세서의 실시예들을 통해 DCT-8 설계에도 활용할 수 있으며, MTS 구성에도 적용할 수 있다.
도 15의 플로우 차트에서 보여지는 블록들 간에 전달되는 신호(정보)는 스칼라 값일 수도 있고 벡터 형태를 가질 수도 있다. 예를 들어, 벡터는 x[0 ... N-1]과 같이 표기할 수 있고, 이는 x[0 ... N-1] = [ x[0] x[1] ... x[N-2] x[N-1] ]과 같이 N개의 요소들로 이루어진 신호(정보)를 나타낸다. 벡터 x[0 ... N-1]의 부분 신호를 x[i ... j]와 같이 나타낼 수도 있는데, 예를 들어 x[0 ... 15]의 한 부분 신호로서 x[5 ... 10] = [ x[5] x[6] x[7] x[8] x[9] x[10] ]과 같이 나타낼 수도 있다.
도 15를 살펴보면, 길이 16의 한 행(row) 또는 열(column)에 대해 DST-7을 구현하는 흐름도를 나타낸다. 여기서, 길이 16의 DST-7은 DST7_B16으로 표기하고, 순방향 DST-7은 Forward DST7_B16으로 표기하며, 역방향 DST-7은 Inverse DST7_B16으로 표기한다.
또한, 입력 데이터는 x[0 ... 15]이며, 최종 출력 데이터는 y[0 ... 15]라고 표기할 수 있다.
인코딩 장치(100)는, 입력 데이터 x[0 ... 15]가 입력되면, 길이 16의 forward DST7에 대한 전처리(pre-processing)를 수행한다(S1510).
인코딩 장치(100)는 S1510 단계의 출력(w[0 ... 15])에 대해 DFT에 기반한 DST-7을 적용할 수 있다(S1520). 여기서, DFT를 적용하는 S1520 단계는 이후 도 17 내지 도 19에서 상세히 설명하도록 한다.
인코딩 장치(100)는 S1520 단계의 출력(z[0 ... 15])에 대해 후처리(post-processing)를 수행하고, 최종 출력 데이터 y[0 ... 15]를 출력할 수 있다(S1530).
도 16은 본 명세서의 실시예에 따른 DFT를 사용하여 길이 16의 역방향(inverse) DST-7을 설계하기 위한 흐름도의 예를 도시한다.
도 16을 살펴보면, 길이 16의 한 행(row) 또는 열(column)에 대해 inverse DST7을 구현하는 흐름도를 나타낸다. 여기서, 입력 데이터는 x[0 ... 15]이며, 최종 출력 데이터는 y[0 ... 15]로 표기될 수 있다.
디코딩 장치(200)는, 입력 데이터 x[0 ... 15]가 입력되면, 길이 16의 역방향 DST-7에 대한 전처리(pre-processing)를 수행한다(S1610).
디코딩 장치(200)는 S1610 단계의 출력에 대해 DFT에 기반한 DST-7을 적용할 수 있다(S1620). 여기서, DFT를 적용하는 S1620 단계는 이후 도 17 내지 도 19에서 상세히 설명하도록 한다.
디코딩 장치(200)는 S1620 단계의 출력에 대해 후처리(post-processing)를 수행하고, 최종 출력 데이터 y[0 ... 15]를 출력할 수 있다(S1630).
도 17 내지 도 19는 도 15 및 도 16의 xDST7_FFT_B16 함수를 적용하기 위한 흐름도의 예를 도시한다.
도 17을 살펴보면, xDST7_FFT3 블록에 src[0 ... 15]가 입력되고 src_FFT11[0 ... 15]가 출력된다(S1710). 출력된 src_FFT11[0 ... 15]는, 2개의 부분 신호들로 구분되어 전달될 수 있다.
예를 들어, src_FFT11[0 ... 4]는 xDST7_FFT11_type1 블록으로 전달되고, src_FFT11[5 ... 15]는 xDST7_FFT11_type2 블록으로 전달될 수 있다.
xDST7_FFT11_type1 블록은 src_FFT11[0 ... 4]를 입력받고, dst[0 ... 4]를 출력한다(S1720).
xDST7_FFT11_type2 블록은 src_FFT11[5 ... 15]를 입력받고, dst[5 ... 15]를 출력한다(S1730).
여기서, xDST7_FFT11_type1 블록의 구현은 도 18에서, 상기 xDST7_FFT11_type2 블록의 구현은 도 19에서, 상세히 설명된다.
도 18을 살펴보면, xDST7_FFT11_half1 블록에 src[0 ... 4]가 입력되고 dst_half1[0 ... 4]가 출력된다(S1810).
출력된 dst_half1[0 ... 4]는, xDST7_FFT11_type1 블록에 입력되어 dst[0 ... 4]를 출력한다(S1820).
도 19를 살펴보면, src[0 ... 10]은 2개의 부분 신호들로 구분되어 전달될 수 있다. 예를 들어, src[0 ... 4]는 xDST7_FFT11_half1 블록으로 전달되고, src[5 ... 10] 은 xDST7_FFT11_half2 블록으로 전달될 수 있다.
xDST7_FFT11_half1 블록은 src [0 ... 4]를 입력받고, dst_half1[0 ... 4]를 출력한다(S1910).
xDST7_FFT11_half2 블록은 src[5 ... 10]를 입력받고, dst_half2 [0 ... 5]를 출력한다(S1920).
인코딩 장치(100)/디코딩 장치(200)는, xDST7_FFT11_type2_Post_Processing 블록을 통해, S1920 단계의 출력에 대해 후처리(post-processing)를 수행하고, 최종 출력 데이터 dst[0 ... 10]을 출력할 수 있다(S1930).
도 17의 src_FFT11[5 ... 15]는 상기 도 19의 src[0 ... 10]에 대응된다. 즉, src[0] = src_FFT11[5], src[1] = src_FFT11[6], ... , src[10] = src_FFT11[15]와 같이 할당된다.
또한, 도 19의 xDST7_FFT11_type2_Post_Processing 블록에서, dst_half1[0 ... 4]와 dst_half2[0 ... 5]가 왼쪽부터 순서대로 입력되는데, 이는 입력 파라미터 src_half1[0 ... 4], src_half2[0 ... 5]에 각각 대응된다. 이는 이하 각 블록의 동작을 나타내는 표에서 상세히 설명될 것이다.
이와 같이, 상기 도 15, 16의 블록도는 상기 도 17 내지 19의 블록도와 연결되어 해석될 수 있다.
상기 도 15 내지 19의 함수들의 상세 동작은 다음 표 2 내지 표 10에 의해 설명될 수 있다.
표 6은 Forward_DST7_Pre_Processing_B16 함수의 동작을 나타낸다.
표 6의 동작은 수학식 5의 Q, P 행렬과 수학식 14에서 제시된 인덱싱에 의해 결정된 것이다. 뿐만 아니라, 수학식 18, 19, 20으로부터 다른 인덱싱이 표 6의 동작에 적용될 수 있다.
표 7은 Forward_DST7_Post_Processing_B16 함수의 동작을 나타낸다.
표 7에서 rnd_factor = 1 << (final_shift - 1) 값이 사용될 수 있다. 그리고, 도 15, 16에서 한 블록의 모든 행(row) 또는 열(column)에 대해 DST-7을 적용하는 함수가 이용될 때, 파라미터를 통해 shift라는 값이 전달되었다면 final_shift = shift - 1 값이 사용될 수 있다. 만약 표 7에서의 src 변수에 대한 비트 길이(bit-length)가 n만큼 증가된 경우 final_shift = shift - 1 + n 값이 사용될 수 있으며, n = 1인 경우 final_shift = shift 값이 사용될 수 있다.
표 7의 동작은 수학식 5의 R 행렬과 수학식 14의 인덱싱, DFT 허수부 출력 사이에 존재하는 대칭성(symmetry)로부터 도출된다. 수학식 18, 19, 20으로부터 다른 인덱싱이 적용될 수 있다.
표 8은 Inverse_DST7_Pre_Processing_B16 함수의 동작을 나타낸다.
표 8의 동작은 수학식 8의 Q, P 행렬과 수학식 14에서 제시된 인덱싱에 의해 결정된다. 뿐만 아니라, 수학식 18, 19, 20으로부터 다른 인덱싱이 표 8의 동작에 적용될 수 있다.
표 9는 Inverse_DST7_Post_Processing_B16 함수의 동작을 나타낸다.
표 9에서 rnd_factor = 1 << (final_shift - 1) 값이 사용될 수 있다. 그리고, 도 15, 16에서 한 블록의 모든 행(row) 또는 열(column)에 대해 DST-7을 적용하는 함수가 이용될 때, 파라미터를 통해 shift라는 값이 전달되었다면 final_shift = shift - 1 값이 사용될 수 있다. 만약 표 9의 src 변수에 대한 비트 길이가 n만큼 증가하였다면 final_shift = shift - 1 + n 값이 될 수 있는데, n = 1인 경우 final_shift = shift 값이 사용될 수 있다.
표 9에서 outputMinimum와 outputMaximum은 각기 출력 값이 가질 수 있는 최소 값과 최대 값을 가리키며, Clip3 함수는 Clip3(A, B, C) = (C < A) ? A : (C > B) ? B : C의 동작을 수행한다. 즉, Clip3 함수는 C 값이 반드시 A부터 B까지 범위에 존재하도록 클리핑(cliping)한다.
표 9의 동작은 수학식 8의 R 행렬과 수학식 14의 인덱싱, DFT 허수부 출력 사이에 존재하는 대칭성(symmetry)로부터 도출된다. 뿐만 아니라, 수학식 18, 19, 20으로부터 다른 인덱싱이 표 5의 동작에 적용될 수 있다.
표 10은 xDST7_FFT3 함수의 동작을 나타낸다.
표 10에서, C3 값은
값을 의미하며 2
9 만큼 곱셈 계수를 스케일한 것을 나타낸다. 표 10에서 shift = 10, rnd_factor = 1 << (shift - 1) = 2
9이 적용되므로, dst[i]와 dst[5 + i]는 다음 수학식 55와 같이 계산될 수도 있다.
C3 값으로
를 대신하여
이 사용되면, 2
7 만큼 곱셈 계수가 스케일된 것이 되며 C3 값은 111이 된다. 이 경우 shift 변수의 값은 10 대신 8이 사용되는데, 만약 출력 값의 비트 길이가 n 만큼 증가되면 shift 변수 값으로 (8 - n)이 사용되므로, n = 1인 경우 shift = 8, rnd_factor = 1 << (shift -1) = 2
6이 적용된다. 마찬가지로 dst[i]와 dst[5+i]는 위와 같이 계산될 수 있다.
표 11은 xDST7_FFT11_half1 함수의 동작을 나타낸다.
표 11에서, 배열 C11R은
을 통해 계산된 값을 나타낸다. 표 11의 동작은 수학식 47과 수학식 49의 g(k
1, k
2)에 해당한다. C11R 값으로
대신
가 사용되면 C11R [5] 배열은 아래의 수학식 56과 같이 설정될 수 있다.
표 12는 xDST7_FFT11_half2 함수의 동작을 나타낸다.
표 12에서, 배열 C11R은
을 통해 계산된 값을 나타낸다. 표 12의 동작은 수학식 49의 f(k1, k2)에 해당한다. C11I 값으로
대신
이 사용되면, C11I[5] 배열은 아래의 수학식 57과 같이 설정될 수 있다.
표 13은 xDST7_FFT11_type1_Post_Processing 함수의 동작을 나타낸다.
표 14는 xDST7_FFT11_type2_Post_Processing 함수의 동작을 나타낸다.
표 14의 동작은 수학식 49의 h(k
1,k
2)를 f(k
1,k
2)과 g(k
1,k
2)를 조합함으로써 계산하는 방식에 대응한다.
16x16 2차원 블록에 대해 수평 방향(또는 수직 방향)으로 DST-7을 적용하는 경우, 16개의 행(row) (또는 열)에 대해 도 15 내지 16의 흐름도가 이용될 수 있다.
길이 32에 대한 DST-7 설계 및 구현
도 20은 본 명세서의 실시예에 따른 DFT를 사용하여 길이 32의 순방향 DST-7을 설계하기 위한 흐름도의 예를 도시한다.
본 명세서는 DFT를 이용하여 DST-7을 설계하는 구체적인 실시예들을 제공한다. 본 명세서의 실시예들을 통해 DCT-8 설계에도 활용할 수 있으며, MTS 구성에도 적용할 수 있다.
도 20을 살펴보면, 길이 32의 한 행(row) 또는 열(column)에 대해 DST-7을 구현하는 흐름도를 나타낸다. 여기서, 길이 32의 DST-7은 DST7_B32로 표기하고, 순방향 DST7은 Forward DST7_B32로 표기하며, 역방향 DST-7은 Inverse DST7_B32로 표기한다.
또한, 입력 데이터는 x[0 ... 31]이며, 최종 출력 데이터는 y[0 ... 31] 이라고 표기할 수 있다.
인코딩 장치(100)는, 입력 데이터 x[0 ... 31]이 입력되면, 길이 32의 순방향 DST-7에 대한 전처리(pre-processing)를 수행한다(S2010).
인코딩 장치(100)는 S2010 단계의 출력(w[0 ... 31])에 대해 DFT를 적용할 수 있다(S2020). 여기서, DFT를 적용하는 S2020 단계는 이후 도 22 내지 도 24에서 상세히 설명하도록 한다.
인코딩 장치(100)는 S2020 단계의 출력(z[0 ... 31])에 대해 후처리(post-processing)를 수행하고, 최종 출력 데이터 y[0 ... 31]을 출력할 수 있다(S2030).
도 21은 본 명세서의 실시예에 따른 DFT를 사용하여 길이 32의 역방향 DST-7을 설계하기 위한 흐름도의 예를 도시한다.
도 21을 살펴보면, 길이 32의 한 행(row) 또는 열(column)에 대해 역방향 DST-7을 구현하는 흐름도를 나타낸다. 여기서, 입력 데이터는 x[0 ... 31]이며, 최종 출력 데이터는 y[0 ... 31]라고 표기할 수 있다.
디코딩 장치(200)는, 입력 데이터 x[0 ... 31]이 입력되면, 길이 32의 inverse DST7에 대한 전처리(pre-processing)를 수행한다(S2110).
디코딩 장치(200)는 S2110 단계의 출력(w[0 ... 31])에 대해 DFT를 적용할 수 있다(S2120). 여기서, DFT를 적용하는 S2120 단계는 이후 도 22 내지 도 24에서 상세히 설명하도록 한다.
디코딩 장치(200)는 S2120 단계의 출력(z[0 ... 31])에 대해 후처리(post-processing)를 수행하고, 최종 출력 데이터 y[0 ... 31]를 출력할 수 있다(S2130).
도 22 내지 도 24는 도 20 및 도 21의 xDST7_FFT_B32 함수를 적용하기 위한 흐름도의 예를 도시한다.
도 22를 살펴보면, xDST7_FFT5 블록에 src[0 ... 31]이 입력되고 src_FFT13[0 ... 31]이 출력된다(S2210). 출력된 src_FFT13[0 ... 31]은, 3개의 부분 신호들로 구분되어 전달될 수 있다.
예를 들어, src_FFT13[0 ... 5]는 xDST7_FFT13_type1 블록으로 전달되고, src_FFT13[6 ... 18] 은 xDST7_FFT13_type2 블록으로 전달되고, src_FFT13[19 ... 31] 은 또다른 xDST7_FFT13_type2 블록으로 전달될 수 있다.
xDST7_FFT13_type1 블록은 src_FFT13[0 ... 5]를 입력받고, dst[0 ... 5]를 출력한다(S2220).
xDST7_FFT13_type2 블록은 src_FFT13[6 ... 18]을 입력받고, dst[6 ... 18]을 출력한다(S2230).
xDST7_FFT13_type2 블록은 src_FFT13[19 ... 31]을 입력받고, dst[19 ... 31]을 출력한다(S2240).
여기서, xDST7_FFT13_type1 블록의 구현은 도 23에서, 상기 xDST7_FFT13_type2 블록의 구현은 도 24에서 상세히 설명된다.
도 23을 살펴보면, xDST7_FFT13_half1 블록에 src[0 ... 5]가 입력되고 dst_half1[0 ... 5]가 출력된다(S2310).
출력된 dst_half1[0 ... 5]는, xDST7_FFT13_type1_Post_Processing 블록에 입력되어 dst[0 ... 5]를 출력한다(S2320).
도 24를 살펴보면, src[0 ... 12]는 2개의 부분 신호들로 구분되어 전달될 수 있다. 예를 들어, src[0 ... 5]는 xDST7_FFT13_half1 블록으로 전달되고, src[6... 12]는 xDST7_FFT13_half2 블록으로 전달될 수 있다.
xDST7_FFT13_half1 블록은 src [0 ... 5]를 입력받고, dst_half1[0 ... 5]를 출력한다(S2410).
xDST7_FFT13_half2 블록은 src[6 ... 12]를 입력받고, dst_half2 [0 ... 6]을 출력한다(S2420).
인코딩 장치(100)/디코딩 장치(200)는, xDST7_FFT13_type2_Post_Processing 블록을 통해, S2410, S2420 단계의 출력에 대해 후처리(post-processing)를 수행하고, 최종 출력 데이터 dst[0 ... 12] 를 출력할 수 있다(S1930).
도 22의 src_FFT13[0 ... 5]는 도 23의 src[0 ... 5]에 대응된다. 즉, src[0] = src_FFT13[0], src[1] = src_FFT13[1], ... , src[5] = src_FFT13[5]와 같이 할당된다.
그리고, 도 22의 src_FFT13[6 ... 18] 또는 src_FFT13[19 ... 31]은 도 24의 src[0 ... 12]에 대응된다. 예를 들어, src[0] = src_FFT13[6], src[1] = src_FFT13[7], ... , src[12] = src_FFT13[18]와 같이 할당된다.
또한, 도 24의 xDST7_FFT13_type2_Post_Processing 블록에서, dst_half1[0 ... 5]와 dst_half2[0 ... 6] 이 왼쪽부터 순서대로 입력되는데, 이는 입력 파라미터 src_half1[0 ... 5], src_half2[0 ... 6]에 각각 대응된다. 이는 이하 각 블록의 동작을 나타내는 표에서 상세히 설명될 것이다.
이와 같이, 도 20, 21의 블록도는 도 22 내지 24의 블록도와 연결되어 해석될 수 있다.
도 20 내지 24의 함수들의 상세 동작은 다음 표 15 내지 표 22에 의해 설명될 수 있다.
표 15는 Forward_DST7_Pre_Processing_B32 함수의 동작을 나타낸다.
표 15의 동작은 수학식 5의 Q, P 행렬과 수학식 15에서 제시된 인덱싱에 의해 결정된다. 수학식 18, 19, 20으로부터 다른 인덱싱이 적용될 수 있다.
표 16은 Forward_DST7_Post_Processing_B32 함수의 동작을 나타낸다.
표 16에서 rnd_factor = 1 << (final_shift - 1) 값이 사용될 수 있다. 그리고, 도 20, 21에서 한 블록의 모든 행(row) 또는 열(column)에 대해 DST-7을 적용하는 함수가 이용될 때, 파라미터를 통해 shift라는 값이 전달되었다면 final_shift = shift - 1 값이 사용될 수 있다. 표 16의 src 변수에 대한 비트 길이가 n 만큼 증가한 경우 final_shift = shift - 1 + n 값이 사용될 수 있으며, n = 1인 경우 final_shift = shift 값이 사용될 수 있다.
표 16의 동작은 수학식 5의 R 행렬과 수학식 15의 인덱싱, DFT 허수부 출력 사이에 존재하는 대칭성으로부터 도출된 것이다. 수학식 180, 19, 20으로부터 다른 인덱싱이 적용될 수 있다.
표 17은 Inverse_DST7_Pre_Processing_B32 함수의 동작을 나타낸다.
표 17의 동작은 수학식 8의 Q, P 행렬과 수학식 15에서 제시된 인덱싱에 의해 결정된 것이다. 수학식 18, 19, 20으로부터 다른 인덱싱에 적용될 수 있다.
표 18은 Inverse_DST7_Post_Processing_B32 함수의 동작을 나타낸다.
표 18에서 rnd_factor = 1 << (final_shift - 1) 값이 사용될 수 있다. 그리고, 도 20, 21에서 한 블록의 모든 행(row) 또는 열(column)에 대해 DST-7을 적용하는 함수가 이용될 때, 파라미터를 통해 shift라는 값이 전달되었다면 final_shift = shift - 1 값이 사용될 수 있다. 만약 표 18에서의 src 변수에 대한 비트 길이가 n 만큼 증가되었으면 final_shift = shift - 1 + n 값이 사용될 수 있으며, n = 1인 경우 final_shift = shift 값이 사용될 수 있다.
표 18의 동작은 수학식 8의 R 행렬과 수학식 15의 인덱싱, DFT 허수부 출력 사이에 존재하는 대칭성(symmetry)로부터 도출될 수 있다. 수학식 18, 수학식 19, 수학식 20으로부터 다른 인덱싱이 적용될 수 있다.
표 18에서 outputMinimum와 outputMaximum은 각기 출력 값이 가질 수 있는 최소 값과 최대 값을 가리키며, Clip3 함수는 Clip3(A, B, C) = (C < A) ? A : (C > B) ? B : C의 동작을 수행한다. 즉, Clip3 함수는 C 값이 반드시 A부터 B까지 범위에 존재하도록 클리핑(cliping)한다.
표 19는 xDST7_FFT13_half1 함수의 동작을 나타낸다.
표 19에서, 배열 C13R은
을 통해 계산된 값을 나타낸다. 표 19의 동작은 수학식 47과 수학식 49의 g(k
1, k
2)에 해당한다. C13R 값으로
대신
이 사용되면, C13R 배열은 아래의 수학식 58과 같이 구성될 수 있다.
표 20은 xDST7_FFT13_half2 함수의 동작을 나타낸다.
표 20에서, 배열 C13I은
을 통해 계산된 값을 나타낸다. 표 20의 동작은 수학식 49의 f(k
1, k
2)에 해당한다. C13I 값으로
대신
이 사용되면, C13I 배열은 아래의 수학식 59과 같이 구성될 수 있다.
표 21은 xDST7_FFT13_type1_Post_Processing 함수의 동작을 나타낸다.
표 22는 xDST7_FFT13_type2_Post_Processing 함수의 동작을 나타낸다.
표 22의 동작은 수학식 49에서 h(k
1,k
2)를 f(k
1,k
2)와 g(k
1,k
2)를 조합함으로써 계산하는 방법에 해당한다.
표 23은 xDST-7_FFT5 함수의 동작을 나타낸다.
표 23에서 shift 값으로 10이 사용되나, 만약 출력 값의 비트 길이를 n 만큼 증가시키고자 하면 shift 값으로 (10 - n)이 사용될 수 있다. 예를 들어, n = 1이면 shift = 9이다.
표 23의 반복 루프(for-loop)에 있는 dst[i]는 아래의 수학식 60과 같이 계산될 수 있다.
또한, 표 23의 반복 루프 내 dst[6+i], dst[19+i], dst[13+i], dst[26+i]를 곱셈 계수가 공통인 항들을 묶는 방식을 통해 아래의 수학식 61과 같이 계산함으로써 곰셈 연산량이 감소될 수 있다.
표 23의 동작에서 dst[12]와 dst[25]는 수학식 45의
에 해당하며, dst[i], dst[6+i], dst[19+i], dst[13+i], dst[26+i]에 대한 계산은 수학식 44에 대응한다.
표 23에서 스케일 값을 1/4만큼 감소시키면, 표 23의 C5R과 C5I를 대신하여 아래의 수학식 62와 같은 값이 적용될 수 있다.
수학식 62와 같이 스케일 값을 1/4만큼 감소시킨 경우, 해당 스케일링을 고려하여 shift 값으로 9를 사용할 수 있다. 만약 출력 값의 비트 길이를 n 만큼 증가시키고자 하면 shift 값으로 (8-n)이 사용될 수 있다. 예를 들어, n = 1이면 shift = 7이 된다. shift 값을 변경한 경우 유사하게 dst를 계산함으로써 곱셈량을 감소시킬 수 있다.
한 32x32 2차원 블록에 대해 수평 방향(또는 수직 방향)으로 DST-7을 적용하는 경우, 32개의 행(row) (또는 열)에 대해 도 20 내지 21의 흐름도가 이용될 수 있다.
길이 8에 대한 DST-7 설계 및 구현
도 25는 본 명세서의 실시예에 따른 DFT를 사용하여 길이 8의 순방향 DST-7을 설계하기 위한 흐름도의 예를 도시한다.
본 명세서는 DFT를 이용하여 DST-7을 설계하는 구체적인 실시예들을 제공한다. 본 명세서의 실시예들은 DCT-8 설계에도 활용될 수 있으며, MTS 구성에도 적용될 수 있다.
도 25를 살펴보면, 길이 8의 한 행(row) 또는 열(column)에 대해 DST-7을 구현하는 흐름도를 나타낸다. 여기서, 길이 8의 DST-7은 DST7_B8로 표기하고, 순방향 DST7은 Forward DST7_B8로 표기하며, 역방향 DST7은 Inverse DST7_B8로 표기한다.
또한, 입력 데이터는 x[0 ... 7]이며, 최종 출력 데이터는 y[0 ... 7] 이라고 표기할 수 있다.
인코딩 장치(100)는, 입력 데이터 x[0 ... 7]이 입력되면, 길이 8의 순방향 DST-7에 대한 전처리(pre-processing)를 수행한다(S2510).
인코딩 장치(100)는 S2510 단계의 출력(w[0 ... 7])에 대해 DFT를 적용할 수 있다(S2520). 여기서, DFT를 적용하는 상기 S2520 단계는 이후 도 27 내지 도 28에서 상세히 설명하도록 한다.
인코딩 장치(100)는 S2520 단계의 출력(z[0 ... 7])에 대해 후처리(post-processing)를 수행하고, 최종 출력 데이터 y[0 ... 7]을 출력할 수 있다(S2530).
도 26은 본 명세서의 실시예에 따른 DFT를 사용하여 길이 8의 역방향 DST-7을 설계하기 위한 흐름도의 예를 도시한다.
도 26을 살펴보면, 길이 8의 한 행(row) 또는 열(column)에 대해 역방향 DST-7을 구현하는 흐름도를 나타낸다. 여기서, 입력 데이터는 x[0 ... 7]이며, 최종 출력 데이터는 y[0 ... 7] 이라고 표기할 수 있다.
디코딩 장치(200)는, 입력 데이터 x[0 ... 7]이 입력되면, 길이 8의 역방향 DST-7에 대한 전처리(pre-processing)를 수행한다(S2610).
디코딩 장치(200)는 S2610 단계의 출력(w[0 ... 7])에 대해 DFT를 적용할 수 있다(S2620). 여기서, DFT를 적용하는 상기 S2620 단계는 이후 도 27 내지 도 28에서 상세히 설명하도록 한다.
디코딩 장치(200)는 S2620 단계의 출력(z[0 ... 7])에 대해 후처리(post-processing)를 수행하고, 최종 출력 데이터 y[0 ... 7]를 출력할 수 있다(S2630).
도 25 내지 26의 함수들의 상세 동작은 다음 표 20 내지 표 24에 의해 설명될 수 있다.
표 24는 Forward_DST7_Pre_Processing_B8 함수의 동작을 나타낸다.
표 25는 Forward_DST7_Post_Processing_B8 함수의 동작을 나타낸다.
표 25에서 rnd_factor = 1 << (shift - 1) 값이 사용될 수 있다. 여기서 shift 값은, 한 블록의 모든 행(row) 또는 열(column)에 대해 DST-7을 적용하는 함수가 이용될 때, 파라미터를 통해 전달되는 값이다.
표 25의 동작은 수학식 5의 R 행렬과 아래의 수학식 63에 의해 도출될 수 있다.
표 26은 Inverse_DST7_Pre_Processing_B8 함수의 동작을 나타낸다.
표 26의 동작은 수학식 8의 Q, P 행렬에 의해 결정된다.
표 27은 Inverse_DST7_Post_Processing_B8 함수의 동작을 나타낸다.
표 27에서 rnd_factor = 1 << (shift - 1) 값을 사용할 수 있다. 여기서 shift 값은, 한 블록의 모든 행(row) 또는 열(column)에 대해 DST-7을 적용하는 함수가 이용될 때, 파라미터를 통해 전달되는 값이다.
표 27에서 outputMinimum와 outputMaximum은 각기 출력값이 가질 수 있는 최소값과 최대값을 가리키며, Clip3 함수는 Clip3(A, B, C) = (C < A) ? A : (C > B) ? B : C의 동작을 수행한다. 즉, Clip3 함수는 C 값이 반드시 A부터 B까지 범위에 존재하도록 클리핑(cliping)한다.
표 28은 xDST7_FFT_B8 함수의 동작을 나타낸다.
표 28에서, 배열 C8은
을 통해 계산된 값을 나타낸다. 표 28의 동작은 아래의 수학식 63에 의해 계산되며, 수학식 63은 근본적으로 일차원 DFT에 대한 수학식과 수학식 5와 수학식 8의 R 행렬에 의해 결정될 수 있다.
8x8 2차원 블록에 대해 수평 방향(또는 수직 방향)으로 DST-7이 적용되는 경우, 8개의 행(row) (또는 열)에 대해 상기 도 25 내지 26의 흐름도가 이용될 수 있다.
길이 16에 대한 DST-7과 길이 32에 대한 DST-7에 대해서는 도 17 내지 도 24를 참조하여 설명된 DST-7 구현이 적용되고, 길이 8에 대한 DST7에 대해서는 도 25 및 도 26을 참조하여 설명된 DST-7 구현이 적용될 수도 있다. 다만, 본 명세서의 실시예는 이에 한정되지 않으며, 다르게 적용될 수도 있다. 예를 들어, 도 17 내지 도 26과 같은 DST-7 구현이 적용되지 않는 경우, 일반적인 행렬 곱셈 형태의 DST-7 구현이 적용될 수 있다.
본 명세서의 일 실시예에 따르면, 비트 깊이(bit depth)에 따라 DFT에 적용되는 스케일 값이 결정될 수 있다. 예를 들어, 모든 DFT 커널의 계수들의 비트 깊이가 10 또는 8로 설정될 수 있다. 예를 들어, 비트 깊이가 10에서 8로 감소한 경우, 연산 정확도의 향상을 위하여 첫번째 스테이지의 출력이 1 만큼 증가될 수 있다.
도 27은 본 명세서의 실시예에 따른 33-point DFT를 적용한 16x16 DST-7의 블록도의 예를 도시하고, 도 28은 본 명세서의 실시예에 따른 65-point DFT를 적용한 32x32 DST7의 블록도의 예를 도시한다.
도 27 및 도 28에서 각기 16과 32로 표시된 블록은, 데이터의 치환(permutation)과 부호 변환을 수행하는 모듈을 나타낸다. 수학식 14, 15에서 제시된 인덱스 변환과 수학식 35, 36에서 제시된 입력 데이터의 대칭성을 통해, 도 27 및 도 28에서의 Simplified 3-point DFT Type 1, Simplified 3-point DFT Type 2, Simplified 5-point DFT Type 1, Simplified 5-point DFT Type 2 블록들은 각기 해당 데이터를 입력 받을 수 있고, 수학식 35, 36의 대칭성으로 인해 일부 데이터는 부호가 변환된 후 입력된다. 수학식 35와 수학식 36에서 제시된 대칭성은 수학식 5와 수학식 8의 Q와 P 행렬로 인한 것이다. 유사한 방식으로 수학식 16 및 수학식 17에서 제시된 인덱스 변환과 상술한 대칭성 관계들을 통하여, 도 27 및 도 28의 Simplified 11-point DFT Type 1, Simplified 11-point DFT Type 2, Simplified 13-point DFT Type 1, Simplified 13-point DFT Type 2 블록들의 출력들이 재정렬될 수 있으며, 수학식 31 내지 34에서 제시된 대칭성으로 인해 일부 데이터의 부호는 변환될 수 있다.
도 27의 Simplified 3-point DFT Type 1에서 입력 벡터에 대해 수학식 35의 Case 1이 적용될 수 있으며, Simplified 3-pt DFT Type 2에서 입력 벡터에 대해 수학식 35의 Case 2가 적용될 수 있다. 또한, 도 27의 Simplified 11-point DFT Type 1에서 입력 벡터에 대해 수학식 41(k
1 = 0인 경우)이 적용되고, Simplified 11-point DFT Type 2에서 입력 벡터에 대해 수학식 42(k
1 = 1인 경우)이 적용될 수 있다.
또한, 도 28의 Simplified 5-point DFT Type 1에서 입력 벡터에 대해 수학식 36의 Case 1이 적용될 수 있으며, Simplified 5-pt DFT Type 2에서 입력 벡터에 대해 수학식 36의 Case 2가 적용될 수 있다. 또한, 도 27의 Simplified 13-point DFT Type 1에서 입력 벡터에 대해 수학식 41(k
1 = 0인 경우)이 적용되고, Simplified 13-point DFT Type 2에서 입력 벡터에 대해 수학식 42(k
1 = 1, 2인 경우)이 적용될 수 있다.
도 29는 본 명세서의 실시예에 따른 DFT를 사용하여 순방향 DST-7 및 순방향 DCT-8를 적용하는 인코딩을 위한 흐름도의 예를 도시한다.
인코딩 장치(100)는 현재 블록의 예측 모드, 블록 모양 및/또는 블록 크기 중 적어도 하나에 기초하여 수평 변환 및/또는 수직 변환을 결정(또는 선택)할 수 있다(S2910). 이때, 수평 변환 및/또는 수직 변환의 후보는 도 9 또는 표 1의 실시예들 중 적어도 하나를 포함할 수 있다.
인코딩 장치(100)는 RD 최적화(Rate Distortion optimization)를 통해 최적의 수평 변환 및/또는 최적의 수직 변환을 결정할 수 있다. 상기 최적의 수평 변환 및/또는 상기 최적의 수직 변환은 복수개의 변환 조합 중 하나에 대응될 수 있고, 상기 복수개의 변환 조합은 변환 인덱스에 의해 정의될 수 있다.
인코딩 장치(100)는 최적의 수평 변환 및/또는 최적의 수직 변환에 대응되는 변환 인덱스를 시그널링할 수 있다(S2920). 여기서, 변환 인덱스는 본 명세서에서 설명한 다른 실시예들이 적용될 수 있다. 예를 들어, 도 9 또는 표 1의 실시예들 중 적어도 하나를 포함할 수 있다.
다른 예로, 인코딩 장치(100)는 최적의 수평 변환에 대한 수평 변환 인덱스와 최적의 수직 변환에 대한 수직 변환 인덱스를 독립적으로 시그널링할 수도 있다.
인코딩 장치(100)는, 최적의 수평 변환을 이용하여 현재 블록에 대해 수평 방향으로 순방향 변환을 수행할 수 있다(S2930). 여기서, 상기 현재 블록은 변환 블록을 의미할 수 있고, 상기 최적의 수평 변환은 순방향 DCT-8 일 수 있다.
그리고, 인코딩 장치(100)는, 최적의 수직 변환을 이용하여 현재 블록에 대해 수직 방향으로 순방향 변환을 수행할 수 있다 (S2940). 여기서, 최적의 수직 변환은 순방향 DST-7 일 수 있으며, 순방향 DST-7은 DFT에 기반하여 설계될 수 있다.
본 실시예에서, 수평 변환 이후 수직 변환이 수행되지만, 본 명세서의 실시예는 이에 한정되지 않는다. 즉, 수직 변환 이후 수평 변환을 수행될 수 있다.
일실시예로, 수평 변환과 수직 변환의 조합은 도 9 또는 표 1의 실시예들 중 적어도 하나를 포함할 수 있다.
한편, 인코딩 장치(100)는, 현재 블록에 대해 양자화를 수행함으로써, 변환 계수 블록을 생성할 수 있다(S2950).
또한, 인코딩 장치(100)는 변환 계수 블록에 대해 엔트로피 인코딩을 수행함으로써 비트스트림을 생성할 수 있다.
도 30은 본 명세서의 실시예에 따른 DFT를 사용하여 역방향 DST-7 및 역방향 DCT-8을 적용하는 디코딩을 위한 흐름도의 예를 도시한다.
디코딩 장치(200)는 비트스트림으로부터 변환 인덱스를 획득할 수 있다(S3010). 여기서, 변환 인덱스는 본 명세서에서 설명된 MTS 인덱스를 지칭할 수 있다. 예를 들어, MTS 인덱스는 도 9 또는 표 1과 같은 변환 설정 그룹 또는 표 1과 같은 변환 조합들 중 하나(수평 변환/수직 변환)를 지시할 수 있다.
디코딩 장치(200)는 변환 인덱스에 대응되는 수평 변환 및 수직 변환을 유도할 수 있다(S3020). 이때, 상기 수평 변환 및/또는 상기 수직 변환의 후보는 도 9 또는 표 1의 실시예들 중 적어도 하나를 포함할 수 있다.
다만, S3010 및 S3020 단계는 일 실시예이며, 본 명세서의 실시예는 이에 한정되지 않는다. 예를 들어, 디코딩 장치(200)는 현재 블록의 예측 모드, 블록 모양 및/또는 블록 크기 중 적어도 하나에 기초하여 수평 변환 및 수직 변환을 유도할 수 있다. 다른 예로, 상기 변환 인덱스는 수평 변환에 대응되는 수평 변환 인덱스 및 수직 변환에 대응되는 수직 변환 인덱스를 포함할 수 있다.
한편, 디코딩 장치(200)는 비트스트림을 엔트로피 디코딩함으로써 변환 계수 블록을 획득하고, 변환 계수 블록에 대해 역양자화를 수행할 수 있다(S3030).
디코딩 장치(200)는 역양자화된 변환 계수 블록에 대해 상기 수직 변환을 이용하여 수직 방향으로 역방향 변환을 수행할 수 있다(S3040). 여기서, 수직 변환은 DST-7에 대응될 수 있다. 즉, 디코딩 장치(200)는 역양자화된 변환 계수 블록에 대해 역방향 DST-7을 적용할 수 있다.
본 명세서의 실시예는 순방향 DST-7 및/또는 역방향 DST-7을 DFT에 기반하여 설계하는 방법을 제공한다.
디코딩 장치(200)는 DST-7을 1차원 DFT 또는 2차원 DFT를 통해 구현할 수 있다.
또한, 디코딩 장치(200)는 다양한 스케일링 방법을 적용하여 DST-7을 정수 연산만으로 구현할 수 있다.
또한, 디코딩 장치(200)는 DFT를 이용한 DST-7 구현 방법과 정수 연산만으로 DST-7을 구현하는 방법을 통해, 길이 8, 16, 32의 DST7을 설계할 수 있다.
또한, 디코딩 장치(200)는 DFT 커널 계수들을 표현하기 위한 비트 심도(bit-depth)가 10에서 8로 감소될 수 있으며, 그리하여 8x16 곱셈보다 빠른 구현을 가능하게 한다. 또한, 연산 정확도의 개선을 위하여 제1 스테이지 출력은 1만큼 증가될 수 있다.
본 명세서의 실시예에 따른 디코딩 장치(200)는 저복잡도를 갖는 변환을 사용하여 비디오 신호를 처리할 수 있으며, 예를 들어, 비디오 신호로부터 현재 블록의 변환 인덱스를 획득할 수 있다. 여기서, 변환 인덱스는 DST-7 (Discrete Sine Transform type-7) 또는 DCT-8 (Discrete Cosine Transform type-8)의 조합들로 구성된 복수개의 변환 조합들 중 어느 하나와 관련된다. 또한, 디코딩 장치(200)는 변환 인덱스와 관련된 변환 조합을 유도할 수 있으며, 여기서 변환 조합은 수평 변환 및 수직 변환을 포함하며, 수평 변환 및 수직 변환은 DST-7 또는 DCT-8 중 어느 하나와 관련된다. 이후, 디코딩 장치(200)는 획득된 변환 인덱스와 관련된 변환 조합에 기반하여 현재 블록에 대한 변환을 적용할 수 있다. 본 실시예에서, DST-7 또는 DCT-8은 스케일 값이 적용된 DFT(Discrete Fourier Transform)에 기반하여 도출되고, 스케일 값은 2의 거듭제곱일 수 있다.
일 실시예에서, DFT에 적용되는 스케일 값은 수직 방향 변환 및 수평 방향 변환에 따른 출력 값의 비트 길이에 기반하여 결정될 수 있다. 또한, 스케일 값이 적용된 DFT는 스케일 값에 기반한 시프트(shift) 연산에 의해 근사화될 수 있다.
일 실시예에서, 상기 현재 블록의 폭 또는 너비가 N이면 DST-7 또는 DCT-8은 2N+1 포인트 DFT에 기반하여 도출될 수 있다. 여기서, 현재 블록의 폭 또는 너비가 16이면 DST-7 또는 DCT-8은 33-포인트 DFT에 기반하여 도출되고, 33-포인트 DFT는 3-포인트 2차원 DFT 및 11-포인트 2차원 DFT를 포함할 수 있다. 또한, 현재 블록의 폭 또는 너비가 32이면 DST-7 또는 DCT-8은 65-포인트 DFT에 기반하여 도출되고, 65-포인트 DFT는, 5-포인트 2차원 DFT 및 13-포인트 2차원 DFT를 포함할 수 있다.
또한, 2N+1 포인트 DFT는 제1 길이를 갖는 제1 입력 데이터로부터 상기 제1 길이를 갖는 제1 출력 데이터를 출력하는 제1 타입 DFT 및 제1 길이와 상이한 제2 길이를 갖는 제2 입력 데이터로부터 상기 제2 길이를 갖는 제2 출력 데이터를 출력하는 제2 타입 DFT를 포함할 수 있다.
상술한 본 명세서의 실시예는 아래와 같이 다시 설명될 수 있다. 아래의 설명은 스케일된 변환 계수들의 (nTbW)x(nTbH) 어레이 d[x][y]로부터 레지듀얼 샘플들 (nTbW)x(nTbH) 어레이 r[x][y]를 출력하기 위한 방법에 관한 것이다. 여기서, nTbW는 현재 변환 블록의 폭을 나타내고, nTbH는 현재 변환 블록의 높이를 나타내며, x = 0..nTbW-1, y=0..nTbH-1이다. 본 문서에서, "var = A..B"는 변수 var 값으로 A 부터 B까지 적용될 수 있음을 의미한다.
수평 변환 커널을 지시하는 변수 trTypeHor와 수직 변환 커널을 지시하는 변수 trTypeVer는 MTS 인덱스(mts_idx[xTbY][yTbY][cIdx])에 기반하여 아래의 표 29에 의해 도출된다. 여기서, xTbY, xTbY는 현재 변환 블록의 좌상측(top-left) 샘플의 x, y 위치를 나타내고, cIdx는 현재 변환 블록의 색차 성분을 나타낸다. 표 29는 아래와 같다.
표 29에서, mts_idx는 해당 블록의 MTS 인덱스를 나타내며, trTypeHor는 수평 방향 변환의 타입, trTypeVer는 수직 방향 변환의 타입을 나타낸다. 예를 들어, 수평 또는 수직 변환 인덱스가 0은 DCT-2, 1은 DST-7(또는 DCT-8), 2는 DCT-8(또는 DST-7)을 나타낼 수 있다. 실시예에 따라, DST 또는 DCT 뿐만 아니라, 다양한 타입의 변환 커널이 각 변환 타입 인덱스에 대응되도록 설정될 수 있다.
변수 nonZeroW 및 nonZeroH는 아래의 수학식 64와 같이 도출될 수 있다.
수학식 64에서 Min(A, B)는 A와 B 중에서 더 작은 값을 출력하는 함수이다.
레지듀얼 샘플들의 어레이 (nTbW)x(nTbH)은 아래와 같이 도출될 수 있다.
1. 스케일된 (nonZeroW)x(nonZeroH) 어레이 변환 계수 블록 d[ x ][ y ]의 (여기서 x = 0..nonZeroW - 1, y = 0..nonZeroH - 1) 각 열에 대하여 (각 열은 x = nonZeroW - 1로 구분된다) 하기의 일차원 변환 프로세스를 호출하여 (총 nonZeroW번 호출), (nonZeroW)x(nTbH) 어레이 블록 e[ x ][ y ]를 (여기서 x = 0..nonZeroW - 1, y = 0..nonZeroH - 1) 출력으로 얻게 된다. x 번째 열에 대한 해당 일차원 변환 프로세스를 호출할 때 변환 길이인 nTbH, 스케일된 변환 계수 벡터 길이 nonZeroH, 스케일된 변환 계수 벡터 d[ x ][ y ] (여기서, x 값은 x번째 열을 의미, y = 0..nonZeroH - 1), 변환 타입을 나타내는 tyTypeVer를 (tyType이라는 파라미터에 전달) 입력 인자들로서 전달하게 되며, 벡터 (리스트) e[ x ][ y ]를 (여기서, x 값은 x번째 열을 의미, y = 0..nTbH - 1) 해당 일차원 변환 프로세스의 출력으로 얻게 된다. (Each (vertical) column of scaled transform coefficients d[ x ][ y ] with x = 0..nonZeroW - 1, y = 0..nonZeroH - 1 is transformed to e[ x ][ y ] with x = 0..nonZeroW - 1, y = 0..nTbH - 1 by invoking the following one-dimensional transformation process for each column x = 0..nonZeroW - 1 with the height of the transform block nTbH, the non-zero height of the scaled transform coefficients nonZeroH, the list d[ x ][ y ] with y = 0..nonZeroH - 1 and the transform type variable trType set equal to trTypeVer as inputs, and the output is the list e[ x ][ y ] with y = 0..nTbH - 1).
만약 nTbH가 16 또는 32와 동일하고 tyTypeVer가 1 또는 2와 동일하면, 이하 '변환된 샘플들의 샘플 사이즈가 16 또는 32이고 변환 커널 타입이 1 또는 2인 경우에 대한 변환 프로세스(transformation process for the case that the sample size of transformed samples is 16 or 32 and the transform kernel type is 1 or 2)'에 따른 1차원 변환 프로세스가 수행된다.
그렇지 않으면(nTbH가 16 또는 32와 동일하지 않거나 tyTypeVer가 1 또는 2와 동일하지 않으면), 이하 '변환된 샘플들의 샘플 사이즈가 16 또는 32이고 변환 커널 타입이 1 또는 2인 경우를 제외한 경우에 대한 변환 프로세스(transformation process except for the case that the sample size of transformed samples is 16 or 32 and the transform kernel type is 1 or 2)'에 따른 1차원 변환 프로세스가 수행된다.
2. x = 0..nonZeroW - 1, y = 0..nTbH - 1에 대한 중간 샘플 값들(intermediate sample values) g[ x ][ y ]은 아래의 수학식 65에 의하여 유도된다.
수학식 65에서, Clip3(Min, Max, A)는 A가 Min과 Max 사이의 값을 갖도록 제한하는 함수이며, "X >> Y"는 X에 대한 Y 만큼의 우측 시프트 연산(X*2
Y)을 나타낸다.
3. 수학식 65에 의해 도출된 (nonZeroW)x(nTbH) 어레이 블록 g[ x ][ y ]의 (여기서 x = 0..nonZeroW - 1, y = 0..nTbH - 1) 각 행에 대해 (각 행은 y = 0..nTbH - 1로 구분된다) 하기의 일차원 변환 프로세스를 호출하여 (총 nTbH번 호출), (nTbW)x(nTbH) 어레이 블록 r[ x ][ y ]를 (여기서 x = 0..nonZeroW - 1, y = 0..nTbH - 1) 출력으로 얻게 된다. y 번째 행에 대한 해당 일차원 변환 프로세스를 호출할 때 변환 길이 nTbW, 입력 벡터 길이 nonZeroW, 입력 벡터 g[ x ][ y ] (여기서, y는 y 번째 행을 의미, x = 0..nonZeroW - 1), 변환 타입을 나타내는 trTypeHor를 (tyType이라는 파라미터에 전달) 입력 인자로서 전달하게 되며, 벡터 (리스트) r[ x ][ y ]를 (여기서, y 값은 y 번째 행을 의미, x = 0..nTbW - 1) 해당 일차원 변환 프로세스의 출력으로 얻게 된다. (Each (horizontal) row of the resulting array g[ x ][ y ] with x = 0..nonZeroW - 1, y = 0..nTbH - 1 is transformed to r[ x ][ y ] with x = 0..nTbW - 1, y = 0..nTbH - 1 by invoking the following one-dimensional transformation process for each row y = 0..nTbH - 1 with the width of the transform block nTbW, the non-zero width of the resulting array g[ x ][ y ] nonZeroW, the list g[ x ][ y ] with x = 0..nonZeroW - 1 and the transform type variable trType set equal to trTypeHor as inputs, and the output is the list r[ x ][ y ] with x = 0..nTbW - 1.)
만약 nTbW가 16 또는 32와 동일하고 tyTypeHor가 1 또는 2와 동일하면, 이하 '변환된 샘플들의 샘플 사이즈가 16 또는 32이고 변환 커널 타입이 1 또는 2인 경우에 대한 변환 프로세스(transformation process for the case that the sample size of transformed samples is 16 or 32 and the transform kernel type is 1 or 2)'에 따른 1차원 변환 프로세스가 수행된다.
그렇지 않으면(nTbW가 16 또는 32와 동일하지 않거나 tyTypeHor가 1 또는 2와 동일하지 않으면), 이하 '변환된 샘플들의 샘플 사이즈가 16 또는 32이고 변환 커널 타입이 1 또는 2인 경우를 제외한 경우에 대한 변환 프로세스(transformation process except for the case that the sample size of transformed samples is 16 or 32 and the transform kernel type is 1 or 2)'에 따른 1차원 변환 프로세스가 수행된다.
변환된 샘플들의 샘플 사이즈가 16 또는 32이고 변환 커널 타입이 1 또는 2인 경우를 제외한 경우에 대한 변환 프로세스 (Transformation process except for the case that the sample size of transformed samples is 16 or 32 and the transform kernel type is 1 or 2)
본 프로세스의 입력은 다음과 같다.
- 변환된 샘플들의 수평 샘플 사이즈를 나타내는 변수 nTbs,
- 0이 아닌 스케일된 변환 계수들의 수평 샘플 사이즈를 나타내는 변수 nonZeroS,
- j = 0..nonZeroS - 1에 대한 스케일된 변환 계수들의 리스트 x[j],
- 변환 커널 타입 변수 trType
본 프로세스의 출력은 변환된 샘플들의 리스트 y[i] ( i = 0..nTbS - 1)이다.
하기에서 설명되는 '변환 행렬 유도 프로세스(transformation matrix derivation process)'가 호출되어 출력 값으로 transMatrix 행렬을 얻게 된다 해당 프로세스를 호출할 때에는, 변환 사이즈인 nTbS와 변환 커널 타입인 trType을 입력 인자로 전달하게 된다.
tyType에 기반하여, 아래의 프로세스가 적용된다. 변환된 샘플들의 리스트 y[ i ] ( i = 0..nTbS - 1)가 아래와 같이 유도된다.
- 만역 trType이 0이면, 아래의 수학식 66과 같은 변환 행렬 곱셈이 적용된다.
- 그렇지 않으면(trType이 1 또는 2이면), 아래의 수학식 67과 같은 변환 행렬 곱셈이 적용된다.
변환된 샘플들의 샘플 사이즈가 16 또는 32이고 변환 커널 타입이 1 또는 2인 경우에 대한 변환 프로세스 (Transformation process for the case that the sample size of transformed samples is 16 or 32 and the transform kernel type is 1 or 2)
본 프로세스의 입력은 아래와 같다.
- 변환된 샘플들의 수평 샘플 사이즈를 나타내는 변수 nTbs,
- 0이 아닌 스케일된 변환 계수들의 수평 샘플 사이즈를 나타내는 변수 nonZeroS,
- j = 0..nonZeroS - 1에 대한 스케일된 변환 계수들의 리스트 x[j],
- 변환 커널 타입 변수 trType
본 프로세스의 출력은 변환된 샘플들의 리스트 y[i] ( i = 0..nTbS - 1)이다.
스케일된 변환 계수의 치환을 위한 인덱스와 관련된 변수 sclTrCoeffPermIdx[ j ] (j = 0..nTbS - 1) 및 스케일된 변환 계수의 부호와 관련된 변수 sclTrCoeffPermSgn[ j ] (j = 0..nTbS - 1)가 아래와 같이 유도된다.
- 만약 nTbS가 16이면, 변수 sclTrCoeffPermIdx[ j ] (j = 0..nTbS - 1) 및 변수 sclTrCoeffPermSgn[ j ] (j = 0..nTbS - 1)는 아래의 표 30과 같이 정의된다.
- 만약 nTbS가 32이면, 변수 sclTrCoeffPermIdx[ j ] (j = 0..nTbS - 1) 및 변수 sclTrCoeffPermSgn[ j ] (j = 0..nTbS - 1)는 아래의 표 31과 같이 정의된다.
변수 u[ j ] (j = 0..nTbS - 1)는 아래와 같은 프로세스에 의해 유도될 수 있다.
- 만약 trType이 1이면, 아래의 프로세스가 적용된다:
- u[ j ] = ( sclTrCoeffPermSgn[ j ] > 0 ) ? x[ sclTrCoeffPermIdx[ j ] ] : -x[ sclTrCoeffPermIdx[ j ] ] with j = 0..nonZeroS - 1.
- When nTbS > nonZeroS, u[ j ] with j=nonZeroS..nTbS - 1 is equal to 0.
여기서, 함수 (x ? A : B)는 x 조건이 만족되면 A, x 조건이 만족되지 않으면 B를 출력하는 함수이다.
- 그렇지 않으면 (trType이 2이면), 아래의 프로세스가 적용된다.
- u[ j ] = ( ( ( 1 - ( j % 2 ) << 1 ) * sclTrCoeffPermSgn[ j ] ) > 0 ) ? x[ sclTrCoeffPermIdx[ j ] ] : -x[ sclTrCoeffPermIdx[ j ] ] with j = 0..nonZeroS - 1.
- When nTbS > nonZeroS, u[ j ] with j=nonZeroS..nTbS - 1 is equal to 0.
변수 z[ i ] (i = 0..nTbS - 1)는 아래의 프로세스에 의해 유도될 수 있다.
- 만약 nTbS가 16이면 아래의 단계들이 적용된다:
1. 변수 v[ j ] (j = 0..15)는 아래와 같이 유도된다:
- 변수 v[ 11 ]은 아래의 수학식 68과 같이 유도된다.
- 변환 행렬 transMatrix3x3은 아래의 표 32와 같이 유도된다.
- i = 0 .. 4에 대하여, 아래의 단계들이 적용된다:
- 변수 inMatrix3x3[ k ] (k = 0..2)는 u[ ( 3 * i ) + k + 1 ]와 같다.
- 변수 outMatrix3x3[ k ] (k = 0..2)는 아래의 수학식 69와 같다.
2. 변환 행렬들 transMatrix5x5 및 transMatrix6x6는 아래의 표 33 및 표 34와 같이 유도된다.
3. 변수 z [ i ] (i = 0..15)는 아래와 같이 유도된다:
- i = 0..4에 대한 변수 z [ i ]는 아래의 수학식 70과 같이 유도된다:
- j = 0..4에 대한 변수 outMatrix5x5[ j ] 및 k = 0..5에 대한 변수 outMatrix6x6[ k ]는 아래의 수학식 71 및 수학식 72와 같이 유도된다:
- i = 5..15에 대한 변수 z[ i ]는 아래의 수학식 73과 같이 유도된다:
- 그렇지 않으면(nTbS가 32이면), 아래의 단계들이 적용된다:
1. j = 0..31에 대한 변수 v[ j ]는 아래의 프로세스에 의해 유도된다:
- 변수 v[ 12 ] 및 v[ 25 ]는 아래의 수학식 74와 같이 유도된다.
- i = 0..4에 대하여, 아래의 단계들이 적용된다:
1. k = 0..4에 대한 변수 inMatrix5x5[ k ]는 u[ ( 5 * i ) + k ]이다.
2. k = 0..4에 대한 변수 outMatrix3x3[ k ]는 아래의 수학식 75에 의해 유도된다:
3. j = i, ( i + 6 ), ( i + 13 ), ( i + 19 ), ( i + 26 )에 대한 변수 v[ j ]는 아래의 수학식 76에 의해 유도된다:
2. 변환 행렬들 transMatrix 6x6 및 transMatrix 7x7은 아래의 표 36 및 표 37과 같이 유도된다:
3. i = 0..31에 대한 변수 z[ i ]는 아래와 같이 유도된다:
- i = 0..5에 대한 변수 z[ i ]는 수학식 77과 같이 유도된다:
- l = 0,1에 대하여, 아래의 단계들이 적용된다:
1. j = 0..5에 대한 변수 outMatrix6x6[ j ] 및 k = 0..6에 대한 변수 outMatrix7x7[ k ]는 아래의 수학식 78 및 79와 같이 유도된다:
2. i = ( 6 + ( 13 * l ) )..( 18 + ( 13 * l ) )에 대한 변수 z[ i ]는 아래의 수학식 80과 같이 유도된다:
j = 0..nTbS - 1에 대한 변수 trafoSamplePermIdx[ j ] 및 j = 0..nTbS - 1에 대한 변수 trafoSamplePermSgn[ j ]는 아래와 같이 유도된다:
- 만약 nTbS가 16이면, j = 0..nTbS - 1에 대한 변수 trafoSamplePermIdx[ j ] 및 j = 0..nTbS - 1에 대한 변수 trafoSamplePermSgn[ j ]는 아래의 표 38과 같이 정의된다.
- 만약 nTbS가 32이면, j = 0..nTbS - 1에 대한 변수 trafoSamplePermIdx[ j ] 및 j = 0..nTbS - 1에 대한 변수 trafoSamplePermSgn[ j ]는 아래의 표 39와 같이 정의된다.
변환된 샘플들의 리스트 y[ i ] (i = 0..nTbS - 1)는 아래와 같이 유도된다:
- trType이 1이면, 아래의 수학식 81이 적용된다:
- 그렇지 않으면(trType이 2이면), 아래의 수학식 82가 적용된다:
변환 행렬 유도 프로세스 (Transformation matrix derivation process)
본 프로세스의 입력은 아래와 같다:
- 스케일된 변환 계수들의 수평 샘플 사이즈를 나타내는 변수 nTbS,
- 변환 커널 타입 trType.
본 프로세스의 출력은 변환 행렬 transMatrix이다.
변환 행렬 transMatrix는 trType 및 nTbs에 기반하여 아래와 같이 유도된다:
- 만약 trType이 0이면, 아래의 표 40, 표 41, 및 수학식 83, 수학식 84가 적용된다.
표 40에서, m = 0..15, n = 0..63에 대하여 transMatrix[ m ][ n ] = transMatrixCol0to15[ m ][ n ]이며, 표 41에서 transMatrix[ m ][ n ] = transMatrixCol16to31[ m - 16 ][ n ] with m = 16..31, n = 0..63이다. 표 40은 transMatrixCol0to15[ m ][ n ]을 나타내며, 표 41은 transMatrixCol16to31[ m - 16 ][ n ]를 나타낸다.
- 그렇지 않으면, 만약 trType이 1이고 nTbS가 4이면, 아래의 표 42가 적용된다:
- 그렇지 않으면, 만약 trType이 1이고 nTbS가 8이면, 아래의 표 43이 적용된다:
- 그렇지 않으면, 만약 trType이 2이고 nTbs가 4이면, 아래의 표 44가 적용된다:
- 그렇지 않으면, 만약 trType이 2이고 nTbs가 8이면, 아래의 표 45가 적용된다:
본 명세서의 실시예가 적용되는 디코딩 장치(200) 및 인코딩 장치(100)는 디지털 기기(digital device)에 포함될 수 있다. "디지털 기기(digital device)"라 함은 예를 들어, 데이터, 컨텐트, 서비스 등을 송신, 수신, 처리 및 출력 중 적어도 하나를 수행 가능한 모든 디지털 기기를 포함한다. 여기서, 디지털 기기가 데이터, 컨텐트, 서비스 등을 처리하는 것은, 데이터, 컨텐트, 서비스 등을 인코딩 및/또는 디코딩하는 동작을 포함한다. 이러한 디지털 기기는, 유/무선 네트워크(wire/wireless network)를 통하여 다른 디지털 기기, 외부 서버(external server) 등과 페어링 또는 연결(pairing or connecting)(이하 '페어링')되어 데이터를 송수신하며, 필요에 따라 변환(converting)한다.
디지털 기기는 예를 들어, 네트워크 TV(network TV), HBBTV(hybrid broadcast Broadband TV), 스마트 TV(smart TV), IPTV(internet protocol television), PC(personal computer) 등과 같은 고정형 기기(standing device)와, PDA(personal digital assistant), 스마트 폰(smart phone), 태블릿 PC(tablet PC), 노트북 등과 같은 모바일 기기(mobile device or handheld device)를 모두 포함한다.
한편, 본 명세서에서 기술되는 "유/무선 네트워크"라 함은, 디지털 기기들 또는 디지털 기기와 외부 서버 사이에서 상호 연결 또는/및 데이터 송수신을 위해 다양한 통신 규격 내지 프로토콜을 지원하는 통신 네트워크를 통칭한다. 이러한 유/무선 네트워크는 규격에 의해 현재 또는 향후 지원될 통신 네트워크와 그를 위한 통신 프로토콜을 모두 포함할 수 있는바 예컨대, USB(Universal Serial Bus), CVBS(Composite Video Banking Sync), 컴포넌트, S-비디오(아날로그), DVI(digital visual interface), HDMI(high definition multimedia interface), RGB, D-SUB와 같은 유선 연결을 위한 통신 규격 내지 프로토콜과, 블루투스(bluetooth), RFID(radio frequency identification), 적외선 통신(IrDA, infrared data association), UWB(ultra Wwideband), 지그비(ZigBee), DLNA(digital living network alliance), WLAN(wireless LAN)(Wi-Fi), Wibro(wireless broadband), Wimax(world interoperability for microwave access), HSDPA(high speed downlink packet access), LTE(long term evolution), Wi-Fi 다이렉트(direct)와 같은 무선 연결을 위한 통신 규격에 의하여 형성될 수 있다.
이하 본 명세서에서 단지 디지털 기기로 명명하는 경우에는 문맥에 따라 고정형 기기 또는 모바일 기기를 의미하거나 양자를 모두 포함하는 의미일 수도 있다.
한편, 디지털 기기는 예컨대, 방송 수신 기능, 컴퓨터 기능 내지 지원, 적어도 하나의 외부 입력(external input)을 지원하는 지능형 기기로서, 상술한 유/무선 네트워크를 통해 이메일(e-mail), 웹 브라우징(web browsing), 뱅킹(banking), 게임(game), 애플리케이션(application) 등을 지원할 수 있다. 더불어, 디지털 기기는, 수기 방식의 입력 장치, 터치 스크린(touch screen), 공간 리모콘과 같이 적어도 하나의 입력 또는 제어 수단(이하 입력수단)을 지원하기 위한 인터페이스(interface)를 구비할 수 있다. 디지털 기기는, 표준화된 범용 OS(operating system)를 이용할 수 있다. 예를 들어, 디지털 기기는 범용의 OS 커널(kernel) 상에 다양한 애플리케이션(application)을 추가(adding), 삭제(deleting), 수정(amending), 업데이트(updating) 등을 할 수 있으며, 그를 통해 더욱 사용자 친화적인(user-friendly) 환경을 구성하여 제공할 수 있다.
이상에서 설명된 실시예들은 본 명세서의 구성요소들과 특징들이 소정 형태로 결합된 것들이다. 각 구성요소 또는 특징은 별도의 명시적 언급이 없는 한 선택적인 것으로 고려되어야 한다. 각 구성요소 또는 특징은 다른 구성요소나 특징과 결합되지 않은 형태로 실시될 수 있다. 또한, 일부 구성요소들 및/또는 특징들을 결합하여 본 명세서의 실시예를 구성하는 것도 가능하다. 본 명세서의 실시예들에서 설명되는 동작들의 순서는 변경될 수 있다. 어느 실시예의 일부 구성이나 특징은 다른 실시예에 포함될 수 있고, 또는 다른 실시예의 대응하는 구성 또는 특징과 교체될 수 있다. 특허청구범위에서 명시적인 인용 관계가 있지 않은 청구항들을 결합하여 실시예를 구성하거나 출원 후의 보정에 의해 새로운 청구항으로 포함시킬 수 있음은 자명하다.
펌웨어나 소프트웨어에 의한 구현의 경우, 본 명세서의 일 실시예는 이상에서 설명된 기능 또는 동작들을 수행하는 모듈, 절차, 함수 등의 형태로 구현될 수 있다. 소프트웨어 코드는 메모리에 저장되어 프로세서에 의해 구동될 수 있다. 상기 메모리는 상기 프로세서 내부 또는 외부에 위치하여, 이미 공지된 다양한 수단에 의해 상기 프로세서와 데이터를 주고받을 수 있다.
본 명세서는 본 명세서의 필수적 특징을 벗어나지 않는 범위에서 다른 특정한 형태로 구체화될 수 있음은 당업자에게 자명하다. 따라서, 상술한 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니 되고 예시적인 것으로 고려되어야 한다. 본 명세서의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 명세서의 등가적 범위 내에서의 모든 변경은 본 명세서의 범위에 포함된다.
이상, 전술한 본 명세서의 바람직한 실시예는, 예시의 목적을 위해 개시된 것으로, 당업자라면 이하 첨부된 특허청구범위에 개시된 본 명세서의 기술적 사상과 그 기술적 범위 내에서, 다양한 다른 실시예들을 개량, 변경, 대체 또는 부가 등이 가능할 것이다.
Claims (15)
- 저복잡도를 갖는 변환을 사용하여 비디오 신호를 처리하기 위한 방법으로서,상기 비디오 신호의 현재 블록의 변환을 위한 하나 또는 그 이상의 변환 커널들의 조합들로 구성된 복수개의 변환 조합들 중 어느 하나와 관련된 변환 인덱스를 획득하는 단계;상기 변환 인덱스와 관련된 수평 변환 및 수직 변환을 포함하는 변환 조합을 유도하는 단계; 및상기 현재 블록에 대하여 상기 변환 조합의 수평 변환 및 수직 변환을 각각 적용하는 단계를 포함하고,상기 변환 커널들은, DST-7(Discrete Sine Transform Type-7) 또는 DCT-8(Discrete Cosine Transform Type-8)을 포함하고,상기 DST-7 또는 DCT-8은, 변환 계수의 비트 길이와 관련된 2의 거듭제곱 형태의 스케일 값이 적용된 DFT(Discrete Fourier Transform)에 기반하여 설계되는 것을 특징으로 하는 방법.
- 제1항에 있어서,상기 현재 블록에 대하여 상기 변환 조합의 수평 변환 및 수직 변환을 각각 적용하는 단계는,행 또는 열 방향에 따라 배열된 상기 현재 블록의 계수들을 포함하는 입력 벡터의 제1 치환(permutation)을 통해 생성되는 전처리된 벡터를 생성하는 단계;상기 전처리된 벡터의 일부 계수들에 대해 적용되는 제1 스테이지 DFT를 상기 전처리된 벡터에 대해 복수 회만큼 적용하는 단계;상기 제1 스테이지 DFT가 적용된 중간 벡터의 일부 계수들에 대해 제2 스테이지 DFT를 상기 제1 스테이지 DFT가 적용된 중간 벡터에 대해 복수 회만큼 적용하는 단계; 및상기 제2 스테이지 DFT가 적용된 벡터에 대한 제2 치환을 통해 후처리된 벡터를 생성하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제2항에 있어서,상기 제1 스테이지 DFT 또는 상기 제2 스테이지 DFT는,제1 길이를 갖는 제1 입력 데이터로부터 상기 제1 길이를 갖는 제1 출력 데이터를 출력하는 제1 타입 DFT 및 상기 제1 길이와 상이한 제2 길이를 갖는 제2 입력 데이터로부터 상기 제2 길이를 갖는 제2 출력 데이터를 출력하는 제2 타입 DFT를 포함하는 것을 특징으로 하는 방법.
- 제1항에 있어서,상기 스케일 값이 적용된 DFT의 계수는,상기 스케일 값에 기반한 시프트(shift) 연산에 의해 근사화되는 것을 특징으로 하는 방법.
- 제1항에 있어서,상기 현재 블록의 폭 또는 너비가 N이면 상기 DST-7 또는 DCT-8은 2N+1 포인트 DFT에 기반하여 도출되는 것을 특징으로 하는 방법.
- 제5항에 있어서,상기 현재 블록의 폭 또는 너비가 16이면 상기 DST-7 또는 DCT-8은 33-포인트 DFT에 기반하여 도출되고,상기 33-포인트 DFT는,제1 스테이지 DFT로서 3-포인트 2차원 DFT 및 제2 스테이지 DFT로서 11-포인트 2차원 DFT를 포함하는 것을 특징으로 하는 방법.
- 제5항에 있어서,상기 현재 블록의 사이즈가 32x32이면 상기 DST-7 또는 DCT-8은 65-포인트 DFT에 기반하여 도출되고,상기 65-포인트 DFT는,제1 스테이지 DFT로서 5-포인트 2차원 DFT 및 제2 스테이지 DFT로서 13-포인트 2차원 DFT를 포함하는 것을 특징으로 하는 방법.
- 저복잡도를 갖는 변환을 사용하여 비디오 신호를 처리하기 위한 장치로서,상기 비디오 신호를 저장하는 메모리; 및상기 메모리와 결합된 프로세서를 포함하고,상기 프로세서는,상기 비디오 신호의 현재 블록의 변환을 위한 하나 또는 그 이상의 변환 커널들의 조합들로 구성된 복수개의 변환 조합들 중 어느 하나와 관련된 변환 인덱스를 획득하고,상기 변환 인덱스와 관련된 수평 변환 및 수직 변환을 포함하는 변환 조합을 유도하고,상기 현재 블록에 대하여 상기 변환 조합의 수평 변환 및 수직 변환을 각각 적용하도록 설정되고,상기 변환 커널들은, DST-7(Discrete Sine Transform Type-7) 또는 DCT-8(Discrete Cosine Transform Type-8)을 포함하고,상기 DST-7 또는 DCT-8은, 변환 계수의 비트 길이와 관련된 2의 거듭제곱 형태의 스케일 값이 적용된 DFT(Discrete Fourier Transform)에 기반하여 설계되는 것을 특징으로 하는 장치.
- 제8항에 있어서,상기 프로세서는,행 또는 열 방향에 따라 배열된 상기 현재 블록의 계수들을 포함하는 입력 벡터의 제1 치환(permutation)을 통해 생성되는 전처리된 벡터를 생성하고,상기 전처리된 벡터의 일부 계수들에 대해 적용되는 제1 스테이지 DFT를 상기 전처리된 벡터에 대해 복수 회만큼 적용하고,상기 제1 스테이지 DFT가 적용된 중간 벡터의 일부 계수들에 대해 제2 스테이지 DFT를 상기 제1 스테이지 DFT가 적용된 중간 벡터에 대해 복수 회만큼 적용하고,상기 제2 스테이지 DFT가 적용된 변환 벡터에 대한 제2 치환을 통해 후처리된 벡터를 생성하도록 설정되는 것을 특징으로 하는 장치.
- 제9항에 있어서,상기 제1 스테이지 DFT 또는 상기 제2 스테이지 DFT는,제1 길이를 갖는 제1 입력 데이터로부터 상기 제1 길이를 갖는 제1 출력 데이터를 출력하는 제1 타입 DFT 및 상기 제1 길이와 상이한 제2 길이를 갖는 제2 입력 데이터로부터 상기 제2 길이를 갖는 제2 출력 데이터를 출력하는 제2 타입 DFT를 포함하는 것을 특징으로 하는 장치.
- 제8항에 있어서,상기 스케일 값이 적용된 DFT의 계수는,상기 스케일 값에 기반한 시프트(shift) 연산에 의해 근사화되는 것을 특징으로 하는 장치.
- 제8항에 있어서,상기 현재 블록의 폭 또는 너비가 N이면 상기 DST-7 또는 DCT-8은 2N+1 포인트 DFT에 기반하여 도출되는 것을 특징으로 하는 장치.
- 제12항에 있어서,상기 현재 블록의 폭 또는 너비가 16이면 상기 DST-7 또는 DCT-8은 33-포인트 DFT에 기반하여 도출되고,상기 33-포인트 DFT는,제1 스테이지 DFT로서 3-포인트 2차원 DFT 및 제2 스테이지 DFT로서 11-포인트 2차원 DFT를 포함하는 것을 특징으로 하는 장치.
- 제12항에 있어서,상기 현재 블록의 폭 또는 너비가 32이면 상기 DST-7 또는 DCT-8은 65-포인트 DFT에 기반하여 도출되고,상기 65-포인트 DFT는,제1 스테이지 DFT로서 5-포인트 2차원 DFT 및 제2 스테이지 DFT로서 13-포인트 2차원 DFT를 포함하는 것을 특징으로 하는 장치.
- 컴퓨팅 디바이스의 하나 이상의 프로세서에서 실행하도록 구성된 컴퓨터 실행 가능한 컴포넌트가 저장된 비 일시적(non-transitory) 컴퓨터 판독 가능한 매체(computer-executable component)로서, 상기 컴퓨터 실행 가능한 컴포넌트는,상기 비디오 신호의 현재 블록의 변환을 위한 하나 또는 그 이상의 변환 커널들의 조합들로 구성된 복수개의 변환 조합들 중 어느 하나와 관련된 변환 인덱스를 획득하고,상기 변환 인덱스와 관련된 수평 변환 및 수직 변환을 포함하는 변환 조합을 유도하고,상기 현재 블록에 대하여 상기 변환 조합의 수평 변환 및 수직 변환을 각각 적용하도록 설정되고,상기 변환 커널들은, DST-7(Discrete Sine Transform Type-7) 또는 DCT-8(Discrete Cosine Transform Type-8)을 포함하고,상기 DST-7 또는 DCT-8은, 변환 계수의 비트 길이와 관련된 2의 거듭제곱 형태의 스케일 값이 적용된 DFT(Discrete Fourier Transform)에 기반하여 설계되는 것을 특징으로 비 일시적 컴퓨터 판독 가능한 매체.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/311,525 US11665368B2 (en) | 2018-12-06 | 2019-12-06 | Method and device for processing video signal by using transform having low complexify |
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862775919P | 2018-12-06 | 2018-12-06 | |
| US62/775,919 | 2018-12-06 | ||
| US201962787355P | 2019-01-01 | 2019-01-01 | |
| US62/787,355 | 2019-01-01 | ||
| US201962788963P | 2019-01-07 | 2019-01-07 | |
| US62/788,963 | 2019-01-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2020117011A1 true WO2020117011A1 (ko) | 2020-06-11 |
Family
ID=70973884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/KR2019/017232 WO2020117011A1 (ko) | 2018-12-06 | 2019-12-06 | 저복잡도를 갖는 변환을 사용하여 비디오 신호를 처리하기 위한 방법 및 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11665368B2 (ko) |
| WO (1) | WO2020117011A1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100839310B1 (ko) * | 2001-09-18 | 2008-06-19 | 마이크로소프트 코포레이션 | 비디오 또는 이미지 정보를 코딩하는 방법, 및 비디오 또는 이미지 정보를 제공하기 위한 시스템 |
| KR20130098360A (ko) * | 2010-09-08 | 2013-09-04 | 삼성전자주식회사 | 내부 예측을 위한 적응적 이산 코사인 변환 및 이산 사인 변환을 이용한 낮은 복잡도의 변환 코딩 |
| US20150145874A1 (en) * | 2013-11-22 | 2015-05-28 | Google Inc. | Implementation design for hybrid transform coding scheme |
| KR20180025284A (ko) * | 2016-08-31 | 2018-03-08 | 주식회사 케이티 | 비디오 신호 처리 방법 및 장치 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8560670B2 (en) * | 2008-01-31 | 2013-10-15 | Centurylink Intellectual Property Llc | System and method for characterizing communication network capacity in a geographic area |
| US20120307893A1 (en) * | 2011-06-02 | 2012-12-06 | Qualcomm Incorporated | Fast computing of discrete cosine and sine transforms of types vi and vii |
| CN114449270B (zh) * | 2017-07-04 | 2023-09-26 | 三星电子株式会社 | 使用多核变换的视频解码/编码方法和设备 |
| US11647214B2 (en) * | 2018-03-30 | 2023-05-09 | Qualcomm Incorporated | Multiple transforms adjustment stages for video coding |
| US10536720B2 (en) * | 2018-05-07 | 2020-01-14 | Tencent America LLC | Method, apparatus and medium for decoding or encoding |
| US11218694B2 (en) * | 2018-09-24 | 2022-01-04 | Qualcomm Incorporated | Adaptive multiple transform coding |
| US10893286B2 (en) * | 2018-10-09 | 2021-01-12 | Tencent America LLC | Methods and apparatus for low-complexity MTS |
-
2019
- 2019-12-06 WO PCT/KR2019/017232 patent/WO2020117011A1/ko active Application Filing
- 2019-12-06 US US17/311,525 patent/US11665368B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100839310B1 (ko) * | 2001-09-18 | 2008-06-19 | 마이크로소프트 코포레이션 | 비디오 또는 이미지 정보를 코딩하는 방법, 및 비디오 또는 이미지 정보를 제공하기 위한 시스템 |
| KR20130098360A (ko) * | 2010-09-08 | 2013-09-04 | 삼성전자주식회사 | 내부 예측을 위한 적응적 이산 코사인 변환 및 이산 사인 변환을 이용한 낮은 복잡도의 변환 코딩 |
| US20150145874A1 (en) * | 2013-11-22 | 2015-05-28 | Google Inc. | Implementation design for hybrid transform coding scheme |
| KR20180025284A (ko) * | 2016-08-31 | 2018-03-08 | 주식회사 케이티 | 비디오 신호 처리 방법 및 장치 |
Non-Patent Citations (1)
| Title |
|---|
| KOO, MOONMO ET AL.: "D escription of SDR video coding technology proposal by LG Electronics. JVET-J0017-v1", JOINT VIDEO EXPERTS TEAM (JVET) OF ITU-T SG 16 WP 3 AND ISO/IEC JTC 1/SC 29/WG 11. 10TH MEETING, 10 April 2018 (2018-04-10), San Diego , CA, pages 1 - 66 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220030277A1 (en) | 2022-01-27 |
| US11665368B2 (en) | 2023-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2020060364A1 (ko) | 비디오 신호의 부호화/복호화 방법 및 이를 위한 장치 | |
| WO2020050665A1 (ko) | 비디오 신호의 부호화/복호화 방법 및 이를 위한 장치 | |
| WO2020046086A1 (ko) | 영상 신호를 처리하기 위한 방법 및 장치 | |
| WO2020162732A1 (ko) | 비디오 신호를 처리하기 위한 방법 및 장치 | |
| WO2020013514A1 (ko) | 비디오 신호를 처리하기 위한 방법 및 장치 | |
| WO2020149608A1 (ko) | 영상 코딩 시스템에서 레지듀얼 정보를 사용하는 영상 디코딩 방법 및 그 장치 | |
| WO2020141911A1 (ko) | 화면간 예측을 사용하여 비디오 신호를 처리하기 위한 방법 및 장치 | |
| WO2020159316A1 (ko) | 이차 변환에 기반한 영상 코딩 방법 및 그 장치 | |
| WO2020050651A1 (ko) | 다중 변환 선택에 기반한 영상 코딩 방법 및 그 장치 | |
| WO2020166977A1 (ko) | 비디오 신호를 처리하기 위한 방법 및 장치 | |
| WO2020162690A1 (ko) | 축소된 변환을 사용하여 비디오 신호를 처리하기 위한 방법 및 장치 | |
| WO2021066598A1 (ko) | 변환에 기반한 영상 코딩 방법 및 그 장치 | |
| WO2020050668A1 (ko) | 영상 신호를 처리하기 위한 방법 및 장치 | |
| WO2020071736A1 (ko) | 비디오 신호의 부호화/복호화 방법 및 이를 위한 장치 | |
| WO2020105925A1 (ko) | 영상 코딩 시스템에서 cclm 예측 기반 영상 디코딩 방법 및 그 장치 | |
| WO2021006558A1 (ko) | 크로마 양자화 파라미터 데이터를 코딩하는 영상 디코딩 방법 및 그 장치 | |
| WO2020145792A1 (ko) | 영상 코딩 시스템에서 cclm 예측을 사용하는 영상 디코딩 방법 및 그 장치 | |
| WO2021040410A1 (ko) | 레지듀얼 코딩에 대한 영상 디코딩 방법 및 그 장치 | |
| WO2020032632A1 (ko) | 영상의 부호화/복호화 방법 및 이를 위한 장치 | |
| WO2021167421A1 (ko) | 변환에 기반한 영상 코딩 방법 및 그 장치 | |
| WO2020145720A1 (ko) | 이차 변환에 기반한 영상 코딩 방법 및 그 장치 | |
| WO2021006559A1 (ko) | 크로마 성분에 대한 영상 디코딩 방법 및 그 장치 | |
| WO2021025530A1 (ko) | 변환에 기반한 영상 코딩 방법 및 그 장치 | |
| WO2020141892A1 (ko) | 이차 변환에 기반한 영상 코딩 방법 및 그 장치 | |
| WO2020145795A1 (ko) | 영상 코딩 시스템에서 레지듀얼 정보를 사용하는 영상 디코딩 방법 및 그 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 19891751 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 19891751 Country of ref document: EP Kind code of ref document: A1 |