WO2020032632A1 - 영상의 부호화/복호화 방법 및 이를 위한 장치 - Google Patents

영상의 부호화/복호화 방법 및 이를 위한 장치 Download PDF

Info

Publication number
WO2020032632A1
WO2020032632A1 PCT/KR2019/009990 KR2019009990W WO2020032632A1 WO 2020032632 A1 WO2020032632 A1 WO 2020032632A1 KR 2019009990 W KR2019009990 W KR 2019009990W WO 2020032632 A1 WO2020032632 A1 WO 2020032632A1
Authority
WO
WIPO (PCT)
Prior art keywords
transform
mts
type
syntax element
horizontal
Prior art date
Application number
PCT/KR2019/009990
Other languages
English (en)
French (fr)
Inventor
구문모
살레후메디
김승환
임재현
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to CN202311026212.2A priority Critical patent/CN116866579A/zh
Priority to KR1020237008274A priority patent/KR20230037707A/ko
Priority to KR1020217007048A priority patent/KR102509578B1/ko
Priority to CN201980066113.2A priority patent/CN112823524B/zh
Priority to CN202311022061.3A priority patent/CN116866578A/zh
Priority to EP19846415.8A priority patent/EP3836551A4/en
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to US17/266,407 priority patent/US11412242B2/en
Priority to CN202311021721.6A priority patent/CN116866577A/zh
Priority to CN202311020292.0A priority patent/CN116866576A/zh
Publication of WO2020032632A1 publication Critical patent/WO2020032632A1/ko
Priority to US17/716,772 priority patent/US11863778B2/en
Priority to US18/386,135 priority patent/US20240114159A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/12—Selection from among a plurality of transforms or standards, e.g. selection between discrete cosine transform [DCT] and sub-band transform or selection between H.263 and H.264
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/132—Sampling, masking or truncation of coding units, e.g. adaptive resampling, frame skipping, frame interpolation or high-frequency transform coefficient masking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
    • H04N19/159—Prediction type, e.g. intra-frame, inter-frame or bidirectional frame prediction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/625—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using discrete cosine transform [DCT]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards

Definitions

  • the present invention relates to a method and apparatus for encoding / decoding an image, and more particularly, to a technique for performing transform / inverse transform based on MTS (Multiple Transform Selection).
  • MTS Multiple Transform Selection
  • Next-generation video content will be characterized by high spatial resolution, high frame rate, and high dimensionality of scene representation. Processing such content will result in a huge increase in terms of memory storage, memory access rate, and processing power.
  • the present invention proposes a low complexity algorithm for a transform kernel for video compression.
  • the present invention proposes a method for designing a low complexity DST7 (Discrete Sine Transform-7).
  • the present invention proposes a method of designing the forward DST7 and the reverse DST7 by a Discrete Fourier Transform (DFT).
  • DFT Discrete Fourier Transform
  • the present invention intends to propose a method for implementing DST7 through one-dimensional DFT or two-dimensional DFT.
  • the present invention intends to propose a method of implementing DST7 only with integer operations by applying various scaling methods.
  • the present invention proposes a method of designing a DST7 having a length of 8, 16, or 32 through a method of implementing a DST7 using a DFT and a method of implementing a DST7 only by integer operations.
  • the present invention aims to propose an encoder / decoder structure for reflecting a new transform design.
  • the present invention intends to propose a general conversion process according to an embodiment proposed herein.
  • a method of decoding a video signal based on multiple transform selection parsing a first syntax element indicating whether the MTS is applied to an inverse transform of a current block.
  • the MTS indicates a transform mode using a transform type other than a default transform type predefined in the current block; Deriving an array of dequantized transform coefficients having a width and a height of the current block by performing inverse quantization on the current block; Determining a vertical transform type applied to a vertical direction of the current block and a horizontal transform type applied to a horizontal direction based on the first syntax element; And inducing a residual sample array having a width and a height of the current block by performing an inverse transform on the inverse quantized transform coefficient array using the vertical transform type and the horizontal transform type.
  • the basic transformation type may be set to DCT2, and the remaining transformation types other than the basic transformation type may be set to DST7 and DCT8.
  • the vertical transform type and the horizontal transform type are determined as the DCT2, and the first syntax element is determined by the current block.
  • the vertical transform type and the horizontal transform type may be determined by one of the DST7 and the DCT8, respectively.
  • the method further comprises parsing a second syntax element indicating whether the MTS is available for an intra coding block and a three syntax element indicating whether the MTS is available for an inter coding block, wherein the second syntax If the element is 1, the first syntax element is present in the transform unit syntax for the intra coding block, and if the third syntax element is 1, the first syntax element is present in the transform unit syntax for the inter coding block. Can be.
  • deriving the residual sample array comprises: performing a vertical one-dimensional transform process for each column of the dequantized transform coefficient array using the vertical transform type; And performing a horizontal one-dimensional conversion process for each row of an intermediate sample array output by the one-dimensional conversion process for each column by using the horizontal conversion type.
  • performing the horizontal one-dimensional transformation process further comprises clipping an intermediate sample value output by the one-dimensional transformation process for each column based on a minimum and maximum value of a predefined coefficient. can do.
  • an apparatus for decoding a video signal based on MTS parsing a first syntax element indicating whether the MTS is applied to an inverse transform of a current block.
  • a syntax element parser wherein the MTS indicates a transform mode using a transform type other than a default transform type predefined in the current block;
  • a dequantized transform coefficient deriving unit for deriving an array of dequantized transform coefficients having a width and a height of the current block by performing dequantization on the current block;
  • a transform type determiner configured to determine a vertical transform type applied to a vertical direction of the current block and a horizontal transform type applied to a horizontal direction based on the first syntax element;
  • a residual sample deriving unit for deriving a residual sample array having a width and a height of the current block by performing an inverse transform on the inverse quantized transform coefficient array using the vertical transform type and the horizontal transform type.
  • the basic transformation type may be set to DCT2, and the remaining transformation types other than the basic transformation type may be set to DST7 and DCT8.
  • the vertical transform type and the horizontal transform type are determined as the DCT2, and the first syntax element is determined by the current block.
  • the vertical transform type and the horizontal transform type may be determined by one of the DST7 and the DCT8, respectively.
  • the syntax element parsing unit parses a second syntax element indicating whether the MTS is available for an intra coding block and a three syntax element indicating whether the MTS is available for an inter coding block and the second syntax. If the element is 1, the first syntax element is present in the transform unit syntax for the intra coding block, and if the third syntax element is 1, the first syntax element is present in the transform unit syntax for the inter coding block. Can be.
  • the residual sample derivation unit performs a one-dimensional transformation process in the vertical direction for each column of the inverse quantized transform coefficient array using the vertical transform type, and applies the horizontal transform type to each column.
  • the horizontal one-dimensional transformation process may be performed for each row of the intermediate sample array output by the one-dimensional transformation process.
  • the residual sample derivation unit may clip an intermediate sample value output by the one-dimensional transformation process for each column based on a minimum value and a maximum value of a predefined coefficient.
  • the present invention can reduce memory usage and computational complexity by providing a method for designing a low complexity Discrete Sine Transform-7 (DST7).
  • DST7 Discrete Sine Transform-7
  • the present invention can reduce the complexity of the DST7 through the FFT algorithm by designing the forward DST7 and the reverse DST7 as a DFT when encoding still or moving pictures.
  • the new low complexity algorithm can reduce computational complexity and improve coding efficiency.
  • FIG. 1 is a schematic block diagram of an encoder in which encoding of a video signal is performed, according to an embodiment to which the present invention is applied.
  • FIG. 2 is a schematic block diagram of a decoder in which decoding of a video signal is performed as an embodiment to which the present invention is applied.
  • FIG. 3 is an embodiment to which the present invention can be applied,
  • Figure 3A is QT (QuadTree, hereinafter referred to as 'QT')
  • Figure 3B is BT (Binary Tree, hereinafter 'BT')
  • Figure 3C is TT Tree, hereinafter referred to as 'TT')
  • FIG. 3D is a diagram for describing block division structures by an AT (Asymmetric Tree, hereinafter called 'AT').
  • FIG. 4 is a schematic block diagram of a transform and quantization unit 120/130 and an inverse quantization and inverse transform unit 140/150 in an encoder to which the present invention is applied.
  • FIG. 5 is a schematic block diagram of an inverse quantization and inverse transform unit 220/230 in a decoder according to an embodiment to which the present invention is applied.
  • FIG. 6 is a table illustrating a transform configuration group to which Multiple Transform Selection (MTS) is applied as an embodiment to which the present invention is applied.
  • MTS Multiple Transform Selection
  • FIG. 7 is a flowchart illustrating an encoding process in which multiple transform transformation (MTS) is performed as an embodiment to which the present invention is applied.
  • MTS multiple transform transformation
  • FIG. 8 is a flowchart illustrating a decoding process in which multiple transform transformation (MTS) is performed as an embodiment to which the present invention is applied.
  • MTS multiple transform transformation
  • FIG. 9 is a flowchart illustrating a process of encoding an MTS flag and an MTS index according to an embodiment to which the present invention is applied.
  • FIG. 10 is a flowchart illustrating a decoding process of applying a horizontal transform or a vertical transform to a row or a column based on an MTS flag and an MTS index according to an embodiment to which the present invention is applied.
  • FIG. 11 is an embodiment to which the present invention is applied and shows a flowchart of performing inverse transformation based on transformation related parameters.
  • FIG. 12 is a table showing allocation of a transform set for each intra prediction mode in NSST according to an embodiment to which the present invention is applied.
  • FIG. 13 shows a calculation flow diagram for Givens rotation as an embodiment to which the present invention is applied.
  • FIG. 14 shows a round configuration in 4x4 NSST composed of Givens rotation layer and permutations as an embodiment to which the present invention is applied.
  • FIG. 15 is a flowchart to design a forward DST7 having a length of 16 using a Discrete Fourier Transform (DFT) as an embodiment to which the present invention is applied.
  • DFT Discrete Fourier Transform
  • FIG. 16 is a flowchart to design an inverse DST7 having a length of 16 using a Discrete Fourier Transform (DFT) as an embodiment to which the present invention is applied.
  • DFT Discrete Fourier Transform
  • FIGS. 17 to 19 illustrate embodiments to which the present invention is applied and show a flowchart of applying the xDST7_FFT_B16 function of FIGS. 15 and 16.
  • DFT Discrete Fourier Transform
  • FIG. 21 is a flowchart to design an inverse DST7 having a length of 32 using a Discrete Fourier Transform (DFT) as an embodiment to which the present invention is applied.
  • DFT Discrete Fourier Transform
  • 22 to 24 illustrate embodiments to which the present invention is applied and show a flowchart of applying the xDST7_FFT_B16 function of FIGS. 15 and 16.
  • FIG. 25 is a flowchart to design a forward DST7 having a length of 8 by using a Discrete Fourier Transform (DFT) as an embodiment to which the present invention is applied.
  • DFT Discrete Fourier Transform
  • FIG. 26 is a flowchart to design an inverse DST7 having a length of 8 using a Discrete Fourier Transform (DFT) as an embodiment to which the present invention is applied.
  • DFT Discrete Fourier Transform
  • FIG. 27 is a block diagram of 16 ⁇ 16 DST7 to which 33-point DFT is applied as an embodiment to which the present invention is applied.
  • 28 is a block diagram of 32x32 DST7 to which a 65-point DFT is applied as an embodiment to which the present invention is applied.
  • FIG. 29 is an embodiment to which the present invention is applied and shows an encoding flowchart of performing a forward discrete sine transform-7 (DST7) and a forward discrete cosine transform-8 (DCT8) by a discrete fourier transform (DFT).
  • DST7 forward discrete sine transform-7
  • DCT8 forward discrete cosine transform-8
  • FIG. 30 illustrates a decoding flowchart of performing a reverse discrete sine transform-7 (DST7) and a reverse cosine transform-8 (DCT7) by a discrete fourier transform (DFT) according to an embodiment to which the present invention is applied.
  • DST7 reverse discrete sine transform-7
  • DCT7 reverse cosine transform-8
  • DFT discrete fourier transform
  • FIG. 31 is a flowchart illustrating a method of decoding a video signal based on multiple transform selection (MTS) according to an embodiment to which the present invention is applied.
  • MTS multiple transform selection
  • FIG. 32 is a diagram illustrating an apparatus for decoding a video signal based on multiple transform selection (MTS) according to an embodiment to which the present invention is applied.
  • MTS multiple transform selection
  • FIG. 34 shows a structure diagram of a content streaming system according to an embodiment to which the present invention is applied.
  • signals, data, samples, pictures, frames, blocks, etc. may be appropriately replaced and interpreted in each coding process.
  • partitioning, decomposition, splitting, and division may also be appropriately replaced and interpreted in each coding process.
  • MTS Multiple Transform Selection
  • AMT Adaptive Multiple Transform
  • EMT Explicit Multiple Transform
  • mts_idx may be expressed as AMT_idx, EMT_idx, tu_mts_idx, AMT_TU_idx, EMT_TU_idx, transform index, or transform combination index, and the present invention. It is not limited to this expression.
  • FIG. 1 is a schematic block diagram of an encoder in which encoding of a video signal is performed, according to an embodiment to which the present invention is applied.
  • the encoder 100 may include an image splitter 110, a transformer 120, a quantizer 130, an inverse quantizer 140, an inverse transformer 150, a filter 160, and a decoder.
  • a picture buffer (DPB) 170, an inter predictor 180, an intra predictor 185, and an entropy encoder 190 may be configured.
  • the image divider 110 may divide an input image (or a picture or a frame) input to the encoder 100 into one or more processing units.
  • the processing unit may be a Coding Tree Unit (CTU), a Coding Unit (CU), a Prediction Unit (PU), or a Transform Unit (TU).
  • CTU Coding Tree Unit
  • CU Coding Unit
  • PU Prediction Unit
  • TU Transform Unit
  • the terms are only used for the convenience of description of the present invention, the present invention is not limited to the definition of the terms.
  • the term coding unit is used as a unit used in encoding or decoding a video signal, but the present invention is not limited thereto and may be appropriately interpreted according to the present invention.
  • the encoder 100 may generate a residual signal by subtracting a prediction signal output from the inter predictor 180 or the intra predictor 185 from the input image signal, and generate the residual signal. Is transmitted to the converter 120.
  • the transform unit 120 may generate a transform coefficient by applying a transform technique to the residual signal.
  • the transformation process may be applied to a block (square or rectangle) divided by a quadtree structured square block, a binarytree structure, a ternary tree structure, or an asymmetric tree structure.
  • the transform unit 120 may perform a transform based on a plurality of transforms (or transform combinations), and this transform scheme may be referred to as MTS (Multiple Transform Selection).
  • MTS Multiple Transform Selection
  • the MTS may be referred to as an Adaptive Multiple Transform (AMT) or an Enhanced Multiple Transform (EMT).
  • AMT Adaptive Multiple Transform
  • EMT Enhanced Multiple Transform
  • the MTS may refer to a transform scheme performed based on a transform (or transform combinations) adaptively selected from a plurality of transforms (or transform combinations).
  • the plurality of transforms may include the transform (or transform combinations) described in FIG. 6 of the present specification.
  • the transformation or transformation type may be expressed as, for example, DCT-Type 2, DCT-II, DCT-2, or DCT2.
  • the converter 120 may perform the following embodiments.
  • the present invention provides a method of designing the forward DST7 and the reverse DST7 as a Discrete Fourier Transform (DFT).
  • DFT Discrete Fourier Transform
  • the converter 120 may implement DST7 through one-dimensional DFT or two-dimensional DFT.
  • the conversion unit 120 may implement various scaling methods to implement DST7 using only integer operations.
  • the converter 120 may design DST7 having a length of 8, 16, or 32 through a method of implementing DST7 using a DFT and a method of implementing DST7 only by an integer operation.
  • the quantization unit 130 may quantize the transform coefficients and transmit the transform coefficients to the entropy encoding unit 190, and the entropy encoding unit 190 may entropy code the quantized signal and output the bitstream.
  • the converter 120 and the quantization unit 130 are described as separate functional units, the present invention is not limited thereto and may be combined into one functional unit. In the case of the inverse quantization unit 140 and the inverse transformation unit 150, the same may be combined into one functional unit.
  • the quantized signal output from the quantization unit 130 may be used to generate a prediction signal.
  • the quantized signal may restore the residual signal by applying inverse quantization and inverse transformation through inverse quantization unit 140 and inverse transformation unit 150 in a loop.
  • a reconstructed signal may be generated by adding the reconstructed residual signal to a prediction signal output from the inter predictor 180 or the intra predictor 185.
  • deterioration of the block boundary may occur due to the quantization error generated in the above compression process. This phenomenon is called blocking artifacts, which is one of the important factors in evaluating image quality.
  • a filtering process may be performed. Through this filtering process, the image quality can be improved by removing the blocking degradation and reducing the error of the current picture.
  • the filtering unit 160 applies filtering to the reconstruction signal and outputs it to the reproduction apparatus or transmits it to the decoded picture buffer 170.
  • the filtered signal transmitted to the decoded picture buffer 170 may be used as the reference picture in the inter predictor 180. As such, by using the filtered picture as a reference picture in the inter prediction mode, not only image quality but also encoding efficiency may be improved.
  • the decoded picture buffer 170 may store the filtered picture for use as a reference picture in the inter prediction unit 180.
  • the inter prediction unit 180 performs temporal prediction and / or spatial prediction to remove temporal redundancy and / or spatial redundancy with reference to a reconstructed picture.
  • the reference picture used to perform the prediction is a transformed signal that has been quantized and dequantized in units of blocks at the time of encoding / decoding, a blocking artifact or a ringing artifact may exist. have.
  • the inter prediction unit 180 may interpolate the signals between pixels in sub-pixel units by applying a lowpass filter in order to solve performance degradation due to discontinuity or quantization of such signals.
  • the subpixel refers to a virtual pixel generated by applying an interpolation filter
  • the integer pixel refers to an actual pixel existing in the reconstructed picture.
  • the interpolation method linear interpolation, bi-linear interpolation, wiener filter, or the like may be applied.
  • the interpolation filter may be applied to a reconstructed picture to improve the precision of prediction.
  • the inter prediction unit 180 generates an interpolation pixel by applying an interpolation filter to integer pixels, and uses an interpolated block composed of interpolated pixels as a prediction block. You can make predictions.
  • the intra predictor 185 may predict the current block by referring to samples around the block to which current encoding is to be performed.
  • the intra prediction unit 185 may perform the following process to perform intra prediction. First, reference samples necessary for generating a prediction signal may be prepared. The prediction signal may be generated using the prepared reference sample. Then, the prediction mode is encoded. In this case, the reference sample may be prepared through reference sample padding and / or reference sample filtering. Since the reference sample has undergone prediction and reconstruction, quantization errors may exist. Therefore, in order to reduce such an error, a reference sample filtering process may be performed for each prediction mode used for intra prediction.
  • a prediction signal generated by the inter predictor 180 or the intra predictor 185 may be used to generate a reconstruction signal or to generate a residual signal.
  • FIG. 2 is a schematic block diagram of a decoder in which decoding of a video signal is performed as an embodiment to which the present invention is applied.
  • the decoder 200 includes a parser (not shown), an entropy decoder 210, an inverse quantizer 220, an inverse transformer 230, a filter 240, and a decoded picture buffer (DPB).
  • a decoded picture buffer unit 250, an inter predictor 260, and an intra predictor 265 may be included.
  • the reconstructed video signal output through the decoder 200 may be reproduced through the reproducing apparatus.
  • the decoder 200 may receive a signal output from the encoder 100 of FIG. 1, and the received signal may be entropy decoded through the entropy decoding unit 210.
  • the inverse quantization unit 220 obtains a transform coefficient from the entropy decoded signal using the quantization step size information.
  • the inverse transformer 230 inversely transforms a transform coefficient to obtain a residual signal.
  • the present invention provides a method of configuring a transform combination for each transform configuration group divided by at least one of a prediction mode, a block size, or a block shape.
  • 230 may perform an inverse transform based on the transform combination constructed by the present invention.
  • the embodiments described herein may be applied.
  • the inverse transform unit 230 may perform the following embodiments.
  • the present invention provides a method of designing the forward DST7 and the reverse DST7 as a Discrete Fourier Transform (DFT).
  • DFT Discrete Fourier Transform
  • the inverse transform unit 230 may implement DST7 through one-dimensional DFT or two-dimensional DFT.
  • the inverse transform unit 230 may implement DST7 using only integer operations by applying various scaling methods.
  • the inverse transformer 230 may design a DST7 having a length of 8, 16, or 32 through a method of implementing a DST7 using a DFT and a method of implementing a DST7 only by an integer operation.
  • the inverse transform unit 230 may induce a transform combination corresponding to a transform index and perform inverse transform in a vertical or horizontal direction with respect to the current block by using DST7 or DCT8.
  • the transform combination may include a horizontal transform and a vertical transform, and the horizontal transform and the vertical transform may correspond to either the DST7 or the DCT8.
  • a 33-point Discrete Fourier Transform (DFT) is applied to the DST7, dividing into two partial vector signals for one row or one column of the DST7; And applying 11-point DFT type 1 or 11-point DFT type 2 to the two partial vector signals.
  • DFT Discrete Fourier Transform
  • the two partial vector signals are src [0 ... 4] and src [5 ... 15 ] Can be separated.
  • a 65-point Discrete Fourier Transform (DFT) is applied to the DST7, dividing into three partial vector signals for one row or one column of the DST7; And applying 13-point DFT type 1 or 13-point DFT type 2 to the three partial vector signals.
  • DFT Discrete Fourier Transform
  • the three partial vector signals are src [0 ... 5], src [6 ... 18 ] And src [19 ... 31].
  • 13-point DFT type 1 is applied to src [0 ... 5], and the src [6 ... 18] and src [19 ... 31 ] Can be applied to 13-point DFT type 2.
  • the inverse transform unit 230 may perform inverse first order transform in a vertical direction on the transform coefficient block by using a vertical first order transform, and perform inverse first order transform in a horizontal direction by using a horizontal first order transform. have.
  • the horizontal transformation is applied after the vertical transformation is applied, but the present invention is not limited thereto. That is, the horizontal transformation may be applied first, and then the vertical transformation may be applied.
  • the combination of the horizontal transform and the vertical transform may include at least one of the embodiments of FIG. 6.
  • the inverse quantization unit 220 and the inverse transform unit 230 are described as separate functional units, the present invention is not limited thereto and may be combined into one functional unit.
  • a reconstructed signal is generated by adding the obtained residual signal to a prediction signal output from the inter predictor 260 or the intra predictor 265.
  • the filtering unit 240 applies filtering to the reconstructed signal and outputs the filtering to the reproducing apparatus or transmits it to the decoded picture buffer unit 250.
  • the filtered signal transmitted to the decoded picture buffer unit 250 may be used as the reference picture in the inter predictor 260.
  • the embodiments described in the transform unit 120 and the respective functional units of the encoder 100 may be equally applied to the inverse transform unit 230 and the corresponding functional units of the decoder, respectively.
  • FIG. 3 is an embodiment to which the present invention can be applied,
  • Figure 3A is QT (QuadTree, hereinafter referred to as 'QT')
  • Figure 3B is BT (Binary Tree, hereinafter 'BT')
  • Figure 3C is TT (Ternary) Tree, hereinafter referred to as 'TT')
  • FIG. 3D is a diagram for describing block division structures by an AT (Asymmetric Tree, hereinafter called 'AT').
  • one block may be divided on a QT (QuadTree) basis.
  • one sub block divided by QT may be further divided recursively using QT.
  • Leaf blocks that are no longer QT split may be split by at least one of Binary Tree (BT), Ternary Tree (TT), and Asymmetric Tree (AT).
  • BT may have two types of divisions: horizontal BT (2NxN, 2NxN) and vertical BT (Nx2N, Nx2N).
  • the TT may have two types of divisions, horizontal TT (2Nx1 / 2N, 2NxN, 2Nx1 / 2N) and vertical TT (1 / 2Nx2N, Nx2N, 1 / 2Nx2N).
  • AT is horizontal-up AT (2Nx1 / 2N, 2Nx3 / 2N), horizontal-down AT (2Nx3 / 2N, 2Nx1 / 2N), vertical-left AT (1 / 2Nx2N, 3 / 2Nx2N), vertical-right AT (3 / 2Nx2N, 1 / 2Nx2N) can be divided into four types.
  • Each BT, TT, AT may be further recursively divided using BT, TT, AT.
  • Block A may be divided into four sub-blocks A0, A1, A2, A3 by QT.
  • the sub block A1 may be further divided into four sub blocks B0, B1, B2, and B3 by QT.
  • Block B3 which is no longer divided by QT, may be divided into vertical BT (C0, C1) or horizontal BT (D0, D1). Like the block C0, each subblock may be further recursively divided into the form of horizontal BT (E0, E1) or vertical BT (F0, F1).
  • Block B3C shows an example of TT partitioning.
  • Block B3 which is no longer divided by QT, may be divided into vertical TT (C0, C1, C2) or horizontal TT (D0, D1, D2).
  • each subblock may be further recursively divided into a form of horizontal TT (E0, E1, E2) or vertical TT (F0, F1, F2).
  • Block B3 which is no longer divided by QT, may be divided into vertical AT (C0, C1) or horizontal AT (D0, D1). Like block C1, each subblock may be further recursively divided into a form of horizontal AT (E0, E1) or vertical TT (F0, F1).
  • a sub block divided by BT may be divided by TT or AT.
  • the sub-block divided by TT can be divided by BT or AT.
  • a sub block divided by AT may be divided by BT or TT.
  • each sub block may be divided into vertical BTs, or after the vertical BT division, each sub block may be divided into horizontal BTs.
  • the two types of division methods differ in the order of division, but the shape of the final division is the same.
  • searching from left to right and from top to bottom, and searching for a block means an order of determining whether each divided sub-block is divided into additional blocks, or when each sub-block is not divided any more.
  • a coding order of a block may be referred to, or a search order when referring to information of another neighboring block in a subblock.
  • FIG. 4 shows a schematic block diagram of a transform and quantization unit 120/130, an inverse quantization and inverse transform unit 140/150 in an encoder
  • FIG. Shows a schematic block diagram of the inverse quantization and inverse transform units 220/230 in the decoder.
  • the transform and quantization unit 120/130 may include a primary transform unit 121, a secondary transform unit 122, and a quantization unit 130. Can be.
  • the inverse quantization and inverse transform unit 140/150 may include an inverse quantization unit 140, an inverse secondary transform unit 151, and an inverse primary transform unit 152. Can be.
  • the inverse quantization and inverse transform units 220 and 230 may include an inverse quantization unit 220, an inverse secondary transform unit 231, and an inverse primary transform unit. 232 may include.
  • the transformation when performing the transformation, the transformation may be performed through a plurality of steps. For example, two stages of a primary transform and a secondary transform may be applied as in FIG. 4, or more transformation steps may be used according to an algorithm.
  • the primary transform may be referred to as a core transform.
  • the primary transform unit 121 may apply a primary transform on the residual signal, wherein the primary transform is set in the table at the encoder and / or the decoder. Can be
  • Discrete Cosine Transform type 2 (hereinafter, referred to as 'DCT2') may be applied.
  • Discrete Sine Transform-type 7 (hereinafter, referred to as 'DST7') may be applied only to a specific case.
  • DST7 may be applied to a 4 ⁇ 4 block in the intra prediction mode.
  • the secondary transform unit 122 may apply a secondary transform to the primary transformed signal, where the secondary transform is performed by an encoder and / or a decoder. Can be defined as a table.
  • the secondary transform may be conditionally applied to a non-separable secondary transform (hereinafter, referred to as 'NSST').
  • 'NSST' non-separable secondary transform
  • the NSST is applied only to an intra prediction block and may have a transform set applicable to each prediction mode group.
  • the prediction mode group may be set based on symmetry with respect to the prediction direction. For example, since the prediction mode 52 and the prediction mode 16 are symmetric with respect to the prediction mode 34 (diagonal direction), the same transform set may be applied by forming one group. In this case, when the transform for the prediction mode 52 is applied, the input data is transposed and then applied, since the prediction set 16 and the transform set are the same.
  • each plane since there is no symmetry of the direction, each plane has its own transform set, and the transform set may be composed of two transforms. For the remaining directional mode, three transforms may be configured per transform set.
  • combinations of various transforms DST 7, DCT 8, DST 1, and DCT 5 of MTS may be applied.
  • FIG. 6 can be applied.
  • DST7 may be applied as a primary transform.
  • DCT8 may be applied as a primary transform.
  • the NSST may not be applied to the entire first transformed block but may be applied only to a top-left 8 ⁇ 8 region. For example, if the block size is 8x8 or more, 8x8 NSST is applied, and if the block size is less than 8x8, 4x4 NSST is applied. In this case, 4x4 NSST is applied after dividing into 4x4 blocks.
  • 4x4 NSST may be applied.
  • the NSST, 4x4 NSST, and 8x8 NSST will be described in more detail with reference to FIGS. 12 to 15 and other embodiments in the specification.
  • the quantization unit 130 may perform quantization on the quadratic transformed signal.
  • the inverse quantization and inverse transform unit 140/150 performs the above-described process in reverse, and redundant description thereof will be omitted.
  • FIG. 5 shows a schematic block diagram of an inverse quantization and inverse transform unit 220/230 in a decoder.
  • the inverse quantization and inverse transform units 220 and 230 may include an inverse quantization unit 220, an inverse secondary transform unit 231, and an inverse primary transform unit. 232 may include.
  • the inverse quantization unit 220 obtains a transform coefficient from the entropy decoded signal using the quantization step size information.
  • the inverse secondary transform unit 231 performs inverse secondary transform on the transform coefficients.
  • the inverse secondary transform represents an inverse transform of the secondary transform described with reference to FIG. 4.
  • combinations of various transforms DST 7, DCT 8, DST 1, and DCT 5 of MTS may be applied.
  • FIG. 6 can be applied.
  • the inverse primary transform unit 232 performs an inverse first transform on an inverse secondary transformed signal (or block) and obtains a residual signal.
  • the inverse primary transform indicates an inverse transform of the primary transform described with reference to FIG. 4.
  • combinations of various transforms DST 7, DCT 8, DST 1, and DCT 5 of MTS may be applied.
  • FIG. 6 can be applied.
  • DST7 may be applied as a primary transform.
  • DCT8 may be applied as a primary transform.
  • the present invention provides a method of configuring a transform combination for each transform configuration group divided by at least one of a prediction mode, a block size, or a block shape.
  • An inverse primary transform unit 232 may perform an inverse transform based on the transform combination constructed by the present invention.
  • the embodiments described herein may be applied.
  • FIG. 6 is a table illustrating a transform configuration group to which Multiple Transform Selection (MTS) is applied as an embodiment to which the present invention is applied.
  • MTS Multiple Transform Selection
  • the j-th transform combination candidate for the transform setting group G i is represented by a pair as shown in Equation 1 below.
  • H (G i , j) indicates a horizontal transform for the j th candidate
  • V (G i , j) indicates a vertical transform for the j th candidate.
  • H (G 3 , 2) DST7
  • V (G 3 , 2) DCT8.
  • the value assigned to H (G i , j) or V (G i , j) may be a nominal value to distinguish between transformations, as in the example above, or may be an index value indicating the transformation. It may also be a 2D matrix for the corresponding transformation.
  • 2D matrix values for DCT and DST may be expressed as in Equations 2 to 3 below.
  • DST or DCT is represented by S or C
  • type number is represented by a superscript in the form of Roman numerals
  • the N in the subscript indicates NxN conversion.
  • the Wow A 2D matrix such as assumes that column vectors form a transform basis.
  • transform configuration groups may be determined based on a prediction mode, and the number of groups may be six (G0 to G5) in total.
  • G0 to G4 correspond to a case where intra prediction is applied
  • G5 represents transform combinations (or transform sets and transform combination sets) applied to a residual block generated by inter prediction.
  • One transform combination is a horizontal transform (or row transform) applied to the rows of the corresponding 2D block and a vertical transform (or column) applied to the columns. It can consist of a column (column transform).
  • all of the transform configuration groups may have four transform combination candidates.
  • the four transform combination candidates may be selected or determined through a transform combination index of 0 to 3, and may encode and transmit the transform combination index from an encoder to a decoder.
  • the residual data (or residual signal) obtained through intra prediction may have different statistical characteristics according to the intra prediction mode. Accordingly, as shown in FIG. 6, transforms other than a general cosine transform (eg, DCT2, etc.) may be applied for each intra prediction mode.
  • a general cosine transform eg, DCT2, etc.
  • a plurality of transform combinations may be applied to each transform setting group divided in each intra prediction mode column.
  • the plurality of transformation combinations may consist of four (row direction transformation, column direction transformation) combinations.
  • DST-7 and DCT-5 may be applied in both the row (horizontal) direction and the column (vertical) direction, so a total of four combinations are possible.
  • transform combination index may be referred to as an MTS index and may be expressed as mts_idx.
  • the DCT2 may be optimal for both the row direction and the column direction due to the characteristics of the residual signal. Therefore, the transformation can be adaptively performed by defining the MTS flag for each coding unit.
  • the MTS flag when the MTS flag is 0, DCT2 is applied to both the row direction and the column direction.
  • the MTS flag is 1, one of four combinations may be selected or determined through the MTS index.
  • the MTS flag when the MTS flag is 1, if the number of non-zero transform coefficients for one transform unit is not greater than a threshold value, the DST ⁇ for both the row direction and the column direction is not applied without applying the transform kernels of FIG. 6. 7 can be applied.
  • the threshold may be set to 2, which may be set differently based on the block size or the size of the transform unit. This is also applicable to other embodiments of the specification.
  • the amount of additional information transmission may be reduced by applying DST-7 without parsing an MTS index.
  • the MTS index when the MTS flag is 1, when the number of non-zero transform coefficients for one transform unit is greater than the threshold value, the MTS index may be parsed, and the horizontal transform and the vertical transform may be determined based on the MTS index.
  • the MTS may be applied only when the width and height of the transform unit are both 32 or less.
  • FIG. 6 may be preset through off-line training.
  • the MTS index may be defined as one index that can simultaneously indicate a combination of a horizontal transform and a vertical transform.
  • the MTS index may separately define a horizontal transform index and a vertical transform index.
  • the MTS flag or the MTS index may be defined at at least one level of a sequence, picture, slice, block, coding unit, transform unit, or prediction unit.
  • the MTS flag or the MTS index may be defined at at least one level of a coding unit or a transform unit.
  • FIG. 7 is a flowchart illustrating an encoding process in which multiple transform transformation (MTS) is performed as an embodiment to which the present invention is applied.
  • MTS multiple transform transformation
  • transforms are applied to the horizontal direction and the vertical direction
  • the transform combination may be configured as non-separable transforms.
  • it may consist of a mixture of separable and non-separable transforms.
  • a non-separable transform selection of row / column transformation or selection of horizontal / vertical orientation is unnecessary, and a separable transform is required.
  • the transform combinations of FIG. 6 can only be used if is selected.
  • the schemes proposed in this specification may be applied regardless of a primary transform or a secondary transform. That is, there is no restriction that it should be applied to either one, and both can be applied.
  • the primary transform may mean a transform for transforming a residual block first
  • the secondary transform is a block generated as a result of the primary transform.
  • a transformation may be applied to apply a transformation to the transformation.
  • the encoder may determine a transform setting group corresponding to the current block (S710).
  • the conversion setting group may mean the conversion setting group of FIG. 6, but the present invention is not limited thereto and may be configured with other conversion combinations.
  • the encoder may perform transform on candidate transform combinations available in the transform configuration group (S720).
  • the encoder may determine or select a transform combination having the lowest RD (Rate Distortion) cost (S730).
  • the encoder may encode a transform combination index corresponding to the selected transform combination (S740).
  • FIG. 8 is a flowchart illustrating a decoding process in which multiple transform transformation (MTS) is performed as an embodiment to which the present invention is applied.
  • MTS multiple transform transformation
  • the decoder may determine a transform setting group for the current block (S810).
  • the decoder may parse (or obtain) a transform combination index from a video signal, where the transform combination index may correspond to any one of a plurality of transform combinations in the transform setting group (S820).
  • the transform configuration group may include Discrete Sine Transform type 7 (DST7) and Discrete Cosine Transform type 8 (DCT8).
  • DST7 Discrete Sine Transform type 7
  • DCT8 Discrete Cosine Transform type 8
  • the transform combination index may be referred to as an MTS index.
  • the transform setting group may be set based on at least one of a prediction mode, a block size, or a block shape of the current block.
  • the decoder may derive a transform combination corresponding to the transform combination index (S830).
  • the transform combination may include a horizontal transform and a vertical transform, and may include at least one of the DST-7 and the DCT-8.
  • the transform combination may mean the transform combination described with reference to FIG. 6, but the present invention is not limited thereto. That is, a configuration by other transform combinations according to another embodiment of the present specification is also possible.
  • the decoder may perform inverse transform on the current block based on the transform combination (S840). If the transform combination consists of a row (horizontal) transform and a column (vertical) transform, the row (horizontal) transform may be applied first, and then the column (vertical) transform may be applied. However, the present invention is not limited thereto, and in the case of applying the reverse or non-separated transform, the non-separated transform may be applied immediately.
  • the inverse transform of the DST-7 or the inverse transform of the DCT-8 may be applied to each row after applying the columns.
  • the vertical transformation or the horizontal transformation a different transformation may be applied to each row and / or each column.
  • the transform combination index may be obtained based on an MTS flag indicating whether MTS is performed. That is, the transform combination index may be obtained when MTS is performed according to the MTS flag.
  • the decoder may determine whether the number of non-zero transform coefficients is greater than a threshold. In this case, the transform combination index may be obtained when the number of non-zero transform coefficients is greater than a threshold.
  • the MTS flag or the MTS index may be defined at at least one level of a sequence, picture, slice, block, coding unit, transform unit, or prediction unit.
  • the inverse transform may be applied only when the width and height of the transform unit are both 32 or less.
  • the process of determining the transform set group and the process of parsing the transform combination index may be performed at the same time.
  • the step S810 may be preset and omitted in the encoder and / or the decoder.
  • FIG. 9 is a flowchart illustrating a process of encoding an MTS flag and an MTS index according to an embodiment to which the present invention is applied.
  • the encoder may determine whether Multiple Transform Selection (MTS) is applied to the current block (S910).
  • MTS Multiple Transform Selection
  • the encoder may determine an MTS index based on at least one of a prediction mode, a horizontal transform, and a vertical transform of the current block (S930).
  • the MTS index means an index indicating any one of a plurality of transform combinations for each intra prediction mode, and the MTS index may be transmitted for each transform unit.
  • the encoder may encode the MTS index (S940).
  • FIG. 10 is a flowchart illustrating a decoding process of applying a horizontal transform or a vertical transform to a row or a column based on an MTS flag and an MTS index according to an embodiment to which the present invention is applied.
  • the decoder may parse the MTS flag from the bitstream (S1010).
  • the MTS flag may indicate whether multiple transform selection (MTS) is applied to the current block.
  • MTS multiple transform selection
  • the decoder may determine whether MTS (Multiple Transform Selection) is applied to the current block based on the MTS flag (S1020). For example, it may be checked whether the MTS flag is 1 or not.
  • MTS Multiple Transform Selection
  • the decoder may check whether the number of non-zero transform coefficients is greater than (or greater than) a threshold value (S1030). For example, the threshold may be set to 2, which may be set differently based on the block size or the size of the transform unit.
  • the decoder may parse the MTS index (S1040).
  • the MTS index means an index indicating any one of a plurality of transform combinations for each intra prediction mode or inter prediction mode, and the MTS index may be transmitted for each transform unit.
  • the MTS index may mean an index indicating any one transform combination defined in a preset transform combination table, and the preset transform combination table may mean the FIG. 6, but the present invention is limited thereto. It doesn't work.
  • the decoder may derive or determine a horizontal transform and a vertical transform based on at least one of the MTS index and the prediction mode (S1050).
  • the decoder may induce a transform combination corresponding to the MTS index.
  • the decoder may derive or determine a horizontal transform and a vertical transform corresponding to the MTS index.
  • the decoder may apply a predetermined vertical inverse transform for each column (S1060).
  • the vertical inverse transform may be an inverse transform of DST7.
  • the decoder may apply a predetermined horizontal inverse transformation for each row (S1070).
  • the horizontal inverse transform may be an inverse transform of DST7. That is, when the number of non-zero transform coefficients is not greater than a threshold value, a transform kernel preset by an encoder or a decoder may be used.
  • a conversion kernel for example, DCT-2 or the like
  • DCT-2 the conversion kernel
  • the decoder may apply a predetermined vertical inverse for each column (S1080).
  • the vertical inverse transform may be an inverse transform of DCT2.
  • the decoder may apply a predetermined horizontal inverse for each row (S1090).
  • the horizontal inverse transform may be an inverse transform of DCT2. That is, when the MTS flag is 0, a conversion kernel preset by the encoder or the decoder may be used.
  • a conversion kernel that is widely used may not be defined in the conversion combination table as shown in FIG. 6.
  • FIG. 11 is an embodiment to which the present invention is applied and shows a flowchart of performing inverse transformation based on transformation related parameters.
  • the decoder to which the present invention is applied may acquire sps_mts_intra_enabled_flag or sps_mts_inter_enabled_flag (S1110).
  • sps_mts_intra_enabled_flag indicates whether tu_mts_flag exists in the residual coding syntax of the intra coding unit.
  • sps_mts_intra_enabled_flag 0 tu_mts_flag is not present in the residual coding syntax of the intra coding unit
  • sps_mts_intra_enabled_flag 0 tu_mts_flag is present in the residual coding syntax of the intra coding unit
  • sps_mts_inter_enabled_flag indicates whether tu_mts_flag exists in the residual coding syntax of the inter coding unit.
  • tu_mts_flag indicates whether multiple transform selection (hereinafter, referred to as 'MTS') is applied to the residual sample of the luma transform block.
  • At least one of the embodiments of the present document may be applied to the tu_mts_flag.
  • mts_idx indicates which transform kernel is applied to luma residual samples along the horizontal and / or vertical direction of the current transform block.
  • At least one of the document embodiments may be applied.
  • at least one of the embodiments of FIG. 6 may be applied.
  • the decoder can derive a transform kernel corresponding to mts_idx (S1140).
  • the transform kernel corresponding to mts_idx may be defined by being divided into a horizontal transform and a vertical transform.
  • transform kernels may be applied to the horizontal transform and the vertical transform.
  • present invention is not limited thereto, and the same transform kernel may be applied to the horizontal transform and the vertical transform.
  • mts_idx may be defined as shown in Table 1 below.
  • the decoder may perform inverse transformation on the basis of the transform kernel (S1150).
  • an embodiment in which tu_mts_flag is acquired to determine whether to apply MTS and mts_idx is obtained based on the obtained tu_mts_flag value is determined based on an embodiment, but the present invention is not limited thereto.
  • the decoder may parse the mts_idx directly without par_tu_mts_flag to determine the transform kernel. In this case, Table 1 described above may be used.
  • the decoder may check the transform size nTbS (S10).
  • the transform size nTbS may be a variable representing a horizontal sample size of scaled transform coefficients.
  • the decoder may check the transform kernel type trType (S20).
  • the transform kernel type trType may be a variable indicating the type of the transform kernel, and various embodiments of the present disclosure may be applied.
  • the transform kernel type trType may include a horizontal transform kernel type trTypeHor and a vertical transform kernel type trTypeVer.
  • DCT2 when the conversion kernel type (trType) is 0, DCT2 may be represented, 1 is DST7, and 2 may be DCT8.
  • the decoder may perform transform matrix multiplication based on at least one of a transform size nTbS or a transform kernel type (S30).
  • the predetermined transform matrix 1 may be applied when performing the transform matrix multiplication.
  • the predetermined transform matrix 2 may be applied when performing the transform matrix multiplication.
  • the predetermined transform matrix 3 may be applied when performing the transform matrix multiplication.
  • the predefined transform matrix 4 may be applied.
  • the predefined transform matrices 5, 6, 7, and 8 can be applied, respectively.
  • the predefined conversion matrices (1) to (8) may respectively correspond to any one of various types of conversion matrices.
  • a transformation matrix of the type illustrated in FIG. 6 may be applied.
  • the decoder may derive the transform sample based on the transform matrix multiplication (S40).
  • FIG. 12 is a table showing allocation of a transform set for each intra prediction mode in NSST according to an embodiment to which the present invention is applied.
  • NST Non-Separable Secondary Transform
  • the secondary transform unit may apply a secondary transform to the primary transformed signal, where the secondary transform is to be defined as a table at the encoder and / or decoder. Can be.
  • the secondary transform may be conditionally applied to a non-separable secondary transform (hereinafter, referred to as 'NSST').
  • 'NSST' non-separable secondary transform
  • the NSST is applied only to an intra prediction block and may have a transform set applicable to each prediction mode group.
  • the prediction mode group may be set based on symmetry with respect to the prediction direction. For example, since the prediction mode 52 and the prediction mode 16 are symmetric with respect to the prediction mode 34 (diagonal direction), the same transform set may be applied by forming one group. In this case, when the transform for the prediction mode 52 is applied, the input data is transposed and then applied, since the prediction set 16 and the transform set are the same.
  • each plane since there is no symmetry of the direction, each plane has its own transform set, and the transform set may be composed of two transforms.
  • the transform set may be composed of two transforms.
  • three transforms may be configured per transform set.
  • the present invention is not limited thereto, and each transform set may be composed of a plurality of transforms.
  • FIG. 13 shows a calculation flow diagram for Givens rotation as an embodiment to which the present invention is applied.
  • the NSST may not be applied to the entire first transformed block but may be applied only to a top-left 8 ⁇ 8 region. For example, if the block size is 8x8 or more, 8x8 NSST is applied, and if the block size is less than 8x8, 4x4 NSST is applied. In this case, 4x4 NSST is applied after dividing into 4x4 blocks.
  • 4x4 NSST may be applied.
  • 8x8 NSST and 4x4 NSST follow the transformation combination scheme described in this document, and because they are non-separable transforms, 8x8 NSST receives 64 data and outputs 64 data, and 4x4 NSST has 16 inputs and 16 Has two outputs.
  • Both 8x8 NSST and 4x4 NSST consist of a hierarchical combination of Givenns rotations.
  • a matrix corresponding to one Givens rotation is represented by Equation 4 below, and the matrix product is represented by Equation 5 below.
  • Givens rotation layer a bundle of 32 or 8 is used to form a Givens rotation layer.
  • Output data for one Givens rotation layer is passed as input data for the next Givens rotation layer.
  • FIG. 14 shows a round configuration in 4x4 NSST composed of Givens rotation layer and permutations as an embodiment to which the present invention is applied.
  • Givens rotation layers are sequentially processed in the case of 4 ⁇ 4 NSST. As shown in FIG. 14, output data for one Givens rotation layer is transferred to input data for the next Givens rotation layer through i.e.shuffling.
  • the patterns to be substituted are regularly determined.
  • 4 ⁇ 4 NSST four Givens rotating layers and corresponding substitutions are combined to form a round.
  • the Givens rotation layers and permutations applied in the forward NSST are performed in the reverse order, and the rotation is performed by taking a negative value for the angle of each Givens rotation.
  • FIG. 15 is a flowchart to design a forward DST7 having a length of 16 using a Discrete Fourier Transform (DFT) as an embodiment to which the present invention is applied.
  • DFT Discrete Fourier Transform
  • Example 1 Design and Implementation of a DST7 of Length 16
  • the present invention provides specific embodiments of designing DST7 using DFT. Embodiments of the present invention can be utilized in the design of the DCT8, it can be applied to the MTS configuration.
  • the signal (information) transmitted between the blocks shown in the flowchart of FIG. 15 may be a scalar value or may have a vector form.
  • DST7_B16 DST7 of length 16
  • forward DST7 is denoted as Forward DST7_B16
  • inverse DST7 is denoted as Inverse DST7_B16.
  • the input data is x [0 ... 15]
  • the final output data may be expressed as y [0 ... 15].
  • the encoder When the input data x [0... 15] is input, the encoder performs pre-processing on the forward DST7 having a length of 16 (S1510).
  • the encoder may apply a DFT to the output w [0 ... 15] in step S1510 (S1520).
  • step S1520 applying the DFT will be described in detail later with reference to FIGS. 17 to 19.
  • the encoder may perform post-processing on the output z [0 ... 15] of step S1520 and output the final output data y [0 ... 15] (S1530). .
  • FIG. 16 is a flowchart to design an inverse DST7 having a length of 16 using a Discrete Fourier Transform (DFT) as an embodiment to which the present invention is applied.
  • DFT Discrete Fourier Transform
  • the input data may be x [0 ... 15]
  • the final output data may be expressed as y [0 ... 15].
  • the decoder When the input data x [0... 15] is input, the decoder performs pre-processing on the inverse DST7 of length 16 (S1610).
  • the decoder may apply a DFT to the output of step S1610 (S1620).
  • S1620 step of applying the DFT will be described in detail later with reference to FIGS. 17 to 19.
  • the decoder may perform post-processing on the output of step S1620 and output the final output data y [0 ... 15] (S1630).
  • FIGS. 17 to 19 illustrate embodiments to which the present invention is applied and show a flowchart of applying the xDST7_FFT_B16 function of FIGS. 15 and 16.
  • src [0 ... 15] is input to the xDST7_FFT3 block and src_FFT11 [0 ... 15] is output (S1710).
  • the output src_FFT11 [0 ... 15] may be transmitted by being divided into two partial signals.
  • src_FFT11 [0 ... 4] may be delivered in an xDST7_FFT11_type1 block
  • src_FFT11 [5 ... 15] may be delivered in an xDST7_FFT11_type2 block.
  • the xDST7_FFT11_type1 block receives src_FFT11 [0 ... 4] and outputs dst [0 ... 4] (S1720).
  • the xDST7_FFT11_type2 block receives src_FFT11 [5 ... 15] and outputs dst [5 ... 15] (S1730).
  • the implementation of the xDST7_FFT11_type1 block is described in detail in FIG. 18, and the implementation of the xDST7_FFT11_type2 block is described in detail in FIG. 19.
  • src [0 ... 4] is input to the xDST7_FFT11_half1 block and dst_half1 [0 ... 4] is output (S1810).
  • the output dst_half1 [0 ... 4] is input to the xDST7_FFT11_type1 block and outputs dst [0 ... 4] (S1820).
  • src [0 ... 10] may be divided into two partial signals and transmitted.
  • src [0 ... 4] may be delivered in an xDST7_FFT11_half1 block
  • src [5 ... 10] may be delivered in an xDST7_FFT11_half2 block.
  • the xDST7_FFT11_half1 block receives src [0 ... 4] and outputs dst_half1 [0 ... 4] (S1910).
  • the xDST7_FFT11_half2 block receives src [5 ... 10] and outputs dst_half2 [0 ... 5] (S1920).
  • the encoder / decoder may perform post-processing on the output of the step S1920 through the xDST7_FFT11_type2_Post_Processing block and output the final output data dst [0 ... 10] (S1930).
  • dst_half1 [0 ... 4] and dst_half2 [0 ... 5] are input in order from the left, which is an input parameter src_half1 [0 ... 4], src_half2 [ 0 ... 5] respectively. This will be described in detail in the table showing the operation of each block below.
  • FIGS. 15 and 16 may be interpreted in connection with the block diagrams of FIGS. 17 to 19.
  • FIGS. 15 to 19 The detailed operation of the functions of FIGS. 15 to 19 may be described by the following Tables 2 to 10.
  • the C3 value is Means a value This indicates that the multiplication coefficient is scaled by.
  • shift 10
  • DFT Discrete Fourier Transform
  • the present invention provides specific embodiments of designing DST7 using DFT. Embodiments of the present invention can be utilized in the design of the DCT8, it can be applied to the MTS configuration.
  • DST7_B32 DST7 of length 32
  • forward DST7 is denoted as Forward DST7_B32
  • inverse DST7 is denoted as Inverse DST7_B32.
  • the input data is x [0 ... 31]
  • the final output data may be expressed as y [0 ... 31].
  • the encoder performs pre-processing on the forward DST7 of length 32 when the input data x [0 ... 31] is input (S2010).
  • the encoder may apply a DFT to the output w [0 ... 31] of the step S2010 (S2020).
  • the step S2020 applying the DFT will be described in detail later with reference to FIGS. 22 to 24.
  • the encoder may perform post-processing on the output z [0 ... 31] of the step S2020 and output the final output data y [0 ... 31] (S2030). .
  • FIG. 21 is a flowchart to design an inverse DST7 having a length of 32 using a Discrete Fourier Transform (DFT) as an embodiment to which the present invention is applied.
  • DFT Discrete Fourier Transform
  • the input data may be x [0 ... 31]
  • the final output data may be expressed as y [0 ... 31].
  • the decoder When the input data x [0... 31] is input, the decoder performs pre-processing on the inverse DST7 having a length of 32 (S2110).
  • the decoder may apply a DFT to the output w [0 ... 31] of the step S2110 (S2120).
  • S2120 step of applying the DFT will be described in detail later with reference to FIGS. 22 to 24.
  • the decoder may perform post-processing on the output z [0 ... 31] of the step S2120 and output the final output data y [0 ... 31] (S2130). .
  • 22 to 24 illustrate embodiments to which the present invention is applied and show a flowchart of applying the xDST7_FFT_B16 function of FIGS. 15 and 16.
  • src [0 ... 31] is input to the xDST7_FFT5 block and src_FFT13 [0 ... 31] is output (S2210).
  • the output src_FFT13 [0 ... 31] may be transmitted by being divided into three partial signals.
  • src_FFT13 [0 ... 5] is passed to xDST7_FFT13_type1 block
  • src_FFT13 [6 ... 18] is passed to xDST7_FFT13_type2 block
  • src_FFT13 [19 ... 31] is passed to another xDST7_FFT13_type2 block.
  • the xDST7_FFT13_type1 block receives src_FFT13 [0 ... 5] and outputs dst [0 ... 5] (S2220).
  • the xDST7_FFT13_type2 block receives src_FFT13 [6 ... 18] and outputs dst [6 ... 18] (S2230).
  • the xDST7_FFT13_type2 block receives src_FFT13 [19 ... 31] and outputs dst [19 ... 31] (S2240).
  • the implementation of the xDST7_FFT13_type1 block is described in detail in FIG. 23, and the implementation of the xDST7_FFT13_type2 block is described in detail in FIG. 24.
  • src [0 ... 5] is input to the xDST7_FFT13_half1 block and dst_half1 [0 ... 5] is output (S2310).
  • the output dst_half1 [0 ... 5] is input to the xDST7_FFT13_type1_Post_Processing block and outputs dst [0 ... 5] (S2320).
  • src [0 ... 12] may be transmitted by being divided into two partial signals.
  • src [0 ... 5] may be delivered in an xDST7_FFT13_half1 block
  • src [6 ... 12] may be delivered in an xDST7_FFT13_half2 block.
  • the xDST7_FFT13_half1 block receives src [0 ... 5] and outputs dst_half1 [0 ... 5] (S2410).
  • the xDST7_FFT13_half2 block receives src [6 ... 12] and outputs dst_half2 [0 ... 6] (S2420).
  • the encoder / decoder may perform post-processing on the outputs of the steps S2410 and S2420 through the xDST7_FFT13_type2_Post_Processing block and output the final output data dst [0 ... 12] (S1930).
  • src_FFT13 [6 ... 18] or src_FFT13 [19 ... 31] of FIG. 22 corresponds to src [0 ... 12] of FIG.
  • src [0] src_FFT13 [6]
  • src [1] src_FFT13 [7]
  • src [12] src_FFT13 [18].
  • dst_half1 [0 ... 5] and dst_half2 [0 ... 6] are input in order from the left, which is an input parameter src_half1 [0 ... 5], src_half2 [ 0 ... 6] respectively. This will be described in detail in the table showing the operation of each block below.
  • FIGS. 20 and 21 may be interpreted in connection with the block diagrams of FIGS. 22 to 24.
  • FIGS. 20 to 24 Detailed operations of the functions of FIGS. 20 to 24 may be described by the following Tables 11 to 18.
  • the flow charts of FIGS. 20-21 can be used for 32 rows (or columns).
  • FIG. 25 is a flowchart to design a forward DST7 having a length of 8 by using a Discrete Fourier Transform (DFT) as an embodiment to which the present invention is applied.
  • DFT Discrete Fourier Transform
  • the present invention provides specific embodiments of designing DST7 using DFT. Embodiments of the present invention can be utilized in the design of the DCT8, it can be applied to the MTS configuration.
  • DST7_B8 DST7 of length 8
  • forward DST7 is denoted by Forward DST7_B8
  • inverse DST7 is denoted by Inverse DST7_B8.
  • the input data is x [0 ... 7]
  • the final output data can be described as y [0 ... 7].
  • the encoder When the input data x [0 ... 7] is input, the encoder performs pre-processing on the forward DST7 of length 8 (S2510).
  • the encoder may apply a DFT to the output (w [0 ... 7]) of the step S2510 (S2520).
  • S2520 step of applying the DFT will be described in detail later with reference to FIGS. 27 to 28.
  • the encoder may perform post-processing on the output z [0 ... 7] of the step S2520 and output the final output data y [0 ... 7] (S2530). .
  • FIG. 26 is a flowchart to design an inverse DST7 having a length of 8 using a Discrete Fourier Transform (DFT) as an embodiment to which the present invention is applied.
  • DFT Discrete Fourier Transform
  • the input data may be x [0 ... 7]
  • the final output data may be expressed as y [0 ... 7].
  • the decoder When the input data x [0 ... 7] is input, the decoder performs pre-processing on the inverse DST7 of length 8 (S2610).
  • the decoder may apply a DFT to the output w [0 ... 7] in step S2610 (S2620).
  • S2620 step of applying the DFT will be described in detail later with reference to FIGS. 27 to 28.
  • the decoder may perform post-processing on the output z [0 ... 7] of step S2620 and output the final output data y [0 ... 7] (S2630). .
  • FIGS. 25 to 26 Detailed operations of the functions of FIGS. 25 to 26 may be described by the following Tables 19 to 23.
  • rnd_factor 1 ⁇ (shift-1) can be used.
  • the shift value is a value passed through a parameter when a function that applies DST7 to all rows or columns of a block is used.
  • rnd_factor 1 ⁇ (shift-1) can be used.
  • the shift value is a value passed through a parameter when a function that applies DST7 to all rows or columns of a block is used.
  • FIGS. 25-26 When applying DST7 in the horizontal (or vertical) direction for an 8x8 two-dimensional block, the flow charts of FIGS. 25-26 can be used for eight rows (or columns).
  • the DST7 implementation described in Embodiments 1 and 2 may be applied, and the DST7 implementation described in the third embodiment may be applied to the DST7 for the length 8.
  • the present invention is not limited thereto and may be applied differently.
  • the general matrix multiplication DST7 implementation may be applied.
  • NxN DST7 The matrix form of NxN DST7 may be expressed as in Equation 7 below.
  • Equation 7 is multiplied by transform coefficients to restore the original inputs. Matches the backward DST7 matrix.
  • the transpose matrix of Equation 7 is a forward DST7 matrix.
  • the forward DST7 and backward DST7 matrices are orthogonal, and their respective fundamental vectors have norm 1.
  • Equation 8 the relationship between DST7 and DFT may be expressed as Equation 8 below.
  • Equation 8 R is an Nx (2N + 1) matrix (number of rows x number of columns), Q is a (2N + 1) xN matrix, and P is an NxN matrix. Represents an NxN identity matrix, silver Indicates.
  • Equation 8 Means that after performing a DFT of length 2N + 1, only the imaginary part of the DFT result is taken. Equation 8 holds only when N is an even number.
  • the above Is entered as forward DST7 Is an N x 1 vector Is computed by (2N + 1) x 1 vector ( ) Is output, and this vector ( ) Means to perform 2N + 1 length DFT and then take only the imaginary part.
  • Equation 8 matrices P, Q, and R are rearranging of only N inputs and assigning their sign (+/-) so that the main computational part is 2N + 1 length DFT in forward DST7. (assigning).
  • N 2n
  • the reverse NxN DST7 coinciding with the forward DST6 may be expressed as a 2N + 1 length DFT as shown in Equation 9 below:
  • R is an Nx (2N + 1) matrix (number of rows x number of columns)
  • Q is a (2N + 1) xN matrix
  • Equation 9 Means It is the same as the definition in Equation 8 except that is calculated.
  • N is an even number.
  • the same 2N + 1 length DFT as in the forward DST7 can be reused for the reverse DST7.
  • An even length trigonometric transform may be applied to the codec system to which the present invention is applied.
  • DFTs having lengths 17, 33, 65, and 129, respectively, are required from Equation (8).
  • 33-point DFT and 65-point DFT that can be applied to DST7 for lengths 8 and 16 may be represented by one-dimensional DFTs as shown in Equations 10 and 11, respectively.
  • Equation 12 shows a DFT equation for a general length N.
  • the length N may be used instead of the length 2N + 1 in the contents including Equations 10 and 11 for convenience of description. Accordingly, when applying the DFT through Equations 8 and 9, an appropriate notation transformation is required.
  • one-dimensional 33-point DFT and the one-dimensional 65-point DFT are also represented as equivalent two-dimensional DFTs through simple input / output data conversion, and the corresponding equations are shown in Equations 13 and 14 below.
  • n denotes an index to input data and k denotes an index to a transform coefficient.
  • n 1 , n 2 , k 1 , and k 2 may be introduced, and the relationship between them for the 33-point DFT and the 65-point DFT may be expressed as in Equations 15 and 16 below.
  • Equation 15 represents an index mapped to a 33-point DFT
  • Equation 16 represents an index mapped to a 65-point DFT.
  • Equations 17 and 18 The input and output data mapping between the one-dimensional DFT and the two-dimensional DFT by Equations 15 and 16 are given by Equations 17 and 18, respectively. From Equations 15 and 16, the present invention provides two index arguments. And As such, new input / output variables may be defined as in Equations 17 and 18.
  • Example 5-1 Indexing Method for 2D DFT constituting DST7
  • Equations 15 and 17 enable two-dimensional DFT, but the present invention is not limited thereto. That is, when the following Equation 19 is satisfied, two-dimensional DFTs such as Equations 13 and 14 may be formed.
  • Equation 19 may be applied. If K 1 , K 2 , K 3 , and K 4 satisfy the following Equation 20, Equation 19 The condition is satisfied.
  • Equation 21 In order to satisfy the other conditions of Equation 19, the relation of Equation 21 must be satisfied.
  • Equation 21 K 1 , K 2 , K 3 , and K 4 satisfying Equation 19 can be derived from Equation 20, thereby forming an equivalent two-dimensional DFT. possible For example, the following.
  • Equation 21 If the corresponding two-dimensional DFT is composed of K 1 , K 2 , K 3 , and K 4 derived from the symmetry of the input and output data and intermediate result values as in the above equations in the process of calculating the two-dimensional DFT, ) May occur.
  • length N ( , and The DFTs for s) may be calculated as a two-dimensional DFT as shown in Equation 22 by an index transformation (that is, a transformation between the one-dimensional index and the two-dimensional index) satisfying Equations 19 to 21.
  • Equation 22 By using the two-dimensional DFT form as shown in Equation 22, it is possible to calculate by decomposing into shorter DFTs, which can greatly reduce the amount of calculation compared to the equivalent one-dimensional DFT.
  • Equations 13 and 14 for a given n 2 , the present invention 3-point DFT and , and Perform 5-point DFT of.
  • Equation 23 The real part and the imaginary part of can be defined as in Equation 23 below.
  • input And output Can also be decomposed into real and imaginary parts, respectively.
  • the present invention is based on the input symmetries imposed on the first stage DFT (i.e. 3-point DFT for 33-point DFT, 5-point DFT for 65-point DFT).
  • First transformed data output You can see the relationships between them. This symmetry is provided by the P and Q matrices of Equations 8 or 9, which are described in Equations 25 and 26 below.
  • Equations 27 and 28 are as follows.
  • Equations 25 and 27 represent relationships in 3-point FFTs belonging to 33-point DFTs
  • Equations 26 and 28 represent relationships in 5-point FFTs belonging to 65-point DFTs.
  • Equation 29 Due to the input patterns of Case 2 in Equations 25 and 26, the present invention is shown in Equation 29 below. And Has a relationship between.
  • Equation 29 indices of an 11-point FFT (13-point FFT) The same relationship applies.
  • the present invention performs 3-point FFT (5-point FFT) only when n 2 is in the range of [0, 5] ([0, 6]) due to Equation 29, and thus associated The amount of calculation can be reduced.
  • Equation 29 Due to the symmetry present in the first stage outputs (Equation 29), the outputs calculated from the outer loop (second stage FFT) in Equations 13 and 14 are arranged symmetrically, which can reduce the amount of computation. have.
  • the input pattern of the outer loop (second step FFT) is represented by the following equations (30) to (33).
  • Equations 30 and 32 represent input symmetries that occur in the 11-point FFT belonging to the 33-point FFT.
  • Equations 31 and 33 represent input symmetries that occur in a 13-point FFT belonging to a 65-point FFT.
  • another symmetry occurs among the input sets of the 11-point FFT (13-point FFT), which enables output recovery for the iteration from one of the previous iterations.
  • Equation 34 the input symmetries present in the iterative process may be expressed as in Equation 34:
  • k 1 has a range of [0, 2] ([0, 4]).
  • an 11-point FFT (at a 65-point FFT)
  • the effective number of iterations of the 15-point FFT) can be reduced from 3 (5) to 2 (3).
  • the present invention can take only imaginary parts of the outputs from the 33-point FFT (65-point FFT), so that the output pattern of each case in Equation 34 is Equation 35 to 38 can be represented.
  • Equations 35 and 37 represent output symmetry in the 11-point FFT belonging to the 33-point FFT
  • equations 36 and 38 represent the output symmetry in the 13-point FFT belonging to the 65-point FFT.
  • FIG. 27 to 28 are embodiments to which the present invention is applied, and FIG. 27 shows a block diagram of 16x16 DST7 with 33-point DFT and FIG. 28 shows a block diagram of 32x32 DST7 with 65-point DFT.
  • Equations for a general one-dimensional DFT are given as Equations 7, 8 for 33-point DFT and 65-point DFT, respectively.
  • equations for the general two-dimensional DFT corresponding to the 33-point one-dimensional DFT and the 65-point one-dimensional DFT are given by Equations 13 and 14, respectively.
  • the first step DFT is a 3-point DFT or a 5-point DFT.
  • a general DFT equation for the first stage DFT is as follows.
  • Equation 40 The simplified 3-point DFT Type 1 is given by Equation 40 below.
  • the equation for the simplified 5-point DFT Type 1 is obtained in the same manner as in Equation 41.
  • the multiplication 2 shown in Equations 40 and 41 can be processed by a left shift operation, it is not counted as a multiplication.
  • the simplified 3-point DFT Type 2 may be implemented through Equation 39.
  • the second step DFT is an 11-point DFT or a 13-point DFT.
  • a general DFT equation for the second step DFT is given by Equation 42 below.
  • Case 1 of Equation 34 and Equation 35 correspond to the simplified 11-point DFT Type 1 of FIG. 27.
  • Case 1 of Equation 34 and Equation 36 correspond to the simplified 13-point DFT Type 1 of FIG. 28.
  • the simplified 11-point DFT Type 1 requires 5 multiplications
  • the simplified 13-point DFT Type 1 requires 6 multiplications.
  • Equation 44 a simplified 11-point DFT Type 2 and a simplified 13-point DFT Type 2 may be obtained as in Equation 44 below.
  • Equation 44 10 multiplications are required for the simplified 11-point DFT Type 2, and 12 multiplications are required for the simplified 13-point DFT Type 2.
  • Equations 43 and 44 since the n 2 index increases only to (N 2 -1) / 2, the value of i is limited to (N 2 -1) / 2 in the last two cases of Equation 45.
  • Each coefficient may be approximated in an integer form through scaling and rounding, and since the input data of the DST7 is residual data in an integer form, all related calculations may be performed by integer arithmetic. Of course, the intermediate result values will also be scaled values, so it is necessary to apply down scaling appropriately in each calculation step or output step.
  • the cosine and sine values are referenced , , , Therefore, the reference order of the coefficient values may vary according to k 1 and k 2 values.
  • Simplified 3-point DFT Type 1 and Simplified 3-point DFT Type in FIGS. 27 and 28 through the symmetry of the index transformations shown in Equations 15 and 16 and the input data shown in Equations 25 and 26.
  • Simplified 5-point DFT Type 1 and Simplified 5-point DFT Type 2 blocks may receive corresponding data, respectively, and some data may be input after the sign is converted due to the symmetry of Equations 25 and 26 above.
  • the Simplified 3-point DFT Type 2 of FIG. 27 and the Simplified 5-point DFT Type 2 of FIG. 28 are calculated through Equation 39. More specifically, it corresponds to the case where n 2 ⁇ 0 in Equation 39, and In many cases, the absolute value is the same as the value of n 1 changes. Therefore, as in Equation 39, when the value of n 1 increases from 0 to N 1 -1, N 1 multiplication is not necessary.
  • n 2 ⁇ 0 in Equation 39 that is, in the case of Simplified 3-point DFT Type 2 of FIG. 27 and Simplified 5-point DFT Type 2 of FIG. 28
  • Equation 46 As in 46 above or Since the value is a floating-point number whose absolute value is less than or equal to 1, multiplying the value of A produces an integer or floating-point number with sufficient accuracy.
  • the last 1 / B multiplied by Equation 46 may be calculated only by a shift operation according to the B value. More specific details will be described in Example 7.
  • Equations 47 and 48 are obtained.
  • Equation 49 Since C can be multiplied by C, integer or fixed-point arithmetic can be applied. Considering the scaling value A / B multiplied by Equation 46, as shown in Equation 49, one of the final result data The total scaling value to be multiplied by Becomes Further, calculated from Equation 46 The value can be directly applied to the input as in Equation 49 above.
  • Equation 50 as in Equation 49, and You can see that C multiplied by.
  • integer or floating point operations can be used to multiply cosine and sine values.
  • Equation 49 when the A / B value multiplied by Equation 46 and A / 2B multiplied by Equation 47 and E48 are taken together, the second Equation 50 is obtained. If defined as in Equation 50, a value obtained through Equations 46 to 48 can be used as the input data of Equation 50.
  • Equation 50 Possible k 2 values in Equation 50 range from 0 to 10 for Simplified 11-point DFT Type 2 and from 0 to 12 for Simplified 13-point DFT Type 2. Due to the symmetry fundamentally present in the cosine and sine values, the following equation (51) is established.
  • Equation 51 N 2 value for a in Equation 51
  • Simplified 11-point DFT Type 2 is a Simplified 11 and 13-point DFT on the N 2 value for Type 2, 13. Definitions of all identifiers appearing in Equation 51 are the same as in Equation 50.
  • Equation 51 About You only need to calculate for the range of, About You only need to calculate for.
  • Equation 49 the symmetry of k 2 You only need to calculate for.
  • Equation 46 may be expressed as Equation 52 below.
  • Is Multiply the A value by to a sufficiently large value and round it up so that the cosine or sine value can be transformed into a scaled integer value while maintaining the accuracy of the value.
  • a power of 2 can be used (2 n ), for example, in the following equation (53). or Can be approximated.
  • Equation 53 round refers to a rounding operator, but any rounding method for integerization may be used, but a conventional rounding method of rounding based on 0.5 may be used.
  • Equation 52 multiplying 1 / B (that is, dividing by B) may be implemented as a right shift operation when B is a power of two.
  • B 2 m
  • multiplication of 1 / B can be approximated as shown in Equation 54 below.
  • rounding may be considered as in Equation 54, but the present invention is not limited thereto.
  • the value A to be multiplied as in Equation 53 does not necessarily have to be a power of two. Especially, If the scaling factor of the form needs to be further multiplied, it can be reflected in the A value.
  • an approximation method for multiplying A and an approximation method for multiplying 1 / B may also be applied to Equations 47 to 51.
  • Table 24 An example of an approximate implementation of the scaling factor product in DST7 for lengths 8, 16, and 32 is shown in Table 24.
  • A, B, C and D appearing in Table 24 are the same as A, B, C and D appearing in Equations 46 to 51, and the shift is a value introduced as an argument to the DST7 function after conversion (or before inverse conversion). It may be a value determined according to the method of performing quantization (or inverse quantization) performed in the).
  • Table 25 shows an example in which scaling values different from those in Table 24 are applied. That is, the scaling value multiplied by 1/4 was used for the scaling in Table 24.
  • FIG. 29 is an embodiment to which the present invention is applied and shows an encoding flowchart of performing a forward discrete sine transform-7 (DST7) and a forward discrete cosine transform-8 (DCT8) by a discrete fourier transform (DFT).
  • DST7 forward discrete sine transform-7
  • DCT8 forward discrete cosine transform-8
  • the encoder may determine (or select) a horizontal transform and / or a vertical transform based on at least one of a prediction mode, a block shape, and / or a block size of the current block (S2910).
  • the candidate for horizontal transformation and / or vertical transformation may include at least one of the embodiments of FIG. 6.
  • the encoder may determine an optimal horizontal transformation and / or an optimal vertical transformation through rate distortion optimization.
  • the optimal horizontal transform and / or the optimal vertical transform may correspond to one of a plurality of transform combinations, and the plurality of transform combinations may be defined by a transform index.
  • the encoder may signal a transform index corresponding to the optimal horizontal transform and / or the optimal vertical transform (S2920).
  • a transform index corresponding to the optimal horizontal transform and / or the optimal vertical transform S2920.
  • other embodiments described herein may be applied to the conversion index.
  • it may include at least one of the embodiments of FIG. 6.
  • a horizontal transform index for the optimal horizontal transform and a vertical transform index for the optimal vertical transform may be signaled independently.
  • the encoder may perform a forward transformation in the horizontal direction with respect to the current block by using the optimal horizontal transformation (S2930).
  • the current block may mean a transform block
  • the optimal horizontal transform may be forward DCT8.
  • the encoder may perform a forward transformation in the vertical direction with respect to the current block by using the optimal vertical transformation.
  • the optimal vertical transformation may be forward DST7, and the forward DST7 may be designed as a DFT.
  • the vertical conversion is performed after the horizontal conversion, but the present invention is not limited thereto. That is, vertical transformation may be performed first, and then horizontal transformation may be performed.
  • the combination of the horizontal transform and the vertical transform may include at least one of the embodiments of FIG. 6.
  • the encoder may generate a transform coefficient block by performing quantization on the current block (S2950).
  • the encoder may generate a bitstream by performing entropy encoding on the transform coefficient block.
  • FIG. 30 illustrates a decoding flowchart of performing a reverse discrete sine transform-7 (DST7) and a reverse cosine transform-8 (DCT7) by a discrete fourier transform (DFT) according to an embodiment to which the present invention is applied.
  • DST7 reverse discrete sine transform-7
  • DCT7 reverse cosine transform-8
  • DFT discrete fourier transform
  • the decoder may obtain a transform index from the bitstream (S3010).
  • a transform index from the bitstream (S3010).
  • other embodiments described herein may be applied to the conversion index.
  • it may include at least one of the embodiments of FIG. 6.
  • the decoder may induce a horizontal transform and a vertical transform corresponding to the transform index (S3020).
  • the candidate for the horizontal transform and / or the vertical transform may include at least one of the embodiments of FIG. 6.
  • steps S3010 and S3020 are an embodiment, and the present invention is not limited thereto.
  • the decoder may induce a horizontal transform and a vertical transform based on at least one of a prediction mode, a block shape, and / or a block size of the current block.
  • the transform index may include a horizontal transform index corresponding to a horizontal transform and a vertical transform index corresponding to a vertical transform.
  • the decoder may entropy decode the bitstream to obtain a transform coefficient block, and perform inverse quantization on the transform coefficient block (S3030).
  • the decoder may perform inverse transformation in the vertical direction on the inverse quantized transform coefficient block using the vertical transformation (S3040).
  • the vertical transformation may correspond to DST7. That is, the decoder may apply backward DST7 to the dequantized transform coefficient block.
  • the present invention provides a method of designing forward DST7 and / or reverse DST7 as a Discrete Fourier Transform (DFT).
  • DFT Discrete Fourier Transform
  • the decoder may implement DST7 through one-dimensional DFT or two-dimensional DFT.
  • the decoder may implement DST7 by integer operation only by applying various scaling methods.
  • the decoder may design DST7 having lengths of 8, 16, and 32 through a method of implementing DST7 using DFT and a method of implementing DST7 only by integer arithmetic.
  • the decoder may induce a transform combination corresponding to a transform index and perform inverse transform in the vertical or horizontal direction with respect to the current block using DST7 or DCT8.
  • the transform combination may include a horizontal transform and a vertical transform, and the horizontal transform and the vertical transform may correspond to either the DST7 or the DCT8.
  • a 33-point Discrete Fourier Transform (DFT) is applied to the DST7, dividing into two partial vector signals for one row or one column of the DST7; And applying 11-point DFT type 1 or 11-point DFT type 2 to the two partial vector signals.
  • DFT Discrete Fourier Transform
  • the two partial vector signals are src [0 ... 4] and src [5 ... 15 ] Can be separated.
  • a 65-point Discrete Fourier Transform (DFT) is applied to the DST7, dividing into three partial vector signals for one row or one column of the DST7; And applying 13-point DFT type 1 or 13-point DFT type 2 to the three partial vector signals.
  • DFT Discrete Fourier Transform
  • the three partial vector signals are src [0 ... 5], src [6 ... 18 ] And src [19 ... 31].
  • 13-point DFT type 1 is applied to src [0 ... 5], and the src [6 ... 18] and src [19 ... 31 ] Can be applied to 13-point DFT type 2.
  • the one-dimensional 33-point DFT required for 16x16 DST7 and the one-dimensional 65-point DFT required for 32x32 DST7 can be resolved into equivalent two-dimensional DFTs with shorter DFTs. In this way, by executing DST7 by the DFT, it is possible to eliminate redundant calculations and design a low complexity DST7.
  • the decoder may perform inverse transformation in the horizontal direction by using the horizontal transformation (S3050).
  • the horizontal conversion may correspond to DCT8. That is, the decoder may apply reverse DCT8 to the dequantized transform coefficient block.
  • the horizontal transformation is applied after the vertical transformation is applied, but the present invention is not limited thereto. That is, the horizontal transformation may be applied first, and then the vertical transformation may be applied.
  • the combination of the horizontal transform and the vertical transform may include at least one of the embodiments of FIG. 6.
  • the decoder generates a residual block through step S3050, and generates a reconstructed block by adding the residual block and the prediction block.
  • the decoder may derive a residual sample (or residual sample array) of the current transform block by performing a transform process.
  • a residual sample or residual sample array
  • the description will be made mainly of the decoder, but the present invention is not limited thereto, and the conversion process according to the embodiment of the present invention may be substantially applied to the encoder.
  • the conversion process may take as input at least one or more of the following variables (or notations, parameters).
  • xTbY represents the horizontal coordinate of the upper left luma sample of the current luma transform block
  • yTbY represents the vertical coordinate of the upper left luma sample of the current luma transform block
  • variable hTbS representing the horizontal size (or width) of the current transform block
  • variable vTbS indicating the vertical size (or height) of the current transform block
  • the conversion process may output as an (hTbS) x (vTbS) residual sample array having elements r [x] [y].
  • the minimum value of the transform coefficient (coeffMin) is set to the minimum value of the luma component coefficient (CoeffMin Y ), and the maximum value of the transform coefficient (coeffMax) is the maximum value of the luma component coefficient (CoeffMax Y ). Can be set. Otherwise, the minimum value of the transform coefficient may be set to the minimum value CoeffMin C of the color difference component coefficients, and the maximum value of the transform coefficient may be set to the maximum value CoeffMax C of the color difference component coefficients.
  • the encoder / decoder is a horizontal direction used for the primary transform (or core transform) of the current transform block based on the MTS syntax (or syntax element) indicating whether MTS is applied to the current transform block. And / or a transformation type (or transformation kernel) in the vertical direction.
  • the derived transform type may be derived using at least one of a prediction mode of a current transform block, a width / height of the current transform block, the MTS syntax, or cIdx.
  • the present invention is not limited to this expression.
  • whether the MTS is applied or not may have the same meaning as whether to use a transform type other than a predetermined specific transform type (which may be referred to as a basic transform type or a default transform type).
  • a transform type other than the basic transform type eg, any one or a combination of two or more of the plurality of transform types
  • the basic transform type Can be used for this conversion.
  • the basic transformation type may be set (or defined) to DCT2.
  • an MTS flag syntax indicating whether MTS is applied to a current transform block and an MTS index syntax indicating a transform type applied to the current block when MTS is applied may be separately transmitted from an encoder to a decoder.
  • a syntax eg, an MTS index
  • a syntax (or syntax element) indicating a transform type applied to the current transform block (or unit) within the entire transform type group (or transform type set) including the aforementioned basic transform type is It can be sent from the encoder to the decoder.
  • a syntax (MTS index) indicating a transform type applied to the current transform block may include information on whether to apply MTS.
  • MTS index indicating a transform type applied to the current transform block
  • MTS index may be signaled without the MTS flag, and in this case, it may be interpreted that DCT2 is included in the MTS.
  • DCT2 is applied is described as not applying MTS. Nevertheless, the technical scope of the MTS is not limited to the definition.
  • the MTS may use at least two or more transform types.
  • a description will be given mainly on the case where a total of three conversion types, DCT2, DST7, and DCT8 are used, but the present invention is not limited thereto.
  • indices of 0 (DCT2), 1 (DST7), and 2 (DCT8) may be allocated to indicate the transform type.
  • the transform type when the MTS syntax value indicating whether MTS is applied to the current transform block is 0, the transform type may be set to 0. Otherwise, the conversion type can be derived according to the following Table 26. In other words, when the MTS syntax value is 0, the transform type may be set to 0, otherwise, the transform type may be set to 1 or 2 for each of the horizontal and vertical directions.
  • a syntax indicating whether to apply MTS may be parsed first. If MTS is not applied, the transform type of the current transform block may be determined to be zero. When MTS is applied, a syntax (or syntax element) indicating a transform type (TrType) with respect to the horizontal / vertical direction may be parsed. When MTS is applied, the transform type applied to the horizontal / vertical direction may be determined as 1 or 2.
  • a syntax ie, MTS index
  • a transform type applied to the current transform block within the entire transform type group including the basic transform type may be transmitted.
  • MTS index a syntax indicating a transform type applied to the current transform block within the entire transform type group including the basic transform type
  • MTS when the MTS index is 0, MTS may not be applied. In this case, the conversion type applied to the horizontal / vertical direction may be determined (or set) to zero. On the other hand, when the MTS index is not 0, MTS may be applied. In this case, according to the MTS index value as shown in Table 27, the conversion type applied to the horizontal / vertical direction may be determined (or set) to 1 or 2.
  • the (hTbS) x (vTbS) arrangement of the residual samples may be derived by the following method.
  • E [x] [y] represents the coefficient (or list) inversely transformed in the vertical direction.
  • the intermediate sample value (or intermediate transform coefficient value) after the inverse transform is performed in the vertical direction is a scaled e [x] [y] value of the minimum coefficient (coeffMin) of the predefined coefficient and the coefficient. It may be determined as a value clipped between the maximum value coeffMax.
  • R [x] [y] represents the coefficient (or list) inversely transformed in the horizontal direction.
  • One-dimensional conversion process according to an embodiment of the present invention can be applied in the horizontal or vertical direction.
  • the one-dimensional transformation process may input the following variables (or notations, parameters).
  • variable vTbS representing the vertical size (or height) of the scaled (or dequantized) transform coefficient (or transform block)
  • the one-dimensional conversion process may input the following variables (or notations, parameters).
  • variable hTbS indicating the horizontal size (or width) of the scaled (or dequantized) transform coefficient (or transform block)
  • the transformation matrix may be applied as follows according to the value of the transformation type.
  • the following equation 60 may be applied to the scaled transform coefficient list.
  • a predefined transform matrix may be applied.
  • the transformation matrix may be defined as shown in Table 28 below.
  • Equation 61 may be applied to the scaled transform coefficient list.
  • a predefined transform matrix may be applied.
  • the 4x4 transformation matrix may be defined as shown in Table 29 below.
  • an 8x8 transform matrix may be defined as shown in Table 30 below.
  • the 16 ⁇ 16 transform matrix may be defined as shown in Table 31 below.
  • the 32x32 transformation matrix may be defined as shown in Table 32 below.
  • the 4x4 transform matrix may be defined as shown in Table 33 below.
  • an 8x8 transform matrix may be defined as shown in Table 34 below.
  • the 16 ⁇ 16 transform matrix may be defined as shown in Table 35 below.
  • a 32x32 transform matrix may be defined as shown in Table 36 below.
  • sequence parameter set syntax is illustrated.
  • the encoder may signal a syntax element indicating whether MTS is available through the syntax parameter set.
  • the sequence parameter set is an example, and the present invention is not limited thereto.
  • the above-described syntax element may be signaled through a video parameter set, a picture parameter set, a slice header, and the like.
  • mts_intra_enabled_flag when mts_intra_enabled_flag is 1, it indicates that a syntax element (eg, mts_cu_flag, mts_tu_idx, mts_cu_idx) indicating whether MTS is applied may exist in the residual coding syntax or the transform coding syntax for the intra block.
  • mts_intra_enabled_flag indicates that a syntax element indicating whether MTS is applied is not present in the residual coding syntax or the transform coding syntax for the intra block.
  • mts_inter_enabled_flag 1
  • mts_inter_enabled_flag 0
  • mts_inter_enabled_flag 0
  • a syntax element indicating whether to apply MTS does not exist in the residual coding syntax or the transform coding syntax for the inter block.
  • a transform unit syntax structure as shown in Table 38 below may be defined.
  • the mts_cu_flag syntax element is parsed.
  • mts_cu_flag indicates whether to apply MTS to an associated transform block. When mts_cu_flag is 1, it indicates that MTS is applied to the residual sample of the current transform unit. When mts_cu_flag is 0, it indicates that MTS is not applied to the residual sample of the current transform unit.
  • the maxSizeMts variable represents the maximum size of a transform block to which MTS is applied.
  • a residual coding syntax structure as shown in Table 39 below may be defined.
  • mts_hor_mode indicates a transform type (or a transform kernel) applied to the residual sample along the horizontal direction of the current transform unit.
  • mts_hor_mode When mts_hor_mode is 0, this indicates that the DST7 transform kernel is applied to the residual sample along the horizontal direction of the current transform unit.
  • mts_hor_mode When mts_hor_mode is 1, it indicates that the DCT8 transform kernel is applied to the residual sample along the horizontal direction of the current transform unit.
  • mts_ver_mode indicates a transform type (or a transform kernel) applied to the residual sample along the vertical direction of the current transform unit.
  • mts_ver_mode When mts_ver_mode is 0, it indicates that the DST7 transform kernel is applied to the residual sample along the vertical direction of the current transform unit.
  • mts_ver_mode When mts_ver_mode is 1, it indicates that the DCT8 transform kernel is applied to the residual sample along the vertical direction of the current transform unit.
  • Embodiments of the present invention described above have been described separately for some embodiments for convenience of description, but the present invention is not limited thereto. That is, the above-described embodiments may be performed independently, or one or more embodiments may be combined and performed.
  • FIG. 31 is a flowchart illustrating a method of decoding a video signal based on multiple transform selection (MTS) according to an embodiment to which the present invention is applied.
  • MTS multiple transform selection
  • the decoder parses a first syntax element indicating whether the MTS is applied to an inverse transform of the current block (S3101).
  • the MTS indicates a transform mode using a transform type other than a default transform type predefined in the current block.
  • the decoder derives an inverse quantized transform coefficient array having the width and height of the current block by performing inverse quantization on the current block (S3102).
  • the decoder determines a vertical transform type applied to the vertical direction of the current block and a horizontal transform type applied to the horizontal direction based on the first syntax element (S3103).
  • the decoder derives a residual sample array having the width and height of the current block by performing inverse transform on the inverse quantized transform coefficient array using the vertical transform type and the horizontal transform type (S3104).
  • the basic transformation type may be set to DCT2, and the remaining transformation types other than the basic transformation type may be set to DST7 and DCT8.
  • the vertical transform type and the horizontal transform type are determined as the DCT2, and the first syntax element is determined by the current syntax element.
  • the vertical transform type and the horizontal transform type may be determined as one of the DST7 and the DCT8, respectively.
  • the method may further include parsing a second syntax element indicating whether the MTS is available for an intra coding block and a three syntax element indicating whether the MTS is available for an inter coding block, and the second syntax element.
  • the syntax element is 1, the first syntax element is present in the transform unit syntax for the intra coding block, and when the third syntax element is 1, the first syntax element is included in the transform unit syntax for the inter coding block. May exist.
  • the deriving of the residual sample array may include performing a vertical one-dimensional transform process for each column of the dequantized transform coefficient array using the vertical transform type; And performing a horizontal one-dimensional conversion process for each row of an intermediate sample array output by the one-dimensional conversion process for each column by using the horizontal conversion type.
  • the performing of the horizontal one-dimensional transformation process may further include clipping an intermediate sample value output by the one-dimensional transformation process for each column based on minimum and maximum values of predefined coefficients. It may include.
  • FIG. 32 is a diagram illustrating an apparatus for decoding a video signal based on multiple transform selection (MTS) according to an embodiment to which the present invention is applied.
  • MTS multiple transform selection
  • the video signal decoding apparatus implements the functions, processes, and / or methods proposed in FIGS. 4 to 31.
  • the apparatus may include a syntax element parser 3201, a dequantized transform coefficient derivator 3202, a transform type determiner 3203, and a residual sample derivator 3204.
  • the syntax element parsing unit 3201 parses a first syntax element indicating whether the MTS is applied to an inverse transform of the current block.
  • the MTS indicates a transform mode using a transform type other than a default transform type predefined in the current block.
  • the dequantized transform coefficient deriving unit 3202 derives an inverse quantized transform coefficient array having a width and a height of the current block by performing dequantization on the current block.
  • the transform type determiner 3203 determines a vertical transform type applied to the vertical direction of the current block and a horizontal transform type applied to the horizontal direction based on the first syntax element.
  • a residual sample derivator 3204 derives a residual sample array having the width and height of the current block by performing inverse transform on the inverse quantized transform coefficient array using the vertical transform type and the horizontal transform type. .
  • the basic transformation type may be set to DCT2, and the remaining transformation types other than the basic transformation type may be set to DST7 and DCT8.
  • the vertical transform type and the horizontal transform type are determined as the DCT2, and the first syntax element is determined by the current syntax element.
  • the vertical transform type and the horizontal transform type may be determined as one of the DST7 and the DCT8, respectively.
  • the syntax element parsing unit parses a second syntax element indicating whether the MTS is available for an intra coding block and a three syntax element indicating whether the MTS is available for an inter coding block and the second syntax element.
  • the syntax element is 1
  • the first syntax element is present in the transform unit syntax for the intra coding block
  • the third syntax element is 1, the first syntax element is included in the transform unit syntax for the inter coding block. May exist.
  • the residual sample derivator 3204 performs a vertical one-dimensional transform process for each column of the inverse quantized transform coefficient array using the vertical transform type, and uses the horizontal transform type.
  • the horizontal one-dimensional conversion process for each row of the intermediate sample array output by the one-dimensional conversion process for each column may be performed.
  • the residual sample derivator 3204 may clip the intermediate sample value output by the one-dimensional transformation process for each column based on the minimum and maximum values of predefined coefficients.
  • the video coding system can include a source device and a receiving device.
  • the source device may deliver the encoded video / image information or data to the receiving device through a digital storage medium or network in the form of a file or streaming.
  • the source device may include a video source, an encoding apparatus, and a transmitter.
  • the receiving device may include a receiver, a decoding apparatus, and a renderer.
  • the encoding device may be called a video / image encoding device, and the decoding device may be called a video / image decoding device.
  • the transmitter may be included in the encoding device.
  • the receiver may be included in the decoding device.
  • the renderer may include a display unit, and the display unit may be configured as a separate device or an external component.
  • the video source may acquire the video / image through a process of capturing, synthesizing, or generating the video / image.
  • the video source may comprise a video / image capture device and / or a video / image generation device.
  • the video / image capture device may include, for example, one or more cameras, video / image archives including previously captured video / images, and the like.
  • Video / image generation devices may include, for example, computers, tablets and smartphones, and may (electronically) generate video / images.
  • a virtual video / image may be generated through a computer or the like. In this case, the video / image capturing process may be replaced by a process of generating related data.
  • the encoding device may encode the input video / image.
  • the encoding apparatus may perform a series of procedures such as prediction, transform, and quantization for compression and coding efficiency.
  • the encoded data (encoded video / image information) may be output in the form of a bitstream.
  • the transmitter may transmit the encoded video / video information or data output in the form of a bitstream to the receiver of the receiving device through a digital storage medium or a network in the form of a file or streaming.
  • the digital storage medium may include various storage media such as USB, SD, CD, DVD, Blu-ray, HDD, SSD, and the like.
  • the transmission unit may include an element for generating a media file through a predetermined file format, and may include an element for transmission through a broadcast / communication network.
  • the receiver may extract the bitstream and transmit the extracted bitstream to the decoding apparatus.
  • the decoding apparatus may decode the video / image by performing a series of procedures such as inverse quantization, inverse transformation, and prediction corresponding to the operation of the encoding apparatus.
  • the renderer may render the decoded video / image.
  • the rendered video / image may be displayed through the display unit.
  • FIG. 34 shows a structure diagram of a content streaming system according to an embodiment to which the present invention is applied.
  • a content streaming system to which the present invention is applied may largely include an encoding server, a streaming server, a web server, a media storage, a user device, and a multimedia input device.
  • the encoding server compresses content input from multimedia input devices such as a smart phone, a camera, a camcorder, etc. into digital data to generate a bitstream and transmit the bitstream to the streaming server.
  • multimedia input devices such as smart phones, cameras, camcorders, etc. directly generate a bitstream
  • the encoding server may be omitted.
  • the bitstream may be generated by an encoding method or a bitstream generation method to which the present invention is applied, and the streaming server may temporarily store the bitstream in the process of transmitting or receiving the bitstream.
  • the streaming server transmits multimedia data to the user device based on a user request through the web server, and the web server serves as an intermediary for informing the user of what service there is.
  • the web server transmits it to a streaming server, and the streaming server transmits multimedia data to the user.
  • the content streaming system may include a separate control server.
  • the control server plays a role of controlling a command / response between devices in the content streaming system.
  • the streaming server may receive content from a media store and / or an encoding server. For example, when the content is received from the encoding server, the content may be received in real time. In this case, in order to provide a smooth streaming service, the streaming server may store the bitstream for a predetermined time.
  • Examples of the user device include a mobile phone, a smart phone, a laptop computer, a digital broadcasting terminal, a personal digital assistant (PDA), a portable multimedia player (PMP), navigation, a slate PC, Tablet PCs, ultrabooks, wearable devices (e.g., smartwatches, glass glasses, head mounted displays), digital TVs, desktops Computer, digital signage, and the like.
  • PDA personal digital assistant
  • PMP portable multimedia player
  • slate PC slate PC
  • Tablet PCs ultrabooks
  • wearable devices e.g., smartwatches, glass glasses, head mounted displays
  • digital TVs desktops Computer
  • digital signage digital signage
  • Each server in the content streaming system may operate as a distributed server, in which case data received from each server may be distributed.
  • the embodiments described herein may be implemented and performed on a processor, microprocessor, controller, or chip.
  • the functional units shown in each drawing may be implemented and performed on a computer, processor, microprocessor, controller, or chip.
  • the decoder and encoder to which the present invention is applied include a multimedia broadcasting transmitting and receiving device, a mobile communication terminal, a home cinema video device, a digital cinema video device, a surveillance camera, a video chat device, a real time communication device such as video communication, a mobile streaming device, Storage media, camcorders, video on demand (VoD) service providing devices, OTT video (Over the top video) devices, internet streaming service providing devices, three-dimensional (3D) video devices, video telephony video devices, and medical video devices. It can be used to process video signals or data signals.
  • the OTT video device may include a game console, a Blu-ray player, an Internet-connected TV, a home theater system, a smartphone, a tablet PC, a digital video recorder (DVR), and the like.
  • the processing method to which the present invention is applied can be produced in the form of a computer-executable program and stored in a computer-readable recording medium.
  • Multimedia data having a data structure according to the present invention can also be stored in a computer-readable recording medium.
  • the computer readable recording medium includes all types of storage devices and distributed storage devices for storing computer readable data.
  • the computer-readable recording medium may be, for example, a Blu-ray disc (BD), a universal serial bus (USB), a ROM, a PROM, an EPROM, an EEPROM, a RAM, a CD-ROM, a magnetic tape, a floppy disk, and an optical disc. It may include a data storage device.
  • the computer-readable recording medium also includes media embodied in the form of a carrier wave (for example, transmission over the Internet).
  • the bitstream generated by the encoding method may be stored in a computer-readable recording medium or transmitted through a wired or wireless communication network.
  • embodiments of the present invention may be implemented as a computer program product by a program code, the program code may be performed on a computer by an embodiment of the present invention.
  • the program code may be stored on a carrier readable by a computer.
  • Embodiments according to the present invention may be implemented by various means, for example, hardware, firmware, software, or a combination thereof.
  • an embodiment of the present invention may include one or more application specific integrated circuits (ASICs), digital signal processors (DSPs), digital signal processing devices (DSPDs), programmable logic devices (PLDs), FPGAs ( field programmable gate arrays), processors, controllers, microcontrollers, microprocessors, and the like.
  • ASICs application specific integrated circuits
  • DSPs digital signal processors
  • DSPDs digital signal processing devices
  • PLDs programmable logic devices
  • FPGAs field programmable gate arrays
  • processors controllers, microcontrollers, microprocessors, and the like.
  • an embodiment of the present invention may be implemented in the form of a module, procedure, function, etc. that performs the functions or operations described above.
  • the software code may be stored in memory and driven by the processor.
  • the memory may be located inside or outside the processor, and may exchange data with the processor by various known means.

Abstract

본 발명은, MTS(Multiple Transform Selection)를 기반으로 비디오 신호를 복호화하는 방법에 있어서, 현재 블록의 역변환에 상기 MTS가 적용되는지 여부를 나타내는 제1 신택스 요소(syntax element)를 파싱하는 단계, 여기서, 상기 MTS는 상기 현재 블록에 미리 정의된 기본 변환 타입(default transform type) 이외의 다른 변환 타입을 사용하는 변환 모드를 나타냄; 상기 현재 블록에 대하여 역양자화를 수행함으로써 상기 현재 블록의 너비(width) 및 높이(height)를 갖는(with) 역양자화된 변환 계수 배열을 유도하는 단계; 상기 제1 신택스 요소에 기초하여 상기 현재 블록의 수직 방향에 적용되는 수직 변환 타입 및 수평 방향에 적용되는 수평 변환 타입을 결정하는 단계; 및 상기 수직 변환 타입 및 상기 수평 변환 타입을 이용하여, 상기 역양자화된 변환 계수 배열에 대하여 역변환을 수행함으로써 상기 현재 블록의 너비 및 높이를 갖는 레지듀얼 샘플 배열을 유도하는 단계를 포함할 수 있다.

Description

영상의 부호화/복호화 방법 및 이를 위한 장치
본 발명은 영상의 부호화/복호화 방법 및 장치에 관한 것이며, 보다 구체적으로 MTS(Multiple Transform Selection)를 기반으로 변환/역변환을 수행하는 기술에 관한 것이다.
차세대 비디오 컨텐츠는 고해상도(high spatial resolution), 고프레임율(high frame rate) 및 영상 표현의 고차원화(high dimensionality of scene representation)라는 특징을 갖게 될 것이다. 그러한 컨텐츠를 처리하기 위해서는 메모리 저장(memory storage), 메모리 액세스율(memory access rate) 및 처리 전력(processing power) 측면에서 엄청난 증가를 가져올 것이다.
따라서, 차세대 비디오 컨텐츠를 보다 효율적으로 처리하기 위한 새로운 코딩 툴을 디자인할 필요가 있다. 특히, 변환(transform)을 적용할 때 부호화 효율과 복잡도 측면에서 훨씬 효율적인 변환을 설계할 필요가 있다.
본 발명은 비디오 압축을 위한 변환 커널에 대한 저복잡도의 연산 알고리즘을 제안하고자 한다.
본 발명은 저복잡도 DST7(Discrete Sine Transform-7) 을 설계하는 방법을 제안하고자 한다.
본 발명은 순방향 DST7 및 역방향 DST7을 DFT(Discrete Fourier Transform) 로 설계하는 방법을 제안하고자 한다.
본 발명은 DST7을 1차원 DFT 또는 2차원 DFT를 통해 구현하는 방법을 제안하고자 한다.
본 발명은 다양한 스케일링 방법을 적용하여 DST7을 정수 연산만으로 구현하는 방법을 제안하고자 한다.
본 발명은 DFT를 이용한 DST7 구현 방법과 정수 연산만으로 DST7을 구현하는 방법을 통해, 길이 8, 16, 32의 DST7을 설계하는 방법을 제안하고자 한다.
본 발명은 새로운 변환 디자인을 반영하기 위한 인코더/디코더 구조를 제안하고자 한다.
본 발명은 본 명세서에서 제안하는 실시예에 따른 변환 프로세스 전반을 제안하고자 한다.
본 발명의 일 양상은, MTS(Multiple Transform Selection)를 기반으로 비디오 신호를 복호화하는 방법에 있어서, 현재 블록의 역변환에 상기 MTS가 적용되는지 여부를 나타내는 제1 신택스 요소(syntax element)를 파싱하는 단계, 여기서, 상기 MTS는 상기 현재 블록에 미리 정의된 기본 변환 타입(default transform type) 이외의 다른 변환 타입을 사용하는 변환 모드를 나타냄; 상기 현재 블록에 대하여 역양자화를 수행함으로써 상기 현재 블록의 너비(width) 및 높이(height)를 갖는(with) 역양자화된 변환 계수 배열을 유도하는 단계; 상기 제1 신택스 요소에 기초하여 상기 현재 블록의 수직 방향에 적용되는 수직 변환 타입 및 수평 방향에 적용되는 수평 변환 타입을 결정하는 단계; 및 상기 수직 변환 타입 및 상기 수평 변환 타입을 이용하여, 상기 역양자화된 변환 계수 배열에 대하여 역변환을 수행함으로써 상기 현재 블록의 너비 및 높이를 갖는 레지듀얼 샘플 배열을 유도하는 단계를 포함할 수 있다.
바람직하게, 상기 기본 변환 타입은 DCT2로 설정되고, 상기 기본 변환 타입 이외의 나머지 변환 타입은 DST7 및 DCT8로 설정될 수 있다.
바람직하게, 상기 제1 신택스 요소가 상기 현재 블록의 역변환에 상기 MTS가 적용되지 않음을 나타내는 경우, 상기 수직 변환 타입 및 상기 수평 변환 타입은 상기 DCT2로 결정되고, 상기 제1 신택스 요소가 상기 현재 블록의 역변환에 상기 MTS가 적용됨을 나타내는 경우, 상기 수직 변환 타입 및 상기 수평 변환 타입은 각각 상기 DST7 및 상기 DCT8 중 어느 하나로 결정될 수 있다.
바람직하게, 인트라 코딩 블록에 대하여 상기 MTS가 이용 가능한지 여부를 나타내는 제2 신택스 요소 및 인터 코딩 블록에 대하여 상기 MTS가 이용 가능한지 여부를 나타내는 3 신택스 요소를 파싱하는 단계를 더 포함하고, 상기 제2 신택스 요소가 1인 경우 상기 인트라 코딩 블록에 대한 변환 유닛 신택스에 상기 제1 신택스 요소가 존재하고, 상기 제3 신택스 요소가 1인 경우 상기 인터 코딩 블록에 대한 변환 유닛 신택스에 상기 제1 신택스 요소가 존재할 수 있다.
바람직하게, 상기 레지듀얼 샘플 배열을 유도하는 단계는, 상기 수직 변환 타입을 이용하여 상기 역양자화된 변환 계수 배열의 각각의 열에 대한 수직 방향의 일차원 변환 프로세스를 수행하는 단계; 및 상기 수평 변환 타입을 이용하여 상기 각각의 열에 대한 일차원 변환 프로세스에 의해 출력된 중간 샘플 배열(intermediate sample array)의 각각의 행에 대한 수평 방향의 일차원 변환 프로세스를 수행하는 단계를 더 포함할 수 있다.
바람직하게, 상기 수평 방향의 일차원 변환 프로세스를 수행하는 단계는, 상기 각각의 열에 대한 일차원 변환 프로세스에 의해 출력된 중간 샘플 값을 미리 정의된 계수의 최소값 및 최대값에 기초하여 클리핑하는 단계를 더 포함할 수 있다.
본 발명의 다른 일 양상은, MTS(Multiple Transform Selection)를 기반으로 비디오 신호를 복호화하는 장치에 있어서, 현재 블록의 역변환에 상기 MTS가 적용되는지 여부를 나타내는 제1 신택스 요소(syntax element)를 파싱하는 신택스 요소 파싱부, 여기서, 상기 MTS는 상기 현재 블록에 미리 정의된 기본 변환 타입(default transform type) 이외의 다른 변환 타입을 사용하는 변환 모드를 나타냄; 상기 현재 블록에 대하여 역양자화를 수행함으로써 상기 현재 블록의 너비(width) 및 높이(height)를 갖는(with) 역양자화된 변환 계수 배열을 유도하는 역양자화된 변환 계수 유도부; 상기 제1 신택스 요소에 기초하여 상기 현재 블록의 수직 방향에 적용되는 수직 변환 타입 및 수평 방향에 적용되는 수평 변환 타입을 결정하는 변환 타입 결정부; 및 상기 수직 변환 타입 및 상기 수평 변환 타입을 이용하여, 상기 역양자화된 변환 계수 배열에 대하여 역변환을 수행함으로써 상기 현재 블록의 너비 및 높이를 갖는 레지듀얼 샘플 배열을 유도하는 레지듀얼 샘플 유도부를 포함할 수 있다.
바람직하게, 상기 기본 변환 타입은 DCT2로 설정되고, 상기 기본 변환 타입 이외의 나머지 변환 타입은 DST7 및 DCT8로 설정될 수 있다.
바람직하게, 상기 제1 신택스 요소가 상기 현재 블록의 역변환에 상기 MTS가 적용되지 않음을 나타내는 경우, 상기 수직 변환 타입 및 상기 수평 변환 타입은 상기 DCT2로 결정되고, 상기 제1 신택스 요소가 상기 현재 블록의 역변환에 상기 MTS가 적용됨을 나타내는 경우, 상기 수직 변환 타입 및 상기 수평 변환 타입은 각각 상기 DST7 및 상기 DCT8 중 어느 하나로 결정될 수 있다.
바람직하게, 상기 신택스 요소 파싱부는 인트라 코딩 블록에 대하여 상기 MTS가 이용 가능한지 여부를 나타내는 제2 신택스 요소 및 인터 코딩 블록에 대하여 상기 MTS가 이용 가능한지 여부를 나타내는 3 신택스 요소를 파싱하고, 상기 제2 신택스 요소가 1인 경우 상기 인트라 코딩 블록에 대한 변환 유닛 신택스에 상기 제1 신택스 요소가 존재하고, 상기 제3 신택스 요소가 1인 경우 상기 인터 코딩 블록에 대한 변환 유닛 신택스에 상기 제1 신택스 요소가 존재할 수 있다.
바람직하게, 상기 레지듀얼 샘플 유도부는, 상기 수직 변환 타입을 이용하여 상기 역양자화된 변환 계수 배열의 각각의 열에 대한 수직 방향의 일차원 변환 프로세스를 수행하고, 상기 수평 변환 타입을 이용하여 상기 각각의 열에 대한 일차원 변환 프로세스에 의해 출력된 중간 샘플 배열(intermediate sample array)의 각각의 행에 대한 수평 방향의 일차원 변환 프로세스를 수행할 수 있다.
바람직하게, 상기 레지듀얼 샘플 유도부는, 상기 각각의 열에 대한 일차원 변환 프로세스에 의해 출력된 중간 샘플 값을 미리 정의된 계수의 최소값 및 최대값에 기초하여 클리핑할 수 있다.
본 발명은, 저복잡도 DST7(Discrete Sine Transform-7) 을 설계하는 방법을 제공함으로써, 메모리 사용 및 연산 복잡도를 감소시킬 수 있다.
또한, 본 발명은 정지 영상 또는 동영상을 부호화할 때 순방향 DST7과 역방향 DST7을 DFT로 설계함으로써 FFT 알고리즘을 통해 DST7의 복잡도를 줄일 수 있다.
이와 같이, 새로운 저복잡도 연산 알고리즘을 통해 연산 복잡도를 감소시키고 코딩 효율을 향상시킬 수 있다.
도 1은 본 발명이 적용되는 실시예로서, 비디오 신호의 인코딩이 수행되는 인코더의 개략적인 블록도를 나타낸다.
도 2는 본 발명이 적용되는 실시예로서, 비디오 신호의 디코딩이 수행되는 디코더의 개략적인 블록도를 나타낸다.
도 3은 본 발명이 적용될 수 있는 실시예들로서, 도 3A는 QT(QuadTree, 이하 'QT'라 함), 도 3B는 BT(Binary Tree, 이하 'BT'라 함), 도 3C는 TT(Ternary Tree, 이하 'TT'라 함) 도 3D는 AT(Asymmetric Tree, 이하 'AT'라 함)에 의한 블록 분할 구조들을 설명하기 위한 도면이다.
도 4는 본 발명이 적용되는 실시예로서, 인코더 내의 변환 및 양자화부 (120/130), 역양자화 및 역변환부 (140/150)의 개략적인 블록도를 나타낸다.
도 5는 본 발명이 적용되는 실시예로서, 디코더 내의 역양자화 및 역변환부 (220/230)의 개략적인 블록도를 나타낸다.
도 6은 본 발명이 적용되는 실시예로서, MTS(Multiple Transform Selection)가 적용되는 변환 설정 그룹(transform configuration group)을 나타내는 표이다.
도 7은 본 발명이 적용되는 실시예로서, MTS(Multiple Transform Selection)가 수행되는 인코딩 과정을 나타내는 흐름도이다.
도 8은 본 발명이 적용되는 실시예로서, MTS(Multiple Transform Selection)가 수행되는 디코딩 과정을 나타내는 흐름도이다.
도 9는 본 발명이 적용되는 실시예로서, MTS 플래그 및 MTS 인덱스를 인코딩하는 과정을 설명하기 위한 흐름도이다.
도 10은 본 발명이 적용되는 실시예로서, MTS 플래그 및 MTS 인덱스에 기초하여 수평 변환 또는 수직 변환을 행 또는 열에 적용하는 디코딩 과정을 설명하기 위한 흐름도이다.
도 11은 본 발명이 적용되는 실시예로서, 변환 관련 파라미터에 기초하여 역변환을 수행하는 흐름도를 나타낸다.
도 12는 본 발명이 적용되는 실시예로서, NSST에서 인트라 예측 모드마다 변환 세트(transform set)를 할당하는 것을 보여주는 테이블이다.
도 13은 본 발명이 적용되는 실시예로서, 기븐스 회전(Givens rotation)에 대한 계산 플로우 다이어그램을 나타낸다.
도 14는 본 발명이 적용되는 실시예로서, 기븐스 회전 레이어(Givens rotation layer)와 치환(permutation)들로 구성된 4x4 NSST에서의 한 라운드 구성을 보여준다.
도 15는 본 발명이 적용되는 실시예로서, Discrete Fourier Transform(DFT)를 이용하여 길이 16의 forward DST7을 설계하는 흐름도를 나타낸다.
도 16은 본 발명이 적용되는 실시예로서, Discrete Fourier Transform(DFT)를 이용하여 길이 16의 inverse DST7을 설계하는 흐름도를 나타낸다.
도 17 내지 도 19는 본 발명이 적용되는 실시예들로서, 상기 도 15 및 도 16의 xDST7_FFT_B16 함수를 적용하는 흐름도를 나타낸다.
도 20은 본 발명이 적용되는 실시예로서, Discrete Fourier Transform(DFT)를 이용하여 길이 32의 forward DST7을 설계하는 흐름도를 나타낸다.
도 21은 본 발명이 적용되는 실시예로서, Discrete Fourier Transform(DFT)를 이용하여 길이 32의 inverse DST7을 설계하는 흐름도를 나타낸다.
도 22 내지 도 24는 본 발명이 적용되는 실시예들로서, 상기 도 15 및 도 16의 xDST7_FFT_B16 함수를 적용하는 흐름도를 나타낸다.
도 25는 본 발명이 적용되는 실시예로서, Discrete Fourier Transform(DFT)를 이용하여 길이 8의 forward DST7을 설계하는 흐름도를 나타낸다.
도 26은 본 발명이 적용되는 실시예로서, Discrete Fourier Transform(DFT)를 이용하여 길이 8의 inverse DST7을 설계하는 흐름도를 나타낸다.
도 27은 본 발명이 적용되는 실시예로서, 33-point DFT를 적용한 16x16 DST7 의 블록도를 나타낸다.
도 28은 본 발명이 적용되는 실시예로서, 65-point DFT를 적용한 32x32 DST7 의 블록도를 나타낸다.
도 29는 본 발명이 적용되는 실시예로서, 순방향 DST7(Discrete Sine Transform-7) 및 순방향 DCT8(Discrete Cosine Transform-8)을 DFT(Discrete Fourier Transform)로 수행하는 인코딩 흐름도를 나타낸다.
도 30은 본 발명이 적용되는 실시예로서, 역방향 DST7(Discrete Sine Transform-7) 및 역방향 DCT8 (Discrete Cosine Transform-8)을 DFT(Discrete Fourier Transform)로 수행하는 디코딩 흐름도를 나타낸다.
도 31은 본 발명이 적용되는 실시예에 따른 MTS(Multiple Transform Selection)를 기반으로 비디오 신호를 복호화하는 방법을 예시하는 흐름도이다.
도 32은 본 발명이 적용되는 실시예에 따른 MTS(Multiple Transform Selection)를 기반으로 비디오 신호를 복호화하는 장치를 예시하는 도면이다.
도 33는 본 발명이 적용되는 비디오 코딩 시스템을 나타낸다.
도 34는 본 발명이 적용되는 실시예로서, 컨텐츠 스트리밍 시스템 구조도를 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예의 구성과 그 작용을 설명하며, 도면에 의해서 설명되는 본 발명의 구성과 작용은 하나의 실시예로서 설명되는 것이며, 이것에 의해서 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
아울러, 본 발명에서 사용되는 용어는 가능한 한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어를 사용하여 설명한다. 그러한 경우에는 해당 부분의 상세 설명에서 그 의미를 명확히 기재하므로, 본 발명의 설명에서 사용된 용어의 명칭만으로 단순 해석되어서는 안 될 것이며 그 해당 용어의 의미까지 파악하여 해석되어야 함을 밝혀두고자 한다.
또한, 본 발명에서 사용되는 용어들은 발명을 설명하기 위해 선택된 일반적인 용어들이나, 유사한 의미를 갖는 다른 용어가 있는 경우 보다 적절한 해석을 위해 대체 가능할 것이다. 예를 들어, 신호, 데이터, 샘플, 픽쳐, 프레임, 블록 등의 경우 각 코딩 과정에서 적절하게 대체되어 해석될 수 있을 것이다. 또한, 파티셔닝(partitioning), 분해(decomposition), 스플리팅 (splitting) 및 분할(division) 등의 경우에도 각 코딩 과정에서 적절하게 대체되어 해석될 수 있을 것이다.
본 문서에서 MTS(Multiple Transform Selection, 이하 'MTS'라 함)라 함은 적어도 2개 이상의 변환 타입을 이용하여 변환을 수행하는 방법을 의미할 수 있다. 이는 AMT(Adaptive Multiple Transform) 또는 EMT (Explicit Multiple Transform)로도 표현될 수 있으며, 마찬가지로, mts_idx 도 AMT_idx, EMT_idx, tu_mts_idx, AMT_TU_idx, EMT_TU_idx, 변환 인덱스 또는 변환 조합 인덱스 등과 같이 표현될 수 있으며, 본 발명은 이러한 표현에 한정되지 않는다.
도 1은 본 발명이 적용되는 실시예로서, 비디오 신호의 인코딩이 수행되는 인코더의 개략적인 블록도를 나타낸다.
도 1을 참조하면, 인코더(100)는 영상 분할부(110), 변환부(120), 양자화부(130), 역양자화부(140), 역변환부(150), 필터링부(160), 복호 픽쳐 버퍼(DPB: Decoded Picture Buffer)(170), 인터 예측부(180), 인트라 예측부(185) 및 엔트로피 인코딩부(190)를 포함하여 구성될 수 있다.
영상 분할부(110)는 인코더(100)에 입력된 입력 영상(Input image)(또는, 픽쳐, 프레임)를 하나 이상의 처리 유닛으로 분할할 수 있다. 예를 들어, 상기 처리 유닛은 코딩 트리 유닛(CTU: Coding Tree Unit), 코딩 유닛(CU: Coding Unit), 예측 유닛(PU: Prediction Unit) 또는 변환 유닛(TU: Transform Unit)일 수 있다.
다만, 상기 용어들은 본 발명에 대한 설명의 편의를 위해 사용할 뿐이며, 본 발명은 해당 용어의 정의에 한정되지 않는다. 또한, 본 명세서에서는 설명의 편의를 위해, 비디오 신호를 인코딩 또는 디코딩하는 과정에서 이용되는 단위로써 코딩 유닛이라는 용어를 사용하지만, 본 발명은 그에 한정되지 않으며 발명 내용에 따라 적절하게 해석 가능할 것이다.
인코더(100)는 입력 영상 신호에서 인터 예측부(180) 또는 인트라 예측부(185)로부터 출력된 예측 신호(prediction signal)를 감산하여 잔여 신호(residual signal)를 생성할 수 있고, 생성된 잔여 신호는 변환부(120)로 전송된다.
변환부(120)는 잔여 신호에 변환 기법을 적용하여 변환 계수(transform coefficient)를 생성할 수 있다. 변환 과정은 쿼드트리(quadtree) 구조의 정사각형 블록, 바이너리트리(binarytree) 구조, 삼진트리(ternary) 구조 또는 비대칭 트리(asymmetric) 구조에 의해 분할된 블록(정사각형 또는 직사각형)에 적용될 수 있다.
상기 변환부(120)는 복수개의 변환(또는 변환 조합들)에 기초하여 변환을 수행할 수 있으며, 이러한 변환 방식을 MTS(Multiple Transform Selection) 라 부를 수 있다. 상기 MTS는 AMT(Adaptive Multiple Transform) 또는 EMT(Enhanced Multiple Transform)로 부를 수도 있다.
상기 MTS(또는 AMT, EMT)는 복수개의 변환(또는 변환 조합들)로부터 적응적으로 선택되는 변환(또는 변환 조합들)에 기초하여 수행되는 변환 방식을 의미할 수 있다.
상기 복수개의 변환(또는 변환 조합들)은 본 명세서의 도 6 에서 설명하는 변환(또는 변환 조합들)을 포함할 수 있다. 본 명세서에서, 상기 변환 또는 변환 타입은, 예를 들어 DCT-Type 2, DCT-II, DCT-2, DCT2 와 같이 표기할 수 있다.
상기 변환부(120)는 다음의 실시예들을 수행할 수 있다.
본 발명은 순방향 DST7 및 역방향 DST7을 DFT(Discrete Fourier Transform) 로 설계하는 방법을 제공한다.
상기 변환부(120)는 DST7을 1차원 DFT 또는 2차원 DFT를 통해 구현할 수 있다.
또한, 상기 변환부(120)는 다양한 스케일링 방법을 적용하여 DST7을 정수 연산만으로 구현할 수 있다.
또한, 상기 변환부(120)는 DFT를 이용한 DST7 구현 방법과 정수 연산만으로 DST7을 구현하는 방법을 통해, 길이 8, 16, 32의 DST7을 설계할 수 있다.
이에 대한 구체적인 실시예들은 본 명세서에서 보다 상세히 설명하도록 한다.
양자화부(130)는 변환 계수를 양자화하여 엔트로피 인코딩부(190)로 전송하고, 엔트로피 인코딩부(190)는 양자화된 신호(quantized signal)를 엔트로피 코딩하여 비트스트림으로 출력할 수 있다.
상기 변환부(120)와 상기 양자화부(130)는 별개의 기능 유닛으로 설명되지만, 본 발명은 이에 한정되지 않으며, 하나의 기능 유닛으로 결합될 수 있다. 상기 역양자화부(140)와 상기 역변환부(150)의 경우에도, 마찬가지로 하나의 기능 유닛으로 결합될 수 있다.
양자화부(130)로부터 출력된 양자화된 신호(quantized signal)는 예측 신호를 생성하기 위해 이용될 수 있다. 예를 들어, 양자화된 신호(quantized signal)는 루프 내의 역양자화부(140) 및 역변환부(150)를 통해 역양자화 및 역변환을 적용함으로써 잔여 신호를 복원할 수 있다. 복원된 잔여 신호를 인터 예측부(180) 또는 인트라 예측부(185)로부터 출력된 예측 신호(prediction signal)에 더함으로써 복원 신호(reconstructed signal)가 생성될 수 있다.
한편, 위와 같은 압축 과정에서 발생한 양자화 에러에 의해 블록 경계가 보이는 열화가 발생될 수 있다. 이러한 현상을 블록킹 열화(blocking artifacts)라고 하며, 이는 화질을 평가하는 중요한 요소 중의 하나이다. 이러한 열화를 줄이기 위해 필터링 과정을 수행할 수 있다. 이러한 필터링 과정을 통해 블록킹 열화를 제거함과 동시에 현재 픽쳐에 대한 오차를 줄임으로써 화질을 향상시킬 수 있게 된다.
필터링부(160)는 복원 신호에 필터링을 적용하여 이를 재생 장치로 출력하거나 복호 픽쳐 버퍼(170)에 전송한다. 복호 픽쳐 버퍼(170)에 전송된 필터링된 신호는 인터 예측부(180)에서 참조 픽쳐로 사용될 수 있다. 이처럼, 필터링된 픽쳐를 화면간 예측 모드에서 참조 픽쳐로 이용함으로써 화질 뿐만 아니라 부호화 효율도 향상시킬 수 있다.
복호 픽쳐 버퍼(170)는 필터링된 픽쳐를 인터 예측부(180)에서의 참조 픽쳐로 사용하기 위해 저장할 수 있다.
인터 예측부(180)는 복원 픽쳐(reconstructed picture)를 참조하여 시간적 중복성 및/또는 공간적 중복성을 제거하기 위해 시간적 예측 및/또는 공간적 예측을 수행한다. 여기서, 예측을 수행하기 위해 이용되는 참조 픽쳐는 이전 시간에 부호화/복호화 시 블록 단위로 양자화와 역양자화를 거친 변환된 신호이기 때문에, 블로킹 아티팩트(blocking artifact)나 링잉 아티팩트(ringing artifact)가 존재할 수 있다.
따라서, 인터 예측부(180)는 이러한 신호의 불연속이나 양자화로 인한 성능 저하를 해결하기 위해, 로우패스 필터(lowpass filter)를 적용함으로써 픽셀들 사이의 신호를 서브 픽셀 단위로 보간할 수 있다. 여기서, 서브 픽셀은 보간 필터를 적용하여 생성된 가상의 화소를 의미하고, 정수 픽셀은 복원된 픽쳐에 존재하는 실제 화소를 의미한다. 보간 방법으로는 선형 보간, 양선형 보간(bi-linear interpolation), 위너 필터(wiener filter) 등이 적용될 수 있다.
보간 필터는 복원 픽쳐(reconstructed picture)에 적용되어 예측의 정밀도를 향상시킬 수 있다. 예를 들어, 인터 예측부(180)는 정수 픽셀에 보간 필터를 적용하여 보간 픽셀을 생성하고, 보간 픽셀들(interpolated pixels)로 구성된 보간 블록(interpolated block)을 예측 블록(prediction block)으로 사용하여 예측을 수행할 수 있다.
한편, 인트라 예측부(185)는 현재 부호화를 진행하려고 하는 블록의 주변에 있는 샘플들을 참조하여 현재 블록을 예측할 수 있다. 상기 인트라 예측부(185)는 인트라 예측을 수행하기 위해 다음과 같은 과정을 수행할 수 있다. 먼저, 예측 신호를 생성하기 위해 필요한 참조 샘플을 준비할 수 있다. 그리고, 준비된 참조 샘플을 이용하여 예측 신호를 생성할 수 있다. 이후, 예측 모드를 부호화하게 된다. 이때, 참조 샘플은 참조 샘플 패딩 및/또는 참조 샘플 필터링을 통해 준비될 수 있다. 참조 샘플은 예측 및 복원 과정을 거쳤기 때문에 양자화 에러가 존재할 수 있다. 따라서, 이러한 에러를 줄이기 위해 인트라 예측에 이용되는 각 예측 모드에 대해 참조 샘플 필터링 과정이 수행될 수 있다.
상기 인터 예측부(180) 또는 상기 인트라 예측부(185)를 통해 생성된 예측 신호(prediction signal)는 복원 신호를 생성하기 위해 이용되거나 잔여 신호를 생성하기 위해 이용될 수 있다.
도 2는 본 발명이 적용되는 실시예로서, 비디오 신호의 디코딩이 수행되는 디코더의 개략적인 블록도를 나타낸다.
도 2를 참조하면, 디코더(200)는 파싱부(미도시), 엔트로피 디코딩부(210), 역양자화부(220), 역변환부(230), 필터링부(240), 복호 픽쳐 버퍼(DPB: Decoded Picture Buffer Unit)(250), 인터 예측부(260) 및 인트라 예측부(265)를 포함하여 구성될 수 있다.
그리고, 디코더(200)를 통해 출력된 복원 영상 신호(reconstructed video signal)는 재생 장치를 통해 재생될 수 있다.
디코더(200)는 도 1의 인코더(100)로부터 출력된 신호을 수신할 수 있고, 수신된 신호는 엔트로피 디코딩부(210)를 통해 엔트로피 디코딩될 수 있다.
역양자화부(220)에서는 양자화 스텝 사이즈 정보를 이용하여 엔트로피 디코딩된 신호로부터 변환 계수(transform coefficient)를 획득한다.
역변환부(230)에서는 변환 계수를 역변환하여 잔여 신호(residual signal)를 획득하게 된다.
여기서, 본 발명은 예측 모드, 블록 크기 또는 블록 모양(block shape) 중 적어도 하나에 의해 구분되는 변환 설정 그룹(transform configuration group) 별로 변환 조합(transform combination)을 구성하는 방법을 제공하며, 상기 역변환부(230)는 본 발명에 의해 구성된 변환 조합에 기초하여 역변환을 수행할 수 있다. 또한, 본 명세서에서 설명한 실시예들이 적용될 수 있다.
상기 역변환부(230)는 다음의 실시예들을 수행할 수 있다.
본 발명은 순방향 DST7 및 역방향 DST7을 DFT(Discrete Fourier Transform) 로 설계하는 방법을 제공한다.
상기 역변환부(230)는 DST7을 1차원 DFT 또는 2차원 DFT를 통해 구현할 수 있다.
또한, 상기 역변환부(230)는 다양한 스케일링 방법을 적용하여 DST7을 정수 연산만으로 구현할 수 있다.
또한, 상기 역변환부(230)는 DFT를 이용한 DST7 구현 방법과 정수 연산만으로 DST7을 구현하는 방법을 통해, 길이 8, 16, 32의 DST7을 설계할 수 있다.
일실시예로, 상기 역변환부(230)는 변환 인덱스에 대응되는 변환 조합을 유도하고, DST7 또는 DCT8 을 이용하여 현재 블록에 대해 수직 또는 수평 방향으로 역방향 변환을 수행할 수 있다. 여기서, 상기 변환 조합은 수평 변환 및 수직 변환으로 구성되고, 상기 수평 변환 및 상기 수직 변환은 상기 DST7 또는 상기 DCT8 중 어느 하나에 대응될 수 있다.
일실시예로, 상기 DST7 에 33-point DFT(Discrete Fourier Transform)가 적용될 때, 상기 DST7의 한 행 또는 한 열에 대해 2개의 부분 벡터 신호들로 구분하는 단계; 및 상기 2개의 부분 벡터 신호들에 대해 11-point DFT type 1 또는 11-point DFT type 2를 적용하는 단계를 포함할 수 있다.
일실시예로, 상기 DST7의 한 행 또는 한 열이 src[0...15]로 표현될 때, 상기 2개의 부분 벡터 신호들은 src[0...4] 및 src[5...15] 로 구분될 수 있다.
일실시예로, 상기 DST7 에 65-point DFT(Discrete Fourier Transform)가 적용될 때, 상기 DST7의 한 행 또는 한 열에 대해 3개의 부분 벡터 신호들로 구분하는 단계; 및 상기 3개의 부분 벡터 신호들에 대해 13-point DFT type 1 또는 13-point DFT type 2를 적용하는 단계를 포함할 수 있다.
일실시예로, 상기 DST7의 한 행 또는 한 열이 src[0...31]로 표현될 때, 상기 3개의 부분 벡터 신호들은 src[0...5], src[6...18] 및 src[19...31] 로 구분될 수 있다.
일실시예로, 상기 3개의 부분 벡터 신호들 중, src[0...5] 에는 13-point DFT type 1이 적용되고, 상기 src[6...18] 및 src[19...31] 에는 13-point DFT type 2 가 적용될 수 있다.
한편, 상기 역변환부(230)는 변환 계수 블록에 대해 수직 1차 변환을 이용하여 수직 방향으로 역방향 1차 변환을 수행하고, 수평 1차 변환을 이용하여 수평 방향으로 역방향 1차 변환을 수행할 수 있다.
또한, 본 실시예에서는, 수직 변환을 적용한 후 수평 변환을 적용하지만, 본 발명은 이에 한정되지 않는다. 즉, 수평 변환을 먼저 적용한 후 수직 변환을 적용할 수 있다.
일실시예로, 상기 수평 변환과 상기 수직 변환의 조합는 도 6의 실시예들 중 적어도 하나를 포함할 수 있다.
상기 역양자화부(220)와 상기 역변환부(230)는 별개의 기능 유닛으로 설명되지만, 본 발명은 이에 한정되지 않으며, 하나의 기능 유닛으로 결합될 수 있다.
획득된 잔여 신호를 인터 예측부(260) 또는 인트라 예측부(265)로부터 출력된 예측 신호(prediction signal)에 더함으로써 복원 신호(reconstructed signal)가 생성된다.
필터링부(240)는 복원 신호(reconstructed signal)에 필터링을 적용하여 이를 재생 장치로 출력하거나 복호 픽쳐 버퍼부(250)에 전송한다. 복호 픽쳐 버퍼부(250)에 전송된 필터링된 신호는 인터 예측부(260)에서 참조 픽쳐로 사용될 수 있다.
본 명세서에서, 인코더(100)의 변환부(120) 및 각 기능 유닛들에서 설명된 실시예들은 각각 디코더의 역변환부(230) 및 대응되는 기능 유닛들에도 동일하게 적용될 수 있다.
도 3은 본 발명이 적용될 수 있는 실시예들로서, 도 3A는 QT(QuadTree, 이하 'QT'라 함), 도 3B는 BT(Binary Tree, 이하 'BT'라 함), 도 3C는 TT(Ternary Tree, 이하 'TT'라 함) 도 3D는 AT(Asymmetric Tree, 이하 'AT'라 함)에 의한 블록 분할 구조들을 설명하기 위한 도면이다.
비디오 코딩에서 하나의 블록은 QT(QuadTree) 기반으로 분할될 수 있다. 또한, QT에 의해서 분할된 하나의 서브 블록 (sub block)은 QT를 사용하여 재귀적으로 더 분할될 수 있다. 더 이상 QT 분할되지 않는 리프 블록 (leaf block)은 BT(Binary Tree), TT(Ternary Tree) 또는 AT(Asymmetric Tree) 중 적어도 하나의 방식에 의해서 분할될 수 있다. BT는 horizontal BT (2NxN, 2NxN)과 vertical BT (Nx2N, Nx2N)의 두 가지 형태의 분할을 가질 수 있다. TT는 horizontal TT (2Nx1/2N, 2NxN, 2Nx1/2N)와 vertical TT (1/2Nx2N, Nx2N, 1/2Nx2N)의 두 가지 형태의 분할을 가질 수 있다. AT는 horizontal-up AT (2Nx1/2N, 2Nx3/2N), horizontal-down AT (2Nx3/2N, 2Nx1/2N), vertical-left AT (1/2Nx2N, 3/2Nx2N), vertical-right AT (3/2Nx2N, 1/2Nx2N) 의 네 가지 형태의 분할을 가질 수 있다. 각각의 BT, TT, AT는 BT, TT, AT를 사용하여 재귀적으로 더 분할될 수 있다.
상기 도 3A는 QT 분할의 예를 보여준다. 블록 A는 QT에 의해서 4개의 서브 블록 (A0, A1, A2, A3)으로 분할될 수 있다. 서브 블록 A1은 다시 QT에 의해서 4개의 서브 블록 (B0, B1, B2, B3)로 분할될 수 있다.
상기 도 3B는 BT 분할의 예를 보여준다. QT에 의해서 더 이상 분할되지 않는 블록 B3은 vertical BT (C0, C1) 또는 horizontal BT (D0, D1)으로 분할될 수 있다. 블록 C0와 같이 각각의 서브 블록은 horizontal BT (E0, E1) 또는 vertical BT (F0, F1)의 형태와 같이 재귀적으로 더 분할될 수 있다.
상기 3C는 TT 분할의 예를 보여준다. QT에 의해서 더 이상 분할되지 않는 블록 B3은 vertical TT (C0, C1, C2) 또는 horizontal TT (D0, D1, D2)으로 분할될 수 있다. 블록 C1와 같이 각각의 서브 블록은 horizontal TT (E0, E1, E2) 또는 vertical TT (F0, F1, F2)의 형태와 같이 재귀적으로 더 분할될 수 있다.
상기 3D는 AT 분할의 예를 보여준다. QT에 의해서 더 이상 분할되지 않는 블록 B3은 vertical AT (C0, C1) 또는 horizontal AT (D0, D1)으로 분할 될 수 있다. 블록 C1와 같이 각각의 서브 블록은 horizontal AT (E0, E1) 또는 vertical TT (F0, F1)의 형태와 같이 재귀적으로 더 분할 될 수 있다.
한편, BT, TT, AT 분할은 함께 사용하여 분할이 가능하다. 예를 들어, BT에 의해 분할된 서브 블록은 TT 또는 AT에 의한 분할이 가능하다. 또한, TT에 의해 분할된 서브 블록은 BT 또는 AT에 의한 분할이 가능하다. AT에 의해 분할된 서브 블록은 BT 또는 TT에 의한 분할이 가능하다. 예를 들어, horizontal BT 분할 이후, 각각의 서브 블록이 vertical BT로 분할될 수 있고, 또는 vertical BT 분할 이후, 각각의 서브 블록이 horizontal BT로 분할될 수도 있다. 상기 두 종류의 분할 방법은 분할 순서는 다르지만 최종적으로 분할되는 모양은 동일하다.
또한, 블록이 분할되면 블록을 탐색하는 순서를 다양하게 정의할 수 있다. 일반적으로, 좌측에서 우측으로, 상단에서 하단으로 탐색을 수행하며, 블록을 탐색한다는 것은 각 분할된 서브 블록의 추가적인 블록 분할 여부를 결정하는 순서를 의미하거나, 블록이 더 이상 분할되지 않을 경우 각 서브 블록의 부호화 순서를 의미하거나, 또는 서브 블록에서 다른 이웃 블록의 정보를 참조할 때의 탐색 순서를 의미할 수 있다.
도 4 및 도 5는 본 발명이 적용되는 실시예들로서, 도 4는 인코더 내의 변환 및 양자화부 (120/130), 역양자화 및 역변환부 (140/150)의 개략적인 블록도를 나타내고, 도 5는 디코더 내의 역양자화 및 역변환부 (220/230)의 개략적인 블록도를 나타낸다.
상기 도 4를 살펴보면, 변환 및 양자화부 (120/130)는 1차 변환부(primary transform unit)(121), 2차 변환부(secondary transform unit)(122) 및 양자화부(130)을 포함할 수 있다. 역양자화 및 역변환부 (140/150)는 역양자화부(140), 역 2차 변환부(inverse secondary transform unit)(151) 및 역 1차 변환부(inverse primary transform unit)(152)를 포함할 수 있다.
상기 도 5를 살펴보면, 역양자화 및 역변환부 (220/230)는 역양자화부(220), 역 2차 변환부(inverse secondary transform unit)(231) 및 역 1차 변환부(inverse primary transform unit)(232)를 포함할 수 있다.
본 발명에서, 변환을 수행할 때 복수의 단계를 통해 변환을 수행할 수 있다. 예를 들어, 도 4에서와 같이 1차 변환(primary transform), 2차 변환(secondary transform)의 2단계를 적용할 수 있고, 또는 알고리즘에 따라 그 이상의 변환 단계가 이용될 수도 있다. 여기서, 상기 1차 변환(primary transform)은 주요 변환(core transform)이라고 부를 수도 있다.
상기 1차 변환부(primary transform unit)(121)는 잔여 신호에 대해 1차 변환(primary transform)을 적용할 수 있으며, 여기서 상기 1차 변환(primary transform)은 인코더 및/또는 디코더에서 테이블로 기정의될 수 있다.
상기 1차 변환(primary transform)의 경우, Discrete Cosine Transform type 2(이하, 'DCT2'라 함)가 적용될 수 있다.
또는, 특정한 경우에 한정하여 Discrete Sine Transform-type 7(이하, 'DST7' 이라 함)이 적용될 수도 있다. 예를 들어, 인트라 예측 모드에서 4x4 블록에 대해 DST7이 적용될 수 있다.
또한, 상기 1차 변환(primary transform)의 경우, MTS(Multiple Transform Selection)의 여러 변환들(DST 7, DCT 8, DST 1, DCT 5) 의 조합들이 적용될 수도 있다. 예를 들어, 도 6이 적용될 수 있다.
상기 2차 변환부(secondary transform unit)(122)는 1차 변환된 신호에 대해 2차 변환(secondary transform)을 적용할 수 있으며, 여기서 상기 2차 변환(secondary transform)은 인코더 및/또는 디코더에서 테이블로 기정의될 수 있다.
일실시예로, 상기 2차 변환(secondary transform)은 Non-Separable Secondary Transform(이하, 'NSST'라 함)이 조건적으로 적용될 수 있다. 예를 들어, 상기 NSST는 인트라 예측 블록일 경우에만 적용되며, 예측 모드 그룹마다 적용 가능한 변환 셋을 가질 수 있다.
여기서, 상기 예측 모드 그룹은 예측 방향에 대한 대칭성에 기초하여 설정될 수 있다. 예를 들어, 예측 모드 52와 예측 모드 16은 예측 모드 34 (대각 방향)를 기준으로 대칭이므로, 하나의 그룹을 형성하여 동일한 변환 셋(transform set)이 적용될 수 있다. 이때, 상기 예측 모드 52에 대한 변환을 적용할 때 입력 데이터를 트랜스포즈(transpose)한 후 적용하며, 이는 예측 모드 16과 변환 셋이 동일하기 때문이다.
한편, 플래너 모드(Planar mode)와 DC 모드(DC mode)의 경우 방향에 대한 대칭성이 존재하지 않으므로 각자의 변환 셋을 가지며, 해당 변환 셋은 2개의 변환들로 구성될 수 있다. 나머지 방향성 모드에 대해서는 변환 셋마다 3개의 변환들로 구성될 수 있다.
다른 실시예로, 상기 2차 변환(secondary transform)의 경우, MTS(Multiple Transform Selection)의 여러 변환들(DST 7, DCT 8, DST 1, DCT 5) 의 조합들이 적용될 수도 있다. 예를 들어, 도 6이 적용될 수 있다.
다른 실시예로, DST7 이 1차 변환(primary transform)으로 적용될 수도 있다.
다른 실시예로, DCT8 이 1차 변환(primary transform)으로 적용될 수도 있다.
다른 실시예로, 상기 NSST는 1차 변환된 블록 전체에 대해 적용되는 것이 아니라 좌상측(top-left) 8x8 영역에 대해서만 적용될 수 있다. 예를 들어, 블록의 크기가 8x8 이상인 경우는 8x8 NSST가 적용되며, 8x8 미만인 경우는 4x4 NSST가 적용되는데, 이때 4x4 블록들로 나눈 후 각기 4x4 NSST가 적용된다.
다른 실시예로, 4xN/Nx4 (N >= 16)인 경우에도 4x4 NSST가 적용될 수 있다.
상기 NSST, 4x4 NSST 및 8x8 NSST 에 대해서는 이하 도 12 내지 15 및 명세서 내 다른 실시예를 통해 보다 상세히 설명하도록 한다.
상기 양자화부(130)는 2차 변환된 신호에 대해 양자화를 수행할 수 있다.
상기 역양자화 및 역변환부 (140/150)는 앞서 설명된 과정을 역으로 수행하며, 중복되는 설명은 생략하도록 한다.
도 5는 디코더 내의 역양자화 및 역변환부 (220/230)의 개략적인 블록도를 나타낸다.
상기 도 5를 살펴보면, 역양자화 및 역변환부 (220/230)는 역양자화부(220), 역 2차 변환부(inverse secondary transform unit)(231) 및 역 1차 변환부(inverse primary transform unit)(232)를 포함할 수 있다.
상기 역양자화부(220)에서는 양자화 스텝 사이즈 정보를 이용하여 엔트로피 디코딩된 신호로부터 변환 계수(transform coefficient)를 획득한다.
상기 역 2차 변환부(inverse secondary transform unit)(231)에서는 상기 변환 계수에 대해 역 2차 변환을 수행한다. 여기서, 상기 역 2차 변환은 상기 도 4에서 설명한 상기 2차 변환(secondary transform)의 역변환을 나타낸다.
다른 실시예로, 상기 2차 변환의 경우, MTS(Multiple Transform Selection)의 여러 변환들(DST 7, DCT 8, DST 1, DCT 5) 의 조합들이 적용될 수도 있다. 예를 들어, 도 6이 적용될 수 있다.
상기 역 1차 변환부(inverse primary transform unit)(232)는 역 2차 변환된 신호(또는 블록)에 대해 역 1차 변환을 수행하고, 잔여 신호(residual signal)를 획득하게 된다. 여기서, 상기 역 1차 변환은 상기 도 4에서 설명한 상기 1차 변환(primary transform)의 역변환을 나타낸다.
일실시예로, 상기 1차 변환(primary transform)의 경우, MTS(Multiple Transform Selection)의 여러 변환들(DST 7, DCT 8, DST 1, DCT 5) 의 조합들이 적용될 수도 있다. 예를 들어, 도 6이 적용될 수 있다.
본 발명의 일실시예로, DST7 이 1차 변환(primary transform)으로 적용될 수도 있다.
본 발명의 일실시예로, DCT8 이 1차 변환(primary transform)으로 적용될 수도 있다.
본 발명은 예측 모드, 블록 크기 또는 블록 모양(block shape) 중 적어도 하나에 의해 구분되는 변환 설정 그룹(transform configuration group) 별로 변환 조합(transform combination)을 구성하는 방법을 제공하며, 상기 역 1차 변환부(inverse primary transform unit)(232)는 본 발명에 의해 구성된 변환 조합에 기초하여 역변환을 수행할 수 있다. 또한, 본 명세서에서 설명한 실시예들이 적용될 수 있다.
도 6은 본 발명이 적용되는 실시예로서, MTS(Multiple Transform Selection)가 적용되는 변환 설정 그룹(transform configuration group)을 나타내는 표이다.
MTS(Multiple Transform Selection)가 적용되는 변환 설정 그룹
본 명세서에서는, 변환 설정 그룹 Gi에 대한 j번째 변환 조합 후보를 다음 수학식 1과 같은 쌍으로 표시한다.
Figure PCTKR2019009990-appb-M000001
여기서, H(Gi, j)는 j번째 후보에 대한 수평 변환(horizontal transform)을 가리키며, V(Gi, j)는 j번째 후보에 대한 수직 변환(vertical transform)을 가리킨다. 예를 들어, 도 6에서 H(G3, 2) = DST7, V(G3, 2) = DCT8 과 같이 표기할 수 있다. 문맥에 따라 H(Gi, j) 또는 V(Gi, j)에 할당되는 값은 상기 예시에서와 같이 변환을 구분하기 위한 표시상의 값(nominal value)일 수도 있고 해당 변환을 가리키는 인덱스 값일 수도 있으며 해당 변환에 대한 2D 행렬(2 Dimensional matrix)일 수도 있다.
또한, 본 명세서에서, DCT와 DST에 대한 2D 행렬 값을 다음 수학식 2 내지 3과 같이 표기할 수 있다.
Figure PCTKR2019009990-appb-M000002
Figure PCTKR2019009990-appb-M000003
여기서, DST 또는 DCT인지 여부는 S 또는 C로 나타내고, type 숫자는 로마숫자의 형태로 위첨자로 표기하며, 하부첨자의 N는 NxN 변환임을 가리킨다. 또한, 상기
Figure PCTKR2019009990-appb-I000001
와
Figure PCTKR2019009990-appb-I000002
와 같은 2D 행렬은 열 벡터(column vector)들이 변환 기저(transform basis)를 이루는 것을 가정한다.
상기 도 6을 살펴보면, 변환 설정 그룹(transform configuration group)들은 예측 모드에 기초하여 결정되고 그룹의 개수는 총 6개(G0 ~ G5)일 수 있다. 그리고, G0 ~ G4는 인트라 예측이 적용되는 경우에 해당되고 G5는 인터 예측에 의해 생성된 잔차(residual) 블록에 적용되는 변환 조합들(또는 변환 셋, 변환 조합 셋)을 나타낸다.
하나의 변환 조합은 해당 2D 블록의 행(row)들에 적용되는 수평 변환(horizontal transform)(또는 행 변환(row transform)) 과 열(column)들에 적용되는 수직 변환(vertical transform) (또는 열 변환(column transform)) 으로 이루어질 수 있다.
여기서, 모든 변환 설정 그룹들은 각 4개의 변환 조합 후보들을 가질 수 있다. 상기 4개의 변환 조합 후보들은 0~3의 변환 조합 인덱스를 통해 선택 또는 결정될 수 있으며, 인코더에서 디코더로 상기 변환 조합 인덱스를 인코딩하여 전송할 수 있다.
일실시예로, 인트라 예측을 통해 획득된 잔차 데이터(또는 잔차 신호)는 인트라 예측 모드에 따라 그 통계적 특성이 각기 다를 수 있다. 따라서, 상기 도 6에서와 같이 인트라 예측 모드 별로 일반적인 코사인 변환(예를 들어, DCT2 등)이 아닌 다른 변환들을 적용할 수 있다.
상기 도 6을 살펴보면, 35개의 인트라 예측 모드를 사용하는 경우와 67개의 인트라 예측 모드를 사용하는 경우를 나타낸다. 각 인트라 예측 모드 열에서 구분된 변환 설정 그룹 별로 복수개의 변환 조합들이 적용될 수 있다. 예를 들어, 상기 복수개의 변환 조합들은 4개의 (행 방향 변환, 열 방향 변환) 조합으로 구성될 수 있다. 구체적 예로, 그룹 0에서는 행(수평) 방향과 열(수직) 방향 모두 DST-7과 DCT-5가 적용될 수 있어 총 4개의 조합이 가능하다.
각 인트라 예측 모드에 대해 총 4개의 변환 커널 조합이 적용될 수 있으므로, 그 중 하나를 선택하기 위한 변환 조합 인덱스가 변환 단위(transform unit)마다 전송될 수 있다. 본 명세서에서, 상기 변환 조합 인덱스는 MTS 인덱스(MTS index)라 부를 수 있으며, mts_idx로 표현될 수 있다.
또한, 상기 도 6에서 제시한 변환 커널들 이외에도, 잔차 신호(residual signal)의 특성상 행 방향과 열 방향 모두에 대해 DCT2가 최적인 경우가 발생할 수 있다. 따라서, 코딩 유닛(Coding Unit)마다 MTS 플래그를 정의함으로써 적응적으로 변환을 수행할 수 있다. 여기서, MTS 플래그가 0이면 행 방향과 열 방향 모두에 대해 DCT2를 적용하고, MTS 플래그가 1이면 MTS 인덱스를 통해 4개의 조합 중 하나를 선택 또는 결정할 수 있다.
일실시예로, MTS 플래그가 1인 경우 하나의 변환 단위에 대해 0이 아닌 변환 계수의 개수가 임계값보다 크지 않으면 상기 도 6의 변환 커널들을 적용하지 않고 행 방향과 열 방향에 대해 모두 DST-7을 적용할 수 있다. 예를 들어, 상기 임계값은 2로 설정될 수 있으며, 이는 블록 크기 또는 변환 유닛의 크기에 기초하여 다르게 설정될 수 있다. 이는 명세서 다른 실시예에서도 적용 가능하다.
일실시예로, 변환 계수 값들을 먼저 파싱하여 0이 아닌 변환 계수의 개수가 임계값보다 크지 않으면, MTS 인덱스를 파싱하지 않고 DST-7을 적용함으로써 부가 정보 전송량을 줄일 수 있다.
일실시예로, MTS 플래그가 1인 경우 하나의 변환 단위에 대해 0이 아닌 변환 계수의 개수가 임계값보다 크면 MTS 인덱스를 파싱하고, MTS 인덱스에 기초하여 수평 변환과 수직 변환을 결정할 수 있다.
일실시예로, MTS는 변환 단위의 너비와 높이가 모두 32 이하일 경우에만 적용될 수 있다.
일실시예로, 상기 도 6은 오프라인 트레이닝(off-line training)을 통해 기설정될 수 있다.
일실시예로, 상기 MTS 인덱스는 수평 변환과 수직 변환의 조합을 동시에 가리킬 수 있는 하나의 인덱스로 정의될 수 있다. 또는, 상기 MTS 인덱스는 수평 변환 인덱스와 수직 변환 인덱스를 별도로 정의할 수도 있다.
일실시예로, 상기 MTS 플래그 또는 상기 MTS 인덱스는 시퀀스, 픽쳐, 슬라이스, 블록, 코딩 유닛, 변환 유닛, 또는 예측 유닛 중 적어도 하나의 레벨에서 정의될 수 있다. 예를 들어, 상기 MTS 플래그 또는 상기 MTS 인덱스는 코딩 유닛 또는 변환 유닛 중 적어도 하나의 레벨에서 정의될 수 있다.
도 7은 본 발명이 적용되는 실시예로서, MTS(Multiple Transform Selection)가 수행되는 인코딩 과정을 나타내는 흐름도이다.
본 명세서에서는 기본적으로 수평 방향과 수직 방향에 대해 분리해서 변환을 적용하는 실시예를 설명하고 있으나, 변환 조합은 비분리 변환(non-separable transform)들로도 구성이 가능하다.
또는, 분리가능한 변환(separable transform)들과 비분리 변환(non-separable transform)들의 혼합으로도 구성될 수 있다. 이 경우, 비분리 변환(non-separable transform)이 이용되면 행/열(row/column)별 변환 선택이나 수평/수직(horizontal/vertical) 방향별 선택은 불필요해지며, 분리가능한 변환(separable transform)이 선택되는 경우에만 상기 도 6의 변환 조합들이 이용될 수 있다.
또한, 본 명세서에서 제안하는 방식들은 1차 변환(primary transform)이나 2차 변환(secondary transform)에 관계 없이 적용할 수 있다. 즉, 둘 중 어느 한쪽에만 적용되어야 한다는 제약이 없으며, 둘다 적용될 수 있다. 여기서, 상기 1차 변환(primary transform)은 잔차(residual) 블록을 맨 처음에 변환하기 위한 변환을 의미할 수 있고, 상기 2차 변환(secondary transform)은 상기 1차 변환의 결과로 생성된 블록에 대해 변환을 적용하기 위한 변환을 의미할 수 있다.
먼저, 인코더는 현재 블록에 대응되는 변환 설정 그룹을 결정할 수 있다(S710). 여기서, 상기 변환 설정 그룹은 상기 도 6의 변환 설정 그룹을 의미할 수 있으나, 본 발명은 이에 한정되지 않으며 다른 변환 조합들로 구성될 수도 있다.
상기 인코더는 상기 변환 설정 그룹 내 이용가능한 후보 변환 조합들에 대해 변환을 수행할 수 있다(S720).
상기 변환 수행 결과, 상기 인코더는 RD(Rate Distortion) 비용이 가장 작은 변환 조합을 결정 또는 선택할 수 있다(S730).
상기 인코더는 상기 선택된 변환 조합에 대응되는 변환 조합 인덱스를 인코딩할 수 있다(S740).
도 8은 본 발명이 적용되는 실시예로서, MTS(Multiple Transform Selection)가 수행되는 디코딩 과정을 나타내는 흐름도이다.
먼저, 디코더는 현재 블록을 위한 변환 설정 그룹을 결정할 수 있다(S810).
상기 디코더는 비디오 신호로부터 변환 조합 인덱스를 파싱(또는 획득)할 수 있으며, 여기서 상기 변환 조합 인덱스는 상기 변환 설정 그룹 내 복수개의 변환 조합들 중 어느 하나에 대응될 수 있다(S820). 예를 들어, 상기 변환 설정 그룹은 DST7(Discrete Sine Transform type 7) 및 DCT8(Discrete Cosine Transform type 8)을 포함할 수 있다. 상기 변환 조합 인덱스는 MTS 인덱스로 부를 수 있다.
일실시예로, 상기 변환 설정 그룹은 현재 블록의 예측 모드, 블록 크기 또는 블록 모양 중 적어도 하나에 기초하여 설정될 수 있다.
상기 디코더는 상기 변환 조합 인덱스에 대응되는 변환 조합을 유도할 수 있다(S830). 여기서, 상기 변환 조합은 수평 변환 및 수직 변환으로 구성되고, 상기 DST-7 또는 DCT-8 중 적어도 하나를 포함할 수 있다.
또한, 상기 변환 조합은 상기 도 6에서 설명한 변환 조합을 의미할 수 있으나, 본 발명은 이에 한정되지 않는다. 즉, 본 명세서 내 다른 실시예에 따른 다른 변환 조합에 의한 구성도 가능하다.
상기 디코더는 상기 변환 조합에 기초하여 상기 현재 블록에 대해 역변환을 수행할 수 있다(S840). 상기 변환 조합이 행(수평) 변환과 열(수직) 변환으로 구성된 경우, 행(수평) 변환을 먼저 적용한 후 열(수직) 변환을 적용할 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 반대로 적용되거나, 또는 비분리 변환들로 구성된 경우에는 바로 비분리 변환이 적용될 수 있다.
일실시예로, 상기 수직 변환 또는 상기 수평 변환이 상기 DST-7 또는 DCT-8인 경우, 상기 DST-7의 역변환 또는 DCT-8의 역변환을 열마다 적용하고 난 이후 행마다 적용할 수 있다.
일실시예로, 상기 수직 변환 또는 상기 수평 변환은, 각 행마다 및/또는 각 열마다 다른 변환이 적용될 수 있다.
일실시예로, 상기 변환 조합 인덱스는 MTS가 수행되는지 여부를 나타내는 MTS 플래그에 기초하여 획득될 수 있다. 즉, 상기 변환 조합 인덱스는 상기 MTS 플래그에 따라 MTS가 수행되는 경우에 획득될 수 있다.
일실시예로, 상기 디코더는 0이 아닌 변환 계수의 개수가 임계값보다 큰지 여부를 확인할 수 있다. 이때, 상기 변환 조합 인덱스는 상기 0이 아닌 변환 계수의 개수가 임계값보다 큰 경우에 획득될 수 있다.
일실시예로, 상기 MTS 플래그 또는 상기 MTS 인덱스는 시퀀스, 픽쳐, 슬라이스, 블록, 코딩 유닛, 변환 유닛, 또는 예측 유닛 중 적어도 하나의 레벨에서 정의될 수 있다.
일실시예로, 상기 역변환은 변환 단위의 너비와 높이가 모두 32 이하일 경우에만 적용될 수 있다.
한편, 다른 일실시예로, 변환 설정 그룹을 결정하는 과정과 변환 조합 인덱스를 파싱하는 과정은 동시에 수행될 수 있다. 또는 상기 S810 단계는 인코더 및/또는 디코더에서 기설정되어 생략될 수 있다.
도 9는 본 발명이 적용되는 실시예로서, MTS 플래그 및 MTS 인덱스를 인코딩하는 과정을 설명하기 위한 흐름도이다.
인코더는 현재 블록에 대해 MTS(Multiple Transform Selection)가 적용되는지 여부를 결정할 수 있다(S910).
만약, MTS(Multiple Transform Selection)가 적용되는 경우, 상기 인코더는 MTS 플래그 = 1 로 인코딩할 수 있다(S920).
그리고, 상기 인코더는 상기 현재 블록의 예측 모드, 수평 변환, 수직 변환 중 적어도 하나에 기초하여 MTS 인덱스를 결정할 수 있다(S930). 여기서, MTS 인덱스는 각 인트라 예측 모드에 대해 복수개의 변환 조합들 중 어느 하나를 가리키는 인덱스를 의미하며, 상기 MTS 인덱스는 변환 단위(transform unit)마다 전송될 수 있다.
상기 MTS 인덱스가 결정되면, 상기 인코더는 상기 MTS 인덱스를 인코딩할 수 있다(S940).
한편, 상기 MTS(Multiple Transform Selection)가 적용되지 않는 경우, 상기 인코더는 MTS 플래그 = 0 으로 인코딩할 수 있다(S950).
도 10은 본 발명이 적용되는 실시예로서, MTS 플래그 및 MTS 인덱스에 기초하여 수평 변환 또는 수직 변환을 행 또는 열에 적용하는 디코딩 과정을 설명하기 위한 흐름도이다.
디코더는 비트스트림으로부터 MTS 플래그를 파싱할 수 있다(S1010). 여기서, MTS 플래그는 현재 블록에 대해 MTS(Multiple Transform Selection)가 적용되는지 여부를 나타낼 수 있다.
상기 디코더는 상기 MTS 플래그에 기초하여 현재 블록에 대해 MTS(Multiple Transform Selection)가 적용되는지 여부를 확인할 수 있다(S1020). 예를 들어, 상기 MTS 플래그가 1인지 여부를 확인할 수 있다.
만약, 상기 MTS 플래그가 1인 경우, 상기 디코더는 0이 아닌 변환 계수의 개수가 임계값보다 큰지(또는 이상인지) 여부를 확인할 수 있다(S1030). 예를 들어, 상기 임계값은 2 로 설정될 수 있으며, 이는 블록 크기 또는 변환 유닛의 크기에 기초하여 다르게 설정될 수 있다.
상기 0이 아닌 변환 계수의 개수가 임계값보다 큰 경우, 상기 디코더는 MTS 인덱스를 파싱할 수 있다(S1040). 여기서, 상기 MTS 인덱스는 각 인트라 예측 모드 또는 인터 예측 모드에 대해 복수개의 변환 조합들 중 어느 하나를 가리키는 인덱스를 의미하며, 상기 MTS 인덱스는 변환 단위(transform unit)마다 전송될 수 있다. 또는, 상기 MTS 인덱스는 기설정된 변환 조합 테이블에 정의된 어느 하나의 변환 조합을 가리키는 인덱스를 의미할 수 있으며, 여기서 상기 기설정된 변환 조합 테이블은 상기 도 6을 의미할 수 있으나, 본 발명은 이에 한정되지 않는다.
상기 디코더는 상기 MTS 인덱스 또는 예측 모드 중 적어도 하나에 기초하여 수평 변환 및 수직 변환을 유도 또는 결정할 수 있다(S1050).
또는, 상기 디코더는 상기 MTS 인덱스에 대응되는 변환 조합을 유도할 수 있다. 예를 들어, 상기 디코더는 상기 MTS 인덱스에 대응되는 수평 변환 및 수직 변환을 유도 또는 결정할 수 있다.
한편, 상기 0이 아닌 변환 계수의 개수가 임계값보다 크지 않은 경우, 상기 디코더는 기설정된 수직 역변환을 열마다 적용할 수 있다(S1060). 예를 들어, 상기 수직 역변환은 DST7의 역변환일 수 있다.
그리고, 상기 디코더는 기설정된 수평 역변환을 행마다 적용할 수 있다(S1070). 예를 들어, 상기 수평 역변환은 DST7의 역변환일 수 있다. 즉, 상기 0이 아닌 변환 계수의 개수가 임계값보다 크지 않은 경우에는 인코더 또는 디코더에서 기설정된 변환 커널이 이용될 수 있다. 예를 들어, 상기 도 6과 같은 변환 조합 테이블에서 정의된 것이 아니라, 많이 이용되는 변환 커널(예를 들어, DCT-2 등)이 이용될 수 있다.
한편, 상기 MTS 플래그가 0인 경우, 상기 디코더는 기설정된 수직 역변환을 열마다 적용할 수 있다(S1080). 예를 들어, 상기 수직 역변환은 DCT2의 역변환일 수 있다.
그리고, 상기 디코더는 기설정된 수평 역변환을 행마다 적용할 수 있다(S1090). 예를 들어, 상기 수평 역변환은 DCT2의 역변환일 수 있다. 즉, MTS 플래그가 0인 경우에는 인코더 또는 디코더에서 기설정된 변환 커널이 이용될 수 있다. 예를 들어, 상기 도 6과 같은 변환 조합 테이블에서 정의된 것이 아니라, 많이 이용되는 변환 커널이 이용될 수 있다.
도 11은 본 발명이 적용되는 실시예로서, 변환 관련 파라미터에 기초하여 역변환을 수행하는 흐름도를 나타낸다.
본 발명이 적용되는 디코더는, sps_mts_intra_enabled_flag 또는 sps_mts_inter_enabled_flag 를 획득할 수 있다(S1110). 여기서, sps_mts_intra_enabled_flag 는 tu_mts_flag 가 인트라 코딩 유닛의 레지듀얼 코딩 신택스에 존재하는지 여부를 나타낸다. 예를 들어, sps_mts_intra_enabled_flag = 0 이면, tu_mts_flag 가 인트라 코딩 유닛의 레지듀얼 코딩 신택스에 존재하지 않고, sps_mts_intra_enabled_flag = 0 이면, tu_mts_flag 가 인트라 코딩 유닛의 레지듀얼 코딩 신택스에 존재한다. 그리고, sps_mts_inter_enabled_flag 는 tu_mts_flag 가 인터 코딩 유닛의 레지듀얼 코딩 신택스에 존재하는지 여부를 나타낸다. 예를 들어, sps_mts_inter_enabled_flag = 0 이면, tu_mts_flag 가 인터 코딩 유닛의 레지듀얼 코딩 신택스에 존재하지 않고, sps_mts_inter_enabled_flag = 0 이면, tu_mts_flag 가 인터 코딩 유닛의 레지듀얼 코딩 신택스에 존재한다.
상기 디코더는 sps_mts_intra_enabled_flag 또는 sps_mts_inter_enabled_flag에 기초하여 tu_mts_flag 를 획득할 수 있다(S1120). 예를 들어, sps_mts_intra_enabled_flag = 1 또는 sps_mts_inter_enabled_flag = 1 일때, 상기 디코더는 tu_mts_flag 를 획득할 수 있다. 여기서, tu_mts_flag 는 다변환 선택(multiple transform selection, 이하 'MTS'라 함)이 루마 변환 블록의 레지듀얼 샘플에 적용되는지 여부를 나타낸다. 예를 들어, tu_mts_flag = 0 이면 MTS가 루마 변환 블록의 레지듀얼 샘플에 적용되지 않고, tu_mts_flag = 1 이면 MTS가 루마 변환 블록의 레지듀얼 샘플에 적용된다.
다른 예로, 상기 tu_mts_flag 에 대해 본 문서의 실시예들 중 적어도 하나가 적용될 수 있다.
상기 디코더는 tu_mts_flag 에 기초하여 mts_idx 를 획득할 수 있다(S1130). 예를 들어, tu_mts_flag = 1 일때, 상기 디코더는 mts_idx 를 획득할 수 있다. 여기서, mts_idx 는 어떤 변환 커널이 현재 변환 블록의 수평 및/또는 수직 방향에 따른 루마 레지듀얼 샘플들에 적용되는지를 나타낸다.
예를 들어, mts_idx 에 대해, 본 문서 실시예들 중 적어도 하나가 적용될 수 있다. 구체적 예로, 상기 도 6의 실시예들 중 적어도 하나가 적용될 수 있다.
상기 디코더는 mts_idx 에 대응되는 변환 커널을 유도할 수 있다(S1140). 예를 들어, 상기 mts_idx에 대응되는 변환 커널은 수평 변환 및 수직 변환으로 구분되어 정의될 수 있다.
다른 예로, 상기 수평 변환 및 수직 변환은 서로 다른 변환 커널이 적용될 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 상기 수평 변환 및 수직 변환은 동일한 변환 커널이 적용될 수도 있다.
일실시예로, mts_idx 는 아래 표 1과 같이 정의될 수 있다.
Figure PCTKR2019009990-appb-T000001
그리고, 상기 디코더는 상기 변환 커널에 기초하여 역변환을 수행할 수 있다(S1150).
상기 도 11에서는, MTS의 적용 여부를 결정하기 위해 tu_mts_flag를 획득하고, 이후 획득된 tu_mts_flag 값에 따라 mts_idx를 획득하여 변환 커널을 결정하는 실시예를 위주로 설명하였으나, 본 발명은 이에 한정되지 않는다. 일 예로, 디코더는 tu_mts_flag 파싱 없이 mts_idx를 곧바로 파싱하여 변환 커널을 결정할 수 있다. 이 경우, 상술한 표 1이 이용될 수 있다. 즉, mts_idx 값이 0을 지시하는 경우 수평/수직 방향으로 DCT-2를 적용하고, mts_idx 값이 0 이외의 값을 지시하는 경우, mts_idx 값에 따라 DST-7 및/또는 DCT-8을 적용할 수 있다.
본 발명의 다른 실시예로, 변환 과정을 수행하는 디코딩 과정을 설명한다.
디코더는, 변환 크기(nTbS)를 확인할 수 있다(S10). 여기서, 상기 변환 크기(nTbS)는 스케일된 변환 계수들의 수평 샘플 크기를 나타내는 변수일 수 있다.
상기 디코더는, 변환 커널 타입(trType)을 확인할 수 있다(S20). 여기서, 상기 변환 커널 타입(trType)은 변환 커널의 타입을 나타내는 변수일 수 있으며, 본 문서의 다양한 실시예들이 적용될 수 있다. 상기 변환 커널 타입(trType)은 수평 변환 커널 타입(trTypeHor)과 수직 변환 커널 타입(trTypeVer)을 포함할 수 있다.
상기 표 1을 참고하면, 상기 변환 커널 타입(trType)이 0이면 DCT2를 나타내고, 1이면 DST7 을 나타내고, 2이면 DCT8을 나타낼 수 있다.
상기 디코더는, 변환 크기(nTbS) 또는 변환 커널 타입 중 적어도 하나에 기초하여 변환 행렬 곱셈을 수행할 수 있다(S30).
다른 예로, 변환 커널 타입이 1이고 변환 크기가 4이면, 변환 행렬 곱셈 수행시 기결정된 변환 행렬(1)이 적용될 수 있다.
다른 예로, 변환 커널 타입이 1이고 변환 크기가 8이면, 변환 행렬 곱셈 수행시 기결정된 변환 행렬(2)가 적용될 수 있다.
다른 예로, 변환 커널 타입이 1이고 변환 크기가 16이면, 변환 행렬 곱셈 수행시 기결정된 변환 행렬(3)이 적용될 수 있다.
다른 예로, 변환 커널 타입이 1이고 변환 크기가 32이면, 기정의된 변환 행렬(4)가 적용될 수 있다.
마찬가지로, 변환 커널 타입이 2이고 변환 크기가 4, 8, 16, 또는 32이면, 각각 기정의된 변환 행렬(5),(6),(7),(8)이 적용될 수 있다.
여기서, 상기 기정의된 변환 행렬들 (1)~(8)은 각각 다양한 타입의 변환 행렬들 중 어느 하나에 대응될 수 있다. 일예로, 상기 도 6에서 예시된 타입의 변환 행렬이 적용될 수 있다.
상기 디코더는, 변환 행렬 곱셈에 기초하여 변환 샘플을 유도할 수 있다(S40).
상기 실시예는 각각 이용될 수 있으나, 본 발명은 이에 한정되지 않으며, 위 실시예 및 본 명세서의 다른 실시예와 결합하여 이용될 수 있다.
도 12는 본 발명이 적용되는 실시예로서, NSST에서 인트라 예측 모드마다 변환 세트(transform set)를 할당하는 것을 보여주는 테이블이다.
Non-Separable Secondary Transform (NSST)
2차 변환부(secondary transform unit는 1차 변환된 신호에 대해 2차 변환(secondary transform)을 적용할 수 있으며, 여기서 상기 2차 변환(secondary transform)은 인코더 및/또는 디코더에서 테이블로 기정의될 수 있다.
일실시예로, 상기 2차 변환(secondary transform)은 Non-Separable Secondary Transform(이하, 'NSST'라 함)이 조건적으로 적용될 수 있다. 예를 들어, 상기 NSST는 인트라 예측 블록일 경우에만 적용되며, 예측 모드 그룹마다 적용 가능한 변환 셋을 가질 수 있다.
여기서, 상기 예측 모드 그룹은 예측 방향에 대한 대칭성에 기초하여 설정될 수 있다. 예를 들어, 예측 모드 52와 예측 모드 16은 예측 모드 34 (대각 방향)를 기준으로 대칭이므로, 하나의 그룹을 형성하여 동일한 변환 셋(transform set)이 적용될 수 있다. 이때, 상기 예측 모드 52에 대한 변환을 적용할 때 입력 데이터를 트랜스포즈(transpose)한 후 적용하며, 이는 예측 모드 16과 변환 셋이 동일하기 때문이다.
한편, 플래너 모드(Planar mode)와 DC 모드(DC mode)의 경우 방향에 대한 대칭성이 존재하지 않으므로 각자의 변환 셋을 가지며, 해당 변환 셋은 2개의 변환들로 구성될 수 있다. 나머지 방향성 모드에 대해서는 변환 셋마다 3개의 변환들로 구성될 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 각 변환 셋은 복수개의 변환들로 구성될 수 있다.
도 13은 본 발명이 적용되는 실시예로서, 기븐스 회전(Givens rotation)에 대한 계산 플로우 다이어그램을 나타낸다.
다른 실시예로, 상기 NSST는 1차 변환된 블록 전체에 대해 적용되는 것이 아니라 좌상측(top-left) 8x8 영역에 대해서만 적용될 수 있다. 예를 들어, 블록의 크기가 8x8 이상인 경우는 8x8 NSST가 적용되며, 8x8 미만인 경우는 4x4 NSST가 적용되는데, 이때 4x4 블록들로 나눈 후 각기 4x4 NSST가 적용된다.
다른 실시예로, 4xN/Nx4 (N >= 16)인 경우에도 4x4 NSST가 적용될 수 있다.
8x8 NSST와 4x4 NSST 모두 본 문서에서 설명하는 변환 조합 구성을 따르며, 비분리 변환(non-separable transform)이므로 8x8 NSST는 64개의 데이터를 입력 받아 64개의 데이터를 출력하며 4x4 NSST는 16개의 입력과 16개의 출력을 갖는다.
8x8 NSST와 4x4 NSST 모두 기븐스 회전(Givens rotation)들의 계층적 조합으로 구성된다. 하나의 기븐스 회전(Givens rotation)에 해당하는 행렬은 다음 수학식 4와 같으며, 행렬 곱은 다음 수학식 5와 같다.
Figure PCTKR2019009990-appb-M000004
Figure PCTKR2019009990-appb-M000005
상기 도 13과 같이, 하나의 기븐스 회전(Givens rotation)은 2개의 데이터를 회전시키는 것이기 때문에 64개 (8x8 NSST의 경우) 또는 16개의 (4x4 NSST의 경우) 데이터를 처리하기 위해서는 각기 총 32개 또는 8개의 기븐스 회전(Givens rotation)이 필요하다.
따라서, 32개 또는 8개를 묶음으로 하여 기븐스 회전 레이어(Givens rotation layer)를 이룬다. 한 기븐스 회전 레이어에 대한 출력 데이터가 정해진 치환(permutation)을 다음 기븐스 회전 레이어에 대한 입력 데이터로 전달된다.
도 14는 본 발명이 적용되는 실시예로서, 기븐스 회전 레이어(Givens rotation layer)와 치환(permutation)들로 구성된 4x4 NSST에서의 한 라운드 구성을 보여준다.
상기 도 14를 살펴보면, 4x4 NSST의 경우에 대해 4개의 기븐스 회전 레이어가 순차적으로 처리되는 모습을 보이고 있다. 상기 도 14에서와 같이 한 기븐스 회전 레이어에 대한 출력 데이터가 정해진 치환(i.e. shuffling)을 거쳐 다음 기븐스 회전 레이어에 대한 입력 데이터로 전달된다.
상기 도 14에서와 같이 치환되는 패턴은 규칙적으로 정해져 있으며 4x4 NSST의 경우는 4개의 기븐스 회전 레이어와 해당 치환들을 합쳐 하나의 라운드(round)를 이룬다.
8x8 NSST의 경우는 6개의 기븐스 회전 레이어와 해당 치환들이 하나의 라운드를 형성한다. 4x4 NSST는 2번의 라운드를 거치게 되며, 8x8 NSST는 4번의 라운드를 거치게 된다. 서로 다른 라운드들끼리는 동일한 치환 패턴을 사용하지만 적용되는 기븐스 회전 각도들은 각기 다르다. 따라서, 각 변환을 구성하는 모든 기븐스 회전에 대한 각도 데이터를 저장하여야 한다.
맨 마지막 단계로 기븐스 회전 레이어들을 거쳐 출력된 데이터에 대해 최종적으로 한 번의 치환을 더 수행하게 되며, 해당 치환 정보는 변환마다 별도로 저장되어 있다. 순방향 NSST에서는 맨 마지막에 해당 치환이 수행되며, 역방향 NSST에서는 반대로 맨 처음에 해당 역 치환이 적용된다.
역방향 NSST의 경우는 순방향 NSST에서 적용되었던 기븐스 회전 레이어들과 치환들을 역순으로 수행하면 되며, 각 기븐스 회전의 각도에 대해서도 (-) 값을 취해 회전시킨다.
도 15는 본 발명이 적용되는 실시예로서, Discrete Fourier Transform(DFT)를 이용하여 길이 16의 forward DST7을 설계하는 흐름도를 나타낸다.
실시예 1 : 길이 16의 DST7 설계 및 구현
본 발명은 DFT를 이용하여 DST7을 설계하는 구체적인 실시예들을 제공한다. 본 발명의 실시예들을 통해 DCT8 설계에도 활용할 수 있으며, MTS 구성에도 적용할 수 있다.
도 15의 플로우 차트에서 보여지는 블록들 간에 전달되는 신호(정보)는 스칼라 값일 수도 있고 벡터 형태를 가질 수도 있다. 예를 들어, 벡터는 x[0 ... N-1]과 같이 표기할 수 있고, 이는 x[0 ... N-1] = [ x[0] x[1] ... x[N-2] x[N-1] ]과 같이 N개의 요소들로 이루어진 신호(정보)를 나타낸다. 벡터 x[0 ... N-1]의 부분 신호를 x[i ... j]와 같이 나타낼 수도 있는데, 예를 들어 x[0 ... 15]의 한 부분 신호로서 x[5 ... 10] = [ x[5] x[6] x[7] x[8] x[9] x[10] ]과 같이 나타낼 수도 있다.
상기 도 15를 살펴보면, 길이 16의 한 행(row) 또는 열(column)에 대해 DST7을 구현하는 흐름도를 나타낸다. 여기서, 길이 16의 DST7은 DST7_B16으로 표기하고, forward DST7은 Forward DST7_B16으로 표기하며, inverse DST7은 Inverse DST7_B16으로 표기한다.
또한, 입력 데이터는 x[0 ... 15]이며, 최종 출력 데이터는 y[0 ... 15]라고 표기할 수 있다.
인코더는, 입력 데이터 x[0 ... 15]가 입력되면, 길이 16의 forward DST7에 대한 전처리(pre-processing)를 수행한다(S1510).
상기 인코더는 상기 S1510 단계의 출력(w[0 ... 15])에 대해 DFT를 적용할 수 있다(S1520). 여기서, DFT를 적용하는 상기 S1520 단계는 이후 도 17 내지 도 19에서 상세히 설명하도록 한다.
상기 인코더는 상기 S1520 단계의 출력(z[0 ... 15])에 대해 후처리(post-processing)를 수행하고, 최종 출력 데이터 y[0 ... 15] 를 출력할 수 있다(S1530).
도 16은 본 발명이 적용되는 실시예로서, Discrete Fourier Transform(DFT)를 이용하여 길이 16의 inverse DST7을 설계하는 흐름도를 나타낸다.
상기 도 16을 살펴보면, 길이 16의 한 행(row) 또는 열(column)에 대해 inverse DST7을 구현하는 흐름도를 나타낸다. 여기서, 입력 데이터는 x[0 ... 15]이며, 최종 출력 데이터는 y[0 ... 15]라고 표기할 수 있다.
디코더는, 입력 데이터 x[0 ... 15]가 입력되면, 길이 16의 inverse DST7에 대한 전처리(pre-processing)를 수행한다(S1610).
상기 디코더는 상기 S1610 단계의 출력에 대해 DFT를 적용할 수 있다(S1620). 여기서, DFT를 적용하는 상기 S1620 단계는 이후 도 17 내지 도 19에서 상세히 설명하도록 한다.
상기 디코더는 상기 S1620 단계의 출력에 대해 후처리(post-processing)를 수행하고, 최종 출력 데이터 y[0 ... 15] 를 출력할 수 있다(S1630).
도 17 내지 도 19는 본 발명이 적용되는 실시예들로서, 상기 도 15 및 도 16의 xDST7_FFT_B16 함수를 적용하는 흐름도를 나타낸다.
상기 도 17을 살펴보면, xDST7_FFT3 블록에 src[0 ... 15]가 입력되고 src_FFT11[0 ... 15]가 출력된다(S1710). 출력된 src_FFT11[0 ... 15]는, 2개의 부분 신호들로 구분되어 전달될 수 있다.
예를 들어, src_FFT11[0 ... 4] 는 xDST7_FFT11_type1 블록으로 전달되고, src_FFT11[5 ... 15] 는 xDST7_FFT11_type2 블록으로 전달될 수 있다.
상기 xDST7_FFT11_type1 블록은 src_FFT11[0 ... 4] 를 입력받고, dst[0 ... 4]를 출력한다(S1720).
상기 xDST7_FFT11_type2 블록은 src_FFT11[5 ... 15] 를 입력받고, dst[5 ... 15]를 출력한다(S1730).
여기서, 상기 xDST7_FFT11_type1 블록의 구현은 도 18에서, 상기 xDST7_FFT11_type2 블록의 구현은 도 19에서, 상세히 설명된다.
상기 도 18을 살펴보면, xDST7_FFT11_half1 블록에 src[0 ... 4]가 입력되고 dst_half1[0 ... 4]가 출력된다(S1810).
출력된 dst_half1[0 ... 4]는, xDST7_FFT11_type1 블록에 입력되어 dst[0 ... 4]를 출력한다(S1820).
상기 도 19를 살펴보면, src[0 ... 10]은 2개의 부분 신호들로 구분되어 전달될 수 있다. 예를 들어, src[0 ... 4] 는 xDST7_FFT11_half1 블록으로 전달되고, src[5 ... 10] 은 xDST7_FFT11_half2 블록으로 전달될 수 있다.
상기 xDST7_FFT11_half1 블록은 src [0 ... 4] 를 입력받고, dst_half1[0 ... 4]를 출력한다(S1910).
상기 xDST7_FFT11_half2 블록은 src[5 ... 10] 를 입력받고, dst_half2 [0 ... 5]를 출력한다(S1920).
인코더/디코더는, xDST7_FFT11_type2_Post_Processing 블록을 통해, 상기 S1920 단계의 출력에 대해 후처리(post-processing)를 수행하고, 최종 출력 데이터 dst[0 ... 10] 을 출력할 수 있다(S1930).
상기 도 17의 src_FFT11[5 ... 15] 는 상기 도 19의 src[0 ... 10]에 대응된다. 즉, src[0] = src_FFT11[5], src[1] = src_FFT11[6], ... , src[10] = src_FFT11[15]와 같이 할당된다.
또한, 상기 도 19의 상기 xDST7_FFT11_type2_Post_Processing 블록에서, dst_half1[0 ... 4]와 dst_half2[0 ... 5]가 왼쪽부터 순서대로 입력되는데, 이는 입력 파라미터 src_half1[0 ... 4], src_half2[0 ... 5]에 각각 대응된다. 이는 이하 각 블록의 동작을 나타내는 표에서 상세히 설명될 것이다.
이와 같이, 상기 도 15, 16의 블록도는 상기 도 17 내지 19의 블록도와 연결되어 해석될 수 있다.
상기 도 15 내지 19의 함수들의 상세 동작은 다음 표 2 내지 표 10에 의해 설명될 수 있다.
Figure PCTKR2019009990-appb-T000002
Figure PCTKR2019009990-appb-T000003
상기 표 3에서 rnd_factor = 1 << (final_shift - 1) 값을 사용할 수 있다. 그리고, 상기 도 15, 16에서 한 블록의 모든 행(row) 또는 열(column)에 대해 DST7을 적용하는 함수가 이용될 때, 파라미터를 통해 shift라는 값이 전달되었다면 final_shift = shift- 1 값을 사용할 수 있다.
Figure PCTKR2019009990-appb-T000004
Figure PCTKR2019009990-appb-T000005
상기 표 5에서 rnd_factor = 1 << (final_shift - 1) 값을 사용할 수 있다. 그리고, 상기 도 15, 16에서 한 블록의 모든 행(row) 또는 열(column)에 대해 DST7을 적용하는 함수가 이용될 때, 파라미터를 통해 shift라는 값이 전달되었다면 final_shift = shift - 1 값을 사용할 수 있다.
상기 표 5에서 outputMinimum와 outputMaximum은 각기 출력 값이 가질 수 있는 최소 값과 최대 값을 가리키며, Clip3 함수는 Clip3(A, B, C) = (C < A) ? A : (C > B) ? B : C의 동작을 수행한다. 즉, Clip3 함수는 C 값이 반드시 A부터 B까지 범위에 존재하도록 클리핑(cliping)한다.
Figure PCTKR2019009990-appb-T000006
상기 표 6에서, C3 값은
Figure PCTKR2019009990-appb-I000003
값을 의미하며
Figure PCTKR2019009990-appb-I000004
만큼 곱셈 계수를 스케일한 것을 나타낸다. 상기 표 6에서 shift = 10, rnd_factor = 1 << (shift - 1) =
Figure PCTKR2019009990-appb-I000005
이 적용되므로, dst[i]와 dst[5 + i]는 다음 수학식 6과 같이 계산될 수도 있다.
Figure PCTKR2019009990-appb-M000006
Figure PCTKR2019009990-appb-T000007
상기 표 7에서, 배열 C11R은
Figure PCTKR2019009990-appb-I000006
,
Figure PCTKR2019009990-appb-I000007
을 통해 계산된 값을 나타낸다.
Figure PCTKR2019009990-appb-T000008
상기 표 8에서, 배열 C11R은
Figure PCTKR2019009990-appb-I000008
,
Figure PCTKR2019009990-appb-I000009
을 통해 계산된 값을 나타낸다.
Figure PCTKR2019009990-appb-T000009
Figure PCTKR2019009990-appb-T000010
16x16 2차원 블록에 대해 수평 방향(또는 수직 방향)으로 DST7을 적용하는 경우, 16개의 행(row) (또는 열)에 대해 상기 도 15 내지 16의 흐름도가 이용될 수 있다.
도 20은 본 발명이 적용되는 실시예로서, Discrete Fourier Transform(DFT)를 이용하여 길이 32의 forward DST7을 설계하는 흐름도를 나타낸다.
실시예 2 : 길이 32의 DST7 설계 및 구현
본 발명은 DFT를 이용하여 DST7을 설계하는 구체적인 실시예들을 제공한다. 본 발명의 실시예들을 통해 DCT8 설계에도 활용할 수 있으며, MTS 구성에도 적용할 수 있다.
상기 도 20을 살펴보면, 길이 32의 한 행(row) 또는 열(column)에 대해 DST7을 구현하는 흐름도를 나타낸다. 여기서, 길이 32의 DST7은 DST7_B32로 표기하고, forward DST7은 Forward DST7_B32로 표기하며, inverse DST7은 Inverse DST7_B32로 표기한다.
또한, 입력 데이터는 x[0 ... 31]이며, 최종 출력 데이터는 y[0 ... 31] 이라고 표기할 수 있다.
인코더는, 입력 데이터 x[0 ... 31]이 입력되면, 길이 32의 forward DST7에 대한 전처리(pre-processing)를 수행한다(S2010).
상기 인코더는 상기 S2010 단계의 출력(w[0 ... 31])에 대해 DFT를 적용할 수 있다(S2020). 여기서, DFT를 적용하는 상기 S2020 단계는 이후 도 22 내지 도 24에서 상세히 설명하도록 한다.
상기 인코더는 상기 S2020 단계의 출력(z[0 ... 31])에 대해 후처리(post-processing)를 수행하고, 최종 출력 데이터 y[0 ... 31] 을 출력할 수 있다(S2030).
도 21은 본 발명이 적용되는 실시예로서, Discrete Fourier Transform(DFT)를 이용하여 길이 32의 inverse DST7을 설계하는 흐름도를 나타낸다.
상기 도 21을 살펴보면, 길이 32의 한 행(row) 또는 열(column)에 대해 inverse DST7을 구현하는 흐름도를 나타낸다. 여기서, 입력 데이터는 x[0 ... 31]이며, 최종 출력 데이터는 y[0 ... 31]라고 표기할 수 있다.
디코더는, 입력 데이터 x[0 ... 31]이 입력되면, 길이 32의 inverse DST7에 대한 전처리(pre-processing)를 수행한다(S2110).
상기 디코더는 상기 S2110 단계의 출력(w[0 ... 31])에 대해 DFT를 적용할 수 있다(S2120). 여기서, DFT를 적용하는 상기 S2120 단계는 이후 도 22 내지 도 24에서 상세히 설명하도록 한다.
상기 디코더는 상기 S2120 단계의 출력(z[0 ... 31])에 대해 후처리(post-processing)를 수행하고, 최종 출력 데이터 y[0 ... 31] 를 출력할 수 있다(S2130).
도 22 내지 도 24는 본 발명이 적용되는 실시예들로서, 상기 도 15 및 도 16의 xDST7_FFT_B16 함수를 적용하는 흐름도를 나타낸다.
상기 도 22를 살펴보면, xDST7_FFT5 블록에 src[0 ... 31]이 입력되고 src_FFT13[0 ... 31]이 출력된다(S2210). 출력된 src_FFT13[0 ... 31]은, 3개의 부분 신호들로 구분되어 전달될 수 있다.
예를 들어, src_FFT13[0 ... 5] 는 xDST7_FFT13_type1 블록으로 전달되고, src_FFT13[6 ... 18] 은 xDST7_FFT13_type2 블록으로 전달되고, src_FFT13[19 ... 31] 은 또다른 xDST7_FFT13_type2 블록으로 전달될 수 있다.
상기 xDST7_FFT13_type1 블록은 src_FFT13[0 ... 5] 를 입력받고, dst[0 ... 5]를 출력한다(S2220).
상기 xDST7_FFT13_type2 블록은 src_FFT13[6 ... 18] 을 입력받고, dst[6 ... 18]을 출력한다(S2230).
상기 xDST7_FFT13_type2 블록은 src_FFT13[19 ... 31] 을 입력받고, dst[19 ... 31]을 출력한다(S2240).
여기서, 상기 xDST7_FFT13_type1 블록의 구현은 도 23에서, 상기 xDST7_FFT13_type2 블록의 구현은 도 24에서 상세히 설명된다.
상기 도 23을 살펴보면, xDST7_FFT13_half1 블록에 src[0 ... 5]가 입력되고 dst_half1[0 ... 5]가 출력된다(S2310).
출력된 dst_half1[0 ... 5]는, xDST7_FFT13_type1_Post_Processing 블록에 입력되어 dst[0 ... 5]를 출력한다(S2320).
상기 도 24를 살펴보면, src[0 ... 12]는 2개의 부분 신호들로 구분되어 전달될 수 있다. 예를 들어, src[0 ... 5] 는 xDST7_FFT13_half1 블록으로 전달되고, src[6... 12] 는 xDST7_FFT13_half2 블록으로 전달될 수 있다.
상기 xDST7_FFT13_half1 블록은 src [0 ... 5] 를 입력받고, dst_half1[0 ... 5]를 출력한다(S2410).
상기 xDST7_FFT13_half2 블록은 src[6 ... 12] 를 입력받고, dst_half2 [0 ... 6] 을 출력한다(S2420).
인코더/디코더는, xDST7_FFT13_type2_Post_Processing 블록을 통해, 상기 S2410, S2420 단계의 출력에 대해 후처리(post-processing)를 수행하고, 최종 출력 데이터 dst[0 ... 12] 를 출력할 수 있다(S1930).
상기 도 22의 src_FFT13[0... 5] 는 상기 도 23의 src[0 ... 5]에 대응된다. 즉, src[0] = src_FFT13[0], src[1] = src_FFT13[1], ... , src[5] = src_FFT13[5]와 같이 할당된다.
그리고, 상기 도 22의 src_FFT13[6... 18] 또는 src_FFT13[19... 31] 은 상기 도 24의 src[0 ... 12]에 대응된다. 예를 들어, src[0] = src_FFT13[6], src[1] = src_FFT13[7], ... , src[12] = src_FFT13[18]와 같이 할당된다.
또한, 상기 도 24의 상기 xDST7_FFT13_type2_Post_Processing 블록에서, dst_half1[0 ... 5]와 dst_half2[0 ... 6] 이 왼쪽부터 순서대로 입력되는데, 이는 입력 파라미터 src_half1[0 ... 5], src_half2[0 ... 6]에 각각 대응된다. 이는 이하 각 블록의 동작을 나타내는 표에서 상세히 설명될 것이다.
이와 같이, 상기 도 20, 21의 블록도는 상기 도 22 내지 24의 블록도와 연결되어 해석될 수 있다.
상기 도 20 내지 24의 함수들의 상세 동작은 다음 표 11 내지 표 18에 의해 설명될 수 있다.
Figure PCTKR2019009990-appb-T000011
Figure PCTKR2019009990-appb-T000012
상기 표 12에서 rnd_factor = 1 << (final_shift - 1) 값을 사용할 수 있다. 그리고, 상기 도 20, 21에서 한 블록의 모든 행(row) 또는 열(column)에 대해 DST7을 적용하는 함수가 이용될 때, 파라미터를 통해 shift라는 값이 전달되었다면 final_shift = shift - 1 값을 사용할 수 있다.
Figure PCTKR2019009990-appb-T000013
Figure PCTKR2019009990-appb-T000014
상기 표 14에서 rnd_factor = 1 << (final_shift - 1) 값을 사용할 수 있다. 그리고, 상기 도 20, 21에서 한 블록의 모든 행(row) 또는 열(column)에 대해 DST7을 적용하는 함수가 이용될 때, 파라미터를 통해 shift라는 값이 전달되었다면 final_shift = shift - 1 값을 사용할 수 있다.
상기 표 14에서 outputMinimum와 outputMaximum은 각기 출력 값이 가질 수 있는 최소 값과 최대 값을 가리키며, Clip3 함수는 Clip3(A, B, C) = (C < A) ? A : (C > B) ? B : C의 동작을 수행한다. 즉, Clip3 함수는 C 값이 반드시 A부터 B까지 범위에 존재하도록 클리핑(cliping)한다.
Figure PCTKR2019009990-appb-T000015
상기 표 15에서, 배열 C13R은
Figure PCTKR2019009990-appb-I000010
,
Figure PCTKR2019009990-appb-I000011
을 통해 계산된 값을 나타낸다.
Figure PCTKR2019009990-appb-T000016
상기 표 16에서, 배열 C13I은
Figure PCTKR2019009990-appb-I000012
,
Figure PCTKR2019009990-appb-I000013
을 통해 계산된 값을 나타낸다.
Figure PCTKR2019009990-appb-T000017
Figure PCTKR2019009990-appb-T000018
한 32x32 2차원 블록에 대해 수평 방향(또는 수직 방향)으로 DST7을 적용하는 경우, 32개의 행(row) (또는 열)에 대해 상기 도 20 내지 21의 흐름도가 이용될 수 있다.
도 25는 본 발명이 적용되는 실시예로서, Discrete Fourier Transform(DFT)를 이용하여 길이 8의 forward DST7을 설계하는 흐름도를 나타낸다.
실시예 3 : 길이 8의 DST7 설계 및 구현
본 발명은 DFT를 이용하여 DST7을 설계하는 구체적인 실시예들을 제공한다. 본 발명의 실시예들을 통해 DCT8 설계에도 활용할 수 있으며, MTS 구성에도 적용할 수 있다.
상기 도 25를 살펴보면, 길이 8의 한 행(row) 또는 열(column)에 대해 DST7을 구현하는 흐름도를 나타낸다. 여기서, 길이 8의 DST7은 DST7_B8로 표기하고, forward DST7은 Forward DST7_B8로 표기하며, inverse DST7은 Inverse DST7_B8로 표기한다.
또한, 입력 데이터는 x[0 ... 7]이며, 최종 출력 데이터는 y[0 ... 7] 이라고 표기할 수 있다.
인코더는, 입력 데이터 x[0 ... 7]이 입력되면, 길이 8의 forward DST7에 대한 전처리(pre-processing)를 수행한다(S2510).
상기 인코더는 상기 S2510 단계의 출력(w[0 ... 7])에 대해 DFT를 적용할 수 있다(S2520). 여기서, DFT를 적용하는 상기 S2520 단계는 이후 도 27 내지 도 28에서 상세히 설명하도록 한다.
상기 인코더는 상기 S2520 단계의 출력(z[0 ... 7])에 대해 후처리(post-processing)를 수행하고, 최종 출력 데이터 y[0 ... 7] 을 출력할 수 있다(S2530).
도 26은 본 발명이 적용되는 실시예로서, Discrete Fourier Transform(DFT)를 이용하여 길이 8의 inverse DST7을 설계하는 흐름도를 나타낸다.
상기 도 26을 살펴보면, 길이 8의 한 행(row) 또는 열(column)에 대해 inverse DST7을 구현하는 흐름도를 나타낸다. 여기서, 입력 데이터는 x[0 ... 7]이며, 최종 출력 데이터는 y[0 ... 7] 이라고 표기할 수 있다.
디코더는, 입력 데이터 x[0 ... 7]이 입력되면, 길이 8의 inverse DST7에 대한 전처리(pre-processing)를 수행한다(S2610).
상기 디코더는 상기 S2610 단계의 출력(w[0 ... 7])에 대해 DFT를 적용할 수 있다(S2620). 여기서, DFT를 적용하는 상기 S2620 단계는 이후 도 27 내지 도 28에서 상세히 설명하도록 한다.
상기 디코더는 상기 S2620 단계의 출력(z[0 ... 7])에 대해 후처리(post-processing)를 수행하고, 최종 출력 데이터 y[0 ... 7] 를 출력할 수 있다(S2630).
상기 도 25 내지 26의 함수들의 상세 동작은 다음 표 19 내지 표 23에 의해 설명될 수 있다.
Figure PCTKR2019009990-appb-T000019
Figure PCTKR2019009990-appb-T000020
상기 표 20에서 rnd_factor = 1 << (shift - 1) 값을 사용할 수 있다. 여기서 shift 값은, 한 블록의 모든 행(row) 또는 열(column)에 대해 DST7을 적용하는 함수가 이용될 때, 파라미터를 통해 전달되는 값이다.
Figure PCTKR2019009990-appb-T000021
Figure PCTKR2019009990-appb-T000022
상기 표 22에서 rnd_factor = 1 << (shift - 1) 값을 사용할 수 있다. 여기서 shift 값은, 한 블록의 모든 행(row) 또는 열(column)에 대해 DST7을 적용하는 함수가 이용될 때, 파라미터를 통해 전달되는 값이다.
상기 표 5에서 outputMinimum와 outputMaximum은 각기 출력값이 가질 수 있는 최소값과 최대값을 가리키며, Clip3 함수는 Clip3(A, B, C) = (C < A) ? A : (C > B) ? B : C의 동작을 수행한다. 즉, Clip3 함수는 C 값이 반드시 A부터 B까지 범위에 존재하도록 클리핑(cliping)한다.
Figure PCTKR2019009990-appb-T000023
상기 표 23에서, 배열 C8은
Figure PCTKR2019009990-appb-I000014
,
Figure PCTKR2019009990-appb-I000015
을 통해 계산된 값을 나타낸다.
8x8 2차원 블록에 대해 수평 방향(또는 수직 방향)으로 DST7을 적용하는 경우, 8개의 행(row) (또는 열)에 대해 상기 도 25 내지 26의 흐름도가 이용될 수 있다.
실시예 4 : 실시예 1 내지 3에서 제안된 DST7 구현을 부분적으로 적용하는 방법
길이 16에 대한 DST7과 길이 32에 대한 DST7에 대해서는 상기 실시예 1과 실시예 2에서 제시한 DST7 구현을 적용하고, 길이 8에 대한 DST7에 대해서는 실시예 3에서 제시한 DST7 구현을 적용할 수도 있다. 다만, 본 발명은 이에 한정되지 않으며, 다르게 적용될 수도 있다. 예를 들어, 상기 실시예 3에서 제시한 DST7 구현을 적용하지 않는 경우, 일반적인 행렬 곱셈 형태의 DST7 구현을 적용할 수 있다.
실시예 5 : Discrete Fourier Transform(DFT)를 활용한 DST7의 구현
NxN DST7의 행렬 형태는 다음 수학식 7과 같이 표현될 수 있다.
Figure PCTKR2019009990-appb-M000007
여기서, n 이 0에서 N-1까지의 행 인덱스이고 k 가 0에서 N-1까지의 열 인덱스이면, 상기 수학식 7의 행렬은 원 입력들(original inputs)을 복원하기 위해 변환 계수들이 곱해지는 역방향 DST7 행렬에 매칭된다.
따라서, 상기 수학식 7의 전치 행렬(transpose matrix)은 순방향 DST7 행렬이다. 또한, 순방향 DST7 및 역방향 DST7 행렬들은 직교하며(orthogonal), 그들의 각 기본 벡터는 norm 1을 갖는다.
상기 수학식 7에 기초하여, DST7과 DFT 사이의 관계는 다음 수학식 8과 같이 표현될 수 있다.
Figure PCTKR2019009990-appb-M000008
Figure PCTKR2019009990-appb-I000016
상기 수학식 8에서, R은 Nx(2N+1) 행렬(행의 수x열의 수)이고, Q는 (2N+1)xN 행렬이며, P는 NxN 행렬이다.
Figure PCTKR2019009990-appb-I000017
은 NxN 항등 행렬을 나타내며,
Figure PCTKR2019009990-appb-I000018
은
Figure PCTKR2019009990-appb-I000019
을 나타낸다.
상기 수학식 8에서,
Figure PCTKR2019009990-appb-I000020
는 길이 (2N+1)의 DFT를 수행한 후, DFT 결과의 허수부만이 취해진다(be taken)는 것을 의미한다. 상기 수학식 8은 N이 짝수일 때만 유지(hold)한다. 상세히 설명하면, 상기
Figure PCTKR2019009990-appb-I000021
은 순방향 DST7로 입력되는
Figure PCTKR2019009990-appb-I000022
가 N x 1 벡터일 때
Figure PCTKR2019009990-appb-I000023
를 계산하게 되면 (2N+1) x 1 벡터(
Figure PCTKR2019009990-appb-I000024
)가 출력되고, 이 벡터(
Figure PCTKR2019009990-appb-I000025
)를 입력으로 하여 2N+1 길이의 DFT를 수행한 다음 허수 부분만을 취하는 것을 의미한다.
상기 수학식 8과 같이, 행렬들 P, Q, 및 R은 순방향 DST7에서 주요 계산 파트가 2N+1 length DFT가 되도록 단지 N개의 입력들의 재배열(rearranging)과 그들의 부호 (+/-)의 할당(assigning)을 수행한다.
본 발명은 2nx2n (N = 2n) 사이즈의 DST7 을 이용한다. 따라서, 9-point DFT, 17-point DFT, 33-point DFT, 및 65-point DFT들은 각각 N=4, 8, 16, 32 의 경우 적용될 수 있다.
본 명세서에서는, 주로 N=8, 16, 32 인 경우를 중심으로 설명하며, 대응되는 DFT들의 설계를 동등한 다차원 DFT의 형태로 소개하고 저복잡도 DST7을 얻기 위해 그들을 통합하는 방법을 제공한다.
순방향 DST6와 일치하는 역방향 NxN DST7 은 다음 수학식 9와 같이 2N+1 length DFT로 표현될 수 있다:
Figure PCTKR2019009990-appb-M000009
여기서, R은 Nx(2N+1) 행렬(행의 수x열의 수)이고, Q는 (2N+1)xN 행렬이며,
Figure PCTKR2019009990-appb-I000026
은 NxN 항등 행렬을 나타낸다.
Figure PCTKR2019009990-appb-I000027
의 정의는 상기 수학식 8에서와 같다.
Figure PCTKR2019009990-appb-I000028
은 순방향 DST7로 입력되는
Figure PCTKR2019009990-appb-I000029
가 Nx1 벡터일 때
Figure PCTKR2019009990-appb-I000030
를 계산하게 되면 (2N+1) x 1 벡터(
Figure PCTKR2019009990-appb-I000031
)가 출력되고, 이 벡터(
Figure PCTKR2019009990-appb-I000032
)를 입력으로 하여 2N+1 길이의 DFT를 수행한 다음 허수 부분만을 취하는 것을 의미한다. 즉, 상기 수학식 9에서의
Figure PCTKR2019009990-appb-I000033
의 의미는
Figure PCTKR2019009990-appb-I000034
를 계산하게 되는 것을 제외하고는 상기 수학식 8에서의 정의와 같다.
상기 수학식 9에서, N은 짝수이다. 또한, 역방향 DST7에 대해서도 순방향 DST7에서와 동일한 2N+1 length DFT 를 재사용할 수 있다.
본 발명이 적용되는 코덱 시스템에 길이가 짝수인 삼각 변환(trigonometric transform)이 적용될 수 있다. 예를 들어, 길이 8, 16, 32, 64의 DST7에 대해서는 상기 수학식 8로부터 각기 길이 17, 33, 65, 129의 DFT가 필요하게 된다. 길이 8과 16에 대한 DST7에 적용될 수 있는 33-point DFT와 65-point DFT는 각각 수학식 10과 수학식 11에서와 같이 1차원 DFT로 표현될 수 있다. 수학식 12는 일반적인 길이 N에 대한 DFT 수식을 나타낸다.
Figure PCTKR2019009990-appb-M000010
Figure PCTKR2019009990-appb-M000011
Figure PCTKR2019009990-appb-M000012
NxN DST7 구현을 위해 길이 2N+1의 DFT이 적용되는 과정을 설명하였으나, 상기 수학식 10과 11을 포함하는 내용에서는 표기의 편의를 위해 길이 2N+1 대신에 길이 N을 사용할 수 있다. 따라서, 상기 수학식 8, 9를 통해 DFT를 적용할 경우에는 적절한 표기 상의 변환이 필요하다.
또한, 상기 1차원 33-point DFT와 1차원 65-point DFT는 간단한 입출력 데이터 변환을 통해 각기 동등한(equivalent) 2차원 DFT로도 표현되며, 그에 대응되는 수학식은 다음 수학식 13, 14와 같다.
Figure PCTKR2019009990-appb-M000013
Figure PCTKR2019009990-appb-M000014
여기서, n은 입력 데이터에 대한 인덱스를 나타내고, k는 변환 계수에 대한 인덱스를 나타낸다.
이하에서, 수의 나머지 값(residue)에 대해
Figure PCTKR2019009990-appb-I000035
와 같이 표기하도록 한다. 또한, 4개의 인덱스 변수들 n 1, n 2, k 1, 및 k 2 을 소개하고, 33-point DFT 및 65-point DFT에 대해 그들 간의 관계를 다음 수학식 15, 16과 같이 나타낼 수 있다.
Figure PCTKR2019009990-appb-M000015
Figure PCTKR2019009990-appb-M000016
여기서, n은 입력 데이터에 대한 인덱스를 나타내고, k는 변환 계수에 대한 인덱스를 나타낸다. 상기 수학식 15는 33-point DFT 에 매핑되는 인덱스를 나타내고, 수학식 16은 65-point DFT 에 매핑되는 인덱스를 나타낸다.
상기 수학식 15, 16에 의해 1차원 DFT와 2차원 DFT 사이의 입출력 데이터 매핑은 각각 다음 수학식 17, 18과 같이 주어진다. 상기 수학식 15, 16으로부터, 본 발명은 2개의 인덱스 아규먼트들(index arguments)
Figure PCTKR2019009990-appb-I000036
및
Figure PCTKR2019009990-appb-I000037
로, 새로운 입력/출력 변수들을 다음 수학식 17, 18과 같이 정의할 수 있다.
Figure PCTKR2019009990-appb-M000017
Figure PCTKR2019009990-appb-M000018
여기서,
Figure PCTKR2019009990-appb-I000038
를 의미한다.
실시예 5-1 : DST7을 구성하는 2차원 DFT에 대한 indexing 방법
상기 수학식 15, 17 에 의해 2차원 DFT 를 가능하게 하였으나, 본 발명은 이에 한정되지 않는다. 즉, 다음 수학식 19를 만족할 경우, 상기 수학식 13, 14와 같은 2차원 DFT가 형성될 수 있다.
Figure PCTKR2019009990-appb-M000019
여기서,
Figure PCTKR2019009990-appb-I000039
및
Figure PCTKR2019009990-appb-I000040
는 서로 소(mutually prime factors)를 나타낸다. 그리고,
Figure PCTKR2019009990-appb-I000041
을 의미한다.
33-point 1차원 DFT 는 (N1, N2) = (3, 11) 에 대응되고, 65-point 1차원 DFT는 (N1, N2) = (5, 13)에 대응된다. 두 경우 모두 N1, N2가 서로 소(mutually prime factors)이므로 상기 수학식 19를 적용할 수 있다. 만약, K1, K2, K3, K4가 다음 수학식 20을 만족하면, 상기 수학식 19에서
Figure PCTKR2019009990-appb-I000042
조건을 만족하게 된다.
Figure PCTKR2019009990-appb-M000020
그리고, 상기 수학식 19의 다른 조건들은 만족하려면, 다음 수학식 21에서의 관계식을 만족하여야 한다.
Figure PCTKR2019009990-appb-M000021
따라서, 상기 수학식 21을 만족하는 모든
Figure PCTKR2019009990-appb-I000043
는 상기 수학식 20으로부터 상기 수학식 19를 만족하는 K1, K2, K3, K4를 도출할 수 있게 되어 동등한 2차원 DFT를 구성할 수 있게 된다. 가능한
Figure PCTKR2019009990-appb-I000044
의 실시예들을 들어 보면 다음과 같다.
1)
Figure PCTKR2019009990-appb-I000045
상기 수학식 15에 대응되며, (N1, N2) = (3, 11)인 경우이다.
2)
Figure PCTKR2019009990-appb-I000046
상기 수학식 16에 해당하며, (N1, N2) = (5, 13)인 경우이다.
3)
Figure PCTKR2019009990-appb-I000047
(N1, N2) = (3, 11)인 경우이다.
4)
Figure PCTKR2019009990-appb-I000048
(N1, N2) = (5, 13)인 경우이다.
상기 수학식 21을 만족하는
Figure PCTKR2019009990-appb-I000049
로부터 도출된 K1, K2, K3, K4에 의해 해당 2차원 DFT가 구성되면, 2차원 DFT를 계산하는 과정에서 상기 수학식들에서와 같은 입출력 데이터 및 중간 결과 값에 대한 대칭성(symmetry)이 발생할 수 있다.
따라서, 상기 실시예들과 다른 인덱스를 가진 (즉, 다른
Figure PCTKR2019009990-appb-I000050
값을 가진) 2차원 DFT라고 할지라도, 상기 실시예들에서 제시된 방법 및 구조를 적용하여, 결과적으로 DST7을 수행하는데 필요한 복잡도를 대폭 감소시킬 수 있다.
요약하면, 길이 N(
Figure PCTKR2019009990-appb-I000051
,
Figure PCTKR2019009990-appb-I000052
과
Figure PCTKR2019009990-appb-I000053
은 서로 소)에 대한 DFT는 상기 수학식 19 내지 21을 만족하는 인덱스 변환(즉, 1차원 인덱스와 2차원 인덱스 사이의 변환)에 의해 다음 수학식 22와 같은 2차원 DFT로 계산될 수 있다.
Figure PCTKR2019009990-appb-M000022
상기 수학식 22와 같은 2차원 DFT 형태를 이용하면, 짧은 길이의 DFT들로 분해하여 연산하는 것이 가능하므로 동등한 1차원 DFT에 비해 계산량을 대폭 줄일 수 있다.
실시예 5-2 : 저복잡도 DST7 설계를 위한 최적화
상기 수학식 13, 14에 따르면, 주어진 n2에 대해, 본 발명은
Figure PCTKR2019009990-appb-I000054
의 3-point DFT 및
Figure PCTKR2019009990-appb-I000055
, and
Figure PCTKR2019009990-appb-I000056
의 5-point DFT 를 수행한다.
상기 수학식 13, 14의 내부 DFT 루프가 수행된 후에 생성된
Figure PCTKR2019009990-appb-I000057
에 대해, 본 발명은
Figure PCTKR2019009990-appb-I000058
의 실수부와 허수부를 다음 수학식 23과 같이 정의할 수 있다.
Figure PCTKR2019009990-appb-M000023
여기서,
Figure PCTKR2019009990-appb-I000059
은 실수부를 나타내고,
Figure PCTKR2019009990-appb-I000060
는 허수부를 나타낸다.
유사하게, 입력
Figure PCTKR2019009990-appb-I000061
및 출력
Figure PCTKR2019009990-appb-I000062
도 각각 실수부와 허수부로 분해될 수 있다.
Figure PCTKR2019009990-appb-M000024
여기서, 입력
Figure PCTKR2019009990-appb-I000063
은 지정된 변환이 적용될 것으로 예측되는 픽셀들 또는 레지듀얼 데이터일 수 있다. 따라서, 실제
Figure PCTKR2019009990-appb-I000064
은 모두 0값을 갖는다고 가정할 수 있다.
이러한 가정 하에, 본 발명은 제1단계 DFT (즉, 33-point DFT의 경우 3-point DFT, 65-point DFT의 경우 5-point DFT)에 부여된(imposed) 입력 대칭성(input symmetries)에 의해 출력된 최초 변환 데이터(first transformed data)
Figure PCTKR2019009990-appb-I000065
간의 관계들을 확인할 수 있다. 이러한 대칭성은 상기 수학식 8 또는 9의 P 및 Q 행렬들에 의해 제공되고, 이는 다음 수학식 25, 26에서 기술된다.
Figure PCTKR2019009990-appb-M000025
Figure PCTKR2019009990-appb-M000026
또한,
Figure PCTKR2019009990-appb-I000066
에서 제1단계 출력 관계들은 다음 수학식 27, 28과 같다.
Figure PCTKR2019009990-appb-M000027
Figure PCTKR2019009990-appb-M000028
상기 수학식 25 및 27는 33-point DFT에 속한 3-point FFT에서의 관계를 나타내고, 상기 수학식 26 및 28은 65-point DFT에 속한 5-point FFT에서의 관계를 나타낸다.
예를 들어, 상기 수학식 25 및 26에서, Case 1은 n2 = 0 일 때 발생하고, Case 2는
Figure PCTKR2019009990-appb-I000067
일때 발생한다. Case 1 입력들에 대해서, 3-point FFT (5-point FFT)로부터의 모든 출력들의 실수부들은 0이 되고, 본 발명은 상기 수학식 27, 28에 따라 남은 하나의 출력 (두 개의 출력)을 복원할 수 있기 때문에 하나 (두 개) 허수부 출력을 유지할 필요가 있다.
상기 수학식 25, 26에서 Case 2의 입력 패턴들로 인해서, 본 발명은 다음 수학식 29과 같이
Figure PCTKR2019009990-appb-I000068
및
Figure PCTKR2019009990-appb-I000069
사이의 관계를 갖는다.
Figure PCTKR2019009990-appb-M000029
상기 수학식 29의 경우, 11-point FFT (13-point FFT)의 인덱스들
Figure PCTKR2019009990-appb-I000070
간의 관계도 동일하게 적용된다.
따라서, 본 발명은 상기 수학식 29로 인해, n2가 [0, 5] ([0, 6])의 범위에 있을 때에만 3-point FFT (5-point FFT) 를 수행하고, 그에 따라 연관된 계산량을 줄일 수 있다.
또한, [1, 5] ([1, 6])의 범위에 걸친 각 3-point FFT (5-point FFT) 계산에서, 출력들의 다른 부분들은 상기 수학식 21에 따라 복원(recover)될 수 있기 때문에, 2개(3개) 실수부 출력들과 1개(2개) 허수부 출력인, 일부 출력들만이 계산된다.
제1단계 출력들 (상기 수학식 29)에 존재하는 대칭성으로 인해, 상기 수학식 13, 14에서 외부 루프(제2단계 FFT)로부터 계산된 출력들은 대칭적으로 배열되며, 이는 계산량을 감소시킬 수 있다. 상기 외부 루프(제2단계 FFT)의 입력 패턴은 다음 수학식 30 내지 33과 같다.
Figure PCTKR2019009990-appb-M000030
Figure PCTKR2019009990-appb-M000031
Figure PCTKR2019009990-appb-M000032
Figure PCTKR2019009990-appb-M000033
상기 수학식 30, 32는 33-point FFT에 속한 11-point FFT에서 발생되는 (encountered) 입력 대칭들(input symmetries)을 나타낸다.
상기 수학식 31, 33은 65-point FFT에 속한 13-point FFT에서 발생되는(encountered) 입력 대칭성(input symmetries)을 나타낸다. 외부 루프 반복에 따라, 11-point FFT (13-point FFT)의 입력 세트들 중에서 다른 대칭성도 발생되며, 이는 이전 반복들 중의 하나로부터 반복에 대한 출력 복원을 가능하게 한다.
본 발명에서,
Figure PCTKR2019009990-appb-I000071
의 벡터를
Figure PCTKR2019009990-appb-I000072
로 표현하면, 반복 과정에 존재하는 입력 대칭성들은 다음 수학식 34와 같이 표현될 수 있다:
Figure PCTKR2019009990-appb-M000034
33-point FFT (65-point FFT)와 같은 2차원 DFT에서, k1 은 [0, 2] ([0, 4])의 범위를 갖는다.
상기 수학식 34에서, Case 1은 k1 = 0일 때에만 발생한다. 상기 수학식 34에서, Case 2는
Figure PCTKR2019009990-appb-I000073
일 때에 발생한다.
상기 수학식 34에서의 대칭성들로부터, 스킵된 반복(skipped iteration)의 출력이 그것의 이전 반복들 중의 하나로부터 유도될 수 있기 때문에, 33-point FFT (65-point FFT)에서 11-point FFT (15-point FFT)의 유효한 반복 개수는 3(5)에서 2(3)로 감소될 수 있다.
또한, 상기 수학식 8, 9에 따라, 본 발명은 33-point FFT (65-point FFT) 로부터의 출력들 중의 허수부들만을 취할 수 있으며, 따라서 상기 수학식 34에서 각 Case의 출력 패턴은 다음 수학식 35 내지 38과 같이 나타날 수 있다.
Figure PCTKR2019009990-appb-M000035
Figure PCTKR2019009990-appb-M000036
Figure PCTKR2019009990-appb-M000037
Figure PCTKR2019009990-appb-M000038
상기 수학식 35, 37은 33-point FFT에 속한 11-point FFT에 있는 출력 대칭성을 나타내고, 상기 수학식 36, 38은 65-point FFT에 속한 13-point FFT에 있는 출력 대칭성을 나타낸다.
상기 수학식 35 내지 38과 같은 대칭성들로 인해, 2차원 DFT에서 외부 루프의 이후 반복들은 불필요하게 된다. 상기 수학식 8에서 순방향 DST7과 DFT 사이의 관계로부터, 최종 출력되는 k 인덱스들은 k = 2m+1 이다. 여기서 m의 범위는 16x16 DST7 (32 x 32 DST7)에 대해 [0, 15] ([0, 31]) 이다.
도 27 내지 도 28은 본 발명이 적용되는 실시예들로서, 도 27은 33-point DFT를 적용한 16x16 DST7 의 블록도를 나타내고, 도 28은 65-point DFT를 적용한 32x32 DST7 의 블록도를 나타낸다.
실시예 5-3 : Wingrad FFT 블록을 단순화된 DFT 블록으로 대체하는 구성
본 실시예에서는 Winograd FFT 대신 일반 DFT 를 사용하는 구성을 제안한다.
일반적인 1차원 DFT에 대한 수식은 33-point DFT와 65-point DFT에 대해 각기 상기 수학식 7, 8과 같이 주어진다. 또한, 33-point 1차원 DFT와 65-point 1차원 DFT에 대응되는 일반적인 2차원 DFT에 대한 수학식은 각기 상기 수학식 13, 14로 주어진다.
상기 도 27 내지 도 28에서 제1단계 DFT는 3-point DFT 또는 5-point DFT이다. 제1단계 DFT 에 대한 일반적인 DFT 수식은 다음과 같다.
Figure PCTKR2019009990-appb-M000039
상기 수학식 39에서 N1 = 3이면 3-point DFT가 되고 N1 = 5이면 5-point DFT가 된다. 상기 수학식 21에서 제시한 대칭성에 의해 상기 수학식 34에서의 n2가 0 ~ (N2-1)/2인 범위에 대해서만 해당 DFT를 계산해 주면 된다. 즉, N1 = 3이면 N2 = 11이고, N1 = 5이면 N2 = 13이다.
상기 수학식 25, 26에서의 Case 1이 각기 상기 도 27의 단순화된 3-point DFT Type 1과 상기 도 28의 단순화된 5-point DFT Type 1에 대응되며, 이는 n2 = 0인 경우에 해당한다.
단순화된 3-point DFT Type 1은 다음 수학식 40과 같이 주어진다.
Figure PCTKR2019009990-appb-M000040
상기 수학식 40에서 k1 = 1인 경우에 대해서만 계산이 필요하므로, 한 번의 곱셈만이 필요하게 된다. 동일한 방법으로 단순화된 5-point DFT Type 1에 대한 수학식을 구해보면 다음 수학식 41과 같다.
Figure PCTKR2019009990-appb-M000041
상기 수학식 41에서 k1 = 1, 2인 경우에 대해서만 계산이 필요하므로, 두 번의 곱셈만이 필요하게 된다. 또한, 상기 수학식 40, 41에서 나오는 곱하기 2는 좌측 쉬프트(left shift) 연산으로 처리가 가능하기 때문에 곱셈으로 카운트되지 않는다.
상기 수학식 25, 26에서의 Case 2는 각기 상기 도 27의 단순화된 3-point DFT Type 2와 상기 도 28의 단순화된 5-point DFT Type 2에 대응되며, 각기 n2 = 1 ~ 5, n2 = 1 ~ 6인 경우에 해당한다.
단순화된 3-point DFT Type 2는 상기 수학식 39를 통해 구현될 수 있다. 여기서, 상기 수학식 27의 대칭성을 활용하면,
Figure PCTKR2019009990-appb-I000074
은 k1 = 0, 1인 경우에 대해서만 구하면 되며,
Figure PCTKR2019009990-appb-I000075
은 k1 = 1인 경우에 대해서만 구하면 된다.
마찬가지로, 단순화된 5-point DFT Type 2의 경우, 상기 수학식 39를 통해 구현될 수 있다. 마찬가지로 상기 수학식 28의 대칭성을 활용하게 되면,
Figure PCTKR2019009990-appb-I000076
은 k1 = 0, 1, 2인 경우에 대해서만 구하면 되며,
Figure PCTKR2019009990-appb-I000077
은 k1 = 1, 2인 경우에 대해서만 구하면 된다.
상기 도 27 내지 28 에서 제2단계 DFT는 11-point DFT 또는 13-point DFT이다. 상기 제2단계 DFT 에 대한 일반적인 DFT 수학식은 다음 수학식 42와 같다.
Figure PCTKR2019009990-appb-M000042
상기 수학식 42에서, N2 = 11이면 11-point DFT가 되고 N2 = 13이면 13-point DFT가 된다. 상기 수학식 36 내지 38에서 제시된 대칭성으로 인해, 상기 수학식 42에서의 k1이 0 ~ (N1-1)/2인 범위에 대해서만 해당 DFT를 계산해 주면 된다. N2 = 11이면 N1 = 3이고, N2 = 13 이면 N1 = 5이다.
상기 수학식 34의 Case 1과 상기 수학식 35는, 상기 도 27의 단순화된 11-point DFT Type 1에 대응된다. 또한, 상기 수학식 34의 Case 1과 상기 수학식 36은, 상기 도 28의 단순화된 13-point DFT Type 1에 대응된다.
상기 수학식 30 내지 33에서 제시하고 있는 대칭성을 활용하면 단순화된 11-point DFT Type 1과 단순화된 13-point DFT Type 1은 다음 수학식 43과 같이 구해진다. 즉, k1 = 0인 경우에 해당한다.
Figure PCTKR2019009990-appb-M000043
상기 수학식 43에 따르면 단순화된 11-point DFT Type 1의 경우는 5번의 곱셈이 필요하게 되며, 단순화된 13-point DFT Type 1의 경우는 6번의 곱셈이 필요하게 된다.
마찬가지로 상기 수학식 30 내지 33에서 제시하는 대칭성을 활용하면 단순화된 11-point DFT Type 2와 단순화된 13-point DFT Type 2를 다음 수학식 44와 같이 획득할 수 있다. 여기서, 단순화된 11-point DFT Type 2는 k1 = 1일 때 수행되고, 단순화된 13-point DFT Type 2는 k1 = 1, 2일 때 수행된다.
Figure PCTKR2019009990-appb-M000044
상기 수학식 44에 따르면 단순화된 11-point DFT Type 2에 대해서는 10번의 곱셈이 요구되며, 단순화된 13-point DFT Type 2에 대해서는 12번의 곱셈이 요구된다.
상기 수학식 40 내지 44에서 등장하는 곱셈들에서는, DFT 커널 계수들로서 코사인 값들과 사인 값들이 곱해지게 된다. 가능한 N1과 N2 값이 3, 5, 11, 13이므로 다음 수학식 45와 같은 계수 값들이 해당 곱셈들에 등장하게 된다. 단, i = 0인 경우에 대해서는 해당 코사인 또는 사인 값이 0 또는 1을 갖기 때문에 제외한다.
Figure PCTKR2019009990-appb-M000045
상기 수학식 43, 44에서는 n2 인덱스가 (N2-1)/2 까지만 증가하므로, 상기 수학식 45에서의 마지막 두 경우에 대해서는 i 값을 (N2-1)/2까지로 제한하였다.
상기 수학식 45에서 등장하는 모든 계수들의 수는 2 x ( 2 + 4 + 5 + 6 ) = 34개가 되며, 33-point DFT에 대해서는 2 x ( 2 + 5 ) = 14개, 65-point DFT에 대해서는 2 x ( 4 + 6 ) = 20개의 계수가 필요하게 된다. 각 계수는 스케일링(scaling)과 라운딩(rounding)을 통해 정수 형태로 근사화될 수 있으며, DST7의 입력 데이터는 정수 형태의 레지듀얼 데이터이므로, 연관되는 모든 계산들은 정수 연산으로 수행될 수 있다. 물론 중간 결과 값들 역시 스케일링된 값일 것이므로, 각 계산 단계 또는 출력 단계에서 적절히 다운 스케일링(down scaling)을 적용해 주는 것이 필요하다.
그리고, 코사인 값과 사인 값이 참조되는 형태는
Figure PCTKR2019009990-appb-I000078
,
Figure PCTKR2019009990-appb-I000079
,
Figure PCTKR2019009990-appb-I000080
,
Figure PCTKR2019009990-appb-I000081
이므로, k1과 k2 값에 따라 계수 값들의 참조 순서가 달라질 수 있다.
따라서, k1과 k2 값을 어드레스로 갖는 순서 테이블을 만들어서, n1과 n2에 따른 참조 순서를 테이블 룩업(table look-up) 형태로 획득할 수 있다. 예를 들어, N2 = 11, k2 = 3이라면
Figure PCTKR2019009990-appb-I000082
이 해당 테이블 엔트리(table entry)가 될 수 있으며, 가능한 모든 k2 값에 대해 대응되는 테이블 엔트리를 설정할 수 있다.
상기 도 27 및 도 28에서 각기 16과 32로 표시된 길쭉한 모양의 사각형은, 데이터의 치환(permutation)과 부호 변환을 수행하게 된다. 상기 수학식 15, 16에서 제시한 인덱스 변환과 상기 수학식 25, 26에서 제시한 입력 데이터의 대칭성을 통해, 상기 도 27 및 도 28에서의 Simplified 3-point DFT Type 1, Simplified 3-point DFT Type 2, Simplified 5-point DFT Type 1, Simplified 5-point DFT Type 2 블록들은 각기 해당 데이터를 입력 받을 수 있고, 상기 수학식 25, 26의 대칭성으로 인해 일부 데이터는 부호가 변환된 후 입력된다.
실시예 6 : 여러 스케일링 방법들을 통한 DST7 구현
상기 도 27의 Simplified 3-point DFT Type 2과 상기 도 28의 Simplified 5-point DFT Type 2는 상기 수학식 39를 통해 계산된다. 보다 구체적으로 상기 수학식 39에서 n2 ≠ 0인 경우에 해당되고,
Figure PCTKR2019009990-appb-I000083
과
Figure PCTKR2019009990-appb-I000084
는 n1 값의 변화에 따라 절대값이 같은 경우가 많이 발생한다. 따라서, 상기 수학식 39에서처럼 n1 값이 0부터 N1-1까지 증가한다고 해서, N1 번만큼의 곱셈이 필요하지는 않게 된다. 상기 수학식 39에서 n2 ≠ 0인 경우(즉, 상기 도 27의 Simplified 3-point DFT Type 2과 상기 도 28의 Simplified 5-point DFT Type 2인 경우)에 대해서 다음 수학식 46과 같이 A/B 값을 스케일링한다고 가정하자.
Figure PCTKR2019009990-appb-M000046
상기 46에서와 같이
Figure PCTKR2019009990-appb-I000085
또는
Figure PCTKR2019009990-appb-I000086
값은 절대값이 1보다 같거나 작은 floating-point 수이므로 A 값을 적절히 곱하면 충분한 정확도를 가진 정수값 또는 부동 소수점 수를 만들 수 있다. 상기 수학식 46에서 맨 마지막에 곱해지는 1/B는 B 값에 따라 쉬프트(shift) 연산만으로 계산될 수 있다. 관련하여 보다 구체적인 내용은 실시예 7에서 설명하도록 한다.
상기 수학식 40, 41에 A/B 대신에 A/2B를 곱하게 되면 각기 수학식 47, 48과 같다.
Figure PCTKR2019009990-appb-M000047
Figure PCTKR2019009990-appb-M000048
상기 수학식 47, 48에서도 A 값을
Figure PCTKR2019009990-appb-I000087
또는
Figure PCTKR2019009990-appb-I000088
에 곱해서 충분한 정확도를 가진 정수값 또는 부동 소수점 수를 만들 수 있으며, 맨 마지막에 곱해지는 1/B도 B 값에 따라 쉬프트(shift) 연산만으로 계산될 수 있다. 관련하여 보다 구체적인 내용은 실시예 7에서 설명하도록 한다.
Simplified 11-point DFT Type 1과 Simplified 13-point DFT Type 1은 상기 수학식 43에서 기술된 연산(k1 = 0인 경우에 해당)을 수행하는데, 스케일링 값으로 C/2D 값을 곱하게 되면 다음 수학식 49를 얻을 수 있다.
Figure PCTKR2019009990-appb-M000049
상기 수학식 49에서와 같이
Figure PCTKR2019009990-appb-I000089
에 C 값이 곱해질 수 있으므로, 정수 또는 고정 소수점 연산을 적용할 수 있게 된다. 상기 수학식 46에서 곱한 스케일링 값인 A/B를 고려하게 되면, 상기 수학식 49에서와 같이 최종 결과 데이터 중 하나인
Figure PCTKR2019009990-appb-I000090
에 곱해지게 되는 총 스케일링 값은
Figure PCTKR2019009990-appb-I000091
이 된다. 또한, 상기 수학식 46으로부터 계산된
Figure PCTKR2019009990-appb-I000092
값을 상기 수학식 49에서와 같이 곧바로 입력으로 적용할 수 있다.
Simplified 11-point DFT Type 2와 Simplified 13-point DFT Type 2는 상기 수학식 44를 통해 계산되는데 (Simplified 11-point DFT Type 2는 k1 = 1일 때 수행, Simplified 13-point DFT Type 2는 k1 = 1, 2일 때 수행), 상기 수학식 49에서와 마찬가지로 스케일링 값으로 C/2D를 곱하게 되면 다음 수학식 50을 얻게 된다.
Figure PCTKR2019009990-appb-M000050
상기 수학식 50에서도 상기 수학식 49에서와 같이
Figure PCTKR2019009990-appb-I000093
과
Figure PCTKR2019009990-appb-I000094
에 C 값이 곱해진 것을 확인할 수 있다. 따라서, 코사인 값과 사인 값을 곱하는데 정수 또는 부동 소수점 연산을 사용할 수 있다. 수학식 49에서와 마찬가지로 상기 수학식 46에서 곱한 A/B 값과, 상기 수학식 47과 수학식 48에서 곱한 A/2B를 함께 고려하면, 상기 수학식 50에서의 두 번째 식과 같이 된다.
Figure PCTKR2019009990-appb-I000095
를 상기 수학식 50에서와 같이 정의하면, 상기 수학식 46 내지 48을 통해 구한 값을 상기 수학식 50의 입력 데이터로 사용할 수 있다.
상기 수학식 50에서 가능한 k2 값은 Simplified 11-point DFT Type 2의 경우 0부터 10까지이고 Simplified 13-point DFT Type 2의 경우 0부터 12까지이다. 코사인 값과 사인 값에 근원적으로 존재하는 대칭성으로 인해 다음 수학식 51과 같은 관계식이 성립하게 된다.
Figure PCTKR2019009990-appb-M000051
상기 수학식 51에서 Simplified 11-point DFT Type 2에 대한 N2 값은 11이고 Simplified 13-point DFT Type 2에 대한 N2 값은 13이다. 상기 수학식 51에 등장하는 모든 식별자(identifer)들에 대한 정의는 상기 수학식 50에서와 같다.
따라서, 상기 수학식 51에서와 같이
Figure PCTKR2019009990-appb-I000096
에 대해서는
Figure PCTKR2019009990-appb-I000097
의 범위에 대해서만 계산하면 되며,
Figure PCTKR2019009990-appb-I000098
에 대해서는
Figure PCTKR2019009990-appb-I000099
의 범위에 대해서만 계산하면 된다. 동일한 원리로 상기 수학식 49에서도 k2에 대한 대칭성에 의해
Figure PCTKR2019009990-appb-I000100
의 범위에 대해서만 계산하면 된다.
실시예 7 : 스케일링 값의 조절을 통해 정수 또는 부동 소수점 연산만으로 DST7을 구현
상기 실시예 6에서 등장한 스케일링 값은 모두 A/B 형태를 가지고 있으며, A를
Figure PCTKR2019009990-appb-I000101
또는
Figure PCTKR2019009990-appb-I000102
에 먼저 곱해서 정수 연산이 가능하도록 하고 1/B를 나중에 곱하게 된다. 또한, 상기 수학식 45에서와 같이 전체 수학식에서 등장하는 코사인 값들과 사인 값들의 수는 제한적이므로, 해당 코사인 값들과 사인 값들에 A 값을 미리 곱하여 어레이(array) 또는 ROM에 저장해 놓고 테이블 룩업(table look-up) 방식으로 사용할 수도 있다. 상기 수학식 46을 다음 수학식 52와 같이 표현될 수 있다.
Figure PCTKR2019009990-appb-M000052
여기서,
Figure PCTKR2019009990-appb-I000103
는
Figure PCTKR2019009990-appb-I000104
에서 A 값으로 충분히 큰 값을 곱해준 다음 반올림해 주면 코사인 또는 사인 값을 스케일링된 정수 값으로 변형하면서도 값의 정확도 역시 충분히 유지할 수 있다. A 값으로는 보통 2의 거듭제곱승 형태의 값을 (2n) 사용할 수 있는데, 예를 들어 다음 수학식 53과 같은 방식으로
Figure PCTKR2019009990-appb-I000105
또는
Figure PCTKR2019009990-appb-I000106
을 근사할 수 있다.
Figure PCTKR2019009990-appb-M000053
상기 수학식 53에서 round는 rounding operator를 가리키는데, 정수화를 위한 어떠한 방식의 rounding도 가능하나 0.5를 기준으로 반올림하는 통상적인 반올림 방법을 사용할 수 있다.
상기 수학식 52에서 1/B을 곱하는 것(즉, B로 나누는 것)은 B가 2의 거듭제곱승 형태일 경우 우측 쉬프트(right shift) 연산으로 구현할 수 있다. B = 2m이라고 할 때 다음 수학식 54와 같이 1/B에 대한 곱셈을 근사할 수 있다. 이 때 상기 수학식 54에서와 같이 rounding을 고려할 수 있으나, 본 발명은 그에 한정되지 않는다.
Figure PCTKR2019009990-appb-M000054
한편, 상기 수학식 53에서와 같이 곱해지는 A 값이 반드시 2의 거듭제곱승 형태일 필요는 없다. 특히,
Figure PCTKR2019009990-appb-I000107
형태의 스케일링 팩터(scaling factor)를 추가로 곱해 주어야 하는 경우 A 값에 이를 반영해 줄 수 있다.
예를 들어, 상기 수학식 49 내지 51에서 분자로 곱해지는 값이 A와 C이므로
Figure PCTKR2019009990-appb-I000108
를 A 또는 C 중 한 쪽에서 곱해줄 수도 있고
Figure PCTKR2019009990-appb-I000109
라고 할 때
Figure PCTKR2019009990-appb-I000110
를 A 쪽에서 곱해주고
Figure PCTKR2019009990-appb-I000111
를 C 쪽에서 곱해줄 수도 있다. A가 거듭제곱 형태가 아닌 다른 예로서
Figure PCTKR2019009990-appb-I000112
등의 값이 추가로 곱해질 수 있는데, 본 발명이 적용되는 코덱 시스템에서 모든 크기의 변환들에 대해 커널 계수 값의 범위를 동일하게 유지하기 위해
Figure PCTKR2019009990-appb-I000113
이 추가로 곱해지는 경우가 발생하기 때문이다.
유사한 방식으로, 상기 수학식들 40, 41, 43, 44 은 각각 다음 수학식 55 내지 58의 단순한 연산만으로 적절히 근사화될 수 있다.
Figure PCTKR2019009990-appb-M000055
Figure PCTKR2019009990-appb-M000056
Figure PCTKR2019009990-appb-M000057
Figure PCTKR2019009990-appb-M000058
여기서,
Figure PCTKR2019009990-appb-I000114
및
Figure PCTKR2019009990-appb-I000115
는 대칭성으로 인해 부분적인 범위(각각
Figure PCTKR2019009990-appb-I000116
,
Figure PCTKR2019009990-appb-I000117
)에서만 계산될 수 있으므로, 실질적으로 복잡도를 감소시킬 수 있다.
또한, 상기 A를 곱하는 것에 대한 근사 방식과 1/B를 곱하는 것에 대한 근사 방식은 상기 수학식 47 내지 51에도 적용할 수 있다.
길이 8, 16, 32에 대한 DST7에서 스케일링 팩터 곱에 대한 근사 구현 예시는 표 24에서와 같다. 표 24에서 등장하는 A, B, C, D는 상기 수학식 46 내지 51에서 등장하는 A, B, C, D와 같으며, 쉬프트는 DST7 함수에 인자로 유입되는 값으로서 변환 이후(또는 역변환 이전)에 수행되는 양자화(또는 역양자화)의 수행 방식에 따라 정해지는 값일 수 있다.
Figure PCTKR2019009990-appb-T000024
표 25는 상기 표 24와 다른 스케일링 값을 적용한 예시이다. 즉, 표 24에서의 스케일링에 1/4를 곱한 스케일링 값을 사용하였다.
Figure PCTKR2019009990-appb-T000025
도 29는 본 발명이 적용되는 실시예로서, 순방향 DST7(Discrete Sine Transform-7) 및 순방향 DCT8(Discrete Cosine Transform-8)을 DFT(Discrete Fourier Transform)로 수행하는 인코딩 흐름도를 나타낸다.
인코더는 현재 블록의 예측 모드, 블록 모양 및/또는 블록 크기 중 적어도 하나에 기초하여 수평 변환 및/또는 수직 변환을 결정(또는 선택)할 수 있다(S2910). 이때, 수평 변환 및/또는 수직 변환의 후보는 상기 도 6의 실시예들 중 적어도 하나를 포함할 수 있다.
상기 인코더는 RD 최적화(Rate Distortion optimization)를 통해 최적의 수평 변환 및/또는 최적의 수직 변환을 결정할 수 있다. 상기 최적의 수평 변환 및/또는 상기 최적의 수직 변환은 복수개의 변환 조합 중 하나에 대응될 수 있고, 상기 복수개의 변환 조합은 변환 인덱스에 의해 정의될 수 있다.
상기 인코더는 상기 최적의 수평 변환 및/또는 상기 최적의 수직 변환에 대응되는 변환 인덱스를 시그널링할 수 있다(S2920). 여기서, 상기 변환 인덱스는 본 명세서에서 설명한 다른 실시예들이 적용될 수 있다. 예를 들어, 상기 도 6의 실시예들 중 적어도 하나를 포함할 수 있다.
다른 예로, 상기 최적의 수평 변환에 대한 수평 변환 인덱스와 상기 최적의 수직 변환에 대한 수직 변환 인덱스를 독립적으로 시그널링할 수도 있다.
상기 인코더는, 상기 최적의 수평 변환을 이용하여 상기 현재 블록에 대해 수평 방향으로 순방향 변환을 수행할 수 있다(S2930). 여기서, 상기 현재 블록은 변환 블록을 의미할 수 있고, 상기 최적의 수평 변환은 순방향 DCT8 일 수 있다.
그리고, 상기 인코더는, 상기 최적의 수직 변환을 이용하여 상기 현재 블록에 대해 수직 방향으로 순방향 변환을 수행할 수 있다 (S2940). 여기서, 상기 최적의 수직 변환은 순방향 DST7 일 수 있으며, 상기 순방향 DST7은 DFT로 디자인될 수 있다.
본 실시예에서는, 수평 변환을 수행한 후 수직 변환을 수행하지만, 본 발명은 이에 한정되지 않는다. 즉, 수직 변환을 먼저 수행한 후 수평 변환을 수행할 수 있다.
일실시예로, 상기 수평 변환과 상기 수직 변환의 조합는 상기 도 6의 실시예들 중 적어도 하나를 포함할 수 있다.
한편, 상기 인코더는, 상기 현재 블록에 대해 양자화를 수행함으로써, 변환 계수 블록을 생성할 수 있다(S2950).
상기 인코더는, 상기 변환 계수 블록에 대해 엔트로피 인코딩을 수행하여, 비트스트림을 생성할 수 있다.
도 30은 본 발명이 적용되는 실시예로서, 역방향 DST7(Discrete Sine Transform-7) 및 역방향 DCT8 (Discrete Cosine Transform-8)을 DFT(Discrete Fourier Transform)로 수행하는 디코딩 흐름도를 나타낸다.
디코더는 비트스트림으로부터 변환 인덱스를 획득할 수 있다(S3010). 여기서, 상기 변환 인덱스는 본 명세서에서 설명한 다른 실시예들이 적용될 수 있다. 예를 들어, 상기 도 6의 실시예들 중 적어도 하나를 포함할 수 있다.
상기 디코더는 상기 변환 인덱스에 대응되는 수평 변환 및 수직 변환을 유도할 수 있다(S3020). 이때, 상기 수평 변환 및/또는 상기 수직 변환의 후보는 상기 도 6의 실시예들 중 적어도 하나를 포함할 수 있다.
다만, 상기 S3010 및 S3020 단계는 일실시예이며, 본 발명은 이에 한정되지 않는다. 예를 들어, 상기 디코더는 현재 블록의 예측 모드, 블록 모양 및/또는 블록 크기 중 적어도 하나에 기초하여 수평 변환 및 수직 변환을 유도할 수 있다. 다른 예로, 상기 변환 인덱스는 수평 변환에 대응되는 수평 변환 인덱스 및 수직 변환에 대응되는 수직 변환 인덱스를 포함할 수 있다.
한편, 상기 디코더는 상기 비트스트림을 엔트로피 디코딩하여 변환 계수 블록을 획득하고, 상기 변환 계수 블록에 대해 역양자화를 수행할 수 있다(S3030).
상기 디코더는 상기 역양자화된 변환 계수 블록에 대해 상기 수직 변환을 이용하여 수직 방향으로 역방향 변환을 수행할 수 있다(S3040). 여기서, 상기 수직 변환은 DST7 에 대응될 수 있다. 즉, 상기 디코더는 상기 역양자화된 변환 계수 블록에 대해 역방향 DST7 을 적용할 수 있다.
본 발명은 순방향 DST7 및/또는 역방향 DST7을 DFT(Discrete Fourier Transform) 로 설계하는 방법을 제공한다.
상기 디코더는 DST7을 1차원 DFT 또는 2차원 DFT를 통해 구현할 수 있다.
또한, 상기 디코더는 다양한 스케일링 방법을 적용하여 DST7을 정수 연산만으로 구현할 수 있다.
또한, 상기 디코더는 DFT를 이용한 DST7 구현 방법과 정수 연산만으로 DST7을 구현하는 방법을 통해, 길이 8, 16, 32의 DST7을 설계할 수 있다.
일실시예로, 상기 디코더는 변환 인덱스에 대응되는 변환 조합을 유도하고, DST7 또는 DCT8 을 이용하여 현재 블록에 대해 수직 또는 수평 방향으로 역방향 변환을 수행할 수 있다. 여기서, 상기 변환 조합은 수평 변환 및 수직 변환으로 구성되고, 상기 수평 변환 및 상기 수직 변환은 상기 DST7 또는 상기 DCT8 중 어느 하나에 대응될 수 있다.
일실시예로, 상기 DST7 에 33-point DFT(Discrete Fourier Transform)가 적용될 때, 상기 DST7의 한 행 또는 한 열에 대해 2개의 부분 벡터 신호들로 구분하는 단계; 및 상기 2개의 부분 벡터 신호들에 대해 11-point DFT type 1 또는 11-point DFT type 2를 적용하는 단계를 포함할 수 있다.
일실시예로, 상기 DST7의 한 행 또는 한 열이 src[0...15]로 표현될 때, 상기 2개의 부분 벡터 신호들은 src[0...4] 및 src[5...15] 로 구분될 수 있다.
일실시예로, 상기 DST7 에 65-point DFT(Discrete Fourier Transform)가 적용될 때, 상기 DST7의 한 행 또는 한 열에 대해 3개의 부분 벡터 신호들로 구분하는 단계; 및 상기 3개의 부분 벡터 신호들에 대해 13-point DFT type 1 또는 13-point DFT type 2를 적용하는 단계를 포함할 수 있다.
일실시예로, 상기 DST7의 한 행 또는 한 열이 src[0...31]로 표현될 때, 상기 3개의 부분 벡터 신호들은 src[0...5], src[6...18] 및 src[19...31] 로 구분될 수 있다.
일실시예로, 상기 3개의 부분 벡터 신호들 중, src[0...5] 에는 13-point DFT type 1이 적용되고, 상기 src[6...18] 및 src[19...31] 에는 13-point DFT type 2 가 적용될 수 있다.
일실시예로, 16x16 DST7 에서 필요한 1차원 33-point DFT 및 32x32 DST7 에서 필요한 1차원 65-point DFT 는 더 짧은 DFT 를 갖는 동등한 2차원 DFTs로 분해될 수 있다. 이와 같이, DST7을 DFT 에 의해 실행함으로써 중복 계산을 제거하고 저복잡도 DST7을 디자인할 수 있다.
그리고, 상기 디코더는 상기 수평 변환을 이용하여 수평 방향으로 역방향 변환을 수행할 수 있다(S3050). 여기서, 상기 수평 변환은 DCT8 에 대응될 수 있다. 즉, 상기 디코더는 상기 역양자화된 변환 계수 블록에 대해 역방향 DCT8 을 적용할 수 있다.
본 실시예에서는, 수직 변환을 적용한 후 수평 변환을 적용하지만, 본 발명은 이에 한정되지 않는다. 즉, 수평 변환을 먼저 적용한 후 수직 변환을 적용할 수 있다.
일실시예로, 상기 수평 변환과 상기 수직 변환의 조합는 상기 도 6의 실시예들 중 적어도 하나를 포함할 수 있다.
상기 디코더는 S3050 단계를 통해 레지듀얼 블록을 생성하고, 상기 레지듀얼 블록과 예측 블록을 더하여 복원 블록을 생성한다.
이하에서는, 본 명세서에서 제안하는 실시예에 따른 변환 프로세스 전반을 설명한다. 즉, 이하에서 설명하는 변환 프로세스는 앞서 도 1 내지 도 30에서 설명한 실시예들이 적용될 수 있다.
본 발명의 실시예에서, 디코더는 변환 프로세스를 수행함으로써 현재 변환 블록의 잔차 샘플(또는 잔차 샘플 배열)을 유도할 수 있다. 설명의 편의를 위해 디코더를 위주로 설명하나 본 발명이 이에 제한되는 것은 아니며, 본 발명의 실시예에 따른 변환 프로세스는 인코더에도 실질적으로 동일하게 적용될 수 있다.
본 발명의 실시예에서, 변환 프로세스는 다음의 변수(또는 표기, 파라미터)들 중 적어도 하나 이상을 입력으로 할 수 있다.
- 현재 픽쳐의 좌상단 루마 샘플(top left luma sample)을 기준으로 하는 현재 루마 변환 블록의 좌상단 루마 샘플(또는 좌상단 루마 샘플의 좌표, 위치)을 나타내는 루마 위치 ( xTbY, yTbY ),
여기서, xTbY는 현재 루마 변환 블록의 좌상단 루마 샘플의 수평 방향 좌표를 나타내고, yTbY는 현재 루마 변환 블록의 좌상단 루마 샘플의 수직 방향 좌표를 나타낸다.
- 현재 변환 블록의 수평 크기(horizontal size)(또는 너비(width))를 나타내는 변수 hTbS
- 현재 변환 블록의 수직 크기(vertical size)(또는 높이(height))를 나타내는 변수 vTbS
- 현재 블록의 색차 성분(colour component)을 나타내는 변수 cIdx
- 요소 d[ x ][ y ]를 가지는 (hTbS)x(vTbS) 역양자화된 변환 계수 배열
그리고, 상기 변환 프로세스는 요소 r[ x ][ y ]를 가지는 (hTbS)x(vTbS) 잔차 샘플 배열을 출력으로 할 수 있다.
만약, cIdx 값이 0인 경우, 변환 계수의 최소값(coeffMin)은 루마 성분 계수의 최소값(CoeffMinY)으로 설정되고, 변환 계수의 최대값(coeffMax)은 루마 성분 계수의 최대값(CoeffMaxY)으로 설정될 수 있다. 그렇지 않은 경우, 변환 계수의 최소값은 색차 성분 계수의 최소값(CoeffMinC)으로 설정되고, 변환 계수의 최대값은 색차 성분 계수의 최대값(CoeffMaxC)으로 설정될 수 있다.
본 발명의 일 실시예에서, 인코더/디코더는 현재 변환 블록에 MTS가 적용되는지 여부를 지시하는 MTS 신택스(또는 신택스 요소)를 기반으로 현재 변환 블록의 일차 변환(또는 코어 변환)에 이용되는 수평 방향 및/또는 수직 방향의 변환 타입(또는 변환 커널)을 유도할 수 있다. 일 예로, 상기 유도되는 변환 타입은 현재 변환 블록의 예측 모드, 상기 현재 변환 블록의 너비/높이, 상기 MTS 신택스 또는 cIdx 중 적어도 하나를 이용하여 유도될 수 있다.
본 발명에서, MTS가 적용되는 경우와 그렇지 않은 경우를 구분하여 설명하나, 본 발명이 이러한 표현에 제한되는 것은 아니다. 예를 들어, MTS의 적용 여부는 미리 정의된 특정 변환 타입(기본 변환 타입, 디폴트 변환 타입 등으로 지칭될 수 있다) 이외의 다른 변환 타입을 사용하는지 여부와 동일한 의미일 수 있다. 만약 MTS가 적용되는 경우, 기본 변환 타입 이외의 다른 변환 타입(예컨대, 복수의 변환 타입들 중 어느 하나 또는 둘 이상의 조합된 변환 타입)이 변환에 이용되고, MTS가 적용되지 않는 경우, 기본 변환 타입이 변환에 이용될 수 있다. 일 실시예에서, 상기 기본 변환 타입은 DCT2로 설정(또는 정의)될 수 있다.
일 예로서, 현재 변환 블록에 MTS가 적용되는지 여부를 지시하는 MTS 플래그 신택스와 MTS가 적용되는 경우 상기 현재 블록에 적용되는 변환 타입을 지시하는 MTS 인덱스 신택스가 개별적으로 인코더로부터 디코더로 전송될 수도 있고, 다른 일 예로서, 현재 변환 블록에 MTS가 적용되는지 여부 및 MTS가 적용되는 경우 상기 현재 블록에 적용되는 변환 타입을 모두 포함하는 신택스(예를 들어, MTS 인덱스)가 인코더로부터 디코더로 전송될 수도 있다. 즉, 후자의 실시예에서, 상술한 기본 변환 타입을 포함하는 전체 변환 타입 그룹(또는 변환 타입 셋) 내에서 현재 변환 블록(또는 유닛)에 적용되는 변환 타입을 지시하는 신택스(또는 신택스 요소)가 인코더로부터 디코더로 전송될 수 있다. 따라서, 그 표현에도 불구하고 현재 변환 블록에 적용되는 변환 타입을 지시하는 신택스(MTS 인덱스)는 MTS 적용 여부에 관한 정보를 포함할 수 있다. 다시 말해, 후자의 실시예에서 MTS 플래그 없이 MTS 인덱스만 시그널링될 수 있어, 이 경우는 MTS에 DCT2가 포함되는 것으로 해석할 수 있으나, 이하 명세서에서는 DCT2를 적용하는 경우를 MTS를 적용하지 않는 것으로 기술하며, 그럼에도 불구하고 MTS에 관한 기술적 범위는 해당 정의 내용에 한정되지 않는다.
또한, 전술한 바와 같이, MTS는 적어도 2개 이상의 변환 타입을 이용할 수 있다. 본 발명의 실시예에서, DCT2, DST7, DCT8 총 3개의 변환 타입이 이용되는 경우를 위주로 설명하나, 본 발명이 이에 제한되는 것은 아니다. 실시예로서, 상기 변환 타입을 지시하기 위하여 0(DCT2), 1(DST7), 2(DCT8)의 인덱스가 할당될 수 있다.
일 실시예에서, 현재 변환 블록에 MTS가 적용되는지 여부를 지시하는 MTS 신택스 값이 0인 경우, 상기 변환 타입은 0으로 설정될 수 있다. 그렇지 않은 경우, 상기 변환 타입은 다음의 표 26에 따라 유도될 수 있다. 다시 말해, 상기 MTS 신택스 값이 0인 경우, 상기 변환 타입은 0으로 설정되고, 그렇지 않은 경우, 상기 변환 타입은 수평/수직 방향 각각에 대하여 1 또는 2로 설정될 수 있다.
Figure PCTKR2019009990-appb-T000026
표 26을 참조하면, 일 실시예에서, MTS 적용 여부를 지시하는 신택스(즉, MTS 플래그)가 먼저 파싱될 수 있다. 만약, MTS가 적용되지 않는 경우, 현재 변환 블록의 변환 타입은 0으로 결정될 수 있다. MTS가 적용되는 경우, 수평/수직 방향에 대하여 변환 타입(TrType)을 지시하는 신택스(또는 신택스 요소)가 파싱될 수 있다. MTS가 적용되는 경우, 수평/수직 방향에 적용되는 변환 타입은 1 또는 2로 결정될 수 있다.
다른 일 실시예에서, 전술한 바와 같이 기본 변환 타입을 포함하는 전체 변환 타입 그룹 내에서 현재 변환 블록에 적용되는 변환 타입을 지시하는 신택스(즉, MTS 인덱스)가 전송될 수도 있다. 이러한 경우, 상기 표 26과 다르게, MTS 플래그 파싱없이 MTS 인덱스에 기초하여, MTS가 적용되는 경우 및 그렇지 않은 경우의 변환 타입이 다음의 표 27과 같이 결정될 수 있다.
Figure PCTKR2019009990-appb-T000027
표 27을 참조하면, MTS 인덱스가 0인 경우, MTS는 적용되지 않을 수 있다. 이 경우, 수평/수직 방향에 적용되는 변환 타입은 0으로 결정(또는 설정)될 수 있다. 한편, MTS 인덱스가 0이 아닌 경우, MTS가 적용될 수 있다. 이 경우, 표 27과 같이 MTS 인덱스 값에 따라, 수평/수직 방향에 적용되는 변환 타입은 1 또는 2로 결정(또는 설정)될 수 있다.
상술한 방법에 따라 수평/수직 방향의 변환 타입이 결정되면, 잔차 샘플의 (hTbS)x(vTbS) 배열은 다음의 방법으로 유도될 수 있다.
첫 번째로, 역양자화된 변환 계수 d[ x ][ y ] (이때, x = 0..hTbS - 1, y = 0..vTbS - 1)의 각각의 열(즉, 수직 방향)은 각각의 열에 대한 일차원의 변환 프로세스를 호출함으로써, e[ x ][ y ] (이때, x = 0..hTbS - 1, y = 0..vTbS - 1)으로 (역)변환될 수 있다. 상기 e[ x ][ y ] 은 수직 방향으로 역변환된 계수(또는 리스트)를 나타낸다. 상기 일차원의 변환 프로세스는 현재 변환 블록의 높이, 역양자화된 변환 계수의 열(또는 리스트) d[ x ][ y ], 수직 방향 변환 타입을 입력으로 하고, 상기 e[ x ][ y ] (y = 0..vTbS - 1)을 출력으로 할 수 있다.
두 번째로, 중간 샘플 값(intermediate sample value) g[ x ][ y ] (이때, x = 0..hTbS - 1, y = 0..vTbS - 1)은 다음의 수학식 59를 이용하여 유도될 수 있다.
Figure PCTKR2019009990-appb-M000059
수학식 59를 참조하면, 수직 방향으로 역변환이 수행된 이후의 중간 샘플 값(또는 중간 변환 계수 값)은 스케일링된 e[ x ][ y ] 값이 미리 정의된 계수의 최소값(coeffMin)과 계수의 최대값(coeffMax) 사이에서 클리핑된 값으로 결정될 수 있다.
세 번째로, 결과 배열(즉, 중간 샘플) g[ x ][ y ] (이때, x = 0..hTbS - 1, y = 0..vTbS - 1)의 각각의 행(즉, 수평 방향)은 각각의 행에 대한 일차원의 변환 프로세스를 호출함으로써, r[ x ][ y ] (이때, x = 0..hTbS - 1, y = 0..vTbS - 1)으로 (역)변환될 수 있다. 상기 r[ x ][ y ] 은 수평 방향으로 역변환된 계수(또는 리스트)를 나타낸다. 상기 일차원의 변환 프로세스는 현재 변환 블록의 너비, 중간 샘플 배열의 행(또는 리스트) g[ x ][ y ], 수평 방향 변환 타입을 입력으로 하고, 상기 r[ x ][ y ] (x = 0..hTbS - 1)을 출력으로 할 수 있다.
이하에서는, 수평 또는 수직 방향으로 적용되는 일차원의 변환 프로세스를 설명한다.
본 발명의 실시예에 따른 일차원의 변환 프로세스는 수평 또는 수직 방향으로 적용될 수 있다.
만약, 열(즉, 수직 방향)에 대한 일차원의 프로세스가 호출된 경우, 일차원의 변환 프로세스는 다음의 변수(또는 표기, 파라미터)들을 입력으로 할 수 있다.
- 스케일링된(또는 역양자화된) 변환 계수(또는 변환 블록)의 수직 크기(vertical size)(또는 높이(height))를 나타내는 변수 vTbS
- 요소 x[j] (j = 0..nTbs - 1)를 가지는 스케일링된 변환 계수 x의 리스트
- 변환 타입 변수 trType
그리고, 상기 열에 대한 일차원의 변환 프로세스는 요소 y[i] (i = 0..nTbs - 1)를 가지는 역변환된 샘플의 리스트를 출력으로 할 수 있다.
반면에, 행(즉, 수평 방향)에 대한 일차원의 프로세스가 호출된 경우, 일차원의 변환 프로세스는 다음의 변수(또는 표기, 파라미터)들을 입력으로 할 수 있다.
- 스케일링된(또는 역양자화된) 변환 계수(또는 변환 블록)의 수평 크기(horizontal size)(또는 너비(width))를 나타내는 변수 hTbS
- 요소 x[j] (j = 0..nTbs - 1)를 가지는 스케일링된 변환 계수 x의 리스트
- 변환 타입 변수 trType
그리고, 상기 행에 대한 일차원의 변환 프로세스는 요소 y[i] (i = 0..nTbs - 1)를 가지는 역변환된 샘플의 리스트를 출력으로 할 수 있다.
실시예로서, 변환 타입의 값에 따라 다음과 같이 변환 매트릭스가 적용될 수 있다.
만약, 변환 타입이 0인 경우, 스케일링된 변환 계수 리스트에 대하여 다음의 수학식 60이 적용될 수 있다.
Figure PCTKR2019009990-appb-M000060
수학식 60을 참조하면, 현재 변환 블록에 적용되는 변환 타입이 0인 경우, 미리 정의된 변환 매트릭스가 적용될 수 있다. 일 예로서, 변환 타입이 0인 경우, 변환 매트릭스는 다음의 표 28과 같이 정의될 수 있다.
Figure PCTKR2019009990-appb-T000028
Figure PCTKR2019009990-appb-I000118
Figure PCTKR2019009990-appb-I000119
Figure PCTKR2019009990-appb-I000120
만약, 변환 타입이 0이 아닌 경우, 스케일링된 변환 계수 리스트에 대하여 다음의 수학식 61이 적용될 수 있다.
Figure PCTKR2019009990-appb-M000061
수학식 61을 참조하면, 현재 변환 블록에 적용되는 변환 타입이 0이 아닌 경우(즉, 1 또는 2인 경우), 미리 정의된 변환 매트릭스가 적용될 수 있다.
일 예로서, 상기 변환 타입이 1인 경우, 4x4 변환 매트릭스는 다음의 표 29와 같이 정의될 수 있다.
Figure PCTKR2019009990-appb-T000029
또한, 일 예로서, 상기 변환 타입이 1인 경우, 8x8 변환 매트릭스는 다음의 표 30과 같이 정의될 수 있다.
Figure PCTKR2019009990-appb-T000030
또한, 일 예로서, 상기 변환 타입이 1인 경우, 16x16 변환 매트릭스는 다음의 표 31과 같이 정의될 수 있다.
Figure PCTKR2019009990-appb-T000031
또한, 일 예로서, 상기 변환 타입이 1인 경우, 32x32 변환 매트릭스는 다음의 표 32과 같이 정의될 수 있다.
Figure PCTKR2019009990-appb-T000032
Figure PCTKR2019009990-appb-I000121
또한, 일 예로서, 상기 변환 타입이 2인 경우, 4x4 변환 매트릭스는 다음의 표 33과 같이 정의될 수 있다.
Figure PCTKR2019009990-appb-T000033
또한, 일 예로서, 상기 변환 타입이 2인 경우, 8x8 변환 매트릭스는 다음의 표 34과 같이 정의될 수 있다.
Figure PCTKR2019009990-appb-T000034
또한, 일 예로서, 상기 변환 타입이 2인 경우, 16x16 변환 매트릭스는 다음의 표 35과 같이 정의될 수 있다.
Figure PCTKR2019009990-appb-T000035
또한, 일 예로서, 상기 변환 타입이 2인 경우, 32x32 변환 매트릭스는 다음의 표 36과 같이 정의될 수 있다.
Figure PCTKR2019009990-appb-T000036
Figure PCTKR2019009990-appb-I000122
이하에서는, 이상에서 제안하는 방법들이 적용될 수 있는 신택스 구조를 예로 들어 설명한다. 일 실시예에서, 다음의 표 37과 같은 상위 레벨 신택스 구조가 정의될 수 있다.
Figure PCTKR2019009990-appb-T000037
표 37을 참조하면, 시퀀스 파라미터 셋 신택스를 예시한다. 인코더는 상기 신택스 파라미터 셋을 통해 MTS가 이용 가능한지 여부를 나타내는 신택스 요소를 시그널링 할 수 있다. 시퀀스 파라미터 셋은 일 예로서, 본 발명이 이에 제한되는 것은 아니며, 상술한 신택스 요소는 비디오 파라미터 셋, 픽쳐 파라미터 셋, 슬라이스 헤더 등을 통해 시그널링될 수도 있다.
구체적으로, mts_intra_enabled_flag가 1인 경우, MTS의 적용 여부를 지시하는 신택스 요소(예를 들어, mts_cu_flag, mts_tu_idx, mts_cu_idx)가 인트라 블록에 대한 레지듀얼 코딩 신택스 또는 변환 코딩 신택스에 존재할 수 있음을 나타낸다. mts_intra_enabled_flag가 0인 경우, MTS의 적용 여부를 지시하는 신택스 요소가 인트라 블록에 대한 레지듀얼 코딩 신택스 또는 변환 코딩 신택스에 존재하지 않음을 나타낸다.
또한, mts_inter_enabled_flag가 1 인 경우, MTS의 적용 여부를 지시하는 신택스 요소가 인터 블록에 대한 레지듀얼 코딩 신택스 또는 변환 코딩 신택스에 존재할 수 있음을 나타낸다. mts_inter_enabled_flag가 0인 경우, MTS의 적용 여부를 지시하는 신택스 요소가 인터 블록에 대한 레지듀얼 코딩 신택스 또는 변환 코딩 신택스에 존재하지 않음을 나타낸다.
일 실시예에서, 다음의 표 38과 같은 변환 유닛 신택스 구조가 정의될 수 있다.
Figure PCTKR2019009990-appb-T000038
표 38을 참조하면, 현재 변환 블록에 대하여 MTS가 이용 가능하고, 현재 변환 블록의 너비 및 높이가 미리 정의된 최대 크기 보다 작거나 같은 경우, mts_cu_flag 신택스 요소를 파싱한다. mts_cu_flag는 연관된 변환 블록에 MTS를 적용할지 여부를 나타낸다. mts_cu_flag가 1인 경우, 현재 변환 유닛의 레지듀얼 샘플에 MTS가 적용됨을 나타낸다. mts_cu_flag가 0인 경우, 현재 변환 유닛의 레지듀얼 샘플에 MTS가 적용되지 않음을 나타낸다. maxSizeMts 변수는 MTS가 적용되는 변환 블록의 최대 크기를 나타낸다.
일 실시예에서, 다음의 표 39과 같은 레지듀얼 코딩 신택스 구조가 정의될 수 있다.
Figure PCTKR2019009990-appb-T000039
표 39를 참조하면, mts_hor_mode는 현재 변환 유닛의 수평 방향을 따라 레지듀얼 샘플에 적용되는 변환 타입(또는 변환 커널)을 나타낸다. mts_hor_mode가 0인 경우, DST7 변환 커널이 현재 변환 유닛의 수평 방향을 따라 레지듀얼 샘플에 적용됨을 나타낸다. mts_hor_mode가 1인 경우, DCT8 변환 커널이 현재 변환 유닛의 수평 방향을 따라 레지듀얼 샘플에 적용됨을 나타낸다.
mts_ver_mode는 현재 변환 유닛의 수직 방향을 따라 레지듀얼 샘플에 적용되는 변환 타입(또는 변환 커널)을 나타낸다. mts_ver_mode가 0인 경우, DST7 변환 커널이 현재 변환 유닛의 수직 방향을 따라 레지듀얼 샘플에 적용됨을 나타낸다. mts_ver_mode가 1인 경우, DCT8 변환 커널이 현재 변환 유닛의 수직 방향을 따라 레지듀얼 샘플에 적용됨을 나타낸다.
수평 및 수직 방향에 대한 변환 타입(또는 변환 커널)을 나타내는 변수 MtsMode [x] [y]는 x = x0..x0 + cbWidth-1 및 y = y0..y0 + cbHeight - 1에 대해 다음의 표 40에 정의된 mts_hor_mode 및 mts_ver_mode으로부터 유도될 수 있다.
Figure PCTKR2019009990-appb-T000040
이상에서 설명한 본 발명의 실시예들은 설명의 편의상 일부 실시예들을 구분하여 설명하였으나, 본 발명이 이에 제한되는 것은 아니다. 즉, 앞서 설명한 실시예들은 각각 독립적으로 수행될 수도 있고, 하나 이상의 여러 실시예가 조합되어 수행될 수도 있다.
도 31은 본 발명이 적용되는 실시예에 따른 MTS(Multiple Transform Selection)를 기반으로 비디오 신호를 복호화하는 방법을 예시하는 흐름도이다.
도 31을 참조하면, 디코더는 현재 블록의 역변환에 상기 MTS가 적용되는지 여부를 나타내는 제1 신택스 요소(syntax element)를 파싱한다(S3101). 여기서, 상기 MTS는 상기 현재 블록에 미리 정의된 기본 변환 타입(default transform type) 이외의 다른 변환 타입을 사용하는 변환 모드를 나타낸다.
디코더는 상기 현재 블록에 대하여 역양자화를 수행함으로써 상기 현재 블록의 너비(width) 및 높이(height)를 갖는(with) 역양자화된 변환 계수 배열을 유도한다(S3102).
디코더는 상기 제1 신택스 요소에 기초하여 상기 현재 블록의 수직 방향에 적용되는 수직 변환 타입 및 수평 방향에 적용되는 수평 변환 타입을 결정한다(S3103).
디코더는 상기 수직 변환 타입 및 상기 수평 변환 타입을 이용하여, 상기 역양자화된 변환 계수 배열에 대하여 역변환을 수행함으로써 상기 현재 블록의 너비 및 높이를 갖는 레지듀얼 샘플 배열을 유도한다(S3104).
실시예로서, 상기 기본 변환 타입은 DCT2로 설정되고, 상기 기본 변환 타입 이외의 나머지 변환 타입은 DST7 및 DCT8로 설정될 수 있다.
실시예로서, 상기 제1 신택스 요소가 상기 현재 블록의 역변환에 상기 MTS가 적용되지 않음을 나타내는 경우, 상기 수직 변환 타입 및 상기 수평 변환 타입은 상기 DCT2로 결정되고, 상기 제1 신택스 요소가 상기 현재 블록의 역변환에 상기 MTS가 적용됨을 나타내는 경우, 상기 수직 변환 타입 및 상기 수평 변환 타입은 각각 상기 DST7 및 상기 DCT8 중 어느 하나로 결정될 수 있다.
실시예로서, 인트라 코딩 블록에 대하여 상기 MTS가 이용 가능한지 여부를 나타내는 제2 신택스 요소 및 인터 코딩 블록에 대하여 상기 MTS가 이용 가능한지 여부를 나타내는 3 신택스 요소를 파싱하는 단계를 더 포함하고, 상기 제2 신택스 요소가 1인 경우 상기 인트라 코딩 블록에 대한 변환 유닛 신택스에 상기 제1 신택스 요소가 존재하고, 상기 제3 신택스 요소가 1인 경우 상기 인터 코딩 블록에 대한 변환 유닛 신택스에 상기 제1 신택스 요소가 존재할 수 있다.
실시예로서, 상기 레지듀얼 샘플 배열을 유도하는 단계는, 상기 수직 변환 타입을 이용하여 상기 역양자화된 변환 계수 배열의 각각의 열에 대한 수직 방향의 일차원 변환 프로세스를 수행하는 단계; 및 상기 수평 변환 타입을 이용하여 상기 각각의 열에 대한 일차원 변환 프로세스에 의해 출력된 중간 샘플 배열(intermediate sample array)의 각각의 행에 대한 수평 방향의 일차원 변환 프로세스를 수행하는 단계를 더 포함할 수 있다.
실시예로서, 상기 수평 방향의 일차원 변환 프로세스를 수행하는 단계는, 상기 각각의 열에 대한 일차원 변환 프로세스에 의해 출력된 중간 샘플 값을 미리 정의된 계수의 최소값 및 최대값에 기초하여 클리핑하는 단계를 더 포함할 수 있다.
도 32은 본 발명이 적용되는 실시예에 따른 MTS(Multiple Transform Selection)를 기반으로 비디오 신호를 복호화하는 장치를 예시하는 도면이다.
도 32를 참조하면, 비디오 신호 복호화 장치는 앞서 도 4내지 도 31에서 제안된 기능, 과정 및/또는 방법을 구현한다. 구체적으로, 상기 장치는 신택스 요소 파싱부(3201), 역양자화된 변환 계수 유도부(3202), 변환 타입 결정부(3203), 레지듀얼 샘플 유도부(3204)를 포함하여 구성될 수 있다.
신택스 요소 파싱부(3201)는 현재 블록의 역변환에 상기 MTS가 적용되는지 여부를 나타내는 제1 신택스 요소(syntax element)를 파싱한다. 여기서, 상기 MTS는 상기 현재 블록에 미리 정의된 기본 변환 타입(default transform type) 이외의 다른 변환 타입을 사용하는 변환 모드를 나타낸다.
역양자화된 변환 계수 유도부(3202)는 상기 현재 블록에 대하여 역양자화를 수행함으로써 상기 현재 블록의 너비(width) 및 높이(height)를 갖는(with) 역양자화된 변환 계수 배열을 유도한다.
변환 타입 결정부(3203)는 상기 제1 신택스 요소에 기초하여 상기 현재 블록의 수직 방향에 적용되는 수직 변환 타입 및 수평 방향에 적용되는 수평 변환 타입을 결정한다.
레지듀얼 샘플 유도부(3204)는 상기 수직 변환 타입 및 상기 수평 변환 타입을 이용하여, 상기 역양자화된 변환 계수 배열에 대하여 역변환을 수행함으로써 상기 현재 블록의 너비 및 높이를 갖는 레지듀얼 샘플 배열을 유도한다.
실시예로서, 상기 기본 변환 타입은 DCT2로 설정되고, 상기 기본 변환 타입 이외의 나머지 변환 타입은 DST7 및 DCT8로 설정될 수 있다.
실시예로서, 상기 제1 신택스 요소가 상기 현재 블록의 역변환에 상기 MTS가 적용되지 않음을 나타내는 경우, 상기 수직 변환 타입 및 상기 수평 변환 타입은 상기 DCT2로 결정되고, 상기 제1 신택스 요소가 상기 현재 블록의 역변환에 상기 MTS가 적용됨을 나타내는 경우, 상기 수직 변환 타입 및 상기 수평 변환 타입은 각각 상기 DST7 및 상기 DCT8 중 어느 하나로 결정될 수 있다.
실시예로서, 상기 신택스 요소 파싱부는 인트라 코딩 블록에 대하여 상기 MTS가 이용 가능한지 여부를 나타내는 제2 신택스 요소 및 인터 코딩 블록에 대하여 상기 MTS가 이용 가능한지 여부를 나타내는 3 신택스 요소를 파싱하고, 상기 제2 신택스 요소가 1인 경우 상기 인트라 코딩 블록에 대한 변환 유닛 신택스에 상기 제1 신택스 요소가 존재하고, 상기 제3 신택스 요소가 1인 경우 상기 인터 코딩 블록에 대한 변환 유닛 신택스에 상기 제1 신택스 요소가 존재할 수 있다.
실시예로서, 상기 레지듀얼 샘플 유도부(3204)는, 상기 수직 변환 타입을 이용하여 상기 역양자화된 변환 계수 배열의 각각의 열에 대한 수직 방향의 일차원 변환 프로세스를 수행하고, 상기 수평 변환 타입을 이용하여 상기 각각의 열에 대한 일차원 변환 프로세스에 의해 출력된 중간 샘플 배열(intermediate sample array)의 각각의 행에 대한 수평 방향의 일차원 변환 프로세스를 수행할 수 있다.
실시예로서, 상기 레지듀얼 샘플 유도부(3204)는, 상기 각각의 열에 대한 일차원 변환 프로세스에 의해 출력된 중간 샘플 값을 미리 정의된 계수의 최소값 및 최대값에 기초하여 클리핑할 수 있다.
도 33은 본 발명이 적용되는 비디오 코딩 시스템을 나타낸다.
비디오 코딩 시스템은 소스 디바이스(source device) 및 수신 디바이스(receiving device)를 포함할 수 있다. 소스 디바이스는 인코딩된 비디오/영상 정보 또는 데이터를 파일 또는 스트리밍 형태로 디지털 저장매체 또는 네트워크를 통하여 수신 디바이스로 전달할 수 있다.
상기 소스 디바이스는 비디오 소스(video source), 인코딩 장치(encoding apparatus), 전송부(transmitter)를 포함할 수 있다. 상기 수신 디바이스는 수신부(receiver), 디코딩 장치(decoding apparatus) 및 렌더러(renderer)를 포함할 수 있다. 상기 인코딩 장치는 비디오/영상 인코딩 장치라고 불릴 수 있고, 상기 디코딩 장치는 비디오/영상 디코딩 장치라고 불릴 수 있다. 송신기는 인코딩 장치에 포함될 수 있다. 수신기는 디코딩 장치에 포함될 수 있다. 렌더러는 디스플레이부를 포함할 수도 있고, 디스플레이부는 별개의 디바이스 또는 외부 컴포넌트로 구성될 수도 있다.
비디오 소스는 비디오/영상의 캡쳐, 합성 또는 생성 과정 등을 통하여 비디오/영상을 획득할 수 있다. 비디오 소스는 비디오/영상 캡쳐 디바이스 및/또는 비디오/영상 생성 디바이스를 포함할 수 있다. 비디오/영상 캡쳐 디바이스는 예를 들어, 하나 이상의 카메라, 이전에 캡쳐된 비디오/영상을 포함하는 비디오/영상 아카이브 등을 포함할 수 있다. 비디오/영상 생성 디바이스는 예를 들어 컴퓨터, 타블렛 및 스마트폰 등을 포함할 수 있으며 (전자적으로) 비디오/영상을 생성할 수 있다. 예를 들어, 컴퓨터 등을 통하여 가상의 비디오/영상이 생성될 수 있으며, 이 경우 관련 데이터가 생성되는 과정으로 비디오/영상 캡쳐 과정이 갈음될 수 있다.
인코딩 장치는 입력 비디오/영상을 인코딩할 수 있다. 인코딩 장치는 압축 및 코딩 효율을 위하여 예측, 변환, 양자화 등 일련의 절차를 수행할 수 있다. 인코딩된 데이터(인코딩된 비디오/영상 정보)는 비트스트림(bitstream) 형태로 출력될 수 있다.
전송부는 비트스트림 형태로 출력된 인코딩된 비디오/영상 정보 또는 데이터를 파일 또는 스트리밍 형태로 디지털 저장매체 또는 네트워크를 통하여 수신 디바이스의 수신부로 전달할 수 있다. 디지털 저장 매체는 USB, SD, CD, DVD, 블루레이, HDD, SSD 등 다양한 저장 매체를 포함할 수 있다. 전송부는 미리 정해진 파일 포멧을 통하여 미디어 파일을 생성하기 위한 엘리먼트를 포함할 수 있고, 방송/통신 네트워크를 통한 전송을 위한 엘레멘트를 포함할 수 있다. 수신부는 상기 비트스트림을 추출하여 디코딩 장치로 전달할 수 있다.
디코딩 장치는 인코딩 장치의 동작에 대응하는 역양자화, 역변환, 예측 등 일련의 절차를 수행하여 비디오/영상을 디코딩할 수 있다.
렌더러는 디코딩된 비디오/영상을 렌더링할 수 있다. 렌더링된 비디오/영상은 디스플레이부를 통하여 디스플레이될 수 있다.
도 34는 본 발명이 적용되는 실시예로서, 컨텐츠 스트리밍 시스템 구조도를 나타낸다.
도 34를 참조하면, 본 발명이 적용되는 컨텐츠 스트리밍 시스템은 크게 인코딩 서버, 스트리밍 서버, 웹 서버, 미디어 저장소, 사용자 장치 및 멀티미디어 입력 장치를 포함할 수 있다.
상기 인코딩 서버는 스마트폰, 카메라, 캠코더 등과 같은 멀티미디어 입력 장치들로부터 입력된 컨텐츠를 디지털 데이터로 압축하여 비트스트림을 생성하고 이를 상기 스트리밍 서버로 전송하는 역할을 한다. 다른 예로, 스마트폰, 카메라, 캠코더 등과 같은 멀티미디어 입력 장치들이 비트스트림을 직접 생성하는 경우, 상기 인코딩 서버는 생략될 수 있다.
상기 비트스트림은 본 발명이 적용되는 인코딩 방법 또는 비트스트림 생성 방법에 의해 생성될 수 있고, 상기 스트리밍 서버는 상기 비트스트림을 전송 또는 수신하는 과정에서 일시적으로 상기 비트스트림을 저장할 수 있다.
상기 스트리밍 서버는 웹 서버를 통한 사용자 요청에 기초하여 멀티미디어 데이터를 사용자 장치에 전송하고, 상기 웹 서버는 사용자에게 어떠한 서비스가 있는지를 알려주는 매개체 역할을 한다. 사용자가 상기 웹 서버에 원하는 서비스를 요청하면, 상기 웹 서버는 이를 스트리밍 서버에 전달하고, 상기 스트리밍 서버는 사용자에게 멀티미디어 데이터를 전송한다. 이때, 상기 컨텐츠 스트리밍 시스템은 별도의 제어 서버를 포함할 수 있고, 이 경우 상기 제어 서버는 상기 컨텐츠 스트리밍 시스템 내 각 장치 간 명령/응답을 제어하는 역할을 한다.
상기 스트리밍 서버는 미디어 저장소 및/또는 인코딩 서버로부터 컨텐츠를 수신할 수 있다. 예를 들어, 상기 인코딩 서버로부터 컨텐츠를 수신하게 되는 경우, 상기 컨텐츠를 실시간으로 수신할 수 있다. 이 경우, 원활한 스트리밍 서비스를 제공하기 위하여 상기 스트리밍 서버는 상기 비트스트림을 일정 시간동안 저장할 수 있다.
상기 사용자 장치의 예로는, 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 PC(slate PC), 태블릿 PC(tablet PC), 울트라북(ultrabook), 웨어러블 디바이스(wearable device, 예를 들어, 워치형 단말기 (smartwatch), 글래스형 단말기 (smart glass), HMD(head mounted display)), 디지털 TV, 데스크탑 컴퓨터, 디지털 사이니지 등이 있을 수 있다.
상기 컨텐츠 스트리밍 시스템 내 각 서버들은 분산 서버로 운영될 수 있으며, 이 경우 각 서버에서 수신하는 데이터는 분산 처리될 수 있다.
상기 기술된 것과 같이, 본 발명에서 설명한 실시예들은 프로세서, 마이크로 프로세서, 컨트롤러 또는 칩 상에서 구현되어 수행될 수 있다. 예를 들어, 각 도면에서 도시한 기능 유닛들은 컴퓨터, 프로세서, 마이크로 프로세서, 컨트롤러 또는 칩 상에서 구현되어 수행될 수 있다.
또한, 본 발명이 적용되는 디코더 및 인코더는 멀티미디어 방송 송수신 장치, 모바일 통신 단말, 홈 시네마 비디오 장치, 디지털 시네마 비디오 장치, 감시용 카메라, 비디오 대화 장치, 비디오 통신과 같은 실시간 통신 장치, 모바일 스트리밍 장치, 저장 매체, 캠코더, 주문형 비디오(VoD) 서비스 제공 장치, OTT 비디오(Over the top video) 장치, 인터넷 스트리밍 서비스 제공 장치, 3차원(3D) 비디오 장치, 화상 전화 비디오 장치, 및 의료용 비디오 장치 등에 포함될 수 있으며, 비디오 신호 또는 데이터 신호를 처리하기 위해 사용될 수 있다. 예를 들어, OTT 비디오(Over the top video) 장치로는 게임 콘솔, 블루레이 플레이어, 인터넷 접속 TV, 홈시어터 시스템, 스마트폰, 태블릿 PC, DVR(Digital Video Recoder) 등을 포함할 수 있다.
또한, 본 발명이 적용되는 처리 방법은 컴퓨터로 실행되는 프로그램의 형태로 생산될 수 있으며, 컴퓨터가 판독할 수 있는 기록 매체에 저장될 수 있다. 본 발명에 따른 데이터 구조를 가지는 멀티미디어 데이터도 또한 컴퓨터가 판독할 수 있는 기록 매체에 저장될 수 있다. 상기 컴퓨터가 판독할 수 있는 기록 매체는 컴퓨터로 읽을 수 있는 데이터가 저장되는 모든 종류의 저장 장치 및 분산 저장 장치를 포함한다. 상기 컴퓨터가 판독할 수 있는 기록 매체는, 예를 들어, 블루레이 디스크(BD), 범용 직렬 버스(USB), ROM, PROM, EPROM, EEPROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크 및 광학적 데이터 저장 장치를 포함할 수 있다. 또한, 상기 컴퓨터가 판독할 수 있는 기록 매체는 반송파(예를 들어, 인터넷을 통한 전송)의 형태로 구현된 미디어를 포함한다. 또한, 인코딩 방법으로 생성된 비트스트림이 컴퓨터가 판독할 수 있는 기록 매체에 저장되거나 유무선 통신 네트워크를 통해 전송될 수 있다.
또한, 본 발명의 실시예는 프로그램 코드에 의한 컴퓨터 프로그램 제품으로 구현될 수 있고, 상기 프로그램 코드는 본 발명의 실시예에 의해 컴퓨터에서 수행될 수 있다. 상기 프로그램 코드는 컴퓨터에 의해 판독가능한 캐리어 상에 저장될 수 있다.
이상에서 설명된 실시예들은 본 발명의 구성요소들과 특징들이 소정 형태로 결합된 것들이다. 각 구성요소 또는 특징은 별도의 명시적 언급이 없는 한 선택적인 것으로 고려되어야 한다. 각 구성요소 또는 특징은 다른 구성요소나 특징과 결합되지 않은 형태로 실시될 수 있다. 또한, 일부 구성요소들 및/또는 특징들을 결합하여 본 발명의 실시예를 구성하는 것도 가능하다. 본 발명의 실시예들에서 설명되는 동작들의 순서는 변경될 수 있다. 어느 실시예의 일부 구성이나 특징은 다른 실시예에 포함될 수 있고, 또는 다른 실시예의 대응하는 구성 또는 특징과 교체될 수 있다. 특허청구범위에서 명시적인 인용 관계가 있지 않은 청구항들을 결합하여 실시예를 구성하거나 출원 후의 보정에 의해 새로운 청구항으로 포함시킬 수 있음은 자명하다.
본 발명에 따른 실시예는 다양한 수단, 예를 들어, 하드웨어, 펌웨어(firmware), 소프트웨어 또는 그것들의 결합 등에 의해 구현될 수 있다. 하드웨어에 의한 구현의 경우, 본 발명의 일 실시예는 하나 또는 그 이상의 ASICs(application specific integrated circuits), DSPs(digital signal processors), DSPDs(digital signal processing devices), PLDs(programmable logic devices), FPGAs(field programmable gate arrays), 프로세서, 콘트롤러, 마이크로 콘트롤러, 마이크로 프로세서 등에 의해 구현될 수 있다.
펌웨어나 소프트웨어에 의한 구현의 경우, 본 발명의 일 실시예는 이상에서 설명된 기능 또는 동작들을 수행하는 모듈, 절차, 함수 등의 형태로 구현될 수 있다. 소프트웨어 코드는 메모리에 저장되어 프로세서에 의해 구동될 수 있다. 상기 메모리는 상기 프로세서 내부 또는 외부에 위치하여, 이미 공지된 다양한 수단에 의해 상기 프로세서와 데이터를 주고 받을 수 있다.
본 발명은 본 발명의 필수적 특징을 벗어나지 않는 범위에서 다른 특정한 형태로 구체화될 수 있음은 당업자에게 자명하다. 따라서, 상술한 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니 되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.
이상, 전술한 본 발명의 바람직한 실시예는, 예시의 목적을 위해 개시된 것으로, 당업자라면 이하 첨부된 특허청구범위에 개시된 본 발명의 기술적 사상과 그 기술적 범위 내에서, 다양한 다른 실시예들을 개량, 변경, 대체 또는 부가 등이 가능할 것이다.

Claims (12)

  1. MTS(Multiple Transform Selection)를 기반으로 비디오 신호를 복호화하는 방법에 있어서,
    현재 블록의 역변환에 상기 MTS가 적용되는지 여부를 나타내는 제1 신택스 요소(syntax element)를 파싱하는 단계, 여기서, 상기 MTS는 상기 현재 블록에 미리 정의된 기본 변환 타입(default transform type) 이외의 다른 변환 타입을 사용하는 변환 모드를 나타냄;
    상기 현재 블록에 대하여 역양자화를 수행함으로써 상기 현재 블록의 너비(width) 및 높이(height)를 갖는(with) 역양자화된 변환 계수 배열을 유도하는 단계;
    상기 제1 신택스 요소에 기초하여 상기 현재 블록의 수직 방향에 적용되는 수직 변환 타입 및 수평 방향에 적용되는 수평 변환 타입을 결정하는 단계; 및
    상기 수직 변환 타입 및 상기 수평 변환 타입을 이용하여, 상기 역양자화된 변환 계수 배열에 대하여 역변환을 수행함으로써 상기 현재 블록의 너비 및 높이를 갖는 레지듀얼 샘플 배열을 유도하는 단계를 포함하는, 비디오 신호 복호화 방법.
  2. 제1항에 있어서,
    상기 기본 변환 타입은 DCT2로 설정되고, 상기 기본 변환 타입 이외의 나머지 변환 타입은 DST7 및 DCT8로 설정되는, 비디오 신호 복호화 방법.
  3. 제1항에 있어서,
    상기 제1 신택스 요소가 상기 현재 블록의 역변환에 상기 MTS가 적용되지 않음을 나타내는 경우, 상기 수직 변환 타입 및 상기 수평 변환 타입은 상기 DCT2로 결정되고,
    상기 제1 신택스 요소가 상기 현재 블록의 역변환에 상기 MTS가 적용됨을 나타내는 경우, 상기 수직 변환 타입 및 상기 수평 변환 타입은 각각 상기 DST7 및 상기 DCT8 중 어느 하나로 결정되는, 비디오 신호 복호화 방법.
  4. 제1항에 있어서,
    인트라 코딩 블록에 대하여 상기 MTS가 이용 가능한지 여부를 나타내는 제2 신택스 요소 및 인터 코딩 블록에 대하여 상기 MTS가 이용 가능한지 여부를 나타내는 3 신택스 요소를 파싱하는 단계를 더 포함하고,
    상기 제2 신택스 요소가 1인 경우 상기 인트라 코딩 블록에 대한 변환 유닛 신택스에 상기 제1 신택스 요소가 존재하고, 상기 제3 신택스 요소가 1인 경우 상기 인터 코딩 블록에 대한 변환 유닛 신택스에 상기 제1 신택스 요소가 존재하는 것을 특징으로 하는, 비디오 신호 복호화 방법.
  5. 제1항에 있어서,
    상기 레지듀얼 샘플 배열을 유도하는 단계는,
    상기 수직 변환 타입을 이용하여 상기 역양자화된 변환 계수 배열의 각각의 열에 대한 수직 방향의 일차원 변환 프로세스를 수행하는 단계; 및
    상기 수평 변환 타입을 이용하여 상기 각각의 열에 대한 일차원 변환 프로세스에 의해 출력된 중간 샘플 배열(intermediate sample array)의 각각의 행에 대한 수평 방향의 일차원 변환 프로세스를 수행하는 단계를 더 포함하는, 비디오 신호 복호화 방법.
  6. 제5항에 있어서,
    상기 수평 방향의 일차원 변환 프로세스를 수행하는 단계는,
    상기 각각의 열에 대한 일차원 변환 프로세스에 의해 출력된 중간 샘플 값을 미리 정의된 계수의 최소값 및 최대값에 기초하여 클리핑하는 단계를 더 포함하는, 비디오 신호 복호화 방법.
  7. MTS(Multiple Transform Selection)를 기반으로 비디오 신호를 복호화하는 장치에 있어서,
    현재 블록의 역변환에 상기 MTS가 적용되는지 여부를 나타내는 제1 신택스 요소(syntax element)를 파싱하는 신택스 요소 파싱부, 여기서, 상기 MTS는 상기 현재 블록에 미리 정의된 기본 변환 타입(default transform type) 이외의 다른 변환 타입을 사용하는 변환 모드를 나타냄;
    상기 현재 블록에 대하여 역양자화를 수행함으로써 상기 현재 블록의 너비(width) 및 높이(height)를 갖는(with) 역양자화된 변환 계수 배열을 유도하는 역양자화된 변환 계수 유도부;
    상기 제1 신택스 요소에 기초하여 상기 현재 블록의 수직 방향에 적용되는 수직 변환 타입 및 수평 방향에 적용되는 수평 변환 타입을 결정하는 변환 타입 결정부; 및
    상기 수직 변환 타입 및 상기 수평 변환 타입을 이용하여, 상기 역양자화된 변환 계수 배열에 대하여 역변환을 수행함으로써 상기 현재 블록의 너비 및 높이를 갖는 레지듀얼 샘플 배열을 유도하는 레지듀얼 샘플 유도부를 포함하는, 비디오 신호 복호화 장치.
  8. 제7항에 있어서,
    상기 기본 변환 타입은 DCT2로 설정되고, 상기 기본 변환 타입 이외의 나머지 변환 타입은 DST7 및 DCT8로 설정되는, 비디오 신호 복호화 장치.
  9. 제7항에 있어서,
    상기 제1 신택스 요소가 상기 현재 블록의 역변환에 상기 MTS가 적용되지 않음을 나타내는 경우, 상기 수직 변환 타입 및 상기 수평 변환 타입은 상기 DCT2로 결정되고,
    상기 제1 신택스 요소가 상기 현재 블록의 역변환에 상기 MTS가 적용됨을 나타내는 경우, 상기 수직 변환 타입 및 상기 수평 변환 타입은 각각 상기 DST7 및 상기 DCT8 중 어느 하나로 결정되는, 비디오 신호 복호화 장치.
  10. 제7항에 있어서,
    상기 신택스 요소 파싱부는 인트라 코딩 블록에 대하여 상기 MTS가 이용 가능한지 여부를 나타내는 제2 신택스 요소 및 인터 코딩 블록에 대하여 상기 MTS가 이용 가능한지 여부를 나타내는 3 신택스 요소를 파싱하고,
    상기 제2 신택스 요소가 1인 경우 상기 인트라 코딩 블록에 대한 변환 유닛 신택스에 상기 제1 신택스 요소가 존재하고, 상기 제3 신택스 요소가 1인 경우 상기 인터 코딩 블록에 대한 변환 유닛 신택스에 상기 제1 신택스 요소가 존재하는 것을 특징으로 하는, 비디오 신호 복호화 장치.
  11. 제7항에 있어서,
    상기 레지듀얼 샘플 유도부는,
    상기 수직 변환 타입을 이용하여 상기 역양자화된 변환 계수 배열의 각각의 열에 대한 수직 방향의 일차원 변환 프로세스를 수행하고,
    상기 수평 변환 타입을 이용하여 상기 각각의 열에 대한 일차원 변환 프로세스에 의해 출력된 중간 샘플 배열(intermediate sample array)의 각각의 행에 대한 수평 방향의 일차원 변환 프로세스를 수행하는, 비디오 신호 복호화 장치.
  12. 제11항에 있어서,
    상기 레지듀얼 샘플 유도부는,
    상기 각각의 열에 대한 일차원 변환 프로세스에 의해 출력된 중간 샘플 값을 미리 정의된 계수의 최소값 및 최대값에 기초하여 클리핑하는, 비디오 신호 복호화 장치.
PCT/KR2019/009990 2018-08-08 2019-08-08 영상의 부호화/복호화 방법 및 이를 위한 장치 WO2020032632A1 (ko)

Priority Applications (11)

Application Number Priority Date Filing Date Title
KR1020237008274A KR20230037707A (ko) 2018-08-08 2019-08-08 영상의 부호화/복호화 방법 및 이를 위한 장치
KR1020217007048A KR102509578B1 (ko) 2018-08-08 2019-08-08 영상의 부호화/복호화 방법 및 이를 위한 장치
CN201980066113.2A CN112823524B (zh) 2018-08-08 2019-08-08 图像编码/解码方法和用于图像编码/解码方法的装置
CN202311022061.3A CN116866578A (zh) 2018-08-08 2019-08-08 编码/解码方法、存储介质和发送方法
EP19846415.8A EP3836551A4 (en) 2018-08-08 2019-08-08 IMAGE ENCODING/DECODING METHODS AND APPARATUS THEREFOR
CN202311026212.2A CN116866579A (zh) 2018-08-08 2019-08-08 编码/解码方法、存储介质和发送方法
US17/266,407 US11412242B2 (en) 2018-08-08 2019-08-08 Image encoding/decoding method and device therefor
CN202311021721.6A CN116866577A (zh) 2018-08-08 2019-08-08 编码/解码设备和发送设备
CN202311020292.0A CN116866576A (zh) 2018-08-08 2019-08-08 编码/解码设备、存储介质和发送设备
US17/716,772 US11863778B2 (en) 2018-08-08 2022-04-08 Image encoding/decoding method and device therefor
US18/386,135 US20240114159A1 (en) 2018-08-08 2023-11-01 Image encoding/decoding method and device therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862716355P 2018-08-08 2018-08-08
US62/716,355 2018-08-08

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US17/266,407 A-371-Of-International US11412242B2 (en) 2018-08-08 2019-08-08 Image encoding/decoding method and device therefor
US17/716,772 Continuation US11863778B2 (en) 2018-08-08 2022-04-08 Image encoding/decoding method and device therefor

Publications (1)

Publication Number Publication Date
WO2020032632A1 true WO2020032632A1 (ko) 2020-02-13

Family

ID=69415016

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/009990 WO2020032632A1 (ko) 2018-08-08 2019-08-08 영상의 부호화/복호화 방법 및 이를 위한 장치

Country Status (5)

Country Link
US (3) US11412242B2 (ko)
EP (1) EP3836551A4 (ko)
KR (2) KR20230037707A (ko)
CN (5) CN116866579A (ko)
WO (1) WO2020032632A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023191404A1 (ko) * 2022-03-27 2023-10-05 엘지전자 주식회사 적응적 mts에 기반한 영상 부호화/복호화 방법, 장치 및 비트스트림을 저장하는 기록 매체
WO2023191332A1 (ko) * 2022-03-28 2023-10-05 현대자동차주식회사 적응적 다중변환선택을 이용하는 비디오 코딩을 위한 방법 및 장치
CN114900703A (zh) * 2022-03-31 2022-08-12 中南大学 一种通用视频编码系统及数据处理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130050896A (ko) * 2011-11-07 2013-05-16 삼성전자주식회사 비디오 복호화 과정에서 역양자화 및 역변환의 데이터를 클리핑하는 역변환 방법 및 그 장치
KR101549910B1 (ko) * 2011-10-17 2015-09-03 주식회사 케이티 화면 내 예측 모드에 기초한 적응적인 변환 방법 및 이러한 방법을 사용하는 장치
KR20180025284A (ko) * 2016-08-31 2018-03-08 주식회사 케이티 비디오 신호 처리 방법 및 장치
US20180098081A1 (en) * 2016-10-01 2018-04-05 Qualcomm Incorporated Transform selection for video coding
KR20180085526A (ko) * 2017-01-19 2018-07-27 가온미디어 주식회사 효율적 변환을 처리하는 영상 복호화 및 부호화 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8526489B2 (en) * 2007-09-14 2013-09-03 General Instrument Corporation Personal video recorder
US20150363230A1 (en) * 2013-01-23 2015-12-17 Waseda University Parallelism extraction method and method for making program
CN107231566B (zh) * 2016-03-25 2020-12-18 阿里巴巴集团控股有限公司 一种视频转码方法、装置和系统
MX2020012657A (es) * 2018-06-08 2021-02-02 Kt Corp Método y aparato para procesar señal de video.
WO2020050702A1 (ko) * 2018-09-07 2020-03-12 주식회사 윌러스표준기술연구소 다중 변환 커널을 사용하는 비디오 신호 처리 방법 및 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101549910B1 (ko) * 2011-10-17 2015-09-03 주식회사 케이티 화면 내 예측 모드에 기초한 적응적인 변환 방법 및 이러한 방법을 사용하는 장치
KR20130050896A (ko) * 2011-11-07 2013-05-16 삼성전자주식회사 비디오 복호화 과정에서 역양자화 및 역변환의 데이터를 클리핑하는 역변환 방법 및 그 장치
KR20180025284A (ko) * 2016-08-31 2018-03-08 주식회사 케이티 비디오 신호 처리 방법 및 장치
US20180098081A1 (en) * 2016-10-01 2018-04-05 Qualcomm Incorporated Transform selection for video coding
KR20180085526A (ko) * 2017-01-19 2018-07-27 가온미디어 주식회사 효율적 변환을 처리하는 영상 복호화 및 부호화 방법

Also Published As

Publication number Publication date
CN112823524B (zh) 2023-09-01
KR102509578B1 (ko) 2023-03-14
CN116866578A (zh) 2023-10-10
US11863778B2 (en) 2024-01-02
US20220295085A1 (en) 2022-09-15
US11412242B2 (en) 2022-08-09
US20240114159A1 (en) 2024-04-04
KR20230037707A (ko) 2023-03-16
CN116866579A (zh) 2023-10-10
KR20210036397A (ko) 2021-04-02
US20210329281A1 (en) 2021-10-21
CN116866576A (zh) 2023-10-10
CN116866577A (zh) 2023-10-10
CN112823524A (zh) 2021-05-18
EP3836551A1 (en) 2021-06-16
EP3836551A4 (en) 2022-06-22

Similar Documents

Publication Publication Date Title
WO2019235797A1 (ko) 축소된 변환을 이용하여 비디오 신호를 처리하는 방법 및 장치
WO2020013514A1 (ko) 비디오 신호를 처리하기 위한 방법 및 장치
WO2020050665A1 (ko) 비디오 신호의 부호화/복호화 방법 및 이를 위한 장치
WO2019235887A1 (ko) 인트라 예측 모드에 기초하여 변환 인덱스 코딩을 수행하는 방법 및 이를 위한 장치
WO2020009434A1 (ko) 이차 변환을 기반으로 비디오 신호를 처리하는 방법 및 장치
WO2020046086A1 (ko) 영상 신호를 처리하기 위한 방법 및 장치
WO2020162732A1 (ko) 비디오 신호를 처리하기 위한 방법 및 장치
WO2021066598A1 (ko) 변환에 기반한 영상 코딩 방법 및 그 장치
WO2016195455A1 (ko) 그래프 기반 변환을 이용하여 비디오 신호를 처리하는 방법 및 장치
WO2020071736A1 (ko) 비디오 신호의 부호화/복호화 방법 및 이를 위한 장치
WO2020159316A1 (ko) 이차 변환에 기반한 영상 코딩 방법 및 그 장치
WO2020032632A1 (ko) 영상의 부호화/복호화 방법 및 이를 위한 장치
WO2021006558A1 (ko) 크로마 양자화 파라미터 데이터를 코딩하는 영상 디코딩 방법 및 그 장치
WO2020105925A1 (ko) 영상 코딩 시스템에서 cclm 예측 기반 영상 디코딩 방법 및 그 장치
WO2020050668A1 (ko) 영상 신호를 처리하기 위한 방법 및 장치
WO2020166977A1 (ko) 비디오 신호를 처리하기 위한 방법 및 장치
WO2020013541A1 (ko) 비디오 신호를 처리하기 위한 방법 및 장치
WO2021167421A1 (ko) 변환에 기반한 영상 코딩 방법 및 그 장치
WO2021006559A1 (ko) 크로마 성분에 대한 영상 디코딩 방법 및 그 장치
WO2021096290A1 (ko) 변환에 기반한 영상 코딩 방법 및 그 장치
WO2021086061A1 (ko) 변환에 기반한 영상 코딩 방법 및 그 장치
WO2021060905A1 (ko) 변환에 기반한 영상 코딩 방법 및 그 장치
WO2020145720A1 (ko) 이차 변환에 기반한 영상 코딩 방법 및 그 장치
WO2020141892A1 (ko) 이차 변환에 기반한 영상 코딩 방법 및 그 장치
WO2019194515A1 (ko) 영상의 처리 방법 및 이를 위한 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19846415

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20217007048

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2019846415

Country of ref document: EP

Effective date: 20210308