WO2020045889A1 - 양방향 반도체 차단기 - Google Patents

양방향 반도체 차단기 Download PDF

Info

Publication number
WO2020045889A1
WO2020045889A1 PCT/KR2019/010622 KR2019010622W WO2020045889A1 WO 2020045889 A1 WO2020045889 A1 WO 2020045889A1 KR 2019010622 W KR2019010622 W KR 2019010622W WO 2020045889 A1 WO2020045889 A1 WO 2020045889A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
diode
resistor
semiconductor
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2019/010622
Other languages
English (en)
French (fr)
Inventor
심정욱
장수형
강성희
송웅협
설승기
박동훈
신동호
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SNU R&DB Foundation
LS Electric Co Ltd
Original Assignee
Seoul National University R&DB Foundation
LSIS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190042659A external-priority patent/KR102652596B1/ko
Application filed by Seoul National University R&DB Foundation, LSIS Co Ltd filed Critical Seoul National University R&DB Foundation
Priority to US17/268,307 priority Critical patent/US11482997B2/en
Priority to CN201980056357.2A priority patent/CN112602245B/zh
Publication of WO2020045889A1 publication Critical patent/WO2020045889A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/20—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Definitions

  • the present invention relates to a breaker, and more particularly to a bidirectional semiconductor breaker.
  • snubber circuits include capacitor (C) snubber, resistor-capacitor (RC) snubber, and charge-discharge type resistor-capacitor-diode (RCD) snubber and discharge-suppressing type. There may be a snubber circuit.
  • a charge / discharge type RCD snubber 8 having a circuit structure shown in FIG. 1 is generally applied to the semiconductor breaker 10.
  • the charge / discharge type RCD snubber 8 in the process of interrupting the fault current by the semiconductor circuit breaker 10 disposed between the power supply 1 and the load 2, the charge / discharge type RCD snubber 8 until the fault current becomes zero.
  • the C snubber is operated.
  • the snubber is operated as an RC snubber.
  • the voltage of the capacitor is not formed when a failure occurs, it is not possible to immediately reduce the accident current during the blocking operation. That is, because the capacitor needs to be charged above Vdc, the fault current cannot be cut off immediately.
  • the semiconductor circuit breaker 10 'having the discharge-suppressing snubber 8' has an output voltage starting at Vdc.
  • the fault current can be interrupted immediately after the breaker turn-off process. That is, since the capacitor C of the snubber 8 'is charged to Vdc in the normal state, the fault current can be blocked.
  • the semiconductor circuit breaker 10 'having the snubber 8' can suppress an increase in the fault current even after the failure due to the precharged capacitor.
  • the discharge suppression type RCD snubber exhibits improved overvoltage protection and fault current suppression performance compared to the charge / discharge type RCD snubber.
  • the diode of the discharge inhibiting snubber blocks the current path, thereby causing an overvoltage across the semiconductor breaker 10. Therefore, the discharge suppression type RCD snubber cannot be used in the bidirectional snubber circuit of the bidirectional semiconductor circuit breaker.
  • an object of the present invention is a bidirectional semiconductor circuit breaker including a snubber circuit that can be applied to the bidirectional fault current while satisfying the semiconductor protection and current suppression performance To provide.
  • a bidirectional semiconductor circuit breaker including: a main circuit unit connected between a power supply and a load, and having first and second semiconductor switches disposed in series; And a snubber circuit portion connected at one end to a front end of the first semiconductor switch and at the other end to a rear end of the second semiconductor switch.
  • the input unit of the circuit breaker may include a third diode and a third resistor, and may further include a first freewheeling circuit for suppressing an overvoltage generated when the circuit breaker operates.
  • the first freewheeling circuit may include: the third diode connected in parallel with the power supply at a power supply node of the first semiconductor switch; And the third resistor connected in parallel between the third diode and ground.
  • the output of the circuit breaker may further include a second freewheeling circuit including a fourth diode and a fourth resistor.
  • the second freewheeling circuit may include: the fourth diode connected in parallel with the load at a load side node of the second semiconductor switch; And the fourth resistor connected in parallel between the fourth diode and ground.
  • the power source may include a power side inductor component
  • the load may include a load side inductor component
  • the circuit breaker may maintain the voltage of the first capacitor of the snubber circuit unit equal to the voltage of the power supply from t 1 , which is an accident time due to a short circuit. Accordingly, the accident current flowing through the power supply node or the load node at the time t 2 when the first and second semiconductor switches are turned off does not increase any more.
  • the turn-off signal is received from the current sensor at the time t 2 , and the The first and second semiconductor switches can be turned off.
  • fault current I fw may begin to flow through the second freewheeling circuit at the time t 2 . Meanwhile, at a time t 3 after the time t 2 , a current flowing through the first circuit line of the snubber circuit part from the first inductor may be zero. In addition, the fault current I fw may increase until the time t 3 , and may decrease from the time t 3 .
  • a first MOSFET and a first parallel diode may be connected in parallel.
  • a second MOSFET and a second parallel diode may be connected in parallel.
  • the first MOSFET and the second MOSFET may be N-channel MOSFETs.
  • one end and the other end of the first parallel diode may be connected to a source and a drain of the first MOSFET, respectively.
  • one end and the other end of the second parallel diode may be connected to the drain and the source of the second MOSFET, respectively.
  • the first circuit line may be connected in series in the order of the first capacitor and the first diode
  • the second circuit line may be connected in series in the order of the second diode and the second capacitor
  • one end of the third circuit line is connected to the other end of the first capacitor and one end of the first diode, and the other end of the third circuit line is one end of the second diode and the other of the second capacitor. It can be connected with the stage.
  • the first resistor and the second resistor may be connected to a ground point between the first resistor and the second resistor, and the snubber circuit may be point symmetric with respect to the ground point.
  • the first resistor and the second resistor may increase a voltage drop generated by fault current flowing into the snubber circuit.
  • the first resistor and the second resistor may provide the ground point, which is a ground path through which the fault current flows, at a connection point of the first resistor and the second resistor.
  • the semiconductor device may further include a metal oxide varistor (MOV) disposed in parallel with the first and second semiconductor switches and configured to suppress overvoltage.
  • MOV metal oxide varistor
  • the MOV may be configured to dump current flowing through the first and second semiconductor switches to another path when the voltages applied to the first and second semiconductor switches are equal to or greater than a predetermined voltage.
  • the bidirectional semiconductor circuit breaker according to the present invention as described above is to provide a bidirectional semiconductor circuit breaker including a snubber circuit that can be applied to the bidirectional fault current and at the same time satisfy the semiconductor protection and current suppression performance. Accordingly, the semiconductor module of the semiconductor circuit breaker or the switchgear can be easily installed, and the semiconductor circuit breaker having high performance and reliability can be designed.
  • the semiconductor protection performance due to overvoltage can be achieved through the structure of the snubber circuit and the design of the resistor R, the capacitor C, and the diode D in the snubber circuit according to the present invention.
  • fast fault current suppression performance can be achieved through the design of the resistor R in the snubber circuit according to the invention.
  • bidirectional operation against bidirectional fault current may be achieved by considering symmetry in arranging elements inside the snubber circuit according to the present invention.
  • the freewheeling circuit connected in parallel to the load side of the breaker has an effect of discharging the fault current and exhausting the charging energy.
  • the mechanical switch may be opened by a separate signal or delay to maintain physical isolation of the circuit breaker.
  • the bidirectional semiconductor circuit breaker according to the present invention can be implemented by implementing an asymmetric snubber circuit, so that even when an accident occurs on the power supply side in an environment in which there is little power inductance, the current flowing to the power supply side is greater than or equal to the target breaking current. Does not increase.
  • FIG. 1 is an exemplary circuit diagram of a semiconductor circuit breaker to which a general charge / discharge type RCD snubber is applied
  • FIG. 2 is an exemplary circuit diagram of a semiconductor circuit breaker to which a general discharge suppression RCD snubber is applied.
  • FIG. 5 is a diagram illustrating a bidirectional breaker circuit including a snubber circuit capable of bidirectional operation designed according to an exemplary embodiment of the present invention.
  • 6 to 9 are exemplary diagrams for describing a blocking operation when a short circuit accident occurs on a load side in a bidirectional circuit breaker to which a snubber circuit according to an exemplary embodiment of the present invention is applied.
  • FIG. 10 is a diagram illustrating a bidirectional breaker circuit including an asymmetrical snubber circuit designed according to another embodiment of the present invention.
  • 15 to 18 are exemplary diagrams for describing a blocking operation when a short circuit accident occurs in the power supply side in the bidirectional circuit breaker to which the asymmetric snubber circuit according to FIG. 10 is applied.
  • FIG. 19 illustrates a structure of a bidirectional circuit breaker to which a freewheeling circuit is added according to another embodiment of the present invention.
  • 20 to 21 are exemplary diagrams for describing specific operations according to a normal state and a failure in the bidirectional circuit breaker to which the freewheeling circuit of the present invention according to FIG. 19 is added.
  • Figure 22 shows the voltage waveforms applied to the semiconductor switch and the load and the current waveforms at various points in connection with the present invention.
  • 24-25 are exemplary diagrams for describing a detailed operation according to a normal state and a failure in the bidirectional circuit breaker to which the freewheeling circuit of the present invention according to FIG. 19 is added.
  • the designation of 'front' and 'back' for any component is based on the direction of current flow in a steady state. For example, if a breaker is installed between the positive and negative poles of the power source, it flows in the order of 'positive pole of the power source-breaker front-breaker-breaker rear-negative pole of the power source'.
  • a breaker capable of bidirectional blocking is required. Therefore, when applying a solid-state circuit breaker (SSCB), a snubber circuit that can operate in both directions is required to reliably block fault current.
  • SSCB solid-state circuit breaker
  • This type of snubber circuit can be divided into two cases.
  • One is to apply two unidirectional snubber circuits 110 and 120 to enable bidirectional operation as shown in FIG. 3 and the other is a high performance snubber circuit operable in both directions as shown in FIG. 130).
  • the first reactor 101 shows the inductance by the power source 1
  • the second reactor 104 at the front of the load 2 has the load 2 Inductance by
  • two current switches 102 and 103 of the semiconductor circuit breaker SSCB may be turned off with one gate signal to simultaneously block an accident current. Therefore, as shown in FIG. 3, a fault current flows through the parallel diode of the second semiconductor switch 103 until the current reaches 0A. At this time, the reverse current can be energized in the upper limit region of the MOSFET. Therefore, in the case of a SiC MOSFET without a separate external anti-parallel diode, the body diode of the MOSFET having the high conduction voltage characteristic is subjected to thermal stress due to the increased conduction loss. Therefore, snubber circuits of other structures would be desirable to increase the overall reliability and durability of semiconductor circuit breakers (SSCBs) based on SiC MOSFETs without anti-parallel diodes.
  • SSCBs semiconductor circuit breakers
  • FIG. 5 is a diagram illustrating a bidirectional circuit breaker circuit including a snubber circuit 1030 capable of bidirectional operation according to an exemplary embodiment of the present invention.
  • the bidirectional circuit breaker overall circuit 100 includes a main circuit portion connected between the power supply 1 and the load 2.
  • the main circuit unit includes a first semiconductor switch (MOSFET) 1001 and a second semiconductor switch (MOSFET) 1002 connected in series.
  • MOSFET first semiconductor switch
  • MOSFET second semiconductor switch
  • the reactor 1003 showing the inductance component generated by the load 2 can be considered. In the steady state, current flows out of the positive pole of the power source 1 and flows through the load 2 into the negative pole of the power source 1.
  • the snubber circuit portion 1030 is connected to the front end of the first MOSFET switch 1001 and the other end in parallel to the rear end of the second MOSFET switch 1002.
  • the first and second MOSFET switches 1001 and 1002 may express one end and the other end as a front end and a rear end in consideration of directionality. That is, one end and the other end of the snubber circuit unit 1030 are connected to the front end and the rear end which are different end portions of the first and second MOSFET switches 1001 and 1002, respectively.
  • the first and second MOSFET switches 1001 and 1002 are formed by connecting a MOSFET device and a diode in parallel.
  • the diode may be a switch that is turned on / off based on the applied voltage, so that the first and second MOSFET switches 1001 and 1002 are connected in parallel with a MOSFET device and a switching device. It is configured.
  • a snubber circuit unit 1030 that is bidirectionally operated is provided between the source node SOURCE and the load node LOAD.
  • the snubber circuit unit 1030 includes a first capacitor 1031 and a first diode 1033 (ie, a first circuit line) connected in series, a second diode 1034 and a first capacitor 1035 connected in series, and ( That is, the second circuit lines are arranged in parallel. Accordingly, the capacitors and diodes of the first circuit line and the second circuit line are symmetrical.
  • the capacitors 1031 and 1035 serve to protect the overvoltage of the semiconductor switch during the blocking process.
  • an accident current flows into the snubber circuit portion 1030 by the resistor 1032 to increase the voltage drop generated. Accordingly, it serves to rapidly reduce the fault current, and at the same time, it also serves as a semiconductor switch overvoltage protection by providing a ground path through which the fault current can flow.
  • the diodes 1033 and 1034 serve to suppress the occurrence of unexpected overvoltage due to the voltage drop of the resistor.
  • 6 to 9 are exemplary diagrams for describing a blocking operation when a short circuit accident occurs on a load side in a bidirectional circuit breaker to which a snubber circuit according to an exemplary embodiment of the present invention is applied.
  • the snubber circuit according to the present invention can be applied to both the asymmetrical case where the magnitude of the inductance component of the power supply 1 side and the inductance component of the load 2 side of the semiconductor breaker are symmetrical. Thus, in both cases it has excellent voltage protection and fault current suppression performance.
  • the semiconductor circuit breaker circuit according to the present invention can be applied to the bidirectional circuit breaker because the bidirectional operation is possible.
  • the semiconductor breaker circuit is a complete point symmetry structure with respect to the ground node between resistors.
  • the semiconductor circuit breaker circuit according to the present invention can be applied to a bidirectional circuit breaker.
  • a second current flow 802 is generated while the second capacitor of the second circuit line is discharged to prevent overvoltage.
  • the current flow 801 is now directed from the source node SOURCE to the load node LOAD via the first capacitor and the first diode of the first circuit line, not the first MOSFET switch, and thus the MOSFET switch from overvoltage.
  • the reactor L passes through the load node LOAD, the second capacitor of the second circuit line, the plurality of resistors, and the first capacitor of the first circuit line.
  • Reverse current flow 902 is generated that passes through to the power supply side.
  • the semiconductor switch overvoltage protection and the rapid suppression of the fault current are possible in both directions.
  • the difference from the symmetric snubber circuit shown in FIG. 5 is that one resistor R2 is disposed between the first circuit line and the second circuit line, and the other resistor R1 is disposed between the first circuit line and the second circuit line. It is not placed between circuit lines. In this case, the other resistor R1 is disposed adjacent to the second capacitor of the second circuit line. In this case, however, the two resistors R1 and R2 are connected in series.
  • the asymmetric snubber circuit 1430 is disposed in parallel with the first switch S1 1401 and the second switch S2 1402 disposed in series between the power supply 1 and the load 2. .
  • the reactor 1403 shows the inductance by the load 2.
  • one end of the first resistor 1432a may be connected to a connection point of the first capacitor 1431 and the first diode 1433.
  • the other end of the first resistor 1432a may be connected to a connection point of the second capacitor 1435 and the second diode 1434.
  • the first circuit line in which the first capacitor 1431 and the first diode 1433 are arranged in series, and the second circuit line in which the second diode 1434 and the second capacitor 1435 are arranged in series are first formed. It is arranged in parallel with one resistor 1432a interposed therebetween.
  • the second resistor 1432b is connected in series with the first resistor 1432a, but unlike FIG. 5, the second resistor 1432b is disposed adjacent to the second capacitor C2 without being disposed between the first circuit line and the second circuit line.
  • an asymmetric snubber circuit is formed unlike the snubber circuit of FIG. 5, which is symmetrical with respect to the third circuit line including the resistor.
  • the expanded asymmetric snubber circuit can be used as a snubber circuit of a semiconductor circuit breaker through the proper design of R, C, and D in asymmetrical inductance.
  • FIGS. 15 to 18 are diagrams for describing a blocking operation when a short circuit accident occurs on a load side in the bidirectional circuit breaker to which the asymmetric snubber circuit according to FIG. 14 is applied.
  • 19 to 22 are exemplary diagrams for describing a blocking operation when a short circuit accident occurs on the power supply side in the bidirectional circuit breaker to which the asymmetric snubber circuit according to FIG. 14 is applied.
  • FIG. 11 shows a current flow 1501 flowing through the source node SOURCE, the first switch S1, the second switch S2, the load node LOAD, and the reactor L in the steady state.
  • 12 is an abnormal current flow 1601 in which the Vdc voltage is accumulated in the reactor 1610 in response to a short circuit accident occurring on the load side.
  • FIG. 13 illustrates that a current flow 1702 flowing to the resistor R1 to form a ground path encounters the resistors R1 and R2, the first diode D1, and the second capacitor C2 at the load node LOAD. Show the flow to (L).
  • FIG. 13 illustrates that a current flow 1702 flowing to the resistor R1 to form a ground path encounters the resistors R1 and R2, the first diode D1, and the second capacitor C2 at the load node LOAD. Show the flow to (L).
  • a ground path of the first reverse current flow 1802a flowing to the reactor L, the load node LOAD, the second capacitor C2, and the resistor R2 is formed.
  • a ground path of the second reverse current flow 1802b toward the power supply side is formed through the resistor R1, the first capacitor C1, and the source node SOURCE.
  • a current flow 2001 in the same direction as the current flow 1901 of FIG. 19 is formed.
  • the resistor R1 current flows toward the power source through the resistor R1, the second capacitor C2, the load node LOAD, the second switch S2, the first switch S1, and the source node SOURCE 2002. Is generated.
  • the resistor R1 current flow 2102 is turned around the resistor R1, the resistor R2, the first capacitor C1, and the second diode D2 to the power supply side via the source node LOAD.
  • the fault current flow 2101 due to a short circuit accident does not go through the semiconductor switches S1 and S2, and the reactor L, the load node LOAD, the second capacitor C2, the first capacitor C1, The second diode D2 is turned and the path is changed to the source node SOURCE. Thereafter, a first reverse current flow 2202b is formed from the source node LOAD to the ground of the first capacitor C1, the resistor R2, and the resistor R1.
  • the semiconductor switch is protected by generating the resistor R1, the second capacitor C2, the load node LOAD, the reactor L, and the second reverse current flow 2202a directed to the load side.
  • FIG. 19 illustrates a structure of a bidirectional circuit breaker to which a freewheeling circuit is added, according to another exemplary embodiment.
  • 20 to 21 and 24-25 are exemplary diagrams for describing specific operations according to a normal state and a failure in the bidirectional circuit breaker to which the freewheeling circuit of the present invention according to FIG. 19 is added.
  • the bidirectional breaker to which the freewheeling circuit of the present invention is added may include a main circuit portion, a snubber circuit portion 2330, and first and second freewheeling circuits 2231 and 2342.
  • the main circuit unit is connected between the power supply and the load Z system , and is configured such that the first and second semiconductor switches 2301 and 2302 are disposed in series.
  • the snubber circuit unit 2330 is configured such that one end thereof is connected to the front end of the first semiconductor switch 2301 and the other end thereof is connected in parallel to the rear end of the second semiconductor switch 2302.
  • the first semiconductor switch 2301 may be configured such that the first MOSFET and the first parallel diode are connected in parallel.
  • the second semiconductor switch 2301 may be configured such that the second MOSFET and the second parallel diode are connected in parallel.
  • the snubber circuit unit 2330 includes a first circuit line in which the first capacitors 2331 and Cs and the first diodes 2333 and Ds are arranged in series.
  • the snubber circuit unit 2330 may further include a second circuit line connected in parallel with the first circuit line and having a second diode diode 2334 and Ds and a second capacitor 2335 and Cs arranged in series.
  • the first circuit line may be connected in series in the order of the first capacitor 2331 and the first diode 2333 and the second circuit line may be connected in series in the order of the second diode 2334 and the second capacitor 2335.
  • first resistor 2332a and the second resistor 2332b may be connected to the ground point between the first resistor 2332a and the second resistor 2332b.
  • the snubber circuit unit 2330 may be configured in a point symmetrical form with respect to the ground point.
  • the first resistor 2332a and the second resistor 2332b may provide a ground point, which is a ground path through which an accident current flows, at a connection point between the first resistor 2332a and the second resistor 2332b.
  • the first resistor 2332a and the second resistor 2332b are configured in the form of a non-linear resistor element and may be connected in series.
  • the first freewheeling circuit 2341 is composed of a third diode Df and a third resistor Rf at an input portion of the circuit breaker, and is configured to suppress an overvoltage generated during the breaking operation of the circuit breaker.
  • the first freewheeling circuit 2341 includes a third diode Df connected in parallel with the power supply at the power supply node of the first semiconductor switch 2301.
  • the first freewheeling circuit 2341 further includes a third resistor Rf connected in parallel between the third diode Df and ground.
  • the second freewheeling circuit 2341 includes a fourth diode Df and a fourth resistor at the output of the circuit breaker.
  • the second freewheeling circuit 2341 includes a fourth diode Df connected in parallel with the load Z system at a load side node of the second semiconductor switch 2302.
  • the second freewheeling circuit 2341 further includes a fourth resistor Rf connected in parallel between the fourth diode Df and the ground.
  • the power supply may include a power supply side inductor component
  • the load Z system may include a load side inductor component.
  • the power supply side inductor component may be equivalent to the first inductor L1 connected to the power supply.
  • the load side inductor component may be equivalent to the second inductor L2 connected to the load Z system .
  • a freewheeling circuit including a diode Df and a resistor Rf may be added across the breaker.
  • the added freewheeling circuit can suppress the overvoltage generated during the breaking operation of the breaker due to the inductance on the fault point side.
  • the normal current flows to the load side through the L1 and L2 and the semiconductor breaker in the normal state as shown in FIG.
  • Cs (C1, C2) of the snubber circuit are in a state where the power supply voltage Vdc is charged.
  • FIG. 22 illustrates a voltage waveform applied to a semiconductor switch and a load and a current waveform at various points in accordance with the present invention.
  • V SSCB and V Load represent voltage waveforms applied to the semiconductor switch and the load according to time, respectively.
  • the reflux circuit is not separately provided, but the function of the reflux circuit is simultaneously performed when the snubber circuit is operated.
  • the reason why the fault current I L2 at L2 is larger than the fault current I L1 at L1 in FIG. 26A (b) is because the snubber R value is small and the resistance at the top and the current discharged through the diode are added up.
  • FIG. 23 illustrates voltage waveforms applied to the semiconductor switch and the load and current waveforms at various points according to the present invention.
  • V SSCB and V Load represent voltage waveforms applied to the semiconductor switch and the load according to time, respectively.
  • FIG. 23A illustrates a voltage waveform applied to a semiconductor switch and a load according to the present invention.
  • Figure 23 (b) shows the current waveform flowing through the power supply side, load side inductance according to the present invention.
  • 23 (c) shows the fault current waveform and the semiconductor switch current waveform according to the present invention.
  • the current flowing through the semiconductor switch increases at t 1 , which is an accident point due to a short circuit.
  • the current flowing through the semiconductor switch at an accident time t 1 may increase from 100 A to 400 A at time t 2 .
  • the turn-off signal may be transmitted to the semiconductor switch from inside or outside the semiconductor breaker.
  • the first and second semiconductor switches 2301 and 2302 may be turned off at time t 2. Can be.
  • the semiconductor switch is turned off at time t 2 , and the current I sw flowing through the semiconductor switch becomes zero.
  • the current interruption time t 2 -t 1 according to the turn-off of the semiconductor switch is about 400 to 500ns, the current interruption can be made quickly.
  • the voltage of the snubber capacitor Cs may be maintained at Vdc equal to the voltage of the power supply circuit before t 1 , which is an accident time point. That is, the voltage of the first capacitor Cs of the snubber circuit unit 2330 may be maintained to be the same as the voltage of the power supply Vdc before t 1 , which is an accident time due to a short circuit.
  • the present invention allows the voltage of the power supply circuit and the snubber capacitor Cs to be the same voltage value. As a result, the fault current (i.e., the current flowing to the power node or the load node) no longer increases.
  • the voltage applied to the semiconductor switch at time t 2 converges to a predetermined value within a predetermined time without exceeding a maximum allowable voltage value.
  • the current at the time t 2 is not to increase more than in the 400A, it is zero at time point t 2.
  • the energy charged in the power supply side inductance L1 may be charged in excess of the power supply voltage to Cs (C1).
  • the snubber capacitor Cs should select the voltage and capacity in consideration of the breakdown voltage of the semiconductor device responsible for blocking. To this end, the voltage across the breaker can be expressed as Equation 2.
  • snubber capacitance Cs should be determined as in Equation (3).
  • the fault current I fw begins to flow through the second freewheeling circuit 2342 at a time t 2 at which the semiconductor switch is blocked. Also, at time t 3 after the time t 2 , the current flowing through the first circuit line of the snubber circuit unit 2300 from the first inductor L1 becomes zero. On the other hand, the fault current I fw is the t continues to increase until time point 3, and decreases from the time t 3. That is, after time t 3 , I fw flowing through the first and second freewheeling circuits 2231 and 2342 gradually decreases.
  • the breaker must be bidirectional blocking, so the freewheeling circuit should be installed on both the left and right sides of the breaker circuit. If an accident occurs on the power supply side of the breaker, the freewheeling circuit on the power supply side connected in parallel with the load side of the breaker should cut off the fault current and exhaust the charging energy by L1. In addition, the energy caused by the load-side inductance L2 is also prevented from overvoltage generated when the energy is interrupted through Cs (C2) of the snubber circuit as described in the example of FIG.
  • Figure 26 is a circuit structure for connecting a mechanical switch in series with the left and right both ends or one contact in series with the semiconductor circuit breaker. Therefore, the circuit breaker according to the present invention may be configured with a circuit structure for connecting the mechanical switches (2351 to 2354) in series with the left and right both ends or one contact in series with the breaker to ensure physical insulation and overvoltage protection after the interruption is completed. have.
  • the mechanical switches 2351 to 2354 may be opened through separate signals or time delays to maintain physical insulation of the circuit breaker.
  • the metal oxide varistor (MOV) may be configured to be disposed in parallel with the first and second semiconductor switches 2301 and 2302 to suppress overvoltage.
  • the MOV may be configured to dump the current to another path when the voltages applied to the first and second semiconductor switches 2301 and 2302 are greater than or equal to a predetermined voltage.
  • the current path may be changed to the path by the MOV instead of the path by the first and second semiconductor switches 2301 and 2302 and the snubber circuit unit 2330.
  • the bidirectional semiconductor circuit breaker according to the present invention provides a bidirectional semiconductor circuit breaker including a snubber circuit capable of applying to a bidirectional fault current and satisfying semiconductor protection and current suppression performance.
  • the semiconductor module of the semiconductor circuit breaker or the switchgear is easily installed, and the semiconductor circuit breaker having high performance and reliability can be designed.
  • the semiconductor protection performance due to overvoltage can be achieved through the structure of the snubber circuit according to the present invention and the design of resistors R, capacitors C, and diodes D in the snubber circuit.
  • fast fault current suppression performance can be achieved through the design of the resistor R in the snubber circuit according to the invention.
  • a circuit for suppressing a voltage increase such as a varistor or an arrester may be added in parallel with both ends of the semiconductor circuit breaker circuit in order to suppress the voltage rise across the semiconductor breaker caused by the inductance during the circuit breaker operation.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 양방향 반도체 차단기에 관한 것으로, 본 발명의 실시 예에 따른 양방향 반도체 차단기는, 전원과 부하 사이에 연결되고, 제1 및 제2 반도체 스위치가 직렬로 배치되는 주 회로부; 및 일단은 상기 제1 반도체 스위치의 전단에 타단은 상기 제2 반도체 스위치의 후단에 병렬 연결된 스너버 회로부를 포함한다. 이때, 상기 스너버 회로부는, 제1커패시터 및 제1다이오드가 직렬로 배치된 제1회로라인; 상기 제1회로라인과 병렬 연결되며, 제2커패시터 및 제2다이오드가 직렬로 배치된 제2회로라인; 및 일단은 상기 제1회로라인에 타단은 상기 제2회로라인에 연결되며, 제1저항 및 제2저항이 직렬로 배치된 제3회로라인을 포함하여, 양방향 사고전류에 대한 적용이 가능하면서 동시에 반도체 보호 및 전류 억제 성능을 만족시키는 스너버 회로를 제공할 수 있다.

Description

양방향 반도체 차단기
본 발명은 차단기에 관한 것으로, 보다 구체적으로는 양방향 반도체 차단기에 관한 것이다.
반도체 차단기의 경우, 반도체 스위칭 시 발생되는 전압에 의한 손상으로부터 반도체를 보호하기 위해 일반적으로 스너버 회로를 사용한다. 또한, 전력용 반도체 차단기도 마찬가지로 스위칭 시 발생되는 전압을 낮추기 위해 스너버 회로가 필요하다.
스너버회로의 예로, 커패시터(C) 스너버, 저항-커패시터(RC) 스너버 및 충방전형(Charge-discharge type) 저항-커패시터-다이오드(RCD) 스너버 및 방전억제형(Discharge-suppressing type) 스너버 회로가 있을 수 있다.
이 중, 충방전형(Charge-discharge type) RCD 스너버의 동작에 관하여 구체적으로 설명하면 다음과 같다.
전력용 반도체와 병렬로 결선된 형태의 커패시터(C)로만으로 구성된 스너버의 경우, 사고 전류가 제거된 후 차단기의 전력용 반도체가 다시 켜질 때에 돌입전류 문제가 발생된다. 구체적으로, 고장 발생 후 스너버의 커패시터(C)는 DC 링크전압(V DC)로 충전된다. 따라서, 차단기가 다시 켜지면 전력용 반도체를 통해 커패시터 전압이 직접 방전됨으로써, 돌입전류가 발생하게 된다. 이와 같은 전력용 반도체와 커패시터의 돌입 전류를 줄이기 위해서는 커패시터의 방전속도를 줄여야 하는데, 이는 커패시터에 저항을 직렬 연결하여 달성될 수 있다. 따라서 스너버는 자연스럽게 RC 스너버로 구성된다. 이러한 RC 스너버는 스위칭 시 돌입전류를 해결할 수 있고 사고전류를 신속하게 감소시킬 수 있다. 그러나 사고전류가 제거되었을 때, 저항 양단의 전압강하는 이와 병렬로 연결된 반도체 소자 양단의 전압강하와 같아지게 되므로 전압상승에 따른 과전압으로 인해 회로가 파괴될 수 있다.
이에, 일반적으로 도 1에 도시된 회로 구조를 갖는 충방전형 RCD스너버(8)가 반도체 차단기(10)에 적용된다. 도 1을 참조하면, 전원(1)과 부하(2) 사이에 배치된 반도체 차단기(10)가 사고전류를 차단하는 과정에서, 충방전형 RCD스너버(8)는 사고전류가 0이 될 때까지 C스너버가 작동되며, 사고전류가 제거된 후 반도체 차단기(10)가 다시 켜지면 RC스너버로 작동된다. 하지만 이러한 충방전형 RCD스너버(8)의 경우에도 고장발생시 커패시터의 전압이 형성되어 있지 않기 때문에, 차단 동작 시 즉시 사고전류를 줄일 수는 없다. 즉, 커패시터가 Vdc이상으로 충전되어야 하기 때문에 즉시 사고전류를 차단할 수 없는 것이다.
한편, 방전억제형(Discharge-suppressing type) 스너버의 경우, 도 2에 도시된 바와 같이, 방전억제형 스너버(8')를 갖는 반도체 차단기(10')는 출력전압이 Vdc에서 시작하기 때문에 차단기 턴-오프 프로세스 직후에도 사고전류를 차단할 수 있다. 즉, 정상상태에서 스너버(8')의 커패시터(C)가 Vdc로 충전되기 때문에 사고전류의 차단이 가능하다. 특히, 선로인덕턴스가 고장지점에 따라 달라지는 계통에서 이러한 스너버(8')를 갖는 반도체 차단기(10')는 사전충전된 커패시터로 인하여 고장발생 직후에도 사고전류의 증가를 억제할 수 있다.
또한, 도 2에 도시된 바와 같이, 스너버 회로 내에 프리휠링 경로가 있어 별도의 프리횔링 다이오드를 사용하지 않더라도 반도체 차단기(10)의 과전압보호가 가능하다. 따라서, 방전억제형 RCD 스너버는 충방전형 RCD 스너버에 비해 향상된 과전압 보호 및 사고전류 억제 성능을 발휘한다. 하지만, 이와 같이 역방향 사고전류를 차단할 경우, 방전억제형 스너버의 다이오드는 전류경로를 차단하기 때문에, 반도체 차단기(10) 양단에 과전압을 발생시킨다. 따라서, 방전억제형 RCD 스너버는 양방향 반도체 차단기의 양방향 스너버 회로에는 사용할 수가 없다.
이와 같이, 기존의 반도체 차단기에 적용된 스너버 회로의 경우, 빠른 사고 전류 억제, 과전압 보호 성능이 모두 뛰어나면서 양방향 동작이 가능한 경우를 모두 만족시키지는 않는다는 문제가 있다. 즉, 반도체 보호와 전류 억제 성능을 강조한 스너버 회로의 경우 단방향 사고 전류 차단에만 적용이 가능하며, 양방향 사고 전류에 대해 적용이 가능한 스너버 회로의 경우 반도체 보호 및 전류 억제 성능을 충분히 만족하지 않는다는 문제가 있다.
따라서 본 발명은 이와 같은 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 목적은 양방향 사고전류에 대한 적용이 가능하면서 동시에 반도체 보호 및 전류 억제 성능을 만족시키는 스너버 회로를 포함하는 양방향 반도체 차단기를 제공하는 데 있다.
상기 본 발명의 목적을 달성하기 위한 본 발명의 실시 예에 따른 양방향 반도체 차단기는, 전원과 부하 사이에 연결되고, 제1 및 제2 반도체 스위치가 직렬로 배치되는 주 회로부; 및 일단은 상기 제1 반도체 스위치의 전단에 타단은 상기 제2 반도체 스위치의 후단에 병렬 연결된 스너버 회로부를 포함한다. 이때, 상기 스너버 회로부는, 제1커패시터 및 제1다이오드가 직렬로 배치된 제1회로라인; 상기 제1회로라인과 병렬 연결되며, 제2커패시터 및 제2다이오드가 직렬로 배치된 제2회로라인; 및 일단은 상기 제1회로라인에 연결되고, 타단은 상기 제2회로라인에 연결되며, 제1저항 및 제2저항이 직렬로 배치된 제3회로라인을 포함하여, 양방향 사고전류에 대한 적용이 가능하면서 동시에 반도체 보호 및 전류 억제 성능을 만족시키는 스너버 회로를 제공할 수 있다.
일 실시 예에서, 상기 차단기의 입력부에 제3다이오드와 제3저항으로 구성되고, 상기 차단기의 차단동작 시 발생하는 과전압을 억제하는 제1 프리휠링 회로를 더 포함할 수 있다. 이때, 상기 제1 프리휠링 회로는, 상기 제1 반도체 스위치의 전원 측 노드에서, 상기 전원과 병렬로 연결된 상기 제3다이오드; 및 상기 제3다이오드와 접지 간에 병렬 연결된 상기 제3저항을 포함할 수 있다.
일 실시 예에서, 상기 차단기의 출력부에 제4다이오드와 제4저항으로 구성된 제2 프리휠링 회로를 더 포함할 수 있다. 이때, 상기 제2 프리휠링 회로는, 상기 제2 반도체 스위치의 부하 측 노드에서, 상기 부하와 병렬로 연결된 상기 제4다이오드; 및 상기 제4다이오드와 접지 간에 병렬 연결된 상기 제4저항을 포함할 수 있다.
일 실시 예에서, 상기 전원은 전원 측 인덕터 성분을 포함하고, 상기 부하는 부하 측 인덕터 성분을 포함할 수 있다.
일 실시 예에서, 상기 차단기는 단락에 의한 사고 시점인 t 1 이전부터 상기 스너버 회로부의 상기 제1커패시터의 전압을 상기 전원의 전압과 동일하게 유지할 수 있다. 이에 따라, 상기 제1 및 제2 반도체 스위치가 턴 오프되는 t 2 시점에서 상기 전원 측 노드 또는 상기 부하 측 노드에 흐르는 사고 전류는 더 이상 증가하지 않게 된다.
일 실시 예에서, 상기 사고 시점인 t 1 이후 상기 제1 및 제2 반도체 스위치에 흐르는 전류가 보호 수준(protection level)에 이르면, 상기 t 2 시점에서 턴 오프 신호를 전류 센서로부터 전달받아, 상기 제1 및 제2 반도체 스위치가 턴 오프 될 수 있다.
일 실시 예에서, 상기 t 2 시점에서 상기 제2 프리휠링 회로를 통해 사고전류(fault current) I fw가 흐르기 시작할 수 있다. 한편, 상기 t 2 시점 이후 t 3 시점에서 상기 제1 인덕터에서 상기 스너버 회로부의 상기 제1회로라인을 통해 흐르는 전류는 0이 될 수 있다. 또한, 상기 사고전류 I fw는 상기 t 3 시점까지 증가하고, 상기 t 3 시점부터 감소할 수 있다.
일 실시 예에서, 상기 제1 반도체 스위치는 제1 MOSFET과 제1 병렬 다이오드가 병렬로 연결될 수 있다. 또한, 상기 제2 반도체 스위치는 제2 MOSFET과 제2 병렬 다이오드가 병렬로 연결될 수 있다. 한편, 상기 제1 MOSFET과 상기 제2 MOSFET은 N-channel MOSFET일 수 있다. 이때, 상기 제1 병렬 다이오드의 일단과 타단은 각각 상기 제1 MOSFET의 소스(source)와 드레인에 연결될 수 있다. 또한, 상기 제2 병렬 다이오드의 일단과 타단은 각각 상기 제2 MOSFET의 드레인과 소스에 연결될 수 있다.
일 실시 예에서, 상기 제1회로라인은 상기 제1커패시터와 상기 제1다이오드의 순서로 직렬 연결되고 상기 제2회로라인은 상기 제2다이오드와 상기 제2커패시터의 순서로 직렬 연결될 수 있다.
일 실시 예에서, 상기 제3회로라인의 일단은 상기 제1커패시터의 타단과 상기 제1다이오드의 일단과 연결되고 상기 제3회로라인의 타단은 상기 제2다이오드의 일단과 상기 제2커패시터의 타단과 연결될 수 있다.
일 실시 예에서, 상기 제1저항과 제2저항은 상기 제1저항과 제2저항 사이의 접지점에 연결되고, 상기 스너버 회로부는 상기 접지점을 기준으로 점 대칭일 수 있다.
일 실시 예에서, 상기 제1저항과 제2저항은 사고전류(fault current)가 상기 스너버 회로부의 내부로 흘러 들어 발생하는 전압 강하(voltage drop)를 증가시킬 수 있다. 또한, 상기 제1저항과 제2저항은 상기 사고전류가 흐르는 접지 경로(ground path)인 상기 접지점을 상기 제1 저항과 제2 저항의 연결 지점에서 제공할 수 있다.
일 실시 예에서, 상기 제1저항의 일단은 상기 제1커패시터와 상기 제1다이오드의 연결지점에 연결되고, 상기 제1저항의 타단은 상기 제2커패시터와 상기 제2다이오드의 연결지점에 연결될 수 있다. 또한, 상기 제2저항의 일단은 상기 제2커패시터와 상기 제2다이오드의 연결지점에서 상기 제1 저항과 직렬로 연결되고, 상기 제2저항의 타단은 접지점에 연결될 수 있다.
일 실시 예에서, 상기 제1저항 및 제2저항은 비선형 저항 소자(non-linear resistor element)형태로 구성되고, 상호 직렬 연결될 수 있다.
일 실시 예에서, 상기 차단기는 차단이 완료된 후 물리적 절연 및 과전압 보호를 확보하도록, 상기 차단기와 직렬로 좌우 양단 접점 또는 한쪽 접점과 직렬로 기계식 스위치를 연결하는 회로구조로 구성될 수 있다. 이에 따라, 상기 제1 및 제2 반도체 스위치 차단 동작 후, 별도의 신호 또는 시지연을 통해 상기 기계식 스위치를 개방하여 상기 차단기의 물리적 절연을 유지할 수 있다.
일 실시 예에서, 상기 제1 및 제2 반도체 스위치와 병렬로 배치되어, 과전압을 억제할 수 있도록 구성된 MOV (Metal Oxide Varistor)를 더 포함할 수 있다. 한편, 상기 MOV는 상기 제1 및 제2 반도체 스위치에 인가되는 전압이 일정 전압 이상이면 상기 제1 및 제2 반도체 스위치에 흐르는 전류를 다른 경로로 덤프(dump)하도록 구성될 수 있다.
이상과 같은 본 발명에 따른 양방향 반도체 차단기는, 양방향 사고전류에 대한 적용이 가능하면서 동시에 반도체 보호 및 전류 억제 성능을 만족시키는 스너버 회로를 포함하는 양방향 반도체 차단기를 제공하는 데 있다. 그에 따라, 반도체 차단기 또는 개폐기의 반도체 모듈의 설치가 용이해지며, 높은 성능과 신뢰성을 갖는 반도체 차단기의 설계가 가능한 효과를 갖는다.
구체적으로, 과전압에 의한 반도체 보호 성능은 본 발명에 따른 스너버 회로의 구조 및 스너버 회로 내의 저항(R), 커패시터(C), 다이오드(D)의 설계를 통해 달성될 수 있다. 또한, 빠른 사고 전류 억제 성능은 발명에 따른 스너버 회로 내의 저항(R)의 설계를 통해 달성될 수 있다. 또한, 양방향 사고전류에 대비한 양방향 동작성은 본 발명에 따른 스너버 회로 내부의 소자 배치 시 대칭성을 고려함으로써 달성될 수 있을 것이다.
또한, 차단기의 전원 측에서 사고가 날 경우 차단기의 부하 측에 병렬로 연결된 프리휠링 회로에서 사고전류의 차단 및 충전에너지를 소진할 수 있는 효과가 있다. 또한, 반도체 스위치 차단 동작 후 별도의 신호 또는 시지연을 통해 기계식 스위치를 개방하여 차단기의 물리적 절연을 유지할 수 있다.
나아가, 본 발명에 따른 양방향 반도체 차단기는 비대칭적인 형태의 스너버 회로의 구현으로도 가능하게 구현함으로써, 전원 인덕턴스가 거의 없는 환경에서 전원측에 사고가 발생한 경우에도 전원 측으로 흐르는 전류가 목표 차단 전류 크기 이상으로 증가하지 않게 된다.
도 1은 일반적인 충방전형 RCD스너버가 적용된 반도체 차단기의 예시 회로도이고, 도 2는 일반적인 방전억제형 RCD 스너버가 적용된 반도체 차단기의 예시 회로도이다.
도 3은 양방향 동작이 가능하도록 두 개의 단방향 스너버 회로를 적용한 예시이고, 도 4는 양방향으로 동작가능한 고성능 스너버 회로를 적용한 예시이다.
도 5은 본 발명의 실시 예에 따라 설계된 양방향 동작이 가능한 스너버 회로를 포함하는 양방향 차단기 회로를 보인 도면이다.
도 6 내지 도 9는 본 발명의 실시 예에 따른 스너버 회로가 적용된 양방향 차단기에서 부하 측에 단락사고가 발생한 경우 차단 동작을 설명하기 위한 예시 도면들이다.
도 10은본 발명의 또 다른 실시 예에 따라 설계된 비대칭적 형태의 스너버 회로를 포함하는 양방향 차단기 회로를 보인 도면이다.
도 11 내지 도 14는 도 10에 따른 비대칭적 형태의 스너버 회로가 적용된 양방향 차단기에서 부하 측에 단락사고가 발생한 경우 차단 동작을 설명하기 위한 예시 도면들이다.
도 15 내지 도 18는 도 10에 따른 비대칭적 형태의 스너버 회로가 적용된 양방향 차단기에서 전원 측에 단락사고가 발생한 경우 차단 동작을 설명하기 위한 예시 도면들이다.
도 19는 본 발명의 다른 실시 예에 따른 프리휠링 회로가 추가된 양방향 차단기의 구조를 나타낸다.
도 20-21은 도 19에 따른 본 발명의 프리휠링 회로가 추가된 양방향 차단기에서 정상상태와 고장발생에 따른 구체적인 동작을 설명하기 위한 예시 도면들이다.
도 22는는 본 발명과 관련하여 반도체 스위치와 부하에 인가되는 전압 파형과 여러 지점에서의 전류 파형을 나타낸다
도 23은 본 발명에 따른 반도체 스위치와 부하에 인가되는 전압 파형과 여러 지점에서의 전류 파형을 나타낸다.
도 24-25는 도 19에 따른 본 발명의 프리휠링 회로가 추가된 양방향 차단기에서 정상상태와 고장발생에 따른 구체적인 동작을 설명하기 위한 예시 도면들이다.
도 26은 반도체 차단기와 직렬로 좌우 양단 접점 또는 한쪽 접점과 직렬로 기계식 스위치를 연결하는 회로구조이다.
상술한 본 발명의 목적과 이를 달성하는 본 발명의 구성 및 그의 작용효과는 첨부한 도면을 참조한 본 발명의 바람직한 실시 예에 대한 이하의 설명에 의해서 좀 더 명확히 이해될 수 있을 것이다.
또한, 본 명세서에서, 어느 구성요소에 대한 '전단' 및 '후단'의 지칭은 정상상태에서 전류의 흐름 방향을 기준으로 한다. 예를 들어, 전원의 양극과 음극 사이에 차단기가 설치된 경우, 정상상태에서 '전원의 양극 - 차단기 전단 - 차단기 - 차단기 후단 - 전원의 음극'의 순서로 흐르게 된다.
양방향 직류 계통에서는 양방향 차단이 가능한 차단기가 필요하다. 따라서, 반도체 차단기(SSCB, Solid-State Circuit Breaker)를 적용할 경우 사고전류(fault current)를 안정적으로 차단하기 위해 양방향으로 동작할 수 있는 스너버 회로(snubber circuit)가 필요하다. 이러한 유형의 스너버 회로는 두 가지 경우로 구분할 수 있다.
하나는, 도 3에 도시된 바와 같이 양방향 동작이 가능하도록 두 개의 단방향 스너버 회로(110, 120)를 적용하는 것이고, 다른 하나는 도 4에 도시된 바와 같이 양방향으로 동작가능한 고성능 스너버 회로(130)를 적용하는 것이다. 이때에, 각 스너버 회로에서 전원(1)의 후단에 제1리액터(101)는 전원(1)에 의한 인덕턴스를 나타내고, 부하(2)의 전단에 제2리액터(104)는 부하(2)에 의한 인덕턴스를 나타낸다.
먼저, 도 3을 참조하면, 하나의 게이트 신호로 반도체 차단기(SSCB)의 두 반도체 스위치(102, 103)를 꺼서 사고전류를 동시에 차단할 수 있다. 따라서, 도 3에 도시된 것처럼 전류가 0A가 될 때까지 제2반도체 스위치(103)의 병렬 다이오드에는 사고전류가 흐른다. 이때에, MOSFET의 상한 영역에서 역전류를 통전할 수 있다. 그러므로 별도의 외부 역병렬 다이오드가 없는 SiC MOSFET의 경우에는, 높은 통전전압 특성을 갖는 MOSFET의 바디 다이오드가 통전손실의 증가로 인해 열적 스트레스를 받게 된다. 따라서, 역병렬 다이오드가 없는 SiC MOSFET을 기반으로 한 반도체 차단기(SSCB)의 전체 신뢰성과 내구성을 높이기 위해서는 다른 구조의 스너버 회로가 바람직할 것이다.
한편, 도 4의 회로에 도시된 바와 같이 사고전류가 하나의 게이트 신호로 차단되면 사고전류(50)는 스너버 회로(130) 측으로 흐르게 된다. 따라서, 두 개의 각 SiC MOSFET의 병렬 다이오드(S1, S2)에 사고전류가 흐르지 않게 된다. 따라서 이러한 유형의 양방향 스너버 회로를 통해 SiC MOSFET의 열 응력을 크게 줄일 수 있다. 이에, 도 5는 본 발명의 실시 예에 따라 설계된 양방향 동작이 가능한 스너버 회로(1030)를 포함하는 양방향 차단기 회로를 보인 도면이다.
도 5를 참조하면, 양방향 차단기 전체 회로(100)는, 전원(1)과 부하(2) 사이에 연결된 주 회로부를 포함한다. 여기서, 주 회로부는 직렬 연결된 제1 반도체 스위치(MOSFET)(1001), 제2 반도체 스위치(MOSFET)(1002)를 포함한다. 한편, 부하(2)에 의해 발생하는 인덕턴스 성분을 나타내는 리액터(1003)를 고려할 수 있다. 정상상태에서, 전류는 전원(1)의 양극으로부터 흘러나와 부하(2)를 거쳐 전원(1)의 음극으로 들어오는 흐름을 형성한다.
또한, 본 발명의 일 실시 예에 따른 양방향 차단기 회로는, 일단은 상기 제1 MOSFET 스위치(1001)의 전단에 타단은 상기 제2 MOSFET 스위치(1002)의 후단에 병렬 연결된 스너버 회로부(1030)를 포함한다. 한편, 상기 제1 및 제2 MOSFET 스위치(1001, 1002)은 방향성을 고려하여 일단(one end)과 타단(the other end)을 전단(front end)과 후단(rear end)으로 표현할 수 있다. 즉, 스너버 회로부(1030)의 일단과 타단은 상기 제1 및 제2 MOSFET 스위치(1001, 1002)의 서로 다른 단부(end portion)인 전단과 후단에 각각 연결된다.
여기서, 상기 제1 및 제2 MOSFET 스위치(1001, 1002)는 MOSFET 소자와 다이오드가 병렬로 연결되어 구성된다. 이때, 다이오드는 인가되는 전압에 기반하여 온(on)/오프(off)되는 스위치일 수 있고, 따라서, 상기 제1 및 제2 MOSFET 스위치(1001, 1002)는 MOSFET 소자와 스위칭 소자가 병렬로 연결되어 구성된다.
한편, 상기 스너버 회로부(1030)는, 복수의 회로라인을 포함하도록 구성될 수 있다. 구체적으로, 상기 스너버 회로부(1030)는 제1커패시터(1031) 및 제1다이오드(1033)가 직렬로 배치된 제1회로라인을 포함한다. 또한, 상기 스너버 회로부(1030)는 상기 제1회로라인과 병렬 연결되며, 제2커패시터(1035) 및 제2다이오드(1034)가 직렬로 배치된 제2회로라인을 더 포함할 수 있다. 또한, 상기 스너버 회로부(1030)는 상기 제1회로라인에 타단은 상기 제2회로라인에 직렬로 연결되며, 제1저항 및 제2저항(1032)이 직렬로 배치된 제3회로라인을 더 포함할 수 있다.
한편, 제1다이오드(1033)는 전원(1) 측에서 부하(2)로 흐르는 방향으로 배치되며, 제2다이오드(1034)는 부하(2) 측에서 전원(1)의 양극으로 흐르는 방향으로 배치된다. 이하, 설명의 편의를 위해 제1 MOSFET 스위치(1001)의 전단은 소스노드(SOURCE)라 칭하고, 상기 제2 MOSFET 스위치(1002)의 후단은 부하노드(LOAD)라 명명될 수 있다.
소스노드(SOURCE)와 부하노드(LOAD) 사이에는 양방향으로 동작가능한 스너버 회로부(1030)가 마련된다. 스너버 회로부(1030)에는 직렬연결된 제1커패시터(1031) 및 제1다이오드(1033)가(즉, 제1회로라인이), 직렬연결된 제2다이오드(1034) 및 제1커패시터(1035)와(즉, 제2회로라인이) 병렬로 배치된다. 그에 따라, 제1회로라인과 제2회로라인의 커패시터 및 다이오드가 대칭을 이룬다.
제1회라인과 제2회로라인 사이에는 직렬 연결된 복수의 저항(1032) 이 배치되는 제3회로라인이 형성된다. 여기서, 제3회로라인의 일단은 상기 제1커패시터(1031)의 후단과 상기 제1다이오드(1033)의 전단 사이에 연결된다. 한편, 상기 제3회로라인의 타단은 상기 제2다이오드(1034)의 후단과 상기 제2커패시터(1035)의 전단 사이에 연결되는 것으로 배치될 수 있다.
제2회로라인의 제2커패시터(1035)는 정상상태에서 충전되었다가, 부하(2) 측에 사고전류 발생시 방전되면서 역방향의 전류를 발생시킨다. 이와 유사하게, 제1회로라인의 제1커패시터(1031)는 마찬가지로 정상상태에서는 충전되고, 전원(1)측에 사고전류 발생시 방전되면서 역방향의 전류를 발생시킨다.
정상상태에서, 스너버 회로부(1030)의 캐패시터(1031, 1035)는 Vdc로 충전된 상태로 유지되기 때문에, 반도체 차단기가 차단되는 즉시 사고 전류를 빠르게 감소시킬 수 있다. 또한, 스너버 회로부(1030)의 내부에 배치된 복수의 저항(1032)을 통해 사고 전류가 흐를 수 있는 접지 경로가 있기 때문에, 사고 전류 차단 과정에서 캐패시터(1031, 1035)의 부담을 덜어준다. 그리하여, 반도체 스위치의 과전압 보호 성능도 향상되었다고 말할 수 있다.
구체적으로, 스너버 회로부(1030)에서 캐패시터(1031, 1035)는 차단 과정에서 반도체 스위치의 과전압을 보호하는 역할을 수행한다. 또한, 저항(1032)에 의해 사고 전류가 스너버 회로부(1030) 내부로 흘러들어 발생하는 전압 강하를 증가시킨다. 이에 따라, 사고 전류를 빠르게 감소시키는 역할을 수행하며 동시에 사고 전류가 흐를 수 있는 접지 경로를 제공함으로써 반도체 스위치 과전압 보호 역할도 수행한다. 또한, 다이오드(1033, 1034)는 저항의 전압 강하로 인한 예기치 못한 과전압의 발생을 억제하는 역할을 수행한다.
이하, 도 6 내지 도 9는 본 발명의 실시 예에 따른 스너버 회로가 적용된 양방향 차단기에서 부하 측에 단락사고가 발생한 경우 차단 동작을 설명하기 위한 예시 도면들이다.
본 발명에 따른 스너버 회로는 반도체 차단기를 기준으로 전원(1) 측 인덕턴스 성분과 부하(2) 측 인덕턴스 성분의 크기가 대칭인 경우, 비대칭인 경우에 대해서 모두 적용이 가능하다. 따라서, 두 경우에 모두에서 뛰어난 전압 보호 및 사고 전류 억제 성능을 갖는다. 또한, 본 발명에 따른 반도체 차단기 회로는 양방향 동작이 가능하기 때문에 양방향 차단기에도 적용이 가능하다.
이와 관련하여, 도 6 내지 도 9를 참조하면, 반도체 차단기 회로가 저항 사이 접지 노드를 기준으로 완전한 점 대칭 구조이다. 따라서, 전원/부하 위치가 서로 변경되었을 때에도, 회로 동작이 정확히 대칭적으로 동작할 수 있다. 이에 따라, 본 발명에 따른 반도체 차단기 회로가 양방향 차단기에 적용이 가능하다.
이하, 도 6 내지 도 9를 참조하여, 부하 측에 단락 사고가 발생한 경우 양방향 차단기의 차단 동작을 구체적으로 설명하면 다음과 같다. 도 6은, 정상상태에서, 전원(1) 측에서 흘러나온 전류가 소스노드(SOURCE)를 지나 부하노드(LOAD)를 거쳐 부하(2) 측으로 흐르는 정상의 전류 흐름(601)을 보인다. 한편, 부하(2) 측 단락 사고가 발생하면, 도 7에 도시된 바와 같이 부하노드(LOAD) 후단의 리액터(710)에 전압 Vdc가 누적되는 이상 전류 흐름(701)이 발생된다. 또는, 전원(1) 측 단락 사고가 발생하면, 전원 측 리액터(L)에 전압 Vdc가 누적되는 이상 전류 흐름이 발생될 수 있다.
다음, 도 8에 도시된 바와 같이, 과전압 방지를 위해 제2회로라인의 제2커패시터가 방전되면서 제2전류흐름(802)이 발생된다. 그리고, 이제 전류의 흐름(801)은 소스노드(SOURCE)에서 제1 MOSFET 스위치가 아닌 제1회로라인의 제1커패시터와 제1다이오드를 거쳐 부하노드(LOAD)로 향하게 되어, MOSFET 스위치를 과전압으로부터 확실하게 보호한다. 이후, 도 9에 도시된 것처럼, 리액터(L)에서 부하노드(LOAD), 제2회로라인의 제2커패시터, 복수의 저항들, 제1회로라인의 제1커패시터를 거쳐, 소스노드(SOURCE)를 지나 전원 측으로 향하는 역방향 전류 흐름(902)이 생성된다.
본 발명의 또 다른 실시 예로, 도 10은 발명의 또 다른 실시 예에 따라 설계된 비대칭적 형태의 스너버 회로를 포함하는 양방향 차단기 회로의 예시를 보여준다. 즉, 전술한 본 발명의 스너버 회로로부터 비대칭적인 형태의 스너버 회로도 확장 가능하다.
도 10에 도시된 것과 같은 스너버 회로(1430)를 구성할 경우도 양방향으로 반도체 스위치 과전압 보호 및 사고 전류의 빠른 억제가 가능하다. 도 5에 도시된 대칭형 스너버 회로와의 차이점은, 제1회로라인과 제2회로라인 사이에 하나의 저항(R2)이 배치되고, 나머지 하나의 저항(R1)은 제1회로라인과 제2회로라인 사이에 배치되지 않는다는 것이다. 이때, 나머지 하나의 저항(R1)은 제2회로라인의 제2커패시터와 인접하게 배치된다. 다만, 이때에도 두개의 저항(R1, R2)이 직렬 연결되는 것은 동일하다.
구체적으로, 비대칭형 스너버 회로(1430)은 전원(1)와 부하(2) 사이에 직렬 배치된 제1 스위치(S1)(1401), 제2 스위치(S2)(1402)와 병렬로 배치된다. 이때, 리액터(1403)가 부하(2)에 의한 인덕턴스를 나타낸다.
여기서, 제1저항(1432a)의 일단은 제1커패시터(1431)와 제1다이오드(1433)의 연결지점에 연결될 수 있다. 또한, 제1저항(1432a)의 타단은 제2커패시터(1435)와 제2다이오드(1434)의 연결지점에 연결될 수 있다.
또한, 제2저항(1432b)의 일단은 제2커패시터(1435)와 제2다이오드(1434)의 연결지점에서 제1 저항(1432a)과 직렬로 연결될 수 있다. 또한, 제2저항(1432b)의 타단은 접지점에 연결될 수 있다.
이에 따라, 제1커패시터(1431)와 제1다이오드(1433)가 직렬 배치로 구성된 제1회로라인과 제2다이오드(1434)와 제2커패시터(1435)가 직렬 배치로 구성된 제2회로라인이 제1저항(1432a)을 사이에 두고 병렬로 배치된다.
한편, 제2저항(1432b)은 제1저항(1432a)과 직렬 연결되나 도 5와 달리 제1회로라인과 제2회로라인 사이에 배치되지 않고 제2커패시터(C2)와만 인접하게 배치된다. 이로써, 저항을 포함하는 제3회로라인을 기준으로 대칭을 이루는 도 5의 스너버 회로와 달리 비대칭형 스너버 회로를 형성한다.
이러한 비대칭적 형태의 스너버 회로의 경우, 예를 들어 ESS와 같이 전원 인덕턴스가 거의 없는 상황에서 전원 측에 사고가 발생했을 경우 접지 경로로부터 흐르는 전류의 전류 경로가 도 16에 표현된 전류 경로처럼 모두 반도체 스위치(S1, S2)로 흐르게 된다. 따라서, 전원 측으로 흐르는 전류가 목표 차단 전류 크기 이상으로 증가하지 않게 된다. 그러므로 인덕턴스가 비대칭인 상황에서 본 확장된 비대칭 스너버 회로를 R, C, D의 적절한 설계를 통해 반도체 차단기의 스너버 회로로서 사용할 수 있다.
한편, 도 15 내지 도 18는 도 14에 따른 비대칭적 형태의 스너버 회로가 적용된 양방향 차단기에서 부하 측에 단락사고가 발생한 경우의 차단 동작을 설명하기 위한 것이다. 한편, 도 19 내지 도 22는 도 14에 따른 비대칭적 형태의 스너버 회로가 적용된 양방향 차단기에서 전원 측에 단락사고가 발생한 경우 차단 동작을 설명하기 위한 예시 도면들이다.
도 11은 정상상태에서 소스노드(SOURCE), 제1 스위치(S1), 제2 스위치(S2), 부하노드(LOAD), 리액터(L)를 거쳐 부하 측으로 흐르는 전류 흐름(1501)을 보여준다. 도 12는 부하 측에 단락 사고 발생에 따라, 리액터(1610)에 Vdc 전압이 누적되는 이상 전류 흐름(1601)이다. 한편, 도 13은 접지 경로 형성을 위해 저항 R1으로 흐르는 전류 흐름(1702)이 저항(R1, R2)과 제1다이오드(D1) 와 제2커패시터(C2)를 돌아 부하노드(LOAD)에서 만나 리액터(L)로 흐르는 흐름을 보여준다. 또한, 도 13은 단락 사고로 인한 사고전류(1701)가 이제는 소스노드(SOURCE)에서 제1 스위치(S1)가 아니라 제1커패시터(C1)와 제1다이오드(D1)을 거쳐 부하노드(LOAD), 리액터(L)로 흐르는 흐름을 보여준다. 또한, 도 13은 제1커패시터(C1)에서 분기되어 저항 R2, 제2커패시터(C2)를 거쳐 부하노드, 리액터(L)로 흐르는 전류 흐름을 보여준다.
다음, 도 14에 도시된 바와 같이 리액터(L), 부하노드(LOAD), 제2커패시터(C2), 저항 R2로 흐르는 제1역전류 흐름(1802a)의 접지 경로가 형성된다. 또한, 저항 R2에서, 저항 R1, 제1커패시터(C1), 소스노드(SOURCE)를 지나 전원측으로 향하는 제2역전류 흐름(1802b)의 접지 경로가 형성된다.
또 다른 예로, 도 15는 정상상태에서, 부하 측에서 리액터(L), 부하노드(LOAD), 제2 스위치(S2), 제1 스위치(S1), 소스노드(SOURCE)를 거쳐 전원 측으로 흐르는 전류 흐름(1901)을 보인 것이다.
다음, 도 16에 도시된 바와 같이, 전원 측에 단락 사고 발생시, 도 19의 전류 흐름(1901)과 동일한 방향의 전류 흐름(2001)이 형성된다. 이와 함께, 저항 R1, 제2커패시터(C2), 부하노드(LOAD), 제2 스위치(S2), 제1 스위치(S1), 소스노드(SOURCE)를 거쳐 전원으로 향하는 저항 R1 전류 흐름(2002)이 발생된다. 이후, 저항 R1 전류 흐름(2102)는 저항 R1, 저항 R2, 제1커패시터(C1), 제2다이오드(D2)를 돌아 소스노드(LOAD)를 거쳐 전원 측으로 향하게 된다. 한편, 단락 사고로 인한 사고전류 흐름(2101)은 반도체 스위치들(S1, S2)을 거치지 않고, 리액터(L), 부하노드(LOAD), 제2커패시터(C2), 제1커패시터(C1), 제2다이오드(D2)를 돌아 소스노드(SOURCE)로 경로 변경된다. 이후에는, 소스노드(LOAD)에서 제1커패시터(C1), 저항 R2, 저항 R1의 접지로 향하는 제1역전류 흐름(2202b)이 형성된다. 또한, 저항 R1, 제2커패시터(C2), 부하노드(LOAD), 리액터(L), 부하 측으로 향하는 제2역전류 흐름(2202a)이 생성됨으로써, 반도체 스위치가 보호된다.
또 다른 예로, 도 19는 본 발명의 다른 실시 예에 따른 프리휠링 회로가 추가된 양방향 차단기의 구조를 나타낸다. 한편, 도 20-21 및 도 24-25는 도 19에 따른 본 발명의 프리휠링 회로가 추가된 양방향 차단기에서 정상상태와 고장발생에 따른 구체적인 동작을 설명하기 위한 예시 도면들이다.
도 19를 참조하면, 본 발명의 프리휠링 회로가 추가된 양방향 차단기는 주 회로부, 스너버 회로부(2330) 및 제1 및 제2 프리휠링 회로(2341, 2342)를 포함할 수 있다.
주 회로부는 전원과 부하(Z system) 사이에 연결되고, 제1 및 제2 반도체 스위치(2301, 2302)가 직렬로 배치되도록 구성된다. 또한, 스너버 회로부(2330)는 일단은 제1 반도체 스위치(2301)의 전단에 타단은 제2 반도체 스위치(2302)의 후단에 병렬 연결되도록 구성된다.
이때, 제1 반도체 스위치(2301)는 제1 MOSFET과 제1 병렬 다이오드가 병렬로 연결되도록 구성될 수 있다. 또한, 제2 반도체 스위치(2301)는 제2 MOSFET과 제2 병렬 다이오드가 병렬로 연결되도록 구성될 수 있다.
한편, 제1 MOSFET과 제2 MOSFET은 N-channel MOSFET일 수 있다. 이때, 제1 병렬 다이오드의 일단과 타단은 각각 제1 MOSFET의 소스(source)와 드레인(drain)에 연결될 수 있다. 또한, 제2 병렬 다이오드의 일단과 타단은 각각 제2 MOSFET의 드레인과 소스에 연결될 수 있다. 이와 같이, 상보 대칭 형태로 구성된 제1 및 제2 반도체 스위치(2301, 2302)에 의해 본 발명에 따른 양방향 반도체 차단기를 제공할 수 있다.
한편, 스너버 회로부(2330)는 제1커패시터(2331, Cs) 및 제1다이오드(2333, Ds)가 직렬로 배치된 제1회로라인을 포함한다. 또한, 스너버 회로부(2330)는 상기 제1회로라인과 병렬 연결되며, 제2다이오드 다이오드(2334, Ds) 및 제2커패시터(2335, Cs)가 직렬로 배치된 제2회로라인을 더 포함한다. 이때, 제1회로라인은 제1커패시터(2331)와 제1다이오드(2333)의 순서로 직렬 연결되고 제2회로라인은 제2다이오드(2334)와 제2커패시터(2335)의 순서로 직렬 연결될 수 있다.
또한, 스너버 회로부(2330)는 일단은 상기 제1회로라인에 연결되고, 타단은 상기 제2회로라인에 연결되며, 제1저항(2332a, Rs) 및 제2저항(2332b, Rs)이 직렬로 배치된 제3회로라인을 더 포함할 수 있다. 이때, 제3회로라인의 일단은 제1커패시터(2331)의 타단과 제1다이오드(2333)의 일단과 연결될 수 있다. 또한, 제3회로라인의 타단은 제2다이오드(2334)의 일단과 제2커패시터(2335)의 타단과 연결될 수 있다.
한편, 제1저항(2332a)과 제2저항(2332b)은 제1저항(2332a)과 제2저항(2332b) 사이의 접지점에 연결될 수 있다. 또한, 스너버 회로부(2330)는 접지점을 기준으로 점 대칭 형태로 구성될 수 있다.
한편, 제1저항(2332a)과 제2저항(2332b)에 의해 사고전류 (fault current)가 스너버 회로부(2300)의 내부로 흘러 들어 발생하는 전압 강하(voltage drop)를 증가시킬 수 있다. 이에 따라, 제1저항(2332a)과 제2저항(2332b)은 사고전류가 흐르는 접지 경로(ground path)인 접지점을 제1저항(2332a)과 제2저항(2332b)의 연결 지점에서 제공할 수 있다. 한편, 제1저항(2332a) 및 제2저항(2332b)은 비선형 저항 소자(non-linear resistor element)형태로 구성되고, 상호 직렬 연결될 수 있다.
한편, 제1 프리휠링 회로(2341)는 차단기의 입력부에 제3다이오드(Df)와 제3저항(Rf)으로 구성되고, 차단기의 차단동작 시 발생하는 과전압을 억제하도록 구성된다. 구체적으로, 제1 프리휠링 회로(2341)는 제1 반도체 스위치(2301)의 전원 측 노드에서, 전원과 병렬로 연결된 제3다이오드(Df)를 포함한다. 또한, 제1 프리휠링 회로(2341)는 제3다이오드(Df)와 접지 간에 병렬 연결된 제3저항(Rf)을 더 포함한다.
한편, 제2 프리휠링 회로(2341)는 차단기의 출력부에 제4다이오드(Df)와 제4저항으로 구성된다. 구체적으로, 제2 프리휠링 회로(2341)는 제2 반도체 스위치(2302)의 부하 측 노드에서, 부하(Z system)와 병렬로 연결된 제4다이오드(Df)를 포함한다. 또한, 제2 프리휠링 회로(2341)는 제4다이오드(Df)와 접지 간에 병렬 연결된 제4저항(Rf)을 더 포함한다.
여기서, 전원은 전원 측 인덕터 성분을 포함하고, 부하(Z system)는 부하 측 인덕터 성분을 포함할 수 있다. 이와 관련하여, 전원 측 인덕터 성분은 전원에 연결된 제1 인덕터(L1)로 등가화 될 수 있다. 한편, 부하 측 인덕터 성분은 부하(Z system)에 연결된 제2 인덕터(L2)로 등가화 될 수 있다.
한편, 도 5 및 도 19를 참조하면, 스너버 회로부(1030, 2330)의 저항 Rs가 작을 경우, 고장발생시 계통의 리액턴스 조건에 따라서 스너버 커패시턴스 Cs(C1)에 충전된 전압이 차단기 동작 전까지 방전될 수 있다. 이 경우, 차단기 동작 시 스너버 커패시턴스 Cs(C1)의 충전시간 만큼 시지연이 발생되며 차단 시 발생되는 과전압 보호가 어렵게 된다.
이러한 과전압을 방지하기 위해 도 23에서 도시된 바와 같이 차단기 양단에 다이오드(Df)와 저항(Rf)으로 구성된 프리휠링 회로를 추가할 수 있다. 이와 같이 추가된 프리휠링 회로에 의해 고장 점 측의 인덕턴스로 인해 차단기의 차단동작 시 발생되는 과전압을 억제할 수 있다.
차단기 동작을 설명하면, 도 24와 같이 정상상태에서는 L1과 L2 그리고 반도체 차단기를 통해 부하 측으로 정상전류가 흐른다. 이 경우, 스너버회로의 Cs(C1, C2)는 전원전압 Vdc가 충전된 상태이다.
만약 도 25와 같이 부하 측에서 단락사고가 발생할 경우 사고전류는 빠르게 상승한다. 이때 스너버 회로의 저항 Rs가 충분이 클 경우 스너버 회로의 Cs(C1, C2)에 충전된 전압은 Rs로 인하여 방전되지 않아 전원전압에 의한 사고전류만 흐르게 된다. 또한, 이 경우, 고장 시에 인덕터에 흐르는 전류의 변화량 di/dt는 수학식 1에 의해 결정된다.
Figure PCTKR2019010622-appb-img-000001
한편, 도 22는 본 발명과 관련하여 반도체 스위치와 부하에 인가되는 전압 파형과 여러 지점에서의 전류 파형을 나타낸다. 여기서, V SSCB와 V Load는 각각 반도체 스위치와 부하에 인가되는 전압 파형을 시간에 따라 나타낸 것이다.
도 22와 관련하여, 환류 회로가 별도로 있는 것이 아니라 스너버 회로가 동작할 때 환류 회로의 기능도 동시에 수행된다. 도 26a(b)에서 L1에서의 사고전류 I L1 보다 L2에서의 사고 전류 I L2가 더 큰 이유는 스너버 R값이 작기 때문에 상단에서의 저항과 다이오드를 통해 방전되는 전류까지 합산되었기 때문이다.
한편, 도 22(b), (c)와 관련하여, 스너버 회로를 환류회로와 같이 사용하기 때문에 L1에서의 사고 전류 I L1이 제거되는 시점은 스너버 동작이 끝나는 t 3 지점이 된다.
한편, 도 23은 본 발명에 따른 반도체 스위치와 부하에 인가되는 전압 파형과 여러 지점에서의 전류 파형을 나타낸다. 여기서, V SSCB와 V Load는 각각 반도체 스위치와 부하에 인가되는 전압 파형을 시간에 따라 나타낸 것이다.
구체적으로, 도 23(a)는 본 발명에 따른 반도체 스위치와 부하에 인가되는 전압 파형을 나타낸다. 한편, 도 23(b)는 본 발명에 따른 전원측, 부하측 인덕턴스를 통해 흐르는 전류 파형을 나타낸다. 또한, 도 23(c)는 본 발명에 따른 사고전류 파형과 반도체 스위치 전류 파형을 나타낸다.
전술한 바와 같이 도 22를 참조하면, L1에서의 사고 전류의 경우 완전히 제거되기까지는 스너버 회로의 동작이 끝나는 시점까지 상당한 시간이 소요될 수 있다. 반면에, 도 23을 참조하면, L1에서의 사고 전류는 t 3지점에서 바로 제거되는 효과가 있다.
또한, 도 22와 관련하여, 스너버 회로를 환류회로와 같이 사용하고, 스너버 R 값이 작다. 따라서, 단락 사고시 스너버 회로를 통해 방전되는 전류가 무시할 수준이 아니다. 한편, L2 전류는 L1전류+스너버 방전 전류가 되기 때문에, L2 전류가 L1전류보다 크게 된다.
한편, 도 23(c)를 참조하면, 단락에 의한 사고 시점인 t 1에서 반도체 스위치에 흐르는 전류가 증가하게 된다. 예를 들어, 사고 시점인 t 1에서 반도체 스위치에서 흐르는 전류는 100A에서 t 2 시점에서 400A까지 증가할 수 있다.
도 24과 같이 반도체 차단기가 사고전류를 감지하여 차단기를 동작시키면 반도체 스위치가 꺼지게 되고 사고전류는 스너버 회로인 Cs(C1)과 Ds로 우회하게 된다. 이때, 스너버 회로의 커패시터 Cs(C1)은 전원전압이 충전된 상태이므로 전원 측에서 인가되는 사고전류가 즉시 차단된다.
이와 관련하여, 반도체 차단기의 내부 또는 외부에 전류 센서를 통해 반도체 스위치에 흐르는 전류 I sw를 감지할 수 있다. 한편, 반도체 스위치에서 흐르는 전류가 보호 수준(protection level)에 이르면 반도체 차단기의 내부 또는 외부에 서 반도체 스위치로 턴 오프 신호를 전달할 수 있다.
이에 따라, 사고 시점인 t 1 이후 제1 및 제2 반도체 스위치(2301, 2302)에 흐르는 전류가 보호 수준에 이르면, t 2 시점에서 제1 및 제2 반도체 스위치(2301, 2302)가 턴 오프 될 수 있다.
따라서, 도 23(c)를 참조하면, t 2 시점에서 반도체 스위치는 턴 오프 되어, 반도체 스위치에 흐르는 전류 I sw는 0이 된다. 한편, 반도체 스위치의 턴 오프에 따른 전류 차단 시간 t 2 - t 1은 약 400 내지 500ns 정도로, 전류 차단이 신속하게 이루어질 수 있다.
한편, 사고 시점인 t 1 이전부터 스너버 커패시터 Cs의 전압을 Vdc로 전원 회로의 전압과 동일하게 유지할 수 있다. 즉, 단락에 의한 사고 시점인 t 1 이전부터 스너버 회로부(2330)의 제1커패시터(Cs)의 전압을 전원의 전압인 Vdc와 동일하게 유지할 수 있다. 이와 같이 미리 전압을 Vdc로 충전함으로써, 제1 및 제2 반도체 스위치(2301, 2302)가 턴 오프되는 t 2 시점에서 사고 전류 (즉, 전원 측 노드 또는 부하 측 노드에 흐르는 전류)의 추가적인 증가를 방지할 수 있다.
결론적으로, 전원 회로와 스너버 커패시터 Cs의 전압이 동일한 전압 값이기 때문에, 사고 전류 (즉, 전원 측 노드 또는 부하 측 노드에 흐르는 전류)의 추가적인 증가를 방지할 수 있다. 또한, 반도체 스위치에 인가되는 전압 V SSCB는 최대 허용 전압 값을 초과하지 않게 된다.
이와 관련하여, 전원 회로와 스너버 커패시터 Cs의 전압이 동일한 전압 값이 아니면, 사고 전류 (즉, 전원 측 노드 또는 부하 측 노드에 흐르는 전류)가 매우 크게 증가할 수 있다는 문제점이 있다. 따라서, 본 발명은 이러한 문제점을 해결하기 위해, 전원 회로와 스너버 커패시터 Cs의 전압이 동일한 전압 값이 되도록 한다. 이에 따라, 사고 전류 (즉, 전원 측 노드 또는 부하 측 노드에 흐르는 전류)가 더 이상 증가하지 않게 된다.
구체적으로, 도 23(a)를 참고하면, t 2 시점에서 반도체 스위치에 인가되는 전압은 최대 허용 전압 값을 초과하지 않고 일정 시간 내에 일정 값으로 수렴하게 된다. 한편, 도 23(c)를 참고하면, t 2 시점에서 상기 전류는 400A에서 더 이상 증가하기 않고, t 2 시점에서 0이 된다.
또한, 전원 측 인덕턴스 L1에서 충전된 에너지가 Cs(C1)에 전원전압을 초과하여 충전될 수 있다. 이 경우, 스너버 커패시터 Cs는 차단을 담당하는 반도체 소자의 내압을 고려하여 전압과 용량을 선정해야 한다. 이를 위해 차단기 양단 전압은 수학식 2와 같이 표현할 수 있다.
Figure PCTKR2019010622-appb-img-000002
이 경우, 반도체 스위치의 전압이 스위치의 최대 차단전압을 초과하지 않아야 한다. 따라서, 스너버 커패시턴스 Cs는 수학식3과 같이 결정되어야 한다.
Figure PCTKR2019010622-appb-img-000003
또한, 도 24에 도시된 바와 같이 상기 차단기의 반도체 스위치가 꺼질 때 동시에 부하 측 인덕턴스 L2에 충전된 에너지는 차단기의 부하 측의 프리휠링 회로의 다이오드 Df와 저항 Rf를 통해 흐르기 시작한다. 따라서, L1의 충전에너지가 소진한 후에도 도 28과 같이 프리휠링 회로를 통해 L2에 충전된 에너지가 소진되면 차단이 완료된다.
한편, 도 19 및 도 23(c)를 참조하면, 반도체 스위치 차단이 이루어지는 t 2 시점에서 제2 프리휠링 회로(2342)를 통해 사고전류 I fw가 흐르기 시작한다. 또한, t 2 시점 이후 t 3 시점에서 제1 인덕터(L1)에서 스너버 회로부(2300)의 제1회로라인을 통해 흐르는 전류는 0이 된다. 한편, 사고전류 I fw는 t 3 시점까지 계속 증가하고, t 3 시점부터 감소하게 된다. 즉, t 3 시점 이후, 제1 및 제2 프리휠링 회로(2341, 2342)를 통해 흐르는 I fw는 점차 감소하게 된다.
이때, 프리휠링 회로를 통해 흐르는 사고전류 I fw가 감소하는 정도는 프리휠링 회로 내부의 저항 Rf 값과 인덕턴스 L2 값에 의해 결정될 수 있다. 이와 관련하여, 사고전류 I fw를 빠르게 감소하도록 저항 Rf 값을 선택하면, 프리휠링 회로의 크기가 증가할 수 있다. 한편, 프리휠링 회로를 통해 L2에 충전된 에너지를 매우 빠르게 소진해야 하는 것은 아니다. 따라서, 프리휠링 회로의 크기와 L2에 충전된 에너지를 소진하도록 요구되는 시간을 고려하여, 상기 저항 Rf 값을 선택할 수 있다.
한편, 차단기는 양방향 차단이 가능해야 하므로 프리휠링 회로를 차단기 회로의 좌, 우 양방향에 설치해야 한다. 만약 차단기의 전원 측에서 사고가 날 경우 차단기의 부하 측에 병렬로 연결된 전원 측 프리휠링 회로에서 사고전류의 차단 및 L1에 의한 충전에너지를 소진해야 한다. 또한, 부하측 인덕턴스 L2에 의한 에너지도 상기 도21의 예로 설명했던 바와 같이 동일한 방법으로 스너버회로의 Cs(C2)를 통해 차단 시 발생되는 과전압을 방지한다.
따라서, 반도체 스위치가 차단된 이후, 전원측 인덕턴스 L1과 부하측 인덕턴스 L2 회로를 통해 차단기 내부에 축적된 에너지를 소진할 수 있다. 한편, 전원측에 축적된 에너지를 소진한 이후, 부하측에 여전히 남아있는 에너지를 프리휠링 회로를 통해 소진해야 한다.
또한, 반도체 차단기는 차단이 완료된 후 확실한 물리적 절연 및 과전압 보호를 확보해야 한다. 이와 관련하여, 도 26은 반도체 차단기와 직렬로 좌우 양단 접점 또는 한쪽 접점과 직렬로 기계식 스위치를 연결하는 회로구조이다. 따라서, 본 발명에 따른 차단기는 차단이 완료된 후 물리적 절연 및 과전압 보호를 확보하도록, 차단기와 직렬로 좌우 양단 접점 또는 한쪽 접점과 직렬로 기계식 스위치(2351 내지 2354)를 연결하는 회로구조로 구성될 수 있다.
도 26을 참조하면, 반도체 스위치 차단 동작 후 별도의 신호 또는 시지연을 통해 기계식 스위치(2351 내지 2354)를 개방하여 차단기의 물리적 절연을 유지할 수 있다. 또한, 제1 및 제2 반도체 스위치(2301, 2302)와 병렬로 배치되어, 과전압을 억제할 수 있도록 MOV (Metal Oxide Varistor)가 구성될 수 있다. 여기서, MOV는 반도체 스위치에 인가되는 전압이 일정 전압 이상이면 저항 값이 거의 0이 되어, 전류 경로를 변경시킬 수 있다. 이에 따라, MOV는 제1 및 제2 반도체 스위치(2301, 2302)에 인가되는 전압이 일정 전압 이상이면 전류를 다른 경로로 덤프(dump)하도록 구성될 수 있다. 예를 들어, 제1 및 제2 반도체 스위치(2301, 2302)에 의한 경로 및 스너버 회로부(2330)에 의한 경로가 아닌 MOV에 의한 경로로 전류 경로가 변경될 수 있다.
이에 따라, 반도체 차단기의 차단동작 시 전원 측 인덕턴스 L1이 커서 스너버 회로Cs(C1)으로 충분히 감당할 수 없을 경우 MOV회로를 통해 과전압 억제가 가능하다. 이와 더불어, 외부에서 유입되는 서지(surge)로부터 차단기의 반도체 소자를 보호할 수 있다
상술한 바와 같이, 이상과 같은 본 발명에 따른 양방향 반도체 차단기는, 양방향 사고전류에 대한 적용이 가능하면서 동시에 반도체 보호 및 전류 억제 성능을 만족시키는 스너버 회로를 포함하는 양방향 반도체 차단기를 제공하는 데 있다. 그에 따라, 반도체 차단기 또는 개폐기의 반도체 모듈의 설치가 용이해지며, 높은 성능과 신뢰성을 갖는 반도체 차단기의 설계가 가능한 효과를 갖는다. 구체적으로, 과전압에 의한 반도체 보호 성능은 본 발명에 따른 스너버 회로의 구조 및 스너버 회로 내의 저항(R), 커패시터(C), 다이오드(D)의 설계를 통해 달성될 수 있다. 또한, 빠른 사고 전류 억제 성능은 발명에 따른 스너버 회로 내의 저항(R)의 설계를 통해 달성될 수 있다. 또한, 양방향 사고전류에 대비한 양방향 동작성은 본 발명에 따른 스너버 회로 내부의 소자 배치 시 대칭성을 고려함으로써 달성될 수 있을 것이다. 나아가, 본 발명에 따른 양방향 반도체 차단기는 비대칭적인 형태의 스너버 회로의 구현으로도 가능하게 구현함으로써, 전원 인덕턴스가 거의 없는 환경에서 전원측에 사고가 발생한 경우에도 전원 측으로 흐르는 전류가 목표 차단 전류 크기 이상으로 증가하지 않게 된다.
추가로, 본 양방향 반도체 차단기의 전원 측 또는 부하 측의 고장발생 시 상기 각 지점의 인덕턴스로 인하여 차단기의 차단 시 유입되는 충전전류를 억제하기 위해 차단기 회로의 전원 측과 부하 측의 양단에 저항과 직렬로 연결된 프리휠링 다이오드 회로가 추가될 수 있다.
추가로, 차단기 동작 시 상기 인덕턴스로 인하여 발생되는 반도체 차단기 양단 전압상승을 억제하기 위해 반도체 차단기 회로 양단과 병렬로 바리스터 또는 어레스터 등 전압 상승을 억제하는 회로를 추가할 수 있다. 이상에서 설명한 실시예들은 본 발명을 구현하는 실시 예들로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이며, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 즉, 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (16)

  1. 전원과 부하 사이에 연결되고, 제1 및 제2 반도체 스위치가 직렬로 배치되는 주 회로부; 및
    일단은 상기 제1 반도체 스위치의 전단에 타단은 상기 제2 반도체 스위치의 후단에 병렬 연결된 스너버 회로부를 포함하고,
    상기 스너버 회로부는,
    제1커패시터 및 제1다이오드가 직렬로 배치된 제1회로라인;
    상기 제1회로라인과 병렬 연결되며, 제2커패시터 및 제2다이오드가 직렬로 배치된 제2회로라인; 및
    일단은 상기 제1회로라인에 연결되고, 타단은 상기 제2회로라인에 연결되며, 제1저항 및 제2저항이 직렬로 배치된 제3회로라인을 포함하는 양방향 반도체 차단기.
  2. 제1 항에 있어서,
    상기 차단기의 입력부에 제3다이오드와 제3저항으로 구성되고, 상기 차단기의 차단동작 시 발생하는 과전압을 억제하는 제1 프리휠링 회로를 더 포함하고,
    상기 제1 프리휠링 회로는,
    상기 제1 반도체 스위치의 전원 측 노드에서, 상기 전원과 병렬로 연결된 상기 제3다이오드; 및
    상기 제3다이오드와 접지 간에 병렬 연결된 상기 제3저항을 포함하는, 양방향 반도체 차단기.
  3. 제2 항에 있어서,
    상기 차단기의 출력부에 제4다이오드와 제4저항으로 구성된 제2 프리휠링 회로를 더 포함하고,
    상기 제2 프리휠링 회로는,
    상기 제2 반도체 스위치의 부하 측 노드에서, 상기 부하와 병렬로 연결된 상기 제4다이오드; 및
    상기 제4다이오드와 접지 간에 병렬 연결된 상기 제4저항을 포함하는, 양방향 반도체 차단기.
  4. 제1 항에 있어서,
    상기 전원은 전원 측 인덕터 성분을 포함하고, 상기 부하는 부하 측 인덕터 성분을 포함하는 것을 특징으로 하는, 반도체 차단기.
  5. 제4 항에 있어서,
    단락에 의한 사고 시점인 t 1 이전부터 상기 스너버 회로부의 상기 제1커패시터의 전압을 상기 전원의 전압과 동일하게 유지하여,
    상기 제1 및 제2 반도체 스위치가 턴 오프되는 t 2 시점에서 상기 전원 측 노드 또는 상기 부하 측 노드에 흐르는 사고 전류는 더 이상 증가하지 않는 것을 특징으로 하는, 양방향 반도체 차단기.
  6. 제5 항에 있어서,
    상기 사고 시점인 t 1 이후 상기 제1 및 제2 반도체 스위치에 흐르는 전류가 보호 수준(protection level)에 이르면, 상기 t 2 시점에서 턴 오프 신호를 전류 센서로부터 전달받아, 상기 제1 및 제2 반도체 스위치가 턴 오프 되는 것을 특징으로 하는, 양방향 반도체 차단기.
  7. 제6 항에 있어서,
    상기 t 2 시점에서 상기 제2 프리휠링 회로를 통해 사고전류(fault current) I fw가 흐르기 시작하고,
    상기 t 2 시점 이후 t 3 시점에서 상기 제1 인덕터에서 상기 스너버 회로부의 상기 제1회로라인을 통해 흐르는 전류는 0이 되고,
    상기 사고전류 I fw는 상기 t 3 시점까지 증가하고, 상기 t 3 시점부터 감소하는 것을 특징으로 하는, 양방향 반도체 차단기.
  8. 제1항에 있어서,
    상기 제1 반도체 스위치는 제1 MOSFET과 제1 병렬 다이오드가 병렬로 연결되고,
    상기 제2 반도체 스위치는 제2 MOSFET과 제2 병렬 다이오드가 병렬로 연결되고,
    상기 제1 MOSFET과 상기 제2 MOSFET은 N-channel MOSFET이고,
    상기 제1 병렬 다이오드의 일단과 타단은 각각 상기 제1 MOSFET의 소스(source)와 드레인에 연결되고,
    상기 제2 병렬 다이오드의 일단과 타단은 각각 상기 제2 MOSFET의 드레인과 소스에 연결되는, 양방향 반도체 차단기.
  9. 제1항에 있어서,
    상기 제1회로라인은 상기 제1커패시터와 상기 제1다이오드의 순서로 직렬 연결되고 상기 제2회로라인은 상기 제2다이오드와 상기 제2커패시터의 순서로 직렬 연결되는 것을 특징으로 하는 양방향 반도체 차단기.
  10. 제1항에 있어서,
    상기 제3회로라인의 일단은 상기 제1커패시터의 타단과 상기 제1다이오드의 일단과 연결되고 상기 제3회로라인의 타단은 상기 제2다이오드의 일단과 상기 제2커패시터의 타단과 연결되는 것을 특징으로 하는 양방향 반도체 차단기
  11. 제1항에 있어서,
    상기 제1저항과 제2저항은 상기 제1저항과 제2저항 사이의 접지점에 연결되고, 상기 스너버 회로부는 상기 접지점을 기준으로 점 대칭인 것을 특징으로 하는 양방향 반도체 차단기.
  12. 제11항에 있어서,
    상기 제1저항과 제2저항은 사고전류(fault current)가 상기 스너버 회로부의 내부로 흘러 들어 발생하는 전압 강하(voltage drop)를 증가시키고,
    상기 사고전류가 흐르는 접지 경로(ground path)인 상기 접지점을 상기 제1 저항과 제2 저항의 연결 지점에서 제공하는 것을 특징으로 하는 양방향 반도체 차단기.
  13. 제1항에 있어서,
    상기 제1저항의 일단은 상기 제1커패시터와 상기 제1다이오드의 연결지점에 연결되고, 상기 제1저항의 타단은 상기 제2커패시터와 상기 제2다이오드의 연결지점에 연결되고,
    상기 제2저항의 일단은 상기 제2커패시터와 상기 제2다이오드의 연결지점에서 상기 제1 저항과 직렬로 연결되고, 상기 제2저항의 타단은 접지점에 연결되는 것을 특징으로 하는 양방향 반도체 차단기.
  14. 제1항에 있어서,
    상기 제1저항 및 제2저항은 비선형 저항 소자(non-linear resistor element)형태로 구성되고, 상호 직렬 연결되는 것을 특징으로 하는, 양방향 반도체 차단기.
  15. 제1 항에 있어서,
    상기 차단기는 차단이 완료된 후 물리적 절연 및 과전압 보호를 확보하도록, 상기 차단기와 직렬로 좌우 양단 접점 또는 한쪽 접점과 직렬로 기계식 스위치를 연결하는 회로구조로 구성되고,
    상기 제1 및 제2 반도체 스위치 차단 동작 후, 별도의 신호 또는 시지연을 통해 상기 기계식 스위치를 개방하여 상기 차단기의 물리적 절연을 유지하는 것을 특징으로 하는, 양방향 반도체 차단기.
  16. 제1 항에 있어서,
    상기 제1 및 제2 반도체 스위치와 병렬로 배치되어, 과전압을 억제할 수 있도록 구성된 MOV (Metal Oxide Varistor)를 더 포함하고,
    상기 MOV는 상기 제1 및 제2 반도체 스위치에 인가되는 전압이 일정 전압 이상이면 상기 제1 및 제2 반도체 스위치에 흐르는 전류를 다른 경로로 덤프(dump)하도록 구성되는, 양방향 반도체 차단기.
PCT/KR2019/010622 2018-08-27 2019-08-21 양방향 반도체 차단기 Ceased WO2020045889A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/268,307 US11482997B2 (en) 2018-08-27 2019-08-21 Bidirectional semiconductor circuit breaker
CN201980056357.2A CN112602245B (zh) 2018-08-27 2019-08-21 双向半导体断路器

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2018-0100543 2018-08-27
KR20180100543 2018-08-27
KR1020190042659A KR102652596B1 (ko) 2018-08-27 2019-04-11 양방향 반도체 차단기
KR10-2019-0042659 2019-04-11

Publications (1)

Publication Number Publication Date
WO2020045889A1 true WO2020045889A1 (ko) 2020-03-05

Family

ID=69645297

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/010622 Ceased WO2020045889A1 (ko) 2018-08-27 2019-08-21 양방향 반도체 차단기

Country Status (1)

Country Link
WO (1) WO2020045889A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115133506A (zh) * 2022-07-25 2022-09-30 河北工业大学 单驱动控制的串联SiC MOSFET直流固态断路器及配电系统
US20230216291A1 (en) * 2020-05-29 2023-07-06 Ls Electric Co., Ltd. Solid insulated switch

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030183838A1 (en) * 2002-03-22 2003-10-02 Qin Huang Solid-state DC circuit breaker
KR100434153B1 (ko) * 2002-04-12 2004-06-04 엘지산전 주식회사 하이브리드 직류 전자 접촉기
US20140029152A1 (en) * 2012-03-30 2014-01-30 Semisouth Laboratories, Inc. Solid-state circuit breakers
US20140078622A1 (en) * 2012-09-17 2014-03-20 Ge Energy Power Conversion Technology Ltd Circuit breakers
JP2017130391A (ja) * 2016-01-21 2017-07-27 国立大学法人東京工業大学 回路遮断装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030183838A1 (en) * 2002-03-22 2003-10-02 Qin Huang Solid-state DC circuit breaker
KR100434153B1 (ko) * 2002-04-12 2004-06-04 엘지산전 주식회사 하이브리드 직류 전자 접촉기
US20140029152A1 (en) * 2012-03-30 2014-01-30 Semisouth Laboratories, Inc. Solid-state circuit breakers
US20140078622A1 (en) * 2012-09-17 2014-03-20 Ge Energy Power Conversion Technology Ltd Circuit breakers
JP2017130391A (ja) * 2016-01-21 2017-07-27 国立大学法人東京工業大学 回路遮断装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230216291A1 (en) * 2020-05-29 2023-07-06 Ls Electric Co., Ltd. Solid insulated switch
US12278483B2 (en) * 2020-05-29 2025-04-15 Ls Electric Co., Ltd. Solid insulated switch
CN115133506A (zh) * 2022-07-25 2022-09-30 河北工业大学 单驱动控制的串联SiC MOSFET直流固态断路器及配电系统

Similar Documents

Publication Publication Date Title
KR102652596B1 (ko) 양방향 반도체 차단기
WO2015053484A1 (ko) 고압 직류 전류 차단 장치 및 방법
WO2022211605A1 (ko) 반도체를 이용한 회로 차단기
CN104756338B (zh) 电路中断设备
US6075684A (en) Method and arrangement for direct current circuit interruption
WO2015102383A1 (ko) 고전압 ｄｃ 차단기
WO2016043508A1 (ko) 직류전류 차단을 위한 장치 및 방법
KR101026072B1 (ko) 충전/방전 보호 회로
WO2021241871A1 (ko) 고체 절연 스위치
WO2015099468A1 (ko) 양방향 직류 차단장치
WO2016167490A1 (ko) 갭 스위치를 이용한 고압 직류 차단 장치 및 방법
WO2016108530A1 (ko) Ｄｃ 차단기
WO2016108528A1 (ko) Ｄｃ 차단기
WO2016108524A1 (ko) 고전압 ｄｃ 차단기
WO2020130258A9 (ko) 과전류 보호 전원 절체 스위치
EP4117162B1 (en) Power conversion system
WO2022211269A1 (ko) 배터리 보호 장치 및 그 배터리 보호 장치의 제어 방법
WO2020045889A1 (ko) 양방향 반도체 차단기
JP7264920B2 (ja) 電気エネルギーの過電流および過電圧保護された移送のための多段保護装置
WO2021034152A1 (ko) 바이패스 스위치를 구비한 전력용 컨버터의 서브모듈
WO2020022674A1 (ko) 전류 제한 장치 및 이를 포함하는 직류 차단 시스템
WO2017034322A1 (ko) Ｄｃ 차단기
WO2021034153A1 (ko) 바이패스 스위치를 구비한 전력용 컨버터의 서브모듈
WO2019139276A1 (ko) Ｄｃ 차단기
WO2015102384A1 (ko) Ｚ-소스 회로장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19855136

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19855136

Country of ref document: EP

Kind code of ref document: A1