WO2020012922A1 - 給電回路及び増幅回路 - Google Patents

給電回路及び増幅回路 Download PDF

Info

Publication number
WO2020012922A1
WO2020012922A1 PCT/JP2019/024757 JP2019024757W WO2020012922A1 WO 2020012922 A1 WO2020012922 A1 WO 2020012922A1 JP 2019024757 W JP2019024757 W JP 2019024757W WO 2020012922 A1 WO2020012922 A1 WO 2020012922A1
Authority
WO
WIPO (PCT)
Prior art keywords
power supply
amplifier
circuit
line
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2019/024757
Other languages
English (en)
French (fr)
Inventor
美琴 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2020530070A priority Critical patent/JPWO2020012922A1/ja
Priority to US17/258,717 priority patent/US20210288619A1/en
Priority to CN201980044555.7A priority patent/CN112368941A/zh
Publication of WO2020012922A1 publication Critical patent/WO2020012922A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Definitions

  • the present disclosure relates to a power supply circuit and an amplifier circuit.
  • This application claims the priority based on Japanese Patent Application No. 2018-130032 filed on Jul. 9, 2018, and incorporates all the contents described in the Japanese application.
  • An amplifier for amplifying a high-frequency signal such as an RF signal is mounted on an amplifier circuit used for a wireless communication device such as a mobile communication system.
  • a power supply circuit for power supply is connected to the drain terminal side of the amplifier (for example, see Patent Document 1).
  • a power supply circuit is a power supply circuit that supplies power to an amplifier, a power supply line that branches off from a signal line through which a signal input / output to the amplifier is transmitted, and one end of the power supply line that is provided with the power supply line.
  • a capacitive element that is connected to the tip of the line and grounded at the other end, and guides the signal to ground, the power supply line having a base end at a branch portion where the power supply line branches off from the signal line.
  • the wavelength of the signal is ⁇
  • the line length of the power supply line extending from the branch portion to the tip is shorter than ⁇ / 4.
  • an amplifier circuit includes an amplifier, a signal line through which signals input to and output from the amplifier are transmitted, and the above-described power supply circuit.
  • FIG. 1 is a block diagram illustrating a configuration of a Doherty amplifier circuit according to one embodiment.
  • FIG. 2 is a plan view of the Doherty amplifier circuit.
  • FIG. 3A is a circuit diagram illustrating an example of a configuration of a first power supply circuit and a carrier-side output matching circuit.
  • FIG. 3B is a diagram illustrating a matching circuit when the line length of the power supply line in FIG. 3A is ⁇ / 4.
  • FIG. 4A is a Smith chart showing a load impedance with respect to a signal frequency change in the amplifier circuit according to the example product.
  • FIG. 4B is a Smith chart showing a load impedance with respect to a frequency change of a signal in the amplifier circuit according to the comparative example product.
  • FIG. 1 is a block diagram illustrating a configuration of a Doherty amplifier circuit according to one embodiment.
  • FIG. 2 is a plan view of the Doherty amplifier circuit.
  • FIG. 3A is a circuit diagram
  • FIG. 5 is a circuit diagram illustrating an example of a configuration of a first power supply circuit and a carrier-side output matching circuit according to a modification.
  • FIG. 6 is a circuit diagram showing a configuration of a harmonic processing circuit provided on the gate terminal side.
  • FIG. 7 is a circuit diagram illustrating an example of a conventional power supply circuit.
  • FIG. 7 is a circuit diagram illustrating an example of a power supply circuit.
  • a power supply circuit 100 includes a power supply line 103 branching from an output line 102 connected to a drain terminal 101a of an amplifier 101 and a power supply for connecting a DC power supply (not shown) to the power supply line 103.
  • a terminal 104 and a capacitor 105 connected between the power supply line 103 and the power supply terminal 104 are provided.
  • the capacitance of the capacitor 105 is set so as to be short-circuited with respect to the high-frequency signal output from the amplifier 101.
  • the line length of the power supply line 103 is ⁇ / 4 (where ⁇ is the wavelength of the high-frequency signal output from the amplifier 101). That is, the line length from the branch point 103a where the power supply line 103 is connected to the output line 102 to the power supply terminal 104 is ⁇ / 4.
  • the power supply line 103 and the capacitive element 105 form a short stub of ⁇ / 4 with respect to the high-frequency signal, so that the transmission characteristics of the high-frequency signal are not affected.
  • the output line 102 is provided with a matching circuit 106 for matching the output impedance of the amplifier 101.
  • a matching circuit 106 for matching the output impedance of the amplifier 101.
  • an inductance element connected in parallel may be required.
  • a capacitive element having a capacity to be short-circuited to a high-frequency signal is connected between the power supply circuit 100 and the inductance element.
  • the number of components of the matching circuit 106 increases, which may hinder miniaturization of the matching circuit 106. If miniaturization of the matching circuit 106 is hindered, miniaturization of the entire amplifier circuit is hindered, which is not preferable.
  • the present disclosure has been made in view of such circumstances, and has as its object to provide a technology that enables downsizing of a matching circuit connected to an amplifier.
  • a power supply circuit is a power supply circuit for supplying power to an amplifier, the power supply line extending from a signal line for transmitting a signal input / output to / from the amplifier, and a power supply line having one end.
  • a capacitive element that is connected to the tip of the power supply line and is grounded at the other end, and guides the signal to ground.
  • the power supply line includes a branching unit where the power supply line branches off from the signal line. If the wavelength of the signal is ⁇ , the line length of the power supply line extending from the branch portion to the distal end is shorter than ⁇ / 4.
  • the power supply line since the line length of the power supply line is shorter than ⁇ / 4, the power supply line functions as an inductance element connected in parallel to the signal line. Therefore, even when an inductance element needs to be connected in parallel in a matching circuit that performs impedance matching of an amplifier provided on a signal line, the inductance element to be provided in the matching circuit can be replaced by a power supply line. As a result, it is not necessary to provide an inductance element to be provided in the matching circuit and a capacitance element required for connecting the inductance element in the matching circuit, and the size of the matching circuit can be reduced.
  • the line length of the power supply line is longer than ⁇ / 16 and shorter than ⁇ / 8.
  • the inductance of the power supply line can be set to an appropriate inductance in the impedance matching of the amplifier.
  • the amplifier is preferably housed in one package together with another amplifier.
  • the signal line connected to the amplifier and the signal line of another amplifier are arranged side by side, so that the space around the signal line is limited.
  • the matching circuit can be appropriately arranged even if the space around the signal line is limited.
  • the power supply circuit may further include a harmonic processing circuit that is connected between a tip of the power supply line and a power supply that supplies power to the power supply line, and that processes a harmonic of the signal.
  • the power supply circuit can perform harmonic processing of the signal.
  • an amplifier circuit includes an amplifier, a signal line through which signals input / output to / from the amplifier are transmitted, the power supply circuit described in (1) to (4), and It has.
  • FIG. 1 is a block diagram illustrating a configuration of a Doherty amplifier circuit according to one embodiment.
  • the Doherty amplifier circuit 1 is mounted on a wireless communication device such as a base station device in a mobile communication system, and amplifies a radio frequency transmission signal (RF signal).
  • the Doherty amplifier circuit 1 amplifies an RF signal (input signal) supplied to the input terminal 2 and outputs the amplified RF signal from the output terminal 3.
  • the Doherty amplifier circuit 1 combines a carrier amplifier 4, a peak amplifier 5 provided in parallel with the carrier amplifier 4, a distributor 6, and outputs of the carrier amplifier 4 and the peak amplifier 5. It includes a synthesizer 7, a carrier-side input matching circuit 8, a peak-side input matching circuit 9, a carrier-side output matching circuit 10, and a peak-side output matching circuit 11.
  • the distributor 6 is connected to a stage subsequent to the input terminal 2 and distributes the RF signal supplied from the input terminal 2 to the carrier amplifier 4 and the peak amplifier 5.
  • the output of the distributor 6 is supplied to the carrier amplifier 4 via the carrier-side input matching circuit 8 and to the peak amplifier 5 via the peak-side input matching circuit 9.
  • the carrier-side input matching circuit 8 performs impedance matching for the fundamental wave between the distributor 6 and the carrier amplifier 4.
  • the peak-side input matching circuit 9 performs impedance matching for the fundamental wave between the distributor 6 and the peak amplifier 5.
  • the carrier amplifier 4 is an amplifier for always amplifying a given input signal.
  • the peak amplifier 5 is an amplifier for amplifying the input signal when the power of the input signal becomes equal to or more than a predetermined value.
  • the carrier amplifier 4 and the peak amplifier 5 are, for example, high electron mobility transistors (HEMTs) using gallium nitride (GaN).
  • HEMTs high electron mobility transistors
  • GaN gallium nitride
  • the carrier amplifier 4 and the peak amplifier 5 are mounted on one integrated circuit and housed in one package 20.
  • the output of the carrier amplifier 4 is provided to a combiner 7 via a carrier-side output matching circuit 10.
  • the output of the peak amplifier 5 is provided to the combiner 7 via the peak-side output matching circuit 11.
  • the carrier-side output matching circuit 10 performs impedance matching for the fundamental wave between the carrier amplifier 4 and the combiner 7.
  • the peak-side output matching circuit 11 performs impedance matching with respect to the fundamental wave between the peak amplifier 5 and the combiner 7.
  • the combiner 7 combines the output of the carrier amplifier 4 and the output of the peak amplifier 5.
  • the combiner 7 gives the combined output to the output terminal 3 as an output signal.
  • the output terminal 3 outputs an output signal given from the synthesizer 7.
  • FIG. 2 is a plan view of the Doherty amplifier circuit 1. As shown in FIG. 2, a package 20 containing the amplifiers 4 and 5, input / output terminals 2 and 3, a distributor 6, a synthesizer 7, and matching circuits 8, 9, 10 and 11 are mounted on a circuit board 25. Has been implemented.
  • a first drain power supply 30, a second drain power supply 40, a first gate power supply 60, and a second gate power supply 70 provided outside the circuit board 25 are connected to the Doherty amplifier circuit 1.
  • the first drain power supply 30 is a DC power supply for supplying power to the drain terminal of the carrier amplifier 4, and is connected to the drain terminal of the carrier amplifier 4 via the power supply terminal 32 and the first power supply circuit 31 connected to the power supply terminal 32.
  • the second drain power supply 40 is a DC power supply for supplying power to the drain terminal of the peak amplifier 5, and is connected to the drain terminal of the peak amplifier 5 via the power supply terminal 42 and the second power supply circuit 41 connected to the power supply terminal 42. Have been.
  • the first gate power supply 60 is a DC power supply for supplying power to the gate terminal of the carrier amplifier 4, and is connected to the gate terminal of the carrier amplifier 4 via the power supply terminal 62 and the third power supply circuit 61 connected to the power supply terminal 62.
  • the second gate power supply 70 is a DC power supply for supplying power to the gate terminal of the peak amplifier 5, and is connected to the gate terminal of the peak amplifier 5 via the power supply terminal 72 and the fourth power supply circuit 71 connected to the power supply terminal 72. Have been.
  • FIG. 3A is a circuit diagram illustrating an example of a configuration of the first power supply circuit 31 and the carrier-side output matching circuit 10.
  • the configuration of the second power supply circuit 41 is the same as that of the first power supply circuit 31. Therefore, only the first power supply circuit 31 will be described here.
  • an output line 33 is connected to the drain terminal 4a of the carrier amplifier 4.
  • the output line 33 connects between the drain terminal 4 a and a terminal 34 connected to the combiner 7.
  • the output of the carrier amplifier 4 is provided to the combiner 7.
  • the first power supply circuit 31 branches from the output line 33 and is connected to a power supply terminal 32 connected to the power supply terminal 32, and constitutes a circuit for supplying power from the first drain power supply 30 to the drain terminal 4a side. are doing.
  • the first power supply circuit 31 includes a power supply line 31a branched from the output line 33 and extending, and a first capacitive element 31b.
  • the power supply line 31a is a microstrip line formed between the power supply terminal 32 and a branch portion 35 where the power supply line 31a branches from the output line 33. That is, the feeding line 31a has the branch portion 35 as a base end. The tip of the power supply line 31 a is connected to the power supply terminal 32.
  • One end of the first capacitive element 31b is connected between the power supply terminal 32 and the power supply line 31a, and the other end is grounded. That is, one end of the first capacitive element 31b is connected to the tip of the power supply line 31a. That is, the power supply line 31a extends from the branch portion 35 at the base end to the connection portion to which the first capacitive element 31b at the front end is connected.
  • the capacitance of the first capacitance element 31b is set so as to be short-circuited with respect to the output (RF signal) from the amplifier 4, and guides the output from the amplifier 4 to ground.
  • the first capacitive element 31b suppresses the output from flowing from the amplifier 4 to the first drain power supply 30.
  • the line length of the power supply line 31a (the line length from the branch portion 35 to the connection portion of the first capacitive element 31b) of the present embodiment is set shorter than ⁇ / 4, where ⁇ is the wavelength of the RF signal. Have been. Therefore, the power supply line 31a functions as an inductance element connected in parallel to the output line 33.
  • the branch part 35 may be provided in the drain terminal 4a. In this case, the drain terminal 4a is the base end of the power supply line 31a.
  • the carrier-side output matching circuit 10 is provided on the output line 33.
  • the carrier-side output matching circuit 10 includes a capacitance element 10a connected in parallel to the output line 33 and a capacitance element 10b connected in series to the output line 33.
  • the power supply line 31a functions as an inductance element connected in parallel to the output line 33
  • the impedance of the output of the carrier amplifier 4 in the circuit 1 is matched with the power supply line 31a and the carrier-side output matching. This is performed by the circuit 10. Therefore, the line length of the power supply line 31a and the capacitances of the capacitive elements 10a and 10b of the carrier-side output matching circuit 10 are set to values that allow the output of the carrier amplifier 4 to be impedance-matched.
  • the matching circuit 50 in FIG. 3B includes, in addition to the capacitance elements 10a and 10b, an inductance element 51 to realize the function as the inductance element included in the power supply line 31a in FIG. 3A. .
  • the inductance element 51 has one end connected to the output line 33 and the other end grounded, and is connected in parallel to the output line 33.
  • the inductance element 51 is provided in the matching circuit 50 as an element necessary for matching the output impedance of the carrier amplifier 4.
  • the matching circuit 50 includes a capacitive element 52 connected in series with the output line 33 at a stage preceding the inductance element 51.
  • the capacitance of the capacitor 52 is a capacitance that causes a short circuit with respect to the RF signal.
  • the capacitance element 52 is connected to prevent DC current from the first drain power supply 30 from flowing to ground through the inductance element 51. That is, the capacitance element 52 is provided along with the inductance element 51.
  • the power supply line 31a is connected in parallel to the output line 33. Functions as an inductance element.
  • the inductance element 51 included in the matching circuit 50 shown in FIG. 3B can be replaced by the power supply line 31a, and the inductance element 51 and the capacitance element 52 that is necessary to accompany the inductance element 51 are replaced by the carrier. There is no need to provide the side output matching circuit 10. Thus, the size of the carrier-side output matching circuit 10 can be reduced.
  • the inductance element to be provided in the carrier-side output matching circuit 10 It is not necessary to provide a capacitance element required in connection with the inductance element in the output matching circuit 10 on the carrier side, and the size of the output matching circuit 10 on the carrier side can be reduced.
  • the line length of the power supply line 31a is shorter than ⁇ / 4, but more preferably longer than ⁇ / 16 and shorter than ⁇ / 8.
  • the inductance of the power supply line 31a can be set to an appropriate inductance in matching the output impedance of the carrier amplifier 4.
  • the carrier amplifier 4 and the peak amplifier 5 are both housed in one package 20, so that the carrier-side output matching circuit 10 and the peak-side output matching circuit 11 are arranged side by side. (FIG. 2), the space around matching circuits 10 and 11 is limited. However, even in such a case, the size of the carrier-side output matching circuit 10 can be reduced in the present embodiment, so that even if the space around the matching circuits 10 and 11 is limited, 11 can be appropriately arranged.
  • an amplifier circuit including an amplifier that amplifies an RF signal having a frequency of 3.6 GHz and a power supply circuit that supplies power to the amplifier was used.
  • load impedances of the example product and the comparative example product were obtained by computer simulation, and compared to verify whether or not the power supply line of the power supply circuit of the present embodiment functions as an inductance element.
  • the embodiment example has a circuit configuration in which the capacitance element 10a and the capacitance element 10b are omitted in the first power supply circuit 31 and the carrier-side output matching circuit 10 illustrated in FIG. 3A, and the line length of the power supply line 31a is shorter than ⁇ / 4. Set to a value. Further, the comparative example product had a circuit configuration in which the capacitance element 10a and the capacitance element 10b were omitted in the first power supply circuit 31 and the matching circuit 50 illustrated in FIG. 3B, and the line length of the power supply line 31a was set to ⁇ / 4. .
  • FIG. 4A is a Smith chart showing a load impedance with respect to a frequency change of a signal in the amplifier circuit according to the example product
  • FIG. 4B is a Smith chart showing a load impedance with respect to a frequency change of a signal in the amplifier circuit according to the comparative example product. is there.
  • a diagram L1 shows a load impedance when the frequency of the signal is changed from 3.0 GHz to 4.0 GHz
  • a marker m1 on the diagram L1 indicates a load impedance at a frequency of 3.6 GHz. Is shown. Also, in FIG.
  • a line L2 shows the load impedance when the frequency of the signal is changed from 3.0 GHz to 4.0 GHz, and the marker m4 on the line L2 indicates that the frequency is 3.6 GHz.
  • the load impedance of the marker m1 has a magnitude of 0.725 and a phase of 137.351.
  • the load impedance of the marker m4 has a magnitude of 0.729 and a phase of 137.025.
  • the load impedance of each of the example product and the comparative example product is substantially the same, and it can be confirmed that the power supply line of the power supply circuit of the present embodiment functions as an inductance element.
  • the configuration including the power supply line 31a and the first capacitance element 31b has been exemplified.
  • a configuration including a harmonic processing circuit that processes a wave may be employed.
  • the first power supply circuit 31 illustrated in FIG. 5 includes an inductance element 31c that constitutes a harmonic processing circuit between one end of a first capacitance element 31b connected to a tip of a power supply line 31a and a power supply terminal 32;
  • the second capacitance element 31d is provided.
  • the inductance element 31c is connected in series between one end of the first capacitance element 31b and the power supply terminal 32.
  • One end of the second capacitance element 31d is connected between the power supply terminal 32 and the inductance element 31c, and the other end is grounded.
  • the first power supply circuit 31 can perform harmonic processing of the output of the carrier amplifier 4.
  • the inductance element 31c and the second capacitance element 31d that constitute the harmonic processing circuit may be formed by a lumped constant circuit or a distributed constant circuit.
  • the line lengths of the power supply lines in the first power supply circuit 31 connected to the drain terminal of the carrier amplifier 4 and the second power supply circuit 41 connected to the drain terminal of the peak amplifier 5 are set to ⁇ / 4.
  • the length of the power supply line 61a of the third power supply circuit 61 for supplying the gate voltage from the first gate power supply 60 is set to be longer than ⁇ / 4, as shown in FIG. It may be set short.
  • the third power supply circuit 61 includes a power supply line 61a and a capacitive element 61b.
  • the capacitance element 61b has one end connected between the power supply terminal 62 and the power supply line 61a, and the other end grounded.
  • the inductance element to be provided in the carrier-side input matching circuit 8 can be replaced by the power supply line 61a. Therefore, even when an inductance element needs to be provided in the carrier-side input matching circuit 8, it is necessary to provide the carrier-side input matching circuit 8 with an inductance element to be provided and a necessary capacitance element accompanying the inductance element. Therefore, the size of the carrier-side input matching circuit 8 can be reduced.
  • the line length of the power supply line included in the fourth power supply circuit 71 may be set to be shorter than ⁇ / 4.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

給電回路は、増幅器に対して給電する給電回路であって、前記増幅器に入出力される信号が伝送される信号線路から分岐して延びる給電用線路と、一端が前記給電用線路の先端に接続されるとともに他端が接地され、前記信号を接地へ導く容量素子と、を含み、前記給電用線路は、前記給電用線路が前記信号線路から分岐する分岐部を基端とし、前記信号の波長をλとすると、前記分岐部から前記先端まで延びる前記給電用線路の線路長がλ／４よりも短い。

Description

給電回路及び増幅回路
　本開示は、給電回路及び増幅回路に関する。
　本出願は、２０１８年７月９日出願の日本出願第２０１８－１３００３２号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
　移動通信システム等の無線通信装置に用いられる増幅回路には、ＲＦ信号等の高周波信号を増幅するための増幅器が搭載されている。増幅器のドレイン端子側には、通常、給電のための給電回路が接続される（例えば、特許文献１参照）。
特開２０１５－８８８８１号公報
　一実施形態である給電回路は、増幅器に対して給電する給電回路であって、前記増幅器に入出力される信号が伝送される信号線路から分岐して延びる給電用線路と、一端が前記給電用線路の先端に接続されるとともに他端が接地され、前記信号を接地へ導く容量素子と、を含み、前記給電用線路は、前記給電用線路が前記信号線路から分岐する分岐部を基端とし、前記信号の波長をλとすると、前記分岐部から前記先端まで延びる前記給電用線路の線路長がλ／４よりも短い。
　また、他の実施形態である増幅回路は、増幅器と、前記増幅器に入出力される信号が伝送される信号線路と、上述の給電回路と、を備えている。
図１は、一実施形態に係るドハティ増幅回路の構成を示すブロック図である。 図２は、ドハティ増幅回路の平面図である。 図３Ａは、第１給電回路及びキャリア側出力整合回路の構成の一例を示す回路図である。 図３Ｂは、図３Ａ中の給電用線路の線路長をλ／４とした場合における整合回路を示す図である。 図４Ａは、実施例品に係る増幅回路における信号の周波数変化に対する負荷インピーダンスを示すスミスチャートである。 図４Ｂは、比較例品に係る増幅回路における信号の周波数変化に対する負荷インピーダンスを示すスミスチャートである。 図５は、変形例に係る第１給電回路及びキャリア側出力整合回路の構成の一例を示す回路図である。 図６は、ゲート端子側に設けた高調波処理回路の構成を示す回路図である。 図７は、従来の給電回路の一例を示す回路図である。
［本開示が解決しようとする課題］
　図７は、給電回路の一例を示す回路図である。
　図７中、給電回路１００は、増幅器１０１のドレイン端子１０１ａに接続された出力線路１０２から分岐して延びる給電用線路１０３と、給電用線路１０３に直流電源（図示省略）を接続するための電源端子１０４と、給電用線路１０３及び電源端子１０４の間に接続された容量素子１０５とを備えている。
　容量素子１０５の容量は増幅器１０１から出力される高周波信号に対してショートとなるように設定されており、高周波信号を接地に導くことで電源に高周波信号が回り込むのを抑制する。
　給電用線路１０３の線路長は、λ／４（λは増幅器１０１から出力される高周波信号の波長）とされている。すなわち、給電用線路１０３が出力線路１０２に繋がる分岐点１０３ａから電源端子１０４までの線路長がλ／４とされている。
　これによって、給電用線路１０３及び容量素子１０５は、高周波信号に対してλ／４のショートスタブを構成し、高周波信号の伝送特性に影響を及ぼさないようにされている。
　通常、出力線路１０２には、増幅器１０１の出力インピーダンスの整合を行う整合回路１０６が設けられる。
　整合回路１０６においては、増幅器１０１の出力インピーダンスの整合を行う上で、並列に接続されたインダクタンス素子が必要となる場合がある。
　このとき、直流電源からの電流が前記インダクタンス素子を通じて接地へ流れるのを防止するために、給電回路１００と、前記インダクタンス素子との間に、高周波信号に対してショートとなる容量の容量素子を接続する必要がある。
　このように、整合回路１０６にインダクタンス素子を含める場合、整合回路１０６の部品点数が増加し、整合回路１０６の小型化の妨げとなることがある。
　整合回路１０６の小型化が妨げられると、増幅回路全体としての小型化の妨げとなり好ましくない。
　本開示はこのような事情に鑑みてなされたものであり、増幅器に接続される整合回路の小型化を可能にする技術の提供を目的とする。
［本開示の効果］
　本開示によれば、増幅器に接続される整合回路の小型化が可能になる。
　最初に実施形態の内容を列記して説明する。
［実施形態の概要］
（１）一実施形態である給電回路は、増幅器に対して給電する給電回路であって、前記増幅器に入出力される信号が伝送される信号線路から分岐して延びる給電用線路と、一端が前記給電用線路の先端に接続されるとともに他端が接地され、前記信号を接地へ導く容量素子と、を含み、前記給電用線路は、前記給電用線路が前記信号線路から分岐する分岐部を基端とし、前記信号の波長をλとすると、前記分岐部から前記先端まで延びる前記給電用線路の線路長がλ／４よりも短い。
　上記構成の給電回路によれば、給電用線路の線路長がλ／４より短いので、給電用線路は、信号線路に並列に接続されたインダクタンス素子として機能する。
　このため、信号線路に設けられる増幅器のインピーダンス整合を行う整合回路においてインダクタンス素子を並列に接続する必要がある場合においても、整合回路に設けるべきインダクタンス素子を給電用線路によって代替することができる。
　この結果、整合回路に設けるべきインダクタンス素子、及びこのインダクタンス素子を接続するために必要となる容量素子を当該整合回路に設ける必要がなくなり、整合回路の小型化が可能となる。
（２）上記給電回路において、前記給電用線路の線路長は、λ／１６よりも長く、λ／８よりも短いことが好ましい。
　このようにすることで、給電用線路によるインダクタンスを、増幅器のインピーダンス整合において適切なインダクタンスに設定することができる。
（３）また、上記給電回路において、前記増幅器は、他の増幅器とともに一つのパッケージに収容されていることが好ましい。
　この場合、増幅器に接続される信号線路と、他の増幅器の信号線路とが隣り合って並ぶため、信号線路周囲のスペースが制限される。しかし、この場合であっても、信号線路に設けられる整合回路の小型化を図ることができるので、信号線路周囲のスペースが制限されたとしても整合回路を適切に配置することができる。
（４）上記給電回路において、前記給電用線路の先端と、当該給電用線路へ給電する電源との間に接続され、前記信号の高調波を処理する高調波処理回路をさらに備えていてもよく、この場合、給電回路に前記信号の高調波処理を行わせることができる。
（５）また、他の実施形態である増幅回路は、増幅器と、前記増幅器に入出力される信号が伝送される信号線路と、上記（１）から（４）に記載された給電回路と、を備えている。
［実施形態の詳細］
　以下、好ましい実施形態について図面を参照しつつ説明する。
　なお、以下に記載する各実施形態の少なくとも一部を任意に組み合わせてもよい。
〔増幅回路の構成〕
　図１は、一実施形態に係るドハティ増幅回路の構成を示すブロック図である。
　このドハティ増幅回路１は、移動体通信システムにおける基地局装置などの無線通信装置に搭載され、無線周波数の送信信号（ＲＦ信号）の増幅を行う。
　ドハティ増幅回路１は、入力端子２に与えられるＲＦ信号（入力信号）を増幅し、出力端子３から出力する。
　図１に示すように、ドハティ増幅回路１は、キャリア増幅器４と、キャリア増幅器４に並列に設けられたピーク増幅器５と、分配器６と、キャリア増幅器４及びピーク増幅器５それぞれの出力を合成する合成器７と、キャリア側入力整合回路８と、ピーク側入力整合回路９と、キャリア側出力整合回路１０と、ピーク側出力整合回路１１とを備えている。
　分配器６は、入力端子２の後段に接続され、入力端子２から与えられるＲＦ信号をキャリア増幅器４及びピーク増幅器５へ分配する。
　分配器６の出力は、キャリア側入力整合回路８を介してキャリア増幅器４へ与えられるとともに、ピーク側入力整合回路９を介してピーク増幅器５へ与えられる。
　キャリア側入力整合回路８は、分配器６側と、キャリア増幅器４側との間において基本波に対するインピーダンス整合を行う。また、ピーク側入力整合回路９は、分配器６側と、ピーク増幅器５側との間において基本波に対するインピーダンス整合を行う。
　キャリア増幅器４は、与えられる入力信号を常に増幅するための増幅器である。一方、ピーク増幅器５は、入力信号の電力が所定以上となったときに当該入力信号を増幅するための増幅器である。キャリア増幅器４及びピーク増幅器５は、例えば、窒化ガリウム（ＧａＮ）を用いた高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）である。
　キャリア増幅器４、及びピーク増幅器５は、一つの集積回路上に実装されており、一つのパッケージ２０内に収容されている。
　キャリア増幅器４の出力は、キャリア側出力整合回路１０を介して合成器７へ与えられる。
　また、ピーク増幅器５の出力は、ピーク側出力整合回路１１を介して合成器７へ与えられる。
　キャリア側出力整合回路１０は、キャリア増幅器４側と、合成器７側との間において基本波に対するインピーダンス整合を行う。また、ピーク側出力整合回路１１は、ピーク増幅器５側と、合成器７側との間において基本波に対するインピーダンス整合を行う。
　合成器７は、キャリア増幅器４の出力とピーク増幅器５の出力とを合成する。合成器７は、合成した出力を出力信号として出力端子３へ与える。
　出力端子３は、合成器７から与えられた出力信号を出力する。
　図２は、ドハティ増幅回路１の平面図である。
　図２に示すように、増幅器４，５が収容されたパッケージ２０や、入出力端子２，３、分配器６、合成器７、整合回路８，９，１０，１１は、回路基板２５上に実装されている。
　また、ドハティ増幅回路１には、回路基板２５外に設けられた第１ドレイン電源３０、第２ドレイン電源４０、第１ゲート電源６０、及び第２ゲート電源７０が接続されている。
　第１ドレイン電源３０は、キャリア増幅器４のドレイン端子に給電するための直流電源であり、電源端子３２及び電源端子３２に接続された第１給電回路３１を介してキャリア増幅器４のドレイン端子に接続されている。
　第２ドレイン電源４０は、ピーク増幅器５のドレイン端子に給電するための直流電源であり、電源端子４２及び電源端子４２に接続された第２給電回路４１を介してピーク増幅器５のドレイン端子に接続されている。
　第１ゲート電源６０は、キャリア増幅器４のゲート端子に給電するための直流電源であり、電源端子６２及び電源端子６２に接続された第３給電回路６１を介してキャリア増幅器４のゲート端子に接続されている。
　第２ゲート電源７０は、ピーク増幅器５のゲート端子に給電するための直流電源であり、電源端子７２及び電源端子７２に接続された第４給電回路７１を介してピーク増幅器５のゲート端子に接続されている。
　図３Ａは、第１給電回路３１及びキャリア側出力整合回路１０の構成の一例を示す回路図である。なお、第２給電回路４１も第１給電回路３１の構成と同様である。よって、ここでは、第１給電回路３１のみについて説明する。
　図３Ａに示すように、キャリア増幅器４のドレイン端子４ａには、出力線路３３が接続されている。出力線路３３は、ドレイン端子４ａと、合成器７に繋がっている端子３４との間を接続している。これにより、キャリア増幅器４の出力が合成器７へ与えられる。
　第１給電回路３１は、出力線路３３から分岐して、電源端子３２に繋がる電源端子３２に接続されており、第１ドレイン電源３０からの電力をドレイン端子４ａ側へ供給するための回路を構成している。
　第１給電回路３１は、出力線路３３から分岐して延びる給電用線路３１ａと、第１容量素子３１ｂとを含む。
　給電用線路３１ａは、出力線路３３から当該給電用線路３１ａが分岐する分岐部３５から、電源端子３２の間に形成されたマイクロストリップ線路である。つまり、給電用線路３１ａは、分岐部３５を基端としている。また、給電用線路３１ａの先端は電源端子３２に接続されている。
　第１容量素子３１ｂは、一端が電源端子３２と給電用線路３１ａとの間に接続されているとともに、他端が接地される。つまり、第１容量素子３１ｂの一端は給電用線路３１ａの先端に接続されている。つまり、給電用線路３１ａは、基端である分岐部３５から、先端である第１容量素子３１ｂが接続された接続部まで延びている。
　第１容量素子３１ｂの容量は、増幅器４からの出力（ＲＦ信号）に対してショートとなるように設定されており、増幅器４からの出力を接地に導く。これにより、第１容量素子３１ｂは、第１ドレイン電源３０に増幅器４から出力が回り込むのを抑制している。
　ここで、本実施形態の給電用線路３１ａの線路長（分岐部３５から第１容量素子３１ｂの接続部までの線路長）は、ＲＦ信号の波長をλとすると、λ／４よりも短く設定されている。
　このため、給電用線路３１ａは、出力線路３３に並列に接続されたインダクタンス素子として機能する。
　なお、分岐部３５は、ドレイン端子４ａに設けられることがある。この場合、ドレイン端子４ａが給電用線路３１ａの基端となる。
　キャリア側出力整合回路１０は、出力線路３３に設けられている。キャリア側出力整合回路１０は、出力線路３３に対して並列に接続された容量素子１０ａと、出力線路３３に直列に接続された容量素子１０ｂとを含んで構成されている。
　本実施形態では、給電用線路３１ａが出力線路３３に並列に接続されたインダクタンス素子として機能するので、本回路１におけるキャリア増幅器４の出力のインピーダンス整合は、給電用線路３１ａと、キャリア側出力整合回路１０とによって行われる。
　よって、給電用線路３１ａの線路長や、キャリア側出力整合回路１０の容量素子１０ａ，１０ｂの容量は、キャリア増幅器４の出力をインピーダンス整合させることができる値に設定される。
　ここで、図３Ａ中の給電用線路３１ａの線路長をλ／４とした場合において、図３Ａ中の第１給電回路３１及びキャリア側出力整合回路１０と同様にインピーダンス整合を行うことができる整合回路５０を図３Ｂに示す。
　図３Ｂでは、給電用線路３１ａの線路長がλ／４であるので、第１給電回路３１はキャリア増幅器４の出力に対してオープンとなる。
　このため、図３Ｂ中の整合回路５０は、容量素子１０ａ及び容量素子１０ｂに加えて、図３Ａの給電用線路３１ａが有していたインダクタンス素子としての機能を実現するためにインダクタンス素子５１を備える。
　インダクタンス素子５１は、一端が出力線路３３に接続されるとともに他端が接地されており、出力線路３３に対して並列に接続されている。インダクタンス素子５１は、キャリア増幅器４の出力インピーダンスの整合に必要な素子として整合回路５０に設けられる。
　さらに、整合回路５０は、インダクタンス素子５１の前段に出力線路３３に直列に接続された容量素子５２を備えている。
　容量素子５２の容量はＲＦ信号に対してショートとなる容量である。容量素子５２は、第１ドレイン電源３０からの直流電流がインダクタンス素子５１を通じて接地へ流れるのを防止するために接続されている。つまり容量素子５２は、インダクタンス素子５１に付随して設けられている。
　これに対して、図３Ａに示す本実施形態の第１給電回路３１は、給電用線路３１ａの線路長がλ／４より短いので、給電用線路３１ａは、出力線路３３に並列に接続されたインダクタンス素子として機能する。
　このため、図３Ｂに示す整合回路５０が有するインダクタンス素子５１を、給電用線路３１ａによって代替することができ、インダクタンス素子５１、及びこのインダクタンス素子５１に付随して必要となる容量素子５２を当該キャリア側出力整合回路１０に設ける必要がない。これにより、キャリア側出力整合回路１０の小型化が可能となる。
　すなわち、本実施形態の第１給電回路３１によれば、キャリア側出力整合回路１０においてインダクタンス素子を並列に接続する必要がある場合においても、キャリア側出力整合回路１０に設けるべきインダクタンス素子、及びこのインダクタンス素子に付随して必要となる容量素子を当該キャリア側出力整合回路１０に設ける必要がなくなり、キャリア側出力整合回路１０の小型化が可能となる。
　また、給電用線路３１ａの線路長はλ／４よりも短いが、さらに、λ／１６よりも長く、λ／８よりも短いことがより好ましい。
　この場合、給電用線路３１ａによるインダクタンスを、キャリア増幅器４の出力インピーダンスの整合において適切なインダクタンスに設定することができる。
　また、本実施形態では、キャリア増幅器４及びピーク増幅器５は、共に一つのパッケージ２０に収容されているため、キャリア側出力整合回路１０と、ピーク側出力整合回路１１とが隣り合って並んでおり（図２）、整合回路１０，１１周囲のスペースが制限される。
　しかし、このような場合であっても、本実施形態ではキャリア側出力整合回路１０の小型化を図ることができるので、整合回路１０，１１周囲のスペースが制限されたとしても当該整合回路１０，１１を適切に配置することができる。
　次に、本実施形態の給電回路を用いた増幅回路について負荷インピーダンスを求め、給電回路の給電用線路がインダクタンス素子として機能していることを検証した検証試験について説明する。
　検証試験に用いた実施例品及び比較例品としては、周波数３．６ＧＨｚのＲＦ信号を増幅する増幅器と、この増幅器に対して給電する給電回路とを備えた増幅回路を用いた。
　試験方法としては、実施例品及び比較例品の負荷インピーダンスをコンピュータシミュレーションによって求め、比較することで本実施形態の給電回路の給電用線路がインダクタンス素子として機能しているか否かについて検証した。
　実施例品は、図３Ａに示した第１給電回路３１及びキャリア側出力整合回路１０において容量素子１０ａ及び容量素子１０ｂを省略した回路構成とし、給電用線路３１ａの線路長をλ／４より短い値に設定した。
　また、比較例品は、図３Ｂに示した第１給電回路３１及び整合回路５０において容量素子１０ａ及び容量素子１０ｂを省略した回路構成とし、給電用線路３１ａの線路長をλ／４に設定した。
　下記実施例品及び比較例品における各素子の設定例を示す。
　実施例品の給電用線路３１ａの線路長：３．５ｍｍ（ミリメートル）
　比較例品の給電用線路３１ａの線路長：１３ｍｍ（ミリメートル）
　比較例品のインダクタンス素子５１のインダクタンス：１ｎＨ（ナノヘンリー）
　図４Ａは、実施例品に係る増幅回路における信号の周波数変化に対する負荷インピーダンスを示すスミスチャートであり、図４Ｂは、比較例品に係る増幅回路における信号の周波数変化に対する負荷インピーダンスを示すスミスチャートである。
　図４Ａ中、線図Ｌ１は、信号の周波数を３．０ＧＨｚから４．０ＧＨｚまで変化させたときの負荷インピーダンスを示しており、線図Ｌ１上のマーカｍ１は、周波数が３．６ＧＨｚにおける負荷インピーダンスを示している。
　また、図４Ｂ中、線図Ｌ２は、信号の周波数を３．０ＧＨｚから４．０ＧＨｚまで変化させたときの負荷インピーダンスを示しており、線図Ｌ２上のマーカｍ４は、周波数が３．６ＧＨｚにおける負荷インピーダンスを示している。
　マーカｍ１の負荷インピーダンスは、大きさが０．７２５、位相が１３７．３５１である。
　また、マーカｍ４の負荷インピーダンスは、大きさが０．７２９、位相が１３７．０２５である。
　このように、実施例品及び比較例品それぞれの負荷インピーダンスはほぼ同じであり、本実施形態の給電回路の給電用線路がインダクタンス素子として機能していることが確認できる。
〔その他〕
　なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。
　例えば、上記実施形態では、ドハティ増幅回路１の場合について説明したが、単一の増幅器を収容したパッケージを用いた増幅回路であっても適用することができる。
　また、上記実施形態の第１給電回路３１では、給電用線路３１ａと、第１容量素子３１ｂとを含んだ構成を例示したが、例えば、図５に示すように、キャリア増幅器４の出力の高調波を処理する高調波処理回路を備えた構成としてもよい。
　図５に示す第１給電回路３１は、給電用線路３１ａの先端に接続された第１容量素子３１ｂの一端と、電源端子３２との間に、高調波処理回路を構成するインダクタンス素子３１ｃと、第２容量素子３１ｄとが設けられている。インダクタンス素子３１ｃは、第１容量素子３１ｂの一端と、電源端子３２との間に直列に接続されている。第２容量素子３１ｄは、一端が電源端子３２とインダクタンス素子３１ｃとの間に接続されているとともに、他端が接地されている。
　この場合、第１給電回路３１にキャリア増幅器４の出力の高調波処理を行わせることができる。
　なお、高調波処理回路を構成するインダクタンス素子３１ｃ及び第２容量素子３１ｄは、集中定数回路で構成してもよいし、分布定数回路で構成してもよい。
　また、上記実施形態では、キャリア増幅器４のドレイン端子に接続される第１給電回路３１及びピーク増幅器５のドレイン端子に接続される第２給電回路４１における給電用線路の線路長をλ／４よりも短くした場合を例示したが、図６に示すように、第１ゲート電源６０からのゲート電圧を供給するための第３給電回路６１が有する給電用線路６１ａの線路長をλ／４よりも短く設定してもよい。
　第３給電回路６１は、給電用線路６１ａと、容量素子６１ｂとを含む。容量素子６１ｂは、一端が電源端子６２と給電用線路６１ａとの間に接続されるとともに、他端が接地されている。
　この場合においても、キャリア側入力整合回路８に設けるべきインダクタンス素子を給電用線路６１ａによって代替することができる。よって、キャリア側入力整合回路８にインダクタンス素子を設ける必要がある場合においても、その設けるべきインダクタンス素子及びこのインダクタンス素子に付随して必要となる容量素子を当該キャリア側入力整合回路８に設ける必要がなく、キャリア側入力整合回路８の小型化が可能となる。
　また、第２ゲート電源７０側も同様であり、第４給電回路７１が有する給電用線路の線路長をλ／４よりも短く設定してもよい。
　本開示の範囲は、上記した意味ではなく、請求の範囲によって示され、請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
　１　ドハティ増幅回路
　２　入力端子
　３　出力端子
　４　キャリア増幅器
　４ａ　ドレイン端子
　５　ピーク増幅器
　６　分配器
　７　合成器
　８　キャリア側入力整合回路
　９　ピーク側入力整合回路
　１０　キャリア側出力整合回路
　１０ａ　容量素子
　１０ｂ　容量素子
　１１　ピーク側出力整合回路
　２０　パッケージ
　２５　回路基板
　３０　第１ドレイン電源
　３１　第１給電回路
　３１ａ　給電用線路
　３１ｂ　第１容量素子
　３１ｃ　インダクタンス素子
　３１ｄ　第２容量素子
　３２　電源端子
　３３　出力線路
　３４　端子
　３５　分岐部
　４０　第２ドレイン電源
　４１　第２給電回路
　４２　電源端子
　５０　整合回路
　５１　インダクタンス素子
　５２　容量素子
　６０　第１ゲート電源
　６１　第３給電回路
　６１ａ　給電用線路
　６１ｂ　容量素子
　６２　電源端子
　７０　第２ゲート電源
　７１　第４給電回路
　７２　電源端子
　Ｌ１　線図
　Ｌ２　線図
　ｍ１　マーカ
　ｍ４　マーカ

Claims (5)

  1. 　増幅器に対して給電する給電回路であって、
    　前記増幅器に入出力される信号が伝送される信号線路から分岐して延びる給電用線路と、
    　一端が前記給電用線路の先端に接続されるとともに他端が接地され、前記信号を接地へ導く容量素子と、
    　を含み、
    　前記給電用線路は、前記給電用線路が前記信号線路から分岐する分岐部を基端とし、
    　前記信号の波長をλとすると、前記分岐部から前記先端まで延びる前記給電用線路の線路長がλ／４よりも短い
    給電回路。
  2. 　前記給電用線路の線路長は、λ／１６よりも長く、λ／８よりも短い
    請求項１に記載の給電回路。
  3. 　前記増幅器は、他の増幅器とともに一つのパッケージに収容されている
    請求項１又は請求項２に記載の給電回路。
  4. 　前記給電用線路の先端と、当該給電用線路へ給電する電源との間に接続され、前記信号の高調波を処理する高調波処理回路をさらに備えている
    請求項１から請求項３のいずれか一項に記載の給電回路。
  5. 　増幅器と、
    　前記増幅器に入出力される信号が伝送される信号線路と、
    　請求項１から請求項４のいずれか一項に記載された給電回路と、を備えている
    増幅回路。
PCT/JP2019/024757 2018-07-09 2019-06-21 給電回路及び増幅回路 Ceased WO2020012922A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020530070A JPWO2020012922A1 (ja) 2018-07-09 2019-06-21 給電回路及び増幅回路
US17/258,717 US20210288619A1 (en) 2018-07-09 2019-06-21 Power supply circuit and amplification circuit
CN201980044555.7A CN112368941A (zh) 2018-07-09 2019-06-21 供电电路和放大电路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-130032 2018-07-09
JP2018130032 2018-07-09

Publications (1)

Publication Number Publication Date
WO2020012922A1 true WO2020012922A1 (ja) 2020-01-16

Family

ID=69143054

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/024757 Ceased WO2020012922A1 (ja) 2018-07-09 2019-06-21 給電回路及び増幅回路

Country Status (4)

Country Link
US (1) US20210288619A1 (ja)
JP (1) JPWO2020012922A1 (ja)
CN (1) CN112368941A (ja)
WO (1) WO2020012922A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11154837A (ja) * 1997-09-18 1999-06-08 Sanyo Electric Co Ltd 半導体装置、半導体集積回路および高周波処理回路
WO2000007296A1 (fr) * 1998-07-29 2000-02-10 Hitachi, Ltd. Telephone portable
JP2001016053A (ja) * 1999-06-29 2001-01-19 Kyocera Corp 高周波用電力増幅器
JP2003264402A (ja) * 1997-09-04 2003-09-19 Sanyo Electric Co Ltd 分布定数回路
JP2012199746A (ja) * 2011-03-22 2012-10-18 Nec Corp ドハティ増幅器及びドハティ増幅器のバイアス設定方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3462760B2 (ja) * 1997-09-04 2003-11-05 三洋電機株式会社 分布定数回路、高周波回路、バイアス印加回路およびインピーダンス調整方法
US6806767B2 (en) * 2002-07-09 2004-10-19 Anadigics, Inc. Power amplifier with load switching circuit
JP3663397B2 (ja) * 2002-08-30 2005-06-22 株式会社東芝 高周波電力増幅器
US7123096B2 (en) * 2004-05-26 2006-10-17 Raytheon Company Quadrature offset power amplifier
US7468636B2 (en) * 2005-12-22 2008-12-23 Panasonic Corporation Radio frequency power amplifier
TWI344263B (en) * 2008-01-25 2011-06-21 Univ Nat Taiwan Low-noise amplifier
JP5519558B2 (ja) * 2011-03-10 2014-06-11 ルネサスエレクトロニクス株式会社 高周波電力増幅装置
JP5472265B2 (ja) * 2011-11-09 2014-04-16 株式会社村田製作所 電力増幅回路および高周波モジュール
CN203590161U (zh) * 2013-11-06 2014-05-07 广州钧衡微电子科技有限公司 一种高效率射频功率放大器
CN108141179B (zh) * 2016-02-17 2021-10-15 株式会社村田制作所 功率放大器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003264402A (ja) * 1997-09-04 2003-09-19 Sanyo Electric Co Ltd 分布定数回路
JPH11154837A (ja) * 1997-09-18 1999-06-08 Sanyo Electric Co Ltd 半導体装置、半導体集積回路および高周波処理回路
WO2000007296A1 (fr) * 1998-07-29 2000-02-10 Hitachi, Ltd. Telephone portable
JP2001016053A (ja) * 1999-06-29 2001-01-19 Kyocera Corp 高周波用電力増幅器
JP2012199746A (ja) * 2011-03-22 2012-10-18 Nec Corp ドハティ増幅器及びドハティ増幅器のバイアス設定方法

Also Published As

Publication number Publication date
US20210288619A1 (en) 2021-09-16
JPWO2020012922A1 (ja) 2021-07-08
CN112368941A (zh) 2021-02-12

Similar Documents

Publication Publication Date Title
US11133781B2 (en) Doherty amplifier and Doherty amplifier circuit
CN109155612B (zh) 多尔蒂放大器
EP3046254B1 (en) Power amplifier and transmission apparatus
EP2779439A1 (en) High-frequency, broadband amplifier circuit
WO2018138763A1 (ja) ドハティ増幅器
US10326409B2 (en) Inter-stage network for radio frequency amplifier
US12562693B2 (en) Matching circuit and power amplifier circuit
EP3016281B1 (en) Semiconductor amplifier bias circuit and semiconductor amplifier device
WO2020012922A1 (ja) 給電回路及び増幅回路
US20210050818A1 (en) Power amplifier
US12355401B2 (en) Doherty amplifier
US12206366B2 (en) Harmonic processing circuit and amplifier
US20200336120A1 (en) Harmonic processing circuit and amplification circuit
CN113632374A (zh) 功率放大器
US20250119103A1 (en) Harmonic processing circuit and amplifier
CN113906671B (zh) 多赫蒂放大器
CN113875150B (zh) 多赫蒂放大器和通信装置
JPH09186533A (ja) 伝送装置
US12620946B2 (en) Outphasing amplifier and signal processor for outphasing amplifier
CN120074388A (zh) 多赫蒂放大电路
CN120128112A (zh) 放大器和驱动放大电路
CN120090586A (zh) 放大电路
KR100383666B1 (ko) 피드백회로를 이용한 고주파 전력 증폭기

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19834391

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020530070

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19834391

Country of ref document: EP

Kind code of ref document: A1