WO2019226012A1 - 클럭 동기화를 수행하는 통신 노드 및 통신 시스템 - Google Patents

클럭 동기화를 수행하는 통신 노드 및 통신 시스템 Download PDF

Info

Publication number
WO2019226012A1
WO2019226012A1 PCT/KR2019/006255 KR2019006255W WO2019226012A1 WO 2019226012 A1 WO2019226012 A1 WO 2019226012A1 KR 2019006255 W KR2019006255 W KR 2019006255W WO 2019226012 A1 WO2019226012 A1 WO 2019226012A1
Authority
WO
WIPO (PCT)
Prior art keywords
communication
clock
signal
communication system
synchronization
Prior art date
Application number
PCT/KR2019/006255
Other languages
English (en)
French (fr)
Inventor
권동희
Original Assignee
주식회사 쏠리드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 쏠리드 filed Critical 주식회사 쏠리드
Priority to KR1020207027474A priority Critical patent/KR102586562B1/ko
Priority to EP19808312.3A priority patent/EP3651387A4/en
Priority to US16/638,239 priority patent/US11206625B2/en
Publication of WO2019226012A1 publication Critical patent/WO2019226012A1/ko
Priority to US17/530,552 priority patent/US11785564B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/001—Synchronization between nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0644—External master-clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0673—Clock or time synchronisation among packet nodes using intermediate nodes, e.g. modification of a received timestamp before further transmission to the next packet node, e.g. including internal delay time or residence time into the packet
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/08—Access point devices
    • H04W88/085—Access point devices with remote components

Definitions

  • the present invention relates to a communication node and a communication system for performing clock synchronization, and more particularly, to generate a plurality of system clock signals using an external clock provided from an external clock source and to generate a plurality of system clocks.
  • the present invention relates to a communication node and a communication system capable of controlling synchronization of communication signals transmitted and received between an end communication node and a small cell based on any one system clock signal.
  • a distributed antenna system is a system that can solve a problem of generating a communication shadow area or a problem of high traffic concentration in a specific area by spatially distributing a plurality of antennas.
  • Distributed antenna systems are installed in buildings, tunnels, subways, etc. to provide communication services in the region of the region where base station signals are difficult to reach, and to provide smooth communication services in stadiums, large facilities, and places with high demand for services. Is used.
  • Ethernet data or IP (Internet Protocol) data As well as transmission of RF signals.
  • the technical problem to be achieved by the present invention is to generate a plurality of system clock signals using an external clock provided from an external clock source and to the terminal communication node and the small cell based on any one of the generated system clock signals. It is to provide a communication node and a communication system capable of controlling the synchronization of communication signals transmitted and received between.
  • a communication system is used for synchronizing components included in each of the communication nodes in the communication system based on an external clock provided from an external clock source located outside the communication system.
  • a clock generator for generating a plurality of system clock signals; And a physical layer for transmitting any one of the generated system clock signals to a small cell communicatively connected to an end communication node of the communication system.
  • the communication system may relay at least one of an analog RF signal and a baseband digital signal, and at least one of Ethernet data and IP data together.
  • the baseband digital signal may be a digital signal according to any one of a common public radio interface (CPRI), an open baseband remote radiohead interface (OCSAI), an open radio interface (ORI), and an eCPRI.
  • CPRI common public radio interface
  • OCSAI open baseband remote radiohead interface
  • ORI open radio interface
  • eCPRI eCPRI
  • the physical layer is configured as an Ethernet physical layer
  • the system clock signal may be transmitted to the small cell according to a synchronous Ethernet (SyncE) standard.
  • Synchronization synchronous Ethernet
  • the external clock source includes a primary reference source (PRS), a primary reference clock (PRC), a synchronization supply unit (SSU), and a stand-alone synchronization (SASE) located outside the communication system and communicatively coupled.
  • PRS primary reference source
  • PRC primary reference clock
  • SSU synchronization supply unit
  • SASE stand-alone synchronization
  • Equipment a building integrated timing supply (BITS), an SDH equipment clock (SEC), a base station, or a GPS device.
  • the plurality of system clock signals include a first system clock signal commonly used for synchronization of an RF processing part included in the communication nodes in the communication system, an Ethernet processing part included in the communication nodes.
  • a second system clock signal commonly used for synchronization of a second system a third system clock signal commonly used for synchronization of a main processing part included in the communication nodes, and a synchronization of a physical layer transceiver included in the communication nodes. It may include at least one of the fourth system clock signal commonly used.
  • each of the plurality of system clock signals may be a clock signal having a different frequency.
  • each of the communication nodes in the communication system may be connected via an optical link.
  • one of the plurality of system clock signals may be a system clock signal having the same frequency as the second system clock signal.
  • the end communication node of the communication system may be a remote devce.
  • the external clock may be received through a headend device in the communication system.
  • the clock generator is included in the end communication node of the communication system and is synchronized with the external clock and then transmitted from the headend device to recover from the communication signal received at the end communication node.
  • the clock may be used to generate the plurality of system clock signals.
  • the external clock may be received directly at the end communication node in the communication system.
  • the clock generator is included in the terminal communication node of the communication system and may generate the plurality of system clock signals based on the directly received external clock.
  • the communication node is based on an external clock provided from an external clock source located outside of the communication node or a communication signal synchronized with and received based on the external clock.
  • a clock generator for generating a plurality of system clock signals used for synchronization; And a physical layer for transmitting any one of the generated system clock signals to a small cell communicatively connected to the communication node.
  • Method and apparatus generates a plurality of system clock signals using an external clock provided from an external clock source, and the terminal communication node based on any one of the plurality of system clock signals generated It is possible to effectively control the synchronization of communication signals transmitted and received between the small cell.
  • FIG. 1 is a block diagram of a communication system according to an exemplary embodiment.
  • FIG. 2 is a block diagram according to an exemplary embodiment of the headend device shown in FIG. 1.
  • FIG. 3 is a block diagram according to an exemplary embodiment of the expansion apparatus illustrated in FIG. 1.
  • FIG. 4 is a block diagram according to an exemplary embodiment of the remote apparatus shown in FIG. 1.
  • one component when one component is referred to as “connected” or “connected” with another component, the one component may be directly connected or directly connected to the other component, but in particular It is to be understood that, unless there is an opposite substrate, it may be connected or connected via another component in the middle.
  • ⁇ part refers to a unit for processing at least one function or operation, which is a processor, a micro Processor (Micro Processor), Micro Controller, Central Processing Unit (CPU), Graphics Processing Unit (GPU), Accelerate Processor Unit (APU), Drive Signal Processor (DSP), Application Specific Integrated Circuit (ASIC), FPGA It may be implemented in hardware, software, or a combination of hardware and software, such as a field programmable gate array, or may be implemented in a form that is combined with a memory that stores data necessary for processing at least one function or operation. .
  • a micro Processor Micro Controller
  • CPU Central Processing Unit
  • GPU Graphics Processing Unit
  • APU Accelerate Processor Unit
  • DSP Drive Signal Processor
  • ASIC Application Specific Integrated Circuit
  • the distributed antenna system is a coverage system for an in-building service that delivers voice communication and data communication with high quality and seamless access.
  • it is a system for servicing analog and digital telephone systems serving in a plurality of bands with at least one antenna.
  • a distributed antenna system improves a poor radio wave environment in a building, and has a weak reception signal strength (RSI) and an overall reception sensitivity of an Ec / mobile terminal. It improves Io (chip energy / others interference) and services mobile communication to the corner of the building, allowing users of communication service to talk freely from anywhere in the building.
  • RSI weak reception signal strength
  • Io chip energy / others interference
  • the distributed antenna system may support mobile communication standards used worldwide.
  • the distributed antenna system is a frequency and FDD service such as Very High Frequency (VHF), Ultra High Frequency (UHF), 700 MHz, 800 MHz, 850 MHz, 900 MHz, 1900 MHz, 2100 MHz band, and 2600 MHz band.
  • VHF Very High Frequency
  • UHF Ultra High Frequency
  • 700 MHz, 800 MHz, 850 MHz, 900 MHz 1900 MHz, 2100 MHz band, and 2600 MHz band.
  • TDD service can support TDD service.
  • the distributed antenna system includes a typical mobile communication service (AMPS), a digital time-division multiplexing access (TDMA), a code division multiple access (CDMA), Asynchronous CDMA (Wideband Code Division Multiple Access, WCDMA), High Speed Downlink Packet Access (HSDPA), Long Term Evolution (LTE), Long Term Evolution Advanced (LTE-A), It can support many mobile communication standards such as 5G.
  • AMPS mobile communication service
  • TDMA digital time-division multiplexing access
  • CDMA code division multiple access
  • WCDMA Code Division Multiple Access
  • WCDMA Wideband Code Division Multiple Access
  • HSDPA High Speed Downlink Packet Access
  • LTE Long Term Evolution
  • LTE-A Long Term Evolution Advanced
  • FIG. 1 is a block diagram of a communication system according to an exemplary embodiment.
  • FIG. 1 illustrates a base station 100-1, an IP network 100-2, and a plurality of small cells that transmit and receive communication signals through a communication system 200 according to an embodiment of the present disclosure for convenience of description. cells, 300a to 300d), and a NMS (Network Management Server or Network Management System) 400 for managing the communication system 200 are shown together.
  • NMS Network Management Server or Network Management System
  • the communication system 200 may be referred to as a distributed antenna system (DAS).
  • DAS distributed antenna system
  • the communication system 200 is communicatively connected to a base transceiver station (BTS) 100-1 and an IP network 100-2 and constitutes a headend node.
  • End device 210 extension devices (220a, 220b) constituting an extension node (extension node), and configures a remote node (remote node) and connected to other remote nodes or disposed at each service location of a remote user terminal And a plurality of remote devices 220a, 220b, 220c, and 220d, which are communicatively connected to each other.
  • the communication system 200 may relay at least one of an analog RF signal and a baseband digital signal, and at least one of Ethernet data and IP data together.
  • the base station 100-1 may be a signal source of an analog RF signal or a baseband digital signal relayed by the communication system 200.
  • the baseband digital signal may be a digital signal according to any one standard of Common Public Radio Interface (CPRI), Open Baseband Remote Radiohead Interface (OBSAI), Open Radio Interface (ORI), and eCPRI.
  • CPRI Common Public Radio Interface
  • OBSAI Open Baseband Remote Radiohead Interface
  • ORI Open Radio Interface
  • eCPRI eCPRI
  • the communication system 200 may include some components of the base station 100-1 or the IP network 100-2 or perform some functions of the base station 100-1 or the IP network 100-2. You may.
  • the base station 100-1 may be configured in plural numbers.
  • Figure 1 shows an example of a topology of the communication system 200
  • the communication system 200 is an installation area and application field (for example, In-Building, Subway, Hospital (Hospital, Stadium, etc.) various modifications are possible in consideration of the specificity.
  • the number of head-end devices 210, expansion devices 220a and 220b, and remote devices 230a, 230b, 230c, and 230d and the connection relationship between the upper and lower ends thereof may be different from those of FIG. 1. .
  • 'end communication node of the communication system' may mean a node that processes and delivers a communication signal last in the communication system.
  • the expansion devices 220a and 220b in the communication system 200 may be utilized when the number of branches of the headend device 210 is limited compared to the number of remote devices required for installation.
  • the headend device 210 may serve as an interface with the base station 100-1 and the IP network 100-2.
  • the headend device 210 may be connected to a plurality of base stations.
  • the headend device 210 may be implemented as a main headend device and a subheadend device, and may be connected to a base station for each service frequency band or each sector of a specific operator.
  • the main headend device may be a subheadend device. Coverage may also be complemented by the headend device.
  • the headend device 210 may select at least one of an analog RF signal and a baseband digital signal received from the base station 100-1, and at least one of Ethernet data and IP data received from the IP network 100-2. Optionally, it can be delivered to expansion device 220a or remote device 230a.
  • the headend device 210 may include at least one of an analog RF signal and a baseband digital signal received from the base station 100-1, and Ethernet data and IP data received from the IP network 100-2. At least one of the combined signals may be transmitted to the expansion device 220a or the remote device 230a.
  • the headend device 210 may directly receive and process the baseband signal from the base station 100-1.
  • head end device 210 Detailed structure and operation of the head end device 210 will be described later with reference to FIG. 2.
  • the expansion device 220a may transmit the received signal to the remote device 230c connected to the expansion device 220a.
  • the expansion device 220b is connected to one end of the remote device 230a and may receive a signal transmitted from the headend device 210 through the remote device 230a in downlink communication. At this time, the expansion device 220b may transfer the received signal back to the remote device 230d connected to the rear end of the expansion device 220b.
  • Each of the remote devices 230a, 230b, 230c, and 230d may perform signal processing such as separating, amplifying, and transmitting an analog RF signal or a baseband digital signal included in the received signal for each frequency band. Accordingly, each of the remote devices 230a, 230b, 230c, and 230d may transmit a base station signal to a user terminal within its service coverage through a service antenna (not shown).
  • Each of the remote devices 230a, 230b, 230c, and 230d may transmit Ethernet data or IP data included in the received signal to each of the small cells 300a, 300b, 300c, and 300d that are communicatively connected.
  • Each of the remote devices 230a, 230b, 230c, and 230d together with the Ethernet data or the IP data, transmits the system clock signal of any one of a plurality of system clock signals used in the communication system 200 to the small cells 300a, 300b, 300c, and 300d).
  • the remote device 230a and the remote device 230b, and the remote device 230c and the remote device 230c may be connected through an optical link or an RF cable, and if necessary Remote devices may be connected in a cascade structure.
  • the headend device 210 At the lower end of the headend device 210, the headend device 210, the expansion devices 220a and 220b, and the remote devices 230a, 230b, 230c and 230d may be interconnected through an optical link.
  • the signal transport medium or communication method between nodes may be variously modified.
  • the headend device 210 and the expansion device 220a between the headend device 210 and some remote device 230a, the expansion devices 220a and 220b and some other remote devices 230c and 230d.
  • At least one of the spaces may be implemented in a manner of being connected through an RF cable, a twisted cable, a UTP cable, etc. in addition to the optical link.
  • the headend device 210, the expansion devices 220a and 220b, and the remote devices 220a, 220b, 220c and 220d transmit and receive signals of the optical type through all-optical conversion / photoelectric conversion. It may include an optical transceiver module for, and may include a WDM (Wavelength Division Multiplexing) device when connected to a node by a single optical cable.
  • WDM Widelength Division Multiplexing
  • Each of the small cells 300a, 300b, 300c, and 300d may be communicatively connected to a rear end of each of the remote devices 230a, 230b, 230c, and 230d.
  • each of the remote devices 230a, 230b, 230c, and 230d and each of the small cells 300a, 300b, 300c, and 300d may communicate according to a synchronous Ethernet (SyncE) standard.
  • SynE synchronous Ethernet
  • the term 'small cell' may broadly mean a small base station, and may collectively refer to a cell covering a narrow range such as a small output base station equipment, a picocell, a femtocell, a metrocell, and heterogeneous communication such as Wi-Fi. Can be supported together.
  • the communication system 200 may be connected to an external management device (not shown), for example, a network management server (NMS) 300, a network operation center (NOC), or the like through a network. Accordingly, the administrator can remotely monitor the status and problems of each node of the communication system 200 and control the operation of each node remotely.
  • NMS network management server
  • NOC network operation center
  • FIG. 2 is a block diagram according to an exemplary embodiment of the headend device shown in FIG. 1.
  • the headend device 210 includes an RF processing part 2110, a main processing part 2120, a physical layer transmitter 2131, a physical layer receiver 2132, and an Ethernet processing part 2140. It may include a local clock (2151), a clock switch (2153), and a clock generator 2154.
  • the RF processing part 2110 is a part for processing a signal (analog signal or digital signal) generated based on an RF signal or an RF signal transmitted and received with the base station 100-1.
  • the RF processing part 2110 may transmit and receive an analog RF signal or a baseband digital signal with the base station 100-1.
  • the RF processing part 2110 includes a receiver 2111, a first interface circuit 2112, an analog-digital converter 2113, a digital-analog converter 2114, a second interface circuit 2115, a transmitter 2116, and The synchronization controller 2117 may be included.
  • the receiver 2110 may receive a downlink signal transmitted from the base station 100-1 and transmit it to the first interface circuit 2112.
  • the first interface circuit 2112 can interface the downlink signal transmitted from the receiver 2110. According to an embodiment, the first interface circuit 2112 may interface the downlink signal to be processed in the communication system 210 such as adjusting the power of the transmitted downlink signal or down converting a frequency.
  • the analog-to-digital converter 2113 may output a digital signal by analog-to-digital converting the downlink signal interfaced through the first interface circuit 2112.
  • the analog-to-digital converter 2113 may not be included in the RF processing part 2110.
  • digital-to-analog converter 2114 may digital-analog convert the uplink signal to output an analog signal.
  • the digital-analog converter 2114 may not be included in the RF processing part 2110.
  • the second interface circuit 2115 can interface the uplink signal output by the digital-analog converter 2114. According to an embodiment, the second interface circuit 2115 may process the data to be transmitted to the base station 100-1, such as adjusting the power of the transmitted uplink signal or up-converting the frequency.
  • the transmitter 2116 may transmit the uplink signal interfaced by the second interface circuit 2115 to the base station 100-1.
  • the synchronization controller 2117 is based on any one of a plurality of system clock signals generated from the clock generator 2154 to synchronize the components 2111 to 2116 of the 2110 in the RF processing part. synchronization).
  • the main processing part 2120 distributes or branches uplink signals transmitted by combining different types of signals transmitted through the headend device 210, or selects or combines different types of downlink signals and transmits them. It is part to let.
  • the main processing part 2120 may include a multiplexer 2121, a buffer 2122, a recovery circuit 2123, a demultiplexer 2124, and a synchronous controller 2125.
  • the multiplexer 2121 may receive different types of downlink signals and select and output any one of the received downlink signals.
  • the multiplexer 2121 may output the combined downlink signal by combining different types of downlink signals despite the term.
  • different types of downlink signals may include downlink signals transmitted from the RF processing part 2110 and downlink signals transmitted from the Ethernet processing part 2140.
  • the buffer 2122 may buffer and output the downlink signal output from the multiplexer 2121.
  • the buffer 2122 may be implemented as a fan out buffer.
  • recovery circuitry 2123 may recover clock signals and data contained in the uplink signals received from physical layer receiver 2132.
  • the demultiplexer 2124 distributes or branches different types of uplink signals included in the uplink signal transmitted through the reconstruction circuit 2123, so that each of the distributed or branched uplink signals is separated from the RF processing part 2110. Each of the Ethernet processing parts 2140 may be transmitted.
  • the synchronization controller 2125 synchronizes the elements 2121 to 2124 in the main processing part 2120 based on any one of a plurality of system clock signals generated from the clock generator 2154. Can be controlled.
  • the physical layer transmitter 2131 may receive a downlink signal processed and output by the main processing part 2120 and a system clock signal generated by the clock generator 2154.
  • the system clock signal may be a clock signal commonly used for synchronization of a physical layer transceiver.
  • the physical layer transmitter 2131 may transmit the downlink signal to the outside of the headend device 210 by synchronizing with the received system clock signal.
  • the signal output from the physical layer transmitter 2131 may be transmitted to the remote device 230a or the expansion device 220a connected to the headend device 210.
  • the physical layer receiver 2132 may receive an uplink signal received by the headend device 210 and a system clock signal generated by the clock generator 2154.
  • the system clock signal may be a clock signal commonly used for synchronization of a physical layer transceiver.
  • the physical layer receiver 2132 may transmit the received uplink signal to the main processing part 2120 in synchronization with the received system clock signal.
  • the Ethernet processing part 2140 is a part that processes Ethernet data or IP data transmitted or received with the IP network 100-2, or processed Ethernet data or processed IP data.
  • the Ethernet processing part 2140 may include an Ethernet physical layer 2141, an Ethernet switch 2142, and a synchronization controller 2143.
  • the Ethernet physical layer 2141 may interface Ethernet data or IP data transmitted and received with the IP network 100-2.
  • the Ethernet switch 2142 may switch a signal path in downlink communication or uplink communication of the Ethernet processing part 2140.
  • Ethernet switch 2142 may send Ethernet data or IP data received from Ethernet physical layer 2141 to main processing part 2120.
  • Ethernet switch 2142 may send Ethernet data or IP data sent from main processing part 2120 to Ethernet physical layer 2141.
  • the synchronization controller 2143 synchronizes the components 2141 to 2142 of the 2140 in the Ethernet processing part based on any one of a plurality of system clock signals generated from the clock generator 2154. Can be controlled.
  • the local clock 2151 may generate a clock itself within the headend device 210.
  • the local clock 2151 may be implemented by including a combination of an oscillation circuit and a crystal or a local oscillator.
  • the external clock source 2152 may be located external to the headend device 210 or external to the communication system 200 to be communicatively connected to the headend device 210 and provide an external clock.
  • the external clock source 2152 may include a primary reference source (PRS), a primary reference clock (PRC), a synchronization supply unit (SSU), a stand-alone synchronization equipment (SASE), a building integrated timing supply (BITS), It may be implemented by any one of an SDH equipment clock (SEC), a base station, or a GPS device.
  • PRS primary reference source
  • PRC primary reference clock
  • SSU synchronization supply unit
  • SASE stand-alone synchronization equipment
  • BIOS building integrated timing supply
  • It may be implemented by any one of an SDH equipment clock (SEC), a base station, or a GPS device.
  • the clock switch 2153 may select one of an internal clock signal generated by the local clock 2151 and an external clock signal input from the external clock source 2152, and transmit the selected clock signal to the clock generator 2154.
  • the clock switch 2153 basically transmits an external clock signal input from the external clock source 2152 to the clock generator 2154, but is generated by the local clock 2151 when synchronization loss occurs.
  • the internal clock signal may be transmitted to the clock generator 2154.
  • the clock generator may generate a plurality of system clock signals used to synchronize components included in each of the communication nodes in the communication system 200 based on the internal clock signal or the external clock signal transmitted from the clock switch 2153. .
  • the plurality of system clock signals may include a first system clock signal commonly used for synchronization of an RF processing part (eg, 2110), and a second system clock signal commonly used for synchronization of an Ethernet processing part (eg, 2140).
  • each of the first system clock signal, the second system clock signal, the third system clock signal, and the fourth system clock signal may be clock signals having different frequencies.
  • FIG. 3 is a block diagram according to an exemplary embodiment of the expansion apparatus illustrated in FIG. 1.
  • the expansion device 220a may include an upper physical layer transceiver 2201, a main processor 2202, a plurality of lower physical layer transceivers 2203-1 to 2203-n, and a recovery circuit 2204. ), A local clock 2205, a clock switch 2206, and a clock generator 2207.
  • the upper physical layer transceiver 2201 may transmit / receive an uplink signal or a downlink signal with the headend device 210 through the physical layer.
  • the upper physical layer transceiver 2201 may transmit and receive with the headend device 210 by synchronizing an uplink signal or a downlink signal with a system clock signal generated by the clock generator 2207.
  • the system clock signal may be a clock signal commonly used for synchronization of a physical layer transceiver (eg, 2131 and 2132 of FIG. 2).
  • the upper physical layer transceiver 2201 may transmit and receive an uplink signal or a downlink signal with the remote device 230a through the physical layer.
  • the main processor 2202 may perform overall signal processing in the expansion device 220a.
  • the main processor 2202 distributes the downlink signal transmitted from the upper end to the plurality of lower physical layer transceivers 2203-1 to 2203-n, or the plurality of lower physical layer transceivers 2203-1 to 2203-n.
  • the uplink signals transmitted through the uplink signals may be combined or switched to be transmitted to the upper physical layer transceiver 2201.
  • the main processor 2202 may control synchronization of the main processor 2202 based on any one system clock signal among a plurality of system clock signals generated from the clock generator 2207.
  • the system clock signal may be a clock signal commonly used for synchronizing main processing parts (eg, 2120 of FIG. 2).
  • Each of the plurality of lower physical layer transceivers 2203-1 to 2203-n may be connected to each of the remote devices (eg, 230c) connected to the lower end of the expansion device 220a, and may be connected to the remote devices through the physical layer.
  • 230c may transmit and receive an uplink signal or a downlink signal.
  • each of the plurality of lower physical layer transceivers 2203-1 to 2203-n synchronizes an uplink signal or a downlink signal to a system clock signal generated by the clock generator 2207, thereby connecting the remote device. It may transmit and receive with each of the (eg, 230c).
  • the system clock signal may be a clock signal commonly used for synchronization of a physical layer transceiver (eg, 2131 and 2132 of FIG. 2).
  • the restoration circuit 2204 may restore the clock signal and the data included in the downlink signal or the uplink signal received from the upper physical layer transceiver 2201.
  • the local clock 2205 may generate a clock itself within the expansion device 220a.
  • the local clock 2205 may be implemented by including a combination of an oscillator and a crystal, or a local oscillator.
  • the clock switch 2206 may select one of an internal clock signal generated by the local clock 2205 and a clock signal restored by the recovery circuit 2204, and transmit the selected clock signal to the clock generator 2207.
  • the clock switch 2206 basically transfers the clock signal restored by the recovery circuit 2204 to the clock generator 2207, but generated by the local clock 2205 in the case of loss of synchronization.
  • the internal clock signal may be transmitted to the clock generator 2207.
  • the clock generator 2207 may generate a plurality of system clock signals used for synchronizing the components in the expansion device 220a based on the internal clock signal or the recovered clock signal transmitted from the clock switch 2206.
  • the plurality of system clock signals may include a third system clock signal commonly used for synchronization of a main processing part (eg, 2120 of FIG. 2 or 2202 of FIG. 3), and a physical layer transceiver (eg, FIG. At least one of the fourth system clock signal commonly used for synchronization of 2131, 2132 of 2 or 2201, 2203-1 to 2203-n of FIG.
  • the expansion unit 220b illustrated in FIG. 1 may be embodied in substantially the same structure as the expansion unit 220a illustrated in FIG. 3, and only a configuration corresponding to a target for transmitting and receiving signals at both ends may be changed.
  • FIG. 4 is a block diagram according to an exemplary embodiment of the remote apparatus shown in FIG. 1.
  • the remote device 230c includes an upper physical layer transceiver 2301, a main processor 2302, a lower physical layer transceiver 2303, an RF processing part 2310, an antenna 2320, and an Ethernet. It may include a physical layer 2330, a restoration circuit 2234, a local clock 2343, a clock switch 2344, a clock generator 2346, and a timing controller 2347.
  • the upper physical layer transceiver 2301 may transmit / receive an uplink signal or a downlink signal with the expansion device 220a through the physical layer.
  • the upper physical layer transceiver 2301 may transmit and receive with the expansion device 220a by synchronizing an uplink signal or a downlink signal with a system clock signal generated by the clock generator 2346.
  • the system clock signal may be a clock signal commonly used for synchronization of a physical layer transceiver (eg, 2131, 2132 of FIG. 2 or 2201, 2203-1 to 2203-n of FIG. 3).
  • a physical layer transceiver eg, 2131, 2132 of FIG. 2 or 2201, 2203-1 to 2203-n of FIG. 3.
  • the main processor 2302 may perform overall signal processing in the remote device 230c.
  • the main processor 2302 distributes the downlink signal transmitted from the upper end to the lower physical layer transceiver 2303, the RF processing part 2310, and the Ethernet physical layer 2330, respectively, or combines or transmits the transmitted uplink signals.
  • a switch may be transmitted to the upper physical layer transceiver 2301.
  • the main processor 2302 may control synchronization of the main processor 2302 based on any one system clock signal among a plurality of system clock signals generated from the clock generator 2348.
  • the system clock signal may be a clock signal commonly used for synchronizing main processing parts (eg, 2120 of FIG. 2 or 2202 of FIG. 3).
  • the lower physical layer transceiver 2303 may be included in a case where a remote device (not shown) is daisy chained to a lower end of the remote device 230c, and an uplink signal or a downlink with a remote device connected through the physical layer may be included. Can transmit and receive link signals.
  • the RF processing part 2310 processes an RF signal (or a digitized RF signal) distributed from the main processor 2302 in downlink communication and transmits it to the terminals through the antenna 2320 or from the terminals in the uplink communication.
  • the received RF signal may be processed and delivered to the main processor 2302.
  • the RF processing part 2310 may transmit and receive an RF signal with the terminals through the antenna 2320.
  • the RF processing part 2310 includes a digital-to-analog converter 2311, a first interface circuit 2312, an RF transmitter 2313, an RF receiver 2314, a second interface circuit 2315, and an analog-to-digital converter 2316. , And synchronization controller 2317.
  • the digital-to-analog converter 2311 may convert the digital downlink signal transmitted from the main processor 2302 into an analog downlink signal and output the analog downlink signal.
  • the first interface circuit 2312 can interface the analog downlink signal output from the digital-to-analog converter 2311. According to an embodiment, the first interface circuit 2312 may process the downlink signal through the antenna 2320 such as adjusting the power of the transmitted analog downlink signal or up-converting the frequency.
  • the RF transmitter 2313 may transmit the downlink signal in the form of an RF signal through the antenna 2320.
  • the RF receiver 2314 may receive an uplink signal in the form of an RF signal through the antenna 2320.
  • the second interface circuit 2315 can interface the analog uplink signal output from the RF receiver 2314. According to an embodiment, the second interface circuit 2315 may interface the uplink signal to be processed in the communication system 210 by adjusting the power of the transmitted analog downlink signal or down converting the frequency. .
  • the analog-digital converter 2316 may convert an analog uplink signal output from the second interface circuit 2315 into a digital uplink signal and output the digital uplink signal.
  • the synchronization controller 2317 may synchronize the components 2311 to 2316 in the RF processing part 2310 based on any one of a plurality of system clock signals generated from the clock generator 2346. Can be controlled.
  • the system clock signal may be a clock signal commonly used for synchronization of an RF processing part (eg, 2110 of FIG. 2).
  • the Ethernet physical layer transceiver 2330 processes the Ethernet data (or IP data) distributed from the main processor 2302 in downlink communication and transmits the data to the terminals through the small cell 300c, or from the terminals in the uplink communication. Ethernet data (or IP data) received through the small cell 300c may be processed and transferred to the main processor 2302.
  • the Ethernet physical layer transceiver 2330 may be synchronized under the control of the timing controller 2347 based on any one system clock signal among the plurality of system clock signals generated from the clock generator 2346.
  • the Ethernet physical layer transceiver 2330 may transmit any one system clock signal among the plurality of system clock signals generated by the clock generator 2346 to the connected small cell (eg, 300c).
  • the system clock signal may be a clock signal commonly used for synchronizing Ethernet processing parts (eg, 2140 of FIG. 2).
  • the Ethernet physical layer transceiver 2330 may transmit any one system clock signal to a small cell (eg, 300c) according to a synchronous Ethernet (SyncE) standard.
  • a small cell eg, 300c
  • Synchronization synchronous Ethernet
  • the recovery circuit 2342 may restore the clock signal and the data included in the downlink signal or the uplink signal received from the upper physical layer transceiver 2301.
  • the local clock 2343 may generate a clock on its own within the remote device 230c.
  • the local clock 2343 may be implemented by including a combination of an oscillator and a crystal, or a local oscillator.
  • the clock switch 2344 may select one of an internal clock signal generated by the local clock 2343 and a clock signal restored by the recovery circuit 2342, and transmit the selected clock signal to the clock generator 2346.
  • the clock switch 2344 basically transmits the clock signal restored by the recovery circuit 2342 to the clock generator 2346, but generated by the local clock 2343 when a synchronization loss occurs.
  • the internal clock signal may be transmitted to the clock generator 2346.
  • the clock generator 2346 may generate a plurality of system clock signals used for synchronizing the components in the remote device 230c based on the internal clock signal or the restored clock signal transmitted from the clock switch 2344.
  • the plurality of system clock signals may include a first system clock signal and an Ethernet processing part (eg, FIG. 2) that are commonly used for synchronization of an RF processing part (eg, 2110 of FIG. 2 or 2310 of FIG. 4). 2140 or 2330 of FIG. 4), commonly used to synchronize the second system clock signal, main processing part (eg, 2120 of FIG. 2 or 2202 of FIG. 3 or 2302 of FIG. 4).
  • a third system clock signal and a fourth system clock commonly used for synchronization of a physical layer transceiver (eg, 2131, 2132 in FIG. 2 or 2201, 2203-1 to 2203-n in FIG. 3, or 2301 and 2303 in FIG. 4). It may include at least one of the signals,
  • the remote devices 230a to d shown in FIG. 1 may be embodied in substantially the same structure as the remote device 230c shown in FIG. 3, and only the configuration corresponding to a target for transmitting and receiving signals at both ends may be changed. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명의 실시 예에 따른 통신 시스템은, 상기 통신 시스템의 외부에 위치한 외부 클럭 소스(external clock source)로부터 제공된 외부 클럭에 기초하여, 상기 통신 시스템 내의 통신 노드들 각각에 포함된 구성들의 동기화에 사용되는 복수의 시스템 클럭 신호들을 생성하는 클럭 생성기 및 생성된 상기 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호를 상기 통신 시스템의 말단 통신 노드와 통신적으로 연결된 스몰셀로 전송하는 물리 계층을 포함한다.

Description

클럭 동기화를 수행하는 통신 노드 및 통신 시스템
본 발명은 클럭 동기화를 수행하는 통신 노드 및 통신 시스템에 관한 것으로, 보다 상세하게는 외부 클럭 소스(external clock source)로부터 제공된 외부 클럭을 이용하여 복수의 시스템 클럭 신호들을 생성하고 생성된 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호에 기초하여 말단 통신 노드와 스몰셀 간에 송수신되는 통신 신호의 동기를 제어할 수 있는 통신 노드 및 통신 시스템에 관한 것이다.
분산 안테나 시스템(Distributed Antenna System(DAS))은 복수의 안테나를 공간적으로 분산시켜 통신 음영지역이 발생하는 문제나 특정 지역에 높은 트래픽이 집중되는 문제 등을 해결할 수 있는 시스템이다.
분산 안테나 시스템은 기지국 신호가 도달되기 어려운 음역 지역에서도 통신 서비스를 제공할 수 있도록, 빌딩 내부, 터널, 지하철 등에 설치되고 있으며, 경기장, 대형 시설물 및 서비스 수요가 많은 장소 등에서도 원활한 통신 서비스 제공을 위해 이용된다.
최근 분산 안테나 시스템에서는 RF 신호의 전송뿐 아니라 이더넷 데이터 또는 IP(Internet Protocol) 데이터의 전송에 대한 요구도 증가하고 있다.
본 발명이 이루고자 하는 기술적 과제는 외부 클럭 소스로부터 제공된 외부 클럭을 이용하여 복수의 시스템 클럭 신호들을 생성하고 생성된 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호에 기초하여 말단 통신 노드와 스몰셀 간에 송수신되는 통신 신호의 동기를 제어할 수 있는 통신 노드 및 통신 시스템을 제공하는 것이다.
본 발명의 일 실시 예에 따른 통신 시스템은 상기 통신 시스템의 외부에 위치한 외부 클럭 소스(external clock source)로부터 제공된 외부 클럭에 기초하여, 상기 통신 시스템 내의 통신 노드들 각각에 포함된 구성들의 동기화에 사용되는 복수의 시스템 클럭 신호들을 생성하는 클럭 생성기; 및 생성된 상기 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호를 상기 통신 시스템의 말단 통신 노드와 통신적으로 연결된 스몰셀로 전송하는 물리 계층을 포함할 수 있다.
일부 실시 예에서, 상기 통신 시스템은, 아날로그 RF 신호 및 기저대역 디지털 신호 중 적어도 어느 하나와, 이더넷 데이터 및 IP 데이터 중 적어도 어느 하나를 함께 중계할 수 있다.
일부 실시 예에서, 상기 기저대역 디지털 신호는, CPRI(Common Public Radio Interface), OBSAI (Open Baseband Remote Radiohead Interface), ORI　(Open Radio Interface), 및 eCPRI 중 어느 하나의 규격에 따른 디지털 신호일 수 있다.
일부 실시 예에서, 상기 물리 계층은 이더넷 물리 계층으로 구성되며, 상기 어느 하나의 시스템 클럭 신호는 동기화된 이더넷(synchronous Ethernet(SyncE)) 규격에 따라 상기 스몰셀로 전송될 수 있다.
일부 실시 예에서, 상기 외부 클럭 소스는, 상기 통신 시스템의 외부에 위치하여 통신적으로 연결된 PRS(Primary Reference Source), PRC(Primary Reference Clock), SSU(Synchronization Supply Unit), SASE(Stand-Alone Synchronization Equipment), BITS(Building Integrated Timing Supply), SEC(SDH Equipment Clock), 기지국, 또는 GPS 장치 중 어느 하나일 수 있다.
일부 실시 예에서, 상기 복수의 시스템 클럭 신호들은, 상기 통신 시스템 내의 상기 통신 노드들에 포함된 RF 처리 파트의 동기화에 공통적으로 사용되는 제1시스템 클럭 신호, 상기 통신 노드들에 포함된 이더넷 처리 파트의 동기화에 공통적으로 사용되는 제2시스템 클럭 신호, 상기 통신 노드들에 포함된 메인 처리 파트의 동기화에 공통적으로 사용되는 제3시스템 클럭 신호, 및 상기 통신 노드들에 포함된 물리 계층 송수신기의 동기화에 공통적으로 사용되는 제4시스템 클럭 신호 중 적어도 어느 하나를 포함할 수 있다.
일부 실시 예에서, 상기 복수의 시스템 클럭 신호들 각각은, 서로 다른 주파수의 클럭 신호일 수 있다.
일부 실시 예에서, 상기 통신 시스템 내의 상기 통신 노드들 각각은, 광 링크를 통하여 연결될 수 있다.
일부 실시 예에서, 상기 복수의 시스템 클럭 신호들 중에서 상기 어느 하나의 시스템 클럭 신호는, 상기 제2시스템 클럭 신호와 동일한 주파수의 시스템 클럭 신호일 수 있다.
일부 실시 예에서, 상기 통신 시스템의 상기 말단 통신 노드는, 리모트 장치(remote devce)일 수 있다.
일부 실시 예에서, 상기 외부 클럭은, 상기 통신 시스템 내의 헤드엔드 장치를 통하여 수신될 수 있다.
일부 실시 예에서, 상기 클럭 생성기는, 상기 통신 시스템의 상기 말단 통신 노드에 포함되며, 상기 외부 클럭에 기초하여 동기화된 후 상기 헤드엔드 장치로부터 전송되어 상기 말단 통신 노드에서 수신된 통신 신호로부터 복원된 클럭을 이용하여 상기 복수의 시스템 클럭 신호들을 생성할 수 있다.
일부 실시 예에서, 상기 외부 클럭은, 상기 통신 시스템 내의 상기 말단 통신 노드에서 직접 수신될 수 있다.
일부 실시 예에서, 상기 클럭 생성기는, 상기 통신 시스템의 상기 말단 통신 노드에 포함되며, 상기 직접 수신된 상기 외부 클럭에 기초하여 상기 복수의 시스템 클럭 신호들을 생성할 수 있다.
본 발명의 일 실시 예에 따른 통신 노드는 상기 통신 노드의 외부에 위치한 외부 클럭 소스로부터 제공된 외부 클럭 또는 상기 외부 클럭에 기초하여 동기화되어 수신된 통신 신호에 기초하여, 상기 통신 노드에 포함된 구성들의 동기화에 사용되는 복수의 시스템 클럭 신호들을 생성하는 클럭 생성기; 및 생성된 상기 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호를 상기 통신 노드와 통신적으로 연결된 스몰셀로 전송하는 물리 계층을 포함할 수 있다.
본 발명의 실시 예에 따른 방법과 장치는 외부 클럭 소스로부터 제공된 외부 클럭을 이용하여 복수의 시스템 클럭 신호들을 생성하고 생성된 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호에 기초하여 말단 통신 노드와 스몰셀 간에 송수신되는 통신 신호의 동기를 효과적으로 제어할 수 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일 실시 예에 따른 통신 시스템의 블록도이다.
도 2는 도 1에 도시된 헤드엔드 장치의 일 실시 예에 따른 블록도이다.
도 3은 도 1에 도시된 확장 장치의 일 실시 예에 따른 블록도이다.
도 4는 도 1에 도시된 리모트 장치의 일 실시 예에 따른 블록도이다.
본 발명의 기술적 사상은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 이를 상세히 설명하고자 한다. 그러나, 이는 본 발명의 기술적 사상을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 기술적 사상의 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명의 기술적 사상을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다.
또한, 본 명세서에서, 일 구성요소가 다른 구성요소와 "연결된다" 거나 "접속된다" 등으로 언급된 때에는, 상기 일 구성요소가 상기 다른 구성요소와 직접 연결되거나 또는 직접 접속될 수도 있지만, 특별히 반대되는 기재가 존재하지 않는 이상, 중간에 또 다른 구성요소를 매개하여 연결되거나 또는 접속될 수도 있다고 이해되어야 할 것이다.
또한, 본 명세서에 기재된 "~부", "~기", "~자", "~모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 프로세서(Processor), 마이크로 프로세서(Micro Processer), 마이크로 컨트롤러(Micro Controller), CPU(Central Processing Unit), GPU(Graphics Processing Unit), APU(Accelerate Processor Unit), DSP(Drive Signal Processor), ASIC(Application Specific Integrated Circuit), FPGA(Field Programmable Gate Array) 등과 같은 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있으며, 적어도 하나의 기능이나 동작의 처리에 필요한 데이터를 저장하는 메모리(memory)와 결합되는 형태로 구현될 수도 있다.
그리고 본 명세서에서의 구성부들에 대한 구분은 각 구성부가 담당하는 주기능 별로 구분한 것에 불과함을 명확히 하고자 한다. 즉, 이하에서 설명할 2개 이상의 구성부가 하나의 구성부로 합쳐지거나 또는 하나의 구성부가 보다 세분화된 기능별로 2개 이상으로 분화되어 구비될 수도 있다. 그리고 이하에서 설명할 구성부 각각은 자신이 담당하는 주기능 이외에도 다른 구성부가 담당하는 기능 중 일부 또는 전부의 기능을 추가적으로 수행할 수도 있으며, 구성부 각각이 담당하는 주기능 중 일부 기능이 다른 구성부에 의해 전담되어 수행될 수도 있음은 물론이다.
본 발명의 기술적 사상에 의한 일 실시예에 따른 분산 안테나 시스템은 음성 통신과 데이터 통신을 높은 품질과 무결절(seamless access)하게 전달하는 인 빌딩 서비스를 위한 커버리지 시스템이다. 또한, 다수의 대역 내에서 서비스하고 있는 아날로그 및 디지털 전화 시스템을 적어도 하나의 안테나로 서비스하기 위한 시스템이다.
본 발명의 기술적 사상에 의한 일 실시예에 따른 분산 안테나 시스템은 건물 내의 열악한 전파환경을 개선하고, 약한(poor) 수신 신호강도(Received Signal Strength Indication, RSSI) 및 이동 단말기의 총체적 수신감도인 Ec/Io(chip energy/others interference)를 개선하며, 건물의 구석까지 이동통신을 서비스하여, 통신 서비스 사용자가 건물 내의 어느 곳에서도 자유롭게 통화할 수 있게 한다.
본 발명의 기술적 사상에 의한 일 실시예에 따른 분산 안테나 시스템은, 전 세계적으로 사용하는 이동통신 규격을 지원할 수 있다. 예를 들면, 상기 분산 안테나 시스템은 초단파(Very High Frequency, VHF), 극초단파(Ultra High Frequency, UHF), 700MHz, 800MHz, 850MHz, 900MHz, 1900MHz, 2100MHz 대역, 2600MHz 대역 등의 주파수와 FDD 방식의 서비스뿐만 아니라 TDD 방식의 서비스를 지원할 수 있다. 그리고, 상기 분산 안테나 시스템은 아날로그의 대표적인 이동통신서비스(Advanced Mobile Phone Service, AMPS)와 디지털의 시분할다중접속(Time-Division Multiplexing Access, TDMA), 코드분할다중접속(Code Division Multiple Access, CDMA), 비동기식 CDMA(Wideband Code Division Multiple Access, WCDMA), 고속하향패킷접속(High Speed Downlink Packet Access, HSDPA), 롱텀에볼루션(Long Term Evolution, LTE), 롱텀에볼루션 어드밴스드(Long Term Evolution Advanced, LTE-A), 5G 등 다수의 이동통신 규격을 지원할 수 있다.
이하, 본 발명의 기술적 사상에 따른 실시 예들을 차례로 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 통신 시스템의 블록도이다.
도 1에서는 설명의 편의를 위하여 본 발명의 실시 예에 따른 통신 시스템(200)을 통하여 통신 신호를 주고 받는 기지국(100-1), IP 네트워크(100-2), 및 복수의 스몰셀들(small cells, 300a~300d)과, 통신 시스템(200)을 관리하기 위한 NMS(Network Management Server 또는 Network Management System; 400)가 함께 도시된다.
본 발명의 실시 예에 따른 통신 시스템(200)은 분산 안테나 시스템(Distributed Antenna System(DAS))으로 일컬어질 수도 있다.
도 1을 참조하면, 통신 시스템(200)은 기지국(Base Transceiver Station(BTS), 100-1) 및 IP 네트워크(100-2)와 통신적으로 연결되며 헤드엔드 노드(headend node)를 구성하는 헤드엔드 장치(210), 확장 노드(extension node)를 구성하는 확장 장치들(220a, 220b), 및 리모트 노드(remote node)를 구성하며 타 리모트 노드와 연결되거나 원격의 각 서비스 위치에 배치되어 사용자 단말과 통신적으로 연결되는 복수의 리모트 장치들(220a, 220b, 220c, 220d), 을 포함할 수 있다.
실시 예에 따라, 통신 시스템(200)은 아날로그 RF 신호 및 기저대역 디지털 신호 중 적어도 어느 하나와, 이더넷 데이터 및 IP 데이터 중 적어도 어느 하나를 함께 중계할 수 있다.
실시 예에 따라, 기지국(100-1)은 통신 시스템(200)에 의해 중계되는 아날로그 RF 신호 또는 기저대역 디지털 신호의 신호 소스일 수 있다.
예컨대, 기저대역 디지털 신호는 CPRI(Common Public Radio Interface), OBSAI (Open Baseband Remote Radiohead Interface), ORI　(Open Radio Interface), 및 eCPRI 중 어느 하나의 규격에 따른 디지털 신호일 수 있다.
실시 예에 따라, 통신 시스템(200)은 기지국(100-1) 또는 IP 네트워크(100-2)의 일부 구성을 포함하거나 기지국(100-1) 또는 IP 네트워크(100-2)의 일부 기능을 수행할 수도 있다.
실시 예에 따라, 기지국(100-1)은 복수 개로 구성될 수 있다.
한편, 도 1은 통신 시스템(200)의 토폴로지의 일 예를 도시한 것이며, 통신 시스템(200)은 설치 영역 및 적용 분야(예를 들어, 인빌딩(In-Building), 지하철(Subway), 병원(Hospital), 경기장(Stadium) 등)의 특수성을 고려하여 다양한 변형이 가능하다. 예컨대, 헤드엔드 장치(210), 확장 장치(220a, 220b), 및 리모트 장치(230a, 230b, 230c, 230d)의 개수와 이들 상호 간의 상/하위 단의 연결 관계가 도 1과 상이해질 수 있다.
본 명세서에서 '통신 시스템의 말단 통신 노드'는 통신 시스템 내에서 통신 신호를 최후에 처리하여 전달하는 노드를 의미할 수 있다.
실시 예에 따라, 통신 시스템(200)에서 확장 장치(220a, 220b)는 설치 필요한 리모트 장치의 개수에 비해 헤드엔드 장치(210)의 브랜치 수가 제한적인 경우 활용될 수 있다.
통신 시스템(200) 내의 각 노드 및 그 기능에 대하여 더 상세히 설명하면, 우선 헤드엔드 장치(210)는 기지국(100-1) 및 IP 네트워크(100-2)와의 인터페이스 역할을 수행할 수 있다.
실시 예에 따라, 헤드엔드 장치(210)는 복수의 기지국들과 연결될 수도 있다.
실시 예에 따라, 헤드엔드 장치(210)는 메인 헤드엔드 장치와 서브 헤드엔드 장치로 구현되어 특정 사업자의 서비스 주파수 대역 별 또는 각 섹터 별 기지국과 연결될 수 있으며, 경우에 따라 메인 헤드엔드 장치는 서브 헤드엔드 장치에 의해 커버리지(coverage)를 보완할 수도 있다.
헤드엔드 장치(210)는 기지국(100-1)으로부터 수신되는 아날로그 RF 신호 및 기저대역 디지털 신호 중 적어도 어느 하나와, IP 네트워크(100-2)로부터 수신되는 이더넷 데이터 및 IP 데이터 중 적어도 어느 하나를 선택적으로 확장 장치(220a) 또는 리모트 장치(230a)로 전달할 수 있다.
실시 예에 따라, 헤드엔드 장치(210)는 기지국(100-1)으로부터 수신되는 아날로그 RF 신호 및 기저대역 디지털 신호 중 적어도 어느 하나와, IP 네트워크(100-2)로부터 수신되는 이더넷 데이터 및 IP 데이터 중 적어도 어느 하나를 결합하여 결합된 신호를 확장 장치(220a) 또는 리모트 장치(230a)로 전달할 수 있다.
다른 실시 예에 따라, 헤드엔드 장치(210)는 기지국(100-1)으로부터 기저대역 신호를 직접 수신하여 처리할 수도 있다.
헤드엔드 장치(210)의 세부적인 구조 및 동작에 대해서는 도 2를 참조하여 후술하도록 한다.
확장 장치(220a)는 전달받은 신호를 확장 장치(220a)와 연결된 리모트 장치(230c)로 전달할 수 있다.
확장 장치(220b)는 리모트 장치(230a)의 일단에 연결되며, 다운링크(downlink) 통신에서 헤드엔드 장치(210)로부터 전달된 신호를 리모트 장치(230a)를 통하여 수신할 수 있다. 이 때, 확장 장치(220b)는 수신된 신호를 확장 장치(220b)의 후단에 연결된 리모트 장치(230d)로 다시 전달할 수 있다.
리모트 장치(230a, 230b, 230c, 230d) 각각은 전달받은 신호에 포함된 아날로그 RF 신호 또는 기저대역 디지털 신호를 주파수 대역 별로 분리하고 증폭하여 전송하는 등의 신호 처리를 수행할 수 있다. 이에 따라 각 리모트 장치(230a, 230b, 230c, 230d)는 서비스 안테나(도시 생략)를 통해서 자신의 서비스 커버리지 내의 사용자 단말로 기지국 신호를 전송할 수 있다.
리모트 장치(230a, 230b, 230c, 230d) 각각은 전달받은 신호에 포함된 이더넷 데이터 또는 IP 데이터를 통신적으로 연결된 스몰셀들(300a, 300b, 300c, 300d) 각각으로 전송할 수 있다.
리모트 장치(230a, 230b, 230c, 230d) 각각은 이더넷 데이터 또는 IP 데이터와 함께, 통신 시스템(200) 내에서 사용되는 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호를 스몰셀들(300a, 300b, 300c, 300d)로 전송할 수 있다.
실시 예에 따라, 리모트 장치(230a)와 리모트 장치(230b) 간, 리모트 장치(230c)와 리모트 장치(230c) 간에는 광 링크(optical link) 또는 RF 케이블을 통하여 연결될 수 있으며, 필요에 따라 다수의 리모트 장치들이 캐스케이드(casecade) 구조로 연결될 수 있다.
헤드엔드 장치(210)의 하위단에서 헤드엔드 장치(210), 확장 장치(220a, 220b), 및 리모트 장치(230a, 230b, 230c, 230d) 상호 간은 광 링크를 통해 상호 연결될 수 있으나, 각 노드 간의 신호 전송 매체(signal transport medium)나 통신 방식은 이와 다른 다양한 변형이 가능할 수 있다.
예를 들어, 헤드엔드 장치(210)와 확장 장치(220a) 사이, 헤드엔드 장치(210)와 일부 리모트 장치(230a) 사이, 확장 장치(220a, 220b)와 다른 일부 리모트 장치(230c, 230d) 사이 중 적어도 하나는 광 링크 외에 RF 케이블, 트위스트 케이블, UTP 케이블 등을 통해서 연결되는 방식으로도 구현될 수 있다.
따라서, 통신 시스템(200)에서 헤드엔드 장치(210), 확장 장치(220a, 220b), 및 리모트 장치(220a, 220b, 220c, 220d)는 전광 변환/광전 변환을 통해 광 타입의 신호를 송수신하기 위한 광 트랜스시버 모듈을 포함할 수 있고, 단일의 광 케이블로 노드 간 연결되는 경우에는 WDM(Wavelength Division Multiplexing) 소자를 포함할 수 있다.
리모트 장치들(230a, 230b, 230c, 230d) 각각의 후단에는 스몰셀들(300a, 300b, 300c, 300d) 각각이 통신적으로 연결될 수 있다.
실시 예에 따라, 리모트 장치들(230a, 230b, 230c, 230d) 각각과 스몰셀들(300a, 300b, 300c, 300d) 각각은 동기화된 이더넷(synchronous Ethernet(SyncE)) 규격에 따라 통신할 수 있다.
본 명세서에서 '스몰셀'이라 함은 소형기지국을 폭넓게 의미할 수 있으며, 소출력 기지국 장비, 피코셀, 펨토셀, 메트로셀 등 좁은 범위를 커버하는 셀을 통칭할 수 있고, Wi-Fi 등의 이종 통신을 함께 지원할 수 있다.
이러한 통신 시스템(200)은 네트워크를 통해 외부의 관리 장치(도시 생략), 예를 들어 NMS(Network Management Server 또는 Network Management System; 300), NOC(Network Operation Center; 미도시) 등과 연결될 수 있다. 이에 따라 관리자는 원격에서 통신 시스템(200)의 각 노드의 상태 및 문제를 모니터링하고, 원격에서 각 노드의 동작을 제어할 수 있다.
도 2는 도 1에 도시된 헤드엔드 장치의 일 실시 예에 따른 블록도이다.
도 1과 도 2를 참조하면, 헤드엔드 장치(210)는 RF 처리 파트(2110), 메인 처리 파트(2120), 물리 계층 송신기(2131), 물리 계층 수신기(2132), 이더넷 처리 파트(2140), 로컬 클럭(2151), 클럭 스위치(2153), 및 클럭 생성기(2154)를 포함할 수 있다.
RF 처리 파트(2110)는 기지국(100-1)과 송수신하는 RF 신호 또는 RF 신호에 기초하여 생성된 신호(아날로그 신호 또는 디지털 신호)를 처리하는 파트이다.
실시 예에 따라, RF 처리 파트(2110)는 기지국(100-1)과 아날로그 RF 신호 또는 기저대역 디지털 신호를 송수신할 수 있다.
RF 처리 파트(2110)는 수신기(2111), 제1인터페이스 회로(2112), 아날로그-디지털 컨버터(2113), 디지털-아날로그 컨버터(2114), 제2인터페이스 회로(2115), 송신기(2116), 및 동기 제어기(2117)를 포함할 수 있다.
다운링크 통신에서, 수신기(2110)는 기지국(100-1)으로부터 송신된 다운링크 신호를 수신하여 제1인터페이스 회로(2112)로 전달할 수 있다.
제1인터페이스 회로(2112)는 수신기(2110)로부터 전달된 다운링크 신호를 인터페이싱할 수 있다. 실시 예에 따라, 제1인터페이스 회로(2112)는 전달된 다운링크 신호의 파워를 조절하거나, 주파수를 다운 컨버팅하는 등 다운링크 신호를 통신 시스템(210) 내에서 처리할 수 있도록 인터페이싱할 수 있다.
아날로그-디지털 컨버터(2113)는 제1인터페이스 회로(2112)를 통하여 인터페이싱된 다운링크 신호를 아날로그-디지털 변환하여 디지털 신호를 출력할 수 있다.
실시 예에 따라, 수신기(2111)가 기지국(100-1)으로부터 디지털 신호를 수신한 경우에, 아날로그-디지털 컨버터(2113)는 RF 처리 파트(2110)에 포함되지 않을 수 있다.
업링크 통신에서, 디지털-아날로그 컨버터(2114)는 업링크 신호를 디지털-아날로그 변환하여 아날로그 신호를 출력할 수 있다.
실시 예에 따라, 송신기(2116)가 기지국(100-1)으로 디지털 신호를 송신하는 경우에, 디지털-아날로그 컨버터(2114)는 RF 처리 파트(2110)에 포함되지 않을 수 있다.
제2인터페이스 회로(2115)는 디지털-아날로그 컨버터(2114)에 의해 출력된 업링크 신호를 인터페이싱할 수 있다. 실시 예에 따라, 제2인터페이스 회로(2115)는 전달된 업링크 신호의 파워를 조절하거나, 주파수를 업 컨버팅하는 등 기지국(100-1)으로 송신할 수 있는 형태로 처리할 수 있다.
송신기(2116)는 제2인터페이스 회로(2115)에 의해 인터페이싱된 업링크 신호를 기지국(100-1)으로 송신할 수 있다.
동기 제어기(2117)는 클럭 생성기(2154)로부터 생성된 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호에 기초하여, RF 처리 파트 내(2110)의 각 구성들(2111~2116)의 동기(synchronization)를 제어할 수 있다.
메인 처리 파트(2120)는 헤드엔드 장치(210)를 통해 전달되는 서로 다른 타입의 신호들이 결합되어 전송되는 업링크 신호를 분배 또는 분기시키거나, 서로 다른 타입의 다운링크 신호들을 선택 또는 결합하여 전송시키는 파트이다.
메인 처리 파트(2120)는 멀티플렉서(2121), 버퍼(2122), 복원 회로(2123), 디멀티플렉서(2124), 및 동기 제어기(2125)를 포함할 수 있다.
다운링크 통신에서, 멀티플렉서(2121)는 서로 다른 타입의 다운링크 신호들을 수신하고 수신된 다운링크 신호들 중의 어느 하나를 선택하여 출력할 수 있다.
실시 예에 따라, 멀티플렉서(2121)는 그 용어에도 불구하고, 서로 다른 타입의 다운링크 신호들을 결합하여 결합된 다운링크 신호를 출력할 수 있다.
실시 예에 따라, 서로 다른 타입의 다운링크 신호들은 RF 처리 파트(2110)로부터 전송되는 다운링크 신호와 이더넷 처리 파트(2140)로부터 전송되는 다운링크 신호를 포함할 수 있다.
버퍼(2122)는 멀티플렉서(2121)로부터 출력된 다운링크 신호를 버퍼링하여 출력할 수 있다.
실시 예에 따라, 버퍼(2122)는 팬 아웃(fan out) 버퍼로 구현될 수 있다.
업링크 통신에서, 복원 회로(2123)는 물리 계층 수신기(2132)으로부터 수신된 업링크 신호에 포함되어 있는 클럭 신호와 데이터를 복원할 수 있다.
디멀티플렉서(2124)는 복원 회로(2123)를 통하여 전송된 업링크 신호에 포함된 서로 다른 타입의 업링크 신호들을 분배 또는 분기하여, 분배 또는 분기된 업링크 신호들 각각을 RF 처리 파트(2110)와 이더넷 처리 파트(2140) 각각으로 전송할 수 있다.
동기 제어기(2125)는 클럭 생성기(2154)로부터 생성된 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호에 기초하여, 메인 처리 파트 내(2120)의 각 구성들(2121~2124)의 동기를 제어할 수 있다.
물리 계층 송신기(2131)는 메인 처리 파트(2120)에 의해 처리되어 출력된 다운링크 신호와 클럭 생성기(2154)에 의해 생성된 시스템 클럭 신호를 수신할 수 있다. 예컨대, 상기 시스템 클럭 신호는 물리 계층 송수신기의 동기화에 공통적으로 사용되는 클럭 신호일 수 있다.
물리 계층 송신기(2131)는 수신된 다운링크 신호를 수신된 시스템 클럭 신호를 이용하여 동기화하여 헤드엔드 장치(210)의 외부로 송신할 수 있다. 물리 계층 송신기(2131)로부터 출력되는 신호는 헤드엔드 장치(210)에 연결된 리모트 장치(230a) 또는 확장 장치(220a)로 전송될 수 있다.
물리 계층 수신기(2132)는 헤드엔드 장치(210)로 수신된 업링크 신호와 클럭 생성기(2154)에 의해 생성된 시스템 클럭 신호를 수신할 수 있다. 예컨대, 상기 시스템 클럭 신호는 물리 계층 송수신기의 동기화에 공통적으로 사용되는 클럭 신호일 수 있다.
물리 계층 수신기(2132)는 수신된 업링크 신호를 수신된 시스템 클럭 신호를 이용하여 동기화하여 메인 처리 파트(2120)로 송신할 수 있다.
이더넷 처리 파트(2140)는 IP 네트워크(100-2)과 송수신하는 이더넷 데이터 또는 IP 데이터, 또는 가공된 이더넷 데이터 또는 가공된 IP 데이터를 처리하는 파트이다.
이더넷 처리 파트(2140)는 이더넷 물리 계층(2141), 이더넷 스위치(2142), 및 동기 제어기(2143)를 포함할 수 있다.
이더넷 물리 계층(2141)은 IP 네트워크(100-2)와 송수신하는 이더넷 데이터 또는 IP 데이터를 인터페이싱할 수 있다.
이더넷 스위치(2142)는 이더넷 처리 파트(2140)의 다운링크 통신 또는 업링크 통신에서의 신호 경로를 스위칭할 수 있다.
다운링크 통신에서, 이더넷 스위치(2142)는 이더넷 물리 계층(2141)으로부터 수신된 이더넷 데이터 또는 IP 데이터를 메인 처리 파트(2120)로 전송할 수 있다.
업링크 통신에서, 이더넷 스위치(2142)는 메인 처리 파트(2120)로부터 전송된 이더넷 데이터 또는 IP 데이터를 이더넷 물리 계층(2141)으로 전송할 수 있다.
동기 제어기(2143)는 클럭 생성기(2154)로부터 생성된 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호에 기초하여, 이더넷 처리 파트 내(2140)의 각 구성들(2141~2142)의 동기를 제어할 수 있다.
로컬 클럭(2151)은 헤드엔드 장치(210) 내에서 자체적으로 클럭을 생성할 수 있다. 실시 예에 따라, 로컬 클럭(2151)은 발진회로와 크리스탈(crystal)의 조합, 또는 로컬 오실레이터(oscillator)를 포함하여 구현될 수 있다.
외부 클럭 소스(2152)는 헤드엔드 장치(210)의 외부 또는 통신 시스템(200)의 외부에 위치하여 헤드엔드 장치(210)와 통신적으로 연결될 수 있으며, 외부 클럭을 제공할 수 있다.
실시 예에 따라, 외부 클럭 소스(2152)는 PRS(Primary Reference Source), PRC(Primary Reference Clock), SSU(Synchronization Supply Unit), SASE(Stand-Alone Synchronization Equipment), BITS(Building Integrated Timing Supply), SEC(SDH Equipment Clock), 기지국, 또는 GPS 장치 중 어느 하나로 구현될 수 있다.
클럭 스위치(2153)는 로컬 클럭(2151)에 의해 생성된 내부 클럭 신호와 외부 클럭 소스(2152)로부터 입력된 외부 클럭 신호 중의 어느 하나를 선택하여 클럭 생성기(2154)로 전달할 수 있다.
실시 예에 따라, 클럭 스위치(2153)는 기본적으로 외부 클럭 소스(2152)로부터 입력된 외부 클럭 신호를 클럭 생성기(2154)로 전달하되, 동기 손실이 발생된 경우에 로컬 클럭(2151)에 의해 생성된 내부 클럭 신호를 클럭 생성기(2154)로 전달할 수 있다.
클럭 생성기는 클럭 스위치(2153)으로부터 전달된 내부 클럭 신호 또는 외부 클럭 신호에 기초하여 통신 시스템(200) 내의 통신 노드들 각각에 포함된 구성들의 동기화에 사용되는 복수의 시스템 클럭 신호들을 생성할 수 있다.
실시 예에 따라, 상기 복수의 시스템 클럭 신호들은, RF 처리 파트(예컨대, 2110)의 동기화에 공통적으로 사용되는 제1시스템 클럭 신호, 이더넷 처리 파트(예컨대, 2140)의 동기화에 공통적으로 사용되는 제2시스템 클럭 신호, 메인 처리 파트(예컨대, 2120)의 동기화에 공통적으로 사용되는 제3시스템 클럭 신호, 및 물리 계층 송수신기(예컨대, 2131, 2132)의 동기화에 공통적으로 사용되는 제4시스템 클럭 신호 중 적어도 어느 하나를 포함할 수 있다,
실시 예에 따라, 제1시스템 클럭 신호, 제2시스템 클럭 신호, 제3시스템 클럭 신호, 및 제4시스템 클럭 신호 각각은 서로 다른 주파수의 클럭 신호일 수 있다.
도 3은 도 1에 도시된 확장 장치의 일 실시 예에 따른 블록도이다.
도 1 내지 도 3을 참조하면, 확장 장치(220a)는 상위 물리 계층 송수신기(2201), 메인 프로세서(2202), 복수의 하위 물리 계층 송수신기들(2203-1~2203-n), 복원 회로(2204), 로컬 클럭(2205), 클럭 스위치(2206), 및 클럭 생성기(2207)를 포함할 수 있다.
상위 물리 계층 송수신기(2201)는 물리 계층을 통하여 헤드엔드 장치(210)와 업링크 신호 또는 다운링크 신호를 송수신할 수 있다.
실시 예에 따라, 상위 물리 계층 송수신기(2201)는 클럭 생성기(2207)에 의해 생성된 시스템 클럭 신호에 업링크 신호 또는 다운링크 신호를 동기화하여 헤드엔드 장치(210)와 송수신할 수 있다.
실시 예에 따라, 상기 시스템 클럭 신호는 물리 계층 송수신기(예컨대, 도 2의 2131, 2132)의 동기화에 공통적으로 사용되는 클럭 신호일 수 있다.
상위단에 리모트 장치(230a)가 연결된 확장 장치(230a)의 경우, 상위 물리 계층 송수신기(2201)는 물리 계층을 통하여 리모트 장치(230a)와 업링크 신호 또는 다운링크 신호를 송수신할 수 있다.
메인 프로세서(2202)는 확장 장치(220a) 내의 전반적인 신호 처리를 수행할 수 있다. 메인 프로세서(2202)는 상위단으로부터 전송되는 다운링크 신호를 복수의 하위 물리 계층 송수신기들(2203-1~2203-n)로 분배하거나, 복수의 하위 물리 계층 송수신기들(2203-1~2203-n)을 통하여 전송되는 업링크 신호들을 결합 또는 스위칭하여 상위 물리 계층 송수신기(2201)로 전송할 수 있다.
실시 예에 따라, 메인 프로세서(2202)는 클럭 생성기(2207)로부터 생성된 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호에 기초하여, 메인 프로세서(2202)의 동기를 제어할 수 있다.
예컨대, 상기 시스템 클럭 신호는 메인 처리 파트(예컨대, 도 2의 2120)의 동기화에 공통적으로 사용되는 클럭 신호일 수 있다.
복수의 하위 물리 계층 송수신기들(2203-1~2203-n) 각각은 확장 장치(220a)의 하위 단에 연결된 리모트 장치들(예컨대, 230c) 각각과 연결될 수 있으며, 물리 계층을 통하여 연결된 리모트 장치들(예컨대, 230c) 각각과 업링크 신호 또는 다운링크 신호를 송수신할 수 있다.
실시 예에 따라, 복수의 하위 물리 계층 송수신기들(2203-1~2203-n) 각각은 클럭 생성기(2207)에 의해 생성된 시스템 클럭 신호에 업링크 신호 또는 다운링크 신호를 동기화하여, 연결된 리모트 장치들(예컨대, 230c) 각각과 송수신할 수 있다.
실시 예에 따라, 상기 시스템 클럭 신호는 물리 계층 송수신기(예컨대, 도 2의 2131, 2132)의 동기화에 공통적으로 사용되는 클럭 신호일 수 있다.
복원 회로(2204)는 상위 물리 계층 송수신기(2201)로부터 수신된 다운링크 신호 또는 업링크 신호에 포함되어 있는 클럭 신호와 데이터를 복원할 수 있다.
로컬 클럭(2205)은 확장 장치(220a) 내에서 자체적으로 클럭을 생성할 수 있다. 실시 예에 따라, 로컬 클럭(2205)은 발진회로와 크리스탈의 조합, 또는 로컬 오실레이터를 포함하여 구현될 수 있다.
클럭 스위치(2206)는 로컬 클럭(2205)에 의해 생성된 내부 클럭 신호와 복원 회로(2204)에 의해 복원된 클럭 신호 중의 어느 하나를 선택하여 클럭 생성기(2207)로 전달할 수 있다.
실시 예에 따라, 클럭 스위치(2206)는 기본적으로 복원 회로(2204)에 의해 복원된 클럭 신호를 클럭 생성기(2207)로 전달하되, 동기 손실이 발생된 경우에 로컬 클럭(2205)에 의해 생성된 내부 클럭 신호를 클럭 생성기(2207)로 전달할 수 있다.
클럭 생성기(2207)는 클럭 스위치(2206)으로부터 전달된 내부 클럭 신호 또는 복원된 클럭 신호에 기초하여 확장 장치(220a) 내의 구성들의 동기화에 사용되는 복수의 시스템 클럭 신호들을 생성할 수 있다.
실시 예에 따라, 상기 복수의 시스템 클럭 신호들은, 메인 처리 파트(예컨대, 도 2의 2120 또는 도 3의 2202)의 동기화에 공통적으로 사용되는 제3시스템 클럭 신호, 및 물리 계층 송수신기(예컨대, 도 2의 2131, 2132 또는 도 3의 2201, 2203-1~2203-n)의 동기화에 공통적으로 사용되는 제4시스템 클럭 신호 중 적어도 어느 하나를 포함할 수 있다,
도 1에 도시된 확장 유닛(220b)은 도 3에 도시된 확장 유닛(220a)과 실질적으로 동일한 구조로 구현될 수 있으며, 양단에 신호를 송수신하는 대상에 상응하는 구성만 변경될 수 있다.
도 4는 도 1에 도시된 리모트 장치의 일 실시 예에 따른 블록도이다.
도 1 내지 도 4를 참조하면, 리모트 장치(230c)는 상위 물리 계층 송수신기(2301), 메인 프로세서(2302), 하위 물리 계층 송수신기(2303), RF 처리 파트(2310), 안테나(2320), 이더넷 물리 계층(2330), 복원 회로(2342), 로컬 클럭(2343), 클럭 스위치(2344), 클럭 생성기(2346), 및 타이밍 컨트롤러(2347)를 포함할 수 있다.
상위 물리 계층 송수신기(2301)는 물리 계층을 통하여 확장 장치(220a)와 업링크 신호 또는 다운링크 신호를 송수신할 수 있다.
실시 예에 따라, 상위 물리 계층 송수신기(2301)는 클럭 생성기(2346)에 의해 생성된 시스템 클럭 신호에 업링크 신호 또는 다운링크 신호를 동기화하여 확장 장치(220a)와 송수신할 수 있다.
실시 예에 따라, 상기 시스템 클럭 신호는 물리 계층 송수신기(예컨대, 도 2의 2131, 2132 또는 도 3의 2201, 2203-1~2203-n)의 동기화에 공통적으로 사용되는 클럭 신호일 수 있다.
메인 프로세서(2302)는 리모트 장치(230c) 내의 전반적인 신호 처리를 수행할 수 있다.
메인 프로세서(2302)는 상위단으로부터 전송되는 다운링크 신호를 하위 물리 계층 송수신기(2303), RF 처리 파트(2310), 및 이더넷 물리 계층(2330) 각각으로 분배하거나, 전송되는 업링크 신호들을 결합 또는 스위칭하여 상위 물리 계층 송수신기(2301)로 전송할 수 있다.
실시 예에 따라, 메인 프로세서(2302)는 클럭 생성기(2348)로부터 생성된 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호에 기초하여, 메인 프로세서(2302)의 동기를 제어할 수 있다.
예컨대, 상기 시스템 클럭 신호는 메인 처리 파트(예컨대, 도 2의 2120 또는 도 3의 2202)의 동기화에 공통적으로 사용되는 클럭 신호일 수 있다.
하위 물리 계층 송수신기(2303)는 리모트 장치(230c)의 하위 단에 리모트 장치(미도시)가 직렬 연결(daisy chained) 연결된 경우에 포함될 수 있으며, 물리 계층을 통하여 연결된 리모트 장치와 업링크 신호 또는 다운링크 신호를 송수신할 수 있다.
RF 처리 파트(2310)는 다운링크 통신에서 메인 프로세서(2302)로부터 분배된 RF 신호(또는 디지털화된 RF 신호)를 처리하여 안테나(2320)를 통하여 단말들로 송신하거나, 업링크 통신에서 단말들로부터 수신된 RF 신호를 처리하여 메인 프로세서(2302)로 전달할 수 있다.
실시 예에 따라, RF 처리 파트(2310)는 안테나(2320)를 통하여 단말들과 RF 신호를 송수신할 수 있다.
RF 처리 파트(2310)는 디지털-아날로그 컨버터(2311), 제1인터페이스 회로(2312), RF 송신기(2313), RF 수신기(2314), 제2인터페이스 회로(2315), 아날로그-디지털 컨버터(2316), 및 동기 제어기(2317)를 포함할 수 있다.
다운링크 통신에서 디지털-아날로그 컨버터(2311)는 메인 프로세서(2302)로부터 전달된 디지털 다운링크 신호를 아날로그 다운링크 신호로 변환하여 출력할 수 있다.
제1인터페이스 회로(2312)는 디지털-아날로그 컨버터(2311)로부터 출력된 아날로그 다운링크 신호를 인터페이싱할 수 있다. 실시 예에 따라, 제1인터페이스 회로(2312)는 전달된 아날로그 다운링크 신호의 파워를 조절하거나, 주파수를 업 컨버팅하는 등 다운링크 신호를 안테나(2320)를 통하여 송신할 수 있도록 처리할 수 있다.
RF 송신기(2313)는 안테나(2320)를 통하여 다운링크 신호를 RF 신호 형태로 송신할 수 있다.
업링크 통신에서, RF 수신기(2314)는 안테나(2320)를 통하여 업링크 신호를 RF 신호 형태로 수신할 수 있다.
제2인터페이스 회로(2315)는 RF 수신기(2314)로부터 출력된 아날로그 업링크 신호를 인터페이싱할 수 있다. 실시 예에 따라, 제2인터페이스 회로(2315)는 전달된 아날로그 다운링크 신호의 파워를 조절하거나, 주파수를 다운 컨버팅하는 등 업링크 신호를 통신 시스템(210) 내에서 처리할 수 있도록 인터페이싱할 수 있다.
아날로그-디지털 컨버터(2316)는 제2인터페이스 회로(2315)로부터 출력된 아날로그 업링크 신호를 디지털 업링크 신호로 변환하여 출력할 수 있다.
동기 제어기(2317)는 클럭 생성기(2346)로부터 생성된 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호에 기초하여, RF 처리 파트 내(2310)의 각 구성들(2311~2316)의 동기를 제어할 수 있다.
예컨대, 상기 시스템 클럭 신호는 RF 처리 파트(예컨대, 도 2의 2110)의 동기화에 공통적으로 사용되는 클럭 신호일 수 있다.
이더넷 물리 계층 송수신기(2330)는 다운링크 통신에서 메인 프로세서(2302)로부터 분배된 이더넷 데이터(또는 IP 데이터)를 처리하여 스몰셀(300c)을 통하여 단말들로 송신하거나, 업링크 통신에서 단말들로부터 스몰셀(300c)을 통하여 수신된 이더넷 데이터(또는 IP 데이터)를 처리하여 메인 프로세서(2302)로 전달할 수 있다.
이더넷 물리 계층 송수신기(2330)는 클럭 생성기(2346)로부터 생성된 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호에 기초하여, 타이밍 컨트롤러(2347)의 제어 하에서 동기화될 수 있다.
실시 예에 따라, 이더넷 물리 계층 송수신기(2330)는 클럭 생성기(2346)에 의해 생성된 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호를 연결된 스몰셀(예컨대, 300c)로 전송할 수 있다.
예컨대, 상기 시스템 클럭 신호는 이더넷 처리 파트(예컨대, 도 2의 2140)의 동기화에 공통적으로 사용되는 클럭 신호일 수 있다.
실시 예에 따라, 이더넷 물리 계층 송수신기(2330)는 상기 어느 하나의 시스템 클럭 신호를 동기화된 이더넷(synchronous Ethernet(SyncE)) 규격에 따라 스몰셀(예컨대, 300c)로 전송할 수 있다.
복원 회로(2342)는 상위 물리 계층 송수신기(2301)로부터 수신된 다운링크 신호 또는 업링크 신호에 포함되어 있는 클럭 신호와 데이터를 복원할 수 있다.
로컬 클럭(2343)은 리모트 장치(230c) 내에서 자체적으로 클럭을 생성할 수 있다. 실시 예에 따라, 로컬 클럭(2343)은 발진회로와 크리스탈의 조합, 또는 로컬 오실레이터를 포함하여 구현될 수 있다.
클럭 스위치(2344)는 로컬 클럭(2343)에 의해 생성된 내부 클럭 신호와 복원 회로(2342)에 의해 복원된 클럭 신호 중의 어느 하나를 선택하여 클럭 생성기(2346)로 전달할 수 있다.
실시 예에 따라, 클럭 스위치(2344)는 기본적으로 복원 회로(2342)에 의해 복원된 클럭 신호를 클럭 생성기(2346)로 전달하되, 동기 손실이 발생된 경우에 로컬 클럭(2343)에 의해 생성된 내부 클럭 신호를 클럭 생성기(2346)로 전달할 수 있다.
클럭 생성기(2346)는 클럭 스위치(2344)으로부터 전달된 내부 클럭 신호 또는 복원된 클럭 신호에 기초하여 리모트 장치(230c) 내의 구성들의 동기화에 사용되는 복수의 시스템 클럭 신호들을 생성할 수 있다.
실시 예에 따라, 상기 복수의 시스템 클럭 신호들은, RF 처리 파트(예컨대, 도 2의 2110 또는 도 4의 2310)의 동기화에 공통적으로 사용되는 제1시스템 클럭 신호, 이더넷 처리 파트(예컨대, 도 2의 2140 또는 도 4의 2330)의 동기화에 공통적으로 사용되는 제2시스템 클럭 신호, 메인 처리 파트(예컨대, 도 2의 2120 또는 도 3의 2202 또는 도 4의 2302)의 동기화에 공통적으로 사용되는 제3시스템 클럭 신호, 및 물리 계층 송수신기(예컨대, 도 2의 2131, 2132 또는 도 3의 2201, 2203-1~2203-n 또는 도 4의 2301, 2303)의 동기화에 공통적으로 사용되는 제4시스템 클럭 신호 중 적어도 어느 하나를 포함할 수 있다,
도 1에 도시된 리모트 장치(230a~d)은 도 3에 도시된 리모트 장치(230c)과 실질적으로 동일한 구조로 구현될 수 있으며, 양단에 신호를 송수신하는 대상에 상응하는 구성만 변경될 수 있다.
이상, 본 발명을 바람직한 실시 예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시 예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.

Claims (15)

  1. 통신 시스템에 있어서,
    상기 통신 시스템의 외부에 위치한 외부 클럭 소스(external clock source)로부터 제공된 외부 클럭에 기초하여, 상기 통신 시스템 내의 통신 노드들 각각에 포함된 구성들의 동기화에 사용되는 복수의 시스템 클럭 신호들을 생성하는 클럭 생성기; 및
    생성된 상기 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호를 상기 통신 시스템의 말단 통신 노드와 통신적으로 연결된 스몰셀로 전송하는 물리 계층을 포함하는, 통신 시스템.
  2. 제1항에 있어서,
    상기 통신 시스템은,
    아날로그 RF 신호 및 기저대역 디지털 신호 중 적어도 어느 하나와, 이더넷 데이터 및 IP 데이터 중 적어도 어느 하나를 함께 중계할 수 있는, 통신 시스템.
  3. 제2항에 있어서,
    상기 기저대역 디지털 신호는,
    CPRI(Common Public Radio Interface), OBSAI (Open Baseband Remote Radiohead Interface), ORI　(Open Radio Interface), 및 eCPRI 중 어느 하나의 규격에 따른 디지털 신호인, 통신 시스템.
  4. 제1항에 있어서,
    상기 물리 계층은 이더넷 물리 계층으로 구성되며,
    상기 어느 하나의 시스템 클럭 신호는 동기화된 이더넷(synchronous Ethernet(SyncE)) 규격에 따라 상기 스몰셀로 전송되는, 통신 시스템
  5. 제1항에 있어서,
    상기 외부 클럭 소스는,
    상기 통신 시스템의 외부에 위치하여 통신적으로 연결된 PRS(Primary Reference Source), PRC(Primary Reference Clock), SSU(Synchronization Supply Unit), SASE(Stand-Alone Synchronization Equipment), BITS(Building Integrated Timing Supply), SEC(SDH Equipment Clock), 기지국, 또는 GPS 장치 중 어느 하나인, 통신 시스템.
  6. 제1항에 있어서,
    상기 복수의 시스템 클럭 신호들은,
    상기 통신 시스템 내의 상기 통신 노드들에 포함된 RF 처리 파트의 동기화에 공통적으로 사용되는 제1시스템 클럭 신호, 상기 통신 노드들에 포함된 이더넷 처리 파트의 동기화에 공통적으로 사용되는 제2시스템 클럭 신호, 상기 통신 노드들에 포함된 메인 처리 파트의 동기화에 공통적으로 사용되는 제3시스템 클럭 신호, 및 상기 통신 노드들에 포함된 물리 계층 송수신기의 동기화에 공통적으로 사용되는 제4시스템 클럭 신호 중 적어도 어느 하나를 포함하는, 통신 시스템.
  7. 제6항에 있어서,
    상기 복수의 시스템 클럭 신호들 각각은,
    서로 다른 주파수의 클럭 신호인, 통신 시스템.
  8. 제6항에 있어서,
    상기 통신 시스템 내의 상기 통신 노드들 각각은,
    광 링크를 통하여 연결되는, 통신 시스템.
  9. 제6항에 있어서,
    상기 복수의 시스템 클럭 신호들 중에서 상기 어느 하나의 시스템 클럭 신호는,
    상기 제2시스템 클럭 신호와 동일한 주파수의 시스템 클럭 신호인, 통신 시스템.
  10. 제1항에 있어서,
    상기 통신 시스템의 상기 말단 통신 노드는, 리모트 장치(remote devce)인, 통신 시스템.
  11. 제1항에 있어서,
    상기 외부 클럭은,
    상기 통신 시스템 내의 헤드엔드 장치를 통하여 수신되는, 통신 시스템.
  12. 제11항에 있어서,
    상기 클럭 생성기는,
    상기 통신 시스템의 상기 말단 통신 노드에 포함되며, 상기 외부 클럭에 기초하여 동기화된 후 상기 헤드엔드 장치로부터 전송되어 상기 말단 통신 노드에서 수신된 통신 신호로부터 복원된 클럭을 이용하여 상기 복수의 시스템 클럭 신호들을 생성하는, 통신 시스템.
  13. 제1항에 있어서,
    상기 외부 클럭은,
    상기 통신 시스템 내의 상기 말단 통신 노드에서 직접 수신되는, 통신 시스템.
  14. 제13항에 있어서,
    상기 클럭 생성기는,
    상기 통신 시스템의 상기 말단 통신 노드에 포함되며, 상기 직접 수신된 상기 외부 클럭에 기초하여 상기 복수의 시스템 클럭 신호들을 생성하는, 통신 시스템.
  15. 통신 노드에 있어서,
    상기 통신 노드의 외부에 위치한 외부 클럭 소스로부터 제공된 외부 클럭 또는 상기 외부 클럭에 기초하여 동기화되어 수신된 통신 신호에 기초하여, 상기 통신 노드에 포함된 구성들의 동기화에 사용되는 복수의 시스템 클럭 신호들을 생성하는 클럭 생성기; 및
    생성된 상기 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호를 상기 통신 노드와 통신적으로 연결된 스몰셀로 전송하는 물리 계층을 포함하는, 통신 노드.
PCT/KR2019/006255 2018-05-25 2019-05-24 클럭 동기화를 수행하는 통신 노드 및 통신 시스템 WO2019226012A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020207027474A KR102586562B1 (ko) 2018-05-25 2019-05-24 클럭 동기화를 수행하는 통신 노드 및 통신 시스템
EP19808312.3A EP3651387A4 (en) 2018-05-25 2019-05-24 COMMUNICATION NODE AND COMMUNICATION SYSTEM FOR PERFORMANCE OF CLOCK SYNCHRONIZATION
US16/638,239 US11206625B2 (en) 2018-05-25 2019-05-24 Communication node and communication system for performing clock synchronization
US17/530,552 US11785564B2 (en) 2018-05-25 2021-11-19 Communication node and communication system for performing clock synchronization

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0059644 2018-05-25
KR20180059644 2018-05-25

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/638,239 A-371-Of-International US11206625B2 (en) 2018-05-25 2019-05-24 Communication node and communication system for performing clock synchronization
US17/530,552 Continuation US11785564B2 (en) 2018-05-25 2021-11-19 Communication node and communication system for performing clock synchronization

Publications (1)

Publication Number Publication Date
WO2019226012A1 true WO2019226012A1 (ko) 2019-11-28

Family

ID=68617342

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/006255 WO2019226012A1 (ko) 2018-05-25 2019-05-24 클럭 동기화를 수행하는 통신 노드 및 통신 시스템

Country Status (4)

Country Link
US (2) US11206625B2 (ko)
EP (1) EP3651387A4 (ko)
KR (1) KR102586562B1 (ko)
WO (1) WO2019226012A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4068658A4 (en) * 2019-11-29 2023-12-27 SOLiD, INC. CLOCK SYNCHRONIZATION METHOD FOR COMMUNICATION NETWORK AND COMMUNICATION NETWORK USING SAME

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230138738A (ko) 2022-03-24 2023-10-05 주식회사 이노와이어리스 다중 동기 소스를 이용한 스몰셀 동기 시스템 및 그 제어 방법
US12028661B2 (en) * 2022-07-11 2024-07-02 Mellanox Technologies, Ltd. Synchronization of optically switched networks

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020075382A (ko) * 1999-12-30 2002-10-04 선 마이크로시스템즈, 인코포레이티드 컴퓨터 시스템에서 복수의 장치에 복수의 클록 신호를분배하기 위한 부호화된 클록
US20080259826A1 (en) * 2001-01-19 2008-10-23 Raze Technologies, Inc. System for coordination of communication within and between cells in a wireless access system and method of operation
EP1713290B1 (en) * 2005-01-12 2010-03-03 Huawei Technologies Co., Ltd. Distributed base station system, networking method and baseband unit
KR20140132362A (ko) * 2012-03-07 2014-11-17 인텔 코포레이션 블레이드 및 랙 서버용 별도의 단일 클록 소스를 사용하는 스케일러블 공통 기준 클록킹 아키텍처
CN205029787U (zh) * 2015-10-10 2016-02-10 杭州海康威视数字技术股份有限公司 监控系统

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6904110B2 (en) * 1997-07-31 2005-06-07 Francois Trans Channel equalization system and method
US8165169B2 (en) * 2008-12-02 2012-04-24 Adc Telecommunications, Inc. Clock priority chain level systems and methods
CN102714590B (zh) 2010-01-12 2015-03-25 维特赛半导体公司 用于在不使业务中断的情况下切换1000base-t链路中的主装置/从装置计时的方法
EP2579678B1 (en) * 2010-05-31 2018-02-28 Huawei Technologies Co., Ltd. Base station and method for synchronizing clock thereof
RU2529015C2 (ru) * 2010-06-11 2014-09-27 Нэт Инсайт Интеллекчуал Пропэти Аб Узел и система для синхронной сети
US8472579B2 (en) 2010-07-28 2013-06-25 Adc Telecommunications, Inc. Distributed digital reference clock
US8619755B2 (en) * 2010-09-10 2013-12-31 Broadcom Corporation Systems and methods for providing a dual-master mode in a synchronous ethernet environment
EP2719138B1 (en) * 2011-06-09 2020-05-20 CommScope Technologies LLC Distributed antenna system interface for processing digital signals in a standardized format
US11125850B2 (en) * 2011-08-03 2021-09-21 Polte Corporation Systems and methods for determining a timing offset of emitter antennas in a wireless network
US9301267B2 (en) * 2012-08-01 2016-03-29 Broadcom Corporation Radio over Ethernet
EP2789107B1 (en) 2012-08-09 2017-02-15 Axell Wireless Ltd. A digital capacity centric distributed antenna system
WO2014146274A1 (en) * 2013-03-21 2014-09-25 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus for implementing clock holdover
US9787457B2 (en) * 2013-10-07 2017-10-10 Commscope Technologies Llc Systems and methods for integrating asynchronous signals in distributed antenna system with direct digital interface to base station
US9313300B2 (en) * 2013-11-07 2016-04-12 Integrated Device Technology, Inc. Methods and apparatuses for a unified compression framework of baseband signals
CA3238603A1 (en) * 2014-03-18 2015-09-18 Smartrek Technologies Inc. Mesh network system and techniques
US9521636B2 (en) * 2014-04-22 2016-12-13 Nxp Usa, Inc. Synchronization circuitry, common public radio interface enable device, and a method of synchronizing a synchronized clock signal of a second transceiver to a clock of a first transceiver
EP3245777B1 (en) * 2015-01-13 2021-04-28 RANIOT Technologies Oy A base station and a method thereto
CN107548567B (zh) * 2015-05-21 2020-10-27 安德鲁无线系统有限公司 在电信系统中同步多输入/多输出信号
WO2017034869A1 (en) * 2015-08-21 2017-03-02 Linear Technology Corporation Multiple access point wireless mesh network
JP2017103610A (ja) * 2015-12-01 2017-06-08 富士通株式会社 伝送装置およびユニット
US9973292B2 (en) * 2016-04-01 2018-05-15 Khalifa University Of Science, Technology And Research Methods and systems for estimating offset and skew using linear programming
US10250375B2 (en) * 2016-09-22 2019-04-02 Qualcomm Incorporated Clock synchronization
WO2018153828A1 (en) * 2017-02-21 2018-08-30 Maven Wireless Sweden Ab Distributed antenna systems for multi-operator networks
CN110710250A (zh) * 2017-04-03 2020-01-17 瑞典爱立信有限公司 限制小区重新选择中所需要的波束测量的方法
US10772060B2 (en) * 2017-04-20 2020-09-08 Huawei Technologies Co., Ltd. Remote radio head equipped with user equipment terminal capability
US10236891B1 (en) * 2017-09-21 2019-03-19 Synopsys, Inc. Lock time measurement of clock and data recovery circuit
US10805811B2 (en) * 2017-12-18 2020-10-13 Commscope Technologies Llc Synchronization and fault management in a distributed antenna system
WO2019156603A1 (en) * 2018-02-09 2019-08-15 Telefonaktiebolaget Lm Ericsson (Publ) A method, apparatus and system for determining a position of a wireless device
US10530512B2 (en) * 2018-04-27 2020-01-07 Arris Enterprises Llc Timing synchronization over cable networks

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020075382A (ko) * 1999-12-30 2002-10-04 선 마이크로시스템즈, 인코포레이티드 컴퓨터 시스템에서 복수의 장치에 복수의 클록 신호를분배하기 위한 부호화된 클록
US20080259826A1 (en) * 2001-01-19 2008-10-23 Raze Technologies, Inc. System for coordination of communication within and between cells in a wireless access system and method of operation
EP1713290B1 (en) * 2005-01-12 2010-03-03 Huawei Technologies Co., Ltd. Distributed base station system, networking method and baseband unit
KR20140132362A (ko) * 2012-03-07 2014-11-17 인텔 코포레이션 블레이드 및 랙 서버용 별도의 단일 클록 소스를 사용하는 스케일러블 공통 기준 클록킹 아키텍처
CN205029787U (zh) * 2015-10-10 2016-02-10 杭州海康威视数字技术股份有限公司 监控系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4068658A4 (en) * 2019-11-29 2023-12-27 SOLiD, INC. CLOCK SYNCHRONIZATION METHOD FOR COMMUNICATION NETWORK AND COMMUNICATION NETWORK USING SAME

Also Published As

Publication number Publication date
KR102586562B1 (ko) 2023-10-11
EP3651387A1 (en) 2020-05-13
KR20210008468A (ko) 2021-01-22
EP3651387A4 (en) 2021-03-17
US11785564B2 (en) 2023-10-10
US11206625B2 (en) 2021-12-21
US20200169975A1 (en) 2020-05-28
US20220078732A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
WO2018199461A1 (ko) 무선 중계 장치 및 그 동작 방법
WO2016171298A1 (ko) 분산 안테나 시스템
WO2019226012A1 (ko) 클럭 동기화를 수행하는 통신 노드 및 통신 시스템
WO2020004808A1 (ko) 무선 통신 시스템에서 데이터를 송수신하는 방법 및 이를 위한 장치
WO2010095871A2 (ko) 중계기의 신호 송수신 방법 및 그 방법을 이용하는 중계기
WO2021066511A1 (en) Capability coordination for mobility with daps
WO2017010831A1 (ko) Tvws 및 위성 백홀 기반의 백팩형 이동기지국 시스템 및 방법
WO2020091533A1 (en) Method for transmitting control signaling in relay network, configuration method and device
WO2018004278A1 (ko) 이중 연결 상태에서 데이터를 송수신하는 방법 및 그 장치
EP2229749A2 (en) Method for multiple tdd systems coexistence
WO2014065632A1 (en) Method and device for managing security key for communication authentication of subscriber station used in cooperative communication of multiple base station in radio communication system
WO2017115925A1 (ko) 메인 유닛 및 이를 포함하는 분산 안테나 시스템
WO2016171297A1 (ko) 분산 안테나 시스템 및 이의 리모트 장치
WO2019245339A1 (ko) 이동 통신 시스템에서 기지국 노드 간 패킷 복제 동작 동기화 방법 및 장치
WO2021177775A1 (ko) 무선 통신 시스템에서 iab 노드가 mt 동작 및 du 동작을 수행하는 방법 및 이를 위한 장치
WO2014071582A1 (zh) 一种多输入多输出微波系统的天线调整方法及装置
CN105580454A (zh) 一种用户设备的同步方法及用户设备
WO2019059638A1 (ko) 릴레이 노드의 데이터 처리 방법 및 그 장치
WO2019226032A1 (ko) 재구성 가능한 프레임 구조를 이용하는 분산 안테나 시스템 및 이의 동작 방법
WO2014112715A1 (ko) 근거리 무선 통신을 통해 무선 패킷을 수신하는 방법, 휴대형 단말기 및 근거리 무선 통신 시스템
WO2015046811A1 (ko) 다운링크 harq-ack 타이밍 설정 방법 및 이를 위한 장치
WO2019088794A1 (ko) 무선 통신 시스템에서 데이터를 전송하기 위한 방법 및 이를 위한 장치
WO2015002342A1 (ko) 다중 utp 펨토 분산 중계 장치 및 방법
WO2015002343A1 (ko) 시간 지연 미세조정 utp 펨토 분산 중계 장치 및 방법
WO2010074424A2 (en) Method of supporting a multicast and broadcast service in wireless access system supporting relay

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19808312

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019808312

Country of ref document: EP

Effective date: 20200205

NENP Non-entry into the national phase

Ref country code: DE