KR102586562B1 - 클럭 동기화를 수행하는 통신 노드 및 통신 시스템 - Google Patents

클럭 동기화를 수행하는 통신 노드 및 통신 시스템 Download PDF

Info

Publication number
KR102586562B1
KR102586562B1 KR1020207027474A KR20207027474A KR102586562B1 KR 102586562 B1 KR102586562 B1 KR 102586562B1 KR 1020207027474 A KR1020207027474 A KR 1020207027474A KR 20207027474 A KR20207027474 A KR 20207027474A KR 102586562 B1 KR102586562 B1 KR 102586562B1
Authority
KR
South Korea
Prior art keywords
communication
clock
communication system
signal
synchronization
Prior art date
Application number
KR1020207027474A
Other languages
English (en)
Other versions
KR20210008468A (ko
Inventor
권동희
Original Assignee
주식회사 쏠리드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 쏠리드 filed Critical 주식회사 쏠리드
Publication of KR20210008468A publication Critical patent/KR20210008468A/ko
Application granted granted Critical
Publication of KR102586562B1 publication Critical patent/KR102586562B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/001—Synchronization between nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0644—External master-clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0673—Clock or time synchronisation among packet nodes using intermediate nodes, e.g. modification of a received timestamp before further transmission to the next packet node, e.g. including internal delay time or residence time into the packet
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/08—Access point devices
    • H04W88/085—Access point devices with remote components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명의 실시 예에 따른 통신 시스템은, 상기 통신 시스템의 외부에 위치한 외부 클럭 소스(external clock source)로부터 제공된 외부 클럭에 기초하여, 상기 통신 시스템 내의 통신 노드들 각각에 포함된 구성들의 동기화에 사용되는 복수의 시스템 클럭 신호들을 생성하는 클럭 생성기 및 생성된 상기 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호를 상기 통신 시스템의 말단 통신 노드와 통신적으로 연결된 스몰셀로 전송하는 물리 계층을 포함한다.

Description

클럭 동기화를 수행하는 통신 노드 및 통신 시스템
본 발명은 클럭 동기화를 수행하는 통신 노드 및 통신 시스템에 관한 것으로, 보다 상세하게는 외부 클럭 소스(external clock source)로부터 제공된 외부 클럭을 이용하여 복수의 시스템 클럭 신호들을 생성하고 생성된 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호에 기초하여 말단 통신 노드와 스몰셀 간에 송수신되는 통신 신호의 동기를 제어할 수 있는 통신 노드 및 통신 시스템에 관한 것이다.
분산 안테나 시스템(Distributed Antenna System(DAS))은 복수의 안테나를 공간적으로 분산시켜 통신 음영지역이 발생하는 문제나 특정 지역에 높은 트래픽이 집중되는 문제 등을 해결할 수 있는 시스템이다.
분산 안테나 시스템은 기지국 신호가 도달되기 어려운 음역 지역에서도 통신 서비스를 제공할 수 있도록, 빌딩 내부, 터널, 지하철 등에 설치되고 있으며, 경기장, 대형 시설물 및 서비스 수요가 많은 장소 등에서도 원활한 통신 서비스 제공을 위해 이용된다.
최근 분산 안테나 시스템에서는 RF 신호의 전송뿐 아니라 이더넷 데이터 또는 IP(Internet Protocol) 데이터의 전송에 대한 요구도 증가하고 있다.
본 발명이 이루고자 하는 기술적 과제는 외부 클럭 소스로부터 제공된 외부 클럭을 이용하여 복수의 시스템 클럭 신호들을 생성하고 생성된 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호에 기초하여 말단 통신 노드와 스몰셀 간에 송수신되는 통신 신호의 동기를 제어할 수 있는 통신 노드 및 통신 시스템을 제공하는 것이다.
본 발명의 일 실시 예에 따른 통신 시스템은 상기 통신 시스템의 외부에 위치한 외부 클럭 소스(external clock source)로부터 제공된 외부 클럭에 기초하여, 상기 통신 시스템 내의 통신 노드들 각각에 포함된 구성들의 동기화에 사용되는 복수의 시스템 클럭 신호들을 생성하는 클럭 생성기; 및 생성된 상기 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호를 상기 통신 시스템의 말단 통신 노드와 통신적으로 연결된 스몰셀로 전송하는 물리 계층을 포함할 수 있다.
일부 실시 예에서, 상기 통신 시스템은, 아날로그 RF 신호 및 기저대역 디지털 신호 중 적어도 어느 하나와, 이더넷 데이터 및 IP 데이터 중 적어도 어느 하나를 함께 중계할 수 있다.
일부 실시 예에서, 상기 기저대역 디지털 신호는, CPRI(Common Public Radio Interface), OBSAI (Open Baseband Remote Radiohead Interface), ORI　(Open Radio Interface), 및 eCPRI 중 어느 하나의 규격에 따른 디지털 신호일 수 있다.
일부 실시 예에서, 상기 물리 계층은 이더넷 물리 계층으로 구성되며, 상기 어느 하나의 시스템 클럭 신호는 동기화된 이더넷(synchronous Ethernet(SyncE)) 규격에 따라 상기 스몰셀로 전송될 수 있다.
일부 실시 예에서, 상기 외부 클럭 소스는, 상기 통신 시스템의 외부에 위치하여 통신적으로 연결된 PRS(Primary Reference Source), PRC(Primary Reference Clock), SSU(Synchronization Supply Unit), SASE(Stand-Alone Synchronization Equipment), BITS(Building Integrated Timing Supply), SEC(SDH Equipment Clock), 기지국, 또는 GPS 장치 중 어느 하나일 수 있다.
일부 실시 예에서, 상기 복수의 시스템 클럭 신호들은, 상기 통신 시스템 내의 상기 통신 노드들에 포함된 RF 처리 파트의 동기화에 공통적으로 사용되는 제1시스템 클럭 신호, 상기 통신 노드들에 포함된 이더넷 처리 파트의 동기화에 공통적으로 사용되는 제2시스템 클럭 신호, 상기 통신 노드들에 포함된 메인 처리 파트의 동기화에 공통적으로 사용되는 제3시스템 클럭 신호, 및 상기 통신 노드들에 포함된 물리 계층 송수신기의 동기화에 공통적으로 사용되는 제4시스템 클럭 신호 중 적어도 어느 하나를 포함할 수 있다.
일부 실시 예에서, 상기 복수의 시스템 클럭 신호들 각각은, 서로 다른 주파수의 클럭 신호일 수 있다.
일부 실시 예에서, 상기 통신 시스템 내의 상기 통신 노드들 각각은, 광 링크를 통하여 연결될 수 있다.
일부 실시 예에서, 상기 복수의 시스템 클럭 신호들 중에서 상기 어느 하나의 시스템 클럭 신호는, 상기 제2시스템 클럭 신호와 동일한 주파수의 시스템 클럭 신호일 수 있다.
일부 실시 예에서, 상기 통신 시스템의 상기 말단 통신 노드는, 리모트 장치(remote devce)일 수 있다.
일부 실시 예에서, 상기 외부 클럭은, 상기 통신 시스템 내의 헤드엔드 장치를 통하여 수신될 수 있다.
일부 실시 예에서, 상기 클럭 생성기는, 상기 통신 시스템의 상기 말단 통신 노드에 포함되며, 상기 외부 클럭에 기초하여 동기화된 후 상기 헤드엔드 장치로부터 전송되어 상기 말단 통신 노드에서 수신된 통신 신호로부터 복원된 클럭을 이용하여 상기 복수의 시스템 클럭 신호들을 생성할 수 있다.
일부 실시 예에서, 상기 외부 클럭은, 상기 통신 시스템 내의 상기 말단 통신 노드에서 직접 수신될 수 있다.
일부 실시 예에서, 상기 클럭 생성기는, 상기 통신 시스템의 상기 말단 통신 노드에 포함되며, 상기 직접 수신된 상기 외부 클럭에 기초하여 상기 복수의 시스템 클럭 신호들을 생성할 수 있다.
본 발명의 일 실시 예에 따른 통신 노드는 상기 통신 노드의 외부에 위치한 외부 클럭 소스로부터 제공된 외부 클럭 또는 상기 외부 클럭에 기초하여 동기화되어 수신된 통신 신호에 기초하여, 상기 통신 노드에 포함된 구성들의 동기화에 사용되는 복수의 시스템 클럭 신호들을 생성하는 클럭 생성기; 및 생성된 상기 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호를 상기 통신 노드와 통신적으로 연결된 스몰셀로 전송하는 물리 계층을 포함할 수 있다.
본 발명의 실시 예에 따른 방법과 장치는 외부 클럭 소스로부터 제공된 외부 클럭을 이용하여 복수의 시스템 클럭 신호들을 생성하고 생성된 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호에 기초하여 말단 통신 노드와 스몰셀 간에 송수신되는 통신 신호의 동기를 효과적으로 제어할 수 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일 실시 예에 따른 통신 시스템의 블록도이다.
도 2는 도 1에 도시된 헤드엔드 장치의 일 실시 예에 따른 블록도이다.
도 3은 도 1에 도시된 확장 장치의 일 실시 예에 따른 블록도이다.
도 4는 도 1에 도시된 리모트 장치의 일 실시 예에 따른 블록도이다.
본 발명의 기술적 사상은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 이를 상세히 설명하고자 한다. 그러나, 이는 본 발명의 기술적 사상을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 기술적 사상의 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명의 기술적 사상을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다.
또한, 본 명세서에서, 일 구성요소가 다른 구성요소와 "연결된다" 거나 "접속된다" 등으로 언급된 때에는, 상기 일 구성요소가 상기 다른 구성요소와 직접 연결되거나 또는 직접 접속될 수도 있지만, 특별히 반대되는 기재가 존재하지 않는 이상, 중간에 또 다른 구성요소를 매개하여 연결되거나 또는 접속될 수도 있다고 이해되어야 할 것이다.
또한, 본 명세서에 기재된 "~부", "~기", "~자", "~모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 프로세서(Processor), 마이크로 프로세서(Micro Processer), 마이크로 컨트롤러(Micro Controller), CPU(Central Processing Unit), GPU(Graphics Processing Unit), APU(Accelerate Processor Unit), DSP(Drive Signal Processor), ASIC(Application Specific Integrated Circuit), FPGA(Field Programmable Gate Array) 등과 같은 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있으며, 적어도 하나의 기능이나 동작의 처리에 필요한 데이터를 저장하는 메모리(memory)와 결합되는 형태로 구현될 수도 있다.
그리고 본 명세서에서의 구성부들에 대한 구분은 각 구성부가 담당하는 주기능 별로 구분한 것에 불과함을 명확히 하고자 한다. 즉, 이하에서 설명할 2개 이상의 구성부가 하나의 구성부로 합쳐지거나 또는 하나의 구성부가 보다 세분화된 기능별로 2개 이상으로 분화되어 구비될 수도 있다. 그리고 이하에서 설명할 구성부 각각은 자신이 담당하는 주기능 이외에도 다른 구성부가 담당하는 기능 중 일부 또는 전부의 기능을 추가적으로 수행할 수도 있으며, 구성부 각각이 담당하는 주기능 중 일부 기능이 다른 구성부에 의해 전담되어 수행될 수도 있음은 물론이다.
본 발명의 기술적 사상에 의한 일 실시예에 따른 분산 안테나 시스템은 음성 통신과 데이터 통신을 높은 품질과 무결절(seamless access)하게 전달하는 인 빌딩 서비스를 위한 커버리지 시스템이다. 또한, 다수의 대역 내에서 서비스하고 있는 아날로그 및 디지털 전화 시스템을 적어도 하나의 안테나로 서비스하기 위한 시스템이다.
본 발명의 기술적 사상에 의한 일 실시예에 따른 분산 안테나 시스템은 건물 내의 열악한 전파환경을 개선하고, 약한(poor) 수신 신호강도(Received Signal Strength Indication, RSSI) 및 이동 단말기의 총체적 수신감도인 Ec/Io(chip energy/others interference)를 개선하며, 건물의 구석까지 이동통신을 서비스하여, 통신 서비스 사용자가 건물 내의 어느 곳에서도 자유롭게 통화할 수 있게 한다.
본 발명의 기술적 사상에 의한 일 실시예에 따른 분산 안테나 시스템은, 전 세계적으로 사용하는 이동통신 규격을 지원할 수 있다. 예를 들면, 상기 분산 안테나 시스템은 초단파(Very High Frequency, VHF), 극초단파(Ultra High Frequency, UHF), 700MHz, 800MHz, 850MHz, 900MHz, 1900MHz, 2100MHz 대역, 2600MHz 대역 등의 주파수와 FDD 방식의 서비스뿐만 아니라 TDD 방식의 서비스를 지원할 수 있다. 그리고, 상기 분산 안테나 시스템은 아날로그의 대표적인 이동통신서비스(Advanced Mobile Phone Service, AMPS)와 디지털의 시분할다중접속(Time-Division Multiplexing Access, TDMA), 코드분할다중접속(Code Division Multiple Access, CDMA), 비동기식 CDMA(Wideband Code Division Multiple Access, WCDMA), 고속하향패킷접속(High Speed Downlink Packet Access, HSDPA), 롱텀에볼루션(Long Term Evolution, LTE), 롱텀에볼루션 어드밴스드(Long Term Evolution Advanced, LTE-A), 5G 등 다수의 이동통신 규격을 지원할 수 있다.
이하, 본 발명의 기술적 사상에 따른 실시 예들을 차례로 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 통신 시스템의 블록도이다.
도 1에서는 설명의 편의를 위하여 본 발명의 실시 예에 따른 통신 시스템(200)을 통하여 통신 신호를 주고 받는 기지국(100-1), IP 네트워크(100-2), 및 복수의 스몰셀들(small cells, 300a~300d)과, 통신 시스템(200)을 관리하기 위한 NMS(Network Management Server 또는 Network Management System; 400)가 함께 도시된다.
본 발명의 실시 예에 따른 통신 시스템(200)은 분산 안테나 시스템(Distributed Antenna System(DAS))으로 일컬어질 수도 있다.
도 1을 참조하면, 통신 시스템(200)은 기지국(Base Transceiver Station(BTS), 100-1) 및 IP 네트워크(100-2)와 통신적으로 연결되며 헤드엔드 노드(headend node)를 구성하는 헤드엔드 장치(210), 확장 노드(extension node)를 구성하는 확장 장치들(220a, 220b), 및 리모트 노드(remote node)를 구성하며 타 리모트 노드와 연결되거나 원격의 각 서비스 위치에 배치되어 사용자 단말과 통신적으로 연결되는 복수의 리모트 장치들(220a, 220b, 220c, 220d), 을 포함할 수 있다.
실시 예에 따라, 통신 시스템(200)은 아날로그 RF 신호 및 기저대역 디지털 신호 중 적어도 어느 하나와, 이더넷 데이터 및 IP 데이터 중 적어도 어느 하나를 함께 중계할 수 있다.
실시 예에 따라, 기지국(100-1)은 통신 시스템(200)에 의해 중계되는 아날로그 RF 신호 또는 기저대역 디지털 신호의 신호 소스일 수 있다.
예컨대, 기저대역 디지털 신호는 CPRI(Common Public Radio Interface), OBSAI (Open Baseband Remote Radiohead Interface), ORI　(Open Radio Interface), 및 eCPRI 중 어느 하나의 규격에 따른 디지털 신호일 수 있다.
실시 예에 따라, 통신 시스템(200)은 기지국(100-1) 또는 IP 네트워크(100-2)의 일부 구성을 포함하거나 기지국(100-1) 또는 IP 네트워크(100-2)의 일부 기능을 수행할 수도 있다.
실시 예에 따라, 기지국(100-1)은 복수 개로 구성될 수 있다.
한편, 도 1은 통신 시스템(200)의 토폴로지의 일 예를 도시한 것이며, 통신 시스템(200)은 설치 영역 및 적용 분야(예를 들어, 인빌딩(In-Building), 지하철(Subway), 병원(Hospital), 경기장(Stadium) 등)의 특수성을 고려하여 다양한 변형이 가능하다. 예컨대, 헤드엔드 장치(210), 확장 장치(220a, 220b), 및 리모트 장치(230a, 230b, 230c, 230d)의 개수와 이들 상호 간의 상/하위 단의 연결 관계가 도 1과 상이해질 수 있다.
본 명세서에서 '통신 시스템의 말단 통신 노드'는 통신 시스템 내에서 통신 신호를 최후에 처리하여 전달하는 노드를 의미할 수 있다.
실시 예에 따라, 통신 시스템(200)에서 확장 장치(220a, 220b)는 설치 필요한 리모트 장치의 개수에 비해 헤드엔드 장치(210)의 브랜치 수가 제한적인 경우 활용될 수 있다.
통신 시스템(200) 내의 각 노드 및 그 기능에 대하여 더 상세히 설명하면, 우선 헤드엔드 장치(210)는 기지국(100-1) 및 IP 네트워크(100-2)와의 인터페이스 역할을 수행할 수 있다.
실시 예에 따라, 헤드엔드 장치(210)는 복수의 기지국들과 연결될 수도 있다.
실시 예에 따라, 헤드엔드 장치(210)는 메인 헤드엔드 장치와 서브 헤드엔드 장치로 구현되어 특정 사업자의 서비스 주파수 대역 별 또는 각 섹터 별 기지국과 연결될 수 있으며, 경우에 따라 메인 헤드엔드 장치는 서브 헤드엔드 장치에 의해 커버리지(coverage)를 보완할 수도 있다.
헤드엔드 장치(210)는 기지국(100-1)으로부터 수신되는 아날로그 RF 신호 및 기저대역 디지털 신호 중 적어도 어느 하나와, IP 네트워크(100-2)로부터 수신되는 이더넷 데이터 및 IP 데이터 중 적어도 어느 하나를 선택적으로 확장 장치(220a) 또는 리모트 장치(230a)로 전달할 수 있다.
실시 예에 따라, 헤드엔드 장치(210)는 기지국(100-1)으로부터 수신되는 아날로그 RF 신호 및 기저대역 디지털 신호 중 적어도 어느 하나와, IP 네트워크(100-2)로부터 수신되는 이더넷 데이터 및 IP 데이터 중 적어도 어느 하나를 결합하여 결합된 신호를 확장 장치(220a) 또는 리모트 장치(230a)로 전달할 수 있다.
다른 실시 예에 따라, 헤드엔드 장치(210)는 기지국(100-1)으로부터 기저대역 신호를 직접 수신하여 처리할 수도 있다.
헤드엔드 장치(210)의 세부적인 구조 및 동작에 대해서는 도 2를 참조하여 후술하도록 한다.
확장 장치(220a)는 전달받은 신호를 확장 장치(220a)와 연결된 리모트 장치(230c)로 전달할 수 있다.
확장 장치(220b)는 리모트 장치(230a)의 일단에 연결되며, 다운링크(downlink) 통신에서 헤드엔드 장치(210)로부터 전달된 신호를 리모트 장치(230a)를 통하여 수신할 수 있다. 이 때, 확장 장치(220b)는 수신된 신호를 확장 장치(220b)의 후단에 연결된 리모트 장치(230d)로 다시 전달할 수 있다.
리모트 장치(230a, 230b, 230c, 230d) 각각은 전달받은 신호에 포함된 아날로그 RF 신호 또는 기저대역 디지털 신호를 주파수 대역 별로 분리하고 증폭하여 전송하는 등의 신호 처리를 수행할 수 있다. 이에 따라 각 리모트 장치(230a, 230b, 230c, 230d)는 서비스 안테나(도시 생략)를 통해서 자신의 서비스 커버리지 내의 사용자 단말로 기지국 신호를 전송할 수 있다.
리모트 장치(230a, 230b, 230c, 230d) 각각은 전달받은 신호에 포함된 이더넷 데이터 또는 IP 데이터를 통신적으로 연결된 스몰셀들(300a, 300b, 300c, 300d) 각각으로 전송할 수 있다.
리모트 장치(230a, 230b, 230c, 230d) 각각은 이더넷 데이터 또는 IP 데이터와 함께, 통신 시스템(200) 내에서 사용되는 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호를 스몰셀들(300a, 300b, 300c, 300d)로 전송할 수 있다.
실시 예에 따라, 리모트 장치(230a)와 리모트 장치(230b) 간, 리모트 장치(230c)와 리모트 장치(230c) 간에는 광 링크(optical link) 또는 RF 케이블을 통하여 연결될 수 있으며, 필요에 따라 다수의 리모트 장치들이 캐스케이드(casecade) 구조로 연결될 수 있다.
헤드엔드 장치(210)의 하위단에서 헤드엔드 장치(210), 확장 장치(220a, 220b), 및 리모트 장치(230a, 230b, 230c, 230d) 상호 간은 광 링크를 통해 상호 연결될 수 있으나, 각 노드 간의 신호 전송 매체(signal transport medium)나 통신 방식은 이와 다른 다양한 변형이 가능할 수 있다.
예를 들어, 헤드엔드 장치(210)와 확장 장치(220a) 사이, 헤드엔드 장치(210)와 일부 리모트 장치(230a) 사이, 확장 장치(220a, 220b)와 다른 일부 리모트 장치(230c, 230d) 사이 중 적어도 하나는 광 링크 외에 RF 케이블, 트위스트 케이블, UTP 케이블 등을 통해서 연결되는 방식으로도 구현될 수 있다.
따라서, 통신 시스템(200)에서 헤드엔드 장치(210), 확장 장치(220a, 220b), 및 리모트 장치(220a, 220b, 220c, 220d)는 전광 변환/광전 변환을 통해 광 타입의 신호를 송수신하기 위한 광 트랜스시버 모듈을 포함할 수 있고, 단일의 광 케이블로 노드 간 연결되는 경우에는 WDM(Wavelength Division Multiplexing) 소자를 포함할 수 있다.
리모트 장치들(230a, 230b, 230c, 230d) 각각의 후단에는 스몰셀들(300a, 300b, 300c, 300d) 각각이 통신적으로 연결될 수 있다.
실시 예에 따라, 리모트 장치들(230a, 230b, 230c, 230d) 각각과 스몰셀들(300a, 300b, 300c, 300d) 각각은 동기화된 이더넷(synchronous Ethernet(SyncE)) 규격에 따라 통신할 수 있다.
본 명세서에서 '스몰셀'이라 함은 소형기지국을 폭넓게 의미할 수 있으며, 소출력 기지국 장비, 피코셀, 펨토셀, 메트로셀 등 좁은 범위를 커버하는 셀을 통칭할 수 있고, Wi-Fi 등의 이종 통신을 함께 지원할 수 있다.
이러한 통신 시스템(200)은 네트워크를 통해 외부의 관리 장치(도시 생략), 예를 들어 NMS(Network Management Server 또는 Network Management System; 300), NOC(Network Operation Center; 미도시) 등과 연결될 수 있다. 이에 따라 관리자는 원격에서 통신 시스템(200)의 각 노드의 상태 및 문제를 모니터링하고, 원격에서 각 노드의 동작을 제어할 수 있다.
도 2는 도 1에 도시된 헤드엔드 장치의 일 실시 예에 따른 블록도이다.
도 1과 도 2를 참조하면, 헤드엔드 장치(210)는 RF 처리 파트(2110), 메인 처리 파트(2120), 물리 계층 송신기(2131), 물리 계층 수신기(2132), 이더넷 처리 파트(2140), 로컬 클럭(2151), 클럭 스위치(2153), 및 클럭 생성기(2154)를 포함할 수 있다.
RF 처리 파트(2110)는 기지국(100-1)과 송수신하는 RF 신호 또는 RF 신호에 기초하여 생성된 신호(아날로그 신호 또는 디지털 신호)를 처리하는 파트이다.
실시 예에 따라, RF 처리 파트(2110)는 기지국(100-1)과 아날로그 RF 신호 또는 기저대역 디지털 신호를 송수신할 수 있다.
RF 처리 파트(2110)는 수신기(2111), 제1인터페이스 회로(2112), 아날로그-디지털 컨버터(2113), 디지털-아날로그 컨버터(2114), 제2인터페이스 회로(2115), 송신기(2116), 및 동기 제어기(2117)를 포함할 수 있다.
다운링크 통신에서, 수신기(2110)는 기지국(100-1)으로부터 송신된 다운링크 신호를 수신하여 제1인터페이스 회로(2112)로 전달할 수 있다.
제1인터페이스 회로(2112)는 수신기(2110)로부터 전달된 다운링크 신호를 인터페이싱할 수 있다. 실시 예에 따라, 제1인터페이스 회로(2112)는 전달된 다운링크 신호의 파워를 조절하거나, 주파수를 다운 컨버팅하는 등 다운링크 신호를 통신 시스템(210) 내에서 처리할 수 있도록 인터페이싱할 수 있다.
아날로그-디지털 컨버터(2113)는 제1인터페이스 회로(2112)를 통하여 인터페이싱된 다운링크 신호를 아날로그-디지털 변환하여 디지털 신호를 출력할 수 있다.
실시 예에 따라, 수신기(2111)가 기지국(100-1)으로부터 디지털 신호를 수신한 경우에, 아날로그-디지털 컨버터(2113)는 RF 처리 파트(2110)에 포함되지 않을 수 있다.
업링크 통신에서, 디지털-아날로그 컨버터(2114)는 업링크 신호를 디지털-아날로그 변환하여 아날로그 신호를 출력할 수 있다.
실시 예에 따라, 송신기(2116)가 기지국(100-1)으로 디지털 신호를 송신하는 경우에, 디지털-아날로그 컨버터(2114)는 RF 처리 파트(2110)에 포함되지 않을 수 있다.
제2인터페이스 회로(2115)는 디지털-아날로그 컨버터(2114)에 의해 출력된 업링크 신호를 인터페이싱할 수 있다. 실시 예에 따라, 제2인터페이스 회로(2115)는 전달된 업링크 신호의 파워를 조절하거나, 주파수를 업 컨버팅하는 등 기지국(100-1)으로 송신할 수 있는 형태로 처리할 수 있다.
송신기(2116)는 제2인터페이스 회로(2115)에 의해 인터페이싱된 업링크 신호를 기지국(100-1)으로 송신할 수 있다.
동기 제어기(2117)는 클럭 생성기(2154)로부터 생성된 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호에 기초하여, RF 처리 파트 내(2110)의 각 구성들(2111~2116)의 동기(synchronization)를 제어할 수 있다.
메인 처리 파트(2120)는 헤드엔드 장치(210)를 통해 전달되는 서로 다른 타입의 신호들이 결합되어 전송되는 업링크 신호를 분배 또는 분기시키거나, 서로 다른 타입의 다운링크 신호들을 선택 또는 결합하여 전송시키는 파트이다.
메인 처리 파트(2120)는 멀티플렉서(2121), 버퍼(2122), 복원 회로(2123), 디멀티플렉서(2124), 및 동기 제어기(2125)를 포함할 수 있다.
다운링크 통신에서, 멀티플렉서(2121)는 서로 다른 타입의 다운링크 신호들을 수신하고 수신된 다운링크 신호들 중의 어느 하나를 선택하여 출력할 수 있다.
실시 예에 따라, 멀티플렉서(2121)는 그 용어에도 불구하고, 서로 다른 타입의 다운링크 신호들을 결합하여 결합된 다운링크 신호를 출력할 수 있다.
실시 예에 따라, 서로 다른 타입의 다운링크 신호들은 RF 처리 파트(2110)로부터 전송되는 다운링크 신호와 이더넷 처리 파트(2140)로부터 전송되는 다운링크 신호를 포함할 수 있다.
버퍼(2122)는 멀티플렉서(2121)로부터 출력된 다운링크 신호를 버퍼링하여 출력할 수 있다.
실시 예에 따라, 버퍼(2122)는 팬 아웃(fan out) 버퍼로 구현될 수 있다.
업링크 통신에서, 복원 회로(2123)는 물리 계층 수신기(2132)으로부터 수신된 업링크 신호에 포함되어 있는 클럭 신호와 데이터를 복원할 수 있다.
디멀티플렉서(2124)는 복원 회로(2123)를 통하여 전송된 업링크 신호에 포함된 서로 다른 타입의 업링크 신호들을 분배 또는 분기하여, 분배 또는 분기된 업링크 신호들 각각을 RF 처리 파트(2110)와 이더넷 처리 파트(2140) 각각으로 전송할 수 있다.
동기 제어기(2125)는 클럭 생성기(2154)로부터 생성된 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호에 기초하여, 메인 처리 파트 내(2120)의 각 구성들(2121~2124)의 동기를 제어할 수 있다.
물리 계층 송신기(2131)는 메인 처리 파트(2120)에 의해 처리되어 출력된 다운링크 신호와 클럭 생성기(2154)에 의해 생성된 시스템 클럭 신호를 수신할 수 있다. 예컨대, 상기 시스템 클럭 신호는 물리 계층 송수신기의 동기화에 공통적으로 사용되는 클럭 신호일 수 있다.
물리 계층 송신기(2131)는 수신된 다운링크 신호를 수신된 시스템 클럭 신호를 이용하여 동기화하여 헤드엔드 장치(210)의 외부로 송신할 수 있다. 물리 계층 송신기(2131)로부터 출력되는 신호는 헤드엔드 장치(210)에 연결된 리모트 장치(230a) 또는 확장 장치(220a)로 전송될 수 있다.
물리 계층 수신기(2132)는 헤드엔드 장치(210)로 수신된 업링크 신호와 클럭 생성기(2154)에 의해 생성된 시스템 클럭 신호를 수신할 수 있다. 예컨대, 상기 시스템 클럭 신호는 물리 계층 송수신기의 동기화에 공통적으로 사용되는 클럭 신호일 수 있다.
물리 계층 수신기(2132)는 수신된 업링크 신호를 수신된 시스템 클럭 신호를 이용하여 동기화하여 메인 처리 파트(2120)로 송신할 수 있다.
이더넷 처리 파트(2140)는 IP 네트워크(100-2)과 송수신하는 이더넷 데이터 또는 IP 데이터, 또는 가공된 이더넷 데이터 또는 가공된 IP 데이터를 처리하는 파트이다.
이더넷 처리 파트(2140)는 이더넷 물리 계층(2141), 이더넷 스위치(2142), 및 동기 제어기(2143)를 포함할 수 있다.
이더넷 물리 계층(2141)은 IP 네트워크(100-2)와 송수신하는 이더넷 데이터 또는 IP 데이터를 인터페이싱할 수 있다.
이더넷 스위치(2142)는 이더넷 처리 파트(2140)의 다운링크 통신 또는 업링크 통신에서의 신호 경로를 스위칭할 수 있다.
다운링크 통신에서, 이더넷 스위치(2142)는 이더넷 물리 계층(2141)으로부터 수신된 이더넷 데이터 또는 IP 데이터를 메인 처리 파트(2120)로 전송할 수 있다.
업링크 통신에서, 이더넷 스위치(2142)는 메인 처리 파트(2120)로부터 전송된 이더넷 데이터 또는 IP 데이터를 이더넷 물리 계층(2141)으로 전송할 수 있다.
동기 제어기(2143)는 클럭 생성기(2154)로부터 생성된 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호에 기초하여, 이더넷 처리 파트 내(2140)의 각 구성들(2141~2142)의 동기를 제어할 수 있다.
로컬 클럭(2151)은 헤드엔드 장치(210) 내에서 자체적으로 클럭을 생성할 수 있다. 실시 예에 따라, 로컬 클럭(2151)은 발진회로와 크리스탈(crystal)의 조합, 또는 로컬 오실레이터(oscillator)를 포함하여 구현될 수 있다.
외부 클럭 소스(2152)는 헤드엔드 장치(210)의 외부 또는 통신 시스템(200)의 외부에 위치하여 헤드엔드 장치(210)와 통신적으로 연결될 수 있으며, 외부 클럭을 제공할 수 있다.
실시 예에 따라, 외부 클럭 소스(2152)는 PRS(Primary Reference Source), PRC(Primary Reference Clock), SSU(Synchronization Supply Unit), SASE(Stand-Alone Synchronization Equipment), BITS(Building Integrated Timing Supply), SEC(SDH Equipment Clock), 기지국, 또는 GPS 장치 중 어느 하나로 구현될 수 있다.
클럭 스위치(2153)는 로컬 클럭(2151)에 의해 생성된 내부 클럭 신호와 외부 클럭 소스(2152)로부터 입력된 외부 클럭 신호 중의 어느 하나를 선택하여 클럭 생성기(2154)로 전달할 수 있다.
실시 예에 따라, 클럭 스위치(2153)는 기본적으로 외부 클럭 소스(2152)로부터 입력된 외부 클럭 신호를 클럭 생성기(2154)로 전달하되, 동기 손실이 발생된 경우에 로컬 클럭(2151)에 의해 생성된 내부 클럭 신호를 클럭 생성기(2154)로 전달할 수 있다.
클럭 생성기는 클럭 스위치(2153)으로부터 전달된 내부 클럭 신호 또는 외부 클럭 신호에 기초하여 통신 시스템(200) 내의 통신 노드들 각각에 포함된 구성들의 동기화에 사용되는 복수의 시스템 클럭 신호들을 생성할 수 있다.
실시 예에 따라, 상기 복수의 시스템 클럭 신호들은, RF 처리 파트(예컨대, 2110)의 동기화에 공통적으로 사용되는 제1시스템 클럭 신호, 이더넷 처리 파트(예컨대, 2140)의 동기화에 공통적으로 사용되는 제2시스템 클럭 신호, 메인 처리 파트(예컨대, 2120)의 동기화에 공통적으로 사용되는 제3시스템 클럭 신호, 및 물리 계층 송수신기(예컨대, 2131, 2132)의 동기화에 공통적으로 사용되는 제4시스템 클럭 신호 중 적어도 어느 하나를 포함할 수 있다,
실시 예에 따라, 제1시스템 클럭 신호, 제2시스템 클럭 신호, 제3시스템 클럭 신호, 및 제4시스템 클럭 신호 각각은 서로 다른 주파수의 클럭 신호일 수 있다.
도 3은 도 1에 도시된 확장 장치의 일 실시 예에 따른 블록도이다.
도 1 내지 도 3을 참조하면, 확장 장치(220a)는 상위 물리 계층 송수신기(2201), 메인 프로세서(2202), 복수의 하위 물리 계층 송수신기들(2203-1~2203-n), 복원 회로(2204), 로컬 클럭(2205), 클럭 스위치(2206), 및 클럭 생성기(2207)를 포함할 수 있다.
상위 물리 계층 송수신기(2201)는 물리 계층을 통하여 헤드엔드 장치(210)와 업링크 신호 또는 다운링크 신호를 송수신할 수 있다.
실시 예에 따라, 상위 물리 계층 송수신기(2201)는 클럭 생성기(2207)에 의해 생성된 시스템 클럭 신호에 업링크 신호 또는 다운링크 신호를 동기화하여 헤드엔드 장치(210)와 송수신할 수 있다.
실시 예에 따라, 상기 시스템 클럭 신호는 물리 계층 송수신기(예컨대, 도 2의 2131, 2132)의 동기화에 공통적으로 사용되는 클럭 신호일 수 있다.
상위단에 리모트 장치(230a)가 연결된 확장 장치(230a)의 경우, 상위 물리 계층 송수신기(2201)는 물리 계층을 통하여 리모트 장치(230a)와 업링크 신호 또는 다운링크 신호를 송수신할 수 있다.
메인 프로세서(2202)는 확장 장치(220a) 내의 전반적인 신호 처리를 수행할 수 있다. 메인 프로세서(2202)는 상위단으로부터 전송되는 다운링크 신호를 복수의 하위 물리 계층 송수신기들(2203-1~2203-n)로 분배하거나, 복수의 하위 물리 계층 송수신기들(2203-1~2203-n)을 통하여 전송되는 업링크 신호들을 결합 또는 스위칭하여 상위 물리 계층 송수신기(2201)로 전송할 수 있다.
실시 예에 따라, 메인 프로세서(2202)는 클럭 생성기(2207)로부터 생성된 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호에 기초하여, 메인 프로세서(2202)의 동기를 제어할 수 있다.
예컨대, 상기 시스템 클럭 신호는 메인 처리 파트(예컨대, 도 2의 2120)의 동기화에 공통적으로 사용되는 클럭 신호일 수 있다.
복수의 하위 물리 계층 송수신기들(2203-1~2203-n) 각각은 확장 장치(220a)의 하위 단에 연결된 리모트 장치들(예컨대, 230c) 각각과 연결될 수 있으며, 물리 계층을 통하여 연결된 리모트 장치들(예컨대, 230c) 각각과 업링크 신호 또는 다운링크 신호를 송수신할 수 있다.
실시 예에 따라, 복수의 하위 물리 계층 송수신기들(2203-1~2203-n) 각각은 클럭 생성기(2207)에 의해 생성된 시스템 클럭 신호에 업링크 신호 또는 다운링크 신호를 동기화하여, 연결된 리모트 장치들(예컨대, 230c) 각각과 송수신할 수 있다.
실시 예에 따라, 상기 시스템 클럭 신호는 물리 계층 송수신기(예컨대, 도 2의 2131, 2132)의 동기화에 공통적으로 사용되는 클럭 신호일 수 있다.
복원 회로(2204)는 상위 물리 계층 송수신기(2201)로부터 수신된 다운링크 신호 또는 업링크 신호에 포함되어 있는 클럭 신호와 데이터를 복원할 수 있다.
로컬 클럭(2205)은 확장 장치(220a) 내에서 자체적으로 클럭을 생성할 수 있다. 실시 예에 따라, 로컬 클럭(2205)은 발진회로와 크리스탈의 조합, 또는 로컬 오실레이터를 포함하여 구현될 수 있다.
클럭 스위치(2206)는 로컬 클럭(2205)에 의해 생성된 내부 클럭 신호와 복원 회로(2204)에 의해 복원된 클럭 신호 중의 어느 하나를 선택하여 클럭 생성기(2207)로 전달할 수 있다.
실시 예에 따라, 클럭 스위치(2206)는 기본적으로 복원 회로(2204)에 의해 복원된 클럭 신호를 클럭 생성기(2207)로 전달하되, 동기 손실이 발생된 경우에 로컬 클럭(2205)에 의해 생성된 내부 클럭 신호를 클럭 생성기(2207)로 전달할 수 있다.
클럭 생성기(2207)는 클럭 스위치(2206)으로부터 전달된 내부 클럭 신호 또는 복원된 클럭 신호에 기초하여 확장 장치(220a) 내의 구성들의 동기화에 사용되는 복수의 시스템 클럭 신호들을 생성할 수 있다.
실시 예에 따라, 상기 복수의 시스템 클럭 신호들은, 메인 처리 파트(예컨대, 도 2의 2120 또는 도 3의 2202)의 동기화에 공통적으로 사용되는 제3시스템 클럭 신호, 및 물리 계층 송수신기(예컨대, 도 2의 2131, 2132 또는 도 3의 2201, 2203-1~2203-n)의 동기화에 공통적으로 사용되는 제4시스템 클럭 신호 중 적어도 어느 하나를 포함할 수 있다,
도 1에 도시된 확장 유닛(220b)은 도 3에 도시된 확장 유닛(220a)과 실질적으로 동일한 구조로 구현될 수 있으며, 양단에 신호를 송수신하는 대상에 상응하는 구성만 변경될 수 있다.
도 4는 도 1에 도시된 리모트 장치의 일 실시 예에 따른 블록도이다.
도 1 내지 도 4를 참조하면, 리모트 장치(230c)는 상위 물리 계층 송수신기(2301), 메인 프로세서(2302), 하위 물리 계층 송수신기(2303), RF 처리 파트(2310), 안테나(2320), 이더넷 물리 계층(2330), 복원 회로(2342), 로컬 클럭(2343), 클럭 스위치(2344), 클럭 생성기(2346), 및 타이밍 컨트롤러(2347)를 포함할 수 있다.
상위 물리 계층 송수신기(2301)는 물리 계층을 통하여 확장 장치(220a)와 업링크 신호 또는 다운링크 신호를 송수신할 수 있다.
실시 예에 따라, 상위 물리 계층 송수신기(2301)는 클럭 생성기(2346)에 의해 생성된 시스템 클럭 신호에 업링크 신호 또는 다운링크 신호를 동기화하여 확장 장치(220a)와 송수신할 수 있다.
실시 예에 따라, 상기 시스템 클럭 신호는 물리 계층 송수신기(예컨대, 도 2의 2131, 2132 또는 도 3의 2201, 2203-1~2203-n)의 동기화에 공통적으로 사용되는 클럭 신호일 수 있다.
메인 프로세서(2302)는 리모트 장치(230c) 내의 전반적인 신호 처리를 수행할 수 있다.
메인 프로세서(2302)는 상위단으로부터 전송되는 다운링크 신호를 하위 물리 계층 송수신기(2303), RF 처리 파트(2310), 및 이더넷 물리 계층(2330) 각각으로 분배하거나, 전송되는 업링크 신호들을 결합 또는 스위칭하여 상위 물리 계층 송수신기(2301)로 전송할 수 있다.
실시 예에 따라, 메인 프로세서(2302)는 클럭 생성기(2348)로부터 생성된 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호에 기초하여, 메인 프로세서(2302)의 동기를 제어할 수 있다.
예컨대, 상기 시스템 클럭 신호는 메인 처리 파트(예컨대, 도 2의 2120 또는 도 3의 2202)의 동기화에 공통적으로 사용되는 클럭 신호일 수 있다.
하위 물리 계층 송수신기(2303)는 리모트 장치(230c)의 하위 단에 리모트 장치(미도시)가 직렬 연결(daisy chained) 연결된 경우에 포함될 수 있으며, 물리 계층을 통하여 연결된 리모트 장치와 업링크 신호 또는 다운링크 신호를 송수신할 수 있다.
RF 처리 파트(2310)는 다운링크 통신에서 메인 프로세서(2302)로부터 분배된 RF 신호(또는 디지털화된 RF 신호)를 처리하여 안테나(2320)를 통하여 단말들로 송신하거나, 업링크 통신에서 단말들로부터 수신된 RF 신호를 처리하여 메인 프로세서(2302)로 전달할 수 있다.
실시 예에 따라, RF 처리 파트(2310)는 안테나(2320)를 통하여 단말들과 RF 신호를 송수신할 수 있다.
RF 처리 파트(2310)는 디지털-아날로그 컨버터(2311), 제1인터페이스 회로(2312), RF 송신기(2313), RF 수신기(2314), 제2인터페이스 회로(2315), 아날로그-디지털 컨버터(2316), 및 동기 제어기(2317)를 포함할 수 있다.
다운링크 통신에서 디지털-아날로그 컨버터(2311)는 메인 프로세서(2302)로부터 전달된 디지털 다운링크 신호를 아날로그 다운링크 신호로 변환하여 출력할 수 있다.
제1인터페이스 회로(2312)는 디지털-아날로그 컨버터(2311)로부터 출력된 아날로그 다운링크 신호를 인터페이싱할 수 있다. 실시 예에 따라, 제1인터페이스 회로(2312)는 전달된 아날로그 다운링크 신호의 파워를 조절하거나, 주파수를 업 컨버팅하는 등 다운링크 신호를 안테나(2320)를 통하여 송신할 수 있도록 처리할 수 있다.
RF 송신기(2313)는 안테나(2320)를 통하여 다운링크 신호를 RF 신호 형태로 송신할 수 있다.
업링크 통신에서, RF 수신기(2314)는 안테나(2320)를 통하여 업링크 신호를 RF 신호 형태로 수신할 수 있다.
제2인터페이스 회로(2315)는 RF 수신기(2314)로부터 출력된 아날로그 업링크 신호를 인터페이싱할 수 있다. 실시 예에 따라, 제2인터페이스 회로(2315)는 전달된 아날로그 다운링크 신호의 파워를 조절하거나, 주파수를 다운 컨버팅하는 등 업링크 신호를 통신 시스템(210) 내에서 처리할 수 있도록 인터페이싱할 수 있다.
아날로그-디지털 컨버터(2316)는 제2인터페이스 회로(2315)로부터 출력된 아날로그 업링크 신호를 디지털 업링크 신호로 변환하여 출력할 수 있다.
동기 제어기(2317)는 클럭 생성기(2346)로부터 생성된 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호에 기초하여, RF 처리 파트 내(2310)의 각 구성들(2311~2316)의 동기를 제어할 수 있다.
예컨대, 상기 시스템 클럭 신호는 RF 처리 파트(예컨대, 도 2의 2110)의 동기화에 공통적으로 사용되는 클럭 신호일 수 있다.
이더넷 물리 계층 송수신기(2330)는 다운링크 통신에서 메인 프로세서(2302)로부터 분배된 이더넷 데이터(또는 IP 데이터)를 처리하여 스몰셀(300c)을 통하여 단말들로 송신하거나, 업링크 통신에서 단말들로부터 스몰셀(300c)을 통하여 수신된 이더넷 데이터(또는 IP 데이터)를 처리하여 메인 프로세서(2302)로 전달할 수 있다.
이더넷 물리 계층 송수신기(2330)는 클럭 생성기(2346)로부터 생성된 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호에 기초하여, 타이밍 컨트롤러(2347)의 제어 하에서 동기화될 수 있다.
실시 예에 따라, 이더넷 물리 계층 송수신기(2330)는 클럭 생성기(2346)에 의해 생성된 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호를 연결된 스몰셀(예컨대, 300c)로 전송할 수 있다.
예컨대, 상기 시스템 클럭 신호는 이더넷 처리 파트(예컨대, 도 2의 2140)의 동기화에 공통적으로 사용되는 클럭 신호일 수 있다.
실시 예에 따라, 이더넷 물리 계층 송수신기(2330)는 상기 어느 하나의 시스템 클럭 신호를 동기화된 이더넷(synchronous Ethernet(SyncE)) 규격에 따라 스몰셀(예컨대, 300c)로 전송할 수 있다.
복원 회로(2342)는 상위 물리 계층 송수신기(2301)로부터 수신된 다운링크 신호 또는 업링크 신호에 포함되어 있는 클럭 신호와 데이터를 복원할 수 있다.
로컬 클럭(2343)은 리모트 장치(230c) 내에서 자체적으로 클럭을 생성할 수 있다. 실시 예에 따라, 로컬 클럭(2343)은 발진회로와 크리스탈의 조합, 또는 로컬 오실레이터를 포함하여 구현될 수 있다.
클럭 스위치(2344)는 로컬 클럭(2343)에 의해 생성된 내부 클럭 신호와 복원 회로(2342)에 의해 복원된 클럭 신호 중의 어느 하나를 선택하여 클럭 생성기(2346)로 전달할 수 있다.
실시 예에 따라, 클럭 스위치(2344)는 기본적으로 복원 회로(2342)에 의해 복원된 클럭 신호를 클럭 생성기(2346)로 전달하되, 동기 손실이 발생된 경우에 로컬 클럭(2343)에 의해 생성된 내부 클럭 신호를 클럭 생성기(2346)로 전달할 수 있다.
클럭 생성기(2346)는 클럭 스위치(2344)으로부터 전달된 내부 클럭 신호 또는 복원된 클럭 신호에 기초하여 리모트 장치(230c) 내의 구성들의 동기화에 사용되는 복수의 시스템 클럭 신호들을 생성할 수 있다.
실시 예에 따라, 상기 복수의 시스템 클럭 신호들은, RF 처리 파트(예컨대, 도 2의 2110 또는 도 4의 2310)의 동기화에 공통적으로 사용되는 제1시스템 클럭 신호, 이더넷 처리 파트(예컨대, 도 2의 2140 또는 도 4의 2330)의 동기화에 공통적으로 사용되는 제2시스템 클럭 신호, 메인 처리 파트(예컨대, 도 2의 2120 또는 도 3의 2202 또는 도 4의 2302)의 동기화에 공통적으로 사용되는 제3시스템 클럭 신호, 및 물리 계층 송수신기(예컨대, 도 2의 2131, 2132 또는 도 3의 2201, 2203-1~2203-n 또는 도 4의 2301, 2303)의 동기화에 공통적으로 사용되는 제4시스템 클럭 신호 중 적어도 어느 하나를 포함할 수 있다,
도 1에 도시된 리모트 장치(230a~d)은 도 3에 도시된 리모트 장치(230c)과 실질적으로 동일한 구조로 구현될 수 있으며, 양단에 신호를 송수신하는 대상에 상응하는 구성만 변경될 수 있다.
이상, 본 발명을 바람직한 실시 예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시 예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.

Claims (15)

  1. 통신 시스템에 있어서,
    상기 통신 시스템의 외부에 위치한 외부 클럭 소스(external clock source)로부터 제공된 외부 클럭에 기초하여, 상기 통신 시스템 내의 통신 노드들 각각에 포함된 구성들의 동기화에 사용되는 복수의 시스템 클럭 신호들을 생성하는 클럭 생성기; 및
    생성된 상기 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호를 상기 통신 시스템의 말단 통신 노드와 통신적으로 연결된 스몰셀로 전송하는 물리 계층을 포함하는, 통신 시스템.
  2. 제1항에 있어서,
    상기 통신 시스템은,
    아날로그 RF 신호 및 기저대역 디지털 신호 중 적어도 어느 하나와, 이더넷 데이터 및 IP 데이터 중 적어도 어느 하나를 함께 중계할 수 있는, 통신 시스템.
  3. 제2항에 있어서,
    상기 기저대역 디지털 신호는,
    CPRI(Common Public Radio Interface), OBSAI (Open Baseband Remote Radiohead Interface), ORI　(Open Radio Interface), 및 eCPRI 중 어느 하나의 규격에 따른 디지털 신호인, 통신 시스템.
  4. 제1항에 있어서,
    상기 물리 계층은 이더넷 물리 계층으로 구성되며,
    상기 어느 하나의 시스템 클럭 신호는 동기화된 이더넷(synchronous Ethernet(SyncE)) 규격에 따라 상기 스몰셀로 전송되는, 통신 시스템
  5. 제1항에 있어서,
    상기 외부 클럭 소스는,
    상기 통신 시스템의 외부에 위치하여 통신적으로 연결된 PRS(Primary Reference Source), PRC(Primary Reference Clock), SSU(Synchronization Supply Unit), SASE(Stand-Alone Synchronization Equipment), BITS(Building Integrated Timing Supply), SEC(SDH Equipment Clock), 기지국, 또는 GPS 장치 중 어느 하나인, 통신 시스템.
  6. 제1항에 있어서,
    상기 복수의 시스템 클럭 신호들은,
    상기 통신 시스템 내의 상기 통신 노드들에 포함된 RF 처리 파트의 동기화에 공통적으로 사용되는 제1시스템 클럭 신호, 상기 통신 노드들에 포함된 이더넷 처리 파트의 동기화에 공통적으로 사용되는 제2시스템 클럭 신호, 상기 통신 노드들에 포함된 메인 처리 파트의 동기화에 공통적으로 사용되는 제3시스템 클럭 신호, 및 상기 통신 노드들에 포함된 물리 계층 송수신기의 동기화에 공통적으로 사용되는 제4시스템 클럭 신호 중 적어도 어느 하나를 포함하는, 통신 시스템.
  7. 제6항에 있어서,
    상기 복수의 시스템 클럭 신호들 각각은,
    서로 다른 주파수의 클럭 신호인, 통신 시스템.
  8. 제6항에 있어서,
    상기 통신 시스템 내의 상기 통신 노드들 각각은,
    광 링크를 통하여 연결되는, 통신 시스템.
  9. 제6항에 있어서,
    상기 복수의 시스템 클럭 신호들 중에서 상기 어느 하나의 시스템 클럭 신호는,
    상기 제2시스템 클럭 신호와 동일한 주파수의 시스템 클럭 신호인, 통신 시스템.
  10. 제1항에 있어서,
    상기 통신 시스템의 상기 말단 통신 노드는, 리모트 장치(remote devce)인, 통신 시스템.
  11. 제1항에 있어서,
    상기 외부 클럭은,
    상기 통신 시스템 내의 헤드엔드 장치를 통하여 수신되는, 통신 시스템.
  12. 제11항에 있어서,
    상기 클럭 생성기는,
    상기 통신 시스템의 상기 말단 통신 노드에 포함되며, 상기 외부 클럭에 기초하여 동기화된 후 상기 헤드엔드 장치로부터 전송되어 상기 말단 통신 노드에서 수신된 통신 신호로부터 복원된 클럭을 이용하여 상기 복수의 시스템 클럭 신호들을 생성하는, 통신 시스템.
  13. 제1항에 있어서,
    상기 외부 클럭은,
    상기 통신 시스템 내의 상기 말단 통신 노드에서 직접 수신되는, 통신 시스템.
  14. 제13항에 있어서,
    상기 클럭 생성기는,
    상기 통신 시스템의 상기 말단 통신 노드에 포함되며, 상기 직접 수신된 상기 외부 클럭에 기초하여 상기 복수의 시스템 클럭 신호들을 생성하는, 통신 시스템.
  15. 통신 노드에 있어서,
    상기 통신 노드의 외부에 위치한 외부 클럭 소스로부터 제공된 외부 클럭 또는 상기 외부 클럭에 기초하여 동기화되어 수신된 통신 신호에 기초하여, 상기 통신 노드에 포함된 구성들의 동기화에 사용되는 복수의 시스템 클럭 신호들을 생성하는 클럭 생성기; 및
    생성된 상기 복수의 시스템 클럭 신호들 중에서 어느 하나의 시스템 클럭 신호를 상기 통신 노드와 통신적으로 연결된 스몰셀로 전송하는 물리 계층을 포함하는, 통신 노드.
KR1020207027474A 2018-05-25 2019-05-24 클럭 동기화를 수행하는 통신 노드 및 통신 시스템 KR102586562B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20180059644 2018-05-25
KR1020180059644 2018-05-25
PCT/KR2019/006255 WO2019226012A1 (ko) 2018-05-25 2019-05-24 클럭 동기화를 수행하는 통신 노드 및 통신 시스템

Publications (2)

Publication Number Publication Date
KR20210008468A KR20210008468A (ko) 2021-01-22
KR102586562B1 true KR102586562B1 (ko) 2023-10-11

Family

ID=68617342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207027474A KR102586562B1 (ko) 2018-05-25 2019-05-24 클럭 동기화를 수행하는 통신 노드 및 통신 시스템

Country Status (4)

Country Link
US (2) US11206625B2 (ko)
EP (1) EP3651387A4 (ko)
KR (1) KR102586562B1 (ko)
WO (1) WO2019226012A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210067766A (ko) * 2019-11-29 2021-06-08 주식회사 쏠리드 통신 네트워크의 클럭 동기화 방법 및 이를 이용하는 통신 네트워크
KR20230138738A (ko) 2022-03-24 2023-10-05 주식회사 이노와이어리스 다중 동기 소스를 이용한 스몰셀 동기 시스템 및 그 제어 방법
US20240015419A1 (en) * 2022-07-11 2024-01-11 Mellanox Technologies, Ltd. Synchronization of optically switched networks

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007529926A (ja) 2005-01-12 2007-10-25 ▲ホア▼▲ウェイ▼技術有限公司 分離型基地局システム、ネットワーク組織化方法、およびベースバンドユニット
US20140036903A1 (en) 2012-08-01 2014-02-06 Broadcom Corporation Radio Over Ethernet

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6904110B2 (en) * 1997-07-31 2005-06-07 Francois Trans Channel equalization system and method
US6614862B1 (en) * 1999-12-30 2003-09-02 Sun Microsystems, Inc. Encoded clocks to distribute multiple clock signals to multiple devices in a computer system
US7346347B2 (en) * 2001-01-19 2008-03-18 Raze Technologies, Inc. Apparatus, and an associated method, for providing WLAN service in a fixed wireless access communication system
US8165169B2 (en) * 2008-12-02 2012-04-24 Adc Telecommunications, Inc. Clock priority chain level systems and methods
WO2011088150A2 (en) 2010-01-12 2011-07-21 Vitesse Semiconductor Corporation Method for switching master/slave timing in a 1000base-t link without traffic disruption
EP2579678B1 (en) * 2010-05-31 2018-02-28 Huawei Technologies Co., Ltd. Base station and method for synchronizing clock thereof
CN102934379B (zh) * 2010-06-11 2017-05-24 网络洞察力知识产权公司 用于同步网络的节点和系统
US8472579B2 (en) * 2010-07-28 2013-06-25 Adc Telecommunications, Inc. Distributed digital reference clock
US8619755B2 (en) 2010-09-10 2013-12-31 Broadcom Corporation Systems and methods for providing a dual-master mode in a synchronous ethernet environment
EP2719138B1 (en) * 2011-06-09 2020-05-20 CommScope Technologies LLC Distributed antenna system interface for processing digital signals in a standardized format
US11125850B2 (en) * 2011-08-03 2021-09-21 Polte Corporation Systems and methods for determining a timing offset of emitter antennas in a wireless network
DE112012005991T5 (de) * 2012-03-07 2015-01-29 Intel Corporation Skalierbare gemeinsame Referenztaktungsarchitektur unter Verwendung einer getrennten, einzigen Taktquelle für Blade- und Rack-Server
US9179321B2 (en) * 2012-08-09 2015-11-03 Axell Wireless Ltd. Digital capacity centric distributed antenna system
EP2976851B1 (en) * 2013-03-21 2019-11-13 Telefonaktiebolaget LM Ericsson (publ) Method and apparatus for implementing clock holdover
US9787457B2 (en) * 2013-10-07 2017-10-10 Commscope Technologies Llc Systems and methods for integrating asynchronous signals in distributed antenna system with direct digital interface to base station
US9313300B2 (en) * 2013-11-07 2016-04-12 Integrated Device Technology, Inc. Methods and apparatuses for a unified compression framework of baseband signals
CA2856027A1 (en) * 2014-03-18 2015-09-18 Smartrek Technologies Inc. Mesh network system and techniques
US9521636B2 (en) * 2014-04-22 2016-12-13 Nxp Usa, Inc. Synchronization circuitry, common public radio interface enable device, and a method of synchronizing a synchronized clock signal of a second transceiver to a clock of a first transceiver
WO2016113469A1 (en) * 2015-01-13 2016-07-21 Aalto-Korkeakoulusäätiö A base station and a method thereto
EP3298834B1 (en) * 2015-05-21 2022-03-09 Andrew Wireless Systems GmbH Synchronizing multiple-input/multiple-output signals in a telecommunication system
EP3338493A1 (en) * 2015-08-21 2018-06-27 Linear Technology Corporation Multiple access point wireless mesh network
CN205029787U (zh) * 2015-10-10 2016-02-10 杭州海康威视数字技术股份有限公司 监控系统
JP2017103610A (ja) * 2015-12-01 2017-06-08 富士通株式会社 伝送装置およびユニット
US9973292B2 (en) * 2016-04-01 2018-05-15 Khalifa University Of Science, Technology And Research Methods and systems for estimating offset and skew using linear programming
US10250375B2 (en) * 2016-09-22 2019-04-02 Qualcomm Incorporated Clock synchronization
AU2018223124B2 (en) * 2017-02-21 2021-12-23 Maven Wireless Sweden Ab Distributed antenna systems for multi-operator networks
WO2018185662A1 (en) * 2017-04-03 2018-10-11 Telefonaktiebolaget Lm Ericsson (Publ) Method of limiting needed beam measurement in cell re-selection
US10772060B2 (en) * 2017-04-20 2020-09-08 Huawei Technologies Co., Ltd. Remote radio head equipped with user equipment terminal capability
US10236891B1 (en) * 2017-09-21 2019-03-19 Synopsys, Inc. Lock time measurement of clock and data recovery circuit
CN111373691A (zh) * 2017-12-18 2020-07-03 康普技术有限责任公司 分布式天线系统中的同步与故障管理
US11445469B2 (en) * 2018-02-09 2022-09-13 Telefonaktiebolaget Lm Ericsson (Publ) Method, apparatus and system for determining a position of a wireless device
US10530512B2 (en) * 2018-04-27 2020-01-07 Arris Enterprises Llc Timing synchronization over cable networks

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007529926A (ja) 2005-01-12 2007-10-25 ▲ホア▼▲ウェイ▼技術有限公司 分離型基地局システム、ネットワーク組織化方法、およびベースバンドユニット
US20140036903A1 (en) 2012-08-01 2014-02-06 Broadcom Corporation Radio Over Ethernet

Also Published As

Publication number Publication date
EP3651387A1 (en) 2020-05-13
US20200169975A1 (en) 2020-05-28
US11206625B2 (en) 2021-12-21
EP3651387A4 (en) 2021-03-17
US20220078732A1 (en) 2022-03-10
KR20210008468A (ko) 2021-01-22
US11785564B2 (en) 2023-10-10
WO2019226012A1 (ko) 2019-11-28

Similar Documents

Publication Publication Date Title
US10375662B2 (en) Method and apparatus of implementing time synchronization
US10333591B2 (en) Bitrate efficient transport through distributed antenna systems
US11785564B2 (en) Communication node and communication system for performing clock synchronization
US9992757B2 (en) Donor unit, remote unit, and mobile communication base station system having same
EP1900236A1 (en) A mobile communications network with multiple radio units
US11206599B2 (en) Main unit and distributed antenna system including the same
KR101861803B1 (ko) 빌딩 내의 rf 케이블을 공유하는 5g 인빌딩 중계 시스템 및 5g 인빌딩 중계 방법
KR101791636B1 (ko) 기지국 신호 정합 장치, 이를 포함하는 기지국 인터페이스 유닛 및 분산 안테나 시스템
KR20180089162A (ko) 헤드엔드 장치 및 이를 이용한 동기 검출 오류를 복구하는 방법
US10057898B2 (en) Downlink and uplink data multiplexing on widely spaced frequencies in wireless broadband communication system
KR20120057114A (ko) 이동 통신 안테나를 일체로 구비한 액세스 포인트 및 이를 구비한 통합 광 중계 장치
US9794798B2 (en) Leaky repeater access node
KR101771598B1 (ko) 광대역 통신과 근거리 통신을 지원하는 중계 시스템 및 중계 장치
KR102155140B1 (ko) 통신 노드와 이의 동작 방법, 및 이를 포함하는 분산 안테나 시스템
KR102155136B1 (ko) 통신 노드 및 이의 동작 방법
WO2023106344A1 (ja) 光リピータ装置および中継方法
KR20140104489A (ko) 분배된 라디오 헤드를 포함하는 송수신국
CN117915450A (zh) 一种信号处理电路和电子设备
Fujii Special Articles on Introducing the 3.5-GHz Band
KR20200112090A (ko) 통신 노드 및 통신 노드의 동작 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant