WO2019177347A1 - Transistor having non-volatile memory function and method for operating same - Google Patents

Transistor having non-volatile memory function and method for operating same Download PDF

Info

Publication number
WO2019177347A1
WO2019177347A1 PCT/KR2019/002860 KR2019002860W WO2019177347A1 WO 2019177347 A1 WO2019177347 A1 WO 2019177347A1 KR 2019002860 W KR2019002860 W KR 2019002860W WO 2019177347 A1 WO2019177347 A1 WO 2019177347A1
Authority
WO
WIPO (PCT)
Prior art keywords
resistance change
voltage
change layer
region
layer
Prior art date
Application number
PCT/KR2019/002860
Other languages
French (fr)
Korean (ko)
Inventor
유인경
황현상
Original Assignee
포항공과대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교산학협력단 filed Critical 포항공과대학교산학협력단
Publication of WO2019177347A1 publication Critical patent/WO2019177347A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Definitions

  • the present invention relates to a transistor having a nonvolatile memory function and a method of operating the same, and more particularly, to a transistor including a nonvolatile resistance change layer in a channel region and a method of operating the same.
  • Non-volatile memory devices are RAMs whose contents are preserved even when the computer's external power is turned off or lost. NVRAM can be implemented by providing an SRAM with a backup battery or by storing its contents in an EEPROM and restoring it. Some modems use NVRAM to store user-specified phone numbers and modem settings.
  • D-RAM one of the most widely used memories for information and communication devices including computers, is a simple structure composed of one transistor and one capacitor.
  • the transistor opens and closes the inlet of the capacitor.
  • refresh since the charge stored in the capacitor is lost, it must be replenished. This operation is called refresh, and the operation is performed several tens of times per second. However, the refresh has a problem that the power consumption of the DRAM is increased. In addition, DRAM is volatile memory that loses all information when power is turned off.
  • Flash memory currently commercially available as a nonvolatile memory, has the advantage that the information does not disappear even when the power is turned off. This uses a change in threshold voltage as a result of storing or removing charges in the charge storage layer.
  • the charge storage layer may be a floating gate that is a polysilicon layer or a charge trap layer that is a silicon nitride layer.
  • the speed of operation is slow, the number of data read / write iterations is only about 100,000, and it has a high operating voltage of 12V.
  • nonvolatile memory devices having low power consumption and high integration compared to the flash memory devices have been studied.
  • new nonvolatile memory devices include phase change RAMs, magnetic RAMs, and resistance RAMs.
  • the resistance change memory device has a metal-insulator-metal (MIM) structure in which a metal oxide thin film is interposed between metal electrodes, and uses a resistance change that appears in the metal oxide thin film.
  • MIM metal-insulator-metal
  • MOS transistors have a bulk insulated by an insulator in a bulk or semiconductor-on-insulator (SOI) technique that is insulated by a junction.
  • SOI semiconductor-on-insulator
  • memory corresponds to charge accumulation in the transistor, which leads to miniaturization of the DRAM device.
  • the floating gate transistor and the ferroelectric transistor have an information storage function at the gate. Therefore, there is a limitation that the RAM function cannot be used to record information and to delete information, and at least cells must be deleted at the same time when operating as an array.
  • a first object of the present invention is to provide a transistor having a nonvolatile memory function.
  • a third object of the present invention is to provide a method of manufacturing a transistor having the above nonvolatile memory function.
  • the present invention is a substrate; A channel region protruding from the substrate; A source region formed in one layer on the substrate; A drain region facing the source region about the channel region and formed on the other side of the substrate; A gate oxide in contact with said source and drain regions, said gate oxide formed on a side surface of said channel region; A resistance change layer formed inside the channel region and in contact with gate oxides on both sides of the channel region; And a gate electrode covering the gate oxide and the resistance change layer and formed on the channel region.
  • the transistor comprises a planar device structure
  • the channel region has a trapezoidal shape that narrows from the bottom upwards
  • the resistance change layer is formed on top of the channel region, and prevents generation of leakage current.
  • a gate insulator layer may be formed between the plurality of source regions formed on the substrate and between the plurality of drain regions formed on the substrate.
  • the transistor comprises a three-dimensional FinFET device structure, wherein the source region, the channel region and the drain region are formed vertically on the substrate, and the resistance change layer is formed in the channel region, It has the same height as the channel region, it may be formed in a trapezoidal shape narrowing from the top to the bottom.
  • the resistance change layer may be made of a unipolar material, a bipolar material, or a phase change material.
  • a resistance change layer by connecting any one of a source region and a drain region of the transistor to ground and applying a set voltage (V set ), a reset voltage (V reset ), or a read voltage (V read ) to the other.
  • V set set voltage
  • V reset reset voltage
  • V read read voltage
  • the data writing process of step (c) applies a voltage equal to or greater than a set voltage (V set ) to the source region to lower the resistance change layer surface.
  • V set a set voltage
  • the ON state is set to data "1”
  • a voltage of more than the reset voltage (V reset ) is applied to the source region to make the surface of the resistance change layer high resistance.
  • the data writing process of step (c) may be performed by applying a voltage greater than or equal to the set voltage V set to the source region or the drain region.
  • the low-resistance state is changed from the insulator to the resistor to designate a state in which current flows as "1", opposes the region where the set voltage is applied around the channel region, and on the other side of the substrate.
  • the data reading process of step (c) is performed by designating " 0 " and reading the resistance value of the resistance change layer by applying a read voltage V read in the drain region. It can be performed by distinguishing the state of the resistance change layer.
  • the resistance change layer when the resistance change layer is made of a phase change material, a set current I set and a reset current I reset instead of a set voltage V set , a reset voltage V reset , or a read voltage V read .
  • the resistance of the resistance change layer may be changed or the resistance value of the resistance change layer may be read through the read current I read .
  • the channel region of the step (c) may be formed in a trapezoidal shape that narrows from below to upward by etching diagonally both sides of the resistance change layer.
  • an NPN junction semiconductor layer comprising a source region, a channel region and a drain region on the substrate;
  • a method for manufacturing a transistor of a FinFET device structure comprising forming a gate electrode.
  • the resistance change layer of step 3 has the same height as the channel region and may be formed in a trapezoidal shape narrowing from the top to the bottom.
  • the transistor according to the present invention inserts a nonvolatile resistance change layer into a channel region, and then applies a gate voltage and then applies a voltage or a current that may cause a resistance change to a source region. While switching, the transistor itself may have a memory function, and the stored data is not destroyed even when the power supply is cut off by storing data in a channel other than a gate, so that the transistor is useful instead of the conventional memory device (RAM). Can be used.
  • RAM conventional memory device
  • FIG. 1 is a cross-sectional view illustrating a structure of a transistor having a nonvolatile memory function according to an embodiment of the present invention.
  • FIG. 2 is a schematic diagram illustrating a method of operating a transistor when the resistance change layer is a unipolar material in a transistor having a nonvolatile memory function according to an embodiment of the present invention ((a) channel formation, ( b) "1" writing process, (c) "0” writing process, (d) reading process).
  • FIG. 3 is a schematic diagram illustrating a method of operating a transistor when a resistance change layer is a unipolar material in a transistor having a nonvolatile memory function according to another embodiment of the present invention ((a) channel formation, ( b) "1" and "0" writing process, (c) reading process).
  • FIG. 4 is a graph showing voltage-current characteristics when a resistance change layer is a unipolar material in a transistor having a nonvolatile memory function according to an embodiment of the present invention.
  • FIG. 5 illustrates a voltage applied to a resistance change layer for writing, reading, and erasing data when the resistance change layer is a unipolar material in a transistor having a nonvolatile memory function according to an exemplary embodiment of the present invention. An example of a pulse is shown.
  • FIG. 6 is a schematic diagram illustrating a method of operating a transistor when a resistance change layer is a bipolar material in a transistor having a nonvolatile memory function according to an embodiment of the present invention ((a) channel formation, (b) ) "1" recording process, (c) "0” recording process, (d) reading process).
  • FIG. 7 is a schematic diagram illustrating a method of operating a transistor when a resistance change layer is a bipolar material in a transistor having a nonvolatile memory function according to another embodiment of the present invention ((a) channel formation, (b) ) Recording process of "1" and "0", (c) reading process).
  • FIG. 8 is an example of a voltage pulse applied to a resistance change layer for writing and reading data when the resistance change layer is a bipolar material in a transistor having a nonvolatile memory function according to an embodiment of the present invention. ((A) when V set is a positive voltage, (b) when V set is a negative voltage).
  • FIG. 9 is a schematic diagram illustrating a method of operating a transistor in a transistor having a nonvolatile memory function according to an embodiment of the present invention when the resistance change layer is a phase change material ((a) channel formation, (b) " 1 "and” 0 “write process, (c) read process, (d) examples of current pulses applied to the resistive change layer for writing and reading data).
  • the resistance change layer is a phase change material
  • FIG. 10 is a schematic diagram illustrating a method of manufacturing a transistor having a nonvolatile memory function according to an embodiment of the present invention.
  • FIG. 11 is a schematic diagram illustrating a method of manufacturing a transistor having a nonvolatile memory function according to another embodiment of the present invention.
  • FIG. 12 is a schematic diagram illustrating a method of manufacturing a transistor having a nonvolatile memory function according to another embodiment of the present invention.
  • unipolar material means a material having a property of having one polarity of a voltage required when two reversible resistance states cause switching.
  • bipolar material means a material having the property of having two (both) polarities of a voltage required when two reversible resistance states cause switching.
  • FIG. 1 is a cross-sectional view illustrating a structure of a transistor having a nonvolatile memory function according to an embodiment of the present invention.
  • a transistor according to the present invention includes a substrate 100, a source region 200, a drain region 30, a channel region 400, a gate oxide 500, a resistance change layer 600, and a gate electrode. And 700.
  • the transistor of the present invention may include a general field effect (FET) transistor of a planar device structure or a FinFET transistor of a three-dimensional device structure.
  • the substrate 100 may be a semiconductor substrate formed of a semiconductor.
  • the semiconductor for forming the semiconductor substrate include silicon, gallium arsenide, gallium nitride, zinc oxide, indium phosphorus, silicon carbide, and the like, and preferably p-type silicon can be used.
  • substrate is arbitrary, it is usually formed in flat form.
  • the source region 200 and the drain region 300 may be spaced apart from each other by a predetermined distance on the substrate 100.
  • the source region 200 and the drain region 300 may be formed by printing an ink paste containing Al, Mo, Au, Ag, Pt / Pd, Cu, or the like in powder form by printing the ink jet printing method and then firing the same. In addition, it may be formed by printing and then firing the conductive polymer.
  • the source region 200 and the drain region 300 may be formed by stacking a metal such as Al, Mo, Au, Ag, Pt / Pd, Cu in a single layer or a plurality of layers.
  • the source region 200 and the drain region 300 serve as n-type semiconductors and may exist in various shapes. For example, it may exist in a shape deposited on a substrate such as a FET transistor, or in a pin (winged) form vertically extended on a substrate such as a FinFET transistor.
  • the channel region 400 is positioned between the source region 200 and the drain region 300 and has a shape protruding on the substrate.
  • the channel region 400 may have a trapezoidal shape (e.g., upper 7 nm, lower 15 nm) that narrows from the bottom up, as shown in FIG. 1 (a), and as shown in FIG. It may be a P-type semiconductor region of the junction structure.
  • a channel may be formed in the channel region so that electrons may move from the source region 200 to the drain region 300 or from the drain region 300 to the source region 200.
  • the gate oxide 500 is formed on the side surface of the channel region 400.
  • the gate oxide 500 is also formed on the source region 200 and the drain region 300.
  • the gate oxide 500 is disposed between the source region 200 and the drain region 300.
  • a channel is formed along the gate oxide in the electrons to move.
  • a gate insulator 550 layer may be formed between the plurality of source regions 200 formed on the substrate and between the plurality of drain regions 300 formed on the substrate. have.
  • the resistance change layer 600 is positioned in the channel region 400.
  • the resistance change layer functions as a nonvolatile memory according to the applied voltage or current, and the stored data may be preserved without being destroyed even when the power supply is cut off.
  • the resistance change layer 600 may be positioned above the channel region 400 when the channel region 400 has a trapezoidal shape narrowing from the bottom.
  • the resistance change layer 600 may be formed in a trapezoidal shape narrowing from the top to the bottom. have.
  • the resistance change layer 600 contacts the gate oxide 500 formed on the source region 200 and the drain region 300 in the channel region 400, so that the gate oxide 700 may be applied when the gate voltage 700 is applied thereto.
  • 500 serves as a switch that can connect or disconnect the channel formed below.
  • the resistance change layer 600 the resistance changes according to the applied voltage. For example, when a voltage equal to or greater than a set voltage is applied to the resistance change layer 600, the resistance is lowered. Can be called a state. In addition, when a voltage equal to or greater than a reset voltage is applied to the resistance change layer, the resistance increases, and this may be called an OFF state.
  • Such a resistance change layer may be formed of, for example, a transition metal oxide (TMO).
  • the resistance change layer 600 is Ni oxide, Cu oxide, Ti oxide, Co oxide, Hf oxide, Zr oxide, Zn oxide, W oxide, Nb oxide, TiNi oxide, LiNi oxide, Al oxide, InZn oxide , V oxide, SrZr oxide, SrTi oxide, Cr oxide, Fe oxide, Ta oxide, and a mixture thereof.
  • a resistance change material known to have a resistance change characteristic according to voltage / current application such as a multi-component metal oxide such as PCMO and STO, and a solid electrolyte material, may be applied.
  • the resistance change layer 600 may be made of a unipolar material, a bipolar material, or a phase change material.
  • the monopolar material may be used NiO x , TiO x and the like
  • the bipolar material may be used TaO x , TiO x , PCMO, CBRAM and the like
  • the phase change material may be used GTS, but limited to this It doesn't work.
  • the gate electrode 700 covers the gate oxide 500 and the resistance change layer 600, is formed on the channel region 400, and applies a voltage to the gate electrode 700 to apply a voltage region to the channel region. It acts to control the current of the source region 200 and the drain region 300 in the principle that the channel which is a gateway through which electrons or holes flow in the 400.
  • the material of the gate electrode a material used in the art may be used.
  • a metal or a heavily doped polycrystalline silicon may be used.
  • a method of operating a transistor having a nonvolatile memory function provides a 'resistive switching' phenomenon, which exhibits non-volatile characteristics among the various characteristics of oxides seen in a MIM structure (metal / insulator / metal).
  • ReRAM Resistance Random Access Memory
  • This case ReRAM (Resistance Random Access Memory) switching operation is used, which is classified into unipolar (unipolar) material and bipolar (bipolar) material according to the characteristics of the switching operation.
  • the resistive change layer used can have two different resistive states under one voltage, and the state continues to be maintained even when no external power is supplied until the state changes once the switching occurs. State is maintained.
  • This state is generally referred to as a state where the resistance is small, and the state where the resistance is large is called an OFF state, and a memory capable of storing at least one bit of information using two states. .
  • the initial state of the ReRAM begins in the OFF state, i.e., the state where the resistance is high.
  • the resistance is switched to the ON state when the resistance is large, and the behavior at this time is set. V set ).
  • the set process is similar to the dielectric breakdown phenomenon that occurs when a voltage is applied to the insulator layer and exceeds a certain threshold voltage. Breakage occurs at the set voltage, and a conductive filament is locally generated in the insulating layer and turned ON.
  • V reset When the reset voltage (V reset ) is applied in the ON state again and the threshold current flows, the conductive filament is cut off and returns to the OFF state.
  • the conductive filaments appear to have small diameters on the order of tens of nanometers (nm) or less. Therefore, it is understood that when a current flows, high Joule heating occurs, and resistance change occurs through an electrical or chemical reaction accompanying this process.
  • a resistance change layer by connecting any one of a source region and a drain region of the transistor to ground and applying a set voltage (V set ), a reset voltage (V reset ), or a read voltage (V read ) to the other.
  • V set set voltage
  • V reset reset voltage
  • V read read voltage
  • the transistor of the present invention when a voltage equal to or greater than the threshold voltage V th is applied to the gate electrode 700, an area between the source region 200 and the drain region 300 is electrically connected to a region under the gate oxide 500. Channels are formed. However, since the resistance change layer 600 serves as an insulator in the middle of the channel, the channel is not connected. In this state, when a predetermined voltage is applied to the source region 200 or the drain region 300, the resistance state of the resistance change layer 600 may be adjusted or the resistance value of the resistance change layer 600 may be read. For example, when a bipolar material is used as the resistance change layer, when the drain region 300 is connected to ground (0 V) and a set voltage V set is applied to the source region 200, the resistance change layer 600 is applied.
  • the resistance of the resistance change layer 600 may be increased. Depending on the type of the resistance change layer 600, it is possible to have a more various resistance state according to the magnitude of the applied voltage.
  • the read voltage V read is applied to the drain region 300 so low that the resistance change layer 600 does not cause a change in resistance, it is possible to read the current resistance value of the resistance change layer 600.
  • the drain region 300 may be connected to ground, and a set voltage, a reset voltage, or a read voltage may be applied to the source region 200.
  • Specific set, reset and read operations may vary depending on whether the resistance change layer 600 is a unipolar material or a bipolar material.
  • FIGS. 2 and 3 illustrate a method of operating a transistor when a unipolar material is used as the resistance change layer.
  • the resistance change layer is formed in a trapezoidal shape narrowing downward, and when a voltage equal to or greater than the set voltage V set is applied to the source region 200, the channel formed under the gate oxide is applied to the channel formed under the gate oxide.
  • the electrons moved by the bumps do not pass through the resistance change layer 600, but move along the interface of the resistance change layer 600, so that they move downward. Therefore, the narrow bottom portion of the resistance change layer 600 is a hot spot. It is easy to change the property of the resistance change layer because hot spots occur and generate a lot of heat.
  • the horizontal axis represents the voltage V applied to the resistance change layer as a result of applying the voltage to the source region 200 while applying the voltage higher than the threshold voltage V th to the gate 700.
  • the vertical axis represents a current Id flowing between the source region 200 and the drain region 300 according to the voltage V.
  • the first graph G1 indicated by a solid line shows a current-voltage curve that appears when the resistance value of the resistance change layer 600 is relatively low
  • the second graph G2 indicated by a dotted line shows a resistance change layer ( The current-voltage curve appears when the resistance value of 600) becomes relatively high.
  • the current Id changes in proportion to the voltage applied to the resistance change layer 600.
  • the voltage applied to the resistance change layer 600 reaches the first voltage V 1 (V 1 > 0)
  • the resistance of the resistance change layer 600 suddenly increases and the current Id of the resistance change layer 600 is increased. It can be seen that) decreases rapidly.
  • This state of the resistance change layer 600 is maintained until the second voltage V 2 (V 2 > V 1 ) is applied to the resistance change layer 600. That is, while applying voltage to the resistance change layer 600, the resistance of the resistance change layer 600 rapidly increases in the ⁇ V (V 1 to V 2 ) period.
  • the resistance of the resistance change layer 600 is lowered again, and the resistance change layer 600 is lower than the first voltage V 1 .
  • the current Id of the resistance change layer 600 changes in proportion to the applied voltage.
  • the resistance change layer 600 is applied to the resistance change layer 600 by applying a predetermined voltage V1 ⁇ V ⁇ V2 greater than or equal to the first voltage V 1 and less than or equal to the second voltage V 2 .
  • a second resistance value when a voltage smaller than the first voltage (V 1 ) is applied to the resistance change layer 600, the current value according to the second graph (G2) becomes the resistance change layer 600. Can be measured (hereinafter referred to as a second state).
  • the current value measured along the second graph G2 is greater than the current value measured along the first graph G1.
  • the two current values measured may correspond to data "0" and "1" recorded in the resistance change layer 600, respectively.
  • the first state may be a case where data "1” is written in the resistance change layer 600
  • the second state may be a case where data "0” is written in the resistance change layer 600.
  • the first state may be a case where data "0" is written in the resistance change layer 600
  • the second state may be a case where data "1" is written in the resistance change layer 600.
  • Data may be recorded in the resistance change layer 600 by using the voltage-current characteristics of the resistance change layer 600, and the recorded data may be read or erased.
  • V w1 represents a first write voltage pulse applied to the resistance change layer 600 to write data, such as “1”, to the resistance change layer 600.
  • the first write voltage pulse V w1 is a value corresponding to the third voltage V 3 of FIG. 4.
  • the first write voltage pulse V w1 may be a set voltage.
  • V r1 represents a first read voltage pulse applied to the resistance change layer 600 to read data “1” recorded in the resistance change layer 600.
  • the first read voltage pulse V r1 corresponds to a value smaller than the first voltage V 1 of FIG. 4.
  • the resistance change layer 600 is in a low resistance state. This low resistance state is maintained even when a voltage smaller than the first voltage V 1 is applied to the resistance change layer 600. Therefore, as shown in FIG. 5, when the first read voltage pulse V r1 corresponding to a voltage smaller than the first voltage V 1 is applied to the resistance change layer 600, it is measured from the resistance change layer 600. The current value is much larger than the current value measured when the voltage between the first voltage V1 and the second voltage V2 is applied to the resistance change layer 600. Through this result, it can be seen that data “1” is recorded in the resistance change layer 600.
  • V w2 is a second write voltage pulse applied to the resistance change layer 600 in order to write data “0” in the resistance change layer 600.
  • the second write voltage pulse V w2 may be a reset voltage.
  • the second write voltage pulse V w2 corresponds to a voltage between the first voltage V 1 and the second voltage V 2 of FIG. 4. Therefore, the second write voltage pulse V w2 is smaller than the first write voltage pulse V w1 .
  • the resistance of the resistance change layer 600 rapidly increases (see FIG. 4). This high resistance state of the resistance change layer 600 may be maintained even when the voltage pulse applied to the resistance change layer 600 is smaller than the first voltage V 1 (see the second graph G2 of FIG.
  • V r2 represents a second read voltage pulse applied to the resistance change layer 600 to read data “0” from the resistance change layer 600.
  • the second read voltage pulse V r2 is a voltage smaller than the first voltage V 1 and may be a voltage having the same magnitude as the first read voltage pulse V r1 . Therefore, when the second read voltage pulse V r2 is applied to the resistance change layer 600 after the second write voltage pulse V w2 is applied to the resistance change layer 600, it is measured from the resistance change layer 600. The current value to be made becomes much smaller than when reading the above-mentioned data "1".
  • the data recorded in the resistance change layer 600 can be erased by simply applying a voltage pulse whose polarity is opposite to the voltage pulse applied when the data is written.
  • 6 and 7 illustrate a method of operating a transistor in the case of using a bipolar resistive change layer as a resistive change layer.
  • the source region may be used.
  • a channel is formed along the gate oxide 500 between the 200 and the drain region 300.
  • the resistance change layer 600 serves as an insulator in the middle of the channel, the channel is not connected.
  • the voltage of the set voltage V set or higher is applied to the source region 200 to bring the surface of the resistance change layer into a low resistance state.
  • a current flows from the source region to the drain region, and this state is designated as data "1" (ON state).
  • the resistance change layer is formed in a trapezoidal shape narrowing downward, and when a voltage equal to or greater than the set voltage V set is applied to the source region 200, The electrons moving by the formed channel do not pass through the resistance change layer 600, but move along the interface of the resistance change layer 600, so that the electrons move downward. Thus, the narrow bottom portion of the resistance change layer 600 appears. Since a hot spot occurs and a lot of heat is generated, it is easy to change the property of the resistance change layer 600.
  • the set voltage V set may be applied not only in the source region 200 but also in the drain region 300, and may apply a positive voltage or a negative voltage.
  • 6 and 7 illustrate a case where a positive set voltage is applied to a source region as an example.
  • FIG. 8 is an example of a voltage pulse applied to a resistance change layer for writing and reading data when the resistance change layer is a bipolar material in a transistor having a nonvolatile memory function according to an embodiment of the present invention. ((A) when V set is a positive voltage, (b) when V set is a negative voltage).
  • V set when V set is a positive voltage, a voltage V on equal to or greater than V set is applied to turn the resistance change layer into a low resistance state, and OFF.
  • a negative voltage (-V off ) greater than the absolute value of V reset may be applied.
  • V set is a negative voltage (Fig. 8 (b))
  • a negative voltage (-V on ) greater than the absolute value of V set is applied to make it ON.
  • a voltage (V off ) greater than the value of V reset can be applied.
  • V read can be applied.
  • the resistance change layer is made of a phase change material, as shown in FIG. 9, instead of the set voltage V set , the reset voltage V reset , or the read voltage V read , a set current I set and a reset current ( Through the I reset ) or the read current I read , the resistance of the resistance change layer may be changed or the resistance value of the resistance change layer may be read.
  • FIG. 10 is a schematic diagram illustrating a method of manufacturing a transistor having a nonvolatile memory function according to an embodiment of the present invention.
  • step (a) is a step of forming the resistance change layer 600 on the substrate.
  • Examples of substrates usable in the present invention include semiconductor substrates known in the art such as silicon substrates, GaAs substrates, and the like.
  • the semiconductor substrate may have a P type or an N type conductivity in advance.
  • Examples of the impurity for imparting a P-type conductivity type include boron, and examples of impurities for the N-type conductivity type include phosphorus and arsenic.
  • the resistance change layer 600 may be formed by organic nanowire lithography, drop casting, spin coating, dip coating, and e-beam evaporation. , Thermal evaporation, printing, printing, soft lithography, and sputtering may be performed using at least one method selected from, but is not limited thereto.
  • the resistance change layer may be a unipolar material, a bipolar material or a phase change material used in the art, but is not limited thereto.
  • step (b) is to form a diffusion layer for the source region 200 and the drain region 300 into the substrate.
  • impurities are implanted into the substrate 100 through an ion implantation process to form diffusion layers for the source region 200 and the drain region 300.
  • arsenic As an impurity used for formation of a diffusion layer, there are boron etc. when giving a P type conductivity type, and there are arsenic etc. which are phosphorus when giving an N type conductivity type.
  • arsenic is preferably injected into the semiconductor substrate at an acceleration energy of 30 KeV and a dose of 3 ⁇ 10 15 / cm 2 to 5 ⁇ 10 15 / cm 2 to form a diffusion layer.
  • Steps (a) and (b) may be performed in reverse order, as shown in FIG. That is, after (a ') ion implantation, impurities are implanted into the substrate to form a diffusion layer for the source region and the drain region, and then (b') a resistance change layer may be formed on the diffusion layer.
  • step (c) is to form a channel region.
  • both sides of the resistance change layer 600 are etched diagonally to form a trapezoidal channel region 400 narrowing from the bottom upward.
  • the etching may expose the source region 200 and the drain region 300 on the substrate 100.
  • step (d) is to form a gate oxide layer.
  • the gate oxide layer includes, but is not limited to, for example, a silicon oxide film, a silicon nitride film, or a stacked film thereof.
  • the gate oxide layer may be formed using a deposition method or a natural oxidation process, and in one embodiment of the present invention, the surface of the source region, the drain region, and the channel region is oxidized by oxidizing Si on the substrate using the natural oxidation process. SiO 2 gate oxide was formed over the entire substrate.
  • step (e) is to form a gate insulator layer.
  • the gate insulator 550 is formed to prevent the generation of leakage current in addition to the channel formed from the source region to the drain region when voltage is applied from the gate electrode, and masks side surfaces of the source region, the drain region, and the channel region on the substrate. By oxidizing the other parts thickly once again, the insulator layer can be formed so that current does not flow.
  • step (f) is a step of forming the gate electrode 700.
  • the gate electrode material is placed on the channel region including the gate oxide layer 500 and the resistance change layer 600 positioned on the source region 200 and the drain region 300, and the gate electrode material is placed.
  • the gate electrode is patterned to form a gate electrode on at least a portion of the source region 200 and the drain region 300 and the channel region 400 positioned therebetween.
  • the material of the gate electrode 700 includes, for example, silicide with high melting point metals such as polysilicon, Ti and W, a lamination film of these silicides, and a metal film such as Al and Au.
  • the gate electrode 700 when the gate electrode 700 is made of polysilicon, impurities may be implanted to reduce its resistance.
  • the gate electrode 700 preferably has a width wider than at least the channel length in order to prevent the formation of the offset region.
  • the transistor having the nonvolatile memory function of the FinFET structure according to another embodiment of the present invention may be manufactured by the manufacturing method of FIG.
  • an NPN junction semiconductor layer comprising a source region, a channel region and a drain region on the substrate;
  • step 1 is a step of forming an NPN junction semiconductor layer including a source region, a channel region and a drain region on a substrate.
  • the NPN junction semiconductor layer can be formed using a method known in the art.
  • the N-type semiconductor is used as the source region and the drain region, respectively, and the P-type semiconductor may form a channel region thereafter.
  • step 2 is to etch the P-type semiconductor region, which is a channel region, in the NPN junction semiconductor layer to form a trench structure.
  • step 3 is a step of forming a resistance change layer by injecting a resistance change material into the trench.
  • the etching method may use an etching method known in the art, and for example, reactive ion etching or plasma etching may be used.
  • the etching may be performed in a trapezoidal shape narrowing from the top to the bottom in the P-type semiconductor region, and a resistance change layer may be formed by injecting a resistance change material into the etched portion. Therefore, the resistance change layer is also formed in a trapezoidal shape narrowing from the top downward.
  • a method known in the art may be used as the method of injecting the resistance change material.
  • the NPN junction semiconductor layer including the resistance change layer 600 is selectively etched in a portion of the P-type semiconductor region, in which a method used in a conventional semiconductor process may be selected.
  • the photolithography process is performed using an etching mask, and then the trench structure T is formed by reactive ion etching or plasma etching.
  • step 4 is to form the gate oxide layer 500.
  • the gate oxide layer 500 includes, for example, an oxide film (SiO 2 ), a nitride film (Si 3 N 4 ), an oxynitride film (SiON), an aluminum oxide film (Al 2 O 3 ), a hafnium oxide film (HfO 2 ), and a zirconium oxide film (ZrO). 2 ) can be formed using a material having a high dielectric constant such as high k.
  • the gate oxide layer of SiO 2 can be formed by oxidizing Si in the P semiconductor region using a natural oxidation method. have.
  • step 5 is to form the gate electrode 700.
  • the gate electrode 700 is deposited (for example, aluminum (Al), tungsten (W), titanium nitride (TiN), tantalum nitride (TaN) and polysilicon (poly Si), silicon silicide, etc.). ),
  • the gate electrode can be patterned only in a specific region through a photolithography process.
  • the photolithography process may use a photoresist and an etching mask that are conventionally used in a semiconductor process.
  • the gate metal is selectively etched through a reactive ion etching process or a plasma etching process.
  • the portions etched to the sides of the gate metal correspond to the source region and the drain region, respectively, and after the portions are selectively etched, the source region 200 and the drain region 300 may be formed.
  • the transistor according to the present invention inserts the nonvolatile resistance change layer 600 into the channel region 400, and if a voltage or current is applied to the source region after applying the gate voltage, the nonvolatile resistance change layer
  • the transistor itself can have a memory function, and even if the power supply is cut off by storing the data in the channel rather than the gate (gate), the stored data is not destroyed and is preserved, so that the conventional memory device (RAM) It can be useful instead of.
  • the transistor having a nonvolatile memory function and a method of operating the same according to the present invention are related to a transistor having a nonvolatile memory function and can be used as a memory device.

Abstract

The present invention relates to a transistor having a non-volatile memory function and a method for manufacturing same and, more specifically, to a transistor including a non-volatile resistance variable layer in a channel region and a method for manufacturing same. According to the present invention, when a voltage (Vset or Vreset) or a current (Iset or Ireset) capable of causing a resistance change is applied to a source region after a gate voltage is applied, a non-volatile resistance variable layer is switched so that a transistor itself can have a memory function, and by storing data in a channel other than a gate, the stored data is preserved without being lost even if a power supply is interrupted so that the transistor can be usefully used in place of a conventional memory device (RAM).

Description

비휘발성 메모리 기능을 갖는 트랜지스터 및 이의 작동 방법Transistors with Nonvolatile Memory Functions and Their Operation Methods
본 발명은 비휘발성 메모리 기능을 갖는 트랜지스터 및 이의 작동 방법에 관한 것으로, 더욱 상세하게는 채널 영역에 비휘발성 저항변화층을 포함하는 트랜지스터 및 이의 작동방법에 관한 것이다.The present invention relates to a transistor having a nonvolatile memory function and a method of operating the same, and more particularly, to a transistor including a nonvolatile resistance change layer in a channel region and a method of operating the same.
비휘발성 메모리 소자(NVRAM)는 컴퓨터의 외부 전원이 꺼지거나 상실되더라도 내용이 보존되는 램(RAM)이다. NVRAM은 백업 배터리가 달린 SRAM을 제공하거나, EEPROM에 내용을 저장하였다가 복원하는 방법으로 구현될 수 있다. 일부 모뎀은 사용자가 지정한 전화번호나 모뎀의 설정치 등을 저장하는 장소로서 NVRAM을 사용한다.Non-volatile memory devices (NVRAM) are RAMs whose contents are preserved even when the computer's external power is turned off or lost. NVRAM can be implemented by providing an SRAM with a backup battery or by storing its contents in an EEPROM and restoring it. Some modems use NVRAM to store user-specified phone numbers and modem settings.
컴퓨터를 비롯한 정보통신기기에 가장 널리 쓰이는 메모리 중 하나인 D램은 1개의 트랜지스터와 1개의 캐패시터(Capacitor)로 구성되어 있는 단순한 구조다. 전기장이 걸림에 따라 전류가 흐르기도 하고 흐르지 않기도 하는 이산화규소 박막을 입힌 캐패시터가 하는 역할은 전하를 저장하는 것이다. 즉 캐패시터에 전하가 저장되어 있을 때 "1"이라고 인식하고 없을 때를 "0"이라고 인식하는 방식이다. 트랜지스터는 캐패시터의 입구를 열었다 닫았다 하는 역할을 하는 것이다.D-RAM, one of the most widely used memories for information and communication devices including computers, is a simple structure composed of one transistor and one capacitor. The role of a capacitor coated with a thin film of silicon dioxide, which may or may not flow as the electric field is caught, is to store charge. In other words, when the charge is stored in the capacitor, it is recognized as "1" and when it is not recognized as "0". The transistor opens and closes the inlet of the capacitor.
그런데 캐패시터에 저장되어 있는 전하에 손실이 생기기 때문에 계속해서 전하를 보충해 주어야 한다. 이러한 동작을 리프레시(Refresh)라고 하는데, 1초에 수십 번 정도의 횟수로 동작을 한다. 하지만, 상기 리프레시 때문에 DRAM은 소모 전력이 커지게 되는 문제가 있다. 더구나, DRAM은 전원을 꺼버리면 정보가 모두 없어지는 휘발성 메모리라는 점도 결정적인 약점의 하나로 꼽히고 있다.However, since the charge stored in the capacitor is lost, it must be replenished. This operation is called refresh, and the operation is performed several tens of times per second. However, the refresh has a problem that the power consumption of the DRAM is increased. In addition, DRAM is volatile memory that loses all information when power is turned off.
현재 비휘발성 메모리로 상용화된 플래시(Flash) 메모리의 경우, 전원이 꺼지더라도 정보가 사라지지 않는 장점을 갖고는 있다. 이는 전하저장층 내에 전하를 저장 또는 제거함에 따른 문턱 전압의 변화를 사용한다. 상기 전하저장층은 폴리 실리콘막인 부유 게이트 또는 실리콘 질화막인 전하 트랩층일 수 있다. 하지만 차세대 반도체의 주역이 되기에는 여러 가지 한계를 갖고 있다. 우선 동작 속도가 느리고, 데이터 읽기/쓰기 반복 횟수가 10만 회 정도에 불과한데다, 12V의 높은 작동 전압을 갖고 있기 때문이다.Flash memory, currently commercially available as a nonvolatile memory, has the advantage that the information does not disappear even when the power is turned off. This uses a change in threshold voltage as a result of storing or removing charges in the charge storage layer. The charge storage layer may be a floating gate that is a polysilicon layer or a charge trap layer that is a silicon nitride layer. However, there are a number of limitations to becoming a major player in next-generation semiconductors. First of all, the speed of operation is slow, the number of data read / write iterations is only about 100,000, and it has a high operating voltage of 12V.
따라서, 소비전력이 낮고, 집적도가 높은, 새로운 비휘발성 메모리 소자들에 대한 연구가 요구되고 있다.Therefore, research on new nonvolatile memory devices with low power consumption and high integration is required.
최근, 상기 플래시 메모리 소자에 비해 소비전력이 낮고 집적도가 높은 새로운 비휘발성 메모리 소자들이 연구되고 있다. 이러한 새로운 비휘발성 메모리 소자들의 예로는 상변화형 메모리 소자(phase change RAM), 자기 메모리 소자(magnetic RAM) 및 저항 변화 메모리 소자(resistance RAM)가 있다. Recently, new nonvolatile memory devices having low power consumption and high integration compared to the flash memory devices have been studied. Examples of such new nonvolatile memory devices include phase change RAMs, magnetic RAMs, and resistance RAMs.
상기 저항 변화 메모리 소자는 금속 산화물 박막을 금속 전극들 사이에 개재한 MIM(Metal-Insulator-Metal)구조를 가지며, 상기 금속 산화물 박막에서 나타나는 저항 변화를 이용한다. 이러한 저항 변화 메모리 소자의 스위칭 속도는 다소 느린 단점이 있다.The resistance change memory device has a metal-insulator-metal (MIM) structure in which a metal oxide thin film is interposed between metal electrodes, and uses a resistance change that appears in the metal oxide thin film. The switching speed of such a resistance change memory device is rather slow.
한편, 캐패시터 없이, 단일의 트랜지스터로 구성되는 메모리 소자가 개발되고 있다.On the other hand, a memory device composed of a single transistor without a capacitor has been developed.
MOS 트랜지스터는 접합(juction)에 의해 절연되는 벌크(bulk) 또는 반도체-온-인슐레이터(SOI : semiconductor-on-insulator) 기술에서의 절연체에 의해 절연되는 벌크를 가진다. 이러한 메모리 소자에 있어서, 기억은 트랜지스터에서의 전하 축적에 대응하고, 이것은 DRAM 소자의 미세화(miniaturization)로 연결된다. MOS transistors have a bulk insulated by an insulator in a bulk or semiconductor-on-insulator (SOI) technique that is insulated by a junction. In such a memory device, memory corresponds to charge accumulation in the transistor, which leads to miniaturization of the DRAM device.
또한, 플로팅 게이트(floating gate) 트랜지스터와 강유전체 트랜지스터(ferroelectric transistor)는 게이트(gate)에 정보저장 기능이 있다. 그렇기 때문에 정보를 기록할 때와 정보를 삭제할 때 RAM 기능으로 수행할 수 없고, 어레이(array)로 작동시킬 때는 적어도 셀(cell)들을 동시에 삭제해야 하는 한계가 있다.In addition, the floating gate transistor and the ferroelectric transistor have an information storage function at the gate. Therefore, there is a limitation that the RAM function cannot be used to record information and to delete information, and at least cells must be deleted at the same time when operating as an array.
이에, 비휘발성 메모리 기능을 갖는 새로운 트랜지스터의 개발이 여전히 요구되고 있다.Accordingly, there is still a need for the development of a new transistor having a nonvolatile memory function.
이에, 본 발명의 해결하고자 하는 제1 목적은 비휘발성 메모리 기능을 가지는 트랜지스터를 제공하는 것이다.Accordingly, a first object of the present invention is to provide a transistor having a nonvolatile memory function.
또한, 본 발명의 제2 목적은 상기 비휘발성 메모리 기능을 가지는 트랜지스터의 작동 방법을 제공하는 것이다.It is also a second object of the present invention to provide a method of operating a transistor having the nonvolatile memory function.
또한, 본 발명의 제3 목적은 상기 비휘발성 메모리 기능을 가지는 트랜지스터의 제조 방법을 제공하는 것이다.Further, a third object of the present invention is to provide a method of manufacturing a transistor having the above nonvolatile memory function.
상기 제1 목적을 달성하기 위하여, 본 발명은 기판; 상기 기판 상에 돌출된 형상을 가지는 채널 영역; 상기 기판 상의 일층에 형성된 소스 영역; 상기 채널 영역을 중심으로 상기 소스 영역에 대향하고, 상기 기판 상의 타측에 형성된 드레인 영역; 상기 소스 영역 및 드레인 영역과 접촉하며, 상기 채널 영역의 측면 표면 상에 형성된 게이트 산화물; 상기 채널 영역 내부에 형성되며, 양 측면의 게이트 산화물과 접촉하는 저항변화층; 및 상기 게이트 산화물 및 상기 저항변화층을 커버하고, 상기 채널 영역 상에 형성된 게이트 전극을 포함하는, 비휘발성 메모리 기능을 갖는 트랜지스터를 제공한다.In order to achieve the first object, the present invention is a substrate; A channel region protruding from the substrate; A source region formed in one layer on the substrate; A drain region facing the source region about the channel region and formed on the other side of the substrate; A gate oxide in contact with said source and drain regions, said gate oxide formed on a side surface of said channel region; A resistance change layer formed inside the channel region and in contact with gate oxides on both sides of the channel region; And a gate electrode covering the gate oxide and the resistance change layer and formed on the channel region.
더욱 바람직하게는, 상기 트랜지스터는 평면소자구조를 포함하고, 상기 채널 영역은 아래에서 위쪽으로 좁아지는 사다리꼴 형상을 가지고, 상기 저항변화층은 상기 채널 영역의 상부에 형성되며, 누설전류의 생성을 막기 위해 상기 기판 상에 형성된 다수의 소스 영역들 사이 및 기판 상에 형성된 다수의 드레인 영역들 사이에는 게이트 절연체층이 형성될 수 있다.More preferably, the transistor comprises a planar device structure, the channel region has a trapezoidal shape that narrows from the bottom upwards, the resistance change layer is formed on top of the channel region, and prevents generation of leakage current. For example, a gate insulator layer may be formed between the plurality of source regions formed on the substrate and between the plurality of drain regions formed on the substrate.
더욱 바람직하게는, 상기 트랜지스터는 3차원의 FinFET 소자구조를 포함하고, 상기 소스 영역, 상기 채널 영역 및 드레인 영역은 상기 기판 상에 수직으로 형성되고, 상기 저항변화층은 상기 채널 영역 내에 형성되되, 상기 채널 영역과 동일한 높이를 가지며, 위에서 아래쪽으로 좁아지는 사다리꼴 형상으로 형성될 수 있다.More preferably, the transistor comprises a three-dimensional FinFET device structure, wherein the source region, the channel region and the drain region are formed vertically on the substrate, and the resistance change layer is formed in the channel region, It has the same height as the channel region, it may be formed in a trapezoidal shape narrowing from the top to the bottom.
더욱 바람직하게는, 상기 저항변화층은 단극성(unipolar) 물질, 양극성(bipolar) 물질 또는 상변화(phase change) 물질로 이루어질 수 있다.More preferably, the resistance change layer may be made of a unipolar material, a bipolar material, or a phase change material.
또한, 상기 제2 목적을 달성하기 위하여, 본 발명은In addition, in order to achieve the second object, the present invention
(a) 트랜지스터를 제공하는 단계;(a) providing a transistor;
(b) 상기 트랜지스터의 게이트 전극에 문턱 전압 이상의 전압(Vg)을 인가하는 단계; 및(b) applying a voltage (V g ) equal to or greater than a threshold voltage to the gate electrode of the transistor; And
(c) 상기 트랜지스터의 소스 영역과 드레인 영역 중에서 어느 하나를 그라운드에 연결하고, 다른 하나에 셋전압(Vset), 리셋전압(Vreset) 또는 읽기 전압(Vread)을 인가함으로써, 저항변화층의 저항을 변화시켜 데이터 쓰기 과정을 수행하거나 저항변화층의 저항값을 읽어 데이터 읽기 과정을 수행하는 단계를 포함하는 트랜지스터의 작동 방법을 제공한다.(c) a resistance change layer by connecting any one of a source region and a drain region of the transistor to ground and applying a set voltage (V set ), a reset voltage (V reset ), or a read voltage (V read ) to the other. The present invention provides a method of operating a transistor, which includes performing a data writing process by changing a resistance of a substrate or reading a data of a resistance change layer.
더욱 바람직하게는, 상기 저항변화층이 단극성 물질로 이루어진 경우, 상기 단계 (c)의 데이터 쓰기 과정은 소스 영역에 셋전압(Vset) 이상의 전압을 인가하여 저항변화층의 표면을 저저항상태로 만들어 절연체에서 저항체로 변화시킴으로써 전류가 흐르는 상태(ON)를 데이터 "1"로 지정하고, 소스 영역에 리셋전압(Vreset) 이상의 전압을 인가하여 저항변화층의 표면을 고저항상태로 만들어 저항체에서 절연체로 변화시켜 전류가 흐르지 않는 상태(OFF)를 데이터 "0"으로 지정함으로써 수행되고, 상기 단계 (c)의 데이터 읽기 과정은 드레인 영역에서 읽기 전압(Vread)을 인가하여 저항변화층의 저항값을 읽어 상기 저항변화층의 상태를 구별함으로써 수행될 수 있다.More preferably, when the resistance change layer is made of a unipolar material, the data writing process of step (c) applies a voltage equal to or greater than a set voltage (V set ) to the source region to lower the resistance change layer surface. By changing the current from the insulator to the resistor, the ON state is set to data "1", and a voltage of more than the reset voltage (V reset ) is applied to the source region to make the surface of the resistance change layer high resistance. in varying of an insulator it is performed by specifying the state (OFF), which does not carry electric current to the data "0", in the step (c) of the data read process of a read voltage (V read) is applied to the resistance change of the drain region layer This can be done by reading the resistance value and distinguishing the state of the resistance change layer.
더욱 바람직하게는, 상기 저항변화층이 양극성 물질로 이루어진 경우, 상기 단계 (c)의 데이터 쓰기 과정은 소스 영역 또는 드레인 영역에 │셋전압(Vset)│이상의 전압을 인가하여 저항변화층의 표면을 저저항상태로 만들어 절연체에서 저항체로 변화시킴으로써 전류가 흐르는 상태(ON)를 데이터 "1"로 지정하고, 상기 채널 영역을 중심으로 상기 셋전압을 인가한 영역에 대향하고, 상기 기판 상의 타측에 형성된 영역(드레인 영역 또는 소스 영역)에 │리셋전압(Vreset)│ 이상의 전압을 인가하여 저항변화층의 표면을 고저항상태로 만들어 저항체에서 절연체로 변화시켜 전류가 흐르지 않는 상태(OFF)를 데이터 "0"으로 지정함으로써 수행되고, 상기 단계 (c)의 데이터 읽기 과정은 드레인 영역에서 읽기 전압(Vread)을 인가하여 저항변화층의 저항값을 읽어 상기 저항변화층의 상태를 구별함으로써 수행될 수 있다.More preferably, when the resistance change layer is made of a bipolar material, the data writing process of step (c) may be performed by applying a voltage greater than or equal to the set voltage V set to the source region or the drain region. The low-resistance state is changed from the insulator to the resistor to designate a state in which current flows as "1", opposes the region where the set voltage is applied around the channel region, and on the other side of the substrate. Applying a voltage of more than │reset voltage (V reset ) │ to the formed region (drain region or source region) to make the surface of the resistance change layer high resistance state and change the state from the resistor to the insulator so that no current flows (OFF). The data reading process of step (c) is performed by designating " 0 " and reading the resistance value of the resistance change layer by applying a read voltage V read in the drain region. It can be performed by distinguishing the state of the resistance change layer.
더욱 바람직하게는, 상기 저항변화층이 상변화 물질로 이루어진 경우, 셋전압(Vset), 리셋전압(Vreset) 또는 읽기 전압(Vread) 대신 셋 전류(Iset), 리셋 전류(Ireset), 또는 읽기 전류(Iread)를 통하여 저항변화층의 저항을 변화시키거나 저항변화층의 저항값을 읽을 수 있다.More preferably, when the resistance change layer is made of a phase change material, a set current I set and a reset current I reset instead of a set voltage V set , a reset voltage V reset , or a read voltage V read . Alternatively, the resistance of the resistance change layer may be changed or the resistance value of the resistance change layer may be read through the read current I read .
나아가, 상기 제3 목적을 달성하기 위하여, 본 발명은Furthermore, in order to achieve the third object, the present invention
(a) 기판 상에 저항변화층을 형성시키는 단계;(a) forming a resistance change layer on the substrate;
(b) 이온주입(ion implantation) 공정을 통해 기판 내로 불순물을 주입하여 소스 영역 및 드레인 영역용 확산층(diffusion layer)을 형성시키는 단계;(b) implanting impurities into the substrate through an ion implantation process to form a diffusion layer for the source region and the drain region;
(c) 식각 공정을 이용하여 채널 영역을 형성시키는 단계;(c) forming a channel region using an etching process;
(d) 게이트 산화물층을 형성시키는 단계; (d) forming a gate oxide layer;
(e) 소스 영역들 사이 및 게이트 영역들 사이에 게이트 절연층을 형성시키는 단계; 및(e) forming a gate insulating layer between the source regions and between the gate regions; And
(f) 게이트 전극을 형성시키는 단계를 포함하는 트랜지스터의 제조 방법을 제공한다.and (f) forming a gate electrode.
또한, 본 발명은In addition, the present invention
(a') 이온주입 공정을 통해 기판 내로 불순물을 주입하여 소스 영역 및 드레인 영역을 위한 확산층을 형성시키는 단계;(a ') implanting impurities into the substrate through an ion implantation process to form a diffusion layer for the source region and the drain region;
(b') 상기 확산층 위에 저항변화층을 형성시키는 단계;(b ') forming a resistance change layer on the diffusion layer;
(c) 식각 공정을 이용하여 채널 영역을 형성시키는 단계;(c) forming a channel region using an etching process;
(d) 게이트 산화물층을 형성시키는 단계; (d) forming a gate oxide layer;
(e) 소스 영역들 사이 및 게이트 영역들 사이에 게이트 절연층을 형성시키는 단계; 및(e) forming a gate insulating layer between the source regions and between the gate regions; And
(f) 게이트 전극을 형성시키는 단계를 포함하는 트랜지스터의 제조 방법을 제공한다.and (f) forming a gate electrode.
더욱 바람직하게는, 상기 단계 (c)의 채널 영역은 저항변화층의 양측부를 사선으로 식각함으로써 아래에서 위쪽으로 좁아지는 사다리꼴 형상으로 형성될 수 있다.More preferably, the channel region of the step (c) may be formed in a trapezoidal shape that narrows from below to upward by etching diagonally both sides of the resistance change layer.
또한, 본 발명은In addition, the present invention
(1) 기판 상에 소스 영역, 채널 영역 및 드레인 영역을 포함하는 NPN 접합 반도체층을 형성시키는 단계;(1) forming an NPN junction semiconductor layer comprising a source region, a channel region and a drain region on the substrate;
(2) 상기 NPN 접합 반도체층 중에 채널 영역인 P형 반도체 영역을 식각하고, 트렌치 구조를 형성하는 단계;(2) etching a P-type semiconductor region, which is a channel region, in the NPN junction semiconductor layer to form a trench structure;
(3) 트렌치에 저항물질을 주입하여 저항변화층을 형성시키는 단계;(3) forming a resistance change layer by injecting a resistance material into the trench;
(4) 상기 P형 반도체 영역에 게이트 산화물층을 형성시키는 단계; 및(4) forming a gate oxide layer in the P-type semiconductor region; And
(5) 게이트 전극을 형성시키는 단계를 포함하는 FinFET 소자구조의 트랜지스터의 제조 방법을 제공한다.(5) Provided is a method for manufacturing a transistor of a FinFET device structure comprising forming a gate electrode.
더욱 바람직하게는, 상기 단계 3의 저항변화층은 상기 채널 영역과 동일한 높이를 가지며, 위에서 아래쪽으로 좁아지는 사다리꼴 형상으로 형성될 수 있다.More preferably, the resistance change layer of step 3 has the same height as the channel region and may be formed in a trapezoidal shape narrowing from the top to the bottom.
본 발명에 따른 트랜지스터는 채널 영역 안에 비휘발성 저항변화층을 삽입함으로써, 게이트 전압을 인가 후, 소스 영역에 저항 변화를 일으킬 수 있는 전압 또는 전류를 인가하면, 비휘발성 저항변화층의 성질이 스위칭(switching) 되면서 트랜지스터 자체가 메모리 기능을 가질 수 있으며, 게이트(gate)가 아닌 채널 내에 데이터를 저장함으로써 전원 공급이 차단되더라도 저장된 데이터가 소멸되지 않고 보존되므로, 종래 메모리소자(RAM)을 대신하여 유용하게 사용될 수 있다.The transistor according to the present invention inserts a nonvolatile resistance change layer into a channel region, and then applies a gate voltage and then applies a voltage or a current that may cause a resistance change to a source region. While switching, the transistor itself may have a memory function, and the stored data is not destroyed even when the power supply is cut off by storing data in a channel other than a gate, so that the transistor is useful instead of the conventional memory device (RAM). Can be used.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 기능을 갖는 트랜지스터의 구조를 나타낸 단면도이다.1 is a cross-sectional view illustrating a structure of a transistor having a nonvolatile memory function according to an embodiment of the present invention.
도 2는 본 발명의 일 실시예에 따른 비휘발성 메모리 기능을 갖는 트랜지스터에 있어서, 저항변화층이 단극성(unipolar) 물질일 때의 트랜지스터의 작동 방법을 나타내는 모식도이다((a) 채널 형성, (b) "1" 기록 과정, (c) "0" 기록 과정, (d) 읽기 과정).2 is a schematic diagram illustrating a method of operating a transistor when the resistance change layer is a unipolar material in a transistor having a nonvolatile memory function according to an embodiment of the present invention ((a) channel formation, ( b) "1" writing process, (c) "0" writing process, (d) reading process).
도 3은 본 발명의 다른 실시예에 따른 비휘발성 메모리 기능을 갖는 트랜지스터에 있어서, 저항변화층이 단극성(unipolar) 물질일 때의 트랜지스터의 작동 방법을 나타내는 모식도이다((a) 채널 형성, (b) "1" 및 "0" 기록 과정, (c) 읽기 과정).3 is a schematic diagram illustrating a method of operating a transistor when a resistance change layer is a unipolar material in a transistor having a nonvolatile memory function according to another embodiment of the present invention ((a) channel formation, ( b) "1" and "0" writing process, (c) reading process).
도 4는 본 발명의 일 실시예에 따른 비휘발성 메모리 기능을 갖는 트랜지스터에 있어서, 저항변화층이 단극성(unipolar) 물질인 경우의 전압-전류 특성을 보여주는 그래프이다.FIG. 4 is a graph showing voltage-current characteristics when a resistance change layer is a unipolar material in a transistor having a nonvolatile memory function according to an embodiment of the present invention.
도 5는 본 발명의 일 실시예에 따른 비휘발성 메모리 기능을 갖는 트랜지스터에 있어서, 저항변화층이 단극성(unipolar) 물질인 경우의 데이터의 기록, 읽기 및 소거를 위해 저항변화층에 인가되는 전압 펄스의 예를 나타낸다.5 illustrates a voltage applied to a resistance change layer for writing, reading, and erasing data when the resistance change layer is a unipolar material in a transistor having a nonvolatile memory function according to an exemplary embodiment of the present invention. An example of a pulse is shown.
도 6은 본 발명의 일 실시예에 따른 비휘발성 메모리 기능을 갖는 트랜지스터에 있어서, 저항변화층이 양극성(bipolar) 물질일 때의 트랜지스터의 작동 방법을 나타내는 모식도이다((a) 채널 형성, (b) "1" 기록 과정, (c) "0" 기록 과정, (d) 읽기 과정).6 is a schematic diagram illustrating a method of operating a transistor when a resistance change layer is a bipolar material in a transistor having a nonvolatile memory function according to an embodiment of the present invention ((a) channel formation, (b) ) "1" recording process, (c) "0" recording process, (d) reading process).
도 7은 본 발명의 다른 실시예에 따른 비휘발성 메모리 기능을 갖는 트랜지스터에 있어서, 저항변화층이 양극성(bipolar) 물질일 때의 트랜지스터의 작동 방법을 나타내는 모식도이다((a) 채널 형성, (b) "1" 및 "0" 기록 과정, (c) 읽기 과정).FIG. 7 is a schematic diagram illustrating a method of operating a transistor when a resistance change layer is a bipolar material in a transistor having a nonvolatile memory function according to another embodiment of the present invention ((a) channel formation, (b) ) Recording process of "1" and "0", (c) reading process).
도 8은 본 발명의 일 실시예에 따른 비휘발성 메모리 기능을 갖는 트랜지스터에 있어서, 저항변화층이 양극성(bipolar) 물질인 경우의 데이터의 기록 및 읽기 를 위해 저항변화층에 인가되는 전압 펄스의 예를 나타낸다((a) Vset이 양의 전압일때, (b) Vset이 음의 전압일 때).8 is an example of a voltage pulse applied to a resistance change layer for writing and reading data when the resistance change layer is a bipolar material in a transistor having a nonvolatile memory function according to an embodiment of the present invention. ((A) when V set is a positive voltage, (b) when V set is a negative voltage).
도 9는 본 발명의 일 실시예에 따른 비휘발성 메모리 기능을 갖는 트랜지스터에 있어서, 저항변화층이 상변화 물질인 경우의 트랜지스터의 작동 방법을 나타내는 모식도이다((a) 채널 형성, (b) "1" 및 "0" 기록 과정, (c) 읽기 과정, (d) 데이터의 기록 및 읽기를 위해 저항변화층에 인가되는 전류 펄스의 예).9 is a schematic diagram illustrating a method of operating a transistor in a transistor having a nonvolatile memory function according to an embodiment of the present invention when the resistance change layer is a phase change material ((a) channel formation, (b) " 1 "and" 0 "write process, (c) read process, (d) examples of current pulses applied to the resistive change layer for writing and reading data).
도 10은 본 발명의 일 실시예에 따른 비휘발성 메모리 기능을 갖는 트랜지스터의 제조 방법을 나타내는 모식도이다.10 is a schematic diagram illustrating a method of manufacturing a transistor having a nonvolatile memory function according to an embodiment of the present invention.
도 11은 본 발명의 다른 실시예에 따른 비휘발성 메모리 기능을 갖는 트랜지스터의 제조 방법을 나타내는 모식도이다.11 is a schematic diagram illustrating a method of manufacturing a transistor having a nonvolatile memory function according to another embodiment of the present invention.
도 12는 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 기능을 갖는 트랜지스터의 제조 방법을 나타내는 모식도이다.12 is a schematic diagram illustrating a method of manufacturing a transistor having a nonvolatile memory function according to another embodiment of the present invention.
이하, 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 구현예 및 실시예를 상세히 설명한다.Hereinafter, embodiments and examples of the present disclosure will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present disclosure.
그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 구현예 및 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like parts throughout the specification.
본 명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.Throughout this specification, when a part is said to "include" a certain component, it means that it can further include other components, without excluding the other components unless otherwise stated.
본 명세서에서 사용되는 용어 "단극성(unipolar) 물질"이란, 가역적인 두 저항 상태가 스위칭(switching)을 일으킬 때 필요한 전압의 극성이 한 개(한쪽)인 성질을 가지는 물질을 의미한다.As used herein, the term "unipolar material" means a material having a property of having one polarity of a voltage required when two reversible resistance states cause switching.
본 명세서에서 사용되는 용어 "양극성(bipolar) 물질"이란, 가역적인 두 저항 상태가 스위칭을 일으킬 때 필요한 전압의 극성이 두 개(양쪽)인 성질을 가지는 물질을 의미한다.As used herein, the term "bipolar material" means a material having the property of having two (both) polarities of a voltage required when two reversible resistance states cause switching.
비휘발성 메모리 기능을 갖는 트랜지스터의 구조Structure of Transistor with Nonvolatile Memory Function
이하, 본 발명의 일 실시예에 따른 비휘발성 메모리 기능을 갖는 트랜지스터를 도 1을 참조하여 상세하게 설명한다.Hereinafter, a transistor having a nonvolatile memory function according to an embodiment of the present invention will be described in detail with reference to FIG. 1.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 기능을 갖는 트랜지스터의 구조를 나타낸 단면도이다.1 is a cross-sectional view illustrating a structure of a transistor having a nonvolatile memory function according to an embodiment of the present invention.
도 1을 참조하면, 본 발명에 따른 트랜지스터는 기판(100), 소스 영역(200), 드레인 영역(30), 채널 영역(400), 게이트 산화물(500), 저항변화층(600) 및 게이트 전극(700)을 포함한다. 본 발명의 트랜지스터는 평면소자구조의 일반적인 전계 효과(FET) 트랜지스터 또는 3차원 소자구조의 FinFET 트랜지스터를 포함할 수 있다.Referring to FIG. 1, a transistor according to the present invention includes a substrate 100, a source region 200, a drain region 30, a channel region 400, a gate oxide 500, a resistance change layer 600, and a gate electrode. And 700. The transistor of the present invention may include a general field effect (FET) transistor of a planar device structure or a FinFET transistor of a three-dimensional device structure.
기판(100)은 반도체로 형성된 반도체 기판일 수 있다. 반도체 기판을 형성하는 반도체의 예로는, 실리콘, 갈륨비소, 질화갈륨, 산화아연, 인듐인, 탄화실리콘 등을 들 수 있으며, 바람직하게는 p형 실리콘을 사용할 수 있다. 기판의 형상은 임의이지만, 통상은 평판 형상으로 형성한다.The substrate 100 may be a semiconductor substrate formed of a semiconductor. Examples of the semiconductor for forming the semiconductor substrate include silicon, gallium arsenide, gallium nitride, zinc oxide, indium phosphorus, silicon carbide, and the like, and preferably p-type silicon can be used. Although the shape of a board | substrate is arbitrary, it is usually formed in flat form.
이 기판(100) 상에 소스 영역(200) 및 드레인 영역(300)이 일정 거리로 이격되어 형성될 수 있다. 상기 소스 영역(200) 및 드레인 영역(300)은 Al, Mo, Au, Ag, Pt/Pd, Cu 등의 금속이 분말상으로 포함된 잉크 페이스트를 잉크 젯 프린팅법으로 프린팅한 후 소성하여 형성할 수 있으며, 이 외에도 전도성 고분자를 프린팅한 후 소성하여 형성할 수도 있다. 또한, 상기 소스 영역(200) 및 드레인 영역(300)은 Al, Mo, Au, Ag, Pt/Pd, Cu 등의 금속을 단층 또는 복수층으로 적층하여 형성할 수 있다. 상기 소스 영역(200) 및 드레인 영역(300)은 n형 반도체로서 역할하며, 다양한 형상으로 존재할 수 있다. 예컨대, FET 트랜지스터와 같이 기판 상에 증착된 형상, 또는 FinFET 트랜지스터와 같이 기판 상에 수직으로 신장된 핀(날개형) 형태 등으로 존재할 수 있다.The source region 200 and the drain region 300 may be spaced apart from each other by a predetermined distance on the substrate 100. The source region 200 and the drain region 300 may be formed by printing an ink paste containing Al, Mo, Au, Ag, Pt / Pd, Cu, or the like in powder form by printing the ink jet printing method and then firing the same. In addition, it may be formed by printing and then firing the conductive polymer. In addition, the source region 200 and the drain region 300 may be formed by stacking a metal such as Al, Mo, Au, Ag, Pt / Pd, Cu in a single layer or a plurality of layers. The source region 200 and the drain region 300 serve as n-type semiconductors and may exist in various shapes. For example, it may exist in a shape deposited on a substrate such as a FET transistor, or in a pin (winged) form vertically extended on a substrate such as a FinFET transistor.
채널 영역(400)은 상기 소스 영역(200)과 드레인 영역(300) 사이에 위치하고, 기판 상에 돌출된 형상을 가진다. 상기 채널 영역(400)은 도 1(a)에 나타낸 바와 같이, 아래에서 위로 좁아지는 사다리꼴 형상(예컨대, 위쪽 7 nm, 아래쪽 15 nm)일 수 있고, 도 1(b)에 나타낸 바와 같이, NPN 접합 구조의 P형 반도체 영역일 수 있다. 상기 채널 영역에서 채널이 형성되어 소스 영역(200)에서 드레인 영역(300)으로, 또는 드레인 영역(300)에서 소스 영역(200)으로 전자가 이동할 수 있다.The channel region 400 is positioned between the source region 200 and the drain region 300 and has a shape protruding on the substrate. The channel region 400 may have a trapezoidal shape (e.g., upper 7 nm, lower 15 nm) that narrows from the bottom up, as shown in FIG. 1 (a), and as shown in FIG. It may be a P-type semiconductor region of the junction structure. A channel may be formed in the channel region so that electrons may move from the source region 200 to the drain region 300 or from the drain region 300 to the source region 200.
상기 채널 영역(400)의 측면 표면 상에 게이트 산화물(500)이 형성된다. 상기 게이트 산화물(500)은 상기 소스 영역(200) 및 드레인 영역(300) 상에도 형성되어 있어, 이후 게이트 전극(700)에 전압을 인가하면, 상기 소스 영역(200)과 드레인 영역(300) 사이에 게이트 산화물을 따라 채널이 형성되어 전자가 이동할 수 있다. 또한, 누설전류의 생성을 막기 위해, 상기 기판 상에 형성된 다수의 소스 영역(200)들 사이, 및 기판 상에 형성된 다수의 드레인 영역(300)들 사이에는 게이트 절연체(550)층이 형성될 수 있다. 그러나, FinFET 트랜지스터의 경우에는 소스 영역, 채널 영역, 드레인 영역을 포함하는 다수의 NPN 접합 반도체층이 각각 이격되어 기판 상에 수직으로 배열되어 있기 때문에, 누설전류가 생성되지 않으며, 따라서 누설전류 생성을 막기 위한 게이트 절연층이 필요하지 않다.The gate oxide 500 is formed on the side surface of the channel region 400. The gate oxide 500 is also formed on the source region 200 and the drain region 300. When a voltage is applied to the gate electrode 700, the gate oxide 500 is disposed between the source region 200 and the drain region 300. A channel is formed along the gate oxide in the electrons to move. In addition, in order to prevent generation of a leakage current, a gate insulator 550 layer may be formed between the plurality of source regions 200 formed on the substrate and between the plurality of drain regions 300 formed on the substrate. have. However, in the case of FinFET transistors, since a plurality of NPN junction semiconductor layers including a source region, a channel region, and a drain region are arranged vertically on the substrate, respectively, spaced apart from each other, no leakage current is generated, thus generating leakage current. No gate insulating layer is needed to prevent this.
본 발명에 따른 트랜지스터에 있어서, 상기 채널 영역(400) 내에 저항변화층(600)이 위치한다. 상기 저항변화층은 인가되는 전압 또는 전류에 따라 비휘발성 메모리 기능을 하며, 전원 공급이 차단되더라도 저장된 데이터가 소멸되지 않고 보존될 수 있다. 상기 저항변화층(600)은 도 1(a)에 나타낸 바와 같이, 상기 채널 영역(400)이 아래에서 위로 좁아지는 사다리꼴 형상인 경우, 상기 채널 영역(400) 상부에 위치할 수 있다. 또한, 상기 저항변화층(600)은 도 1(b)의 FinFET 구조의 트랜지스터인 경우, 채널 영역(P형 반도체 영역)의 높이와 동일한 높이를 가지며, 위에서 아래쪽으로 좁아지는 사다리꼴 형상으로 형성될 수 있다.In the transistor according to the present invention, the resistance change layer 600 is positioned in the channel region 400. The resistance change layer functions as a nonvolatile memory according to the applied voltage or current, and the stored data may be preserved without being destroyed even when the power supply is cut off. As shown in FIG. 1A, the resistance change layer 600 may be positioned above the channel region 400 when the channel region 400 has a trapezoidal shape narrowing from the bottom. In addition, when the transistor of the FinFET structure of FIG. 1B has the same height as that of the channel region (P-type semiconductor region), the resistance change layer 600 may be formed in a trapezoidal shape narrowing from the top to the bottom. have.
상기 저항변화층(600)은 채널 영역(400) 내에서 상기 소스 영역(200)과 드레인 영역(300) 상에 형성된 게이트 산화물(500)과 접촉함으로써, 이후 게이트 전압(700) 인가시 게이트 산화물(500) 이하에 형성되는 채널을 연결하거나 끊을 수 있는 스위치의 역할을 한다. 상기 저항변화층은(600)은 인가 전압에 따라 저항이 변화하는데, 예를 들면, 저항변화층(600)에 셋전압(set voltage) 이상의 전압이 인가되면 저항이 낮아지는데, 이때를 온(ON) 상태라고 부를 수 있다. 또한, 저항변화층에 리셋전압(reset voltage) 이상의 전압이 인가되면 저항이 높아지는데, 이때를 오프(OFF) 상태라고 부를 수 있다. 이러한 저항변화층으로는 예컨대, 전이금속 산화물(transition metal oxide; TMO)로 이루어질 수 있다. 예를 들어, 상기 저항변화층(600)은 Ni 산화물, Cu 산화물, Ti 산화물, Co 산화물, Hf 산화물, Zr 산화물, Zn 산화물, W 산화물, Nb 산화물, TiNi 산화물, LiNi 산화물, Al 산화물, InZn 산화물, V 산화물, SrZr 산화물, SrTi 산화물, Cr 산화물, Fe 산화물, Ta 산화물 및 이들의 혼합물 중 적어도 어느 하나로 형성될 수 있다. 그 이외에도 PCMO, STO와 같은 다성분계 금속 산화물, 고체 전해질 물질 등과 같이 전압/전류 인가에 따른 저항변화 특성을 가지는 것으로 알려진 저항변화 물질 등이 적용될 수 있다.The resistance change layer 600 contacts the gate oxide 500 formed on the source region 200 and the drain region 300 in the channel region 400, so that the gate oxide 700 may be applied when the gate voltage 700 is applied thereto. 500) serves as a switch that can connect or disconnect the channel formed below. In the resistance change layer 600, the resistance changes according to the applied voltage. For example, when a voltage equal to or greater than a set voltage is applied to the resistance change layer 600, the resistance is lowered. Can be called a state. In addition, when a voltage equal to or greater than a reset voltage is applied to the resistance change layer, the resistance increases, and this may be called an OFF state. Such a resistance change layer may be formed of, for example, a transition metal oxide (TMO). For example, the resistance change layer 600 is Ni oxide, Cu oxide, Ti oxide, Co oxide, Hf oxide, Zr oxide, Zn oxide, W oxide, Nb oxide, TiNi oxide, LiNi oxide, Al oxide, InZn oxide , V oxide, SrZr oxide, SrTi oxide, Cr oxide, Fe oxide, Ta oxide, and a mixture thereof. In addition, a resistance change material known to have a resistance change characteristic according to voltage / current application, such as a multi-component metal oxide such as PCMO and STO, and a solid electrolyte material, may be applied.
바람직하게는, 상기 저항변화층(600)은 단극성(unipolar) 물질, 양극성(bipolar) 물질 또는 상변화(phase change) 물질로 이루어질 수 있다. 이때, 상기 단극성 물질은 NiOx, TiOx 등을 사용할 수 있고, 상기 양극성 물질은 TaOx, TiOx, PCMO, CBRAM 등을 사용할 수 있고, 상기 상변화 물질은 GTS를 사용할 수 있으나, 이에 제한되지 않는다.Preferably, the resistance change layer 600 may be made of a unipolar material, a bipolar material, or a phase change material. In this case, the monopolar material may be used NiO x , TiO x and the like, the bipolar material may be used TaO x , TiO x , PCMO, CBRAM and the like, the phase change material may be used GTS, but limited to this It doesn't work.
게이트 전극(700)은 상기 게이트 산화물(500) 및 상기 저항변화층(600)을 커버하고, 상기 채널 영역(400) 상에 형성되며, 상기 게이트 전극(700)에 전압을 걸어 전기장에 의하여 채널 영역(400)에 전자 또는 정공이 흐르는 관문인 채널이 생기게 하는 원리로 소스 영역(200) 및 드레인 영역(300)의 전류를 제어하는 역할을 한다.The gate electrode 700 covers the gate oxide 500 and the resistance change layer 600, is formed on the channel region 400, and applies a voltage to the gate electrode 700 to apply a voltage region to the channel region. It acts to control the current of the source region 200 and the drain region 300 in the principle that the channel which is a gateway through which electrons or holes flow in the 400.
상기 게이트 전극의 재료로는 당업계에서 사용되는 재료를 사용할 수 있으며, 예컨대, 금속이나 고농도로 도핑된 다결정 실리콘을 사용할 수 있다.As the material of the gate electrode, a material used in the art may be used. For example, a metal or a heavily doped polycrystalline silicon may be used.
비휘발성 메모리 기능을 갖는 트랜지스터의 작동 방법How transistors work with nonvolatile memory
본 발명에 따른 비휘발성 메모리 기능을 갖는 트랜지스터의 작동 방법은 MIM 구조(금속(metal)/절연체(insulator)/금속(metal))에서 보이는 산화물의 여러 특성 중에 비휘발성을 보이는 '저항 스위칭' 현상을 이용하며, ReRAM(Resistance Random Access Memory)의 스위칭 동작이 사용되는데, ReRAM에서는 스위칭 동작의 특성에 따라 단극성(유니폴라, unipolar) 물질 및 양극성(바이폴라, bipolar) 물질로 분류된다.A method of operating a transistor having a nonvolatile memory function according to the present invention provides a 'resistive switching' phenomenon, which exhibits non-volatile characteristics among the various characteristics of oxides seen in a MIM structure (metal / insulator / metal). In this case, ReRAM (Resistance Random Access Memory) switching operation is used, which is classified into unipolar (unipolar) material and bipolar (bipolar) material according to the characteristics of the switching operation.
또한, 사용되는 저항변화층은 하나의 전압 하에서 두 가지 상이한 저항 상태를 가질 수 있음을 알 수 있는데, 한 번 상태(state)가 변한 다음 스위칭이 일어나기 전에는 외부전원이 공급되지 않는 상태에서도 계속해서 그 상태를 유지하게 된다.In addition, it can be seen that the resistive change layer used can have two different resistive states under one voltage, and the state continues to be maintained even when no external power is supplied until the state changes once the switching occurs. State is maintained.
상기 상태는 일반적으로 저항이 작은 상태를 온(ON) 상태, 이와 반대로 저항이 큰 상태를 오프(OFF) 상태라 부르고, 두 상태를 이용하여 최소 1비트(bit) 정보를 저장할 수 있는 메모리로 말한다.This state is generally referred to as a state where the resistance is small, and the state where the resistance is large is called an OFF state, and a memory capable of storing at least one bit of information using two states. .
메모리 스위칭시 전압 극성의 차이가 있는데, 이에 따라 각각 단극성(unipolar) 및 양극성(bipolar)으로 구분할 수 있다. 단극성의 경우에는 한쪽 극성에서 두 스테이트 모두를 스위칭시킬 수 있다. 즉, 한쪽 극성 전압에서 전압의 크기 변화만으로도 온(ON)으로 스위칭 시켰다가 오프(OFF)로 스위칭을 시킬 수 있다.There is a difference in voltage polarity in memory switching, which can be divided into unipolar and bipolar, respectively. In the case of unipolarity, both states can be switched at one polarity. That is, only one change of the voltage at one polarity voltage can be switched ON and then OFF.
반면에, 양극성의 경우는 한쪽 극성 전압에서 온(ON)으로 스위칭을 시키면 오프(OFF)로 스위칭을 시키기 위해서는 다른 극성 전압 즉, 극성의 변화가 있어야 스위칭시킬 수 있다. On the other hand, in the case of bipolarity, when switching from one polarity voltage to ON, the other polarity voltage, that is, change of polarity, may be switched to switch OFF.
ReRAM의 초기 상태는 오프(OFF) 상태 즉, 저항이 큰 상태에서 시작된다. MIM 구조의 초기상태 ReRAM 소자에 특정 전압이 인가되면, 저항이 큰 상태에서 저항이 작은 온(ON) 상태로 스위칭을 하게 되는데 이 때의 거동을 셋(set) 되었다고 하고, 이 전압을 셋전압(Vset)이라고 한다.The initial state of the ReRAM begins in the OFF state, i.e., the state where the resistance is high. When a specific voltage is applied to the initial state ReRAM device of the MIM structure, the resistance is switched to the ON state when the resistance is large, and the behavior at this time is set. V set ).
한번 온(ON) 상태로 스위칭이 되면 또 다른 특정 전압이 인가되기 전에는 그 상태를 유지하게 된다. 온(ON) 상태에서 다시 오프(OFF) 상태로 스위칭이 될 때, 그 거동을 리셋(reset)이라고 하고, 이 때의 전압을 리셋전압(Vreset)이라고 한다.Once switched ON, it remains in that state until another specific voltage is applied. When switching from the ON state to the OFF state again, the behavior is called a reset, and the voltage at this time is called a reset voltage V reset .
예를 들어, 저항변화층이 단극성을 가질 경우, 셋 과정은 절연체 층에 전압이 인가될 때, 특정 임계 전압의 크기를 넘게 되면 발생하는 절연파괴(dielectric breakdown) 현상과 유사한 과정으로 ReRAM에서는 약한 파괴가 세트전압에서 생기게 되고, 절연층에는 국소적으로 전도성 필라멘트(conduction filament)가 생성되어 온(ON) 상태로 변하게 된다.For example, if the resistive change layer has a monopolarity, the set process is similar to the dielectric breakdown phenomenon that occurs when a voltage is applied to the insulator layer and exceeds a certain threshold voltage. Breakage occurs at the set voltage, and a conductive filament is locally generated in the insulating layer and turned ON.
다시 온(ON) 상태에서 리셋전압(Vreset)이 인가되고 임계 전류가 흐르게 되면 전도성 필라멘트가 끊어지게 되어 오프(OFF) 상태로 돌아가게 된다. 상기 전도성 필라멘트는 수십 나노미터(㎚) 또는 그 이하 수준의 작은 직경을 가지고 있는 것으로 보인다. 따라서 전류를 흘리면, 높은 줄열(Joule heating)이 발생되고, 이 과정에서 수반되는 전기적 또는 화학적 반응을 통하여 저항 변화가 일어나는 것으로 이해되고 있다.When the reset voltage (V reset ) is applied in the ON state again and the threshold current flows, the conductive filament is cut off and returns to the OFF state. The conductive filaments appear to have small diameters on the order of tens of nanometers (nm) or less. Therefore, it is understood that when a current flows, high Joule heating occurs, and resistance change occurs through an electrical or chemical reaction accompanying this process.
이하, 본 발명의 실시예의 의한 채널 영역 내에 저항변화층을 포함하는 비휘발성 메모리 기능을 갖는 트랜지스터의 작동 방법을 설명한다.Hereinafter, a method of operating a transistor having a nonvolatile memory function including a resistance change layer in a channel region according to an embodiment of the present invention will be described.
구체적으로, 본 발명의 트랜지스터의 작동 방법은Specifically, the operating method of the transistor of the present invention
(a) 트랜지스터를 제공하는 단계;(a) providing a transistor;
(b) 상기 트랜지스터의 게이트 전극에 문턱 전압 이상의 전압(Vg)을 인가하는 단계; 및(b) applying a voltage (V g ) equal to or greater than a threshold voltage to the gate electrode of the transistor; And
(c) 상기 트랜지스터의 소스 영역과 드레인 영역 중에서 어느 하나를 그라운드에 연결하고, 다른 하나에 셋전압(Vset), 리셋전압(Vreset) 또는 읽기 전압(Vread)을 인가함으로써, 저항변화층의 저항을 변화시켜 데이터 쓰기 과정을 수행하거나, 저항변화층의 저항값을 읽어 데이터 읽기 과정을 수행하는 단계를 포함한다.(c) a resistance change layer by connecting any one of a source region and a drain region of the transistor to ground and applying a set voltage (V set ), a reset voltage (V reset ), or a read voltage (V read ) to the other. Performing a data writing process by changing a resistance of the substrate, or reading a data by reading a resistance value of the resistance change layer.
본 발명의 트랜지스터에 있어서, 게이트 전극(700)에 문턱 전압(Vth) 이상의 전압을 인가하면, 게이트 산화물(500)의 하부에 있는 영역에는 소스 영역(200)과 드레인 영역(300) 사이에 전기적 채널이 형성된다. 그러나, 채널 중간에 저항변화층(600)이 절연체의 역할을 함으로써, 채널이 연결되지 못한 상태이다. 이 상태에서, 소스 영역(200) 또는 드레인 영역(300)에 소정의 전압을 인가하면, 저항변화층(600)의 저항 상태를 조절하거나 저항변화층(600)의 저항값을 읽을 수 있다. 예를 들어, 저항변화층로서 양극성 물질을 사용하는 경우, 드레인 영역(300)를 그라운드(0 V)에 연결하고 소스 영역(200)에 셋전압(Vset)을 인가하면, 저항변화층(600)의 저항이 낮아질 수 있다. 또한, 소스 영역(200)를 그라운드(0 V)에 연결하고 드레인 영역(300)에 리셋전압(Vreset)을 인가하면, 저항변화층(600)의 저항이 높아질 수 있다. 저항변화층(600)의 종류에 따라서는, 인가 전압의 크기에 따라 더욱 다양한 저항 상태를 갖게 할 수도 있다. 또한, 저항변화층(600)에서 저항의 변화를 일으키지 않을 정도로 낮은 읽기 전압(Vread)을 드레인 영역(300)에 인가하는 경우에는, 저항변화층(600)의 현재 저항값을 읽는 것이 가능하다. 한편, 드레인 영역(300)을 그라운드에 연결하고, 소스 영역(200)에 셋전압, 리셋전압 또는 읽기 전압을 인가하는 것도 가능하다.In the transistor of the present invention, when a voltage equal to or greater than the threshold voltage V th is applied to the gate electrode 700, an area between the source region 200 and the drain region 300 is electrically connected to a region under the gate oxide 500. Channels are formed. However, since the resistance change layer 600 serves as an insulator in the middle of the channel, the channel is not connected. In this state, when a predetermined voltage is applied to the source region 200 or the drain region 300, the resistance state of the resistance change layer 600 may be adjusted or the resistance value of the resistance change layer 600 may be read. For example, when a bipolar material is used as the resistance change layer, when the drain region 300 is connected to ground (0 V) and a set voltage V set is applied to the source region 200, the resistance change layer 600 is applied. ) Can be lowered. In addition, when the source region 200 is connected to the ground (0 V) and the reset voltage V reset is applied to the drain region 300, the resistance of the resistance change layer 600 may be increased. Depending on the type of the resistance change layer 600, it is possible to have a more various resistance state according to the magnitude of the applied voltage. In addition, when the read voltage V read is applied to the drain region 300 so low that the resistance change layer 600 does not cause a change in resistance, it is possible to read the current resistance value of the resistance change layer 600. . Meanwhile, the drain region 300 may be connected to ground, and a set voltage, a reset voltage, or a read voltage may be applied to the source region 200.
구체적인 셋, 리셋 및 읽기 동작은 저항변화층(600)이 단극성(unipolar) 물질인지 또는 양극성(bipolar) 물질인지에 따라 달라질 수 있다.Specific set, reset and read operations may vary depending on whether the resistance change layer 600 is a unipolar material or a bipolar material.
(1) 단극성 물질인 경우(1) In case of monopolar substance
도 2 및 도 3은 저항변화층로서 단극성(unipolar) 물질을 사용하는 경우의 트랜지스터의 작동 방법이다.2 and 3 illustrate a method of operating a transistor when a unipolar material is used as the resistance change layer.
먼저, 데이터 쓰기 과정을 설명하면, 도 2(a) 및 도 3(a)에 나타낸 바와 같이, 게이트 전극(700)에 문턱 전압(Vth) 이상의 게이트 전압(Vg)을 인가하면, 소스 영역(200)과 드레인 영역(300) 사이에 게이트 산화물(500)을 따라 채널이 형성된다. 그러나, 채널 중간에 저항변화층이 절연체의 역할을 함으로써, 채널이 연결되지 못한 상태이다. 이때, 도 2(b) 및 도 3(b)에 나타낸 바와 같이, 소스 영역(200)에 셋전압(Vset) 이상의 전압을 인가하면, 저항변화층의 표면이 저저항상태가 되면서 성질이 절연체에서 저항체로 변하면서 소스 영역에서 드레인 영역으로 전류가 흐르게 되며, 이 상태를 데이터 "1"(ON 상태)로 지정한다. First, a data writing process will be described. As shown in FIGS. 2A and 3A, when a gate voltage V g or more than a threshold voltage V th is applied to the gate electrode 700, a source region is provided. A channel is formed along the gate oxide 500 between the 200 and the drain region 300. However, since the resistance change layer acts as an insulator in the middle of the channel, the channel is not connected. 2 (b) and 3 (b), when a voltage equal to or greater than the set voltage V set is applied to the source region 200, the surface of the resistance change layer becomes a low resistance state and the insulator has a property. The current flows from the source region to the drain region while changing from the resistor to the resistor, and this state is designated as data "1" (ON state).
도 3(b)의 FinFET 구조의 경우에는 저항변화층이 아래쪽으로 좁아지는 사다리꼴 형상으로 형성되어 있어, 소스 영역(200)에 셋전압(Vset) 이상의 전압을 인가하면, 게이트 산화물 하에서 형성된 채널에 의해 이동하는 전자들이 저항변화층(600)에 부딪쳐 통과하지 못하고 저항변화층(600)의 계면에 따라 이동하다 보니 아래쪽으로 쏠리는 현상이 나타나며, 이에 저항변화층(600)의 좁은 바닥 부분은 핫스팟(hot spot)이 일어나 많은 열이 발생하므로 저항변화층의 성질 변화가 용이하다.In the finFET structure of FIG. 3B, the resistance change layer is formed in a trapezoidal shape narrowing downward, and when a voltage equal to or greater than the set voltage V set is applied to the source region 200, the channel formed under the gate oxide is applied to the channel formed under the gate oxide. The electrons moved by the bumps do not pass through the resistance change layer 600, but move along the interface of the resistance change layer 600, so that they move downward. Therefore, the narrow bottom portion of the resistance change layer 600 is a hot spot. It is easy to change the property of the resistance change layer because hot spots occur and generate a lot of heat.
다음으로, 도 2(c) 및 도 3(b)에 나타낸 바와 같이, 소스 영역(200)에 셋전압(Vset)과 다른 리셋전압(Vreset) 이상의 전압을 인가하면, 저항변화층의 표면에 많은 열이 발생하여 상기 저항변화층의 표면이 고저항상태가 되면서 저항체에서 절연체로 변화게 되고, 따라서 소스 영역에서 드레인 영역으로의 전류가 흐르지 않게 된다. 이 상태를 데이터 "0"(OFF 상태)으로 지정한다.Next, as shown in FIGS. 2C and 3B, when a voltage equal to or higher than the set voltage V set and other reset voltage V reset is applied to the source region 200, the surface of the resistance change layer is applied. A lot of heat is generated in the surface of the resistance change layer is a high resistance state to change from the resistor to the insulator, so that no current flows from the source region to the drain region. This state is designated as data "0" (OFF state).
데이터 읽기(read) 과정을 설명하면, 도 2(d) 및 도 3(c)를 참조하면, 드레인 영역(300)에서 읽기 전압(Vread)이 인가될 때, 상기 저항변화층의 정보를 읽을 수 있으며, 이는 상기 저항변화층이 ON 상태인지 OFF 상태인지를 구별할 수 있게 된다.Referring to FIGS. 2D and 3C, when a read voltage V read is applied in the drain region 300, information of the resistance change layer is read. This can distinguish whether the resistance change layer is in an ON state or an OFF state.
도 4는 저항변화층이 단극성 물질로 이루어진 경우의 전압-전류 특성을 보여주는 그래프이다.4 is a graph showing voltage-current characteristics when the resistance change layer is made of a monopolar material.
도 4의 그래프에서 가로축은 게이트(700)에 문턱 전압(Vth) 이상의 전압을 인가하면서 소스 영역(200)에 전압을 인가할 때 결과적으로 저항변화층에 인가되는 전압(V)을 나타낸다. 또한, 도 4의 그래프에서 세로축은 상기 전압(V)에 따라 소스 영역(200)과 드레인 영역(300) 사이에 흐르는 전류(Id)를 나타낸다. 한편, 실선으로 표시된 제1 그래프(G1)는 저항변화층(600)의 저항값이 상대적으로 낮아졌을 때 나타나는 전류-전압 곡선을 보여주며, 점선으로 표시된 제2 그래프(G2)는 저항변화층(600)의 저항값이 상대적으로 높아졌을 때 나타나는 전류-전압 곡선을 보여준다.In the graph of FIG. 4, the horizontal axis represents the voltage V applied to the resistance change layer as a result of applying the voltage to the source region 200 while applying the voltage higher than the threshold voltage V th to the gate 700. In addition, in the graph of FIG. 4, the vertical axis represents a current Id flowing between the source region 200 and the drain region 300 according to the voltage V. FIG. Meanwhile, the first graph G1 indicated by a solid line shows a current-voltage curve that appears when the resistance value of the resistance change layer 600 is relatively low, and the second graph G2 indicated by a dotted line shows a resistance change layer ( The current-voltage curve appears when the resistance value of 600) becomes relatively high.
제1 그래프(G1)를 참조하면, 저항변화층(600)에 인가되는 전압에 비례해서 전류(Id)가 변화하는 것을 알 수 있다. 그러나 저항변화층(600)에 인가되는 전압이 제1 전압(V1)(V1>0)에 도달하면, 저항변화층(600)의 저항이 갑자기 커지고 저항변화층(600)의 전류(Id)가 급격히 작아짐을 알 수 있다. 저항변화층(600)의 이러한 상태는 저항변화층(600)에 제2 전압(V2)(V2>V1)이 인가될 때까지 유지된다. 즉, 저항변화층(600)에 전압을 인가하는 중에 △V(V1～V2) 구간에서는 저항변화층(600)의 저항이 급격히 높아지게 된다. 이어서 저항변화층(600)에 인가되는 전압이 제2 전압(V2)보다 커지면, 저항변화층(600)의 저항은 다시 급격히 낮아지며, 저항변화층(600)에 제1 전압(V1)보다 작은 전압이 인가될 때와 동일하게, 저항변화층(600)의 전류(Id)는 인가되는 전압에 비례하여 변화한다.Referring to the first graph G1, it can be seen that the current Id changes in proportion to the voltage applied to the resistance change layer 600. However, when the voltage applied to the resistance change layer 600 reaches the first voltage V 1 (V 1 > 0), the resistance of the resistance change layer 600 suddenly increases and the current Id of the resistance change layer 600 is increased. It can be seen that) decreases rapidly. This state of the resistance change layer 600 is maintained until the second voltage V 2 (V 2 > V 1 ) is applied to the resistance change layer 600. That is, while applying voltage to the resistance change layer 600, the resistance of the resistance change layer 600 rapidly increases in the ΔV (V 1 to V 2 ) period. Subsequently, when the voltage applied to the resistance change layer 600 is greater than the second voltage V 2 , the resistance of the resistance change layer 600 is lowered again, and the resistance change layer 600 is lower than the first voltage V 1 . As when a small voltage is applied, the current Id of the resistance change layer 600 changes in proportion to the applied voltage.
한편, 초기에 제1 전압(V1)보다 큰 전압 범위에서 저항변화층(600)에 어떤 값의 전압이 인가되었느냐에 따라, 제1 전압(V1)보다 작은 측정 전압에서 측정된 전류값은 상기 측정 전압이 동일하더라도 다르게 된다. 예컨대, 저항변화층(600)에 제3 전압(V3>V2)을 인가하여 저항변화층(600)이 제1 저항값을 갖게 한 후, 저항변화층(600)에 제1 전압(V1)보다 작은 전압을 인가하였을 때, 제1 그래프(G1)에 따른 전류값이 저항변화층(600)로부터 측정된다(이하, 이를 제1 상태라 함). 반면에, 제1 전압(V1)보다 크거나 같고 제2 전압(V2)보다 작거나 같은 소정의 전압(V1≤V≤V2)을 저항변화층(600)에 인가하여 저항변화층(600)이 제2 저항값을 갖게 한 후, 저항변화층(600)에 제1 전압(V1)보다 작은 전압을 인가하였을 때는, 제2 그래프(G2)에 따른 전류값이 저항변화층(600)로부터 측정될 수 있다(이하, 이를 제2 상태라 함).On the other hand, when the voltage of any value to the layer resistance change in a voltage range greater than the first voltage (V 1) (600) initially applied according to doeeotneunya, the current value measured at a small measured voltage than the first voltage (V 1) is Even if the measured voltage is the same, it is different. For example, after the third voltage V 3 > V 2 is applied to the resistance change layer 600 to make the resistance change layer 600 have a first resistance value, the first voltage V is applied to the resistance change layer 600. When a voltage smaller than 1 ) is applied, a current value according to the first graph G1 is measured from the resistance change layer 600 (hereinafter, referred to as a first state). On the other hand, the resistance change layer 600 is applied to the resistance change layer 600 by applying a predetermined voltage V1 ≦ V ≦ V2 greater than or equal to the first voltage V 1 and less than or equal to the second voltage V 2 . ) And a second resistance value, when a voltage smaller than the first voltage (V 1 ) is applied to the resistance change layer 600, the current value according to the second graph (G2) becomes the resistance change layer 600. Can be measured (hereinafter referred to as a second state).
도 4의 그래프에서 알 수 있듯이, 제1 전압(V1)보다 작은 소정의 전압에서, 제2 그래프(G2)를 따라 측정된 전류값은 제1 그래프(G1)를 따라 측정된 전류값보다 크게 작다. 이는, 제1 전압(V1)보다 작은 소정의 전압에서 저항변화층(600)로부터 서로 다른 두 전류값이 측정될 수 있음을 의미한다. 측정되는 두 전류값은 각각 저항변화층(600)에 기록된 데이터 "0" 및 "1"에 해당될 수 있다. 예컨대, 제1 상태는 저항변화층(600)에 데이터 "1"이 기록된 경우이고, 제2 상태는 저항변화층(600)에 데이터 "0"이 기록된 경우일 수 있다. 또는, 그와 반대로, 제1 상태는 저항변화층(600)에 데이터 "0"이 기록된 경우이고, 제2 상태는 저항변화층(600)에 데이터 "1"이 기록된 경우일 수도 있다. 이러한 저항변화층(600)의 전압-전류 특성을 이용하여 저항변화층(600)에 데이터를 기록할 수 있으며, 기록된 데이터를 읽거나 또는 소거할 수 있다.As can be seen in the graph of FIG. 4, at a predetermined voltage smaller than the first voltage V 1 , the current value measured along the second graph G2 is greater than the current value measured along the first graph G1. small. This means that two different current values can be measured from the resistance change layer 600 at a predetermined voltage smaller than the first voltage V 1 . The two current values measured may correspond to data "0" and "1" recorded in the resistance change layer 600, respectively. For example, the first state may be a case where data "1" is written in the resistance change layer 600, and the second state may be a case where data "0" is written in the resistance change layer 600. Alternatively, on the contrary, the first state may be a case where data "0" is written in the resistance change layer 600, and the second state may be a case where data "1" is written in the resistance change layer 600. Data may be recorded in the resistance change layer 600 by using the voltage-current characteristics of the resistance change layer 600, and the recorded data may be read or erased.
도 5는 저항변화층(600)이 단극성 물질로 이루어진 경우에 데이터의 기록, 읽기 및 소거를 위해 저항변화층(600)에 인가되는 전압 펄스의 예를 보여준다. 도 5에서, Vw1은 저항변화층(600)에 데이터, 예컨대 "1"을 기록하기 위해 저항변화층(600)에 인가하는 제1 쓰기 전압 펄스를 나타낸다. 제1 쓰기 전압 펄스(Vw1)는 도 4의 제3 전압(V3)에 해당하는 값이다. 이러한 점에서 제1 쓰기 전압 펄스(Vw1)는 셋전압일 수 있다. Vr1은 저항변화층(600)에 기록된 데이터 "1"을 읽기 위해 저항변화층(600)에 인가하는 제1 읽기 전압 펄스를 나타낸다. 제1 읽기 전압 펄스(Vr1)는 도 4의 제1 전압(V1)보다 작은 값에 해당된다. 도 4의 제1 그래프(G1)로부터 알 수 있듯이, 저항변화층(600)에 제3 전압(V3)이 인가되는 경우, 저항변화층(600)은 저항이 낮은 상태가 된다. 이러한 낮은 저항 상태는 저항변화층(600)에 제1 전압(V1)보다 작은 전압이 인가될 때에도 그대로 유지된다. 따라서, 도 5에서와 같이 제1 전압(V1)보다 작은 전압에 해당되는 제1 읽기 전압 펄스(Vr1)를 저항변화층(600)에 인가하였을 때, 저항변화층(600)로부터 측정되는 전류값은 저항변화층(600)에 제1 전압(V1)과 제2 전압(V2) 사이의 전압을 인가하였을 때 측정되는 전류값보다 훨씬 크게 된다. 이러한 결과를 통해서 저항변화층(600)에 데이터 "1"이 기록된 것을 알 수 있다.5 shows an example of a voltage pulse applied to the resistance change layer 600 for writing, reading, and erasing data when the resistance change layer 600 is made of a monopolar material. In FIG. 5, V w1 represents a first write voltage pulse applied to the resistance change layer 600 to write data, such as “1”, to the resistance change layer 600. The first write voltage pulse V w1 is a value corresponding to the third voltage V 3 of FIG. 4. In this regard, the first write voltage pulse V w1 may be a set voltage. V r1 represents a first read voltage pulse applied to the resistance change layer 600 to read data “1” recorded in the resistance change layer 600. The first read voltage pulse V r1 corresponds to a value smaller than the first voltage V 1 of FIG. 4. As can be seen from the first graph G1 of FIG. 4, when the third voltage V 3 is applied to the resistance change layer 600, the resistance change layer 600 is in a low resistance state. This low resistance state is maintained even when a voltage smaller than the first voltage V 1 is applied to the resistance change layer 600. Therefore, as shown in FIG. 5, when the first read voltage pulse V r1 corresponding to a voltage smaller than the first voltage V 1 is applied to the resistance change layer 600, it is measured from the resistance change layer 600. The current value is much larger than the current value measured when the voltage between the first voltage V1 and the second voltage V2 is applied to the resistance change layer 600. Through this result, it can be seen that data “1” is recorded in the resistance change layer 600.
또한, 도 5에서 Vw2는 저항변화층(600)에 데이터 "0"을 기록하기 위해 저항변화층(600)에 인가하는 제2 쓰기 전압 펄스이다. 이러한 점에서 제2 쓰기 전압 펄스(Vw2)는 리셋전압일 수 있다. 제2 쓰기 전압 펄스(Vw2)는 도 4의 제1 전압(V1)과 제2 전압(V2) 사이의 전압에 해당된다. 따라서 제2 쓰기 전압 펄스(Vw2)는 제1 쓰기 전압 펄스(Vw1)보다 작다. 저항변화층(600)에 제2 쓰기 전압 펄스(Vw2)가 인가되는 경우, 저항변화층(600)의 저항은 급격히 높아진다(도 4 참조). 저항변화층(600)의 이러한 높은 저항 상태는 저항변화층(600)에 인가되는 전압 펄스가 제1 전압(V1)보다 작을 때에도 그대로 유지될 수 있다(도 4의 제2 그래프(G2) 참조). 또한, Vr2는 저항변화층(600)로부터 데이터 "0"을 읽기 위해 저항변화층(600)에 인가하는 제2 읽기 전압 펄스를 나타낸다. 제2 읽기 전압 펄스(Vr2)는 제1 전압(V1) 보다 작은 전압으로서, 제1 읽기 전압 펄스(Vr1)와 동일한 크기의 전압일 수 있다. 따라서, 저항변화층(600)에 제2 쓰기 전압 펄스(Vw2)를 인가한 후에 저항변화층(600)에 제2 읽기 전압 펄스(Vr2)를 인가하면, 저항변화층(600)로부터 측정되는 전류값은 상술한 데이터 "1"을 읽을 때보다 훨씬 작게 된다.In FIG. 5, V w2 is a second write voltage pulse applied to the resistance change layer 600 in order to write data “0” in the resistance change layer 600. In this regard, the second write voltage pulse V w2 may be a reset voltage. The second write voltage pulse V w2 corresponds to a voltage between the first voltage V 1 and the second voltage V 2 of FIG. 4. Therefore, the second write voltage pulse V w2 is smaller than the first write voltage pulse V w1 . When the second write voltage pulse V w2 is applied to the resistance change layer 600, the resistance of the resistance change layer 600 rapidly increases (see FIG. 4). This high resistance state of the resistance change layer 600 may be maintained even when the voltage pulse applied to the resistance change layer 600 is smaller than the first voltage V 1 (see the second graph G2 of FIG. 4). ). In addition, V r2 represents a second read voltage pulse applied to the resistance change layer 600 to read data “0” from the resistance change layer 600. The second read voltage pulse V r2 is a voltage smaller than the first voltage V 1 and may be a voltage having the same magnitude as the first read voltage pulse V r1 . Therefore, when the second read voltage pulse V r2 is applied to the resistance change layer 600 after the second write voltage pulse V w2 is applied to the resistance change layer 600, it is measured from the resistance change layer 600. The current value to be made becomes much smaller than when reading the above-mentioned data "1".
한편, 저항변화층(600)에 기록된 데이터는 단순히 데이터를 기록할 때 인가한 전압 펄스와 극성이 반대인 전압펄스를 인가함으로써 소거할 수 있다.On the other hand, the data recorded in the resistance change layer 600 can be erased by simply applying a voltage pulse whose polarity is opposite to the voltage pulse applied when the data is written.
(2) 양극성 물질인 경우(2) In case of bipolar material
도 6 및 도 7은 저항변화층로서 양극성(bipolar) 저항변화층을 사용하는 경우의 트랜지스터의 작동 방법이다.6 and 7 illustrate a method of operating a transistor in the case of using a bipolar resistive change layer as a resistive change layer.
먼저, 데이터 쓰기 과정을 설명하면, 도 6(a) 및 도 7(a)에 나타낸 바와 같이, 게이트 전극(700)에 문턱 전압(Vth) 이상의 게이트 전압(Vg)을 인가하면, 소스 영역(200)과 드레인 영역(300) 사이에 게이트 산화물(500)을 따라 채널이 형성된다. 그러나, 채널 중간에 저항변화층(600)이 절연체의 역할을 함으로써, 채널이 연결되지 못한 상태이다. 이때, 도 6(b) 및 도 7(b)에 나타낸 바와 같이, 소스 영역(200)에 │셋전압(Vset)│이상의 전압을 인가하여 저항변화층의 표면을 저저항상태로 만들어 절연체에서 저항체로 변화시킴으로써 소스 영역에서 드레인 영역으로 전류가 흐르게 되며, 이 상태를 데이터 "1"(ON 상태)로 지정한다.First, a data writing process will be described. As shown in FIGS. 6A and 7A, when a gate voltage V g equal to or greater than a threshold voltage V th is applied to the gate electrode 700, the source region may be used. A channel is formed along the gate oxide 500 between the 200 and the drain region 300. However, since the resistance change layer 600 serves as an insulator in the middle of the channel, the channel is not connected. At this time, as shown in FIGS. 6 (b) and 7 (b), the voltage of the set voltage V set or higher is applied to the source region 200 to bring the surface of the resistance change layer into a low resistance state. By changing to a resistor, a current flows from the source region to the drain region, and this state is designated as data "1" (ON state).
도 7(b)의 FinFET 구조의 경우에는, 저항변화층이 아래쪽으로 좁아지는 사다리꼴 형상으로 형성되어 있어, 소스 영역(200)에 │셋전압(Vset)│이상의 전압을 인가하면, 게이트 산화물 하에서 형성된 채널에 의해 이동하는 전자들이 저항변화층(600)에 부딪쳐 통과하지 못하고 저항변화층(600)의 계면에 따라 이동하다 보니 아래쪽으로 쏠리는 현상이 나타나며, 이에 저항변화층(600)의 좁은 바닥 부분은 핫스팟(hot spot)이 일어나 많은 열이 발생하므로 저항변화층(600)의 성질 변화가 용이하다.In the case of the FinFET structure shown in Fig. 7 (b), the resistance change layer is formed in a trapezoidal shape narrowing downward, and when a voltage equal to or greater than the set voltage V set is applied to the source region 200, The electrons moving by the formed channel do not pass through the resistance change layer 600, but move along the interface of the resistance change layer 600, so that the electrons move downward. Thus, the narrow bottom portion of the resistance change layer 600 appears. Since a hot spot occurs and a lot of heat is generated, it is easy to change the property of the resistance change layer 600.
그러나, 이때, 상기 셋전압(Vset)은 소스 영역(200) 뿐만 아니라 드레인 영역(300)에서 인가할 수도 있고, 양의 전압 또는 음의 전압을 인가할 수도 있다. 상기 도 6 및 도 7은 일례로 소스 영역에서 양의 셋전압을 인가할 경우를 설명한 것이다.However, at this time, the set voltage V set may be applied not only in the source region 200 but also in the drain region 300, and may apply a positive voltage or a negative voltage. 6 and 7 illustrate a case where a positive set voltage is applied to a source region as an example.
다음으로, 도 6(c) 및 도 7(b)에 나타낸 바와 같이, 소스 영역(200)의 반대 편인 드레인 영역(300)에 │리셋전압(Vreset)│ 이상의 전압을 인가하면, 저항변화층의 표면을 고저항상태로 만들어 저항체에서 절연체로 변화시켜 전류가 흐르지 않게 되며, 이 상태를 데이터 "0"(OFF 상태)으로 지정한다.Next, as shown in FIGS. 6C and 7B, when a voltage equal to or greater than the reset voltage V reset is applied to the drain region 300 opposite to the source region 200, the resistance change layer is applied. Make the surface of high resistance state and change from resistor to insulator so that no current flows, and designate this state as data "0" (OFF state).
데이터 읽기(read) 과정을 설명하면, 도 6(d) 및 도 7(c)을 참조하면, 드레인 영역(300)에서 읽기 전압(Vread)이 인가될 때, 상기 저항변화층의 정보를 읽을 수 있으며, 이는 상기 저항변화층이 ON 상태인지 OFF 상태인지를 구별할 수 있게 된다.6 (d) and 7 (c), when the read voltage V read is applied in the drain region 300, the information of the resistance change layer is read. This can distinguish whether the resistance change layer is in an ON state or an OFF state.
도 8은 본 발명의 일 실시예에 따른 비휘발성 메모리 기능을 갖는 트랜지스터에 있어서, 저항변화층이 양극성(bipolar) 물질인 경우의 데이터의 기록 및 읽기 를 위해 저항변화층에 인가되는 전압 펄스의 예를 나타낸다((a) Vset이 양의 전압일때, (b) Vset이 음의 전압일 때).8 is an example of a voltage pulse applied to a resistance change layer for writing and reading data when the resistance change layer is a bipolar material in a transistor having a nonvolatile memory function according to an embodiment of the present invention. ((A) when V set is a positive voltage, (b) when V set is a negative voltage).
도 8을 참조하면, 도 8(a)의 경우, Vset이 양의 전압일때, ON 상태, 즉, 저항변화층을 저저항 상태로 만들기 위해서는 Vset 이상의 전압(Von)을 인가하며, OFF 상태, 즉, 저항변화층을 고저항 상태로 만들기 위해서는 Vreset의 절대값보다 큰 음의 전압(-Voff)를 인가할 수 있다.Referring to FIG. 8, in the case of FIG. 8A, when V set is a positive voltage, a voltage V on equal to or greater than V set is applied to turn the resistance change layer into a low resistance state, and OFF. In order to make the resistance change layer into a high resistance state, a negative voltage (-V off ) greater than the absolute value of V reset may be applied.
반대로, Vset이 음의 전압일때(도 8(b))의 경우에는 ON 상태로 만들기 위해서는 Vset의 절대값보다 큰 음의 전압(-Von)을 인가하며, OFF 상태, 즉, 저항변화층을 고저항 상태로 만들기 위해서는 Vreset의 값보다 큰 전압(Voff)를 인가할 수 있다.On the contrary, in the case where V set is a negative voltage (Fig. 8 (b)), a negative voltage (-V on ) greater than the absolute value of V set is applied to make it ON. To make the layer into a high resistance state, a voltage (V off ) greater than the value of V reset can be applied.
메모리 상태를 읽고자 할 때에는 Vread 인가할 수 있다.To read the memory state, V read can be applied.
(3) 상변화 물질인 경우(3) In case of phase change material
상기 저항변화층이 상변화 물질로 이루어지는 경우, 도 9에 나타낸 바와 같이, 셋전압(Vset), 리셋전압(Vreset) 또는 읽기 전압(Vread) 대신 셋 전류(Iset), 리셋 전류(Ireset), 또는 읽기 전류(Iread)를 통하여 저항변화층의 저항을 변화시키거나 저항변화층의 저항값을 읽을 수 있다.When the resistance change layer is made of a phase change material, as shown in FIG. 9, instead of the set voltage V set , the reset voltage V reset , or the read voltage V read , a set current I set and a reset current ( Through the I reset ) or the read current I read , the resistance of the resistance change layer may be changed or the resistance value of the resistance change layer may be read.
비휘발성 메모리 기능을 갖는 트랜지스터의 제조 방법Method for manufacturing a transistor having a nonvolatile memory function
이하, 본 발명의 실시예의 의한 채널 영역 내에 저항변화층을 포함하는 비휘발성 메모리 기능을 갖는 트랜지스터의 제조 방법을 도 10 내지 도 12를 참조하여 구체적으로 설명한다.Hereinafter, a method of manufacturing a transistor having a nonvolatile memory function including a resistance change layer in a channel region according to an embodiment of the present invention will be described in detail with reference to FIGS. 10 to 12.
도 10은 본 발명의 일 실시예에 따른 비휘발성 메모리 기능을 갖는 트랜지스터의 제조 방법을 나타내는 모식도이다.10 is a schematic diagram illustrating a method of manufacturing a transistor having a nonvolatile memory function according to an embodiment of the present invention.
도 10을 참조하면, 본 발명에 따른 트랜지스터의 제조 방법은10, the method of manufacturing a transistor according to the present invention
(a) 기판 상에 저항변화층을 형성시키는 단계;(a) forming a resistance change layer on the substrate;
(b) 이온주입(ion implantation) 공정을 통해 기판 내로 불순물을 주입하여 소스 영역 및 드레인 영역용 확산층(diffusion layer)을 형성시키는 단계;(b) implanting impurities into the substrate through an ion implantation process to form a diffusion layer for the source region and the drain region;
(c) 식각 공정을 이용하여 채널 영역을 형성시키는 단계;(c) forming a channel region using an etching process;
(d) 게이트 산화물층을 형성시키는 단계; (d) forming a gate oxide layer;
(e) 소스 영역들 사이 및 게이트 영역들 사이에 게이트 절연층을 형성시키는 단계; 및(e) forming a gate insulating layer between the source regions and between the gate regions; And
(f) 게이트 전극을 형성시키는 단계를 포함한다.(f) forming a gate electrode.
구체적으로, 단계 (a)는 기판 상에 저항변화층(600)을 형성시키는 단계이다.Specifically, step (a) is a step of forming the resistance change layer 600 on the substrate.
본 발명에 사용가능한 기판의 예를 들면, 실리콘 기판, GaAs 기판등의 당해 분야에서 공지인 반도체기판을 포함한다. 반도체기판은 미리 P형 또는 N형의 도전형을 갖도록 해도 좋다. P형 도전형을 부여하는 불순물로서는 보론등이 있으며, N형 도전형을 위한 불순물로서는 인, 비소등이 있다.Examples of substrates usable in the present invention include semiconductor substrates known in the art such as silicon substrates, GaAs substrates, and the like. The semiconductor substrate may have a P type or an N type conductivity in advance. Examples of the impurity for imparting a P-type conductivity type include boron, and examples of impurities for the N-type conductivity type include phosphorus and arsenic.
이때, 상기 저항변화층(600) 형성은 유기 나노와이어 리소그래피(organic nanowire lithography), 드롭 캐스팅(drop casting), 스핀코팅(spin coating), 딥코팅(dip coating), 전자빔 증착(e-beam evaporation), 열증착(thermal evaporation), 프린팅(printing), 소프트리소그래피(soft lithography) 및 스퍼터링(sputtering) 중에서 선택되는 적어도 어느 하나의 방법을 이용하여 수행할 수 있으나, 이에 제한되는 것은 아니다.In this case, the resistance change layer 600 may be formed by organic nanowire lithography, drop casting, spin coating, dip coating, and e-beam evaporation. , Thermal evaporation, printing, printing, soft lithography, and sputtering may be performed using at least one method selected from, but is not limited thereto.
상기 저항변화층은 당업계에서 사용되는 단극성(unipolar) 물질, 양극성(bipolar) 물질 또는 상변화(phase change) 물질을 사용할 수 있으나, 이에 제한되는 것은 아니다.The resistance change layer may be a unipolar material, a bipolar material or a phase change material used in the art, but is not limited thereto.
다음으로, 단계 (b)는 기판 내로 소스 영역(200) 및 드레인 영역(300)용 확산층(diffusion layer)을 형성시키는 단계이다.Next, step (b) is to form a diffusion layer for the source region 200 and the drain region 300 into the substrate.
상기 단계에서는 이온주입(ion implantation) 공정을 통해 기판(100) 내로 불순물을 주입하여 소스 영역(200) 및 드레인 영역(300)용 확산층을 형성시킨다.In this step, impurities are implanted into the substrate 100 through an ion implantation process to form diffusion layers for the source region 200 and the drain region 300.
확산층의 형성에 사용되는 불순물로서는, P형 도전형을 부여하는 경우 보론등이 있고, N형 도전형을 부여하는 경우 인, 비소등이 있다. 예컨대, 비소는 확산층의 형성을 위해 가속 에너지 30KeV, 도스량 3×1015 /㎠ ～ 5×1015 /㎠ 으로 반도체기판내로 주입되는 것이 바람직하다.As an impurity used for formation of a diffusion layer, there are boron etc. when giving a P type conductivity type, and there are arsenic etc. which are phosphorus when giving an N type conductivity type. For example, arsenic is preferably injected into the semiconductor substrate at an acceleration energy of 30 KeV and a dose of 3 × 10 15 / cm 2 to 5 × 10 15 / cm 2 to form a diffusion layer.
상기 단계 (a)와 단계 (b)는 도 11에 나타낸 바와 같이, 순서를 바꾸어 수행할 수 있다. 즉, (a') 이온주입 공정을 통해 기판 내로 불순물을 주입하여 소스 영역 및 드레인 영역을 위한 확산층을 형성시킨 후, (b') 상기 확산층 위에 저항변화층을 형성시킬 수 있다.Steps (a) and (b) may be performed in reverse order, as shown in FIG. That is, after (a ') ion implantation, impurities are implanted into the substrate to form a diffusion layer for the source region and the drain region, and then (b') a resistance change layer may be formed on the diffusion layer.
다음으로, 단계 (c)는 채널 영역을 형성시키는 단계이다.Next, step (c) is to form a channel region.
상기 단계에서는 저항변화층(600)의 양측부를 사선으로 식각하여 아래에서 위쪽으로 좁아지는 사다리꼴 형상의 채널 영역(400)을 형성시킨다. 또한, 상기 식각으로 인해 기판(100) 상의 소스 영역(200) 및 드레인 영역(300)이 노출된다.In this step, both sides of the resistance change layer 600 are etched diagonally to form a trapezoidal channel region 400 narrowing from the bottom upward. In addition, the etching may expose the source region 200 and the drain region 300 on the substrate 100.
다음으로, 단계 (d)는 게이트 산화물층을 형성시키는 단계이다.Next, step (d) is to form a gate oxide layer.
상기 게이트 산화물층은 예컨대 실리콘산화막, 실리콘질화막 또는 이들의 적층막을 포함하나, 이에 제한되지 않는다. 상기 게이트 산화물층은 증착법을 이용하거나, 자연산화공정을 이용할 수 있으며, 본 발명의 일 실시예에서는 자연산화공정을 이용하여 기판 상의 Si를 산화시켜 소스 영역, 드레인 영역 및 채널 영역의 측면 표면을 포함하는 기판 전체에 SiO2 게이트 산화물을 형성시켰다.The gate oxide layer includes, but is not limited to, for example, a silicon oxide film, a silicon nitride film, or a stacked film thereof. The gate oxide layer may be formed using a deposition method or a natural oxidation process, and in one embodiment of the present invention, the surface of the source region, the drain region, and the channel region is oxidized by oxidizing Si on the substrate using the natural oxidation process. SiO 2 gate oxide was formed over the entire substrate.
다음으로, 단계 (e)는 게이트 절연체층을 형성시키는 단계이다.Next, step (e) is to form a gate insulator layer.
상기 게이트 절연체(550)는 게이트전극에서 전압 인가시 소스 영역에서 드레인 영역으로 형성되는 채널 이외에 누설전류의 생성을 방지하고자 형성시키는 것으로, 기판 상에서 소스 영역, 드레인 영역 및 채널 영역의 측면을 마스킹 한 다음,그 외의 부분을 다시 한번 두껍게 산화시킴으로써 전류가 통하기 않도록 절연체층을 형성할 수 있다.The gate insulator 550 is formed to prevent the generation of leakage current in addition to the channel formed from the source region to the drain region when voltage is applied from the gate electrode, and masks side surfaces of the source region, the drain region, and the channel region on the substrate. By oxidizing the other parts thickly once again, the insulator layer can be formed so that current does not flow.
다음으로, 단계 (f)는 게이트 전극(700)을 형성시키는 단계이다.Next, step (f) is a step of forming the gate electrode 700.
상기 단계에서는 상기 소스 영역(200) 및 드레인 영역(300) 상에 위치한 게이트 산화층(500) 및 상기 저항변화층(600)을 포함하는 채널 영역 상에 게이트 전극 재료를 올려 놓고, 이 게이트 전극재료를 패터닝하여 소스 영역(200)과 드레인 영역(300)의 적어도 일부 및 그 사이에 위치하는 채널 영역(400)상에 게이트 전극을 형성시킨다.In the step, the gate electrode material is placed on the channel region including the gate oxide layer 500 and the resistance change layer 600 positioned on the source region 200 and the drain region 300, and the gate electrode material is placed. The gate electrode is patterned to form a gate electrode on at least a portion of the source region 200 and the drain region 300 and the channel region 400 positioned therebetween.
이때, 상기 게이트 전극(700)의 재료로서는 예컨대, 폴리실리콘, Ti 및 W등의 고융점금속과의 실리사이드, 이들 실리사이드의 적층막, 및 Al 및 Au등의 금속막을 포함한다.At this time, the material of the gate electrode 700 includes, for example, silicide with high melting point metals such as polysilicon, Ti and W, a lamination film of these silicides, and a metal film such as Al and Au.
또한, 상기 게이트 전극(700)이 폴리실리콘으로 이루어지는 경우, 그의 저항을 감소시키기 위해 불순물을 주입할 수 있다. 또한, 상기 게이트 전극(700)은 오프셋 영역의 형성을 방지하기 위해 적어도 채널길이보다 넓은 폭을 갖는 것이 바람직하다.In addition, when the gate electrode 700 is made of polysilicon, impurities may be implanted to reduce its resistance. In addition, the gate electrode 700 preferably has a width wider than at least the channel length in order to prevent the formation of the offset region.
또한, 본 발명의 다른 실시예에 따른 FinFET 구조의 비휘발성 메모리 기능을 갖는 트랜지스터는 도 12의 제조 방법에 의해 제조될 수 있다.In addition, the transistor having the nonvolatile memory function of the FinFET structure according to another embodiment of the present invention may be manufactured by the manufacturing method of FIG.
도 12를 참조하면, 본 발명에 따른 트랜지스터의 제조 방법은12, the method of manufacturing a transistor according to the present invention
(1) 기판 상에 소스 영역, 채널 영역 및 드레인 영역을 포함하는 NPN 접합 반도체층을 형성시키는 단계;(1) forming an NPN junction semiconductor layer comprising a source region, a channel region and a drain region on the substrate;
(2) 상기 NPN 접합 반도체층 중에 채널 영역인 P형 반도체 영역을 식각하고, 트렌치 구조를 형성시키는 단계;(2) etching a P-type semiconductor region, which is a channel region, in the NPN junction semiconductor layer to form a trench structure;
(3) 트렌치에 저항변화 물질을 주입하여 저항변화층을 형성시키는 단계;(3) forming a resistance change layer by injecting a resistance change material into the trench;
(4) 상기 P형 반도체 영역에 게이트 산화물층을 형성시키는 단계; 및(4) forming a gate oxide layer in the P-type semiconductor region; And
(5) 게이트 전극을 형성시키는 단계를 포함한다.(5) forming a gate electrode.
먼저, 단계 1은 기판 상에 소스 영역, 채널 영역 및 드레인 영역을 포함하는 NPN 접합 반도체층을 형성시키는 단계이다.First, step 1 is a step of forming an NPN junction semiconductor layer including a source region, a channel region and a drain region on a substrate.
상기 NPN 접합 반도체층은 당업계에서 공지된 방법을 이용하여 형성시킬 수 있다.The NPN junction semiconductor layer can be formed using a method known in the art.
여기에서, N형 반도체는 각각 소스 영역 및 드레인 영역으로 사용되며, P형 반도체는 이후 채널 영역을 형성할 수 있다.Herein, the N-type semiconductor is used as the source region and the drain region, respectively, and the P-type semiconductor may form a channel region thereafter.
다음으로, 단계 2는 상기 NPN 접합 반도체층 중에 채널 영역인 P형 반도체 영역을 식각하고, 트렌치 구조를 형성시키는 단계이다. 단계 3은 트렌치에 저항변화 물질을 주입하여 저항변화층을 형성시키는 단계이다.Next, step 2 is to etch the P-type semiconductor region, which is a channel region, in the NPN junction semiconductor layer to form a trench structure. Step 3 is a step of forming a resistance change layer by injecting a resistance change material into the trench.
상기 단계에서, 식각 방법은 당업계에서 공지된 식각 방법을 사용할 수 있으며, 일례로 반응성 이온 에칭이나 플라즈마 에칭법을 사용할 수 있다.In the above step, the etching method may use an etching method known in the art, and for example, reactive ion etching or plasma etching may be used.
상기 식각은 P형 반도체 영역에서 위에서 아래쪽으로 좁아지는 사다리꼴 형상으로 수행하고, 식각된 부분에 저항변화 물질을 주입함으로써 저항변화층을 형성시킬 수 있다. 따라서 저항변화층 또한 위에서 아래쪽으로 좁아지는 사다리꼴 형상으로 형성된다. 상기 저항변화 물질의 주입 방법은 당업계에서 공지된 방법을 사용할 수 있다.The etching may be performed in a trapezoidal shape narrowing from the top to the bottom in the P-type semiconductor region, and a resistance change layer may be formed by injecting a resistance change material into the etched portion. Therefore, the resistance change layer is also formed in a trapezoidal shape narrowing from the top downward. As the method of injecting the resistance change material, a method known in the art may be used.
상기 단계에서는 P형 반도체 영역 일부에 저항변화층(600)을 포함하는 NPN 접합 반도체층을 선택적으로 식각하는데, 이때 종래의 반도체 공정에서 사용하는 방법을 선택할 수 있다. 특히 NPN 접합 반도체층 상부에 포토리지스트를 도포한 후, 식각 마스크를 이용하여 포토리소그라피 공정을 진행한 후, 반응성 이온 에칭이나 플라즈마 에칭법을 통해 트렌치 구조(T)를 형성한다.In this step, the NPN junction semiconductor layer including the resistance change layer 600 is selectively etched in a portion of the P-type semiconductor region, in which a method used in a conventional semiconductor process may be selected. In particular, after the photoresist is applied on the NPN junction semiconductor layer, the photolithography process is performed using an etching mask, and then the trench structure T is formed by reactive ion etching or plasma etching.
다음으로, 단계 4는 게이트 산화물층(500)을 형성하는 단계이다.Next, step 4 is to form the gate oxide layer 500.
상기 게이트 산화물층(500)은 예컨대, 산화막(SiO2), 질화막(Si3N4), 산화질화막(SiON), 알루미늄산화막(Al2O3), 하프늄산화막(HfO2), 지르코늄산화막(ZrO2) 등과 같은 높은 유전 상수(high k)를 가지는 물질 등을 이용하여 구성할 수 있으나, 본 발명에서는 자연산화방식을 이용하여 P 반도체 영역의 Si를 산화시킴으로써 SiO2의 게이트 산화물층을 형성시킬 수 있다.The gate oxide layer 500 includes, for example, an oxide film (SiO 2 ), a nitride film (Si 3 N 4 ), an oxynitride film (SiON), an aluminum oxide film (Al 2 O 3 ), a hafnium oxide film (HfO 2 ), and a zirconium oxide film (ZrO). 2 ) can be formed using a material having a high dielectric constant such as high k. In the present invention, the gate oxide layer of SiO 2 can be formed by oxidizing Si in the P semiconductor region using a natural oxidation method. have.
FinFET 구조에서는 소스 영역, 채널 영역, 드레인 영역을 포함하는 다수의 NPN 접합 반도체층이 각각 이격되어 기판 상에 수직으로 배열되어 있기 때문에, 누설전류가 생성되지 않으며, 따라서 누설전류 생성을 막기 위한 게이트 절연층이 필요하지 않다.In the FinFET structure, since a plurality of NPN junction semiconductor layers including a source region, a channel region, and a drain region are respectively spaced apart and arranged vertically on the substrate, no leakage current is generated, and thus gate insulation to prevent leakage current generation. No layer needed
다음으로, 단계 5는 게이트 전극(700)을 형성하는 단계이다.Next, step 5 is to form the gate electrode 700.
상기 단계에서는 게이트 전극(700)을 증착하고(예컨대, 알루미늄(Al), 텅스텐(W), 질화티타늄(TiN), 질화탄탈늄(TaN) 및 폴리 실리콘(poly Si), 실리콘 실리사이드(silicide) 등), 포토리소그라피 공정을 통해 특정한 영역만 게이트 전극을 패터닝할 수 있다. 이때 포토리소그라피 공정은 기존에 반도체 공정에 많이 사용되고 있는 포토레지스트 및 식각 마스크를 이용할 수 있다. 이후 반응성 이온 에칭 공정이나 플라즈마 에칭 공정을 통해 게이트 금속을 선택적으로 식각한다. 게이트 금속 양 옆으로 식각된 부분은 각각 소스 영역 및 드레인 영역에 해당되며, 이 부분을 선택적으로 식각한 후, 소스 영역(200)과 드레인 영역(300)을 형성할 수 있다.In the step, the gate electrode 700 is deposited (for example, aluminum (Al), tungsten (W), titanium nitride (TiN), tantalum nitride (TaN) and polysilicon (poly Si), silicon silicide, etc.). ), The gate electrode can be patterned only in a specific region through a photolithography process. In this case, the photolithography process may use a photoresist and an etching mask that are conventionally used in a semiconductor process. Thereafter, the gate metal is selectively etched through a reactive ion etching process or a plasma etching process. The portions etched to the sides of the gate metal correspond to the source region and the drain region, respectively, and after the portions are selectively etched, the source region 200 and the drain region 300 may be formed.
본 발명에 따른 트랜지스터는 채널 영역(400) 안에 비휘발성 저항변화층(600)을 삽입함으로써, 게이트 전압 인가 후, 소스 영역에 저항 변화를 일으킬 수 있는 전압 또는 전류를 인가하면, 비휘발성 저항변화층의 성질이 스위칭(switching) 되면서 트랜지스터 자체가 메모리 기능을 가질 수 있으며, 게이트(gate)가 아닌 채널 내에 데이터를 저장함으로써 전원 공급이 차단되더라도 저장된 데이터가 소멸되지 않고 보존되므로, 종래 메모리소자(RAM)을 대신하여 유용하게 사용될 수 있다.The transistor according to the present invention inserts the nonvolatile resistance change layer 600 into the channel region 400, and if a voltage or current is applied to the source region after applying the gate voltage, the nonvolatile resistance change layer As the nature of the switching (switching), the transistor itself can have a memory function, and even if the power supply is cut off by storing the data in the channel rather than the gate (gate), the stored data is not destroyed and is preserved, so that the conventional memory device (RAM) It can be useful instead of.
이상 본 발명을 바람직한 실시예를 참조하여 설명하였지만, 본 발명은 상기 실시예에 제한되지 않는다는 것을 이해하여야 한다. 본 발명은 후술하는 특허청구범위 내에서 상기 실시예를 다양하게 변형 및 수정할 수 있으며, 이들은 모두 본 발명의 범위 내에 속하는 것이다. 따라서, 본 발명은 특허청구범위 및 그 균등물에 의해서만 제한된다.While the present invention has been described with reference to preferred embodiments, it is to be understood that the present invention is not limited to the above embodiments. The present invention can be variously modified and modified within the scope of the following claims, which are all within the scope of the invention. Accordingly, the invention is limited only by the claims and the equivalents thereof.
본 발명의 비휘발성 메모리 기능을 갖는 트랜지스터 및 이의 작동 방법은 비휘발성 메모리 기능을 갖는 트랜지스터에 관한 기술로, 메모리 소자로 이용될 수 있다.The transistor having a nonvolatile memory function and a method of operating the same according to the present invention are related to a transistor having a nonvolatile memory function and can be used as a memory device.

Claims (13)

  1. 기판;Board;
    상기 기판 상에 돌출된 형상을 가지는 채널 영역;A channel region protruding from the substrate;
    상기 기판 상의 일층에 형성된 소스 영역;A source region formed in one layer on the substrate;
    상기 채널 영역을 중심으로 상기 소스 영역에 대향하고, 상기 기판 상의 타측에 형성된 드레인 영역;A drain region facing the source region about the channel region and formed on the other side of the substrate;
    상기 소스 영역 및 드레인 영역과 접촉하며, 상기 채널 영역의 측면 표면 상에 형성된 게이트 산화물;A gate oxide in contact with said source and drain regions, said gate oxide formed on a side surface of said channel region;
    상기 채널 영역 내부에 형성되며, 양 측면의 게이트 산화물과 접촉하는 저항변화층; 및A resistance change layer formed inside the channel region and in contact with gate oxides on both sides of the channel region; And
    상기 게이트 산화물 및 상기 저항변화층을 커버하고, 상기 채널 영역 상에 형성된 게이트 전극을 포함하는, 비휘발성 메모리 기능을 갖는 트랜지스터.And a gate electrode covering the gate oxide and the resistance change layer and formed on the channel region.
  2. 제1항에 있어서,The method of claim 1,
    상기 트랜지스터는 평면소자구조를 포함하고, 상기 채널 영역은 아래에서 위쪽으로 좁아지는 사다리꼴 형상을 가지고, 상기 저항변화층은 상기 채널 영역의 상부에 형성되며, 누설전류의 생성을 막기 위해 상기 기판 상에 형성된 다수의 소스 영역들 사이 및 기판 상에 형성된 다수의 드레인 영역들 사이에는 게이트 절연체층이 형성되는 것을 특징으로 하는, 비휘발성 메모리 기능을 갖는 트랜지스터.The transistor includes a planar element structure, the channel region has a trapezoidal shape that narrows from the bottom upwards, the resistance change layer is formed on the channel region, and is formed on the substrate to prevent generation of leakage current. A gate insulator layer is formed between a plurality of source regions formed and between a plurality of drain regions formed on a substrate.
  3. 제1항에 있어서,The method of claim 1,
    상기 트랜지스터는 3차원의 FinFET 소자구조를 포함하고, 상기 소스 영역, 상기 채널 영역 및 드레인 영역은 상기 기판 상에 수직으로 형성되고, 상기 저항변화층은 상기 채널 영역 내에 형성되되, 상기 채널 영역과 동일한 높이를 가지며, 위에서 아래쪽으로 좁아지는 사다리꼴 형상으로 형성되는 것을 특징으로 하는, 비휘발성 메모리 기능을 갖는 트랜지스터.The transistor includes a three-dimensional FinFET device structure, wherein the source region, the channel region and the drain region are formed vertically on the substrate, and the resistance change layer is formed in the channel region, the same as the channel region. A transistor having a non-volatile memory function, characterized in that formed in a trapezoidal shape having a height and narrowing from top to bottom.
  4. 제1항에 있어서, The method of claim 1,
    상기 저항변화층은 단극성(unipolar) 물질, 양극성(bipolar) 물질 또는 상변화(phase change) 물질로 이루어진 것을 특징으로 하는 비휘발성 메모리 기능을 갖는 트랜지스터.The resistance change layer is a transistor having a nonvolatile memory function, characterized in that made of a unipolar (unipolar) material, a bipolar (bipolar) material or a phase change (phase change) material.
  5. (a) 제1항의 트랜지스터를 제공하는 단계;(a) providing the transistor of claim 1;
    (b) 상기 트랜지스터의 게이트 전극에 문턱 전압 이상의 전압(Vg)을 인가하는 단계; 및(b) applying a voltage (V g ) equal to or greater than a threshold voltage to the gate electrode of the transistor; And
    (c) 상기 트랜지스터의 소스 영역과 드레인 영역 중에서 어느 하나를 그라운드에 연결하고, 다른 하나에 셋전압(Vset), 리셋전압(Vreset) 또는 읽기 전압(Vread)을 인가함으로써, 저항변화층의 저항을 변화시켜 데이터 쓰기 과정을 수행하거나 저항변화층의 저항값을 읽어 데이터 읽기 과정을 수행하는 단계를 포함하는 트랜지스터의 작동 방법.(c) a resistance change layer by connecting any one of a source region and a drain region of the transistor to ground and applying a set voltage (V set ), a reset voltage (V reset ), or a read voltage (V read ) to the other. Performing a data writing process by changing a resistance of the semiconductor substrate, or performing a data reading process by reading a resistance value of the resistance change layer.
  6. 제5항에 있어서,The method of claim 5,
    상기 저항변화층이 단극성 물질로 이루어진 경우, 상기 단계 (c)의 데이터 쓰기 과정은 소스 영역에 셋전압(Vset) 이상의 전압을 인가하여 저항변화층의 표면을 저저항상태로 만들어 절연체에서 저항체로 변화시킴으로써 전류가 흐르는 상태(ON)를 데이터 "1"로 지정하고, In the case where the resistance change layer is made of a monopolar material, the data writing process of step (c) applies a voltage equal to or greater than a set voltage (V set ) to the source region, thereby making the surface of the resistance change layer low-resistance state. By changing the current to "0", the current flowing state (ON) is designated.
    소스 영역에 리셋전압(Vreset) 이상의 전압을 인가하여 저항변화층의 표면을 고저항상태로 만들어 저항체에서 절연체로 변화시켜 전류가 흐르지 않는 상태(OFF)를 데이터 "0"으로 지정함으로써 수행되고, It is performed by applying a voltage equal to or more than the reset voltage V reset to the source region to make the surface of the resistance change layer high resistance, changing the resistance from the resistor to the insulator, and designating a state of no current (OFF) as data "0"
    상기 단계 (c)의 데이터 읽기 과정은 드레인 영역에서 읽기 전압(Vread)을 인가하여 저항변화층의 저항값을 읽어 상기 저항변화층의 상태를 구별함으로써 수행되는 것을 특징으로 하는 트랜지스터의 작동 방법.The data reading process of the step (c) is performed by applying a read voltage (V read ) in the drain region to read the resistance value of the resistance change layer to distinguish the state of the resistance change layer.
  7. 제5항에 있어서,The method of claim 5,
    상기 저항변화층이 양극성 물질로 이루어진 경우, 상기 단계 (c)의 데이터 쓰기 과정은 소스 영역 또는 드레인 영역에 │셋전압(Vset)│이상의 전압을 인가하여 저항변화층의 표면을 저저항상태로 만들어 절연체에서 저항체로 변화시킴으로써 전류가 흐르는 상태(ON)를 데이터 "1"로 지정하고, In the case where the resistance change layer is made of a bipolar material, the data writing process of step (c) applies a voltage greater than or equal to the set voltage V set to the source region or the drain region to bring the surface of the resistance change layer into a low resistance state. By changing the current from the insulator to the resistor, designating the state (ON) where the current flows into the data "1",
    상기 채널 영역을 중심으로 상기 셋전압을 인가한 영역에 대향하고, 상기 기판 상의 타측에 형성된 영역(드레인 영역 또는 소스 영역)에 │리셋전압(Vreset)│ 이상의 전압을 인가하여 저항변화층의 표면을 고저항상태로 만들어 저항체에서 절연체로 변화시켜 전류가 흐르지 않는 상태(OFF)를 데이터 "0"으로 지정함으로써 수행되고, A surface of the resistance change layer is formed by opposing a region to which the set voltage is applied with respect to the channel region, and applying a voltage equal to or greater than the reset voltage (V reset ) to a region (drain region or source region) formed on the other side of the substrate. Is made into a high resistance state and is changed from a resistor to an insulator so that no current flows (OFF) as data "0",
    상기 단계 (c)의 데이터 읽기 과정은 드레인 영역에서 읽기 전압(Vread)을 인가하여 저항변화층의 저항값을 읽어 상기 저항변화층의 상태를 구별함으로써 수행되는 것을 특징으로 하는 트랜지스터의 작동 방법.The data reading process of the step (c) is performed by applying a read voltage (V read ) in the drain region to read the resistance value of the resistance change layer to distinguish the state of the resistance change layer.
  8. 제5항에 있어서,The method of claim 5,
    상기 저항변화층은 상변화 물질로 이루어지며, 셋전압(Vset), 리셋전압(Vreset) 또는 읽기 전압(Vread) 대신 셋 전류(Iset), 리셋 전류(Ireset), 또는 읽기 전류(Iread)를 통하여 저항변화층의 저항을 변화시키거나 저항변화층의 저항값을 읽는 것을 특징으로 하는 트랜지스터의 작동 방법.The resistance change layer is made of a phase change material, and may be set current (I set ), reset current (I reset ), or read current instead of set voltage (V set ), reset voltage (V reset ), or read voltage (V read ). A method of operating a transistor comprising changing the resistance of the resistance change layer or reading the resistance value of the resistance change layer through (I read ).
  9. (a) 기판 상에 저항변화층을 형성시키는 단계;(a) forming a resistance change layer on the substrate;
    (b) 이온주입(ion implantation) 공정을 통해 기판 내로 불순물을 주입하여 소스 영역 및 드레인 영역용 확산층(diffusion layer)을 형성시키는 단계;(b) implanting impurities into the substrate through an ion implantation process to form a diffusion layer for the source region and the drain region;
    (c) 식각 공정을 이용하여 채널 영역을 형성시키는 단계;(c) forming a channel region using an etching process;
    (d) 게이트 산화물층을 형성시키는 단계; (d) forming a gate oxide layer;
    (e) 소스 영역들 사이 및 게이트 영역들 사이에 게이트 절연층을 형성시키는 단계; 및(e) forming a gate insulating layer between the source regions and between the gate regions; And
    (f) 게이트 전극을 형성시키는 단계를 포함하는 제1항의 트랜지스터의 제조 방법.(f) A method of manufacturing the transistor of claim 1 comprising forming a gate electrode.
  10. (a') 이온주입 공정을 통해 기판 내로 불순물을 주입하여 소스 영역 및 드레인 영역을 위한 확산층을 형성시키는 단계;(a ') implanting impurities into the substrate through an ion implantation process to form a diffusion layer for the source region and the drain region;
    (b') 상기 확산층 위에 저항변화층을 형성시키는 단계;(b ') forming a resistance change layer on the diffusion layer;
    (c) 식각 공정을 이용하여 채널 영역을 형성시키는 단계;(c) forming a channel region using an etching process;
    (d) 게이트 산화물층을 형성시키는 단계; (d) forming a gate oxide layer;
    (e) 소스 영역들 사이 및 게이트 영역들 사이에 게이트 절연층을 형성시키는 단계; 및(e) forming a gate insulating layer between the source regions and between the gate regions; And
    (f) 게이트 전극을 형성시키는 단계를 포함하는 제1항의 트랜지스터의 제조 방법.(f) A method of manufacturing the transistor of claim 1 comprising forming a gate electrode.
  11. 제9항 또는 제10항에 있어서,The method of claim 9 or 10,
    상기 단계 (c)의 채널 영역은 저항변화층의 양측부를 사선으로 식각함으로써 아래에서 위쪽으로 좁아지는 사다리꼴 형상으로 형성되는 것을 특징으로 하는 트렌지스터의 제조 방법.The channel region of the step (c) is formed in a trapezoidal shape narrowing from the bottom to the upper by etching the both sides of the resistance change layer in an oblique line.
  12. (1) 기판 상에 소스 영역, 채널 영역 및 드레인 영역을 포함하는 NPN 접합 반도체층을 형성시키는 단계;(1) forming an NPN junction semiconductor layer comprising a source region, a channel region and a drain region on the substrate;
    (2) 상기 NPN 접합 반도체층 중에 채널 영역인 P형 반도체 영역을 식각하고, 트렌치 구조를 형성시키는 단계;(2) etching a P-type semiconductor region, which is a channel region, in the NPN junction semiconductor layer to form a trench structure;
    (3) 트렌치에 저항변화물질을 주입하여 저항변화층을 형성시키는 단계;(3) forming a resistance change layer by injecting a resistance change material into the trench;
    (4) 상기 P형 반도체 영역에 게이트 산화물층을 형성시키는 단계; 및(4) forming a gate oxide layer in the P-type semiconductor region; And
    (5) 게이트 전극을 형성시키는 단계를 포함하는 제3항의 FinFET 구조의 트랜지스터의 제조 방법.(5) A method of manufacturing a transistor of the FinFET structure of claim 3, comprising forming a gate electrode.
  13. 제12항에 있어서,The method of claim 12,
    상기 단계 3의 저항변화층은 상기 채널 영역과 동일한 높이를 가지며, 위에서 아래쪽으로 좁아지는 사다리꼴 형상으로 형성되는 것을 특징으로 하는 트랜지스터의 제조 방법.The resistive change layer of step 3 has the same height as the channel region and is formed in a trapezoidal shape narrowing from the top to the bottom.
PCT/KR2019/002860 2018-03-12 2019-03-12 Transistor having non-volatile memory function and method for operating same WO2019177347A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0028602 2018-03-12
KR1020180028602A KR101974777B1 (en) 2018-03-12 2018-03-12 Transistor having nonvolatile memory function and operation method thereof

Publications (1)

Publication Number Publication Date
WO2019177347A1 true WO2019177347A1 (en) 2019-09-19

Family

ID=67908446

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/002860 WO2019177347A1 (en) 2018-03-12 2019-03-12 Transistor having non-volatile memory function and method for operating same

Country Status (2)

Country Link
KR (1) KR101974777B1 (en)
WO (1) WO2019177347A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102616908B1 (en) * 2022-02-07 2023-12-20 재단법인대구경북과학기술원 Nonvolatile memory device and method of operating thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158196A (en) * 2005-12-07 2007-06-21 Sharp Corp Nonvolatile semiconductor device and its manufacturing method
KR20080061234A (en) * 2006-12-27 2008-07-02 주식회사 하이닉스반도체 Semiconductor memory device using ferroelectric device and method for refresh thereof
KR20100007467A (en) * 2008-07-14 2010-01-22 광주과학기술원 Resistive memory of having variable resistance body in gate structure and method of operating the resistive memory
KR20100132859A (en) * 2009-06-10 2010-12-20 고려대학교 산학협력단 Device for multi-bit non-volatile memory with 3-dimensional gate and method for fabricating thereof
KR20130014200A (en) * 2011-07-29 2013-02-07 삼성전자주식회사 Semiconductor device including variable resistance material and method of fabricating the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3810985B2 (en) 2000-05-22 2006-08-16 株式会社東芝 Nonvolatile semiconductor memory
KR100660840B1 (en) 2004-10-08 2006-12-26 삼성전자주식회사 Non-volatile memory device comprising multi-tunneling barrier and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158196A (en) * 2005-12-07 2007-06-21 Sharp Corp Nonvolatile semiconductor device and its manufacturing method
KR20080061234A (en) * 2006-12-27 2008-07-02 주식회사 하이닉스반도체 Semiconductor memory device using ferroelectric device and method for refresh thereof
KR20100007467A (en) * 2008-07-14 2010-01-22 광주과학기술원 Resistive memory of having variable resistance body in gate structure and method of operating the resistive memory
KR20100132859A (en) * 2009-06-10 2010-12-20 고려대학교 산학협력단 Device for multi-bit non-volatile memory with 3-dimensional gate and method for fabricating thereof
KR20130014200A (en) * 2011-07-29 2013-02-07 삼성전자주식회사 Semiconductor device including variable resistance material and method of fabricating the same

Also Published As

Publication number Publication date
KR101974777B1 (en) 2019-09-05

Similar Documents

Publication Publication Date Title
KR101128246B1 (en) Non-volatile programmable memory
US8912523B2 (en) Conductive path in switching material in a resistive random access memory device and control
US7491574B2 (en) Reducing oxidation of phase change memory electrodes
US7642539B2 (en) Thin film fuse phase change cell with thermal isolation pad and manufacturing method
WO2010041838A2 (en) High-density flash memory cell stack, cell stack string, and fabrication method thereof
US20050213368A1 (en) Memory array of a non-volatile RAM
US20070138458A1 (en) Damascene Phase Change RAM and Manufacturing Method
JPH0478028B2 (en)
US20100315857A1 (en) Resistance change memory
KR20190008048A (en) Ferroelectric Memory Device
WO2012057499A2 (en) Resistive memory having rectifying characteristics or an ohmic contact layer
US8023318B2 (en) Resistance memory element, phase change memory element, resistance random access memory device, information reading method thereof, phase change random access memory device, and information reading method thereof
US8927955B2 (en) Resistance change memory
US20060071244A1 (en) Switching or amplifier device, in particular transistor
KR20020005710A (en) Electrostatically controlled tunneling transistor
US6339238B1 (en) Ferroelectric field effect transistor, memory utilizing same, and method of operating same
WO2019177347A1 (en) Transistor having non-volatile memory function and method for operating same
WO2020159214A1 (en) Selector device comprising polycrystalline metal oxide layer and cross-point memory comprising same
Tanimoto et al. A novel MOS PROM using a highly resistive poly-Si resistor
WO2018012868A1 (en) Switching atomic transistor and method for operating same
WO2019245106A1 (en) Vertically integrated three-dimensional flash memory for improved cell reliability, and method for manufacturing same
WO2021054737A1 (en) Resistive switching element and memory device including same
EP1168454B1 (en) Nonvolatile semiconductor memory
WO2014017683A1 (en) Nonvolatile memory device
WO2018174514A1 (en) Nonvolatile memory element having multilevel resistance and capacitance memory characteristics and method for manufacturing same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19767624

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19767624

Country of ref document: EP

Kind code of ref document: A1