WO2019124721A1 - 위상 동기화 장치 - Google Patents

위상 동기화 장치 Download PDF

Info

Publication number
WO2019124721A1
WO2019124721A1 PCT/KR2018/013001 KR2018013001W WO2019124721A1 WO 2019124721 A1 WO2019124721 A1 WO 2019124721A1 KR 2018013001 W KR2018013001 W KR 2018013001W WO 2019124721 A1 WO2019124721 A1 WO 2019124721A1
Authority
WO
WIPO (PCT)
Prior art keywords
phase
value
signal
sampling
synchronization device
Prior art date
Application number
PCT/KR2018/013001
Other languages
English (en)
French (fr)
Inventor
이준영
원효섭
Original Assignee
주식회사 포인투테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180044942A external-priority patent/KR102022377B1/ko
Application filed by 주식회사 포인투테크놀로지 filed Critical 주식회사 포인투테크놀로지
Priority to CN201880081191.5A priority Critical patent/CN111492533B/zh
Priority to EP18891394.1A priority patent/EP3731338A4/en
Priority to US16/770,780 priority patent/US11038667B2/en
Priority to JP2020552646A priority patent/JP7037840B2/ja
Publication of WO2019124721A1 publication Critical patent/WO2019124721A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/12—Hollow waveguides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/16—Dielectric waveguides, i.e. without a longitudinal conductor

Definitions

  • the present invention relates to a phase synchronization apparatus, and more particularly, to a stochastic RF phase synchronization system (SRFPS) for correcting a phase error of a recovered signal based on an RF signal received through a receiver .
  • SRFPS stochastic RF phase synchronization system
  • RF (Radio Frequency) communication is a communication technology that uses radio waves to transmit information to a remote location.
  • information to be transmitted is data such as video, voice, and text.
  • signals When these signals are displayed as signals, they are limited to a relatively low frequency band.
  • the low frequency band in which the original information signal exists is called a baseband. If the baseband information is to be transmitted over the transmission line, the information signal should be transmitted to a high frequency signal that can be transmitted in the form of radio waves. This process is called modulation, and the high-frequency wave used for transport is called a carrier.
  • a transmitter constituting an RF communication system transmits a modulated wave modulated in amplitude, frequency or phase based on a data signal to be transmitted, such as video, audio, and text, onto a carrier wave and transmits the modulated wave as an RF signal.
  • the receiver that receives the RF signal transmitted by the transmitter extracts the modulated wave from the received RF signal, restores the data signal that the transmitter intends to transmit, and the restoration process is called demodulation.
  • FIG. 1 is a block diagram schematically illustrating a configuration of a receiver used in a conventional RF communication system.
  • the receiver includes an antenna (ANT) for receiving an RF signal, a low noise amplifier (LNA) 104 for minimizing noise of a received RF signal, A voltage controlled oscillator (VCO) 112 for generating an oscillation signal having a predetermined frequency and an oscillation signal output from the voltage controlled oscillator 112 and a low noise amplifier 104, And outputs a quadrature phase signal (hereinafter referred to as "Q signal") having an in-phase signal (In-phase signal, hereinafter referred to as an "I signal”) and a phase difference of 90 ° with the I signal 106).
  • the I signal and the Q signal output from the demodulator 106 have a frequency corresponding to the difference between the frequency of the RF signal input through the antenna ANT and the output frequency of the voltage-controlled oscillator 112.
  • the demodulator 106 includes an I mixer 108 and a Q mixer 108 for receiving and processing the input RF signal and the oscillation signal output from the voltage controlled oscillator 112 to convert the frequency of the input RF signal, (110).
  • the I mixer 108 and the Q mixer 110 are connected to an oscillation signal outputted from the voltage controlled oscillator 112 and a transistor or the like which is turned on / off by an oscillation signal whose phase is shifted by 90 degrees by the phase shifter 114 And converts the frequency of the RF signal, and outputs an I signal and a Q signal, respectively.
  • the I signal and the Q signal output from the demodulator 106 include the above-mentioned phase errors.
  • analog-digital converters (ADCs) 116 and 120 and digital signal processors (DSP) 118 and 122 are used to compensate for such phase errors.
  • the I and Q signals output from the demodulator 106 are converted into digital signals by the ADCs 116 and 120, respectively, and input to the DSPs 118 and 112.
  • the DSPs 118 and 112 compensate for phase errors included in the I signal and the Q signal according to a predetermined algorithm or signal processing method predetermined.
  • the I signal (I) and the Q signal (Q) finally restored by the above process are outputted respectively.
  • FIG. 2 is a block diagram schematically illustrating the configuration of another receiver used in a conventional RF communication system.
  • the receiver of the Costas loop system as shown in FIG. 2 has a problem that the hardware design is very complicated. Also, there is a problem that a separate quadrature-phase signal is still required to compensate for the phase error even if the demodulation scheme shown in Fig. 2 is used.
  • a phase synchronization apparatus includes a sampling unit for sampling a recovered signal based on a predetermined threshold voltage value and outputting a sampling value, And a phase shifting unit for shifting the phase of the oscillation signal according to the optimal phase offset value.
  • the phase synchronization apparatus further includes an accumulation unit accumulating the output times of the sampling values to generate an accumulated distribution function for the recovered signal, and the histogram is based on the cumulative distribution function .
  • the accumulating unit accumulates the output times of a predetermined cumulative object sampling value among the sampling values to generate the cumulative distribution function.
  • the histogram function is generated by differentiating the cumulative distribution function.
  • the phase shift control unit calculates the cost value based on the histogram function and a predetermined boundary voltage value.
  • the phase shift control unit calculates the cost value using Equation (1) below.
  • V C is a first center boundary voltage value
  • V C is a second center boundary voltage value
  • -V E is a first center edge voltage value
  • V E is a second edge boundary voltage value
  • H is the histogram function
  • the phase shift control unit determines the current phase offset value as the optimal phase offset value when the cost value calculated based on the current phase offset value is a minimum value.
  • the phase shift control unit determines the optimal phase offset value while changing the current phase offset value according to a predetermined period.
  • the recovered signal includes at least one of an I signal and a Q signal.
  • FIG. 1 is a block diagram schematically illustrating a configuration of a receiver used in a conventional RF communication system.
  • FIG. 2 is a block diagram schematically illustrating the configuration of another receiver used in a conventional RF communication system.
  • FIG. 3 is a block diagram schematically illustrating a configuration of a receiver including a phase synchronization apparatus according to an embodiment of the present invention.
  • CDF cumulative distribution function
  • FIG. 5 is a graph showing a histogram function generated based on the cumulative distribution function shown in FIG.
  • FIG. 6 shows a diagram showing an eye pattern of a reconstructed signal by receiving an RF signal with a minimum phase error.
  • FIG. 7 shows a histogram function generated based on a reconstructed signal obtained by receiving an RF signal with a minimum phase error.
  • FIG. 8 shows a diagram showing an eye pattern of a restored signal by receiving an RF signal having a maximum phase error.
  • FIG. 9 shows a histogram function generated based on a reconstructed signal obtained by receiving an RF signal having a maximum phase error.
  • 10 is a graph showing a change in a cost value according to a phase error.
  • FIG. 11 is a block diagram schematically illustrating a configuration of a receiver including a phase synchronization apparatus according to another embodiment of the present invention.
  • FIG. 12 is a diagram showing a diagram showing an eye pattern of a signal reconstructed by a receiver not including the phase synchronization apparatus according to the present invention.
  • FIG. 13 is a diagram showing a diagram showing an eye pattern of a signal restored by a receiver including a phase synchronization apparatus according to the present invention.
  • FIG. 3 is a block diagram schematically illustrating a configuration of a receiver including a phase synchronization apparatus according to an embodiment of the present invention.
  • a receiver includes a low noise amplifier 302, a mixer 304, a first buffer 306, a second buffer 308, and a phase synchronization device 30 do.
  • the RF signal received via the antenna ANT is first input to the low noise amplifier 302.
  • the low-noise amplifier 302 amplifies and outputs the noise of the received RF signal.
  • the RF signal amplified by the low-noise amplifier 302 is input to the mixer 304.
  • the mixer 304 converts the frequency of the RF signal amplified by the low noise amplifier 302 by using the oscillation signal generated by the voltage controlled oscillator 318 and outputs the reconstructed signal D.
  • the reconstructed signal D output by the mixer 304 is output as the finally reconstructed signal S through the first buffer 306 and the second buffer 308.
  • the first buffer 306 and the second buffer 308 may be omitted or the number of buffers may be changed according to the embodiment.
  • the voltage-controlled oscillator 318 outputs an oscillation signal having a predetermined frequency based on an externally supplied reference signal Ref.
  • the phase of the oscillation signal output by the voltage controlled oscillator 318 is adjusted by the phase synchronization device 30.
  • the oscillation signal whose phase is adjusted by the phase synchronizer 30 is frequency-adjusted by the multiplier 320 and then input to the mixer 304.
  • the multiplier (for example, 6) of the multiplier 320 may be varied according to the embodiment.
  • the phase synchronization apparatus 30 adjusts the phase of the oscillation signal based on the recovered signal D output from the first buffer 306.
  • the phase error included in the RF signal received through the antenna ANT is compensated for by adjusting the phase of the oscillation signal of the phase synchronizer 30.
  • a phase synchronization apparatus 30 includes a sampling unit 310, an accumulation unit 312, a phase shift control unit 314, and a phase shifting unit 316.
  • the sampling unit 310 samples the recovered signal D based on a predetermined threshold voltage value and outputs a sampled value.
  • the sampling unit 310 includes a 1-bit sampler.
  • the 1-bit sampler outputs a sampling value having a size of 1 bit, that is, 0 or 1 according to the sampling result.
  • the sampling unit 310 may perform a sampling operation based on a clock signal CLK input from the outside.
  • a sampling unit 310 composed of a 1-bit sampler compares the voltage magnitude of the recovered signal with a predetermined threshold voltage value, and this comparison operation is referred to as a sampling operation. For example, the sampling unit 310 outputs 1 if the voltage magnitude of the recovered signal is greater than the threshold voltage value, and outputs 0 otherwise.
  • the sampling unit 310 may sample the recovered signal D while changing the threshold voltage value from a predetermined minimum threshold voltage value to a predetermined maximum threshold voltage value. For example, the sampling unit 310 increases the threshold voltage value by 10 mV from the minimum threshold voltage value of -100 mV, and outputs the restored signal D (t) based on the respective threshold voltage values until reaching the maximum threshold voltage value of 100 mV ) Can be performed.
  • the accumulator 312 accumulates the output times of the sampling values output by the sampling unit 310 to generate a cumulative distribution function (CDF) for the recovered signal D.
  • CDF cumulative distribution function
  • the accumulation unit 312 accumulates the output times of a predetermined cumulative object sampling value among the sampling values output by the sampling unit 310 to generate an accumulated distribution function.
  • FIG. 4 is a graph illustrating an example of the cumulative distribution function generated by the accumulation unit of the phase synchronization apparatus according to an embodiment of the present invention.
  • the sampling unit 310 increases the threshold voltage value by 10 mV from the minimum threshold voltage value of -100 mV until reaching the maximum threshold voltage value of 100 mV,
  • the cumulative distribution function is generated by recording the number of times the accumulated target sampling value '0' is output among the sampled values as a result of performing the sampling operation on each threshold voltage value.
  • the cumulative object sampling value is set to '0' will be described as an example, but the cumulative object sampling value may be set to '1' according to the embodiment.
  • FIG. 4 is generated by the accumulation unit 312, the accumulation unit 312 or the phase shift control unit 314 differentiates the cumulative distribution function to generate a histogram function.
  • FIG. 5 is a graph showing a histogram function generated based on the cumulative distribution function shown in FIG.
  • the phase shift control unit 314 may directly generate the histogram function as shown in FIG. 5 using the cumulative object sampling value output from the sampling unit 310.
  • the phase synchronization apparatus 30 does not include the accumulation section 312.
  • the phase shift control section 314 determines an optimum phase offset value based on the histogram function generated previously.
  • the optimal phase offset value means a phase offset value that minimizes the influence of the phase error included in the RF signal input through the antenna ANT on the final recovered signal S.
  • the phase shift control unit 314 can calculate the cost value based on the histogram function generated previously and the predetermined boundary voltage value.
  • the boundary voltage value is a value that can be arbitrarily set to calculate the cost value, and includes a first center boundary voltage value, a second center boundary voltage value, a first edge boundary voltage value, and a second edge boundary voltage value.
  • phase shift control unit 314 can calculate the cost value of the recovered signal D according to the currently applied phase offset value using Equation (1) below.
  • W is a cost value
  • I a current phase offset value applied to the recovered signal D
  • -V C is a first center boundary voltage value
  • V C is a second center boundary voltage value
  • -V E is a first edge boundary voltage value
  • V E is a second edge boundary voltage value
  • H is a histogram function generated in advance.
  • ? And? Are predetermined constants, respectively, and can have a value of zero or more. Depending on the shape of the histogram function shown in Fig. 5, only one of? And? May be set to zero, and? And? May be set to different values.
  • the cost value W according to the present invention can be obtained by integrating the first central boundary voltage value (-V C ) and the second central boundary voltage value (V C ) of the histogram shown in FIG. 5 (At least one of an integral value between - ⁇ and the first edge boundary voltage value (-V E ) and an integral value between the second edge boundary voltage value (V E ) and?) Is subtracted from the edge edge voltage value Value. ≪ / RTI >
  • the phase shift control unit 314 sets the cost value W ([theta]) for the current phase offset value [theta] applied to the reconstructed signal D calculated by Equation 1 to the previous phase offset value [ (W (&thetas; ')) calculated on the basis of the cost value W
  • the phase shift control unit 314 determines the phase offset value that causes the comparison result cost value to have the minimum value as the optimal phase offset value.
  • the phase shift controller 314 continuously changes the phase offset value applied to the oscillation signal by the phase shifter 316, that is, the current phase offset value, according to a predetermined period even after the optimal phase offset value is determined .
  • the phase shift control unit 314 can continuously detect the optimal phase offset value by comparing the cost value according to the current phase offset value thus changed with the previously calculated cost value.
  • phase shift controller 314 determines the optimal offset value based on the cost value is that the cost value changes according to the phase offset value due to the phase error included in the RF signal.
  • FIG. 6 is a diagram illustrating an eye pattern of a reconstructed signal by receiving an RF signal when the phase offset value is at a minimum.
  • FIG. 7 is a diagram illustrating an eye pattern of the reconstructed signal by receiving an RF signal when the phase offset value is minimum, Represents a histogram function.
  • 8 is a diagram illustrating an eye pattern of a recovered signal by receiving an RF signal when the phase offset value is at a maximum.
  • Eye Pattern is a waveform in which a level shift flow of a specific signal is superimposed on one screen within a specific time unit. Such a superimposed waveform resembles a human eye and is referred to as an eye pattern, and a vertically and horizontally open region of a central portion in which no signal crosses is referred to as an eye opening.
  • the clock timing and the reference voltage of the level threshold are determined centering on the eye opening, and the larger and clearer the eye opening, the better the bit error rate (BER) of the signal.
  • the eye opening (see FIG. 6) of the reconstructed signal based on the RF signal having the minimum phase offset value due to the phase error is smaller than the eye opening of the signal having the maximum phase offset value due to the phase error (FIG. 8) Respectively.
  • a signal reconstructed based on an RF signal having a minimum phase offset value due to a phase error is sampled using a sampling unit 310, and a signal generated using the accumulation unit 312 A histogram function generated by differentiating the cumulative distribution function is shown.
  • a signal reconstructed on the basis of an RF signal having a maximum phase offset value due to a phase error is sampled using a sampling unit 310 as shown in FIG. 8, and is generated using an accumulation unit 312 A histogram function generated by differentiating the accumulated cumulative distribution function is shown.
  • the integrated value between the first center boundary voltage value (-V C ) and the second center boundary voltage value (V C ) Value (V E ) is smaller than the integral value of the region after the value (V E ).
  • the cost value of the recovered signal based on the RF signal having the minimum phase offset value due to the phase error is smaller than the cost value of the recovered signal based on the RF signal having the maximum phase offset value due to the phase error Small.
  • FIG. 10 is a graph showing a change in a cost value according to a phase offset value.
  • the cost value according to the present invention represents a minimum value when the phase offset value is the minimum value, that is, 0, and the maximum value when the phase offset value is the maximum value (- ⁇ / 2, ⁇ / 2) .
  • the phase shift control unit 314 compares the cost value calculated based on the histogram of the signal D restored by the oscillation signal to which the present phase offset value? Is applied, with the previously calculated cost value And determines the current phase offset value ([theta]) corresponding to the cost value having the smallest value as the optimum phase offset value.
  • phase shift control unit 314 can periodically calculate the cost value and calculate the optimum phase offset value according to the predetermined period, while changing the present phase offset value? have.
  • the phase shifter 316 shifts the phase of the oscillation signal output by the voltage controlled oscillator 318 according to the optimal phase offset value determined by the phase shift controller 314.
  • the phase shift control unit 314 may periodically change the phase offset value?
  • the phase shift unit 316 may change the phase offset value? And adjusts the phase of the oscillation signal in accordance with the phase offset value [theta].
  • the mixer 304 converts the frequency of the RF signal amplified by the low noise amplifier 302 by using the oscillation signal whose phase is adjusted by the optimal phase offset by the phase shifter 316, (D).
  • the final signal S output from the oscillation signal whose phase is adjusted by the optimal phase offset through the buffers 306 and 308 is supplied to the RF signal received through the antenna ANT The influence of the phase error is minimized.
  • FIG. 11 is a block diagram schematically illustrating a configuration of a receiver including a phase synchronization apparatus according to another embodiment of the present invention.
  • the phase synchronization apparatus 30 according to the present invention can be applied to a receiver for recovering a signal through a modulation scheme using the quadrature-phase signal described above with reference to FIG. 11, the phase synchronization apparatus 30 according to the present invention includes a first low noise amplifier 1102, a first mixer 1104, a first buffer 1106 The optimal phase offset value can be determined based on the first reconstructed signal D1 output via the first reconstructed signal D1.
  • the phase synchronization apparatus 30 performs sampling on the basis of the first reconstructed signal D1, generates a histogram function according to the sampling result, and calculates the cost value as described above based on the generated histogram function
  • the optimal phase offset value based on the cost value can be determined.
  • the phase synchronization device 30 adjusts the phase of the oscillation signal supplied from the voltage-controlled oscillator 1118 based on the determined optimum phase offset value, and outputs the phase-adjusted oscillation signal to the first mixer 1104 and the phase shifter 1120, respectively.
  • the phase shifter 1120 adjusts the phase of the phase-adjusted oscillation signal again by 90 degrees and supplies the adjusted phase to the second mixer 1112. By this process, the phase error compensated I signal and the Q signal included in the RF signal received via the antenna ANT are obtained.
  • phase synchronization apparatus 30 determines an optimal phase offset value based on the first reconstructed signal D1.
  • the phase synchronization apparatus 30 includes the second low-noise amplifier 1110 ), The second mixer 1112, and the second buffer 1114.
  • the optimal phase offset value may be determined based on the second reconstructed signal D2.
  • the phase synchronization apparatus 30 may use both the first reconstructed signal D1 and the second reconstructed signal D2 to determine an optimal phase offset value. In this case, the phase synchronization apparatus 30 calculates the minimum value of the cost value calculated based on the first restoration signal D1 and the cost value calculated based on the second restoration signal D2, And determines the corresponding current phase offset value as the optimal phase offset value.
  • the receiver to which the phase synchronization apparatus 30 according to the present invention is applied does not use a module such as an ADC or a DSP used in a receiver according to the related art to compensate for a phase error. .
  • a module such as an ADC or a DSP used in a receiver according to the related art to compensate for a phase error.
  • the receiver to which the phase synchronization apparatus 30 according to the present invention is applied is easier to design the receiver in comparison with the conventional receiver shown in FIG. 2, and does not require a separate quadrature signal for phase error compensation.
  • the phase synchronization apparatus has an advantage in that it can be implemented as a module having a small volume and area while consuming a small power such as CMOS (Complementary Metal-Oxide Semiconductor)
  • CMOS Complementary Metal-Oxide Semiconductor
  • FIG. 12 is a diagram showing a diagram showing an eye pattern of a signal reconstructed by a receiver not including the phase synchronization apparatus according to the present invention.
  • 13 is a diagram showing a diagram showing an eye pattern of a signal reconstructed by a receiver including a phase synchronization apparatus according to the present invention.
  • the size of the eye opening of the signal reconstructed by the receiver not including the phase synchronization apparatus according to the present invention is determined by the signal reconstructed by the receiver including the phase synchronization apparatus according to the present invention Is smaller than the size of the eye opening of. This means that a higher quality restored signal can be obtained when a receiver using the phase synchronization apparatus according to the present invention is used, as compared with a receiver using the same.

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 위상 동기화 장치에 관한 것으로, 보다 상세하게는 수신기를 통해 수신된 RF 신호에 기초하여 복원된 신호의 위상 오류를 보정하기 위한 확률적 RF위상 동기화 시스템(Stochastic RF Phase Synchronization System, SRFPS)에 관한 것이다. 본 발명의 일 실시예에 따른 위상 동기화 장치는, 미리 정해진 임계 전압 값에 기초하여 복원된 신호를 샘플링하여 샘플링 값을 출력하는 샘플링부, 상기 샘플링 값을 기초로 생성되는 히스토그램 함수를 이용하여 상기 복원된 신호에 대한 코스트 값을 산출하고, 상기 코스트 값에 기초하여 최적 위상 오프셋 값을 결정하는 위상 변이 제어부 및 상기 최적 위상 오프셋 값에 따라서 발진 신호의 위상을 변이시키는 위상 변이부를 포함한다.

Description

위상 동기화 장치
본 발명은 위상 동기화 장치에 관한 것으로, 보다 상세하게는 수신기를 통해 수신된 RF 신호에 기초하여 복원된 신호의 위상 오류를 보정하기 위한 확률적 RF위상 동기화 시스템(Stochastic RF Phase Synchronization System, SRFPS)에 관한 것이다.
RF(Radio Frequency) 통신이란 전파를 이용해 원격지에 정보를 전달하는 통신기술을 말한다. 일반적으로 전송하고자 하는 정보는 영상, 음성 및 텍스트 등의 데이터인데, 이들을 신호로 표시하면 상대적으로 매우 낮은 주파수 대역에 한정되어 있는 모습을 보인다. 이렇게 원래의 정보 신호가 존재하는 낮은 주파수 대역을 기저대역(baseband)이라고 한다. 기저대역의 정보를 전송 선로를 거치치 않고 전송하려고 하면 전파의 형태로 전송이 가능한 높은 주파수의 신호에 정보 신호가 운반되도록 해야 한다. 이 과정을 변조(modulation)라 하고 운반에 이용되는 높은 주파수의 전파를 반송파(carrier)라고 한다.
RF 통신 시스템을 구성하는 송신기는 영상, 음성 및 텍스트 등 전송하고자 하는 데이터 신호에 기초하여 진폭, 주파수 또는 위상을 변화시킨 변조파를 반송파에 실어서 RF 신호로서 송신한다. 송신기에 의해 송신된 RF 신호를 수신하는 수신기는 수신된 RF 신호로부터 변조파를 추출하여 송신기가 전송하고자 하는 데이터 신호를 복원하며, 이러한 복원 과정을 복조(demodulation)라 한다.
그런데 송신기와 수신기 사이의 환경적인 요인들(예컨대, 지형, 지물에 의한 신호의 반사) 또는 송신기 및 수신기 내부에 배치되는 여러가지 소자들의 영향으로 인하여 송신기에서 송신하는 RF 신호의 위상 오류가 발생하게 된다. 따라서 수신기 측에서는 데이터 신호를 복원함에 있어서 수신된 RF 신호에 포함된 위상 오류를 보정할 필요가 있다.
도 1은 종래 기술에 따른 RF 통신 시스템에서 사용되는 수신기의 구성을 개략적으로 나타낸 블록도이다.
도 1을 참조하면, 종래 기술에 따른 수신기는 RF 신호를 수신하기 위한 안테나(ANT), 수신된 RF 신호의 잡음을 최소화하여 증폭하는 저잡음 증폭기(Low Noise Amplifier, LNA)(104), 소정의 주파수를 갖는 발진 신호를 생성하는 전압 제어 발진기(Voltage Controlled Oscilator, VCO)(112), 전압 제어 발진기(112)에서 출력된 발진 신호와 저잡음 증폭기(104)에서 출력되는 신호를 이용하여 입력된 RF 신호의 주파수를 변환하고, 동위상 신호(In-phase 신호, 이하 "I 신호") 및 상기 I 신호와 90°의 위상차를 갖는 직교 위상 신호(Quadrature phase 신호, 이하 "Q 신호")를 출력하는 복조기(106)를 포함한다. 널리 알려진 바와 같이, 복조기(106)에서 출력되는 I 신호 및 Q 신호는 안테나(ANT)를 통해 입력된 RF 신호의 주파수와 전압 제어 발진기(112)의 출력 주파수의 차이에 해당하는 주파수를 갖는다.
복조기(106)는 입력된 RF 신호와 전압 제어 발진기(112)에서 출력되는 발진 신호를 입력받아 처리하여, 입력 RF 신호의 주파수를 변환하는 I 믹서(I mixer)(108)와 Q 믹서(Q mixer)(110)를 포함한다. I 믹서(108)와 Q 믹서(110)는 전압 제어 발진기(112)에서 출력되는 발진 신호 및 위상 변이기(114)에 의해서 90°만큼의 위상이 변이된 발진 신호에 의하여 온/오프되는 트랜지스터 등으로 구성되어 RF 신호의 주파수를 변환하며, 각각 I 신호와 Q 신호를 출력한다.
한편, 복조기(106)로부터 출력되는 I 신호 및 Q 신호에는 각각 앞서 언급된 위상 오류가 포함되어 있다. 이와 같은 위상 오류를 보상하기 위해서, 종래에는 아날로그-디지털 변환기(Analog-Digital Converter, ADC)(116, 120) 및 디지털 신호 처리기(Digital Signal Processor, DSP)(118, 122)가 각각 사용된다. 복조기(106)로부터 출력되는 I 신호 및 Q 신호는 각각 ADC(116, 120)에 의해서 디지털 신호로 변환되어 DSP(118, 112)로 입력된다. DSP(118, 112)는 미리 정해진 특정 알고리즘 또는 신호 처리 방법에 따라서 I 신호 및 Q 신호에 포함된 위상 오류를 보상한다. 이와 같은 처리에 의해서 최종적으로 복원된 I 신호(I) 및 Q 신호(Q)가 각각 출력된다.
이처럼 도 1과 같은 종래의 수신기를 사용할 경우 ADC 및 DSP와 같은 모듈의 사용이 필수적이다. 이러한 ADC 및 DSP의 사용으로 인하여, 수신기의 전력 소모가 극심해지고 설계가 복잡해지는 문제가 있다. 특히 BPSK(BiPhase Shift Keying)에 의해서 변조된 RF 신호를 도 1과 같은 수신기로 복조할 경우, 위상 오류의 보상을 위해서 별도의 직교 위상 신호가 필요하게 된다는 문제도 있다.
도 2는 종래 기술에 따른 RF 통신 시스템에서 사용되는 다른 수신기의 구성을 개략적으로 나타낸 블록도이다.
도 2를 참조하면, 종래 기술에 따른 수신기는 RF 신호를 수신하기 위한 안테나(ANT), RF 신호와 소정의 주파수를 갖는 발진 신호를 생성하는 전압 제어 발진기(208), 전압 제어 발진기(112)에서 출력된 발진 신호 및 위상 변이기(206)에 의해서 90°만큼의 위상이 변이된 발진 신호를 이용하여 입력된 RF 신호의 주파수를 변환하는 제1 믹서(202) 및 제2 믹서(204), 제1 믹서(202) 및 제2 믹서(204)로부터 출력되는 신호 중 특정 주파수보다 낮은 대역의 신호만을 필터링하여 출력하는 로우 패스 필터(212, 214), 로우 패스 필터(212, 214)로부터 출력된 두 신호의 곱에 비례하는 값을 출력하는 곱셈기(216), 곱셈기(216)에서 출력된 신호를 필터링하는 루프 필터(Loop Filter)(210)를 포함한다. 발진기(208)는 루프 필터(210)에서 출력되는 신호에 기초하여 발진 신호를 생성한다. 도 2와 같은 구성에 따른 복조 방식을 코스타스 루프(Costas Loop)라고 한다.
도 2와 같은 종래 기술에 따르면 RF 신호의 위상 오류를 ADC나 DSP를 사용하지 않고도 보상할 수 있다. 그러나 도 2와 같은 코스타스 루프 방식의 수신기는 하드웨어 설계가 매우 복잡한 문제가 있다. 또한 도 2와 같은 복조 방식을 사용하더라도 위상 오류의 보상에 있어서 여전히 별도의 직교 위상 신호가 필요하다는 문제가 있다.
본 발명은 종래에 비해 수신기의 전력 소모를 줄이는 동시에 보다 간단한 수신기의 설계를 가능하게 하는 위상 동기화 장치를 제공하는 것을 목적으로 한다.
또한 본 발명은 RF 신호를 복원하는 과정에서 위상 오류의 보상에 있어서 별도의 직교 위상 신호를 필요로 하지 않는 위상 동기화 장치를 제공하는 것을 목적으로 한다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
본 발명의 일 실시예에 따른 위상 동기화 장치는, 미리 정해진 임계 전압 값에 기초하여 복원된 신호를 샘플링하여 샘플링 값을 출력하는 샘플링부, 상기 샘플링 값을 기초로 생성되는 히스토그램 함수를 이용하여 상기 복원된 신호에 대한 코스트 값을 산출하고, 상기 코스트 값에 기초하여 최적 위상 오프셋 값을 결정하는 위상 변이 제어부 및 상기 최적 위상 오프셋 값에 따라서 발진 신호의 위상을 변이시키는 위상 변이부를 포함한다.
본 발명의 일 실시예에서, 상기 샘플링부는 상기 임계 전압 값을 최소 임계 전압 값부터 최대 임계 전압 값까지 변화시키면서 상기 복원된 신호를 샘플링한다.
또한 본 발명의 일 실시예에서, 상기 위상 동기화 장치는 상기 샘플링 값의 출력 횟수를 누적하여 상기 복원된 신호에 대한 누적 분포 함수를 생성하는 누적부를 더 포함하고, 상기 히스토그램은 상기 누적 분포 함수에 기초하여 생성된다.
또한 본 발명의 일 실시예에서, 상기 누적부는 상기 샘플링 값 중 미리 정해진 누적 대상 샘플링 값의 출력 횟수를 누적하여 상기 누적 분포 함수를 생성한다.
또한 본 발명의 일 실시예에서, 상기 히스토그램 함수는 상기 누적 분포 함수를 미분하여 생성된다.
또한 본 발명의 일 실시예에서, 상기 위상 변이 제어부는 상기 히스토그램 함수 및 미리 정해진 경계 전압 값에 기초하여 상기 코스트 값을 산출한다.
또한 본 발명의 일 실시예에서, 상기 위상 변이 제어부는 하기 [수학식 1]을 이용하여 상기 코스트 값을 산출한다.
[수학식 1]
Figure PCTKR2018013001-appb-I000001
(여기서, W는 상기 코스트 값, θ는 상기 복원된 신호에 적용된 현재 위상 오프셋 값, -VC는 제1 중앙 경계 전압 값, VC는 제2 중앙 경계 전압 값, -VE는 제1 엣지 경계 전압 값, VE는 제2 엣지 경계 전압 값, α 및 β는 미리 정해진 상수, H는 상기 히스토그램 함수)
또한 본 발명의 일 실시예에서, 상기 위상 변이 제어부는 상기 현재 위상 오프셋 값에 기초하여 산출된 상기 코스트 값이 최소값일 때 상기 현재 위상 오프셋 값을 상기 최적 위상 오프셋 값으로 결정한다.
또한 본 발명의 일 실시예에서, 상기 위상 변이 제어부는 미리 정해진 주기에 따라서 상기 현재 위상 오프셋 값을 변화시키면서 상기 최적 위상 오프셋 값을 결정한다.
또한 본 발명의 일 실시예에서, 상기 복원된 신호는 I 신호 및 Q 신호 중 적어도 하나를 포함한다.
본 발명에 따르면 종래에 비해 수신기의 전력 소모를 줄이는 동시에 보다 간단한 수신기의 설계가 가능하다는 장점이 있다.
또한 본 발명에 따르면 무선 신호를 복원하는 과정에서 위상 오류의 보상에 있어서 별도의 직교 위상 신호를 필요로 하지 않는다는 장점이 있다.
도 1은 종래 기술에 따른 RF 통신 시스템에서 사용되는 수신기의 구성을 개략적으로 나타낸 블록도이다.
도 2는 종래 기술에 따른 RF 통신 시스템에서 사용되는 다른 수신기의 구성을 개략적으로 나타낸 블록도이다.
도 3은 본 발명의 일 실시예에 따른 위상 동기화 장치를 포함하는 수신기의 구성을 개략적으로 나타낸 블록도이다.
도 4는 본 발명의 일 실시예에 따른 위상 동기화 장치의 누적부에 의해서 생성되는 누적 분포 함수(Cumulative Distribution Function, CDF)의 일례를 나타내는 그래프이다.
도 5는 도 4에 도시된 누적 분포 함수를 기초로 생성되는 히스토그램 함수를 나타내는 그래프이다.
도 6은 위상 오류가 최소인 RF 신호를 수신하여 복원된 신호의 아이 패턴을 나타내는 다이어그램을 나타낸다.
도 7은 위상 오류가 최소인 RF 신호를 수신하여 복원된 신호를 기초로 생성된 히스토그램 함수를 나타낸다.
도 8은 위상 오류가 최대인 RF 신호를 수신하여 복원된 신호의 아이 패턴을 나타내는 다이어그램을 나타낸다.
도 9는 위상 오류가 최대인 RF 신호를 수신하여 복원된 신호를 기초로 생성된 히스토그램 함수를 나타낸다.
도 10은 위상 오류에 따른 코스트 값의 변화를 나타내는 그래프이다.
도 11은 본 발명의 다른 실시예에 따른 위상 동기화 장치를 포함하는 수신기의 구성을 개략적으로 나타낸 블록도이다.
도 12는 본 발명에 따른 위상 동기화 장치를 포함하지 않는 수신기에 의해서 복원된 신호의 아이 패턴을 나타내는 다이어그램을 나타낸다.
도 13은 본 발명에 따른 위상 동기화 장치를 포함하는 수신기에 의해서 복원된 신호의 아이 패턴을 나타내는 다이어그램을 나타낸다.
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.
도 3은 본 발명의 일 실시예에 따른 위상 동기화 장치를 포함하는 수신기의 구성을 개략적으로 나타낸 블록도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 수신기는 저잡음 증폭기(302), 믹서(304), 제1 버퍼(306), 제2 버퍼(308), 그리고 위상 동기화 장치(30)를 포함한다.
안테나(ANT)를 통해 수신되는 RF 신호는 먼저 저잡음 증폭기(302)로 입력된다. 저잡음 증폭기(302)는 수신된 RF 신호의 잡음을 최소화하여 증폭하여 출력한다. 저잡음 증폭기(302)에 의해서 증폭된 RF 신호는 믹서(304)로 입력된다. 믹서(304)는 전압 제어 발진기(318)에 의해서 생성되는 발진 신호를 이용하여 저잡음 증폭기(302)에 의해서 증폭된 RF 신호의 주파수를 변환하여 복원된 신호(D)를 출력한다.
믹서(304)에 의해서 출력된 복원된 신호(D)는 제1 버퍼(306) 및 제2 버퍼(308)를 거쳐서 최종적으로 복원된 신호(S)로서 출력된다. 실시예에 따라서 제1 버퍼(306) 및 제2 버퍼(308)는 생략될 수도 있고, 버퍼의 개수가 달라질 수도 있다.
전압 제어 발진기(318)는 외부에서 공급되는 기준 신호(Ref)에 기초하여 소정의 주파수를 갖는 발진 신호를 출력한다. 본 발명의 일 실시예에서 전압 제어 발진기(318)에 의해서 출력되는 발진 신호의 위상은 위상 동기화 장치(30)에 의해서 조절된다. 위상 동기화 장치(30)에 의해서 위상이 조절된 발진 신호는 체배기(320)에 의해서 주파수가 조절된 후 믹서(304)로 입력된다. 실시예에 따라서 체배기(320)의 체배수(예컨대, 6)는 달라질 수 있다.
한편, 본 발명에 따른 위상 동기화 장치(30)는 제1 버퍼(306)로부터 출력된 복원된 신호(D)를 기초로 발진 신호의 위상을 조절한다. 이와 같은 위상 동기화 장치(30)의 발진 신호 위상 조절에 의해서, 안테나(ANT)를 통해 수신되는 RF 신호에 포함된 위상 오류가 보상된다.
도 3을 참조하면, 본 발명에 따른 위상 동기화 장치(30)는 샘플링부(310), 누적부(312), 위상 변이 제어부(314), 위상 변이부(316)를 포함한다. 이하에서는 도 3 내지 도 10을 참조하여 본 발명에 따른 위상 동기화 장치(30)의 기능 및 동작에 관하여 구체적으로 설명한다.
먼저 샘플링부(310)는 미리 정해진 임계 전압(Threshold Voltage) 값에 기초하여 복원된 신호(D)를 샘플링하여 샘플링 값을 출력한다. 이하에서는 샘플링부(310)가 1비트 샘플러로 구성된 경우를 가정하여 설명한다. 1비트 샘플러는 샘플링 결과에 따라서 1비트의 크기를 갖는 샘플링 값, 즉 0 또는 1을 출력한다. 샘플링부(310)는 외부로부터 입력되는 클럭 신호(CLK)에 기초하여 샘플링 동작을 수행할 수 있다.
1비트 샘플러로 구성되는 샘플링부(310)는 복원된 신호의 전압 크기를 미리 정해진 임계 전압 값과 비교하는데, 이러한 비교 동작을 샘플링 동작이라 한다. 예컨대 샘플링부(310)는 복원된 신호의 전압 크기가 임계 전압 값보다 클 경우 1을 출력하고, 그렇지 않으면 0을 출력한다.
본 발명의 일 실시예에서, 샘플링부(310)는 임계 전압 값을 미리 설정된 최소 임계 전압 값부터 미리 설정된 최대 임계 전압 값까지 변화시키면서 복원된 신호(D)를 샘플링할 수 있다. 예를 들어 샘플링부(310)는 임계 전압 값을 -100mV의 최소 임계 전압 값으로부터 10mV씩 증가시켜가면서 100mV의 최대 임계 전압 값에 도달할 때까지 각각의 임계 전압 값을 기초로 복원된 신호(D)에 대한 샘플링 동작을 수행할 수 있다.
다음으로, 누적부(312)는 샘플링부(310)에 의해서 출력되는 샘플링 값의 출력 횟수를 누적하여 복원된 신호(D)에 대한 누적 분포 함수(Cumulative Distribution Function, CDF)를 생성한다. 본 발명의 일 실시예에서, 누적부(312)는 샘플링부(310)에 의해서 출력되는 샘플링 값 중 미리 정해진 누적 대상 샘플링 값의 출력 횟수를 누적하여 누적 분포 함수를 생성할 수 있다.
도 4는 본 발명의 일 실시예에 따른 위상 동기화 장치의 누적부에 의해서 생성되는 누적 분포 함수의 일례를 나타내는 그래프이다.
도 4에는 샘플링부(310)가 임계 전압 값을 -100mV의 최소 임계 전압 값으로부터 10mV씩 증가시켜가면서 100mV의 최대 임계 전압 값에 도달할 때까지 각각의 임계 전압 값을 기초로 복원된 신호(D)에 대한 샘플링 동작을 수행한 결과 출력되는 샘플링 값 중 누적 대상 샘플링 값인 '0'이 출력된 횟수를 각각의 임계 전압 값마다 기록하여 생성된 누적 분포 함수가 도시되어 있다. 이하에서는 누적 대상 샘플링 값이 '0'으로 설정된 경우를 예로 들어 설명하나, 실시예에 따라서는 누적 대상 샘플링 값이 '1'로 설정될 수도 있다.
누적부(312)에 의해서 도 4와 같은 누적 분포 함수가 생성되면, 누적부(312) 또는 위상 변이 제어부(314)는 누적 분포 함수를 미분하여 히스토그램 함수를 생성한다. 도 5에는 도 4에 도시된 누적 분포 함수를 기초로 생성되는 히스토그램 함수를 나타내는 그래프가 도시되어 있다.
한편, 본 발명의 다른 실시예에서, 위상 변이 제어부(314)는 샘플링부(310)로부터 출력되는 누적 대상 샘플링 값을 이용하여 도 5에 도시된 바와 같은 히스토그램 함수를 직접 생성할 수도 있다. 이러한 실시예에서 위상 동기화 장치(30)는 누적부(312)를 포함하지 않는다.다음으로, 위상 변이 제어부(314)는 앞서 생성된 히스토그램 함수에 기초하여 최적 위상 오프셋 값을 결정한다. 본 발명에서 최적 위상 오프셋 값이란 안테나(ANT)를 통해 입력된 RF 신호에 포함된 위상 오류가 최종 복원된 신호(S)에 미치는 영향을 최소화할 수 있는 위상 오프셋 값을 의미한다.
본 발명의 일 실시예에서, 위상 변이 제어부(314)는 앞서 생성된 히스토그램 함수 및 미리 정해진 경계 전압 값에 기초하여 코스트 값을 산출할 수 있다. 여기서 경계 전압 값은 코스트 값을 산출하기 위하여 임의로 설정될 수 있는 값으로, 제1 중앙 경계 전압 값, 제2 중앙 경계 전압 값, 제1 엣지 경계 전압 값, 제2 엣지 경계 전압 값을 포함한다.
보다 구체적으로, 위상 변이 제어부(314)는 하기 [수학식 1]을 이용하여 현재 적용되고 있는 위상 오프셋 값에 따른 복원된 신호(D)의 코스트 값을 산출할 수 있다.
Figure PCTKR2018013001-appb-M000001
[수학식 1]에서, W는 코스트 값, θ는 복원된 신호(D)에 적용되고 있는 현재 위상 오프셋 값, -VC는 제1 중앙 경계 전압 값, VC는 제2 중앙 경계 전압 값, -VE는 제1 엣지 경계 전압 값, VE는 제2 엣지 경계 전압 값, H는 앞서 생성된 히스토그램 함수를 의미한다. 또한 α 및 β는 각각 미리 정해진 상수로서 0 이상의 값을 가질 수 있다. 도 5에 도시된 히스토그램 함수의 형상에 따라서 α 및 β 중 어느 하나만이 0으로 설정될 수도 있고, α 및 β가 서로 다른 값으로 설정될 수도 있다.
[수학식 1]에 따르면, 본 발명에 따른 코스트 값(W)은 도 5에 도시된 히스토그램의 제1 중앙 경계 전압 값(-VC) 및 제2 중앙 경계 전압 값(VC) 사이의 적분 값으로부터 양쪽 엣지 부분의 적분값(-∞ 부터 제1 엣지 경계 전압 값(-VE) 사이의 적분값 및 제2 엣지 경계 전압 값(VE)부터 ∞ 사이의 적분값 중 적어도 하나)를 뺀 값으로 정의될 수 있다.
위상 변이 제어부(314)는 [수학식 1]에 의해서 산출되는 복원된 신호(D)에 적용되고 있는 현재 위상 오프셋 값(θ)에 대한 코스트 값(W(θ))을 이전 위상 오프셋 값(θ')에 기초하여 산출된 코스트 값(W(θ'))과 비교한다. 위상 변이 제어부(314)는 비교 결과 코스트 값이 최소값을 갖도록 하는 위상 오프셋 값을 최적 위상 오프셋 값으로 결정한다.
이와 같은 비교를 위해서 위상 변이 제어부(314)는 최적 위상 오프셋 값이 결정된 이후에도 위상 변이부(316)에 의해서 발진 신호에 적용되는 위상 오프셋 값, 즉 현재 위상 오프셋 값을 미리 정해진 주기에 따라서 지속적으로 변경할 수 있다. 위상 변이 제어부(314)는 이와 같이 변경된 현재 위상 오프셋 값에 따른 코스트 값을 이전에 산출된 코스트 값과 비교함으로써 계속해서 최적의 위상 오프셋 값을 검출할 수 있다.
이와 같이 본 발명에 따른 위상 변이 제어부(314)가 코스트 값을 기초로 최적 오프셋 값을 결정하는 것은 RF 신호에 포함된 위상 오류로 인한 위상 오프셋 값에 따라서 코스트 값이 변화하기 때문이다.
도 6은 위상 오프셋 값이 최소일 때 RF 신호를 수신하여 복원된 신호의 아이 패턴을 나타내는 다이어그램을 나타내고, 도 7은 위상 오프셋 값이 최소일 때 RF 신호를 수신하여 복원된 신호를 기초로 생성된 히스토그램 함수를 나타낸다. 또한 도 8은 위상 오프셋 값이 최대일 때 RF 신호를 수신하여 복원된 신호의 아이 패턴을 나타내는 다이어그램을 나타내고, 도 9는 위상 오프셋 값이 최대일 때 RF 신호를 수신하여 복원된 신호를 기초로 생성된 히스토그램 함수를 나타낸다.
참고로 아이 패턴(Eye Pattern)은 특정 신호의 레벨 이동 흐름을 특정 시간 단위 내에서 한 화면에 중첩하여 나타낸 파형이다. 이러한 중첩 파형이 사람의 눈을 닮아 아이 패턴으로 불리며, 신호가 교차하지 않는 중앙 부분의 수직, 수평으로 열린 영역을 아이 오프닝(eye opening)으로 지칭한다.
위상 오류 등의 영향으로 인하여 측정 대상 신호에 노이즈가 많을수록 아이 오프닝은 작아지고, 반대로 노이즈가 적어 신호의 세기가 양호할수록 아이 오프닝은 커진다. 아이 오프닝을 중심으로 클럭 타이밍과 레벨 임계값(threshold)의 기준 전압이 결정되며, 아이 오프닝이 크고 깨끗할수록 신호의 비트 오류율(BER)이 양호함을 나타낸다.
위상 오류로 인한 위상 오프셋 값이 최소인 RF 신호를 기초로 복원된 신호의 아이 오프닝(도 6 참조)은 위상 오류로 인한 위상 오프셋 값이 최대인 신호(도 8)의 아이 오프닝에 비해 그 크기가 보다 크게 나타난다.
도 7에는 도 6에 도시된 바와 같이 위상 오류로 인한 위상 오프셋 값이 최소인 RF 신호를 기초로 복원된 신호를 샘플링부(310)를 이용하여 샘플링하고, 누적부(312)를 이용하여 생성된 누적 분포 함수를 미분하여 생성되는 히스토그램 함수가 도시되어 있다. 또한 도 9에는 도 8에 도시된 바와 같이 위상 오류로 인한 위상 오프셋 값이 최대인 RF 신호를 기초로 복원된 신호를 샘플링부(310)를 이용하여 샘플링하고, 누적부(312)를 이용하여 생성된 누적 분포 함수를 미분하여 생성되는 히스토그램 함수가 도시되어 있다.
위상 오류로 인한 위상 오프셋 값이 최소인 RF 신호에 기초한 히스토그램(도 7)에서는 제1 중앙 경계 전압 값(-VC) 및 제2 중앙 경계 전압 값(VC) 사이의 적분 값이 엣지 경계 전압 값(VE) 이후 영역의 적분 값보다 상대적으로 작게 나타남을 확인할 수 있다.
반면에, 위상 오류로 인한 위상 오프셋 값이 최대인 RF 신호에 기초한 히스토그램(도 9)에서는 제1 중앙 경계 전압 값(-VC) 및 제2 중앙 경계 전압 값(VC) 사이의 적분 값이 엣지 경계 전압 값(VE) 이후 영역의 적분 값보다 상대적으로 크게 나타남을 확인할 수 있다.
이와 같은 차이로 인하여, 위상 오류로 인한 위상 오프셋 값이 최소인 RF 신호를 기초로 복원된 신호의 코스트 값은 위상 오류로 인한 위상 오프셋 값이 최대인 RF 신호를 기초로 복원된 신호의 코스트 값보다 작게 나타난다.
이와 같은 위상 오프셋 값과 코스트 값 간의 관계를 정리하면 도 10과 같다. 도 10은 위상 오프셋 값에 따른 코스트 값의 변화를 나타내는 그래프이다. 도 10에 도시된 바와 같이, 본 발명에 따른 코스트 값은 위상 오프셋 값이 최소값, 즉 0일 때 최소값을 나타내며, 위상 오프셋 값이 최대값(-π/2, π/2)일 때 최대값을 나타낸다.
따라서 본 발명에 따른 위상 변이 제어부(314)는 현재 위상 오프셋 값(θ)이 적용된 발진 신호에 의해서 복원된 신호(D)에 대한 히스토그램을 기초로 산출되는 코스트 값을 이전에 산출된 코스트 값과 비교하고, 비교 결과 최소의 값을 갖는 코스트 값에 대응되는 현재 위상 오프셋 값(θ)을 최적 위상 오프셋 값으로 결정한다.
최적 위상 오프셋 값이 결정된 이후에도 위상 변이 제어부(314)는 현재 위상 오프셋 값(θ)을 미리 정해준 주기에 따라서 변화시키면서 앞서 설명된 코스트 값 산출 및 그에 따른 최적 위상 오프셋 값 결정 과정을 주기적으로 수행할 수 있다.
본 발명의 일 실시예에서, 위상 변이 제어부(314)는 현재 위상 오프셋 값(θ)을 무차별적 방식(brute force)으로, 즉 랜덤하게 변화시키면서 최적 위상 오프셋 값을 결정할 수 있다. 또 다른 실시예에서, 위상 변이 제어부(314)는 최적 위상 오프셋 값을 중심으로 미리 정해진 간격(예컨대, 5°또는 10°등)만큼 현재 위상 오프셋 값(θ)을 증가 또는 감소시키는 방식으로 현재 위상 오프셋 값을 변화시킬 수도 있다.
다시 도 3을 참조하면, 위상 변이부(316)는 위상 변이 제어부(314)에 의해서 결정된 최적 위상 오프셋 값에 따라서 전압 제어 발진기(318)에 의해서 출력되는 발진 신호의 위상을 변이(shift)시킨다. 앞서 설명된 바와 같이 최적 위상 오프셋 값이 결정된 이후에도 위상 변이 제어부(314)는 위상 오프셋 값(θ)을 주기적으로 변화시킬 수 있으며, 위상 변이부(316)는 위상 변이 제어부(314)에 의해서 변화된 현재 위상 오프셋 값(θ)에 따라서 발진 신호의 위상을 조절한다.
믹서(304)는 이와 같이 위상 변이부(316)에 의해서 위상이 최적 위상 오프셋만큼 조절된 위상을 갖는 발진 신호를 이용하여 저잡음 증폭기(302)에 의해서 증폭된 RF 신호의 주파수를 변환하여 복원된 신호(D)를 출력한다. 이와 같이 위상이 최적 위상 오프셋만큼 조절된 발진 신호에 의해서 복원된 신호(D)가 버퍼(306, 308)를 거쳐 출력되는 최종 신호(S)는 안테나(ANT)를 통해 수신된 RF 신호에 포함된 위상 오류의 의한 영향을 최소한으로 갖게 된다.
도 11은 본 발명의 다른 실시예에 따른 위상 동기화 장치를 포함하는 수신기의 구성을 개략적으로 나타낸 블록도이다.
본 발명에 따른 위상 동기화 장치(30)는 앞서 도 1을 통해 설명된 직교 위상 신호를 이용한 변조 방식을 통해 신호를 복원하는 수신기에도 적용될 수 있다. 도 11에 도시된 바와 같이, 본 발명에 따른 위상 동기화 장치(30)는 안테나(ANT)를 통해 수신된 RF 신호가 제1 저잡음 증폭기(1102), 제1 믹서(1104), 제1 버퍼(1106)를 거쳐서 출력되는 제1 복원 신호(D1)를 기초로 최적 위상 오프셋 값을 결정할 수 있다.
즉, 위상 동기화 장치(30)는 제1 복원 신호(D1)를 기초로 샘플링을 수행하고, 샘플링 결과에 따라서 히스토그램 함수를 생성하며, 생성된 히스토그램 함수를 기초로 전술한 바와 같은 코스트 값을 산출함으로써 코스트 값에 기초한 최적 위상 오프셋 값을 결정할 수 있다.
위상 동기화 장치(30)는 결정된 최적 위상 오프셋 값을 기초로 전압 제어 발진기(1118)로부터 공급되는 발진 신호의 위상을 조절하고, 위상이 조절된 발진 신호를 제1 믹서(1104) 및 위상 변이기(1120)에 각각 공급한다. 위상 변이기(1120)는 위상이 조절된 발진 신호의 위상을 다시 90°만큼 조절하여 제2 믹서(1112)에 공급한다. 이러한 과정에 의해서, 안테나(ANT)를 통해 수신된 RF 신호에 포함된 위상 오류가 보상된 I 신호 및 Q 신호가 획득된다.
도 11에는 위상 동기화 장치(30)가 제1 복원 신호(D1)를 기초로 최적 위상 오프셋 값을 결정하는 실시예가 도시되어 있으나, 실시예에 따라서 위상 동기화 장치(30)는 제2 저잡음 증폭기(1110), 제2 믹서(1112), 제2 버퍼(1114)를 거쳐서 출력되는 제2 복원 신호(D2)를 기초로 최적 위상 오프셋 값을 결정할 수도 있다.
또 다른 실시예에서, 위상 동기화 장치(30)는 제1 복원 신호(D1) 및 제2 복원 신호(D2)를 모두 이용하여 최적 위상 오프셋 값을 결정할 수도 있다. 이 경우 위상 동기화 장치(30)는 제1 복원 신호(D1)에 기초하여 산출되는 코스트 값 및 제2 복원 신호(D2)에 기초하여 산출되는 코스트 값을 더한 값의 최소값을 산출하고, 이 최소값에 대응되는 현재 위상 오프셋 값을 최적 위상 오프셋 값으로 결정한다.
지금까지 설명된 본 발명에 따른 위상 동기화 장치(30)가 적용된 수신기는 위상 오류를 보상하기 위하여 종래 기술에 따른 수신기에서 사용되는 ADC나 DSP와 같은 모듈을 사용하지 않으므로 전력 소모가 적고 수신기의 설계를 용이하게 한다. 특히 도 11과 같은 구성을 갖는 수신기를 사용하여 BPSK 방식으로 변조된 RF 신호를 복조할 경우 종래와 같이 위상 오류의 보상을 위해서 별도의 직교 위상 신호를 필요로 하지 않는 장점이 있다.
또한 본 발명에 따른 위상 동기화 장치(30)가 적용된 수신기는 도 2에 도시된 종래의 수신기와 비교하더라도 수신기의 설계가 보다 용이하며, 위상 오류 보상을 위한 별도의 직교 위상 신호를 필요로 하지 않는다.
특히 본 발명에 따른 위상 동기화 장치는 CMOS(Complementary Metal-Oxide Semiconductor)와 같이 작은 전력을 소모하면서 부피나 면적이 작은 모듈로서 구현될 수 있다는 장점을 갖는다
도 12는 본 발명에 따른 위상 동기화 장치를 포함하지 않는 수신기에 의해서 복원된 신호의 아이 패턴을 나타내는 다이어그램을 나타낸다. 또한 도 13은 본 발명에 따른 위상 동기화 장치를 포함하는 수신기에 의해서 복원된 신호의 아이 패턴을 나타내는 다이어그램을 나타낸다.
도 12 및 도 13에 도시된 바와 같이, 본 발명에 따른 위상 동기화 장치를 포함하지 않는 수신기에 의해서 복원된 신호의 아이 오프닝의 크기는 본 발명에 따른 위상 동기화 장치를 포함하는 수신기에 의해서 복원된 신호의 아이 오프닝의 크기보다 작다. 이는 본 발명에 따른 위상 동기화 장치를 적용한 수신기를 사용할 경우 그렇지 않은 수신기를 사용하는 것에 비해서 보다 높은 품질의 복원된 신호를 얻을 수 있음을 의미한다.
전술한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.

Claims (10)

  1. 미리 정해진 임계 전압 값에 기초하여 복원된 신호를 샘플링하여 샘플링 값을 출력하는 샘플링부;
    상기 샘플링 값을 기초로 생성되는 히스토그램 함수를 이용하여 상기 복원된 신호에 대한 코스트 값을 산출하고, 상기 코스트 값에 기초하여 최적 위상 오프셋 값을 결정하는 위상 변이 제어부; 및
    상기 최적 위상 오프셋 값에 따라서 발진 신호의 위상을 변이시키는 위상 변이부를 포함하는
    위상 동기화 장치.
  2. 제1항에 있어서,
    상기 샘플링부는
    상기 임계 전압 값을 최소 임계 전압 값부터 최대 임계 전압 값까지 변화시키면서 상기 복원된 신호를 샘플링하는
    위상 동기화 장치.
  3. 제1항에 있어서,
    상기 샘플링 값의 출력 횟수를 누적하여 상기 복원된 신호에 대한 누적 분포 함수를 생성하는 누적부를 더 포함하고,
    상기 히스토그램은 상기 누적 분포 함수에 기초하여 생성되는
    위상 동기화 장치.
  4. 제3항에 있어서,
    상기 누적부는
    상기 샘플링 값 중 미리 정해진 누적 대상 샘플링 값의 출력 횟수를 누적하여 상기 누적 분포 함수를 생성하는
    위상 동기화 장치.
  5. 제3항에 있어서,
    상기 히스토그램 함수는 상기 누적 분포 함수를 미분하여 생성되는
    위상 동기화 장치.
  6. 제1항에 있어서,
    상기 위상 변이 제어부는
    상기 히스토그램 함수 및 미리 정해진 경계 전압 값에 기초하여 상기 코스트 값을 산출하는
    위상 동기화 장치.
  7. 제5항에 있어서,
    상기 위상 변이 제어부는
    하기 [수학식 1]을 이용하여 상기 코스트 값을 산출하는
    위상 동기화 장치.
    [수학식 1]
    Figure PCTKR2018013001-appb-I000002
    (여기서, W는 상기 코스트 값, θ는 상기 복원된 신호에 적용된 현재 위상 오프셋 값, -VC는 제1 중앙 경계 전압 값, VC는 제2 중앙 경계 전압 값, -VE는 제1 엣지 경계 전압 값, VE는 제2 엣지 경계 전압 값, α 및 β는 미리 정해진 상수, H는 상기 히스토그램 함수)
  8. 제1항에 있어서,
    상기 위상 변이 제어부는
    상기 복원된 신호에 적용된 현재 위상 오프셋 값에 기초하여 산출된 상기 코스트 값이 최소값일 때 상기 현재 위상 오프셋 값을 상기 최적 위상 오프셋 값으로 결정하는
    위상 동기화 장치.
  9. 제1항에 있어서,
    상기 위상 변이 제어부는
    미리 정해진 주기에 따라서 상기 현재 위상 오프셋 값을 변화시키면서 상기 최적 위상 오프셋 값을 결정하는
    위상 동기화 장치.
  10. 제1항에 있어서,
    상기 복원된 신호는
    I 신호 및 Q 신호 중 적어도 하나를 포함하는
    위상 동기화 장치.
PCT/KR2018/013001 2017-12-18 2018-10-30 위상 동기화 장치 WO2019124721A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201880081191.5A CN111492533B (zh) 2017-12-18 2018-10-30 相位同步装置
EP18891394.1A EP3731338A4 (en) 2017-12-18 2018-10-30 PHASE SYNCHRONIZER
US16/770,780 US11038667B2 (en) 2017-12-18 2018-10-30 Phase synchronization device
JP2020552646A JP7037840B2 (ja) 2017-12-18 2018-10-30 位相同期化装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2017-0174436 2017-12-18
KR20170174436 2017-12-18
KR10-2018-0044942 2018-04-18
KR1020180044942A KR102022377B1 (ko) 2017-12-18 2018-04-18 위상 동기화 장치

Publications (1)

Publication Number Publication Date
WO2019124721A1 true WO2019124721A1 (ko) 2019-06-27

Family

ID=66993704

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/013001 WO2019124721A1 (ko) 2017-12-18 2018-10-30 위상 동기화 장치

Country Status (1)

Country Link
WO (1) WO2019124721A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030037348A (ko) * 2001-11-01 2003-05-14 삼성전자주식회사 다중 전송 경로를 통해 전송된 방송신호의 복원시발생하는 위상에러를 보상할 수 있는 디지털방송 수신기의에러복원장치
KR20050066942A (ko) * 2003-12-27 2005-06-30 한국전자통신연구원 수신기 위상 보정장치 및 그 방법
US20100308879A1 (en) * 2008-02-04 2010-12-09 Haruya Ishizaki Phase synchronization device and phase synchronization method
US20110314357A1 (en) * 2010-05-31 2011-12-22 Sony Corporation Phase synchronization apparatus, phase synchronization method and phase synchronization program
KR20150070207A (ko) * 2012-10-01 2015-06-24 조슈아 박 Rf 반송파 동기화 및 위상 일치 방법 및 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030037348A (ko) * 2001-11-01 2003-05-14 삼성전자주식회사 다중 전송 경로를 통해 전송된 방송신호의 복원시발생하는 위상에러를 보상할 수 있는 디지털방송 수신기의에러복원장치
KR20050066942A (ko) * 2003-12-27 2005-06-30 한국전자통신연구원 수신기 위상 보정장치 및 그 방법
US20100308879A1 (en) * 2008-02-04 2010-12-09 Haruya Ishizaki Phase synchronization device and phase synchronization method
US20110314357A1 (en) * 2010-05-31 2011-12-22 Sony Corporation Phase synchronization apparatus, phase synchronization method and phase synchronization program
KR20150070207A (ko) * 2012-10-01 2015-06-24 조슈아 박 Rf 반송파 동기화 및 위상 일치 방법 및 시스템

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3731338A4 *

Similar Documents

Publication Publication Date Title
US8374512B2 (en) Frequency offset monitoring device and optical coherent receiver
US20040146122A1 (en) Method and apparatus for frequency offset compensation
US7733949B2 (en) Wireless communications system with reduced sideband noise and carrier leakage
JP5343439B2 (ja) フレーム同期検出回路およびそれを用いるｆｓｋ受信機
CN105099580B (zh) 正交失配的校准系统及方法、射频前端芯片
US5699011A (en) DC offset compensation method and apparatus
TWI672034B (zh) 相位同步裝置
KR20060121126A (ko) 대역통과 샘플링 수신기 및 샘플링 방법
WO2018128506A2 (ko) 저전력용 광대역 전치증폭 진폭 편이 변복조 통신 시스템
KR100653181B1 (ko) 주파수 옵셋 보상 기능을 가지는 넌­코히런트 동기직접변환 수신 장치
KR100542091B1 (ko) 무반송파 진폭 위상(cap) 신호용 부호 타이밍 복구 네트워크
WO2019124721A1 (ko) 위상 동기화 장치
WO1997023080A1 (en) Method and apparatus for automatic frequency correction acquisition
CA2455112A1 (en) Appartus for extracting a clock signal and a digital data signal from an amplitude modulated carrier signal in a receiver, wherein the symbol rate either coincides with or is half of the carrier frequency
EP0238906B1 (en) Noise detection by sampling digital baseband signal at eye openings
US5949829A (en) Central error detecting circuit for FSK receiver
US6546237B1 (en) Differential FM detector for radio receivers
US6933775B2 (en) Circuit for detecting and correcting central level of FSK demodulation signal
JPH06261088A (ja) 復調器オフセット除去回路
US9313018B1 (en) Circuit and method for clock recovery of quadrature amplitude modulated waveforms
US20100254491A1 (en) Dc offset compensating system and method
NO319479B1 (no) Fremgangsmate og en digital steilhetsdetektor for drift i et basisband for jevnforing av utgangssignalstyrker
JP2002135347A (ja) ダイレクトコンバージョン受信機
US20040034451A1 (en) Frequency shift key demodulator employing a teager operator and a method of operation thereof
US7199843B2 (en) Spectral translation for VSB compensation

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18891394

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020552646

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018891394

Country of ref document: EP

Effective date: 20200720