WO2019088784A1 - 디스플레이 영역에서의 생체 이미지 판독 장치 - Google Patents

디스플레이 영역에서의 생체 이미지 판독 장치 Download PDF

Info

Publication number
WO2019088784A1
WO2019088784A1 PCT/KR2018/013312 KR2018013312W WO2019088784A1 WO 2019088784 A1 WO2019088784 A1 WO 2019088784A1 KR 2018013312 W KR2018013312 W KR 2018013312W WO 2019088784 A1 WO2019088784 A1 WO 2019088784A1
Authority
WO
WIPO (PCT)
Prior art keywords
reference voltage
output
signal
pixel
voltage
Prior art date
Application number
PCT/KR2018/013312
Other languages
English (en)
French (fr)
Inventor
김재흥
김종욱
전호식
이준석
이명희
서원국
Original Assignee
크루셜텍 (주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크루셜텍 (주) filed Critical 크루셜텍 (주)
Publication of WO2019088784A1 publication Critical patent/WO2019088784A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H03K17/96—Touch switches
    • H03K17/962—Capacitive touch switches

Definitions

  • the present invention relates to a biometric image reading apparatus in a display area, and more particularly, to a biometric image reading apparatus which can display a sufficient resolution even if a deviation between signals output from an image reading apparatus mounted in a display area is small, And an image reading apparatus capable of improving the sensitivity.
  • An image reading apparatus captures an image using the property of a semiconductor that reacts with light or captures an image using electrical characteristics formed by a plurality of pixels included in the image reading apparatus in relation to the object to be detected.
  • an image reading device is installed in a device requiring fingerprint sensing, for example, a personal portable device such as a smart phone or a tablet PC.
  • the present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide an image reading apparatus which is capable of improving the resolution or resolution even when the deviation between signals output from each pixel of the image reading apparatus is small, And an object thereof is to provide an image reading apparatus.
  • Another object of the present invention is to provide an image reading apparatus in which the influence on noise is minimized and the sensitivity is improved.
  • a display device including: a plurality of pixels arranged in a matrix including a plurality of rows and columns; And an analog-to-digital converter converting the analog signals output from the plurality of pixels into a digital signal, wherein the analog-to-digital converter converts the first reference voltage and the second reference voltage based on at least one of a magnitude and a deviation of the input analog signals.
  • a reference voltage output unit for outputting a reference voltage;
  • an ADC for converting the analog signals into an n-bit digital signal and outputting the digital signal with the operation range between the first reference voltage and the second reference voltage.
  • the reference voltage output unit includes: a plurality of resistors connected in series between a first voltage and a second voltage; And a switch unit for outputting voltages of different nodes among the plurality of nodes connected to the plurality of resistors as the first reference voltage and the second reference voltage, respectively.
  • the reference voltage output section includes a first resistor and a first variable current source for supplying a current to the first resistor, and the first reference voltage output section outputs a first reference voltage based on the first resistor and the first variable current source, A reference voltage output section; And a second reference voltage output section for outputting the second reference voltage based on the second resistance and the second variable current source, and a second variable current source for supplying a current to the second resistor and the second resistor, can do.
  • the first reference voltage may be a maximum value of the magnitudes of the analog signals or a value higher by a predetermined magnitude than the minimum magnitude of the analog signals and the second reference voltage may be a minimum value of the magnitudes of the analog signals, have.
  • the image reading apparatus may further include a controller for generating a control signal for determining the first reference voltage and the second reference voltage.
  • the image reading apparatus includes a first output current which is outputted from the first pixel of the plurality of pixels and in which a signal according to the detection object and a signal according to noise are summed and a second output current which is output from the second pixel, 2 output currents and outputting the first voltage value and the second voltage value, respectively, wherein the analog-to-digital converter converts the first voltage value and the second voltage value to a digital value by differentiating the first voltage value and the second voltage value .
  • the pixel signal processing circuit includes a signal sensing circuit having the same number as the number of columns, the signal sensing circuit having a first input coupled to the first pixel and a second input coupled to the second pixel, An amplifier connected; A first feedback capacitance coupled between a first input and a first output of the amplifier; And a second feedback capacitance coupled between a second input and a second output of the amplifier.
  • the image reading apparatus may further include a controller for varying at least one of a magnitude of the first feedback capacitance and a magnitude of the second feedback capacitance with respect to each signal sensing circuit.
  • the image reading apparatus is configured to perform at least one of a time during which the first feedback capacitance is charged by the first output current and a period during which the second feedback capacitance is charged by the second output current, And may further include a control unit for varying one.
  • the reference voltage serving as the operation range of the ADC is adjusted so that the resolution for the analog signals between the small deviations is improved Detection of a high resolution image becomes possible.
  • the output signal according to the noise is differentiated from each pixel output signal, image detection without influence of noise becomes possible.
  • the characteristics of the amplifier for amplifying the output signal of each pixel can be varied in the image reading apparatus, image detection with high resolution can be performed in various environments.
  • FIG. 1 is a diagram showing a configuration of an image reading apparatus according to an embodiment of the present invention.
  • FIG. 2 is a diagram showing the configuration of a unit pixel included in an image reading apparatus according to an embodiment of the present invention.
  • FIG. 3 is a graph showing a relationship between a gate-source voltage and an output current in a unit pixel of an image reading apparatus according to an embodiment of the present invention.
  • FIG. 4 is a diagram illustrating the configuration of an analog-to-digital converter according to an embodiment of the present invention.
  • FIG. 5 is a diagram illustrating a configuration of a reference voltage output unit according to an embodiment of the present invention.
  • FIG. 6 is a diagram illustrating a configuration of a reference voltage output unit according to another embodiment of the present invention.
  • FIG. 7 is a diagram showing a configuration of a sensitivity improvement circuit of an output signal processing circuit according to an embodiment of the present invention.
  • FIG. 1 is a diagram showing a configuration of an image reading apparatus according to an embodiment of the present invention.
  • the image reading apparatus may include a sensor panel 100, a power supply voltage supply unit 200, and a pixel signal reading unit 300.
  • the sensor panel 100 is composed of a plurality of pixels 110 arranged in a matrix of mxn (m, n is a natural number) matrix.
  • the plurality of pixels 110 are connected to one scan line SL1, SL2, SL3, ..., SLm and one lead-out line RL1, RL2, ..., RLn.
  • one of the scan lines SL1, SL2, SL3, ..., and SLm is supplied with a scan signal, one or more of the pixels 110 connected to the scan line SL1 starts to operate.
  • the operation of the pixel 110 will be described later in detail.
  • the output signal output in accordance with the operation of the pixel 110 is transmitted to the signal reading unit 300 through the lead out lines RL1, RL2, ..., RLn.
  • each of the lead-out lines RL1, RL2, ..., and RLn is connected to the power supply voltage supply unit 200 and the other end is connected to the signal reading unit 300.
  • the signal reading unit 300 may include a pixel signal processing circuit 310, a multiplexer unit 320, and an analog / digital conversion unit 330.
  • the pixel-signal processing circuit 310 outputs a signal based on a noise-removing operation to be performed by the analog-to-digital converter 330, which will be described later in detail.
  • the pixel-signal processing circuit 310 may perform a high-frequency noise removing operation on a signal output from each pixel 110 including a low-pass filter and the like.
  • the plurality of signals output through the pixel signal processing circuit 310 are input to the multiplexer unit 320 and the multiplexer unit 320 sequentially outputs the plurality of signals to the analog-to-digital converter 330.
  • the analog-to-digital converter 330 digitizes the input signal and outputs it as a final output signal of the pixel-signal reading unit 300.
  • FIG. 2 is a circuit diagram showing a configuration of a unit pixel according to an embodiment of the present invention.
  • a unit pixel 110 includes a sensor pad SP, a data line DL, and a data pad DL, which form a sensing capacitance Cs in relation to a detection target (e.g., a fingerprint)
  • the first electrode of the first transistor T1 is connected to the scan line SL and the second electrode thereof is connected to the data line DL while the third electrode of the first transistor T1 is connected to the charge capacitance Ca and the sensor pad SP.
  • the first electrode may be a gate electrode
  • the second and third electrodes may be a source electrode (or a drain electrode) and a drain electrode (or a source electrode), respectively.
  • the first electrode of the second transistor T2 is connected to the charge capacitance Ca and the sensor pad SP and the second electrode of the second transistor T2 is connected to the power supply voltage VDD input terminal of the power supply voltage supply unit 200 shown in FIG.
  • the third electrode is connected to the pixel-signal reading unit 300 through the lead-out line RL.
  • the first electrode may be a gate electrode
  • the second and third electrodes may be a drain electrode (or a source electrode) and a source electrode (or a drain electrode), respectively.
  • the second transistor T2 is implemented as an n-type transistor, and the second and third electrodes are respectively a drain electrode and a source electrode.
  • One end of the charge capacitance Ca is connected to the third electrode of the first transistor T1, the first electrode of the sensor pad SP and the second transistor T2, and the other end thereof is connected to the ground potential.
  • a constant potential Vd is supplied to the data line DL.
  • the unit pixel 110 constituting the sensor panel 100 (see FIG. 1) according to an embodiment is disposed on a display panel (not shown).
  • a display panel (not shown).
  • the sensor pad SP, the transistors T1 and T2, the scan line SL, the data line DL, and the lead-out line RL of the unit area 110 should all be made of a substantially transparent material.
  • the transistors T1 and T2 may be implemented as transistors using oxides such as IGZO (Indium Gallium Zinc Oxide), ZnO (Zinc Oxide), and ITO (Indium Tin Oxide) (SL), the data line (DL), and the lead-out line (RL) may be formed of an oxide such as ITO (Indium Tin Oxide) to be substantially transparent.
  • oxides such as IGZO (Indium Gallium Zinc Oxide), ZnO (Zinc Oxide), and ITO (Indium Tin Oxide) (SL)
  • the data line (DL), and the lead-out line (RL) may be formed of an oxide such as ITO (Indium Tin Oxide) to be substantially transparent.
  • a sensing capacitance Cs is formed between the sensor pad SP and the detection object.
  • the first transistor T1 is turned on and the current Ia flows between the data line DL and the first node N1 do.
  • This current charges the charging capacitance Ca and the sensing capacitance Cs, and as time elapses, the potential V1 of the first node N1 rises.
  • the potential V1 of the first node N1 can be expressed as follows.
  • V1 (t0) Ia (t0) / (Ca + Cs)
  • the potential V1 of the first node N1 is inversely proportional to the magnitude of the sensing capacitance Cs.
  • the change of the potential V1 of the first node N1 is the potential of the second transistor T2) of the output current (Id).
  • the output current Id output from the second transistor T2 is converted into a voltage value in the signal reading unit 300 (see FIG. 1), and then digitized and output.
  • the sensing capacitance Cs formed when the sensor pad SP touches the ridge of the fingerprint and when it touches the valley of the fingerprint is different. Accordingly, the magnitude of the output current Id in the pixel 110 in which the corresponding sensor pad SP is disposed also varies. Accordingly, it is possible to obtain a difference in output current (Id) value from the minute electrical difference between the ridge and the valley of the fingerprint with high sensitivity, and thereby obtain the image of the fingerprint on the sensor panel 100.
  • the output current Id from the pixel 110 depends on the characteristic of the second transistor T2, that is, the current-voltage (I-V) characteristic.
  • the change of the gate-source voltage of the specific section according to the current-voltage characteristic causes a change in the magnitude of the output current (Id) with a large width.
  • the output current Id varies depending on the gate-source voltage Vgs of the second transistor T2.
  • the magnitude of the output current Id varies depending on the potential V1 of the first node N1, and the potential V1 of the first node N1 varies with the potential of the sensing capacitance Cs It depends on size. Therefore, in the section (2) or (3) in which the output current Id changes steeply with respect to the gate-source voltage Vgs of the second transistor T2, even if the potential V1 of the first node N1 varies finely The change can be sensed with high sensitivity through the current Id.
  • FIG. 2 shows only the first transistor T1 used for selecting a pixel and the second transistor T2 used for amplifying and outputting a pixel signal, additional transistors for performing an additional switching function may be further included .
  • a fingerprint detecting device is stacked on or integrated with a display panel, so that a thick protective layer (not shown) can be disposed on the fingerprint detecting device.
  • the sensing capacitance Cs formed between the fingerprint sensor and the sensor pad SP becomes smaller in inverse proportion to the thickness of the sensor pad SP.
  • the difference between the sensing capacitance Cs formed and the sensing capacitance Cs formed between the sensor pad SP and the fingerprint of the fingerprint becomes small and the output current
  • the difference between the magnitude of the output current Id and the output current Id output when it comes into contact with the valley becomes small.
  • the gate-source voltage Vgs of the second transistor T2 must be in the optimum range (2 or 3), and the output current Id
  • the gate-source voltage Vgs of the second transistor T2 may be outside the optimum range (for example, 5 or 6) depending on the influence of the protective layer. In this case, the amount of change of the output current (Id) with respect to the change of the gate-source voltage (Vgs) of the second transistor (T2) becomes small, and the sensitivity of the fingerprint sensor can not be guaranteed.
  • the sensor panel is provided with a plurality of pixels, which can not prevent the scattering of the characteristics during the process.
  • a design error of each pixel may occur depending on the influence of scattering of such characteristics.
  • the gate-source voltage Vgs of the second transistor T2 may deviate from the optimal range, and when the difference of the output current Id in each pixel is not large, the sensitivity of the fingerprint sensing may deteriorate The following problems arise.
  • the magnitude of the output current Id is not significantly larger than the noise level due to disturbance or the like, it becomes more difficult to distinguish the ridge and the valley of the fingerprint from the output current Id.
  • the embodiment of the present invention proposes a new configuration of the pixel signal processing circuit and the analog-to-digital conversion unit of the signal reading unit 300.
  • FIG. 4 is a diagram illustrating a configuration of an analog-to-digital converter according to an embodiment of the present invention.
  • the analog-to-digital converter 330 includes a reference voltage output unit 331 and an analog-to-digital converter (ADC) 332.
  • ADC analog-to-digital converter
  • the reference voltage output unit 331 may output the first reference voltage Vref_H and the second reference voltage Vref_L for the ADC 332 to perform signal conversion.
  • the ADC 332 can output an analog signal between the first reference voltage Vref_H and the second reference voltage Vref_L as an n-bit digital signal. That is, the first reference voltage Vref_H is a voltage corresponding to the maximum value that the ADC 332 can output, and the second reference voltage Vref_L is a voltage corresponding to the minimum value that the ADC 332 can output .
  • the first reference voltage Vref_H and the second reference voltage Vref_L are the maximum value and the minimum value of the analog signal that the ADC 332 can receive, and the operation range of the ADC 332 is the first reference voltage (Vrer_H) and the second reference voltage (Vref_L).
  • the first and second reference voltages Vref_H and Vref_L may be output differently according to the deviation of the signals input to the analog-to-digital converter 330.
  • the output signal input to the analog-to-digital converter 330 is voltage signals obtained by converting output currents from a plurality of pixels.
  • the maximum value of the analog signal that the ADC 332 can receive is 5V
  • the minimum value is 0 V
  • the maximum voltage of the voltage signals inputted to the actual analog-digital conversion section 330 is about 3 V and the lowest voltage is about 2.5 V, even if the voltage is digitized, the deviation between the signals is small It will not be possible to read the image of the object to be inspected.
  • the reference voltage output unit 331 sets the first reference voltage Vref_H to 3V or a higher voltage and the second reference voltage Vref_L to 2.5V or more So that the ADC 332 can output an analog signal between the first reference voltage Vref_H and the second reference voltage Vref_L as an n-bit digital signal.
  • the deviation between the signals input to the analog-to-digital converter 330 is small, the deviation between the finally digitized signals can be increased by improving the resolution or resolution at the time of digitization within the deviation, The accuracy of image reading can be improved.
  • FIG. 5 is a diagram showing a configuration of a reference voltage output unit 331 according to an embodiment.
  • the reference voltage output unit 331 may be implemented as an R-string unit 331a and a switch unit 331b.
  • the R string portion 331a includes a plurality of resistors R1 to Ri connected in series between a first voltage V- and a second voltage V +.
  • the switch unit 331b includes a plurality of switches connected to the nodes N1 to Ni to which the plurality of resistors R1 to Ri are mutually connected.
  • the switch unit 331b operates in accordance with a control signal CON input from the outside and outputs different voltages between the first voltage V- and the second voltage V + And outputs the first reference voltage Vref_H and the second reference voltage Vref_L, respectively.
  • the switch unit 331b outputs the voltage of the node Ni_2 and the voltage of the node N1 to the first reference voltage Vref_H and the second reference voltage Vref_L, respectively, according to the control signal CON from the outside can do.
  • a control unit (not shown) for supplying the control signal CON for the operation of the switch unit 331b may be included in the image reading apparatus according to the embodiment,
  • the switch unit 331b outputs a control signal for outputting the appropriate first reference voltage Vref_H and the second reference voltage Vref_L based on at least one of the magnitude of the signals inputted to the switch unit 331b and the deviation between the signals, .
  • the control unit may generate a control signal based on at least one of the magnitude of the output currents output from the plurality of pixels 110 (see Fig. 1) and the deviation therebetween.
  • the control unit may generate the control signal based on at least one of a magnitude of a plurality of output signals output from the final image reading apparatus and a deviation therebetween.
  • FIG. 6 is a diagram showing the configuration of a reference voltage output unit 331 according to another embodiment of the present invention.
  • the reference voltage output unit 331 may include a first reference voltage output unit 331c and a second reference voltage output unit 331d.
  • the first reference voltage output unit 331c is connected to the first variable current source I_H and the first variable current source I_H via a first variable current source I_H and the other end is connected to the ground And a first resistor R_H connected to the potential.
  • the second reference voltage output section 331d is connected to the second variable current source I_L and a constant voltage (for example, the power supply voltage VDD) via the second variable current source I_L at one end thereof, And a second resistor R_L connected to the ground potential.
  • a constant voltage for example, the power supply voltage VDD
  • the first reference voltage output unit 331c has a first resistor R_H and a second resistor R_H according to the magnitude of the current supplied by the first variable current source I_H. It is possible to output the first reference voltage Vref_H through one end of the first reference voltage Vref_H.
  • the second reference voltage output unit 331d can also output the second reference voltage Vref_L through one end of the second resistor R_H on the same principle.
  • the first reference voltage output unit 331c and the second reference voltage output unit 331d are connected to a control signal CON for determining the magnitude of the current supplied by the first variable current source I_H and the second variable current source I_L, Lt; / RTI >
  • a control unit (not shown) for outputting the control signal CON controls at least one of the magnitude of the signals input to the current analog-to-digital converter 330 (see FIG. 4) and the deviation between the signals, (CON) based on at least one of the magnitudes of the output currents output from the plurality of image reading devices and the deviation therebetween, or the magnitude of the plurality of output signals output from the final image reading device and the deviation therebetween, Can be output.
  • FIG. 7 is a circuit diagram showing a configuration of a sensitivity improvement circuit included in a pixel signal processing circuit according to an embodiment of the present invention.
  • the sensitivity improving circuit 311 shown in FIG. 7 is connected to the lead out line RL of the image reading apparatus.
  • the sensitivity improving circuit 311 is connected to each of the lead out lines in the pixel signal processing circuit 310 Respectively. That is, if the number of lead-out lines in the image reading apparatus according to the embodiment is n, n sensitivity improvement circuits 311 are also provided.
  • the sensitivity improvement circuit 311 has a first input IN1 connected to a specific lead-out line RL, a second input IN2 connected to the dummy channel DC, And outputs the amplified signal to the first output terminal OUT1, amplifies the signal at the second input terminal IN2, and outputs the amplified signal to the second output terminal OUT2.
  • the dummy channel DC is connected to the reference pixel 111 (see Fig. 1) connected to the least one of the plurality of pixels 110 (see Fig. 1) constituting the sensor panel 100, Line.
  • the reference pixel 111 may be one or more pixels disposed in an area of the sensor panel 100 that is not in contact with the detection object, for example, outside the active area of the sensor panel 100.
  • a first feedback capacitance Cfb1 is connected between the first input IN1 and the first output OUT1 of the amplifier FEA and a second feedback capacitance Cfb2 is connected between the second input IN2 and the second output OUT2.
  • the capacitance Cfb2 is connected.
  • the first feedback capacitance Cfb1 and the second feedback capacitance Cfb may be implemented with variable capacitances, respectively.
  • the first switch SW1 is connected between the second input terminal of the amplifier FEA and the dummy channel DC and the second switch SW2 is connected between both ends of the first feedback capacitance Cfb1.
  • a second switch SW3 is connected between both ends of the feedback capacitance Cfb2.
  • the reference voltage Vref may be selectively supplied to the second input IN2 of the amplifier FEA and may further include a reset switch SWr for controlling the reference voltage Vref.
  • the power supply voltage VDD for operation may be applied to the amplifier FEA.
  • the reset switch SWr is turned on, and the first input IN1 and the second input IN2 of the amplifier FEA are reset to the reference voltage Vref.
  • the second switch SW2 and the third switch SW3 are controlled to be turned on, and the feedback capacitances Cfb1 and Cfb2 of the amplifier FEA are reset.
  • the reset switch SWr, the second switch SW2 and the third switch SW3 are controlled to be in an OFF state, the first switch SW1 is switched to the ON state, and the first input terminal
  • the output current Id of the specific unit pixel 110 flowing through the specific lead out line RL is inputted to the first input IN1 of the amplifier FEA and the output current Id of the specific unit pixel 110 flowing through the dummy channel DC to the second input IN2 of the amplifier FEA
  • the output current Ir of the reference pixel 111 is input.
  • the amplifier FEA converts the output current Id of the specific unit pixel 110 input to the first input terminal IN1 into the first voltage V1 and outputs the first output voltage OUT to the first output terminal OUT1.
  • the amplifier FEA converts the output current Ir of the reference pixel 111 input to the second input IN2 into a second voltage V2 and outputs the second voltage V2 to the second output OUT2.
  • the first and second output terminals OUT1 and OUT2 of the amplifier FEA are connected to the multiplexers 321 and 322, respectively. That is, if there are n lead-out lines in the image reading apparatus according to the embodiment, the number of multiplexers 321 and 322 provided in the multiplexer unit 320 becomes 2n.
  • the analog-to-digital converter 330 converts the first voltage value V1 and the second voltage value V2 sequentially input and converts the first voltage value V1 and the second voltage value V2 into a digital value and outputs the first voltage value V1.
  • a signal according to the influence of a purely-detected object whose signal value due to noise has been removed due to disturbance or the like can be obtained, have.
  • the current Id output from the specific pixel 110 varies according to the gate-source voltage Vgs of the second transistor T2, as described above.
  • the gate voltage of the second transistor T2 is determined by the sensing capacitance Cs and the sensing capacitance Cs varies depending on which region of the sensing object SP the sensing pad SP is in contact with .
  • the ridge and the valley of the fingerprint can not be sensitively distinguished .
  • the difference between the value of the output current Id corresponding to the ridge of the fingerprint and the value of the output current Id corresponding to the valley of the fingerprint is not large, and high sensitivity can not be guaranteed.
  • the amplifier FEA amplifies and converts the currents Id and In input to the first and second input terminals IN1 and IN2 to generate first and second voltage values V1 and V2
  • the first and second voltage values V1 and V2 may be expressed by the following equations, respectively.
  • V1 (Id? T1) / Cfb1
  • V2 (In ⁇ t2) / Cfb2
  • t1 and t2 are time periods during which the first and second feedback capacitances Cfb1 and Cfb2 maintain the charged state, that is, the time period during which the second and third switches SW2 and SW3 are maintained in the off state .
  • the amplitude of the first voltage value V1 and the second voltage value V2 output from the amplifier FEA may be varied if at least one of t1, t2, Cfb1 and Cfb2 is varied in the above equation, The difference between the final output signal due to ridge contact and the final output signal according to the bone may also be increased. Also, the amplifier (FEA) may be controlled not to be saturated.
  • t1, t2, Cfb1, Cfb2 may be determined at the time of designing the pixel-signal reading unit 300 of the image reading apparatus, but may be determined during the fingerprint sensing operation.
  • V1, V2 the value of the output voltages
  • a separate control unit for controlling the magnitude of the first feedback capacitance Cfb1 and the second feedback capacitance Cfb2 and the respective charging times may be added to the image reading apparatus And the control unit may control the first feedback capacitance Cfb1 and the second feedback capacitance Cfb1 according to the value of the gate-source voltage Vgs or the output current Id of the second transistor T2 of the specific pixel 110, The magnitude of the second feedback capacitance Cfb2 and the control command signal for variably setting the respective charging times.
  • the first feedback capacitance Cfb1 and the second feedback capacitance Cfb2 may be implemented with variable capacitance.
  • the predetermined threshold current is exceeded as a result of sensing the magnitude of the current (Id, Ir) input to the sensitivity improvement circuit 311, it is determined that the amplifier (FEA) , And the magnitude of the feedback capacitances (Cfb1, Cfb2) can be set high by a predetermined magnitude. Further, when it is determined that the current state of the amplifier FEA is saturated, the feedback capacitances Cfb1 and Cfb2 may be set to be higher by a predetermined amount in the sensing operation.
  • the feedback capacitances Cfb1 and Cfb2 of the amplifier FEA are used to perform the charging operation May be increased. That is, it is also possible to increase the gain of the amplifier FEA by increasing the time during which the second and third switches SW3 are kept in the off state. At this time, a method of improving the gain by reducing the magnitude of the feedback capacitances Cfb1 and Cfb2 of the amplifier (FEA) is also possible in another method.
  • the sensing of the magnitude of the current (Id, Ir), the sensing of the operating state of the amplifier (FEA), and the sensing of the deviation of the currents Id may be performed by a separate controller (not shown).
  • the control unit may generate a control signal for controlling at least one of the magnitude of the feedback capacitances Cfb1 and Cfb2 and the charging time of the feedback capacitances Cfb1 and Cfb2 according to the sensing result.
  • the influence of noise can be minimized, and the object to be detected can be accurately recognized.
  • the element sensitivity and the operation time in the sensitivity improvement circuit are controlled to ensure the sensing sensitivity.

Landscapes

  • Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Image Input (AREA)

Abstract

일 실시예에 따르면, 복수개의 행과 열을 이루는 매트릭스 형태로 배치되는 복수개의 화소; 및 상기 복수개의 화소로부터 출력되는 아날로그 신호들을 디지털 신호로 변환하는 아날로그 디지털 변환부를 포함하고, 상기 아날로그 디지털 변환부는, 입력되는 아날로그 신호들의 크기 및 편차 중 적어도 하나에 기초하여 제1 기준 전압 및 제2 기준 전압을 출력하는 기준 전압 출력부; 및 상기 제1 기준 전압과 제2 기준 전압 사이를 동작 범위로 하여, 상기 아날로그 신호들을 n 비트의 디지털 신호로 변환하여 출력하는 ADC를 포함하는, 이미지 판독 장치가 제공된다.

Description

디스플레이 영역에서의 생체 이미지 판독 장치
본 발명은 디스플레이 영역에서의 생체 이미지 판독 장치에 관한 것으로, 보다 상세하게는, 디스플레이 영역에 장착되는 이미지 판독 장치에서 출력되는 신호 간의 편차가 작더라도 충분한 분해능을 나타낼 수 있도록 하며, 노이즈에 따른 영향을 최소화하고, 감도를 개선시킬 수 있는 이미지 판독 장치에 관한 것이다.
이미지 판독 장치는 빛에 반응하는 반도체의 성질을 이용하여 이미지를 캡쳐하거나, 이미지 판독 장치에 포함되는 복수개의 화소가 검출 대상물과의 관계에서 형성하는 전기적인 특성을 이용하여 이미지를 캡쳐한다.
이러한 이미지 판독 장치는 최근 보안 관련 문제가 대두되면서 개인 인증을 위한 지문 센싱에도 이용되고 있다. 이에 따라, 지문 센싱을 필요로 하는 기기, 예를 들면, 스마트폰, 태블릿 PC 등 개인 휴대기기에 이미지 판독 장치가 장착되고 있는 추세이다.
한편, 스마트폰, 태블릿 PC 등의 전자기기에 있어서 대면적 디스플레이에 대한 요구 및 디자인에 대한 요구 등으로, 최근에는 지문 센싱을 위한 이미지 판독 장치를 디스플레이 영역에 배치하고자 하는 노력이 행해지고 있다.
이 경우, 이미지 판독 장치 상부에는 두꺼운 보호층, 예를 들면, 커버 글라스가 배치되기 때문에, 그 위에 존재하는 검출 대상물과 이미지 판독 장치 간의 거리가 멀어지게 되고, 이미지 판독 장치의 각 화소가 검출 대상물과의 관계에서 형성하는 전기적 특성의 크기가 작아지게 된다.
만약, 외란에 따른 노이즈가 존재하는 경우에는, 노이즈의 크기와 이미지 판독 장치의 각 화소가 출력하는 신호 간의 크기가 유사해져, 정확한 이미지 검출이 불가능해지게 된다.
본 발명은 상술한 문제점을 해소하기 위한 것으로, 이미지 판독 장치의 각 화소가 출력하는 신호 간의 편차가 작더라도, 그 분해능 또는 해상도를 향상시킬 수 있는 아날로그 디지털 변환 회로를 포함하는, 디스플레이 영역에서의 생체 이미지 판독 장치를 제공하는 것을 그 목적으로 한다.
본 발명의 다른 목적은 노이즈에 대한 영향이 최소화되고, 감도가 향상된 이미지 판독 장치를 제공하는 것이다.
상술한 목적을 달성하기 위한 본 발명의 일 실시예에 따르면, 복수개의 행과 열을 이루는 매트릭스 형태로 배치되는 복수개의 화소; 및 상기 복수개의 화소로부터 출력되는 아날로그 신호들을 디지털 신호로 변환하는 아날로그 디지털 변환부를 포함하고, 상기 아날로그 디지털 변환부는, 입력되는 아날로그 신호들의 크기 및 편차 중 적어도 하나에 기초하여 제1 기준 전압 및 제2 기준 전압을 출력하는 기준 전압 출력부; 및 상기 제1 기준 전압과 제2 기준 전압 사이를 동작 범위로 하여, 상기 아날로그 신호들을 n 비트의 디지털 신호로 변환하여 출력하는 ADC를 포함하는, 이미지 판독 장치가 제공된다.
상기 기준 전압 출력부는, 제1 전압과 제2 전압 사이에 상호 직렬로 연결되는 복수개의 저항; 및 상기 복수개의 저항이 상호 연결된 복수개의 노드들 중 서로 다른 노드의 전압을 각각 상기 제1 기준 전압 및 제2 기준 전압으로 출력하는 스위치부를 포함하는 R 스트링부로 구현될 수 있다.
상기 기준 전압 출력부는, 제1 저항 및 상기 제1 저항으로 전류를 공급하는 제1 가변 전류원을 포함하며, 상기 제1 저항과 상기 제1 가변 전류원에 기초하여 상기 제1 기준 전압을 출력하는 제1 기준 전압 출력부; 및 제2 저항 및 상기 제2 저항으로 전류를 공급하는 제2 가변 전류원을 포함하며, 상기 제2 저항과 상기 제2 가변 전류원에 기초하여 상기 제2 기준 전압을 출력하는 제2 기준 전압 출력부를 포함할 수 있다.
상기 제1 기준 전압은, 상기 아날로그 신호들의 크기 중 최대값 또는 그 보다 기 설정된 크기만큼 높은 값이고, 상기 제2 기준 전압은, 상기 아날로그 신호들의 크기 중 최소값 또는 그 보다 기 설정된 크기만큼 작은 값일 수 있다.
상기 이미지 판독 장치는, 상기 제1 기준 전압과 제2 기준 전압을 결정하기 위한 제어 신호를 생성하는 제어부를 더 포함할 수 있다.
상기 이미지 판독 장치는, 상기 복수개의 화소들 중 제1 화소로부터 출력되며 검출 대상물에 따른 신호와 노이즈에 따른 신호가 합산된 제1 출력 전류 및 제2 화소로부터 출력되며 노이즈에 따른 신호가 포함된 제2 출력 전류를 각각 증폭 변환하여 제1 전압값 및 제2 전압값으로 출력하는 화소 신호 처리 회로를 더 포함하고, 상기 아날로그 디지털 변환부는, 상기 제1 전압값과 제2 전압값을 차분하여 디지털화시킬 수 있다.
상기 화소 신호 처리 회로는 상기 열의 개수와 동일하게 구비되는 신호 감지 회로를 포함하며, 상기 신호 감지 회로는, 제1 입력단이 상기 제1 화소와 연결되고, 제2 입력단이 상기 제2 화소와 선택적으로 연결되는 증폭기; 상기 증폭기의 제1 입력단과 제1 출력단 사이에 연결되는 제1 피드백 정전용량; 및 상기 증폭기의 제2 입력단과 제2 출력단 사이에 연결되는 제2 피드백 정전용량을 포함할 수 있다.
상기 이미지 판독 장치는, 각각의 신호 감지 회로에 대하여 상기 제1 피드백 정전용량의 크기, 제2 피드백 정전용량의 크기 중 적어도 하나를 가변시키는 제어부를 더 포함할 수 있다.
상기 이미지 판독 장치는, 각각의 신호 감지 회로에 대하여 상기 제1 피드백 정전용량이 상기 제1 출력 전류에 의해 충전되는 시간, 및 제2 피드백 정전용량이 상기 제2 출력 전류에 의해 충전되는 시간 중 적어도 하나를 가변시키는 제어부를 더 포함할 수 있다.
일 실시예에 따르면, 이미지 판독 장치에 있어서, 각각의 화소로부터 출력되는 신호 간의 편차가 작더라도 ADC의 동작 범위가 되는 기준 전압을 조절하여, 상기 작은 편차 사이의 아날로그 신호들에 대한 분해능이 향상되어 높은 해상도의 이미지의 검출이 가능해진다.
일 실시예에 따르면, 이미지 판독 장치에 있어서, 각각의 화소 출력 신호로부터 노이즈에 따른 출력 신호가 차분되기 때문에, 노이즈에 영향이 없는 이미지 검출이 가능해진다.
또한, 일 실시예에 따르면, 이미지 판독 장치에 있어서, 각 화소의 출력 신호를 증폭하기 위한 증폭기의 특성이 가변될 수 있기 때문에, 다양한 환경에서도 높은 해상도의 이미지 검출이 가능해진다.
도 1은 본 발명의 일 실시예에 따른 이미지 판독 장치의 구성을 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따른 이미지 판독 장치에 구비되는 단위 화소의 구성을 나타내는 도면이다.
도 3은 본 발명의 일 실시예에 따른 이미지 판독 장치의 단위 화소에서 게이트-소스 전압과 출력 전류 간의 관계를 나타내는 그래프이다.
도 4은 본 발명의 일 실시예에 따른 아날로그 디지털 변환부의 구성을 나타내는 도면이다.
도 5는 본 발명의 일 실시예에 따른 기준 전압 출력부의 구성을 나타내는 도면이다.
도 6은 본 발명의 다른 실시예에 따른 기준 전압 출력부의 구성을 나타내는 도면이다.
도 7은 본 발명의 일 실시예에 따른 출력신호 처리 회로의 감도 개선 회로의 구성을 나타내는 도면이다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 따라서 여기에서 설명하는 실시예로 한정되는 것은 아니다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다. 또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
또한, 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다.
이하, 첨부된 도면을 참고하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 이미지 판독 장치의 구성을 나타내는 도면이다.
도 1을 참조하면, 실시예에 따른 이미지 판독 장치는 센서 패널(100), 전원 전압 공급부(200) 및 화소 신호 판독부(300)를 포함하여 구성될 수 있다.
센서 패널(100)은 m×n(m, n은 자연수)의 매트릭스 형태로 배치되는 복수개의 화소(110)로 구성된다. 복수개의 화소(110)는 각각 한 개씩의 스캔라인(SL1, SL2, SL3, …, SLm) 및 한 개씩의 리드아웃 라인(RL1, RL2, …, RLn)과 연결된다.
스캔라인(SL1, SL2, SL3, …, SLm) 중 특정 스캔라인(SL1)에 스캔 신호가 공급되면, 해당 스캔라인(SL1)과 연결된 일 이상의 화소(110)가 동작을 시작하게 된다. 화소(110)의 동작에 대해서는 후에 상세히 설명하기로 한다.
화소(110)의 동작에 따라 출력되는 출력 신호는 리드아웃 라인(RL1, RL2, …, RLn)을 통해 신호 판독부(300)로 전달된다.
각각의 리드아웃 라인(RL1, RL2, …, RLn)의 일단은 전원 전압 공급부(200)와 연결되며, 타단은 신호 판독부(300)와 연결된다.
신호 판독부(300)는 화소 신호 처리 회로(310), 멀티플렉서부(320), 아날로그 디지털 변환부(330)를 포함하여 구성될 수 있다.
화소 신호 처리 회로(310)는 아날로그 디지털 변환부(330)에 의해 수행될 노이즈 제거 동작에 기초가 되는 신호를 출력하며, 이에 대해서는 후에 상세히 설명하기로 한다. 한편, 화소 신호 처리 회로(310)는 로우 패스 필터 등을 포함하여 각각의 화소(110)로부터 출력되는 신호에 대한 고주파 노이즈 제거 동작을 수행할 수 있다.
화소 신호 처리 회로(310)를 통해 출력되는 복수개의 신호는 멀티플렉서부(320)로 입력되고, 멀티플렉서부(320)는 해당 복수개의 신호를 순차적으로 아날로그 디지털 변환부(330)에 출력한다.
아날로그 디지털 변환부(330)는 입력되는 신호를 디지털화하여 화소 신호 판독부(300)의 최종 출력 신호로서 출력한다.
도 2는 본 발명의 일 실시예에 따른 단위 화소의 구성을 나타내는 회로도이다.
도 2를 참조하면, 일 실시예에 따른 단위 화소(110)는 검출 대상물(예를 들면, 지문)과의 관계에서 센싱 정전용량(Cs)을 형성하는 센서패드(SP), 데이터 라인(DL)과 센서패드(SP)를 연결 또는 차단시키는 제1 트랜지스터(T1), 센서패드(SP)의 전위에 따른 전류 신호를 출력하는 제2 트랜지스터(T2)를 포함하여 구성될 수 있다.
제1 트랜지스터(T1)의 제1 전극은 스캔 라인(SL)과 연결되고, 제2 전극은 데이터 라인(DL)과 연결되며, 제3 전극은 충전 정전용량(Ca) 및 센서패드(SP)와 연결된다. 상기 제1 전극은 게이트 전극일 수 있으며, 제2 및 제 3 전극은 각각 소스 전극(또는 드레인 전극) 및 드레인 전극(또는 소스 전극)일 수 있다.
제2 트랜지스터(T2)의 제1 전극은 충전 정전용량(Ca) 및 센서패드(SP)와 연결되고, 제2 전극은 도 1에 도시된 전원 전압 공급부(200)의 전원 전압(VDD) 입력단과 연결되며, 제3 전극은 리드아웃 라인(RL)을 통해 화소 신호 판독부(300)와 연결된다. 상기 제1 전극은 게이트 전극일 수 있으며, 제2 및 제3 전극은 각각 드레인 전극(또는 소스 전극) 및 소스 전극(또는 드레인 전극)일 수 있다. 이하에서는, 제2 트랜지스터(T2)가 n형 트랜지스터로 구현되고, 제2 전극 및 제3 전극이 각각 드레인 전극 및 소스 전극인 것으로 예를 들어 설명하도록 한다.
충전 정전용량(Ca)의 일단은 제1 트랜지스터(T1)의 제3 전극, 센서패드(SP) 및 제2 트랜지스터(T2)의 제1 전극과 연결되며, 타단은 그라운드 전위와 연결된다. 또한, 데이터 라인(DL)에는 일정 전위(Vd)가 공급된다.
일 실시예에 따른 센서 패널(100, 도 1 참조)을 구성하는 단위 화소(110)는 디스플레이 패널(미도시됨) 상에 배치되는데, 디스플레이 패널의 화질 열화를 방지하기 위해서는 센서 패널(100)이 투명 또는 반투명 물질로 이루어져야 한다. 따라서, 단위 회소(110)의 센서패드(SP), 트랜지스터(T1, T2), 스캔 라인(SL), 데이터 라인(DL), 리드아웃 라인(RL)은 모두 실질적으로 투명한 물질로 제조되어야 한다. 일례로, 트랜지스터(T1, T2)는 IGZO(Indium Galium Zinc Oxide), ZnO(Zinc Oxide), ITO(Indium Tin Oxide) 등의 산화물을 사용한 트랜지스터로 구현될 수 있으며, 센서패드(SP), 스캔 라인(SL), 데이터 라인(DL), 리드아웃 라인(RL)도 ITO(Indium Tin Oxide) 등의 산화물로 이루어져 실질적으로 투명하게 구현될 수 있다.
이하, 일 실시예에 따른 단위 화소(110)의 동작을 설명하기로 한다.
센서패널(100)에 검출 대상물이 접촉하면, 센서패드(SP)와 검출 대상물 사이에는 센싱 정전용량(Cs)이 형성된다.
이 때, 스캔 라인(SL)에 스캔 신호가 공급되기 시작하면, 제1 트랜지스터(T1)가 온 상태로 전환되며, 데이터 라인(DL)과 제1 노드(N1) 사이에 전류(Ia)가 흐르게 된다. 이 전류는 충전 정전용량(Ca) 및 센싱 정전용량(Cs)을 충전시키게 되고, 시간이 경과함에 따라, 제1 노드(N1)의 전위(V1)는 상승한다.
일정 시간이 경과하여 안정화가 된 후, 스캔 라인(SL)으로의 스캔 신호 공급을 중단하면, 제1 트랜지스터(T1)가 오프 상태로 전환된다. 제1 트랜지스터(T1)가 온 상태로 유지되는 시간을 t0라고 한다면, 제1 노드(N1)의 전위(V1)는 다음과 같이 표현될 수 있다.
V1(t0)=Ia(t0)/(Ca+Cs)
상기 수학식을 참조하면, 제1 노드(N1)의 전위(V1)는 센싱 정전용량(Cs)의 크기에 반비례한다는 것을 알 수 있다.
제1 노드(N1) 전위(V1)는 제2 트랜지스터(T2)의 제1 전극, 즉, 게이트 전극(G)의 전위이므로, 제1 노드(N1) 전위(V1)의 변화는 제2 트랜지스터(T2)의 출력 전류(Id) 크기의 변화를 유발한다.
*제2 트랜지스터(T2)로부터 출력되는 출력 전류(Id)는 신호 판독부(300, 도 1 참조) 내에서 전압 값으로 변환된 후, 디지털화되어 출력된다.
검출 대상물이 지문인 경우, 센서패드(SP)가 지문의 융선(Rigde)과 닿는 경우와 지문의 골(Valley)과 닿는 경우에 각각 형성되는 센싱 정전용량(Cs)은 달라진다. 또한, 이에 따라, 해당 센서패드(SP)가 배치되는 화소(110)에서의 출력 전류(Id) 크기도 달라진다. 따라서, 지문의 융선과 골의 미세한 전기적 차이로부터 높은 감도로 출력 전류(Id) 값의 차이를 얻을 수 있고, 이로부터 센서 패널(100) 상의 지문에 대한 이미지를 획득할 수 있게 된다.
화소(110)로부터의 출력 전류(Id)는 제2 트랜지스터(T2)의 고유 특성, 즉, 전류-전압(I-V) 특성에 따라 달라진다. 이 전류-전압 특성에 따라 특정 구간의 게이트-소스 전압의 변화가 큰 폭의 출력 전류(Id) 크기의 변화를 발생시킨다.
도 3은 일반적인 트랜지스터의 전류-전압 특성을 나타내는 곡선이다.
도 2 및 도 3을 참조하면, 출력 전류(Id)는 제2 트랜지스터(T2)의 게이트-소스 전압(Vgs)에 따라 달라진다. 환언하면, 출력 전류(Id)의 크기는 제1 노드(N1) 전위(V1)에 따라 달라지고, 전술한 바와 같이, 제1 노드(N1)의 전위(V1)는 센싱 정전용량(Cs)의 크기에 따라 달라진다. 따라서, 출력 전류(Id)가 제2 트랜지스터(T2)의 게이트-소스 전압(Vgs)에 대해 가파르게 변화하는 구간(② 또는 ③)에서는 제1 노드(N1) 전위(V1)가 미세하게 변화하더라도 출력 전류(Id)를 통해 그 변화를 높은 감도로 감지할 수 있다.
도 2는 화소를 선택하는데 이용되는 제1트랜지스터(T1)와 화소 신호를 증폭하여 출력하는데 이용되는 제2트랜지스터(T2)만을 도시하고 있지만, 추가적인 스위칭 기능을 수행하는 추가의 트랜지스터들이 더 포함될 수 있다.
최근에는, 지문 검출 장치가 디스플레이 패널 상에 적층되거나, 일체화되고 있는 추세이며, 이에 따라, 지문 검출 장치 상에는 두꺼운 두께의 보호층(미도시됨)이 배치될 수 있다.
*보호층의 두께가 두꺼워지면, 지문과 센서패드(SP) 간에 형성되는 센싱 정전용량(Cs)의 크기는 그 두께에 반비례하여 작아지는데, 이러한 경우, 센서패드(SP)와 지문의 융선 사이에 형성되는 센싱 정전용량(Cs)과, 센서패드(SP)와 지문의 골 사이에 형성되는 센싱 정전용량(Cs) 간의 차이가 작아지게 되며, 화소(110)가 융선과 접하는 경우 출력되는 출력 전류(Id)의 크기와, 골과 접하는 경우 출력되는 출력 전류(Id)의 차이도 작아지게 된다.
또한, 상기 설명한 제2 트랜지스터(T2)의 전류-전압 특성에서, 제2 트랜지스터(T2)의 게이트-소스 전압(Vgs)이 최적 범위(② 또는 ③)에 있어야만, 미세한 변화에 대해 출력 전류(Id) 변화가 커지게 되는데, 보호층의 영향에 따라, 제2 트랜지스터(T2)의 게이트-소스 전압(Vgs)이 최적 범위 외(예를 들면, ⑤ 또는 ⑥)에 존재할 수 있다. 이 경우에는, 제2 트랜지스터(T2)의 게이트-소스 전압(Vgs) 변화에 대한 출력 전류(Id) 변화량이 작아져 지문 센서의 감도를 보장할 수 없게 된다.
한편, 센서 패널에는 복수개의 화소가 구비되는데, 공정 중에 특성의 산포가 발생하는 것을 막을 수 없다. 이러한 특성의 산포 등의 영향에 따라 각 화소의 설계 오차가 발생할 수 있다. 이 경우, 일부의 화소에서는 제2 트랜지스터(T2)의 게이트-소스 전압(Vgs)이 최적 범위를 벗어날 수 있고, 각 화소에서의 출력 전류(Id) 차이가 크지 않은 경우에는 지문 센싱의 감도 저하로 이어지는 문제가 발생한다.
그리고, 출력 전류(Id)의 크기가 외란 등에 따른 노이즈 레벨에 비해 현저히 크지 않다면, 이러한 출력 전류(Id)를 통해 지문의 융선과 골을 구분하기가 더욱 어려워진다.
본 발명의 실시예는 이를 해결하기 위해 신호 판독부(300)의 화소 신호 처리 회로와 아날로그 디지털 변환부의 새로운 구성을 제안한다.
도 4는 본 발명의 일 실시예에 따른 아날로그 디지털 변환부의 구성을 나타내는 도면이다.
도 4를 참조하면, 일 실시예에 따른 아날로그 디지털 변환부(330)는 기준 전압 출력부(331) 및 ADC(Analog Digital Converter, 332)를 포함한다.
기준 전압 출력부(331)는 ADC(332)가 신호 변환을 수행하기 위한 제1 기준 전압(Vref_H) 및 제2 기준 전압(Vref_L)을 출력할 수 있다. ADC(332)는 제1 기준 전압(Vref_H) 및 제2 기준 전압(Vref_L) 사이의 아날로그 신호를 n 비트의 디지털 신호로 출력할 수 있다. 즉, 제1 기준 전압(Vref_H)은 ADC(332)가 출력할 수 있는 최대값에 대응하는 전압이고, 제2 기준 전압(Vref_L)은 ADC(332)가 출력할 수 있는 최소값에 대응하는 전압이 될 수 있다. 환언하면, 제1 기준 전압(Vref_H)과 제2 기준 전압(Vref_L)은 ADC(332)가 입력받을 수 있는 아날로그 신호의 최대값 및 최소값이 되고, ADC(332)의 동작 범위는 제1 기준 전압(Vrer_H)과 제2 기준 전압(Vref_L) 사이가 될 수 있다.
이러한 제1 및 제2 기준 전압(Vref_H, Vref_L)은 아날로그 디지털 변환부(330)에 입력되는 신호들의 편차에 따라 다르게 출력될 수 있다.
구체적으로, 아날로그 디지털 변환부(330)에 입력되는 출력 신호는 복수개의 화소로부터의 출력 전류가 변환된 전압 신호들이며, 예를 들어, ADC(332)가 입력 받을 수 있는 아날로그 신호의 최대값이 5V, 최소값이 0V일 때, 만약, 실제 아날로그 디지털 변환부(330)에 입력되는 전압 신호들 중 최대 전압이 약 3V이고, 최저 전압이 약 2.5V이라면, 이를 디지털화시키더라도, 신호 간의 편차가 작아 정확한 검사 대상물의 이미지 판독이 불가능할 것이다.
일 실시예에 따른 기준 전압 출력부(331)는 상기의 경우, 제1 기준 전압(Vref_H)을 3V 또는 그 보다 일정값 높은 전압으로 설정하고, 제2 기준 전압(Vref_L)을 2.5V 또는 그 보다 일정값 작은 전압으로 설정하여, ADC(332)가 제1 기준 전압(Vref_H)과 제2 기준 전압(Vref_L) 사이의 아날로그 신호를 n 비트의 디지털 신호로 출력할 수 있도록 한다.
즉, 아날로그 디지털 변환부(330)에 입력되는 신호 간의 편차가 작더라도, 그 편차 내에서 디지털화 시의 분해능 또는 해상도를 향상시킴으로써, 최종적으로 디지털화된 신호 간의 편차를 증가시킬 수 있게 되고, 이에 따라, 이미지 판독의 정확도를 향상시킬 수 있다.
도 5는 일 실시예에 따른 기준 전압 출력부(331)의 구성을 나타내는 도면이다.
도 5에 도시된 바와 같이, 일 실시예에 따른 기준 전압 출력부(331)는 R 스트링부(331a) 및 스위치부(331b)로 구현될 수 있다.
R 스트링부(331a)는 제1 전압(V-) 및 제2 전압(V+) 사이에 직렬로 연결된 복수개의 저항(R1 내지 Ri)을 포함한다.
스위치부(331b)는 상기 복수개의 저항(R1 내지 Ri)이 상호 접속되는 노드들(N1 내지 Ni)에 연결되는 복수개의 스위치를 포함한다.
스위치부(331b)는 외부에서 입력되는 제어 신호(CON)에 따라 동작하며, 내부에 존재하는 복수개의 스위치 동작을 통해 제1 전압(V-)과 제2 전압(V+) 사이의 서로 다른 전압을 각각 제1 기준 전압(Vref_H)과 제2 기준 전압(Vref_L)으로 출력한다.
예를 들어, 스위치부(331b)는 외부로부터의 제어 신호(CON)에 따라 제Ni_2 노드의 전압 및 제N1 노드의 전압을 각각 제1 기준 전압(Vref_H) 및 제2 기준 전압(Vref_L)으로 출력할 수 있다.
스위치부(331b)의 동작을 위해 제어 신호(CON)를 공급하는 제어부(미도시됨)는 일 실시예에 따른 이미지 판독 장치에 포함될 수 있는데, 이러한 제어부는 현재 아날로그 디지털 변환부(330, 도 4 참조)에 입력되는 신호들의 크기 및 신호들 간의 편차 중 적어도 하나에 기초하여, 적절한 제1 기준 전압(Vref_H) 및 제2 기준 전압(Vref_L)을 출력할 수 있도록 하는 제어 신호를 스위치부(331b)에 공급한다. 다른 실시예에 따르면, 제어부는 복수개의 화소(110, 도 1 참조)들로부터 출력되는 출력 전류들의 크기 및 이들 간의 편차 중 적어도 하나에 기초하여, 제어 신호를 생성할 수도 있다. 또한, 또 다른 실시예에 따르면, 제어부는 최종적인 이미지 판독 장치로부터 출력되는 복수개의 출력 신호들의 크기 및 이들 간의 편차 중 적어도 하나에 기초하여, 상기 제어 신호를 생성할 수도 있다.
도 6은 본 발명의 다른 실시예에 따른 기준 전압 출력부(331)의 구성을 나타내는 도면이다.
도 6을 참조하면, 다른 실시예에 따른 기준 전압 출력부(331)는 제1 기준 전압 출력부(331c) 및 제2 기준 전압 출력부(331d)로 구성될 수 있다.
제1 기준 전압 출력부(331c)는 제1 가변 전류원(I_H) 및 일단이 제1 가변 전류원(I_H)을 사이에 두고 일정 전압(예를 들면, 전원전압(VDD))과 연결되며 타단이 그라운드 전위와 연결되는 제1 저항(R_H)을 포함할 수 있다.
또한, 제2 기준 전압 출력부(331d)는 제2 가변 전류원(I_L) 및 일단이 제2 가변 전류원(I_L)을 사이에 두고 일정 전압(예를 들면, 전원전압(VDD))과 연결되며 타단이 그라운드 전위와 연결되는 제2 저항(R_L)을 포함할 수 있다.
제1 기준 전압 출력부(331c)는 제1 가변 전류원(I_H)에 의해 공급되는 전류의 크기에 따라 제1 저항(R_H)의 일단 전압이 달라지는데, 이러한 원리를 이용하여, 제1 저항(R_H)의 일단을 통해 제1 기준 전압(Vref_H)을 출력해낼 수 있다. 제2 기준 전압 출력부(331d) 또한 동일한 원리로 제2 저항(R_H)의 일단을 통해 제2 기준 전압(Vref_L)을 출력해낼 수 있다.
제1 기준 전압 출력부(331c) 및 제2 기준 전압 출력부(331d)는 제1 가변 전류원(I_H) 및 제2 가변 전류원(I_L)에 의해 공급되는 전류의 크기를 결정하는 제어 신호(CON)를 수신할 수 있다. 제어 신호(CON)를 출력하는 제어부(미도시됨)는 현재 아날로그 디지털 변환부(330, 도 4 참조)에 입력되는 신호들의 크기 및 신호들 간의 편차 중 적어도 하나, 복수개의 화소(110, 도 1 참조)들로부터 출력되는 출력 전류들의 크기 및 이들 간의 편차 중 적어도 하나, 또는 최종적인 이미지 판독 장치로부터 출력되는 복수개의 출력 신호들의 크기 및 이들 간의 편차 중 적어도 하나에 기초하여, 상기 제어 신호(CON)를 출력할 수 있다.
도 7은 본 발명의 일 실시예에 따른 화소 신호 처리 회로에 포함되는 감도 개선 회로의 구성을 나타내는 회로도이다.
도 7에 도시된 감도 개선 회로(311)는 이미지 판독 장치의 일 리드아웃 라인(RL)과 연결되며, 이러한 감도 개선 회로(311)는 화소 신호 처리 회로(310) 내에서 각각의 리드아웃 라인마다 구비된다. 즉, 일 실시예에 따른 이미지 판독 장치에서의 리드아웃 라인이 n개 구비된다면, 감도 개선 회로(311)도 n개 구비된다.
감도 개선 회로(311)는 제1 입력단(IN1)이 특정 리드아웃 라인(RL)과 연결되고, 제2 입력단(IN2)이 더미 채널(DC)과 연결되며, 상기 제1 입력단(IN1)의 신호를 증폭하여 제1 출력단(OUT1)으로 출력하고, 제2 입력단(IN2)의 신호를 증폭하여 제2 출력단(OUT2)으로 출력한다. 더미 채널(DC)은 센서패널(100)을 구성하는 복수개의 화소(110; 도 1 참조) 중 검출 대상물과 접촉 가능성이 없거나, 가장 적은 일 이상의 기준 화소(111; 도 1 참조)와 연결된 리드아웃 라인과 연결된다.
상기 기준 화소(111)는 센서 패널(100)에 있어서 검출 대상과 접하지 않는 영역, 예를 들면, 센서 패널(100)의 유효 영역(active area)의 외부에 배치되는 일 이상의 화소일 수 있다.
증폭기(FEA)의 제1 입력단(IN1)과 제1 출력단(OUT1) 사이에는 제1 피드백 정전용량(Cfb1)이 연결되고, 제2 입력단(IN2)과 제2 출력단(OUT2) 사이에는 제2 피드백 정전용량(Cfb2)이 연결된다. 제1 피드백 정전용량(Cfb1) 및 제2 피드백 정전용량(Cfb)은 각각 가변 정전용량으로 구현될 수 있다.
한편, 증폭기(FEA)의 제2 입력단과 더미 채널(DC) 사이에는 제1 스위치(SW1)가 연결되며, 제1 피드백 정전용량(Cfb1) 양단 사이에는 제2 스위치(SW2)가 연결되고, 제2 피드백 정전용량(Cfb2) 양단 사이에는 제3 스위치(SW3)가 연결된다. 또한, 증폭기(FEA)의 제2 입력단(IN2)에는 기준 전압(Vref)이 선택적으로 공급될 수 있고, 이를 제어하는 리셋 스위치(SWr)가 더 포함될 수 있다. 그리고, 증폭기(FEA)에는 동작을 위한 전원 전압(VDD)이 인가될 수 있다.
이하, 감도 개선 회로(311)의 동작을 설명하면 다음과 같다.
먼저, 리셋 스위치(SWr)가 온 상태로 제어되어 증폭기(FEA)의 제1 입력단(IN1)과 제2 입력단(IN2)이 기준 전압(Vref)으로 리셋된다. 동시에, 제2 스위치(SW2) 및 제3 스위치(SW3)가 온 상태로 제어되어 증폭기(FEA)의 피드백 정전용량(Cfb1, Cfb2)이 리셋된다.
그 후, 리셋 스위치(SWr), 제2 스위치(SW2) 및 제3 스위치(SW3)가 오프 상태로 제어되고, 제1 스위치(SW1)가 온 상태로 전환되어, 증폭기(FEA)의 제1 입력단(IN1)으로 특정 리드아웃 라인(RL)을 통해 흐르는 특정 단위 화소(110)의 출력 전류(Id)가 입력되며, 증폭기(FEA)의 제2 입력단(IN2)으로 더미 채널(DC)을 통해 흐르는 기준 화소(111)의 출력 전류(Ir)가 입력된다.
증폭기(FEA)는 제1 입력단(IN1)에 입력되는 특정 단위 화소(110)의 출력 전류(Id)를 제1 전압(V1)으로 변환하여 제1 출력단(OUT1)으로 출력한다. 또한, 증폭기(FEA)는 제2 입력단(IN2)으로 입력되는 기준 화소(111)의 출력 전류(Ir)를 제2 전압(V2)으로 변환하여 제2 출력단(OUT2)으로 출력한다.
특정 단위 화소(110)로부터 출력되는 전류(Id)는 외란 등에 따른 노이즈가 존재하지 않는 경우의 순수 단위 화소(110) 출력 전류(Ids)와 노이즈에 따른 출력 전류(In)가 더해진 값이라고 할 수 있다. 증폭기(FEA)는 이러한 출력 전류(Id)를 증폭하여 제1 전압값(V1)으로 변환하여 출력하기 때문에, 제1 전압값(V1)은 순수하게 검출 대상물의 접촉에 따른 단위 화소(111)로부터의 출력 전류(Ids)를 증폭 변환된 전압값(Vds)과 노이즈에 따른 출력 전류(In)가 증폭 변환된 전압값(Vn)을 더한 값이 된다(V1=Vds+Vn).
또한, 기준 화소(111)는 검출 대상물과 접하지 않기 때문에, 기준 화소(111)로부터의 출력 전류(Ir)는 외란 등의 노이즈에 따른 전류(In)라고 할 수 있다. 증폭기(FEA)는 노이즈에 따른 전류(In)를 증폭하여 제2 전압값(V2)으로 변환하여 출력하기 때문에, 제2 전압값(V2)은 순수하게 노이즈에 따른 전류(In)가 증폭 변환된 전압값(Vn)이 된다(V2=Vn).
증폭기(FEA)의 제1 및 제2 출력단(OUT1, OUT2)은 각각 한 개씩의 멀티플렉서(321, 322)와 연결된다. 즉, 일 실시예에 따른 이미지 판독 장치에서의 리드아웃 라인이 n개 존재한다면, 멀티플렉서부(320)에 구비되는 멀티플렉서(321, 322)의 수는 2n개가 된다.
멀티플렉서(321, 322)로 입력된 증폭기(FEA)의 제1 및 제2 출력단(OUT1, OUT2) 신호, 즉, 제1 전압값(V1) 및 제2 전압값(V2)은 순차적으로 아날로그 디지털 변환부(330, 도 1 참조)로 입력된다.
아날로그 디지털 변환부(330)는 순차적으로 입력되는 제1 전압값(V1)과 제2 전압값(V2)을 차분하고 디지털값으로 변환하여 출력하는데, 제1 전압값(V1)이 순수하게 검출 대상물의 접촉에 따른 단위 화소(111)로부터의 출력 전류(Ids)를 증폭 변환된 전압값(Vds)과 노이즈에 따른 출력 전류(In)가 증폭 변환된 전압값(Vn)을 더한 값이고, 제2 전앖값(V2)이 순수하게 노이즈에 따른 전류(In)가 증폭 변환된 전압값(Vn)이기 때문에, 제1 전압값(V1)과 제2 전압값(V2)을 차분하면, 노이즈에 따른 신호가 제거된 값이 출력될 수 있다(V1-V2=Vds+Vn-Vn=Vds).
즉, 본 실시예에 따르면, 이미지 판독 장치에 있어서, 외란 등에 따른 노이즈에 의한 신호값이 제거된 순수 검출 대상물의 영향에 따른 신호가 획득될 수 있으며, 이에 따라, 이미지 검출의 감도가 향상될 수 있다.
한편, 다시 도 2 및 도 3을 참조하면, 전술한 바와 같이, 특정 화소(110)로부터 출력되는 전류(Id)는 제2 트랜지스터(T2)의 게이트-소스 전압(Vgs)에 따라 달라지게 된다.
제2 트랜지스터(T2)의 게이트 전압은 센싱 정전용량(Cs)에 의해 좌우되고, 센서패드(SP)가 검출 대상물의 어느 영역과 접했는지에 따라 센싱 정전용량(Cs)이 달라짐은 전술한 바와 같다.
만약, 보호층의 영향 또는 공정중의 특성 산포 발생의 문제 등으로 게이트-소스 전압(Vgs)의 크기가 도 3의 ⑥번 영역에 존재하게 된다면, 지문의 융선과 골을 민감하게 구분할 수 없게 된다. 또한, 노이즈가 제거된다 하더라도, 지문의 융선에 따른 출력 전류(Id)의 값과 지문의 골에 따른 출력 전류(Id)의 값 차이가 크지 않아, 고감도를 보장할 수 없게 된다.
이를 해결하기 위한 본 발명의 일 실시예에 따르면, 도 7을 참조하여 설명한 감도 개선 회로(311)에 포함되는 증폭기(FEA)의 피드백 정전용량(Cfb)의 크기 및 피드백 정전용량(Cfb1, Cfb2)에 전하가 충전되는 시간 중 적어도 하나가 가변될 수 있다.
도 7을 참조하여 구체적으로 설명하면, 증폭기(FEA)는 제1 및 제2 입력단(IN1, IN2)으로 입력되는 전류(Id, In)를 증폭 변환하여 제1 및 제2 전압값(V1, V2)으로 출력하는데, 제1 및 제2 전압값(V1, V2)은 각각 다음의 수학식으로 표현될 수 있다.
V1=(Id · t1)/Cfb1
V2=(In · t2)/Cfb2
t1 및 t2는 각각 제1 피드백 정전용량(Cfb1)과 제2 피드백 정전용량(Cfb2)이 충전 상태를 유지하는 시간, 즉, 제2 및 제3 스위치(SW2, SW3)가 오프 상태로 유지되는 시간을 나타낸다.
상기 수학식에서, t1, t2, Cfb1, Cfb2 중 적어도 하나를 가변시킨다면, 증폭기(FEA)로부터 출력되는 제1 전압값(V1)과 제2 전압값(V2)의 크기 또한 가변시킬 수 있을 것이고, 지문의 융선 접촉에 따른 최종 출력 신호와 골에 따른 최종 출력 신호 간의 차이 또한 증가시킬 수 있을 것이다. 또한, 증폭기(FEA)가 포화 상태가 되지 않도록 제어할 수도 있을 것이다.
일 실시예에 따르면, t1, t2, Cfb1, Cfb2는 이미지 판독 장치의 화소 신호 판독부(300) 설계 시에 결정될 수 있으나, 지문 센싱 동작 중에 결정될 수도 있다.
일 실시예에 따르면, 도 7에 도시된 감도 개선 회로(311) 설계 시 증폭기(FEA)에 입력되는 전류(IN1, IN2)와 증폭 변환된 출력 전압(V1, V2) 간의 관계, 및 t1, t2, Cfb1, Cfb2에 따라 달라지는 출력 전압(V1, V2) 등을 획득한 후, 검사 대상물이 지문인 경우, 지문 미 접촉 시, 지문의 융선이 닿았을 시, 지문의 골이 닿았을 시에 따른 출력 전류를 반영함으로써, 지문의 융선과 골을 명확히 구분할 수 있을 정도의 출력 전압(V1, V2) 획득이 가능한 t1, t2, Cfb1, Cfb2의 값을 결정할 수 있다.
또한, 다른 실시예에 따르면, 제1 피드백 정전용량(Cfb1)과 제2 피드백 정전용량(Cfb2)의 크기 및 각각의 충전 시간을 조절하기 위한 별도의 제어부(미도시됨)가 이미지 판독 장치에 더 구비될 수 있으며, 이러한 제어부는 특정 화소(110)에 구비된 제2 트랜지스터(T2)의 게이트-소스 전압(Vgs) 또는 출력 전류(Id)의 값에 따라, 제1 피드백 정전용량(Cfb1)과 제2 피드백 정전용량(Cfb2)의 크기 및 각각의 충전 시간을 가변 설정하기 위한 제어 명령 신호를 생성할 수 있을 것이다. 이 경우, 제1 피드백 정전용량(Cfb1)과 제2 피드백 정전용량(Cfb2)은 가변 정전용량으로 구현될 수 있다.
예를 들면, 감도 개선 회로(311)에 입력되는 전류(Id, Ir)의 크기를 센싱한 결과, 기 설정된 임계 전류를 넘는 것으로 판단되면, 증폭기(FEA)가 포화상태로 될 가능성이 있는 것으로 판단하고, 피드백 정전용량(Cfb1, Cfb2)의 크기를 기 설정된 크기만큼 높게 설정할 수 있다. 또한, 현재 증폭기(FEA)의 동작 상태가 포화 상태인 것으로 판단되는 경우, 이후, 센싱 동작 시 피드백 정전용량(Cfb1, Cfb2)의 크기를 기 설정된 크기만큼 높게 설정할 수도 있다.
다른 예로, 감도 개선 회로(311)에 입력되는 전류(Id)들의 편차가 기 설정된 값보다 작은 경우, 그 차이를 증폭시키기 위해, 증폭기(FEA)의 피드백 정전용량(Cfb1, Cfb2)이 충전 동작을 하는 시간을 증가시킬 수도 있다. 즉, 제2 및 제3 스위치(SW3)가 오프 상태로 유지되는 시간을 증가시켜 증폭기(FEA)의 이득을 향상시키는 실시예 또한 가능하다. 이 때, 다른 방법으로, 증폭기(FEA)의 피드백 정전용량(Cfb1, Cfb2) 크기를 감소시켜 이득을 향상시키는 방법도 가능하다.
상기 전류(Id, Ir) 크기의 센싱, 증폭기(FEA)의 동작 상태 센싱 및 전류(Id)들의 편차 센싱은 별도의 제어부(미도시됨)에 의해 수행될 수 있다. 이러한 제어부는 상기 센싱 결과에 따라 피드백 정전용량(Cfb1, Cfb2)의 크기 및 피드백 정전용량(Cfb1, Cfb2)의 충전 시간 중 적어도 하나를 제어하기 위한 제어 신호를 생성할 수 있다.
본 실시예에 따르면, 이미지 판독 장치 상에 두꺼운 보호층이 배치되더라도, 노이즈의 영향이 최소화될 수 있으며, 검출 대상물이 정확하게 인식될 수 있게 된다.
또한, 본 실시예에 따르면, 이미지 판독 장치에 있어서, 화소의 출력 신호를 결정하는 트랜지스터가 최적 범위에서 동작하지 않더라도 감도 개선 회로 내의 소자 크기 및 동작 시간을 제어함으로써, 센싱 감도를 보장할 수 있다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (9)

  1. 복수개의 행과 열을 이루는 매트릭스 형태로 배치되는 복수개의 화소; 및
    상기 복수개의 화소로부터 출력되는 아날로그 신호들을 디지털 신호로 변환하는 아날로그 디지털 변환부를 포함하고,
    상기 아날로그 디지털 변환부는,
    입력되는 아날로그 신호들의 크기 및 편차 중 적어도 하나에 기초하여 제1 기준 전압 및 제2 기준 전압을 출력하는 기준 전압 출력부; 및
    상기 제1 기준 전압과 제2 기준 전압 사이를 동작 범위로 하여, 상기 아날로그 신호들을 n 비트의 디지털 신호로 변환하여 출력하는 ADC를 포함하는, 이미지 판독 장치.
  2. 제1항에 있어서,
    상기 기준 전압 출력부는,
    제1 전압과 제2 전압 사이에 상호 직렬로 연결되는 복수개의 저항; 및
    상기 복수개의 저항이 상호 연결된 복수개의 노드들 중 서로 다른 노드의 전압을 각각 상기 제1 기준 전압 및 제2 기준 전압으로 출력하는 스위치부를 포함하는 R 스트링부로 구현되는, 이미지 판독 장치.
  3. 제1항에 있어서,
    상기 기준 전압 출력부는,
    제1 저항 및 상기 제1 저항으로 전류를 공급하는 제1 가변 전류원을 포함하며, 상기 제1 저항과 상기 제1 가변 전류원에 기초하여 상기 제1 기준 전압을 출력하는 제1 기준 전압 출력부; 및
    제2 저항 및 상기 제2 저항으로 전류를 공급하는 제2 가변 전류원을 포함하며, 상기 제2 저항과 상기 제2 가변 전류원에 기초하여 상기 제2 기준 전압을 출력하는 제2 기준 전압 출력부를 포함하는, 이미지 판독 장치.
  4. 제1항에 있어서,
    상기 제1 기준 전압은, 상기 아날로그 신호들의 크기 중 최대값 또는 그 보다 기 설정된 크기만큼 높은 값이고,
    상기 제2 기준 전압은, 상기 아날로그 신호들의 크기 중 최소값 또는 그 보다 기 설정된 크기만큼 작은 값인, 이미지 판독 장치.
  5. 제1항에 있어서,
    상기 제1 기준 전압과 제2 기준 전압을 결정하기 위한 제어 신호를 생성하는 제어부를 더 포함하는, 이미지 판독 장치.
  6. 제1항에 있어서,
    상기 복수개의 화소들 중 제1 화소로부터 출력되며 검출 대상물에 따른 신호와 노이즈에 따른 신호가 합산된 제1 출력 전류 및 제2 화소로부터 출력되며 노이즈에 따른 신호가 포함된 제2 출력 전류를 각각 증폭 변환하여 제1 전압값 및 제2 전압값으로 출력하는 화소 신호 처리 회로를 더 포함하고,
    상기 아날로그 디지털 변환부는, 상기 제1 전압값과 제2 전압값을 차분하여 디지털화시키는, 이미지 판독 장치.
  7. 제6항에 있어서,
    상기 화소 신호 처리 회로는 상기 열의 개수와 동일하게 구비되는 신호 감지 회로를 포함하며,
    상기 신호 감지 회로는,
    제1 입력단이 상기 제1 화소와 연결되고, 제2 입력단이 상기 제2 화소와 선택적으로 연결되는 증폭기;
    상기 증폭기의 제1 입력단과 제1 출력단 사이에 연결되는 제1 피드백 정전용량; 및
    상기 증폭기의 제2 입력단과 제2 출력단 사이에 연결되는 제2 피드백 정전용량을 포함하는, 이미지 판독 장치.
  8. 제7항에 있어서,
    각각의 신호 감지 회로에 대하여 상기 제1 피드백 정전용량의 크기, 제2 피드백 정전용량의 크기 중 적어도 하나를 가변시키는 제어부를 더 포함하는, 이미지 판독 장치.
  9. 제7항에 있어서,
    각각의 신호 감지 회로에 대하여 상기 제1 피드백 정전용량이 상기 제1 출력 전류에 의해 충전되는 시간, 및 제2 피드백 정전용량이 상기 제2 출력 전류에 의해 충전되는 시간 중 적어도 하나를 가변시키는 제어부를 더 포함하는, 이미지 판독 장치.
PCT/KR2018/013312 2017-11-06 2018-11-05 디스플레이 영역에서의 생체 이미지 판독 장치 WO2019088784A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170146826A KR101922516B1 (ko) 2017-11-06 2017-11-06 디스플레이 영역에서의 생체 이미지 판독 장치
KR10-2017-0146826 2017-11-06

Publications (1)

Publication Number Publication Date
WO2019088784A1 true WO2019088784A1 (ko) 2019-05-09

Family

ID=62690997

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/013312 WO2019088784A1 (ko) 2017-11-06 2018-11-05 디스플레이 영역에서의 생체 이미지 판독 장치

Country Status (3)

Country Link
KR (1) KR101922516B1 (ko)
CN (2) CN207571758U (ko)
WO (1) WO2019088784A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050089186A (ko) * 2004-03-04 2005-09-08 엘지전자 주식회사 휴대용 컴퓨터에서의 디지털 변환 스위치 장치
KR100991130B1 (ko) * 2010-03-19 2010-11-02 주식회사 에임즈 터치 패널 구동 장치
JP2012168919A (ja) * 2010-12-28 2012-09-06 Sharp Corp タッチパネルシステムおよび電子機器
KR20120115766A (ko) * 2011-04-11 2012-10-19 주식회사 동부하이텍 터치 감지 장치
KR20170108264A (ko) * 2016-03-17 2017-09-27 삼성전자주식회사 지문 감지 센서 및 이를 포함하는 전자 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286707A (ja) * 1999-03-30 2000-10-13 Toshiba Corp デジタル−アナログ変換器およびこれを用いた液晶ディスプレイ装置
JP2003078365A (ja) * 2001-09-05 2003-03-14 Sony Corp オペアンプ回路、静電容量検出装置および指紋照合装置
KR100520383B1 (ko) * 2003-03-18 2005-10-11 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 기준전압 발생회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050089186A (ko) * 2004-03-04 2005-09-08 엘지전자 주식회사 휴대용 컴퓨터에서의 디지털 변환 스위치 장치
KR100991130B1 (ko) * 2010-03-19 2010-11-02 주식회사 에임즈 터치 패널 구동 장치
JP2012168919A (ja) * 2010-12-28 2012-09-06 Sharp Corp タッチパネルシステムおよび電子機器
KR20120115766A (ko) * 2011-04-11 2012-10-19 주식회사 동부하이텍 터치 감지 장치
KR20170108264A (ko) * 2016-03-17 2017-09-27 삼성전자주식회사 지문 감지 센서 및 이를 포함하는 전자 장치

Also Published As

Publication number Publication date
KR101922516B1 (ko) 2018-11-27
CN207571758U (zh) 2018-07-03
CN109753861A (zh) 2019-05-14

Similar Documents

Publication Publication Date Title
WO2013176302A1 (ko) 정전용량 지문센서
WO2015008902A1 (en) Fingerprint recognition sensor capable of sensing fingerprint using optical and capacitive method
WO2016076562A1 (en) Charge transfer circuit for capacitive sensing and apparatus for detecting fingerprint having thereof
WO2016163775A1 (ko) 정전용량 지문센서
WO2014208897A1 (ko) 터치 검출 장치 및 방법
WO2011031032A2 (ko) 터치스크린의 리드아웃 회로부
WO2014208898A1 (ko) 터치 검출 장치
TW201032107A (en) Active pixel sensor and method for making same
US20100164594A1 (en) System and Method for Charge Integration
WO2020082466A1 (zh) 伽马电压校正电路、方法及显示装置
CN108922940A (zh) 光学检测像素单元、电路、光学检测方法和显示装置
WO2015156553A1 (ko) 지문 검출 장치 및 이의 구동 신호 감쇄 보상 방법
WO2014192989A1 (ko) 고감도 cmos 영상 센서 장치
WO2019088784A1 (ko) 디스플레이 영역에서의 생체 이미지 판독 장치
WO2018151414A1 (ko) 정전용량식 지문인식유닛, 지문센서의 정전용량 측정회로 및 이를 갖는 지문인식장치
US11114498B2 (en) Image sensor and imaging apparatus
WO2013183926A1 (ko) 기생 정전용량 제어 기능을 갖는 터치 검출 장치 및 방법
WO2023171855A1 (ko) On 저항이 일정한 스위칭 회로 및 이를 포함하는 매트릭스 스위치
WO2019088783A1 (ko) 디스플레이 영역에서의 생체 이미지 판독 장치
JP2013015329A (ja) センサモジュール及び表示装置
WO2022164078A1 (ko) 기판 효과를 제거한 OLEDoS 화소 보상 회로 및 그 제어 방법
WO2012008633A1 (ko) 정전용량 터치센서
WO2016200068A1 (ko) 지문 검출 장치 및 지문 검출 방법
WO2010143848A2 (ko) 비스위칭 방식을 이용하는 램프 신호 발생기 및 이를 포함하는 이미지 센서
WO2020130543A1 (ko) 터치 감지를 제어하는 전자 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18872808

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18872808

Country of ref document: EP

Kind code of ref document: A1