WO2019058491A1 - Display device and method of driving same - Google Patents

Display device and method of driving same Download PDF

Info

Publication number
WO2019058491A1
WO2019058491A1 PCT/JP2017/034196 JP2017034196W WO2019058491A1 WO 2019058491 A1 WO2019058491 A1 WO 2019058491A1 JP 2017034196 W JP2017034196 W JP 2017034196W WO 2019058491 A1 WO2019058491 A1 WO 2019058491A1
Authority
WO
WIPO (PCT)
Prior art keywords
display
touch panel
display device
driving
voltage
Prior art date
Application number
PCT/JP2017/034196
Other languages
French (fr)
Japanese (ja)
Inventor
将紀 小原
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to PCT/JP2017/034196 priority Critical patent/WO2019058491A1/en
Publication of WO2019058491A1 publication Critical patent/WO2019058491A1/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means

Definitions

  • the correction unit 16 obtains corrected gradation data X ′ based on the gradation data X by the following method. First, the correction unit 16 obtains a voltage Vx corresponding to the gradation data X. Next, the correction unit 16 obtains the luminance Yx corresponding to the voltage Vx using the stored voltage-luminance characteristics of the organic EL element L1. Next, the correction unit 16 obtains the corrected luminance (Ki ⁇ Yx) by multiplying the luminance Yx by the coefficient Ki shown in the following expression (2).

Abstract

This display device is provided with: a display panel including a plurality of pixel circuits, each having an electro-optic device; a touch panel provided on the surface of the display panel; a display panel drive circuit; and a touch panel drive circuit. The display panel drive circuit writes a data voltage to the display panel during certain periods, and the touch panel drive circuit reads a signal from the touch panel during other periods. During display-off periods included in frame periods, the touch panel drive circuit reads a signal from the touch panel, and the display panel drive circuit writes, to all pixel circuits, a display-off voltage for stopping the electro-optic devices from emitting light. A compensation unit performs compensation processing on an input video signal so as to compensate for the differences in luminance between the electro-optic devices due to the differences between the lengths of the periods of light emission of the electro-optic devices.

Description

表示装置およびその駆動方法Display device and driving method thereof
 本発明は、表示装置に関し、特に、電気光学素子を含む画素回路とタッチパネルとを備えた表示装置に関する。 The present invention relates to a display device, and more particularly to a display device provided with a pixel circuit including an electro-optical element and a touch panel.
 近年、有機エレクトロルミネッセンス(Electro Luminescence:以下、ELという)素子を含む画素回路を備えた有機EL表示装置が実用化されている。また、有機ELパネルの表面にタッチパネルを設ける技術も実用化されている。以下、タッチパネル付き有機ELパネルとタッチパネル付き有機EL表示装置について検討する。 In recent years, an organic EL display device provided with a pixel circuit including an organic electroluminescence (hereinafter, referred to as EL) element has been put to practical use. Moreover, the technique which provides a touch panel on the surface of an organic electroluminescent panel is also utilized. Hereinafter, an organic EL panel with a touch panel and an organic EL display device with a touch panel will be examined.
 図12は、タッチパネル付き有機ELパネルの断面図である。図12に示す有機ELパネル70では、トップエミッション方式が採用されている。有機ELパネル70の表示基板は、ガラス基板71上に、ゲート電極72、ゲート絶縁膜73、チャネル半導体層74、ドレイン/ソース電極75、データ線76、アノード電源配線77、層間絶縁膜78、反射電極79、有機層81、層間絶縁膜82、および、上部電極83を形成することにより得られる。層間絶縁膜78には、コンタクトホール84が形成される。上部電極83は、すべての画素回路内の反射電極79に対向するように面状に形成される。上部電極83を覆うようにカバーガラス85、偏光板86、および、タッチパネル87が設けられ、表示基板とカバーガラス85の間には窒素が充填される。画素回路内の駆動電流は、ドレイン/ソース電極75からコンタクトホール84、反射電極79、有機層81、および、上部電極83に流れる。有機層81は、駆動電流に応じた輝度で発光する。 FIG. 12 is a cross-sectional view of an organic EL panel with a touch panel. In the organic EL panel 70 shown in FIG. 12, the top emission system is adopted. The display substrate of the organic EL panel 70 is formed of a gate electrode 72, a gate insulating film 73, a channel semiconductor layer 74, a drain / source electrode 75, a data line 76, an anode power wire 77, an interlayer insulating film 78, and a reflection on a glass substrate 71. It is obtained by forming the electrode 79, the organic layer 81, the interlayer insulating film 82, and the upper electrode 83. Contact holes 84 are formed in the interlayer insulating film 78. The upper electrode 83 is formed in a plane so as to face the reflective electrode 79 in all the pixel circuits. A cover glass 85, a polarizing plate 86, and a touch panel 87 are provided to cover the upper electrode 83, and nitrogen is filled between the display substrate and the cover glass 85. The drive current in the pixel circuit flows from the drain / source electrode 75 to the contact hole 84, the reflective electrode 79, the organic layer 81, and the upper electrode 83. The organic layer 81 emits light at a luminance corresponding to the drive current.
 先行技術として特許文献1には、すべての画素内のフォトセンサ部がバックライトの消灯期間内に電荷を蓄積する液晶表示装置が記載されている。 As a prior art, Patent Document 1 describes a liquid crystal display device in which photosensors in all pixels accumulate charge within a backlight off period.
日本国特開2011-210254号公報Japan JP 2011-210254 A
 従来のタッチパネル付き有機EL表示装置は、表示とセンシングを互いに独立して独自のタイミングングで行う。このため、従来のタッチパネル付き有機EL表示装置には、表示に起因するノイズによってセンス感度が低下し、センシングに起因するノイズによって表示品位が低下するという問題がある。 The conventional touch panel organic EL display device performs display and sensing independently of each other by unique timing. For this reason, in the conventional organic EL display device with a touch panel, there is a problem that the sense sensitivity is reduced by the noise caused by the display, and the display quality is deteriorated by the noise caused by the sensing.
 例えば、図12に示す有機ELパネル70で表示を行うと、すべての画素回路における駆動電流が上部電極83に流れ、上部電極83の電位は局所的に変動する。これに伴い、センシング時にフォロワノイズが発生し、センシングのS/N比が低下する。このため、表示中にセンシングを行うと、表示基板からの駆動ノイズ91によってセンス感度が低下する。 For example, when display is performed with the organic EL panel 70 shown in FIG. 12, drive current in all pixel circuits flows to the upper electrode 83, and the potential of the upper electrode 83 locally fluctuates. Along with this, follower noise occurs at the time of sensing, and the S / N ratio of sensing decreases. For this reason, if sensing is performed during display, the sense sensitivity is reduced by the drive noise 91 from the display substrate.
 タッチパネル87には、ドライブ線とセンス線(いずれも図示せず)が形成される。センシング時には、ドライブ線に所定の電圧が印加され、ドライブ線とセンス線の間に形成された容量(図示せず)の変化が検出される。ドライブ線の電圧はパルス状に変化するので、ドライブ線の電圧は急峻に変化する。これに伴い、表示基板内の画素回路のデータ電圧が変化し、データ電圧にノイズが発生する。このため、センシング中に表示を行うと、タッチパネル87の駆動ノイズ92によって表示品位が低下する。 The touch panel 87 is formed with drive lines and sense lines (both not shown). During sensing, a predetermined voltage is applied to the drive line, and a change in capacitance (not shown) formed between the drive line and the sense line is detected. Since the voltage of the drive line changes in a pulsed manner, the voltage of the drive line changes rapidly. Along with this, the data voltage of the pixel circuit in the display substrate changes, and noise occurs in the data voltage. Therefore, when display is performed during sensing, the display quality is degraded by the drive noise 92 of the touch panel 87.
 それ故に、センス感度と表示品位の低下を防止したタッチパネル付き表示装置を提供することが課題として挙げられる。 Therefore, it is an object to provide a display device with a touch panel in which the sense sensitivity and the display quality are prevented from being lowered.
 上記の課題は、例えば、それぞれが電気光学素子を有する複数の画素回路を含む表示パネルと、表示パネルの表面に設けられたタッチパネルと、表示パネルを駆動する表示パネル駆動回路と、タッチパネルを駆動するタッチパネル駆動回路とを備え、表示パネル駆動回路とタッチパネル駆動回路は、表示パネルへのデータ電圧の書き込みとタッチパネルからの信号の読み出しとを互い異なる期間で行う表示装置によって解決することができる。 The above-mentioned problem is, for example, driving a display panel including a plurality of pixel circuits each having an electro-optical element, a touch panel provided on the surface of the display panel, a display panel drive circuit for driving the display panel, and a touch panel The display panel drive circuit and the touch panel drive circuit can be solved by a display device which performs writing of a data voltage to the display panel and reading of a signal from the touch panel in different periods.
 上記の課題は、例えば、それぞれが電気光学素子を有する複数の画素回路を含む表示パネルと、表示パネルの表面に設けられたタッチパネルとを有する表示装置の駆動方法であって、表示パネルを駆動するステップと、タッチパネルを駆動するステップとを備え、表示パネルを駆動するステップとタッチパネルを駆動するステップは、表示パネルへのデータ電圧の書き込みとタッチパネルからの信号の読み出しとを互い異なる期間で行う表示装置の駆動方法によっても解決することができる。 The above problem is, for example, a method of driving a display device including a display panel including a plurality of pixel circuits each having an electro-optical element and a touch panel provided on the surface of the display panel. A display device comprising a step of driving a touch panel, and a step of driving a display panel and a step of driving a touch panel performing writing of data voltage to the display panel and reading of a signal from the touch panel in different periods. It can also be solved by the driving method of.
 上記の表示装置およびその駆動方法によれば、表示オフ期間にセンシングを行うことにより、表示に起因するノイズの影響を受けずにセンシングのS/N比を高くすることができる。また、非センシング期間に表示を行うことにより、センシングに起因するノイズの影響を受けずに表示品位を高くすることができる。したがって、表示に起因するノイズによるセンス感度の低下と、センシングに起因するノイズによる表示品位の低下を防止することができる。 According to the display device and the driving method thereof, by performing sensing in the display off period, it is possible to increase the S / N ratio of sensing without being affected by noise caused by display. Further, by performing display in the non-sensing period, display quality can be enhanced without being affected by noise caused by sensing. Therefore, it is possible to prevent a decrease in sense sensitivity due to noise caused by display and a decrease in display quality due to noise caused by sensing.
実施形態に係る有機EL表示装置の構成を示すブロック図である。It is a block diagram showing composition of an organic electroluminescence display concerning an embodiment. 図1に示す有機EL表示装置の画素回路の回路図である。It is a circuit diagram of the pixel circuit of the organic electroluminescence display shown in FIG. 図1に示す有機EL表示装置のタッチパネルの構成を示す図である。It is a figure which shows the structure of the touch panel of the organic electroluminescence display shown in FIG. 図3に示すタッチパネルに形成される容量を示す図である。It is a figure which shows the capacity | capacitance formed in the touch panel shown in FIG. 図1に示す有機EL表示装置のタッチ検出回路の回路図である。It is a circuit diagram of the touch detection circuit of the organic electroluminescence display shown in FIG. 図1に示す有機EL表示装置の動作タイミングを示す図である。It is a figure which shows the operation timing of the organic electroluminescence display shown in FIG. 図1に示す有機EL表示装置のタイミングチャートである。It is a timing chart of the organic electroluminescence display shown in FIG. 図1に示す有機EL表示装置の走査線駆動回路の構成を示すブロック図である。It is a block diagram which shows the structure of the scanning line drive circuit of the organic electroluminescence display shown in FIG. 図8に示す走査線駆動回路の単位回路の回路図である。FIG. 9 is a circuit diagram of a unit circuit of the scanning line drive circuit shown in FIG. 8. 図8に示す走査線駆動回路のタイミングチャートである。9 is a timing chart of the scanning line drive circuit shown in FIG. 図2に示す画素回路内の有機EL素子の電圧-輝度特性を示す図である。FIG. 3 is a diagram showing voltage-luminance characteristics of the organic EL element in the pixel circuit shown in FIG. 2; タッチパネル付き有機ELパネルの断面図である。It is sectional drawing of the organic electroluminescent panel with a touch panel.
 図1は、実施形態に係る有機EL表示装置の構成を示すブロック図である。図1に示す有機EL表示装置10は、有機ELパネル11、表示制御回路12、走査線駆動回路13、データ線駆動回路14、電源回路15、補正部16、タッチパネル20、および、タッチパネル駆動回路30を備えたタッチパネル付き有機EL表示装置である。タッチパネル20(破線で示す)は、有機ELパネル11の表面に設けられる。以下、m、n、M、および、Nは2以上の整数、iは1以上n以下の整数、jは1以上m以下の整数、pは1以上N以下の整数、qは1以上M以下の整数であるとする。 FIG. 1 is a block diagram showing the configuration of the organic EL display device according to the embodiment. An organic EL display device 10 shown in FIG. 1 includes an organic EL panel 11, a display control circuit 12, a scanning line drive circuit 13, a data line drive circuit 14, a power supply circuit 15, a correction unit 16, a touch panel 20, and a touch panel drive circuit 30. An organic EL display device with a touch panel including the The touch panel 20 (shown by a broken line) is provided on the surface of the organic EL panel 11. In the following, m, n, M and N are integers of 2 or more, i is an integer of 1 or more and n or less, j is an integer of 1 or more and m or less, p is an integer of 1 or more and N or less, q is 1 or more and M or less It is assumed that it is an integer of
 有機ELパネル11は、n本の走査線G1~Gn、m本のデータ線D1~Dm、および、(m×n)個の画素回路17を含んでいる。走査線G1~Gnは、互いに平行に配置される。データ線D1~Dmは、走査線G1~Gnと直交するように互いに平行に配置される。走査線G1~Gnとデータ線D1~Dmは、(m×n)箇所で交差する。(m×n)個の画素回路17は、走査線G1~Gnとデータ線D1~Dmの交点に対応して配置される。 The organic EL panel 11 includes n scanning lines G1 to Gn, m data lines D1 to Dm, and (m × n) pixel circuits 17. The scan lines G1 to Gn are arranged in parallel to one another. The data lines D1 to Dm are arranged parallel to one another so as to be orthogonal to the scanning lines G1 to Gn. The scanning lines G1 to Gn and the data lines D1 to Dm intersect at (m × n) locations. The (m × n) pixel circuits 17 are arranged corresponding to the intersections of the scanning lines G1 to Gn and the data lines D1 to Dm.
 表示制御回路12は、走査線駆動回路13、データ線駆動回路14、電源回路15、および、タッチパネル駆動回路30に対して、それぞれ、制御信号CS1~CS4を出力する。また、表示制御回路12は、有機EL表示装置10の外部から入力された映像信号X1を補正部16に対して出力する。補正部16は、表示制御回路12から出力された映像信号X1に対して補正処理(詳細は後述)を行い、補正後の映像信号X2をデータ線駆動回路14に対して出力する。 The display control circuit 12 outputs control signals CS1 to CS4 to the scanning line drive circuit 13, the data line drive circuit 14, the power supply circuit 15, and the touch panel drive circuit 30, respectively. The display control circuit 12 also outputs the video signal X1 input from the outside of the organic EL display device 10 to the correction unit 16. The correction unit 16 performs correction processing (details will be described later) on the video signal X1 output from the display control circuit 12, and outputs the corrected video signal X2 to the data line drive circuit 14.
 走査線駆動回路13とデータ線駆動回路14は、表示パネル(有機ELパネル11)を駆動する表示パネル駆動回路として機能する。走査線駆動回路13は、制御信号CS1に基づき走査線G1~Gnを駆動する。データ線駆動回路14は、制御信号CS2と補正後の映像信号X2に基づきデータ線D1~Dmを駆動する。より詳細には、各ライン期間において、走査線駆動回路13は、走査線G1~Gnの中から1本の走査線を選択し、選択した走査線に選択電圧(画素回路17内の書き込み制御トランジスタがオンする電圧)を印加する。これにより、選択された走査線に接続されたm個の画素回路17が一括して選択される。データ線駆動回路14は、補正後の映像信号X2に応じたm個のデータ電圧をデータ線D1~Dmにそれぞれ印加する。これにより、選択されたm個の画素回路にm個のデータ電圧がそれぞれ書き込まれる。このように走査線駆動回路13とデータ線駆動回路14は、有機ELパネル11にデータ電圧を書き込む。走査線駆動回路13は、画素回路17と共に有機ELパネル11上に形成される(ゲートドライバモノリシック構成)。 The scanning line drive circuit 13 and the data line drive circuit 14 function as a display panel drive circuit that drives the display panel (organic EL panel 11). The scanning line drive circuit 13 drives the scanning lines G1 to Gn based on the control signal CS1. The data line drive circuit 14 drives the data lines D1 to Dm based on the control signal CS2 and the corrected video signal X2. More specifically, in each line period, the scanning line drive circuit 13 selects one scanning line from the scanning lines G1 to Gn, and selects the selected scanning line (write control transistor in the pixel circuit 17). Apply a voltage that turns on). Thereby, the m pixel circuits 17 connected to the selected scanning line are selected at once. The data line drive circuit 14 applies m data voltages corresponding to the corrected video signal X2 to the data lines D1 to Dm. Thus, m data voltages are respectively written to the selected m pixel circuits. As described above, the scanning line driving circuit 13 and the data line driving circuit 14 write the data voltage to the organic EL panel 11. The scanning line drive circuit 13 is formed on the organic EL panel 11 together with the pixel circuit 17 (gate driver monolithic configuration).
 有機ELパネル11には、上部電極(図示せず)と電源配線18が形成される。上部電極は、有機ELパネル11上の(m×n)個の画素回路17に対応して設けられる。電源回路15は、制御信号CS3に基づき、上部電極に対してローレベル電源電圧ELVSSを印加し、電源配線18に対してハイレベル電源電圧ELVDDを印加する。 An upper electrode (not shown) and a power supply wiring 18 are formed in the organic EL panel 11. The upper electrode is provided corresponding to the (m × n) pixel circuits 17 on the organic EL panel 11. The power supply circuit 15 applies the low level power supply voltage ELVSS to the upper electrode based on the control signal CS3 and applies the high level power supply voltage ELVDD to the power supply wiring 18.
 タッチパネル駆動回路30は、制御信号CS4に基づき、タッチパネル20を駆動する。タッチパネル駆動回路30は、タッチパネル20からの出力信号に基づきタッチパネル20におけるタッチ位置を検出し、タッチ位置を示す位置信号PSを表示制御回路12に対して出力する。タッチパネル駆動回路30は、タッチ検出回路31を用いてタッチパネル20から信号の読み出しを行う。 The touch panel drive circuit 30 drives the touch panel 20 based on the control signal CS4. The touch panel drive circuit 30 detects a touch position on the touch panel 20 based on an output signal from the touch panel 20, and outputs a position signal PS indicating the touch position to the display control circuit 12. The touch panel drive circuit 30 reads a signal from the touch panel 20 using the touch detection circuit 31.
 図2は、i行j列目の画素回路17の回路図である。画素回路17は、トランジスタT1、T2、容量C1、および、有機EL素子L1を含んでいる。有機EL素子L1は、赤、緑、および、青のいずれかの色に発光する電気光学素子である。トランジスタT1、T2は、Nチャネル型の薄膜トランジスタ(Thin Film Transistor:TFT)である。トランジスタT1、T2は、例えば、インジウムガリウム亜鉛酸化物(Indium Gallium Zinc Oxide :IGZO)などの酸化物半導体、アモルファスシリコン、微結晶シリコン、低温ポリシリコン、単結晶シリコンなどを用いて構成される。 FIG. 2 is a circuit diagram of the pixel circuit 17 in the i-th row and the j-th column. The pixel circuit 17 includes transistors T1 and T2, a capacitor C1, and an organic EL element L1. The organic EL element L1 is an electro-optical element that emits light of any of red, green and blue. The transistors T1 and T2 are N-channel thin film transistors (Thin Film Transistors: TFTs). The transistors T1 and T2 are formed using, for example, an oxide semiconductor such as indium gallium zinc oxide (IGZO), amorphous silicon, microcrystalline silicon, low temperature polysilicon, single crystal silicon, or the like.
 トランジスタT1のドレイン端子は、ハイレベル電源電圧ELVDDが印加された電源配線18に接続される。トランジスタT1のソース端子は、有機EL素子L1のアノード端子に接続される。有機EL素子L1のカソード端子は、ローレベル電源電圧ELVSSが印加された上部電極19に接続される。トランジスタT2の一方の導通端子(図2では左側の端子)は、データ線Djに接続される。トランジスタT2の他方の導通端子は、トランジスタT1のゲート端子に接続される。トランジスタT2のゲート端子は、走査線Giに接続される。容量C1は、トランジスタT1のゲート端子とドレイン端子の間に設けられる。以下、トランジスタT1のゲート端子が接続されたノードをNaという。 The drain terminal of the transistor T1 is connected to the power supply wiring 18 to which the high level power supply voltage ELVDD is applied. The source terminal of the transistor T1 is connected to the anode terminal of the organic EL element L1. The cathode terminal of the organic EL element L1 is connected to the upper electrode 19 to which the low level power supply voltage ELVSS is applied. One conduction terminal (the terminal on the left side in FIG. 2) of the transistor T2 is connected to the data line Dj. The other conduction terminal of the transistor T2 is connected to the gate terminal of the transistor T1. The gate terminal of the transistor T2 is connected to the scan line Gi. The capacitance C1 is provided between the gate terminal and the drain terminal of the transistor T1. Hereinafter, a node to which the gate terminal of the transistor T1 is connected is referred to as Na.
 走査線Giの電圧がハイレベルである間、トランジスタT2はオンし、ノードNaにはデータ線Djの電圧が印加される。走査線Giの電圧がローレベルになると、トランジスタT2はオフする。トランジスタT2がオフした後、ノードNaはフローティング状態になり、容量C1にはトランジスタT1のゲート-ドレイン間電圧が保持される。トランジスタT1と有機EL素子L1を流れる駆動電流は、トランジスタT1のゲート-ソース間電圧に応じて変化する。有機EL素子L1は、駆動電流に応じた輝度で発光する。トランジスタT1は駆動トランジスタとして機能し、トランジスタT2は書き込み制御トランジスタとして機能する。 While the voltage of the scanning line Gi is at high level, the transistor T2 is turned on, and the voltage of the data line Dj is applied to the node Na. When the voltage of the scanning line Gi becomes low level, the transistor T2 is turned off. After the transistor T2 is turned off, the node Na is in a floating state, and the capacitor C1 holds the gate-drain voltage of the transistor T1. The drive current flowing through the transistor T1 and the organic EL element L1 changes in accordance with the gate-source voltage of the transistor T1. The organic EL element L1 emits light at a luminance corresponding to the drive current. The transistor T1 functions as a drive transistor, and the transistor T2 functions as a write control transistor.
 図3は、タッチパネル20の平面図である。タッチパネル20は、N本のドライブ線Tx1~TxN、M本のセンス線Sn1~SnM、および、層間絶縁膜21を含んでいる。ドライブ線Tx1~TxNは、互いに平行に配置される。センス線Sn1~SnMは、ドライブ線Tx1~TxMと直交するように互いに平行に配置される。ドライブ線Tx1~TxNとセンス線Sn1~SnMは、層間絶縁膜21を挟んで異なる配線層に形成される。ドライブ線Tx1~TxNとセンス線Sn1~SnMは、(M×N)箇所で交差する。これにより、タッチパネル20には(M×N)個の容量が形成される。 FIG. 3 is a plan view of the touch panel 20. FIG. The touch panel 20 includes N drive lines Tx1 to TxN, M sense lines Sn1 to SnM, and an interlayer insulating film 21. Drive lines Tx1 to TxN are arranged in parallel to one another. Sense lines Sn1 to SnM are arranged parallel to one another so as to be orthogonal to drive lines Tx1 to TxM. Drive lines Tx1 to TxN and sense lines Sn1 to SnM are formed in different wiring layers with interlayer insulating film 21 interposed therebetween. The drive lines Tx1 to TxN and the sense lines Sn1 to SnM cross at (M × N) locations. As a result, (M × N) capacitors are formed on the touch panel 20.
 図4は、タッチパネル20に形成される容量を示す図である。図4には、p番目のドライブ線Txpとq番目のセンス線Snqの交点に形成された容量Cpqが記載されている。容量Cpqの一方の電極はドライブ線Txpに接続され、他方の電極はセンス線Snqに接続される。ドライブ線の本数M、および、センス線の本数Nは任意でよい。例えば、本数M、Nは10~30本程度でもよい。 FIG. 4 is a diagram showing a capacitance formed on the touch panel 20. As shown in FIG. In FIG. 4, the capacitance Cpq formed at the intersection of the p-th drive line Txp and the q-th sense line Snq is described. One electrode of capacitance Cpq is connected to drive line Txp, and the other electrode is connected to sense line Snq. The number M of drive lines and the number N of sense lines may be arbitrary. For example, the number M, N may be about 10 to 30.
 図5は、タッチパネル駆動回路30に含まれるタッチ検出回路31の回路図である。図5に示すタッチ検出回路31は、オペアンプ32、スイッチ34、34、および、容量35を含んでいる。スイッチ34、34の一端(図5では左端)は、センス線Snqに接続される。スイッチ33の他端は、オペアンプ32の反転入力端子に接続される。スイッチ34の他端とオペアンプ32の非反転入力端子には、ローレベル電源電圧VSSが印加される。容量35は、オペアンプ32の反転入力端子と出力端子の間に設けられる。オペアンプ32と容量35は、積分回路を構成する。 FIG. 5 is a circuit diagram of the touch detection circuit 31 included in the touch panel drive circuit 30. The touch detection circuit 31 illustrated in FIG. 5 includes an operational amplifier 32, switches 34 and 34, and a capacitor 35. One end (the left end in FIG. 5) of the switches 34, 34 is connected to the sense line Snq. The other end of the switch 33 is connected to the inverting input terminal of the operational amplifier 32. The low level power supply voltage VSS is applied to the other end of the switch 34 and the non-inversion input terminal of the operational amplifier 32. The capacitor 35 is provided between the inverting input terminal and the output terminal of the operational amplifier 32. The operational amplifier 32 and the capacitor 35 constitute an integrating circuit.
 タッチ検出回路31は、以下のように動作する。センシング時には、スイッチ33はオン状態に制御される。始めに、スイッチ34が所定時間だけオン状態に制御される。これにより、センス線Snqにローレベル電源電圧VSSが印加される。次に、ドライブ線Txpにパルス状のドライブ電圧が印加される。これにより、容量Cpqに初期電荷が蓄積される。このときに蓄積される初期電荷の量Qiniは、次式(1)で与えられる。
  Qini=Cx×Vini …(1)
 ただし、式(1)において、Cxは容量Cpqの初期値、Viniはドライブ電圧とローレベル電源電圧VSSの差である。
The touch detection circuit 31 operates as follows. During sensing, the switch 33 is controlled to be on. First, the switch 34 is controlled to be in the on state for a predetermined time. As a result, the low level power supply voltage VSS is applied to the sense line Snq. Next, a pulsed drive voltage is applied to the drive line Txp. Thereby, the initial charge is accumulated in the capacitance Cpq. The amount of initial charge Qini stored at this time is given by the following equation (1).
Qini = Cx × Vini (1)
However, in the equation (1), Cx is an initial value of the capacitance Cpq, and Vini is a difference between the drive voltage and the low level power supply voltage VSS.
 タッチ部(指やペンなど)がタッチパネル20内でドライブ線Txpとセンス線Snqの交点付近に触れると、容量Cpqに蓄積された電荷はタッチ部に移動し(図4を参照)、容量Cpqに蓄積された電荷は減少する。これに伴い、センス線Snqの電圧は変化する。オペアンプ32は、センス線Snqの電圧の変化量を積分し、積分結果を示す信号Voutを出力する。信号Voutは、タッチ部がタッチパネル20の表面に触れたときの容量Cpqの変化を示す。 When the touch unit (a finger, a pen or the like) touches the vicinity of the intersection of the drive line Txp and the sense line Snq in the touch panel 20, the charge accumulated in the capacitor Cpq moves to the touch unit (see FIG. 4). The accumulated charge decreases. Along with this, the voltage of the sense line Snq changes. The operational amplifier 32 integrates the amount of change in voltage of the sense line Snq, and outputs a signal Vout indicating the integration result. The signal Vout indicates a change in capacitance Cpq when the touch unit touches the surface of the touch panel 20.
 タッチパネル駆動回路30は、タッチパネル20に形成された(M×N)個の容量について以上の処理を行うことにより、(M×N)個の積分結果を含むマッピングデータを求める。タッチパネル駆動回路30は、マッピングデータに基づきタッチパネル20内のタッチ位置を検出し、タッチ位置を示す位置信号PSを表示制御回路12に対して出力する。 The touch panel drive circuit 30 obtains the mapping data including the (M × N) integration results by performing the above processing on the (M × N) capacitances formed on the touch panel 20. The touch panel drive circuit 30 detects a touch position in the touch panel 20 based on the mapping data, and outputs a position signal PS indicating the touch position to the display control circuit 12.
 上述したように、従来のタッチパネル付き有機EL表示装置は、表示とセンシングを互いに独立して独自のタイミングングで行う。これに対して、有機EL表示装置10は、表示とセンシングを同期して行う。表示パネル駆動回路(走査線駆動回路13とデータ線駆動回路14)とタッチパネル駆動回路30は、有機ELパネル11へのデータ電圧の書き込みとタッチパネル20からの信号の読み出しとを互いに異なる期間で行う。より詳細には、有機EL表示装置10では、1フレーム期間内に1回、黒表示を行う期間(以下、黒表示期間という)が設定される。タッチパネル駆動回路30は、黒表示期間において、タッチパネル20からの信号の読み出しを行う。表示パネル駆動回路は、黒表示期間において、すべての画素回路17に対して有機EL素子の発光を停止させる電圧VZを書き込む。有機EL表示装置10では、表示とセンシングは互いに異なる期間で行われる。すなわち、表示中にセンシングは行われず、センシング中に表示は行われない。 As described above, the conventional organic EL display device with a touch panel performs display and sensing independently of each other by unique timing. On the other hand, the organic EL display device 10 synchronously performs display and sensing. The display panel drive circuit (the scanning line drive circuit 13 and the data line drive circuit 14) and the touch panel drive circuit 30 write the data voltage to the organic EL panel 11 and read the signal from the touch panel 20 in different periods. More specifically, in the organic EL display device 10, a black display period (hereinafter, referred to as a black display period) is set once in one frame period. The touch panel drive circuit 30 reads a signal from the touch panel 20 in the black display period. The display panel drive circuit writes the voltage VZ for stopping the light emission of the organic EL element to all the pixel circuits 17 in the black display period. In the organic EL display device 10, display and sensing are performed in different periods. That is, no sensing is performed during display, and no display is performed during sensing.
 図6は、有機EL表示装置10の動作タイミングを示す図である。図7は、有機EL表示装置10のタイミングチャートである。図6および図7示すように、各フレーム期間の先頭には、黒表示期間が設けられる。黒表示期間では、走査線G1~Gnの電圧はハイレベルに制御され、データ線D1~Dmには黒表示のための電圧VZが印加される。このため、すべての画素回路17において、トランジスタT2がオンし、ノードNaにはトランジスタT2を介して電圧VZが印加される。このとき、駆動電流はトランジスタT1を流れないので、有機EL素子L1は発光しない。したがって、黒表示期間では黒画面が表示される。i行目の画素回路17内の有機EL素子L1は、第iライン期間まで発光しない。黒表示期間は表示オフ期間に該当し、電圧VZは表示オフ電圧に該当する。 FIG. 6 is a view showing operation timings of the organic EL display device 10. As shown in FIG. FIG. 7 is a timing chart of the organic EL display device 10. As shown in FIGS. 6 and 7, a black display period is provided at the beginning of each frame period. In the black display period, the voltages of the scanning lines G1 to Gn are controlled to the high level, and the voltage VZ for black display is applied to the data lines D1 to Dm. Therefore, in all the pixel circuits 17, the transistor T2 is turned on, and the voltage VZ is applied to the node Na via the transistor T2. At this time, since the drive current does not flow through the transistor T1, the organic EL element L1 does not emit light. Therefore, a black screen is displayed in the black display period. The organic EL element L1 in the pixel circuit 17 in the i-th row does not emit light until the i-th line period. The black display period corresponds to the display off period, and the voltage VZ corresponds to the display off voltage.
 図7において、EMiは、i行目の画素回路17内の有機EL素子L1の発光期間を示す。図7に示すように、i行目の画素回路17内の有機EL素子L1の発光期間EM1は、第iライン期間の開始から黒表示期間の開始までの期間である。例えば、1行目の画素回路17内の有機EL素子L1の発光期間EM1は、第1ライン期間の開始から黒表示期間の開始までの期間である。n行目の画素回路17内の有機EL素子L1の発光期間EMnは、第nライン期間の開始から黒表示期間の開始までの期間である。発光期間EMiの長さは、画素回路17の行ごとに異なる。 In FIG. 7, EMi indicates the light emission period of the organic EL element L1 in the pixel circuit 17 in the i-th row. As shown in FIG. 7, the light emission period EM1 of the organic EL element L1 in the pixel circuit 17 in the i-th row is a period from the start of the i-th line period to the start of the black display period. For example, the light emission period EM1 of the organic EL element L1 in the pixel circuit 17 in the first row is a period from the start of the first line period to the start of the black display period. The light emission period EMn of the organic EL element L1 in the pixel circuit 17 in the n-th row is a period from the start of the n-th line period to the start of the black display period. The length of the light emission period EMi is different for each row of the pixel circuit 17.
 図8は、走査線駆動回路13の構成を示すブロック図である。走査線駆動回路13は、n個の単位回路41を多段接続した構成を有する。以下、i段目の単位回路41をSRiという。単位回路41は、クロック端子CK、全オン制御端子AON、クリア端子CLR、セット端子S、リセット端子R、および、出力端子Qを有する。表示制御回路12から走査線駆動回路13に出力される制御信号CS1には、2相のクロック信号CK1、CK2、全オン制御信号ALL_ON、クリア信号CLEAR、ゲートスタートパルスGSP、および、ゲートエンドパルスGEPが含まれる。走査線駆動回路13は、これらの信号に基づき、n個の出力信号Q1~Qnを出力する。走査線駆動回路13の出力信号Q1~Qnは、それぞれ、走査線G1~Gnに印加される。 FIG. 8 is a block diagram showing the configuration of the scanning line drive circuit 13. As shown in FIG. The scanning line drive circuit 13 has a configuration in which n unit circuits 41 are connected in multiple stages. Hereinafter, the unit circuit 41 in the i-th stage is referred to as SRi. The unit circuit 41 has a clock terminal CK, an all-on control terminal AON, a clear terminal CLR, a set terminal S, a reset terminal R, and an output terminal Q. Control signals CS1 output from the display control circuit 12 to the scanning line drive circuit 13 include two-phase clock signals CK1 and CK2, all-on control signal ALL_ON, clear signal CLEAR, gate start pulse GSP, and gate end pulse GEP. Is included. The scanning line drive circuit 13 outputs n output signals Q1 to Qn based on these signals. The output signals Q1 to Qn of the scanning line driving circuit 13 are applied to the scanning lines G1 to Gn, respectively.
 全オン制御信号ALL_ONとクリア信号CLEARは、それぞれ、各段の単位回路41の全オン制御端子AONとクリア端子CLRに供給される。クロック信号CK1は、奇数段目の単位回路41のクロック端子CKに供給される。クロック信号CK2は、偶数段目の単位回路41のクロック端子CKに供給される。ゲートスタートパルスGSPは、1段目の単位回路SR1のセット端子Sに供給される。2~n段目の単位回路41のセット端子Sには、前段の単位回路41の出力信号が供給される。ゲートエンドパルスGEPは、n段目の単位回路SRnのリセット端子Rに供給される。1~(n-1)段目の単位回路41のリセット端子Rには、次段の単位回路41の出力信号が供給される。 The all-on control signal ALL_ON and the clear signal CLEAR are supplied to the all-on control terminal AON and the clear terminal CLR of the unit circuit 41 of each stage, respectively. The clock signal CK1 is supplied to the clock terminal CK of the unit circuit 41 in the odd-numbered stage. The clock signal CK2 is supplied to the clock terminal CK of the unit circuit 41 in the even-numbered stage. The gate start pulse GSP is supplied to the set terminal S of the unit circuit SR1 of the first stage. An output signal of the unit circuit 41 of the previous stage is supplied to the set terminal S of the unit circuit 41 of the second to nth stages. The gate end pulse GEP is supplied to the reset terminal R of the nth unit circuit SRn. An output signal of the unit circuit 41 of the next stage is supplied to the reset terminal R of the unit circuit 41 of the 1st to (n-1) th stages.
 図9は、単位回路41の回路図である。単位回路41は、トランジスタT11~T16を含んでいる。トランジスタT11~T16は、Nチャネル型のTFTである。トランジスタT11~T16は、画素回路17内のトランジスタと同様に、例えば、IGZOなどの酸化物半導体、アモルファスシリコン、微結晶シリコン、低温ポリシリコン、単結晶シリコンなどを用いて構成される。 FIG. 9 is a circuit diagram of the unit circuit 41. As shown in FIG. Unit circuit 41 includes transistors T11 to T16. The transistors T11 to T16 are N-channel TFTs. The transistors T11 to T16 are configured using, for example, an oxide semiconductor such as IGZO, amorphous silicon, microcrystalline silicon, low-temperature polysilicon, single crystal silicon, or the like, similarly to the transistor in the pixel circuit 17.
 トランジスタT11のドレイン端子とゲート端子は、セット端子Sに接続される。トランジスタT11のソース端子とトランジスタT15のドレイン端子は、トランジスタT12のゲート端子に接続される(以下、トランジスタT12のゲート端子が接続されたノードをNbという)。トランジスタT12のドレイン端子は、クロック端子CKに接続される。トランジスタT13のドレイン端子には、ハイレベル電源電圧DCが印加される。トランジスタT12、T13のソース端子、および、トランジスタT14、T16のドレイン端子は、出力端子Qに接続される。トランジスタT14~T16のソース端子には、ローレベル電源電圧VSSが印加される。トランジスタT13のゲート端子は、全オン制御端子AONに接続される。トランジスタT14、T15のゲート端子は、リセット端子Rに接続される。トランジスタT16のゲート端子は、クリア端子CLRに接続される。トランジスタT12のゲート端子とドレイン端子の間には寄生容量Cgdが存在し、トランジスタT12のゲート端子とソース端子の間には寄生容量Cgsが存在する。なお、走査線駆動回路13に供給されるハイレベル電源電圧DC、および、ローレベル電源電圧VSSは、有機ELパネル11に供給されるハイレベル電源電圧ELVDD、および、ローレベル電源電圧ELVSSとは一般的には異なる。 The drain terminal and the gate terminal of the transistor T11 are connected to the set terminal S. The source terminal of the transistor T11 and the drain terminal of the transistor T15 are connected to the gate terminal of the transistor T12 (hereinafter, the node to which the gate terminal of the transistor T12 is connected is referred to as Nb). The drain terminal of the transistor T12 is connected to the clock terminal CK. The high level power supply voltage DC is applied to the drain terminal of the transistor T13. The source terminals of the transistors T12 and T13 and the drain terminals of the transistors T14 and T16 are connected to the output terminal Q. The low level power supply voltage VSS is applied to the source terminals of the transistors T14 to T16. The gate terminal of the transistor T13 is connected to the all on control terminal AON. The gate terminals of the transistors T14 and T15 are connected to the reset terminal R. The gate terminal of the transistor T16 is connected to the clear terminal CLR. A parasitic capacitance Cgd exists between the gate terminal and the drain terminal of the transistor T12, and a parasitic capacitance Cgs exists between the gate terminal and the source terminal of the transistor T12. The high level power supply voltage DC supplied to the scanning line drive circuit 13 and the low level power supply voltage VSS are generally referred to as the high level power supply voltage ELVDD supplied to the organic EL panel 11 and the low level power supply voltage ELVSS. Is different.
 図10は、走査線駆動回路13のタイミングチャートである。クロック信号CK1は、所定の時間ずつハイレベルとローレベルになる信号である。クロック信号CK2は、クロック信号CK1の反転信号である。全オン制御信号ALL_ONは、黒表示期間においてハイレベルになる。ゲートスタートパルスGSPとクリア信号CLEARは、黒表示期間の後にクロック信号CK1の半周期だけハイレベルになる。ゲートエンドパルスGEPは、黒表示期間の前にクロック信号CK1の半周期だけハイレベルになる。 FIG. 10 is a timing chart of the scanning line drive circuit 13. The clock signal CK1 is a signal that goes high and low for a predetermined time. The clock signal CK2 is an inverted signal of the clock signal CK1. The all on control signal ALL_ON is at high level in the black display period. The gate start pulse GSP and the clear signal CLEAR become high level for a half cycle of the clock signal CK1 after the black display period. The gate end pulse GEP goes high for a half cycle of the clock signal CK1 before the black display period.
 黒表示期間の開始時に、全オン制御信号ALL_ONがハイレベルに変化する。これに伴い、すべての単位回路41においてトランジスタT13がオンし、出力信号Q1~Qnはハイレベルになる。黒表示期間の終了時に、全オン制御信号ALL_ONはローレベルに変化し、クリア信号CLEARがハイレベルに変化する。これに伴い、すべての単位回路41においてトランジスタT13がオフし、トランジスタT16がオンし、出力信号Q1~Qnはローレベルになる。 At the start of the black display period, the all on control signal ALL_ON changes to high level. Along with this, the transistor T13 is turned on in all the unit circuits 41, and the output signals Q1 to Qn become high level. At the end of the black display period, the all-on control signal ALL_ON changes to low level, and the clear signal CLEAR changes to high level. Along with this, in all unit circuits 41, the transistor T13 is turned off, the transistor T16 is turned on, and the output signals Q1 to Qn become low level.
 また、黒表示期間の終了時に、ゲートスタートパルスGSPがハイレベルに変化する。これに伴い、1段目の単位回路SR1では、トランジスタT11がオンし、ノードNbの電圧がハイレベルに変化し、トランジスタT12がオンする。このとき、クロック信号CK1はローレベルであるので、出力信号Q1はローレベルである。 Further, at the end of the black display period, the gate start pulse GSP changes to the high level. Along with this, in the unit circuit SR1 of the first stage, the transistor T11 is turned on, the voltage of the node Nb changes to the high level, and the transistor T12 is turned on. At this time, since the clock signal CK1 is at low level, the output signal Q1 is at low level.
 ゲートスタートパルスGSPは、第1ライン期間の開始時にローレベルに変化する。これに伴い、1段目の単位回路SR1では、トランジスタT11はオフし、ノードNbはフローティング状態になる。また、第1ライン期間の開始時に、クロック信号CK1がハイレベルに変化する。これに伴い、1段目の単位回路SR1の出力信号Q1はハイレベルになる。このとき寄生容量Cgd、Cgsの作用によって、ノードNbの電圧は通常のハイレベルよりも高いハイレベルになる(図10のSR1_Nbを参照)。したがって、出力信号Q1のハイレベルは、トランジスタT12の閾値電圧分だけ低下することなく、クロック信号CK1のハイレベルと同じレベルになる。 The gate start pulse GSP changes to low level at the start of the first line period. Along with this, in the unit circuit SR1 of the first stage, the transistor T11 is turned off, and the node Nb is in a floating state. Further, at the start of the first line period, the clock signal CK1 changes to the high level. Along with this, the output signal Q1 of the unit circuit SR1 of the first stage becomes high level. At this time, due to the action of the parasitic capacitances Cgd and Cgs, the voltage of the node Nb becomes high level higher than normal high level (see SR1_Nb in FIG. 10). Therefore, the high level of the output signal Q1 becomes the same level as the high level of the clock signal CK1 without decreasing by the threshold voltage of the transistor T12.
 クロック信号CK1は、第1ライン期間の終了時にローレベルに変化する。これに伴い、1段目の単位回路SR1の出力信号Q1はローレベルになる。第2ライン期間では、2段目の単位回路SR2の出力信号Q2がハイレベルになる。2段目の単位回路41の出力信号Q2は、1段目の単位回路41のリセット端子Rに入力される。このため、2段目の単位回路41の出力信号Q2がハイレベルになると、1段目の単位回路41では、トランジスタT14、T15がオンする。トランジスタT15がオンすることにより、ノードNbの電圧はローレベルに変化する。トランジスタT14がオンすることにより、出力信号Q1は速やかにローレベルに変化する。このように第1ライン期間では、1段目の単位回路SR1の出力信号Q1がハイレベルになる。同様に、第2~第nライン期間では、それぞれ、2~n段目の単位回路41の出力信号Q2~Qnがハイレベルになる。 The clock signal CK1 changes to low level at the end of the first line period. Along with this, the output signal Q1 of the unit circuit SR1 of the first stage becomes low level. In the second line period, the output signal Q2 of the unit circuit SR2 of the second stage becomes high level. The output signal Q2 of the unit circuit 41 of the second stage is input to the reset terminal R of the unit circuit 41 of the first stage. Therefore, when the output signal Q2 of the unit circuit 41 in the second stage becomes high level, the transistors T14 and T15 are turned on in the unit circuit 41 in the first stage. As the transistor T15 is turned on, the voltage of the node Nb changes to low level. As the transistor T14 is turned on, the output signal Q1 rapidly changes to the low level. As described above, in the first line period, the output signal Q1 of the unit circuit SR1 of the first stage is at the high level. Similarly, in the second to nth line periods, the output signals Q2 to Qn of the unit circuits 41 of the 2nd to nth stages are at the high level.
 第nライン期間の終了時に、ゲートエンドパルスGEPがハイレベルに変化する。これに伴い、n段目の単位回路SRnでは、トランジスタT14、T15がオンし、ノードNbの電圧はローレベルに変化し、出力信号Qnは速やかにローレベルに変化する。ゲートエンドパルスGEPは、黒表示期間の開始時にローレベルに変化する。これに伴い、n段目の単位回路SRnでは、トランジスタT14、T15はオフする。 At the end of the nth line period, the gate end pulse GEP changes to high level. Accordingly, in the n-th unit circuit SRn, the transistors T14 and T15 turn on, the voltage of the node Nb changes to low level, and the output signal Qn changes to low level quickly. The gate end pulse GEP changes to low level at the start of the black display period. Along with this, in the n-th unit circuit SRn, the transistors T14 and T15 turn off.
 このように走査線駆動回路13に対して、図10に示すクロック信号CK1、CK2、全オン制御信号ALL_ON、クリア信号CLEAR、ゲートスタートパルスGSP、および、ゲートエンドパルスGEPを供給することにより、走査線G1~Gnを図7に示すタイミングで駆動することができる。 Thus, scanning is performed by supplying the clock signals CK1 and CK2, all on control signal ALL_ON, the clear signal CLEAR, the gate start pulse GSP, and the gate end pulse GEP shown in FIG. 10 to the scanning line drive circuit 13. The lines G1 to Gn can be driven at the timing shown in FIG.
 以下、補正部16について説明する。図7に示すように、有機EL表示装置10では、有機EL素子L1の発光期間の長さは、画素回路17の行ごとに異なる。有機EL素子L1の輝度は、発光期間の長さに比例する。このため、外部から供給された映像信号X1を用いてデータ線D1~Dmを駆動した場合、表示画面の輝度は先に選択される走査線に対応する部分(図面では表示画面の上部)では明るくなり、後で選択される走査線に対応する部分では暗くなる。そこで、補正部16は、映像信号X1に対して、有機EL素子L1の発光期間の長さの差に起因する輝度の差を補償するための補正処理を行うことにより、補正後の映像信号X2を求める。 The correction unit 16 will be described below. As shown in FIG. 7, in the organic EL display device 10, the length of the light emission period of the organic EL element L1 differs for each row of the pixel circuits 17. The luminance of the organic EL element L1 is proportional to the length of the light emission period. For this reason, when the data lines D1 to Dm are driven using the video signal X1 supplied from the outside, the luminance of the display screen is bright at a portion corresponding to the scanning line selected first (in the drawing, in the upper part of the display screen) And become darker in the part corresponding to the scanning line selected later. Therefore, the correction unit 16 performs a correction process on the video signal X1 to compensate for the difference in luminance due to the difference in the length of the light emission period of the organic EL element L1, thereby correcting the video signal X2 after correction. Ask for
 補正処理を行う前に有機EL表示装置10の検査工程において、以下の方法で有機EL素子L1の電圧-輝度特性を求める。まず、有機EL素子L1に印加する電圧を最小値から最大値まで段階的に切り替えて、各電圧を印加したときの有機ELパネル11の輝度を測定する。輝度の測定結果に基づき、有機EL素子L1が1フレーム期間内で連続的に発光したときの電圧-輝度特性を求める。これにより、有機EL素子L1について、例えば、図11に示す電圧-輝度特性が得られる。補正部16は、得られた電圧-輝度特性を記憶する。電圧-輝度特性は、電気光学素子(有機EL素子L1)の特性データに該当する。 Before performing the correction process, in the inspection process of the organic EL display device 10, the voltage-luminance characteristic of the organic EL element L1 is determined by the following method. First, the voltage applied to the organic EL element L1 is switched stepwise from the minimum value to the maximum value, and the luminance of the organic EL panel 11 when each voltage is applied is measured. Based on the measurement result of luminance, voltage-luminance characteristics when the organic EL element L1 emits light continuously in one frame period are determined. Thereby, for the organic EL element L1, for example, the voltage-luminance characteristic shown in FIG. 11 is obtained. The correction unit 16 stores the obtained voltage-luminance characteristics. The voltage-luminance characteristics correspond to the characteristic data of the electro-optical element (organic EL element L1).
 映像信号X1に含まれるi行j列目の画素の階調データがXであるとする。補正部16は、以下の方法で、階調データXに基づき補正後の階調データX’を求める。まず、補正部16は、階調データXに対応した電圧Vxを求める。次に、補正部16は、記憶した有機EL素子L1の電圧-輝度特性を用いて、電圧Vxに対応した輝度Yxを求める。次に、補正部16は、輝度Yxに対して次式(2)に示す係数Kiを乗算することにより、補正後の輝度(Ki×Yx)を求める。
  Ki=Len_F/Len_EMi …(2)
 ただし、式(2)において、Len_Fは1フレーム期間の長さ、Len_EMiはi行目の画素回路17内の有機EL素子L1の発光期間EMiの長さを表す。
It is assumed that the gradation data of the pixel in the i-th row and the j-th column included in the video signal X1 is X. The correction unit 16 obtains corrected gradation data X ′ based on the gradation data X by the following method. First, the correction unit 16 obtains a voltage Vx corresponding to the gradation data X. Next, the correction unit 16 obtains the luminance Yx corresponding to the voltage Vx using the stored voltage-luminance characteristics of the organic EL element L1. Next, the correction unit 16 obtains the corrected luminance (Ki × Yx) by multiplying the luminance Yx by the coefficient Ki shown in the following expression (2).
Ki = Len_F / Len_EMi (2)
However, in equation (2), Len_F represents the length of one frame period, and Len_EMi represents the length of the light emission period EMi of the organic EL element L1 in the pixel circuit 17 in the i-th row.
 次に、補正部16は、有機EL素子L1の電圧-輝度特性を用いて、補正後の輝度(Ki×Yx)に対応した補正後の電圧Vx’を求める(図11を参照)。次に、補正部16は、補正後の電圧Vx’に対応した補正後の階調データX’を求める。このように補正部16が有機EL素子L1の発光期間の長さの差に起因する輝度の差を補償する補正処理を行うことにより、画像を正しい輝度で表示することができる。 Next, the correction unit 16 uses the voltage-luminance characteristics of the organic EL element L1 to obtain a corrected voltage Vx 'corresponding to the corrected luminance (Ki × Yx) (see FIG. 11). Next, the correction unit 16 obtains corrected gradation data X ′ corresponding to the corrected voltage Vx ′. As described above, the correction unit 16 performs the correction process to compensate for the difference in luminance caused by the difference in the length of the light emission period of the organic EL element L1, so that the image can be displayed with the correct luminance.
 なお、以上の説明では、補正部16は各色の階調データに対して同じ処理を行うこととしたが、補正部16は各色の階調データに対して色ごとに異なる処理を行ってもよい。この場合、補正部16は、電気光学素子の特性データを色ごとに記憶し、色ごとに記憶した特性データを用いて補正処理を行う。補正部16は、例えば、例えば、赤色に発光する有機EL素子、緑色に発光する有機EL素子、および、青色に発光する有機EL素子について電圧-輝度特性を記憶し、各色に対応した電圧-輝度特性を参照して階調データXに基づき補正後の階調データX’を求める。これにより、有機EL素子の特性の発光色による違いを考慮して、補正処理をより高い精度で行い、画像をより正しい輝度で表示することができる。 In the above description, the correction unit 16 performs the same process on gradation data of each color, but the correction unit 16 may perform different processes on the gradation data of each color for each color. . In this case, the correction unit 16 stores the characteristic data of the electro-optical element for each color, and performs the correction process using the characteristic data stored for each color. The correction unit 16 stores, for example, voltage-brightness characteristics of an organic EL element that emits red light, an organic EL element that emits green light, and an organic EL element that emits blue light. Tone data X 'after correction is obtained based on tone data X with reference to the characteristics. As a result, the correction process can be performed with higher accuracy, and the image can be displayed with more correct luminance, in consideration of the difference of the characteristic of the organic EL element due to the light emission color.
 このように補正部16は、入力映像信号(映像信号X1)に対して、有機EL素子L1の発光期間の長さの差に起因する輝度の差を補償するための補正処理を行い、補正後の映像信号X2を表示パネル駆動回路(データ線駆動回路14)に対して出力する。 As described above, the correction unit 16 performs a correction process on the input video signal (video signal X1) to compensate for the difference in luminance due to the difference in the length of the light emission period of the organic EL element L1. The video signal X2 is output to the display panel drive circuit (data line drive circuit 14).
 以下、本実施形態に係る有機EL表示装置10の効果を説明する。上述したように、従来のタッチパネル付き有機EL表示装置には、表示に起因するノイズによってセンス感度が低下し、センシングに起因するノイズによって表示品位が低下するという問題がある。 Hereinafter, the effects of the organic EL display device 10 according to the present embodiment will be described. As described above, in the conventional organic EL display device with a touch panel, there is a problem that the sense sensitivity is lowered by the noise caused by the display, and the display quality is lowered by the noise caused by the sensing.
 これに対して、有機EL表示装置10は、各フレーム期間に設定された黒表示期間においてセンシングを行うことにより、表示とセンシングを互いに異なる期間で行う。黒表示期間では、画素回路17内の有機EL素子L1に電流は流れない。このため、黒表示期間では、上部電極19に印加されたローレベル電源電圧ELVSSはほとんど変化しない。したがって、黒表示期間にセンシングを行うことにより、表示に起因するノイズの影響を受けずにセンシングのS/N比を高くすることができる。 On the other hand, the organic EL display device 10 performs the display and the sensing in different periods by performing the sensing in the black display period set in each frame period. In the black display period, no current flows in the organic EL element L1 in the pixel circuit 17. Therefore, in the black display period, the low level power supply voltage ELVSS applied to the upper electrode 19 hardly changes. Therefore, by performing sensing in the black display period, it is possible to increase the S / N ratio of sensing without being affected by the noise caused by the display.
 有機EL表示装置では、表示中に、すべての画素回路に共通する上部電極にすべての画素回路から電流が流れる。上部電極に直流のローレベル電源電圧ELVSSが印加されている場合、従来のタッチパネル付き有機EL表示装置では、表示中に上部電極の電圧に揺れ(ΔELVSS)が発生し、表示中にセンシングを行うと大きなノイズが発生する。有機EL表示装置10では、上部電極19に電流が流れない黒表示期間においてセンシングを行うことにより、センシング時のノイズの発生を防止することができる。 In the organic EL display device, current flows from all pixel circuits to the upper electrode common to all pixel circuits during display. When a low level power supply voltage ELVSS of direct current is applied to the upper electrode, in the conventional organic EL display device with a touch panel, the voltage of the upper electrode is shaken during display (ΔELVSS), and sensing is performed during display Large noise is generated. In the organic EL display device 10, generation of noise at the time of sensing can be prevented by performing sensing in the black display period in which no current flows in the upper electrode 19.
 また、有機EL表示装置10は、表示中にセンシングを行わない。このため、センシング中にタッチパネル20に形成された容量の電極電圧(ドライブ線Tx1~TxNの電圧、センス線Sn1~SnMの電圧)がノイズによって変動しても、表示中の画素回路17がその影響を受けることはない。したがって、非センシング期間に表示を行うことにより、センシングに起因するノイズの影響を受けずに表示品位を高くすることができる。 In addition, the organic EL display device 10 does not perform sensing during display. For this reason, even if the electrode voltage (voltage of drive lines Tx1 to TxN, voltage of sense lines Sn1 to SnM) of the capacitance formed on the touch panel 20 during sensing changes due to noise, the pixel circuit 17 during display exerts an influence You will not receive Therefore, by performing the display in the non-sensing period, the display quality can be enhanced without being affected by the noise caused by the sensing.
 このように本実施形態に係る有機EL表示装置10によれば、表示に起因するノイズによるセンス感度の低下と、センシングに起因するノイズによる表示品位の低下を防止することができる。 As described above, according to the organic EL display device 10 according to the present embodiment, it is possible to prevent a decrease in sense sensitivity due to noise caused by display and a decrease in display quality due to noise caused by sensing.
 なお、有機EL表示装置10では、上部電極19に印加されるローレベル電源電圧ELVSSと、黒表示期間においてタッチパネル20のドライブ線Tx1~TxNに印加される電圧とは、同じレベルであることが好ましい。言い換えると、表示パネルが複数の画素回路17に対応する共通電極(上部電極19)を含み、タッチパネル20がドライブ線Tx1~TxNを含む場合、共通電極には、表示オフ期間においてドライブ線Tx1~TxNに印加される基準電圧と同じレベルの電圧が印加されることが好ましい。これにより、センシングをより安定的に行うことができる。 In the organic EL display device 10, it is preferable that the low level power supply voltage ELVSS applied to the upper electrode 19 and the voltage applied to the drive lines Tx1 to TxN of the touch panel 20 in the black display period be at the same level. . In other words, when the display panel includes the common electrode (upper electrode 19) corresponding to the plurality of pixel circuits 17 and the touch panel 20 includes the drive lines Tx1 to TxN, the drive lines Tx1 to TxN are displayed in the display off period. Preferably, a voltage at the same level as the reference voltage applied to the Thereby, sensing can be performed more stably.
 上記の実施形態については、各種の変形例を構成することができる。例えば、上記の実施形態では、電気光学素子を含む画素回路を備えた表示装置の例として、有機EL素子(有機発光ダイオード)を含む画素回路を備えた有機EL表示装置について説明したが、同様の方法で、無機発光ダイオードを含む画素回路を備えた無機EL表示装置や、量子ドット発光ダイオードを含む画素回路を備えたQLED(Quantum-dot Light Emitting Diode)表示装置を構成してもよい。 Various modifications can be made to the above embodiment. For example, in the above embodiment, the organic EL display device including the pixel circuit including the organic EL device (organic light emitting diode) has been described as an example of the display device including the pixel circuit including the electro-optical device. In the method, an inorganic EL display device including a pixel circuit including an inorganic light emitting diode, or a quantum-dot light emitting diode (QLED) display device including a pixel circuit including a quantum dot light emitting diode may be configured.
 有機ELパネル11の画素回路として、図2に示す画素回路17以外の任意の画素回路を使用してもよい。走査線駆動回路13の単位回路として、図9に示す単位回路41以外の単位回路を使用してもよい。有機ELパネル11の画素回路、および、走査線駆動回路13の単位回路に含まれるトランジスタの極性は、Nチャネル型でもPチャネル型でもよい。タッチパネル20のセンス方式は、相互容量方式でも自己容量方式でもよい。タッチパネル20の構成は、インセル方式、オンセル方式、および、アウトセル方式のいずれでもよい。 As a pixel circuit of the organic EL panel 11, any pixel circuit other than the pixel circuit 17 shown in FIG. 2 may be used. As a unit circuit of the scanning line drive circuit 13, unit circuits other than the unit circuit 41 shown in FIG. 9 may be used. The polarity of the transistor included in the pixel circuit of the organic EL panel 11 and the unit circuit of the scanning line driving circuit 13 may be an N-channel type or a P-channel type. The sensing method of the touch panel 20 may be a mutual capacitance method or a self capacitance method. The configuration of the touch panel 20 may be any of an in-cell method, an on-cell method, and an out-cell method.
 有機ELパネル11の構成は、トップエミッション方式でも、ボトムエミッション方式でもよい。有機ELパネル11は、赤、緑、および、青のサブ画素を含むストライプ構成を有していてもよく、赤、緑、および、青のサブ画素を含むストライプ構成以外の構成を有していてもよく、赤、緑、および、青以外の色のサブ画素を含んでいてもよい。有機層形成プロセスでは、蒸着技術やインクジェット技術など任意の方式を用いてもよい。有機層形成プロセスでは、RGB塗り分け方式を用いてもよく、カラーフィルター方式を用いてもよい。 The configuration of the organic EL panel 11 may be a top emission type or a bottom emission type. The organic EL panel 11 may have a stripe configuration including red, green and blue sub-pixels, and has a configuration other than a stripe configuration including red, green and blue sub-pixels And may include sub-pixels of colors other than red, green and blue. In the organic layer formation process, any method such as a vapor deposition technique or an inkjet technique may be used. In the organic layer formation process, an RGB color separation method may be used, or a color filter method may be used.
 有機ELパネル11の走査線駆動回路は、有機ELパネル11の片側に配置されていてもよく、有機ELパネル11の両側に配置されていてもよい。後者の場合、有機ELパネル11の両側に配置された2個の走査線駆動回路は、走査線を両側から駆動してもよく、奇数番目の走査線と偶数番目の走査線を別々に駆動してもよい。走査線駆動回路は、有機ELパネル11上に画素回路17と共に形成されていてもよく、有機ELパネル11の外部に設けられていてもよい。 The scanning line drive circuit of the organic EL panel 11 may be disposed on one side of the organic EL panel 11 or may be disposed on both sides of the organic EL panel 11. In the latter case, two scanning line drive circuits arranged on both sides of the organic EL panel 11 may drive the scanning lines from both sides, and drive the odd-numbered scanning lines and the even-numbered scanning lines separately. May be The scanning line drive circuit may be formed on the organic EL panel 11 together with the pixel circuit 17 or may be provided outside the organic EL panel 11.
 10…有機EL表示装置
 11…有機ELパネル
 12…表示制御回路
 13…走査線駆動回路
 14…データ線駆動回路
 15…電源回路
 16…補正部
 17…画素回路
 18…電源配線
 19…上部電極
 20…タッチパネル
 21…層間絶縁膜
 30…タッチパネル駆動回路
 31…タッチ検出回路
 32…オペアンプ
 33、34…スイッチ
 35…容量
 41…単位回路
DESCRIPTION OF SYMBOLS 10 ... Organic electroluminescence display 11 ... Organic electroluminescent panel 12 ... Display control circuit 13 ... Scanning line drive circuit 14 ... Data line drive circuit 15 ... Power supply circuit 16 ... Correction | amendment part 17 ... Pixel circuit 18 ... Power supply wiring 19 ... Upper electrode 20 ... Touch panel 21 ... interlayer insulating film 30 ... touch panel drive circuit 31 ... touch detection circuit 32 ... operational amplifier 33, 34 ... switch 35 ... capacity 41 ... unit circuit

Claims (18)

  1.  それぞれが電気光学素子を有する複数の画素回路を含む表示パネルと、
     前記表示パネルの表面に設けられたタッチパネルと、
     前記表示パネルを駆動する表示パネル駆動回路と、
     前記タッチパネルを駆動するタッチパネル駆動回路とを備え、
     前記表示パネル駆動回路と前記タッチパネル駆動回路は、前記表示パネルへのデータ電圧の書き込みと前記タッチパネルからの信号の読み出しとを互い異なる期間で行うことを特徴とする、表示装置。
    A display panel including a plurality of pixel circuits each having an electro-optical element;
    A touch panel provided on the surface of the display panel;
    A display panel drive circuit for driving the display panel;
    A touch panel drive circuit for driving the touch panel;
    The display device, wherein the display panel drive circuit and the touch panel drive circuit perform writing of the data voltage to the display panel and reading of a signal from the touch panel in different periods.
  2.  前記タッチパネル駆動回路は、フレーム期間内に設けられた表示オフ期間において、前記タッチパネルからの信号の読み出しを行うことを特徴とする、請求項1に記載の表示装置。 The display device according to claim 1, wherein the touch panel drive circuit reads a signal from the touch panel in a display off period provided in a frame period.
  3.  前記表示パネル駆動回路は、前記表示オフ期間において、すべての前記画素回路に対して前記電気光学素子の発光を停止させる表示オフ電圧を書き込むことを特徴とする、請求項2に記載の表示装置。 3. The display device according to claim 2, wherein the display panel drive circuit writes a display off voltage for stopping light emission of the electro-optical element to all the pixel circuits in the display off period.
  4.  入力映像信号に対して、前記電気光学素子の発光期間の長さの差に起因する輝度の差を補償するための補正処理を行い、前記表示パネル駆動回路に対して補正後の映像信号を出力する補正部をさらに備えた、請求項3に記載の表示装置。 A correction process is performed on the input video signal to compensate for the difference in luminance due to the difference in the light emission period length of the electro-optical element, and the corrected video signal is output to the display panel drive circuit. The display device according to claim 3, further comprising a correction unit.
  5.  前記補正部は、前記電気光学素子の特性データを色ごとに記憶し、前記特性データを用いて前記補正処理を行うことを特徴とする、請求項4に記載の表示装置。 5. The display device according to claim 4, wherein the correction unit stores the characteristic data of the electro-optical element for each color, and performs the correction process using the characteristic data.
  6.  前記表示パネルは、複数の走査線と複数のデータ線とをさらに含み、
     前記表示パネル駆動回路は、前記表示オフ期間において、すべての前記走査線に選択電圧を印加し、すべての前記データ線に前記表示オフ電圧を印加することを特徴とする、請求項3に記載の表示装置。
    The display panel further includes a plurality of scan lines and a plurality of data lines,
    4. The display panel drive circuit according to claim 3, wherein a selection voltage is applied to all the scanning lines and the display off voltage is applied to all the data lines in the display off period. Display device.
  7.  前記表示パネルは、前記複数の画素回路に対応する共通電極をさらに含み、
     前記タッチパネルは、ドライブ線を含み、
     前記共通電極には、前記表示オフ期間において前記ドライブ線に印加される基準電圧と同じレベルの電圧が印加されることを特徴とする、請求項3に記載の表示装置。
    The display panel further includes a common electrode corresponding to the plurality of pixel circuits,
    The touch panel includes a drive line,
    The display device according to claim 3, wherein a voltage of the same level as a reference voltage applied to the drive line in the display off period is applied to the common electrode.
  8.  前記電気光学素子は、有機発光ダイオードであることを特徴とする、請求項1~7のいずれかに記載の表示装置。 The display device according to any one of claims 1 to 7, wherein the electro-optical element is an organic light emitting diode.
  9.  前記電気光学素子は、無機発光ダイオードおよび量子ドット発光ダイオードのいずれかであることを特徴とする、請求項1~7のいずれかに記載の表示装置。 The display device according to any one of claims 1 to 7, wherein the electro-optical element is any of an inorganic light emitting diode and a quantum dot light emitting diode.
  10.  それぞれが電気光学素子を有する複数の画素回路を含む表示パネルと、前記表示パネルの表面に設けられたタッチパネルとを有する表示装置の駆動方法であって、
     前記表示パネルを駆動するステップと、
     前記タッチパネルを駆動するステップとを備え、
     前記表示パネルを駆動するステップと前記タッチパネルを駆動するステップは、前記表示パネルへのデータ電圧の書き込みと前記タッチパネルからの信号の読み出しとを互い異なる期間で行うことを特徴とする、表示装置の駆動方法。
    A method of driving a display device, comprising: a display panel including a plurality of pixel circuits each having an electro-optical element; and a touch panel provided on the surface of the display panel,
    Driving the display panel;
    Driving the touch panel;
    Driving the display device is characterized in that the step of driving the display panel and the step of driving the touch panel perform writing of the data voltage to the display panel and reading of a signal from the touch panel in different periods. Method.
  11.  前記タッチパネルを駆動するステップは、フレーム期間内に設けられた表示オフ期間において、前記タッチパネルからの信号の読み出しを行うことを特徴とする、請求項10に記載の表示装置の駆動方法。 The method of driving a display device according to claim 10, wherein the step of driving the touch panel reads out a signal from the touch panel in a display off period provided in a frame period.
  12.  前記表示パネルを駆動するステップは、前記表示オフ期間において、すべての前記画素回路に対して前記電気光学素子の発光を停止させる表示オフ電圧を書き込むことを特徴とする、請求項11に記載の表示装置の駆動方法。 12. The display according to claim 11, wherein the step of driving the display panel writes a display off voltage for stopping light emission of the electro-optical element to all the pixel circuits in the display off period. How to drive the device.
  13.  入力映像信号に対して、前記電気光学素子の発光期間の長さの差に起因する輝度の差を補償するための補正処理を行い、前記表示パネルを駆動するステップに対して補正後の映像信号を出力するステップをさらに備えた、請求項12に記載の表示装置の駆動方法。 A correction process is performed on the input video signal to compensate for the difference in luminance due to the difference in the length of the light emission period of the electro-optical element, and the corrected video signal for the step of driving the display panel The method of driving the display device according to claim 12, further comprising the step of outputting.
  14.  前記補正処理を行うステップは、前記電気光学素子の特性データを色ごとに記憶し、前記特性データを用いて前記補正処理を行うことを特徴とする、請求項13に記載の表示装置の駆動方法。 The method according to claim 13, wherein in the step of performing the correction process, characteristic data of the electro-optical element is stored for each color, and the correction process is performed using the characteristic data. .
  15.  前記表示パネルは、複数の走査線と複数のデータ線とをさらに含み、
     前記表示パネルを駆動するステップは、前記表示オフ期間において、すべての前記走査線に選択電圧を印加し、すべての前記データ線に前記表示オフ電圧を印加することを特徴とする、請求項12に記載の表示装置の駆動方法。
    The display panel further includes a plurality of scan lines and a plurality of data lines,
    13. The method according to claim 12, wherein driving the display panel applies a selection voltage to all the scanning lines and applies the display off voltage to all the data lines in the display off period. And a driving method of the display device described.
  16.  前記表示パネルは、前記複数の画素回路に対応する共通電極をさらに含み、
     前記タッチパネルは、ドライブ線を含み、
     前記共通電極には、前記表示オフ期間において前記ドライブ線に印加される基準電圧と同じレベルの電圧が印加されることを特徴とする、請求項12に記載の表示装置の駆動方法。
    The display panel further includes a common electrode corresponding to the plurality of pixel circuits,
    The touch panel includes a drive line,
    The method according to claim 12, wherein a voltage of the same level as the reference voltage applied to the drive line in the display off period is applied to the common electrode.
  17.  前記電気光学素子は、有機発光ダイオードであることを特徴とする、請求項10~16のいずれかに記載の表示装置の駆動方法。 The display device driving method according to any one of claims 10 to 16, wherein the electro-optical element is an organic light emitting diode.
  18.  前記電気光学素子は、無機発光ダイオードおよび量子ドット発光ダイオードのいずれかであることを特徴とする、請求項10~16のいずれかに記載の表示装置の駆動方法。 The display device driving method according to any one of claims 10 to 16, wherein the electro-optical element is any of an inorganic light emitting diode and a quantum dot light emitting diode.
PCT/JP2017/034196 2017-09-22 2017-09-22 Display device and method of driving same WO2019058491A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/034196 WO2019058491A1 (en) 2017-09-22 2017-09-22 Display device and method of driving same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/034196 WO2019058491A1 (en) 2017-09-22 2017-09-22 Display device and method of driving same

Publications (1)

Publication Number Publication Date
WO2019058491A1 true WO2019058491A1 (en) 2019-03-28

Family

ID=65809913

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/034196 WO2019058491A1 (en) 2017-09-22 2017-09-22 Display device and method of driving same

Country Status (1)

Country Link
WO (1) WO2019058491A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277257A (en) * 1999-03-23 2000-10-06 Casio Comput Co Ltd Organic electroluminescent device and organic electroluminescent display device
JP2008066366A (en) * 2006-09-05 2008-03-21 Konica Minolta Holdings Inc Backlight for field sequential driven lcd using organic el device
WO2016181524A1 (en) * 2015-05-13 2016-11-17 凸版印刷株式会社 Liquid crystal display device
JP2017091224A (en) * 2015-11-10 2017-05-25 株式会社ジャパンディスプレイ Display device with touch detection function
JP2017162031A (en) * 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ Display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277257A (en) * 1999-03-23 2000-10-06 Casio Comput Co Ltd Organic electroluminescent device and organic electroluminescent display device
JP2008066366A (en) * 2006-09-05 2008-03-21 Konica Minolta Holdings Inc Backlight for field sequential driven lcd using organic el device
WO2016181524A1 (en) * 2015-05-13 2016-11-17 凸版印刷株式会社 Liquid crystal display device
JP2017091224A (en) * 2015-11-10 2017-05-25 株式会社ジャパンディスプレイ Display device with touch detection function
JP2017162031A (en) * 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ Display device

Similar Documents

Publication Publication Date Title
US10170042B2 (en) Display device having shared column lines
KR102091485B1 (en) Organic light emitting display device and method for driving thereof
US8854343B2 (en) Display device and method for driving the same
US9406260B2 (en) Display device and driving method thereof
US10614757B2 (en) Flexible display device and method for detecting bending state thereof
CN108154834B (en) Electroluminescent display panel and cross-voltage detection method of light emitting device
US11238793B2 (en) Pixel compensation method and system, display device
JPWO2008108024A1 (en) Display device and driving method thereof
KR20140080728A (en) Organic light emitting diode display device and driving method the same
US8294700B2 (en) Display device
US10234991B2 (en) Display device
KR20160007876A (en) Display device
JP4855652B2 (en) Display device
US11562707B2 (en) Liquid crystal display device configured for speeding up gate drive of pixel transistors
KR102244932B1 (en) Organic light emitting display device and method for driving thereof
US7489293B2 (en) Pixel circuit driving method, pixel circuit, electro-optical device, and electronic apparatus
JP2008083117A (en) Display device
KR102369672B1 (en) Display Device Having Touch Sensor
JP7402926B2 (en) Pixel circuit and display device including it
WO2019058491A1 (en) Display device and method of driving same
JP5127499B2 (en) Driving method of active matrix display device
KR102660305B1 (en) Display device
WO2022246790A1 (en) Method for detecting display panel and display panel
JP2006285269A (en) Driving method of active matrix type display device
KR20210074065A (en) Display device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17926058

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17926058

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP