WO2018235396A1 - 送信装置、受信装置、送信方法及び受信方法 - Google Patents

送信装置、受信装置、送信方法及び受信方法 Download PDF

Info

Publication number
WO2018235396A1
WO2018235396A1 PCT/JP2018/015017 JP2018015017W WO2018235396A1 WO 2018235396 A1 WO2018235396 A1 WO 2018235396A1 JP 2018015017 W JP2018015017 W JP 2018015017W WO 2018235396 A1 WO2018235396 A1 WO 2018235396A1
Authority
WO
WIPO (PCT)
Prior art keywords
codeword
interleaver
data
circuit
codewords
Prior art date
Application number
PCT/JP2018/015017
Other languages
English (en)
French (fr)
Inventor
裕幸 本塚
坂本　剛憲
Original Assignee
パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ filed Critical パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ
Priority to CN201880030039.4A priority Critical patent/CN110603796B/zh
Priority to US16/613,838 priority patent/US11184031B2/en
Priority to EP18821011.6A priority patent/EP3644568B1/en
Publication of WO2018235396A1 publication Critical patent/WO2018235396A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H03M13/2764—Circuits therefore
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/0413—MIMO systems
    • H04B7/0456—Selection of precoding matrices or codebooks, e.g. using matrices antenna weighting
    • H04B7/0482—Adaptive codebooks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure
    • H04L27/2605—Symbol extensions, e.g. Zero Tail, Unique Word [UW]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H04L27/2627—Modulators
    • H04L27/2634—Inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators in combination with other circuits for modulation
    • H04L27/2636—Inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators in combination with other circuits for modulation with FFT or DFT modulators, e.g. standard single-carrier frequency-division multiple access [SC-FDMA] transmitter or DFT spread orthogonal frequency division multiplexing [DFT-SOFDM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/0001—Arrangements for dividing the transmission path
    • H04L5/0003—Two-dimensional division
    • H04L5/0005—Time-frequency
    • H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT

Definitions

  • the present disclosure relates to a communication apparatus and a communication method.
  • IEEE 802.11 is one of wireless LAN related standards, among which there are, for example, the IEEE 802.11 ad standard, the IEEE 802.11 ay standard (hereinafter referred to as "11 ad standard", “11 ay standard” (for example, non-patent) See documents 1-3).
  • interleaving is applied to rearrange the data symbols in the OFDM symbols. By interleaving, the data symbols included in the codeword are distributed over a wide frequency range, and the communication quality in the frequency selective channel is improved.
  • OFDM Orthogonal Frequency Division Multiplexing
  • One aspect of the present disclosure is a simple configuration that can perform interleaving such that codewords fragmented into a plurality of OFDM symbols are arranged in a wide frequency region, and improve communication quality in a frequency selective channel Contributing to provision of a transmitting device, a receiving device, a transmitting method, and a receiving method that can be
  • a transmission apparatus includes: an interleaver circuit that interleaves first to N-th code words; and an OFDM modulation circuit that converts the interleaved first to N-th code words into OFDM signals.
  • a transmitter circuit for transmitting the OFDM signal wherein the number of data symbols contained in the first code word is smaller than the number of data symbols contained in the second code word, and the interleaver circuit The first code word to the N-th code word are written in ascending order, and reading is started from the second code word.
  • a receiving apparatus including: a receiving circuit for receiving an OFDM signal including first to Nth codewords interleaved in the transmitting apparatus; and the first to Nth interleaved signals from the OFDM signal.
  • a deinterleaver circuit deinterleaves the interleaved first to N-th codewords, and the number of data symbols included in the first codeword is The interleaved first to N-th codewords are smaller than the number of data symbols included in the second codeword, and the interleaved first to N-th codewords are transmitted from the first codeword to the N-th codeword in the interleaver circuit of the transmitter. Codewords are written in ascending order, and a read is generated from the second codeword.
  • a transmission method interleaves first to N-th codewords, converts the interleaved first to N-th codewords into an OFDM signal, and transmits the OFDM signal,
  • the number of data symbols included in the first code word is less than the number of data symbols included in the second code word, and the first code word to the Nth code word are written in ascending order; Reading is started from the codeword of.
  • a receiving method receives an OFDM signal including first to N-th codewords interleaved in a transmitting apparatus, and from the OFDM signal, the interleaved first to N-th codewords To extract the interleaved first to N-th codewords, and the number of data symbols included in the first codeword is smaller than the number of data symbols included in the second codeword.
  • the interleaved first to N-th codewords are written in ascending order from the first codeword to the N-th codeword in the interleaver circuit of the transmitter, and the second codeword is Readout is initiated and generated.
  • interleaving in a simple configuration, interleaving can be performed such that codewords fragmented into a plurality of OFDMs are arranged in a wide frequency region, and communication quality in a frequency selective channel can be increased. It can be improved.
  • FIG. 5 is a diagram showing another operation example of the interleaver according to Embodiment 1.
  • Flow chart showing the procedure of interleaving according to the first embodiment Flow chart showing the procedure of interleaving according to the first embodiment
  • Flow chart showing the procedure of interleaving according to the first embodiment Flow chart showing the procedure of interleaving according to the first embodiment
  • FIG. 2 is a diagram showing the relationship between a two-dimensional array of interleaving and codewords in OFDM symbol 0 according to Embodiment 1.
  • FIG. 6 shows a distribution of data symbols of each codeword in OFDM symbol 0 according to Embodiment 1.
  • FIG. 2 is a diagram showing a relationship between a two-dimensional array of interleaving and a codeword in OFDM symbol 1 according to Embodiment 1.
  • FIG. 6 shows a distribution of data symbols of each codeword in OFDM symbol 1 according to Embodiment 1.
  • FIG. 2 is a diagram showing the relationship between a two-dimensional array of interleaving and a codeword in OFDM symbol 2 according to Embodiment 1.
  • FIG. 6 shows a distribution of data symbols of each codeword in OFDM symbol 2 according to Embodiment 1.
  • Flow chart showing another procedure of interleaving according to the first embodiment Flow chart showing another procedure of interleaving according to the first embodiment
  • Flow chart showing another procedure of interleaving according to the first embodiment Flow chart showing another procedure of interleaving according to the first embodiment
  • FIG. 6 shows a distribution of data symbols of each codeword in OFDM symbol 1 according to Embodiment 1.
  • FIG. 6 shows a distribution of data symbols of each codeword in OFDM symbol 2 according to Embodiment 1.
  • FIG. 6 shows a distribution of data symbols of each codeword in OFDM symbol 2 according to Embodiment 1.
  • FIG. 6 is a diagram showing an example of correspondence between data subcarrier order and subcarrier number according to the first embodiment.
  • FIG. 6 shows a distribution of data symbols of each codeword in OFDM symbol 0 according to Embodiment 1.
  • FIG. 6 shows a distribution of data symbols of each codeword in OFDM symbol 1 according to Embodiment 1.
  • FIG. 6 shows a distribution of data symbols of each codeword in OFDM symbol 0 according to Embodiment 1.
  • FIG. 6 shows a distribution of data symbols of each codeword in OFDM symbol 1 according to Embodiment 1.
  • FIG. 6 is a diagram showing an example of operation of a row counter and a column counter according to Embodiment 2;
  • LDPC low density parity check
  • the number of bits included in an OFDM symbol and the number of LDPC-coded bits do not have a multiple or divisor relationship. For this reason, codewords may be divided and included in different OFDM symbols, and performance (communication quality) may be degraded depending on the interleaving method.
  • an LDPC encoded bit is used to reduce the calculation amount of encoding and decoding.
  • the number is small (codeword size is small). Therefore, in the 11ay standard, small sized codewords are divided, and the problem of performance degradation due to the inability to distribute the codewords in a wide range in a band is likely to occur.
  • the bandwidth is small such as 100 MHz, and the codeword size is large such as 6144 bits.
  • codeword data can be dispersed in a sufficiently wide range in the band.
  • rate matching punctcturing
  • codeword sizes are adapted to OFDM symbol sizes, or codewords are dispersed, so 11ay as described above
  • Puncturing since puncturing (discarding at the transmitter side) performs encoding and decoding even on bits that are not transmitted, the circuit size and power consumption increase.
  • the codeword size is a divisor of the number of bits that can be included in the OFDM symbol, no segmentation of the codeword occurs.
  • FIG. 1 is a diagram showing an example of the configuration of a communication apparatus.
  • the communication apparatus 100 includes a MAC (Medium Access Control) control circuit 101, an FEC (Forward Error Correction) encoding circuit 102, a modulation circuit 103, an interleaver 104, an OFDM modulation circuit 105, a transmission RF circuit 106, a transmission antenna array 107, and reception.
  • MAC Medium Access Control
  • FEC Forward Error Correction
  • the antenna array 111, the reception RF circuit 112, the synchronization circuit 113, the DFT (Discrete Fourier Transform, discrete Fourier transform) circuit 114, the equalization circuit 115, the deinterleaver 116, the demodulation circuit 117, the FEC decoding circuit 118, and the channel estimation circuit 119 Is included.
  • the MAC control circuit 101, the FEC encoding circuit 102, the modulation circuit 103, the interleaver 104, the OFDM modulation circuit 105, the transmission RF circuit 106, and the transmission antenna array 107 for example, constitute a transmission apparatus.
  • the reception antenna array 111, the reception RF circuit 112, the synchronization circuit 113, the DFT circuit 114, the equalization circuit 115, the deinterleaver 116, the demodulation circuit 117, the FEC decoding circuit 118, and the channel estimation circuit 119 constitute, for example, a receiver. .
  • the MAC control circuit 101 generates transmission data based on data input from an application processor (not shown) and inputs the transmission data to the FEC encoding circuit 102. Also, the MAC control circuit 101 determines transmission parameters (for example, a radio channel to be used, transmission data size, number of channel bondings, LDPC encoding method, antenna directivity, etc.), and based on the determined transmission parameters, FEC code
  • the control circuit 102 controls the modulation circuit 102, the modulation circuit 103, the interleaver 104, the OFDM modulation circuit 105, the transmission RF circuit 106, and the transmission antenna array 107 (not shown).
  • the MAC control circuit 101 determines reception parameters (for example, a radio channel to be used, the number of channel bondings, reception power threshold, antenna directivity, etc.), and based on the determined reception parameters, the reception antenna array 111, reception RF
  • the circuit 112, the synchronization circuit 113, the DFT circuit 114, the equalization circuit 115, the deinterleaver 116, the demodulation circuit 117, the FEC decoding circuit 118, and the channel estimation circuit 119 are controlled (not shown).
  • the MAC control circuit 101 receives the received data from the FEC decoding circuit 118 and outputs the received data to an application processor (not shown).
  • the FEC encoding circuit 102 performs addition of an error detection code, bit scrambling and error correction encoding on transmission data.
  • an error detection code a cyclic redundancy check (CRC) code is used.
  • bit scrambling the FEC encoding circuit 102 generates, for example, a pseudo random sequence, an M sequence, or a Gold sequence, and performs XOR (exclusive OR) on transmission data.
  • XOR exclusive OR
  • an LDPC code, a turbo code, or a Reed Solomon code is used as an example.
  • the modulation circuit 103 modulates data (bit sequence) output from the FEC encoding circuit 102 into data symbols.
  • a modulation method for example, BPSK (Binary Phase Shift Keying), QPSK (Quadrature Phase Shift Keying), SQPSK (Spread QPSK), 16 QAM (16 values Quadrature Amplitude Modulation), 64 QAM (64 values QAM), 64 NUC (64 values Non-) Uniform Constellation) is used.
  • the interleaver 104 rearranges the order of data symbols according to a certain rule in a block of data symbols (such as a codeword) including a plurality of data symbols. Details of the interleaver 104 will be described later.
  • the OFDM modulation circuit 105 converts the codewords interleaved in the interleaver 104 into an OFDM signal. Specifically, the OFDM modulation circuit 105 inserts a pilot symbol into the block of rearranged data symbols output from the interleaver 104, and transmits a frequency (referred to as a subcarrier) at which each data symbol and pilot symbol are transmitted. Each data symbol and pilot symbol are allocated to subcarriers (referred to as subcarrier mapping), IDFT (Inverse Discrete Fourier Transform) is performed to generate a time domain signal sequence (referred to as OFDM symbol).
  • OFDM symbol Time Domain Signal sequence
  • the OFDM modulation circuit 105 copies data in the second half of the OFDM symbol and adds it in front of the OFDM symbol (referred to as CP (Cyclic Prefix) addition). Also, the OFDM modulation circuit 105 performs amplitude adjustment and filter application (referred to as a window function) near the beginning and end of the CP symbol added OFDM symbol. In addition, CP may be called GI (Guard Interval).
  • Communication apparatus 100 includes a preamble generation circuit (not shown) that generates a time domain signal sequence related to a preamble, a header, and a beamforming training sequence, in addition to the time domain signal sequence generated by OFDM modulation circuit 105, a header signal generation circuit A beam forming training sequence signal generation circuit (not shown) may be provided (not shown).
  • the preamble, the header, and the beamforming training sequence may be input to the OFDM modulation circuit 105 in the same manner as the data symbol block, and may be subjected to subcarrier mapping and IDFT to generate an OFDM symbol.
  • the communication apparatus 100 combines a time domain signal sequence generated by the OFDM modulation circuit 105, a preamble, a header, and a time domain signal sequence related to a beamforming training sequence to generate a PHY frame (not shown). ) May be provided downstream of the OFDM modulation circuit 105.
  • the transmission RF circuit 106 converts a time domain signal sequence output by the OFDM modulation circuit 105 and the PHY frame generation circuit (not shown) into an analog signal using a D / A converter, and converts it into a wireless domain signal (for example, 60 GHz band signal) It modulates (called up conversion) and amplifies power.
  • the transmission antenna array 107 includes one or more antenna elements, and transmits a signal output from the transmission RF circuit 106 as a wireless signal.
  • the transmit antenna array 107 is, as an example, a phased array antenna.
  • the receiving antenna array 111 includes one or more antenna elements and receives a wireless signal.
  • the receiving antenna array 111 is, as an example, a phased array antenna.
  • the receive RF circuit 112 amplifies the wireless signal received by the receive antenna array 111 (AGC, Automatic Gain Control, automatic gain adjustment is performed), and demodulates the wireless domain signal to a baseband signal (referred to as down conversion). , Convert to a digital signal using an A / D converter, and input to the synchronization circuit 113.
  • AGC Automatic Gain Control, automatic gain adjustment is performed
  • the synchronization circuit 113 performs preamble signal detection, symbol timing detection, and carrier frequency offset correction on the signal output from the reception RF circuit 112.
  • the DFT circuit 114 extracts a plurality of interleaved codewords from the OFDM symbol (OFDM signal). Specifically, the DFT circuit 114 removes a CP from the signal output from the synchronization circuit 113, and extracts received OFDM symbol data. Also, the DFT circuit 114 performs DFT on the received OFDM symbol data and converts it into a frequency domain received signal.
  • Equalization circuit 115 uses the reception pilot symbol signal included in the frequency domain reception signal and channel information (referred to as a channel estimation matrix) output from channel estimation circuit 119 (described later) to perform reception included in the frequency domain reception signal.
  • channel estimation circuit 119 channel estimation circuit 119 (described later) to perform reception included in the frequency domain reception signal.
  • the frequency characteristics of the data subcarrier signal are corrected.
  • the equalization circuit 115 may perform reception diversity combining, maximum ratio combining, and MIMO (Multi-Input Multi-Output) signal separation processing.
  • MIMO Multi-Input Multi-Output
  • the equalization circuit 115 may be, for example, a Zero-Forcing method, a Minimum Mean Square Error (MMSE) method, a Maximum Likelihood Detection (MLD) method, a Maximum Ratio Combining (MRC) method, or an MMSE Interference Rejection combining (MMC) method. ) Method may be used.
  • MMSE Minimum Mean Square Error
  • MLD Maximum Likelihood Detection
  • MRC Maximum Ratio Combining
  • MMC MMSE Interference Rejection combining
  • the deinterleaver 116 rearranges (deinterleaves) the frequency-corrected reception data subcarrier signals output from the equalization circuit 115.
  • a reordering rule used by the deinterleaver 116 a rule opposite to the reordering rule used by the interleaver 104 may be used.
  • the deinterleaver 116 may perform processing to rearrange the data symbols rearranged by the interleaver 104 in the original order. Details of the deinterleaver 116 will be described later.
  • the demodulation circuit 117 demodulates modulated signals of BPSK, QPSK, SQPSK, 16 QAM, 64 QAM, 64 NUC, for example, and converts them into a bit data sequence.
  • the FEC decoding circuit 118 performs error correction decoding (as an example, using an LDPC decoder and a turbo decoder) and descrambling (descrambling) processing on the bit data sequence.
  • the FEC decoding circuit 118 performs error correction decoding and descrambling, and outputs the obtained data to the MAC control circuit 101.
  • the channel estimation circuit 119 calculates a channel estimation matrix using the received preamble signal and pilot subcarrier signal.
  • Communication device 100 may include a header receiving circuit (not shown) that receives a header signal and performs equalization, demodulation, and FEC decoding.
  • the interleaver 104 rearranges data symbols as follows. First, the interleaver 104 arranges the first data symbol of the first code word (referred to as code word 1 and so on) on the first subcarrier (for example, the data subcarrier with the lowest frequency). Next, the interleaver 104 transmits the first data symbol of the second code word (referred to as code word 2. The same applies hereinafter) to the second subcarrier (for example, the data subcarrier whose frequency is lower than that of the first subcarrier). Place in the carrier).
  • code word 1 the first code word
  • code word 2 for example, the data subcarrier whose frequency is lower than that of the first subcarrier.
  • Equation 1 the first term “mod” represents a remainder operation, and the second term is a floor function (the second term in Equation 1 can also be described as a floor function: floor (x), and does not exceed x. Find the largest integer).
  • FIG. 2 describes the case where the number of data subcarriers (N SD ) is twice the number of data symbols per code word (L CW / N CBPS ), as in FIG. If the number (N SD ) is a multiple of the number of data symbols per codeword (L CW / N CBPS ), interleaver 104 assigns data symbol d (idx (k)) to subcarrier number k. . idx (k) is calculated by Equation 2.
  • Expression 2 is expressed as Expression 3 using variables N x and N y .
  • the variables N x and N y are determined by Equations 4 and 5.
  • the interleaver 104 may hold the order of data symbols in the data symbol group before and after the interleaving process. Further, the interleaver 104 may rearrange the order of data symbols in the data symbol group according to a certain rule before and after the interleaving process.
  • interleaver 104 When interleaver 104 processes N S symbols each, interleaver 104 arranges data symbol d (id x (k)) at subcarrier number k. idx (k) is calculated by Equation 6, Equation 7, Equation 8, and Equation 9.
  • Equation 7 Differences between Equation 7 and Equation 3, the value of N y used in Equation 7, compared to N y used in Equation 3, which is one of the N S min (see Equation 9).
  • the interleaver 104 may transfer (for example, write to a memory) the N S data symbols together. Further, in the case of using Equation 6, the interleaver 104 may calculate one interleave address for every N S data symbols. Further, in the case of using the equation 6, since the values of N x and N y are small, the calculation of the equation 6 becomes easy, so that the circuit scale can be reduced and the processing speed (throughput) of the circuit can be increased.
  • Equation 6 may be expressed as equation 10 using variables i and j.
  • Equation 11 represents the relationship between i, j and k.
  • FIG. 3 shows another example illustrating the operation of interleaver 104.
  • the LDPC codeword size (denoted as L CW ) is 672 bits
  • the modulation scheme is 16 QAM
  • the number of bits per symbol ( denoted as N CBPS ) is 4
  • the number of data subcarriers (denoted as N SD ) is 728 subcarrier
  • the processing unit (N S) is 8 symbols.
  • CW represents a code word (Code Word).
  • the N S data symbols are referred to as a "data symbol group", and the N S subcarriers are referred to as a "subcarrier group”.
  • the number of data subcarriers is not a multiple of the number of symbols per codeword.
  • the interleaver 104 calculates N x using Equation 12 instead of Equation 8.
  • Equation 12 represents a ceiling function (the right side of Equation 12 may be expressed as a ceiling function: ceiling (x), and a minimum integer greater than or equal to x is obtained).
  • N x is an integer even if N SD can not be divided by L CW / N CBPS .
  • FIG. 4A, FIG. 4B, and FIG. 4C are examples of the flowchart which shows the procedure which the interleaver 104 performs interleaving which concerns on this Embodiment.
  • the interleaving procedure is schematically described using a two-dimensional array (described later).
  • FIG. 4A is a method that directly embodies the procedure using a two-dimensional array.
  • FIG. 4B is a modified method of FIG. 4A, and is a method suitable to be embodied using a one-dimensional memory (for example, a RAM) instead of a two-dimensional array.
  • FIG. 4C is a method of calculating the interleaving address in FIG. 4B in advance to reduce the circuit size.
  • FIG. 4A is a flowchart showing a procedure of an operation in which the interleaver 104 performs interleaving using N x and N y calculated using Equation 12 and Equation 9.
  • 5A and 5B schematically illustrate the operation of the interleaver 104 of FIG. 4A.
  • d (k) represents the k-th data symbol group (k is an integer of 0 or more and L SD / N S -1 or less).
  • the h-th data symbol is represented as c (h) (h is an integer from 0 to N SD -1)
  • the sequence of data symbols represented by d (k) is ⁇ c (k ⁇ N S ), c (k ⁇ N S +1) , c (k ⁇ N S +2), ..., c (k ⁇ N S + N S -2), c (k ⁇ N S + N S -1) ⁇ including.
  • the interleaver 104 calculates (determines) the values of N x and N y using Equation 12 and Equation 9.
  • 5A and 5B illustrate the operation of the interleaver 104 of FIG. 4A using a two-dimensional array of N x rows N y columns. Therefore, N x is called “the number of rows” of the two-dimensional array, and N y is “the number of columns” of the two-dimensional array.
  • the interleaver 104 may implement a two dimensional array using a memory or register array. That is, the interleaver 104 has a memory size of N x ⁇ N y .
  • step S1002 the interleaver 104 writes data symbol groups d (k) in the row direction of the two-dimensional array (see FIG. 5A).
  • Interleaver 104 writes the N y data symbol group d (0) d a (N y -1) the line number 0 in the two-dimensional array, N y data symbols group d (N y) from d ( Write 2N y -1) to row number 1 of the two-dimensional array.
  • interleaver 104 performs writing to each row, and row number N x -1 (last row. Row number 4 in FIG. 5A) has N y or less data symbol groups d ((N x -1). Write d (N SD / N S -1) from x N y ).
  • step S1003 the interleaver 104 writes dummy data to the remaining elements of the last row.
  • a negative minimum value may be used as dummy data, such as 1000_0000 (-128 in decimal number).
  • the interleaver 104 may leave the remaining elements in the last row empty instead of writing the dummy data.
  • step S1004 the interleaver 104 discards the dummy data and reads out the data symbol group d (k) in the column direction of the two-dimensional array.
  • the sequence of data symbol groups read by interleaver 104 is, for example, ⁇ d (0), d (21), d (42), d (63), d (84), d (1), d (22), d (43), d (64), d (85), d (2), ..., d (81), d (19), d (40), d (61), d (82), d (20), d (41), d (62), d (83) ⁇ .
  • FIG. 4B is a flowchart showing another procedure in which the interleaver 104 performs interleaving in FIG. FIG. 4B uses a different procedure than FIG. 4A, but similar data symbol sequences are output.
  • FIG. 4B the same operations as in FIG. 4A are denoted by the same reference numerals.
  • step S1001 of FIG. 4B the interleaver 104 calculates (determines) the number N x of rows and the number N y of columns using equations 12 and 9 as in step S1001 of FIG. 4A.
  • step S1101 the interleaver 104 calculates a block interleave address idx0 (i) (i is an integer of 0 or more and N x ⁇ N y ⁇ 1 or less) using Expression 13A.
  • Formula 13A is a formula similar to Formula 7, but the range of the value of index i is different, and is 0 or more and N x ⁇ N y -1 or less instead of 0 or more and N SD / N S -1 or less .
  • step S1103 the interleaver 104 writes the data symbol group d (k) to a memory (not shown) using the ascending address. Interleaver 104 writes data symbol group d (k) to address k in memory.
  • step S1104 the interleaver 104 reads a data symbol group from the memory using the interleave address idx1 (k) generated in step S1102. For example, the interleaver 104 sets the read address to the value of idx1 (0), reads the data symbol group from the memory, and sets it as the head data of the subcarrier group. That is, the data symbol group (d (idx1 (k)) stored at the address idx1 (k) in the memory is arranged at the position of the subcarrier group number k.
  • the sequence of data symbol groups read by interleaver 104 is, by way of example, ⁇ d (idx1 (0)), d (idx1 (1)), d (idx1 (2)),. id x 1 (k), ..., d (id x 1 (N SD / N S- 2)), d (id x 1 (N SD / N S -1)) ⁇ .
  • FIG. 4C is a flowchart showing another procedure in which the interleaver 104 interleaves in FIG. FIG. 4C uses a different procedure than FIGS. 4A and 4B, but similar data symbol sequences are output.
  • FIG. 4C the same operations as in FIG. 4B are denoted by the same reference numerals.
  • step S1202 the interleaver 104 calculates an interleave address idx1 (k) from the number of data subcarriers N SD and the code word size L CW .
  • the interleaver 104 may calculate the interleave address idx1 (k) using the same procedure as steps S1001 to S1102 in FIG. 4B.
  • the interleaver 104 may calculate the interleave address idx 1 (k) in advance for each combination of the number of data subcarriers N SD and the code word size L CW and store it as a table (“address table”). Call).
  • the address table may be stored in a read only memory (ROM), a random access memory (RAM), a register or the like.
  • FIG. 5C is a table showing an example of the address table.
  • the address table of FIG. 5C is used when the number of data symbol groups N SD / N S is 91 and the codeword size L CW is 672.
  • the value of idx1 (k) is 0 when the value of k is 0, and the value of idx1 (k) is 21 when the value of k is 1.
  • steps S1103 and S1104 are the same as in FIG. 4B.
  • the sequence of data symbol groups read by interleaver 104 is, for example, ⁇ d (idx1 (0)), d (idx1 (1)), d (idx1 (2)),. It becomes like idx1 (N SD / N S -2), d (id x1 (N SD / N S -1)) ⁇ .
  • the sequence of data symbol groups read by interleaver 104 is, for example, ⁇ d (0), d (21), d (42), ..., d (62), d (83)) ⁇ . That is, it is similar to the series of data symbol groups obtained by the procedure of FIG. 4A.
  • FIG. 6A shows the two-dimensional arrangement (write and read) and codeword (CW) of FIGS. 5A and 5B in the case of interleaving the data symbol groups corresponding to OFDM symbol number 0 (OFDM symbol 0) of FIG.
  • FIG. 6A shows the two-dimensional arrangement (write and read) and codeword (CW) of FIGS. 5A and 5B in the case of interleaving the data symbol groups corresponding to OFDM symbol number 0 (OFDM symbol 0) of FIG.
  • data symbol groups of codeword 1 are arranged in the 0th row of the two-dimensional array.
  • a data symbol group of codeword j + 1 (j is an integer of 0 or more and N x -1 or less) is arranged at row number j of the two-dimensional array.
  • data symbol groups may not be arranged in the entire row.
  • the data symbol group of a part of codeword N x (codeword 5 (CW5) in FIG. 6A) is included in the last row of OFDM symbol 0, and the remaining data symbol groups of codeword 5 (CW5) are It may be included in the top row of OFDM symbol 1.
  • the data arrangement method in OFDM symbol 1 will be described later (see FIG. 7A).
  • the interleaver 104 reads data in the column direction (FIG. 5B, step S1004 in FIG. 4A, step in FIG. 4B, FIG. 4C). Two consecutive data symbol groups are data symbol groups included in different codewords (see S1104).
  • the data symbol group of codeword 1 has a rank (k) of 0, 5, 10, 15, 20, 25, 30, 35, 39 after read. 43, 47, 51, 55, 59, 63, 67, 71, 75, 79, 83, 87.
  • FIG. 6B is a diagram showing a distribution of data symbols of each codeword in the frequency domain of OFDM symbol number 0 (OFDM symbol 0).
  • interleaver 104 distributes data symbols of codeword 1, codeword 2, codeword 3, codeword 4 from low frequency data subcarriers to high frequency data subcarriers widely. It can be arranged.
  • the interleaver 104 can distribute data symbol groups included in each codeword widely from data subcarriers of low frequency to data subcarriers of high frequency.
  • the interleaver 104 can distribute data symbol groups included in each codeword widely from data subcarriers of low frequency to data subcarriers of high frequency.
  • FIG. 7A shows the two-dimensional array (write and read) of FIGS. 5A and 5B and the codeword (in the case of interleaving the data symbol group corresponding to OFDM symbol No. 1 (OFDM symbol 1) of FIG. (CW) is a diagram showing the relationship.
  • interleaver 104 arranges the remaining data symbol groups not included in OFDM symbol 0 in code word 5 (CW 5) in row number 0. If the data symbol group of CW5 arranged in row number 0 is smaller than the size of row number 0 (number of columns N y ), interleaver 104 selects the remaining elements of row number 0 (d (14) to d in FIG. 7A). In (20), the CW6 data symbol groups are arranged in order from the beginning of the CW. The interleaver 104 writes the remaining data symbol groups not written to row number 0 in CW 6 from the beginning of row number 1.
  • the interleaver 104 starts writing the data symbol group from the middle of the row (for example, the column with column number 14, that is, d (14)), moves to the next row, and starts writing Write to the previous column (for example, column number 13) of the column.
  • the interleaver 104 writes the first 14 data symbol groups of the codeword (eg, CW9) in the immediately preceding row and the last row of the last row, and the remaining 7 second data symbol groups as the next OFDM symbol (eg, Write to OFDM symbol 2).
  • FIG. 7B is a diagram showing a distribution of data symbols of each codeword in OFDM symbol 1 in the frequency domain.
  • interleaver 104 spreads data symbols of codeword 6, codeword 7, and codeword 8 from low frequency data subcarriers to high frequency data subcarriers. It can be distributed widely.
  • the interleaver 104 can distribute data symbol groups included in each codeword widely from data subcarriers of low frequency to data subcarriers of high frequency.
  • the interleaver 104 can distribute data symbol groups included in each codeword widely from data subcarriers of low frequency to data subcarriers of high frequency.
  • FIG. 8A shows a two-dimensional array (write and read) of FIGS. 5A and 5B and a codeword (in the case of interleaving data symbol groups corresponding to OFDM symbol No. 2 (OFDM symbol 2) of FIG. (CW) is a diagram showing the relationship.
  • the interleaver 104 starts writing from the remaining second 7 data symbol groups of the final codeword (CW 9) included in the previous OFDM symbol (OFDM symbol 1) as in FIG. 7A, and sequentially transmits the codewords Write Therefore, interleaver 104 can distribute data symbol groups included in each codeword widely from data subcarriers of low frequency to data subcarriers of high frequency.
  • FIG. 7A (OFDM symbol 1)
  • the data symbol group at the beginning of each codeword is arranged at column number 14. This is because the number of remaining data symbol groups of the final codeword (CW5) in the previous OFDM symbol (OFDM symbol 0) is 14.
  • FIG. 8A (OFDM symbol 2)
  • the data symbol group at the beginning of each codeword is arranged at column number 7. This is because the number of remaining data symbol groups of the final codeword (CW9) in the previous OFDM symbol (OFDM symbol 1) is seven.
  • FIG. 6A (OFDM symbol 0)
  • the data symbol group at the beginning of each codeword is arranged at column number 0. This is because the number of remaining data symbol groups of the final codeword in the previous OFDM symbol (not shown) is zero.
  • FIG. 8B is a diagram showing a distribution of data symbols of each codeword in OFDM symbol 2 in the frequency domain. Since the interleaver 104 starts reading from d (0) of FIG. 8A, data symbols of codeword 10, codeword 11, codeword 12, and codeword 13 are transmitted from low frequency data subcarriers to high frequency data. It can be distributed widely distributed across subcarriers.
  • the interleaver 104 writes the data symbol group of each codeword cyclically with respect to the column number ( That is, when the write position reaches the final position, the data symbol group included in each codeword is dispersed widely from the low frequency data subcarrier to the high frequency data subcarrier to return to the first column and continue writing).
  • 9A, 9B, and 9C are flowcharts illustrating another procedure in which the interleaver 104 performs interleaving.
  • symbol is provided to the same processing step as FIG. 4A, FIG. 4B, and FIG. 4C, and the description is abbreviate
  • the difference between FIG. 9A, FIG. 9B, FIG. 9C and FIG. 4A, FIG. 4B, and FIG. 4C is that the reading start position is changed for each OFDM symbol.
  • step S2003 in FIG. 9A the interleaver 104 calculates the position of the leading symbol of the codeword and sets it as the read start position.
  • interleaver 104 when interleaver 104 interleaves OFDM symbol 0, the position of the leading symbol of codeword 1 is row number 0, column number 0 (position d (0) in FIG. 6A). Column number 0 is set as the read start position. That is, in OFDM symbol 0, interleaver 104 sets the same read start position as in FIG. 5B.
  • the position of the leading symbol of codeword 6 is row number 0 and column number 14 (position of d (14) in FIG. 7A).
  • the number 0 and the column number 14 are set as the read start position. That is, interleaver 104 sets, in OFDM symbol 1, a read start position different from that in FIG. 5B.
  • interleaver 104 does not select codeword 5 (for example, the location of d (0) in FIG. 7A), but the leading symbol position of codeword 6 (d (14) in FIG. Position) is calculated and set as the read start position.
  • the number of data symbols included in codeword 5 is the codeword If the number is smaller than the number of data symbols included in 6, interleaver 104 starts writing from codeword 5 in ascending order and starts reading from codeword 6.
  • the number of data symbols (21 symbols) included in codeword 6 including the read start position is at least N x ⁇ N y memory size of interleaver 104 Equal to y (that is, the number of columns).
  • interleaver 104 calculates the leading symbol position of codeword 6 and sets it as the read start position, and sets the leading data of each codeword (for example, d (14), d (35), d (56), d (77)) may be read out first.
  • the interleaver 104 may include the leading data symbol in each OFDM symbol, select the codeword to be input first, and set the read start position.
  • the equalization circuit 115 at the previous stage of the deinterleaver 116 may perform equalization processing according to the order of subcarriers.
  • the demodulation circuit 117 and the FEC decoding circuit 118 subsequent to the deinterleaver 116 can easily divide the codeword. For example, it is easy to divide by code word number and hold data symbols and demodulated data in another memory, to perform LDPC decoding for each code word, and to reduce circuit scale and processing delay.
  • the position of the leading symbol of codeword 10 is row number 0 and column number 7 (position of d (7) in FIG. 8A).
  • the number 0 and the column number 7 are set as the read start position. That is, interleaver 104 sets, in OFDM symbol 2, a read start position different from that in FIG. 5B.
  • step S2004 in FIG. 9A the interleaver 104 discards dummy data and reads data in the column direction, with the read start position set in step S2003 as a start point.
  • FIG. 10A is a diagram schematically showing a reading process when the interleaver 104 interleaves the OFDM symbol 1 as an example of the process of S2004.
  • the interleaver 104 performs readout in the column direction starting from the readout start position (position of d (14)) set in step S2003.
  • the reading position reaches the last row of the last column (the position of d (83) (except for dummy data)
  • the interleaver 104 moves the reading position to row number 0, column number 0, and reads in the column direction continue.
  • the interleaver 104 determines the position immediately before returning to the read start position (the position of d (76)) as the read last position, and when the read position reaches the read last position, the read process of step S2004 is completed.
  • FIG. 10B is a diagram showing the distribution in the frequency domain of data symbols of each codeword included in OFDM symbol 1 when interleaver 104 performs interleaving using the procedure of FIG. 9A.
  • the interleaver 104 distributes the data symbols of codeword 6, codeword 7, and codeword 8 widely from data subcarriers of low frequency to data subcarriers of high frequency. Can be arranged.
  • data symbols of code word 5 are distributed in high frequency subcarriers
  • data symbols of code word 9 are Distributed to low frequency subcarriers.
  • the interleaver 104 when using the procedures of FIG. 9A, FIG. 9B and FIG. 9C, the interleaver 104 includes the first half 7 data symbol group of the codeword 5 in the OFDM symbol 0 and arranges them on low frequency subcarriers as shown in FIG. Then, the latter 14 data symbol groups of the codeword 5 are included in the OFDM symbol 1 and placed on high frequency subcarriers as shown in FIG. 10B.
  • the data symbol group of codeword 5 is placed on the low frequency subcarrier in OFDM symbol 0 and on the high frequency subcarrier in OFDM symbol 1. That is, the data symbol group of codeword 5 is, unlike the other codewords, placed across a plurality of OFDM symbols, but like the other codewords, low frequency data subcarriers to high frequencies in the frequency domain are used. Distributed widely distributed across data subcarriers.
  • Interleaver 104 changes the data write start position according to the OFDM symbol number in step S1002 instead of changing the read start position according to the OFDM symbol number in step S2003 as shown in FIG. 10A. good.
  • FIG. 11A is a diagram for describing a procedure in which the interleaver 104 performs writing while changing the data writing start position according to the OFDM symbol number.
  • the interleaver 104 writes the data symbol group in the row direction as in FIG. 5A, but defines the column number for starting the writing as 7.
  • the start data symbol groups CW6, CW7, CW8 and CW9 are arranged at the column number 0.
  • the interleaver 104 has determined the write start column number such that the first symbol of CW6 is arranged in the column number 0. However, interleaver 104 writes dummy data before CW5 in row number 0 (from column number 0 to column number 6) so that the first symbol of CW6 is arranged in column number 0 instead. You may
  • FIG. 11B is a diagram showing a method of reading out data symbol groups after the interleaver 104 performs writing in the method shown in FIG. 11A.
  • the interleaver 104 skips the element which did not write the data in FIG. 11A (or the element to which the dummy data was written), and reads the data symbol group in the column direction. That is, in FIG. 11B, the interleaver 104 reads data symbol groups in the column direction, with row number 1 and column number 0 (the position of d (14)) as the reading start position.
  • the sequence of data symbol groups output by interleaver 104 in the method of FIGS. 11A and 11B is the same as the sequence output in the method of FIG. 10A.
  • the effects obtained by the method of FIGS. 11A and 11B are similar to the method of FIG. 10A.
  • the method described below may be similarly modified as shown in FIG. 11A and FIG. 11B, but since the effect is the same, the description will be omitted.
  • FIG. 12 is a diagram showing a reading process when the interleaver 104 interleaves the OFDM symbol 2 as an example of the process of S2004.
  • the interleaver 104 starts from the reading start position (position of d (7)) set in step S2003, and performs reading in the column direction as in FIG. 10A.
  • the number of data symbols included in codeword 9 is codeword 10 Less than the number of data symbols included.
  • the interleaver 104 starts writing in ascending order from the codeword 9 and starts reading from the codeword 10.
  • FIG. 13 is a diagram showing distribution in the frequency domain of data symbols of each codeword included in OFDM symbol 2 when interleaver 104 performs interleaving using the procedure of FIG. 9A.
  • interleaver 104 spans data symbols of codeword 10, codeword 11, codeword 12, and codeword 13 from low frequency data subcarriers to high frequency data subcarriers. It can be distributed widely.
  • the interleaver 104 includes the first 14 data symbol groups of the codeword 9 in the OFDM symbol 2 and arranges them on low frequency subcarriers as shown in FIG. 10B, using the procedures of FIG. 9A, FIG. 9B and FIG.
  • the latter 7 data symbol groups of the codeword 9 are included in the OFDM symbol 3 and arranged on high frequency subcarriers as shown in FIG.
  • the data symbol group of codeword 9 is allocated to the low frequency subcarrier in OFDM symbol 0 and is allocated to the high frequency subcarrier in OFDM symbol 1. That is, although the data symbol group of codeword 9 is arranged across a plurality of OFDM symbols unlike other codewords, low frequency data subcarriers to high frequency data in the frequency domain are the same as other codewords. Distributed widely distributed across subcarriers.
  • step S2004 the read-out process in case the interleaver 104 interleaves the OFDM symbol 0 using the process of step S2004 is the same as the process of step S1004 of FIG. 4A (see FIG. 5B).
  • FIG. 9B is a flowchart showing another procedure in which the interleaver 104 interleaves in FIG. FIG. 9B uses a different procedure than FIG. 9A, but similar data symbol sequences are output.
  • FIG. 9B the same processing as that of FIG. 4B is assigned the same reference numeral, and the description is omitted.
  • the interleaver 104 may calculate N x and N y using Equation 13B and Equation 13C instead of Equation 12 and Equation 9.
  • N x calculated by the equation 12 and equation 9, when N y is not an integer (described later), N x, may be calculated N y using Equation 13B and Formula 13C.
  • step S2103 of FIG. 9B the interleaver 104 calculates the position of the leading symbol in the OFDM symbol and sets it as the reading start position (n_offset), as in step S2003 (FIG. 9A).
  • the interleaver 104 uses Equation 14 to calculate the value of k (q) offset .
  • the interleaver 104 may calculate the value of k (q) offset using Equation 18 instead of Equation 14.
  • Expression 18 is a recurrence expression, and since the number of multiplications and divisions is smaller compared to Expression 14, the interleaver 104 can reduce the amount of calculation and reduce the circuit size and power consumption.
  • the interleaver 104 calculates the value of N L using Equation 19.
  • N L represents the number of data symbol groups included in the last row of the two-dimensional array.
  • the value of N L is 7 because the last row includes seven data symbol groups d (84) to d (90).
  • the value of N L is calculated.
  • the interleaver 104 calculates the value of the read start position (n_offset) using Equation 20A. Since the value of n_offset depends on the OFDM symbol number (q), it may be expressed as n (q) offset or n_offset (q).
  • n_offset (q) represents the number of data symbol groups included in a column before the column including the read start position in the two-dimensional array. For example, in FIG. 10A, the number of data symbol groups included in the row (the row including d (0) to d (13)) before the row including the read start position (the row including d (14)) is 63 Because of this, the value of n_offset (1) is 63.
  • Equations 1 and 2 are selected depending on whether the value of floor (k (q) offset / N S ) is equal to or less than N L or exceeds N L.
  • the column including the read start position is the data symbol group in the last row. It is used when the row is not included (in FIGS. 10B and 12, a column including none of d (84) to d (90)).
  • the column including the read start position includes the data symbol group in the final row (FIG. 10B and FIG. 12 is used (not shown) when it is a row including any of d (84) to d (90).
  • the row number 0 which is the read start position calculated in step S2003 is defined as j (q ) offset column, j (q (q) ) the value of the offset, may be calculated using equation 20B.
  • step S2104 in FIG. 9B the interleaver 104 reads from the memory using the address idx2 obtained by cyclically shifting the interleave address idx1 using n_offset (q). idx2 is calculated by Expression 21.
  • interleaver 104 shifts the interleave address generated according to the interleave size according to the number of data symbols included in the codeword (eg, codeword 5 in FIG. 10A) included in the previous OFDM symbol. To read out the codeword 6 including the read start position.
  • FIG. 9C is a flowchart showing another procedure in which the interleaver 104 interleaves in FIG. FIG. 9C uses a different procedure than FIGS. 9A and 9B, but similar data symbol sequences are output.
  • FIG. 9C the same processes as in FIG. 9B and FIG.
  • step S1001, S1101, and S1102 in FIG. 4B may be replaced with an address table lookup (FIG. 4C), as in the case where the address computation in FIG. See the description of step S1202).
  • FIG. 9C the reading procedure of the data symbol group is the same as that of FIG. 9B (steps S2103 and S2104).
  • the interleaver 104 may calculate the value of idx2 using the address table of idx1 (as one example, FIG. 5C) instead of performing calculation using Equation 21.
  • the value of idx2 (87, 1) is calculated to be 13 by Expression 22.
  • the interleaver 104 defines data to be read n-th in the OFDM symbol number q as d (id x 2 (n, q)).
  • interleaver 104 when using the procedures of FIG. 4A, FIG. 4B and FIG. 4C, includes the data symbol group of the first half of codeword 5 in OFDM symbol 0, and as shown in FIG.
  • the second half of the data symbol group of the codeword 5 is included in the OFDM symbol 1 and placed in the low frequency subcarrier as shown in FIG. 6B.
  • the data symbol groups of the codeword 5 are allocated to low frequency subcarriers in both the OFDM symbol 0 and the OFDM symbol 1, the distribution is biased.
  • the degradation of the signal quality of the low frequency subcarrier is greater than that of the high frequency subcarrier, then the error rate of the codeword 5 is increased compared to other codewords.
  • interleaver 104 when using the procedures of FIG. 9A, FIG. 9B, and FIG. 9C, interleaver 104 includes data symbol groups of the first half of codeword 5 in OFDM symbol 0 and places them on low frequency subcarriers as shown in FIG. Then, the data symbol group in the second half of the codeword 5 can be included in the OFDM symbol 1 and placed on high frequency subcarriers as shown in FIG. 10B.
  • the data symbol group of codeword 5 is allocated to a low frequency subcarrier in OFDM symbol 0 and a high frequency subcarrier in OFDM symbol 1. Unlike other codewords, they are placed across a plurality of OFDM symbols, but like the other codewords, they are placed widely dispersed in the frequency domain.
  • the communication apparatus 100 equalizes the error rate for each codeword, reduces the packet error rate, and improves the data throughput even when the number of data subcarriers is not a multiple of the number of symbols per codeword. be able to.
  • the data symbol group of codeword 5 distributed on the low frequency side of OFDM symbol 0 is largely affected by the quality degradation.
  • the data symbol group of codeword 5 distributed in high frequency subcarriers of symbol 1 is less affected by the quality degradation.
  • FIG. 15 is a diagram showing an example of the configuration of the interleaver 104 (interleaver 104a).
  • the interleaver 104a performs interleaving based on the procedure of FIG. 9B.
  • Interleaver 104a includes memory 1040, address counter 1041, N x , N y calculation circuit 1042, OFDM symbol number counter 1043, shift amount calculation circuit 1044, block interleave address idx0 generation circuit 1045, interleave address idx1 generation circuit 1046, address shift A circuit 1047 is provided.
  • the MAC control circuit 101 inputs parameters of the number of channel bonding (N CB ), the number of data subcarriers (N SD ), the LDPC codeword size (L CW ), and the number of bits per symbol (N CBPS ) to the interleaver 104 a. Do.
  • the modulation circuit 103 inputs data symbols subjected to data modulation (for example, 16 QAM) to the interleaver 104 a for each data symbol group (for each N S symbol).
  • data modulation for example, 16 QAM
  • the memory 1040 of the interleaver 104a is configured by, for example, a RAM or a register array.
  • the address counter 1041 of the interleaver 104a generates an address for writing data of the data symbol group to the memory 1040 using, for example, ascending order addresses. For example, the address counter 1041 generates an address so as to write the data symbol group d (n, q) to the address n (corresponding to step S1103 in FIG. 9B).
  • the N x , N y calculation circuit 1042 of the interleaver 104 a calculates the number N x of rows and the number N y of columns of the two-dimensional array using Equation 13 B and Equation 13 C, and the shift amount calculation circuit 104 4 and block interleave address idx 0
  • the signal is input to the generation circuit 1045 (corresponding to step S1001 in FIG. 9B).
  • the OFDM symbol number counter 1043 of the interleaver 104a determines the value of the OFDM symbol number (q) according to the number of symbols (not shown) input from the modulation circuit 103, and inputs the value to the shift amount calculation circuit 1044.
  • the shift amount calculation circuit 1044 of the interleaver 104a calculates the value of n_offset (q) using Eq. 14, Eq. 19 and Eq. 20A (corresponding to step S2103 in FIG. 9B).
  • the block interleave address idx0 generation circuit 1045 of the interleaver 104a calculates idx0 (i) using Expression 13A (corresponding to step S1101 in FIG. 9B).
  • the interleave address idx1 generation circuit 1046 of the interleaver 104a calculates idx1 (n) using the procedure of step 1102 of FIG. 9B.
  • the address shift circuit 1047 of the interleaver 104a calculates idx2 (n, q) using Expression 21 (corresponding to step S2104 in FIG. 9B).
  • the interleaver 104 a reads the data symbol group from the memory 1040 using the idx 2 (n, q) generated by the address shift circuit 1047 as a read address, and outputs the data symbol group to the OFDM modulation circuit 105.
  • the deinterleaver 116 may be configured by using the output (idx2 (n, q)) of the address shift circuit 1047 as a write address and the output of the address counter 1041 as a read address in the interleaver 104a.
  • FIG. 16 is a diagram illustrating another example of the configuration of the interleaver 104 (interleaver 104 b).
  • the interleaver 104 a in FIG. 15 performs interleaving processing by using the data symbol group number (n) as the write address and using an address according to the interleaving method as the read address.
  • the interleaver 104b in FIG. 16 performs interleaving processing by using an address according to the interleaving scheme as a write address and using a data symbol group number (n) as a read address.
  • the interleaver 104b of FIG. 16 is different in configuration from the interleaver 104a of FIG. 15, but can obtain the same interleaving result.
  • the deinterleave address table memory 1048 may sequentially generate the corresponding interleave address according to the input of the data symbol group from the modulation circuit 103, and the address shift circuit 1047a may perform by addition and modulo processing. Since the circuit configuration is simple, the power consumption can be reduced.
  • the address counter 1041 a generates a data symbol group number (n) according to the output of the modulation circuit 103.
  • the deinterleave address memory 1048 calculates the deinterleave address idx3 (n) such that idx3 (n) satisfies Expression 23.
  • idx3 (n, q) is a reverse lookup address of idx1 (n, q).
  • the deinterleave address memory 1048 may calculate an idx3 (n) by storing an address table for calculating idx3 (n) in, for example, the ROM or the RAM.
  • the address shift circuit 1047 a calculates the read initial value adjusted interleave address idx 4 (n, q) using Expression 25.
  • the interleaver 104 corresponds to advancing the read position by n_offset (q) in FIG. 10A, and the equation 25 means that the write position is delayed by n_offset (q), and both have the same effect.
  • idx4 (n, q) is a reverse lookup address of idx2 (n, q).
  • FIG. 17 shows an example of the values of idx3 (n) and idx4 (n, 1) corresponding to the example of the values of idx1 (n) shown in FIG.
  • the value of idx1 (4) is 84.
  • the value of idx3 (84) is 4.
  • the value of idx2 (6, 1) is 57.
  • the value of idx4 (57, 1) is six.
  • the address counter 1041 a generates a data symbol group number (n).
  • the interleaver 104b writes the data symbol group to the memory using the address (idx4 (n, q)) generated by the address shift circuit 1047a, and reads the data symbol group from the memory using the address generated by the address counter 1041a. Perform interleaving.
  • the interleaver 104b takes data symbol groups according to the interleaving procedure (FIGS. 9A, 9B, and 9C) in consideration of the reading order, such as data 0 to be read first and data 1 to be read next. By controlling the writing position, interleaving is realized.
  • FIG. 18 is a diagram showing another example of the configuration of interleaver 104 (interleaver 104 c).
  • FIG. 18 includes an example of the configuration of the OFDM modulation circuit 105 (OFDM modulation circuit 105 a).
  • OFDM modulation circuit 105 a the same components as in FIG. 15 and FIG. 16 are assigned the same reference numerals and descriptions thereof will be omitted.
  • the interleaver 104 c inputs the address idx 4 (n, q) calculated by the address shift circuit 1047 a to the OFDM modulation circuit 105 a. Further, the interleaver 104c may not have the memory 1040 and the address counter 1041a.
  • the modulation circuit 103 may input the data symbol group to the OFDM modulation circuit 105 a instead of the interleaver 104 c.
  • the OFDM modulation circuit 105a performs interleaving processing substantially by using the write address calculated by the interleaver 104c.
  • the OFDM modulation circuit 105 a includes a data subcarrier address calculation circuit 1051, a memory 1052, a pilot and guard subcarrier insertion circuit 1053, an address generation circuit 1054, an IDFT circuit 1055, and a CP addition and window function circuit 1056.
  • Data subcarrier address calculation circuit 1051 of OFDM modulation circuit 105a calculates subcarrier number (k) according to the data subcarrier order (r) after interleaving.
  • the data subcarrier rank (r) after interleaving means, for example, the reading rank of data in FIG. 5B, FIG. 10A, and FIG.
  • the data subcarrier order of data symbols included in data symbol group d (14) is from 0 to N S -1
  • the data subcarrier order of data symbols included in data symbol group d (35) Is from N S to 2N S -1.
  • Interleaver 104c is a data subcarrier ranking data symbol group d (n), defined idx4 (n, q) from ⁇ N S idx4 (n, q ) and a ⁇ N S + N S -1.
  • FIG. 19 shows an example of correspondence (referred to as subcarrier mapping) between data subcarrier order (r) and subcarrier number (k).
  • the subcarrier mapping may take different values depending on the number of channel bonding (N CB ), the number of DFT points (N DFT ), the number of data subcarriers (N SD ), and the channel number (ch).
  • the range of values of subcarrier number k is ⁇ N DFT / 2 or more and N DFT / 2-1 or less (in the example of FIG. 19, ⁇ 512 or more and 511 or less).
  • subcarriers with k less than ⁇ 383 and greater than 383 are referred to as guard bands or guard subcarriers.
  • the value of the guard subcarrier symbol is defined as zero.
  • subcarriers with a value of k of -1, 0, 1 are referred to as DC subcarriers.
  • the symbol value of the DC subcarrier is defined as 0.
  • pilot subcarriers values of k other than guard subcarriers and DC subcarriers and not described in FIG. 19 are called pilot subcarriers.
  • the subcarrier number k of the pilot subcarrier is, for example, ⁇ -372, -350, -328, -306, -284, -284, -262, -240, -218, -196, -196, -174, -152, -130, -108, -86, -64, -42, -20, -3, 7, 24, 46, 68, 90, 112, 134, 156, 178, 200, 222, 244, 266, 288, 310, 332, 354, 376 ⁇ .
  • Data subcarrier address calculation circuit 1051 writes data symbol c (h, q) to memory 1052 in accordance with the subcarrier number (k) calculated from the data subcarrier order (r).
  • c (h, q) represents the h-th (h is an integer greater than or equal to 0 and less than N SD ) data symbol in the OFDM symbol number q.
  • the number k of the data symbol group d (n, q) including the data symbol c (h, q) is calculated by equation 28.
  • the data subcarrier address calculation circuit 1051 writes, for example, the data of subcarrier k to the address k + N DFT / 2 of the memory 1052.
  • interleaver 104c calculates interleave address idx4 (n, q) related to data symbol group d (k, q) including data symbol c (h, q).
  • OFDM modulator 105a receives the data symbols group d (k, q) data order of the data symbols included in (idx4 (n, q) ⁇ N S from idx4 (n, q) ⁇ N S + N S -1) to Based on the calculated subcarrier number k, the data symbol is written in the address of the memory 1052 according to the subcarrier number.
  • the pilot and guard subcarrier insertion circuit 1053 calculates the positions of the guard subcarrier and DC subcarrier, and writes the values of the symbols to the memory 1052 as 0. Also, pilot and guard subcarrier insertion circuit 1053 calculates the subcarrier number of the pilot subcarrier, and writes a predetermined pilot symbol value to memory 1052.
  • the address generation circuit 1054 generates an address for reading subcarrier data (which may include data subcarriers, DC subcarriers, pilot subcarriers, and guard subcarriers) from the memory 1052 in order for the IDFT circuit 1055 to perform IDFT.
  • the address generation circuit 1054 may generate an ascending order address or a bit reverse order address according to the circuit configuration of the IDFT circuit 1055.
  • the IDFT circuit 1055 performs inverse discrete Fourier transform on subcarrier data read out from the address generated by the address generation circuit 1054 to convert subcarrier data into a time domain signal.
  • the CP addition and window function circuit 1056 adds CP to the time domain signal and applies the window function.
  • the interleaver 104c of FIG. 18 does not require the memory 1040 as compared to the interleaver 104b of FIG. 16, so the circuit scale and power consumption can be reduced, and processing delay can be reduced.
  • FIG. 20 and FIG. 21 are diagrams showing another example in which the interleaver 104 performs interleaving.
  • the number of symbols per codeword L CW / N CBPS
  • N S the number of symbols per data symbol group
  • the interleaver 104 performs writing for each row as in FIG. 5A, but in FIG. 20, the arrow indicating the writing order is omitted.
  • the interleaver 104 performs writing for each row as in FIGS. 5B, 10A, and 12.
  • the arrow indicating the reading order describes the first two columns to specify the reading position, but omits the remaining column numbers.
  • step S1001 the interleaver 104 calculates the values of N x and N y using Equation 13B and Equation 13C.
  • N y is 20 and N x is 5.
  • the value of N y is a value obtained by rounding up the number of data symbol groups per codeword (L CW / N CBPS / N S ). Therefore, the last four symbols of codeword 1 and the first four symbols of codeword 2 are mixed in the symbol (d (19)) of the last column of row number 0. That is, a shift occurs in the correspondence between the rows of the two-dimensional array and the codewords. In the row number 0, four symbols different from the codeword 1 are included, so the amount of deviation is four symbols.
  • the shift amount is accumulated for each row, and the shift amount of row number 1 corresponds to eight symbols, that is, one data symbol group. Therefore, the columns (d (20) to d (38)) excluding the final column (d (39)) of row number 1 include the data symbol group of codeword 2, but the final column of row number 1 (d (39) ) Includes a codeword 3 data symbol group.
  • the shift amount of row number 2 corresponds to 12 symbols, that is, 1.5 data symbol groups. Therefore, the columns (d (40) to d (57)) excluding the last two columns (d (58), d (59)) of the row number 1 include the data symbol group of the codeword 3, and d (58) Is a mixture of codeword 3 and codeword 4 data symbols, and the final column (d (59) includes codeword 4 data symbol groups.
  • FIG. 21 similarly to FIG. 20, arrows indicating the reading order of two columns including the read start position are described, and the description of the arrows relating to writing and reading of the remaining columns is omitted.
  • codeword 6 is read from the top data symbol group, but codeword 7 is the second data symbol group. It is read from d (27).
  • the symbols (Cw9) include eight symbols and eight symbols in the columns (d (65), d (66)) before the column (the column including d (67)) including the read start position, The quantity is 16 symbols.
  • the symbols of CW10 are 4 symbols 8 in the columns (d (84), d (85), d (86)) before the column (the column including d (87)) including the read start position. Since 8 symbols are included, the amount of deviation is 20 symbols.
  • FIGS. 22 and 23 are diagrams showing distributions of codeword data symbols in the frequency domain when the interleaver 104 interleaves the OFDM symbols 0 and 1 of FIGS.
  • the interleaver 104 determines the number of columns N y based on the number of symbols per codeword in step S1001 of FIGS. 9A and 9B. For this reason, the codewords 1, 2, 3, 4, 6, 7, 8, 9 are widely distributed and arranged from the low frequency subcarrier to the high frequency subcarrier of the OFDM symbol.
  • interleaver 104 sets the readout start position to the number of data subcarriers (N SD ) and the number of symbols per codeword (L CW / N CBPS ) of the OFDM symbol. Determined accordingly. For this reason, in the case where the codeword is divided into a plurality of OFDM symbols, the frequency overlap in the codeword is reduced, and the low frequency subcarriers of the OFDM symbol are widely distributed to high frequency subcarriers. Can.
  • the interleaver 104 determines the read initial value so that the shift amount does not accumulate for each OFDM symbol (see, for example, Equation 14, Equation 19, and Equation 20A). Therefore, the amount of deviation can be set to a smaller value than the number of subcarriers of the OFDM symbol, and performance degradation due to overlapping of the data symbol distribution can be reduced.
  • interleaver 104 arranges the data symbols of each code word in the subcarrier of the OFDM symbol while maintaining the order of the data symbols in the code word except for the head portion according to the shift amount. Do.
  • deinterleaver 116 can easily output data while maintaining the order of the data symbols of each codeword, and therefore demodulation circuit 117 in the subsequent stage And the circuit configuration of the FEC decoding circuit 118 can be simplified.
  • the communication apparatus 100 can easily perform parallel processing for each codeword, data throughput can be increased.
  • FIG. 24 and FIG. 25 are diagrams showing another example in which the interleaver 104 performs interleaving.
  • the number of symbols per codeword L CW / N CBPS
  • N S the number of symbols per data symbol group
  • the interleaver 104 performs row-by-row writing as in FIG. 5A, but omits the arrow indicating the writing order in FIG.
  • the interleaver 104 performs writing for each row as in FIGS. 5B, 10A, and 12.
  • the arrows indicating the reading order describe the first two columns to specify the reading position, but omit the remaining columns.
  • step S1001 the interleaver 104 calculates the values of N x and N y according to Equation 29 and Equation 30.
  • Expression 29 differs from expression 13B in that the floor function is used instead of the ceiling function.
  • Expression 30 is similar to expression 13C, but uses the value of N y calculated by expression 29. As an example, N y is 19 and N x is 5.
  • the value of N y is a value obtained by subtracting the number of data symbol groups per codeword (L CW / N CBPS / N S ). Therefore, the last four symbols of codeword 1 and the first four symbols of codeword 2 coexist in the symbol (d (19)) of row number 1 and column number 0. That is, a shift in the correspondence between the row and the code word occurs in the column at the read start position.
  • the interleaver 104 determines the position of the data symbol group including one or more data symbols of CW 6 as the read start position (for example, the position of d (10)) unlike FIG. That is, when the interleaver 104 includes another CW (for example, CW5) data symbol in FIG. 21 (for example, d (6) in FIG. 21), the interleaver 104 is not selected as the read start position, but in FIG. Even when the data symbol of (e.g., CW5) is included, if the data symbol of cw6 is included, it is selected as the read start position.
  • the data symbol of e.g., CW5
  • the equation 31 is used instead of the equation 14 in step S2103 of FIG. 9B.
  • Interleaver 104 uses the floor function in Equation 31 as compared to using the ceiling function in Equation 14.
  • FIGS. 26 and 27 are diagrams showing distributions of codeword data symbols in the frequency domain when the interleaver 104 interleaves the OFDM symbols 0 and 1 of FIGS.
  • the interleaver 104 determines the number of columns N y based on the number of symbols per codeword in step S1001 of FIGS. 9A and 9B. For this reason, the codewords 1, 2, 3, 4, 6, 7, 8 are distributed widely distributed from the low frequency subcarriers of the OFDM symbol to the high frequency subcarriers.
  • interleaver 104 sets the readout start position to the number of data subcarriers (N SD ) and the number of symbols per codeword (L CW / N CBPS ) of the OFDM symbol. Determined accordingly. For this reason, in the case where the codeword is divided into a plurality of OFDM symbols, the frequency overlap in the codeword is reduced, and the low frequency subcarriers of the OFDM symbol are widely distributed to high frequency subcarriers. Can.
  • the interleaver 104 determines the read initial value so that the shift amount is not accumulated for each OFDM symbol (see, for example, Equation 31, Equation 19, and Equation 20A). Therefore, the amount of deviation can be set to a smaller value than the number of subcarriers of the OFDM symbol, and performance degradation due to overlapping of the data symbol distribution can be reduced.
  • interleaver 104 arranges data symbol groups of each codeword on subcarriers of OFDM symbol while maintaining the order of data symbol groups in the codeword except for the final part of the codeword. Do.
  • codeword 6 the last part (d (29)) of codeword 6 is read prior to d (11) to d (28), and in codeword 7, codeword 7
  • the last part d (48) of is read before d (30) to d (47). Therefore, in FIG. 27, the order of the data symbol groups corresponding to d (11) to d (28) is maintained, and the code word 7 corresponds to d (30) to d (47). The order of data symbol groups is maintained.
  • deinterleaver 116 can easily output data while maintaining the order of the data symbols of each codeword, and hence demodulation circuit 117 in the subsequent stage. And the circuit configuration of the FEC decoding circuit 118 can be simplified. In addition, since the communication apparatus 100 can easily perform parallel processing for each codeword, data throughput can be increased.
  • FIG. 28 and FIG. 29 are diagrams showing another example in which the interleaver 104 performs interleaving.
  • the case where the number of symbols per codeword (L CW / N CBPS ) is not a multiple of the number of symbols per data symbol group (N S ) will be described.
  • the case where the interleaver 104 uses the procedure of FIG. 9A will be described, the same effect can be obtained by using FIGS. 9B and 9C.
  • the arrow indicating the writing order is omitted, and the arrow indicating the reading order describes the first two columns to specify the reading position, but omits the remaining columns.
  • step S1001 the interleaver 104 calculates the number of columns N y using Equation 13B. Further, the number N yd of padding symbols is calculated using Equation 32.
  • the interleaver 104 writes data symbol groups in the row direction.
  • the interleaver 104 performs padding symbol addition and writing in the row direction in the final column. For example, if N S is 8 and N yd is 4, the interleaver 104 may use the last column of data symbol groups (eg, d (19), d (39), d (59), d (79)) to The remaining four symbols may include, for example, vacant, dummy symbols, and padding symbols, including the N s -N y d data symbols (for example, 4 data symbols).
  • the head data symbol group of each codeword is arranged at column number 0.
  • step S1002 the interleaver 104 writes data symbol groups in the row direction.
  • the interleaver 104 selects a data symbol group (e.g., d (6), d (26), d (46)) of the previous column of the column including the read start position (the last column if the read start position is the first column). , D (66), d (86)), add padding symbols and write in the row direction.
  • a data symbol group e.g., d (6), d (26), d (46)
  • the interleaver 104 calculates the read start position using the equation 33 instead of the equation 14.
  • the interleaver 104 may use Equation 34, which is a modification of Equation 18, instead of Equation 33.
  • Expression 34 is an expression in which L CW / N CBPS (corresponding to the number of symbols per codeword) in Expression 18 is replaced by L CW / N CBPS + N yd (corresponding to the number of symbols per codeword including dummy symbols). It is.
  • equation 33 is an equation in which N SD in equation 14 is replaced by N SD + (N x -1) x N yd is there.
  • the interleaver 104 distributes the data symbols of each codeword widely from the low frequency subcarrier to the high frequency subcarrier as in the method of FIGS. 10A and 11A. Can be deployed to improve communication quality.
  • the interleaver 104 arranges the data symbols of each code word on subcarriers in the order of the code word, as in the method of FIG. 10A and FIG. 11A. For this reason, when the communication apparatus 100 receives a packet, the circuit scale is reduced in order to simplify the configuration of processing (eg, the demodulation circuit 117 and the FEC decoding circuit 118) in the latter stage of the deinterleaver 116 and to facilitate parallel processing. It is possible to reduce and improve data throughput.
  • processing eg, the demodulation circuit 117 and the FEC decoding circuit 118
  • FIG. 30 is a flowchart illustrating another method different from FIGS. 9A, 9B, and 9C in which the interleaver 104 of the communication apparatus 100 performs interleaving processing.
  • the interleaver 104 adds the offset (n offset (q) ) to the interleave address (idx1 (n) in the procedure of FIG. 9B to calculate the read address, while the procedure of FIG. Similarly, interleaving is performed without adding an offset, and cyclic shift of data after interleaving is performed according to the value of the offset (n offset (q) ).
  • step S1001 of FIG. 30 the interleaver 104 calculates the number of rows (N y ) and the number of rows (N x ) of the interleaver using equations 9 and 12 as in step S1001 of FIG. 9B.
  • the interleaver 104 may use Formula 35 and Formula 36 instead of Formula 9 and Formula 12.
  • step S1101 in FIG. 30 the interleaver 104 calculates the block interleave address idx0 using Equation 13A, as in step S1101 in FIG. 4B.
  • the interleaver 104 may use Equation 37 instead of Equation 13A.
  • step S1102 of FIG. 30 the interleaver 104 removes the value greater than or equal to the number of input data symbols (N SD ) from the block interleave address idx0, as in step S1102 of FIG. 4B, and interleave address idx1 (0) (1), ..., idx1 (N SD -1) is calculated.
  • step S1103 in FIG. 30 the interleaver 104 writes the input data d (k) in the memory using the ascending address, as in step S1103 in FIG. 4B.
  • step S1104 in FIG. 30 the interleaver 104 reads the input data d (k) from the memory using idx1 (n), as in step S1104 in FIG. 4B.
  • step S3101 in FIG. 30 the interleaver 104 calculates the value of k offset (q) using equation 14 and calculates the value of N L using equation 19 as in step S2103 in FIG. 9B.
  • the value of n offset (q ) is calculated as the shift amount (n_shift) using Expression 20A.
  • interleaver 104 may calculate the value of N L using equation 38 instead of equation 19.
  • the interleaver 104 may calculate the value of n offset (q) using Equation 39 instead of Equation 20A.
  • the interleaver 104 may calculate the value of n offset (q) by using the equation 40 instead of the equation 20A.
  • Equation 40 idx ⁇ 1 (k) represents an inverse function of idx (k), and Equation 41 is satisfied.
  • the interleaver 104 may calculate the value of n offset (q) using Equation 42 instead of Equation 40.
  • Equations 40 and 42 The meanings of Equations 40 and 42 will be described with reference to FIG. 10A.
  • floor (k offset (q) / N S ) represents a column number (for example, 14) of the read start position.
  • FIG. 31 is a diagram illustrating an example of the cyclic shift in step S3102.
  • d (0) that is, d (idx (0))
  • d (idx (0)) is the leading symbol, similarly to the read result in FIG. 5B.
  • a symbol corresponding to the read start position for example, d (14), that is, d (idx (n offset (q) )
  • d (idx (n offset (q) moves to the beginning of the data symbol sequence.
  • n offset (q) corresponds to the read start position in FIGS. 10A and 11A.
  • steps S1001 to S1104 of FIG. 30 adjustment of the read start position (corresponding to step 2104 of FIG. 9B) is not performed as in the procedure of FIG. 4B.
  • the data symbol group corresponding to the read start position in FIGS. 10A and 11A is read n offset (q) +1 in step S1104.
  • the interleaver 104 can perform a cyclic shift of n offset (q) symbols in step S3102 so that the data symbol group corresponding to the read start position can be positioned at the beginning of the interleaver output, as shown in FIG. 9B. The same interleaving result can be obtained.
  • Equation 43 An input data symbol sequence (d in (q) ) to the interleaver 104 in the OFDM symbol number q (q is a non-negative integer) is represented by Equation 43.
  • step S1104 The output data symbol sequence (d interleave (q) ) in step S1104 is obtained by equation 44.
  • Equation 46 mod (x) represents x mod N SD .
  • the first row corresponds to the case where the output data symbol sequence (d interleave (q) ) in step S1104 is shifted by n offset (q) as described in step S3102 in FIG.
  • the second line is obtained by substituting the equations 42 and 44 into the first line.
  • the third line corresponds to the case where the procedure of FIG. 9B is used, that is, the case where an offset is added at the time of address (idx) calculation.
  • the interleaver 104 may generate an output data sequence using any of the first, second, and third lines of Equation 46.
  • interleaver 104 may reverse the order of the data symbol sequences instead of cyclically shifting the data symbol sequences.
  • Formula 47 shows an example of a calculation formula of the output data symbol series (d out (q) ).
  • FIG. 32 is a diagram illustrating the distribution in the frequency domain of data symbols for each codeword when interleaving is performed by interleaver 104 using equation 47.
  • equation 47 the distribution of data symbols is reversed horizontally as compared with FIG. 7B, and the distribution of data symbols of the codeword 5 is arranged on the high frequency side. For this reason, duplication with the data symbol distribution (FIG. 6B) of codeword 5 in the previous OFDM symbol (OFDM symbol 0) is reduced, and communication quality in a multipath environment can be improved.
  • the interleaver 104 cyclically shifts the data read from the memory, and arranges the data symbol group at the beginning of the codeword on the leading subcarrier. For this reason, the overlapping of the frequency distribution of data symbols of codewords arranged across a plurality of OFDM symbols is reduced, and communication quality in a multipath environment can be improved.
  • FIG. 33 is a block diagram showing the configuration of the communication apparatus 100 a according to the second embodiment.
  • the order of the demodulation circuit 117a and the deinterleaver 116a is different from that of the communication apparatus 100 according to the first embodiment. That is, in the communication apparatus 100a, the output of the equalization circuit 115 is connected to the demodulation circuit 117a, the output of the demodulation circuit 117a is connected to the deinterleaver 116a, and the output of the deinterleaver 116a is output to the FEC decoding circuit 118. .
  • the deinterleaver 116a of FIG. 33 is a circuit that deinterleaves data interleaved according to the procedure of FIGS. 4A, 4B, 4C, 9A, 9B, 9C, and 30, for example.
  • the demodulation circuit 117a outputs N CBPS pieces of likelihood information (for example, LLR, Log Likelihood Ratio) for each input data symbol.
  • N CBPS pieces of likelihood information for example, LLR, Log Likelihood Ratio
  • the demodulation circuit 117a can generate a sequence e of (N ⁇ N CBPS ), e (n ⁇ N CBPS +1),..., E (n ⁇ N CBPS ) of N CBPS LLRs from the data symbol d (n). Generate + N CBPS -1).
  • the deinterleaver 116a deinterleaves the N CBPS LLRs as one data symbol. For example, a sequence of N SD ⁇ N CBPS LLRs e (idx (0 + n offset (q) )), e (idx (0 + n offset (q) ) + 1),.
  • the deinterleaver 116a is a sequence of LLRs e (0), e (1), ..., e (i x N CBPS + j), ..., e (N SD ⁇ N CBPS -1), the i x N CBPS + j th LLR (e (i x N CBPS + j)), id x -1 (mod ( i + k offset (q) , N SD )) ⁇ N CBPS Move to the j-th position and output.
  • FIG. 34 is a diagram showing an example of a circuit configuration of the deinterleaver 116a.
  • the deinterleaver 116 a includes an N x , N y calculation circuit 1161, an OFDM symbol number counter 1162, a shift amount calculation circuit 1163, a row counter 1164, a column counter 1165, and a demultiplexer 1166.
  • the N x , N y calculation circuit 1161 calculates the number of rows N x and the number of columns N y of the two-dimensional array using Equations 9 and 12, Equation 13 B and Equation 13 C, Equation 35 and Equation 36, and shifts amount
  • the signal is input to the calculation circuit 1163 (corresponding to step S1001 in FIG. 30).
  • the OFDM symbol number counter 1162 determines the value of the OFDM symbol number (q) according to the LLR number input from the demodulation circuit 117 a and inputs the value to the shift amount calculation circuit 1163.
  • the row counter 1164 and the column counter 1165 calculate row numbers and column numbers on the interleaver matrix corresponding to the LLRs input from the demodulation circuit 117a.
  • FIG. 10A represents the output order of the interleaver, and represents the input order of the deinterleaver. For example, when d (14) is input to the deinterleaver 116a at time 0, the row number of time 0 is 0, and the column number is 14. Also, for example, when d (35) is input to the deinterleaver 116a at time 1, the row number of time 1 is 1 and the column number is 14.
  • FIG. 35 shows an example of the operation of row counter 1164 and column counter 1165. Referring to FIG. As an example, the case where the value (q) of the OFDM symbol counter is 1 will be described.
  • the row counter 1164 outputs a code word number (CW number) corresponding to the data symbol group input from the demodulation circuit 117a. For example, since the OFDM symbol in the case where q is 1 includes the codewords 5, 6, 7, 8, 9, the CW numbers 0, 1, 2, 3, 4 may be associated with each. For example, as described in FIG. 7A, since the data symbol group d (14) is data of the code word 6, the row counter 1164 outputs the CW number 1 at time 0.
  • the CW number is the value obtained by adding 1 to the value of the row counter. If the value of the column counter is less than floor (k offset (q) / N S ), the CW number is equal to the value of the row counter.
  • the row counter 1164 of the deinterleaver 116a can easily identify the CW number from the value of the row counter, the value of the column counter, and the value of k offset (q) .
  • the interleaver 104 of the communication apparatus 100 determines the number of columns (N y ) based on the codeword size (L CW ), adds an offset (n offset (q) ) to the interleave address, and performs interleaving. This is an effect obtained by arranging the leading data symbol group of codeword 6 at the beginning of the subcarrier.
  • the column counter 1165 calculates the in-wordword order (in-CW order) corresponding to the data symbol group input from the demodulation circuit 117a. For example, since the data symbol group d (14) is the first data in the codeword 6, the order in CW is 0. Also, for example, since the data symbol group d (15) is the data group next to d (14) in the codeword 6, the intra-CW rank is 1.
  • the column counter 1165 may calculate the in- CW rank (n CW ) according to Expression 48.
  • the column counter 1165 of the deinterleaver 116a can easily identify the in-CW order from the value of the column counter and the value of k offset (q) .
  • the interleaver 104 of the communication apparatus 100 determines the number of columns (N y ) based on the codeword size (L CW ), adds an offset (n offset (q) ) to the interleave address, and performs interleaving. This is an effect obtained by arranging the leading data symbol group of codeword 6 at the beginning of the subcarrier.
  • the demultiplexer 1166 selects one of the output port 0 to the output port 5 based on the CW number calculated by the row counter 1164, and outputs the LLR input from the demodulation circuit 117a to the selected output port. For example, since the CW number of the data symbol group d (14) is 1 (corresponding to the code word 6), it is output to the output port 1.
  • the FEC decoding circuit 118 determines the LLR output from the deinterleaver 116 a based on which of the output port 0 to the output port 5 the data is output from and the order in the CW output by the column counter 1165. It stores in the LDPC decoding buffer memory (not shown).
  • the deinterleaver 116a can perform deinterleaving without providing a deinterleaving memory.
  • the deinterleaver 116 a may output the CW number to the FEC decoding circuit 118 instead of including the demultiplexer 1166.
  • the FEC decoding circuit 118 may store LLRs input from the deinterleaver 116a or the demodulation circuit 117a in an LDPC decoding buffer memory (not shown) using the CW number and the information within the CW.
  • the deinterleaver 116a corresponds to the CW number and the order within the CW corresponding to the data interleaved according to the procedure of FIG. 4A, FIG. 4B, FIG. 4C, FIG. 9A, FIG. It is calculated and output to the FEC decoding circuit. Therefore, the communication apparatus 100a can perform deinterleaving with a simple configuration, can reduce processing delay, and can reduce circuit size and power consumption.
  • a transmission apparatus includes: an interleaver circuit that interleaves first to N-th code words; and an OFDM modulation circuit that converts the interleaved first to N-th code words into OFDM signals.
  • the interleaver circuit has a memory size of N x ⁇ N y , and N y is equal to the number of data symbols included in the second codeword.
  • the interleaver circuit uses an address obtained by shifting an interleave address generated according to an interleave size according to the number of data symbols included in the first codeword.
  • the second code word is read.
  • a receiving apparatus including: a receiving circuit for receiving an OFDM signal including first to Nth codewords interleaved in the transmitting apparatus; and the first to Nth interleaved signals from the OFDM signal.
  • a deinterleaver circuit deinterleaves the interleaved first to N-th codewords, and the number of data symbols included in the first codeword is The interleaved first to N-th codewords are smaller than the number of data symbols included in the second codeword, and the interleaved first to N-th codewords are transmitted from the first codeword to the N-th codeword in the interleaver circuit of the transmitter. Codewords are written in ascending order, and a read is generated from the second codeword.
  • the deinterleaver has a memory size of N x ⁇ N y , and N y is equal to the number of data symbols included in the second codeword.
  • the interleaver circuit uses an address obtained by shifting an interleave address generated according to an interleave size according to the number of data symbols included in the first codeword.
  • the second code word is read.
  • a transmission method interleaves first to N-th codewords, converts the interleaved first to N-th codewords into an OFDM signal, and transmits the OFDM signal,
  • the number of data symbols included in the first code word is less than the number of data symbols included in the second code word, and the first code word to the Nth code word are written in ascending order; Reading is started from the codeword of.
  • a receiving method receives an OFDM signal including first to N-th codewords interleaved in a transmitting apparatus, and from the OFDM signal, the interleaved first to N-th codewords To extract the interleaved first to N-th codewords, and the number of data symbols included in the first codeword is smaller than the number of data symbols included in the second codeword.
  • the interleaved first to N-th codewords are written in ascending order from the first codeword to the N-th codeword in the interleaver circuit of the transmitter, and the second codeword is Readout is initiated and generated.
  • Each functional block used in the description of the above embodiment is partially or entirely realized as an LSI which is an integrated circuit, and each process described in the above embodiment is partially or totally It may be controlled by one LSI or a combination of LSIs.
  • the LSI may be configured from individual chips, or may be configured from one chip so as to include some or all of the functional blocks.
  • the LSI may have data inputs and outputs.
  • An LSI may be called an IC, a system LSI, a super LSI, or an ultra LSI depending on the degree of integration.
  • the method of circuit integration is not limited to LSI's, and implementation using dedicated circuitry, general purpose processors, or dedicated processors is also possible.
  • an FPGA Field Programmable Gate Array
  • a reconfigurable processor that can reconfigure connection and setting of circuit cells in the LSI may be used.
  • the present disclosure may be implemented as digital processing or analog processing.
  • integrated circuit technology comes out to replace LSI's as a result of the advancement of semiconductor technology or a derivative other technology, it is naturally also possible to carry out function block integration using this technology. The application of biotechnology etc. may be possible.
  • One aspect of the present disclosure is useful for a communication system.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

インターリーバ104は、第1から第Nのコードワードをインターリーブし、OFDM変調回路105は、インターリーブされた第1から第NのコードワードをＯＦＤＭ信号に変換し、送信RF回路１０６は、ＯＦＤＭ信号を送信する。第1のコードワードに含まれるデータシンボル数は、第2のコードワードに含まれるデータシンボル数よりも少なく、インターリーバ104は、第1のコードワードから第Nのコードワードまで昇順に書き込み、第2のコードワードから読み出しを開始する。

Description

送信装置、受信装置、送信方法及び受信方法
　本開示は、通信装置及び通信方法に関する。
　IEEE 802.11は、無線ＬＡＮ関連規格の一つであり、その中に、例えば、IEEE802.11ad規格、IEEE802.11ay規格（以下、「11ad規格」、「11ay規格」という）がある（例えば、非特許文献１－３を参照）。
　コードワードに含まれるデータシンボル数が、OFDM（Orthogonal Frequency Division Multiplexing）シンボルに含まれるデータシンボル数より少ない場合、データシンボルをOFDMシンボル内で並び替える「インターリーブ処理」が適用される。インターリーブにより、コードワードに含まれるデータシンボルが、広い周波数範囲に分散して配置されるため、周波数選択性チャネルにおける通信品質が向上する。
IEEE 802.11TM -2016　 2436頁～2496頁　2016年12月14日発行 IEEE802.11-17/0589r0　2017年4月11日発行 IEEE802.11-17/0597r1　2017年4月25日発行
　しかしながら、コードワードが複数のOFDMシンボルに断片化されて配置される場合、断片化されたコードワードが広い周波数領域に配置されるようなインターリーブパターンについては十分に検討がなされていないため、周波数選択性チャネルにおいて通信品質が劣化する場合がある。
　本開示の一態様は、簡易な構成で、複数のOFDMシンボルに断片化されたコードワードが、広い周波数領域に配置されるようにインターリーブを行うことができ、周波数選択性チャネルにおける通信品質を向上させることができる送信装置、受信装置、送信方法及び受信方法の提供に資する。
　本開示の一態様に係る送信装置は、第1から第Nのコードワードをインターリーブするインターリーバ回路と、前記インターリーブされた第1から第NのコードワードをＯＦＤＭ信号に変換するＯＦＤＭ変調回路と、前記ＯＦＤＭ信号を送信する送信回路と、を具備し、前記第1のコードワードに含まれるデータシンボル数は、前記第2のコードワードに含まれるデータシンボル数よりも少なく、前記インターリーバ回路は、前記第1のコードワードから前記第Nのコードワードまで昇順に書き込み、前記第2のコードワードから読み出しを開始する。
　本開示の一態様に係る受信装置は、送信装置においてインターリーブされた第1から第Nのコードワードを含むＯＦＤＭ信号を受信する受信回路と、前記ＯＦＤＭ信号から、前記インターリーブされた第1から第Nのコードワードを抽出するＤＦＴ回路と、前記インターリーブされた第1から第Nのコードワードをデインターリーブするデインターリーバ回路と、を具備し、前記第1のコードワードに含まれるデータシンボル数は、前記第2のコードワードに含まれるデータシンボル数よりも少なく、前記インターリーブされた第1から第Nのコードワードは、前記送信装置のインターリーバ回路において、前記第1のコードワードから前記第Nのコードワードまで昇順に書き込まれ、前記第2のコードワードから読み出しが開始されて生成される。
　本開示の一態様に係る送信方法は、第1から第Nのコードワードをインターリーブし、前記インターリーブされた第1から第NのコードワードをＯＦＤＭ信号に変換し、前記ＯＦＤＭ信号を送信し、前記第1のコードワードに含まれるデータシンボル数は、前記第2のコードワードに含まれるデータシンボル数よりも少なく、前記第1のコードワードから前記第Nのコードワードまで昇順に書き込み、前記第2のコードワードから読み出しが開始される。
　本開示の一態様に係る受信方法は、送信装置においてインターリーブされた第1から第Nのコードワードを含むＯＦＤＭ信号を受信し、前記ＯＦＤＭ信号から、前記インターリーブされた第1から第Nのコードワードを抽出し、前記インターリーブされた第1から第Nのコードワードをデインターリーブし、前記第1のコードワードに含まれるデータシンボル数は、前記第2のコードワードに含まれるデータシンボル数よりも少なく、前記インターリーブされた第1から第Nのコードワードは、前記送信装置のインターリーバ回路において、前記第1のコードワードから前記第Nのコードワードまで昇順に書き込まれ、前記第2のコードワードから読み出しが開始されて生成される。
　なお、これらの包括的または具体的な態様は、システム、装置、方法、集積回路、コンピュータプログラム、または、記録媒体で実現されてもよく、システム、装置、方法、集積回路、コンピュータプログラムおよび記録媒体の任意な組み合わせで実現されてもよい。
　本開示の一態様によれば、簡易な構成で、複数のOFDMに断片化されたコードワードが、広い周波数領域に配置されるようにインターリーブを行うことができ、周波数選択性チャネルにおける通信品質を向上させることができる。
　本開示の一態様における更なる利点及び効果は、明細書及び図面から明らかにされる。かかる利点及び／又は効果は、いくつかの実施形態並びに明細書及び図面に記載された特徴によってそれぞれ提供されるが、１つ又はそれ以上の同一の特徴を得るために必ずしも全てが提供される必要はない。
実施の形態１に係る通信装置の構成例を示すブロック図 実施の形態１に係るインターリーバの動作例を示す図 実施の形態１に係るインターリーバの別の動作例を示す図 実施の形態１に係るインターリーブの手順を示すフローチャート 実施の形態１に係るインターリーブの手順を示すフローチャート 実施の形態１に係るインターリーブの手順を示すフローチャート 実施の形態１に係るインターリーバの書き込み動作を模式的に説明する図 実施の形態１に係るインターリーバの読み出し動作を模式的に説明する図 実施の形態１に係るアドレステーブルの一例を示す図 実施の形態１に係るOFDMシンボル０におけるインターリーブの２次元配列とコードワードとの関係を示す図 実施の形態１に係るOFDMシンボル０における各コードワードのデータシンボルの分布を示す図 実施の形態１に係るOFDMシンボル１におけるインターリーブの２次元配列とコードワードとの関係を示す図 実施の形態１に係るOFDMシンボル１における各コードワードのデータシンボルの分布を示す図 実施の形態１に係るOFDMシンボル２におけるインターリーブの２次元配列とコードワードとの関係を示す図 実施の形態１に係るOFDMシンボル２における各コードワードのデータシンボルの分布を示す図 実施の形態１に係るインターリーブの別の手順を示すフローチャート 実施の形態１に係るインターリーブの別の手順を示すフローチャート 実施の形態１に係るインターリーブの別の手順を示すフローチャート 実施の形態１に係るOFDMシンボル１におけるインターリーバの読み出し動作を模式的に説明する図 実施の形態１に係るOFDMシンボル１における各コードワードのデータシンボルの分布を示す図 実施の形態１に係るOFDMシンボル１において書き込み開始位置を変更した場合のインターリーバの書き込み動作を模式的に説明する図 実施の形態１に係るOFDMシンボル１において書き込み開始位置を変更した場合のインターリーバの読み出し動作を模式的に説明する図 実施の形態１に係るOFDMシンボル２における読み出し開始位置を設定した場合のインターリーバの読み出し動作を模式的に説明する図 実施の形態１に係るOFDMシンボル２における各コードワードのデータシンボルの分布を示す図 実施の形態１に係るOFDMシンボル１におけるidx1(n)及びidx2(n,1)の値の一例を示す図 実施の形態１に係るインターリーバの構成例を示すブロック図 実施の形態１に係るインターリーバの別の構成例を示すブロック図 実施の形態１に係るOFDMシンボル１におけるidx3(n)及びidx4(n,1)の値の一例を示す図 実施の形態１に係るインターリーバの別の構成例を示すブロック図 実施の形態１に係るデータサブキャリア順位とサブキャリア番号との対応例を示す図 実施の形態１に係るOFDMシンボル０におけるインターリーバの別の動作例を模式的に説明する図 実施の形態１に係るOFDMシンボル１におけるインターリーバの別の動作例を模式的に説明する図 実施の形態１に係るOFDMシンボル０における各コードワードのデータシンボルの分布を示す図 実施の形態１に係るOFDMシンボル１における各コードワードのデータシンボルの分布を示す図 実施の形態１に係るOFDMシンボル０におけるインターリーバの別の動作例を模式的に説明する図 実施の形態１に係るOFDMシンボル１におけるインターリーバの別の動作例を模式的に説明する図 実施の形態１に係るOFDMシンボル０における各コードワードのデータシンボルの分布を示す図 実施の形態１に係るOFDMシンボル１における各コードワードのデータシンボルの分布を示す図 実施の形態１に係るOFDMシンボル０におけるインターリーバの別の動作例を模式的に説明する図 実施の形態１に係るOFDMシンボル１におけるインターリーバの別の動作例を模式的に説明する図 実施の形態１の変形例に係るインターリーブの手順を示すフローチャート 実施の形態１の変形例に係る巡回シフトの一例を示す図 実施の形態１の変形例に係るOFDMシンボル１における各コードワードのデータシンボルの分布を示す図 実施の形態２に係る通信装置の構成例を示すブロック図 実施の形態２に係るデインターリーバの構成例を示すブロック図 実施の形態２に係る行カウンタ及び列カウンタの動作の一例を示す図
　以下、本開示の実施の形態について図面を参照して詳細に説明する。
　11ay規格では、LDPC（Low Density Parity Check）符号化が用いられ、レートマッチング（コードワードサイズの調整）は行われない。このため、11ay規格では、１送信ビットあたりの符号化及び復号処理の計算量（計算の複雑さ及び回路規模）を一定に保つことができ、回路規模又は消費電力を小さくすることができる。
　一方で、11ay規格では、OFDMシンボルに含まれるビット数とLDPC符号化されたビット数（コードワードのサイズ）とが倍数又は約数の関係にない。このため、コードワードが分断されて異なるOFDMシンボルに含まれる場合があり、インターリーブ方法によっては性能（通信品質）が劣化する場合がある。
　また、11ay規格では、広帯域（例えば最大8.64GHz）のため、1OFDMシンボル内のサブキャリア数及びビット数が多い一方で、符号化及び復号化の計算量を小さくするため、LDPC符号化されたビット数は少ない（コードワードサイズが小さい）。したがって、11ay規格では、サイズの小さいコードワードが分断され、帯域内でコードワードを広い範囲で分散できないことによる性能劣化の問題が発生しやすくなる。
　なお、別の規格、例えばLTEでは、100MHzなど、帯域幅が小さく、6144ビットなど、コードワードサイズが大きい。このため、LTEでは、コードワードが分断されても、帯域内で十分に広い範囲でコードワードデータを分散させることができる。また、LTEでは、ターボ符号を用い、OFDMシンボルサイズにコードワードサイズが適合するように、あるいはコードワードが分散するように、レートマッチ（パンクチャリング）を行うことができるため、上述したような11ay規格と同様の問題は発生しない。ただし、パンクチャリング（送信機側で破棄）は、送信しないビットに対しても符号化及び復号を行うため、回路規模及び消費電力が増大する。
　また、他の規格、例えば11ad規格では、コードワードサイズは、OFDMシンボルに含むことができるビット数の約数であるため、コードワードの分断は発生しない。
　そこで、本開示では、11ay規格のように、コードワードが複数のOFDMシンボルに分断される場合でも、広い周波数領域に分散してコードワードを配置し、通信品質を向上させることができるインターリーブ方法について説明する。
　（実施の形態１）
　［通信装置の構成］
　図１は、通信装置の構成の一例を示す図である。通信装置１００は、MAC（Medium Access Control）制御回路101、FEC（Forward Error Correction）符号化回路102、変調回路103、インターリーバ104、OFDM変調回路105、送信RF回路106、送信アンテナアレイ107、受信アンテナアレイ111、受信RF回路112、同期回路113、DFT（Discrete Fourier Transform、離散フーリエ変換）回路114、等化回路115、デインターリーバ116、復調回路117、FEC復号回路118、チャネル推定回路119を含む構成である。
　なお、通信装置１００において、MAC制御回路101、FEC符号化回路102、変調回路103、インターリーバ104、OFDM変調回路105、送信RF回路106、送信アンテナアレイ107は、例えば、送信装置を構成し、受信アンテナアレイ111、受信RF回路112、同期回路113、DFT回路114、等化回路115、デインターリーバ116、復調回路117、FEC復号回路118、チャネル推定回路119は、例えば、受信装置を構成する。
　MAC制御回路101は、アプリケーションプロセッサ（図示しない）から入力されたデータに基づき送信データを生成し、FEC符号化回路102へ入力する。また、MAC制御回路101は、送信パラメータ（例えば、使用する無線チャネル、送信データサイズ、チャネルボンディング数、LDPC符号化方式、アンテナ指向性等）を決定し、決定した送信パラメータに基づいて、FEC符号化回路102、変調回路103、インターリーバ104、OFDM変調回路105、送信RF回路106、送信アンテナアレイ107の制御を行う（図示省略）。
　また、MAC制御回路101は、受信パラメータ（例えば、使用する無線チャネル、チャネルボンディング数、受信電力閾値、アンテナ指向性等）を決定し、決定した受信パラメータに基づいて、受信アンテナアレイ111、受信RF回路112、同期回路113、DFT回路114、等化回路115、デインターリーバ116、復調回路117、FEC復号回路118、チャネル推定回路119の制御を行う（図示省略）。MAC制御回路101は、受信データをFEC復号回路118から受信し、アプリケーションプロセッサ（図示しない）へ出力する。
　FEC符号化回路102は、送信データに対して、誤り検出符号の付加、ビットスクランブル及び誤り訂正符号化を行う。誤り検出符号には、一例として、CRC(Cyclic Redundancy Check)符号を用いる。ビットスクランブルでは、FEC符号化回路102は、一例として、擬似ランダム系列、M系列、又はGold系列を生成し、送信データにXOR(排他的論理和)を行う。誤り訂正符号では、一例として、LDPC符号、ターボ符号、又はリードソロモン符号が用いられる。
　変調回路103は、FEC符号化回路102が出力するデータ（ビット系列）をデータ変調し、データシンボルに変換する。変調方式として、例えば、BPSK（Binary Phase Shift Keying）、QPSK（Quadrature Phase Shift Keying）、SQPSK（Spread QPSK）、16QAM（16値Quadrature Amplitude Modulation）、64QAM（64値QAM）、64NUC（64値Non-Uniform Constellation）が用いられる。
　インターリーバ104は、複数のデータシンボルを含むデータシンボルのブロック（コードワードなど）において、データシンボルの順序を一定の規則に従い並び替える。インターリーバ104の詳細は後述する。
　OFDM変調回路105は、インターリーバ104においてインターリーブされたコードワードをOFDM信号に変換する。具体的には、OFDM変調回路105は、インターリーバ104が出力する並び替えられたデータシンボルのブロックに対し、パイロットシンボルを挿入し、各データシンボル及びパイロットシンボルを送信する周波数（サブキャリアという）を決定し、各データシンボル及びパイロットシンボルをサブキャリアに配置し（サブキャリアマッピングという）、IDFT(Inverse Discrete Fourier Transform、逆離散フーリエ変換)を行い、時間領域信号系列（OFDMシンボルという）を生成する。
　また、OFDM変調回路105は、OFDMシンボルの後半のデータをコピーしてOFDMシンボルの前に付加する（CP（Cyclic Prefix）付加という）。また、OFDM変調回路105は、CP付加を行ったOFDMシンボルの先頭及び終端付近の振幅調整及びフィルタの適用（窓関数という）を行う。なお、CPは、GI（Guard Interval）と呼ぶ場合がある。
　なお、通信装置100は、OFDM変調回路105が生成する時間領域信号系列に加え、プリアンブル、ヘッダ、及びビームフォーミングトレーニング系列に関する時間領域信号系列を生成するプリアンブル生成回路（図示しない）、ヘッダ信号生成回路（図示しない）、ビームフォーミングトレーニング系列信号生成回路（図示しない）を備えても良い。なお、プリアンブル、ヘッダ、及びビームフォーミングトレーニング系列は、データシンボルのブロックと同様にOFDM変調回路105に入力され、サブキャリアマッピング、IDFTが行われ、OFDMシンボルが生成されてもよい。
　また、通信装置100は、OFDM変調回路105が生成する時間領域信号系列、及びプリアンブル、ヘッダ、ビームフォーミングトレーニング系列に関する時間領域信号系列を結合し、PHYフレームを生成する、PHYフレーム生成回路（図示しない）をOFDM変調回路105の後段に備えても良い。
　送信RF回路106は、OFDM変調回路105及びPHYフレーム生成回路（図示しない）が出力する時間領域信号系列をD/Aコンバータを用いてアナログ信号に変換し、無線領域信号（例えば60GHz帯信号）に変調し（アップコンバートという）、電力の増幅を行う。
　送信アンテナアレイ107は、1以上のアンテナ素子を備え、送信RF回路106が出力する信号を無線信号として送信する。送信アンテナアレイ107は、一例として、フェーズドアレイアンテナである。
　受信アンテナアレイ111は、1以上のアンテナ素子を備え、無線信号を受信する。受信アンテナアレイ111は、一例として、フェーズドアレイアンテナである。
　受信RF回路112は、受信アンテナアレイ111が受信した無線信号の増幅を行い(AGC、Automatic Gain Control、ゲインの自動調整が行われる)、無線領域信号からベースバンド信号に復調し（ダウンコンバートという）、A/Dコンバータを用いてデジタル信号へ変換し、同期回路113へ入力する。
　同期回路113は、受信RF回路112が出力する信号に対して、プリアンブル信号検出、シンボルタイミング検出、キャリア周波数オフセット補正を行う。
　DFT回路114は、OFDMシンボル（OFDM信号）から、インターリーブされた複数のコードワードを抽出する。具体的には、DFT回路114は、同期回路113が出力する信号に対して、CPの除去を行い、受信OFDMシンボルデータを抽出する。また、DFT回路114は、受信OFDMシンボルデータに対しDFTを行い、周波数領域受信信号へ変換する。
　等化回路115は、周波数領域受信信号に含まれる受信パイロットシンボル信号、及び、チャネル推定回路119（後述）が出力するチャネル情報（チャネル推定行列という）を用いて、周波数領域受信信号に含まれる受信データサブキャリア信号の周波数特性の補正を行う。
　なお、等化回路115は、受信ダイバーシチ合成、最大比合成、MIMO(Multi-Input Multi-Output)信号分離処理を行ってもよい。
　等化回路115は、一例として、ZF(Zero-Forcing)方式、MMSE(Minimum Mean Square Error)方式、MLD(Maximum Likelihood Detection)方式、MRC(Maximum Ratio Combining)方式、MMSE-IRC(MMSE Interference Rejection Combining)方式を用いても良い。
　デインターリーバ116は、等化回路115が出力する周波数補正後の受信データサブキャリア信号の並び換え（デインターリーブ）を行う。デインターリーバ116が用いる並び換えの規則としては、インターリーバ104が用いる並び換えの規則とは逆の規則を用いても良い。デインターリーバ116は、インターリーバ104が並び替えたデータシンボルを元の順序に並び替える処理を行ってもよい。デインターリーバ116の詳細は後述する。
　復調回路117は、例えば、BPSK、QPSK、SQPSK、16QAM、64QAM、64NUCの変調信号を復調し、ビットデータ系列に変換する。
　FEC復号回路118は、ビットデータ系列に対して、誤り訂正復号（一例として、LDPC復号器、ターボ復号器を用いる）、デスクランブル（逆スクランブル）処理を行う。FEC復号回路118は、誤り訂正復号、及びデスクランブルを行い得られたデータをMAC制御回路101に出力する。
　チャネル推定回路119は、受信したプリアンブル信号及びパイロットサブキャリア信号を用いて、チャネル推定行列を算出する。
　なお、通信装置100は、ヘッダ信号を受信し、等化、復調及びFEC復号を行う、ヘッダ受信回路（図示しない）を備えても良い。
　［インターリーバの動作］
　＜動作例１＞
　図２を用いて、インターリーバ104の動作について説明する。一例として、LDPCコードワードサイズ(「LCW」と表す)が672ビット、変調方式が16QAM、1シンボルあたりのビット数(「NCBPS」と表す)は4、データサブキャリア数(「NSD」と表す)が336サブキャリアの場合について説明する。
　1コードワードあたりのデータシンボル数は、LCW/NCBPSにより算出され、図２の例では、168シンボルである。すなわち、図２では、データサブキャリア数（NSD=336）は、コードワードあたりのデータシンボル数（LCW/NCBPS=168）の倍数（2倍）である。従って、インターリーバ104は、2つのコードワードに対応するデータシンボル（合計336シンボル）が入力される毎に、データの並び換えを行い、336サブキャリアのデータ（1つのOFDMシンボルに相当する）を出力する。
　図２において、インターリーバ104は、次のようにデータシンボルの並び換えを行う。まず、インターリーバ104は、第1のコードワード(コードワード1という。以下同様)の先頭のデータシンボルを、第1のサブキャリア（例えば、周波数が最も低いデータサブキャリア）に配置する。次に、インターリーバ104は、第2のコードワード(コードワード2という。以下同様)の先頭のデータシンボルを、第2のサブキャリア（例えば、第1のサブキャリアの次に周波数が低いデータサブキャリア）に配置する。
　コードワード1のデータシンボルをd(0)～d(167)と表し、コードワード2のデータシンボルをd(168)～d(335)と表すと、インターリーバ104は、データシンボルd(idx(k))を、サブキャリア番号kに配置する。idx(k)は、式1により算出される。
Figure JPOXMLDOC01-appb-M000001
　式１において、第1項の「mod」は剰余演算を表し、第2項はフロア関数（式１の第2項は、フロア関数：floor(x)と表記することもでき、xを超えない最大の整数を求める）を表す。
　なお、図２では、データサブキャリア数(NSD)が1コードワードあたりのデータシンボル数(LCW/NCBPS)の２倍である場合について説明したが、図２と同様に、データサブキャリア数(NSD)が1コードワードあたりのデータシンボル数(LCW/NCBPS)の倍数である場合、インターリーバ104は、データシンボルd(idx(k))を、サブキャリア番号kに配置する。idx(k)は、式２により算出される。
Figure JPOXMLDOC01-appb-M000002
　式２は、変数Nx、Nyを用いて式３のように表される。なお、変数Nx、Nyは式４、式５により定められる。
Figure JPOXMLDOC01-appb-M000003
Figure JPOXMLDOC01-appb-M000004
Figure JPOXMLDOC01-appb-M000005
　また、図２及び式１、式２、式３において、インターリーバ104は、コードワード毎に1データシンボルずつ取り出してサブキャリアの先頭(idx(k)=0)から配置する場合について説明した。しかし、インターリーバ104は、コードワード毎にNSデータシンボル（データシンボルグループという）ずつ取り出してサブキャリアの先頭(idx(k)=0)から配置しても良い（NSシンボルずつ処理する、という）。NSは、例えば8であってもよく、他の値でもよい。
　なお、インターリーバ104は、インターリーブ処理前後において、データシンボルグループ内でのデータシンボルの順序を保持するようにしても良い。また、インターリーバ104は、インターリーブ処理前後において、データシンボルグループ内でのデータシンボルの順序を一定の規則により並び替えても良い。
　インターリーバ104がNSシンボルずつ処理する場合、インターリーバ104は、データシンボルd(idx(k))をサブキャリア番号kに配置する。idx(k)は、式６、式７、式８、式９により算出される。
Figure JPOXMLDOC01-appb-M000006
Figure JPOXMLDOC01-appb-M000007
Figure JPOXMLDOC01-appb-M000008
Figure JPOXMLDOC01-appb-M000009
　式７と式３との相違点は、式７で用いるNyの値は、式３で用いるNyに比べ、NS分の一になっている（式９を参照）。式６を用いる場合、インターリーバ104は、NS個のデータシンボルをまとめて転送（例えば、メモリへの書き込み）すればよい。また、式６を用いる場合、インターリーバ104は、NS個のデータシンボル毎に1つのインターリーブアドレスを算出すればよい。また、式６を用いる場合、Nx及びNyの値が小さいため、式６の計算が容易になるため、回路規模を削減し、回路の処理速度（スループット）を高めることができる。
　なお、式６は、変数i及びjを用いて、式１０のように表しても良い。式１１は、i,j及びkの関係を表す。
Figure JPOXMLDOC01-appb-M000010
Figure JPOXMLDOC01-appb-M000011
　＜動作例２＞
　図３は、インターリーバ104の動作を表す別の例を示す。図３において、LDPCコードワードサイズ(LCWと表す)が672ビット、変調方式が16QAM、1シンボルあたりのビット数(NCBPSと表す)は4、データサブキャリア数(NSDと表す)が728サブキャリア、処理単位（NS）は8シンボルである。また、CWはコードワード(Code Word)を表す。
　なお、NS個のデータシンボルを「データシンボルグループ」と呼び、NS個のサブキャリアを「サブキャリアグループ」という。図３において、1コードワードは168(=LCW/NCBPS)個のデータシンボルを含む。このため、1コードワードは21(=LCW/NCBPS/NS)個のデータシンボルグループを含む。また、図３において、1OFDMシンボルは728(=NSD)個のデータサブキャリアを含む。このため、1OFDMシンボルは91(=NSD/NS)個のサブキャリアグループを含む。
　図３においては、図２と異なり、データサブキャリア数はコードワードあたりのシンボル数の倍数ではない。この場合、インターリーバ104は、式８の代わりに、式１２を用いてNxを算出する。
Figure JPOXMLDOC01-appb-M000012
　式１２の右辺は、シーリング関数（式１２の右辺は、シーリング関数：ceiling（ｘ）と表記することもでき、x以上の最小の整数を求める）を表す。
　式１２は式８に比べ、シーリング関数が追加されているため、NSDがLCW/NCBPSで割り切れない場合も、Nxが整数になる。
　図４Ａ、図４Ｂ、図４Ｃは、インターリーバ104が本実施の形態に係るインターリーブを行う手順を示すフローチャートの例である。インターリーブの手順は、2次元配列を用いて模式的に説明される（後述）。
　図４Ａは、2次元配列を用いた手順を直接的に具現化する方法である。また、図４Ｂは、図４Ａの手順を変形し、2次元配列の代わりに、1次元のメモリ（例えば、RAM）を用いて具現化するのに適した方法である。図４Ｃは、図４Ｂにおけるインターリーブアドレスを事前に計算し、回路規模を削減する方法である。
　図４Ａは、インターリーバ104が式１２、式９を用いて算出したNx及びNyを用いてインターリーブを行う動作の手順を示すフローチャートである。また、図５Ａ、図５Ｂは、図４Ａのインターリーバ104の動作を模式的に説明する図である。
　なお、図５Ａ及び図５Ｂにおいて、d(k)はk番目のデータシンボルグループ（kは0以上LSD/NS-1以下の整数）を表す。h番目のデータシンボルをc(h)と表す場合（hは0以上NSD-1以下の整数）、d(k)で表されるデータシンボルの系列は、{c(k×NS), c(k×NS+1), c(k×NS+2), ..., c(k×NS+NS-2), c(k×NS+NS-1)}を含む。
　図４ＡのステップS1001において、インターリーバ104は、式１２及び式９を用いて、Nx及びNyの値を算出（決定）する。図５Ａ及び図５Ｂは、Nx行Ny列の２次元配列を用いて図４Ａのインターリーバ104の動作を説明する。そのため、Nxを２次元配列の「行数」、Nyを２次元配列の「列数」と呼ぶ。インターリーバ104は、２次元配列を、メモリ又はレジスタ配列を用いて実装しても良い。すなわち、インターリーバ104は、Nx×Nyのメモリサイズを有する。
　ステップS1002において、インターリーバ104は、２次元配列の行方向にデータシンボルグループd(k)を書き込む（図５Ａを参照）。インターリーバ104は、Ny個のデータシンボルグループd(0)からd(Ny-1)を２次元配列の行番号0に書き込み、Ny個のデータシンボルグループd(Ny)からd(2Ny-1)を２次元配列の行番号１に書き込む。インターリーバ104は、同様に各行への書き込みを行い、行番号Nx-1（最終行。図５Ａでは行番号4）には、Ny個以下のデータシンボルグループd((Nx-1)×Ny)からd(NSD/NS-1)を書き込む。
　ステップS1003において、インターリーバ104は、最終行の残りの要素に、ダミーデータを書き込む。例えば、データシンボルが8ビットの2進数である場合、1000_0000(10進数で-128)のように、負の最小値をダミーデータとしても良い。なお、インターリーバ104は、ダミーデータの書き込みを行う代わりに、最終行の残りの要素を空きとしておいてもよい。
　ステップS1004において、インターリーバ104は、ダミーデータの破棄、および、２次元配列の列方向へのデータシンボルグループd(k)の読み出しを行う。図５Ｂでは、インターリーバ104が読み出すデータシンボルグループの列は、一例として、{d(0), d(21), d(42), d(63), d(84), d(1), d(22), d(43), d(64), d(85), d(2), ..., d(81), d(19), d(40), d(61), d(82), d(20), d(41), d(62), d(83)}のようになる。
　図４Ｂは、インターリーバ104が図３においてインターリーブを行う別の手順を示すフローチャートである。図４Ｂは図４Ａと異なる手順を用いるが、同様のデータシンボル系列が出力される。なお、図４Ｂにおいて、図４Ａと同じ動作には、同じ符号を付与する。
　図４ＢのステップS1001において、インターリーバ104は、図４ＡのステップS1001と同様に、式１２及び式９を用いて、行数Nx及び列数Nyを算出（決定）する。
　ステップS1101において、インターリーバ104は、式１３Ａを用いてブロックインターリーブアドレスidx0(i)（iは0以上Nx×Ny-1以下の整数）を算出する。
Figure JPOXMLDOC01-appb-M000013
　式１３Ａは、式７と同様の計算式であるが、インデックスiの値の範囲が異なり、0以上NSD/NS-1以下の代わりに、0以上Nx×Ny-1以下である。
　ステップS1102において、インターリーバ104は、ステップS1101において算出したブロックインターリーブアドレスの系列{idx0(0),idx0(1), ..., idx0(Nx×Ny-2), idx0(Nx×Ny-1)}から、データシンボルグループ数(NSD/NS)以上の値（すなわち、インデックスi=NSD/NS以上のブロックインターリーブアドレスidx0(i)）を取り除き、インターリーブアドレスの系列{idx1(0),idx1(1), ..., idx1(NSD/NS-2), idx1(NSD/NS-1)}を生成する。
　ステップS1103において、インターリーバ104は、データシンボルグループd(k)を、昇順アドレスを用いて、メモリ（図示しない）へ書き込む。インターリーバ104は、データシンボルグループd(k)を、メモリ内のアドレスkに書き込む。
　ステップS1104において、インターリーバ104は、ステップS1102で生成したインターリーブアドレスidx1(k)を用いて、データシンボルグループをメモリから読み出す。例えば、インターリーバ104は、読み出しアドレスをidx1(0)の値に設定してメモリからデータシンボルグループを読み出し、サブキャリアグループの先頭データとする。つまり、サブキャリアグループ番号kの位置には、メモリ内のアドレスidx1(k)に格納されているデータシンボルグループ（d(idx1(k))が配置される。
　図４Ｂでは、インターリーバ104が読み出すデータシンボルグループの列は、一例として、{d(idx1(0)), d(idx1(1)), d(idx1(2)), ..., d(idx1(k)), ..., d(idx1(NSD/NS-2)), d(idx1(NSD/NS-1))}のようになる。
　図４Ｃは、インターリーバ104が図３においてインターリーブを行う別の手順を示すフローチャートである。図４Ｃは、図４Ａ及び図４Ｂと異なる手順を用いるが、同様のデータシンボル系列が出力される。なお、図４Ｃにおいて、図４Ｂと同じ動作には、同じ符号を付与する。
　ステップS1202において、インターリーバ104は、データサブキャリア数NSD及びコードワードサイズLCWより、インターリーブアドレスidx1(k)を算出する。インターリーバ104は、図４ＢのステップS1001からステップS1102と同様の手順を用いて、インターリーブアドレスidx1(k)を算出しても良い。
　また、インターリーバ104は、データサブキャリア数NSD及びコードワードサイズLCWの組み合わせ毎に、インターリーブアドレスidx1(k)を予め算出しておき、テーブルとして格納しても良い（「アドレステーブル」と呼ぶ）。アドレステーブルは、ROM(Read Only Memory)、RAM(Random Access Memory)、レジスタ等に格納しても良い。
　図５Ｃは、アドレステーブルの一例を示す表である。図５Ｃのアドレステーブルは、データシンボルグループ数NSD/NSが91、コードワードサイズLCWが672の場合に用いられる。
　図５Ｃのアドレステーブルによれば、一例として、kの値が0の場合idx1(k)の値は0、kの値が1の場合idx1(k)の値は21である。
　図４Ｃにおいて、ステップS1103及びステップS1104は図４Ｂと同様である。
　図４Ｃにおいて、インターリーバ104が読み出すデータシンボルグループの列は、一例として、{d(idx1(0)), d(idx1(1)), d(idx1(2)), ..., d(idx1(NSD/NS-2)), d(idx1(NSD/NS-1))}のようになる。ここで、図５Ｃのアドレステーブルによれば、idx1(0)からidx1(NSD/NS-1)の値が定まるため、インターリーバ104が読み出すデータシンボルグループの列は、一例として、{d(0), d(21), d(42), ..., d(62), d(83))}のようになる。つまり、図４Ａの手順で得られるデータシンボルグループの系列と同様である。
　図６Ａは、図３のOFDMシンボル番号０(OFDMシンボル0)に対応するデータシンボルグループをインターリーブする場合における、図５Ａ及び図５Ｂの２次元配列（書き込みと読み出し）と、コードワード（CW）との関係を示す図である。
　図６Ａにおいて、コードワード１（CW1)のデータシンボルグループは、２次元配列の0行に配置される。同様に、コードワードj+1（jは0以上Nx-1以下の整数)のデータシンボルグループは、２次元配列の行番号jに配置される。最終行(行番号Nx-1)には、行全体にデータシンボルグループが配置されない場合がある。コードワードNx(図６Ａにおけるコードワード5（CW5）)の一部のデータシンボルグループは、OFDMシンボル０の最終行に含めて、コードワード5（CW5）の残りのデータシンボルグループは、次のOFDMシンボル１の先頭行に含めても良い。OFDMシンボル１におけるデータの配置方法は後述する（図７Ａを参照）。
　図６Ａにおいて、行毎に異なるコードワードのデータシンボルグループを配置するようにしたため、インターリーバ104は、列方向にデータを読み出す場合（図５Ｂ、図４ＡのステップS1004、図４Ｂ、図４ＣのステップS1104を参照）、連続する２つのデータシンボルグループは異なるコードワードに含まれるデータシンボルグループである。
　従って、例えば通信路におけるマルチパスにより連続する周波数帯域（送信帯域より狭い一定の周波数範囲）において信号品質の劣化が発生した場合、品質が劣化したデータシンボルグループは複数のコードワードに分散される。このため、コードワード間の品質を均一にすることができ、パケットエラーレートの劣化を防ぐことができる。つまり、インターリーバ104は、特定のコードワードに含まれるデータシンボルグループに品質劣化が集中することを防ぐことができるため、誤り訂正後のエラーレートを改善することができる。
　また、図６Ａの配置及び図５Ｃのアドレステーブルによれば、コードワード1のデータシンボルグループは、読み出し後の順位(k)が0,5,10,15,20,25,30,35,39,43,47,51,55,59,63,67,71,75,79,83,87である。なお、k=0は、周波数が低いデータサブキャリアに対応し、k=90は周波数が高いデータサブキャリアに対応する。
　図６Ｂは、OFDMシンボル番号０（OFDMシンボル０）における各コードワードのデータシンボルの周波数領域における分布を示す図である。インターリーバ104は、図６Ａの配置の場合、コードワード1、コードワード2、コードワード3、コードワード4のデータシンボルを、低い周波数のデータサブキャリアから高い周波数のデータサブキャリアに渡って広く分散させて配置することができる。
　以上のように、インターリーバ104は、各コードワードが含むデータシンボルグループを低い周波数のデータサブキャリアから高い周波数のデータサブキャリアに渡って広く分散させて配置することができる。これにより、例えば通信路のマルチパスにより周波数毎に受信品質のばらつきがある場合に、特定のコードワードに含まれるデータシンボルグループに品質劣化が集中することを防ぐことができるため、誤り訂正後のエラーレートを改善することができる。
　次に、図７Ａは、図３のOFDMシンボル番号１(OFDMシンボル１)に対応するデータシンボグループをインターリーブする場合における、図５Ａ及び図５Ｂの２次元配列（書き込みと読み出し）と、コードワード（CW）との関係を示す図である。
　図７Ａにおいて、インターリーバ104は、コードワード5(CW5)のうち、OFDMシンボル０に含まれなかった残りのデータシンボルグループを行番号0に配置する。行番号0に配置されたCW5のデータシンボルグループが行番号0のサイズ（列数Ny）より小さい場合、インターリーバ104は、行番号0の残りの要素（図７Ａのd(14)からd(20)）に、CW6のデータシンボルグループをCWの先頭から順に配置する。インターリーバ104は、CW6のうち、行番号0に書き込まなかった残りのデータシンボルグループを、行番号1の先頭から書き込む。
　同様に、インターリーバ104は、コードワード毎に、データシンボルグループを行の途中（例えば列番号14、つまりd(14)がある列）から書き込みを始め、次の行に移り、書き込みを始めた列の１つ前の列（例えば列番号13）まで書き込みを行う。図７Ａでは、インターリーバ104は、最終行の１つ前の行及び最終行においてコードワード(例えばCW9)前半の１４データシンボルグループを書き込み、残りの後半７データシンボルグループを次のOFDMシンボル（例えばOFDMシンボル２）に書き込む。
　図７Ｂは、OFDMシンボル１における各コードワードのデータシンボルの周波数領域における分布を示す図である。インターリーバ104は、図７Ａのd(0)から読み出しを開始するため、コードワード6、コードワード7、コードワード8のデータシンボルを、低い周波数のデータサブキャリアから高い周波数のデータサブキャリアに渡って広く分散させて配置することができる。
　以上のように、インターリーバ104は、各コードワードが含むデータシンボルグループを低い周波数のデータサブキャリアから高い周波数のデータサブキャリアに渡って広く分散させて配置することができる。これにより、例えば通信路のマルチパスにより周波数毎に受信品質のばらつきがある場合に、特定のコードワードに含まれるデータシンボルグループに品質劣化が集中することを防ぐことができるため、誤り訂正後のエラーレートを改善することができる。
　次に、図８Ａは、図３のOFDMシンボル番号２(OFDMシンボル２)に対応するデータシンボルグループをインターリーブする場合における、図５Ａ及び図５Ｂの２次元配列（書き込みと読み出し）と、コードワード（CW）との関係を示す図である。
　図８Ａにおいて、インターリーバ104は、図７Ａと同様に、前のOFDMシンボル(OFDMシンボル１)に含まれる最終コードワード(CW9)の残りの後半７データシンボルグループから書き込みを始め、コードワードを順次書き込みを行う。このため、インターリーバ104は、各コードワードが含むデータシンボルグループを低い周波数のデータサブキャリアから高い周波数のデータサブキャリアに渡って広く分散させて配置することができる。
　なお、図７Ａ（OFDMシンボル１）において、各コードワードの先頭のデータシンボルグループは列番号14に配置されている。これは、前のOFDMシンボル（OFDMシンボル０）における最終コードワード（CW5）の残りのデータシンボルグループ数が14であるためである。また、図８Ａ（OFDMシンボル２）において、各コードワードの先頭のデータシンボルグループは列番号7に配置されている。これは、前のOFDMシンボル（OFDMシンボル１）における最終コードワード（CW9）の残りのデータシンボルグループ数が7であるためである。また、図６Ａ（OFDMシンボル０）において、各コードワードの先頭のデータシンボルグループは列番号0に配置されている。これは、前のOFDMシンボル（図示せず）における最終コードワードの残りのデータシンボルグループ数が0であるためである。
　図８Ｂは、OFDMシンボル２における各コードワードのデータシンボルの周波数領域における分布を示す図である。インターリーバ104は、図８Ａのd(0)から読み出しを開始するため、コードワード10、コードワード11、コードワード12、コードワード13のデータシンボルを、低い周波数のデータサブキャリアから高い周波数のデータサブキャリアに渡って広く分散させて配置することができる。
　以上のように、OFDMシンボル毎に各コードワードの先頭のデータシンボルグループが配置される列番号が異なるが、インターリーバ104は、各コードワードのデータシンボルグループを列番号に関して巡回して書き込むため（つまり書き込み位置が最終位置に達した場合、先頭列に戻り書き込みを継続するため）、各コードワードが含むデータシンボルグループを低い周波数のデータサブキャリアから高い周波数のデータサブキャリアに渡って広く分散させて配置することができる。これにより、例えば通信路のマルチパスにより周波数毎に受信品質のばらつきがある場合に、特定のコードワードに含まれるデータシンボルグループに品質劣化が集中することを防ぐことができるため、誤り訂正後のエラーレートを改善することができる。
　＜動作例３＞
　図９Ａ、図９Ｂ、図９Ｃは、インターリーバ104がインターリーブを行う別の手順を示すフローチャートである。図９Ａ、図９Ｂ、図９Ｃにおいて、図４Ａ、図４Ｂ、図４Ｃと同じ処理ステップには同一の符号を付与し、その説明を省略する。図９Ａ、図９Ｂ、図９Ｃと図４Ａ、図４Ｂ、図４Ｃとの差異は、OFDMシンボル毎に読み出し開始位置を変更する点である。
　図９ＡのステップS2003において、インターリーバ104は、コードワードの先頭シンボルの位置を算出し、読み出し開始位置として設定する。
　例えば、インターリーバ104は、OFDMシンボル０のインターリーブを行う場合、コードワード1の先頭シンボルの位置が行番号0、列番号0（図６Ａのd(0)の位置）であるから、行番号0、列番号0を読み出し開始位置として設定する。つまり、インターリーバ104は、OFDMシンボル０においては、図５Ｂと同じ読み出し開始位置を設定する。
　また、例えば、インターリーバ104は、OFDMシンボル１のインターリーブを行う場合、コードワード6の先頭シンボルの位置が行番号0、列番号14（図７Ａのd(14)の位置）であるから、行番号0、列番号14を読み出し開始位置として設定する。つまり、インターリーバ104は、OFDMシンボル１においては、図５Ｂと異なる読み出し開始位置を設定する。
　ここで、コードワード5の先頭シンボルは、OFDMシンボル０（図６Ａ）に含まれ、OFDMシンボル１（図７Ａ）には含まれない。そのため、インターリーバ104は、OFDMシンボル１のインターリーブを行う場合、コードワード5（例えば、図７Ａのd(0)の位置）ではなく、コードワード6の先頭シンボル位置（図７Ａのd(14)の位置）を算出して、読み出し開始位置に設定する。
　すなわち、図１０Ａに示すように、OFDMシンボル１に含まれる第1から第Nのコードワード（図１０Ａのコードワード5～コードワード9）において、コードワード5に含まれるデータシンボル数は、コードワード6に含まれるデータシンボル数よりも少ない場合、インターリーバ104は、コードワード5から昇順に書き込みを開始し、コードワード6から読み出しを開始する。なお、図１０Ａに示すように、OFDMシンボル１において、少なくとも、読み出し開始位置を含むコードワード6に含まれるデータシンボル数（21シンボル）は、インターリーバ104のNx×NyのメモリサイズのNy（つまり、列数）に等しい。
　また、インターリーバ104は、OFDMシンボル１のインターリーブを行う場合、コードワード6の先頭シンボル位置を算出して、読み出し開始位置に設定し、各コードワードの先頭のデータ（例えばd(14)、d(35)、d(56)、d(77)）が始めに読み出されるようにしても良い。
　言い換えると、インターリーバ104は、各OFDMシンボルにおいて、先頭のデータシンボルを含み、最初に入力されるコードワードを選択して、読み出し開始位置を設定しても良い。
　これにより、OFDMシンボルに含まれる各コードワード内のデータシンボルは、書き込まれた順序と同一順序で読み出される。すなわち、インターリーブ前後において、各コードワード内のデータシンボルの順序が保持される。このため、インターリーバ104及びデインターリーバ116の前段及び後段の処理が容易になり、回路規模を削減することができる。
　例えば、デインターリーバ116の前段の等化回路115は、サブキャリアの順序に従い等化処理を行ってもよい。この場合、デインターリーバ116の出力に含まれる各コードワードは、コードワード先頭のデータシンボルが先に出力され、コードワード内のデータシンボルの順序に従い出力される。これにより、デインターリーバ116の後段の復調回路117及びFEC復号回路118は、コードワードを容易に分割することができる。例えば、コードワード番号毎に分割して別のメモリにデータシンボル及び復調データを保持し、コードワード毎にLDPC復号を行うことが容易となり、回路規模及び処理遅延を削減することができる。
　また、例えば、インターリーバ104は、OFDMシンボル２のインターリーブを行う場合、コードワード10の先頭シンボルの位置が行番号0、列番号7（図８Ａのd(7)の位置）であるから、行番号0、列番号7を読み出し開始位置として設定する。つまり、インターリーバ104は、OFDMシンボル２においては、図５Ｂと異なる読み出し開始位置を設定する。
　図９ＡのステップS2004において、インターリーバ104は、ステップS2003で設定した読み出し開始位置を始点とし、ダミーデータの破棄、列方向へのデータの読み出しを行う。
　図１０Ａは、S2004の処理の一例として、インターリーバ104がOFDMシンボル１のインターリーブを行う場合の読み出し処理を模式的に示す図である。
　図１０Ａにおいて、インターリーバ104は、ステップS2003で設定した読み出し開始位置(d(14)の位置)から開始して列方向に読み出しを行う。読み出し位置が最終列の最終行（d(83)の位置。ダミーデータを除く）に達した場合、インターリーバ104は、行番号0、列番号0に読み出し位置を移動し、列方向の読み出しを継続する。
　インターリーバ104は、読み出し開始位置に戻る１つ前の位置（d(76)の位置）を読み出し最終位置と定め、読み出し位置が読み出し最終位置に達したとき、ステップS2004の読み出し処理を完了する。
　図１０Ｂは、インターリーバ104が図９Ａの手順を用いてインターリーブを行った場合の、OFDMシンボル１に含まれる各コードワードのデータシンボルの周波数領域における分布を示す図である。
　図１０Ｂでは、図７Ｂと同様に、インターリーバ104は、コードワード6、コードワード7、コードワード8のデータシンボルを、低い周波数のデータサブキャリアから高い周波数のデータサブキャリアに渡って広く分散させて配置することができる。
　また、図１０Ｂでは、図７Ｂと異なり、コードワード5のデータシンボル（後半14データシンボルグループ）は、高周波数のサブキャリアに分布し、コードワード9のデータシンボル（前半14データシンボルグループ）は、低周波数のサブキャリアに分布する。
　すなわち、インターリーバ104は、図９Ａ、図９Ｂ、図９Ｃの手順を用いる場合、コードワード5の前半7データシンボルグループをOFDMシンボル０に含め、図６Ｂに示すとおり、低周波数のサブキャリアに配置し、コードワード5の後半14データシンボルグループをOFDMシンボル1に含め、図１０Ｂに示すとおり、高周波数のサブキャリアに配置する。
　従って、コードワード5のデータシンボルグループは、OFDMシンボル０において低周波数のサブキャリアに配置され、OFDMシンボル１において高周波数のサブキャリアに配置される。つまり、コードワード5のデータシンボルグループは、他のコードワードと異なり、複数のOFDMシンボルにまたがり配置されるが、他のコードワードと同様に、周波数領域で低い周波数のデータサブキャリアから高い周波数のデータサブキャリアに渡って広く分散されて配置される。
　なお、インターリーバ104は、図１０Ａに示したようにステップS2003において読み出し開始位置をOFDMシンボル番号に応じて変更する代わりに、ステップS1002においてデータ書き込み開始位置をOFDMシンボル番号に応じて変更しても良い。
　図１１Ａは、インターリーバ104が、データ書き込み開始位置をOFDMシンボル番号に応じて変更して書き込みを行う手順について、説明する図である。
　図１１Ａにおいて、インターリーバ104は、図５Ａと同様に行方向にデータシンボルグループの書き込みを行うが、書き込みを開始する列番号を7と定める。これにより、図１１Ａにおいて、CW6、CW7、CW8、CW9の先頭データシンボルグループが、列番号0に配置される。
　なお、図１１Ａにおいて、インターリーバ104は、CW6の先頭シンボルが列番号0に配置されるように書き込み開始列番号を定めた。しかし、インターリーバ104は、代わりに、CW6の先頭シンボルが列番号0に配置されるように、行番号0におけるCW5の前に（列番号0から列番号6までに）、ダミーデータを書き込むようにしても良い。
　図１１Ｂは、インターリーバ104が図１１Ａに示す方法で書き込みを行った後に、データシンボルグループを読み出す方法を示す図である。インターリーバ104は、図１１Ａにおいてデータの書き込みを行わなかった要素（または、ダミーデータを書き込んだ要素）を読み飛ばし、列方向にデータシンボルグループの読出しを行う。すなわち、図１１Ｂでは、インターリーバ104は、行番号1、列番号0（d(14)の位置）を読み出し開始位置として、列方向にデータシンボルグループを読み出す。
　インターリーバ104が図１１Ａ及び図１１Ｂの方法で出力するデータシンボルグループの系列は、図１０Ａの方法で出力される系列と同じである。従って、図１１Ａ及び図１１Ｂの方法により得られる効果は図１０Ａの方法と同様である。本実施の形態において、以下で説明する方法は、同様に、図１１Ａ及び図１１Ｂのように変形してもよいが、効果が同一であるため、説明を省略する。
　図１２は、S2004の処理の一例として、インターリーバ104がOFDMシンボル２のインターリーブを行う場合の読み出し処理を示す図である。
　図１２において、インターリーバ104は、ステップS2003で設定した読み出し開始位置(d(7)の位置)から開始し、図１０Ａと同様に、列方向に読み出しを行う。
　図１２に示すように、OFDMシンボル２に含まれる第1から第Nのコードワード（図１２のコードワード9～コードワード13）において、コードワード9に含まれるデータシンボル数は、コードワード10に含まれるデータシンボル数よりも少ない。この場合、インターリーバ104は、コードワード9から昇順に書き込みを開始し、コードワード10から読み出しを開始する。
　図１３は、インターリーバ104が図９Ａの手順を用いてインターリーブを行った場合の、OFDMシンボル２に含まれる各コードワードのデータシンボルの周波数領域における分布を示す図である。
　図１３では、図８Ｂと同様に、インターリーバ104は、コードワード10、コードワード11、コードワード12、コードワード13のデータシンボルを、低い周波数のデータサブキャリアから高い周波数のデータサブキャリアに渡って広く分散させて配置することができる。
　また、図１３では、図７Ｂと異なり、コードワード9のデータシンボルは、高周波数のサブキャリアに分布する。
　インターリーバ104は、図９Ａ、図９Ｂ、図９Ｃの手順を用いる場合、コードワード9の前半14データシンボルグループをOFDMシンボル２に含め、図１０Ｂに示すとおり、低周波数のサブキャリアに配置し、コードワード9の後半7データシンボルグループをOFDMシンボル3に含め、図１３に示すとおり、高周波数のサブキャリアに配置する。
　従って、コードワード9のデータシンボルグループは、OFDMシンボル０において低周波数のサブキャリアに配置され、OFDMシンボル１において高周波数のサブキャリアに配置される。つまり、コードワード9のデータシンボルグループは、他のコードワードと異なり複数のOFDMシンボルにまたがり配置されるが、他のコードワードと同様に、周波数領域で低い周波数のデータサブキャリアから高い周波数のデータサブキャリアに渡って広く分散されて配置される。
　なお、インターリーバ104がステップS2004の処理を用いてOFDMシンボル０のインターリーブを行う場合の読み出し処理は、図４ＡのステップS1004の処理と同様である（図５Ｂを参照）。
　図９Ｂは、インターリーバ104が図３においてインターリーブを行う別の手順を示すフローチャートである。図９Ｂは図９Ａと異なる手順を用いるが、同様のデータシンボル系列が出力される。図９Ｂにおいて、図４Ｂと同様の処理は同一の番号を付与し、説明を省略する。
　ステップS1001において、インターリーバ104は、式１２及び式９の代わりに、式１３Ｂ及び式１３Ｃを用いてNx及びNyを算出しても良い。
Figure JPOXMLDOC01-appb-M000014
Figure JPOXMLDOC01-appb-M000015
　インターリーバ104は、式１２及び式９により算出したNx,Nyが整数とならない場合（後述）に、式１３Ｂ及び式１３Ｃを用いてNx,Nyを算出しても良い。
　図９ＢのステップS2103において、インターリーバ104は、ステップS2003（図９Ａ）と同様に、OFDMシンボル内の先頭シンボルの位置を算出し、読み出し開始位置(n_offset)として設定する。
　n_offsetの値の算出方法について詳細に説明する。インターリーバ104は、式１４を用いて、k(q) offsetの値を算出する。
Figure JPOXMLDOC01-appb-M000016
　k(q) offsetは、OFDMシンボル番号(q)（qは0以上の整数、例えばOFDMシンボル０はq=0に相当）において、前のOFDMシンボル(OFDMシンボルq-1)に含まれる最終コードワードのうち、前のOFDMシンボルに含めず、現在のOFDMシンボル(OFDMシンボルq)に含まれるシンボル数を表す。
　例えば、図６ＡのOFDMシンボル０（q=0）では、k(0) offsetは、式１５として示すことができる。
Figure JPOXMLDOC01-appb-M000017
　また、図７ＡのOFDMシンボル１（q=1）では、k(1) offsetは、式１６として示すことができる。
Figure JPOXMLDOC01-appb-M000018
　また、図８ＡのOFDMシンボル２（q=2）では、k(2) offsetは、式１７として示すことができる。
Figure JPOXMLDOC01-appb-M000019
　なお、インターリーバ104は、式１４の代わりに、式１８を用いてk(q) offsetの値を算出しても良い。
Figure JPOXMLDOC01-appb-M000020
　式１８は漸化式であり、式１４と比べて乗除算の数が少ないため、インターリーバ104は計算量を削減し回路規模及び消費電力を削減することができる。
　次に、インターリーバ104は、式１９を用いて、NLの値を算出する。
Figure JPOXMLDOC01-appb-M000021
　式１９のNLは、2次元配列の最終行に含まれるデータシンボルグループ数を表す。例えば、図６Ａでは、最終行にd(84)からd(90)の7データシンボルグループを含むため、NLの値は7である。式１９では、図６ＡのOFDMシンボル０の最終行の長さ(ＮＬに相当)は、行の長さ(Ｎｙ)から、図７ＡのOFDMシンボル１(q=1)の行番号0に含まれるコードワード5のシンボルグループ数(floor(k(1) offset/NS)に相当)を差し引いた値であることを利用し、ＮＬの値を算出する。
　インターリーバ104は、式２０Ａを用いて、読み出し開始位置(n_offset)の値を算出する。なお、n_offsetの値は、OFDMシンボル番号(q)に依存するため、n(q) offset又はn_offset(q)と表記する場合がある。
Figure JPOXMLDOC01-appb-M000022
　n_offset(q)の値は、２次元配列において、読み出し開始位置を含む列より前の列に含まれるデータシンボルグループ数を表す。例えば、図１０Ａでは、読み出し開始位置を含む行（d(14)を含む行）より前の行（d(0)からd(13)を含む行）に含まれるデータシンボルグループ数は63個であるから、n_offset(1)の値は63である。
　また、式２０Ａにおいて、floor(k(q) offset/NS)の値がＮＬ以下か、ＮＬを超えるかによって、第1式と第2式を選択する。第1式（floor(k(q) offset/NS)の値がＮＬ以下の場合）は、図１０Ｂ及び図１２のように、読み出し開始位置を含む列が、最終行にデータシンボルグループを含まない行（図１０Ｂ及び図１２において、d(84)からd(90)の何れも含まない列）である場合に用いる。
　また、第2式（floor(k(q) offset/NS)の値がＮＬを超える場合）は、読み出し開始位置を含む列が、最終行にデータシンボルグループを含む列（図１０Ｂ及び図１２において、d(84)からd(90)の何れかを含む列）である場合に用いる（図示しない）。
　以上、ステップS2103において、インターリーバ104が、式１４から式２０Ａを用いて、読み出し開始位置を算出する方法を示した。
　なお、図９Ａにおいて、インターリーバ104が読み出し開始位置を算出する方法を説明したが、ステップS2003において算出される読み出し開始位置である行番号0を、j(q) offset列と定め、j(q) offsetの値を、式２０Ｂを用いて算出しても良い。
Figure JPOXMLDOC01-appb-M000023
　式１５、式１６、式１７を用いて算出したk(0) offset、k(1) offset、k(2) offsetの値を用いると、j(0) offset、j(1) offset、j(2) offsetの値は、それぞれ0、14、7と算出される。この値は、図６Ａ(OFDMシンボル０)、図１０Ａ（OFDMシンボル１）、図１２（OFDMシンボル２）における読み出し開始位置が列番号0,14,7であることを意味する。
　図９ＢのステップS2104では、インターリーバ104は、n_offset(q)を用いてインターリーブアドレスidx1を巡回シフトしたアドレスidx2を用いて、メモリから読み出しを行う。idx2は、式２１により算出される。
Figure JPOXMLDOC01-appb-M000024
　すなわち、インターリーバ104は、インターリーブサイズに応じて生成したインターリーブアドレスを、前のOFDMシンボルにも含まれるコードワード（例えば、図１０Ａではコードワード5）に含まれるデータシンボル数に応じてシフトしたアドレスを用いて、読み出し開始位置を含むコードワード6を読み出す。
　図９Ｃは、インターリーバ104が図３においてインターリーブを行う別の手順を示すフローチャートである。図９Ｃは図９Ａ及び図９Ｂと異なる手順を用いるが、同様のデータシンボル系列が出力される。図９Ｃにおいて、図９Ｂ及び図４Ｃと同様の処理は同一の番号を付与し、説明を省略する。
　図４Ｃにおいて図４Ｂのアドレス計算をアドレステーブル引きに置き換えた場合と同様に、図９Ｃにおいて、図４Ｂのアドレス計算（ステップS1001、S1101、S1102）をアドレステーブル引きに置き換えても良い（図４ＣのステップS1202の説明を参照）。
　図９Ｃにおいて、データシンボルグループの読み出し手順は、図９Ｂと同様である（ステップS2103、S2104）。
　なお、インターリーバ104は、図９ＣのステップS2104において、idx2の値は、式２１を用いて計算を行う代わりに、idx1のアドレステーブル（一例として、図５Ｃ）を用いて算出しても良い。例えば、図１０Ａにおいて、nが87、n_offset(1)が63の場合、idx2(87,1)の値は、式２２により、13と算出される。
Figure JPOXMLDOC01-appb-M000025
　これは、図１０Ａにおいて、シンボルブロックグループd(13)が、87番目に読み出されることを表す。このように、インターリーバ104は、OFDMシンボル番号qにおいてn番目に読み出すデータを、d(idx2(n,q))と定める。
　図１４は、OFDMシンボル１(q=1)における、idx2(n,1)の値の例を示す表である。
　以上のように、インターリーバ104は、図４Ａ、図４Ｂ及び図４Ｃの手順を用いる場合、コードワード5の前半のデータシンボルグループをOFDMシンボル０に含め、図６Ｂに示すとおり、低周波数のサブキャリアに配置し、コードワード5の後半のデータシンボルグループをOFDMシンボル１に含め、図６Ｂに示すとおり、低周波数のサブキャリアに配置される。
　従って、コードワード5のデータシンボルグループは、OFDMシンボル０においてもOFDMシンボル１においても低周波数のサブキャリアに配置されるため、分布に偏りが生じる。これにより、例えば、低周波数のサブキャリアの信号品質の劣化が高周波のサブキャリアに比べて大きい場合、コードワード5のエラーレートは、他のコードワードに比べ増加する。
　一方、インターリーバ104は、図９Ａ、図９Ｂ、図９Ｃの手順を用いる場合、コードワード5の前半のデータシンボルグループをOFDMシンボル０に含め、図６Ｂに示すとおり、低周波数のサブキャリアに配置し、コードワード5の後半のデータシンボルグループをOFDMシンボル１に含め、図１０Ｂに示すとおり、高周波数のサブキャリアに配置することができる。
　従って、コードワード5のデータシンボルグループは、OFDMシンボル０において低周波数のサブキャリア、OFDMシンボル１において高周波数のサブキャリアに配置される。他のコードワードと異なり複数のOFDMシンボルにまたがり配置されるが、他のコードワードと同様に、周波数領域で広く分散されて配置される。
　これにより、通信装置100は、データサブキャリア数がコードワードあたりのシンボル数の倍数ではない場合であっても、コードワード毎のエラーレートを均一化し、パケットエラーレートを低減し、データスループットを高めることができる。
　これは、例えば、OFDMシンボル長が短い（例えば291ナノ秒）ためにOFDMシンボル間でのチャネル変動が小さい、ミリ波高速通信（11ad規格、11ay規格を含む）において有効である。
　例えば、低周波数のサブキャリアの信号品質の劣化が高周波のサブキャリアに比べて大きい場合、OFDMシンボル０の低周波数側に分布するコードワード5のデータシンボルグループでは品質劣化の影響が大きいが、OFDMシンボル１の高周波数のサブキャリアに分布するコードワード5のデータシンボルグループでは品質劣化の影響が小さい。受信装置のFEC復号回路118において、OFDMシンボル０のコードワード5のデータシンボルグループとOFDMシンボル１のコードワード5のデータシンボルグループとを合わせて誤り訂正復号を行うことにより、低周波数のサブキャリアの信号品質劣化の影響を低減し、エラーレートを低減することができる。
　図１５は、インターリーバ104の構成の一例（インターリーバ104a）を示す図である。インターリーバ104aは、図９Ｂの手順に基づきインターリーブを行う。
　インターリーバ104aは、メモリ1040、アドレスカウンタ1041、Nx,Ny算出回路1042、OFDMシンボル数カウンタ1043、シフト量算出回路1044、ブロックインターリーブアドレスidx0生成回路1045、インターリーブアドレスidx1生成回路1046、アドレスシフト回路1047を備える。
　MAC制御回路101は、例えば、チャネルボンディング数(NCB)、データサブキャリア数(NSD)、LDPCコードワードサイズ(LCW)、シンボル当りビット数(NCBPS)のパラメータをインターリーバ104aへ入力する。
　変調回路103は、データ変調（例えば16QAM）を行ったデータシンボルを、データシンボルグループ毎（NSシンボル毎）にインターリーバ104aへ入力する。
　インターリーバ104aのメモリ1040は、例えば、RAM、または、レジスタアレイで構成される。
　インターリーバ104aのアドレスカウンタ1041は、例えば昇順アドレスを用いて、メモリ1040へデータシンボルグループのデータを書き込むためのアドレスを生成する。例えば、アドレスカウンタ1041は、データシンボルグループd(n,q)をアドレスnへ書き込むように、アドレスを生成する（図９ＢのステップS1103に相当）。
　インターリーバ104aのNx,Ny算出回路1042は、式１３Ｂ及び式１３Ｃを用いて、２次元配列の行数Nxと列数Nyを算出し、シフト量算出回路1044及びブロックインターリーブアドレスidx0生成回路1045へ入力する（図９ＢのステップS1001に相当）。
　インターリーバ104aのOFDMシンボル数カウンタ1043は、変調回路103から入力されたシンボル数（図示せず）に応じ、OFDMシンボル番号(q)の値を決定し、シフト量算出回路1044へ入力する。
　インターリーバ104aのシフト量算出回路1044は、式１４、式１９、式２０Ａを用いて、n_offset(q)の値を算出する（図９ＢのステップS2103に相当）。
　インターリーバ104aのブロックインターリーブアドレスidx0生成回路1045は、式１３Ａを用いて、idx0(i)を算出する（図９ＢのステップS1101に相当）。
　インターリーバ104aのインターリーブアドレスidx1生成回路1046は、図９Ｂのステップ1102の手順を用いて、idx1(n)を算出する。
　インターリーバ104aのアドレスシフト回路1047は、式２１を用いて、idx2(n,q)を算出する（図９ＢのステップS2104に相当）。インターリーバ104aは、アドレスシフト回路1047が生成したidx2(n,q)を読み出しアドレスとして、メモリ1040からデータシンボルグループを読み出し、OFDM変調回路105へ出力する。
　なお、デインターリーバ116は、インターリーバ104aにおいて、アドレスシフト回路1047の出力(idx2(n,q))を書き込みアドレスとし、アドレスカウンタ1041の出力を読み出しアドレスとすることにより構成しても良い。
　図１６は、インターリーバ104の構成の別の例（インターリーバ104b）を示す図である。図１６において、図１５と同じ構成要素には同じ符号を付与し、説明を省略する。図１５のインターリーバ104aは、書き込みアドレスにデータシンボルグループ番号(n)を用い、読み出しアドレスにインターリーブ方式に応じたアドレスを用いることによりインターリーブ処理を行う。これに対して、図１６のインターリーバ104bは、書き込みアドレスにインターリーブ方式に応じたアドレスを用い、読み出しアドレスにデータシンボルグループ番号(n)を用いることによりインターリーブ処理を行う。
　図１６のインターリーバ104bは、図１５インターリーバ104aと構成が異なるが、同じインターリーブ結果を得ることができる。後述するように、デインターリーブアドレステーブルメモリ1048は、変調回路103からのデータシンボルグループの入力に応じて対応するインターリーブアドレスを逐次生成すればよく、アドレスシフト回路1047aは加算とモジュロ処理により行うことができるため、回路構成が簡易であり、消費電力を削減することができる。
　アドレスカウンタ1041aは、変調回路103の出力に応じ、データシンボルグループ番号(n)を生成する。
　デインターリーブアドレスメモリ1048は、デインターリーブアドレスidx3(n)を、idx3(n)が式２３を満たすように算出する。
Figure JPOXMLDOC01-appb-M000026
　なお、式２３を満たすidx3(n)は、式２４を満たす。
Figure JPOXMLDOC01-appb-M000027
　式２３及び式２４より、idx3(n,q)は、idx1(n,q)の逆引きアドレスである。
　デインターリーブアドレスメモリ1048は、idx3(n)を算出するアドレステーブルを、例えば、ROM、または、RAMに格納して、idx3(n)を算出してもよい。
　アドレスシフト回路1047aは、式２５を用いて、読み出し初期値調整済みのインターリーブアドレスidx4(n,q)を算出する。
Figure JPOXMLDOC01-appb-M000028
　インターリーバ104は、図１０Ａにおいて、読み出し位置をn_offset(q)だけ進めることに対応し、式２５は、書き込み位置をn_offset(q)だけ遅らせることを意味し、両者は同じ効果が得られる。
　アドレスシフト回路1047aが生成するidx4(n,q)は、式２６及び式２７を満たす。idx4(n,q)は、idx2(n,q)の逆引きアドレスである。
Figure JPOXMLDOC01-appb-M000029
Figure JPOXMLDOC01-appb-M000030
　図１７は、図１４に示したidx1(n)の値の例に対応するidx3(n)及びidx4(n,1)の値の例を示す。図１４において、例えば、idx1(4)の値は84であった。これに対応して、idx3(84)の値は4である。また、図１４において、例えば、idx2(6,1)の値は57であった。これに対応して、idx4(57,1)の値は6である。
　アドレスカウンタ1041aは、データシンボルグループ番号(n)を生成する。アドレスカウンタ1041aは、一例として、昇順アドレス(n=0,1,...,floor(NSD/NS)-1)を生成する。
　インターリーバ104bは、アドレスシフト回路1047aが生成するアドレス(idx4(n,q))を用いてデータシンボルグループをメモリへ書き込み、アドレスカウンタ1041aが生成するアドレスを用いてデータシンボルグループをメモリから読み出すことにより、インターリーブを行う。
　図１６のインターリーバ104bと、図１０Ａとの対応について説明する。インターリーバ104bは、始めに読み出すデータがアドレス0、次に読み出すデータがアドレス1、のように、読み出し順を考慮し、インターリーブ手順（図９Ａ、図９Ｂ、図９Ｃ）に応じてデータシンボルグループを書き込む位置を制御することにより、インターリーブを実現する。
　例えば、図１０Ａにおいて、データシンボルグループd(14)を始めに読み出すため、d(14)をアドレス0に書き込む。つまり、インターリーバ104bは、idx4(14,1)=0であるように、書き込みアドレスの計算を行う。
　図１８は、インターリーバ104の構成の別の例（インターリーバ104c）を示す図である。図１８は、OFDM変調回路105の構成の一例（OFDM変調回路105a）を含む。図１８において、図１５及び図１６と同じ構成要素には同じ符号を付与し、説明を省略する。
　インターリーバ104cは、インターリーバ104bと異なり、アドレスシフト回路1047aが算出したアドレスidx4(n,q)を、OFDM変調回路105aへ入力する。また、インターリーバ104cは、メモリ1040及びアドレスカウンタ1041aを持たなくても良い。
　また、変調回路103は、データシンボルグループをインターリーバ104cの代わりにOFDM変調回路105aへ入力しても良い。通信装置100は、インターリーバ104cが算出した書き込みアドレスを用いることで、実質的に、OFDM変調回路105aがインターリーブ処理を行う。
　OFDM変調回路105aは、データサブキャリアアドレス算出回路1051、メモリ1052、パイロット及びガードサブキャリア挿入回路1053、アドレス生成回路1054、IDFT回路1055、CP付加及び窓関数回路1056を含む。
　OFDM変調回路105aのデータサブキャリアアドレス算出回路1051は、インターリーブ後のデータサブキャリア順位(r)に応じたサブキャリア番号(k)を算出する。インターリーブ後のデータサブキャリア順位(r)とは、例えば、図５Ｂ、図１０Ａ、図１２におけるデータの読み出し順位を意味する。
　例えば、図１０Ａにおいて、データシンボルグループd(14)に含まれるデータシンボルのデータサブキャリア順位は0からNS-1であり、データシンボルグループd(35)に含まれるデータシンボルのデータサブキャリア順位はNSから2NS-1である。インターリーバ104cは、データシンボルグループd(n)のデータサブキャリア順位を、idx4(n,q)×NSからidx4(n,q)×NS+NS-1であると定める。
　図１９は、データサブキャリア順位(r)とサブキャリア番号(k)との対応（サブキャリアマッピングという）の一例を示す。サブキャリアマッピングは、チャネルボンディング数(NCB)、DFT点数(NDFT)、データサブキャリア数(NSD)、チャネル番号(ch)に応じて異なる値をとってもよい。図１９は、NCB=2、NDFT=1024、NSD=728、チャネル番号が9の場合の例である。
　サブキャリア番号kの値の範囲は、-NDFT/2以上NDFT/2-1以下(図１９の例では、-512以上511以下)である。図１９において、kが-383未満及び383を超えるサブキャリアは、ガードバンド又はガードサブキャリアという。ガードサブキャリアのシンボルの値は0と定める。図１９において、kの値が-1,0,1のサブキャリアは、DCサブキャリアという。DCサブキャリアのシンボルの値は0と定める。
　また、ガードサブキャリア及びDCサブキャリア以外、かつ図１９に記載が無いkの値は、パイロットサブキャリアという。パイロットサブキャリアのサブキャリア番号kは、一例として、{ -372, -350, -328, -306, -284, -262, -240, -218, -196, -174, -152, -130, -108, -86, -64, -42, -20, -3, 7, 24, 46, 68, 90, 112, 134, 156, 178, 200, 222, 244, 266, 288, 310, 332, 354, 376}である。
　データサブキャリアアドレス算出回路1051は、データサブキャリア順位(r)から算出したサブキャリア番号(k)に応じて、データシンボルc(h,q)をメモリ1052へ書き込む。ここで、c(h,q)はOFDMシンボル番号qにおけるh番目(hは0以上NSD未満の整数)のデータシンボルを表す。データシンボルc(h,q)が含まれるデータシンボルグループd(n,q)の番号kは、式２８により算出される。
Figure JPOXMLDOC01-appb-M000031
　データサブキャリアアドレス算出回路1051は、例えば、サブキャリアkのデータをメモリ1052のアドレスk+NDFT/2へ書き込む。
　通信装置１００において、インターリーバ104cは、データシンボルc(h,q)が含まれるデータシンボルグループd(k,q)に関するインターリーブアドレスidx4(n,q)を算出する。OFDM変調回路105aは、データシンボルグループd(k,q)に含まれるデータシンボルのデータ順位（idx4(n,q)×NSからidx4(n,q)×NS+NS-1）に基づきサブキャリア番号kを算出し、メモリ1052の、サブキャリア番号に応じたアドレスにデータシンボルを書き込む。
　パイロット及びガードサブキャリア挿入回路1053は、ガードサブキャリア、DCサブキャリアの位置を算出し、シンボルの値を0としてメモリ1052へ書き込む。また、パイロット及びガードサブキャリア挿入回路1053は、パイロットサブキャリアのサブキャリア番号を算出し、予め定められたパイロットシンボルの値をメモリ1052へ書き込む。
　アドレス生成回路1054は、IDFT回路1055がIDFTを行うために、メモリ1052からサブキャリアデータ（データサブキャリア、DCサブキャリア、パイロットサブキャリア、ガードサブキャリアを含んでも良い）を読み出すアドレスを生成する。アドレス生成回路1054は、IDFT回路1055の回路構成に応じ、昇順アドレスを生成してもよく、ビット逆順アドレスを生成しても良い。
　IDFT回路1055は、アドレス生成回路1054が生成したアドレスから読み出したサブキャリアデータに対して逆離散フーリエ変換を行い、サブキャリアデータを時間領域信号へ変換する。CP付加及び窓関数回路1056は、時間領域信号にCPを付加し、窓関数を適用する。
　以上のように、図１８のインターリーバ104cは、図１６のインターリーバ104bと比べ、メモリ1040が不要であるから、回路規模及び消費電力を削減し、処理遅延を減らすことができる。
　＜動作例４＞
　図２０、図２１は、インターリーバ104がインターリーブを行う別の例を示す図である。図２０、図２１において、コードワードあたりのシンボル数(LCW/NCBPS)がデータシンボルグループあたりのシンボル数(NS)の倍数でないために、データシンボルグループに複数のコードワードのデータシンボルが混在する場合について説明する。ここでは、インターリーバ104が図９Ａの手順を用いる場合について説明するが、図９Ｂ及び図９Ｃを用いる場合も同様の効果が得られる。
　図２０は、一例として、NSDが728、LCWが624、NCBPSが4の場合に、インターリーバ104がOFDMシンボル０(q=0)のインターリーブを行う例を示す。インターリーバ104は、図５Ａと同様に行毎の書き込みを行うが、図２０では、書き込み順序を示す矢印を省略する。また、インターリーバ104は、図５Ｂ、図１０Ａ、図１２と同様に行毎の書き込みを行う。図２０において、読み出し順序を示す矢印は、読み出し位置を明記するために始めの2列分を記載するが、残りの列番号に関して省略する。
　ステップS1001において、インターリーバ104は式１３Ｂ及び式１３Ｃを用いてNx及びNyの値を算出する。一例として、Nyは20、Nxは5である。
　図２０において、コードワードあたりのデータシンボルグループ数(LCW/NCBPS/NS)は、19.5であり、インターリーバ104が算出したNyの値（=20）と異なる。式１３Ｂにより、Nyの値は、コードワードあたりのデータシンボルグループ数(LCW/NCBPS/NS)を切り上げ(ceiling)した値である。このため、行番号0の最終列のシンボル（d(19)）には、コードワード1の最終4シンボルとコードワード2の先頭4シンボルが混在する。つまり、２次元配列の行とコードワードとの対応関係にずれが生じる。行番号0では、コードワード1と異なるシンボルが4シンボル含まれるため、ずれ量が4シンボルである。
　また、行毎にずれ量が累積し、行番号1のずれ量は8シンボル、すなわち1データシンボルグループに相当する。そのため、行番号1の最終列（d(39)）を除く列（d(20)からd(38)）はコードワード2のデータシンボルグループを含むが、行番号1の最終列（d(39)）はコードワード3のデータシンボルグループを含む。
　また、行番号2のずれ量は12シンボル、すなわち1.5データシンボルグループに相当する。そのため、行番号1の最終2列（d(58),d(59)）を除く列（d(40)からd(57)）はコードワード3のデータシンボルグループを含み、d(58)には、コードワード3とコードワード4のデータシンボルが混在し、最終列(d(59)はコードワード4のデータシンボルグループを含む。
　図２１は、図２０と同じパラメータ（例えば、NSD=728、LCW=624、NCBPS=4）を用いる場合に、インターリーバ104がOFDMシンボル１(q=1)のインターリーブを行う例を示す。図２１において、図２０と同様に、読み出し開始位置を含む2列の読み出し順序を示す矢印を記載し、書き込み及び残りの列の読み出しに関する矢印の記載を省略する。
　図２１の各行番号において、読み出し開始位置(d(7))を含む列のコードワードのデータシンボルグループが、読み出し開始位置を含む列より前の列に含まれる場合、そのデータシンボル数をずれ量とみなす。
　例えば、図２１では、行番号0においては、読み出し開始位置がd(7)であるため、コードワード６は先頭のデータシンボルグループから読み出されるが、コードワード７は、2番目のデータシンボルグループであるd(27)から読み出される。
　このため、コードワード6では、読み出し開始位置を含む列（d(7)）より前の列（d(6)を含む列）にCW6の4シンボル（先頭4シンボル）が含まれるため、ずれ量は4シンボルである。コードワード７では、読み出し開始位置を含む列（d(27)）より前の列（d(26)を含む列）にCW7のシンボルが8シンボル含まれるため、ずれ量は8シンボルである。コードワード８では、読み出し開始位置を含む列（d(47)を含む列）より前の列（d(45)、d(46)）にCW8のシンボルが4シンボルと8シンボル含まれるため、ずれ量は12シンボルである。コードワード９では、読み出し開始位置を含む列（d(67)を含む列）より前の列（d(65)、d(66)）にCW9のシンボルが8シンボルと8シンボル含まれるため、ずれ量は16シンボルである。コードワード１０では、読み出し開始位置を含む列（d(87)を含む列）より前の列（d(84)、d(85)、d(86)）にCW１０のシンボルが、4シンボル、8シンボル、8シンボル含まれるため、ずれ量は20シンボルである。
　図２２、図２３は、インターリーバ104が図２０、２１のOFDMシンボル０,１のインターリーブを行う場合の、コードワードのデータシンボルの周波数領域における分布を示す図である。
　インターリーバ104は、図９Ａ、図９ＢのステップS1001において、列数Nyをコードワード当りのシンボル数に基づき定める。このため、コードワード1,2,3,4,6,7,8,9は、OFDMシンボルの低い周波数のサブキャリアから高い周波数のサブキャリアに広く分散されて配置される。
　また、インターリーバ104は、図９ＡのステップS2003及び図９ＢのステップS2103において、読み出し開始位置をOFDMシンボルのデータサブキャリア数(NSD)及びコードワード当りのシンボル数(LCW/NCBPS)に応じて定める。このため、コードワードを複数のOFDMシンボルに分けて配置する場合、コードワード内の周波数の重複を少なくし、OFDMシンボルの低い周波数のサブキャリアから高い周波数のサブキャリアに広く分散されて配置することができる。
　なお、図２２及び図２３において、コードワード5は、高い周波数のサブキャリアにおいて、ずれ量に応じてデータシンボルの分布の重複が発生する。しかしながら、インターリーバ104は、ずれ量がOFDMシンボル毎に累積しないように読み出し初期値を定める（例えば式１４、式１９、式２０Ａを参照）。このため、ずれ量は、OFDMシンボルのサブキャリア数に比べ小さな値とすることができ、データシンボルの分布の重複による性能劣化を低減することができる。
　また、図２２及び図２３において、インターリーバ104は、各コードワードのデータシンボルを、ずれ量に応じた先頭部分を除き、コードワード内のデータシンボルの順序を保ってOFDMシンボルのサブキャリアに配置する。
　これにより、通信装置100が図２２及び図２３を受信する場合、デインターリーバ116は、各コードワードのデータシンボルの順序を保ってデータを出力することが容易であるため、後段の復調回路117及びFEC復号回路118の回路構成を簡易化することができる。また、通信装置100は、コードワード毎に並列処理を行うことが容易となるため、データスループットを高めることができる。
　＜動作例５＞
　図２４、図２５は、インターリーバ104がインターリーブを行う別の例を示す図である。図２４、図２５において、図２０、図２１と同様に、コードワードあたりのシンボル数(LCW/NCBPS)がデータシンボルグループあたりのシンボル数(NS)の倍数でないために、データシンボルグループに複数のコードワードのデータシンボルが混在する場合について説明する。インターリーバ104が図９Ａの手順を用いる場合について説明するが、図９Ｂ及び図９Ｃを用いる場合も同様の効果が得られる。
　図２４は、一例として、NSD=728、LCW=624、NCBPS=4の場合に、インターリーバ104がOFDMシンボル０(q=0)のインターリーブを行う例を示す。インターリーバ104は、図５Ａと同様に行毎の書き込みを行うが、図２０において書き込み順序を示す矢印を省略する。また、インターリーバ104は、図５Ｂ、図１０Ａ、図１２と同様に行毎の書き込みを行う。図２０において、読み出し順序を示す矢印は、読み出し位置を明記するために始めの2列分を記載するが、残りの列に関して省略する。
　ステップS1001において、インターリーバ104は、式２９、式３０に従ってNx及びNyの値を算出する。
Figure JPOXMLDOC01-appb-M000032
Figure JPOXMLDOC01-appb-M000033
　式２９は、式１３Ｂと異なり、ceiling関数の代わりにfloor関数を用いる。式３０は式１３Ｃと同様であるが、式２９で算出したNyの値を用いる。一例として、Nyは19、Nxは5である。
　図２４において、コードワードあたりのデータシンボルグループ数(LCW/NCBPS/NS)は、19.5であり、インターリーバ104が算出したNy（=19）の値と異なる。式２９により、Nyの値は、コードワードあたりのデータシンボルグループ数(LCW/NCBPS/NS)を切り捨て(floor)した値である。このため、行番号1、列番号0のシンボル（d(19)）には、コードワード1の最終4シンボルとコードワード2の先頭4シンボルとが混在する。つまり、行とコードワードとの対応関係のずれが、読み出し開始位置の列において発生する。
　図２５は、図２４と同じパラメータ（例えば、NSD=728、LCW=624、NCBPS=4）を用いる場合に、インターリーバ104がOFDMシンボル1(q=1)のインターリーブを行う例を示す。図２４と同様に、読み出し開始位置を含む2列の読み出し順序を示す矢印を記載し、書き込み及び残りの列の読み出しに関する矢印の記載を省略する。
　図２５では、インターリーバ104は、図２１と異なり、CW6のデータシンボルを1つ以上含むデータシンボルグループの位置を読み出し開始位置に定める（例えばd(10)の位置）。すなわち、インターリーバ104は、図２１では、別のCW(例えばCW5)のデータシンボルを含む場合（例えば図２１のd(6)）、読み出し開始位置として選択しないが、図２５では、別のCW(例えばCW5)のデータシンボルを含む場合であっても、CW6のデータシンボルを含む場合、読み出し開始位置として選択する。
　インターリーバ104は、図２５に示す読み出しを行う場合、図９ＢのステップS2103において、式１４の代わりに式３１を用いる。
Figure JPOXMLDOC01-appb-M000034
　インターリーバ104は、式１４においてceiling関数を用いるのに比べ、式３１では、floor関数を用いる。
　図２６、図２７は、インターリーバ104が図２４、２５のOFDMシンボル０,１のインターリーブを行う場合の、コードワードのデータシンボルの周波数領域における分布を示す図である。
　インターリーバ104は、図９Ａ、図９ＢのステップS1001において、列数Nyをコードワード当りのシンボル数に基づき定める。このため、コードワード1,2,3,4,6,7,8は、OFDMシンボルの低い周波数のサブキャリアから高い周波数のサブキャリアに広く分散されて配置される。
　また、インターリーバ104は、図９ＡのステップS2003及び図９ＢのステップS2103において、読み出し開始位置をOFDMシンボルのデータサブキャリア数(NSD)及びコードワード当りのシンボル数(LCW/NCBPS)に応じて定める。このため、コードワードを複数のOFDMシンボルに分けて配置する場合、コードワード内の周波数の重複を少なくし、OFDMシンボルの低い周波数のサブキャリアから高い周波数のサブキャリアに広く分散されて配置することができる。
　なお、図２６及び図２７において、コードワード5は、一部の周波数のサブキャリアにおいて、ずれ量に応じてデータシンボルの分布の重複が発生する。しかしながら、インターリーバ104は、ずれ量がOFDMシンボル毎に累積しないように読み出し初期値を定める（例えば式３１、式１９、式２０Ａを参照）。このため、ずれ量は、OFDMシンボルのサブキャリア数に比べ小さな値とすることができ、データシンボルの分布の重複による性能劣化を低減することができる。
　また、図２６及び図２７において、インターリーバ104は、各コードワードのデータシンボルグループを、コードワードの最終部分を除き、コードワード内のデータシンボルグループの順序を保ってOFDMシンボルのサブキャリアに配置する。
　例えば、図２５では、コードワード６において、コードワード６の最後部分（d(29)）が、d(11)からd(28)よりも先に読みだされ、コードワード７では、コードワード７の最後部分d(48)が、d(30)からｄ(47)よりも先に読みだされる。このため、図２７において、コードワード６は、d(11)からd(28)に該当するデータシンボルグループの順序が保たれ、コードワード７は、d(30)からd(47)に該当するデータシンボルグループの順序が保たれる。
　これにより、通信装置100が図２６及び図２７を受信する場合、デインターリーバ116は、各コードワードのデータシンボルの順序を保ってデータを出力することが容易であるため、後段の復調回路117及びFEC復号回路118の回路構成を簡易化することができる。また、通信装置100は、コードワード毎に並列処理を行うことが容易となるため、データスループットを高めることができる。
　＜動作例６＞
　図２８、図２９は、インターリーバ104がインターリーブを行う別の例を示す図である。図２８、図２９において、図２０、図２１と同様に、コードワードあたりのシンボル数(LCW/NCBPS)がデータシンボルグループあたりのシンボル数(NS)の倍数でない場合について説明する。インターリーバ104が図９Ａの手順を用いる場合について説明するが、図９Ｂ及び図９Ｃを用いる場合も同様の効果が得られる。
　図２８は、一例として、NSD=728、LCWが=624、NCBPS=4の場合に、インターリーバ104がOFDMシンボル０(q=0)のインターリーブを行う例を示す。図２８では、図２１と同様に、書き込み順序を示す矢印を省略し、読み出し順序を示す矢印は、読み出し位置を明記するために始めの2列分を記載するが、残りの列に関して省略する。
　ステップS1001において、インターリーバ104は、式１３Ｂ用いて、列数Nyを算出する。また、式３２を用いて、パディングシンボル数Nydを算出する。
Figure JPOXMLDOC01-appb-M000035
　ステップS1002において、インターリーバ104は、行方向にデータシンボルグループの書き込みを行う。なお、インターリーバ104は、最終列において、パディングシンボルの追加、行方向の書き込み、を行う。例えば、NSが8、Nydが4である場合、インターリーバ104は、最終列のデータシンボルグループ（例えばd(19)、d(39)、d(59)、d(79)）に、NS-Nydデータシンボル（例えば4データシンボル）を含め、残りの4シンボルに、例えば空き、ダミーシンボル、パディングシンボルを含めても良い。
　これにより、各コードワードの先頭データシンボルグループが列番号0に配置される。
　図２９は、図２４と同じパラメータ（例えば、NSD=728、LCW=624、NCBPS=4）を用いる場合に、インターリーバ104がOFDMシンボル１(q=1)のインターリーブを行う例を示す。図２８と同様に、読み出し開始位置を含む2列の読み出し順序を示す矢印を記載し、書き込み及び残りの列の読み出しに関する矢印の記載を省略する。
　ステップS1002において、インターリーバ104は、行方向にデータシンボルグループの書き込みを行う。インターリーバ104は、読み出し開始位置を含む列の前の列（読み出し開始位置が先頭列であれば、最終列）のデータシンボルグループ（例えば、d(6)、d(26)、d(46)、d(66)、d(86)）において、パディングシンボルの追加、行方向の書き込み、を行う。これにより、各コードワードの先頭データシンボルグループが読み出し開始位置を含む列に配置される。
　図２８、図２９において、インターリーバ104は、式１４の代わりに、式３３を用いて読み出し開始位置を算出する。
Figure JPOXMLDOC01-appb-M000036
　なお、図２８、図２９において、インターリーバ104は、式３３の代わりに、式１８を変形した式３４を用いても良い。
Figure JPOXMLDOC01-appb-M000037
　式３４は、式１８におけるLCW/NCBPS（コードワード当りのシンボル数に相当）をLCW/NCBPS+Nyd（ダミーシンボルを含めたコードワード当りのシンボル数に相当）に置き換えた式である。
　OFDMシンボルに含まれるダミーシンボルの総数は(Nx-1)×Nydであるから、式３３は、式１４におけるNSDをNSD+(Nx-1)×Nydに置き換えた式である。
　図２８、図２９の方法では、インターリーバ104は、図１０Ａ、図１１Ａの方法と同様に、各コードワードのデータシンボルをOFDMシンボルの低い周波数のサブキャリアから高い周波数のサブキャリアに広く分散して配置することができ、通信品質を向上させることができる。
　また、図２８、図２９の方法では、インターリーバ104は、図１０Ａ、図１１Ａの方法と同様に、各コードワードのデータシンボルを、コードワード内の順序を保持してサブキャリアに配置する。このため、通信装置100がパケットの受信を行う場合、デインターリーバ116の後段の処理（例えば復調回路117、FEC復号回路118）の構成を簡易化し、並列処理を容易にするため、回路規模を削減し、データスループットを向上させることができる。
　（実施の形態１の変形例）
　図３０は、通信装置100のインターリーバ104が、インターリーブ処理を行う、図９Ａ、図９Ｂ、図９Ｃとは別の方法を示すフローチャートである。インターリーバ104は、図９Ｂの手順においてインターリーブアドレス(idx1(n))にオフセット(noffset (q))を加算して読み出しアドレスを算出したのに比べ、図３０の手順においては、図４Ｂと同様にオフセットを加算しないインターリーブを行い、オフセット(noffset (q))の値に応じて、インターリーブ後のデータの巡回シフトを行う。
　図９Ｂのようにアドレス算出時にオフセットを加算することは、データをオフセットの値に応じて巡回シフトすることに相当する。そのため、通信装置100のインターリーバ104は、図９Ａ、図９Ｂ、図９Ｃ、図３０の何れの方法を用いても、出力されるデータシンボルの順序は同様である。
　図３０のステップS1001において、インターリーバ104は、図９ＢのステップS1001と同様に、式９及び式１２を用いて、インターリーバの列数(Ny)及び行数(Nx)を算出する。なお、データシンボルグループのサイズ(Ns)が1である場合、インターリーバ104は、式９及び式１２の代わりに式３５及び式３６を用いてもよい。
Figure JPOXMLDOC01-appb-M000038
Figure JPOXMLDOC01-appb-M000039
　図３０のステップS1101において、インターリーバ104は、図４ＢのステップS1101と同様に、式１３Ａを用いて、ブロックインターリーブアドレスidx0を算出する。
　インターリーバ104は、式１３Ａの代わりに式３７を用いてもよい。
Figure JPOXMLDOC01-appb-M000040
　図３０のステップS1102において、インターリーバ104は、図４ＢのステップS1102と同様に、ブロックインターリーブアドレスidx0から、入力データシンボル数(NSD)以上の値を除去し、インターリーブアドレスidx1(0),idx1(1),...,idx1(NSD-1)を算出する。
　図３０のステップS1103において、インターリーバ104は、図４ＢのステップS1103と同様に、入力データd(k)を昇順アドレスを用いてメモリに書き込む。
　図３０のステップS1104において、インターリーバ104は、図４ＢのステップS1104と同様に、入力データd(k)をidx1(n)を用いてメモリから読み出す。
　図３０のステップS3101において、インターリーバ104は、図９ＢのステップS2103と同様に、式１４を用いてkoffset (q)の値を算出し、式１９を用いてNLの値を算出し、式２０Ａを用いてnoffset (q)の値をシフト量（ｎ_shift）として算出する。
　なお、インターリーバ104は、データシンボルグループのサイズ(Ns)が1である場合、式１９の代わりに式３８を用いてNLの値を算出しても良い。
Figure JPOXMLDOC01-appb-M000041
　また、インターリーバ104は、データシンボルグループのサイズ(Ns)が1である場合、式２０Ａの代わりに式３９を用いてnoffset (q)の値を算出しても良い。
Figure JPOXMLDOC01-appb-M000042
　また、インターリーバ104は、式２０Ａの代わりに式４０を用いてnoffset (q)の値を算出しても良い。
Figure JPOXMLDOC01-appb-M000043
　式４０において、idx-1(k)はidx(k)の逆関数を表し、式４１を満たす。
Figure JPOXMLDOC01-appb-M000044
　また、インターリーバ104は、データシンボルグループのサイズ(Ns)が1である場合、式４０の代わりに式４２を用いてnoffset (q)の値を算出しても良い。
Figure JPOXMLDOC01-appb-M000045
　式４０及び式４２の意味を、図１０Ａを参照して説明する。floor(koffset (q)/NS)は、読み出し開始位置の列番号（例えば14）を表す。行番号0（floor(koffset (q)/NS)）列のデータシンボルグループは、ステップS1103において、floor(koffset (q)/NS)番目に書き込まれるデータシンボルグループd(floor(koffset (q)/NS))である。インターリーバ104は、データシンボルd(k)をidx-1(k)番目に読み出すので、データシンボルグループd(floor(koffset (q)/NS))はidx-1(floor(koffset (q)/NS))番目に読み出される。つまり、式４０及び式４２が得られる。
　図３０のステップS3102において、インターリーバ104は、ステップS1104において読み出したデータシンボルグループの配列を、ｎ_shift（=noffset (q)）データシンボルグループ分左方向（インデックスが0の方向）へ巡回シフトする。
　図３１は、ステップS3102における巡回シフトの一例を示す図である。巡回シフト前のデータシンボル系列は、例えば図５Ｂにおける読み出し結果と同様に、d(0)（つまりd(idx(0))）が先頭シンボルである。インターリーバ104が巡回シフトを行うと、読み出し開始位置に相当するシンボル（例えばd(14)、つまりd(idx(noffset (q)))）がデータシンボル系列の先頭に移動する。
　noffset (q)の値は、図１０Ａ、図１１Ａにおける読み出し開始位置に相当する。図３０のステップS1001からステップS1104においては、図４Ｂの手順と同様に読み出し開始位置の調整（図９Ｂのステップ2104に相当）を行わない。この場合、図１０Ａ、図１１Ａにおける読み出し開始位置に相当するデータシンボルグループは、ステップS1104においてnoffset (q)+1番目に読み出される。
　インターリーバ104は、ステップS3102において、noffset (q)シンボルの巡回シフトを行うことにより、読み出し開始位置に相当するデータシンボルグループがインターリーバの出力の先頭に位置するようにでき、図９Ｂの手順と同様のインターリーブ結果を得ることができる。
　以下、図３０の手順を、数式により説明する。OFDMシンボル番号q(qは非負の整数)におけるインターリーバ104への入力データシンボル系列（din (q)）を、式４３により表す。
Figure JPOXMLDOC01-appb-M000046
　ステップS1104における出力データシンボル系列（dinterleave (q)）は、式４４により求める。
Figure JPOXMLDOC01-appb-M000047
　式４３において、idx(n)は、式４５により求める。
Figure JPOXMLDOC01-appb-M000048
　ステップS3102における出力データシンボル系列（dout (q)）は、式４６により求める。
Figure JPOXMLDOC01-appb-M000049
　式４６において、mod(x)は、x mod NSDを表す。
　式４６において、１行目は、図３０のステップS3102で説明したとおり、ステップS1104における出力データシンボル系列（dinterleave (q)）をnoffset (q)シンボルシフトした場合に相当する。式４６において、２行目は、１行目に式４２及び式４４を代入することで得られる。また、式４６において、３行目は、図９Ｂの手順を用いた場合、つまりアドレス(idx)算出の際にオフセットを加算する場合に相当する。
　インターリーバ104は、式４６の１行目、２行目、３行目の何れを用いて出力データ系列を生成しても良い。
　なお、インターリーバ104は、図３０のステップS3102において、データシンボル系列を巡回シフトする代わりに、データシンボル系列の順序を反転しても良い。式４７に、出力データシンボル系列（dout (q)）の算出式の一例を示す。
Figure JPOXMLDOC01-appb-M000050
　図３２は、インターリーバ104が式４７を用いてインターリーブを行った場合のコードワード毎のデータシンボルの周波数領域における分布を表す図である。式４７を用いることにより、図７Ｂに比べデータシンボルの分布が左右反転され、コードワード5のデータシンボルの分布が高周波数側に配置される。このため、前のOFDMシンボル（OFDMシンボル０）におけるコードワード5のデータシンボルの分布（図６Ｂ）との重複が少なくなり、マルチパス環境における通信品質を向上させることができる。
　以上のように、実施の形態１の変形例では、インターリーバ104は、メモリから読み出したデータに巡回シフトを行い、コードワードの先頭のデータシンボルグループを先頭のサブキャリアに配置する。このため、複数のOFDMシンボルに渡って配置されるコードワードのデータシンボルの周波数分布の重複が少なくなり、マルチパス環境における通信品質を向上させることができる。
　（実施の形態２）
　図３３は、実施の形態２の通信装置100aの構成を示すブロック図である。実施の形態１の通信装置100と比べ、復調回路117aとデインターリーバ116aとの順序が異なる。すなわち、通信装置100aでは、等化回路115の出力が復調回路117aに接続され、復調回路117aの出力がデインターリーバ116aに接続され、デインターリーバ116aの出力がFEC復号回路118へ出力される。
　図３３のデインターリーバ116aは、例えば図４Ａ、図４Ｂ、図４Ｃ、図９Ａ、図９Ｂ、図９Ｃ、図３０の手順によりインターリーブされたデータをデインターリーブする回路である。
　復調回路117aは、入力されたデータシンボル毎に、NCBPS個の尤度情報（例えばLLR、Log Likelihood Ratio）を出力する。例えば、復調回路117aは、データシンボルd(n)から、NCBPS個のLLRの系列e(n×NCBPS),e(n×NCBPS+1),...,e(n×NCBPS+NCBPS-1)を生成する。
　デインターリーバ116aは、NCBPS個のLLRを1個のデータシンボルとみなして、デインターリーブを行う。例えば、NSD×NCBPS個のLLRの系列e(idx(0+noffset (q))),e(idx(0+noffset (q))+1),...,e(idx(0+noffset (q))+NCBPS-1),e(idx(1+noffset (q))),e(idx(1+noffset (q))+1),...,e(idx(1+noffset (q))+NCBPS-1),...,e(idx(NSD-1+noffset (q))),e(idx(NSD-1+noffset (q))+1),...,e(idx(NSD-1+noffset (q))+NCBPS-1)を並び換え、e(0),e(1),...,e(NSD×NCBPS-1)を出力する。なお、ここでは、modの記載を省略し、idx((x+k)mod NSD)を単に「idx(x+k)」と記載する。
　また、idx(k)の逆関数idx-1(k)を用いて記載すると、デインターリーバ116aは、LLRの系列e(0),e(1),...,e(i×NCBPS+j),...,e(NSD×NCBPS-1)を並び換え、i×NCBPS+j番目のLLR（e(i×NCBPS+j)）を、idx-1(mod(i+koffset (q),NSD))×NCBPS+j番目の位置へ移動して出力する。
　図３４は、デインターリーバ116aの回路構成を示す一例を示す図である。デインターリーバ116aは、Nx,Ny算出回路1161、OFDMシンボル数カウンタ1162、シフト量算出回路1163、行カウンタ1164、列カウンタ1165、デマルチプレクサ1166を含む。
　Nx,Ny算出回路1161は、式９及び式１２、式１３Ｂ及び式１３Ｃ、式３５及び式３６を用いて、２次元配列の行数Nxと列数Nyを算出し、シフト量算出回路1163へ入力する（図３０のステップS1001に相当）。
　OFDMシンボル数カウンタ1162は、復調回路117aから入力されたLLR数に応じ、OFDMシンボル番号(q)の値を決定し、シフト量算出回路1163へ入力する。
　シフト量算出回路1163は、式１９及び式３８を用いてNLの値を算出し、式２０Ａ、式４０、式４２を用いてシフト量（n_shift=noffset (q)）の値を算出する（図３０のステップS3101に相当）。
　行カウンタ1164及び列カウンタ1165は、復調回路117aから入力されるLLRに対応するインターリーバ行列上の行番号及び列番号を算出する。例えば、図１０Ａは、インターリーバの出力順序を表し、デインターリーバの入力順序を表す。例えば、時刻0にd(14)がデインターリーバ116aに入力される場合、時刻0の行番号は0、列番号は14である。また、例えば、時刻1にd(35)がデインターリーバ116aに入力される場合、時刻1の行番号は1、列番号は14である。
　図３５は、行カウンタ1164及び列カウンタ1165の動作の一例を示す図である。一例として、OFDMシンボルカウンタの値(q)が1である場合について説明する。
　時刻0,1,2,3において、復調回路117aから入力されるデータシンボルグループがそれぞれd(14),d(35),d(56),d(77)である場合、図１０Ａを参照し、列番号は14である。また、行番号は、時刻0,1,2,3において、それぞれ0,1,2,3である。
　行カウンタ1164は、復調回路117aから入力されるデータシンボルグループに対応するコードワード番号(CW番号)を出力する。例えば、qが1の場合のOFDMシンボルは、コードワード5,6,7,8,9を含むため、それぞれに対しCW番号0,1,2,3,4を対応付けてもよい。例えば、図７Ａで説明したように、データシンボルグループd(14)は、コードワード6のデータであるから、時刻0において、行カウンタ1164は、CW番号1を出力する。
　列カウンタの値がfloor(koffset (q)/NS)を超える場合、CW番号は行カウンタの値に1を加算した値である。また、列カウンタの値がfloor(koffset (q)/NS)以下の場合、CW番号は行カウンタの値と等しい。
　このように、デインターリーバ116aの行カウンタ1164は、行カウンタの値、列カウンタの値、及びkoffset (q)の値から、CW番号を容易に特定することができる。これは、通信装置100のインターリーバ104が、列数(Ny)をコードワードサイズ(LCW)に基づき定め、インターリーブアドレスにオフセット(noffset (q))を加算してインターリーブを行うことにより、コードワード6の先頭データシンボルグループがサブキャリアの先頭に配置されるようにしたことにより得られる効果である。
　また、列カウンタ1165は、復調回路117aから入力されるデータシンボルグループに対応するコードワード内順位(CW内順位)を算出する。例えば、データシンボルグループd(14)は、コードワード6内の先頭のデータであるため、CW内順位は0である。また、例えば、データシンボルグループd(15)は、コードワード6内においてd(14)の次のデータグループであるため、CW内順位は1である。
　列カウンタ1165は、式４８によりCW内順位(nCW)を算出しても良い。
Figure JPOXMLDOC01-appb-M000051
　このように、デインターリーバ116aの列カウンタ1165は、列カウンタの値及びkoffset (q)の値から、CW内順位を容易に特定することができる。これは、通信装置100のインターリーバ104が、列数(Ny)をコードワードサイズ(LCW)に基づき定め、インターリーブアドレスにオフセット(noffset (q))を加算してインターリーブを行うことにより、コードワード6の先頭データシンボルグループがサブキャリアの先頭に配置されるようにしたことにより得られる効果である。
　デマルチプレクサ1166は、行カウンタ1164が算出したCW番号に基づき出力ポート0から出力ポート5のいずれかを選択し、復調回路117aから入力されるLLRを選択した出力ポートに出力する。例えば、データシンボルグループd(14)のCW番号は1（コードワード6に相当）であるから、出力ポート1に出力する。
　FEC復号回路118は、出力ポート0から出力ポート5の何れのポートから出力されたデータであるか、及び、列カウンタ1165が出力するCW内順位に基づき、デインターリーバ116aから出力されたLLRをLDPC復号用バッファメモリ（図示しない）に格納する。
　このように、デインターリーバ116aは、デインターリーブ用メモリを備えることなく、デインターリーブを行うことができる。
　なお、デインターリーバ116aは、デマルチプレクサ1166を備える代わりに、CW番号をFEC復号回路118に出力しても良い。FEC復号回路118は、デインターリーバ116a又は復調回路117aから入力されるLLRを、CW番号及びCW内順位の情報を用いて、LDPC復号用バッファメモリ（図示しない）に格納してもよい。
　以上のように、デインターリーバ116aは、例えば図４Ａ、図４Ｂ、図４Ｃ、図９Ａ、図９Ｂ、図９Ｃ、図３０の手順によりインターリーブされたデータに対応する、CW番号及びCW内順位を算出してFEC復号回路に出力する。このため、通信装置100aは、簡易な構成でデインターリーブを行うことができ、処理遅延を削減し、回路規模及び消費電力を削減することができる。
　＜実施の形態のまとめ＞
　本開示の一態様に係る送信装置は、第1から第Nのコードワードをインターリーブするインターリーバ回路と、前記インターリーブされた第1から第NのコードワードをＯＦＤＭ信号に変換するＯＦＤＭ変調回路と、前記ＯＦＤＭ信号を送信する送信回路と、を具備し、前記第1のコードワードに含まれるデータシンボル数は、前記第2のコードワードに含まれるデータシンボル数よりも少なく、前記インターリーバ回路は、前記第1のコードワードから前記第Nのコードワードまで昇順に書き込み、前記第2のコードワードから読み出しを開始する。
　本開示の一態様に係る送信装置において、前記インターリーバ回路は、Ｎｘ×Ｎｙのメモリサイズを有し、Ｎｙは、前記第2のコードワードに含まれるデータシンボル数に等しい。
　本開示の一態様に係る送信装置において、前記インターリーバ回路は、インターリーブサイズに応じて生成したインターリーブアドレスを、前記第1のコードワードに含まれるデータシンボル数に応じてシフトしたアドレスを用いて、前記第2のコードワードを読み出す。
　本開示の一態様に係る受信装置は、送信装置においてインターリーブされた第1から第Nのコードワードを含むＯＦＤＭ信号を受信する受信回路と、前記ＯＦＤＭ信号から、前記インターリーブされた第1から第Nのコードワードを抽出するＤＦＴ回路と、前記インターリーブされた第1から第Nのコードワードをデインターリーブするデインターリーバ回路と、を具備し、前記第1のコードワードに含まれるデータシンボル数は、前記第2のコードワードに含まれるデータシンボル数よりも少なく、前記インターリーブされた第1から第Nのコードワードは、前記送信装置のインターリーバ回路において、前記第1のコードワードから前記第Nのコードワードまで昇順に書き込まれ、前記第2のコードワードから読み出しが開始されて生成される。
　本開示の一態様に係る受信装置において、前記デインターリーバは、Ｎｘ×Ｎｙのメモリサイズを有し、Ｎｙは、前記第2のコードワードに含まれるデータシンボル数に等しい。
　本開示の一態様に係る受信装置において、前記インターリーバ回路は、インターリーブサイズに応じて生成したインターリーブアドレスを、前記第1のコードワードに含まれるデータシンボル数に応じてシフトしたアドレスを用いて、前記第2のコードワードを読み出す。
　本開示の一態様に係る送信方法は、第1から第Nのコードワードをインターリーブし、前記インターリーブされた第1から第NのコードワードをＯＦＤＭ信号に変換し、前記ＯＦＤＭ信号を送信し、前記第1のコードワードに含まれるデータシンボル数は、前記第2のコードワードに含まれるデータシンボル数よりも少なく、前記第1のコードワードから前記第Nのコードワードまで昇順に書き込み、前記第2のコードワードから読み出しが開始される。
　本開示の一態様に係る受信方法は、送信装置においてインターリーブされた第1から第Nのコードワードを含むＯＦＤＭ信号を受信し、前記ＯＦＤＭ信号から、前記インターリーブされた第1から第Nのコードワードを抽出し、前記インターリーブされた第1から第Nのコードワードをデインターリーブし、前記第1のコードワードに含まれるデータシンボル数は、前記第2のコードワードに含まれるデータシンボル数よりも少なく、前記インターリーブされた第1から第Nのコードワードは、前記送信装置のインターリーバ回路において、前記第1のコードワードから前記第Nのコードワードまで昇順に書き込まれ、前記第2のコードワードから読み出しが開始されて生成される。
　なお、本開示はソフトウェア、ハードウェア、又は、ハードウェアと連携したソフトウェアで実現することが可能である。上記実施の形態の説明に用いた各機能ブロックは、部分的に又は全体的に、集積回路であるＬＳＩとして実現され、上記実施の形態で説明した各プロセスは、部分的に又は全体的に、一つのＬＳＩ又はＬＳＩの組み合わせによって制御されてもよい。ＬＳＩは個々のチップから構成されてもよいし、機能ブロックの一部又は全てを含むように一つのチップから構成されてもよい。ＬＳＩはデータの入力と出力を備えてもよい。ＬＳＩは、集積度の違いにより、ＩＣ、システムＬＳＩ、スーパーＬＳＩ、ウルトラＬＳＩと呼称されることもある。集積回路化の手法はＬＳＩに限るものではなく、専用回路、汎用プロセッサ又は専用プロセッサで実現してもよい。また、ＬＳＩ製造後に、プログラムすることが可能なＦＰＧＡ（Field Programmable Gate Array）や、ＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。本開示は、デジタル処理又はアナログ処理として実現されてもよい。さらには、半導体技術の進歩又は派生する別技術によりＬＳＩに置き換わる集積回路化の技術が登場すれば、当然、その技術を用いて機能ブロックの集積化を行ってもよい。バイオ技術の適用等が可能性としてありえる。
　本開示の一態様は、通信システムに有用である。
　１００，１００ａ　通信装置
　１０１　MAC制御回路
　１０２　FEC符号化回路
　１０３　変調回路
　１０４，１０４ａ，１０４ｂ，１０４ｃ　インターリーバ
　１０５，１０５ａ　OFDM変調回路
　１０６　送信RF回路
　１０７　送信アンテナアレイ
　１１１　受信アンテナアレイ
　１１２　受信RF回路
　１１３　同期回路
　１１４　DFT回路
　１１５　等化回路
　１１６，１１６ａ　デインターリーバ
　１１７，１１７ａ　復調回路
　１１８　FEC復号回路
　１１９　チャネル推定回路
　１０４０，１０５２　メモリ
　１０４１，１０４１ａ　アドレスカウンタ
　１０４２，１１６１　Nx,Ny算出回路
　１０４３，１１６２　OFDMシンボル数カウンタ
　１０４４，１０４４ａ，１１６３　シフト量算出回路
　１０４５　ブロックインターリーブアドレスidx0生成回路
　１０４６　インターリーブアドレスidx1生成回路
　１０４７，１０４７ａ　アドレスシフト回路
　１０４８　デインターリーブアドレステーブルメモリ
　１０５１　データサブキャリアアドレス算出回路
　１０５３　パイロット及びガードサブキャリア挿入回路
　１０５４　アドレス生成回路
　１０５５　IDFT回路
　１０５６　CP付加及び窓関数回路
　１０６４　行カウンタ
　１０６５　列カウンタ
　１１６６　デマルチプレクサ

Claims (8)

  1. 　第1から第Nのコードワードをインターリーブするインターリーバ回路と、
    　前記インターリーブされた第1から第NのコードワードをＯＦＤＭ信号に変換するＯＦＤＭ変調回路と、
    　前記ＯＦＤＭ信号を送信する送信回路と、
    　を具備し、
    　前記第1のコードワードに含まれるデータシンボル数は、前記第2のコードワードに含まれるデータシンボル数よりも少なく、
    　前記インターリーバ回路は、前記第1のコードワードから前記第Nのコードワードまで昇順に書き込み、前記第2のコードワードから読み出しを開始する、
    　送信装置。
  2. 　前記インターリーバ回路は、Ｎｘ×Ｎｙのメモリサイズを有し、
    　Ｎｙは、前記第2のコードワードに含まれるデータシンボル数に等しい、
    　請求項１に記載の送信装置。
  3. 　前記インターリーバ回路は、インターリーブサイズに応じて生成したインターリーブアドレスを、前記第1のコードワードに含まれるデータシンボル数に応じてシフトしたアドレスを用いて、前記第2のコードワードを読み出す、
    　請求項１に記載の送信装置。
  4. 　送信装置においてインターリーブされた第1から第Nのコードワードを含むＯＦＤＭ信号を受信する受信回路と、
    　前記ＯＦＤＭ信号から、前記インターリーブされた第1から第Nのコードワードを抽出するＤＦＴ回路と、
    　前記インターリーブされた第1から第Nのコードワードをデインターリーブするデインターリーバ回路と、
    　を具備し、
    　前記第1のコードワードに含まれるデータシンボル数は、前記第2のコードワードに含まれるデータシンボル数よりも少なく、
    　前記インターリーブされた第1から第Nのコードワードは、前記送信装置のインターリーバ回路において、前記第1のコードワードから前記第Nのコードワードまで昇順に書き込まれ、前記第2のコードワードから読み出しが開始されて生成される、
    　受信装置。
  5. 　前記デインターリーバは、Ｎｘ×Ｎｙのメモリサイズを有し、
    　Ｎｙは、前記第2のコードワードに含まれるデータシンボル数に等しい、
    　請求項４に記載の受信装置。
  6. 　前記インターリーバ回路は、インターリーブサイズに応じて生成したインターリーブアドレスを、前記第1のコードワードに含まれるデータシンボル数に応じてシフトしたアドレスを用いて、前記第2のコードワードを読み出す、
    　請求項４に記載の受信装置。
  7. 　第1から第Nのコードワードをインターリーブし、
    　前記インターリーブされた第1から第NのコードワードをＯＦＤＭ信号に変換し、
    　前記ＯＦＤＭ信号を送信し、
    　前記第1のコードワードに含まれるデータシンボル数は、前記第2のコードワードに含まれるデータシンボル数よりも少なく、
    　前記第1のコードワードから前記第Nのコードワードまで昇順に書き込み、前記第2のコードワードから読み出しが開始される、
    　送信方法。
  8. 　送信装置においてインターリーブされた第1から第Nのコードワードを含むＯＦＤＭ信号を受信し、
    　前記ＯＦＤＭ信号から、前記インターリーブされた第1から第Nのコードワードを抽出し、
    　前記インターリーブされた第1から第Nのコードワードをデインターリーブし、
    　前記第1のコードワードに含まれるデータシンボル数は、前記第2のコードワードに含まれるデータシンボル数よりも少なく、
    　前記インターリーブされた第1から第Nのコードワードは、前記送信装置のインターリーバ回路において、前記第1のコードワードから前記第Nのコードワードまで昇順に書き込まれ、前記第2のコードワードから読み出しが開始されて生成される、
    　受信方法。
PCT/JP2018/015017 2017-06-19 2018-04-10 送信装置、受信装置、送信方法及び受信方法 WO2018235396A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201880030039.4A CN110603796B (zh) 2017-06-19 2018-04-10 发送装置、接收装置、发送方法及接收方法
US16/613,838 US11184031B2 (en) 2017-06-19 2018-04-10 Transmission apparatus, reception apparatus, transmission method, and reception method
EP18821011.6A EP3644568B1 (en) 2017-06-19 2018-04-10 Transmission device, reception device, transmission method, and reception method

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201762521977P 2017-06-19 2017-06-19
US62/521,977 2017-06-19
US201762527863P 2017-06-30 2017-06-30
US62/527,863 2017-06-30
JP2018-039686 2018-03-06
JP2018039686A JP7028680B2 (ja) 2017-06-19 2018-03-06 送信装置、受信装置、送信方法及び受信方法

Publications (1)

Publication Number Publication Date
WO2018235396A1 true WO2018235396A1 (ja) 2018-12-27

Family

ID=64737111

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/015017 WO2018235396A1 (ja) 2017-06-19 2018-04-10 送信装置、受信装置、送信方法及び受信方法

Country Status (3)

Country Link
JP (1) JP7028680B2 (ja)
TW (1) TWI746837B (ja)
WO (1) WO2018235396A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749680B (zh) * 2020-08-04 2021-12-11 立錡科技股份有限公司 通信訊號解調裝置及通信訊號解調方法
CN114079605B (zh) * 2020-08-13 2023-05-23 立锜科技股份有限公司 通信信号解调装置及通信信号解调方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009296586A (ja) * 2008-06-04 2009-12-17 Sony Deutsche Gmbh マルチキャリアシステムのための新たなフレーム及び信号パターン構造

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6772377B2 (en) 2001-09-28 2004-08-03 Texas Instruments Incorporated Convolutional interleaving with interleave depth larger than codeword size
US9496986B2 (en) 2007-01-05 2016-11-15 Lg Electronics Inc. Layer mapping method and data transmission method for MIMO system
US8441986B2 (en) * 2010-12-20 2013-05-14 Lg Electronics Inc. Method for partitioning cell identities according to cell type in wireless communication system and an apparatus therefor
US9124477B2 (en) * 2013-08-28 2015-09-01 Broadcom Corporation Frequency interleave within communication systems
JP2015226098A (ja) 2014-05-26 2015-12-14 三菱電機株式会社 インターリーブ装置、送信装置、受信装置および通信システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009296586A (ja) * 2008-06-04 2009-12-17 Sony Deutsche Gmbh マルチキャリアシステムのための新たなフレーム及び信号パターン構造

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
ALCATEL-LUCENT: "Performance Evaluation of Codeblock Based Flexible-Size Channel Interleaving", 3GPP TSG-RAN WG1 MEETING #49BIS R1-072659, no. R1-072659, 19 June 2007 (2007-06-19), Orlando, USA, pages 1 - 14, XP050106357 *
IEEE 802.11-17/0589R0, 11 April 2017 (2017-04-11)
IEEE 802.11-17/0597R1, 25 April 2017 (2017-04-25)
IEEE 802.11TM -2016, 14 December 2016 (2016-12-14), pages 2436 - 2496
SAMSUNG: "Row-column based channel interleaver for E-UTRA", 3GPP TSG-RAN WG1 MEETING #49BIS R1-073129, no. R1-073129, 21 June 2007 (2007-06-21), Orlando, USA, pages 1 - 5, XP050106776 *
See also references of EP3644568A4
WANG HAIMING : "LDPC tone mapping for IEEE 802.11aj(45GHz)", IEEE 802.11-44/0881R0, vol. 802.11aj, 14 July 2014 (2014-07-14), pages 1 - 30, XP068069592 *

Also Published As

Publication number Publication date
TWI746837B (zh) 2021-11-21
JP7028680B2 (ja) 2022-03-02
TW201906382A (zh) 2019-02-01
JP2019004448A (ja) 2019-01-10

Similar Documents

Publication Publication Date Title
US11569846B2 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
JP5596714B2 (ja) 通信システムにおけるデータを送信する方法、受信する方法、送信機及び受信機
US9178658B2 (en) System and method for channel interleaver and layer mapping in a communications system
US10158452B2 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
US7630350B2 (en) Method and system for parsing bits in an interleaver for adaptive modulations in a multiple input multiple output (MIMO) wireless local area network (WLAN) system
EP1938538B1 (en) Method for variable sub-carrier mapping and device using the same
US6912241B2 (en) Chip-interleaved, block-spread multi-user communication
CN105453555B (zh) 传输广播信号的装置、传输广播信号的方法和接收广播信号的方法
RU2617993C1 (ru) Устройство для передачи широковещательных сигналов, устройство для приема широковещательных сигналов, способ для передачи широковещательных сигналов и способ для приема широковещательных сигналов
US8514695B2 (en) Method and apparatus for wideband wireless transmission and transmission system
KR101507782B1 (ko) 무선 통신 시스템에서의 데이터 처리 방법 및 송신기
JP7028680B2 (ja) 送信装置、受信装置、送信方法及び受信方法
WO2011123458A1 (en) An enhanced frequency diversity technique for systems with carrier aggregation
US7886203B2 (en) Method and apparatus for bit interleaving and deinterleaving in wireless communication systems
JP2002064459A (ja) Ｏｆｄｍ送受信回路
CN110603796B (zh) 发送装置、接收装置、发送方法及接收方法
JP4539969B2 (ja) マルチキャリアスペクトル拡散通信装置及びマルチキャリアスペクトル拡散通信方法
Patil et al. Comparison of IDMA with other multiple access in wireless mobile communication
Pavithra et al. Implementation of Low Power and Area Efficient Novel Interleaver for WLAN Applications

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18821011

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018821011

Country of ref document: EP

Effective date: 20200120