WO2018219767A1 - Verfahren zur kommunikation zwischen einem mikrocontroller und einem transceiver baustein, mikrocontroller und transceiver baustein - Google Patents

Verfahren zur kommunikation zwischen einem mikrocontroller und einem transceiver baustein, mikrocontroller und transceiver baustein Download PDF

Info

Publication number
WO2018219767A1
WO2018219767A1 PCT/EP2018/063616 EP2018063616W WO2018219767A1 WO 2018219767 A1 WO2018219767 A1 WO 2018219767A1 EP 2018063616 W EP2018063616 W EP 2018063616W WO 2018219767 A1 WO2018219767 A1 WO 2018219767A1
Authority
WO
WIPO (PCT)
Prior art keywords
transceiver
data
input
bus
output
Prior art date
Application number
PCT/EP2018/063616
Other languages
English (en)
French (fr)
Inventor
Florian Hartwich
Steffen Walker
Arthur Mutter
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Priority to CN201880035714.2A priority Critical patent/CN110663229B/zh
Priority to KR1020197038752A priority patent/KR102520021B1/ko
Priority to US16/618,451 priority patent/US20200117632A1/en
Publication of WO2018219767A1 publication Critical patent/WO2018219767A1/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/44—Program or device authentication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40032—Details regarding a bus interface enhancer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40058—Isochronous transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/04—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks
    • H04L63/0428—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload
    • H04L63/0435—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload wherein the sending and receiving network entities apply symmetric encryption, i.e. same key used for encryption and decryption
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/08—Network architectures or network communication protocols for network security for authentication of entities
    • H04L63/083—Network architectures or network communication protocols for network security for authentication of entities using passwords
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN

Definitions

  • the invention relates to a method for communication between a
  • the invention relates to a microcontroller, a transceiver module and a computer program, which are designed to carry out this method.
  • Conventional microcontrollers send data through a transceiver module that is configured to send the data over a data bus.
  • a CAN controller is a circuit or implementation that operates in accordance with the IS01 1898-1: 2015 standard.
  • Such a CAN controller is integrated in conventional microcontrollers that communicate via a CAN bus.
  • a first pin, TxD is used to transfer data from the microcontroller to the CAN transceiver.
  • a second pin, RxD is used to transfer data from the CAN transceiver to the CAN controller.
  • the CAN transceiver fulfills a CAN transceiver functionality.
  • the CAN transceiver functionality includes the CAN transceiver generating signal levels on the CAN bus for sending data transmitted over the first pin, TxD.
  • the CAN transceiver functionality includes that the CAN transceiver module for receiving data transmitted via the second pin, RxD, detects signal levels present on the CAN bus.
  • a typical housing for CAN transceivers is S08. This is a case with 8 pins.
  • Functionality is still an additional function, e.g. Partial networking or a firewall, included, are housed in enclosures with more pins.
  • at least one additional pin is provided in addition to the first pin, TxD, and the second pin, RxD. The reason for this is that the additional function must be configured or that the additional function requires communication with the microcontroller.
  • the at least one further pin is used for the communication between CAN transceiver module and microcontroller.
  • An exemplary CAN transceiver module TJA1 145 from NXP is arranged in a housing with 14 pins. Four of these pins are for a serial
  • Peripheral interface required, which is used for communication between CAN transceiver module and microcontroller.
  • Block is formed, at least temporarily output data for a data bus to a first input of the transceiver module according to a
  • connection to a first pin of a microcontroller is formed, wherein the transceiver module is formed, at least temporarily input data for the
  • the transceiver module comprises a transceiver, which is formed the output data at least temporarily from the first input to receive and send over the data bus, using the transceiver is formed, at least temporarily receive the input data from the data bus and send via the first output
  • the transceiver module has an additional function device which is designed to perform an additional function, wherein the transceiver module is formed, additional data for the additional function at least temporarily via the receive first input according to the transmission protocol, and / or to send auxiliary function data at least temporarily via the first output according to the transmission protocol
  • the transceiver device comprising a first transceiver bus controller, the first transceiver bus controller having a first communication input with an output of
  • Transceiver is connectable to receive the additional data, and / or wherein the first transceiver bus controller has a first communication output to the second input of the transceiver for transmitting the
  • the transmission protocol specifies the processes at the interface between the microcontroller and the transceiver module, by means of which the additional data can be transmitted via the same pins that are used for the normal bus operation of the microcontroller. This saves pins on the microcontroller and on the transceiver module, because no additional pins are required for communication with the additional function.
  • the transceiver module is thus compatible with any microcontroller having a corresponding bus controller. For example, CAN controllers are used as bus controllers.
  • the first transceiver bus controller has a second one
  • the transceiver module is configured to receive a first message containing an identification to store the received identification in a non-volatile memory, to read the stored identification from the non-volatile memory, and to assert a second message on the data bus send that contains the read identification. This makes it possible to provide the transceiver module with an identification that is suitable for the Communication between the transceiver module and the microcontroller is used.
  • the transceiver module is configured to generate an identification and to transmit the identification in a first message on the data bus. This makes it possible to provide an identification on the transceiver module which can be used for communication between the transceiver module and the microcontroller.
  • the transceiver module is configured to be symmetric with the microprocessor or other node on the data bus
  • the transceiver module comprises a second transceiver bus
  • a controller configured to transmit at least one message or sub-message in accordance with the transmission protocol over an external data bus
  • the transceiver component comprising a first logical device configured to selectively transmit one of the additional data or the at least one message or sub-message. Enable or prevent message on the external data bus, wherein the first transceiver bus controller is adapted to control the second transceiver bus controller and / or the first logical device to the at least one message or sub-message at least temporarily on the external data bus while the first transceiver bus controller receives the overhead data via the first input. This obscures the sending of the additional data on the data bus.
  • the transceiver module comprises a second logic module configured to selectively enable or prevent transmission of the input data or the additional data at the first output, the first transceiver bus controller being formed, the second logical module Block to transfer either the input data or the additional data. This will send the additional data separately from the
  • Microcontroller is formed, wherein at least temporarily input data for the microcontroller from the data bus at a first output of the transceiver block according to the transmission protocol are sent, wherein the first output for connection to a second pin of the microcontroller
  • a transceiver receives at least the output data from the first input and sends via the data bus, the transceiver at least temporarily receives the input data from the data bus and transmits via the first output, wherein in an additional function means in the transceiver block an additional function is performed, wherein additional data for the
  • Output are sent according to the transmission protocol, wherein a first communication input of a first transceiver bus controller is at least temporarily connected to an output of the transceiver for receiving the additional data, and / or wherein a first communication output of the first transceiver bus controller at least temporarily with a second input of the transceiver to send the additional data is connected.
  • This method is very easy to use. The method saves pins on
  • Microcontroller and transceiver module because it does not need additional pins for communication with the auxiliary function.
  • Transceiver Bus controller for authenticating the microcontroller connected to the first input.
  • a first message containing an identification is received, the received identification in a non-volatile memory stored, the stored identification from the non-volatile
  • Memory is read, and a second message is sent on the data bus containing the read identification.
  • An identification of the transceiver module is thus made available to the transceiver module and then used for future messages with which additional data intended for the transceiver module is transmitted.
  • an identification is generated and the identification is sent in a first message on the data bus.
  • An identification of the transceiver module is thus generated by the transceiver module itself and the
  • a symmetric cryptographic key is exchanged with the microprocessor or another node on the data bus, the symmetric cryptographic key being used for cryptographic authentication or encryption of at least one message to be sent, and / or at least the symmetric cryptographic key for cryptographic authentication or decryption a received message is used. This ensures communication between the transceiver module and the microcontroller.
  • the communication device transmits at least one message or sub-message according to the transmission protocol over an external data bus, optionally allowing transmission of the additional data or the at least one message or sub-message on the external data bus, the at least one message or sub-message at least temporarily transmitted on the external data bus, while the additional data is received via the first input.
  • the additional data on the data bus is replaced by the at least one message or partial
  • FIG. 1 schematically shows parts of a first embodiment of an interface between the microcontroller and a transceiver module
  • FIG. 2 schematically shows parts of a second embodiment of the interface between the microcontroller and a transceiver module
  • Fig. 3 shows schematically a signal-time diagram for the second embodiment of the interface.
  • FIG. 1 schematically shows parts of a connection of a microcontroller 102 to a data bus 104.
  • the microcontroller 102 is connected to the data bus 104 via a transceiver module 106.
  • the microcontroller 102 includes a bus controller 108.
  • the bus controller 108 is, for example, a CAN controller configured to operate in accordance with the IS01 1898-1: 2015 standard.
  • the microcontroller 102 includes a first pin 110 for sending output data from the microcontroller 102 to the transceiver module 106.
  • the microcontroller 102 includes a second pin 12 for receiving input data from the transceiver module 106.
  • the bus controller 108 includes a first one Output 1 14 which is connected to the first pin 1 10.
  • the bus controller 108 includes a first input 1 16 which is connected to the second pin 1 12.
  • the transceiver module 106 includes a transceiver 1 18.
  • the transceiver 1 18 is, for example, a CAN transceiver, which is designed to operate in accordance with the standard IS01 1898-2: 2016.
  • the transceiver module 106 includes a third pin 120 for receiving output data that is transmitted from the microcontroller 102 to the transceiver module 106.
  • the transceiver device 106 includes a fourth pin 122 for transmitting input data that is transferred from the transceiver device 106 to the microcontroller 102.
  • the transceiver 118 includes a second input 124 of the connected to the third pin 120.
  • the transceiver 118 includes a second output 126 connected to the fourth pin 122.
  • the transceiver 118 includes a first contact 128, which has output data connected to the data bus 104 via a first signal line 130.
  • Signal line 130 connects, for example, the transceiver 1 18 with CAN high.
  • the transceiver 118 includes a second contact 132 which is connected to the data bus 104 via a second signal line 134.
  • the second signal line 134 for example, connects the transceiver 1 18 with CAN Low.
  • the transceiver module 106 includes an additional function device 136.
  • Additional function device 136 is connected to a system bus 140 in the example.
  • the additional function device 136 is connected to the transceiver 1 18 via at least one electrical line 142.
  • the transceiver module 106 comprises a first communication input 146 and a second communication input 144. The first
  • Communication input 146 is at least temporarily connected to the fourth pin 122 and the second output 126.
  • Communication input 144 is at least temporarily connected to the third pin 120 and the second input 124.
  • the microcontroller 102 and the transceiver module 106 are designed to transmit additional data.
  • the BUS controller 108 is configured to transmit the overhead data.
  • the transceiver module 106 includes at least one corresponding bus controller that is configured to
  • the additional data, the input data and the output data are preferably transmitted with the same transmission protocol.
  • a transmission protocol according to the ISO 1 1898 standard family is used.
  • the additional data is transmitted by the additional data either from the microcontroller 102 to the transceiver block
  • the additional data is not transmitted over the data bus 104.
  • FIG. 1 schematically shows parts of a first embodiment of the interface between the microcontroller 102 and the transceiver module 106.
  • the transceiver module 106 comprises a first transceiver bus controller 202.
  • the transceiver module 106 comprises in the first embodiment of the interface a first logic component 204.
  • the first logic component 204 is a first AND gate in the example hereinafter referred to as the first AND gate 204.
  • the first AND gate 204 has a first signal input 206 connected to the third pin 120.
  • the first AND gate 204 has a first signal output 208, which can be connected to the second input 124 via the additional function device 136.
  • the first AND gate 204 has a second signal input 210, which is connected to a first communication output 212 of the transceiver bus controller 202.
  • the additional function device 136 has a second logic component 214 in the example.
  • the second logic component 214 is a second AND gate in the example and will be referred to as a second AND gate 214 in the following.
  • the second AND gate 214 has a third signal input 216, which is connected to the first signal output 208.
  • the second AND gate 214 has a fourth signal input 218, which is connected to a function output 220 of a function module 222 of the additional function device 136.
  • the second AND gate 214 has a second signal output 224, which is connected via the first electrical line 142 to the second input 124.
  • a function input 226 of the functional module 222 is connected in the example via a second electrical line 148 to the second output 126 of the transceiver 1 18.
  • the first AND gate 204 is formed, for example, a superposition of its two inputs as a logical AND operation at the first signal output 208 output.
  • the second AND gate 214 is designed, for example, to output a superposition of its two inputs as a logical AND link at the second signal output 224.
  • the system bus 140 connects the first transceiver bus controller 202 and the functional device 222.
  • the system bus 140 is connected to a processor 224 that drives the system bus 140, the first transceiver bus controller 202, and the functional device 222 as follows.
  • the first transceiver bus controller 202 is a second CAN in the example.
  • the first CAN controller and the second CAN controller are also designed to implement the communication method described below.
  • the second CAN controller is an equivalent participant on the CAN bus.
  • the microcontroller 102 and the transceiver module 106 communicate with each other via the CAN bus.
  • the first CAN controller and the second CAN controller communicate.
  • the processor 224 is, for example, a CPU or similar controller that controls an auxiliary function implemented on the functional module 212 based on messages, more specifically frames, exchanged by the first CAN controller and the second CAN controller.
  • the first CAN controller and the second CAN controller are configured as follows.
  • the second CAN controller uses a bit timing (BT) configuration that is compatible with the BT configurations of the other users on the CAN bus, i. in particular the first CAN controller.
  • BT bit timing
  • the transceiver module 106 contains a preconfigured BT, for example 500 kbit / s. This BT configuration is known to the microcontroller 102. Of the
  • Microcontroller 102 uses this BT for communication. Subsequently For example, the microcontroller 102 may change the BT configuration of the transceiver device 106 over the existing communication channel.
  • the transceiver module 106 contains several preconfigured BTs and tests them in turn.
  • Bitratenumscen takes place, for example, the first communication without bit rate switching. If the communication is successful, then the
  • Microcontroller 102 to the transceiver module 106 to communicate the BT configuration for the case with bit rate switching.
  • the second CAN controller and the first CAN controller define CAN frame IDs that they use to communicate with each other.
  • a CAN frame ID used for communication between transceiver device 106 and microprocessor 102 will be referred to below as communication frame ID (KFID).
  • KFID communication frame ID
  • KF communication frame
  • the KFID is statically configured in the transceiver block 106.
  • the KFID is reported dynamically at power up. For example, when switching on the KFID from the microcontroller 102 to the transceiver module 106 is transferred or vice versa.
  • microprocessor 102 transmits to transceiver device 106 the KFID to be used by having transceiver device 106 read at least one CAN frame transmitted by microprocessor 102, and then configuring the KFID.
  • Microprocessor 102 is used as KFID. From this point, the transceiver module 106 may communicate with the microprocessor 102 via CAN messages having this KFID.
  • KFID will alternatively or additionally be made following
  • the KFID is derived from arbitrary portions of a CAN frame transmitted by the microprocessor 102.
  • the KFID is derived from a combination of parts of a CAN frame transmitted by the microprocessor 102, for example from a data field.
  • a frame ID is sent from the microprocessor 102
  • a message containing the KFID information is recognized as follows:
  • the transceiver device 106 detects a configuration frame (KF) containing the KFID at an ID permanently configured in the transceiver device 1, e.g. static 0x3FF.
  • KF configuration frame
  • the transceiver device 106 knows that the Nth CAN frame transmitted by the microcontroller 102 is the KF.
  • transceiver module 106 and microprocessor 102 at the same time transmit the KFID, since this is not permitted according to the CAN transmission protocol.
  • a simple solution here is that microprocessor 102 and transceiver module 106 always alternately transmit a CAN frame with the KFID.
  • the microcontroller 102 and the transceiver module 106 each have an exclusive KFID. This has the advantage that microprocessor 102 and transceiver can send device 106 independently of each other. If more than two KFIDs are used, the microprocessor 102 and / or the transceiver module 106 may have several exclusive KFIDs. This may be useful for communication with the transceiver module 106. For example, the microprocessor 102 receives two exclusive KFIDs, a first one
  • the microprocessor 102 uses depending on the priority of
  • Case 1 The transceiver module 106 trusts only its own node, that is the
  • the second CAN controller relies only on the microprocessor 102, which uses TxD, i. by means of the first pin 14, and RxD pins, i. by means of the second pin 1 16, with the transceiver block
  • the second CAN controller stores a KF only when sent from the microprocessor 102.
  • the transceiver device 106 detects frames that the microprocessor 102 sends by the transceiver device 106 receiving the first input 120, i. thereby also observes the TxD pin of the microprocessor 102 which is directly connected.
  • This measure is very simple compared to cryptographic measures.
  • the second communication input 144 of the first transceiver bus controller 202 can be connected to the first input 120 for authenticating the microcontroller 102 for this purpose.
  • the second CAN controller is a full participant on the CAN bus.
  • the second CAN controller uses, for example, cryptographic methods (signing, encrypting) to ensure the authenticity of a frame, or to disguise the content of the frame.
  • the Transceiver module 106 additionally has a "Plug and Secure Configuration for CAN" module In this case, the transceiver module 106 with one or more nodes, eg its own microprocessor 102, acts symmetrical
  • Encryption are used. This is implemented, for example, as an additional function in the additional function device.
  • FIG. 2 schematically shows parts of a second embodiment of the interface between the microcontroller 102 and the transceiver module 106. Elements in FIG. 2 which correspond to the elements from FIG. 1 are designated by the same reference symbols in FIG.
  • a second transceiver bus controller 302 is provided in the second embodiment of the interface in the transceiver module 106.
  • the first transceiver bus controller 202 and the second transceiver bus controller 302 are interconnected via a first signal interface 304, Error / Overload, a second signal interface 306, Sync_bit, and a third signal interface 308, Tx_ena.
  • the first signal interface 304 serves for bidirectional exchange of error information.
  • the second signal interface 306 serves to transmit synchronization information from the first one
  • Transceiver bus controller 202 to the second transceiver bus controller 302.
  • the third signal interface 308 is used to transmit a control signal from the first transceiver bus controller 202 to the second transceiver bus controller 302. This will be described below.
  • the second transceiver bus controller 302 is connected to the system bus 140 and controllable by the processor 224 via the system bus 140.
  • a third communication input 310 of the second transceiver bus controller 302 is connected to the second output 126 of the transceiver 118 via a third electrical line 312.
  • a second communication output 314 of the second transceiver bus controller 302 is connected via a fourth electrical line 316 to a fifth signal input 318 of a third logic module 320.
  • the third logic device 320 is a first one
  • Multiplexer 320 and hereinafter referred to as the first multiplexer 320. Unlike the first execution of the interface is the first
  • Signal output 208 in the second embodiment of the interface instead of the third signal input 216 to a sixth signal input 322 of the first multiplexer 320 connected.
  • Multiplexer 320 in contrast to the first embodiment of the interface in the second embodiment of the interface, is connected to the third signal input 216 of the second AND gate 214.
  • the second output 126 in the second embodiment of the interface is connected to a seventh signal input 326 of a fourth logic module 328 instead of the first output 126.
  • the fourth logical building block 328 is a second one in the example
  • Multiplexer 328 and hereinafter referred to as second multiplexer 328.
  • An eighth signal input 330 of the second multiplexer 328 is connected in the second embodiment of the interface to the first signal output 208 of the first AND gate 204.
  • a fourth signal output 332 of the second multiplexer 328 is connected to the first output 122.
  • the first multiplexer 320 is configured to switch either only the fifth signal input 318 or only the sixth signal input 322 to the third signal output 324, depending on a drive signal sel_secure.
  • the second multiplexer 328 is designed to switch either only the seventh signal input 326 or only the eighth signal input 330 to the fourth signal output 332 depending on the drive signal sel_secure.
  • the first transceiver bus controller 202 comprises a drive output 334, which is connected via control lines to a first drive input 336 of the first multiplexer 320 and to a second drive input 338 of the second multiplexer 338.
  • the first transceiver bus controller 202 is configured to generate the drive signal sel_secure as described below and the first one Multiplexer 320 and the second multiplexer 328 as described below.
  • the second transceiver bus controller 302 is in the example a third CAN controller, which is designed to work according to the standard IS01 1898-1: 2015.
  • the first CAN controller, the second CAN controller and the third CAN controller are also designed to implement the communication method described below.
  • Microcontroller 102 are replaced
  • One objective of the communication method described below is to protect the information exchanged between transceiver module 106 and microcontroller 102 from other bus users on an external bus 340.
  • the external bus 340 includes the second transceiver bus controller 302, the transceiver 118, and the auxiliary function device 136.
  • An internal bus 342 includes the bus controller 108 and the first transceiver bus controller 202.
  • Transceiver module 106 and microcontroller 102 encrypt the communication with cryptographic methods.
  • both transceiver module 106 and microcontroller 102 additionally include a plug and secure communication for CAN module.
  • the transceiver module 106 and the microcontroller 102 establish a symmetric key in this case and use this for encryption.
  • the key is for example previously transmitted to the transceiver module 106. This is possible, for example, in a secure environment at the tape end during production.
  • Variant 2 The transceiver module 106 sends the KF with a modified data field to the external CAN bus.
  • the transceiver module 106 When the microcontroller 102 or the transceiver module 106 transmits a KF, the transceiver module 106 forwards this KF with changed data to the CAN bus, which is connected to the first contact 128 and the second contact 132.
  • the forwarded frame is referred to below as WF.
  • transceiver module 106 Only the transceiver module 106 and the microcontroller can the
  • the KF and the WF must be the same length so that the start of the following frame can be reliably detected.
  • the actual length of a frame depends on the data sent because the CAN protocol provides so-called dynamically inserted stuff bits for synchronization.
  • the length of the CRC field is constant, since fixed stuff bits are used.
  • the microcontroller 102 can use a method for the coding of the data field which generates no or a fixed number of dynamic stuff bits.
  • the length of the data field is constant and known in advance.
  • the microcontroller 102 calculates the number of stuff bits in data and CRC field and sends that number at the beginning of the data field.
  • Transceiver device 106 selects, for the remainder of the data field, a data bit pattern from a prepared list stored in the data field
  • the forwarded frame generates the same number of stuff bits.
  • the contents of the data field may be restricted to a selection of bit patterns of uniform lengths for data and CRC field.
  • the transmission of frames via the internal bus 342 and external bus 340 must be kept synchronous.
  • the transceiver block 106 ensures that the internal communication and the external communication remain synchronous during the transmission of a KF and WF. That is, when the CAN protocol detects an error on the internal bus or the external bus, the internal bus 342 and external bus 340 are reconnected to a CAN bus. That a CAN Error Frame will reach all nodes on the bus. The same applies to overload frames and any other reactions of the CAN protocol according to IS01 1898-1: 2015.
  • the first signal interface 304 Error / Overload, is used to transmit the error or overload detection.
  • the second signal interface 306, Sync bit is used to keep the external bus 340 and the internal bus 342 synchronous.
  • the third signal interface 308, Tx_ena, is used to enable transmission on the internal bus 342 when the internal bus 342 and the external bus 340 are disconnected or to stop transmission on the internal bus 342 when the internal bus 342 and the internal bus 342 external bus 340 are connected.
  • the drive signal sel_secure is used to selectively disconnect or connect the internal bus 342 and the external bus 340.
  • transceiver module 106 is a "plug and secure for CAN module" is described below with reference to FIG.
  • Transceiver module 106 communicates via CAN frames with the microcontroller 102. This example contains the protection function for the data that is exchanged between microcontroller 102 and transceiver module 106. That the data is not visible on the external CAN bus 340.
  • the first CAN controller 1 14, the second CAN controller 202, the third CAN controller 302 and the additional function device 136 are equivalent nodes on the same CAN bus as all nodes that are connected outside of the transceiver block 106 on the external part of the CAN bus.
  • the second CAN controller 202 handles the communication with the first CAN controller 1 14 and uses the sel_secure signal to split the CAN bus into the two parts internal bus 342 and external bus 340, if the
  • Communication between microcontroller 102 and transceiver module 106 is to be obfuscated by other CAN accounts.
  • the separation of the CAN bus begins with a detection of a KFID and ends with the end of a transmission of the data frame or the detection of an error in the transmission (bit error, CRC error, ).
  • this information is immediately signaled to the second CAN controller 202 via the first signal interface 304 with the aid of the error signal.
  • the second CAN controller 202 responds by canceling the bus disconnection by setting, for example, sel_secure-0 ', and in the following bit, sending the error frame is started. This informs all nodes immediately.
  • the second CAN controller 202 uses the sync_bit signal to signal the start / end of the received bits to the second CAN controller 302.
  • the third CAN controller 302 synchronizes the beginning and end of its transmitted bits to the sync_bit signal.
  • the two buses are bit synchronous.
  • the second CAN controller 202 and the third CAN controller 302 should use the same clock. This implicitly prevents the buses (internal / external) from drifting apart.
  • the third CAN controller 302 advantageously transmits random or predetermined data in the WF. This data is visible on the external bus 340. They obscure the data exchanged by the second CAN controller 202 and the first CAN controller 108.
  • the third CAN controller 302 begins with the data transfer, for example, as soon as the third CAN controller 302 is requested by the second CAN controller 202 using the TX_ena signal. This data transfer begins within a CAN frame after the KFID has been detected
  • the processor 224 is configured to sequentially configure various typical bit rates (e.g., 500 kbit / s) in the second CAN controller and test whether valid CAN messages are detected.
  • various typical bit rates e.g., 500 kbit / s
  • the CAN transceiver complies with IS01 1898-2
  • the second CAN controller 202 and the third CAN controller 302 each release their TX signal only when they have detected the BT configuration used on the bus. During the BT
  • Detection behaves, for example, the transceiver block 106 as a conventional CAN transceiver.
  • FIG. 3 schematically illustrates a signal-time diagram for the second embodiment of the interface. In the time sequence, the solid lines are shown
  • RX / TX signals visible to all nodes, dashed RX / TX signals are visible only on external bus 340, dash-dotted RX / TX signals are visible only on internal bus 342.
  • the left section of FIG. 3 shows the case that the first CAN
  • Controller 108 sends a frame with KFID.
  • the right section of FIG. 3 shows the case that the second CAN controller 202 transmits a frame with KFID.
  • the control signals sel_secure and TX_ena are shown, which control the timing.
  • CC1 designates the first CAN controller in FIG. CC2 in Figure 3 denotes the second CAN
  • CC3 designates the third CAN controller in FIG.
  • Random data for obfuscation is called dummy data.
  • External nodes are using
  • Ext node called. Signals sent by a node are sent TX and signals received from a node are designated RX.
  • the microcontroller 102 sends a frame with KFID via CCO.
  • the ID (here KFID) of the frame simultaneously receives CC1, CC2, CC3 and Ext node.
  • CC2 202 detects that CC1 108 has sent a frame with KFID.
  • sel_secure remains set until the data and the CRC of the frame are sent by CC1 108.
  • sel_secure 1 means that the CAN bus is split into an internal bus 342 and an external bus 340.
  • sel_secure 1
  • CC3 302 sends dummy data and the associated CRC to the external CAN bus 340.
  • sel_secure 0 is set and the isolation into internal bus and external bus is canceled.
  • the ext node receives this frame with dummy data, so it does not know anything about the Secure Data, and confirms receipt of the frame with dummy data by sending ACK.
  • the transceiver block 106 sends a frame with KFID via CC2 202.
  • sel_secure 1 is set to divide the CAN bus into an internal bus 342 and an external bus 340.
  • sel_secure 1, as in the case of the right side of Figure 3, CC3 302 now transfers dummy data and the associated CRC on the external CAN bus 340.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Software Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

Transceiver Baustein (106) und Verfahren zur Kommunikation wobei der Transceiver Baustein (106) ausgebildet ist, zumindest zeitweise Ausgangsdaten für einen Datenbus an einem ersten Eingang (120) des Transceiver Bausteins (106) gemäß eines Übertragungsprotokolls zu empfangen, wobei der erste Eingang (120) für den Anschluss an einen ersten Pin (110) eines Mikrocontrollers (102) ausgebildet ist, wobei der Transceiver Baustein (106) ausgebildet ist, zumindest zeitweise Eingangsdaten für den Mikrocontroller (102) vom Datenbus an einem ersten Ausgang (122) des Transceiver Bausteins (106) gemäß des Übertragungsprotokolls zu senden, wobei der erste Ausgang (122) für den Anschluss an einen zweiten Pin (110) des Mikrocontrollers (102) ausgebildet ist, wobei der Transceiver Baustein (106) einen Transceiver (118) aufweist, der ausgebildet ist die Ausgangsdaten zumindest zeitweise vom ersten Eingang (120) zu empfangen und über den Datenbus zu senden, wobei der Transceiver (118) ausgebildet ist, zumindest zeitweise die Eingangsdaten vom Datenbus zu empfangen und über den ersten Ausgang (122) zu senden, wobei der Transceiver Baustein (106) eine Zusatzfunktionseinrichtung (136) aufweist, die ausgebildet ist, eine Zusatzfunktion auszuführen, wobei der Transceiver Baustein (106) ausgebildet ist, Zusatzdaten für die Zusatzfunktion zumindest zeitweise über den ersten Eingang (120) gemäß des Übertragungsprotokolls zu empfangen, und/oder Zusatzdaten für die Zusatzfunktion zumindest zeitweise über den ersten Ausgang (122) gemäß des Übertragungsprotokolls zu senden, wobei der Transceiver Baustein (106) einen ersten Transceiver Bus Controller (202) umfasst, wobei der erste Transceiver Bus Controller (202) einen ersten Kommunikationseingang (146) aufweist, der mit einem Ausgang (126) des Transceivers (118) zum Empfangen der Zusatzdaten verbindbar ist, und/oder wobei der erste Transceiver Bus Controller (202) einen ersten Kommunikationsausgang (212) aufweist, der mit zweiten Eingang (124) des Transceivers (118) zum Senden der Zusatzdaten verbindbar ist.

Description

Beschreibung Titel
Verfahren zur Kommunikation zwischen einem Mikrocontroller und einem Transceiver Baustein, Mikrocontroller und Transceiver Baustein
Stand der Technik
Die Erfindung betrifft ein Verfahren zur Kommunikation zwischen einem
Mikrocontroller und einem Transceiver Baustein. Die Erfindung betrifft einen Mikrocontroller, einen Transceiver Baustein und ein Computerprogramm, die ausgebildet sind, dieses Verfahren auszuführen.
Herkömmliche Mikrocontroller senden Daten über einen Transceiver Baustein, der ausgebildet ist, die Daten über einen Datenbus zu senden.
Beispielsweise werden entsprechend dem Standard IS01 1898-2 in CAN Transceiver Bausteinen zwei Pins des Mikrocontrollers für die Kommunikation zwischen einem CAN Controller im Mikrocontroller und einen CAN Transceiver im CAN Transceiver Bausteinverwendet. Ein CAN Controller ist eine Schaltung oder Implementierung, die entsprechend dem Standard IS01 1898-1 :2015 arbeitet. Ein derartiger CAN Controller ist in herkömmlichen MikroControllern integriert, die über einen CAN Bus kommunizieren. Ein erster Pin, TxD, dient der Datenübertragung vom Mikrocontroller zum CAN Transceiver. Ein zweiter Pin, RxD, dient der Datenübertragung vom CAN Transceiver zum CAN Controller. Der CAN Transceiver erfüllt eine CAN Transceiver Funktionalität. Die CAN Transceiver Funktionalität umfasst, dass der CAN Transceiver auf dem CAN Bus Signalpegel für das Senden von Daten erzeugt, die über den ersten Pin, TxD, übertragen werden. Die CAN Transceiver Funktionalität umfasst, dass der CAN Transceiver Baustein für das Empfangen von Daten, die über den zweiten Pin, RxD, übertragen werden, auf dem CAN Bus anliegende Signalpegel detektiert. Eine typische Gehäuseform für CAN Transceiver ist S08. Das ist ein Gehäuse mit 8 Pins. CAN Transceiver Bausteine, die neben der CAN Transceiver
Funktionalität noch eine Zusatzfunktion, z.B. Partial Networking oder einen Firewall, enthalten, sind in Gehäusen mit mehr Pins untergebracht. Allgemein ist zusätzlich zum ersten Pin, TxD, und zum zweiten Pin, RxD, mindestens ein weiterer Pin vorgesehen. Der Grund dafür, ist, dass die Zusatzfunktion konfiguriert werden muss oder dass die Zusatzfunktion eine Kommunikation mit dem MikroController erfordert. Der mindestens eine weitere Pin wird für die Kommunikation zwischen CAN Transceiver Baustein und MikroController verwendet.
Ein beispielhafter CAN Transceiver Baustein TJA1 145 von NXP ist in einem Gehäuse mit 14 Pins angeordnet. Vier dieser Pins werden für ein Serial
Peripheral Interface benötigt, welches zur Kommunikation zwischen CAN Transceiver Baustein und Mikrocontroller verwendet wird.
Wünschenswert ist es, demgegenüber weniger Pins für die Kommunikation zwischen Mikrocontroller und Transceiver Baustein zu verwenden. Offenbarung der Erfindung
Dieses Ziel wird durch das Verfahren und die Vorrichtung nach den
unabhängigen Ansprüchen erreicht. Bezüglich des Transceiver Bausteins ist vorgesehen, dass der Transceiver
Baustein ausgebildet ist, zumindest zeitweise Ausgangsdaten für einen Datenbus an einem ersten Eingang des Transceiver Bausteins gemäß eines
Übertragungsprotokolls zu empfangen, wobei der erste Eingang für den
Anschluss an einen ersten Pin eines Mikrocontrollers ausgebildet ist, wobei der Transceiver Baustein ausgebildet ist, zumindest zeitweise Eingangsdaten für den
Mikrocontroller vom Datenbus an einem ersten Ausgang des Transceiver Bausteins gemäß des Übertragungsprotokolls zu senden, wobei der erste Ausgang für den Anschluss an einen zweiten Pin des Mikrocontrollers ausgebildet ist, wobei der Transceiver Baustein einen Transceiver aufweist, der ausgebildet ist die Ausgangsdaten zumindest zeitweise vom ersten Eingang zu empfangen und über den Datenbus zu senden, wobei der Transceiver ausgebildet ist, zumindest zeitweise die Eingangsdaten vom Datenbus zu empfangen und über den ersten Ausgang zu senden, wobei der Transceiver Baustein eine Zusatzfunktionseinrichtung aufweist, die ausgebildet ist, eine Zusatzfunktion auszuführen, wobei der Transceiver Baustein ausgebildet ist, Zusatzdaten für die Zusatzfunktion zumindest zeitweise über den ersten Eingang gemäß des Übertragungsprotokolls zu empfangen, und/oder Zusatzdaten für die Zusatzfunktion zumindest zeitweise über den ersten Ausgang gemäß des Übertragungsprotokolls zu senden, wobei der Transceiver Baustein einen ersten Transceiver Bus Controller umfasst, wobei der erste Transceiver Bus Controller einen ersten Kommunikationseingang aufweist, der mit einem Ausgang des
Transceivers zum Empfangen der Zusatzdaten verbindbar ist, und/oder wobei der erste Transceiver Bus Controller einen ersten Kommunikationsausgang aufweist, der mit zweiten Eingang des Transceivers zum Senden der
Zusatzdaten verbindbar ist. Das Übertragungsprotokoll gibt die Abläufe an der Schnittstelle zwischen Mikrocontroller und Transceiver Baustein vor, durch die eine Übertragung der Zusatzdaten über dieselben Pins möglich ist, die für den normalen Busbetreib des Mikrocontrollers verwendet werden. Dies spart Pins am Mikrocontroller und am Transceiver Baustein, denn es werden keine zusätzlichen Pins zur Kommunikation mit der Zusatzfunktion benötigt. Damit kann der erste Transceiver Bus Controller Zusatzdaten am ersten Eingang empfangen und/oder am ersten Ausgang senden. Der Transceiver Baustein ist dadurch mit jedem Mikrocontroller kompatibel, der einen entsprechenden Bus Controller aufweist. Beispielsweise werden CAN-Controller als Bus Controller verwendet. Vorzugsweise weist der erste Transceiver Bus Controller einen zweiten
Kommunikationseingang auf, der mit dem ersten Eingang zum Authentisieren des Mikrocontrollers verbindbar ist. Dadurch ist eine Authentisierung des Mikrocontrollers durch den Transceiver möglich. Vorzugsweise ist der Transceiver Baustein ausgebildet, eine erste Botschaft zu empfangen, die eine Identifikation enthält, die empfangene Identifikation in einem nicht-flüchtigen Speicher zu speichern, die gespeicherte Identifikation aus dem nicht-flüchtigen Speicher zu lesen, und eine zweite Botschaft auf dem Datenbus zu senden, die die gelesene Identifikation enthält. Dies ermöglicht es, dem Transceiver Baustein eine Identifikation bereitzustellen, die für die Kommunikation zwischen dem Transceiver Baustein und dem MikroController verwendbar ist.
Vorzugsweise ist der Transceiver Baustein ausgebildet ist, eine Identifikation zu erzeugen, und die Identifikation in einer ersten Botschaft auf dem Datenbus zu senden. Dies ermöglicht es, auf dem Transceiver Baustein eine Identifikation bereitzustellen, die für die Kommunikation zwischen dem Transceiver Baustein und dem MikroController verwendbar ist. Vorzugsweise ist der Transceiver Baustein ausgebildet, mit dem Mikroprozessor oder einem anderen Knoten auf dem Datenbus einen symmetrischen
kryptographischen Schlüssel auszutauschen, und den symmetrischen kryptographischen Schlüssel für eine kryptographische Authentisierung oder Verschlüsselung wenigstens einer zu sendenden Botschaft zu verwenden und/oder den symmetrischen kryptographischen Schlüssel für eine
kryptographische Authentisierung oder Entschlüsselung wenigstens einer empfangenen Botschaft zu verwenden. Dies ermöglicht eine sichere
Kommunikation. Vorzugsweise umfasst der Transceiver Baustein einen zweiten Transceiver Bus
Controller, der ausgebildet ist, wenigstens eine Botschaft oder Teil-Botschaft gemäß dem Übertragungsprotokoll über einen externen Datenbus zu senden, wobei der Transceiver Baustein einen ersten logischen Baustein umfasst, der ausgebildet ist, wahlweise eine Übertragung der Zusatzdaten oder der wenigstens einen Botschaft oder Teil-Botschaft auf dem externen Datenbus zu ermöglichen oder zu verhindern, wobei der erste Transceiver Bus Controller ausgebildet ist, den zweiten Transceiver Bus Controller und/oder den ersten logischen Baustein anzusteuern, um die wenigstens eine Botschaft oder Teil- Botschaft zumindest zeitweise auf dem externen Datenbus zu senden, während der erste Transceiver Bus Controller die Zusatzdaten über den ersten Eingang empfängt. Dies verschleiert das Senden der Zusatzdaten auf dem Datenbus.
Vorzugsweise umfasst der Transceiver Baustein einen zweiten logischen Baustein, der ausgebildet ist, wahlweise eine Übertragung der Eingangsdaten oder der Zusatzdaten am ersten Ausgang zu ermöglichen oder zu verhindern, wobei der erste Transceiver Bus Controller ausgebildet ist, den zweiten logischen Baustein anzusteuern, um entweder die Eingangsdaten oder die Zusatzdaten zu übertragen. Dadurch wird ein Senden der Zusatzdaten getrennt von den
Eingangsdaten ermöglicht.
Bezüglich des Verfahrens zur Kommunikation ist vorgesehen dass zumindest zeitweise Ausgangsdaten für einen Datenbus an einem ersten Eingang eines Transceiver Bausteins gemäß eines Übertragungsprotokolls empfangen werden, wobei der erste Eingang für den Anschluss an einen ersten Pin eines
Mikrocontrollers ausgebildet ist, wobei zumindest zeitweise Eingangsdaten für den Mikrocontroller vom Datenbus an einem ersten Ausgang des Transceiver Bausteins gemäß des Übertragungsprotokolls gesendet werden, wobei der erste Ausgang für den Anschluss an einen zweiten Pin des Mikrocontrollers
ausgebildet ist, wobei ein Transceiver zumindest die Ausgangsdaten vom ersten Eingang empfängt und über den Datenbus sendet, wobei der Transceiver zumindest zeitweise die Eingangsdaten vom Datenbus empfängt und über den ersten Ausgang sendet, wobei in einer Zusatzfunktionseinrichtung im Transceiver Baustein eine Zusatzfunktion ausgeführt wird, wobei Zusatzdaten für die
Zusatzfunktion zumindest zeitweise zumindest zeitweise über den ersten
Eingang gemäß des Übertragungsprotokolls empfangen werden, und/oder wobei Zusatzdaten für die Zusatzfunktion zumindest zeitweise über den ersten
Ausgang gemäß des Übertragungsprotokolls gesendet werden, wobei ein erster Kommunikationseingang eines ersten Transceiver Bus Controllers mit einem Ausgang des Transceivers zum Empfangen der Zusatzdaten zumindest zeitweise verbunden wird, und/oder wobei ein erster Kommunikationsausgang des ersten Transceiver Bus Controllers zumindest zeitweise mit einem zweiten Eingang des Transceivers zum Senden der Zusatzdaten verbunden wird. Dieses Verfahren ist sehr einfach zu verwenden. Das Verfahren spart Pins am
Mikrocontroller und am Transceiver Baustein denn es benötigt keine zusätzlichen Pins zur Kommunikation mit der Zusatzfunktion.
Vorteilhafterweise wird ein zweiter Kommunikationseingang des ersten
Transceiver Bus Controllers zum Authentisieren des Mikrocontrollers mit dem ersten Eingang verbunden. Vorteilhafterweise wird eine erste Botschaft empfangen, die eine Identifikation enthält, die empfangene Identifikation in einem nicht-flüchtigen Speicher gespeichert wird, die gespeicherte Identifikation aus dem nicht-flüchtigen
Speicher gelesen wird, und eine zweite Botschaft auf dem Datenbus gesendet wird, die die gelesene Identifikation enthält. Eine Identifikation des Transceiver Bausteins wird so dem Transceiver Baustein zur Verfügung gestellt und dann für zukünftige Botschaften verwendet, mit denen Zusatzdaten übertragen werden, die für den Transceiver Baustein bestimmt sind.
Vorzugsweise wird eine Identifikation erzeugt, und die Identifikation in einer ersten Botschaft auf dem Datenbus gesendet. Eine Identifikation des Transceiver Bausteins wird so vom Transceiver Baustein selbst erzeugt und dem
MikroController für zukünftige Botschaften zur Verfügung gestellt, mit denen Zusatzdaten übertragen werden, die für den Transceiver Baustein bestimmt sind.
Vorzugsweise wird mit dem Mikroprozessor oder einem anderen Knoten auf dem Datenbus einen symmetrischen kryptographischen Schlüssel ausgetauscht, wobei der symmetrischen kryptographischen Schlüssel für eine kryptographische Authentisierung oder Verschlüsselung wenigstens einer zu sendenden Botschaft verwendet wird und/oder den symmetrischen kryptographischen Schlüssel für eine kryptographische Authentisierung oder Entschlüsselung wenigstens einer empfangenen Botschaft verwendet wird. Dadurch ist die Kommunikation zwischen Transceiver Baustein und Mikrocontroller sicher.
Vorzugsweise sendet die Kommunikationseinrichtung wenigstens eine Botschaft oder Teil-Botschaft gemäß dem Übertragungsprotokoll über einen externen Datenbus, wobei wahlweise eine Übertragung der Zusatzdaten oder der wenigstens einen Botschaft oder Teil-Botschaft auf dem externen Datenbus ermöglicht wird, wobei die wenigstens eine Botschaft oder Teil-Botschaft zumindest zeitweise auf dem externen Datenbus gesendet wird, während die Zusatzdaten über den ersten Eingang empfangen werden. Dadurch werden die Zusatzdaten auf dem Datenbus durch die wenigstens eine Botschaft oder Teil-
Botschaft verschleiert. Andere Knoten am Datenbus erfahren so welche
Zusatzdaten gesendet werden.
Vorzugsweise werden wahlweise entweder die Eingangsdaten oder die
Zusatzdaten am ersten Ausgang übertragen. Dadurch sendet der Transceiver Baustein Zusatzdaten separat von den Eingangsdaten. Ein Computerprogramm ist ausgebildet dieses Verfahren auszuführen.
Weitere vorteilhafte Ausgestaltungen ergeben sich aus der folgenden
Beschreibung und der Zeichnung. In der Zeichnung zeigt
Fig. 1 schematisch Teile einer ersten Ausführung einer Schnittstelle zwischen dem Mikrocontroller und einem Transceiver Baustein,
Fig. 2 schematisch Teile einer zweiten Ausführung der Schnittstelle zwischen dem Mikrocontroller und einem Transceiver Baustein,
Fig. 3 schematisch ein Signal-Zeit-Diagramm für die zweite Ausführung der Schnittstelle.
Figur 1 zeigt schematisch Teile einer Anbindung eines MikroControllers 102 an einen Datenbus 104. Genauer ist der Mikrocontroller 102 über einen Transceiver Baustein 106 mit dem Datenbus 104 verbunden.
Der Mikrocontroller 102 umfasst einen Bus-Controller 108. Der Bus-Controller 108 ist beispielsweise ein CAN-Controller, der ausgebildet ist, entsprechend dem Standard IS01 1898-1 :2015 zu arbeiten. Der Mikrocontroller 102 umfasst einen ersten Pin 1 10, für das Senden von Ausgangsdaten vom Mikrocontroller 102 zum Transceiver Baustein 106. Der Mikrocontroller 102 umfasst einen zweiten Pin 1 12 für das Empfangen von Eingangsdaten vom Transceiver Baustein 106. Der Bus-Controller 108 umfasst einen ersten Ausgang 1 14 der mit dem ersten Pin 1 10 verbunden ist. Der Bus-Controller 108 umfasst einen ersten Eingang 1 16 der mit dem zweiten Pin 1 12 verbunden ist.
Der Transceiver Baustein 106 umfasst einen Transceiver 1 18. Der Transceiver 1 18 ist beispielsweise ein CAN Transceiver, der ausgebildet ist, entsprechend dem Standard IS01 1898-2:2016 zu arbeiten. Der Transceiver Baustein 106 umfasst einen dritten Pin 120, für das Empfangen von Ausgangsdaten, die vom Mikrocontroller 102 zum Transceiver Baustein 106 übertragen werden. Der Transceiver Baustein 106 umfasst einen vierten Pin 122, für das Senden von Eingangsdaten, die vom Transceiver Baustein 106 zum Mikrocontroller 102 übertragen werden. Der Transceiver 1 18 umfasst einen zweiten Eingang 124 der mit dem dritten Pin 120 verbunden ist. Der Transceiver 1 18 umfasst einen zweiten Ausgang 126 der mit dem vierten Pin 122 verbunden ist.
Der Transceiver 1 18 umfasst einen ersten Kontakt 128, der Ausgangsdaten über eine erste Signalleitung 130 mit dem Datenbus 104 verbunden ist. Die erste
Signalleitung 130 verbindet beispielsweise den Transceiver 1 18 mit CAN High. Der Transceiver 1 18 umfasst einen zweiten Kontakt 132, der über eine zweite Signalleitung 134 mit dem Datenbus 104 verbunden ist. Die zweite Signalleitung 134 verbindet beispielsweise den Transceiver 1 18 mit CAN Low.
Zur Übertragung von Ausgangsdaten sind der erste Pin 1 10 und der dritte Pin 120 zumindest zeitweise verbunden. Zur Übertragung von Eingangsdaten sind der zweite Pin 1 12 und der vierte Pin 122 zumindest zeitweise verbunden. Der Transceiver Baustein 106 umfasst eine Zusatzfunktionseinrichtung 136. Die
Zusatzfunktionseinrichtung 136 ist im Beispiel an einen Systembus 140 angebunden. Die Zusatzfunktionseinrichtung 136 ist mit dem Transceiver 1 18 über wenigstens eine elektrische Leitung 142 verbunden. Der Transceiver Baustein 106 umfasst einen ersten Kommunikationseingang 146 und einen zweiten Kommunikationseingang 144. Der erste
Kommunikationseingang 146 ist mit dem vierten Pin 122 und dem zweiten Ausgang 126 zumindest zeitweise verbunden. Der zweite
Kommunikationseingang 144 ist mit dem dritten Pin 120 und dem zweiten Eingang 124 zumindest zeitweise verbunden.
Der MikroController 102 und der Transceiver Baustein 106 sind ausgebildet, Zusatzdaten zu übertragen. Im Beispiel ist der BUS-Controller 108 ausgebildet die Zusatzdaten zu übertragen. Im Beispiel umfasst der Transceiver Baustein 106 wenigstens einen entsprechenden Bus-Controller, der ausgebildet ist, die
Zusatzdaten zu übertragen. Die Zusatzdaten, die Eingangsdaten und die Ausgangsdaten werden vorzugsweise mit demselben Übertragungsprotokoll übertragen. Im Beispiel wird ein Übertragungsprotokoll entsprechend der ISO 1 1898 Standardfamilie verwendet. Die Zusatzdaten werden übertragen, indem die Zusatzdaten entweder vom Mikrocontroller 102 zum Transceiver Baustein
106 gesendet werden, oder vom Transceiver Baustein 106 zum Mikrocontroller 102 gesendet werden. Dies wir im Folgenden beschrieben. Vorzugsweise werden die Zusatzdaten nicht über den Datenbus 104 übertragen.
Im Folgenden werden zwei Ausführungen einer Schnittstelle zwischen dem MikroController 102 und dem Transceiver Baustein 106 beschrieben.
Figur 1 zeigt schematisch Teile einer ersten Ausführung der Schnittstelle zwischen dem MikroController 102 und dem Transceiver Baustein 106.
Der Transceiver Baustein 106 umfasst in der ersten Ausführung der Schnittstelle einen ersten Transceiver Bus Controller 202. Der Transceiver Baustein 106 umfasst in der ersten Ausführung der Schnittstelle ein erstes logisches Bauteil 204. Das erste logische Bauteil 204 ist im Beispiel ein erstes UND-Gatter und wird im Folgenden als erstes UND-Gatter 204 bezeichnet. Das erste UND-Gatter 204 weist einen ersten Signaleingang 206 auf, der mit dem dritten Pin 120 verbunden ist. Das erste UND-Gatter 204 weist einen ersten Signalausgang 208 auf, der über die Zusatzfunktionseinrichtung 136 mit dem zweiten Eingang 124 verbindbar ist. Das erste UND-Gatter 204 weist einen zweiten Signaleingang 210 auf, der mit einem ersten Kommunikationsausgang 212 des Transceiver Bus Controllers 202 verbunden ist.
Die Zusatzfunktionseinrichtung 136 weist im Beispiel ein zweites logisches Bauteil 214 auf. Das zweite logische Bauteil 214 ist im Beispiel ein zweites UND- Gatter und wird im Folgenden als zweites UND-Gatter 214 bezeichnet. Das zweite UND-Gatter 214 weist einen dritten Signaleingang 216 auf, der mit dem ersten Signalausgang 208 verbunden ist. Das zweite UND-Gatter 214 weist einen vierten Signaleingang 218 auf, der mit einem Funktionsausgang 220 eines Funktions-Bausteins 222 der Zusatzfunktionseinrichtung 136 verbunden ist. Das zweite UND-Gatter 214 weist einen zweiten Signalausgang 224 auf, der über die erste elektrische Leitung 142 mit dem zweiten Eingang 124 verbunden ist.
Ein Funktionseingang 226 des Funktions-Bausteins 222 ist im Beispiel über eine zweite elektrische Leitung 148 mit dem zweiten Ausgang 126 des Transceivers 1 18 verbunden.
Das erste UND-Gatter 204 ist beispielsweise ausgebildet, eine Uberlagerung seiner beiden Eingänge als logische UND Verknüpfung am ersten Signalausgang 208 auszugeben. Das zweite UND-Gatter 214 ist beispielsweise ausgebildet, eine Überlagerung seiner beiden Eingänge als logische UND Verknüpfung am zweiten Signalausgang 224 auszugeben. Der Systembus 140 verbindet den ersten Transceiver Bus Controller 202 und den Funktions-Baustein 222. Der Systembus 140 ist mit einem Prozessor 224 verbunden, der den Systembus 140, den ersten Transceiver Bus Controller 202 und den Funktions-Baustein 222 wie folgt ansteuert. Der erste Transceiver Bus Controller 202 ist im Beispiel ein zweiter CAN-
Controller, der ausgebildet ist, entsprechend dem Standard IS01 1898-1 :2015 zu arbeiten. Der erste CAN-Controller und der zweite CAN-Controller sind zudem ausgebildet, das im Folgenden beschriebene Kommunikationsverfahren umzusetzen.
Der zweite CAN-Controller ist ein gleichwertiger Teilnehmer am CAN Bus. Der MikroController 102 und der Transceiver Baustein 106 kommunizieren über den CAN Bus mit einander. Gemäß der ersten Ausführung der Schnittstelle kommunizieren der erste CAN-Controller und der zweite CAN-Controller. Der Prozessor 224 ist beispielsweise eine CPU oder eine vergleichbare Steuerung, die eine Zusatzfunktion, die auf dem Funktionsbaustein 212 implementiert ist, basierend auf Botschaften, genauer Frames, steuert, die mittels des ersten CAN- Controllers und des zweiten CAN-Controllers ausgetauscht werden. Der erste CAN-Controller und der zweite CAN-Controller sind wie folgt konfiguriert.
Bit Timing Konfiguration
Der zweite CAN-Controller verwendet eine Bit Timing (BT) Konfiguration, die kompatibel ist zu der BT Konfigurationen der anderen Teilnehmer am CAN Bus, d.h. insbesondere des ersten CAN-Controllers.
Folgende Varianten für die Konfiguration des BT sind denkbar:
Der Transceiver Baustein 106 enthält eine vorkonfiguriertes BT, beispielsweise 500 kbit/s. Diese BT Konfiguration ist dem MikroController 102 bekannt. Der
MikroController 102 verwendet dieses BT für die Kommunikation. Anschließend kann der Mikrocontroller 102 die BT Konfiguration des Transceiver Bausteins 106 über den bestehenden Kommunikationskanal ändern.
Der Transceiver Baustein 106 enthält mehrere vorkonfigurierte BTs und probiert diese der Reihe nach durch.
Im Falle von CAN FD, gemäß beispielsweise ISO 1 1898-1 , mit
Bitratenumschaltung erfolgt beispielsweise die erste Kommunikation ohne Bitratenumschaltung. Ist die Kommunikation erfolgreich, so kann der
Mikrocontroller 102 dem Transceiver Baustein 106 die BT Konfiguration für den Fall mit Bitratenumschaltung mitteilen.
Frame-ID für die Kommunikation
Der zweite CAN Controller und der erste CAN Controller legen CAN Frame-IDs fest, die sie für die Kommunikation untereinander verwenden.
Ein CAN Frame ID, welcher für die Kommunikation zwischen Transceiver Baustein 106 und Mikroprozessor 102 verwendet wird, wird im Folgenden Kommunikations-Frame ID (KFID) genannt. CAN Frames mit KFID werden im Folgenden Kommunikations-Frame (KF) genannt.
Mögliche Varianten für das Festlegen der KFID:
Der KFID wird statisch im Transceiver Baustein 106 konfiguriert.
Der KFID wird dynamisch beim Einschalten mitgeteilt. Beispielsweise wird beim Einschalten der KFID vom Mikrocontroller 102 an den Transceiver Baustein 106 übertragen oder umgekehrt.
Beispielsweise überträgt der Mikroprozessor 102 dem Transceiver Baustein 106 die zu verwendende KFID dadurch, dass der Transceiver Baustein 106 wenigstens einen vom Mikroprozessor 102 gesendeten CAN Frame mitliest, und dann die KFID konfiguriert.
Beispielsweise wird die Frame-ID der ersten CAN Botschaft, die vom
Mikroprozessor 102 versendet wird als KFID verwendet. Ab diesem Zeitpunkt kann der Transceiver Baustein 106 mittels CAN-Botschaften mit dieser KFID mit dem Mikroprozessor 102 kommunizieren.
Beispielsweise wird die KFID alternativ oder zusätzlich aus folgenden
Informationen ermittelt:
Die KFID wird aus beliebigen Teilen eines vom Mikroprozessor 102 gesendeten CAN Frames abgeleitet.
Die KFID wird aus einer Kombination von Teilen eines vom Mikroprozessor 102 gesendeten CAN Frames abgeleitet, beispielsweise aus einem Datenfeld.
Als KFID wird eine Frame ID einer vom Mikroprozessor 102 gesendeten
Botschaft verwendet.
Eine Kombination dieser Möglichkeiten ist ebenfalls denkbar.
Beispielsweise wird eine Botschaft, welche die KFID Information enthält wie folgt erkannt:
Der Transceiver Baustein 106 erkennt einen Konfigurations-Frame (KF), der die KFID enthält, an einer fest im Transceiver Baustein 1 konfigurierten ID, z.B. statisch 0x3FF.
Der Transceiver Baustein 106 weiß, dass der N-ten vom MikroController 102 gesendete CAN Frame der KF ist.
Nutzung der KFID
Wird nur eine KFID genutzt, muss vermieden werden, dass Transceiver Baustein 106 und Mikroprozessor 102 gleichzeitig die KFID senden, da dies nach CAN Übertragungsprotokoll nicht erlaubt ist. Eine einfache Lösung hierbei ist, dass Mikroprozessor 102 und Transceiver Baustein 106 immer abwechseln einen CAN Frame mit der KFID übertragen.
Werden zwei KFIDs genutzt, hat der MikroController 102 und der Transceiver Baustein 106 je eine exklusive KFID. Dies hat den Vorteil, dass Mikroprozessor 102 und Transceiver Baustein 106 unabhängig voneinander senden können. Werden mehr als zwei KFIDs genutzt, kann der Mikroprozessor 102 und/oder der Transceiver Baustein 106 mehrere exklusive KFIDs haben. Dies kann für die Kommunikation mit dem Transceiver Baustein 106 hilfreich sein. Beispielsweise erhält der Mikroprozessor 102 zwei exklusive KFIDs, eine erste
KFID mit niedriger Priorität auf dem CAN Bus und eine zweite KFID mit hoher Priorität. Der Mikroprozessor 102 verwendet je nach Priorität der zu
übertragenden Information an den zweiten CAN Controller eine der beiden KFIDs verwenden.
Authentisierung zwischen Transceiver Baustein 106 und Mikroprozessor 102
Optional kann eine der folgenden Authentisierungen vorgesehen sein: Fall 1 : Der Transceiver Baustein 106 vertraut nur dem eigenen Knoten, also dem
Mikroprozessor 102.
Beispielsweise vertraut der zweite CAN Controller im Transceiver Baustein 106 nur dem Mikroprozessor 102, der mittels TxD, d.h. mittels des ersten Pins 1 14, und RxD Pins, d.h. mittels des zweiten Pins 1 16, mit dem Transceiver Baustein
106 verbunden ist. D.h. der zweite CAN Controller speichert einen KF nur, wenn er vom Mikroprozessor 102 gesendet wurde. Der Transceiver Baustein 106 erkennt Frames die der Mikroprozessor 102 sendet, indem der Transceiver Baustein 106 den ersten Eingang 120, d.h. dadurch auch den TxD Pin des Mikroprozessors 102, der direkt angeschlossen ist, beobachtet. Der große Vorteil dabei ist, dass diese Maßnahme im Vergleich zu kryptographischen Maßnahmen sehr einfach ist. Beispielsweise ist dazu der zweite Kommunikationseingang 144 des ersten Transceiver Bus Controllers 202 mit dem ersten Eingang 120 zum Authentisieren des Mikrocontrollers 102 verbindbar.
Fall 2: Der Transceiver Baustein 106 vertraut einem oder mehreren Knoten am
CAN Bus.
Der zweite CAN Controller ist ein vollwertiger Teilnehmer am CAN Bus. Der zweite CAN Controller verwendet beispielsweise kryptographische Methoden (Signieren, Verschlüsseln), um die Authentizität eines Frames sicher zu stellen, bzw. den Inhalt des Frames zu verschleiern. Beispielsweise umfasst der Transceiver Baustein 106 zusätzlich ein„Plug and Secure Configuration for CAN" Modul. In diesem Fall handelt der Transceiver Baustein 106 mit einem oder mehreren Knoten, z.B. dem eigenen Mikroprozessor 102, symmetrische
Schlüssel aus, die dann für die kryptographische Authentisierung und
Verschlüsselung genutzt werden. Dies ist beispielsweise als Zusatzfunktion in der Zusatzfunktionseinrichtung implementiert.
Figur 2 zeigt schematisch Teile einer zweiten Ausführung der Schnittstelle zwischen dem MikroController 102 und dem Transceiver Baustein 106. Elemente in Figur 2, die mit den Elementen aus der Figur 1 übereinstimmen, sind in Figur 2 mit denselben Bezugszeichen bezeichnet.
Zusätzlich zur ersten Ausführung der Schnittstelle ist in der zweiten Ausführung der Schnittstelle im Transceiver Baustein 106 ein zweiter Transceiver Bus Controller 302 vorgesehen.
Der erste Transceiver Bus-Controller 202 und der zweite Transceiver Bus- Controller 302 sind über eine erste Signalschnittstelle 304, Error/Overload, eine zweite Signalschnittstelle 306, Sync_bit, und eine dritte Signalschnittstelle 308, Tx_ena, miteinander verbunden. Die erste Signalschnittstelle 304 dient einem bidirektionalen Austausch von Fehlerinformation. Die zweite Signalschnittstelle 306 dient der Übertragung von Synchronisationsinformation vom ersten
Transceiver Bus-Controller 202 zum zweiten Transceiver Bus-Controller 302. Die dritte Signalschnittstelle 308 dient der Übertragung eines Steuersignals vom ersten Transceiver Bus-Controller 202 zum zweiten Transceiver Bus-Controller 302. Dies wird im Folgenden beschrieben.
Der zweite Transceiver Bus-Controller 302 ist mit dem Systembus 140 verbunden und über den Systembus 140 von dem Prozessor 224 steuerbar. Ein dritter Kommunikationseingang 310 des zweiten Transceiver Bus Controllers 302 ist über eine dritte elektrische Leitung 312 mit dem zweiten Ausgang 126 des Transceivers 1 18 verbunden. Ein zweiter Kommunikationsausgang 314 des zweiten Transceiver Bus Controllers 302 ist über eine vierte elektrische Leitung 316 mit einem fünften Signaleingang 318 eines dritten logischen Bausteins 320 verbunden. Der dritte logische Baustein 320 ist beispielsweise ein erster
Multiplexer 320 und wird im Folgenden als erster Multiplexer 320 bezeichnet. Im Unterschied zur ersten Ausführung der Schnittstelle ist der erste
Signalausgang 208 in der zweiten Ausführung der Schnittstelle statt mit dem dritten Signaleingang 216 mit einem sechsten Signaleingang 322 des ersten Multiplexers 320 verbunden. Ein dritter Signalausgang 324 des ersten
Multiplexers 320 ist im Unterschied zur ersten Ausführung der Schnittstelle in der zweiten Ausführung der Schnittstelle mit dem dritten Signaleingang 216 des zweiten UND-Gatters 214 verbunden.
Im Unterschied zur ersten Ausführung der Schnittstelle ist der zweite Ausgang 126 in der zweiten Ausführung der Schnittstelle statt mit dem ersten Ausgang 126 mit einem siebten Signaleingang 326 eines vierten logischen Bausteins 328 verbunden. Der vierte logische Baustein 328 ist im Beispiel ein zweiter
Multiplexer 328 und wird im Folgenden als zweiter Multiplexer 328 bezeichnet. Ein achter Signaleingang 330 des zweiten Multiplexers 328 ist in der zweiten Ausführung der Schnittstelle mit dem ersten Signalausgang 208 des ersten UND- Gatters 204 verbunden. Im Unterschied zur ersten Ausführung der Schnittstelle ist in der zweiten Ausführung der Schnittstelle ein vierter Signalausgang 332 des zweiten Multiplexers 328 mit dem ersten Ausgang 122 verbunden.
Der erste Multiplexer 320 ist ausgebildet abhängig von einem Ansteuersignal sel_secure entweder nur den fünften Signaleingang 318 oder nur den sechsten Signaleingang 322 auf den dritten Signalausgang 324 zu schalten.
Der zweite Multiplexer 328 ist ausgebildet abhängig vom Ansteuersignal sel_secure entweder nur den siebten Signaleingang 326 oder nur den achten Signaleingang 330 auf den vierten Signalausgang 332 zu schalten.
Der erste Transceiver Bus Controller 202 umfasst einen Ansteuerausgang 334, der über Ansteuerleitungen mit einem ersten Ansteuereingang 336 des ersten Multiplexers 320 und mit einem zweiten Ansteuereingang 338 des zweiten Multiplexers 338 verbunden ist.
Der erste Transceiver Bus Controller 202 ist ausgebildet, das Ansteuersignal sel_secure wie im Folgenden beschrieben zu erzeugen und den ersten Multiplexer 320 und den zweiten Multiplexer 328 wie im Folgenden beschrieben anzusteuern.
Der zweite Transceiver Bus Controller 302 ist im Beispiel ein dritter CAN- Controller, der ausgebildet ist, entsprechend dem Standard IS01 1898-1 :2015 zu arbeiten. Der erste CAN-Controller, der zweite CAN-Controller und der dritte CAN-Controller sind zudem ausgebildet, das im Folgenden beschriebene Kommunikationsverfahren umzusetzen.
Schutz der Informationen, die zwischen Transceiver Baustein 106 und
Mikrocontroller 102 ausgetauschten werden
Ein Ziel des im Folgenden beschriebenen Kommunikationsverfahrens ist der Schutz der zwischen Transceiver Baustein 106 und Mikrocontroller 102 ausgetauschten Informationen vor anderen Busteilnehmern an einem externen Bus 340.
Wie in Figur 2 dargestellt, umfasst der externe Bus 340 den zweiten Transceiver Bus Controller 302, den Transceiver 1 18 und die Zusatzfunktionseinrichtung 136. Ein interner Bus 342 umfasst den Bus Controller 108 und den ersten Transceiver Bus Controller 202.
Im Folgenden werden mögliche Varianten angegeben:
Variante 1 : Transceiver Baustein 106 und Mikrocontroller 102 verschlüsseln die Kommunikation mit kryptographischen Methoden. Zum Beispiel enthält sowohl der Transceiver Baustein 106 als auch der Mikrocontroller 102 zusätzlich ein „Plug and Secure Communication for CAN" Modul.
Der Transceiver Baustein 106 und der Mikrocontroller 102 etablieren in diesem Fall einen symmetrischen Schlüssel und verwenden diesen zur Verschlüsselung.
Ist im Mikrocontroller 102 kein„Plug and Secure Communication for CAN" Modul enthalten, wird der Schlüssel beispielsweise vorher in den Transceiver Baustein 106 übertragen. Dies ist beispielsweise in einer sicheren Umgebung am Band- Ende bei der Fertigung möglich. Variante 2: Der Transceiver Baustein 106 sendet den KF mit verändertem Datenfeld auf den externen CAN Bus.
Wenn der Mikrocontroller 102 oder der Transceiver Baustein 106 einen KF sendet, so leitet der Transceiver Baustein 106 diesen KF mit veränderten Daten auf den CAN Bus weiter, der an dem ersten Kontakt 128 und dem zweiten Kontakt 132 angeschlossen ist. Der weitergeleitete Frame wird im Folgenden mit WF bezeichnet.
Nur der Transceiver Baustein 106 und der Mikrocontroller können die
ursprünglichen Daten des KF lesen. Die folgenden Aspekte müssen dabei beachtet werden.
Der KF und der WF müssen gleich lang sein, damit der Start des nachfolgenden Frames sicher erkannt werden kann. Die tatsächliche Länge eines Frames hängt von den gesendeten Daten ab, weil das CAN Protokoll sogenannte dynamisch eingefügte Stuff-Bits für die Synchronisation vorsieht.
Die Sicherstellung, dass der KF und der WF die gleiche Länge haben, kann, je nach CAN Frame-Format, durch unterschiedliche Methoden erreicht werden.
CAN FD Frames: Hier ist die Länge des CRC-Feldes konstant, da Fixed-Stuff- Bits verwendet werden. Der Mikrocontroller 102 kann dazu für die Codierung des Daten-Feldes ein Verfahren verwenden, das keine oder eine festgelegte Zahl von dynamischen Stuff-Bits generiert. Damit ist auch die Länge des Daten-Feldes konstant und im Voraus bekannt.
Classical CAN Frames: Hier kann sich die Länge des CRC-Feldes durch dynamische Stuff-Bits ändern. Um dieses Problem zu lösen berechnet der Mikrocontroller 102 vor der Übertragung des Frames, anhängig von den Daten, die Zahl der Stuff-Bits in Daten- und CRC-Feld und sendet diese Zahl am Anfang des Daten-Feldes. Der Transceiver Baustein 106 wählt für den Rest des Daten- Feldes ein Daten-Bit-Muster aus einer vorbereiteten Liste, das in dem
weitergeleiteten Frame gleich viele Stuff-Bits generiert. Alternativ kann auch der Inhalt des Daten-Feldes auf eine Auswahl von Bit- Mustern mit einheitlichen Längen für Daten- und CRC-Feld beschränkt werden.
Die Übertragung von Frames über den internen Bus 342 und den externen Bus 340 muss synchron gehalten werden. Der Transceiver Baustein 106 sorgt dafür, dass während der Übertragung eines KF und WF die interne Kommunikation und die externe Kommunikation synchron bleiben. D.h., wenn das CAN Protokoll auf dem internen Bus oder dem externen Bus einen Fehler detektiert, so werden der interne Bus 342 und der externe Bus 340 wieder zu einem CAN Bus verbunden. D.h. ein CAN Error Frame wird alle Knoten am Bus erreichen. Das gleiche gilt für Overload Frames und etwaige andere Reaktionen des CAN Protokoll gemäß IS01 1898-1 :2015.
Die erste Signalschnittstelle 304, Error/Overload, wird zur Übertragung der Error bzw. Overload detection verwendet. Die zweite Signalschnittstelle 306, Sync bit, wird verwendet um den externen Bus 340 und den internen Bus 342 synchron zu halten. Die dritte Signalschnittstelle 308, Tx_ena, wird verwendet, um das Senden auf dem internen Bus 342 freizugeben, wenn der interne Bus 342 und der externe Bus 340 getrennt sind oder um das Senden auf dem internen Bus 342 anzuhalten, wenn der interne Bus 342 und der externe Bus 340 verbunden sind. Das Ansteuersignal sel_secure wird zum wahlweisen Trennen oder Verbinden des internen Busses 342 und des externen Busses 340 verwendet.
Im Folgenden wird anhand der Figur 2 ein Beispiel beschrieben in dem der Transceiver Baustein 106 ein„Plug and Secure for CAN Modul" als
Zusatzfunktion und eine Schutzfunktion für die Daten der KFs umfasst.
Transceiver Baustein 106 kommuniziert via CAN Frames mit dem Mikrocontroller 102. Dieses Beispiel enthält die Schutzfunktion für die Daten, die zwischen Mikrocontroller 102 und Transceiver Baustein 106 ausgetauscht werden. D.h. die Daten sind am externen CAN Bus 340 nicht sichtbar.
Der erste CAN Controller 1 14, der zweite CAN Controller 202, der dritte CAN Controller 302 und die Zusatzfunktionseinrichtung 136 sind gleichwertige Knoten am selben CAN Bus, wie alle Knoten, die außerhalb des Transceiver Bausteins 106 am externen Teil des CAN Busses angeschlossen sind. Der zweite CAN Controller 202 übernimmt die Kommunikation mit dem ersten CAN Controller 1 14 und trennt mit Hilfe des sel_secure-Signals den CAN Bus in die zwei Teile interner Bus 342 und externer Bus 340 auf, falls die
Kommunikation zwischen MikroController 102 und Transceiver Baustein 106 von anderen CAN Konten verschleiert werden soll.
Im Beispiel beginnt die Auftrennung des CAN Busses mit einer Detektion einer KFID und endet mit dem Ende einer Übertragung des Daten Frames oder der Detektion eines Fehlers bei der Übertragung (Bit Fehler, CRC Fehler, ...).
Wurde eine CAN-Fehlerbedingung vom dritten CAN Controller 302 erkannt (z.B. Bit Error), so wird diese Information sofort mit Hilfe des Error-Signals über die erste Signalschnittstelle 304 an den zweiten CAN Controller 202 signalisiert. Der zweite CAN Controller 202 reagiert darauf indem die Bus Trennung aufgehoben wird, durch Setzen von beispielsweise sel_secure- 0', und im folgenden Bit mit dem Versand des Error Frames begonnen wird. Dadurch werden alle Knoten sofort informiert.
Wenn der MikroController 102 einen KF sendet, könnten, auf Grund der bei CAN erlaubten Takttoleranzen, die zwei Busse (intern/extern) zeitlich
auseinanderdriften. Um das zu verhindert, signalisiert der zweite CAN Controller 202 mit Hilfe des sync_bit-Signals Informationen zum Anfang/Ende der empfangenen Bits an den zweiten CAN Controller 302. Der dritte CAN Controller 302 synchronisiert Anfang und Ende seiner gesendeten Bits auf das sync_bit- Signal. Somit sind die zwei Busse Bit-synchron.
Wenn der Transceiver Baustein 106 einen KF sendet, sollten der zweite CAN Controller 202 und der dritte CAN Controller 302 den gleichen Takt verwendet. Dies verhindert implizit ein Auseinanderdriften der Busse (intern/extern).
Der dritte CAN Controller 302 sendet vorteilhafterweise zufällige oder vorbestimmte Daten im WF. Diese Daten sind auf dem externen Bus 340 sichtbar. Sie verschleiern die Daten, die der zweite CAN Controller 202 und der erste CAN Controller 108 austauschen. Der dritte CAN Controller 302 fängt mit der Datenübertagung beispielsweise an, sobald der dritte CAN Controller 302 vom zweiten CAN Controller 202 mit Hilfe des TX_ena-Signals aufgefordert wird. Diese Datenübertragung beginnt innerhalb eines CAN-Frames, nachdem der KFID erkannt wurde
Der Prozessor 224 ist beispielsweise ausgebildet, nacheinander verschiedene typische Bitraten (z.B. 500 kbit/s) im zweiten CAN Controller zu konfigurieren und zu testen, ob gültige CAN Botschaften erkannt werden. Der CAN Transceiver ist beispielsweise entsprechend IS01 1898-2
implementiert.
Zur Inbetriebnahme wird von dem zweiten CAN Controller 202 und dem dritten CAN Controller 302 jeweils ihr TX-Signal erst dann freigeschaltet, wenn sie die am Bus verwendete BT Konfiguration detektiert haben. Während der BT
Detektion verhält sich der Transceiver Baustein 106 beispielsweise wie ein herkömmlicher CAN Transceiver.
Figur 3 stellt schematisch ein Signal-Zeit-Diagramm für die zweite Ausführung der Schnittstelle dar. Im zeitlichen Ablauf sind die durchgezogen dargestellten
RX/TX Signale für alle Knoten sichtbar, gestrichelt dargestellte RX/TX Signale sind ausschließlich auf dem externen Bus 340 sichtbar, strich-punktierte RX/TX Signale sind ausschließlich auf dem internen Bus 342 sichtbar. Im linken Abschnitt von Figur 3 ist der Fall dargestellt, dass der erste CAN
Controller 108 einen Frame mit KFID sendet. Im rechten Abschnitt von Figur 3 ist der Fall dargestellt, dass der zweite CAN Controller 202 einen Frame mit KFID sendet. Im unteren Abschnitt von Figur 3 sind die Steuersignale sel_secure und TX_ena dargestellt, die den zeitlichen Ablauf steuern. CC1 bezeichnet in Figur 3 den ersten CAN Controller. CC2 bezeichnet in Figur 3 den zweiten CAN
Controller. CC3 bezeichnet in Figur 3 den dritten CAN Controller.
Durch die Auftrennung in internen Bus 342 und externen Bus 340 geschützte Daten werden in Figur 3 als Secure Data bezeichnet. Zufällige Daten zur Verschleierung werden als Dummy Data bezeichnet. Externe Knoten werden mit
Ext node bezeichnet. Von einem Knoten gesendete Signal werden mit TX bezeichnet, und von einem Knoten empfangene Signale werden mit RX bezeichnet.
Der zeitliche Ablauf ist wie folgt: Linke Seite von Figur 3:
Der MikroController 102 sendet einen Frame mit KFID über CCO. Die ID (hier KFID) des Frames empfängt gleichzeitig CC1 , CC2, CC3 und Ext node. Das Ansteuersignal sel_secure ist während dessen sel_secure = TX_ena = 0, d.h. es gibt nur einen gemeinsamen CAN Bus. Nachdem die ID des CAN Frames vollständig gesendet ist, detektiert CC2 202 das CC1 108 einen Frame mit KFID gesendet hat. Daraufhin setzt CC2 202 das sel_secure = TX_ena = 1 . sel_secure bleibt gesetzt bis die Daten und die CRC des Frames von CC1 108 gesendet sind sel_secure = 1 bedeutet das der CAN Bus in einen internen Bus 342 und einen externen Bus 340 aufgetrennt werden. Während sel_secure = 1 ist sendet CC3 302 dummy Daten und die zugehörige CRC auf den externen CAN Bus 340. Nach dem Acknowledge-Bit des CAN Frames wird sel_secure = 0 gesetzt und die Trennung in internen Bus und externen Bus wird aufgehoben. Der Ext node empfängt diesen Frame mit Dummy Data, erfährt somit nichts von den Secure Data, und bestätigt den Erhalt des Frame mit Dummy Data durch Senden von ACK.
Rechte Seite von Figur 3:
Der Transceiver Baustein 106 sendet einen Frame mit KFID über CC2 202. Sobald die ID des Frames gesendet ist wird sel_secure = 1 gesetzt um den CAN Bus in einen internen Bus 342 und einen externen Bus 340 aufzuteilen. Während sel_secure = 1 ist überträgt nun, wie im Fall auf der rechten Seite von Figur 3, CC3 302 dummy Daten und die zughörige CRC auf dem externen CAN Bus 340. Währen dessen überträgt CC2 202 die secure data auf dem internen CAN Bus 342. Nach dem ACK des Frames wird sel_secure = 0 gesetzt und die Trennung in zwei Busse aufgehoben.

Claims

Ansprüche
1 . Transceiver Baustein (106), dadurch gekennzeichnet, dass der Transceiver Baustein (106) ausgebildet ist, zumindest zeitweise Ausgangsdaten für einen Datenbus an einem ersten Eingang (120) des Transceiver Bausteins (106) gemäß eines Übertragungsprotokolls zu empfangen, wobei der erste
Eingang (120) für den Anschluss an einen ersten Pin (1 10) eines
Mikrocontrollers (102) ausgebildet ist, wobei der Transceiver Baustein (106) ausgebildet ist, zumindest zeitweise Eingangsdaten für den Mikrocontroller (102) vom Datenbus an einem ersten Ausgang (122) des Transceiver Bausteins (106) gemäß des Übertragungsprotokolls zu senden, wobei der erste Ausgang (122) für den Anschluss an einen zweiten Pin (1 12) des Mikrocontrollers (102) ausgebildet ist, wobei der Transceiver Baustein (106) einen Transceiver (1 18) aufweist, der ausgebildet ist die Ausgangsdaten zumindest zeitweise vom ersten Eingang (120) zu empfangen und über den Datenbus zu senden, wobei der Transceiver (1 18) ausgebildet ist, zumindest zeitweise die Eingangsdaten vom Datenbus zu empfangen und über den ersten Ausgang (122) zu senden, wobei der Transceiver Baustein (106) eine Zusatzfunktionseinrichtung (136) aufweist, die ausgebildet ist, eine
Zusatzfunktion auszuführen, wobei der Transceiver Baustein (106) ausgebildet ist, Zusatzdaten für die Zusatzfunktion zumindest zeitweise über den ersten Eingang (120) gemäß des Übertragungsprotokolls zu empfangen, und/oder Zusatzdaten für die Zusatzfunktion zumindest zeitweise über den ersten Ausgang (122) gemäß des Übertragungsprotokolls zu senden, wobei der Transceiver Baustein (106) einen ersten Transceiver Bus Controller (202) umfasst, wobei der erste Transceiver Bus Controller (202) einen ersten
Kommunikationseingang (146) aufweist, der mit einem Ausgang (126) des Transceivers (1 18) zum Empfangen der Zusatzdaten verbindbar ist, und/oder wobei der erste Transceiver Bus Controller (202) einen ersten Kommunikationsausgang (212) aufweist, der mit zweiten Eingang (124) des Transceivers (1 18) zum Senden der Zusatzdaten verbindbar ist. Transceiver Baustein (106) nach Anspruch 1 , dadurch gekennzeichnet, dass der erste Transceiver Bus Controller (202) einen zweiten
Kommunikationseingang (144) aufweist, der mit dem ersten Eingang (120) zum Authentisieren des MikroControllers (102) verbindbar ist.
Transceiver Baustein (106) nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass der Transceiver Baustein (106) ausgebildet ist, eine erste Botschaft zu empfangen, die eine Identifikation enthält, die
empfangene Identifikation in einem nicht-flüchtigen Speicher zu speichern, die gespeicherte Identifikation aus dem nicht-flüchtigen Speicher zu lesen, und eine zweite Botschaft auf dem Datenbus zu senden, die die gelesene Identifikation enthält.
Transceiver Baustein (106) nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass der Transceiver Baustein (106) ausgebildet ist, eine Identifikation zu erzeugen, und die Identifikation in einer ersten Botschaft auf dem Datenbus zu senden.
Transceiver Baustein (106) nach einem der Ansprüche 3 oder 4, dadurch gekennzeichnet, dass der Transceiver Baustein (106) ausgebildet ist, mit dem Mikroprozessor (102) oder einem anderen Knoten auf dem Datenbus einen symmetrischen kryptographischen Schlüssel auszutauschen, und den symmetrischen kryptographischen Schlüssel für eine kryptographische Authentisierung oder Verschlüsselung wenigstens einer zu sendenden Botschaft zu verwenden und/oder den symmetrischen kryptographischen Schlüssel für eine kryptographische Authentisierung oder Entschlüsselung wenigstens einer empfangenen Botschaft zu verwenden.
Transceiver Baustein (106) nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der Transceiver Baustein (106) einen zweiten
Transceiver Bus Controller (302) umfasst, der ausgebildet ist, wenigstens eine Botschaft oder Teil-Botschaft gemäß dem Übertragungsprotokoll über den Datenbus zu senden, wobei der Transceiver Baustein (106) einen ersten logischen Baustein (320) umfasst, der ausgebildet ist, wahlweise eine Übertragung der Zusatzdaten oder der wenigstens einen Botschaft oder Teil- Botschaft auf einem externen Datenbus (340) zu ermöglichen oder zu verhindern, wobei der erste Transceiver Bus Controller (202) ausgebildet ist, den zweiten Transceiver Bus Controller (302) und/oder den ersten logischen Baustein (320) anzusteuern, um die wenigstens eine Botschaft oder Teil- Botschaft zumindest zeitweise auf dem externen Datenbus (340) zu senden, während der Transceiver Bus Controller (202) die Zusatzdaten über den ersten Eingang (120) empfängt oder über den ersten Ausgang (122) sendet.
Transceiver Baustein (106) nach Anspruch 6, dadurch gekennzeichnet, dass der Transceiver Baustein (106) einen zweiten logischen Baustein (328) umfasst, der ausgebildet ist, wahlweise eine Übertragung der Eingangsdaten oder der Zusatzdaten am ersten Ausgang (122) zu ermöglichen oder zu verhindern, wobei der erste Transceiver Bus Controller (202) ausgebildet ist, den zweiten logischen Baustein (328) anzusteuern, um entweder die
Eingangsdaten oder die Zusatzdaten zu übertragen.
Verfahren zur Kommunikation, dadurch gekennzeichnet, dass zumindest zeitweise Ausgangsdaten für einen Datenbus an einem ersten Eingang (120) eines Transceiver Bausteins (106) gemäß eines Übertragungsprotokolls empfangen werden, wobei der erste Eingang (120) für den Anschluss an einen ersten Pin (1 10) eines Mikrocontrollers (102) ausgebildet ist, wobei zumindest zeitweise Eingangsdaten für den MikroController (102) vom Datenbus an einem ersten Ausgang (122) des Transceiver Bausteins (106) gemäß des Übertragungsprotokolls gesendet werden, wobei der erste Ausgang (122) für den Anschluss an einen zweiten Pin (1 10) des
Mikrocontrollers (102) ausgebildet ist, wobei ein Transceiver (1 18) zumindest die Ausgangsdaten vom ersten Eingang (120) empfängt und über den Datenbus sendet, wobei der Transceiver (1 18) zumindest zeitweise die Eingangsdaten vom Datenbus empfängt und über den ersten Ausgang (122) sendet, wobei in einer Zusatzfunktionseinrichtung (136) im Transceiver Baustein (106) eine Zusatzfunktion ausgeführt wird, wobei Zusatzdaten für die Zusatzfunktion zumindest zeitweise über den ersten Eingang (120) gemäß des Übertragungsprotokolls empfangen werden, und/oder wobei Zusatzdaten für die Zusatzfunktion zumindest zeitweise über den ersten Ausgang (122) gemäß des Übertragungsprotokolls gesendet werden, wobei ein erster Kommunikationseingang (146) eines ersten Transceiver Bus Controllers (202) mit einem Ausgang (126) des Transceivers (1 18) zum Empfangen der Zusatzdaten zumindest zeitweise verbunden wird, und/oder wobei ein erster Kommunikationsausgang (212) des ersten Transceiver Bus Controllers (202) zumindest zeitweise mit einem zweiten Eingang (124) des Transceivers (1 18) zum Senden der Zusatzdaten verbunden wird.
Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass ein zweiter Kommunikationseingang (144) des ersten Transceiver Bus Controllers (202) zum Authentisieren des Mikrocontrollers (102) mit dem ersten Eingang (120) verbunden wird.
10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass eine erste Botschaft empfangen wird, die eine Identifikation enthält, die empfangene Identifikation in einem nicht-flüchtigen Speicher gespeichert wird, die gespeicherte Identifikation aus dem nicht-flüchtigen Speicher gelesen wird, und eine zweite Botschaft auf dem Datenbus gesendet wird, die die gelesene Identifikation enthält.
Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass eine Identifikation erzeugt wird, und die Identifikation in einer ersten Botschaft auf dem Datenbus gesendet wird.
Verfahren nach einem der Ansprüche 8 bis 1 1 , dadurch gekennzeichnet, dass mit dem Mikroprozessor (102) oder einem anderen Knoten auf dem Datenbus einen symmetrischen kryptographischen Schlüssel ausgetauscht wird, und der symmetrischen kryptographischen Schlüssel für eine kryptographische Authentisierung oder Verschlüsselung wenigstens einer zu sendenden Botschaft zu verwendet wird und/oder den symmetrischen kryptographischen Schlüssel für eine kryptographische Authentisierung und Entschlüsselung wenigstens einer empfangenen Botschaft zu verwendet wird.
Verfahren nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, dass wenigstens eine Botschaft oder Teil-Botschaft gemäß dem
Übertragungsprotokoll über einen externen Datenbus (340) gesendet wird, wobei wahlweise eine Übertragung der Zusatzdaten oder der wenigstens einen Botschaft oder Teil-Botschaft auf dem externen Datenbus (340) ermöglicht wird, wobei die wenigstens eine Botschaft oder Teil-Botschaft zumindest zeitweise auf dem externen Datenbus (340) gesendet wird, während die Zusatzdaten über den ersten Eingang (120) empfangen werden oder über den ersten Ausgang (122) gesendet werden.
Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass wahlweise entweder die Eingangsdaten oder die Zusatzdaten am ersten Ausgang (122) übertragen werden.
Computerprogramm ausgebildet das Verfahren nach einem der Ansprüche 8 bis 14 auszuführen.
PCT/EP2018/063616 2017-06-02 2018-05-24 Verfahren zur kommunikation zwischen einem mikrocontroller und einem transceiver baustein, mikrocontroller und transceiver baustein WO2018219767A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201880035714.2A CN110663229B (zh) 2017-06-02 2018-05-24 用于在微控制器和收发器组件之间通信的方法、微控制器和收发器组件
KR1020197038752A KR102520021B1 (ko) 2017-06-02 2018-05-24 마이크로 컨트롤러와 트랜시버 모듈 간의 통신 방법, 마이크로 컨트롤러 및 트랜시버 모듈
US16/618,451 US20200117632A1 (en) 2017-06-02 2018-05-24 Method for communicating between a microcontroller and a transceiver component, microcontroller, and transceiver component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017209435.4A DE102017209435A1 (de) 2017-06-02 2017-06-02 Verfahren zur Kommunikation zwischen einem Mikrocontroller und einem Transceiver Baustein, Mikrocontroller und Transceiver Baustein
DE102017209435.4 2017-06-02

Publications (1)

Publication Number Publication Date
WO2018219767A1 true WO2018219767A1 (de) 2018-12-06

Family

ID=62486560

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2018/063616 WO2018219767A1 (de) 2017-06-02 2018-05-24 Verfahren zur kommunikation zwischen einem mikrocontroller und einem transceiver baustein, mikrocontroller und transceiver baustein

Country Status (5)

Country Link
US (1) US20200117632A1 (de)
KR (1) KR102520021B1 (de)
CN (1) CN110663229B (de)
DE (1) DE102017209435A1 (de)
WO (1) WO2018219767A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11294846B2 (en) * 2017-09-18 2022-04-05 Intel Corporation System, apparatus and method for secure communication on a bus
US10838906B1 (en) * 2019-07-11 2020-11-17 Nxp B.V. Communication between transceiver and microcontroller
DE102020113977A1 (de) * 2020-05-25 2021-11-25 Bayerische Motoren Werke Aktiengesellschaft System zur datenübertragung in einem kraftfahrzeug, ver-fahren und kraftfahrzeug
EP4099641A1 (de) * 2021-06-03 2022-12-07 Nxp B.V. Sendeempfängervorrichtung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090265489A1 (en) * 2008-04-22 2009-10-22 International Truck Intellectual Property Company, Llc Programmable CAN Bus To Analogue Signal Converter
US20120257655A1 (en) * 2009-12-28 2012-10-11 Nxp B.V. Configuration of bus transceiver
US20150178240A1 (en) * 2012-07-16 2015-06-25 Elmos Semiconductor Ag Method for operating a transceiver of a bus participant connected to a data bus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102541016B (zh) * 2012-01-11 2014-10-08 沈阳中科正方新能源技术有限公司 一种智能车辆控制器
CN102880171B (zh) * 2012-10-15 2015-08-26 保定长安客车制造有限公司 一种电动汽车整车控制器的硬件在环实验系统
WO2015011515A1 (en) * 2013-07-24 2015-01-29 Freescale Semiconductor, Inc. A transceiver circuit and method for controller area networks
US10055322B2 (en) * 2013-09-30 2018-08-21 Hewlett Packard Enterprise Development Lp Interpreting signals received from redundant buses
DE102015105110A1 (de) * 2015-04-02 2016-10-06 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Steuergerät zum Verbinden eines CAN-Busses mit einem Funknetzwerk und Kraftfahrzeug mit einem solchen Steuergerät

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090265489A1 (en) * 2008-04-22 2009-10-22 International Truck Intellectual Property Company, Llc Programmable CAN Bus To Analogue Signal Converter
US20120257655A1 (en) * 2009-12-28 2012-10-11 Nxp B.V. Configuration of bus transceiver
US20150178240A1 (en) * 2012-07-16 2015-06-25 Elmos Semiconductor Ag Method for operating a transceiver of a bus participant connected to a data bus

Also Published As

Publication number Publication date
KR20200013723A (ko) 2020-02-07
DE102017209435A1 (de) 2018-12-06
US20200117632A1 (en) 2020-04-16
CN110663229B (zh) 2021-10-29
KR102520021B1 (ko) 2023-04-11
CN110663229A (zh) 2020-01-07

Similar Documents

Publication Publication Date Title
WO2018219767A1 (de) Verfahren zur kommunikation zwischen einem mikrocontroller und einem transceiver baustein, mikrocontroller und transceiver baustein
DE102015204714A1 (de) Teilnehmerstation für ein Bussystem und Verfahren zur Datenübertragung in einem Bussystem
DE102015220038A1 (de) Verfahren zur Erzeugung eines Geheimnisses oder Schlüssels in einem Netzwerk
EP3970324B1 (de) Sende-/empfangseinrichtung und kommunikationssteuereinrichtung für eine teilnehmerstation eines seriellen bussystems und verfahren zur kommunikation in einem seriellen bussystem
EP0832542A1 (de) Verfahren und vorrichtung zur authentisierung von teilnehmern gegenüber digitalen vermittlungsstellen
DE102015202242A1 (de) Teilnehmerstation für ein Bussystem und Verfahren zum Betrieb eines Bussystems mit Teilnehmerstationen für unterschiedliche Datenübertragungsstandards
EP3559854A1 (de) Sicherheitsgerät und feldbussystem zur unterstützung einer sicheren kommunikation über einen feldbus
WO2018219766A1 (de) Verfahren zur kommunikation zwischen einem mikrocontroller und einem transceiver baustein
EP3363145B1 (de) Verfahren und vorrichtung zur erzeugung eines gemeinsamen geheimnisses
DE102017202239A1 (de) Verfahren und Vorrichtung zum Vereinbaren eines gemeinsamen Schlüssels zwischen einem ersten Knoten und einem zweiten Knoten eines Rechnernetzes
EP2481183A1 (de) Verfahren zum aufbauen eines gesicherten kommunikationskanals
DE102015208836B4 (de) Vorrichtung, System und Verfahren zur Kommunikationsbussteuerung
DE102012220396B4 (de) System und Verfahren zur Wartung einer Werkzeugmaschine
DE102019200907A1 (de) Teilnehmerstation für ein Bussystem und Verfahren zur Datenübertragung in einem Bussystem
WO2017063996A1 (de) Verfahren zur generierung eines geheimnisses in einem netzwerk mit wenigstens zwei übertragungskanälen
WO2017064124A1 (de) Schaltungsanordnung zur erzeugung eines geheimnisses oder schlüssels in einem netzwerk
WO2017064120A1 (de) Verfahren zur erzeugung eines schlüssels in einer schaltungsanordnung
WO2017064027A1 (de) Verfahren zur erzeugung eines geheimnisses oder schlüssels in einem netzwerk
DE102015220057A1 (de) Schaltungsanordnung zur Erzeugung eines Geheimnisses oder Schlüssels in einem Netzwerk
EP3316147B1 (de) Datenübertragungsvorrichtung, verfahren zur übertragung von daten mit einer datenübertragungsvorrichtung und systemanordnung
EP3363144B1 (de) Verfahren und vorrichtung zum etablieren eines gemeinsamen geheimnisses
WO2017064008A1 (de) Verfahren zur generierung eines geheimnisses in einem netzwerk mit mindestens zwei an ein übertragungsmedium angeschlossenen teilnehmern
WO2017064067A1 (de) Verfahren zur generierung eines schlüssels in einem netzwerk und zur aktivierung einer absicherung einer kommunikation in dem netzwerk auf basis des schlüssels
WO2017064122A1 (de) Verfahren zur generierung eines geheimnisses in einem netzwerk mit wenigstens zwei durch eine vermittlungsstelle getrennten teilnehmern
WO2017064007A1 (de) Netzwerkgatewayüberbrückung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18728335

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20197038752

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 18728335

Country of ref document: EP

Kind code of ref document: A1