WO2018196259A1 - 一种提高多服务器系统的可靠性架构 - Google Patents

一种提高多服务器系统的可靠性架构 Download PDF

Info

Publication number
WO2018196259A1
WO2018196259A1 PCT/CN2017/101723 CN2017101723W WO2018196259A1 WO 2018196259 A1 WO2018196259 A1 WO 2018196259A1 CN 2017101723 W CN2017101723 W CN 2017101723W WO 2018196259 A1 WO2018196259 A1 WO 2018196259A1
Authority
WO
WIPO (PCT)
Prior art keywords
resistor
hard disk
pole
transistor
isolation unit
Prior art date
Application number
PCT/CN2017/101723
Other languages
English (en)
French (fr)
Inventor
郭猛
Original Assignee
郑州云海信息技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 郑州云海信息技术有限公司 filed Critical 郑州云海信息技术有限公司
Priority to US16/097,125 priority Critical patent/US10928879B2/en
Publication of WO2018196259A1 publication Critical patent/WO2018196259A1/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3034—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a storage system, e.g. DASD based or network based
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1485—Servers; Data center rooms, e.g. 19-inch computer racks
    • H05K7/1488—Cabinets therefor, e.g. chassis or racks or mechanical interfaces between blades and support structures
    • H05K7/1492—Cabinets therefor, e.g. chassis or racks or mechanical interfaces between blades and support structures having electrical distribution arrangements, e.g. power supply or data communications

Definitions

  • the present invention relates to the field of servers, and in particular, to a reliability architecture for improving a multi-server system.
  • the present invention provides a reliability architecture for improving a multi-server system, including: a hard disk backplane, at least two server nodes, a power connection board, and at least two hard disks.
  • the hard disk backplane is provided with at least two hard disk modules, and each of the at least two hard disk modules includes a power supply isolation unit and a signal isolation unit;
  • the power connection board is respectively connected to the power isolation unit in each of the hard disk modules, so that the power supply of each of the hard disk modules is isolated from each other;
  • each of the at least two server nodes is connected to the at least one hard disk through a corresponding signal isolation unit, and the connected server node, the signal isolation unit, and the hard disk form an isolated data communication group, where Signal isolation units in any two of the isolated data communication groups are different
  • the hard disk module is configured to isolate any two of the isolated data communication groups from each other.
  • the hard disk module further includes: a CPLD module of a complex programmable logic controller;
  • the LD module is used to edit and set the hard disk jumper, set the hard disk activation status, monitor the hard disk failure, detect the working status of the hard disk, and control the operation of the hard disk light.
  • the signal isolation unit comprises: a first MOS transistor and an enable control circuit
  • the first server node is connected to the D pole of the first MOS transistor, the S pole of the first MOS transistor is connected to the first hard disk, and the enable control circuit and the G pole of the first MOS transistor Connection
  • a single-ended signal input is used between the first server node and the D-pole of the first MOS transistor, and a single-ended signal output is used between the S pole of the first MOS transistor and the first hard disk;
  • the first server node, the first hard disk and the signal isolation unit belong to the same isolated data communication group.
  • the power supply isolation unit comprises: a first resistor R1, a second resistor R2, a third resistor R3, a fourth resistor R4, a fifth resistor R5, a sixth resistor R6, a seventh resistor R7, and an eighth resistor R8.
  • a ninth resistor R9 a tenth resistor R10, an eleventh resistor Rl l, a twelfth resistor R12, a first capacitor C1, a second capacitor C2, a third capacitor C3, a fourth capacitor C4, a fifth capacitor C5, a diode D1, a second diode D2, a third diode D3, a fourth diode D4, a first transistor Q1, a second transistor Q2, a third transistor Q3, a fourth Transistor Q4, first field effect transistor QD1, second FET QD2, amplifier LM;
  • the first end of the first resistor R1 is connected to the input end of the power supply isolation unit, and the input end of the power supply isolation unit is connected to the power connection board;
  • the second end of the first resistor R1 is grounded through the first capacitor C1 and the first end of the second resistor R2, and the second end of the second resistor R2 is respectively connected to the G pole of the first field effect transistor QD1, second The G pole of the FET QD2, the tripod of the amplifier LM, and the anode of the external power supply are respectively connected to the anode of the first diode D1, the first end of the fifth resistor R5, the first end of the sixth resistor R6, and the ground through the second capacitor C2.
  • the cathode of the first diode D1 is connected to the base of the first transistor Q1 through the fourth resistor R4 and to the first end of the third resistor R3; the second resistor R5 is connected to the emitter of the first transistor Q1, the second terminal
  • the sixth resistor R6 is connected to the second transistor Q2 collector, the third resistor R3 is connected to the first end of the seventh resistor R7, the second diode D2 is anode, and the seventh resistor R7 is connected to the second terminal.
  • Transistor Q3 base, second diode D2 cathode is respectively connected to the second end of the eighth resistor R8, the second end of the ninth resistor R9, grounded through the fifth capacitor C5 and connected to the external power supply negative pole; the eighth resistor R8 first Termination
  • the pin connection is connected to the output end of the power supply isolation unit through the twelfth resistor R12 and to the second field effect transistor QD2S through the eleventh resistor R11; the amplifier LM-foot is connected to the five-pin via the tenth resistor
  • the hard disk module further includes: a hot plug component
  • the hot plug component includes: a hot plug buffer, a hot plug control IC;
  • the hot plug control IC is connected to the hot plug buffer, and the hot plug buffer is provided with an I2C signal input end and an I2C signal output end;
  • the hot-swap control IC is configured to issue an Enable signal to enable the hot-swap buffer to work when the hot-swap control IC detects the Ready signal of the hot-swap I2C signal of the hard disk module and the other board I2C signal. .
  • the power supply isolation unit comprises: a sampling resistor, a second MOS transistor, and a microcontroller;
  • the first end of the sampling resistor is connected to the power connection board, the second end of the sampling resistor is between the D pole of the second MOS tube, and the D pole S pole of the second MOS tube is connected to the output of the power supply isolation unit;
  • the microcontroller is respectively connected to the server node, the sampling resistor and the G pole of the second MOS tube;
  • the microcontroller obtains the supply current through the sampling resistor, and controls the on and off of the second MOS transistor by connecting the G pole of the second MOS transistor, and controls the second MOS transistor to be broken when the supply current is greater than a preset value; or
  • the microcontroller communicates with the server node, and the microcontroller transmits the obtained supply current to the server node, and controls the on and off of the second MOS tube according to the control instruction of the server node.
  • the present invention has the following advantages:
  • the hard disk backplane that improves the reliability architecture of the multi-server system is provided with a number of hard disks corresponding to the server nodes. Disk module; signal isolation unit of the hard disk module; each server node corresponds to a hard disk module to improve signal transmission reliability. Separate settings for hard disk power supply, signal, and management lines to avoid system failure caused by a hard disk line fault controlled by a server node, and improve the reliability of the hard disk backplane.
  • a hot plug component is added to the signal input end of the hard disk backplane to implement hot plugging of the hard disk backplane signal, and the damage caused by the positive and negative noise pulses of the hot plugging signal is prevented.
  • Adding a power isolation unit to the power input end of the hard disk backplane of the reliability architecture of the multi-server system prevents the entire system from being powered down.
  • 1 is an overall schematic diagram of improving a reliability architecture of a multi-server system
  • FIG. 2 is a schematic diagram of a signal isolation unit
  • FIG. 3 is a schematic diagram of a power supply isolation unit
  • FIG. 4 is a circuit diagram of a power supply isolation unit.
  • This embodiment provides a reliability architecture for improving a multi-server system.
  • the method includes: a hard disk backplane 1, at least two server nodes 2, a power connection board 8 and at least two hard disks 3;
  • the hard disk backplane 1 is provided with at least two hard disk modules 4, each of the at least two hard disk modules 4 includes a power supply isolation unit 5 and a signal isolation unit 6; [0036]
  • the power supply connection boards 8 are respectively connected to the power supply isolation unit 5 in each of the hard disk modules 4, so that the power supply of each of the hard disk modules 4 is isolated from each other;
  • each of the at least two server nodes 2 is connected to the at least one hard disk 3 through a corresponding signal isolation unit 6, and the connected server node 2, the signal isolation unit 6, and the hard disk 3 form a The isolated data communication group, wherein the signal isolation units of any two of the isolated data communication groups belong to different hard disk modules, so that any two of the isolated data communication groups are isolated from each other.
  • the hard disk module 4 further includes: a CPLD module 7 of a complex programmable logic controller;
  • the CPLD module 7 is used to edit and set the hard disk jumper, set the hard disk activation state, monitor the hard disk failure, detect the working state of the hard disk, and control the operation of the hard disk light.
  • the CPLD module 7 is set through each hard disk module 4 to realize a hard disk management line fault controlled by a server node, which is isolated from other modules, does not affect other module hard disk state detection and LED control, and improves backplane reliability.
  • the signal isolation unit 6 includes: a first MOS transistor 11 and an enable control circuit 12; the first server node 13 is connected to the D pole of the first MOS transistor 11, first The S pole of the MOS transistor 11 is connected to the first hard disk 14, and the enable control circuit 12 is connected to the G pole of the first MOS transistor 11; the first server node 13 and the D pole of the first MOS transistor 11 are single ended.
  • Signal input, a single-ended signal output is used between the S pole of the first MOS transistor 11 and the first hard disk 14; wherein the first server node 13, the first hard disk 14 and the signal isolation unit 6 are the same Isolate the data communication group.
  • the signal isolation unit 6 includes a single-ended signal isolation line and an I2C signal isolation line.
  • the single-ended signal such as the P resent signal, the BMCReset signal, the fan PWM signal, and the fan Tach signal of the hard disk backplane 1 is signal-isolated by the first MOS transistor 11, and the G-pole of the first MOS transistor 11 is controlled by the enable control circuit 12. Signal on and off isolation.
  • the hard disk module 4 further includes: a hot-swap component; the hot-swap component includes: a hot-swap buffer, a hot-swap control IC; a hot-swap control IC and a hot-swap buffer connection, and a hot-swap buffer
  • the device has an I2C signal input end and an I2C signal output end; the hot plug control IC is used when the hot plug control IC detects the hot plug I 2 C signal of the hard disk module and the Ready signal of the handshake of the other board I2C signals. , Issue the Enable signal to make the hot swap buffer work.
  • the power supply isolation unit 5 includes: a sampling resistor 21, a second MOS transistor 22, a microcontroller 23;
  • the first end of the sampling resistor 21 is connected to the power connection board 8, the second end of the sampling resistor 21 is connected with the D pole of the second MOS transistor 22, and the D-pole S pole of the second MOS transistor 22 is connected to the power supply isolation.
  • the output of the unit; the microcontroller 23 is respectively connected to the server node 2, the sampling resistor 21 and the G pole of the second MOS transistor 22; the microcontroller obtains the supply current through the sampling resistor, and is controlled by the G pole connected to the second MOS transistor.
  • the switching of the two MOS tubes when the supply current is greater than the preset value ⁇ , controls the second MOS tube to break; or the microcontroller communicates with the server node, the microcontroller transmits the obtained supply current to the server node, and according to The control command of the server node controls the on and off of the second MOS transistor.
  • the hard disk modules respectively controlled by the server nodes are independent power supply systems, and each hard disk module is added with an independent power supply isolation unit 5, and the hot plug protection of the power supply is realized by detecting the power supply current.
  • each server node can separately control the corresponding hard disk module to power on and off by controlling the G pole of the second MOS tube.
  • the power supply isolation unit 5 includes: a first resistor R1, a second resistor R2, a third resistor R3, a fourth resistor R4, and a fifth resistor R5.
  • the first end of the first resistor R1 is connected to the input end of the power supply isolation unit, and the input end of the power supply isolation unit is connected to the power connection board;
  • the second end of the first resistor R1 is respectively grounded through the first capacitor C1 and connected to the first end of the second resistor R2, and the second end of the second resistor R2 is respectively connected to the G pole of the first field effect transistor QD1, second The G pole of the FET QD2, the tripod of the amplifier LM, and the anode of the external power supply are respectively connected to the anode of the first diode D1, the first end of the fifth resistor R5, the first end of the sixth resistor R6, and the ground through the second capacitor C2.
  • the cathode of the first diode D1 is connected to the base of the first transistor Q1 through the fourth resistor R4 and to the first end of the third resistor R3; the second resistor R5 is connected to the emitter of the first transistor Q1, the second terminal Six resistor R6 second end is connected to the second transistor Q2 collector, The third end of the three resistor R3 is connected to the first end of the seventh resistor R7, the anode of the second diode D2, the second end of the seventh resistor R7 is connected to the base of the third triode Q3, and the cathode of the second diode D2 is respectively connected
  • the second end of the eight resistor R8, the second end of the ninth resistor R9 is grounded through the fifth capacitor C5 and connected to the external power supply negative pole; the first resistor R8 is connected to the third transistor of the third transistor Q3, and the ninth resistor R9 is first.
  • the collector of the first transistor Q1 is respectively connected to the base of the second transistor Q2, the first terminal of the third capacitor C3, the cathode of the third diode D3, and the third capacitor C3
  • the second end, the third diode D3 anode is respectively connected to the first field effect transistor QD1D pole, the first field effect transistor QD1S pole is connected with the amplifier LM-foot and the two legs, and the output of the power supply isolation unit is connected through the twelfth resistor R12 And connecting the second field effect transistor QD2S through the eleventh resistor R11;
  • the amplifier LM-foot is connected to the five legs through the tenth resistor R10, the second transistor Q2 emitter and the second field effect transistor QD2S pole, the eleventh Resistor Rl l, amplifier LM seven-pin and tenth resistor R10 sliding end connection;
  • second FET Q D2 D Connecting the first terminal of the fourth capacitor C4 and the cathode of the fourth transistor Q4, the

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Power Sources (AREA)

Abstract

一种提高多服务器系统的可靠性架构，硬盘背板（1）上设有至少两个硬盘模组（4），所述至少两个硬盘模组（4）中的每个硬盘模组包括一个供电隔离单元（5）和一个信号隔离单元（6）；所述电源连接板（8）分别与每个硬盘模组（4）中的供电隔离单元（5）连接，使得各个所述硬盘模组（4）的供电相互隔离；至少两个服务器节点（2）中的每个服务器节点分别通过相应的信号隔离单元（6）与至少一个硬盘（3）相连，相连的服务器节点（2）、信号隔离单元（6）、硬盘（3）组成一隔离数据通信组，任意两个所述隔离数据通信组中的信号隔离单元（6）属于不同的硬盘模组（4），使得任意两个所述隔离数据通信组相互隔离。硬盘（3）供电、信号、管理线路进行分离设置，避免一个服务器节点（2）控制的硬盘线路故障导致系统故障，提高硬盘背板可靠性。

Description

一种提高多服务器系统的可靠性架构 技术领域
[0001] 本发明涉及服务器领域， 尤其涉及一种提高多服务器系统的可靠性架构。
背景技术
[0002] 随着互联网行业的发展， 数据中心对存储量的要求越来越高， 更节能、 更高密 度、 更高性价比的服务器不断推陈出新。 运营商为节省成本， 采取充分利用现 有机房空间的办法， 尽可能提高占用有限空间的服务器系统数据处理能力， 来 满足数据处理的需要。
[0003] 多服务器顺应客户的数据处理需求， 在有限空间内署多个服务器， 有效地提高 机房的空间利用率。 系统在工作吋， 多个服务器均需接到同一个硬盘背板上， 通过该硬盘背板实现多个服务器的存储功能。 一旦硬盘背板上对应任一服务器 节点的线路发生故障， 势必会导致整个硬盘背板故障， 从而导致整个服务器系 统的存储故障， 影响服务器系统的运行。
技术问题
问题的解决方案
技术解决方案
[0004] 为了克服上述现有技术中的不足， 本发明提供一种提高多服务器系统的可靠性 架构， 包括： 硬盘背板， 至少两个服务器节点， 电源连接板以及至少两个硬盘
[0005] 所述硬盘背板上设有至少两个硬盘模组， 所述至少两个硬盘模组中的每个所述 硬盘模组包括一个供电隔离单元和一个信号隔离单元；
[0006] 所述电源连接板分别与每个所述硬盘模组中的供电隔离单元连接， 使得各个所 述硬盘模组的供电相互隔离；
[0007] 所述至少两个服务器节点中的每个服务器节点分别通过相应的信号隔离单元与 所述至少一个硬盘相连， 相连的服务器节点、 信号隔离单元、 硬盘组成一隔离 数据通信组， 其中， 任意两个所述隔离数据通信组中的信号隔离单元属于不同 的硬盘模组， 使得任意两个所述隔离数据通信组相互隔离。
[0008] 优选地， 所述硬盘模组还包括： 复杂可编程逻辑控制器的 CPLD模块； 所述 CP
LD模块用于编辑设置硬盘跳线， 设置硬盘激活状态， 监控硬盘故障， 检测硬盘 工作状态以及控制硬盘灯工作。
[0009] 优选地， 所述信号隔离单元包括： 第一 MOS管和使能控制电路；
[0010] 第一服务器节点与所述第一 MOS管的 D极连接， 所述第一 MOS管的 S极与第一 硬盘连接， 所述使能控制电路与所述第一 MOS管的 G极连接；
[0011] 所述第一服务器节点与所述第一 MOS管的 D极之间采用单端信号输入， 所述第 一 MOS管的 S极与所述第一硬盘之间采用单端信号输出；
[0012] 其中， 所述第一服务器节点、 所述第一硬盘与所述信号隔离单元属于同一隔离 数据通信组。
[0013] 优选地， 供电隔离单元包括： 第一电阻 Rl， 第二电阻 R2， 第三电阻 R3， 第四 电阻 R4， 第五电阻 R5， 第六电阻 R6， 第七电阻 R7， 第八电阻 R8， 第九电阻 R9 ， 第十电阻 R10， 第十一电阻 Rl l， 第十二电阻 R12， 第一电容 Cl， 第二电容 C2 ， 第三电容 C3， 第四电容 C4， 第五电容 C5， 第一二极管 Dl， 第二二极管 D2， 第 三二极管 D3， 第四二极管 D4， 第一三极管 Ql， 第二三极管 Q2， 第三三极管 Q3 ， 第四三极管 Q4， 第一场效应管 QD1， 第二场效应管 QD2， 放大器 LM;
[0014] 第一电阻 R1第一端连接供电隔离单元的输入端， 供电隔离单元的输入端与电源 连接板连接；
[0015] 第一电阻 R1第二端分别与通过第一电容 C1接地以及与第二电阻 R2第一端连接 ， 第二电阻 R2第二端分别连接第一场效应管 QD1的 G极， 第二场效应管 QD2的 G 极， 放大器 LM的三脚， 外接电源正极分别与第一二极管 D1阳极， 第五电阻 R5第 一端， 第六电阻 R6第一端连接以及通过第二电容 C2接地， 第一二极管 D1阴极通 过第四电阻 R4接第一三极管 Q1基极以及与第三电阻 R3第一端连接； 第五电阻 R5 第二端接第一三极管 Q1发射极， 第六电阻 R6第二端接第二三极管 Q2集电极， 第 三电阻 R3第二端接第七电阻 R7第一端， 第二二极管 D2阳极， 第七电阻 R7第二端 接第三三极管 Q3基极， 第二二极管 D2阴极分别连接第八电阻 R8第二端， 第九电 阻 R9第二端， 通过第五电容 C5接地以及接外接电源负极； 第八电阻 R8第一端接 第三三极管 Q3发射极， 第九电阻 R9第一端接第四三极管 Q4集电极； 第一三极管 Q1集电极分别接第二三极管 Q2基极， 第三电容 C3第一端， 第三二极管 D3阴极， 第三电容 C3第二端， 第三二极管 D3阳极分别接第一场效应管 QD1D极， 第一场 效应管 QD1S极与放大器 LM—脚、 二脚连接， 通过第十二电阻 R12接供电隔离单 元的输出端以及通过第十一电阻 R11连接第二场效应管 QD2S极； 放大器 LM—脚 通过第十电阻 R10连接五脚， 第二三极管 Q2发射极与第二场效应管 QD2S极， 第 十一电阻 Rl l， 放大器 LM七脚以及第十电阻 R10的滑动端连接； 第二场效应管 Q D2 D极连接第四电容 C4第一端以及第四三极管 Q4阴极， 第四电容 C4第二端， 第 四三极管 Q4阳极， 第三三极管 Q3集电极， 第四三极管 Q4基极连接； 第四三极管 Q4发射极与放大器 LM四脚， 第一场效应管 QD1S极， 第十一电阻 R11连接。
[0016] 优选地， 硬盘模组还包括： 热插拔组件；
[0017] 热插拔组件包括： 热插拔缓冲器， 热插拔控制 IC;
[0018] 热插拔控制 IC与热插拔缓冲器连接， 热插拔缓冲器设有 I2C信号输入端以及 I2C 信号输出端；
[0019] 热插拔控制 IC用于当热插拔控制 IC检测到硬盘模组的热插拔 I2C信号与其它板 卡 I2C信号完成握手的 Ready信号后， 发出 Enable信号使热插拔缓冲器工作。
[0020] 优选地， 供电隔离单元包括： 取样电阻， 第二 MOS管， 微控制器；
[0021] 取样电阻的第一端与电源连接板连接， 取样电阻的第二端与第二 MOS管的 D极 之间， 第二 MOS管的 D极 S极连接供电隔离单元的输出；
[0022] 微控制器分别与服务器节点， 取样电阻和第二 MOS管的 G极连接；
[0023] 微控制器通过取样电阻获取供电电流， 并且通过连接第二 MOS管的 G极控制第 二 MOS管的通断， 当供电电流大于预设值吋， 控制第二 MOS管断幵； 或者微控 制器与服务器节点进行数据通信， 微控制器将获取的供电电流传输至服务器节 点， 并根据服务器节点的控制指令控制第二 MOS管的通断。
发明的有益效果
有益效果
[0024] 以上技术方案可以看出， 本发明具有以下优点：
[0025] 提高多服务器系统的可靠性架构的硬盘背板设有数量与服务器节点相对应的硬 盘模组； 硬盘模组的信号隔离单元； 每个服务器节点对应一个硬盘模组， 提高 信号传输可靠性。 硬盘供电、 信号、 管理线路进行分离设置， 避免一个服务器 节点控制的硬盘线路故障导致系统故障， 提高硬盘背板可靠性。
[0026] 在硬盘背板的信号输入端添加热插拔组件， 实现硬盘背板信号热插拔， 同吋防 止热插拔吋信号正负噪声脉冲对芯片造成的损伤。
[0027] 在提高多服务器系统的可靠性架构的硬盘背板的供电输入端添加供电隔离单元 防止系统整体掉电。
对附图的简要说明
附图说明
[0028] 为了更清楚地说明本发明的技术方案， 下面将对描述中所需要使用的附图作简 单地介绍， 显而易见地， 下面描述中的附图仅仅是本发明的一些实施例， 对于 本领域普通技术人员来讲， 在不付出创造性劳动的前提下， 还可以根据这些附 图获得其他的附图。
[0029] 图 1为提高多服务器系统的可靠性架构的整体示意图；
[0030] 图 2为信号隔离单元示意图；
[0031] 图 3为供电隔离单元示意图；
[0032] 图 4为供电隔离单元电路图。
本发明的实施方式
[0033] 为使得本发明的发明目的、 特征、 优点能够更加的明显和易懂， 下面将运用具 体的实施例及附图， 对本发明保护的技术方案进行清楚、 完整地描述， 显然， 下面所描述的实施例仅仅是本发明一部分实施例， 而非全部的实施例。 基于本 专利中的实施例， 本领域普通技术人员在没有做出创造性劳动前提下所获得的 所有其它实施例， 都属于本专利保护的范围。
[0034] 本实施例提供一种提高多服务器系统的可靠性架构， 如图 1所示， 包括： 硬盘 背板 1， 至少两个服务器节点 2， 电源连接板 8以及至少两个硬盘 3;
[0035] 硬盘背板 1上设有至少两个硬盘模组 4， 所述至少两个硬盘模组 4中的每个所述 硬盘模组 4包括一个供电隔离单元 5和一个信号隔离单元 6; [0036] 电源连接板 8分别与每个所述硬盘模组 4中的供电隔离单元 5连接， 使得各个所 述硬盘模组 4的供电相互隔离；
[0037] 所述至少两个服务器节点 2中的每个服务器节点 2分别通过相应的信号隔离单元 6与所述至少一个硬盘 3相连， 相连的服务器节点 2、 信号隔离单元 6、 硬盘 3组成 一隔离数据通信组， 其中， 任意两个所述隔离数据通信组中的信号隔离单元属 于不同的硬盘模组， 使得任意两个所述隔离数据通信组相互隔离。
[0038] 本实施例中， 硬盘模组 4还包括： 复杂可编程逻辑控制器的 CPLD模块 7;
[0039] CPLD模块 7用于编辑设置硬盘跳线， 设置硬盘激活状态， 监控硬盘故障， 检测 硬盘工作状态以及控制硬盘灯工作。 通过每个硬盘模组 4设置 CPLD模块 7， 实现 一个服务器节点控制的硬盘管理线路故障吋与其它模组隔离， 不影响其他模组 硬盘状态检测和 LED控制， 提高背板可靠性。
[0040] 本实施例中， 如图 2所示， 信号隔离单元 6包括： 第一 MOS管 11和使能控制电 路 12; 第一服务器节点 13与第一 MOS管 11的 D极连接， 第一 MOS管 11的 S极与第 一硬盘 14连接， 使能控制电路 12与所述第一 MOS管 11的 G极连接； 第一服务器节 点 13与第一 MOS管 11的 D极之间采用单端信号输入， 第一 MOS管 11的 S极与第一 硬盘 14之间采用单端信号输出； 其中， 所述第一服务器节点 13、 所述第一硬盘 1 4与所述信号隔离单元 6属于同一隔离数据通信组。
[0041] 信号隔离单元 6包含单端信号隔离线路和 I2C信号隔离线路。 其中硬盘背板 1的 P resent信号、 BMCReset信号、 风扇 PWM信号、 风扇 Tach信号等单端信号通过第 一 MOS管 11进行信号隔离， 通过使能控制电路 12控制第一MOS管 11的 G极实现 信号通断隔离。
[0042] 硬盘模组 4还包括： 热插拔组件； 热插拔组件包括： 热插拔缓冲器， 热插拔控 制 IC; 热插拔控制 IC与热插拔缓冲器连接， 热插拔缓冲器设有 I2C信号输入端以 及 I2C信号输出端； 热插拔控制 IC用于当热插拔控制 IC检测到硬盘模组的热插拔 I 2C信号与其它板卡 I2C信号完成握手的 Ready信号后， 发出 Enable信号使热插拔 缓冲器的工作。 通过该单端信号和 I2C信号的隔离线路对背板信号的热插拔和隔 离保护， 实现一个服务器节点控制的硬盘模组信号线路故障吋与其它模组隔离 ， 同吋抑制硬盘信号热插拔吋噪声脉冲， 提高硬盘背板 1可靠性。 [0043] 本实施例中， 如图 3所示， 供电隔离单元 5包括： 取样电阻 21， 第二 MOS管 22， 微控制器 23;
[0044] 取样电阻 21的第一端与电源连接板 8连接， 取样电阻 21的第二端与第二 MOS管 2 2的 D极之间， 第二 MOS管 22的 D极 S极连接供电隔离单元的输出； 微控制器 23分 别与服务器节点 2， 取样电阻 21和第二 MOS管 22的 G极连接； 微控制器通过取样 电阻获取供电电流， 并且通过连接第二 MOS管的 G极控制第二 MOS管的通断， 当供电电流大于预设值吋， 控制第二 MOS管断幵； 或者微控制器与服务器节点 进行数据通信， 微控制器将获取的供电电流传输至服务器节点， 并根据服务器 节点的控制指令控制第二 MOS管的通断。
[0045] 服务器节点分别控制的硬盘模组均为独立的供电系统， 每个硬盘模组加入独立 的供电隔离单元 5， 通过实吋检测供电电流实现供电的热插拔保护。 同吋， 作为 分离的供电隔离单元 5， 每个服务器节点通过控制第二 MOS管的 G极， 可单独控 制对应的硬盘模组上下电。
[0046] 供电隔离单元 5的另一种实现方式是： 如图 4所示， 供电隔离单元包括： 第一电 阻 Rl， 第二电阻 R2， 第三电阻 R3， 第四电阻 R4， 第五电阻 R5， 第六电阻 R6， 第七电阻 R7， 第八电阻 R8， 第九电阻 R9， 第十电阻 R10， 第十一电阻 Rl l， 第十 二电阻 R12， 第一电容 Cl， 第二电容 C2， 第三电容 C3， 第四电容 C4， 第五电容 C5， 第一二极管 Dl， 第二二极管 D2， 第三二极管 D3， 第四二极管 D4， 第一三 极管 Ql， 第二三极管 Q2， 第三三极管 Q3， 第四三极管 Q4， 第一场效应管 QD1， 第二场效应管 QD2， 放大器 LM;
[0047] 第一电阻 R1第一端连接供电隔离单元的输入端， 供电隔离单元的输入端与电源 连接板连接；
[0048] 第一电阻 R1第二端分别与通过第一电容 C1接地以及与第二电阻 R2第一端连接 ， 第二电阻 R2第二端分别连接第一场效应管 QD1的 G极， 第二场效应管 QD2的 G 极， 放大器 LM的三脚， 外接电源正极分别与第一二极管 D1阳极， 第五电阻 R5第 一端， 第六电阻 R6第一端连接以及通过第二电容 C2接地， 第一二极管 D1阴极通 过第四电阻 R4接第一三极管 Q1基极以及与第三电阻 R3第一端连接； 第五电阻 R5 第二端接第一三极管 Q1发射极， 第六电阻 R6第二端接第二三极管 Q2集电极， 第 三电阻 R3第二端接第七电阻 R7第一端， 第二二极管 D2阳极， 第七电阻 R7第二端 接第三三极管 Q3基极， 第二二极管 D2阴极分别连接第八电阻 R8第二端， 第九电 阻 R9第二端， 通过第五电容 C5接地以及接外接电源负极； 第八电阻 R8第一端接 第三三极管 Q3发射极， 第九电阻 R9第一端接第四三极管 Q4集电极； 第一三极管 Q1集电极分别接第二三极管 Q2基极， 第三电容 C3第一端， 第三二极管 D3阴极， 第三电容 C3第二端， 第三二极管 D3阳极分别接第一场效应管 QD1D极， 第一场 效应管 QD1S极与放大器 LM—脚、 二脚连接， 通过第十二电阻 R12接供电隔离单 元的输出端以及通过第十一电阻 R11连接第二场效应管 QD2S极； 放大器 LM—脚 通过第十电阻 R10连接五脚， 第二三极管 Q2发射极与第二场效应管 QD2S极， 第 十一电阻 Rl l， 放大器 LM七脚以及第十电阻 R10的滑动端连接； 第二场效应管 Q D2 D极连接第四电容 C4第一端以及第四三极管 Q4阴极， 第四电容 C4第二端， 第 四三极管 Q4阳极， 第三三极管 Q3集电极， 第四三极管 Q4基极连接； 第四三极管 Q4发射极与放大器 LM四脚， 第一场效应管 QD1S极， 第十一电阻 R11连接。 供电 隔离单元 5可有效规避因摸某个硬盘模组短路吋， 导致整个系统掉电的风险， 提 供系统供电可靠性。
对所公幵的实施例的上述说明， 使本领域专业技术人员能够实现或使用本发明 。 对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的， 本 文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下， 在其它实 施例中实现。 因此， 本发明将不会被限制于本文所示的这些实施例， 而是要符 合与本文所公幵的原理和新颖特点相一致的最宽的范围。

Claims

权利要求书
[权利要求 1] 一种提高多服务器系统的可靠性架构， 其特征在于， 包括： 硬盘背板
， 至少两个服务器节点， 电源连接板以及至少两个硬盘；
所述硬盘背板上设有至少两个硬盘模组， 所述至少两个硬盘模组中的 每个所述硬盘模组包括一个供电隔离单元和一个信号隔离单元； 所述电源连接板分别与每个所述硬盘模组中的供电隔离单元连接， 使 得各个所述硬盘模组的供电相互隔离；
所述至少两个服务器节点中的每个服务器节点分别通过相应的信号隔 离单元与所述至少一个硬盘相连， 相连的服务器节点、 信号隔离单元 、 硬盘组成一隔离数据通信组， 其中， 任意两个所述隔离数据通信组 中的信号隔离单元属于不同的硬盘模组， 使得任意两个所述隔离数据 通信组相互隔离。
[权利要求 2] 根据权利要求 1所述的提高多服务器系统的可靠性架构， 其特征在于
所述硬盘模组还包括： 复杂可编程逻辑控制器的 CPLD模块； 所述 CPLD模块用于编辑设置硬盘跳线， 设置硬盘激活状态， 监控硬 盘故障， 检测硬盘工作状态以及控制硬盘灯工作。
[权利要求 3] 根据权利要求 1所述的提高多服务器系统的可靠性架构， 其特征在于
所述信号隔离单元包括： 第一 MOS管和使能控制电路；
第一服务器节点与所述第一 MOS管的 D极连接， 所述第一 MOS管的 S 极与第一硬盘连接， 所述使能控制电路与所述第一 MOS管的 G极连接
所述第一服务器节点与所述第一 MOS管的 D极之间采用单端信号输入 ， 所述第一 MOS管的 S极与所述第一硬盘之间采用单端信号输出； 其中， 所述第一服务器节点、 所述第一硬盘与所述信号隔离单元属于 同一隔离数据通信组。
[权利要求 4] 根据权利要求 1所述的提高多服务器系统的可靠性架构， 其特征在于 供电隔离单元包括： 第一电阻 Rl， 第二电阻 R2， 第三电阻 R3， 第四 电阻 R4， 第五电阻 R5， 第六电阻 R6， 第七电阻 R7， 第八电阻 R8， 第 九电阻 R9， 第十电阻 R10， 第十一电阻 Rl l， 第十二电阻 R12， 第一 电容 Cl， 第二电容 C2， 第三电容 C3， 第四电容 C4， 第五电容 C5， 第 一二极管 Dl， 第二二极管 D2， 第三二极管 D3， 第四二极管 D4， 第一 三极管 Ql， 第二三极管 Q2， 第三三极管 Q3， 第四三极管 Q4， 第一场 效应管 QD1， 第二场效应管 QD2， 放大器 LM;
第一电阻 R1第一端连接供电隔离单元的输入端， 供电隔离单元的输 入端与电源连接板连接；
第一电阻 R1第二端分别与通过第一电容 C1接地以及与第二电阻 R2第 一端连接， 第二电阻 R2第二端分别连接第一场效应管 QD1的 G极， 第 二场效应管 QD2的 G极， 放大器 LM的三脚， 外接电源正极分别与第 一二极管 D1阳极， 第五电阻 R5第一端， 第六电阻 R6第一端连接以及 通过第二电容 C2接地， 第一二极管 D1阴极通过第四电阻 R4接第一三 极管 Q1基极以及与第三电阻 R3第一端连接； 第五电阻 R5第二端接第 一三极管 Q1发射极， 第六电阻 R6第二端接第二三极管 Q2集电极， 第 三电阻 R3第二端接第七电阻 R7第一端， 第二二极管 D2阳极， 第七电 阻 R7第二端接第三三极管 Q3基极， 第二二极管 D2阴极分别连接第八 电阻 R8第二端， 第九电阻 R9第二端， 通过第五电容 C5接地以及接外 接电源负极； 第八电阻 R8第一端接第三三极管 Q3发射极， 第九电阻 R 9第一端接第四三极管 Q4集电极； 第一三极管 Q1集电极分别接第二三 极管 Q2基极， 第三电容 C3第一端， 第三二极管 D3阴极， 第三电容 C3 第二端， 第三二极管 D3阳极分别接第一场效应管 QD1D极， 第一场效 应管 QD1S极与放大器 LM—脚、 二脚连接， 通过第十二电阻 R12接供 电隔离单元的输出端以及通过第十一电阻 R11连接第二场效应管 QD2 S极； 放大器 LM—脚通过第十电阻 R10连接五脚， 第二三极管 Q2发射 极与第二场效应管 QD2S极， 第十一电阻 Rl l， 放大器 LM七脚以及第 十电阻 RIO的滑动端连接； 第二场效应管 QD2 D极连接第四电容 C4第 一端以及第四三极管 Q4阴极， 第四电容 C4第二端， 第四三极管 Q4阳 极， 第三三极管 Q3集电极， 第四三极管 Q4基极连接； 第四三极管 Q4 发射极与放大器 LM四脚， 第一场效应管 QD1S极， 第十一电阻 R11连 接。
[权利要求 5] 根据权利要求 1所述的提高多服务器系统的可靠性架构， 其特征在于 硬盘模组还包括： 热插拔组件；
热插拔组件包括： 热插拔缓冲器， 热插拔控制 IC;
热插拔控制 IC与热插拔缓冲器连接， 热插拔缓冲器设有 I2C信号输入 端以及 I2C信号输出端；
热插拔控制 IC用于当热插拔控制 IC检测到硬盘模组的热插拔 I2C信号 与其它板卡 I2C信号完成握手的 Ready信号后， 发出 Enable信号使热插 拔缓冲器工作。
[权利要求 6] 根据权利要求 1所述的提高多服务器系统的可靠性架构， 其特征在于 供电隔离单元包括： 取样电阻， 第二 MOS管， 微控制器；
取样电阻的第一端与电源连接板连接， 取样电阻的第二端与第二 MO S管的 D极之间， 第二 MOS管的 D极 S极连接供电隔离单元的输出； 微控制器分别与服务器节点， 取样电阻和第二 MOS管的 G极连接； 微控制器通过取样电阻获取供电电流， 并且通过连接第二 MOS管的 G 极控制第二 MOS管的通断， 当供电电流大于预设值吋， 控制第二 MO S管断幵； 或者微控制器与服务器节点进行数据通信， 微控制器将获 取的供电电流传输至服务器节点， 并根据服务器节点的控制指令控制 第二 MOS管的通断。
PCT/CN2017/101723 2017-04-28 2017-09-14 一种提高多服务器系统的可靠性架构 WO2018196259A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/097,125 US10928879B2 (en) 2017-04-28 2017-09-14 Architecture for improving reliability of mult-server system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710293823.1 2017-04-28
CN201710293823.1A CN107102917B (zh) 2017-04-28 2017-04-28 一种提高多服务器系统的可靠性架构

Publications (1)

Publication Number Publication Date
WO2018196259A1 true WO2018196259A1 (zh) 2018-11-01

Family

ID=59656720

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/101723 WO2018196259A1 (zh) 2017-04-28 2017-09-14 一种提高多服务器系统的可靠性架构

Country Status (3)

Country Link
US (1) US10928879B2 (zh)
CN (1) CN107102917B (zh)
WO (1) WO2018196259A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113612471A (zh) * 2021-07-01 2021-11-05 上海交通大学 一种灵敏放大器半缓冲器

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107102917B (zh) 2017-04-28 2018-11-23 郑州云海信息技术有限公司 一种提高多服务器系统的可靠性架构
CN106951051B (zh) * 2017-05-10 2018-09-28 郑州云海信息技术有限公司 一种服务器背板的运行保护方法
CN108170246A (zh) * 2018-01-25 2018-06-15 郑州云海信息技术有限公司 一种服务器板卡负载优化电路及服务器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204925898U (zh) * 2015-08-28 2015-12-30 深圳拓普龙科技有限公司 一种多节点服务器
CN106201758A (zh) * 2016-07-15 2016-12-07 浪潮电子信息产业股份有限公司 一种服务器节点硬盘上电的方法及装置
CN106502364A (zh) * 2016-11-01 2017-03-15 郑州云海信息技术有限公司 一种隔离单元及一种服务器
CN107102917A (zh) * 2017-04-28 2017-08-29 郑州云海信息技术有限公司 一种提高多服务器系统的可靠性架构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7386666B1 (en) * 2005-09-30 2008-06-10 Emc Corporation Global sparing of storage capacity across multiple storage arrays
US7739435B2 (en) * 2006-12-29 2010-06-15 Texas Instruments Incorporated System and method for enhancing I2C bus data rate
JP2015106211A (ja) * 2013-11-28 2015-06-08 富士通株式会社 電源制御回路及びストレージ装置
JP5992958B2 (ja) * 2014-06-14 2016-09-14 レノボ・シンガポール・プライベート・リミテッド 電圧レギュレータの安全性を向上する方法、電源システムおよびコンピュータ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204925898U (zh) * 2015-08-28 2015-12-30 深圳拓普龙科技有限公司 一种多节点服务器
CN106201758A (zh) * 2016-07-15 2016-12-07 浪潮电子信息产业股份有限公司 一种服务器节点硬盘上电的方法及装置
CN106502364A (zh) * 2016-11-01 2017-03-15 郑州云海信息技术有限公司 一种隔离单元及一种服务器
CN107102917A (zh) * 2017-04-28 2017-08-29 郑州云海信息技术有限公司 一种提高多服务器系统的可靠性架构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113612471A (zh) * 2021-07-01 2021-11-05 上海交通大学 一种灵敏放大器半缓冲器
CN113612471B (zh) * 2021-07-01 2023-10-13 上海交通大学 一种灵敏放大器半缓冲器

Also Published As

Publication number Publication date
US20190324515A1 (en) 2019-10-24
CN107102917A (zh) 2017-08-29
CN107102917B (zh) 2018-11-23
US10928879B2 (en) 2021-02-23

Similar Documents

Publication Publication Date Title
WO2018196259A1 (zh) 一种提高多服务器系统的可靠性架构
CN102752150B (zh) 提供远程板卡调试的分布式通信设备及方法
WO2013075511A1 (zh) 机柜服务器系统
TWI403884B (zh) 機架伺服系統
CN102608456B (zh) 并机线故障检测装置和系统
US20050080887A1 (en) Redundant management control arbitration system
CN104794078B (zh) 机柜服务器系统及其自动寻址方法
CN110048889A (zh) 一种高可靠的机柜管理系统
CN1983987A (zh) 一种智能平台管理接口系统中的后插板监控装置
WO2020057215A1 (zh) 一种实现网卡热插拔的系统
US20120044948A1 (en) Multiple core network device with core redundancy
CN102724093A (zh) 一种atca机框及其ipmb连接方法
CN111209241A (zh) 整机柜服务器的管理系统
CN210983218U (zh) 一种pcie板卡供电盘柜装置
CN104852815B (zh) 网络冗余的ipmi管理系统
CN103944659A (zh) 一种基于公众广播系统的数字功放服务器
CN208766506U (zh) 一种并机can匹配电阻自动识别电路及can并机设备
US6748477B1 (en) Multiple-path interface card for interfacing multiple isolated interfaces to a storage system
CN103078663B (zh) 一种节能网络设备
CN209545618U (zh) 一种自带bmc管理功能的交换机
TWI518249B (zh) 風扇控制器以及具該風扇控制器之伺服器系統
WO2015131670A1 (zh) 基于交换网实现机架堆叠的设备、方法和系统
CN112882894A (zh) 一种基于存储服务器三层抽屉的霍尔检测系统
CN201886387U (zh) 一种基于MicroTCA标准的媒体服务器
CN112269464A (zh) 一种优化的电源管理方法及系统

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17907132

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17907132

Country of ref document: EP

Kind code of ref document: A1