WO2018186525A1 - 클록이 동기화된 모듈형 신호 변환 장치 및 정보 처리 장치 - Google Patents

클록이 동기화된 모듈형 신호 변환 장치 및 정보 처리 장치 Download PDF

Info

Publication number
WO2018186525A1
WO2018186525A1 PCT/KR2017/005463 KR2017005463W WO2018186525A1 WO 2018186525 A1 WO2018186525 A1 WO 2018186525A1 KR 2017005463 W KR2017005463 W KR 2017005463W WO 2018186525 A1 WO2018186525 A1 WO 2018186525A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
clock
clock signals
clock generator
signals
Prior art date
Application number
PCT/KR2017/005463
Other languages
English (en)
French (fr)
Inventor
이정호
유승호
안지헌
김우석
Original Assignee
주식회사 아이리버
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170060850A external-priority patent/KR102252328B1/ko
Application filed by 주식회사 아이리버 filed Critical 주식회사 아이리버
Publication of WO2018186525A1 publication Critical patent/WO2018186525A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones

Definitions

  • the present invention also discloses a computer program stored in a computer readable recording medium for executing the above information processing method on a computer.
  • the initialization may be by a module embedded in the hardware itself, or a separate Internet or mobile app It can be set automatically by software that can be received from.
  • the converter 370 may generate an accurate analog signal by using clocks generated by a phase locked loop in the clock generator 100.
  • a phase lock loop performs a function of controlling an output signal by using a phase difference between an input signal and a feedback signal from an output signal, and aims to adjust the frequency of the output signal in accordance with the input signal.
  • the amplifier unit increases the power of the analog signal.
  • FIG. 4 is an enlarged block diagram of a processor unit in the embodiment of FIG. 1.
  • the converter 300 receives the synchronized discrete signal and converts the discrete signal into an analog signal using frequency information, first clock signal, or second clock signals. Details are as described above.
  • the discrete signal input unit 340 receives the discrete signal synchronized by the processor unit 200. Details are as described above.

Abstract

본 발명은 정보 처리 장치에 결합이 가능한 모듈형 신호 변환 장치, 모듈형 신호 변환 장치에 결합이 가능한 정보 처리 장치, 및 정보 처리 시스템을 제공한다. 모듈형 신호 변환 장치는 정보 처리 장치로부터 주파수 정보 및 제어 신호를 수신하여 클록 신호들을 생성하여 정보 처리 장치로 전송하고, 클록 신호들에 동기화된 멀티미디어 신호 및 주파수 정보를 정보 처리 장치로부터 수신한다. 정보 처리 장치는 모듈형 신호 변환 장치의 클록 발생부로부터 클록 신호들을 수신하여 미리 저장된 멀티미디어 신호를 클록 신호들에 동기화하고, 동기화된 멀티미디어 신호를 모듈형 신호 변환 장치로 전송한다.

Description

클록이 동기화된 모듈형 신호 변환 장치 및 정보 처리 장치
본 발명은 멀티미디어 신호 변환을 위한 모듈형 신호 변환 장치 및 정보 처리 장치에 관한 것이다.
멀티미디어 신호 재생 장치는 동작 타이밍을 결정하거나, 데이터를 전송하는 경우 또는 좌, 우 채널을 구분하여 신호를 처리하기 위하여 클록 신호를 사용한다. 클록 신호는 논리 상태 1(High) 또는 0(Low) 상태가 주기적으로 나타나는 방형파 형태의 신호로써, 신호의 세기, 신호의 주기 및 신호의 상승, 하강 엣지가 차지하는 비율을 나타내는 비율(Duty Ratio)로써 표현할 수 있다. 클록 신호에 맞추어 신호의 처리를 위한 동기화를 수행하는데, 동기화 과정을 통하여 디지털 신호 처리 장치는 내부의 각 장치들간에 동일한 주기를 갖게 되고, 상기 장치 내에서 수행되는 데이터의 전송, 변환 등을 포함하는 디지털 신호 처리 과정을 기준 시간에 일치 시킨다.
일반적으로 이용되는 오디오 데이터 전송 방식으로는 I2S(INTER-IC SOUND), S/PDOF(SONY/PHILIPS DIGITAL INTERFACE), 및 AES/EBU(AUDIO ENGINEERING SOCIETY/EUROPEAN BROADCASTING UNION)등이 있다. 상기 오디오 데이터 전송 방식 중 하나로써 I2S(INTER-IC SOUND)는 ADC(Analog Digital Converter), DAC(Digital Analog Converter), 및 오디오 DSP(Digital Signal Process)등의 IC(Integrated Circuit)들 사이에서 오디오 데이터를 전송하는데 가장 널리 이용되고 있다. I2S(INTER-IC SOUND) INTERFACE는 3개의 신호라인을 이용하여 디지털 신호를 전송한다.
종래 디지털 오디오 재생 장치는 별도 클록 발생 장치를 구비하지 않고, 프로세서 내부의 위상동기회로(Phased lock loop)에서 발생된 클록 신호들을 이용하는 경우가 많았다. 프로세서 내부에서 생성된 클록 신호들을 이용하는 경우, 시스템 코어의 사용량에 따라 클록 신호들에 급격한 변화가 발생하고, 지터(JITTER)가 발생하여, 고품질의 디지털 신호를 만들어낼 수 없는 문제가 있었다.
따라서, 해당기술분야에 있어서, 시스템 코어의 사용량에 영향을 받지 않고, 안정적으로 클록 신호들을 제공 받을 수 있는 기술 개발 및 클록 신호들에 문제가 발생 하는 경우 대체 가능한 클록 신호를 공급할 수 있는 클록 신호 공급 장치에 대한 솔루션 역시 요구되고 있다.
본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 음원 신호의 변환을 위한 디지털 오디오 재생 장치에 적용될 수 있는 모듈형 신호 변환 장치 및 정보 차리 장치에 관한 것이다. 본 명세서에서는 정보 처리장치와 전기적으로 결합이 가능한 멀티미디어신호의 변환을 위한 모듈형 신호 변환 장치, 상기 모듈형 신호 변환 장치와 전기적으로 결합이 가능한 정보 처리 장치를 개시한다. 또한 상기 모듈형 신호 변환 장치 및 정보 처리 장치를 포함하는 정보 처리 시스템을 개시한다. 특히, 별도의 클록 발생부를 포함하여, 시스템 코어의 사용량에 영향을 받지 않는 지터가 낮은 클록 신호들을 이용함으로써 고품질의 아날로그 신호를 출력할 수 있는 모듈형 신호 변환 장치 및 상기 모듈형 신호 변환 장치와 전기적으로 결합 가능한 정보 처리 장치를 개시한다.
본 발명은 상기한 목적을 달성하기 위해 안출된 것으로서, 본 발명의 모듈형 신호 변환 장치는, 정보 처리 장치에 결합이 가능한 신호 변환 장치에 있어서, 상기 정보 처리 장치로부터 주파수 정보 및 제어 신호를 수신하여, 클록 신호들을 생성하는 클록 발생부; 상기 정보 처리 장치로부터 상기 클록 신호들에 동기화된 멀티미디어 신호 및 상기 주파수 정보를 수신하고, 상기 동기화된 멀티미디어 신호, 상기 클록 신호들 및 상기 주파수 정보를 이용하여 상기 동기화된 멀티미디어 신호를 아날로그 신호로 변환하는 컨버터; 및 상기 정보 처리 장치와 전기적으로 접촉하는 제1 연결부를 포함한다.
본 발명에서, 상기 제1 연결부는 상기 정보 처리 장치와 전기적으로 접촉하기 위한 전극 및 상기 정보 처리 장치와 기계적으로 결합하기 위한 체결부를 포함한다.
상기 컨버터는, 상기 클록 발생부에 이상이 발생하는 경우 상기 정보 처리 장치에서 클록 신호들을 수신하여, 상기 멀티미디어 신호를 아날로그 신호로 변환할 수 있다. 상기 클록 발생부는, 상기 주파수 정보 및 상기 제어 신호를 수신하여 상기 클록 발생부의 동작 상태를 결정하는 제1 모드 선택부; 를 더 포함하고, 상기 수신된 주파수 정보 및 제어 신호에 따라 상기 클록 신호들을 생성할 수 있다.
바람직하게는, 상기 제어 신호는, 상기 클록 발생부를 초기화하는 초기화 신호 및 상기 클록 발생부의 동작을 종료 시키는 디세이블 신호를 포함할 수 있다.
상기 컨버터는, 상기 주파수 정보에 따른 기준 클록 신호들을 생성하고, 상기 생성된 기준 클록 신호들 및 상기 클록 발생부에서 생성된 클록 신호들과의 오차를 검출하여, 상기 검출된 오차를 이용하여 상기 클록 발생부에서 생성된 클록 신호들을 보정하도록 마련될 수 있다.
또한 본 발명은 모듈형 신호 변환 장치에 결합이 가능한 정보 처리 장치에 있어서, 정보 처리 장치는 클록 신호의 빈도수를 나타내는 주파수 정보를 결정하고, 상기 모듈형 신호 변환 장치의 클록 발생부의 동작 상태를 결정하는 제어 신호를 생성하며, 상기 클록 발생부로부터 클록 신호들을 수신하여, 미리 저장된 멀티미디어 신호를 상기 클록 신호들에 동기화 하는 프로세서부; 및 외부의 전기 회로와 전기적으로 접촉하는 제2연결부를 포함한다.
본 발명에서, 상기 프로세서부는 상기 클록 발생부에 이상이 발생하는 경우 자체적으로 상기 클록 신호들을 생성하여 상기 모듈형 신호 변환 장치에 전송하고, 상기 미리 저장된 멀티미디어 신호를 상기 자체적으로 생성된 클록 신호들에 동기화할 수 있다.
상기 프로세서부는, 상기 멀티미디어 신호를 저장하고, 상기 동기화된 멀티미디어 신호를 상기 모듈형 신호 변환 장치로 전송하는 데이터 베이스부; 상기 미리 저장된 멀티미디어 신호의 포맷에 따라 상기 주파수 정보를 결정하여 상기 모듈형 신호 변환 장치에 전송하는 주파수 정보 결정부; 및 상기 클록 발생부의 이상 여부를 감지하여 상기 이상이 발생하는 경우 상기 클록 발생부를 초기화 하고, 상기 초기화 하였음에도 불구하고 상기 이상이 발생하는 경우 상기 클록 발생부의 동작을 종료시키는 상기 제어 신호를 생성하는 모드 제어부; 를 포함할 수 있다.
상기 제어 신호는, 상기 클록 발생부를 초기화 하는 초기화 신호 및 상기 클록 발생부의 동작을 종료 시키는 디세이블 신호를 포함할 수 있다.
상기 클록 신호들은, 기 설정된 주파수 및 듀티비를 가지도록 마련될 수 있다.
또한 본 발명은 상기한 목적을 달성하기 위하여, 상기 정보 처리 장치로부터 주파수 정보, 제어 신호 및 동기화된 멀티미디어 신호를 수신하고, 상기 정보 처리 장치와 전기적으로 접촉하는 제1 연결부를 통하여 결합하며, 상기 동기화된 멀티미디어 신호를 아날로그 신호로 변환하는 모듈형 신호 변환 장치 및 클록 신호의 빈도수를 나타내는 주파수 정보 및 상기 모듈형 신호 변환 장치의 클록 발생부의 동작 상태를 결정하고, 상기 모듈형 신호 변환 장치와 전기적으로 접촉하는 제2연결부를 통하여 결합하며, 상기 클록 발생부로부터 클록 신호들을 수신하거나 자체적으로 클록 신호들을 생성하여 미리 저장된 멀티미디어 신호를 상기 수신된 클록 신호들 또는 상기 자체적으로 생성된 클록 신호들에 동기화 하여 상기 모듈형 신호 변환 장치에 전송하는 정보 처리 장치를 포함하는 정보 처리 시스템을 개시한다.
또한 본 발명은 상기한 목적을 달성하기 위하여 본 발명의 정보 처리 방법은 멀티미디어 신호의 포맷에 따른 주파수 정보를 수신하여 기 설정된 주파수의 제1 클록 신호들을 생성하는 단계; 상기 멀티미디어 신호를 상기 제1 클록 신호들에 동기화 하는 단계; 및 상기 주파수 정보, 동기화된 멀티미디어 신호 및 제1 클록 신호들을 이용하여 상기 동기화된 멀티미디어 신호를 아날로그 신호로 변환하는 단계; 를 포함한다.
상기 동기화 하는 단계는 상기 제1 클록 신호들을 생성하는 단계에 이상이 발생하는 경우 제2 클록 신호들을 생성하는 단계; 를 더 포함하고, 상기 멀티미디어 신호를 상기 제2 클록 신호들에 동기화할 수 있다.
상기 변환하는 단계는, 상기 제1 클록 신호들을 생성하는 단계에 이상이 발생하는 경우 상기 주파수 정보, 동기화된 멀티미디어 신호 및 제2 클록 신호들을 이용하여 상기 동기화된 멀티미디어 신호를 아날로그 신호로 변환할 수 있다.
또한 본 발명은 컴퓨터에서 상기한 정보 처리 방법을 실행시키기 위한 컴퓨터에서 판독 가능한 기록매체에 저장된 컴퓨터 프로그램을 개시한다.
본 발명에 따르면, 모듈형 신호 변환 장치 및 정보 처리 장치를 포함하는 정보 처리 시스템은 프로세서 코어의 사용량에 영향을 받지 않는 독립된 클록 신호들을 이용한 신호 변환 과정을 수행함으로써, 고품질의 변환된 신호를 얻을 수 있는 효과가 있다.
또한, 상기 모듈형 신호 변환 장치 내부의 클록 발생부에 이상이 발생하는 경우 프로세서 내부의 대체적인 클록 신호들을 이용함으로써, 신호 변환 과정에 안정성을 도모할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 모듈형 신호 변환 장치 및 정보 처리 장치를 포함하는 정보 처리 시스템의 블록도이다.
도 2는 본 발명의 일 실시 예에 따른 정보 처리를 위한 신호의 흐름을 나타낸 예시도이다.
도 3은 도 1의 실시예에서 클록 발생부의 확대 블록도이다.
도 4는 도 1의 실시예에서 프로세서부의 확대 블록도이다.
도 5는 도 1의 실시예에서 컨버터의 확대 블록도이다.
도 6은 본 발명의 일 실시 예에 따른 신호 변환을 위한 동기화 방법의 흐름도이다.
도 7은 도 5의 실시예에서 변환하는 단계의 확대 흐름도이다.
도 8은 본 발명의 일 실시 예에 따른 신호 변환을 위한 동기화 장치 내부신호들의 흐름을 나타내는 예시도이다.
도 9는 시스템 코어의 사용량에 영향을 받을 수 있는 신호 변환을 위한 동기화 장치의 예시도이다.
이하, 본 발명의 일 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 용어를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하에서 설명하는 각 단계는 하나 또는 여러 개의 소프트웨어 모듈로도 구비가 되거나 또는 각 기능을 담당하는 하드웨어로도 구현이 가능하며, 소프트웨어와 하드웨어가 복합된 형태로도 가능하다.
각 용어의 구체적인 의미와 예시는 각 도면의 순서에 따라 이하 설명 한다.
이하에서는 본 발명의 실시예에 따른 오디오 재생 장치의 구성을 관련된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 모듈형 신호 변환 장치 및 정보 처리 장치를 포함하는 정보 처리 시스템의 블록도이다. 도 2를 참조하여 설명한다.
정보 처리 시스템(30)은 모듈형 신호 변환 장치(10) 및 정보 처리 장치(20)를 포함한다.
정보 처리 시스템(30)은 모듈형 신호 변환 장치(10)에 전기적으로 접촉하는 연결부를 포함한 정보 처리 장치(20)의 멀티미디어 신호를 모듈형 신호 변환 장치(10)가 수신하고, 모듈형 신호 변환 장치(10)가 상기 멀티미디어 신호를 변환하고 증폭하여 다시 정보 처리 장치(20)로 출력하는 일련의 멀티미디어 신호를 처리하는 시스템이다.
예를 들어, 멀티미디어 신호 중 정보 처리 장치(20)에 미리 저장된 오디오 신호를 모듈형 신호 변환 장치(10)가 수신하여 이를 동기화된 클록에 따라 컨버터(300)에서 변환하고 증폭한다. 상기 변환 및 증폭된 멀티미디어 신호를 정보 처리 장치(20)로 송신하면 상기 정보 처리 장치(20)는 상기 변환 및 증폭된 오디오 신호를 출력하게 된다. 정보 처리 시스템(30)은 차량 내부의 전장, 컴퓨터 및 VR기기 내부에 구현되어 고품질의 멀티미디어 신호처리 과정을 수행할 수 있다.
일 실시 예로, 정보 처리 시스템(30) 내부의 모듈형 신호 변환 장치(10)와 정보 처리 장치(20)는 상호간 전기적으로 접촉이 가능한 연결부를 포함하여 유선으로 멀티미디어 신호를 송수신할 수 있고, 무선 통신을 이용한 멀티미디어 신호의 송수신 역시 가능할 수 있다.
모듈형 신호 변환 장치(10)는 클록 발생부(100), 컨버터(300), 제1 연결부(400), 전원부, 증폭부 및 뮤트부를 포함한다. 모듈형 신호 변환 장치(10)는 모드 제어부를 추가로 포함할 수 있다.
모듈형 신호 변환 장치(10)는 기 설정된 기능을 수행하는 상기 신호를 변환하기 위한 장치들의 집합으로써, 외부의 통신 가능한 정보 처리 장치(20)와 전기적으로 접촉되어 신호 변환 기능을 수행한다.
일 실시 예로, 모듈형 신호 변환 장치(10)는 디지털 컨텐츠를 재생하여 고품질의 음원을 출력하는 장치일 수 있다. 또한 모듈형 신호 변환 장치(10)는 전기적으로 접촉 가능한 연결부를 가지는 컴퓨터, 비디오, 차량용 전장 내부의 오디오 기기와 같이 신호의 변환이 필요한 전기 장치로 사용될 수 있다. 모듈형 신호 변환 장치(10)는 모듈화되어 있어서 사용자들이 손쉽게 장치의 변경, 교체, 업그레이드 등 사용자의 요구에 따른 시스템의 변경이 가능한 잇점이 있다.
일 실시 예로, 모듈형 신호 변환 장치(10)가 변환하는 신호는 멀티미디어 신호로써 양자화된 신호, 특히 디지털 신호일 수 있고, 도 2를 참조하면 상기 멀티미디어 신호는 통신 가능한 외부의 정보 처리 장치 내의 저장 장치에서 송신될 수 있다. 또한 상기 멀티미디어 신호는 인터넷상 스트리밍 형식으로 전송될 수 있다.
또 다른 실시 예로, 모듈형 신호 변환 장치(10)는 고품질의 음원을 출력 하는 장치로써 기능을 하는 경우 높은 소비 전류를 가질 수 있다. 이러한 경우, 상기 모듈형 신호 변환 장치(10)의 컨버터(300)와 증폭부를 각각 개별 컨트롤하여 사용에 따른 소비전류를 최소화 할 수 있다.
모듈형 신호 변환 장치(10) 내에서 전원부, 컨버터(300) 및 증폭부 등의 배치는 노이즈 감소라는 목적에 따라 변경될 수 있고, 변경을 통하여 최종 아날로그 신호의 품질에 영향을 줄 수 있으며, 모듈형 신호 변환 장치(10) 내의 전원부, 컨버터(300), 증폭부(400) 등의 위치와 연결 관계는 데이터의 흐름이나, 신호의 흐름에 최적화된 설계 구조를 가질 수 있다. 상기의 모듈형 신호 변환 장치(10)의 배치와 설계는 하드웨어나 소프트웨어를 이용하여 설정할 수 있다.
일 실시 예로, 모듈형 신호 변환 장치(10) 내의 장치들을 변경함에 있어, 데이터나 신호의 흐름의 초기화가 필요할 수 있고, 이러한 초기화는 하드웨어 자체에 내장된 모듈에 의하거나, 별도의 인터넷이나 모바일 앱에서 수신 가능한 소프트웨어에 의하여 자동적으로 설정될 수 있다.
일 실시 예로, 전원부는 금속의 이온화 차이에서 오는 전위차를 이용할 수 있고, 충전이 불가능한 1차 전지 및 충전이 가능한 2차 전지를 포함할 수 있다.
하이파이 오디오 모듈의 노이즈에 민감한 특성을 고려할 때, 전원부는 노이즈를 감소시키기 위한 회로 구조를 가질 수 있다. 전원부는 복수개의 전원 공급부들과 복수개의 노이즈 제거부을 포함한다. 노이즈 제거부는 전기적 소자들이 순차적으로 연결된 회로 구조를 가질 수 있다. 노이즈 제거부의 내부 회로는 전압 입력 노드, 전압 출력 노드, LDO(Low Drop Out) 레귤레이터 및 커패시터를 포함한다. 전압 입력 노드는 전원이 발생되는 부분으로써 전원 공급부의 출력 부분을 의미하고, 전압 출력 노드는 노이즈를 제거한 전압이 출력되는 부분으로써 제 1 전원 단자부 및 제 2 전원 단자부의 입력과 연결된다.
상기 전원 공급부의 종류는 통신 가능한 외부의 전기 회로의 특성에 따라 변경될 수 있다. 상기 전원부의 노이즈를 감소시키기 위한 회로구조는 1차적으로 고주파 노이즈를 제거하기 위한 비드(Bead)를 사용하고, 2차로 LDO(Low Drop Out) 레귤레이터, 3차로 낮은 직렬 등가 저항값을 갖는 커패시터를 사용하며, 4차로 대용량 커패시터를 이용할 수 있다. LDO(Low Drop Out) 레귤레이터는 공급 전압이 출력 전압에 매우 근접한 경우에도 선형적으로 전압을 조절하는데, 전압강하가 작고, 리플이 작아서 노이즈가 감소되며, 회로가 간단하여 가격이 저렴한 장점이 있다.
모듈형 신호 변환 장치(10)는 통신 가능한 외부의 전기 회로와 접촉할 수 있는 연결부를 포함할 수 있다. 일 실시 예로, 연결부는 체결부 및 전극을 포함한다. 연결부는 신호 변환을 위한 동기화 장치(10)가 통신 가능한 외부의 전기 회로와 전기적, 기계적으로 연결되게 하며 전기적 신호의 통로 역할을 수행한다. 또한 연결부는 전기적 신호가 공기 중 또는 사용자의 신체로 흐르는 것을 방지하기 위하여 절연 물질을 포함할 수 있다. 체결부는 신호 변환을 위한 동기화 장치(10)를 통신 가능한 외부의 전기 회로에 기계적으로 장착되게 할 수 있다. 체결부는 사용자의 편의를 위한 자기력을 이용한 체결 구조를 가질 수 있고, 일반적인 탈착식 체결 구조를 가질 수 있다. 또한 체결부의 재질은 전기적 신호의 누설을 방지하기 위하여 절연 물질을 포함할 수 있다. 전극은 신호 변환을 위한 동기화 장치(10)와 외부의 전기 회로 사이에 전기적 신호의 통로가 될 수 있다. 일 실시 예로, 전극의 구조는 스프링으로 동작되는 가이드 축과 상기 가이드 축 내부에 전기적 신호를 전달할 수 있는 가이드 공을 포함하는 핀 구조일 수 있다. 상기 스프링의 탄성력보다 큰 힘으로 가압시에 상기 가이드 공이 상기 전기 회로와 접촉할 수 있다.
정보 처리 장치(20)는 프로세서부(200), 제2 연결부(500), 디스플레이부, 메모리 및 전원부를 포함한다.
정보 처리 장치(20)는 모듈형 신호 변환 장치와 전기적으로 접촉이 가능하며, 클록 신호의 빈도수를 나타내는 주파수 정보 및 상기 모듈형 신호 변환 장치의 클록 발생부의 동작 상태를 결정하는 제어 신호를 생성한다. 정보 처리 장치(20)는 상기 모듈형 신호 변환 장치와 전기적으로 접촉하는 제2 연결부를 통하여 결합하며, 상기 모듈형 신호 변환 장치(10)내의 클록 발생부(100)로부터 클록 신호들(제1 클록신호들)을 수신하거나 자체적으로 클록 신호들(제2 클록신호들)을 생성하여 미리 저장된 멀티미디어 신호를 상기 수신된 클록 신호들 또는 상기 자체적으로 생성된 클록 신호들에 동기화하여 상기 모듈형 신호 변환 장치에 전송한다.
정보 처리 장치(20)는 모듈형 신호 변환 장치(10)를 이용하여 고품질의 아날로그 신호를 출력할 수 있다. 정보 처리 장치(20)는 차량 전장 내부의 전기 회로, 컴퓨터 기기내 전기 회로, 비디오 기기내 전기 회로 및 모바일 기기 내부의 전기 회로를 포함할 수 있다. 또한 정보 처리 장치(20)는 중앙 처리 장치(CPU) 또는 마이크로프로세서(Microprocessor)포함할 수 있다.
도 2는 본 발명의 일 실시 예에 따른 정보 처리를 위한 신호의 흐름을 나타낸 예시도이다.
모듈형 신호 변환 장치(10)내의 클록 발생부(100) 및 컨버터(300)와 정보 처리 장치(20)내의 프로세서부(200) 상호간에 신호의 흐름을 설명한다.
클록 발생부(100)는 제1 PLL부(120) 및 제1 모드 선택부(140)를 포함한다.
클록 발생부(100)는 프로세서부의 주파수 정보 및 제어 신호를 수신하여 기 설정된 주파수의 제1 클록 신호들을 생성한다. 도 1 및 도 3을 참조하여 설명한다.
클록 발생부(100)는 제1 PLL부(120), 제1 모드 선택부(140)를 포함한다.
일 실시 예로 클록 발생부(100)는 프로세서부(200)의 주파수 정보에 따른 기 설정된 주파수를 생성하고, 상기 클록 발생부(100)에 이상이 발생하는 경우 초기화 신호 및 디세이블 신호를 포함하는 제어신호에 따라 클록 발생부(100) 스스로 초기화 과정을 수행하거나 동작을 종료할 수 있다. 본원 발명의 클록 발생부(100)는 일반적인 신호 변환 장치와는 달리, 클록 발생부(100) 내의 위상동기회로(Phased lock loop)에서 만들어진 클록들을 이용하기 때문에, 정확한 아날로그 신호를 만들어낼 수 있다. 즉 프로세서 내부의 위상동기회로(Phased lock loop)에서 만들어진 클록들을 이용하지 않으므로, 시스템 코어의 사용량에 따라 영향을 받지 않는 클록들을 사용하여 동기화 함으로써, 지터가 낮은 클록 신호들을 생성할 수 있다.
제1 PLL부(120)는 MCLK(Master Clock), LRCK(Left-Right Clock) 및 BITCLK(Bit Clock) 을 생성한다. MCLK(Master Clock)는 마스터 클록으로, 디지털 신호 기기의 최종 동작 타이밍을 결정하고, LRCK(Left-Right Clock)는 디지털 오디오 신호의 L(Left) 채널과 R(Right) 채널을 구분하여 관리하기 위한 클록 신호이다. L채널 정보가 전송되는 경우 1, R채널 정보가 전송되는 경우 0일 수 있다. BITCLK(Bit Clock)은 디지털 신호의 기본인 비트에 맞물려 전송되는 클록으로, 비트 클록에 동기를 맞춰서 디지털 신호가 0인지 1인지를 판별한다.
제1 모드 선택부(140)는 프로세서부(200)의 이산 신호의 포맷에 따른 주파수 정보 및 클록 발생부(100)에 이상이 발생하는 경우 프로세서부(200)의 초기화 신호 및 디세이블 신호를 포함하는 제어 신호를 수신하여 클록 발생부(100)의 동작 상태를 결정한다.
예를 들어, 제1 모드 선택부(140)는 프로세서부(200)의 이산 신호의 품질에 따른 주파수 정보를 수신하고, 상기 주파수 정보에 따른 생성할 클록 신호들의 주파수를 설정하여 생성한다. 상기 클록 발생부(100)에 이상이 발생하는 경우에는 초기화 신호를 수신하여 초기화 과정을 수행하며, 초기화하였음에도 불구하고 이상이 발생하는 경우 디세이블 신호를 수신하여 클록 발생부(100)의 동작을 종료한다.
프로세서부(200)는 데이터 베이스부(220), 모드 제어부(240) 및 주파수 정보 결정부(260)를 포함한다.
프로세서부(200)는 멀티미디어 신호를 수신하거나 저장하고, 상기 멀티미디어 신호의 포맷에 따라 주파수 정보를 결정하여 클록 발생부(100) 및 컨버터(300)로 전송하며, 상기 클록 발생부(100)의 동작상태를 결정하고, 멀티미디어 신호를 클록 신호들에 동기화 한다. 프로세서부(200)는 모듈형 신호 변환 장치(10)외부인 정보 처리 장치(20)내에 위치하거나 모듈형 신호 변환 장치(10)내에 위치할 수 있다.
데이터 베이스부(220)는 멀티미디어 신호를 저장하고, 클록 발생부(100)에서 생성된 클록 신호들을 입력받아 이산 신호를 상기 클록 신호들에 동기화하고, 동기화된 이산 신호를 컨버터(300)로 전송하는 기능을 수행한다. 상기 멀티미디어 신호는 데이터 베이스부(220)에 미리 저장되거나, 실시간으로 외부의 장치로부터 수신할 수 있다.
모드 제어부(240)는 클록 발생부(100)의 이상 여부를 감지하고, 이상이 발생하는 경우 클록 발생부(100)를 초기화한다. 모드 제어부(240)는 검출 핀(Detect Pin)을 이용하여 클록 발생의 유무를 판단한다. 모드 제어부(240)는 클록 발생부(100)를 초기화한 후에도 이상이 발생하는 경우에는 클록 발생부(100)의 동작을 종료시키는 제어 신호를 생성한다. 일 실시 예로, 상기 제어 신호는 클록 발생부(100)의 동작을 초기화하는 초기화 신호 및 클록 발생부(100)의 동작을 종료하는 디세이블 신호를 포함할 수 있다. 예컨대, 모드 제어부(240)는 클록 발생부(100)를 마스터에서 슬레이브로 전환하고, 프로세서부(200)를 마스터로 전환한다. 모드 제어부(240)는 사용자에게 클록 발생부의 진단을 요청하는 표시를 제공할 수 있다.
주파수 정보 결정부(260)는 데이터 베이스부(220)의 이산 신호의 포맷에 따라 주파수 정보를 결정하여 클록 발생부(100) 및 컨버터(300)에 전송한다. 일반적으로 오디오 파일의 품질을 알 수 있는 가장 좋은 방법은 비트 레이트를 보는 것인데, 이는 초당 킬로비트 단위로 측정할 수 있다. CD 음원의 비트 레이트는 1411kbps 이고, 비트 레이트가 높을수록 고품질의 아날로그 신호를 출력할 수 있다. 일 실시 예로, 이산 신호는 음원 데이터일 수 있고, 상기 음원 데이터의 음질에 따라 비트 레이트를 정할 수 있다. 음원 데이터의 경우 주로 128kbps, 256kbps를 사용할 수 있고, 최근에는 무손실 음원의 경우 곡 자체의 용량에 따라 달라질 수 있다. 주파수 정보 결정부(260)는 상기 비트 레이트에 따라 클록 발생부(100)에서 생성될 클록 신호의 주파수를 정하고, 동시에 컨버터(300)에서 이산 신호를 아날로그 신호로 변환하는데 필요한 주파수를 결정할 수 있다.
컨버터(300)는 클록 신호 입력부(320), 이산 신호 입력부(340), 기준 클록 발생부(360), 변환부(370) 및 전원부를 포함할 수 있다.
컨버터(300)는 동기화된 이산 신호를 입력 받고, 주파수 정보, 제1 클록 신호 또는 제2 클록 신호들을 이용하여 상기 이산 신호를 아날로그 신호로 변환한다.
일 실시 예로, 컨버터(300)는 복수의 컨버터(300)를 포함할 수 있고, 복수의 컨버터(300)를 이용하는 경우 출력 노이즈의 평균화를 통한 고품질의 아날로그 신호를 변환할 수 있다. 복수개 컨버터(300)를 사용시 소비 전류가 증가 될 수 있는데, 이는 컨버터(300)의 전류를 개별 제어하여 해결할 수 있다.
또 다른 실시 예로, 컨버터(300)는 내부 회로 패턴상에 디지털 노이즈(Digital Noise)가 유기될 수 있는 부분의 중복을 방지하기 위하여 이격 구조를 가질 수 있다. 이격 구조는 2차원 평면상에서 거리가 이격 되거나, 3차원 공간상에서 다른 층의 레이어에서 공간적으로 이격 될 수 있다. 상기 이격 거리는 최종 디지털 신호 장치의 크기와 재생 음질을 고려하여 기 설정된 값 이상을 가진다.
클록 신호 입력부(320)는 클록 발생부(100)에서 발생된 클록 신호들을 입력 받는다.
일 실시 예로, 클록 입력부(320)에 입력되는 클록 신호들은 MCLK(Master Clock), LRCK(Left-Right Clock) 및 BITCLK(Bit Clock) 을 포함할 수 있다. MCLK(Master Clock)는 마스터 클록으로, 신호 변환을 위한 동기화 장치의 최종 동작 타이밍을 결정한다. LRCK(Left-Right Clock)는 디지털 오디오 신호의 L(Left) 채널과 R(Right) 채널을 위한 클록이다. BITCLK(Bit Clock)은 디지털 신호의 기본인 비트에 맞물려 전송되는 클록으로, 비트 클록에 동기를 맞춰서 디지털 신호가 0인지 1인지를 판별한다.
이산 신호 입력부(340)는 프로세서부(200)에서 동기화된 이산 신호를 입력 받는다. 기준 클록 발생부(360)는 주파수 정보 결정부(260)의 주파수 정보를 수신하고, 상기 주파수 정보에 따른 기준 클록 신호들을 생성한다. 상기 기준 클록 신호들은 제1 및 2클록 신호들과 비교되어 오차를 검출하는데 사용될 수 있다.
일 실시 예로, 클록 신호 입력부(320)와 이산 신호 입력부(340)는 S/PDIF(Sony Philips Digital Interface) 구조를 가질 수 있다. S/PDIF(Sony Philips Digital Interface) 는 디지털 인터페이스로써 전자 기기 장치 간에 이산신호를 주고 받는 커넥터를 의미한다. S/PDIF(Sony Philips Digital Interface) 디지털 인터페이스는 동축 케이블방식또는 광 케이블 방식을 포함할 수 있다. S/PDIF(Sony Philips Digital Interface)를 이용하면 4개의 디지털 라인(Digtal Line)의 신호를 하나의 디지털 라인(Digital Line)으로 만들 수 있고, 디지털 노이즈(Digital Noise)의 감소효과를 얻을 수 있다.
변환부(370)는 프로세서부(200)에서 동기화된 이산 신호를 아날로그 신호로 변환하여 출력하는 기능을 수행한다.
일 실시 예로, 변환부(370)는 상기 기준 클록 신호들과 제1 클록 신호 또는 제2 클록 신호들과의 오차를 검출하고, 상기 검출된 오차를 이용하여 제1 클록 신호 또는 제2 클록 신호를 보정하며, 상기 보정된 제1 클록 신호 또는 제2 클록 신호들을 이용하여 변환하는 과정을 수행한다.
또 다른 실시예로, 변환부(370)는 프로세서 내부의 위상동기회로(Phased lock loop)에서 발생된 클록들을 이용할 수 있다. 변환부(370)가 프로세서 내부의 위상동기회로(Phased lock loop)에서 생성된 클록들을 이용하는 경우, 프로세서의 시스템 코어의 사용량에 따라 클록들에 급격한 변화가 발생하고, 클록들에 지터(JITTER)가 발생하여, 정확한 아날로그 신호를 만들어낼 수 없게 된다. 지터(JITTER)는 정상 클록에 변이(Transition)가 발생하는 것인데, 지터가 발생한 경우 장치간 동작 타이밍을 정확하게 결정할 수 없게 된다.
하지만, 본원 발명에서 변환부(370)는 클록 발생부(100) 내의 위상동기회로(Phased lock loop)에서 생성된 클록들을 이용하여, 정확한 아날로그 신호를 만들어낼 수 있다. 위상 동기 회로(Phased lock loop)는 입력 신호와 출력신호에서 되먹임된 신호와의 위상차를 이용해 출력신호를 제어하는 기능을 수행하며, 입력된 신호에 맞추어 출력 신호의 주파수 조절을 목적으로 한다.
증폭부는 제2 전원 단자부, 아날로그 신호 입력부, 앰프부 및 증폭신호 출력부를 포함한다.
증폭부는 컨버터의 출력인 전기적인 아날로그 신호를 증폭하는 역할을 수행한다. 일 실시 예로, 증폭부는 아날로그 신호를 조절하는 프리앰프(Preamp) 및 전력을 증폭시키는 파워앰프(Power Amp)를 포함할 수 있고, 프리앰프(Preamp)와 파워앰프(Power Amp)가 합쳐진 인터그레이티드 앰프(Integrated Amp)일 수 있다. 증폭부의 형태는 고정되지 않으며 신호 변환을 위한 동기화 장치(10)의 목적과 기능에 따라 변경될 수 있다.
또 다른 실시 예로, 증폭부는 노이즈 감소를 위하여 컨버터(300)에 최적화된 설계를 가질 수 있고, 증폭부의 내부 회로의 배선은 디지털 노이즈(Digital Noise)가 유기될 수 있는 부분의 중복을 방지하기 위하여 최대 이격 구조를 가질 수 있다. 상기 이격 구조의 배치에 대한 설명은 전술한 바와 같다. 이격 거리는 최종 디지털 신호 장치의 크기와 재생 음질을 고려하여 기 설정된 값 이상을 가질 수 있다.
제2 전원 단자부는 전원부로부터 전원을 공급받는다. 하지만 외부의 전원으로부터 전원을 공급 받을 수 있다. 일 실시 예로, 제2 전원 단자부는 전원을 공급 받을 때 전원 노이즈 감소를 위한 필터부 통하여 공급받을 수 있고, 상기 필터부는 전원 노이즈 제거 회로를 가질 수 있다.
아날로그 신호 입력부는 컨버터(300)에서 출력된 전기적 아날로그 신호를 두개의 채널을 통하여 입력 받을 수 있다. 일 실시 예로, 아날로그 신호 입력부는 컨버터(300)의 클록 신호 입력부(320) 및 이산 신호 입력부(340)의 SPDIF 인터페이스 구조를 가질 수 있고, SPDIF 디지털 인터페이스 구조를 통하여 노이즈를 감소 시킬 수 있다.
앰프부는 아날로그 신호의 전력을 증가시키는 기능을 수행한다.
일 실시 예로, 앰프부는 증폭 신호 출력부를 포함할 수 있고, 복수의 OP-AMP 소자로 이루어져, 단계적으로 이득(Gain)을 증가 시키는 구조를 가질 수 있다. 각 OP-AMP 소자의 이득은 노이즈를 고려한 최적화된 값을 가질 수 있고, 각 증폭 소자간에 저항소자를 포함하는 피드백 회로를 가질 수 있다.
증폭 신호 출력부는 증폭된 아날로그 신호를 출력 한다.
일 실시 예로, 증폭 신호 출력부의 좌, 우 출력 채널은 신호의 간섭을 피하기 위하여 GND(그라운드 접지)로 감싸는 구조를 가질 수 있다. 증폭신호 출력부는 좌, 우 출력 채널의 신호의 간섭도를 평가하는 기준으로 크로스토크(CROSS TALK)를 사용하는데, 이는 채널 분리도를 의미하고, 증폭신호 출력부 의 좌, 우 채널에서 신호의 간섭도를 나타낸다. 증폭 신호 출력부는 좌, 우 출력 채널을 GND로 감싸는 구조를 가짐으로써 채널 분리도를 향상 시킬 수 있다.
뮤트부는 제1차 뮤트부, 제2차 뮤트부 및 제3차 뮤트부를 포함한다.
뮤트부는 높은 출력을 조절하는 기능을 수행한다. 예를 들어, 뮤트부는 신호 변환을 위한 동기화 장치(10)를 사용하는 모듈형 신호 변환 장치가 하이파이 오디오 모듈(HIFI AUDIO MODULE)로써 이용되는 경우, 높은 출력을 제어하기 위하여 필요할 수 있다. 뮤트부는 증폭 신호 출력부의 신호를 뮤트 입력부에서 입력으로 받아, 3차 뮤트된 신호를 뮤트 출력부에서 연결부로 전송한다.
일 실시 예로, 뮤트부는 복수개의 뮤트부를 포함할 수 있으며, 모듈형 신호 변환 장치의 출력에 따라 뮤트부의 개수는 달라질 수 있다. 뮤트부는 복수의 전계효과 트랜지스터(Field Effect Transistor) 소자를 포함하고, 전계효과 트랜지스터(Field Effect Transistor)의 소스(SOURCE)와 드레인(DRAIN)이 마주보는 구조를 통하여 마이너스 쪽으로 세어 나가는 POP노이즈를 해결할 수 있다. POP노이즈는 전원을 공급하거나 중단할 때 발생하는 노이즈로써, 충전된 전압을 가지는 커패시터를 가진 회로가 다른 전기회로와 연결시, 충전된 커패시터의 전압으로 인하여 발생하는 노이즈를 의미한다.
제1차 뮤트부는 전체적인 뮤트 타이밍을 결정한다. 제1차 뮤트부는 저항과 커패시터 및 단수의 전계효과 트랜지스터(Field Effect Transistor)를 포함할 수 있다. 1차 뮤트부의 전기적 소자의 개수는 고정된 것이 아니며, 모듈형 신호 변환 장치의 출력에 따라 변경될 수 있다.
제2차 뮤트부 및 제 3차 뮤트부는 뮤트의 세밀한 타이밍을 결정한다. 제2차 뮤트부 및 제3차 뮤트부는 복수개 저항과 단수개 커패시터를 포함할 수 있다. 제2차 뮤트부 및 제 3차 뮤트부의 전계효과 트랜지스터(Field Effect Transistor)의 드레인 전압은 신호 변환을 위한 동기화 장치(10)의 출력 전력값에 최적화된 값을 가질 수 있다.
도 3은 도 1의 실시예에서 클록 발생부의 확대 블록도이다. 도 1을 참조하여 설명한다.
클록 발생부(100)는 제1 PLL부(120) 및 제1 모드 선택부(140)를 포함한다.
제1 PLL부(120)는 MCLK(Master Clock), LRCK(Left-Right Clock) 및 BITCLK(Bit Clock) 을 생성한다. 상기 클록 신호들에 대한 설명은 전술한 바와 같다.
제1 모드 선택부(140)는 프로세서부(200)의 이산 신호의 포맷에 따른 주파수 정보 및 클록 발생부(100)에 이상이 발생하는 경우 프로세서부(200)의 초기화 신호 및 디세이블 신호를 포함하는 제어 신호를 수신하여 클록 발생부(100)의 동작 상태를 결정한다. 상세한 사항은 전술한 바와 같다.
도 4는 도 1의 실시예에서 프로세서부의 확대 블록도이다.
프로세서부(200)는 데이터 베이스부(220), 모드 제어부(240) 및 주파수 정보 결정부(260)를 포함한다.
프로세서부(200)는 이산 신호를 수신하거나 저장하고, 상기 이산 신호의 포맷에 따라 주파수 정보를 결정하여 클록 발생부(100) 및 컨버터(300)로 전송하며, 상기 클록 발생부(100)의 동작상태를 결정하고, 이산 신호를 제1 클록 신호 또는 제2 클록 신호들에 동기화 한다. 상세한 사항은 전술한 바와 같다.
데이터 베이스부(220)는 이산 신호를 저장하고, 클록 발생부(100)에서 생성된 클록 신호들을 입력받아 이산 신호를 상기 클록 신호들에 동기화하고, 동기화된 이산 신호를 컨버터(300)로 전송하는 기능을 수행한다. 상세한 사항은 전술한 바와 같다.
모드 제어부(240)는 클록 발생부(100)의 이상 여부를 감지하고, 이상이 발생하는 경우 클록 발생부(100)를 초기화하고, 상기 초기화 후에도 상기 이상이 발생하는 경우 클록 발생부(100)의 동작을 종료시키는 제어 신호를 생성한다. 상세한 사항은 전술한 바와 같다.
주파수 정보 결정부(260)는 데이터 베이스부(220)의 이산 신호의 포맷에 따라 주파수 정보를 결정하여 클록 발생부(100) 및 컨버터(300)에 전송한다.
상세한 사항은 전술한 바와 같다.
도 5는 도 1의 실시예에서 컨버터의 확대 블록도이다.
컨버터(300)는 클록 신호 입력부(320), 이산 신호 입력부(340), 기준 클록 발생부(360), 변환부(370), 전원부 및 제2 PLL부를 포함할 수 있다.
컨버터(300)는 동기화된 이산 신호를 입력 받고, 주파수 정보, 제1 클록 신호 또는 제2 클록 신호들을 이용하여 상기 이산 신호를 아날로그 신호로 변환한다. 상세한 사항은 전술한 바와 같다.
클록 신호 입력부(320)는 클록 발생부(100)에서 발생된 클록 신호들을 입력 받는다. 상세한 사항은 전술한 바와 같다.
이산 신호 입력부(340)는 프로세서부(200)에서 동기화된 이산 신호를 입력 받는다. 상세한 사항은 전술한 바와 같다.
클록 신호 입력부(320)와 이산 신호 입력부(340)는 S/PDIF(Sony Philips Digital Interface) 구조를 가질 수 있음은 전술한 바와 같다.
변환부(370)는 프로세서부(200)에서 동기화된 이산 신호를 아날로그 신호로 변환하여 출력하는 기능을 수행한다. 상세한 사항은 전술한 바와 같다.
또 다른 실시예로, 변환부(370)는 제2 PLL부를 포함할 수 있다. 이는 위상동기회로(Phased lock loop)를 의미하나, 클록 발생부(100)의 제1 PLL부와 동일한 기능을 수행하나, 입력된 클록 신호들 및 기준 클록 신호들과의 오차를 검출하여, 상기 검출된 오차를 이용하여 상기 입력된 클록 신호들을 보정한다는 점에 수행하는 기능이 다소 차이가 있을 수 있다.
도 6은 본 발명의 일 실시 예에 따른 신호 변환을 위한 동기화 방법의 흐름도이다.
신호 변환을 위한 동기화 방법은 신호 변환을 위한 동기화 장치에서 시계열적으로 수행되는 하기의 단계들을 포함한다.
S100에서, 클록 발생부(100)는 제1 클록 신호들을 생성한다. 상세한 사항은 전술한 바와 같다.
S120에서, 모드 제어부는 제1 클록 신호들을 생성하는 단계에 이상이 발생하였는지 여부를 판단한다. 상세한 사항은 전술한 바와 같다.
S140에서, 프로세서부(200)는 모드 제어부에서 이상이 발생하였다고 판단하는 경우에 제2 클록 신호들을 생성한다. 상세한 사항은 전술한 바와 같다.
S200에서, 프로세서부(200)는 이산 신호를 제1 또는 2 클록 신호들에 동기화 한다. 상세한 사항은 전술한 바와 같다.
S300에서, 컨버터(300)는 컨버터(300)는 동기화된 이산 신호를 입력 받고, 주파수 정보, 제1 클록 신호 또는 제2 클록 신호들을 이용하여 상기 이산 신호를 아날로그 신호로 변환한다. 상세한 사항은 전술한 바와 같다.
도 7은 도 6의 실시예에서 변환하는 단계의 확대 흐름도이다.
S360에서, 기준 클록 발생부(360)는 주파수 정보에 따른 기준 클록 신호들을 생성한다. 상세한 사항은 전술한 바와 같다.
S380에서, 변환부(370)는 기준 클록 신호들과 제1 클록 신호들의 오차 또는 기준 클록 신호들과 제2 클록 신호들과의 오차를 검출한다. 상세한 사항은 전술한 바와 같다.
S390에서, 변환부(370)는 상기 검출된 오차를 이용하여 상기 제1 또는 2클록 신호들을 보정하고, 상기 보정된 제1 또는 2클록 신호들을 이용하여 동기화된 이산 신호를 아날로그 신호로 변환한다. 상세한 사항은 전술한 바와 같다.
도 8은 본 발명의 일 실시 예에 따른 신호 변환을 위한 동기화 장치 내부신호들의 흐름을 나타내는 예시도이다.
신호 변환을 위한 동기화 장치(10)는 프로세서부(200)외에 클록 신호들을 생성하는 별도의 클록 발생부(100)를 포함하고 상기 클록 신호들을 이용함으로써 시스템 코어에 영향을 받지 않는 지터가 낮은 클록 신호들을 이용하여 동기화를 수행할 수 있다.
일 실시 예로, 클록 발생부(100)가 정상 상태인 경우에 신호 변환을 위한 동기화 장치(10)의 동작을 설명한다. 먼저 프로세서부(200)는 저장하거나 수신된 이산 신호의 포맷에 따라 주파수 정보를 결정하고, 상기 주파수 정보를 클록 발생부(100) 및 컨버터(300)에 전송한다. 클록 발생부(100)는 상기 주파수 정보에 따른 기 설정된 주파수를 가지는 제1 클록 신호들을 생성하고, 상기 생성된 제1 클록 신호들을 프로세서부(200) 및 컨버터(300)로 전송한다. 컨버터(300)는 상기 클록 발생부(100)에서 생성된 제1 클록 신호들 및 상기 주파수 정보에 따른 기준 클록들을 이용하여 이산 신호를 아날로그 신호로 변환한다.
또 다른 실시예로, 클록 발생부(100)가 정상 상태가 아닌 경우에 신호 변환을 위한 동기화 장치(10)의 동작을 설명한다. 먼저 프로세서부(200)는 클록 발생부(100)의 이상을 감지하면 클록 발생부(100)를 초기화하고, 초기화하였음에도 불구하고 이상이 발생하는 경우에는 클록 발생부(100)의 동작을 종료한다. 프로세서부(200)는 클록 발생부(100)의 동작을 종료하고, 스스로 제2 클록 신호들을 생성하여, 이산 신호를 제2 클록 신호들에 동기화 한다. 컨버터(300)는 상기 클록 발생부(100)에서 생성된 제2 클록 신호들 및 상기 주파수 정보에 따른 기준 클록들을 이용하여 이산 신호를 아날로그 신호로 변환한다.
도 9는 시스템 코어의 사용량에 영향을 받을 수 있는 신호 변환을 위한 동기화 장치의 예시도이다. 도 8을 참조하여 설명한다.
도 8의 신호 변환을 위한 동기화 장치(10)는 별도의 클록 발생부(100)에서 생성된 제1 클록 신호들을 이용하지만, 도 9의 신호 변환을 위한 동기화 장치(10)는 프로세서 내부(200)에서 생성된 제2 클록 신호들을 이용한다. 도 8의 신호 변환을 위한 동기화 장치에서 프로세서(200) 내부의 제2 클록 신호들은 시스템 코어의 사용량에 따라 지터(JITTER)를 가지기 때문에, 제2 클록 신호들을 이용하여 동기화하고, 상기 동기화된 이산 신호를 아날로그 신호로 변환하는 경우 상대적으로 저품질의 아날로그 신호를 출력하게 된다. 이 경우, 신호 변환을 위한 동기화 장치(10)는 사용자에게 진단을 요청하는 표시를 할 수 있다.
상기 설명된 본 발명의 일 실시예의 방법의 전체 또는 일부는, 컴퓨터에 의해 실행되는 프로그램 모듈과 같은 컴퓨터에 의해 실행가능한 기록 매체의 형태로 구현될 수 있다. 여기에서, 컴퓨터 판독 가능 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 가용 매체일 수 있고, 휘발성 및 비휘발성 매체, 분리형 및 비분리형 매체를 모두 포함한다. 또한, 컴퓨터 판독가능 매체는 컴퓨터 저장 매체 및 통신 매체를 모두 포함할 수 있다. 컴퓨터 저장 매체는 컴퓨터 판독가능 명령어, 데이터 구조, 프로그램 모듈 또는 기타 데이터와 같은 정보의 저장을 위한 임의의 방법 또는 기술로 구현된 휘발성 및 비휘발성, 분리형 및 비분리형 매체를 모두 포함한다.
또한, 본 발명의 일 실시예에 따르는 방법의 전체 또는 일부는 컴퓨터에 의해 실행 가능한 명령어를 포함하며, 매체에 기록된 컴퓨터 프로그램(또는 컴퓨터 프로그램 제품)으로 구현될 수도 있다. 컴퓨터 프로그램은 프로세서에 의해 처리되는 프로그래밍 가능한 기계 명령어를 포함하고, 고레벨 프로그래밍 언어(High-level Programming Language), 객체 지향 프로그래밍 언어(Object-oriented Programming Language), 어셈블리 언어 또는 기계 언어 등으로 구현될 수 있다. 또한 컴퓨터 프로그램은 유형의 컴퓨터 판독가능 기록매체(예를 들어, 메모리, 하드디스크, 자기/광학 매체 또는 SSD(Solid-State Drive) 등)에 기록될 수 있다.
따라서 본 발명의 일 실시예에 따르는 방법은 상술한 바와 같은 컴퓨터 프로그램이 컴퓨팅 장치에 의해 실행됨으로써 구현될 수 있다. 컴퓨팅 장치는 프로세서와, 메모리와, 저장 장치와, 메모리 및 고속 확장포트에 접속하고 있는 고속 인터페이스와, 저속 버스와 저장 장치에 접속하고 있는 저속 인터페이스 중 적어도 일부를 포함할 수 있다. 이러한 성분들 각각은 다양한 버스를 이용하여 서로 접속되어 있으며, 공통 머더보드에 탑재되거나 다른 적절한 방식으로 장착될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (16)

  1. 정보 처리 장치에 결합이 가능한 신호 변환 장치에 있어서,
    상기 정보 처리 장치로부터 주파수 정보 및 제어 신호를 수신하여, 클록 신호들을 생성하는 클록 발생부;
    상기 정보 처리 장치로부터 상기 클록 신호들에 동기화된 멀티미디어 신호 및 상기 주파수 정보를 수신하고, 상기 동기화된 멀티미디어 신호, 상기 클록 신호들 및 상기 주파수 정보를 이용하여 상기 동기화된 멀티미디어 신호를 아날로그 신호로 변환하는 컨버터; 및
    상기 정보 처리 장치와 전기적으로 접촉하는 제1 연결부를 포함하는 모듈형 신호 변환 장치.
  2. 제1항에 있어서,
    상기 제1 연결부는,
    상기 정보 처리 장치와 전기적으로 접촉하기 위한 전극 및
    상기 정보 처리 장치와 기계적으로 결합하기 위한 체결부를 포함하는 것을 특징으로 하는 모듈형 신호 변환 장치.
  3. 제2항에 있어서,
    상기 컨버터는,
    상기 클록 발생부에 이상이 발생하는 경우 상기 정보 처리 장치에서 클록 신호들을 수신하여, 상기 멀티미디어 신호를 아날로그 신호로 변환하는 것을 특징으로 하는 모듈형 신호 변환 장치.
  4. 제3항에 있어서,
    상기 클록 발생부는,
    상기 주파수 정보 및 상기 제어 신호를 수신하여 상기 클록 발생부의 동작 상태를 결정하는 제 1모드 선택부; 를 더 포함하고,
    상기 수신된 주파수 정보 및 제어 신호에 따라 상기 클록 신호들을 생성하는 것을 특징으로 하는 모듈형 신호 변환 장치.
  5. 제3항에 있어서,
    상기 제어 신호는,
    상기 클록 생성부를 초기화 하는 초기화 신호 및 상기 클록 생성부의 동작을 종료 시키는 디세이블 신호를 포함하는 것을 특징으로 하는 모듈형 신호 변환 장치.
  6. 제1항에 있어서,
    상기 컨버터는,
    상기 주파수 정보에 따른 기준 클록 신호들을 생성하고, 상기 생성된 기준 클록 신호들 및 상기 클록 생성부에서 생성된 클록 신호들과의 오차를 검출하여, 상기 검출된 오차를 이용하여 상기 클록 생성부에서 생성된 클록 신호들을 보정하는 것을 특징으로 하는 모듈형 신호 변환 장치.
  7. 모듈형 신호 변환 장치에 결합이 가능한 정보 처리 장치에 있어서,
    클록 신호의 빈도수를 나타내는 주파수 정보를 결정하고, 상기 모듈형 신호 변환 장치의 클록 발생부의 동작 상태를 결정하는 제어 신호를 생성하며, 상기 클록 발생부로부터 클록 신호들을 수신하여, 미리 저장된 멀티미디어 신호를 상기 클록 신호들에 동기화 하는 프로세서부; 및
    상기 모듈형 신호 변환 장치와 전기적으로 접촉하는 제2 연결부를 포함하는 정보 처리 장치.
  8. 제7항에 있어서, 상기 프로세서부는,
    상기 클록 발생부에 이상이 발생하는 경우 자체적으로 상기 클록 신호들을 생성하여 상기 모듈형 신호 변환 장치에 전송하고, 상기 미리 저장된 멀티미디어 신호를 상기 자체적으로 생성된 클록 신호들에 동기화 하는 것을 특징으로 하는 정보 처리 장치.
  9. 제8항에 있어서, 상기 프로세서부는
    상기 멀티미디어 신호를 저장하고, 상기 동기화된 멀티미디어 신호를 상기 모듈형 신호 변환 장치로 전송하는 데이터 베이스부;
    상기 미리 저장된 멀티미디어 신호의 포맷에 따라 상기 주파수 정보를 결정하여 상기 모듈형 신호 변환 장치에 전송하는 주파수 정보 결정부; 및
    상기 클록 발생부의 이상 여부를 감지하여 상기 이상이 발생하는 경우 상기 클록 발생부를 초기화 하고, 상기 초기화 하였음에도 불구하고 상기 이상이 발생하는 경우 상기 클록 발생부의 동작을 종료시키는 상기 제어 신호를 생성하는 모드 제어부; 를 포함하는 것을 특징으로 하는 정보 처리 장치.
  10. 제7항에 있어서, 상기 제어 신호는,
    상기 클록 생성부를 초기화 하는 초기화 신호 및 상기 클록 생성부의 동작을 종료 시키는 디세이블 신호를 포함하는 것을 특징으로 하는 정보 처리 장치.
  11. 제8항에 있어서, 상기 클록 신호들은,
    기 설정된 주파수 및 듀티비를 가지는 것을 특징으로 하는 정보 처리 장치.
  12. 정보 처리 장치로부터 주파수 정보, 제어 신호 및 동기화된 멀티미디어 신호를 수신하고, 상기 정보 처리 장치와 전기적으로 접촉하는 제 1 연결부를 통하여 결합하며, 상기 동기화된 멀티미디어 신호를 아날로그 신호로 변환하는 모듈형 신호 변환 장치 및
    클록 신호의 빈도수를 나타내는 주파수 정보 및 상기 모듈형 신호 변환 장치의 클록 발생부의 동작 상태를 결정하고, 상기 모듈형 신호 변환 장치와 전기적으로 접촉하는 제2 연결부를 통하여 결합하며, 상기 클록 발생부로부터 클록 신호들을 수신하거나 자체적으로 클록 신호들을 생성하여 미리 저장된 멀티미디어 신호를 상기 수신된 클록 신호들 또는 상기 자체적으로 생성된 클록 신호들에 동기화하여 상기 모듈형 신호 변환 장치에 전송하는 정보 처리 장치를 포함하는 정보 처리 시스템.
  13. 정보 처리 장치로부터 주파수 정보 및 제어 신호를 수신하여, 클록 신호들을 생성하는 단계;
    상기 정보 처리 장치로부터 상기 클록 신호들에 동기화된 멀티미디어 신호 및 상기 주파수 정보를 수신하고, 상기 동기화된 멀티미디어 신호, 상기 클록 신호들 및 상기 주파수 정보를 이용하여 상기 동기화된 멀티미디어 신호를 아날로그 신호로 변환하는 단계; 및
    상기 정보 처리 장치와 전기적으로 접촉하는 단계를 포함하는 모듈형 신호 변환 방법.
  14. 제13항에 있어서,
    상기 클록 신호들을 생성하는 단계는,
    상기 주파수 정보 및 상기 제어 신호를 수신하여 상기 클록 발생부의 동작 상태를 결정하고, 상기 수신된 주파수 정보 및 제어 신호에 따라 상기 클록 신호들을 생성하는 것을 특징으로 하는 모듈형 신호 변환 방법.
  15. 클록 신호의 빈도수를 나타내는 주파수 정보를 결정하고, 상기 모듈형 신호 변환 장치의 클록 발생부의 동작 상태를 결정하는 제어 신호를 생성하는 단계;
    상기 클록 발생부로부터 클록 신호들을 수신하며, 미리 저장된 멀티미디어 신호를 상기 클록 신호들에 동기화하는 단계; 및
    상기 모듈형 신호 변환 장치와 전기적으로 접촉하는 단계를 포함하는 정보 처리 방법.
  16. 제15항에 있어서,
    상기 클록 신호들에 동기화하는 단계는,
    상기 클록 발생부에 이상이 발생하는 경우 자체적으로 상기 클록 신호들을 생성하여 상기 모듈형 신호 변환 장치에 전송하고, 상기 미리 저장된 멀티미디어 신호를 상기 자체적으로 생성된 클록 신호들에 동기화하는 것을 특징으로 하는 정보 처리 방법.
PCT/KR2017/005463 2017-04-07 2017-05-25 클록이 동기화된 모듈형 신호 변환 장치 및 정보 처리 장치 WO2018186525A1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2017-0045406 2017-04-07
KR20170045406 2017-04-07
KR10-2017-0060850 2017-05-17
KR1020170060850A KR102252328B1 (ko) 2017-04-07 2017-05-17 클록이 동기화된 모듈형 신호 변환 장치 및 정보 처리 장치.

Publications (1)

Publication Number Publication Date
WO2018186525A1 true WO2018186525A1 (ko) 2018-10-11

Family

ID=63713541

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/005463 WO2018186525A1 (ko) 2017-04-07 2017-05-25 클록이 동기화된 모듈형 신호 변환 장치 및 정보 처리 장치

Country Status (1)

Country Link
WO (1) WO2018186525A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115827542A (zh) * 2022-11-03 2023-03-21 广州市保伦电子有限公司 一种允许双主设备使用i2s的电路和音频设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060209966A1 (en) * 2005-03-10 2006-09-21 Walker Gordon K Method of time base reconstruction for discrete time labeled video
KR100819439B1 (ko) * 2007-08-23 2008-04-04 주식회사 디에이텍 멀티미디어신호 직렬 전송장치
KR100827675B1 (ko) * 2006-10-31 2008-05-07 한국전력공사 전력선통신 모듈이 내장된 멀티미디어 장치
KR20080098328A (ko) * 2007-05-04 2008-11-07 한국전자통신연구원 디지털 멀티미디어 방송 전송 시스템에서 고품질멀티미디어 서비스를 제공하는 장치 및 방법
KR20100004095A (ko) * 2004-12-17 2010-01-12 삼성전자주식회사 디지털 멀티미디어 수신기 및 그 디지털 멀티미디어 수신 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100004095A (ko) * 2004-12-17 2010-01-12 삼성전자주식회사 디지털 멀티미디어 수신기 및 그 디지털 멀티미디어 수신 방법
US20060209966A1 (en) * 2005-03-10 2006-09-21 Walker Gordon K Method of time base reconstruction for discrete time labeled video
KR100827675B1 (ko) * 2006-10-31 2008-05-07 한국전력공사 전력선통신 모듈이 내장된 멀티미디어 장치
KR20080098328A (ko) * 2007-05-04 2008-11-07 한국전자통신연구원 디지털 멀티미디어 방송 전송 시스템에서 고품질멀티미디어 서비스를 제공하는 장치 및 방법
KR100819439B1 (ko) * 2007-08-23 2008-04-04 주식회사 디에이텍 멀티미디어신호 직렬 전송장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115827542A (zh) * 2022-11-03 2023-03-21 广州市保伦电子有限公司 一种允许双主设备使用i2s的电路和音频设备
CN115827542B (zh) * 2022-11-03 2024-04-09 广东保伦电子股份有限公司 一种允许双主设备使用i2s的电路和音频设备

Similar Documents

Publication Publication Date Title
US20180295435A1 (en) Input device and transmitting method, host device and receiving method, and signal processing system and transceiving method
US10397021B2 (en) Synchronous slave-to-slave communications
KR101570610B1 (ko) 2-와이어 통신 프로토콜 엔진
KR101233606B1 (ko) 디지털 노이즈 제거 및 디지털 오디오 경로를 갖는 전자 장치 및 외부 장비
KR101607899B1 (ko) 감소된 크로스토크 잡음을 가진 집적 헤드셋 스위치를 위한 방법 및 장치
US11238004B2 (en) Two-wire communication systems and applications
WO2017088522A1 (zh) 一种移动终端的天线装置和移动终端
EP3129892B1 (en) Peripheral device, host device, and processing method
WO2019066293A1 (ko) 외부 마이크로폰의 그라운드 단자와 전기적으로 연결될 수 있는 커넥터에 포함된 지정된 핀이 회로 기판의 지정된 그라운드와 전기적으로 연결된 회로 구조를 갖는 전자 장치
WO2021251660A1 (en) Method for controlling volume of digital earphone, electronic terminal and digital earphone
CN108632697B (zh) 声学系统、头戴式耳机装置、扩音器装置和声学输出方法
WO2018186525A1 (ko) 클록이 동기화된 모듈형 신호 변환 장치 및 정보 처리 장치
WO2020080910A1 (ko) 통신 열화를 방지하기 위한 전자 장치 및 그 제어 방법
KR102252328B1 (ko) 클록이 동기화된 모듈형 신호 변환 장치 및 정보 처리 장치.
WO2018084483A1 (en) Speaker apparatus, electronic apparatus connected therewith, and controlling method thereof
WO2018186526A1 (ko) 오디오 신호 뮤트 장치 및 이를 구비하는 디지털 신호 변환 장치
WO2018186530A1 (ko) 전원 노이즈 제거 장치 및 오디오 신호 변환 장치
WO2018186595A1 (ko) 크로스토크 개선을 위한 오디오 신호 변환 장치의 배선 구조 및 오디오 신호 변환 장치
JP3312903B2 (ja) 車載用オーディオインターフェース・アダプター
WO2019066552A1 (ko) 이어폰 안테나를 위한 이어잭 연결 장치 및 이를 포함하는 전자 장치
WO2022177183A1 (ko) 오디오 데이터 처리 방법 및 이를 지원하는 전자 장치
JP2002218584A (ja) デジタル／アナログ変換マイクロホンコンセントプレート
CN218570473U (zh) 测试装置
WO2024080590A1 (ko) 신호의 오류를 검출하기 위한 전자 장치 및 방법
WO2022059901A1 (ko) 무선 마이크 송신기 및 수신기를 포함하는 무선 마이크 시스템

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17904434

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17904434

Country of ref document: EP

Kind code of ref document: A1