WO2018143633A1 - 송신 장치, 그의 셀 멀티플렉싱 방법, 수신 장치 및 그의 셀 디멀티플렉싱 방법 - Google Patents

송신 장치, 그의 셀 멀티플렉싱 방법, 수신 장치 및 그의 셀 디멀티플렉싱 방법 Download PDF

Info

Publication number
WO2018143633A1
WO2018143633A1 PCT/KR2018/001251 KR2018001251W WO2018143633A1 WO 2018143633 A1 WO2018143633 A1 WO 2018143633A1 KR 2018001251 W KR2018001251 W KR 2018001251W WO 2018143633 A1 WO2018143633 A1 WO 2018143633A1
Authority
WO
WIPO (PCT)
Prior art keywords
sub
plp
cells
cell
slice
Prior art date
Application number
PCT/KR2018/001251
Other languages
English (en)
French (fr)
Inventor
오영호
이학주
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to US16/479,280 priority Critical patent/US10897525B2/en
Publication of WO2018143633A1 publication Critical patent/WO2018143633A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2614—Peak power aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/0001—Arrangements for dividing the transmission path
    • H04L5/0003—Two-dimensional division
    • H04L5/0005—Time-frequency
    • H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0078—Timing of allocation
    • H04L5/0082—Timing of allocation at predetermined intervals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC

Definitions

  • the present invention relates to a transmitting apparatus, a cell multiplexing method thereof, a receiving apparatus and a cell demultiplexing method thereof, and more particularly, a transmitting apparatus for mapping a cell to a frame and transmitting the same, and a cell multiplexing method thereof and a cell from a received frame.
  • the present invention relates to a receiving apparatus for multiplexing and a cell demultiplexing method thereof.
  • broadcast communication standards such as Advanced Television System Committee (ATSC) 3.0 have been developed. Accordingly, a search for a method for transmitting and receiving a signal and processing the signal in accordance with the method proposed by ATSC 3.0 is required.
  • ATSC Advanced Television System Committee
  • the present invention is in accordance with the above-described needs, and an object of the present invention is to provide a transmitter for mapping a dummy cell to a subslice, a cell multiplexing method, and a transmitter for satisfying the conditions defined in the ATSC 3.0 standard with respect to a subslice
  • the present invention provides a receiving apparatus for demultiplexing a cell received from a cell and a cell demultiplexing method thereof.
  • a transmission apparatus is based on the number of cells of the PLP transmitted in one subframe and the number of preset subslices for each PLP. Compute the size, compare the value calculated based on the size of the sub-slice and the number of the sub-slice with the number of cells of the PLP to determine whether to insert a dummy cell, and determine the cells of the PLP included in the sub-slice And a frame builder for mapping to a subframe and a transmitter for transmitting the subframe to a receiving device, wherein at least one of the sub slices includes the dummy cell according to whether the dummy cell is inserted.
  • the frame builder may calculate the size of the sub slice based on Equation 1.
  • the frame builder may determine to insert the dummy cell when the value calculated based on the size of the sub-slice and the number of the sub-slices is equal to or greater than the number of cells of the PLP.
  • the frame builder may determine to insert the dummy cell.
  • the frame builder may calculate the number of the dummy cells.
  • the frame builder may calculate the number of dummy cells based on Equation 3.
  • the frame builder may map the dummy cell from the first cell of the first sub slice among the sub slices.
  • the frame builder may map the dummy cell from the last cell of the last sub-slice among the sub-slices.
  • the frame builder may map the dummy cell to a first cell of at least one subslice among the subslices.
  • the frame builder may map the dummy cell to a last cell of at least one subslice among the subslices.
  • the frame builder may map a sub slice of the first PLP to the sub frame, and may map a sub slice of the second PLP from an index after an index of the sub frame to which the sub slice of the first PLP is mapped.
  • the cell multiplexing method for each PLP, calculating the size of the sub-slice based on the number of cells of the PLP transmitted in one sub-frame and the number of predetermined sub-slices Determining whether to insert a dummy cell by comparing the value calculated based on the size of the sub-slice and the number of the sub-slices with the number of cells of the PLP, and inserting the cells of the PLP included in the sub-slice into the sub-frame.
  • the method may include mapping, and at least one of the sub slices may include the dummy cell according to whether the dummy cell is inserted.
  • the receiving apparatus is based on the number of cells of the PLP transmitted through one subframe and the number of preset sub slices for the receiving unit and each PLP receiving the subframe from the transmitting apparatus.
  • the size of the subslice is calculated, and a value calculated based on the size of the subslice and the number of subslices is compared with the number of cells of the PLP to determine whether a dummy cell is inserted in the subframe.
  • a frame debuilder for demapping cells of the PLP except for the dummy cell from the subframe when the dummy cell is inserted.
  • the frame debuilder may calculate the size of the sub slice based on Equation 1.
  • the frame debuilder may determine that the dummy cell is inserted.
  • the frame debuilder may calculate the number of the inserted dummy cells.
  • the frame builder may calculate the number of the inserted dummy cells based on Equation 3 below.
  • the frame debuilder may determine a cell to which the dummy cell is mapped in the subframe, and demap a cell of the PLP except for the dummy cell in the subframe.
  • a parameter value for the number of cells of the PLP may be set to various values while complying with the ATSC 3.0 standard by using a minimum dummy cell.
  • FIG. 2 is a block diagram illustrating a configuration of a transmitter according to an embodiment of the present invention
  • FIG. 3 is a view for explaining a cell indexing method according to an embodiment of the present invention.
  • FIG. 4 is a view for explaining a cell multiplexing method according to an embodiment of the present invention.
  • 5 to 18 are views for explaining a method of adding a dummy cell according to an embodiment of the present invention.
  • 19 is a view for explaining a method of inserting a dummy cell according to an embodiment of the present invention.
  • FIG. 20 is a block diagram illustrating a configuration of a receiving apparatus according to an embodiment of the present invention.
  • 21 is a diagram for describing a method of processing a dummy cell according to one embodiment of the present invention.
  • FIG. 22 is a flowchart illustrating a cell multiplexing method according to an embodiment of the present invention.
  • FIG. 23 is a flowchart illustrating a cell demultiplexing method according to an embodiment of the present invention.
  • a transmitting apparatus receives a plurality of data and processes each input data into a physical layer pipe (PLP) to which independent coding and modulation is applied to generate a cell for each input data.
  • PLP physical layer pipe
  • PLP refers to a logical channel in a physical layer that carries service data or related metadata that can carry one or more services or service components. That is, the PLP means a path through which each service is transmitted or a stream transmitted through the path.
  • the transmitter 100 may generate baseband packets for each PLP by input formatting each input data through an input formatting module (not shown).
  • Each baseband packet may be forward error corrected (FEC), interleaved, and modulated through a BICM module (Bit Interleaved Coding and Modulation module) (not shown) to generate cells (or data cells) for each PLP.
  • FEC forward error corrected
  • BICM Bit Interleaved Coding and Modulation module
  • the transmitter 100 may time-interleave cells of each PLP through a framing and interleaving module (not shown), and may map the time-interleaved cells to a frame on the frequency domain.
  • the transmission apparatus 100 may frequency interleave cells mapped to an orthogonal frequency division multiplexing (OFDM) symbol of a frame through a framing and interleaving module (not shown).
  • OFDM orthogonal frequency division multiplexing
  • the transmission apparatus 100 inserts a pilot into a frame through a waveform generation module (not shown), converts OFDM symbols of the frame into a time domain through an inverse fast fourier transform (IFFT), Peak to Average Power Ratio (PAPR) reduction using a reserved tone may be performed, and a guard interval may be inserted into a frame to transmit a signal to a receiving device (not shown).
  • the transmitting device 100 may include at least one transmitting antenna (not shown).
  • the transmitting device 100 may process L1 signaling including information necessary for processing input data, map the same to a frame, and transmit the same to a receiving device (not shown).
  • This process outlines a method of processing input data and L1 signaling according to the method defined in the Advanced Television System Committee (ATSC) 3.0 standard.
  • a transmitter according to an embodiment of the present invention is defined in the ATSC 3.0 standard.
  • Input data and L1 signaling may be processed according to the described method.
  • a frame includes a bootstrap 10, a preamble 20, and at least one subframe 30-1,... -n).
  • the bootstrap 10 is located at the beginning of the frame, the preamble 20 is located after the bootstrap 10, and the at least one subframe 30-1,..., 30-n is a preamble ( 20) It will be located next.
  • the subframe may include a subframe boundary symbol located at a boundary between other subframes and a data symbol located between the subframe boundary symbols.
  • the subframe may be composed of only data symbols.
  • only the first symbol or the last symbol in the subframe may correspond to the subframe boundary symbol, and the remaining symbols may be configured as data symbols.
  • the framing and interleaving module may map cells of the plurality of PLPs to a subframe.
  • cells of the plurality of PLPs are multiplexed so that cells of the plurality of PLPs are mapped to cells of each subframe, which will be described in more detail below.
  • FIG. 2 is a block diagram illustrating a configuration of a transmitter according to an embodiment of the present invention.
  • the transmitter 100 includes a frame builder 110 and a transmitter 120.
  • Frame builder 110 maps the cells of the plurality of PLPs to cells of the subframe (ie, data cells of the subframe).
  • the cells of the subframe correspond to cells of OFDM symbols (ie, carriers or subcarriers), except for cells in which a pilot is inserted in the subframe, used for PAPR reduction, or used as null. can do.
  • the frame builder 110 may index the cells of the subframe.
  • the frame builder 110 may index 0 in the first cell and perform indexing on the cells while increasing the number of cells by 1 from the next cell.
  • the frame builder 110 may map cells of the plurality of PLPs to cells to which an index (ie, cell index) is assigned.
  • the frame builder 110 may map the cells of the PLP to the cells of the subframe in different ways according to the type of the PLP.
  • PLPs may be classified into non-dispersed PLPs and dispersed PLPs according to their types. Meanwhile, what type of PLP the PLP corresponds to may be preset in the system.
  • the frame builder 110 may sequentially map cells of the non-dispersed PLP starting from a cell having a specific index in a subframe. Accordingly, cells of non-dispersed PLPs may be mapped to cells having consecutive indices.
  • the frame builder 110 may divide the cells of the dispersed PLP into at least two sub slices. To this end, the frame builder 110 may calculate the size of the sub slice based on Equation 1.
  • S subslice is the size of the sub slice and N subslices is the number of sub slices.
  • S PLP is the number of cells included in the PLP (ie, PLP size).
  • S PLP is the number of cells included in a PLP transmitted in one subframe.
  • the frame builder 110 may map the sub-slice of the PLP to cells spaced apart by a predetermined interval.
  • the frame builder 110 sequentially maps cells included in a sub-slice of the PLP from a cell having a specific index, and includes the next subslice of the PLP from a cell having an index spaced apart by a predetermined interval based on the specific index.
  • the mapped cells may be sequentially mapped.
  • the frame builder 110 may map sub-slices of other PLPs from the next cell of the cell to which the sub-slices of the PLP are mapped.
  • the frame builder 110 may map a sub-slice of the first PLP to a subframe, and may map the sub-slice of the second PLP from an index after the index of the subframe to which the sub-slice of the first PLP is mapped. have.
  • mapping cells of non-dispersed PLP and dispersed PLP will be described as an example of FIG. 4.
  • the PLP size (PLP_SIZE) (that is, S PLP ), the PLP type (PLP_TYPE), the starting position (STARTING_POSITION), the number of sub slices (# of SUBSLICES) (that is, N subslices ), and the interval of the sub slices (SUBSLICES_INTERVAL) are Table 1 is as follows. Meanwhile, parameters as shown in Table 1 may be preset in the system.
  • the start position represents the cell index of the subframe to which the first cell included in the first subslice of the PLP is mapped
  • the interval of the subslices is the cell index of the subframe to which the subslice of the PLP is mapped and the next subslice. Represents an interval between cell indices of subframes to which is mapped.
  • the frame builder 110 uses the PLP (A) and PLP (B) from the start position. The cells of can be mapped.
  • the frame builder 110 may sequentially map cells of the PLP (A) from the cell having the index 0 to the cell having the 9th. It may be (A00 ⁇ A09 of Figure 4).
  • the frame builder 110 may sequentially map cells of the PLP (B) from a cell having an index of 10 to a cell having 19. (B00 to B09 in Fig. 4).
  • PLP (C) includes 80 cells and the number of sub slices is 20, four cells of PLP (C) may be mapped to each sub slice.
  • the frame builder 110 selects four cells (eg, first to fourth cells of PLP (C)) included in the first slice from the cell having the index 20 to the cell having the 23. It can map (C00-C03 of FIG. 4). Since the frame builder 110 has a sub-slice interval of 12, four cells included in the second slice from a cell having an index of 20 to 12 cells, that is, a cell having an index of 32 to a cell of 35 (for example, The fifth to eighth cells of the PLP (C) may be mapped (C04 to C07 in FIG. 4).
  • the frame builder 110 maps the cells included in the remaining slices to the cells of the subframe, resulting in four cells included in the 20th slice (eg, the 77th cell of the PLP (C)). 80th cell) may be mapped from a cell having an index of 248 to a cell having 251 (C76 to C79 of FIG. 4).
  • each sub slice may include three cells of the PLP (D).
  • the frame builder 110 has a starting position of 24, three cells (for example, the third cell from the first cell of the PLP (D)) included in the first slice of the cell having the cell index of 24 to the cell of the cell 26 are the same. Can be mapped (D00 to D02 of FIG. 4). Since the frame builder 110 has a subslice interval of 12, three cells (for example, PLP (D)) included in the second slice are included in cells 36 to 38 apart from 12 in a cell having a cell index of 24. Fourth cell to sixth cell) may be mapped (D03 to C05 of FIG. 4).
  • the frame builder 110 maps the cells included in the remaining slices to the cells of the subframe, so that three cells included in the 20th slice (for example, the 58th cell of the PLP (D)) are mapped. 60th cell) may be mapped to cells having a cell index of 252 to 254 (D57 to D59 of FIG. 4).
  • the PLP (E) since the PLP (E) includes 60 cells and the number of sub slices is 20, three cells of the PLP (E) may be mapped to each sub slice.
  • the frame builder 110 selects three cells (eg, the first to third cells of the PLP (E)) included in the first slice from the cell having the index 27 to the cell having the index 29. It can map (E00-E02 of FIG. 4).
  • the frame builder 110 since the interval of the sub-slice is 12, the frame builder 110 has three cells included in the second slice from a cell having an index of 27 to 12 cells, that is, a cell having an index of 39 to a cell of 41 (for example, The fourth to sixth cells of the PLP (E) may be mapped (E03 to E05 in FIG. 4).
  • the frame builder 110 maps the cells included in the remaining slices to the cells of the subframe, so that three cells included in the 20th slice (for example, the 58th cell of the PLP (E)) are mapped. 60th cell) may be mapped from a cell index of 255 to a cell of 257 (E57 to E59 of FIG. 4).
  • PLP (F) includes 40 cells and the number of sub slices is 20, two cells of PLP (F) may be mapped to each sub slice.
  • the frame builder 110 selects two cells (eg, the first cell and the second cell of the PLP (F)) included in the first slice in the cell having the index of 30 and the cell having the index of 31. Can be mapped (F00 to F01 in FIG. 4). Since the frame builder 110 has a subslice interval of 12, two cells included in the second slice in a cell separated by 12 from a cell having an index of 30, that is, a cell having an index of 42 and a cell of 43 (eg, The third cell and the fourth cell of the PLP (F) may be mapped (F02 to F03 in FIG. 4).
  • the frame builder 110 maps the cells included in the remaining slices to the cells of the subframe, resulting in two cells included in the 20th slice (eg, the 39th cell of the PLP (F)). And the 40th cell) may be mapped to a cell having an index of 258 and a cell having 259 (F38 to F39 of FIG. 4).
  • the cells of the non-dispersed PLP are mapped to cells with adjacent indices in the subframe.
  • cells included in one subslice are mapped to cells having adjacent or consecutive indices in a subframe, but cells included in each of two consecutive subslices have cell indexes that are not adjacent to each other. It can be mapped to cells having.
  • the ATSC 3.0 standard includes the following constraints with respect to the number of cells mapped to sub-slices of the dispersed PLP.
  • all slices of the dispersed PLP shall have the same non-zero size except for the last subslice.
  • the size of the last subslice of the dispersed PLP is greater than 0 and less than or equal to the size of another subslice of the same dispersed PLP in the same subframe.
  • the number of cells of the PLP and the number of subslices are preset, and the size of the subslice is calculated using a method as in Equation 1, and the cells of the PLPs are subframed using the calculated subslice size.
  • mapping to there may be a number of PLP cells that cannot be used depending on the number of sub slices.
  • cells of 9 PLPs are mapped from the first sub slice to the ninth sub slice, and the number of cells of the PLPs mapped to the last sub slice is zero. That is, there is no cell of the PLP mapped to the last sub slice.
  • the present invention adds a minimum number of dummy cells to the sub-slice so as to use various S PLP values while complying with the ATSC 3.0 standard, which will be described in more detail below.
  • the frame builder 110 may calculate the size of a sub-slice for each PLP based on the number of cells of the PLP transmitted in one subframe and the number of preset sub-slices.
  • the number of cells of the PLP ie, S PLP
  • the PLP type ie, the start position
  • the number of sub slices ie, N subslices
  • the interval of the sub slices may be preset in the system.
  • the frame builder 110 may calculate the size of the sub-slice of the PLP using Equation 1.
  • the frame builder 110 determines whether to insert a dummy cell by comparing the value calculated based on the size of the sub-slice and the number of sub-slices with the number of cells of the PLP.
  • the frame builder 110 may determine to insert a dummy cell when the value calculated based on the size of the sub-slice and the number of sub-slices is equal to or greater than the number of cells of the PLP.
  • the frame builder 110 may determine to insert the dummy cell.
  • S PLP is the number of cells of the PLP
  • N subslices is the number of sub slices.
  • the frame builder 110 may determine not to insert the dummy cell. That is, when the frame builder 110 satisfies Equation 2, the frame builder 110 may determine not to insert the dummy cell.
  • the frame builder 110 may map a cell of the PLP included in the sub slice to the sub frame.
  • at least one of the sub slices may include the dummy cell, depending on whether the dummy cell is inserted.
  • the frame builder 110 may sequentially map the sub-slice of the PLP to the cells of the subframe without inserting the dummy cell.
  • FIG. 4 has been described above as an example.
  • the frame builder 110 may calculate the number of dummy cells.
  • the frame builder 110 may calculate the number of dummy cells based on Equation 3 below.
  • N dummy is the number of dummy cells
  • S PLP is the number of cells in the PLP
  • N subslices is the number of sub slices.
  • the frame builder 110 may map the cells of the PLP and the calculated number of dummy cells to the cells of the subframe.
  • the frame builder 110 may map the dummy cell from the first cell of the first sub slice among the sub slices.
  • the frame builder 110 may sequentially map as many dummy cells as the number calculated from the first cell of the first sub slice. In this case, when the number of calculated dummy cells is larger than the size of the sub-slice, the frame builder 110 may sequentially map the remaining dummy cells to the next sub-slice after being mapped to the first sub-slice.
  • the frame builder 110 may sequentially map the cells of the PLP to the remaining cells after the dummy cells are mapped in the sub slice.
  • the frame builder 110 may map the dummy cell from the last cell of the last sub slice among the sub slices.
  • the frame builder 110 may map dummy cells from the last cell of the last sub slice in reverse order.
  • the last cell of the last sub slice may be determined based on the size of the sub slice, the number of sub slices, the number of cells of the PLP and the number of dummy cells.
  • the frame builder 110 maps the remaining dummy cells to the previous sub slice in reverse order. can do.
  • the frame builder 110 may sequentially map the cells of the PLP to the remaining cells after the dummy cells are mapped in the sub slice.
  • the frame builder 110 may map a dummy cell to a first cell of at least one sub slice among the sub slices.
  • the frame builder 110 may determine as many subslices as the number of dummy cells calculated from among the plurality of sub slices of the PLP, and map the dummy cells to first cells of each of the determined sub slices.
  • the frame builder 110 performs the first cell of the first subslice, the first cell of the second subslice, ..., The dummy cell may be mapped to the first cell of the Nth sub-slice.
  • N is an integer greater than or equal to 2
  • the frame builder 110 performs the first cell of the first subslice, the first cell of the second subslice, ...
  • the dummy cell may be mapped to the first cell of the Nth sub-slice.
  • M N subslices
  • N is an integer of 2 or more
  • frame builder 110 is a dummy cell in the first cell of the M th subslice, the first cell of the M-1 th subslice, ..., the first cell of the M- (N-1) th subslice. Can be mapped.
  • the frame builder 110 may sequentially map the cells of the PLP to the remaining cells after the dummy cells are mapped in the sub slice.
  • the frame builder 110 may map a dummy cell to a last cell of at least one sub slice among the sub slices.
  • the frame builder 110 may determine as many subslices as the number of dummy cells calculated from among the plurality of sub slices of the PLP, and map the dummy cells to the last cells of each of the determined sub slices.
  • the last cell of the last sub slice may be determined based on the size of the sub slice, the number of sub slices, the number of cells of the PLP and the number of dummy cells.
  • the frame builder 110 determines the last cell of the first subslice, the last cell of the second subslice, ..., the Nth sub.
  • the dummy cell may be mapped to the last cell of the slice.
  • the frame builder 110 may sequentially map the cells of the PLP to the remaining cells after the dummy cells are mapped in the sub slice.
  • the frame builder 110 may map the dummy cell in various ways. For example, the frame builder 110 randomly determines a position of a cell of the sub-slice to which the dummy cell is to be mapped, maps the dummy cell to the cell of the determined sub-slice, and maps the dummy cell to the remaining cells in the sub-slice.
  • the cells of the PLP may be mapped sequentially.
  • the frame builder 110 compares the value calculated based on the size of the sub-slice and the number of sub-slices with the number of cells of the PLP to determine whether to insert a dummy cell and to map the cells of the PLP to the subframe. You can optionally add dummy cells.
  • the frame builder 110 may determine whether the constraints defined in the ATSC 3.0 standard can be satisfied when the cells of the PLP are mapped to the subframe based on the number of subslices and the number of cells of the PLP. .
  • the frame builder 110 may selectively add dummy cells when mapping cells of the PLP to subframes according to whether the constraint defined in the ATSC 3.0 standard is satisfied. That is, the frame builder 110 does not add a dummy cell when it meets the constraint defined in the ATSC 3.0 standard, but adds a dummy cell when it does not meet the constraint defined in the ATSC 3.0 standard. When cells are mapped to subframes, the constraints defined in the ATSC 3.0 standard may be satisfied.
  • 5 PLP cells are mapped from the first sub slice to the 18 th sub slice, respectively, and the number of cells of the PLP mapped to the 19 th sub slice and the 20 th sub slice is zero.
  • the frame builder 110 may determine whether Equation 2 is satisfied.
  • the frame builder 110 determines that the dummy cell is to be added, and the number of dummy cells to be added is expressed by Equation 3 in that Equation 2 is not satisfied. Can be calculated based on.
  • the number of dummy cells to be added N dummy is Same as
  • the frame builder 110 may further map the dummy cells to the sub slices through various methods.
  • the frame builder 110 may sequentially map dummy cells from the first cell of the first sub-slice among the sub-slices, and then sequentially map the cells of the PLP.
  • the frame builder 110 maps five dummy cells to each of the first and second sub slices, and maps five PLP cells from the third to the last sub slice, as shown in FIG. 7. Can be.
  • the frame builder 110 may map dummy cells in reverse order from the last cell of the last sub-slice among the sub-slices, and then sequentially map the cells of the PLP.
  • the frame builder 110 maps 5 PLP cells from the first sub slice to the 18 th sub slice, and maps 5 dummy cells to the 19 th sub slice and the last sub slice. Can be.
  • the frame builder 110 may map the dummy cell to the first cell of at least one sub-slice among the sub slices, and then sequentially map the cells of the PLP.
  • the frame builder 110 maps the dummy cells to the first cells from the first sub slice to the tenth sub slice, respectively, as shown in FIG. 9, and the second cell from the first sub slice to the tenth sub slice. From, the cells of the PLP may be mapped to the fifth cell, respectively.
  • the frame builder 110 may map cells of five PLPs from the eleventh sub slice to the last sub slice.
  • the frame builder 110 may map cells of five PLPs from the first sub slice to the tenth sub slice, as shown in FIG. 10.
  • the frame builder 110 maps the dummy cells to the first cells from the 11th subslice to the last subslice, respectively, and the PLPs of the 2nd to 5th cells from the 11th subslice to the last subslice. Each cell can be mapped.
  • the frame builder 110 may map the dummy cell to the last cell of at least one sub-slice among the sub-slices, and then sequentially map the cells of the PLP.
  • the frame builder 110 may map cells of five PLPs from the first sub slice to the tenth sub slice.
  • the frame builder 110 maps the dummy cells to the fifth cells from the 11th subslice to the last subslice, respectively, and the cells of the PLP from the 1st to 4th cells from the 11th subslice to the last subslice. You can map them separately.
  • the frame builder 110 maps the dummy cells to the last cells from the first sub slice to the 10th sub slice, respectively, as shown in FIG. 12, and starts from the first cell from the first sub slice to the 10th sub slice.
  • the cells of the PLP may be mapped to the fifth cell, respectively.
  • the frame builder 110 may map cells of five PLPs from the eleventh sub slice to the last sub slice.
  • mapping cells of a PLP using a dummy cell as shown in FIGS. 7 to 12, all five cells from the first sub slice to the 19 th sub slice are illustrated. The same number of cells are mapped and mapped, and 5 cells are mapped to the last sub-slice so that the number of cells greater than zero is mapped.
  • the parameters related to the PLP and the sub slice may be defined as shown in Table 2 below.
  • cells of the PLP may be mapped to subframes as shown in FIGS. 13 to 18.
  • a dummy cell may be added, and the dummy cell may be inserted at various positions in the subframe.
  • a dummy cell when a dummy cell is inserted as shown in FIG. 7, it is mapped to a subframe as shown in FIG. 13, and when a dummy cell is inserted as shown in FIG. 8, it is mapped to a subframe as shown in FIG. 14, and the dummy cell is shown in FIG.
  • the subframe is mapped as shown in FIG. 15
  • the dummy cell as shown in FIG. 10 is mapped in the subframe as shown in FIG. 16
  • the case in which the dummy cell is inserted as shown in FIG.
  • it may be mapped in a subframe as shown in FIG. 18.
  • the transmitter 120 transmits a subframe to a receiver (not shown).
  • the transmitter 120 may include at least one transmit antenna (not shown), and may transmit a frame including a subframe to a receiver (not shown) through a channel.
  • the transmitter 100 may map L1 signaling including parameters related to the PLP and the sub-slice to a frame and transmit the L1 signaling to a receiver (not shown).
  • information on the PLP type, the PLP size, the start position, the number of sub slices, and the interval of the sub slices may be mapped to a preamble of a frame and transmitted to a receiving device (not shown).
  • information about the index of the cell to which the dummy cells are mapped may be mapped to the preamble of the frame and transmitted to the receiving device (not shown).
  • 19 is a diagram for describing a method of inserting a dummy cell according to one embodiment of the present invention.
  • S1910 it is determined whether the S PLP is a valid value (S1910). In this case, it may be determined whether the S PLP is a valid value according to whether Equation 2 is satisfied.
  • S PLP is a valid value, that is, when Equation 2 is satisfied (S1910-Y), cells of the PLP are sequentially mapped from the first sub-slice (S1930).
  • the number of dummy cells to be added is calculated (S1920).
  • the number of dummy cells to be added may be calculated based on Equation 3.
  • dummy cells may be inserted from the first sub-slice, and the cells of the PLP may be sequentially mapped when the dummy cell insertion is completed.
  • a dummy cell is mapped from a first cell of the first slice, but this is only an example. That is, the dummy cell may be mapped from the last cell of the last sub slice, the dummy cell may be mapped to the first cell of the calculated number of sub slices, or the dummy cell may be mapped to the last cell of the calculated number of sub slices. have.
  • 20 is a block diagram illustrating a configuration of a receiving apparatus according to an embodiment of the present invention.
  • the reception apparatus 2000 may include a synchronization & demodulation module (not shown), a frame parsing module (not shown), and a demapping and decoding module (not shown). ) And an output processor (not shown).
  • the synchronization and demodulation module (not shown) receives an input signal through at least one receiving antenna, performs signal detection and synchronization for a system corresponding to the receiving apparatus 2000, and is performed by the transmitting apparatus 100.
  • the demodulation corresponding to the inverse process can be performed.
  • the frame parsing module (not shown) may parse the frame from the received signal and extract data from which the service selected by the user is transmitted.
  • the location of the data to be extracted may be provided from the transmitting device 100 through the L1 signaling.
  • the demapping and decoding module may perform demodulation and decoding on the extracted data.
  • the demapping and decoding module may perform demodulation on modulation applied by the transmitting apparatus 100 and may correct an error occurring in a transmission channel through decoding.
  • the transmission parameter required for demodulation and decoding may be provided from the transmitting device 100 through L1 signaling.
  • the output processor corresponds to an input formatting module (not shown) of the transmitting device 100, and may perform a reverse process of various compression and signal processing procedures applied to the transmitting device 100. In this case, necessary control information may be provided from the transmitting device 100 through L1 signaling.
  • the output of the output processor (not shown) may be a plurality of data input to the transmitting device 100.
  • the reception device 2000 may extract and process data in which the service selected by the user is transmitted from the frame.
  • the reception apparatus 2000 may determine whether a dummy cell exists among the cells mapped to the subframe and process only cells for data except for the dummy cell, which will be described in detail below.
  • the reception device 2000 may include a receiver 2010 and a frame builder 2020 as shown in FIG. 21.
  • the receiver 2010 receives a subframe transmitted by the transmitter 100.
  • the receiver 2010 may include a frame including at least one receiving antenna (not shown), and the like, including a subframe transmitted by the transmitting device 100.
  • the frame may include a parameter related to the PLP and the sub slice. That is, information on a PLP type, a PLP size, a start position, the number of sub slices, and the interval between sub slices may be mapped to the preamble of the frame.
  • the frame may include information about the index of the cell to which the dummy cells are mapped.
  • the frame builder 2020 determines whether a dummy cell is inserted in a subframe.
  • the frame builder 2020 may calculate the size of the sub-slice for each PLP based on the number of cells of the PLP transmitted through one sub-frame and the number of preset sub-slices. In this case, the frame builder 2020 may calculate the size of the sub slice based on Equation 1.
  • the frame debuilder 2020 compares the value calculated based on the size of the sub-slice and the number of sub-slices with the number of cells of the PLP (that is, the size of the PLP) to determine whether dummy cells are inserted in the sub-frame. You can decide whether or not.
  • the frame debuilder 2020 may determine that the dummy cell is inserted.
  • the frame debuilder 2020 may determine whether the dummy cell is inserted based on whether Equation 2 is satisfied.
  • the frame debuilder 2020 may determine that the dummy cell is inserted when the equation 2 is not satisfied.
  • the frame debuilder 2020 may calculate the number of inserted dummy cells. In detail, the frame debuilder 2020 may calculate the number of inserted dummy cells based on Equation 3 below.
  • the frame debuilder 2020 may demap a cell of the PLP except for the dummy cell from the subframe.
  • the frame debuilder 2020 may determine a cell to which a dummy cell is mapped in a subframe, and demap a cell of the PLP except for the dummy cell in the subframe.
  • the frame debuilder 2020 may determine a start position to which cells of the PLP are mapped in the subframe based on the calculated number of dummy cells.
  • the frame builder 2020 may determine a cell to which a dummy cell is mapped in a subframe. That is, the frame builder 2020 may determine the index of the cell to which the dummy cell is mapped in the subframe.
  • the frame builder 2020 may determine that as many dummy cells as the number calculated from the first cell of the first sub slice among the sub slices of the PLP are sequentially mapped. As another example, the frame builder 2020 may determine that as many dummy cells as the number calculated from the last cell of the last sub slice among the sub slices of the PLP are mapped in the reverse order. As another example, the frame debuilder 2020 may determine that dummy cells are mapped to first cells of as many subslices as the calculated number of subslices of the PLP. As another example, the frame debuilder 2020 may determine that the dummy cell is mapped to the last cell of the subslice as many as the number calculated among the subslices of the PLP.
  • the receiving apparatus 2000 may be provided with information on how the transmitting apparatus 100 maps the dummy cell to the sub slice from the transmitting apparatus 100 or may be pre-stored in the receiving apparatus 2000. .
  • the frame builder 2020 may determine a cell to which a dummy cell is mapped in a subframe through another method.
  • the transmitting device 100 may transmit information about the index of the cell to which the dummy cells are mapped to the receiving device 200.
  • the frame builder 2020 may determine the index of the cell to which the dummy cell is mapped in the subframe based on the information received from the transmitting apparatus 100.
  • the frame debuilder 2020 may determine that the cells of the PLP are sequentially mapped from the first cell among the remaining cells except the cells to which the dummy cells are mapped in the subframe.
  • the frame debuilder 2020 demaps only the cells of the PLP except for the dummy cell from the subframe, and the receiving apparatus 2000 may process only the cells of the PLP. Will be.
  • the frame debuilder 2020 demaps the cells of the PLP from the subframe, and the receiving apparatus 2000 processes the cells of the PLP. You can do it.
  • 21 is a diagram for describing a method of processing a dummy cell, according to an exemplary embodiment.
  • S2110 it is determined whether the S PLP is a valid value (S2110). In this case, it may be determined whether the S PLP is a valid value according to whether Equation 2 is satisfied.
  • S PLP is a valid value, that is, when Equation 2 is satisfied (S2110-Y)
  • S2110-Y cells of the PLP mapped from the first cell of the first sub-slice are processed (S2130).
  • the number of added dummy cells is calculated (S2120).
  • the number of added dummy cells may be calculated based on Equation 3.
  • the number of cells calculated from the first sub-slice may be ignored and the cells of the PLP mapped to the cells thereafter may be processed (S2140).
  • the dummy cell is mapped from the first cell of the first slice, but this is only an example. That is, ignore the number of cells calculated from the last cell of the last sub-slice, ignore the cell mapped to the first cell of the calculated number of sub-slices, or map to the last cell of the calculated number of sub-slices. You can also ignore the cells.
  • 22 is a flowchart illustrating a cell multiplexing method according to an embodiment of the present invention.
  • the size of the sub slice is calculated based on the number of cells of the PLP transmitted in one subframe and the number of preset sub slices (S2210).
  • the size of the sub slice may be calculated based on Equation 1.
  • a value calculated based on the size of the sub-slice and the number of sub-slices is compared with the number of cells of the PLP to determine whether to insert a dummy cell (S2220).
  • the cell of the PLP included in the sub slice is mapped to the sub frame (S2230).
  • at least one of the sub slices may include a dummy cell depending on whether a dummy cell is inserted.
  • operation S2220 when a value calculated based on the size of the sub-slice and the number of sub-slices is equal to or greater than the number of cells of the PLP, it may be determined to insert a dummy cell. Specifically, when not satisfying Equation 2, it may be determined to insert a dummy cell.
  • the number of dummy cells can be calculated.
  • the number of dummy cells may be calculated based on Equation 3.
  • the dummy cell may be mapped to the sub slice in various ways.
  • a dummy cell may be mapped from the first cell of the first sub slice among the sub slices.
  • the dummy cell may be mapped from the last cell of the last sub-slice among the sub-slices.
  • a dummy cell may be mapped to a first cell of at least one subslice among the subslices.
  • a dummy cell may be mapped to a last cell of at least one sub-slice among the sub-slices.
  • the sub-slice of the first PLP may be mapped to the subframe, and the sub-slice of the second PLP may be mapped from the index after the index of the sub-frame to which the sub-slice of the first PLP is mapped.
  • FIG. 23 is a flowchart illustrating a cell demultiplexing method according to an embodiment of the present invention.
  • a subframe is received from a transmitter (S2310).
  • the size of the subslice is calculated based on the number of cells of the PLP transmitted through one subframe and the number of preset subslices (S2320).
  • the size of the sub slice can be calculated based on the equation (1).
  • operation S2330 it is determined whether a dummy cell is inserted in the subframe by comparing the value calculated based on the size of the subslice and the number of subslices with the number of cells of the PLP.
  • the value calculated based on the size of the sub-slice and the number of sub-slices is equal to or greater than the number of cells of the PLP, it may be determined that the dummy cell is inserted. Specifically, when the equation 2 is not satisfied, it may be determined that the dummy cell is inserted.
  • the cell of the PLP is demapped except the dummy cell from the subframe (S2340).
  • the number of inserted dummy cells can be calculated.
  • the number of dummy cells inserted may be calculated based on Equation (3).
  • a cell to which the dummy cell is mapped in the subframe may be determined, and a cell of the PLP may be demapped except for the dummy cell in the subframe.
  • a non-transitory computer readable medium may be provided in which a program for sequentially performing the cell multiplexing method and the cell demultiplexing method according to the present invention is stored.
  • the non-transitory readable medium refers to a medium that stores data semi-permanently and is readable by a device, not a medium storing data for a short time such as a register, a cache, a memory, and the like.
  • a non-transitory readable medium such as a CD, a DVD, a hard disk, a Blu-ray disk, a USB, a memory card, a ROM, or the like.
  • each device may further include a processor such as a CPU, a microprocessor, etc. to perform the various operations described above, and each device may further include a memory for performing the various operations described above.
  • components, modules, units, and the like in the embodiments of the present invention may be implemented in hardware, firmware, or software for performing at least one function or operation, or a combination thereof.
  • they may have direct circuit structures such as memory, processing logic, lookup tables, etc., which may execute each function through control of at least one microprocessor or other control device.
  • they may be implemented by a program or code including at least one instruction executable to perform a particular logic function.
  • they may include a processor, such as a CPU, a microprocessor, for executing each function.
  • they may be integrated into at least one module or chip and implemented as at least one processor (not shown), except that each may need to be implemented in individual specific hardware.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Security & Cryptography (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

송신 장치가 개시된다. 본 송신 장치는 각 PLP에 대해, 하나의 서브 프레임에 전송되는 PLP의 셀의 개수 및 기설정된 서브 슬라이스의 개수에 기초하여 서브 슬라이스의 사이즈를 산출하고, 서브 슬라이스의 사이즈 및 서브 슬라이스의 개수에 기초하여 산출된 값과 PLP의 셀의 개수를 비교하여 더미 셀 삽입 여부를 결정하고, 서브 슬라이스에 포함된 PLP의 셀을 서브 프레임에 맵핑하는 프레임 빌더 및 서브 프레임을 수신 장치로 전송하는 송신부를 포함하며, 서브 슬라이스 중 적어도 하나는 더미 셀 삽입 여부에 따라 더미 셀을 포함할 수 있다.

Description

송신 장치, 그의 셀 멀티플렉싱 방법, 수신 장치 및 그의 셀 디멀티플렉싱 방법
본 발명은 송신 장치, 그의 셀 멀티플렉싱 방법, 수신 장치 및 그의 셀 디멀티플렉싱 방법에 관한 것으로, 더욱 상세하게는 셀을 프레임에 맵핑하여 전송하는 송신 장치 및 그의 셀 멀티플렉싱 방법과 수신된 프레임으로부터 셀을 디멀티플렉싱하는 수신 장치 및 그의 셀 디멀티플렉싱 방법에 관한 것이다.
최근 방송 통신 서비스는 다기능, 광대역 고품질화되고 있다. 특히 전자 기술의 발전에 따라 고화질 디지털 TV, 고 사양의 스마트 폰 등과 같은 휴대 방송 기기의 보급이 늘어나고 있으며, 이에 따라 방송 서비스에 대해 다양한 수신 방식, 다양한 서비스 지원에 대한 요구가 증대되고 있다.
이러한 요구에 따라, 하나의 예로서, ATSC(Advanced Television System Committee) 3.0과 같은 방송 통신 표준이 개발되었다. 이에 따라, ATSC 3.0에서 제안한 방법에 부합하도록 신호를 송수신하여 처리하기 위한 방안의 모색이 요청된다.
본 발명은 상술한 필요성에 따른 것으로, 본 발명의 목적은 서브 슬라이스와 관련하여 ATSC 3.0 표준에 정의된 조건을 만족하기 위해, 더미 셀을 서브 슬라이스에 맵핑하는 송신 장치 및 그의 셀 멀티플렉싱 방법과 송신 장치로부터 수신된 셀을 디멀티플렉싱하는 수신 장치 및 그의 셀 디멀티플렉싱 방법을 제공함에 있다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 송신 장치는 각 PLP에 대해, 하나의 서브 프레임에 전송되는 PLP의 셀의 개수 및 기설정된 서브 슬라이스의 개수에 기초하여 상기 서브 슬라이스의 사이즈를 산출하고, 상기 서브 슬라이스의 사이즈 및 상기 서브 슬라이스의 개수에 기초하여 산출된 값과 상기 PLP의 셀의 개수를 비교하여 더미 셀 삽입 여부를 결정하고, 상기 서브 슬라이스에 포함된 PLP의 셀을 서브 프레임에 맵핑하는 프레임 빌더 및 상기 서브 프레임을 수신 장치로 전송하는 송신부를 포함하며, 상기 서브 슬라이스 중 적어도 하나는 상기 더미 셀 삽입 여부에 따라 상기 더미 셀을 포함한다.
여기에서, 상기 프레임 빌더는 수학식 1에 기초하여 상기 서브 슬라이스의 사이즈를 산출할 수 있다.
또한, 상기 프레임 빌더는 상기 서브 슬라이스의 사이즈 및 상기 서브 슬라이스의 개수에 기초하여 산출된 값이 상기 PLP의 셀의 개수 이상인 경우, 상기 더미 셀을 삽입하는 것으로 결정할 수 있다.
그리고, 상기 프레임 빌더는 수학식 2를 만족하지 않는 경우, 상기 더미 셀을 삽입하는 것으로 결정할 수 있다.
한편, 상기 프레임 빌더는 상기 더미 셀을 삽입하는 것으로 결정되면, 상기 더미 셀의 개수를 산출할 수 있다.
여기에서, 상기 프레임 빌더는 수학식 3에 기초하여 상기 더미 셀의 개수를 산출할 수 있다.
한편, 상기 프레임 빌더는 상기 서브 슬라이스 중 첫 번째 서브 슬라이스의 첫 번째 셀부터 상기 더미 셀을 맵핑할 수 있다.
또한, 상기 프레임 빌더는 상기 서브 슬라이스 중 마지막 번째 서브 슬라이스의 마지막 셀부터 상기 더미 셀을 맵핑할 수 있다.
그리고, 상기 프레임 빌더는 상기 서브 슬라이스 중 적어도 하나의 서브 슬라이스의 첫 번째 셀에 상기 더미 셀을 맵핑할 수 있다.
또한, 상기 프레임 빌더는 상기 서브 슬라이스 중 적어도 하나의 서브 슬라이스의 마지막 셀에 상기 더미 셀을 맵핑할 수 있다.
한편, 상기 프레임 빌더는 제1 PLP의 서브 슬라이스를 상기 서브 프레임에 맵핑하고, 상기 제1 PLP의 서브 슬라이스가 맵핑된 상기 서브 프레임의 인덱스 다음의 인덱스부터 제2 PLP의 서브 슬라이스를 맵핑할 수 있다.
한편, 본 발명의 일 실시 예에 따른 셀 멀티플렉싱 방법은 각 PLP에 대해, 하나의 서브 프레임에 전송되는 PLP의 셀의 개수 및 기설정된 서브 슬라이스의 개수에 기초하여 상기 서브 슬라이스의 사이즈를 산출하는 단계, 상기 서브 슬라이스의 사이즈 및 상기 서브 슬라이스의 개수에 기초하여 산출된 값과 상기 PLP의 셀의 개수를 비교하여 더미 셀 삽입 여부를 결정하는 단계 및 상기 서브 슬라이스에 포함된 PLP의 셀을 서브 프레임에 맵핑하는 단계를 포함하고, 상기 서브 슬라이스 중 적어도 하나는 상기 더미 셀 삽입 여부에 따라 상기 더미 셀을 포함할 수 있다.
여기에서, 상기 결정하는 단계는 수학식 2를 만족하지 않는 경우, 상기 더미 셀을 삽입하는 것으로 결정할 수 있다.
한편, 본 발명의 일 실시 예에 따른 수신 장치는 송신 장치로부터 서브 프레임을 수신하는 수신부 및 각 PLP에 대해, 하나의 서브 프레임을 통해 전송된 PLP의 셀의 개수 및 기설정된 서브 슬라이스의 개수에 기초하여 상기 서브 슬라이스의 사이즈를 산출하고, 상기 서브 슬라이스의 사이즈 및 상기 서브 슬라이스의 개수에 기초하여 산출된 값과 상기 PLP의 셀의 개수를 비교하여 상기 서브 프레임에 더미 셀이 삽입되어 있는지 여부를 결정하고, 상기 더미 셀이 삽입되어 있는 경우, 상기 서브 프레임으로부터 더미 셀을 제외하고 PLP의 셀을 디맵핑하는 프레임 디빌더를 포함한다.
여기에서, 상기 프레임 디빌더는 수학식 1에 기초하여 상기 서브 슬라이스의 사이즈를 산출할 수 있다.
한편, 상기 프레임 디빌더는 상기 서브 슬라이스의 사이즈 및 상기 서브 슬라이스의 개수에 기초하여 산출된 값이 상기 PLP의 셀의 개수 이상인 경우, 상기 더미 셀이 삽입되어 있는 것으로 결정할 수 있다.
또한, 상기 프레임 디빌더는 수학식 2를 만족하지 않는 경우, 상기 더미 셀이 삽입되어 있는 것으로 결정할 수 있다.
그리고, 상기 프레임 디빌더는 상기 더미 셀이 삽입되어 있는 것으로 결정되면, 상기 삽입된 더미 셀의 개수를 산출할 수 있다.
이 경우, 상기 프레임 디빌더는 수학식 3에 기초하여 상기 삽입된 더미 셀의 개수를 산출할 수 있다.
또한, 상기 프레임 디빌더는 상기 서브 프레임에서 상기 더미 셀이 맵핑된 셀을 판단하고, 상기 서브 프레임에서 상기 더미 셀을 제외하고 상기 PLP의 셀을 디맵핑할 수 있다.
이상과 같은 본 발명의 다양한 실시 예에 따르면, 최소한의 더미 셀을 이용하여, ATSC 3.0 표준에 부합하면서도 다양한 값으로 PLP의 셀의 개수에 대한 파라미터 값을 설정할 수 있게 된다.
도 1은 ATSC 3.0 표준에서 정의된 프레임 구조를 설명하기 위한 도면,
도 2는 본 발명의 일 실시 예에 따른 송신 장치의 구성을 설명하기 위한 블록도,
도 3은 본 발명의 일 실시 에에 따른 셀 인덱싱 방법을 설명하기 위한 도면,
도 4는 본 발명의 일 실시 예에 따른 셀 멀티플렉싱 방법을 설명하기 위한 도면,
도 5 내지 도 18은 본 발명의 일 실시 예에 따른 더미 셀을 추가하는 방법을 설명하기 위한 도면들,
도 19는 본 발명의 일 실시 예에 따른 더미 셀을 삽입하는 방법을 설명하기 위한 도면,
도 20은 본 발명의 일 실시 예에 따른 수신 장치의 구성을 설명하기 위한 블록도,
도 21은 본 발명의 일 실시 예에 따른 더미 셀을 처리하는 방법을 설명하기 위한 도면,
도 22는 본 발명의 일 실시 예에 따른 셀 멀티플렉싱 방법을 설명하기 위한 흐름도, 그리고
도 23은 본 발명의 일 실시 예에 따른 셀 디멀티플렉싱 방법을 설명하기 위한 흐름도이다.
-
본 개시에서 사용되는 용어는 본 개시에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 개시의 전반에 걸친 내용을 토대로 정의되어야 한다.
명세서 전체에서 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다. 또한, 명세서에 기재된 구성요소, 유닛, 모듈 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.
아래에서는 첨부한 도면을 참고하여 본 개시의 실시 예에 대하여 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 개시는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 개시를 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
이하에서는 첨부된 도면을 참조하여 본 발명을 더욱 상세하게 설명한다.
본 발명의 일 실시 예에 따른 송신 장치는 복수의 데이터를 입력받고, 각 입력 데이터를 독립적인 코딩 및 모듈레이션이 적용되는 PLP(Physical Layer Pipe)로 처리하여, 각 입력 데이터에 대한 셀을 생성할 수 있다.
여기에서, PLP는 하나 또는 다수의 서비스 또는 서비스 컴포넌트를 전달할 수 있는 서비스 데이터 또는 관련된 메타데이터를 전달하는 물리 계층(physical layer)에서의 로지컬 채널을 의미한다. 즉, PLP는 각 서비스가 전송되는 경로 또는 그 경로를 통해 전송되는 스트림을 의미한다.
구체적으로, 송신 장치(도 2의 100)는 인풋 포맷팅 모듈(input formatting module)(미도시)을 통해, 각 입력 데이터를 인풋 포맷팅하여 PLP 각각에 대해 베이스밴드 패킷들(baseband packets)를 생성하고, BICM 모듈(Bit Interleaved Coding and Modulation module)(미도시)을 통해 각 베이스밴드 패킷들을 FEC(Forward Error Correction), 인터리빙 및 모듈레이션하여 각각의 PLP에 대한 셀들(또는, 데이터 셀들)을 생성할 수 있다.
그리고, 송신 장치(100)는 프레이밍 및 인터리빙 모듈(framing & interleaving module)(미도시)을 통해 각 PLP의 셀들을 타임 인터리빙하고, 타임-인터리빙된 셀들을 주파수 도메인 상에서 프레임에 맵핑할 수 있다. 이때, 송신 장치(100)는 경우에 따라, 프레이밍 및 인터리빙 모듈(미도시)을 통해, 프레임의 OFDM(Orthogonal Frequency Division Multiplexing) 심볼에 맵핑된 셀들을 주파수 인터리빙할 수 있다.
그리고, 송신 장치(100)는 웨이브폼 제네레이션 모듈(waveform generation moduel)(미도시)을 통해, 프레임에 파일럿을 삽입하고 IFFT(Inverse Fast Fourier Transform)를 통해 프레임의 OFDM 심볼들을 시간 도메인으로 변환하고, 리저브 톤을 이용한 PAPR(Peak to Average Power Ratio) 감소(reduction)를 수행하고, 프레임에 가드 인터벌을 삽입하여, 수신 장치(미도시)로 신호를 전송할 수 있다. 이를 위해, 송신 장치(100)는 적어도 하나의 송신 안테나(미도시)를 포함할 수 있다.
한편, 송신 장치(100)는 입력 데이터를 처리하기 위해 필요한 정보 등을 포함하는 L1 시그널링을 처리하고 이를 프레임에 맵핑하여 수신 장치(미도시)로 전송할 수 있다.
이러한 과정은 ATSC(Advanced Television System Committee) 3.0 표준에서 정의된 방법에 따라 입력 데이터 및 L1 시그널링을 처리하는 방법을 개략적으로 기술한 것으로, 본 발명의 일 실시 예에 따른 송신 장치는 ATSC 3.0 표준에서 정의된 방법에 따라 입력 데이터 및 L1 시그널링을 처리할 수 있다.
한편, ATSC 3.0 표준에 따르면, 도 1과 같이, 프레임은 부트스트랩(bootstrap)(10), 프리앰블(preamble)(20) 및 적어도 하나의 서브 프레임(subframe)(30-1,...,30-n)으로 구성된다.
구체적으로, 부트스트랩(10)은 프레임의 시작에 위치하고, 프리앰블(20)은 부트스트랩(10) 다음에 위치하고, 적어도 하나의 서브 프레임(30-1,...,30-n)은 프리앰블(20) 다음에 위치하게 된다.
이들은 적어도 하나의 OFDM 심볼들로 구성되며, 각 OFDM 심볼의 캐리어 수는 FFT 모드(즉, FFT 사이즈)에 따라 결정될 수 있다.
한편, 서브 프레임은 다른 서브 프레임 사이의 경계에 위치하는 서브 프레임 바운더리 심볼(subframe boundary symbol) 및 서브 프레임 바운더리 심볼 사이에 위치하는 데이터 심볼(data symbol)을 포함할 수 있다. 다만, 이는 일 예일 뿐이고, 서브 프레임은 데이터 심볼만으로 구성될 수 있다. 또한, 서브 프레임에서 첫 번째 심볼 또는 마지막 심볼만이 서브 프레임 바운더리 심볼에 해당하고 나머지 심볼들은 데이터 심볼로 구성될 수도 있다.
한편, 상술한 바와 같이, 프레이밍 및 인터리빙 모듈(미도시)은 복수의 PLPs의 셀들을 서브 프레임에 맵핑할 수 있다. 이때, 복수의 PLPs의 셀들이 멀티플렉싱되어, 복수의 PLPs의 셀들이 각 서브 프레임의 셀들에 맵핑되는데, 이하에서 이를 보다 구체적으로 설명하도록 한다.
도 2는 본 발명의 일 실시 예에 따른 송신 장치의 구성을 설명하기 위한 블록도이다.
도 2를 참조하면, 송신 장치(100)는 프레임 빌더(110) 및 송신부(120)를 포함한다.
프레임 빌더(110)는 복수의 PLPs의 셀들을 서브 프레임의 셀들(즉, 서브 프레임의 데이터 셀들)에 맵핑한다.
여기에서, 서브 프레임의 셀들은 OFDM 심볼들의 셀들(즉, 캐리어들 또는 서브 캐리어들)로, 서브 프레임에서 파일럿이 삽입되거나 PAPR 감소를 위해 이용되거나 널(null)로서 이용되는 셀들을 제외한 셀들에 해당할 수 있다.
이 경우, 프레임 빌더(110)는 서브 프레임의 셀들에 대한 인덱싱을 수행할 수 있다.
예를 들어, 도 3과 같이, 프레임 빌더(110)는 첫 번째 셀에 0을 인덱싱하고, 다음 셀부터 1 씩 증가시키면서 셀들에 대한 인덱싱을 수행할 수 있다.
그리고, 프레임 빌더(110)는 인덱스(즉, 셀 인덱스)가 부여된 셀들에 복수의 PLPs의 셀들을 맵핑할 수 있다.
이때, 프레임 빌더(110)는 PLP의 타입에 따라 서로 다른 방식으로 PLP의 셀들을 서브 프레임의 셀들에 맵핑할 수 있다.
구체적으로, PLP는 타입에 따라 non-dispersed PLP와 dispersed PLP로 구분될 수 있다. 한편, PLP가 어떠한 타입의 PLP에 해당하는지는 시스템 내에 기설정되어 있을 수 있다.
먼저, non-dispersed PLP의 경우, 프레임 빌더(110)는 non-dispersed PLP의 셀들을 서브 프레임에서 특정한 인덱스를 갖는 셀부터 순차적으로 맵핑할 수 있다. 이에 따라, non-dispersed PLP의 셀들은 연속적인 인덱스를 갖는 셀들에 맵핑될 수 있다.
한편, dispersed PLP의 경우, 프레임 빌더(110)는 dispersed PLP의 셀들을 적어도 2 개 이상의 서브 슬라이스로 구분할 수 있다. 이를 위해, 프레임 빌더(110)는 수학식 1에 기초하여 서브 슬라이스의 사이즈를 산출할 수 있다.
Figure PCTKR2018001251-appb-M000001
여기에서, Ssubslice는 서브 슬라이스의 사이즈이고, Nsubslices는 서브 슬라이스의 개수이다. 그리고, SPLP는 PLP에 포함된 셀의 개수(즉, PLP 사이즈)이다. 구체적으로, SPLP는 하나의 서브 프레임에서 전송되는 PLP에 포함된 셀의 개수이다. 그리고,
Figure PCTKR2018001251-appb-I000001
는 x와 같은 정수이거나 x보다 큰 최소의 정수를 의미한다.
그리고, 프레임 빌더(110)는 일정한 간격(interval)만큼 떨어진 셀들에 PLP의 서브 슬라이스를 맵핑할 수 있다.
구체적으로, 프레임 빌더(110)는 특정한 인덱스를 갖는 셀부터 PLP의 서브 슬라이스에 포함된 셀들을 순차적으로 맵핑하고, 특정한 인덱스를 기준으로 일정한 간격만큼 떨어진 인덱스를 갖는 셀부터 PLP의 다음 서브 슬라이스에 포함된 셀들을 순차적으로 맵핑할 수 있다.
또한, 프레임 빌더(110)는 PLP의 서브 슬라이스가 맵핑된 셀의 다음 셀부터는 다른 PLP의 서브 슬라이스를 맵핑할 수 있다.
예를 들어, 프레임 빌더(110)는 제1 PLP의 서브 슬라이스를 서브 프레임에 맵핑하고, 제1 PLP의 서브 슬라이스가 맵핑된 서브 프레임의 인덱스 다음의 인덱스부터 제2 PLP의 서브 슬라이스를 맵핑할 수 있다.
이하에서는 도 4를 일 예로, non-dispersed PLP 및 dispersed PLP의 셀들을 맵핑하는 방법을 설명하도록 한다.
이때, PLP 사이즈(PLP_SIZE)(즉, SPLP), PLP 타입(PLP_TYPE), 시작 위치(STARTING_POSITION), 서브 슬라이스의 개수(# of SUBSLICES)(즉, Nsubslices) 및 서브 슬라이스의 간격(SUBSLICES_INTERVAL)은 표 1과 같다. 한편, 표 1과 같은 파라미터는 시스템 내에 기설정되어 있을 수 있다.
Figure PCTKR2018001251-appb-T000001
여기에서, 시작 위치는 PLP의 첫 번째 서브 슬라이스에 포함된 첫 번째 셀이 맵핑되는 서브 프레임의 셀 인덱스를 나타내고, 서브 슬라이스의 간격은 PLP의 서브 슬라이스가 맵핑되는 서브 프레임의 셀 인덱스와 다음 서브 슬라이스가 맵핑되는 서브 프레임의 셀 인덱스 사이의 간격을 나타낸다.
도 4를 참조하면, PLP_ID가 A,B인 PLP(A)와 PLP(B)는 non-dispersed PLP에 해당한다는 점에서, 프레임 빌더(110)는 시작 위치부터 PLP(A)와 PLP(B)의 셀들을 맵핑할 수 있다.
구체적으로, PLP(A)의 경우, 10 개의 셀들을 포함하고, 시작 위치는 0이므로, 프레임 빌더(110)는 인덱스가 0인 셀부터 9인 셀까지 PLP(A)의 셀들을 순차적으로 맵핑할 수 있다(도 4의 A00~A09).
그리고, PLP(B)의 경우, 10 개의 셀들을 포함하고, 시작위치는 10이므로, 프레임 빌더(110)는 인덱스가 10인 셀부터 19인 셀까지 PLP(B)의 셀들을 순차적으로 맵핑할 수 있다(도 4의 B00~B09).
한편, PLP_ID가 C인 PLP(C)는 dispersed PLP에 해당한다는 점에서, 프레임 빌더(110)는 PLP(C)의 서브 슬라이스의 사이즈를 산출한다. 이 경우, SPLP=80이고, Nsubslices=20이므로, 프레임 빌더(110)는
Figure PCTKR2018001251-appb-I000002
와 같이 Ssubslice를 산출할 수 있다.
이때, PLP(C)는 80 개의 셀들을 포함하고, 서브 슬라이스의 개수는 20이므로, 각 서브 슬라이스에는 PLP(C)의 셀들이 4 개씩 맵핑될 수 있다.
그리고, 프레임 빌더(110)는 시작위치가 20이므로, 인덱스가 20인 셀부터 23인 셀까지 첫 번째 슬라이스에 포함되는 4 개의 셀들(가령, PLP(C)의 1 번째 셀부터 4 번째 셀)을 맵핑할 수 있다(도 4의 C00~C03). 그리고, 프레임 빌더(110)는 서브 슬라이스의 간격이 12이므로, 인덱스가 20인 셀에서 12만큼 떨어진 셀 즉, 인덱스가 32인 셀부터 35인 셀까지 2 번째 슬라이스에 포함되는 4 개의 셀들(가령, PLP(C)의 5 번째 셀부터 8 번째 셀)을 맵핑할 수 있다(도 4의 C04~C07).
이와 같은 방식에 따라, 프레임 빌더(110)는 나머지 슬라이스에 포함되는 셀들을 서브 프레임의 셀들에 맵핑하게 되며, 결국, 20 번째 슬라이스에 포함되는 4 개의 셀들(가령, PLP(C)의 77 번째 셀부터 80 번째 셀)은 인덱스가 248인 셀부터 251인 셀까지 맵핑될 수 있다(도 4의 C76~C79).
한편, PLP_ID가 D인 PLP(D)는 dispersed PLP에 해당한다는 점에서, 프레임 빌더(110)는 PLP(D)의 서브 슬라이스의 사이즈를 산출한다. 이 경우, SPLP=60이고, Nsubslices=20이므로, 프레임 빌더(110)는
Figure PCTKR2018001251-appb-I000003
와 같이 Ssubslice를 산출할 수 있다.
이때, PLP(D)는 60 개의 셀들을 포함하고, 서브 슬라이스의 개수는 20이므로, 각 서브 슬라이스에는 PLP(D)의 셀들이 3 개씩 포함될 수 있다.
그리고, 프레임 빌더(110)는 시작위치가 24이므로, 셀 인덱스가 24인 셀부터 26인 셀에 첫 번째 슬라이스에 포함되는 3 개의 셀들(가령, PLP(D)의 1 번째 셀부터 3 번째 셀)을 맵핑할 수 있다(도 4의 D00~D02). 그리고, 프레임 빌더(110)는 서브 슬라이스의 간격이 12이므로, 셀 인덱스가 24인 셀에서 12만큼 떨어진 36 셀부터 38인 셀에 2 번째 슬라이스에 포함되는 3 개의 셀들(가령, PLP(D)의 4 번째 셀부터 6 번째 셀)을 맵핑할 수 있다(도 4의 D03~C05).
이와 같은 방식에 따라, 프레임 빌더(110)는 나머지 슬라이스에 포함되는 셀들을 서브 프레임의 셀들에 맵핑하게 되며, 결국, 20 번째 슬라이스에 포함되는 3 개의 셀들(가령, PLP(D)의 58 번째 셀부터 60 번째 셀)은 셀 인덱스가 252부터 254인 셀들에 맵핑될 수 있다(도 4의 D57~D59).
한편, PLP_ID가 E인 PLP(E)는 dispersed PLP에 해당한다는 점에서, 프레임 빌더(110)는 PLP(E)의 서브 슬라이스의 사이즈를 산출한다. 이 경우, SPLP=60이고, Nsubslices=20이므로, 프레임 빌더(110)는
Figure PCTKR2018001251-appb-I000004
와 같이 Ssubslice를 산출할 수 있다.
이때, PLP(E)는 60 개의 셀들을 포함하고, 서브 슬라이스의 개수는 20이므로, 각 서브 슬라이스에는 PLP(E)의 셀들이 3 개씩 맵핑될 수 있다.
그리고, 프레임 빌더(110)는 시작위치가 27이므로, 인덱스가 27인 셀부터 29인 셀까지 첫 번째 슬라이스에 포함되는 3 개의 셀들(가령, PLP(E)의 1 번째 셀부터 3 번째 셀)을 맵핑할 수 있다(도 4의 E00~E02). 그리고, 프레임 빌더(110)는 서브 슬라이스의 간격이 12이므로, 인덱스가 27인 셀에서 12만큼 떨어진 셀 즉, 인덱스가 39인 셀부터 41인 셀까지 2 번째 슬라이스에 포함되는 3 개의 셀들(가령, PLP(E)의 4 번째 셀부터 6 번째 셀)을 맵핑할 수 있다(도 4의 E03~E05).
이와 같은 방식에 따라, 프레임 빌더(110)는 나머지 슬라이스에 포함되는 셀들을 서브 프레임의 셀들에 맵핑하게 되며, 결국, 20 번째 슬라이스에 포함되는 3 개의 셀들(가령, PLP(E)의 58 번째 셀부터 60 번째 셀)은 셀 인덱스가 255인 셀부터 257인 셀까지 맵핑될 수 있다(도 4의 E57~E59).
한편, PLP_ID가 F인 PLP(F)는 dispersed PLP에 해당한다는 점에서, 프레임 빌더(110)는 PLP(F)의 서브 슬라이스의 사이즈를 산출한다. 이 경우, SPLP=40이고, Nsubslices=20이므로, 프레임 빌더(110)는
Figure PCTKR2018001251-appb-I000005
와 같이 Ssubslice를 산출할 수 있다.
이때, PLP(F)는 40 개의 셀들을 포함하고, 서브 슬라이스의 개수는 20이므로, 각 서브 슬라이스에는 PLP(F)의 셀들이 2 개씩 맵핑될 수 있다.
그리고, 프레임 빌더(110)는 시작위치가 30이므로, 인덱스가 30인 셀 및 31인 셀에 첫 번째 슬라이스에 포함되는 2 개의 셀들(가령, PLP(F)의 1 번째 셀 및 2 번째 셀)을 맵핑할 수 있다(도 4의 F00~F01). 그리고, 프레임 빌더(110)는 서브 슬라이스의 간격이 12이므로, 인덱스가 30인 셀에서 12만큼 떨어진 셀 즉, 인덱스가 42인 셀과 43인 셀에 2 번째 슬라이스에 포함되는 2 개의 셀들(가령, PLP(F)의 3 번째 셀 및 4 번째 셀)을 맵핑할 수 있다(도 4의 F02~F03).
이와 같은 방식에 따라, 프레임 빌더(110)는 나머지 슬라이스에 포함되는 셀들을 서브 프레임의 셀들에 맵핑하게 되며, 결국, 20 번째 슬라이스에 포함되는 2 개의 셀들(가령, PLP(F)의 39 번째 셀 및 40 번째 셀)은 인덱스가 258인 셀 및 259인 셀에 맵핑될 수 있다(도 4의 F38~F39).
이와 같이, non-dispersed PLP의 셀들은 서브 프레임에서 인접한 인덱스를 갖는 셀들에 맵핑된다. 한편, dispersed PLP의 경우, 하나의 서브 슬라이스에 포함된 셀들은 서브 프레임에서 인접한 또는 연속한 인덱스를 갖는 셀들에 맵핑되지만, 2 개의 연속된 서브 슬라이스 각각에 포함된 셀들은 서로 인접하지 않은 셀 인덱스를 갖는 셀들에 맵핑될 수 있다.
한편, ATSC 3.0 표준에는 dispersed PLP의 서브 슬라이스에 맵핑되는 셀의 수와 관련하여 다음과 같은 제한 조건을 포함하고 있다.
- 서브 프레임 내에서, dispersed PLP의 모든 슬라이스는 마지막 서브 슬라이스를 제외하고 동일한 논-제로(non-zero) 사이즈를 가질 것
- dispersed PLP의 마지막 서브 슬라이스의 사이즈는 0보다 크고, 동일한 서브 프레임 내에서 동일한 dispersed PLP의 다른 서브 슬라이스의 사이즈와 같거나 그 보다 작을 것
하지만, 이와 같은 제한 조건 때문에, 서브 슬라이스의 개수에 따라 사용할 수 없는 SPLP 값(즉, PLP의 셀의 개수)이 존재하게 된다.
즉, PLP의 셀의 개수와 서브 슬라이스의 개수는 기설정되어 있고, 수학식 1과 같은 방법을 이용하여 서브 슬라이스의 사이즈를 산출하고, 산출된 서브 슬라이스의 사이즈를 이용하여 PLP의 셀들을 서브 프레임에 맵핑한다는 점에서, 서브 슬라이스의 개수에 따라 사용할 수 없는 PLP의 셀의 개수가 존재할 수 있다.
예를 들어, 서브 슬라이스의 개수가 10이고, SPLP=81인 경우를 가정한다. 이때, 서브 슬라이스의 사이즈는
Figure PCTKR2018001251-appb-I000006
와 같이 산출될 수 있다.
이 경우, 도 5와 같이, 첫 번째 서브 슬라이스부터 9 번째 서브 슬라이스까지는 각각 9 개의 PLP의 셀들이 맵핑되고, 마지막 서브 슬라이스에는 맵핑되는 PLP의 셀의 개수는 0이 된다. 즉, 마지막 서브 슬라이스에는 맵핑되는 PLP의 셀이 없게 된다.
이 경우, 마지막 서브 슬라이스에 맵핑되는 셀의 개수가 0 보다 커야한다는 제한 조건에 부합하지 않게 되고, 결국, ATSC 3.0 표준에서 정의된 방식으로는 서브 슬라이스의 개수가 10일 때 SPLP=81를 사용할 수 없게 된다.
본 발명에서는 상술한 문제점을 해소하기 위해, 도 6과 같이, 첫 번째 서브 슬라이스의 첫 번째 셀에 1 개의 더미 셀을 맵핑하여, 마지막 서브 슬라이스에 1 개의 PLP의 셀이 맵핑되도록 한다. 이에 따라, 마지막 서브 슬라이스에 맵핑되는 PLP의 셀의 개수가 0 보다 커지게 되고, ATSC 3.0 표준에서 정의된 제한 조건을 만족하면서도 서브 슬라이스의 개수가 10일 때 SPLP=81를 사용할 수 있게 된다.
이와 같이, 본 발명에서는 ATSC 3.0 표준에 부합하면서도 다양한 SPLP 값을 사용할 수 있도록 서브 슬라이스에 최소 개수의 더미 셀을 추가하게 되는데, 이하에서 보다 구체적으로 설명하도록 한다.
먼저, 프레임 빌더(110)는 각 PLP에 대해, 하나의 서브 프레임에 전송되는 PLP의 셀의 개수 및 기설정된 서브 슬라이스의 개수에 기초하여 서브 슬라이스의 사이즈를 산출할 수 있다.
여기에서, PLP의 셀의 개수(즉, SPLP), PLP 타입, 시작 위치, 서브 슬라이스의 개수(즉, Nsubslices) 및 서브 슬라이스의 간격은 시스템 내에 기설정되어 있을 수 있다.
구체적으로, 프레임 빌더(110)는 수학식 1을 이용하여 PLP의 서브 슬라이스의 사이즈를 산출할 수 있다.
그리고, 프레임 빌더(110)는 서브 슬라이스의 사이즈 및 서브 슬라이스의 개수에 기초하여 산출된 값과 PLP의 셀의 개수를 비교하여 더미 셀 삽입 여부를 결정한다.
먼저, 프레임 빌더(110)는 서브 슬라이스의 사이즈 및 서브 슬라이스의 개수에 기초하여 산출된 값이 PLP의 셀의 개수 이상인 경우, 더미 셀을 삽입하는 것으로 결정할 수 있다.
구체적으로, 프레임 빌더(110)는 수학식 2를 만족하지 않는 경우, 더미 셀을 삽입하는 것으로 결정할 수 있다.
Figure PCTKR2018001251-appb-M000002
여기에서, SPLP는 PLP의 셀의 개수이고, Nsubslices는 서브 슬라이스의 개수이다.
다만, 프레임 빌더(110)는 서브 슬라이스의 사이즈 및 서브 슬라이스의 개수에 기초하여 산출된 값이 PLP의 셀의 개수보다 작은 경우, 더미 셀을 삽입하지 않는 것으로 결정할 수 있다. 즉, 프레임 빌더(110)는 수학식 2를 만족하는 경우, 더미 셀을 삽입하지 않는 것으로 결정할 수 있다.
이후, 프레임 빌더(110)는 서브 슬라이스에 포함된 PLP의 셀을 서브 프레임에 맵핑할 수 있다. 이 경우, 더미 셀 삽입 여부에 따라, 서브 슬라이스 중 적어도 하나는 더미 셀을 포함할 수 있다.
먼저, 프레임 빌더(110)는 더미 셀을 삽입하지 않는 것으로 결정되면, 더미 셀을 삽입하지 않고 PLP의 서브 슬라이스를 순차적으로 서브 프레임의 셀들에 맵핑할 수 있다. 이와 관련하여서는 도 4를 일 예로 상술한 바 있다.
다만, 프레임 빌더(110)는 더미 셀을 삽입하는 것으로 결정되면, 더미 셀의 개수를 산출할 수 있다.
구체적으로, 프레임 빌더(110)는 수학식 3에 기초하여 더미 셀의 개수를 산출할 수 있다.
Figure PCTKR2018001251-appb-M000003
여기에서, Ndummy는 더미 셀의 개수이고, SPLP는 PLP의 셀의 개수이고, Nsubslices는 서브 슬라이스의 개수이다.
그리고, 프레임 빌더(110)는 PLP의 셀들 및 산출된 수만큼의 더미 셀을 서브 프레임의 셀들에 맵핑할 수 있다.
일 예로, 프레임 빌더(110)는 서브 슬라이스 중 첫 번째 서브 슬라이스의 첫 번째 셀부터 더미 셀을 맵핑할 수 있다.
즉, 프레임 빌더(110)는 첫 번째 서브 슬라이스의 첫 번째 셀부터 산출된 수만큼의 더미 셀을 순차적으로 맵핑할 수 있다. 이때, 프레임 빌더(110)는 서브 슬라이스의 사이즈보다 산출된 더미 셀의 개수가 큰 경우, 첫 번째 서브 슬라이스에 맵핑되고 남은 더미 셀을 다음 서브 슬라이스에 순차적으로 맵핑할 수 있다.
이 경우, 프레임 빌더(110)는 서브 슬라이스에서 더미 셀이 맵핑되고 남은 셀들에 PLP의 셀들을 순차적으로 맵핑할 수 있다.
다른 예로, 프레임 빌더(110)는 서브 슬라이스 중 마지막 서브 슬라이스의 마지막 셀부터 더미 셀을 맵핑할 수 있다.
즉, 프레임 빌더(110)는 마지막 서브 슬라이스의 마지막 셀부터 더미 셀을 역순으로 맵핑할 수 있다. 여기에서, 마지막 서브 슬라이스의 마지막 셀은 서브 슬라이스의 사이즈, 서브 슬라이스의 개수, PLP의 셀들의 개수 및 더미 셀들의 개수 등에 기초하여 결정될 수 있다. 이때, 프레임 빌더(110)는 마지막 서브 슬라이스에서 더미 셀이 맵핑될 수 있는 셀의 개수보다 산출된 더미 셀의 개수가 큰 경우, 마지막 서브 슬라이스에 맵핑되고 남은 더미 셀을 이전 서브 슬라이스에 역순으로 맵핑할 수 있다.
이 경우, 프레임 빌더(110)는 서브 슬라이스에서 더미 셀이 맵핑되고 남은 셀들에 PLP의 셀들을 순차적으로 맵핑할 수 있다.
또 다른 예로, 프레임 빌더(110)는 서브 슬라이스 중 적어도 하나의 서브 슬라이스의 첫 번째 셀에 더미 셀을 맵핑할 수 있다.
즉, 프레임 빌더(110)는 PLP의 복수의 서브 슬라이스 중에서 산출된 더미 셀의 개수만큼의 서브 슬라이스를 결정하고, 결정된 서브 슬라이스 각각의 첫 번째 셀에 더미 셀을 맵핑할 수 있다.
예를 들어, 산출된 더미 셀의 개수가 N(N은 2 이상의 정수)인 경우, 프레임 빌더(110)는 첫 번째 서브 슬라이스의 첫 번째 셀, 2 번째 서브 슬라이스의 첫 번째 셀,..., N 번째 서브 슬라이스의 첫 번째 셀에 더미 셀을 맵핑할 수 있다. 다른 예로, 서브 슬라이스의 개수가 M(=Nsubslices)이고, 산출된 더미 셀의 개수가 N(N은 2 이상의 정수)인 경우를 가정한다. 이 경우, 프레임 빌더(110)는 M 번째 서브 슬라이스의 첫 번째 셀, M-1 번째 서브 슬라이스의 첫 번째 셀,..., M-(N-1) 번째 서브 슬라이의 첫 번째 셀에 더미 셀을 맵핑할 수 있다.
다만, 이들은 일 예일 뿐이고, 더미 셀이 맵핑되는 서브 슬라이스는 다양하게 결정될 수 있음은 물론이다.
이 경우, 프레임 빌더(110)는 서브 슬라이스에서 더미 셀이 맵핑되고 남은 셀들에 PLP의 셀들을 순차적으로 맵핑할 수 있다.
또 다른 예로, 프레임 빌더(110)는 서브 슬라이스 중 적어도 하나의 서브 슬라이스의 마지막 셀에 더미 셀을 맵핑할 수 있다.
즉, 프레임 빌더(110)는 PLP의 복수의 서브 슬라이스 중에서 산출된 더미 셀의 개수만큼의 서브 슬라이스를 결정하고, 결정된 서브 슬라이스 각각의 마지막 셀에 더미 셀을 맵핑할 수 있다.
예를 들어, 산출된 더미 셀의 개수가 N(N은 2 이상의 정수)인 경우, 프레임 빌더(110)는 M(=Nsubslices) 서브 슬라이스의 마지막 셀, M-1 번째 서브 슬라이스의 마지막 셀,..., M-(N-1) 번째 서브 슬라이스의 마지막 셀에 더미 셀을 맵핑할 수 있다. 여기에서, 마지막 서브 슬라이스의 마지막 셀은 서브 슬라이스의 사이즈, 서브 슬라이스의 개수, PLP의 셀들의 개수 및 더미 셀들의 개수 등에 기초하여 결정될 수 있다. 다른 예로, 산출된 더미 셀의 개수가 N(N은 2 이상의 정수)인 경우, 프레임 빌더(110)는 첫 번째 서브 슬라이스의 마지막 셀, 2 번째 서브 슬라이스의 마지막 셀,..., N 번째 서브 슬라이스의 마지막 번째 셀에 더미 셀을 맵핑할 수 있다.
다만, 이들은 일 예일 뿐이고, 더미 셀이 맵핑되는 서브 슬라이스는 다양하게 결정될 수 있음은 물론이다.
이 경우, 프레임 빌더(110)는 서브 슬라이스에서 더미 셀이 맵핑되고 남은 셀들에 PLP의 셀들을 순차적으로 맵핑할 수 있다.
한편, 상술한 방법 외에도, 프레임 빌더(110)는 다양한 방법으로 더미 셀을 맵핑할 수 있다. 예를 들어, 프레임 빌더(110)는 더미 셀이 맵핑될 서브 슬라이스의 셀의 위치를 랜덤하게 결정하고, 결정된 서브 슬라이스의 셀에 더미 셀을 맵핑하고, 서브 슬라이스에서 더미 셀이 맵핑되고 남은 셀들에 PLP의 셀들을 순차적으로 맵핑할 수도 있다.
이와 같이, 프레임 빌더(110)는 서브 슬라이스의 사이즈 및 서브 슬라이스의 개수에 기초하여 산출된 값을 PLP의 셀의 개수와 비교하여, 더미 셀 삽입 여부를 결정하고, PLP의 셀들을 서브 프레임에 맵핑할 때 더미 셀을 선택적으로 추가할 수 있다.
즉, 프레임 빌더(110)는 서브 슬라이스의 개수 및 PLP의 셀의 개수에 기초하여 PLP의 셀들을 서브 프레임에 맵핑하였을 때, ATSC 3.0 표준에 정의된 제한 조건을 만족할 수 있는지 여부를 판단할 수 있다.
그리고, 프레임 빌더(110)는 ATSC 3.0 표준에 정의된 제한 조건을 만족하는지에 따라 PLP의 셀들을 서브 프레임에 맵핑할 때 더미 셀을 선택적으로 추가할 수 있다. 즉, 프레임 빌더(110)는 ATSC 3.0 표준에 정의된 제한 조건을 만족하는 경우, 더미 셀을 추가하지 않지만, ATSC 3.0 표준에 정의된 제한 조건을 만족하지 않는 경우, 더미 셀을 추가하여, PLP의 셀들을 서브 프레임에 맵핑하였을 때 ATSC 3.0 표준에 정의된 제한 조건을 만족하도록 할 수 있다.
이하에서, 서브 슬라이스에 더미 셀을 추가로 맵핑하는 방법에 대해 도 7 내지 도 18을 참조하여 설명하도록 한다.
예를 들어, 서브 슬라이스의 개수가 20이고, SPLP=90인 경우를 가정한다. 이때, 서브 슬라이스의 사이즈는
Figure PCTKR2018001251-appb-I000007
와 같이 산출될 수 있다.
이 경우, 첫 번째 서브 슬라이스부터 18 번째 서브 슬라이스까지는 각각 각각 5 개의 PLP의 셀들이 맵핑되고, 19 번째 서브 슬라이스 및 20 번째 서브 슬라이스에 맵핑되는 PLP의 셀의 개수는 0이 된다.
이 경우, 19 번째 서브 슬라이스에 맵핑되는 셀의 개수가 마지막 서브 슬라이스를 제외한 다른 서브 슬라이스에 맵핑되는 셀의 개수와 다르고, 20 번째 서브 슬라이스에 맵핑되는 셀의 개수가 0이라는 점에서, ATSC 3.0 표준에서 정의된 제한 조건에 부합하지 않게 된다. 따라서, ATSC 3.0 표준에서 정의된 제한 조건에 따라, 서브 슬라이스의 개수가 20일 때, SPLP=90는 사용될 수 없게 된다.
하지만, 본 발명에서는 서브 슬라이스의 개수가 20이고, SPLP=90인 경우에도 ATSC 3.0 표준에서 정의된 제한 조건에 만족할 수 있도록, 더미 셀을 추가하게 된다. 이에 따라, 본 발명에서는 서브 슬라이스의 개수가 20일 때에도 SPLP=90를 사용할 수 있게 된다.
먼저, 프레임 빌더(110)는 Nsubslices=20, SPLP=90일 때, 수학식 2를 만족하는지 여부를 판단할 수 있다.
여기에서, Nsubslices=20, SPLP=90인 경우, 수학식 2를 만족하지 않는다는 점에서, 프레임 빌더(110)는 더미 셀을 추가하는 것으로 결정하고, 추가될 더미 셀의 개수를 수학식 3에 기초하여 산출할 수 있다.
이때, 추가될 더미 셀의 개수 Ndummy는
Figure PCTKR2018001251-appb-I000008
와 같다.
이 경우, 프레임 빌더(110)는 다양한 방법을 통해 서브 슬라이스에 더미 셀을 추가로 맵핑할 수 있다.
일 예로, 프레임 빌더(110)는 서브 슬라이스 중 첫 번째 서브 슬라이스의 1 번째 셀부터 더미 셀을 순차적으로 맵핑하고, 이후, PLP의 셀들을 순차적으로 맵핑할 수 있다.
즉, 프레임 빌더(110)는 도 7과 같이, 첫 번째 서브 슬라이스와 2 번째 서브 슬라이스에 각각 5 개의 더미 셀들을 맵핑하고, 3 번째 서브 슬라이스부터 마지막 서브 슬라이스까지 각각 5 개의 PLP의 셀들을 맵핑할 수 있다.
다른 예로, 프레임 빌더(110)는 서브 슬라이스 중 마지막 서브 슬라이스의 마지막 셀부터 역순으로 더미 셀을 맵핑하고, 이후, PLP의 셀들을 순차적으로 맵핑할 수 있다.
즉, 프레임 빌더(110)는 도 8과 같이, 첫 번째 서브 슬라이스부터 18 번째 서브 슬라이스까지 각각 5 개의 PLP의 셀들을 맵핑하고, 19 번째 서브 슬라이스와 마지막 서브 슬라이스에 각각 5 개의 더미 셀들을 맵핑할 수 있다.
또 다른 예로, 프레임 빌더(110)는 서브 슬라이스 중 적어도 하나의 서브 슬라이스의 첫 번째 셀에 더미 셀을 맵핑하고, 이후, PLP의 셀들을 순차적으로 맵핑할 수 있다.
즉, 프레임 빌더(110)는 도 9와 같이, 첫 번째 서브 슬라이스부터 10 번째 서브 슬라이스까지의 첫 번째 셀에 각각 더미 셀을 각각 맵핑하고, 1 번째 서브 슬라이스부터 10 번째 서브 슬라이스까지의 2 번째 셀부터 5 번째 셀에 PLP의 셀들을 각각 맵핑할 수 있다. 그리고, 프레임 빌더(110)는 11 번째 서브 슬라이스부터 마지막 서브 슬라이스까지 각각 5 개의 PLP의 셀들을 맵핑할 수 있다.
또한, 프레임 빌더(110)는 도 10과 같이, 첫 번째 서브 슬라이스부터 10 번째 서브 슬라이스까지 각각 5 개의 PLP의 셀들을 맵핑할 수 있다. 그리고, 프레임 빌더(110)는 11 번째 서브 슬라이스부터 마지막 서브 슬라이스까지의 첫 번째 셀에 각각 더미 셀을 각각 맵핑하고, 11 번째 서브 슬라이스부터 마지막 서브 슬라이스까지의 2 번째 셀부터 5 번째 셀에 PLP의 셀들을 각각 맵핑할 수 있다.
또 다른 예로, 프레임 빌더(110)는 서브 슬라이스 중 적어도 하나의 서브 슬라이스의 마지막 셀에 더미 셀을 맵핑하고, 이후, PLP의 셀들을 순차적으로 맵핑할 수 있다.
즉, 프레임 빌더(110)는 도 11과 같이, 1 번째 서브 슬라이스부터 10 번째 서브 슬라이스까지 각각 5 개의 PLP의 셀들을 맵핑할 수 있다. 그리고, 프레임 빌더(110)는 11 번째 서브 슬라이스부터 마지막 서브 슬라이스까지의 5 번째 셀에 더미 셀을 각각 맵핑하고, 11 번째 서브 슬라이스부터 마지막 서브 슬라이스까지의 1 번째 셀부터 4 번째 셀까지 PLP의 셀들을 각각 맵핑할 수 있다.
또한, 프레임 빌더(110)는 도 12와 같이, 첫 번째 서브 슬라이스부터 10번째 서브 슬라이스까지의 마지막 셀에 각각 더미 셀을 각각 맵핑하고, 첫 번째 서브 슬라이스부터 10 번재 서브 슬라이스까지의 1 번째 셀부터 5 번째 셀에 PLP의 셀들을 각각 맵핑할 수 있다. 그리고, 프레임 빌더(110)는 11 번째 서브 슬라이스부터 마지막 서브 슬라이스까지 각각 5 개의 PLP의 셀들을 맵핑할 수 있다.
이와 같이, 본 발명의 일 실시 예에 따라, 더미 셀을 이용하여 PLP의 셀들을 맵핑하는 경우, 도 7 내지 도 12에 도시된 바와 같이 첫 번째 서브 슬라이스부터 19 번째 서브 슬라이스까지는 모두 5 개의 셀들이 맵핑되어 동일한 개수의 셀들이 맵핑되고, 마지막 서브 슬라이스에도 5 개의 셀들이 맵핑되어 0 보다 큰 개수의 셀들이 맵핑되게 된다.
이에 따라, ATSC 3.0 표준에 정의된 제한 조건을 만족하면서도, 서브 슬라이스의 개수가 20일 때 SPLP=90를 사용할 수 있게 된다.
한편, 서브 슬라이스의 개수가 20이고, SPLP=90인 경우, 일 예로, PLP 및 서브 슬라이스와 관련된 파라미터는 하기의 표 2와 같이 정의될 수 있다.
Figure PCTKR2018001251-appb-T000002
한편, 표 2와 같은 경우, PLP의 셀들은 도 13 내지 도 18과 같이 서브 프레임에 맵핑될 수 있다.
한편, PLP 사이즈, PLP 타입, 시작 위치, 서브 슬라이스의 개수 및 서브 슬라이스의 간격에 따라 PLP의 셀들을 서브 프레임에 맵핑하는 구체적인 방법은 상술한바 있다는 점에서, 구체적인 설명은 생략하도록 한다.
다만, 도 13 내지 도 18을 참조하면, PLP(C)의 경우, 더미 셀이 추가되며, 더미 셀은 서브 프레임에서 다양한 위치에 삽입될 수 있다.
예를 들어, 더미 셀이 도 7과 같이 삽입되는 경우는 도 13과 같이 서브 프레임에 맵핑되고, 더미 셀이 도 8과 같이 삽입되는 경우는 도 14와 같이 서브 프레임에 맵핑되고, 더미 셀이 도 9와 같이 삽입되는 경우는 도 15와 같이 서브 프레임에서 맵핑되고, 더미 셀이 도 10과 같이 삽입되는 경우는 도 16과 같이 서브 프레임에서 맵핑되고, 더미 셀이 도 11 같이 삽입되는 경우는 도 17과 같이 서브 프레임에서 맵핑되고, 더미 셀이 도 12와 같이 삽입되는 경우는 도 18과 같이 서브 프레임에서 맵핑될 수 있다.
한편, 도 1로 돌아가서, 송신부(120)는 서브 프레임을 수신 장치(미도시)로 전송한다.
예를 들어, 송신부(120)는 적어도 하나의 송신 안테나(미도시) 등을 포함하여, 채널을 통해 서브 프레임을 포함하는 프레임을 수신 장치(미도시)로 전송할 수 있다.
한편, 송신 장치(100)는 PLP 및 서브 슬라이스와 관련된 파라미터를 포함하는 L1 시그널링을 프레임에 맵핑하여 수신 장치(미도시)로 전송할 수 있다.
구체적으로, PLP 타입, PLP 사이즈, 시작위치, 서브 슬라이스의 개수 및 서브 슬라이의 간격에 대한 정보는 프레임의 프리앰블에 맵핑되어, 수신 장치(미도시)로 전송될 수 있다. 또한, 더미 셀이 랜덤하게 맵핑되는 경우에는, 더미 셀이 맵핑된 셀의 인덱스에 대한 정보가 프레임의 프리앰블에 맵핑되어, 수신 장치(미도시)로 전송될 수 있다.
도 19는 본 발명의 일 실시 예에 따른 더미 셀을 삽입하는 방법을 설명하기 위한 도면이다.
먼저, SPLP가 유효한 값인지를 판단한다(S1910). 이 경우, 수학식 2를 만족하는지 여부에 따라 SPLP가 유효한 값인지를 판단할 수 있다.
여기에서, SPLP가 유효한 값인 경우, 즉, 수학식 2를 만족하는 경우(S1910-Y), 첫 번째 서브 슬라이스부터 PLP의 셀들을 순차적으로 맵핑한다(S1930).
다만, SPLP가 유효한 값이 아닌 경우, 즉, 수학식 2를 만족하지 않는 경우(S1510-N), 추가될 더미 셀의 개수를 산출한다(S1920). 이 경우, 수학식 3에 기초하여 추가될 더미 셀의 개수가 산출될 수 있다.
그리고, 첫 번째 서브 슬라이스부터 더미 셀을 삽입하고, 더미 셀 삽입이 완료되면 PLP의 셀들을 순차적으로 맵핑할 수 있다(S1940).
한편, 도 19에서는 첫 번째 슬라이스의 첫 번째 셀부터 더미 셀을 맵핑하는 것으로 설명하였으나, 이는 일 예에 불과하다. 즉, 마지막 서브 슬라이스의 마지막 셀부터 더미 셀을 맵핑하거나, 산출된 개수만큼의 서브 슬라이스의 첫 번째 셀에 더미 셀을 맵핑하거나, 산출된 개수만큼의 서브 슬라이스의 마지막 셀에 더미 셀을 맵핑할 수도 있다.
도 20은 본 발명의 일 실시 예에 따른 수신 장치의 구성을 설명하기 위한 블록도이다.
먼저, 수신 장치(2000)는 동기 및 복조 모듈(synchronization & demodulation module)(미도시), 프레임 파싱 모듈(frame parsing module)(미도시), 디맵핑 및 디코딩 모듈(demapping & decoding module)(미도시) 및 출력 프로세서(output processor)(미도시)를 포함할 수 있다.
동기 및 복조 모듈(미도시)은 적어도 하나의 수신 안테나를 통해 입력 신호를 수신하고, 수신 장치(2000)에 해당하는 시스템에 대한 신호 검출 및 동기화를 수행하고, 송신 장치(100)에서 실행된 절차의 역과정에 해당하는 복조를 수행할 수 있다.
프레임 파싱 모듈(미도시)은 수신된 신호로부터 프레임을 파싱하고, 프레임으로부터 사용자에 의해 선택된 서비스가 전송되는 데이터를 추출할 수 있다. 이때, 추출되어야 하는 데이터의 위치는 L1 시그널링을 통해 송신 장치(100)로부터 제공될 수 있다.
디맵핑 및 디코딩 모듈(미도시)은 추출된 데이터에 대한 디모듈레이션 및 디코딩을 수행할 수 있다.
구체적으로, 디맵핑 및 디코딩 모듈(미도시)은 송신 장치(100)에서 적용된 모듈레이션에 대한 디모듈레이션을 수행하고, 디코딩을 통해 전송 채널에서 발생한 에러를 정정할 수 있다. 이때, 디모듈레이션 및 디코딩에 필요한 전송 파라미터는 L1 시그널링을 통해 송신 장치(100)로부터 제공될 수 있다.
출력 프로세서(미도시)는 송신 장치(100)의 인풋 포맷팅 모듈(미도시)에 대응되는 구성으로, 송신 장치(100)에서 적용된 다양한 압축 및 신호 처리 절차의 역과정을 수행할 수 있다. 이 경우, 필요한 제어 정보는 L1 시그널링을 통해 송신 장치(100)로부터 제공될 수 있다.
이에 따라, 출력 프로세서(미도시)의 출력은 송신 장치(100)에 입력되는 복수의 데이터가 될 수 있다.
한편, 상술한 바와 같이, 수신 장치(2000)는 프레임으로부터 사용자에 의해 선택된 서비스가 전송되는 데이터를 추출하여 처리할 수 있다. 이때, 수신 장치(2000)는 서브 프레임에 맵핑된 셀들 중에서 더미 셀이 존재하는지 여부를 판단하고 더미 셀을 제외하고 데이터에 대한 셀들만을 처리할 수 있는데, 이하에서 이를 보다 구체적으로 설명하도록 한다.
이를 위해, 수신 장치(2000)는 도 21과 같이 수신부(2010) 및 프레임 디빌더(2020)를 포함할 수 있다.
수신부(2010)는 송신 장치(100)가 전송한 서브 프레임을 수신한다.
예를 들어, 수신부(2010)는 적어도 하나의 수신 안테나(미도시) 등을 포함하여, 송신 장치(100)가 전송한 서브 프레임을 포함하는 프레임을 수신할 수 있다.
이때, 프레임은 PLP 및 서브 슬라이스와 관련된 파라미터를 포함할 수 있다. 즉, 프레임의 프리앰블에는 PLP 타입, PLP 사이즈, 시작위치, 서브 슬라이스의 개수 및 서브 슬라이스의 간격에 대한 정보가 맵핑되어 있을 수 있다. 한편, 더미 셀이 랜덤하게 맵핑되는 경우에는, 프레임은 더미 셀이 맵핑된 셀의 인덱스에 대한 정보를 포함할 수도 있다.
프레임 디빌더(2020)는 서브 프레임에 더미 셀이 삽입되어 있는지 여부를 판단한다.
이를 위해, 프레임 디빌더(2020)는 각 PLP에 대해, 하나의 서브 프레임을 통해 전송된 PLP의 셀의 개수 및 기설정된 서브 슬라이스의 개수에 기초하여 서브 슬라이스의 사이즈를 산출할 수 있다. 이 경우, 프레임 디빌더(2020)는 수학식 1에 기초하여 서브 슬라이스의 사이즈를 산출할 수 있다.
그리고, 프레임 디빌더(2020)는 서브 슬라이스의 사이즈 및 서브 슬라이스의 개수에 기초하여 산출된 값과 PLP의 셀의 개수(즉, PLP의 사이즈)를 비교하여, 서브 프레임에 더미 셀이 삽입되어 있는지 여부를 결정할 수 있다.
이 경우, 프레임 디빌더(2020)는 서브 슬라이스의 사이즈 및 서브 슬라이스의 개수에 기초하여 산출된 값이 PLP의 셀의 개수 이상인 경우, 더미 셀이 삽입되어 있는 것으로 결정할 수 있다..
구체적으로, 프레임 디빌더(2020)는 수학식 2를 만족하는지 여부에 기초하여, 더미 셀이 삽입되어 있는지 여부를 판단할 수 있다.
즉, 프레임 디빌더(2020)는 수학식 2를 만족하지 않는 경우, 더미 셀이 삽입되어 있는 것으로 판단할 수 있다.
이 경우, 프레임 디빌더(2020)는 더미 셀이 삽입되어 있는 것으로 결정되면, 삽입된 더미 셀의 개수를 산출할 수 있다. 구체적으로, 프레임 디빌더(2020)는 수학식 3에 기초하여 삽입된 더미 셀의 개수를 산출할 수 있다.
한편, 프레임 디빌더(2020)는 더미 셀이 삽입되어 있는 경우, 서브 프레임으로부터 더미 셀을 제외하고 PLP의 셀을 디맵핑할 수 있다.
구체적으로, 프레임 디빌더(2020)는 서브 프레임에서 더미 셀이 맵핑된 셀을 판단하고, 서브 프레임에서 더미 셀을 제외하고 PLP의 셀을 디맵핑할 수 있다.
이를 위해, 프레임 디빌더(2020)는 산출된 더미 셀의 개수에 기초하여, 서브 프레임에서 PLP의 셀이 맵핑된 시작 위치를 판단할 수 있다.
그리고, 프레임 디빌더(2020)는 서브 프레임에서 더미 셀이 맵핑된 셀을 판단할 수 있다. 즉, 프레임 디빌더(2020)는 서브 프레임에서 더미 셀이 맵핑된 셀의 인덱스를 판단할 수 있다.
예를 들어, 프레임 디빌더(2020)는 PLP의 서브 슬라이스 중 첫 번째 서브 슬라이스의 첫 번째 셀부터 산출된 개수만큼의 더미 셀이 순차적으로 맵핑된 것으로 판단할 수 있다. 다른 예로, 프레임 디빌더(2020)는 PLP의 서브 슬라이스 중 마지막 서브 슬라이스의 마지막 셀부터 산출된 개수만큼의 더미 셀이 역순으로 맵핑된 것으로 판단할 수 있다. 또 다른 예로, 프레임 디빌더(2020)는 PLP의 서브 슬라이스 중에서 산출된 개수만큼의 서브 슬라이스의 첫 번째 셀에 더미 셀이 맵핑된 것으로 판단할 수 있다. 또 다른 예로, 프레임 디빌더(2020)는 PLP의 서브 슬라이스 중에서 산출된 개수만큼의 서브 슬라이스의 마지막 셀에 더미 셀이 맵핑된 것으로 판단할 수 있다.
한편, 수신 장치(2000)는 송신 장치(100)가 어떠한 방식으로 서브 슬라이스에 더미 셀을 맵핑했는지에 대한 정보를 송신 장치(100)로부터 제공받거나, 수신 장치(2000)에 기저장되어 있을 수 있다.
다만, 프레임 디빌더(2020)는 다른 방법을 통해 서브 프레임에서 더미 셀이 맵핑된 셀을 판단할 수 있다.
예를 들어, 송신 장치(100)가 더미 셀을 랜덤하게 맵핑하는 경우에는, 송신 장치(100)는 더미 셀이 맵핑된 셀의 인덱스에 대한 정보를 수신 장치(200)로 전송할 수 있다. 이 경우, 프레임 디빌더(2020)는 송신 장치(100)로부터 수신된 정보에 기초하여 서브 프레임에서 더미 셀이 맵핑된 셀의 인덱스를 판단할 수 있다.
한편, 이들 경우에서, 프레임 디빌더(2020)는 서브 프레임에서 더미 셀이 맵핑된 셀을 제외한 나머지 셀들 중에서 첫 번째 셀부터 PLP의 셀이 순차적으로 맵핑된 것으로 판단할 수 있다.
이와 같이, PLP의 셀의 위치가 결정되면, 프레임 디빌더(2020)는 서브 프레임으로부터 더미 셀을 제외하고 PLP의 셀들만을 디맵핑하고, 수신 장치(2000)는 PLP의 셀들만을 처리할 수 있게 된다.
한편, 프레임 디빌더(2020)는 수학식 2를 만족하는 경우, 더미 셀이 삽입되어 있지 않은 것으로 판단할 수 있다.
이 경우, 서브 슬라이스의 첫 번째 셀부터 PLP의 셀들이 순차적으로 맵핑된다는 점에서, 프레임 디빌더(2020)는 서브 프레임으로부터 PLP의 셀들을 디맵핑하고, 수신 장치(2000)는 PLP의 셀들을 처리할 수 있게 된다.
도 21은 본 발명의 일 실시 예에 따른 더미 셀을 처리하는 방법을 설명하기 위한 도면이다.
먼저, SPLP가 유효한 값인지를 판단한다(S2110). 이 경우, 수학식 2를 만족하는지 여부에 따라 SPLP가 유효한 값인지를 판단할 수 있다.
여기에서, SPLP가 유효한 값인 경우, 즉, 수학식 2를 만족하는 경우(S2110-Y), 첫 번째 서브 슬라이스의 첫 번째 셀부터 맵핑된 PLP의 셀을 처리한다(S2130).
다만, SPLP가 유효한 값이 아닌 경우, 즉, 수학식 2를 만족하지 않는 경우(S2110-N), 추가된 더미 셀의 개수를 산출한다(S2120). 이 경우, 수학식 3에 기초하여 추가된 더미 셀의 개수가 산출될 수 있다.
그리고, 첫 번째 서브 슬라이스부터 산출된 개수만큼의 셀은 무시하고, 이후부터의 셀에 맵핑된 PLP의 셀들을 처리할 수 있다(S2140).
한편, 도 21에서는 첫 번째 슬라이스의 첫 번째 셀부터 더미 셀이 맵핑된 것으로 설명하였으나 이는 일 예에 불과하다. 즉, 마지막 서브 슬라이스의 마지막 셀부터 산출된 개수만큼의 셀을 무시하거나, 산출된 개수만큼의 서브 슬라이스의 첫 번째 셀에 맵핑된 셀을 무시하거나, 산출된 개수만큼의 서브 슬라이스의 마지막 셀에 맵핑된 셀을 무시할 수도 있다.
도 22는 본 발명의 일 실시 예에 따른 셀 멀티플렉싱 방법을 설명하기 위한 흐름도이다.
먼저, 각 PLP에 대해, 하나의 서브 프레임에 전송되는 PLP의 셀의 개수 및 기설정된 서브 슬라이스의 개수에 기초하여 서브 슬라이스의 사이즈를 산출한다(S2210). 이 경우, 서브 슬라이스의 사이즈는 수학식 1에 기초하여 산출될 수 있다.
이후, 서브 슬라이스의 사이즈 및 서브 슬라이스의 개수에 기초하여 산출된 값과 PLP의 셀의 개수를 비교하여 더미 셀 삽입 여부를 결정한다(S2220).
그리고, 서브 슬라이스에 포함된 PLP의 셀을 서브 프레임에 맵핑한다(S2230). 여기에서, 서브 슬라이스 중 적어도 하나는 더미 셀 삽입 여부에 따라 더미 셀을 포함할 수 있다.
한편, S2220 단계는 서브 슬라이스의 사이즈 및 서브 슬라이스의 개수에 기초하여 산출된 값이 PLP의 셀의 개수 이상인 경우, 더미 셀을 삽입하는 것으로 결정할 수 있다. 구체적으로, 수학식 2를 만족하지 않는 경우, 더미 셀을 삽입하는 것으로 결정할 수 있다.
반면, 서브 슬라이스의 사이즈 및 서브 슬라이스의 개수에 기초하여 산출된 값이 LP의 셀의 개수보다 작은 경우, 더미 셀을 삽입하지 않는 것으로 결정할 수 있다. 구체적으로, 수학식 2를 만족하는 경우, 더미 셀을 삽입하지 않는 것으로 결정할 수 있다.
한편, 더미 셀을 삽입하는 것으로 결정되면, 더미 셀의 개수를 산출할 수 있다. 이 경우, 더미 셀의 개수는 수학식 3에 기초하여 산출될 수 있다.
한편, 더미 셀은 다양한 방식으로 서브 슬라이스에 맵핑될 수 있다.
예를 들어, 서브 슬라이스 중 첫 번째 서브 슬라이스의 첫 번째 셀부터 더미 셀을 맵핑할 수 있다. 다른 예로, 서브 슬라이스 중 마지막 번째 서브 슬라이스의 마지막 셀부터 더미 셀을 맵핑할 수 있다. 또 다른 예로, 서브 슬라이스 중 적어도 하나의 서브 슬라이스의 첫 번째 셀에 더미 셀을 맵핑할 수 있다. 또 다른 예로, 서브 슬라이스 중 적어도 하나의 서브 슬라이스의 마지막 셀에 더미 셀을 맵핑할 수 있다.
한편, S2230 단계는 제1 PLP의 서브 슬라이스를 서브 프레임에 맵핑하고, 제1 PLP의 서브 슬라이스가 맵핑된 서브 프레임의 인덱스 다음의 인덱스부터 제2 PLP의 서브 슬라이스를 맵핑할 수 있다.
한편, 더미 셀의 삽입 여부를 결정하여, 서브 슬라이스에 더미 셀을 맵핑하는 방법에 대해서는 상술한 바 있다.
도 23은 본 발명의 일 실시 예에 따른 셀 디멀티플렉싱 방법을 설명하기 위한 흐름도이다.
먼저, 송신 장치로부터 서브 프레임을 수신한다(S2310).
이후, 각 PLP에 대해, 하나의 서브 프레임을 통해 전송된 PLP의 셀의 개수 및 기설정된 서브 슬라이스의 개수에 기초하여 서브 슬라이스의 사이즈를 산출한다(S2320). 이 경우, 수학식 1에 기초하여 서브 슬라이스의 사이즈를 산출할 수 있다.
그리고, 서브 슬라이스의 사이즈 및 서브 슬라이스의 개수에 기초하여 산출된 값과 PLP의 셀의 개수를 비교하여 서브 프레임에 더미 셀이 삽입되어 있는지 여부를 결정한다(S2330).
이 경우, 서브 슬라이스의 사이즈 및 서브 슬라이스의 개수에 기초하여 산출된 값이 PLP의 셀의 개수 이상인 경우, 더미 셀이 삽입되어 있는 것으로 결정할 수 있다. 구체적으로, 수학식 2를 만족하지 않는 경우, 더미 셀이 삽입되어 있는 것으로 결정할 수 있다.
그리고, 더미 셀이 삽입되어 있는 경우, 서브 프레임으로부터 더미 셀을 제외하고 PLP의 셀을 디맵핑한다(S2340).
한편, 더미 셀이 삽입되어 있는 것으로 결정되면, 삽입된 더미 셀의 개수를 산출할 수 있다. 이 경우, 수학식 3에 기초하여 삽입된 더미 셀의 개수를 산출할 수 있다.
한편, 서브 프레임에서 상기 더미 셀이 맵핑된 셀을 판단하고, 서브 프레임에서 더미 셀을 제외하고 PLP의 셀을 디맵핑할 수 있다.
한편, 본 발명에 따른 셀 멀티플렉싱 방법 및 셀 디멀티플렉싱 방법을 순차적으로 수행하는 프로그램이 저장된 비일시적 판독 가능 매체(non-transitory computer readable medium)가 제공될 수 있다.
비일시적 판독 가능 매체란 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 구체적으로는, 상술한 다양한 어플리케이션 또는 프로그램들은 CD, DVD, 하드 디스크, 블루레이 디스크, USB, 메모리카드, ROM 등과 같은 비일시적 판독 가능 매체에 저장되어 제공될 수 있다.
또한, 송신 장치 및 수신 장치에 대해 도시한 상술한 블록도에서는 버스(bus)를 미도시하였으나, 송신 장치 및 수신 장치에서 각 구성요소 간의 통신은 버스를 통해 이루어질 수도 있다. 또한, 각 장치에는 상술한 다양한 동작을 수행하는 CPU, 마이크로 프로세서 등과 같은 프로세서가 더 포함될 수도 있으며, 각 장치에는 상술한 다양한 동작을 수행하기 위한 메모리가 더 포함될 수도 있다.
또한, 본 발명의 실시 예에서의 구성요소, 모듈, 유닛 등은 적어도 하나의 기능이나 동작을 수행하기 위한 하드웨어, 펌웨어 또는 소프트웨어로 구현되거나 이들의 결합으로 구현될 수 있다. 예를 들어, 이들은 적어도 하나 이상의 마이크로 프로세서 또는 다른 제어 장치의 제어를 통해 각 기능을 실행할 수 있는 메모리, 프로세싱 로직, 룩업 테이블 등과 같은 직접 회로 구조를 가질 수 있다. 또한, 이들은 특정한 로직 기능을 수행하기 위해 실행 가능한 적어도 하나의 명령을 포함하는 프로그램 또는 코드에 의해 구현될 수도 있다. 또한, 이들은 각각의 기능을 실행하기 위한 CPU, 마이크로 프로세서와 같은 프로세서를 포함할 수 있다. 또한, 이들은 각각이 개별적인 특정한 하드웨어로 구현될 필요가 있는 경우를 제외하고는, 적어도 하나의 모듈이나 칩으로 일체화되어 적어도 하나의 프로세서(미도시)로 구현될 수도 있다.
또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
-
-

Claims (15)

  1. 복수의 PLPs의 셀을 멀티플렉싱하는 송신 장치에 있어서,
    각 PLP에 대해, 하나의 서브 프레임에 전송되는 PLP의 셀의 개수 및 기설정된 서브 슬라이스의 개수에 기초하여 상기 서브 슬라이스의 사이즈를 산출하고, 상기 서브 슬라이스의 사이즈 및 상기 서브 슬라이스의 개수에 기초하여 산출된 값과 상기 PLP의 셀의 개수를 비교하여 더미 셀 삽입 여부를 결정하고, 상기 서브 슬라이스에 포함된 PLP의 셀을 서브 프레임에 맵핑하는 프레임 빌더; 및
    상기 서브 프레임을 수신 장치로 전송하는 송신부;를 포함하며,
    상기 서브 슬라이스 중 적어도 하나는,
    상기 더미 셀 삽입 여부에 따라 상기 더미 셀을 포함하는 것을 특징으로 하는 송신 장치.
  2. 제1항에 있어서,
    상기 프레임 빌더는,
    하기의 수학식에 기초하여 상기 서브 슬라이스의 사이즈를 산출하는 것을 특징으로 하는 송신 장치.
    Figure PCTKR2018001251-appb-I000009
    여기에서, Ssubslice는 상기 서브 슬라이스의 사이즈이고, SPLP는 상기 PLP의 셀의 개수이고, Nsubslices는 상기 서브 슬라이스의 개수이다.
  3. 제1항에 있어서,
    상기 프레임 빌더는,
    상기 서브 슬라이스의 사이즈 및 상기 서브 슬라이스의 개수에 기초하여 산출된 값이 상기 PLP의 셀의 개수 이상인 경우, 상기 더미 셀을 삽입하는 것으로 결정하는 것을 특징으로 하는 송신 장치.
  4. 제1항에 있어서,
    상기 프레임 빌더는,
    하기의 수학식을 만족하지 않는 경우, 상기 더미 셀을 삽입하는 것으로 결정하는 것을 특징으로 하는 송신 장치.
    Figure PCTKR2018001251-appb-I000010
    여기에서, SPLP는 상기 PLP의 셀의 개수이고, Nsubslices는 상기 서브 슬라이스의 개수이다.
  5. 제3항에 있어서,
    상기 프레임 빌더는,
    상기 더미 셀을 삽입하는 것으로 결정되면, 상기 더미 셀의 개수를 산출하는 것을 특징으로 하는 송신 장치.
  6. 제5항에 있어서,
    상기 프레임 빌더는,
    하기의 수학식에 기초하여 상기 더미 셀의 개수를 산출하는 것을 특징으로 하는 송신 장치.
    Figure PCTKR2018001251-appb-I000011
    여기에서, Ndummy는 상기 더미 셀의 개수이고, SPLP는 상기 PLP의 셀의 개수이고, Nsubslices는 상기 서브 슬라이스의 개수이다.
  7. 제1항에 있어서,
    상기 프레임 빌더는,
    상기 서브 슬라이스 중 첫 번째 서브 슬라이스의 첫 번째 셀부터 상기 더미 셀을 맵핑하는 것을 특징으로 하는 송신 장치.
  8. 제1항에 있어서,
    상기 프레임 빌더는,
    상기 서브 슬라이스 중 마지막 번째 서브 슬라이스의 마지막 셀부터 상기 더미 셀을 맵핑하는 것을 특징으로 하는 송신 장치.
  9. 제1항에 있어서,
    상기 프레임 빌더는,
    상기 서브 슬라이스 중 적어도 하나의 서브 슬라이스의 첫 번째 셀에 상기 더미 셀을 맵핑하는 것을 특징으로 하는 송신 장치.
  10. 제1항에 있어서,
    상기 프레임 빌더는,
    상기 서브 슬라이스 중 적어도 하나의 서브 슬라이스의 마지막 셀에 상기 더미 셀을 맵핑하는 것을 특징으로 하는 송신 장치.
  11. 제1항에 있어서,
    상기 프레임 빌더는,
    제1 PLP의 서브 슬라이스를 상기 서브 프레임에 맵핑하고, 상기 제1 PLP의 서브 슬라이스가 맵핑된 상기 서브 프레임의 인덱스 다음의 인덱스부터 제2 PLP의 서브 슬라이스를 맵핑하는 것을 특징으로 하는 송신 장치.
  12. 복수의 PLPs의 셀을 멀티플렉싱하는 방법에 있어서,
    각 PLP에 대해, 하나의 서브 프레임에 전송되는 PLP의 셀의 개수 및 기설정된 서브 슬라이스의 개수에 기초하여 상기 서브 슬라이스의 사이즈를 산출하는 단계;
    상기 서브 슬라이스의 사이즈 및 상기 서브 슬라이스의 개수에 기초하여 산출된 값과 상기 PLP의 셀의 개수를 비교하여 더미 셀 삽입 여부를 결정하는 단계; 및
    상기 서브 슬라이스에 포함된 PLP의 셀을 서브 프레임에 맵핑하는 단계;를 포함하고,
    상기 서브 슬라이스 중 적어도 하나는,
    상기 더미 셀 삽입 여부에 따라 상기 더미 셀을 포함하는 것을 특징으로 하는 셀 멀티플렉싱 방법.
  13. 제12항에 있어서,
    상기 결정하는 단계는,
    하기의 수학식을 만족하지 않는 경우, 상기 더미 셀을 삽입하는 것으로 결정하는 것을 특징으로 하는 셀 멀티플렉싱 방법.
    Figure PCTKR2018001251-appb-I000012
    여기에서, SPLP는 상기 PLP의 셀의 개수이고, Nsubslices는 상기 서브 슬라이스의 개수이다.
  14. 복수의 PLPs의 셀을 디멀티플렉싱하는 수신 장치에 있어서,
    송신 장치로부터 서브 프레임을 수신하는 수신부; 및
    각 PLP에 대해, 하나의 서브 프레임을 통해 전송된 PLP의 셀의 개수 및 기설정된 서브 슬라이스의 개수에 기초하여 상기 서브 슬라이스의 사이즈를 산출하고, 상기 서브 슬라이스의 사이즈 및 상기 서브 슬라이스의 개수에 기초하여 산출된 값과 상기 PLP의 셀의 개수를 비교하여 상기 서브 프레임에 더미 셀이 삽입되어 있는지 여부를 결정하고, 상기 더미 셀이 삽입되어 있는 경우, 상기 서브 프레임으로부터 더미 셀을 제외하고 PLP의 셀을 디맵핑하는 프레임 디빌더;를 포함하는 수신 장치.
  15. 제14항에 있어서,
    상기 프레임 디빌더는,
    하기의 수학식에 기초하여 상기 서브 슬라이스의 사이즈를 산출하는 것을 특징으로 하는 수신 장치.
PCT/KR2018/001251 2017-02-03 2018-01-29 송신 장치, 그의 셀 멀티플렉싱 방법, 수신 장치 및 그의 셀 디멀티플렉싱 방법 WO2018143633A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/479,280 US10897525B2 (en) 2017-02-03 2018-01-29 Transmission apparatus, cell multiplexing method thereof, reception apparatus, and cell de-multiplexing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170015712A KR102230126B1 (ko) 2017-02-03 2017-02-03 송신 장치, 그의 셀 멀티플렉싱 방법, 수신 장치 및 그의 셀 디멀티플렉싱 방법
KR10-2017-0015712 2017-02-03

Publications (1)

Publication Number Publication Date
WO2018143633A1 true WO2018143633A1 (ko) 2018-08-09

Family

ID=63040132

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/001251 WO2018143633A1 (ko) 2017-02-03 2018-01-29 송신 장치, 그의 셀 멀티플렉싱 방법, 수신 장치 및 그의 셀 디멀티플렉싱 방법

Country Status (3)

Country Link
US (1) US10897525B2 (ko)
KR (1) KR102230126B1 (ko)
WO (1) WO2018143633A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2541917A2 (en) * 2010-02-23 2013-01-02 LG Electronics Inc. Broadcasting signal transmitter/receiver and broadcasting signal transmission/reception
US20130265956A1 (en) * 2012-04-05 2013-10-10 Samsung Electronics Co., Ltd. Method and apparatus for transmission and reception of data streams in digital video broadcasting systems
WO2016159579A1 (ko) * 2015-03-27 2016-10-06 한국전자통신연구원 코어 레이어의 피지컬 레이어 파이프들의 경계를 이용한 방송 신호 프레임 생성 장치 및 방송 신호 프레임 생성 방법
US20160302201A1 (en) * 2015-04-08 2016-10-13 One Media Llc Advanced data cell resource mapping

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2362650A1 (en) * 2010-02-26 2011-08-31 Panasonic Corporation Efficient physical layer signalling for a digital broadcast system
GB2489750A (en) 2011-04-08 2012-10-10 Samsung Electronics Co Ltd Frame structure and signalling for wireless broadcast system
KR20150012816A (ko) 2013-07-26 2015-02-04 삼성전자주식회사 송신 장치, 수신 장치 및 그 제어 방법
WO2015023123A1 (en) * 2013-08-13 2015-02-19 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
KR101832781B1 (ko) 2014-06-03 2018-02-27 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
GB2533308A (en) 2014-12-15 2016-06-22 Sony Corp Transmitter and method of transmitting and receiver and method of receiving
KR102465856B1 (ko) 2015-03-27 2022-11-11 한국전자통신연구원 코어 레이어의 피지컬 레이어 파이프들의 경계를 이용한 방송 신호 프레임 생성 장치 및 방송 신호 프레임 생성 방법
US10326552B2 (en) * 2016-04-04 2019-06-18 Electronics And Telecommunications Research Institute Apparatus for generating broadcast signal frame for signaling time interleaving mode and method using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2541917A2 (en) * 2010-02-23 2013-01-02 LG Electronics Inc. Broadcasting signal transmitter/receiver and broadcasting signal transmission/reception
US20130265956A1 (en) * 2012-04-05 2013-10-10 Samsung Electronics Co., Ltd. Method and apparatus for transmission and reception of data streams in digital video broadcasting systems
WO2016159579A1 (ko) * 2015-03-27 2016-10-06 한국전자통신연구원 코어 레이어의 피지컬 레이어 파이프들의 경계를 이용한 방송 신호 프레임 생성 장치 및 방송 신호 프레임 생성 방법
US20160302201A1 (en) * 2015-04-08 2016-10-13 One Media Llc Advanced data cell resource mapping

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"ATSC Standard: Physical Layer Protocol (A/322", ATSC (ADVANCED TELEVISION SYSTEMS COMMITTEE, 7 September 2016 (2016-09-07), Retrieved from the Internet <URL:https://www.atsc.org/wp-content/uploads/2016/10/A322-2017a-Physical-Layer-Protocol-1.pdf> *

Also Published As

Publication number Publication date
US10897525B2 (en) 2021-01-19
KR102230126B1 (ko) 2021-03-19
KR20180090622A (ko) 2018-08-13
US20190379771A1 (en) 2019-12-12

Similar Documents

Publication Publication Date Title
WO2015122668A1 (en) Transmitting apparatus, receiving apparatus, and control methods thereof
WO2016129974A1 (en) Transmitting apparatus and receiving apparatus and controlling method thereof
WO2017003259A1 (en) Transmitting apparatus and receiving apparatus and controlling method thereof
WO2015012565A1 (en) Transmitting apparatus, receiving apparatus and signal processing method thereof
WO2015041482A1 (en) Transmitting apparatus and puncturing method thereof
WO2017126889A1 (en) Receiving apparatus and control method thereof
WO2016200187A1 (en) Method for determining reserved tones and transmitter for performing papr reduction using tone reservation
WO2009145588A2 (ko) 방송/통신 데이터 송수신 방법 및 장치
WO2016111560A1 (en) Transmitting apparatus and receiving apparatus and signal processing method thereof
EP3928458A1 (en) Method and apparatus for transmitting control information, electronic device, and storage medium
WO2015037946A1 (en) Transmitting apparatus, method of mapping data thereof, receiving apparatus, data processing method thereof
WO2014208988A1 (en) Transmitter, receiver, and control method thereof
WO2016200188A1 (en) Method for determining reserved tones and transmitter for performing papr reduction using tone reservation
WO2016076631A1 (en) Transmitting apparatus, receiving apparatus and controlling method thereof
WO2015041479A1 (en) Transmitter and puncturing method thereof
WO2020197300A1 (en) Method and apparatus for transmitting control information, electronic device, and storage medium
WO2015002480A1 (en) Transmitting apparatus, encoding method thereof, receiving apparatus, and decoding method thereof
WO2015041480A1 (en) Transmitter and signal processing method thereof
WO2014168405A1 (en) Transmitting apparatus, interleaving method thereof, receiving apparatus, and deinterleaving method thereof
WO2018028128A1 (zh) 一种上行数据的信息反馈方法及相关设备
WO2015020401A1 (en) Transmitting apparatus, receiving apparatus, and controlling methods thereof
WO2016111607A1 (en) Transmitting apparatus and signal processing method thereof
WO2015037875A1 (en) Transmitter, receiver and controlling method thereof
WO2012099388A2 (ko) Ｈａｒｑ ａｃｋ／ｎａｃｋ 신호 처리 방법 및 장치
WO2015037888A1 (en) Transmitting apparutus, receiving apparatus and control methods tereof

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18747549

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18747549

Country of ref document: EP

Kind code of ref document: A1