WO2018099741A1 - Circuit amplificateur de charges a gain de conversion eleve - Google Patents

Circuit amplificateur de charges a gain de conversion eleve Download PDF

Info

Publication number
WO2018099741A1
WO2018099741A1 PCT/EP2017/079677 EP2017079677W WO2018099741A1 WO 2018099741 A1 WO2018099741 A1 WO 2018099741A1 EP 2017079677 W EP2017079677 W EP 2017079677W WO 2018099741 A1 WO2018099741 A1 WO 2018099741A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
amplifier
capacitance
variable
voltage divider
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2017/079677
Other languages
English (en)
Inventor
Amr HABIB
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aix Marseille Universite
Centre National de la Recherche Scientifique CNRS
Original Assignee
Aix Marseille Universite
Centre National de la Recherche Scientifique CNRS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aix Marseille Universite, Centre National de la Recherche Scientifique CNRS filed Critical Aix Marseille Universite
Publication of WO2018099741A1 publication Critical patent/WO2018099741A1/fr
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/70—Charge amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/0052—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/0052—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using diodes
    • H03G1/0064—Variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/126—A diode being coupled in a feedback path of an amplifier stage, e.g. active or passive diode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/156—One or more switches are realised in the feedback circuit of the amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/264—An operational amplifier based integrator or transistor based integrator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/267—A capacitor based passive circuit, e.g. filter, being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/50—Gain control characterized by the means of gain control
    • H03G2201/502—Gain control characterized by the means of gain control by switching impedance in feedback loop

Definitions

  • the invention is in the field of photon count X-ray matrix detectors, and is more particularly concerned with charge amplifiers for such detectors.
  • U.S. Patent 6,054,705 to Carroll has a device that amplifies the pulses produced by photon detection.
  • the amplification circuit comprises a non-inverting unity gain pre-amplifier stage, for integrating the load on the capacitance of the detector. Since the charge / voltage conversion gain of this configuration is low when the capacitance of the detector is large, it is not suitable for detecting small charges.
  • U.S. Patent Application 2013/0256542 A1 to Soh et al. discloses alternative circuit implementations for adjusting the gain of conversion of a charge amplifier, variants based on the use of one to several capacitors in parallel and controlled by switches.
  • Fowler Boyd US Patent Application 2002/066848 A1 proposes a photon detector charge amplifier circuit, based on the establishment of a feedback loop consisting of a network of several capacitors whose arrangement and value allow you to define the gain of the amplifier.
  • each pixel of the matrix of the photon detector can be provided with a charge amplifier. Due to technological dispersions of manufacture, this results in a dispersion of the conversion gain through the matrix, because the exact value of the feedback capacity varies from one pixel to another.
  • the feedback capacitance is fixed, it defines the gain and detection dynamics of the pixels statically and fixed.
  • An object of the present invention is to provide a very high charge / voltage gain charge amplifier circuit whose gain value is controllable and reproducible with high precision.
  • An advantageous use of the circuit of the invention is that of photon count X-ray matrix detectors.
  • the circuit of the invention will find applications in the areas of medical imaging, visible imaging, synchrotron applications, the field of security or the sorting of industrial products.
  • the proposed solution can be used in any field requiring the use of a high sensitivity charge amplifier, such as cell phone sensors or medical sensors.
  • a charge amplifier device comprises:
  • a voltage amplifier which receives an input voltage 'Vin' and delivers an output voltage 'Vout'; coupled to
  • the feedback loop includes a first capacitor connected in series with a voltage divider circuit, the first capacitor having a first terminal connected to the input of the amplifier and a second terminal defining an intermediate voltage point connected to a first terminal of the amplifier.
  • voltage divider circuit A second terminal of the voltage divider circuit is connected to the output of the amplifier, and includes capacitive elements arranged so that the intermediate point voltage is lower than the output voltage of the amplifier.
  • the device is characterized in that the voltage divider comprises at least one variable capacitor connected between the intermediate voltage point and a variable bias voltage.
  • the voltage divider circuit comprises two capacitors connected in series between the output of the amplifier and the ground, the midpoint of the two capacitors being connected to the intermediate point of voltage, one of the two capacitors being said capacitance. variable.
  • the voltage divider includes a third capacitor connected between the intermediate voltage point and a variable bias voltage, the third capacitance being a variable capacitance.
  • the third capacity of the voltage divider is a diode in reverse bias.
  • the first capacitance is a variable capacitance whose value is determined by the bias voltage applied to its terminals.
  • variable bias voltage is defined by a programmable memory.
  • one or more of the capabilities of the feedback loop are variable capabilities.
  • the variable capacities are MOS-type varactors.
  • the capabilities of the device are in CMOS technology.
  • the voltage divider further includes a switch for enabling or disabling the capacitance connected between the intermediate voltage point and ground.
  • the voltage divider may comprise a capability arrangement combining the different claimed variants.
  • the device may include a second voltage divider connected in series with the first voltage divider.
  • the invention also covers a photon counting matrix detector comprising at least one device as claimed.
  • Figure 1 is an example of a known charge amplifier circuit
  • FIG. 2 is an example of a circuit for amplifying the conversion gain of the known charge amplifier of FIG. 1;
  • Figure 3 schematically illustrates the principle of the high conversion gain charge amplifier circuit of the invention;
  • FIG. 4 illustrates a first embodiment of the circuit of the invention
  • FIGS. 5a to 5f illustrate variants of the voltage divider of FIG. 4;
  • Figure 6 illustrates a second embodiment of the invention
  • Figures 7a and 7b illustrate the uniformization of the gain obtained by an embodiment of the circuit of the invention
  • Fig. 8 illustrates an embodiment of a programmable circuit
  • Figure 9 illustrates another embodiment of a programmable circuit
  • Figure 10 illustrates the gain / dynamics variability
  • Figure 1 1 illustrates a pixel programming chessboard.
  • Fig. 1 is an example of a known charge amplifier circuit 100.
  • a capacitor 104 is connected between the input Vin and the output Vout to produce the effect of a negative feedback.
  • the input of the amplifier is considered a virtual mass, and any charge 'Qin' created at the input of the amplifier, following the detection of a photon for example , is then integrated on the capacity Cf.
  • FIG. 2 illustrates an example of a circuit 200 making it possible to amplify the conversion gain of a charge amplifier 102 like that of FIG. 1. For reasons of simplification, the identical elements between the figures bear the same references.
  • the feedback capacitance 204 consists of a plurality of capacitors (Ci, Cn) connected in series. Capacities are standard capabilities of minimal value.
  • the nodes that exist between each capacity are so-called floating nodes, there are then 'N-1' floating nodes for 'N' standard capacitors connected in series.
  • the floating nodes are easily contaminated by the coupling noise coming from neighboring signals, thus bringing an additional disadvantage to this type of solution.
  • FIG. 3 schematically illustrates the general principle of the invention which consists of arranging several elements in a feedback loop which will produce the effect of a single equivalent feedback capability of very low value.
  • the circuit comprises a voltage amplifier 102, receiving an input voltage Vin and delivering an output voltage Vout.
  • a feedback loop 300 is connected between the output and the input of the amplifier, and comprises in series combination, a first capacitance 'C1' (302) coupled to a capacitive arrangement 304.
  • the capacitive arrangement operates as a divider or attenuator Of voltage.
  • the capacitive components are chosen such that the voltage V at the intermediate node between the first capacitor 302 and the voltage attenuator circuit 304 is less than the output voltage Vout according to equation (3):
  • the output voltage 'Vout' can then be expressed as a function of the input load 'Qin', and the conversion gain 'Gc' be defined according to the equation ( 5) next: vout 1 1
  • the voltage amplifier 102 can be replaced by a transconductance amplifier, where the output of the amplifier is a current and not a voltage.
  • the amplifier may be a differential amplifier, and the feedback is applied to the negative input of the amplifier, the positive input being connected to a fixed voltage.
  • FIG. 4 illustrates a first embodiment of the circuit of the invention wherein the voltage divider circuit 404 consists of two serial capacitors (406, 408) whose midpoint is connected to the first capacitor 402 at the intermediate node V-i.
  • the other terminals of the second 2 'and third 3' capacitors (406, 408) of the voltage divider are respectively connected to the output of the amplifier for 'C2' and to ground for 3 '.
  • the output voltage 'Vout' can then be expressed as a function of the input load 'Qin', and the conversion gain 'Gc' be defined according to the equation ( 8) next:
  • the third capacity 3 ' being represented in equation (9) only to the denominator, it is possible to increase its value in order to decrease the total value of the equivalent capacity' Ceq '.
  • each capacitor has an easily reproducible value, thus offering stability to the circuit of the invention.
  • FIGS. 5a to 5f illustrate variants of the voltage divider of FIG. 4 according to embodiments of the circuit of the invention.
  • the voltage divider furthermore comprises a variable capacitance 'C4' connected between the intermediate point and a variable 'V4' bias voltage, thus making it possible to adjust the voltage. value of the conversion gain.
  • the value of the equivalent capacity of the feedback is then:
  • the capacitance 'C4' of FIG. 5a is replaced by a diode 4 'in reverse polarization, for polarizing the intermediate point which is normally floating. It is the value 'C D4 ' of the capacity of the diode which enters into the calculation of the equivalent capacity of the feedback, which is then equal to:
  • FIG. 5d shows the circuit of FIG. 5b in which the capacitance 'C2' of the voltage divider is a variable capacitance whose value is determined as a function of the voltage at its terminals.
  • FIG. 5e shows the circuit of FIG. 4, where the capacitance 'C3' of the voltage divider is a variable capacitance.
  • the feedback loop is seen as a circuit comprising three capacitors (C1, C2, C3) arranged in a T-shape.
  • the first and second capacitors 'C1' and 'C2' are connected in series between the first and second capacitors. input and output of the amplifier, and the third capacitor 'C3' forming the vertical foot of the T is a variable capacitance. It is connected by a terminal to the intermediate point of the first and second capacitors (502, 506) and by the other terminal to a voltage generator capable of delivering a variable voltage 'V3'.
  • variable capacity of the different variants is of the MOS type, and is also called MOS-Cap or 'MOS varactor' (for acronym for "variable reactor").
  • MOS varactor is a component of CMOS technology, the capacity of which varies according to the applied voltage. It has the particularity of behaving like a capacitor whose value of the capacitance varies with the voltage applied to its terminals.
  • the variable capacity can be a Varicap diode.
  • the embodiments with variable capacity make it possible to modulate the conversion gain by means of a controlled voltage.
  • These embodiments make it possible to optimize the gain of the amplifier for a given application.
  • the adjustment of the voltage across the varactor can be made per pixel for the matrix of pixels of the same detector, thus making it possible to correct the gain dispersion from one pixel to the other, and result in a more uniform matrix response.
  • the circuit of FIG. 5e makes it possible to set the conversion gain pixel by pixel, independently.
  • each variable capacitance 'C3' By coupling each variable capacitance 'C3' to a programmable memory, it is possible to define a value for the voltage 'V3' and thus adjust a value for the variable capacitance 'C3'. Therefore, the programmed value of the capacitance 'C3' determines the conversion gain of the corresponding pixel.
  • the device of the invention makes it possible to reduce the effects of dispersion on an amplifier. matrix of pixels as illustrated in Fig. 7a, to obtain a uniform gain across the pixel array, as shown in Fig. 7b.
  • the programmable memory can be implemented in the form of a DAC "Digital to Analog Converter".
  • the DAC is programmed on a number 'N' of bits which define the value of the voltage V3.
  • Each DAC can be programmed differently to have the desired gain for each individual pixel.
  • the programmable memory may be an analog memory made in the form of a 'CMem' capacitor and a ⁇ 1 'switch.
  • the switch is on, and an external voltage value 'Vext' is applied to the 'CMem' capability.
  • the value of the capacitance 'CMem' is much greater than that of the variable capacitance 'C3' to allow its memory function, without disturbance by the operation of the circuit.
  • the switch '11 ' is blocked and the value' Vext 'remains stored on the capacity' CMem '.
  • each pixel detects a different photon energy range.
  • Figure 10 illustrates the variability that can be sought between gain and dynamics.
  • the circuit of the invention allows this dual adaptability for the same circuit and offers a range of values 'gain-dynamic' which is continuously as opposed to existing solutions which propose only discrete values and / or require to completely change the circuit according to the sought application.
  • FIG. 11 illustrates an embodiment of a programming of the pixels of a matrix, called chessboard. Other programming variants can be adopted according to the same principles.
  • FIG. 5f shows an alternative embodiment of the voltage divider of FIG. 4, in which a switch 51 1 is inserted in series with the third capacitor 3 '.
  • This configuration makes it possible to define two conversion gains, depending on whether the switch is blocked or switched on.
  • the equivalent capacity of the feedback loop corresponds to that of the circuit of FIG. 4 in equation (9).
  • FIG. 6 illustrates an embodiment of the invention for which the equivalent feedback capability is obtained by a total arrangement of five capacitors.
  • a first capacitance 'C1' (602) is connected by a first terminal to the input 'Vin' of the amplifier 102 and by a second terminal to a terminal of a divider circuit of voltage 604, by an intermediate point 'V1'.
  • the other terminal of the voltage divider circuit is connected to the output 'Vout' of the amplifier 102.
  • the voltage divider 604 comprises four capacitors 2 to C5 'arranged in pairs (C2, C3) and (C4 , C5), each pair creating a voltage divider similar to that of FIG. 4.
  • the first pair (606, 608) is connected between the intermediate point 'V1' and a second intermediate point 'V2', and the second pair (607, 609) is connected between the second intermediate point 'V2' and the output 'Vout' of the amplifier 102.
  • this configuration offers the advantage of obtaining a low-value equivalent capacity to occupy less area.
  • the total area 'S1' occupied by the five capacitors is:
  • the total area 'S2' occupied by the three capacitors is:
  • the 5-capacitance architecture allows a surface saving of 44% compared to the 3-capacitance architecture for the example chosen.
  • the negative feedback circuit of the invention can be used in other architectures than for charge amplifiers.
  • it can be used for example for voltage amplifiers, voltage integrators or filters.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

La présente invention concerne un dispositif amplificateur de charges à gain de conversion élevé qui comprend un amplificateur en tension et une boucle de rétroaction entre la sortie et l'entrée de l'amplificateur, tel que la boucle de rétroaction est constituée d'une capacité connectée en série avec un diviseur de tension, le diviseur de tension comprenant au moins une capacité variable connectée entre un point intermédiaire de tension et une tension de polarisation variable et étant agencé pour que la tension au point intermédiaire soit inférieure à la tension de sortie de l'amplificateur.

Description

Circuit amplificateur de charges à gain de conversion élevé
Domaine de l'invention L'invention se situe dans le domaine des détecteurs matriciels de rayons X à comptage de photons, et s'intéresse plus particulièrement aux amplificateurs de charges pour de tels détecteurs.
Etat de la Technique II est connu qu'un photon qui est absorbé dans un matériau semiconducteur crée une quantité de charges qui est proportionnelle à l'énergie du photon. Chaque pixel d'une matrice d'un détecteur de photons est doté d'un amplificateur de charges qui produit en sortie une tension proportionnelle à la charge incidente. Les signaux issus de la détection de photons doivent être suffisamment amplifiés par l'amplificateur de charge pour être traités.
Il existe des dispositifs qui permettent d'amplifier des signaux issus de la détection de photons.
Le brevet U.S. 6,054,705 de Carroll présente un dispositif qui amplifie les impulsions produites par la détection de photons. Le circuit d'amplification comprend un étage pré-amplificateur de gain unitaire non- inverseur, permettant d'intégrer la charge sur la capacité du détecteur. Le gain de conversion charge/tension de cette configuration étant faible quand la capacité du détecteur est importante, elle ne convient pas à la détection de petites charges.
Or il est nécessaire que l'amplificateur de charges ait un gain de conversion charge/tension très élevé pour permettre la détection de photons de faible énergie. Il est connu des solutions permettant d'augmenter le gain de conversion des amplificateurs.
La demande de brevet U.S. 2013/0256542 A1 de Soh et al. présente des variantes d'implémentation de circuits permettant d'ajuster le gain de conversion d'un amplificateur de charge, variantes basées sur l'utilisation de une à plusieurs capacités mises en parallèle et commandées par interrupteurs.
Cependant, une amplification élevée du gain de conversion doit être maîtrisable avec une précision fine,
La demande de brevet U.S. 2002/066848 A1 de Fowler Boyd propose un circuit amplificateur de charges pour détecteur de photons, basé sur la mise en place d'une boucle de rétroaction constitué d'un réseau de plusieurs capacités dont l'agencement et la valeur permettent de définir le gain de l'amplificateur.
Or, dans un détecteur matriciel, chaque pixel de la matrice du détecteur de photons peut être doté d'un amplificateur de charge. A cause de dispersions technologiques de fabrication, il en résulte une dispersion du gain de conversion à travers la matrice, du fait que la valeur exacte de la capacité de contre-réaction varie d'un pixel à l'autre.
Par ailleurs, la capacité de contre-réaction étant fixe, elle définit de manière statique et fixée le gain et la dynamique de détection des pixels.
Des solutions possibles pour contrôler le gain et la dynamique d'un amplificateur sont proposées dans les demandes de brevet U.S.
2007/007438 A1 et U.S. 2013/0256542 A1 . Il est possible de choisir un ou plusieurs gains correspondant à différentes dynamiques en activant une ou plusieurs capacités par l'intermédiaire d'un ou plusieurs interrupteurs.
La limite de ces approches reste que pour rendre le circuit plus adaptatif, il faut rajouter autant de capacités et d'interrupteurs, ce qui est coûteux en termes de surface, et impose un ajustement du gain par paliers discrets. Par ailleurs, les valeurs de gain obtenues étant des valeurs discrètes, un choix d'implémentation capacités/interrupteurs permet d'obtenir une valeur de gain qui va être au mieux la plus proche d'une application visée, mais sans être une valeur optimale.
Ainsi, il n'existe pas de solution connue offrant à la fois une maîtrise pour obtenir une grande amplification de petites charges, de l'ordre de quelques centaines d'électrons, pour uniformiser le gain de conversion pour toute une matrice de pixels, et pour adapter de manière fine le gain et la dynamique de détection selon une application visée.
La présente invention répond à ce besoin. Résumé de l'invention
Un objet de la présente invention est de proposer un circuit amplificateur de charges à gain charge/tension très élevé dont la valeur du gain est maîtrisable et reproductible avec une haute précision. Une utilisation avantageuse du circuit de l'invention est celle des détecteurs matriciels de rayons X à comptage de photons. Ainsi, le circuit de l'invention trouvera des applications dans les secteurs de l'imagerie médicale, l'imagerie visible, les applications de synchrotron, le domaine de la sécurité ou encore le tri de produits industriels.
Plus généralement, la solution proposée peut être utilisée dans tout domaine nécessitant l'usage d'un amplificateur de charges à haute sensibilité, comme par exemple les capteurs de téléphones portables ou les capteurs médicaux.
Dans un mode de réalisation préférentiel, un dispositif amplificateur de charges comprend :
- un amplificateur en tension qui reçoit une tension d'entrée 'Vin' et délivre une tension de sortie 'Vout'; couplé à
- une boucle de rétroaction qui est connectée entre la sortie et l'entrée de l'amplificateur. La boucle de rétroaction comprend une première capacité connectée en série avec un circuit diviseur de tension, la première capacité ayant une première borne connectée à l'entrée de l'amplificateur et une deuxième borne définissant un point intermédiaire de tension connectée à une première borne du circuit diviseur de tension. Une deuxième borne du circuit diviseur de tension est connectée à la sortie de l'amplificateur, et comprend des éléments capacitifs agencés pour que la tension au point intermédiaire soit inférieure à la tension de sortie de l'amplificateur. Le dispositif est caractérisé en ce que le diviseur de tension comprend au moins une capacité variable connectée entre le point intermédiaire de tension et une tension de polarisation variable.
Dans un mode réalisation, le circuit diviseur de tension comprend deux capacités connectées en série entre la sortie de l'amplificateur et la masse, le point milieu des deux capacités étant connecté au point intermédiaire de tension, l'une des deux capacités étant ladite capacité variable.
Dans une implémentation, le diviseur de tension comprend une troisième capacité connectée entre le point intermédiaire de tension et une tension de polarisation variable, la troisième capacité étant une capacité variable.
Dans une variante de réalisation, la troisième capacité du diviseur de tension est une diode en polarisation inverse.
Selon les réalisations, la première capacité est une capacité variable, dont la valeur est déterminée par la tension de polarisation appliquée à ses bornes.
Dans une variante de réalisation, la tension de polarisation variable est définie par une mémoire programmable.
Avantageusement, une ou plusieurs des capacités de la boucle de rétroaction sont des capacités variables. Avantageusement, les capacités variables sont des varactors de type MOS. Les capacités du dispositif sont en technologie CMOS.
Selon une implémentation, le diviseur de tension comprend de plus un interrupteur pour activer ou désactiver la capacité connectée entre le point intermédiaire de tension et la masse.
Le diviseur de tension peut comprendre un agencement de capacités combinant les différentes variantes revendiquées. Le dispositif peut comprendre un deuxième diviseur de tension connecté en série au premier diviseur de tension.
L'invention couvre aussi un détecteur matriciel à comptage de photons comprenant au moins un dispositif tel que revendiqué.
Description des figures
Différents aspects et avantages de l'invention vont apparaître en appui de la description d'un mode préféré d'implémentation de l'invention mais non limitatif, avec référence aux figures ci-dessous :
La figure 1 est un exemple d'un circuit amplificateur de charges connu ;
La figure 2 est un exemple d'un circuit permettant d'amplifier le gain de conversion de l'amplificateur de charges connu de la figure 1 ; La figure 3 illustre schématiquement le principe du circuit amplificateur de charges à gain de conversion élevé de l'invention;
La figure 4 illustre un premier mode de réalisation du circuit de l'invention ; Les figures 5a à 5f illustrent des variantes du diviseur de tension de la figure 4;
La figure 6 illustre un second mode de réalisation de l'invention ;
Les figures 7a et 7b illustrent l'uniformisation du gain obtenue par un mode de réalisation du circuit de l'invention ; La figure 8 illustre un mode de réalisation d'un circuit programmable ;
La figure 9 illustre un autre mode de réalisation d'un circuit programmable ;
La figure 10 illustre la variabilité gain/dynamique ; La figure 1 1 illustre une programmation de pixels en échiquier.
Description détaillée de l'invention
La figure 1 est un exemple d'un circuit 100 amplificateur de charges connu. L'exemple est pris pour un amplificateur de tension inverseur 102 à contre-réaction négative, dont le gain intrinsèque en tension 'G' (noté - IGI sur la figure) est donné par l'équation 'G = Vout/Vin' où Vout est la tension en sortie du circuit et Vin la tension appliquée en entrée.
Une capacité 104, notée 'Cf est connectée entre l'entrée Vin et la sortie Vout pour produire l'effet d'une contre-réaction négative. Sous l'effet de la contre-réaction négative, l'entrée de l'amplificateur est considérée comme une masse virtuelle, et toute charge 'Qin' créée à l'entrée de l'amplificateur, suite à la détection d'un photon par exemple, est alors intégrée sur la capacité Cf.
En prenant pour hypothèse que le gain intrinsèque en tension de l'amplificateur est infini, le gain de conversion 'Gc' est calculé selon l'équation (1 ) suivante :
Figure imgf000009_0001
Ainsi, le gain de conversion charge/tension d'un tel amplificateur est entièrement défini par la capacité de contre-réaction 'Cf. En se basant sur l'équation (1 ), il ressort que pour augmenter le gain de conversion, il faut réduire la capacité de contre-réaction 'Cf.
Les technologies CMOS actuelles offrant des capacités métalliques minimales de l'ordre de 10 fF, le gain conversion qui peut être obtenu, calculé selon 'équation (2) suivante, peut être de l'ordre de 16 mV/ke" :
Figure imgf000009_0002
où 'q' est la charge élémentaire.
Or, pour les applications nécessitant de détecter de petites charges, de l'ordre de quelques centaines d'électrons, tel que cela se produit dans les détecteurs de rayons X, le gain de conversion doit être très élevé, au moins 10 fois supérieur à cette valeur, soit un gain requis de l'ordre de 160 m V/ke". Ce type de circuit n'est alors pas applicable pour les applications recherchées. Pour diminuer la valeur de la capacité de contre-réaction, il est possible de créer une capacité de contre-réaction uniquement à partir de capacités parasites. Une capacité parasite peut être celle se créant entre deux métaux, ou bien entre les terminaux d'un transistor. Un inconvénient de cette solution est qu'il n'est pas possible de maîtriser la valeur absolue de cette capacité parasite, qui peut varier considérablement d'un pixel à l'autre, d'un lot de fabrication à un autre, ou encore d'une technologie à une autre. La figure 2 illustre un exemple d'un circuit 200 permettant d'amplifier le gain de conversion d'un amplificateur de charges 102 comme celui de la figure 1 . Pour des raisons de simplification, les éléments identiques entre les figures portent les mêmes références.
Dans l'exemple de la figure 2, la capacité de contre-réaction 204 est constituée d'une pluralité de capacités (Ci, Cn) connectées en série. Les capacités sont des capacités standard de valeur minimale.
Pour obtenir une capacité de contre-réaction effective de 1 f F, conduisant à un gain de l'ordre de 1 60 m V/ke", l'homme du métier comprend qu'il faut connecter en série 10 capacités standard d'une valeur 10 fF chacune. Ces capacités occupent une surface importante, et ce pour chaque amplificateur qui est utilisé dans un détecteur. Il ressort donc un inconvénient de cette solution qui est qu'elle est consommatrice de surface car elle requière un grand nombre de capacités à coupler en série pour obtenir un gain très élevé pour les applications visées.
De plus, les nœuds qui existent entre chaque capacité sont des nœuds dits flottants, il y a alors 'N-1 ' nœuds flottants pour 'N' capacités standards connectées en série. Or les nœuds flottants sont facilement contaminés par le bruit de couplage venant de signaux voisins, amenant ainsi un inconvénient supplémentaire à ce type de solution.
La figure 3 illustre schématiquement le principe général de l'invention qui consiste à agencer plusieurs éléments dans une boucle de rétroaction qui vont produire l'effet d'une seule capacité de rétroaction équivalente de très faible valeur. Le circuit comprend un amplificateur en tension 102, recevant une tension d'entrée Vin et délivrant une tension de sortie Vout. Une boucle de rétroaction 300 est connectée entre la sortie et l'entrée de l'amplificateur, et comprend en combinaison série, une première capacité 'C1 ' (302) couplée à un agencement capacitif 304. L'agencement capacitif opère comme diviseur ou atténuateur de tension. Les composants capacitifs sont choisis tels que la tension V au nœud intermédiaire entre la première capacité 302 et le circuit atténuateur de tension 304, est inférieure à la tension de sortie Vout, selon l'équation (3) :
^ O UT
Vi = (3), où 'A' est un coefficient strictement supérieur à
1 , et est déterminé par l'agencement des capacités du circuit diviseur de tension.
En reprenant l'hypothèse précédente que le gain en tension de l'amplificateur est infini, la charge 'Qin' reçue en entrée de l'amplificateur est alors intégrée sur la capacité C1 , et la tension intermédiaire V1 au nœud intermédiaire s'exprime selon l'équation (4) suivante :
Figure imgf000011_0001
A partir des équations (3) et (4), la tension de sortie 'Vout' peut alors s'exprimer en fonction de la charge en entrée 'Qin', et le gain de conversion 'Gc' se définir selon l'équation (5) suivante: vout 1 1
Gr = = — X A = — (5)
' in
où l'ensemble formé par la première capacité 302 et le diviseur de tension 304 est ramené à une capacité équivalente 'Ceq' :
Ceq = ¾- (6)- La solution proposée permet ainsi de réaliser une capacité de contre-réaction de très faible valeur, en utilisant un nombre limité de capacités, pour obtenir avec maîtrise un gain d'amplification très élevé. Le circuit de l'invention qui permet une grande amplification de petites charges est particulièrement adapté à la détection de faibles signaux, comme les photons de faibles énergies.
Sans départir du principe de l'invention, l'amplificateur de tension 102 peut être remplacé par un amplificateur transconductance, où la sortie de l'amplificateur est un courant et non une tension. Dans une variante de réalisation, l'amplificateur peut être un amplificateur différentiel, et la contre-réaction est appliquée à l'entrée négative de l'amplificateur, l'entrée positive étant reliée à une tension fixe.
Selon les implémentations, les charges qui sont intégrées sur la capacité équivalente de contre-réaction peuvent être évacuées par l'intermédiaire d'une résistance ou d'une source de courant par exemple, mise en parallèle du circuit de contre-réaction. L'homme du métier comprend que ces exemples ne sont pas limitatifs et que d'autres techniques peuvent être implémentées pour l'évacuation des charges. La figure 4 illustre un premier mode de réalisation du circuit de l'invention où le circuit diviseur de tension 404 est constitué de deux capacités en série (406, 408) dont le point milieu est connecté à la première capacité 402 au nœud intermédiaire V-i. Les autres bornes des deuxième 2' et troisième 3' capacités (406, 408) du diviseur de tension sont respectivement connectées à la sortie de l'amplificateur pour 'C2' et à la masse pour 3'.
La tension 'Vin' en entrée de l'amplificateur se comportant comme une masse virtuelle, il existe un circuit diviseur de potentiel entre la tension de sortie 'Vout' et la tension 'V1 ' du point intermédiaire commun au trois capacités. La tension intermédiaire s'exprime selon l'équation (7) suivante : ont (7)
A partir des équations (3) et (4), la tension de sortie 'Vout' peut alors s'exprimer en fonction de la charge en entrée 'Qin', et le gain de conversion 'Gc' se définir selon l'équation (8) suivante:
Figure imgf000013_0001
où l'ensemble des trois capacités, de par leur agencement particulier en T est ramené à une capacité équivalente 'Ceq' qui se définit selon l'équation (9) suivante :
Cea =
q C ! 1 " (9)
e + C2 + C3 '
Avantageusement, la troisième capacité 3' étant représentée dans l'équation (9) seulement au dénominateur, il est possible d'augmenter sa valeur afin de diminuer la valeur totale de la capacité équivalente 'Ceq'.
Ainsi, à titre d'exemple non limitatif, pour avoir une capacité équivalente 'Ceq' égale à 1 fF, les capacités 'C1 ' et 'C2' peuvent être égales chacune à 10 fF et la capacité 'C3' être égale à 80 fF. L'homme du métier peut décliner d'autres combinaisons des trois capacités selon le gain de conversion souhaité. Avantageusement, chaque capacité a une valeur facilement reproductible, offrant ainsi une stabilité au circuit de l'invention.
Les figures 5a à 5f illustrent des variantes du diviseur de tension de la figure 4 selon des modes de réalisation du circuit de l'invention.
Dans la variante de la figure 5a, le diviseur de tension comprend de plus une capacité 'C4' variable connectée entre le point intermédiaire et une tension de polarisation 'V4' variable permettant ainsi d'ajuster la valeur du gain de conversion. La valeur de la capacité équivalente de la contre-réaction est alors :
Cea = 1 " (10).
eq C ! + C2 + C3 +C4 '
Dans la variante de la figure 5b, la capacité 'C4' de la figure 5a est remplacée par une diode 4' en polarisation inverse, pour polariser le point intermédiaire qui est normalement flottant. C'est la valeur 'CD4' de la capacité de la diode qui entre dans le calcul de la capacité équivalente de la contre-réaction, qui est alors égale à :
Cea = 1 " (1 1 )- eQ C 1 + C2 + C3 +CD4 ' La variante de la figure 5c reprend le diviseur de tension de la figure 5a ou 5b, mais la première capacité 'C1 ' extérieure au diviseur de tension est remplacée par une capacité variable. La valeur de la capacité variable est déterminée en fonction de la tension à ses bornes.
La variante de la figure 5d reprend le circuit de la figure 5b dans lequel la capacité 'C2' du diviseur de tension est une capacité variable dont la valeur est déterminée en fonction de la tension à ses bornes.
La variante de la figure 5e reprend le circuit de la figure 4, où la capacité 'C3' du diviseur de tension est une capacité variable. Dans cette variante d'implémentation, la boucle de rétroaction est vue comme un circuit comprenant trois capacités (C1 , C2, C3) agencées en forme de T. Les première et deuxième capacités 'C1 ' et 'C2' sont connectées en série entre l'entrée et la sortie de l'amplificateur, et la troisième capacité 'C3' formant le pied vertical du T est une capacité variable. Elle est connectée par une borne au point intermédiaire des première et deuxième capacités (502, 506) et par l'autre borne à un générateur de tension pouvant délivrer une tension variable 'V3'. Dans un mode d'implémentation préférentielle, la capacité variable des différentes variantes est de type MOS, et est aussi nommée MOS- Cap ou 'MOS varactor' (pour acronyme de « variable reactor »). Un MOS varactor est un composant de la technologie CMOS, dont la capacité varie selon la tension appliquée. Il présente la particularité de se comporter comme un condensateur dont la valeur de la capacité varie avec la tension appliquée à ses bornes. Alternativement, la capacité variable peut être une diode Varicap.
En fonctionnement, en faisant varier la tension 'V3' ou 'V4' selon les variantes d'implémentation, la capacité 'C3' ou 'C4' varie et la capacité équivalente 'Ceq' varie. Il en résulte que le gain de conversion 'Gc' de l'amplificateur varie.
Avantageusement, les modes de réalisation avec capacité variable permettent de moduler le gain de conversion par l'intermédiaire d'une tension contrôlée. Ces modes de réalisation permettent d'optimiser le gain de l'amplificateur pour une application donnée.
Dans une variante d'implémentation, l'ajustement de la tension aux bornes du varactor peut être réalisé par pixel pour la matrice de pixels d'un même détecteur, permettant alors de corriger la dispersion de gain d'un pixel à l'autre, et aboutir à une réponse matricielle plus uniforme.
Avantageusement, pour les détecteurs matriciels où chaque pixel est doté d'un amplificateur de charge, le circuit de la figure 5e permet de fixer le gain de conversion pixel par pixel, de manière indépendante. En couplant chaque capacité variable 'C3' à une mémoire programmable, il est possible de définir une valeur pour la tension 'V3' et ainsi ajuster une valeur pour la capacité variable 'C3'. Par conséquent, la valeur programmée de la capacité 'C3' détermine le gain de conversion du pixel correspondant. Ainsi en calibrant la valeur du gain pixel par pixel et en programmant chaque mémoire associée à un circuit amplificateur, le dispositif de l'invention permet de réduire les effets de dispersion sur une matrice de pixels tels qu'illustré sur la figure 7a, pour obtenir un gain uniforme à travers la matrice de pixels, tel qu'illustré sur la figure 7b.
Dans un mode de réalisation montré sur la figure 8, la mémoire programmable peut être réalisée sous la forme d'un DAC « Digital to Analog Converter ». Le DAC est programmé sur un certain nombre 'N' de bits qui définissent la valeur de la tension V3. Chaque DAC peut être programmé différemment pour avoir le gain souhaité pour chaque pixel individuellement.
Dans un autre mode de réalisation montré sur la figure 9, la mémoire programmable peut être une mémoire analogique réalisée sous la forme d'une capacité 'CMem' et d'un interrupteur Ί1 '. Dans la phase de programmation, l'interrupteur est passant, et une valeur de tension externe 'Vext' est appliquée à la capacité 'CMem'. De manière préférentielle, la valeur de la capacité 'CMem' est très supérieure à celle de la capacité variable 'C3' pour permettre sa fonction de mémoire, sans perturbation par le fonctionnement du circuit. Après programmation, l'interrupteur '11 ' est bloqué et la valeur 'Vext' reste mémorisée sur la capacité 'CMem'.
Dans une autre variante, il est possible de faire varier le gain de conversion d'un pixel à l'autre. Ainsi, pour un même seuil de détection, chaque pixel détecte une gamme d'énergie de photon différente.
Pour certaines applications, il est nécessaire de pouvoir adapter le gain et la dynamique. Il est alors intéressant de pouvoir changer la valeur moyenne du gain à travers la matrice de pixels, pour adapter le gain et la dynamique du détecteur à une application donnée, de manière optimale. La figure 10 permet d'illustrer la variabilité qui peut être recherchée entre gain et dynamique.
Avantageusement, le circuit de l'invention permet cette double adaptabilité pour un même circuit et offre une gamme de valeurs 'gain- dynamique' qui est en continu par opposition aux solutions existantes qui proposent uniquement des valeurs discrètes et/ou nécessitent de changer totalement le circuit en fonction de l'application recherchée. Dans ce contexte, il est possible de programmer chaque pixel d'une même matrice indépendamment, certains pixels pouvant avoir un gain fort et donc une forte sensibilité, et d'autres pixels pouvant avoir une dynamique de détection étendue. La figure 1 1 illustre une réalisation d'une programmation des pixels d'une matrice, dite en échiquier. D'autres variantes de programmation peuvent être déclinées selon les mêmes principes.
La figure 5f présente une variante de réalisation du diviseur de tension de la figure 4, dans laquelle un interrupteur 51 1 est inséré en série avec la troisième capacité 3'. Cette configuration permet de définir deux gains de conversion, selon que l'interrupteur est bloqué ou passant. Dans l'état passant de l'interrupteur, la capacité équivalente de la boucle de contre-réaction correspond à celle du circuit de la figure 4 dans l'équation (9). Dans l'état bloqué de l'interrupteur, la capacité 3' est déconnectée et la capacité équivalente de la boucle de contre-réaction est égale à : Ceq = (12).
La figure 6 illustre un mode de réalisation de l'invention pour lequel la capacité de contre-réaction équivalente est obtenue par un agencement total de cinq capacités. Selon le principe général de l'invention, une première capacité 'C1 ' (602) est connectée par une première borne à l'entrée 'Vin' de l'amplificateur 102 et par une seconde borne à une borne d'un circuit diviseur de tension 604, par un point intermédiaire 'V1 '. L'autre borne du circuit diviseur de tension est connectée à la sortie 'Vout' de l'amplificateur 102. Dans cette configuration, le diviseur de tension 604 comprend quatre capacités 2 à C5' agencées par paire (C2, C3) et (C4, C5), chaque paire créant un diviseur de tension semblable à celui de la figure 4. La première paire (606, 608) est connectée entre le point intermédiaire 'V1 ' et un second point intermédiaire 'V2', et la deuxième paire (607, 609) est connectée entre le deuxième point intermédiaire 'V2' et la sortie 'Vout' de l'amplificateur 102.
En reprenant pour hypothèse que le gain de l'amplificateur est infini, la valeur de la capacité équivalente s'obtient par le calcul suivant : y — ^ ί et Y — Y — AVEC
1 Ci 1 z c1+c2+c3
2 — ont C4 +C5 +Cx
_ C2(d + C3)
x ct + c2 + c3
De ces équations, on obtient :
Vout C4 +C5 +Cx C1 +C2 +C3 1 1
= X X— =— d'où la valeur de la
Qin Q C2 Ci Ceq
capacité équivalente est :
Figure imgf000018_0001
Bien que requérant plus de capacités que la configuration de base à trois capacités, cette configuration offre l'avantage pour obtenir une capacité équivalente de faible valeur d'occuper moins de surface.
En effet, en prenant pour exemple d'obtenir une capacité équivalente de 1 fF, il est possible de choisir les valeurs suivantes :
- C1 = C2 = C3 = C4 = 10 f F, et C5 = 1 6,6 fF.
En utilisant l'architecture principale à 3 capacités en forme de T, la même valeur de capacité équivalente est obtenue pour les valeurs suivantes :
- C1 = C2 = 10 fF et C3 = 80 fF. En considérant que pour une capacité métallique, la valeur de la capacité est proportionnelle à la surface, si une capacité de 10 fF occupe S0 de surface, alors une capacité de 100 fF occupera 10 x S0 de surface.
Dans l'exemple à double diviseur de tension, la surface totale 'S1 ' occupée par les cinq capacités est de :
51 = So + So + So + So + 1.6 So = 5.6 So
Dans l'exemple à un seul diviseur de tension, la surface totale 'S2' occupée par les trois capacités est de :
Figure imgf000019_0001
Ainsi, l'architecture à 5 capacités permet une économie en surface de 44% par rapport à l'architecture à 3 capacités pour l'exemple choisi.
La présente description illustre différentes implémentations non limitatives de l'invention. Les exemples ont été choisis pour permettre une bonne compréhension des principes de l'invention, mais ne sont en rien exhaustifs et doivent permettre à l'homme du métier d'apporter des modifications et des variantes d'implémentation tout en conservant les mêmes principes, par exemple sur le nombre et les valeurs des capacités, sur la combinaison des agencements de capacités fixes et variables pour la première capacité et le diviseur de tension.
De plus, le circuit de contre-réaction négative de l'invention peut être utilisé dans d'autres architectures que pour des amplificateurs de charge. Ainsi, il peut être utilisé par exemple pour des amplificateurs de tension, des intégrateurs de tension ou encore des filtres.

Claims

Revendications
Un dispositif amplificateur de charges comprenant :
- un amplificateur en tension (102), recevant une tension d'entrée 'Vin' et délivrant une tension de sortie 'Vout'; et une boucle de rétroaction (300) connectée entre la sortie 'Vout' et l'entrée 'Vin' de l'amplificateur, la boucle de rétroaction comprenant une première capacité (502) connectée en série avec un circuit diviseur de tension (504), la première capacité ayant une première borne connectée à l'entrée 'Vin' de l'amplificateur et une deuxième borne définissant un point intermédiaire de tension 'V1 ' connectée à une première borne du circuit diviseur de tension, une deuxième borne du circuit diviseur de tension étant connectée à la sortie 'Vout' de l'amplificateur, le circuit diviseur de tension comprenant des éléments capacitifs agencés pour que la tension 'V1 ' au point intermédiaire soit inférieure à la tension de sortie 'Vout' de l'amplificateur, le dispositif étant caractérisé en ce que le diviseur de tension (504) comprend au moins une capacité variable (508) connectée entre le point intermédiaire de tension 'V1 ' et une tension de polarisation variable 'V3'.
Le dispositif selon la revendication 1 dans lequel le circuit diviseur de tension (404) comprend deux capacités (406, 408) connectées en série entre la sortie de l'amplificateur et la masse, le point milieu des deux capacités étant connecté au point intermédiaire de tension 'V1 ', l'une des deux capacités étant ladite capacité variable.
3. Le dispositif selon la revendication 1 ou 2 dans lequel le diviseur de tension (504) comprend une troisième capacité (510) connectée entre le point intermédiaire de tension 'V1 ' et une tension de polarisation variable 'V4', la troisième capacité étant une capacité variable.
4. Le dispositif selon la revendication 3 dans lequel la troisième capacité du diviseur de tension est une diode 4' en polarisation inverse.
Le dispositif selon les revendications 3 ou 4 dans lequel la première capacité (302, 402, 502) est une capacité variable, dont la valeur est déterminée par la tension de polarisation appliquée à ses bornes.
Le dispositif selon l'une quelconque des revendications 1 à 5 dans lequel la tension de polarisation variable 'V3' est définie par une mémoire programmable.
Le dispositif selon l'une quelconque des revendications 1 à 6 dans lequel une ou plusieurs des capacités de la boucle de rétroaction sont des capacités variables.
Le dispositif selon l'une quelconque des revendications 1 à 7 dans lequel les capacités variables sont des varactors de type MOS.
9. Le dispositif selon l'une quelconque des revendications 1 à 8 dans lequel le diviseur de tension comprend de plus un interrupteur (51 1 ) pour activer ou désactiver la capacité (408, 508) connectée entre le point intermédiaire de tension et la masse.
10. Le dispositif selon l'une quelconque des revendications 1 à 9 dans lequel les capacités sont en technologie CMOS.
1 1 . Le dispositif selon l'une quelconque des revendications 1 à 10 comprenant un deuxième diviseur de tension connecté en série au premier diviseur de tension.
12. Le dispositif selon la revendication 1 1 dans lequel les diviseurs de tension sont agencés selon l'une quelconque des revendications 1 à 10.
13. Un détecteur matriciel à comptage de photons comprenant au moins un dispositif selon l'une quelconque des revendications 1 à 12.
PCT/EP2017/079677 2016-11-29 2017-11-17 Circuit amplificateur de charges a gain de conversion eleve Ceased WO2018099741A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1661613A FR3059494A1 (fr) 2016-11-29 2016-11-29 Circuit amplificateur de charges a gain de conversion eleve
FR1661613 2016-11-29

Publications (1)

Publication Number Publication Date
WO2018099741A1 true WO2018099741A1 (fr) 2018-06-07

Family

ID=58455135

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2017/079677 Ceased WO2018099741A1 (fr) 2016-11-29 2017-11-17 Circuit amplificateur de charges a gain de conversion eleve

Country Status (2)

Country Link
FR (1) FR3059494A1 (fr)
WO (1) WO2018099741A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN120074410A (zh) * 2025-04-28 2025-05-30 安徽创谱仪器科技有限公司 电荷放大装置及电子设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5724312A (en) * 1995-04-18 1998-03-03 Siemens Aktiengesellschaft Ultrasound transducer head with integrated variable-gain amplifier devices
US6054705A (en) 1995-03-20 2000-04-25 Carroll; Lewis Charge-integrating preamplifier for capacitive transducer
US6339363B1 (en) * 2000-12-04 2002-01-15 Pixel Devices International Low FPN high gain capacitive transimpedance amplifier for use with capacitive sensors
US20020066848A1 (en) 2000-12-04 2002-06-06 Boyd Fowler Image sensor utilizing a low FPN high gain capacitive transimpedance amplifier
US20050274873A1 (en) * 2004-06-10 2005-12-15 Xinqiao Liu CCD imaging array with improved charge sensing circuit
US20070007438A1 (en) 2005-07-06 2007-01-11 Liu Xinqiao Chiao Imaging array having variable conversion gain
US20130256542A1 (en) 2012-03-28 2013-10-03 Luxen Technologies, Inc. Programmable readout integrated circuit for an ionizing radiation sensor
US20150124135A1 (en) * 2013-11-01 2015-05-07 Silicon Optronics, Inc. Sharp pixel with fixed conversion gain

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054705A (en) 1995-03-20 2000-04-25 Carroll; Lewis Charge-integrating preamplifier for capacitive transducer
US5724312A (en) * 1995-04-18 1998-03-03 Siemens Aktiengesellschaft Ultrasound transducer head with integrated variable-gain amplifier devices
US6339363B1 (en) * 2000-12-04 2002-01-15 Pixel Devices International Low FPN high gain capacitive transimpedance amplifier for use with capacitive sensors
US20020066848A1 (en) 2000-12-04 2002-06-06 Boyd Fowler Image sensor utilizing a low FPN high gain capacitive transimpedance amplifier
US20050274873A1 (en) * 2004-06-10 2005-12-15 Xinqiao Liu CCD imaging array with improved charge sensing circuit
US20070007438A1 (en) 2005-07-06 2007-01-11 Liu Xinqiao Chiao Imaging array having variable conversion gain
US20130256542A1 (en) 2012-03-28 2013-10-03 Luxen Technologies, Inc. Programmable readout integrated circuit for an ionizing radiation sensor
US20150124135A1 (en) * 2013-11-01 2015-05-07 Silicon Optronics, Inc. Sharp pixel with fixed conversion gain

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN120074410A (zh) * 2025-04-28 2025-05-30 安徽创谱仪器科技有限公司 电荷放大装置及电子设备

Also Published As

Publication number Publication date
FR3059494A1 (fr) 2018-06-01

Similar Documents

Publication Publication Date Title
BE1021668B1 (fr) Un pixel a grande plage dynamique et une methode pour le faire fonctionner
FR3039928B1 (fr) Procede de commande d'un capteur d'image a pixels actifs
JP7029683B2 (ja) 撮像装置
EP1704422B1 (fr) Systeme de detection de rayonnements a comptage d'impulsions a double remise a zero
US20200258933A1 (en) Imaging device including unit pixel cell
FR2606954A1 (fr) Amplificateur de puissance operationnel cmos entierement differentiel
US6339363B1 (en) Low FPN high gain capacitive transimpedance amplifier for use with capacitive sensors
EP2600125B1 (fr) Dispositif de détection de rayonnement à étendue d'illumination améliorée
BE1023008B1 (fr) Pixels intégrants et procédés de fonctionnement
JP7076649B2 (ja) 緩衝された直接注入ピクセルの自動ゼロ
EP3047301B1 (fr) Capteur d'image terahertz
US20140027640A1 (en) BDI IR Readout Circuit Using Pinned Photodiode as Integration Node
KR20180081144A (ko) 이득 적응 가능한 유닛 셀
EP2458849B1 (fr) Circuit de détection à double échantillonnage corrélé avec circuit d'anti-éblouissement amélioré
EP3487167B1 (fr) Capteur d'images à grande gamme dynamique
EP3386186B1 (fr) Capteur d'images
EP3629573B1 (fr) Capteur d'images rapide a regroupement de pixels
TWI683577B (zh) 具有電流鏡之緩衝直接注入讀出中的影像滯後緩解
EP2553623B1 (fr) Circuit électronique analogique de traitement d'un signal lumineux, système et procédé de traitement correspondants
WO2018099741A1 (fr) Circuit amplificateur de charges a gain de conversion eleve
FR3022425A1 (fr) Structure de circuit de lecture a injection de charge
EP3324610B1 (fr) Circuit de detection a faible flux et faible bruit
EP3829160B1 (fr) Pixel à plage dynamique ajustable pour la réduction de bruit
Shih et al. The design of high-performance 128/spl times/128 CMOS image sensors using new current-readout techniques
EP4440136A1 (fr) Circuit electronique d'acquisition d'image

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17797671

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17797671

Country of ref document: EP

Kind code of ref document: A1