WO2017221926A1 - 光受信機、光伝送装置及び光受信機のための方法 - Google Patents

光受信機、光伝送装置及び光受信機のための方法 Download PDF

Info

Publication number
WO2017221926A1
WO2017221926A1 PCT/JP2017/022672 JP2017022672W WO2017221926A1 WO 2017221926 A1 WO2017221926 A1 WO 2017221926A1 JP 2017022672 W JP2017022672 W JP 2017022672W WO 2017221926 A1 WO2017221926 A1 WO 2017221926A1
Authority
WO
WIPO (PCT)
Prior art keywords
dimensional
optical
llr
16qam
likelihood ratio
Prior art date
Application number
PCT/JP2017/022672
Other languages
English (en)
French (fr)
Inventor
政則 中村
光輝 吉田
平野　章
Original Assignee
日本電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電信電話株式会社 filed Critical 日本電信電話株式会社
Priority to JP2018524110A priority Critical patent/JP6753931B2/ja
Priority to EP17815394.6A priority patent/EP3451539B1/en
Priority to CN201780037166.2A priority patent/CN109314530B/zh
Priority to US16/300,698 priority patent/US10742354B2/en
Publication of WO2017221926A1 publication Critical patent/WO2017221926A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/07—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/25—Arrangements specific to fibre transmission
    • H04B10/2581—Multimode transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/516—Details of coding or modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/61—Coherent receivers
    • H04B10/616—Details of the electronic signal processing in coherent optical receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems

Definitions

  • the present invention relates to an optical transmitter, an optical receiver, and an optical transmission device.
  • This application claims priority based on Japanese Patent Application No. 2016-122863 for which it applied to Japan on June 21, 2016, and uses the content here.
  • the DP-QPSK Dual Polarization-Quadrature Phase Shift Keying
  • DP- Adoption of a 16QAM Quadrature Amplitude Modulation
  • the DP-QPSK system is a modulation system that is standardly adopted in 100 Gbps class transmission.
  • the DP-16QAM system is a modulation system with higher frequency utilization efficiency than the DP-QPSK system.
  • DP-16QAM the polarization of each of the X polarization and the Y polarization is independently modulated by 16QAM.
  • the modulated signal is input to a coherent receiver on the receiving side, digitized by an ADC (Analog-to-Digital Converter), then subjected to polarization separation by digital signal processing, and symbol determination is performed as an independent signal. Done.
  • ADC Analog-to-Digital Converter
  • LLR Log-Likelihood Ratio
  • L ND (b j ) represents the LLR of the j-th bit of the N-dimensional symbol.
  • E k represents an N-dimensional symbol.
  • E k represents the received 8D (dimension) vector.
  • ⁇ 2 represents the variance of Gaussian noise.
  • L ND (b j )” can be expressed as the following equation (2) when there is feedback of prior information from the subsequent soft decision error correction decoder.
  • an object of the present invention is to provide a technique for reducing the amount of calculation.
  • An optical receiver is based on a first arithmetic unit that obtains a log likelihood ratio for each M (M is a natural number) dimension based on a received signal, and the log likelihood ratio for each M dimension.
  • the optical receiver includes: a soft decision error correction code decoding circuit that performs soft decision error correction based on a log likelihood ratio of the N-dimensional symbol; and an output from the soft decision error correction code decoding circuit as the second And a feedback unit that feeds back to the calculation unit.
  • the second calculation unit may obtain a log likelihood ratio of the N-dimensional symbol based on the log likelihood ratio for each M dimension updated based on the output result fed back.
  • An optical transmission device includes the optical transmitter described above and an optical receiver.
  • the optical receiver includes a soft decision error correction code encoding circuit for adding redundant bits used for soft decision error correction to an input bit string, and an input bit string to which redundant bits are added in an N (N is a natural number) dimensional space.
  • An N-dimensional encoder circuit that associates with a signal point arrangement, an N-dimensional symbol mapping circuit that generates a modulation signal corresponding to an N-dimensional symbol based on an output from the N-dimensional encoder circuit, and the modulation signal
  • An optical modulation circuit that modulates and outputs light.
  • a method for an optical receiver obtains a log likelihood ratio for each M (M is a natural number) dimension based on a received signal, and based on the log likelihood ratio for each M dimension. Obtaining a log likelihood ratio of N (N is a natural number) dimensional symbol.
  • the amount of calculation can be reduced.
  • the constellation shape in the case of 8QAM in this embodiment is shown.
  • the example of the look-up table in the case of 16QAM in this embodiment is shown.
  • FEC soft decision error correction
  • FIG. 1 is a block diagram illustrating a configuration of an optical transmission device 100 according to the present embodiment.
  • the optical transmission device 100 includes an optical transmitter 10 and an optical receiver 20.
  • the optical transmitter 10 and the optical receiver 20 may each be a single device.
  • the optical transmitter 10 and the optical receiver 20 are connected via a transmission line.
  • the transmission path is configured using, for example, an optical fiber and an optical amplifier.
  • the optical signal output from the optical transmitter 10 is transmitted through the optical fiber, amplified by an optical amplifier, and input to the optical receiver 20.
  • a route switching machine may be installed in the transmission path.
  • the optical transmitter 10 includes a transmission symbol generator 11 and an optical modulation circuit 12.
  • the transmission symbol generation unit 11 receives an input of a transmission data sequence (bit string) that is binary information.
  • the transmission symbol generator 11 adds redundant data used for soft decision error correction to the input transmission data sequence, and then generates a modulation signal corresponding to a multidimensional symbol using the transmission data sequence.
  • the transmission symbol generation unit 11 outputs the generated modulation signal to the optical modulation circuit 12.
  • the optical modulation circuit 12 is composed of a polarization multiplexed Mach chainer vector modulator, a driver amplifier, and a laser module.
  • the optical modulation circuit 12 receives an input of a modulation signal output from the transmission symbol generation unit 11.
  • the optical modulation circuit 12 amplifies the input modulation signal by a driver amplifier installed in each lane, and modulates the optical signal from the laser module using a polarization multiplexing type Mach chainer type vector modulator.
  • the optical modulation circuit 12 multiplexes and outputs the modulated optical signal.
  • the optical modulation circuit 12 performs modulation corresponding to each dimension from the transmission symbol generation unit 11 in the case of multi-core fiber cores, multi-mode fiber modes, or combinations thereof. Modulation is performed by the instrument. That is, the light modulation circuit 12 modulates light with respect to the in-phase carrier wave, the quadrature phase carrier wave, time, polarization, wavelength, and space (multimode, multicore).
  • the optical receiver 20 includes an optical coherent receiver 21, a digital signal processor 22, and a received signal demodulator 23.
  • the optical coherent receiver 21 receives an optical signal input.
  • the optical coherent receiver 21 converts the input optical signal into a baseband signal (electric signal) by local light emission from the laser module.
  • the optical coherent receiver 21 outputs an electrical signal to the digital signal processing unit 22.
  • the electrical signal output from the optical coherent receiver 21 is converted into a digital signal by an analog / digital converter (not shown) installed between the optical coherent receiver 21 and the digital signal processing unit 22, and then digitally converted.
  • the signal is input to the signal processing unit 22.
  • the digital signal processing unit 22 receives a digital signal input.
  • the digital signal processing unit 22 compensates for waveform degradation caused by chromatic dispersion, polarization fluctuation, and nonlinear optical effect, which occurs in the transmission path.
  • the digital signal processing unit 22 compensates for phase noise due to the frequency error of the laser on the transmission side and the laser on the reception side and the line width of each laser.
  • the received signal demodulator 23 reconstructs a multidimensional vector from the modulation dimension assigned to the physical dimension in the optical receiver 20, calculates the LLR of the multidimensional symbol, performs soft decision error correction, and then performs bit string data. Is output.
  • FIG. 2 is a diagram illustrating a configuration example of the transmission symbol generation unit 11.
  • the transmission symbol generator 11 includes a soft decision error correction code encoding circuit (hereinafter also referred to as a correction code encoding circuit) 111, an N-dimensional encoding circuit 112, and an N-dimensional symbol mapping circuit 113.
  • the soft decision error correction code encoding circuit 111 is configured by an LDPC (Low Density Parity Check) code, a turbo encoder, or the like.
  • the soft decision error correction code encoding circuit 111 adds redundant bits necessary for performing soft decision error correction on the input transmission data series.
  • the N-dimensional encoding circuit 112 associates the transmission data series output from the soft decision error correction code encoding circuit 111 with signal points in the N-dimensional space, and adds redundant bits.
  • N is an integer of 2 or more.
  • the N-dimensional encoding circuit 112 is a circuit for securing a minimum Euclidean distance of a certain level or more after mapping by the N-dimensional symbol mapping circuit 113 by adding redundant bits.
  • the N-dimensional encoding circuit 112 adds redundant bits so that the Euclidean distance between N-dimensional symbols after mapping becomes small when input bits of different series having a small Hamming distance are input. This makes it possible to reduce bit errors when symbol errors occur.
  • the N-dimensional symbol mapping circuit 113 generates L M-dimensional symbols from the input transmission data series.
  • the N-dimensional symbol mapping circuit 113 generates L M-dimensional symbols from the redundant bits added by the N-dimensional encoding circuit 112 so that the L M-dimensional symbols are related to each other. .
  • FIG. 3 is a diagram illustrating a configuration example of the reception signal demodulation unit 23.
  • the received signal demodulation unit 23 includes an M-dimensional LLR calculation unit (first calculation unit) 231, an N-dimensional LLR calculation unit (second calculation unit) 232, and a soft decision error correction code decoding circuit 233.
  • the M-dimensional LLR calculation unit 231 calculates an LLR from each of the L M-dimensional symbols.
  • the N-dimensional LLR calculation unit 232 calculates an N-dimensional LLR from the LLR calculated by the M-dimensional LLR calculation unit 231.
  • the soft decision error correction code decoding circuit 233 performs soft decision error correction based on the LLR output from the N-dimensional LLR calculation unit 232.
  • FIG. 4 is a diagram illustrating a configuration example of the transmission symbol generation unit 11a.
  • FIG. 5 is a diagram illustrating a configuration rule of an 8-dimensional symbol output by the configuration of the transmission symbol generation unit 11a illustrated in FIG.
  • the transmission symbol generator 11a includes a soft decision error correction code encoding circuit 111a, an 8-dimensional encoding circuit 112a, and an 8-dimensional symbol mapping circuit 113a.
  • the soft decision error correction code encoding circuit 111a performs the same processing as the soft decision error correction code encoding circuit 111.
  • the soft decision error correction code encoding circuit 111a is configured by using a general soft decision error correction code encoding circuit.
  • the 8-dimensional encoding circuit 112a can be expressed as the following formulas (3) to (6) based on the configuration rule of FIG.
  • b1 to b16 correspond to the output bit string of the 8-dimensional encoding circuit 112a.
  • b8, b12, b15 and b16 are redundant bits to be added.
  • the input bits are output as they are.
  • Part (a) of FIG. 5 shows an example in which the modulation dimension is assigned in the time direction (time slot).
  • Part (c) and part (d) in FIG. 5 represent the regularity of the 8-dimensional symbol output from the 8-dimensional encoding circuit 112a and the 8-dimensional symbol mapping circuit 113a.
  • FIG. 6 is a diagram illustrating a configuration example of the reception signal demodulation unit 23a.
  • the received signal demodulation unit 23a includes a two-dimensional LLR calculation unit (first calculation unit) 231a, an eight-dimensional LLR calculation unit (second calculation unit) 232a, and a soft decision error correction code decoding circuit 233a.
  • the two-dimensional LLR calculation unit 231a is configured using a 16QAM-LLR calculation circuit.
  • the 16QAM-LLR calculation circuit can be simply expressed as the following equations (7) to (8) based on the following reference 1.
  • 16QAM I-MSB corresponds to b1.
  • 16QAM Q-MSB corresponds to b2.
  • 16QAM I-LSB corresponds to b3 and 16QAM Q-LSB corresponds to b4.
  • the two-dimensional LLR calculation unit 231a calculates 16QAM-LLR for every four two-dimensional symbols using the above equations (7) and (8).
  • the 8-dimensional LLR calculation unit 232a receives 16QAM-LLR inputs for each of the four 2-dimensional symbols calculated by the 2-dimensional LLR calculation unit 231a.
  • the 8-dimensional LLR calculation unit 232a calculates 8D-16QAM-LLR based on the input 16QAM-LLR for each two-dimensional symbol.
  • 8D-16QAM-LLR represents 16QAM-LLR of an 8-dimensional symbol.
  • the posterior probability P S 16QAM to 16QAM symbol points in two dimensions when a certain received signal is obtained is expressed as in the following Expression (9).
  • Equation (9) “LLR 16QAM (bm)” corresponds to the 16QAM LLR for the m-th bit.
  • the posterior probability P S8D to the 8-dimensional symbol point when a certain received signal is obtained is expressed by the following equation (10).
  • P S 16QAM (16QAM is a subscript of S) (l)” represents the posterior probability of the l-th 16QAM.
  • the LLR 8D for the 8-dimensional symbol can be expressed as the following expression (11) by using the expression (10) with respect to the expression (1).
  • A0, A1, B0, B1 are finally divided into 16 subsets. Therefore, the candidate points of each group (A0, A1, B0, B1) for each two-dimensional 16QAM are narrowed down from four to one (the operation relating to the above equation (11) is referred to as a first operation). .
  • the symbol point with the maximum P S 16QAM (16QAM is a subscript of S) may be a candidate.
  • the relationship between the bits allocated to the symbol and each group is designed as shown in part (d) of FIG. Therefore, after a hard decision is made on the received signal, a candidate point that maximizes P S 16QAM (16QAM is a subscript of S) in each group can be found by inverting bits with a small absolute value of 16QAM-LLR. it can.
  • the equation (11) can be simplified as the following equation (12) (the above operation This is called the second operation).
  • the 8-dimensional LLR calculation unit 232a calculates 8D-16QAM-LLR using the above formula (11) or (12).
  • the soft decision error correction code decoding circuit 233a performs soft decision error correction based on the 8D-16QAM-LLR calculated by the 8-dimensional LLR calculation unit 232a.
  • FIG. 8 shows a comparison result of the calculation amounts of Expression (1) and Expression (12).
  • FIG. 8 is a diagram illustrating a comparison result. As shown in FIG. 8, it can be seen that the calculation amount of the proposed method is significantly reduced compared to the conventional method.
  • the optical transmission device 100 configured as described above, the amount of calculation can be reduced.
  • the optical transmitter 10 adds redundant bits used for soft decision error correction to the input bit string, associates the input bit string with signal points in the N-dimensional space, and supports N-dimensional symbols.
  • the modulated signal is output.
  • the optical receiver 20 obtains a log likelihood ratio for each M dimension in the received signal, and obtains a log likelihood ratio of the N-dimensional symbol from the log likelihood ratio for each M dimension. With such a configuration, it is not necessary to calculate the Euclidean distance for all candidate multidimensional symbols. Therefore, it is possible to reduce the amount of calculation when applying the soft decision error correction code.
  • M (natural number)
  • M the M dimension as low as possible.
  • M ⁇ 2 it is difficult to directly calculate Equation (1). For this reason, it is necessary to prepare a calculation result corresponding to the value of Er in Expression (1) in advance as a lookup table. Also when using the lookup table, it is desirable that M is a small value. Thereby, it is possible to prevent the size of the lookup table from increasing exponentially as M increases.
  • FIG. 9 shows a constellation shape in the case of 8QAM.
  • E r and E k in Expression (1) are M-dimensional, the value of Expression (1) is calculated in advance according to the value of Er and the calculation result is held.
  • FIG. 10 shows an example of a lookup table in the case of 16QAM. 10, black dots indicate the E k. For each of the regions f (1, 1) to f (8, 8), the value of equation (1) is calculated and held in advance. An arbitrary constellation shape can be handled by changing the position of E k .
  • the N-dimensional symbol mapping circuit 113 is configured to include M M-dimensional L mapping circuits.
  • L may not be an integer, that is, a remainder may be generated.
  • the 8-dimensional LLR calculating unit 232 may further calculate the N-dimensional LLR by further dividing the R-dimension by the K (K ⁇ R) dimension LLR.
  • Formula (12) can improve the mountability to the circuit by using a relational expression such as the following formula (13).
  • Equation (13) can be approximated as shown in Equation (14) below.
  • Equation (12) can be approximated as shown in Equation (15) below.
  • Expression (12) is transformed into Expression (16) below.
  • Equation (20) W (k) in Equation (19) is as shown in Equation (20) below.
  • W (k) and W ′ (k), that is, Expression (18) and Expression (20) are compared.
  • the distance between A and B the absolute value of the difference
  • the second item on the right side of Equation (13) increases.
  • the inside of the part of “exp ()” corresponding to A and B represents the log likelihood and becomes larger as the received signal is closer to the symbol point of interest.
  • S (A) a symbol point having the largest log likelihood
  • S (B) a symbol point having the second largest log likelihood
  • the log likelihood for each symbol is written as A and B.
  • a coefficient satisfying “0 ⁇ ⁇ ⁇ 1” may be provided as in Expression (22), or an offset coefficient of “ ⁇ ⁇ 0” may be used as in Expression (23). Further, another method may be used as long as the relationship of Expression (21) is satisfied.
  • FIG. 11 is a diagram showing bit error rate characteristics after soft decision error correction (FEC) in each arithmetic expression.
  • the vertical axis represents the bit error rate of the output from the soft decision error correction code decoding circuit 232a.
  • the horizontal axis represents the SNR of the 8-dimensional received signal.
  • the plot of the rhombus in FIG. 11 (“ ⁇ ” in FIG. 11) represents the result using the 8-dimensional LLR obtained by the formula (12).
  • the plot of the square in FIG. 11 (“ ⁇ ” in FIG. 11) represents the result using the 8-dimensional LLR obtained by the formula (15).
  • the plot of the triangle in FIG. 11 (“ ⁇ ” in FIG. 11) represents the result using the 8-dimensional LLR obtained by the formula (22).
  • the plot of X in FIG. 11 (“ ⁇ ” in FIG. 11) represents the result using the 8-dimensional LLR obtained by the formula (23).
  • FIG. 11 it can be seen that the performance before approximation is approached by using the formula (22) or the formula (23).
  • the received signal demodulator 23 may be configured as shown in FIG.
  • FIG. 12 is a diagram illustrating another configuration of the reception signal demodulating unit 23.
  • the received signal demodulator 23b includes a two-dimensional LLR calculator 231b, an eight-dimensional LLR calculator 232b, a soft decision error correction code decoding circuit 233b, and a feedback unit 234.
  • the two-dimensional LLR calculation unit 231b, the eight-dimensional LLR calculation unit 232b, and the soft decision error correction code decoding circuit 233b perform the same processing as the function unit having the same name shown in FIG.
  • the feedback unit 234 receives input of prior information that is an output from the soft decision error correction code decoding circuit 233b.
  • the prior information is expressed as the following Expression (24).
  • LLC soft dec. (B 1 ) represents the prior information output from the soft decision error correction code decoding circuit 233b.
  • LLC soft dec. Output (b 1 ) represents an output from the soft decision error correction code decoding circuit 233b.
  • LLC 8D (b 1 ) represents an input to the soft decision error correction code decoding circuit 233b.
  • the feedback unit 234 adds the 16QAM-LLR to the following by adding the 16QAM LLR (16QAM-LLR for each two-dimensional symbol) output from the two-dimensional LLR calculation unit 231 as shown in FIG. Update as in equation (25).
  • the 8-dimensional LLR computing unit 232b can obtain the updated 8-dimensional LLR by applying the updated 16QAM-LLR to Expression (12). Thus, the amount of calculation can be reduced even when the feedback unit 234 is added.
  • FIG. 13 shows the result of an Exit-Chart analysis in order to evaluate the decoding characteristics of the method using the conventional method (2) and the method using the proposed method (12) and (25).
  • FIG. 13 For the Exit-Chart analysis, the technique described in Reference 2 may be used.
  • Reference 2 Stephan ten Brink. “Convergence Behavior of Iteratively Decoded Parallel Concatenated Codes”. IEEE TRANSACTIONS ON COMMUNICATIONS, VOL. 49, NO. 10, pp. 1727 OCTOBER 2001.
  • the vertical axis represents the mutual information amount output from the 8D16QAMLLR calculation unit 232b.
  • the horizontal axis represents the mutual information amount of prior probabilities.
  • the plot of the square in FIG. 13 (“ ⁇ ” in FIG. 13) represents the result of the conventional method.
  • a triangle (“ ⁇ ” in FIG. 13) plots the result of the proposed method.
  • the rhombus (“ ⁇ ” in FIG. 13) plot shows the result of the decoder in the LDPC code which is a kind of soft decision error correcting code. If the conventional line and the ⁇ line do not cross, it is analytically shown that error correction can be executed correctly when prior information is fed back.
  • the advance information of the feedback unit 234 may be subtracted from the updated 8D LLR calculated by the 8D LLR calculation unit 232b using the advance information.
  • the 8-dimensional LLR is updated using Expression (12), Expression (15), Expression (22), or Expression (23), and the value of the prior information in Expression (24) is subtracted for each corresponding bit. .
  • a soft decision error code decoding circuit 232b such as an LDPC code or a turbo code.
  • the update of the 8-dimensional LLR and the soft decision error correction are repeated, and the information amount is updated step by step as shown in FIG. For this reason, it is possible to reduce the number of iterations in the soft decision error code decoding circuit 232b.
  • an iterative operation in the soft decision error code decoding circuit 232b is defined as an inner iteration
  • an iterative operation using the feedback unit 234 is defined as an outer iteration. In this case, by optimizing the number of inner iterations and outer iterations, the same performance can be obtained with a smaller number of computations and the delay in decoding can be reduced.
  • FIG. 14 is a diagram showing the amount of prior information fed back with respect to the number of iterations in the LDPC.
  • LDPC is used as the soft decision error code decoding circuit 232b
  • the number of iterations (the number of iterations) in the LDPC decoding circuit is 20 times (the plot of “ ⁇ ” in FIG. 14) and 5 times (“ ⁇ “Plot”) Exit Chart analysis result when changed to twice (“ ⁇ ” plot in FIG. 14) (no change from FIG. 11 except for the number of LDPC iterations).
  • a plus sign surrounded by a circle indicates exclusive OR. “ ⁇ ” represents addition by exclusive OR.
  • b 1 to b 8 are mapped to two 16QAM symbols and output.
  • the posterior probability of the four-dimensional symbol can be obtained in the same manner as Expressions (9) and (10), and the four-dimensional LLR can be obtained from Expression (11).
  • the same operation as the second operation is applied, from Formula (9), P s16QAM is maximized in each group (A, B) by inverting the bit with a small absolute value of 16QAM-LLR.
  • a bit string candidate can be found.
  • the exclusive OR of 4 bits of data corresponding to 16QAM is “1”
  • the point of 16QAM belongs to the group A.
  • the exclusive OR is “0”
  • the point of 16QAM belongs to the group B.
  • the combinations of candidate points are limited to two (A, A) or (B, B) from equation (26).
  • Expression (27) the same operation as Expression (22) and Expression (23) is performed for the second term on the right side of Expression (27), that is, on the right side as with Expression (22) and Expression (23).
  • a plus sign surrounded by a circle indicates exclusive OR. “ ⁇ ” represents addition by exclusive OR.
  • b 1 to b 16 are mapped to four 16QAM symbols and output.
  • the posterior probability of the 8-dimensional symbol can be obtained in the same manner as Expressions (9) and (10), and the 8-dimensional LLR can be obtained from Expression (11).
  • the 8-dimensional LLR can be obtained from Expression (11).
  • P s16QAM is maximized in each group (A, B) by inverting the bit with a small absolute value of 16QAM-LLR.
  • a bit string candidate can be found.
  • the 16QAM point belongs to the A group.
  • the exclusive OR is “0”
  • the combinations of candidate points are limited to eight from Equation (28). From the above, when obtaining bit string candidates so that P s 8D-16QAM in Equation (10) is maximized, only the bit b m corresponding to 16QAM-LLR having a small absolute value is inverted (“0 ⁇ 1” or “1 ⁇ 0”), and the sign of 16QAM-LLR corresponds to bits “0” and “1”. For this reason, Formula (15) can be further deform
  • Expression (29) the same operation as Expression (22) and Expression (23) is performed for the second term on the right side of Expression (27), that is, on the right side as with Expression (22) and Expression (23).
  • N is a multiple of 2
  • Equation (28) a plus sign surrounded by a circle indicates exclusive OR. “ ⁇ ” represents addition by exclusive OR. b 1 to b 2 * N ⁇ 1 are mapped to N / 2 16QAM symbols and output.
  • the posterior probability of the N-dimensional symbol is obtained in the same manner as in the equations (9) and (10), and the N-dimensional LLR can be obtained from the equation (11). Further, in the case of this example, when obtaining 16QAM symbols that are candidates for the first operation, it can be considered to be separated into subsets A and B in FIG.
  • P s16QAM is maximized in each group (A, B) by inverting the bit with a small absolute value of 16QAM-LLR.
  • a bit string candidate can be found.
  • the exclusive OR of 4 bits of data corresponding to 16QAM is “1”
  • the point of 16QAM belongs to the group A.
  • the exclusive OR is “0”
  • the 16QAM point belongs to the group B.
  • the combinations of candidate points are limited to 2 (N / 2-1) from equation (30).
  • the part of “sign ()” represents the positive / negative of “LLR 16QAM (m)”.
  • Expression (31) the same operation as Expression (22) and Expression (23) is performed on the second term on the right side of Expression (27), that is, on the right side as with Expression (22) and Expression (23).
  • the M-dimensional LLR computing unit 231 obtains an M-dimensional LLR using an arithmetic expression (for example, formulas (7) and (8)) and an M-dimensional LLR using a lookup table.
  • an arithmetic expression for example, formulas (7) and (8)
  • an M-dimensional LLR using a lookup table may be combined.
  • the M-dimensional LLR calculation unit 231 may select one of a method using an arithmetic expression and a method using a lookup table as a method for obtaining an LLR according to the type of N-dimensional received signal to be received. .
  • a program for realizing all or part of the functions of the optical transmitter 10 and the optical receiver 20 is recorded on a computer-readable recording medium, and the program recorded on the recording medium is read into a computer system and executed. By doing so, you may process each part.
  • the “computer system” here includes an OS and hardware such as peripheral devices. Further, the “computer system” includes a homepage providing environment (or display environment) if a WWW system is used.
  • a computer-readable recording medium refers to a portable medium such as a flexible disk, a magneto-optical disk, a ROM, a CD-ROM, or a storage device such as a hard disk built in a computer system. Furthermore, the “computer-readable recording medium” dynamically holds a program for a short time like a communication line when transmitting a program via a network such as the Internet or a communication line such as a telephone line. And those that hold a program for a certain period of time, such as a volatile memory inside a computer system serving as a server or client in that case.
  • the program may be a program for realizing a part of the functions described above, and may be a program capable of realizing the functions described above in combination with a program already recorded in a computer system.
  • the present invention may be applied to an optical receiver, an optical transmission device, and a method for an optical receiver.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Optical Communication System (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

光受信機は、受信信号に基づいて、Ｍ（Ｍは自然数）次元毎に対数尤度比を得る第１演算部と、前記Ｍ次元毎の対数尤度比に基づいて、Ｎ（Ｎは自然数）次元シンボルの対数尤度比を得る第２演算部とを備える。

Description

光受信機、光伝送装置及び光受信機のための方法
　本発明は、光送信機、光受信機及び光伝送装置に関する。
　本願は、２０１６年６月２１日に日本国に出願された特願２０１６－１２２８６３号に基づいて優先権を主張し、その内容をここに援用する。
　光通信システムの基幹網において、近年の通信トラヒックの拡大によりＤＰ－ＱＰＳＫ（Dual Polarization-Quadrature Phase Shift Keying）方式（例えば、非特許文献１参照）に変わり、次世代の４００Ｇｂｐｓ級伝送では、ＤＰ－１６ＱＡＭ（Quadrature Amplitude Modulation）方式（例えば、非特許文献２参照）の採用が検討されている。ＤＰ－ＱＰＳＫ方式は、１００Ｇｂｐｓ級伝送で標準的に採用されている変調方式である。ＤＰ－１６ＱＡＭ方式は、ＤＰ－ＱＰＳＫ方式より周波数利用効率の高い変調方式である。
　ＤＰ－１６ＱＡＭでは、Ｘ偏波とＹ偏波に対してそれぞれの偏波が独立に１６ＱＡＭで変調されている。変調された信号は、受信側では、コヒーレント受信機に入力後、ＡＤＣ（Analog to Digital Converter）によりデジタル化された後、デジタル信号処理により、偏波分離が行われ、独立した信号としてシンボル判定が行われる。
　更なる伝送容量を増加させる方式として、１Ｔｂｐｓ級伝送ではＤＰ－１６ＱＡＭよりも周波数利用効率の高いＤＰ－６４ＱＡＭ方式（例えば、非特許文献２参照）等の変調信号の更なる多値化が検討されている。しかしながら変調信号の多値化によりシンボル間の最小ユークリッド距離が縮小され、雑音に対する耐性が低下し、伝送距離に制限がかかってしまう。
　近年、周波数利用効率向上に伴う最小ユークリッド距離の縮小に対し、これまで独立の次元として扱われていた偏波や時間、波長方向に信号点配置の設計次元を広げ、周波数利用効率と最小ユークリッド距離の関係をＮ次元空間中の球充填問題の概要に帰着させることで、最小ユークリッド距離を拡大するＮ次元空間における信号点配置による変調方式が提案されている（例えば、非特許文献３参照）。
OIF, "100G Ultra Long Haul DWDM Framework Document". T. J. Xia, S. Gringeri, and M. Tomizawa, "High-Capacity Optical Transport Networks,"IEEE Communications Magazine, vol. 50, no. 11, pp. 170-178, Nov. 2012. Toshiaki Koike-Akino, David S. Millar, Keisuke Kojima, and Kieran Parsons, "Eight-Dimensional Modulation for Coherent Optical Communications", Proc. (ECOC 2013).
　しかしながら、軟判定誤り訂正符号に対応するためには、多次元シンボルに対する対数尤度比（以下、ＬＬＲ（Log-Likelihood Ratio））を算出する必要がある。一般的に多次元シンボルからＬＬＲは、以下の式（１）によって計算される。
Figure JPOXMLDOC01-appb-M000001
  
　式（１）において、“ＬＮ－Ｄ（ｂｊ）”はＮ次元シンボルのｊ番目のビットのＬＬＲを表す。“Ｓ（ｂｊ＝０ ｏｒ １）”はｊ番目のビットが“０”又は“１”となるＮ次元シンボル集合を表す。“Ｅｋ”はＮ次元シンボルを表す。“Ｅｋ”は受信された８Ｄ(次元)ベクトルを表す。“σ２”はガウス雑音の分散を表す。“ＬＮ－Ｄ（ｂｊ）”は、後段の軟判定誤り訂正復号器からの事前情報のフィードバックがある場合には、以下の式（２）のように表すことができる。
Figure JPOXMLDOC01-appb-M000002
  
　式（２）において、“ＬＬＲｓｏｆｔ ｄｅｃ.”は軟判定誤り訂正復号器からの事前情報を表す。また、“ｂｌ＝Ｄｅｍａｐ（Ｅｋ）“はＮ次元シンボルＥｋを対応するビット列への変換を表している。
　上記のように、式（１）と式（２）を計算するためには、候補となる全ての多次元シンボルについてユークリッド距離を計算する必要があり、演算量が増大してしまうという問題があった。
　上記事情に鑑み、本発明の目的は、演算量を低減させる技術の提供することである。
　本発明の一態様に係る光受信機は、受信信号に基づいて、Ｍ（Ｍは自然数）次元毎に対数尤度比を得る第１演算部と、前記Ｍ次元毎の対数尤度比に基づいて、Ｎ（Ｎは自然数）次元シンボルの対数尤度比を得る第２演算部と、を備える。
　上記の光受信機は、前記Ｎ次元シンボルの対数尤度比に基づいて、軟判定誤り訂正を行う軟判定誤り訂正符号デコード回路と、前記軟判定誤り訂正符号デコード回路からの出力を前記第２演算部にフィードバックするフィードバック部と、をさらに備えていていもよい。前記第２演算部は、フィードバックされた出力結果に基づいて更新された前記Ｍ次元毎の対数尤度比に基づいて、Ｎ次元シンボルの対数尤度比を得てもよい。
　本発明の一態様に係る光伝送装置は、上記の光送信機と、光受信機とを備える。光受信機は、入力ビット列に対して、軟判定誤り訂正に使用する冗長ビットを付加する軟判定誤り訂正符号エンコード回路と、冗長ビットが付加された入力ビット列をＮ（Ｎは自然数）次元空間の信号点配置に対応付けを行うＮ次元エンコーダ回路と、前記Ｎ次元エンコーダ回路からの出力をもとにＮ次元シンボルに対応した変調信号を生成するＮ次元シンボルマッピング回路と、前記変調信号を用いて光を変調して出力する光変調回路と、を備える。
　本発明の一態様に係る光受信機のための方法は、受信信号に基づいて、Ｍ（Ｍは自然数）次元毎に対数尤度比を得て、前記Ｍ次元毎の対数尤度比に基づいて、Ｎ（Ｎは自然数）次元シンボルの対数尤度比を得る、ことを含む。
　本発明により、演算量を低減させることが可能となる。
本実施形態における光伝送装置の構成を示すブロック図である。 本実施形態における送信シンボル生成部１１の構成例を示す図である。 本実施形態における受信信号復調部２３の構成例を示す図である。 本実施形態における送信シンボル生成部１１ａの構成例を示す図である。 図４に示す送信シンボル生成部１１ａの構成で出力される８次元シンボルの構成規則を表す図である。 本実施形態における受信信号復調部２３ａの構成例を示す図である。 本実施形態における１６ＱＡＭの場合のコンスタレーション形状を示す図である。 本実施形態における比較結果を表す図である。 本実施形態における８ＱＡＭの場合のコンスタレーション形状を示す。 本実施形態における１６ＱＡＭの場合のルックアップテーブルの例を示す。 本実施形態における各演算式における軟判定誤り訂正（ＦＥＣ）後のｂｉｔ誤り率特性を表す図である。 本実施形態における受信信号復調部２３の別の構成を示す図である。 本実施形態におけるＥｘｉｔ Ｃｈａｒｔ解析を行った結果を示す図である。 本実施形態におけるＬＤＰＣ内反復回数に対するフィードバックされる事前情報量を表す図である。
　以下、本発明の一実施形態を、図面を参照しながら説明する。
　図１は、本実施形態における光伝送装置１００の構成を示すブロック図である。光伝送装置１００は、光送信機１０と、光受信機２０とを備える。図１に示す例では、光送信機１０と、光受信機２０とが光伝送装置１００に備えられる構成を示している。しかしながら、光送信機１０と、光受信機２０とはそれぞれ単体の装置であってもよい。この場合、光送信機１０と、光受信機２０とは伝送路を介して接続される。伝送路は、例えば光ファイバ及び光増幅器を用いて構成される。光送信機１０から出力された光信号は、光ファイバ中を伝送し、光増幅器により増幅されて光受信機２０に入力される。また、伝送路中に経路切り替え機を設置してもよい。
　光送信機１０は、送信シンボル生成部１１と、光変調回路１２とを備える。送信シンボル生成部１１は、バイナリ情報である送信データ系列（ビット列）の入力を受け付ける。送信シンボル生成部１１は、入力した送信データ系列に対し軟判定誤り訂正に使用する冗長データを付加した後、送信データ系列を用いて多次元シンボルに対応した変調信号を生成する。送信シンボル生成部１１は、生成した変調信号を光変調回路１２に出力する。
　光変調回路１２は、偏波多重のマッハチェンダ型ベクトル変調機、ドライバアンプ及びレーザモジュールで構成される。光変調回路１２は、送信シンボル生成部１１から出力された変調信号の入力を受け付ける。光変調回路１２は、入力された変調信号を、それぞれのレーンに設置されたドライバアンプにより増幅し、偏波多重型マッハチェンダ型のベクトル変調機を用いてレーザモジュールからの光信号を変調する。光変調回路１２は、変調した光信号を多重化して出力する。
　光変調回路１２は、多次元シンボルを波長間に割り振る場合、マルチコアファイバーのコア間、マルチモードファイバのモード間、もしくはそれぞれの組み合わせの場合は、送信シンボル生成部１１からそれぞれの次元に対応する変調器により変調を行う。すなわち、光変調回路１２は、同相搬送波、直交位相搬送波、時間、偏波、波長、空間（マルチモード、マルチコア）に対して光の変調を行う。
　光受信機２０は、光コヒーレント受信器２１と、デジタル信号処理部２２と、受信信号復調部２３とを備える。光コヒーレント受信器２１は、光信号の入力を受け付ける。光コヒーレント受信器２１は、入力した光信号を、レーザモジュールからの局発光によりベースバンド信号（電気信号）に変換する。光コヒーレント受信器２１は、電気信号をデジタル信号処理部２２に出力する。光コヒーレント受信器２１から出力された電気信号は、光コヒーレント受信器２１とデジタル信号処理部２２の間に設置されているアナログ／デジタル変換器（不図示）によりデジタル信号に変換された後、デジタル信号処理部２２に入力される。
　デジタル信号処理部２２は、デジタル信号の入力を受け付ける。デジタル信号処理部２２は、伝送路中で発生した、波長分散や偏波変動、非線形光学効果による波形劣化を補償する。また、デジタル信号処理部２２は、送信側のレーザと受信側のレーザの周波数誤差とそれぞれのレーザの持つ線幅による位相雑音の補償を行う。受信信号復調部２３は、光受信機２０において物理次元に割り当てを行った変調次元から多次元ベクトルの再構成を行い、多次元シンボルのＬＬＲを算出し、軟判定誤り訂正を行った後にビット列データを出力する。
　図２は、送信シンボル生成部１１の構成例を示す図である。図２に示すように、送信シンボル生成部１１は、軟判定誤り訂正符号エンコード回路（以下、訂正符号エンコード回路と称する場合がある）１１１と、Ｎ次元エンコード回路１１２と、Ｎ次元シンボルマッピング回路１１３とを備える。軟判定誤り訂正符号エンコード回路１１１は、ＬＤＰＣ（Low Density Parity Check）符号やターボ符号化器などにより構成される。軟判定誤り訂正符号エンコード回路１１１は、入力された送信データ系列に対して軟判定誤り訂正を行うために必要な冗長ビットを付加する。
　Ｎ次元エンコード回路１１２は、軟判定誤り訂正符号エンコード回路１１１から出力された送信データ系列に対し、Ｎ次元空間における信号点との対応付けを行い、冗長ビットを付加する。なお、Ｎは２以上の整数である。Ｎ次元エンコード回路１１２は、冗長ビットを付加することで、Ｎ次元シンボルマッピング回路１１３でマッピング後に、一定以上の最小ユークリッド距離を担保するための回路である。Ｎ次元エンコード回路１１２は、ハミング距離の小さな異なる系列の入力ビットを入力した際に、マッピング後のＮ次元シンボル間のユークリッド距離が小さくなるように冗長ビットを付加する。これにより、シンボル誤りが発生した場合のビット誤りを低減することが可能となる。
　Ｎ次元シンボルマッピング回路１１３は、Ｍ次元（ＭはＮ未満の自然数）のＬ個（Ｌ＝Ｎ／Ｍ）のマッピング回路から構成される。Ｎ次元シンボルマッピング回路１１３は、入力された送信データ系列からＬ個のＭ次元シンボルを生成する。この際、Ｎ次元シンボルマッピング回路１１３は、Ｎ次元エンコード回路１１２によって付加された冗長ビットからＬ個のＭ次元シンボルがお互いに関連をもったシンボルとなるようにＬ個のＭ次元シンボルを生成する。
　図３は、受信信号復調部２３の構成例を示す図である。図３に示すように、受信信号復調部２３は、Ｍ次元ＬＬＲ演算部（第１演算部）２３１と、Ｎ次元ＬＬＲ演算部（第２演算部）２３２と、軟判定誤り訂正符号デコード回路２３３とを備える。Ｍ次元ＬＬＲ演算部２３１は、Ｌ個のＭ次元シンボルからそれぞれＬＬＲを算出する。Ｎ次元ＬＬＲ演算部２３２は、Ｍ次元ＬＬＲ演算部２３１によって算出されたＬＬＲからＮ次元ＬＬＲを算出する。軟判定誤り訂正符号デコード回路２３３は、Ｎ次元ＬＬＲ演算部２３２から出力されたＬＬＲに基づいて軟判定誤り訂正を行う。
　以下、具体例として「Ｎ＝８」、「Ｍ＝２」、「Ｌ＝４」として、本実施形態における光送信機１０及び光受信機２０の処理について説明する。
　図４は、送信シンボル生成部１１ａの構成例を示す図である。図５は、図４に示す送信シンボル生成部１１ａの構成で出力される８次元シンボルの構成規則を表す図である。
　図４に示すように、送信シンボル生成部１１ａは、軟判定誤り訂正符号エンコード回路１１１ａと、８次元エンコード回路１１２ａと、８次元シンボルマッピング回路１１３ａとを備える。軟判定誤り訂正符号エンコード回路１１１ａは、軟判定誤り訂正符号エンコード回路１１１と同様の処理を行う。すなわち、軟判定誤り訂正符号エンコード回路１１１ａは、一般的な軟判定誤り訂正符号のエンコード回路を用いて構成される。８次元エンコード回路１１２ａは、図５の構成規則に基づいて以下の式（３）～式（６）のように表すことができる。
Figure JPOXMLDOC01-appb-M000003
Figure JPOXMLDOC01-appb-M000004
Figure JPOXMLDOC01-appb-M000005
Figure JPOXMLDOC01-appb-M000006
　式（３）～式（６）において、ｂ１～ｂ１６は８次元エンコード回路１１２ａの出力ビット列に対応している。ｂ８、ｂ１２、ｂ１５及びｂ１６は付加される冗長ビットである。他のビットは入力ビットがそのまま出力される。８次元シンボルマッピング回路１１３ａは、図５の部分（ｂ）の２次元シンボルマッピングルールにより、ｂ１～ｂ４のように４ビットごとに１つの１６ＱＡＭを出力する。本例では「Ｌ＝４」であり、合計で４つの１６ＱＡＭシンボルが出力される。図５の部分（ａ）は変調次元の割当先として時間方向（タイムスロット）に拡張した例を示している。４つのタイムスロットにおいて直交位相、同相の２次元を物理次元として使用するため、合計で８次元となる。このセットが８次元シンボルとして、８次元シンボルマッピング回路１１３ａから出力される。図５の部分（ｃ）、部分（ｄ）は、この８次元エンコード回路１１２ａと、８次元シンボルマッピング回路１１３ａから出力される８次元シンボルの規則性を表している。
　図６は、受信信号復調部２３ａの構成例を示す図である。図６に示すように、受信信号復調部２３ａは、２次元ＬＬＲ演算部（第１演算部）２３１ａと、８次元ＬＬＲ演算部（第２演算部）２３２ａと、軟判定誤り訂正符号デコード回路２３３ａとを備える。２次元ＬＬＲ演算部２３１ａは、１６ＱＡＭ－ＬＬＲ算出回路を用いて構成される。１６ＱＡＭ－ＬＬＲ算出回路は、以下の参考文献１に基づいて、以下の式（７）～（８）のように簡易に表すことができる。（参考文献１：Ramesh PYNDIA, Annie PICART and Alain GLAVIEUX, “Performance of　BlockTurbo Coded 16-QAM and 64-QAM Modulation”. Global Telecommunications Conference, 1995. GLOBECOM '95., IEEE　(Volume:2 )）
Figure JPOXMLDOC01-appb-M000007
Figure JPOXMLDOC01-appb-M000008
　式（７）～式（８）において、“Ｉ”は同相を表している。“Ｑ”は直交位相を表している。“ＭＳＢ”は最上位ビットを表している。“ＬＳＢ”は最下位ビットを表している。例えば、上記の式（３）～式（６）におけるｂ１～ｂ４では、１６ＱＡＭ Ｉ－ＭＳＢがｂ１に対応する。１６ＱＡＭ Ｑ－ＭＳＢがｂ２に対応する。１６ＱＡＭ Ｉ－ＬＳＢがｂ３及び１６ＱＡＭ Ｑ－ＬＳＢがｂ４に対応する。２次元ＬＬＲ演算部２３１ａは、上記式（７）及び（８）を用いて、４つの２次元シンボル毎に１６ＱＡＭ－ＬＬＲを算出する。この例においては、より具体的には、２次元ＬＬＲ演算部２３１ａは、式（７）及び（８）を用いて、４つの２次元シンボルの同相成分毎および直交位相成分毎に１６ＱＡＭ－ＬＬＲを算出する。よって、この例においては、「Ｍ＝１」として、１６ＱＡＭ－ＬＬＲが１次元ごとに算出できる。なお、「Ｍ＝１」として1次元ごとにＬＬＲを算出することができる場合の具体例は、１６ＱＡＭや６４ＱＡＭのようなコンスタレーション形状が正方格子となる場合、すなわち、ＩＱ平面に着目した場合にＩ成分とＱ成分とが直交する場合である。図７は、１６ＱＡＭの場合のコンスタレーション形状を示す。図７に示す例の場合、「Ｍ＝１」として、１６ＱＡＭ－ＬＬＲが１次元ごとに算出できる。
　８次元ＬＬＲ演算部２３２ａは、２次元ＬＬＲ演算部２３１ａによって算出された４つの２次元シンボル毎の１６ＱＡＭ－ＬＬＲの入力を受け付ける。８次元ＬＬＲ演算部２３２ａは、入力した２次元シンボル毎の１６ＱＡＭ－ＬＬＲに基づいて、８Ｄ－１６ＱＡＭ－ＬＬＲを算出する。８Ｄ－１６ＱＡＭ－ＬＬＲは、８次元シンボルの１６ＱＡＭ－ＬＬＲを表す。以下、８Ｄ－１６ＱＡＭ－ＬＬＲの算出方法を説明する。
　１６ＱＡＭ－ＬＬＲを用いることで、ある受信信号を得た際の２次元における１６ＱＡＭシンボル点への事後確率ＰＳ １６ＱＡＭは以下の式（９）のように表される。
Figure JPOXMLDOC01-appb-M000009
　式（９）において、“ＬＬＲ１６ＱＡＭ（ｂｍ）”はｍ番目のビットに対する１６ＱＡＭのＬＬＲに対応する。同様にある受信信号を得た際の８次元シンボル点への事後確率ＰＳ８Ｄは以下の式（１０）のように表される。
Figure JPOXMLDOC01-appb-M000010
　式（１０）において、“ＰＳ１６ＱＡＭ（１６ＱＡＭはＳの下付き）（ｌ）”は、ｌ番目の１６ＱＡＭの事後確率を表す。８次元シンボルに対するＬＬＲ８Ｄは式（１）に対して式（１０）を用いることで、以下の式（１１）のように表すことができる。
Figure JPOXMLDOC01-appb-M000011
　式（１１）において、“ｂｍ（ｋ＝ｍ：０ ｏｒ １）”はｍ番目のビットを表し、「ｍ＝ｋ」の場合において０または１である。本実施形態における８次元シンボル数は４０９６個存在している。ここで、「ｘ→－∞、ｅｘｐ（ｘ）」の関係を利用することで、式（１１）で計算が必要となる８次元シンボル候補を絞り込むことが可能となる。具体的には、図５の部分（ｂ）～部分（ｄ）のシンボル構成規則を用いる。図５の部分（ｂ）から１６ＱＡＭの点は、Ａ０、Ａ１、Ｂ０、Ｂ１の４グループに分類される。図５の部分（ｃ）は他の次元との関連により取り得るグループの関係を示している。Ａ０、Ａ１、Ｂ０、Ｂ１は最終的に１６個のサブセットに分割される。そこで、各２次元の１６ＱＡＭについて各グループ（Ａ０,Ａ１,Ｂ０,Ｂ１）の候補となる点を４つから１つに絞る（以上の式（１１）に関する操作を、第１の操作と称する）。
　例えば、「ｘ→－∞、ｅｘｐ（ｘ）」と、式（９）から、ＰＳ１６ＱＡＭ（１６ＱＡＭはＳの下付き）が最大のシンボル点を候補とすればよいことがわかる。また、シンボルに割り当てられるビットと各グループの関係は図５の部分（ｄ）のように設計されている。そのため、受信信号を硬判定した後に、１６ＱＡＭ－ＬＬＲの絶対値が小さいビットを反転することで、それぞれのグループにおけるＰＳ１６ＱＡＭ（１６ＱＡＭはＳの下付き）が最大となる候補点を見つけることができる。また、図５の部分（ｃ）から候補点の組み合わせは１６個のサブセットに限定されるため、式（１１）は以下の式（１２）ように簡略化することができる（以上の操作を、第２の操作と称する）。
Figure JPOXMLDOC01-appb-M000012
　８次元ＬＬＲ演算部２３２ａは、上記式（１１）又は（１２）を用いて８Ｄ－１６ＱＡＭ－ＬＬＲを算出する。軟判定誤り訂正符号デコード回路２３３ａは、８次元ＬＬＲ演算部２３２ａによって算出された８Ｄ－１６ＱＡＭ－ＬＬＲに基づいて軟判定誤り訂正を行う。
　式（１）と式（１２）の演算量の比較結果を図８に示す。図８は、比較結果を表す図である。図８に示すように、提案方式は、従来方式に比べて演算量が格段に低減されていることが分かる。
　以上のように構成された光伝送装置１００によれば、演算量を低減させることが可能となる。具体的には、光送信機１０は、入力ビット列に対して、軟判定誤り訂正に使用する冗長ビットを付加し、入力ビット列をＮ次元空間の信号点に対応付けを行い、Ｎ次元シンボルに対応した変調信号を出力する。光受信機２０は、受信信号においてＭ次元ごとに対数尤度比を得て、Ｍ次元ごとの対数尤度比からＮ次元シンボルの対数尤度比を得る。このような構成により、候補となる全ての多次元シンボルについてユークリッド距離を計算する必要が無くなる。そのため、軟判定誤り訂正符号を適用する際に、演算量を低減することが可能になる。
　ここで、Ｍ（自然数）の決め方について説明する。Ｍを可能な限り小さい値にすること、すなわち、Ｍ次元を可能な限り低次元にすることが望ましい。Ｍを小さい値にすることで、より簡易に低次元ＬＬＲを算出できる。具体例として、「Ｍ＝１」の場合と「Ｍ≧２」の場合とで比較する。「Ｍ＝１」の場合、式（７）および（８）のように簡単な演算のみでＬＬＲを算出することが可能である。一方で、「Ｍ≧２」の場合、式（１）を直接計算することは困難である。このため、式（１）におけるＥｒの値に応じた計算結果を、ルックアップテーブルとして、あらかじめ用意しておく必要がある。ルックアップテーブルを用いる際についても、Ｍが小さい値であることが望ましい。これにより、Ｍが大きくなることに伴って、ルックアップテーブルのサイズが指数的に増加してしまうことを防ぐことができる。
　ルックアップテーブルを用意する必要がある場合の具体例について説明する。図９は、８ＱＡＭの場合のコンスタレーション形状を示す。図９に示す例の場合、「Ｍ＝２」としてＭ次元ＬＬＲを求める必要がある。ゆえに、図９に示す例の場合、２次元ＬＬＲを得るために、２次元のルックアップテーブルが必要となる。
　低次元のＬＬＲを求める方法として、１次元の場合（すなわち「Ｍ＝１」の場合）について、１６ＱＡＭの場合を例に挙げて、式（７）および（８）を用いる方法について上述した。低次元のＬＬＲを求める方法として、式（７）および（８）を用いる方法とは別の実現方法について説明する。より具体的には、２次元以上（すなわち「Ｍ≧２」）かつ低次元の場合にＬＬＲを求める方法として、ルックアップテーブルを用いる方式を用いることができる。式（１）のＥｒ及びＥｋがＭ次元である場合、Ｅｒの値に応じて式（１）の値をあらかじめ計算して、計算結果を保持しておく。ＬＬＲを算出する際は、Ｅｒの値に応じて、ルックアップテーブルから値を読みだす。ルックアップテーブルを用いることで、式（１）の「ｌｏｇ()」および「ｅｘｐ()」の部分の演算が不要となる。ゆえに、回路への実装が容易となる。図１０は、１６ＱＡＭの場合のルックアップテーブルの例を示す。図１０において、黒い点は、Ｅｋを示す。領域ｆ（１，１）～ｆ（８，８）ごとに、式（１）の値をあらかじめ計算して保持しておく。Ｅｋの位置を変更することで任意のコンスタレーション形状に対応することができる。
　＜変形例＞
　なお、上記においてＮ次元シンボルマッピング回路１１３が、Ｍ次元のＬ個のマッピング回路から構成される構成を示しているが、値によってはＬが整数とならない場合、つまり余りが生じる場合がある。例えば、「Ｎ／Ｍ＝Ｌ余りＲ（Ｒは１以上の整数）」となった場合、８次元ＬＬＲ演算部２３２は、Ｌ個のＭ次元ＬＬＲと、１個のＲ次元ＬＬＲとに基づいて、Ｎ次元ＬＬＲを算出する。また、バリエーションとして、８次元ＬＬＲ演算部２３２は、Ｒ次元をさらにＫ（Ｋ＜Ｒ）次元ＬＬＲで分割してＮ次元ＬＬＲを算出してもよい。
　式（１２）は、以下の式（１３）のような関係式を用いることで回路への実装性を高めることが可能となる。
Figure JPOXMLDOC01-appb-M000013
　式（１３）の右辺第２項をルックアップテーブルとして保持しておくことで、ｌｏｇとｅｘｐの部分の演算が不要になり、さらなる演算量の低減が可能となる。なお、式(１２)に対して式（１３）を適用する場合は再帰的に式（１３）を適用する。
　式（１３）は、以下の式（１４）に示すように近似することができる。
Figure JPOXMLDOC01-appb-M000014
  
　式（１４）を用いると、式（１２）は、以下の式（１５）に示すように近似することができる。
Figure JPOXMLDOC01-appb-M000015
  
　式（１２）を以下の式（１６）のように変形する。
Figure JPOXMLDOC01-appb-M000016
　式（１６）の第１項目は、「ｋ＝ｍ」の時、「ｂｍ＝０」である。また、第２項目は、「ｋ＝ｍ」の時、「ｂｍ＝１」、である。このため、式（１２）は以下の式（１７）のように変形できる。
Figure JPOXMLDOC01-appb-M000017
  
　式（１７）におけるＷ（ｋ）は、以下の式（１８）のとおりである。
Figure JPOXMLDOC01-appb-M000018
  
　同様に、式（１５）についても以下の式（１９）のように変形する。
Figure JPOXMLDOC01-appb-M000019
　式（１９）におけるＷ（ｋ）は、以下の式（２０）のとおりである。
Figure JPOXMLDOC01-appb-M000020
  
　ここで、Ｗ（ｋ）とＷ’（ｋ）、つまり式（１８）と式（２０）とを比較する。式（１３）からＡとＢの距離（差分の絶対値）が小さくなるとき、式（１３）の右辺の第２項目が大きくなる。一方で、式（１２）において、Ａ，Ｂに対応する「ｅｘｐ（）」の部分の内部は、対数尤度を表しており、受信信号が着目するシンボル点に近いほど大きくなる。ここでは簡単のため、対数尤度が最も大きくなるシンボル点をＳ（Ａ）,２番目に対数尤度が大きくなるシンボル点をＳ（Ｂ）表記する。またそれぞれのシンボルに対する対数尤度をＡ，Ｂと表記する。よってＡとＢの差分の絶対値が小さいとき、受信信号はＳ（Ａ）とＳ（Ｂ）の間に存在していることに対応し、式（１３）の右辺の第１項目は小さくなる。以上をまとめると本方式において式（１３）は、|Ａ－Ｂ｜が小さいとき、ｍａｘ（Ａ，Ｂ）は小さくなり、log(1+exp(-|A-B|))は大きくなる。また｜Ａ－Ｂ｜が大きいとき、max（Ａ，Ｂ）は大きくなり、log(1+exp(-|A-B|))は小さくなる。この関係を式（１８）と式（２０）に当てはめると、受信信号に最も近いシンボルを含む項の「ｍａｘ（.）」の演算部が大きくなりlog(1+exp(-|.|)の項が小さくなる。すなわち以下の式（２１）の関係が成り立つ。
Figure JPOXMLDOC01-appb-M000021
  
　つまり式（１９）について式（２１）分だけ近似により統計的に誤差が生じてしまう。よってこの統計的な誤差を低減することで、近似による特性劣化を軽減することが可能となる。
　具体的には式（２２）のように、「０≦α≦１」となる係数を設けるか、式（２３）のように「β≧０」のオフセット係数を用いればよい。また、式（２１）の関係を満たせば他の方法を用いても良い。
Figure JPOXMLDOC01-appb-M000022
  
Figure JPOXMLDOC01-appb-M000023
  
　なお、式（２２）については、小数点の乗算が発生する。式（２３）については、和算と比較演算のみで実現できるため、回路実装上が簡易となる。また係数α、βの最適値は入力信号のＳＮＲに依存して変化するため、入力信号のＳＮＲに応じて最適化を行うことで性能を向上することができる。
　図１１は、各演算式における軟判定誤り訂正（ＦＥＣ）後のｂｉｔ誤り率特性を表す図である。図１１において、縦軸は軟判定誤り訂正符号デコード回路２３２ａからの出力のｂｉｔ誤り率を表している。横軸は８次元受信信号のＳＮＲを表している。図１１におけるひし形（図１１では“◇”）のプロットが式（１２）の計算式で得られた８次元ＬＬＲを用いた結果を表している。同様に、図１１における四角（図１１では“□”）のプロットが式（１５）の計算式で得られた８次元ＬＬＲを用いた結果を表している。図１１における三角（図１１では“△”）のプロットが式（２２）の計算式で得られた８次元ＬＬＲを用いた結果を表している。図１１におけるバツ（図１１では“×”）のプロットが式（２３）の計算式で得られた８次元ＬＬＲを用いた結果を表している。図１１において式（２２）もしくは式（２３）を用いることで近似前の性能に近づいていることがわかる。
　受信信号復調部２３は、図１２のように構成されてもよい。図１２は、受信信号復調部２３の別の構成を示す図である。図１２に示すように、受信信号復調部２３ｂは、２次元ＬＬＲ演算部２３１ｂと、８次元ＬＬＲ演算部２３２ｂと、軟判定誤り訂正符号デコード回路２３３ｂと、フィードバック部２３４とを備える。２次元ＬＬＲ演算部２３１ｂ、８次元ＬＬＲ演算部２３２ｂ及び軟判定誤り訂正符号デコード回路２３３ｂは、図６に示す同名の機能部と同様の処理を行う。フィードバック部２３４は、軟判定誤り訂正符号デコード回路２３３ｂからの出力である事前情報の入力を受け付ける。事前情報は、以下の式（２４）のように表される。
Figure JPOXMLDOC01-appb-M000024
　ここで、“ＬＬＲｓｏｆｔ ｄｅｃ.（ｂｌ）”は軟判定誤り訂正符号デコード回路２３３ｂから出力された事前情報を表す。“ＬＬＲｓｏｆｔ ｄｅｃ. ｏｕｔｐｕｔ（ｂｌ）”は軟判定誤り訂正符号デコード回路２３３ｂからの出力を表す。“ＬＬＲ８Ｄ（ｂｌ）”は軟判定誤り訂正符号デコード回路２３３ｂへの入力を表す。フィードバック部２３４は、この事前情報を図１２に示すように、２次元ＬＬＲ演算部２３１から出力される１６ＱＡＭのＬＬＲ（２次元シンボル毎の１６ＱＡＭ－ＬＬＲ）に足すことで、１６ＱＡＭ－ＬＬＲを以下の式（２５）のように更新する。
Figure JPOXMLDOC01-appb-M000025
　ここで、軟判定誤り訂正符号は式（３）～（６）のビットには適用されていないため「ｌ∈（１，２，３，４，５，６，７，９，１０，１１，１３，１４）」、「ｍ∈（１，２，３，４，５，６，７，８，９，１０，１１，１２,１３,１４,１５,１６）」となる。８次元ＬＬＲ演算部２３２ｂは、更新された１６ＱＡＭ－ＬＬＲを式（１２）に適用することで、更新後の８次元ＬＬＲを求めることができる。このように、フィードバック部２３４を追加した際にも演算量を低減することができる。
　図１３は、従来方式である式（２）を用いた方式と、提案方式の式（１２）と式（２５）を用いた方式の復号特性を評価するため、Ｅｘｉｔ Ｃｈａｒｔ解析を行った結果を示す図である。Ｅｘｉｔ Ｃｈａｒｔ解析としては、参考文献２に記載の技術が用いられてもよい。（参考文献２：Stephan ten Brink. “Convergence Behavior of Iteratively Decoded Parallel Concatenated Codes”. IEEE TRANSACTIONS ON COMMUNICATIONS, VOL. 49, NO. 10, pp. 1727 OCTOBER 2001.）
　図１３において、縦軸は８Ｄ１６ＱＡＭＬＬＲ演算部２３２ｂからの出力の相互情報量を表している。横軸は事前確率の相互情報量を表している。図１３における四角（図１３では、“□”）のプロットが従来方式の結果を表している。三角（図１３では、“▲”）のプロットが提案方式の結果を表している。図１３から分かるように、提案方式による性能の劣化は見られなかった。図１３において、ひし形（図１３では、“◇”）のプロットが軟判定誤り訂正符号の一種であるＬＤＰＣ符号における復号器の結果を示している。従来方式のラインと◇のラインがクロスしない場合、事前情報をフィードバックした際に正しく誤り訂正が実行できることを解析的に示している。
フォードバック部２３４を追加する際に、事前情報を用いて８次元ＬＬＲ演算部２３２ｂにおいて算出された更新後の８次元ＬＬＲからフィードバック部２３４の事前情報を引いてもよい。この操作を行うことで、前ステップにおいて軟判定誤り訂正符号デコーダ回路において誤訂正を起こしたビットについて誤り情報を伝搬させることなく、次ステップにおいて誤り訂正を行うことが可能となる。具体的には、式（１２），式（１５），式（２２）または式（２３）を用い８次元ＬＬＲを更新し、式（２４）の事前情報の値を対応するビットごとに減算する。
　一般的にＬＤＰＣ符号やターボ符号等の軟判定誤り符号デコード回路２３２ｂにおいて反復演算（イタレーション）を行っている。本方式においてフィードバック構成をとる場合では、８次元ＬＬＲの更新、軟判定誤り訂正を繰り返し行い、図１３で示したように段階的に情報量の更新を行う。このため、軟判定誤り符号デコード回路２３２ｂ内でのイタレーション回数を少なくすることが可能となる。ここでは軟判定誤り符号デコード回路２３２ｂ内での反復演算を内反復、フィードバック部２３４を用いた反復演算を外反復と定義する。この場合、内反復と外反復の回数を最適化することで、より少ない演算回数で同じ性能を得ることや復号における遅延を低減することができる。
　図１４は、ＬＤＰＣ内反復回数に対するフィードバックされる事前情報量を表す図である。図１４は軟判定誤り符号デコード回路２３２ｂとしてＬＤＰＣを用い、ＬＤＰＣ復号回路内での反復回数（内反復回数）をそれぞれ２０回（図１４中“◇”のプロット）、５回（図１４中“○”のプロット）、２回（図１４中“×”のプロット）に変更した際のＥxit Chart解析結果である（ＬＤＰＣ反復回数以外は図１１と変更無し）。内反復回数を減らした場合のどのＬＤＰＣのラインと、８次元変調である８Ｄ１６ＱＡＭのラインのクロスが発生していないので、図１３を参照して上述した通り、事前情報をフィードバックした場合に正しく復号できることを示している。ただし内反復が２回の場合、８Ｄ１６ＱＡＭのラインに接近しているため、正しく復号を行うためには外反復の回数を増加させる必要がある。
　次に、本実施形態における４次元変調の例（４Ｄ７ｂｉｔ‐１６ＱＡＭ）について説明する。
Figure JPOXMLDOC01-appb-M000026
  
　式（２６）において、丸に囲まれたプラスの記号は排他的論理和を示す。“Σ”は、排他的論理和での加算を表す。ｂ１～ｂ８は２つの１６ＱＡＭシンボルにマッピングされ出力される。上記の冗長ビットを付加した場合、式（９）、式（１０）と同様に４次元シンボルの事後確率を求め、式（１１）から４次元ＬＬＲを求めることができる。また本例の場合、上記第１の操作をする候補となる１６ＱＡＭシンボルを求める際、図５のＡ，Ｂのサブセットに分離して考えることができる。この際に、上記第２の操作と同様の操作を適用すると式（９）から、１６ＱＡＭ‐ＬＬＲの絶対値の小さいビットを反転することでそれぞれのグループ（Ａ，Ｂ）においてＰｓ１６ＱＡＭが最大となるビット列の候補を見つけることができる。図５の部分（ｂ）の例では、１６ＱＡＭに対応する４ｂｉｔのデータの排他的論理和が“１”の場合、１６ＱＡＭの点はＡのグループに属する。一方で、排他的論理和が“０”の際、１６ＱＡＭの点はＢのグループに属する。図５の部分（ｂ）の例では、式（２６）から候補点の組み合わせは、（Ａ，Ａ）もしくは（Ｂ，Ｂ）の２通りに限定される。上記より、式（１０）の４次元版であるＰｓ ４Ｄ－１６ＱＡＭが最大となるようにビット列の候補を求める際に、絶対値の小さい１６ＱＡＭ‐ＬＬＲに対応したビットｂｍのみを反転（“０→１” or “１→０”）しており、また１６ＱＡＭ‐ＬＬＲの正負がビットの“０”および“１”に対応している。このため、式（１５）は更に変形することができ、式（２７）のように表せられる。
Figure JPOXMLDOC01-appb-M000027
  
　式（２７）において、“ｓｉｇｎ（）”の部分は“ＬＬＲ１６ＱＡＭ（ｍ）”の正負を表している。
　式（２７）についても式（２２）、式（２３）と同様の操作を式（２７）右辺の第２項について行うことで、すなわち、式（２２）、式（２３）と同様に右辺に係数を乗算またはオフセット係数を設定することで、近似による性能劣化を緩和することが可能となる。
　次に、本実施形態における８次元変調の例（８Ｄ１５ｂｉｔ‐１６ＱＡＭ）について説明する。
Figure JPOXMLDOC01-appb-M000028
  
　式（２８）において、丸に囲まれたプラスの記号は排他的論理和を示す。“Σ”は、排他的論理和での加算を表す。ｂ１～ｂ１６は４つの１６ＱＡＭシンボルにマッピングされ出力される。上記の冗長ビットを付加した場合、式（９）、式（１０）と同様に８次元シンボルの事後確率を求め、式（１１）から８次元ＬＬＲを求めることができる。また本例の場合、上記第１の操作をする候補となる１６ＱＡＭシンボルを求める際、図５のＡ，Ｂのサブセットに分離して考えることができる。この際に、上記第２の操作と同様の操作を適用すると式（９）から、１６ＱＡＭ‐ＬＬＲの絶対値の小さいビットを反転することでそれぞれのグループ（Ａ，Ｂ）においてＰｓ１６ＱＡＭが最大となるビット列の候補を見つけることができる。図５の部分（ｂ）の例では、１６ＱＡＭに対応する４ｂｉｔのデータの排他的論理和が“１”場合、１６ＱＡＭの点はＡのグループに属する。一方で、排他的論理和が“０”の場合、１６ＱＡＭの点はＢのグループに属する。図５の部分（ｂ）の例では、式（２８）から候補点の組み合わせは８通りに限定される。上記より、式（１０）のＰｓ ８Ｄ－１６ＱＡＭが最大となるようにビット列の候補を求める際に、絶対値の小さい１６ＱＡＭ‐ＬＬＲに対応したビットｂｍのみを反転（“０→１” or “１→０”）しており、また１６ＱＡＭ‐ＬＬＲの正負がビットの“０”および“１”に対応している。このため、式（１５）は更に変形することができ、式（２９）のように表せられる。
Figure JPOXMLDOC01-appb-M000029
  
　式（２９）において、“ｓｉｇｎ（）”の部分は“ＬＬＲ１６ＱＡＭ（ｍ）”の正負を表している。
　式（２９）についても式（２２）、式（２３）と同様の操作を式（２７）右辺の第２項について行うことで、すなわち、式（２２）、式（２３）と同様に右辺に係数を乗算またはオフセット係数を設定することで、近似による性能劣化を緩和することが可能となる。
　次に、本実施形態における一般系のＮ次元変調の例（Ｎは２の倍数）について説明する。
Figure JPOXMLDOC01-appb-M000030
  
　式（２８）において、丸に囲まれたプラスの記号は排他的論理和を示す。“Σ”は、排他的論理和での加算を表す。ｂ１～ｂ２＊Ｎ－１はＮ／２個の１６ＱＡＭシンボルにマッピングされ出力される。上記の冗長ビットを付加した場合、式（９）、式（１０）と同様にＮ次元シンボルの事後確率を求め、式（１１）からＮ次元ＬＬＲを求めることができる。また本例の場合、上記第１の操作をする候補となる１６ＱＡＭシンボルを求める際、図５のＡ，Ｂのサブセットに分離して考えることができる。この際に、上記第２の操作と同様の操作を適用すると式（９）から、１６ＱＡＭ‐ＬＬＲの絶対値の小さいビットを反転することでそれぞれのグループ（Ａ，Ｂ）においてＰｓ１６ＱＡＭが最大となるビット列の候補を見つけることができる。図５の部分（ｂ）の例では、１６ＱＡＭに対応する４ｂｉｔのデータの排他的論理和が“１”の場合、１６ＱＡＭの点はＡのグループに属する。一方で、排他的論理和が“０”の場合、１６ＱＡＭの点はＢのグループに属する。図５の部分（ｂ）の例では、式（３０）から候補点の組み合わせは２（Ｎ/２－１）通りに限定される。上記より、式（１０）のＮ次元版であるＰｓ ＮＤ－１６ＱＡＭが最大となるようにビット列の候補を求める際に、絶対値の小さい１６ＱＡＭ‐ＬＬＲに対応したビットｂｍのみを反転（“０→１” or “１→０”）しており、また１６ＱＡＭ‐ＬＬＲの正負がビットの“０”および“１”に対応している。このため、式（１５）は更に変形することができ、式（３１）のように表せられる。
Figure JPOXMLDOC01-appb-M000031
  
　式（３１）において、“ｓｉｇｎ（）”の部分は“ＬＬＲ１６ＱＡＭ（ｍ）”の正負を表している。
　式（３１）についても式（２２）、式（２３）と同様の操作を式（２７）右辺の第２項について行うことで、すなわち、式（２２）、式（２３）と同様に右辺に係数を乗算またはオフセット係数を設定することで、近似による性能劣化を緩和することが可能となる。
　上記においては、Ｍ次元ＬＬＲ演算部２３１が、演算式（例えば、式（７）、（８））を用いてＭ次元のＬＬＲを得る方法と、ルックアップテーブルを用いてＭ次元のＬＬＲを得る方法とを説明したが、これらの方法は組み合わせてもよい。例えば、Ｍ次元ＬＬＲ演算部２３１は、受信するＮ次元受信信号の種類に応じて、ＬＬＲを得る方法として、演算式を用いる方法とルックアップテーブルを用いる方法とのいずれかを選択してもよい。
　光送信機１０及び光受信機２０の全部又は一部の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより各部の処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含む。また、「コンピュータシステム」は、ＷＷＷシステムを利用している場合であれば、ホームページ提供環境（あるいは表示環境）も含む。
　「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ－ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含む。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであってもよい。
　以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
　本発明は、光受信機、光伝送装置及び光受信機のための方法に適用してもよい。
１０…光送信機
１１、１１ａ…送信シンボル生成部
１２…光変調回路
２０…光受信機
２１…光コヒーレント受信器
２２…デジタル信号処理部
２３、２３ａ、２３ｂ…受信信号復調部
１００…光伝送装置
１１１，１１１ａ…軟判定誤り訂正符号エンコード回路
１１２…Ｎ次元エンコード回路
１１２ａ…８次元エンコード回路
１１３…Ｎ次元シンボルマッピング回路
１１３ａ…８次元シンボルマッピング回路
２３１…Ｍ次元ＬＬＲ演算部
２３１ａ、２３１ｂ…２次元ＬＬＲ演算部
２３２…Ｎ次元ＬＬＲ演算部
２３２ａ、２３２ｂ…８次元ＬＬＲ演算部
２３３、２３３ａ、２３３ｂ…軟判定誤り訂正符号デコード回路
２３４…フィードバック部

Claims (4)

  1. 　受信信号に基づいて、Ｍ（Ｍは自然数）次元毎に対数尤度比を得る第１演算部と、
    　前記Ｍ次元毎の対数尤度比に基づいて、Ｎ（Ｎは自然数）次元シンボルの対数尤度比を得る第２演算部と、
    　を備える光受信機。
  2. 　前記Ｎ次元シンボルの対数尤度比に基づいて、軟判定誤り訂正を行う軟判定誤り訂正符号デコード回路と、
    　前記軟判定誤り訂正符号デコード回路からの出力を前記第２演算部にフィードバックするフィードバック部と、
    　をさらに備え、
    　前記第２演算部は、フィードバックされた出力結果に基づいて更新された前記Ｍ次元毎の対数尤度比に基づいて、Ｎ次元シンボルの対数尤度比を得る、請求項１に記載の光受信機。
  3. 　請求項１又は２に記載の光受信機と、
    　光送信機と
    　を備える光伝送装置であって、
    　前記光送信機は、
    　入力ビット列に対して、軟判定誤り訂正に使用する冗長ビットを付加する軟判定誤り訂正符号エンコード回路と、
    　冗長ビットが付加された入力ビット列をＮ（Ｎは自然数）次元空間の信号点配置に対応付けを行うＮ次元エンコーダ回路と、
    　前記Ｎ次元エンコーダ回路からの出力をもとにＮ次元シンボルに対応した変調信号を生成するＮ次元シンボルマッピング回路と、
    　前記変調信号を用いて光を変調して出力する光変調回路と、
    　を備える光伝送装置。
  4. 　受信信号に基づいて、Ｍ（Ｍは自然数）次元毎に対数尤度比を得て、
    　前記Ｍ次元毎の対数尤度比に基づいて、Ｎ（Ｎは自然数）次元シンボルの対数尤度比を得る、
    　ことを含む、光受信機のための方法。
PCT/JP2017/022672 2016-06-21 2017-06-20 光受信機、光伝送装置及び光受信機のための方法 WO2017221926A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018524110A JP6753931B2 (ja) 2016-06-21 2017-06-20 光受信機、光伝送装置及び光受信機のための方法
EP17815394.6A EP3451539B1 (en) 2016-06-21 2017-06-20 Optical receiver, optical transmission device, and method for optical receiver
CN201780037166.2A CN109314530B (zh) 2016-06-21 2017-06-20 光接收机、光传输装置和光接收机用的方法
US16/300,698 US10742354B2 (en) 2016-06-21 2017-06-20 Optical receiver, optical transmission device, and method for optical receiver

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016122863 2016-06-21
JP2016-122863 2016-06-21

Publications (1)

Publication Number Publication Date
WO2017221926A1 true WO2017221926A1 (ja) 2017-12-28

Family

ID=60783340

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/022672 WO2017221926A1 (ja) 2016-06-21 2017-06-20 光受信機、光伝送装置及び光受信機のための方法

Country Status (5)

Country Link
US (1) US10742354B2 (ja)
EP (1) EP3451539B1 (ja)
JP (1) JP6753931B2 (ja)
CN (1) CN109314530B (ja)
WO (1) WO2017221926A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230071063A1 (en) * 2019-12-18 2023-03-09 Nippon Telegraph And Telephone Corporation Optical transmission system, optical transmitting apparatus and optical receiving apparatus

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020183555A1 (ja) * 2019-03-11 2020-09-17 三菱電機株式会社 光伝送装置および尤度生成回路
WO2020257960A1 (en) * 2019-06-24 2020-12-30 Zte Corporation Transceiver architectures for high-rate optical communication
CN113644980B (zh) * 2020-04-27 2022-11-18 华为技术有限公司 编码调制、解调译码方法、装置及存储介质
WO2021219203A1 (en) * 2020-04-28 2021-11-04 Huawei Technologies Co., Ltd. Optical transmitters and transmission methods

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008038749A1 (fr) * 2006-09-29 2008-04-03 Nec Corporation circuit de calcul du logarithme de rapport de vraisemblance, appareil émetteur, procédé et programme de calcul du logarithme de rapport de vraisemblance
JP2013078092A (ja) * 2011-09-30 2013-04-25 Fujitsu Ltd 符号化信号の繰り返し復号法及び符号化信号の繰り返し復号装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8775892B2 (en) 2012-08-31 2014-07-08 Tyco Electronics Subsea Communications Llc System and method including modified bit-interleaved coded modulation with fractional secondary coding
US9036992B2 (en) * 2012-10-09 2015-05-19 Nec Laboratories America, Inc. LDPC-coded modulation for ultra-high-speed optical transport in the presence of phase noise
CN103856218B (zh) * 2012-12-05 2017-07-21 华为技术有限公司 译码处理方法及译码器
US9473250B2 (en) * 2014-09-03 2016-10-18 Mitsubishi Electric Research Laboratories, Inc. System and method for recovering carrier phase in optical communications
WO2017188026A1 (ja) * 2016-04-26 2017-11-02 日本電気株式会社 光受信装置、システム、及び制御方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008038749A1 (fr) * 2006-09-29 2008-04-03 Nec Corporation circuit de calcul du logarithme de rapport de vraisemblance, appareil émetteur, procédé et programme de calcul du logarithme de rapport de vraisemblance
JP2013078092A (ja) * 2011-09-30 2013-04-25 Fujitsu Ltd 符号化信号の繰り返し復号法及び符号化信号の繰り返し復号装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MASANORI NAKAMURA ET AL.: "120-GBaud Coded 8 Dimensional 16QAM WDM Transmission Using Low- Complexity Iterative Decoding Based on Bit-Wise Log Likelihood Ratio", OPTICAL FIBER COMMUNICATIONS CONFERENCE AND EXHIBITION (OFC) , 2017, 23 March 2017 (2017-03-23), XP033101424 *
TOSHIAKI KOIKE-AKINO ET AL.: "Eight-Dimensional Modulation for Coherent Optical Communications", OPTICAL COMMUNICATIONS (ECOC 2013), 39TH EUROPEAN CONFERENCE AND EXHIBITION, 26 September 2013 (2013-09-26), pages 1 - 3, XP055446426 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230071063A1 (en) * 2019-12-18 2023-03-09 Nippon Telegraph And Telephone Corporation Optical transmission system, optical transmitting apparatus and optical receiving apparatus
US11855699B2 (en) * 2019-12-18 2023-12-26 Nippon Telegraph And Telephone Corporation Optical transmission system, optical transmitting apparatus and optical receiving apparatus

Also Published As

Publication number Publication date
EP3451539B1 (en) 2021-11-10
EP3451539A4 (en) 2020-01-01
US20190288793A1 (en) 2019-09-19
CN109314530A (zh) 2019-02-05
EP3451539A1 (en) 2019-03-06
US10742354B2 (en) 2020-08-11
CN109314530B (zh) 2022-07-05
JPWO2017221926A1 (ja) 2018-11-08
JP6753931B2 (ja) 2020-09-09

Similar Documents

Publication Publication Date Title
US10911062B2 (en) Apparatus and method for multilevel coding (MLC) with binary alphabet polar codes
WO2017221926A1 (ja) 光受信機、光伝送装置及び光受信機のための方法
US10848270B2 (en) Concatenated forward error correction
CN108353047B (zh) 对通过信道发送的符号进行解码的方法和接收器
US8185796B2 (en) Mitigation of fiber nonlinearities in multilevel coded-modulation schemes
US12081274B1 (en) Probabilistic shaping techniques for high performance coherent optical transceivers
Karlsson et al. Multidimensional modulation and coding in optical transport
US10084482B2 (en) Systems and methods for interleaved coded modulation with convolutional coding-based low-density parity check codes
CN112889221B (zh) 用于非二进制码的消息传递解码的校验节点处理单元中的偏移值确定
JP6911840B2 (ja) 光受信装置、システム、及び制御方法
US11855699B2 (en) Optical transmission system, optical transmitting apparatus and optical receiving apparatus
US11476870B2 (en) Variable node processing methods and devices for message-passing decoding of non-binary codes
WO2018066263A1 (ja) 光受信装置及び制御方法
WO2008072604A1 (ja) 繰り返し復号法による誤り訂正復号を行なう復号器
US11245421B2 (en) Check node processing methods and devices with insertion sort
JP6731771B2 (ja) デマッピング処理回路、チップ、及び受信装置
US20220004848A1 (en) Learning in Communication Systems
JP5581967B2 (ja) 分散推定方法、分散推定装置、変調信号生成方法、変調信号生成装置、および、コンピュータ・プログラム

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2018524110

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17815394

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017815394

Country of ref document: EP

Effective date: 20181127

NENP Non-entry into the national phase

Ref country code: DE