WO2017150672A1 - 乱数発生装置、乱数発生方法及びコンピュータプログラム - Google Patents

乱数発生装置、乱数発生方法及びコンピュータプログラム Download PDF

Info

Publication number
WO2017150672A1
WO2017150672A1 PCT/JP2017/008294 JP2017008294W WO2017150672A1 WO 2017150672 A1 WO2017150672 A1 WO 2017150672A1 JP 2017008294 W JP2017008294 W JP 2017008294W WO 2017150672 A1 WO2017150672 A1 WO 2017150672A1
Authority
WO
WIPO (PCT)
Prior art keywords
variables
random number
polynomial
update
update formula
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2017/008294
Other languages
English (en)
French (fr)
Inventor
淳 岩▲崎▼
梅野　健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyoto University NUC
Original Assignee
Kyoto University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyoto University NUC filed Critical Kyoto University NUC
Priority to JP2018503400A priority Critical patent/JP6851085B2/ja
Publication of WO2017150672A1 publication Critical patent/WO2017150672A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system

Definitions

  • the present invention relates to a random number generator and the like.
  • Patent Document 1 discloses a random number generator using a permutation polynomial.
  • the present invention from one viewpoint is a random number generator.
  • the random number generation device executes a plurality of update-type operations for updating each of the plurality of variables.
  • the update formula includes a permutation polynomial of the target variable updated by the update formula and other variables other than the target variable included in the plurality of variables.
  • the periodicity when the update target variable is repeatedly updated is a one-stroke writing periodicity. According to the present invention, a long period similar to a one-stroke polynomial is obtained, and high randomness is easily obtained.
  • the present invention from another viewpoint is a method for generating a random number.
  • the present invention is a computer program for causing a computer to function as a random number generator.
  • the computer program is stored in a computer-readable recording medium.
  • the permutation polynomial F (X) is a polynomial that gives permutation of X over a finite set.
  • a permutation polynomial gives bijection in a finite set.
  • the trajectory indicating the change in the value of the variable X due to the permutation polynomial is necessarily a periodic trajectory. That is, the change in the value of the variable X by the replacement polynomial has periodicity.
  • a two-residue remainder ring is a finite set expressed as follows.
  • a 2-power residue ring represented as follows is referred to as a “2-power residue ring with a power index w”.
  • w is an arbitrary non-negative integer. If the value goes out of the range of the set during the calculation, “mod 2 w ” is taken. mod is a remainder operator.
  • the permutation polynomial on the 2-power residue ring is a permutation polynomial that gives substitution on the 2-power residue ring.
  • the permutation polynomial over the two-residue ring is an integer coefficient polynomial.
  • the permutation polynomial F (X) on the 2-power residue ring is an integer coefficient polynomial in which F (X) mod 2 w gives bijection on the 2-power residue ring with a power exponent w, and Defined.
  • One-stroke periodicity means that one trajectory (one period trajectory) formed by the polynomial F (X) goes around all elements of the 2-fold remainder ring.
  • a polynomial whose orbit has a single stroke periodicity is called a single stroke polynomial.
  • a one-stroke polynomial is defined as follows.
  • the trajectory shown in FIG. 2 is a periodic trajectory, and one cycle trajectory passes through all elements ⁇ 0, 1, 2, 3, 4, 5, 6, 7 ⁇ once. Therefore, the trajectory on the 2-fold remainder ring by F b (X) has a one-stroke writing periodicity, and F b (X) is a one-stroke writing polynomial.
  • F b (X) is a one-stroke writing polynomial.
  • the necessary and sufficient condition that the permutation polynomial F (X) is a one-stroke polynomial is: Is all true.
  • the above necessary and sufficient conditions are: The coefficients a 0 and 1 are congruent with respect to modulus 2, The coefficients a 1 and 1 are congruent with respect to modulus 2, The sum of all the coefficients a 1 , a 2 , a 3 ,... With subscript 1 or more and 1 are congruent with respect to modulus 4. The sum of all the coefficients a 3 , a 5 , a 7 ,... Whose subscript is an odd number of 3 or more and 2a 2 are congruent with respect to modulus 4.
  • the one-stroke polynomial is advantageous for generating random numbers from the viewpoint of a long period, but the time evolution (temporal change of the variable X) becomes simple, and it may be difficult to obtain sufficient randomness. Therefore, a simple one-stroke polynomial has a disadvantage in generating random numbers.
  • the random number generator according to the embodiment A storage unit for storing a plurality of variables; A calculation unit that executes calculation of a plurality of update expressions for updating each of the plurality of variables, and outputs update values of the plurality of variables to the storage unit; A generator that generates a random number based on at least one of the plurality of variables; Is provided.
  • the update formula is A substitution polynomial of the target variable updated by the update formula, and other variables other than the target variable included in the plurality of variables,
  • the periodicity when the target variable is repeatedly updated by the update formula is the one-stroke writing periodicity.
  • the update expression for updating the variable used for generating the random number includes other variables besides the target variable updated by the update expression. Randomness can be increased without increasing the size. Moreover, since the update formula has a one-stroke writing periodicity, a long cycle can be obtained.
  • the update formula may include a sum of the permutation polynomial of the target variable and the other variable.
  • the permutation polynomial of the target variable may be a coefficient part multiplied by the target variable, including the coefficient part represented by a polynomial, and the other variable may be included in the coefficient part.
  • the permutation polynomial is preferably a one-stroke polynomial.
  • the method according to the embodiment includes: The calculation unit performs a plurality of update-type calculations for updating each of the plurality of variables stored in the storage unit; The operation unit outputs updated values of the plurality of variables to a storage unit; A generator generates a random number based on at least one variable of the plurality of variables; including.
  • the update formula is A substitution polynomial of the target variable updated by the update formula, and other variables other than the target variable included in the plurality of variables, The periodicity when the target variable is repeatedly updated by the update formula is the one-stroke writing periodicity.
  • the computer program according to the embodiment is Computer A storage unit for storing a plurality of variables; Based on at least one of the plurality of variables, an arithmetic unit that executes a plurality of update formula operations for updating each of the plurality of variables, and outputs update values of the plurality of variables to the storage unit
  • This is a computer program for functioning as a generator for generating random numbers.
  • the update formula is A substitution polynomial of the target variable updated by the update formula, and other variables other than the target variable included in the plurality of variables,
  • the periodicity when the target variable is repeatedly updated by the update formula is the one-stroke writing periodicity.
  • FIG. 3 shows a random number generation device 100 according to the embodiment.
  • the random number generation device 100 is configured by, for example, hardware including an arithmetic circuit that executes an operation for generating a random number.
  • the random number generation device 100 may be a computer in which a random number generation computer program is installed. The computer functions as the random number generation device 100 by executing a random number generation computer program.
  • the random number generation device 100 includes a generator 110 that generates a random number.
  • the generator 110 generates a random number from the variable x.
  • the generator 110 according to the embodiment generates a random number based on n (n is an integer of 2 or more) variables x 1 ,..., X n .
  • the variables x 1 ,..., X n are w-bit unsigned variables.
  • w is an arbitrary non-negative integer, for example, 64.
  • the notation xt representing the time evolution of the variable x may be used.
  • x t represents the value of the variable x at time t.
  • the random number generation device 100 includes a storage unit 120 that stores n variables, and a calculation unit 130 that executes a calculation for updating the n variables.
  • the storage unit 120 has n storage areas 120-1,..., 120-n for storing n variables.
  • the size of each storage area 120-1,..., 120-n is w bits.
  • the computing unit 130 has n computing units 130-1,..., 130-n corresponding to n storage areas 120-1,. Each of the arithmetic units 130-1,..., 130-n is updated to update the variables x 1 ,..., X n stored in the corresponding storage areas 120-1,.
  • the calculation of the expression bodies G 1 ,..., G n is executed.
  • the update formula bodies G 1 ,..., G n are portions obtained by removing “mod 2 w ” from the update formula described later.
  • the variable x that each of the calculators 130-1,..., 130-n is a calculation target is called a target variable.
  • target variable for the computing unit 130-n is a variable x n.
  • Each of the computing units 130-1,..., 130-n acquires the target variable from the storage unit 120 for updating the target variable.
  • calculator 130-1 obtains the variable x 1 as the target variable from the storage area 120-1
  • calculator 130-n obtains the variable x n as the target variable from the storage area 120-n.
  • Each of the computing units 130-1,..., 130-n acquires not only the target variable but also other variables from the storage unit 120.
  • the other variables are variables included in the plurality of variables x 1 ,..., X n and are variables other than the target variable. There may be one or more other variables.
  • Each computing unit 130 may acquire all of the plurality of variables x 1 ,..., X n .
  • calculator 130-1 acquires from the storage area 120-2 and the variable x 2 as other variables
  • computing unit 130-n may acquire the variables x 1 as the other variables from the storage area 120-1 To do.
  • the update expression is an expression including the target variable and other variables. An example of the update formula will be described later.
  • the number of bits of the operation results R-1,..., Rn may exceed w bits.
  • Each calculation result R-1, ⁇ , are lower w bits of R-n, the variable x 1 t, ⁇ , updated values x 1 t + 1 of x n t, ⁇ , the x n t + 1.
  • the lower w bits are extracted from each operation result R-1,. This is equivalent to performing the operation mod 2 w ′′. In the present embodiment, since it is not necessary to perform a remainder operation, the operation can be speeded up.
  • Update values x 1 t + 1 ,..., X n t + 1 are output from the calculation unit 130 to the storage unit 120.
  • the updated values x 1 t + 1 ,..., X n t + 1 are overwritten on the storage areas 120-1,.
  • the generator 110 generates an output sequence t + 1 used for random number generation from one or more variables x t + 1 output from the arithmetic unit 130 at time t + 1, and the random number at time t + 1 from the output sequence t + 1.
  • t + 1 is generated.
  • the configuration of the generator 110 is not particularly limited as long as it performs a predetermined operation for generating a random number from one or a plurality of variables x.
  • the operation for generating random numbers from the variables by the generator 110 may be an operation in which some or all of a plurality of variables x are combined in any way, or an operation using only one variable among the plurality of variables x. It may be.
  • the generator 110 may generate a random number by reading the variable x from the storage unit 120 after the updated value of the variable x is overwritten in the storage unit 120.
  • the generator 110 includes an exclusive OR operation unit 111.
  • the exclusive OR operation unit 111 performs an exclusive logical operation on n variables x 1 ,..., X n .
  • a predetermined upper bit (for example, upper 16 bits) of the output of the exclusive OR operation unit 111 is an output sequence t + 1 .
  • the generator 110 generates a random number t + 1 using the output sequence t + 1 , and outputs the generated random number t + 1 .
  • the exclusive OR operation unit 111 may perform an exclusive OR operation on the upper bits of each of the N variables x 1 ,..., X n .
  • the generator 110 may output the output sequence as a random number.
  • each update formula has a “mod 2 w ” portion and an update formula body that is a portion other than “mod 2 w ”.
  • the updatable body is computed by a corresponding computing unit.
  • update equation body G 1 is calculated by the computing unit 130-1.
  • the update formula body G 1 includes a one-stroke polynomial F 1 (x 1 (i) ) as a permutation polynomial of the target variable x 1 and an additional polynomial c 1,1 x 1 (i) + c 1,2 x 2 (i ) + C 1,3 x 3 (i) +... + C 1, n x n (i) .
  • the additional polynomial includes at least one other variable (variable other than the target variable x 1 ) x 2 ,... X n .
  • Additional polynomial may include a target variable x 1.
  • the additional polynomial is a linear combination with ck, l as coefficients for a plurality of variables x included in the additional polynomial.
  • a polynomial includes a monomial.
  • Description of the above update equations body G 1 is other variables x 2, ⁇ ⁇ ⁇ , update expression body G 2 for x n, ⁇ ⁇ ⁇ , is the same in G n.
  • the conditions for having one-stroke periodicity are as follows.
  • the number of c k, 1 , c k, 2 ,..., C k, n that is not divisible by 4 is an even number.
  • each update formula has a one-stroke writing periodicity, the period of each variable is guaranteed to be a long period of 2 w . That is, the following holds. Note that long periodicity is an important property in pseudorandom number generators and stream ciphers.
  • the time evolution of the first example of the update formula is advantageous because it has a more complicated behavior than the time evolution of a simple one-stroke polynomial.
  • the order of each update formula is suppressed to 2, but a complicated behavior of time evolution can be obtained without increasing the order.
  • the increase in the degree causes an increase in multiplication with a large calculation load.
  • the order of each update formula can be suppressed low, which is advantageous.
  • an additional polynomial is added to the one-stroke polynomial, but it is not necessary to divide substantially like the one-stroke polynomial. In other words, the superiority of the one-stroke polynomial that the remainder calculation can be ignored on a digital computer is maintained.
  • Evaluation was performed by causing the computer to execute a program that causes the computer to function so that the calculation unit 130 in the random number generation device of FIG. 1 calculates the n update expressions.
  • the computer processor that functions as the random number generator is 1.3 GHz Intel Core i5. The evaluation was performed without parallelizing n update expressions.
  • the generation unit 110 performs exclusive OR of the variables x 1 , x 2 , x 3 , x 4 , x 5 , x 6 output from the calculation unit 130, and right-shifts the result by 48 bits.
  • a 16-bit value (output series) is generated as an evaluation series. That is, the generation unit 110 performs the following calculation.
  • Randomness was evaluated by 40 sets with the following as one set. 1. x 1, x 2, x 3 , x 4, x 5, x 6, a 1, a 2, a 3, a 4, a 5, a 6, b 1, b 2, b 3, b 4, b 5 , B 6 are determined at random. 2. "1.” to execute the random number generator which sets the value determined by, for generating a 109-bit random number generated evaluated sequence. 3. The resulting random number 109-bit random number, and 1000 10 6-bit random number. 1000 random numbers are subjected to a randomness test as defined by the National Institute of Standards and Technology (NIST) SP 800-22.
  • Table 1 shows the random number test results.
  • NIST SP 800-22 consists of 188 test items. 26 out of 40 sets passed all 188 items.
  • the theoretical value of the number of sets that clears all 188 items is in the range of standard deviation from 21 to 27 out of 40 sets.
  • “+” in the second example is not necessarily an arithmetic sum operation, and may be an exclusive OR operation. Also, arithmetic operations and exclusive OR operations may be mixed as operations corresponding to a plurality of “+”. When arithmetic sum operation and exclusive OR operation coexist, priority of both operations may be determined as appropriate.
  • the second example of the update formula is defined in a format including the first example. That is, among all the coefficients c i, j, k, l, the coefficient c with the subscript j being 0 and the subscript l being 1 (other subscripts i and k may be 0 or 0). If everything except i, 0, k, 1 is set to 0, This corresponds to the first example.
  • the update formula for each variable x 1 ,..., X N has a one-stroke writing periodicity.
  • the right side of each updating formula has a “mod 2 w ” portion and an updating formula body that is a portion other than “mod 2 w ”.
  • the update formula body is represented as a sum of the permutation polynomial (one-stroke polynomial) of the target variable and the additional polynomial, but in the second example, the additional polynomial may not be included.
  • the coefficient part of the permutation polynomial (the part to be multiplied by the target variable) is represented by a polynomial including variables other than the target variable.
  • the update formula for the variable x 1 has an update formula body G 1 other than “mod 2 64 ”.
  • the one-stroke polynomial for the target variable x 1 is “2 ⁇ x 1 (t) ⁇ 2 + ⁇ 4x 3 (t) +3 ⁇ x 1 (t) +1”.
  • the portion, which corresponds to the additional polynomial, is the portion “4x 2 (t) ”.
  • the additional polynomial of the update formula body G 1 has x 2 (t) as another variable.
  • the coefficient of x 1 (t) is not a constant but includes another variable x 3 (t) . Therefore, the coefficient of the one-stroke polynomial changes with time, and the time evolution of the update formula becomes more complicated than in the first example. The same applies to the update equations for the other variables x 2 to x 8 .
  • the second example includes the first example, and the same usefulness as the first example can be obtained. Furthermore, in the second example, since the coefficient portion of the permutation polynomial (single-stroke polynomial) can be changed by other variables, even if the coefficient portion includes a constant whose value does not change with time, the value is small. It's okay. Therefore, it is not necessary to allocate a large memory to a constant whose value does not change, and the memory efficiency is improved.
  • the evaluation method is almost the same as the evaluation method of the first example.
  • 52 sets were evaluated.
  • each variable is 64 bits, and the upper 32 bits of each variable are used for output sequence generation.
  • the maximum value of the execution speed is 4936.824780 Mpbs, which is 2.16 cycle / byte when converted into the encryption speed, and a very high speed is obtained.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)

Abstract

乱数発生装置１００は、複数の変数を記憶する記憶部１２０と、複数の変数それぞれを更新する複数の更新式の演算を実行し、複数の変数の更新値を記憶部１２０へ出力する演算部１３０と、複数の変数の少なくともいずれか一つの変数に基づいて、乱数を生成する生成器１１０と、を備える。更新式は、更新式によって更新される対象変数の置換多項式と、複数の変数に含まれる対象変数以外の他の変数と、を含み、更新式によって対象変数を繰り返し更新したときの周期性が、一筆書き周期性である。

Description

乱数発生装置、乱数発生方法及びコンピュータプログラム
　本発明は、乱数発生装置等に関するものである。
　特許文献１は、置換多項式を用いた乱数発生装置を開示している。
特許第３８０６７６２号公報
　一般に、乱数には、高い乱数性が望まれる。置換多項式の値を用いて生成される乱数の乱数性を高くするための一つのアプローチは、置換多項式の次数を大きくすることである。しかし、置換多項式の次数が大きくなると、演算器による演算時間の増大を招き易い。
　このため、次数を大きくするのとは別のアプローチで、高い乱数性を容易に得ることが望まれる。
　一の観点からみた本発明は、乱数発生装置である。乱数発生装置は、複数の変数それぞれを更新する複数の更新式の演算を実行する。更新式は、更新式によって更新される対象変数の置換多項式と、複数の変数に含まれる対象変数以外の他の変数と、を含む。更新式は、更対象変数を繰り返し更新したときの周期性が、一筆書き周期性である。本発明によれば、一筆書き多項式と同様の長周期が得られ、高い乱数性が容易に得られる。
　他の観点からみた本発明は、乱数を生成する方法である。他の観点からみた本発明は、コンピュータを乱数発生装置として機能させるためのコンピュータプログラムである。コンピュータプログラムは、コンピュータ読み取り可能な記録媒体に記憶される。
置換多項式の軌道を示す図である。 一筆書き多項式の軌道を示す図である。 乱数発生装置のブロック図である。
［１．用語］
［１．１　置換多項式］
　置換多項式Ｆ（Ｘ）は、有限集合上でＸの置換を与える多項式である。置換多項式は、有限集合において全単射を与える。置換多項式による変数Ｘの値の変化を示す軌道は、必ず、周期軌道になる。すなわち、置換多項式による変数Ｘの値の変化は、周期性を持つ。
［１．２　２冪剰余環］
　２冪剰余環は、以下のように表される有限集合である。本明細書では、以下のように表される２冪剰余環を、「冪指数ｗの２冪剰余環」というものとする。ｗは、任意の非負整数である。
Figure JPOXMLDOC01-appb-M000001
 　なお、計算途中で値が集合の範囲外に出たら、”ｍｏｄ　２ｗ”をとる。ｍｏｄは、剰余演算子である。
［１．３　２冪剰余環上置換多項式］
　２冪剰余環上置換多項式は、２冪剰余環上で置換を与える置換多項式である。２冪剰余環上置換多項式は、整数係数多項式である。すなわち、２冪剰余環上置換多項式Ｆ（Ｘ）は、Ｆ（Ｘ）　ｍｏｄ　２ｗが、冪指数ｗの２冪剰余環上で全単射を与える整数係数多項式であり、以下のようにも定義される。
Figure JPOXMLDOC01-appb-M000002
　例えば、冪指数３の２冪剰余環上における、置換多項式Ｆａ（Ｘ）＝２Ｘ２＋Ｘ＋１の軌道は、図１（ａ）に示すように、周期軌道になる。すなわち、Ｆａ（０）　ｍｏｄ　２３＝１であり、Ｆａ（１）　ｍｏｄ　２３＝４であり、Ｆａ（４）　ｍｏｄ　２３＝５であり、Ｆａ（５）　ｍｏｄ　２３＝０である。
　また、置換多項式Ｆａ（Ｘ）＝２Ｘ２＋Ｘ＋１は、図１（ｂ）に示す別の周期軌道も持つ。すなわち、Ｆａ（２）　ｍｏｄ　２３＝３であり、Ｆａ（３）　ｍｏｄ　２３＝６であり、Ｆａ（６）　ｍｏｄ　２３＝７であり、Ｆａ（７）　ｍｏｄ　２３＝２である。
［１．４　一筆書き周期性と一筆書き多項式］
　一筆書き周期性とは、多項式Ｆ（Ｘ）が成す１本の軌道（１周期の軌道）が、２冪剰余環のすべての要素をめぐることをいう。軌道が一筆書き周期性を持つ多項式を、一筆書き多項式という。一筆書き多項式は、以下のように定義される。
Figure JPOXMLDOC01-appb-M000003
　図２は、冪指数３の２冪剰余環＝｛０，１，２，３，４，５，６，７｝上における、一筆書き多項式Ｆｂ（Ｘ）＝４Ｘ２＋Ｘ＋１の軌道を示している。図２に示す軌道は、周期軌道であり、１周期の軌道が、｛０，１，２，３，４，５，６，７｝のすべての要素を１回ずつ通過している。したがって、Ｆｂ（Ｘ）による２冪剰余環上の軌道は、一筆書き周期性を持ち、Ｆｂ（Ｘ）は一筆書き多項式である。図１と図２との対比からも明らかなように、一筆書き周期性がある場合、軌道の周期は最大となり、周期長は２ｗとなる。長い周期は、乱数発生において有利である。
　置換多項式Ｆ（Ｘ）が、一筆書き多項式である必要十分条件は、
Figure JPOXMLDOC01-appb-M000004
 がすべて成り立つことである。上記の必要十分条件は、
　係数ａ０と１とは法２に関して合同であり、
　係数ａ１と１とは法２に関して合同であり、
　添え字が１以上であるすべての係数ａ１，ａ２，ａ３，・・・の和と１とは、法４に関して合同であり、
　添え字が３以上の奇数であるすべての係数ａ３，ａ５，ａ７，・・・の和と２ａ２とは、法４に関して合同であることを示す。
　一筆書き多項式は、長周期であるという観点では乱数の生成に有利であるが、時間発展（変数Ｘの時間的変化）が単純となり、十分な乱数性を得るのが困難な場合がある。したがって、単なる一筆書き多項式単体は、乱数の生成に不利な面も有する。
［２．実施形態の概要］
［第１項］
　実施形態に係る乱数発生装置は、
　複数の変数を記憶する記憶部と、
　複数の前記変数それぞれを更新する複数の更新式の演算を実行し、複数の前記変数の更新値を前記記憶部へ出力する演算部と、
　複数の前記変数の少なくともいずれか一つの変数に基づいて、乱数を生成する生成器と、
を備える。
　前記更新式は、
　　前記更新式によって更新される対象変数の置換多項式と、複数の前記変数に含まれる前記対象変数以外の他の変数と、を含み、
　　前記更新式によって前記対象変数を繰り返し更新したときの周期性が、一筆書き周期性である。
　第１項の乱数発生装置によれば、乱数の生成に用いられる変数を更新する更新式は、更新式によって更新される対象変数以外の他の変数も含むので、対象変数の置換多項式の次数を大きくしなくても、乱数性を高くすることができる。しかも、更新式は一筆書き周期性を持つので、長い周期を得ることができる。
［第２項］
　前記更新式は、前記対象変数の前記置換多項式と、前記他の変数と、の和を含むことができる。
［第３項］
　前記対象変数の前記置換多項式は、前記対象変数に乗じられる係数部分であって、多項式で表される前記係数部分を含み、前記他の変数は、前記係数部分に含まれていてもよい。
［第４項］
　前記置換多項式は、一筆書き多項式であるのが好ましい。
［第５項］
　実施形態に係る方法は、
　演算部が、記憶部に記憶された複数の変数それぞれを更新する複数の更新式の演算を実行すること、
　前記演算部が、複数の前記変数の更新値を記憶部へ出力すること、
　生成器が、複数の前記変数の少なくともいずれか一つの変数に基づいて、乱数を生成すること、
　を含む。
　前記更新式は、
　　前記更新式によって更新される対象変数の置換多項式と、複数の前記変数に含まれる前記対象変数以外の他の変数と、を含み、
　　前記更新式によって前記対象変数を繰り返し更新したときの周期性が、一筆書き周期性である。
［第６項］
　実施形態に係るコンピュータプログラムは、
コンピュータを、
　複数の変数を記憶する記憶部、
　複数の前記変数それぞれを更新する複数の更新式の演算を実行し、複数の前記変数の更新値を前記記憶部へ出力する演算部、及び
　複数の前記変数の少なくともいずれか一つの変数に基づいて、乱数を生成する生成器
として機能させるためのコンピュータプログラムである。
　前記更新式は、
　　前記更新式によって更新される対象変数の置換多項式と、複数の前記変数に含まれる前記対象変数以外の他の変数と、を含み、
　　前記更新式によって前記対象変数を繰り返し更新したときの周期性が、一筆書き周期性である。
［３．実施形態の詳細］
［３．１　乱数発生装置の構成］
　図３は、実施形態に係る乱数発生装置１００を示している。乱数発生装置１００は、例えば、乱数を発生させるための演算を実行する演算回路を備えたハードウェアによって構成されている。乱数発生装置１００は、乱数発生コンピュータプログラムがインストールされたコンピュータであってもよい。コンピュータは、乱数発生コンピュータプログラムを実行することによって、乱数発生装置１００として機能する。
　乱数発生装置１００は、乱数を生成する生成器１１０を備えている。生成器１１０は、変数ｘから乱数を生成する。実施形態に係る生成器１１０は、ｎ個（ｎは２以上の整数）の変数ｘ１，・・・，ｘｎに基づいて、乱数を生成する。ここで、変数ｘ１，・・・，ｘｎは、それぞれ、ｗビットの符号なし変数である。ｗは、任意の非負整数であり、例えば６４である。以下では、変数ｘの時間発展を表すｘｔの表記を用いることもある。ｘｔは、時刻ｔにおける変数ｘの値を示す。
　乱数発生装置１００は、ｎ個の変数を記憶する記憶部１２０と、ｎ個の変数を更新する演算を実行する演算部１３０と、を備える。記憶部１２０は、ｎ個の変数を記憶するためのｎ個の記憶領域１２０－１，・・・，１２０－ｎを有する。各記憶領域１２０－１，・・・，１２０－ｎの大きさは、ｗビットである。
　演算部１３０は、ｎ個の記憶領域１２０－１，・・・，１２０－ｎに対応する、ｎ個の演算器１３０－１，・・・，１３０－ｎを有している。各演算器１３０－１，・・・，１３０－ｎは、対応する記憶領域１２０－１，・・・，１２０－ｎに記憶された変数ｘ１，・・・，ｘｎを更新するため更新式本体Ｇ１，・・・，Ｇｎの演算を実行する。更新式本体Ｇ１，・・・，Ｇｎは、後述する更新式から”ｍｏｄ　２ｗ”を除いた部分をいう。
　各演算器１３０－１，・・・，１３０－ｎが演算の対象とする変数ｘを、対象変数とよぶ。例えば、演算器１３０－１にとっての対象変数は、変数ｘ１であり、演算器１３０－ｎにとっての対象変数は、変数ｘｎである。
　各演算器１３０－１，・・・，１３０－ｎは、対象変数の更新のため、記憶部１２０から対象変数を取得する。例えば、演算器１３０－１は、記憶領域１２０－１から変数ｘ１を対象変数として取得し、演算器１３０－ｎは、記憶領域１２０－ｎから変数ｘｎを対象変数として取得する。
　各演算器１３０－１，・・・，１３０－ｎは、対象変数だけでなく、記憶部１２０から他の変数も取得する。他の変数は、複数の変数ｘ１，・・・，ｘｎに含まれる変数であって、対象変数以外の変数である。他の変数は、１つであってもよいし、複数であってもよい。各演算器１３０は、複数の変数ｘ１，・・・，ｘｎすべてを取得してもよい。例えば、演算器１３０－１は、記憶領域１２０－２から変数ｘ２などを他の変数として取得し、演算器１３０－ｎは、記憶領域１２０－１から変数ｘ１などを他の変数として取得する。
　各演算器１３０－１，・・・，１３０－ｎが取得した他の変数は、対象変数とともに、対象変数の更新に用いられる。すなわち、更新式は、対象変数と他の変数とを含む式である。更新式の例については後述する。
　各演算器１３０－１，・・・，１３０－ｎは、更新式本体Ｇ１，・・・，Ｇｎの演算結果Ｒ－１，・・・，Ｒ－ｎを出力する。演算結果Ｒ－１，・・・，Ｒ－ｎのビット数は、ｗビットを超えることがある。各演算結果Ｒ－１，・・・，Ｒ－ｎの下位ｗビットが、変数ｘ１ ｔ，・・・，ｘｎ ｔの更新値ｘ１ ｔ＋１，・・・，ｘｎ ｔ＋１となる。各演算結果Ｒ－１，・・・，Ｒ－ｎから、それらの下位ｗビットを取り出すことは、数学的には、各演算結果Ｒ－１，・・・，Ｒ－ｎに対して、”ｍｏｄ　２ｗ”の演算を行うことと等価である。本実施形態では、剰余演算を行う必要がないため、演算を高速化できる。
　更新値ｘ１ ｔ＋１，・・・，ｘｎ ｔ＋１は、演算部１３０から記憶部１２０へ出力される。更新値ｘ１ ｔ＋１，・・・，ｘｎ ｔ＋１は、記憶領域１２０－１，・・・，１２０－ｎに上書きされる。
　本実施形態では、生成器１１０は、時刻ｔ＋１において演算部１３０から出力された１又は複数の変数ｘｔ＋１から、乱数発生に用いられる出力系列ｔ＋１を生成し、その出力系列ｔ＋１から時刻ｔ＋１における乱数ｔ＋１を生成する。生成器１１０の構成は、１又は複数の変数ｘから乱数を生成する所定の演算を行うものであれば、特に限定されない。生成器１１０が変数から乱数を生成する演算は、複数の変数ｘ全部又は一部を如何様に組み合わせた演算であってもよいし、複数の変数ｘのうちの１つの変数だけを用いた演算であってもよい。なお、生成器１１０は、変数ｘの更新値が記憶部１２０に上書きされてから、変数ｘを記憶部１２０から読み出して乱数を生成してもよい。
　実施形態に係る生成器１１０は、排他的論理和演算部１１１を備える。排他的論理和演算部１１１は、ｎ個の変数ｘ１，・・・，ｘｎの排他的論理演算を行う。排他的論理和演算部１１１の出力の所定上位ビット（例えば、上位１６ビット）が、出力系列ｔ＋１となる。生成器１１０は、出力系列ｔ＋１を用いて乱数ｔ＋１を生成し、生成された乱数数ｔ＋１を出力する。なお、排他的論理和演算部１１１は、Ｎ個の変数ｘ１，・・・，ｘｎそれぞれの上位ビットに対する排他的論理和演算を行っても良い。また、生成器１１０は、出力系列を乱数として出力してもよい。
［３．２　更新式の第１例］
　ｎ個の変数ｘ１，・・・，ｘｎそれぞれ更新するｎ個の更新式の第１例は、以下のとおりである。
Figure JPOXMLDOC01-appb-M000005
　各更新式の右辺は、”ｍｏｄ　２ｗ”の部分と、”ｍｏｄ　２ｗ”以外の部分である更新式本体と、を有する。例えば、変数ｘ１の更新式の更新式本体Ｇ１は、変数ｘ１の更新式のうち、”ｍｏｄ　２ｗ”以外の部分である”Ｆ１（ｘ１ （ｉ））＋ｃ１，１ｘ１ （ｉ）＋ｃ１，２ｘ２ （ｉ）＋ｃ１，３ｘ３ （ｉ）＋・・・＋ｃ１，ｎｘｎ （ｉ）”の部分である。他の変数ｘ２，・・・，ｘｎについても同様である。
　更新式本体は、対応する演算器によって演算される。例えば、更新式本体Ｇ１は、演算器１３０－１によって演算される。更新式本体Ｇ１は、対象変数ｘ１の置換多項式としての一筆書き多項式Ｆ１（ｘ１ （ｉ））、と、付加多項式ｃ１，１ｘ１ （ｉ）＋ｃ１，２ｘ２ （ｉ）＋ｃ１，３ｘ３ （ｉ）＋・・・＋ｃ１，ｎｘｎ （ｉ）と、の和として表される。付加多項式は、少なくとも一つの他の変数（対象変数ｘ１以外の変数）ｘ２，・・・ｘｎを含む。付加多項式は、対象変数ｘ１を含んでも良い。第１例において、付加多項式は、付加多項式に含まれる複数の変数ｘに関して、ｃｋ，ｌを係数とした線形結合となっている。なお、本明細書において、多項式は、単項式を含む。以上の更新式本体Ｇ１についての説明は、他の変数ｘ２，・・・，ｘｎについての更新式本体Ｇ２，・・・，Ｇｎにおいても同様である。
　更新式の第１例では、各一筆書き多項式に付加多項式が付加されているが、各更新式全体における一筆書き周期性が維持されている。
　更新式の第１例において、一筆書き周期性を持つための条件は、以下のとおりである。
・係数ｃｋ，ｌ（ｋ＝１，２，・・・，ｎ，ｌ＝１，２，・・・，ｎ）はすべて偶数（偶数は０を含む、以下同様）である。
・任意のｋに対して、ｃｋ，１，ｃｋ，２，・・・，ｃｋ，ｎのうち、４で割り切れないものの個数は偶数である。
　なお、付加多項式中の”＋”、及び、付加多項式と置換多項式（一筆書き多項式）との和をとるための”＋”は、算術和演算である必要はなく、排他的論理和演算であってもよい。また、複数の”＋”に対応する演算として、算術和演算と排他的論理和演算とが混在してもよい。算術和演算と排他的論理和演算とが混在する場合には、両演算の優先順位を適宜決めればよい。
　更新式の第１例は、以下の点で有用である。まず、各更新式は一筆書き周期性を持つため、各変数の周期は、２ｗという長周期になることが保証される。すなわち、以下が成り立つ。
Figure JPOXMLDOC01-appb-M000006
 　なお、長周期性は、疑似乱数発生器やストリーム暗号において重要な性質である。
　更新式の第１例の時間発展は、単なる一筆書き多項式単体の時間発展より複雑な挙動となるため有利である。更新式の第１例では、各更新式の次数は２に抑えられているが、次数を高くしなくても、時間発展の複雑な挙動が得られる。次数の増加は、演算負荷が大きい乗算の増加を招くが、更新式の第１例では、各更新式の次数を低く抑えられて有利である。
　また、更新式の第１例は、一筆多項式に付加多項式が付加されているが、一筆書き多項式と同様に、実質的に除算を行う必要がない。つまり、剰余算はデジタルコンピュータ上では無視できるという一筆書き多項式の優れた点が維持されている。
　ｎ個の更新式を並列に演算することで、すなわち、各演算器１３０－１，・・・，１３０－ｎが並列に演算することで、変数の数が増加しても演算時間の増加を抑えることができる。
　係数ｃｋ，ｌの値として、２の冪乗のものを選択すると、更新式中では乗算として表現されているｃｋ，ｌｘｋ，ｌを、変数ｘｋ，ｌのビットシフト操作で実現できるため、より高速化が可能である。また、係数ｃｋ，ｌの値としては、上記の条件を満たす限り、様々な値を採用できる。したがって、乱数発生装置としての設計の自由度が高くなる。
［３．３　更新式の第１例の評価］
　更新式の第１例の乱数性を評価するため、以下のｎ個の更新式を用いた。
Figure JPOXMLDOC01-appb-M000007
　評価は、図１の乱数発生装置における演算部１３０が上記のｎ個の更新式を演算するようにコンピュータを機能させるプログラムを、コンピュータに実行させて行った。乱数発生装置として機能させたコンピュータのプロセッサは、１．３ＧＨｚ　Ｉｎｔｅｌ　Ｃｏｒｅ　ｉ５である。なお、評価は、ｎ個の更新式の演算を並列化せずに行った。
　評価において、生成部１１０は、演算部１３０が出力した変数ｘ１，ｘ２，ｘ３，ｘ４，ｘ５，ｘ６の排他的論理和をとり、その結果を、４８ビット右シフトさせた１６ビットの値（出力系列）を評価系列として生成する。すなわち、生成部１１０は、以下の演算を行う。
Figure JPOXMLDOC01-appb-M000008
　乱数性の評価は、以下を１セットとして４０セット行った。
１．ｘ１，ｘ２，ｘ３，ｘ４，ｘ５，ｘ６，ａ１，ａ２，ａ３，ａ４，ａ５，ａ６，ｂ１，ｂ２，ｂ３，ｂ４，ｂ５，ｂ６の値をランダムに決める。
２．「１．」で決めた値をセットした乱数発生装置を実行させ、生成された評価系列から１０９ビットの乱数を生成する。
３．得られた乱数１０９ビットの乱数を、１０６ビットの乱数１０００本とする。１０００本の乱数を、米国商務省標準技術局（ＮＩＳＴ）　ＳＰ　８００－２２で定義される乱数検定にかける。
　表１は、乱数検定結果を示している。
Figure JPOXMLDOC01-appb-T000009
　ＮＩＳＴ　ＳＰ　８００－２２は、１８８項目のテストで構成されている。１８８項目すべてについて合格したのは、４０セット中２６セットであった。理想的な乱数の場合に、１８８項目すべてをクリアするセット数の理論値は、標準偏差の範囲で、４０セット中２１セットから２７セットである。また、すべての項目に合格しなかった１４セットについても、理想的な乱数が十分にとり得る成績である。よって、乱数性に関し良好な結果が得られていることがわかる。
　また、評価では、３Ｇｂｐｓ以上の実行速度が得られており、実行速度の観点からも良好な結果が得られた。
［３．４　更新式の第２例］
　Ｎ個の変数ｘ１，・・・，ｘＮそれぞれ更新するＮ個の更新式の第２例は、以下のとおりである。
Figure JPOXMLDOC01-appb-M000010
　なお、第２例中の”＋”も、算術和演算である必要はなく、排他的論理和演算であってもよい。また、複数の”＋”に対応する演算として、算術和演算と排他的論理和演算とが混在してもよい。算術和演算と排他的論理和演算とが混在する場合には、両演算の優先順位を適宜決めればよい。
　更新式の第２例は、第１例を包含する形式で定義されている。つまり、全係数ｃi,j,k,ｌのうち、添え字ｊが０かつ添え字ｌが１（他の添え字ｉ，ｋは、０でもよいし０でなくてよい）である係数ｃi,0,k,１以外のものすべてを０にすると、
Figure JPOXMLDOC01-appb-M000011
 となり、第１例に対応する。
　第２例においても、各変数ｘ１，・・・，ｘＮの更新式は、一筆書き周期性を有する。第２例においても、各更新式の右辺は、”ｍｏｄ　２ｗ”の部分と、”ｍｏｄ　２ｗ”以外の部分である更新式本体と、を有する。第２例でも、更新式本体は、対象変数の置換多項式（一筆書き多項式）と、付加多項式としての和として表されるが、第２例では、付加多項式が含まれていなくても良い。第２例では、置換多項式の係数部分（対象変数に乗じられる部分）が、対象変数以外の他の変数を含む多項式で表される。
　以下は、第２例の具体例を示している。
Figure JPOXMLDOC01-appb-M000012
　例えば、変数ｘ１の更新式は、”ｍｏｄ２６４”以外の更新式本体Ｇ１を有している。更新式本体Ｇ１において、対象変数ｘ１のための一筆書き多項式に相当するのは、”２｛ｘ１ （ｔ）｝２＋｛４ｘ３ （ｔ）＋３｝ｘ１ （ｔ）＋１”の部分であり、付加多項式に相当するのが、”４ｘ２ （ｔ）”の部分である。更新式本体Ｇ１の付加多項式は、他の変数としてｘ２ （ｔ）を有する。
　更新式本体Ｇ１の一筆書き多項式においては、ｘ１ （ｔ）の係数が、定数ではなく、他の変数ｘ３ （ｔ）を含んでいる。したがって、一筆書き多項式の係数が時間的に変化し、更新式の時間発展が、第１例よりも複雑になる。他の変数ｘ２～ｘ８の更新式についても同様である。
　また、第２例は、第１例を包含しており、第１例と同様の有用性が得られる。さらに、第２例では、置換多項式（一筆書き多項式）の係数部分を他の変数によって変化させることができるため、係数部分が、時間的に値が変化しない定数を含んでいてもその値は小さくてよい。したがって、値が変化しない定数に大きなメモリを割り当てなくても良くなり、メモリ効率が向上する。
［３．５　更新式の第２例の評価］
　更新式の第２例の乱数性の評価を、上記の具体例として示したｎ個の更新式を用いて行った。
　評価の方法は、第１例の評価方法とほぼ同様である。第２例では、５２セットについて評価した。また、第２例では、各変数が６４ビットであり、各変数の上位３２ビットを出力系列生成に用いた。
　第２例の場合、実行速度の最高値は、４９３６．８２４７８０Ｍｐｂｓとなり、暗号化速度に換算すると、２．１６ｃｙｃｌｅ／Ｂｙｔｅとなり、非常に高い速度が得られている。
　第２例の場合、ＮＩＳＴ　ＳＰ　８００－２２で定義される乱数検定の結果は、５２セット中、４０セットが、１８８項目すべてについて合格した。第２例においても良好な乱数性が確認された。
　本発明は、上記実施形態に限定されるものではなく、様々な変形が可能である。
１００　乱数発生装置
１１０　生成器
１２０　記憶部
１３０　演算部

Claims (6)

  1. 　複数の変数を記憶する記憶部と、
    　複数の前記変数それぞれを更新する複数の更新式の演算を実行し、複数の前記変数の更新値を前記記憶部へ出力する演算部と、
    　複数の前記変数の少なくともいずれか一つの変数に基づいて、乱数を生成する生成器と、
    を備え、
    　前記更新式は、
    　　前記更新式によって更新される対象変数の置換多項式と、複数の前記変数に含まれる前記対象変数以外の他の変数と、を含み、
    　　前記更新式によって前記対象変数を繰り返し更新したときの周期性が、一筆書き周期性である
    　乱数発生装置。
  2. 　前記更新式は、前記対象変数の前記置換多項式と、前記他の変数と、の和を含む
    　請求項１記載の乱数発生装置。
  3. 　前記対象変数の前記置換多項式は、前記対象変数に乗じられる係数部分であって、多項式で表される前記係数部分を含み、前記他の変数は、前記係数部分に含まれる
    　請求項１又は２に記載の乱数発生装置。
  4. 　前記置換多項式は、一筆書き多項式である
    　請求項１～３のいずれか１項に記載の乱数発生装置。
  5. 　演算部が、記憶部に記憶された複数の変数それぞれを更新する複数の更新式の演算を実行すること、
    　前記演算部が、複数の前記変数の更新値を記憶部へ出力すること、
    　生成器が、複数の前記変数の少なくともいずれか一つの変数に基づいて、乱数を生成すること、
    　を含み、
    　前記更新式は、
    　　前記更新式によって更新される対象変数の置換多項式と、複数の前記変数に含まれる前記対象変数以外の他の変数と、を含み、
    　　前記更新式によって前記対象変数を繰り返し更新したときの周期性が、一筆書き周期性である
    　乱数発生方法。
  6. コンピュータを、
    　複数の変数を記憶する記憶部、
    　複数の前記変数それぞれを更新する複数の更新式の演算を実行し、複数の前記変数の更新値を前記記憶部へ出力する演算部、及び
    　複数の前記変数の少なくともいずれか一つの変数に基づいて、乱数を生成する生成器
    として機能させるためのコンピュータプログラムであって、
    　前記更新式は、
    　　前記更新式によって更新される対象変数の置換多項式と、複数の前記変数に含まれる前記対象変数以外の他の変数と、を含み、
    　　前記更新式によって前記対象変数を繰り返し更新したときの周期性が、一筆書き周期性である
    　コンピュータプログラム。
PCT/JP2017/008294 2016-03-03 2017-03-02 乱数発生装置、乱数発生方法及びコンピュータプログラム Ceased WO2017150672A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018503400A JP6851085B2 (ja) 2016-03-03 2017-03-02 乱数発生装置、乱数発生方法及びコンピュータプログラム

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016041564 2016-03-03
JP2016-041564 2016-03-03

Publications (1)

Publication Number Publication Date
WO2017150672A1 true WO2017150672A1 (ja) 2017-09-08

Family

ID=59743078

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/008294 Ceased WO2017150672A1 (ja) 2016-03-03 2017-03-02 乱数発生装置、乱数発生方法及びコンピュータプログラム

Country Status (2)

Country Link
JP (1) JP6851085B2 (ja)
WO (1) WO2017150672A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002099408A (ja) * 2000-09-21 2002-04-05 Hitachi Kokusai Electric Inc 複数の生成多項式を用いた乱数生成装置
JP2005107910A (ja) * 2003-09-30 2005-04-21 National Institute Of Information & Communication Technology 乱数発生装置、乱数発生方法およびプログラム
WO2005073842A1 (ja) * 2004-01-30 2005-08-11 Victor Company Of Japan, Limited 擬似乱数生成装置および擬似乱数生成プログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002099408A (ja) * 2000-09-21 2002-04-05 Hitachi Kokusai Electric Inc 複数の生成多項式を用いた乱数生成装置
JP2005107910A (ja) * 2003-09-30 2005-04-21 National Institute Of Information & Communication Technology 乱数発生装置、乱数発生方法およびプログラム
WO2005073842A1 (ja) * 2004-01-30 2005-08-11 Victor Company Of Japan, Limited 擬似乱数生成装置および擬似乱数生成プログラム

Also Published As

Publication number Publication date
JPWO2017150672A1 (ja) 2018-12-27
JP6851085B2 (ja) 2021-03-31

Similar Documents

Publication Publication Date Title
Hutter et al. Fast multi-precision multiplication for public-key cryptography on embedded microprocessors
Nguyen et al. Fast NEON-based multiplication for lattice-based NIST post-quantum cryptography finalists
JP2005209095A (ja) 多倍長データ積和演算処理回路及びモンゴメリ積和剰余演算回路
KR20200134281A (ko) 추계학적 반올림 로직
Itabashi et al. Efficient modular polynomial multiplier for ntt accelerator of crystals-kyber
Jalali et al. NEON SIKE: Supersingular isogeny key encapsulation on ARMv7
Reddy et al. Mnhoka-ppa efficient m-term non-homogeneous hybrid overlap-free karatsuba multiplier for gf (2 n) polynomial multiplier
JP5193358B2 (ja) 多項式データ処理演算
US10387492B2 (en) Information processing system, information processing method, and program
Keliris et al. Investigating large integer arithmetic on Intel Xeon Phi SIMD extensions
JP5147085B2 (ja) 演算方法及び演算装置
JP6851085B2 (ja) 乱数発生装置、乱数発生方法及びコンピュータプログラム
JP5794385B2 (ja) 演算処理装置及び演算処理装置の制御方法
JP6057725B2 (ja) 情報処理装置
Vassalos et al. Residue-to-Binary Converter for the New RNS Moduli Set $\{2^{2n}-2,\2^{n}-1,\2^{n}+ 1\} $
JP4177125B2 (ja) 演算装置及び演算装置の演算方法
Bhattacharyya et al. Polynomial hashing over prime order fields
Liu et al. Multiprecision multiplication on armv8
JP2015114434A (ja) ストリーム暗号の暗号化装置、ストリーム暗号の復号化装置、ストリーム暗号の暗号化方法、ストリーム暗号の復号化方法およびプログラム
Rodríguez-Henríquez et al. A parallel version of the Itoh-Tsujii multiplicative inversion algorithm
Neves et al. Engineering nonlinear pseudorandom number generators
Tao et al. Cognizant resource balancing in montgomery modular multiplication optimization for dsp
JP2007503036A (ja) モジュラ乗算を行うための方法、および２ｎビットの数を使用してユークリッド乗算を行うための方法
Adriaans A simple information theoretical proof of the Fueter-P\'olya Conjecture
Nguyen et al. Cryptography Finalists

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2018503400

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17760135

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17760135

Country of ref document: EP

Kind code of ref document: A1