WO2017025552A1 - Leiterstrukturelement mit einlaminiertem innenlagensubstrat und verfahren zu dessen herstellung - Google Patents

Leiterstrukturelement mit einlaminiertem innenlagensubstrat und verfahren zu dessen herstellung Download PDF

Info

Publication number
WO2017025552A1
WO2017025552A1 PCT/EP2016/069016 EP2016069016W WO2017025552A1 WO 2017025552 A1 WO2017025552 A1 WO 2017025552A1 EP 2016069016 W EP2016069016 W EP 2016069016W WO 2017025552 A1 WO2017025552 A1 WO 2017025552A1
Authority
WO
WIPO (PCT)
Prior art keywords
inner layer
rigid support
layer substrate
substrate
support
Prior art date
Application number
PCT/EP2016/069016
Other languages
English (en)
French (fr)
Inventor
Thomas Gottwald
Christian RÖSSLE
Original Assignee
Schweizer Electronic Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schweizer Electronic Ag filed Critical Schweizer Electronic Ag
Priority to CN201680046994.8A priority Critical patent/CN107926119B/zh
Priority to US15/748,100 priority patent/US10555419B2/en
Publication of WO2017025552A1 publication Critical patent/WO2017025552A1/de

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09127—PCB or component having an integral separable or breakable part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09936—Marks, inscriptions, etc. for information
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards

Definitions

  • the present invention relates to a procedural ⁇ Ren for producing a conductor structure element and a method according to the prepared conductor structure element with egg ⁇ nem laminated in a layer structure réellelagensub- strat.
  • Ladder structure elements with laminated in a Schichtauf ⁇ construction inner layer substrates and methods for their preparation are known, for example.
  • WO 2010/078611 AI which discloses a printed circuit board element with a plurality of dielectric layers and conductor layers, the further at least one own, of the Conductor ⁇ layers various laser beam stop element has in the interior of the circuit board element to prevent a laser used for drilling o- the cutting of a deep penetration into the circuit board element, wherein the laser beam stop element with laser beam energy ⁇ absorb and / or reflective particles is formed.
  • the inventive concept envisages to introduce an inner layer substrate layer on ⁇ construction of a conductor structural element and cut a Ausschneideabites from the outer layer of the carrier substrate after lamination and processing of the layer structure.
  • This allows an uncomplicated handling and processing of the layer structure currency ⁇ rend and is initially completely embedded after the lamination, since the sensitive réellela- gensubstrat.
  • a hollow ⁇ space is provided, which facilitates the cutting of Ausschneekeabites.
  • the formation of the cavity may be achieved by a flow barrier which prevents infiltration of liquefied resin material during lamination into the region of the cut-out section.
  • the flow barrier can also serve as a support element for the réellela ⁇ gene substrate.
  • the invention opens the possibility of subsequently with other components to assemble the the Ausschneideabrough or cutout of the carrier substrate associated with the area of the inner layer substrate (Kavticiansbe consensusung), and so a very thin, compact layer structure of the example is useful to erzie ⁇ len in batch applications.
  • the invention also opens up the possibility of realizing cost-effective high-frequency applications and radar circuits for the motor vehicle sector.
  • the dimensions and design of the inner layer substrate and the position of the off ⁇ cutting portion are then selected so that an electrode formed on the inner layer substrate antenna structure is so associated with the Ausschneideabterrorism that at excluded 4.000enem Ausschneideabrough a largely ungehin ⁇ -made emission or reception of RF Waves is possible.
  • the antenna structure may be removable ⁇ det both on the cut-out Austreeabrough facing as well as on the opposite side of the inner layer substrate.
  • Figures 1 to 12 illustrate the manufacturing process according to the invention of a conductor structural element according to the invention, wherein
  • FIG. 1 shows a side view of a carrier substrate
  • FIG. 2 shows the carrier substrate of FIG. 1 with the recess inserted
  • FIG. 3 shows the carrier substrate of FIG. 2 with an applied electrically insulating layer
  • FIG. 4 shows the carrier substrate of FIG. 3 with an applied inner layer substrate
  • FIG. 5 shows the layer structure of FIG. 4 with an alternative embodiment of the inner layer substrate
  • FIG. 6 shows the layer structure of FIG. 5 with an alternative embodiment of the support element
  • Figure 7 shows the layer structure of Figure 5 with a wide ⁇ ren alternative embodiment of the bearing element
  • FIGS. 8 and 9 show the layer structure of FIG. 5 with further applied layers before lamination
  • FIG. 10 shows the layer structure of FIG. 9 after laminating
  • Figure 10a is an alternative embodiment of the layer structure of the ⁇ Figure 10 shows
  • Figure 11 shows the layer structure of Figure 10 when Ausschnei ⁇ the Ausschneideabitess fluchtendem straight section
  • FIG IIa shows the layer structure of Figure 10 in the Off ⁇ intersect the straight Ausschneideabitess offset section
  • FIG. 11b shows the layer structure of FIG. 10 when cutting out the cut-out section with an obliquely offset cut.
  • Figure 12 shows the layer structure of Figure 10 with straighter ⁇ de Cutaway Ausschneideabrough.
  • FIGS. 13 and 14 show variants of the conductor structure of FIG. 12.
  • FIGS. 12a, 13a and 14a show variants of FIGS. 12, 13 and 14 with further components fitted through the cutout cut-out section.
  • FIG. 15 shows a side view of a waveguide coupling of a variant with a high-frequency substrate.
  • a rigid support 12 is first provided as the base material (FIG. 1).
  • the rigid support 12 may be For example, a copper plate or a copper-coated plate act (for example, a copper-clad standard inner layer).
  • the rigid support 12 has an underside 11 and an upper side 13. In a next step is in the rigid
  • the introduction of the depression 16 can take place, for example, by deep milling or another suitable method.
  • a layer 17 of an electrically iso ⁇ lierenden material which may be for example a so-called prepreg material (. See Figure 3).
  • the electrically insulating layer 17 has a Ausspa ⁇ fuse 15 and is applied such that exposed or open, both the circumferential recess 16 and the area defined by the circumferential recess 16 Ausschneideabêt fourteenth
  • an inner layer substrate 20 is applied (see Figure 4). This may be a - as in the representation of Figure 4 - with a component (chip) 30 equipped interposer.
  • the inner layer substrate 20 is disposed over the exposed Ausschneideabrough 14.
  • the innerlayer substrate 20 has an upper surface 32 and a lower surface 28, each provided with a copper coating (the A person skilled in the art readily recognizes that even a one-sided Cu coating is possible).
  • the inner layer substrate 20 of Figure 4 has ei ⁇ ne (closed) via 34 and a blind bore (blind laser via) 35, and in Figure 5, an embodiment with an inner layer substrate 20 'without through hole is shown.
  • the spaced arrangement of the inner layer substrate 20 above the cut-out section 14 is achieved by means of a support element.
  • the dimensions of the electrically insulating layer 17, the circumferential recess 16 and the inner layer substrate 20 are selected such that the electrically insulating layer 17 circumferentially "framed" the circumferential recess 16 and inserted one to the circumferential Ver ⁇ depression 16 adjacent portion of the electrically insulating layer 17 as a support element 22 for the dimensions of the circumferential recess 16 extending inner layer substrate 20 is used.
  • a support element 22 for the dimensions of the circumferential recess 16 extending inner layer substrate 20 is used.
  • Inner layer substrate 20 a Hochfrequenztaugliches base mate ⁇ rial 21 on, and designated by the reference numeral 26 is a location on the underside 28 of the substrate 20, on which the copper coating is removed (eg, etched away) to form an antenna structure (see Figure 5).
  • the antenna structure so ⁇ called patch antennas such as are known to those skilled in the art per se.
  • the (in this embodiment) on the underside 28 of the inner layer substrate 20 ie, the side facing the rigid support when the inner layer substrate is introduced
  • formed antenna structure tur 26 thus comes above the Ausschneideabites 14 and spaced to lie to this.
  • the base material 21 of the substrate 20 may be, for example, polytetrafluoroethylene (PTFE) or PTFE-based laminates (such as, for example, Rogers® 3003), but also other high-frequency- capable or high-frequency- permeable materials (ie materials, which allow penetration of high-frequency beams with less signal attenuation, as is the case with conventional materials) are possible.
  • PTFE polytetrafluoroethylene
  • PTFE-based laminates such as, for example, Rogers® 3003
  • other high-frequency- capable or high-frequency- permeable materials ie materials, which allow penetration of high-frequency beams with less signal attenuation, as is the case with conventional materials
  • the support element 22 ' may be formed separately from the electrically insulating layer 17'. The latter is then arranged at a greater distance to the circumferential recess 16, so that between the electrically insulating layer 17 'and the circumferential recess space for the arrangement of the Aufla ⁇ 22 16 sufficiently geelements' is present.
  • the support element 22 ' ⁇ it extends circumferentially around the circumferential recess 16 and preferably comprises the same geometric shape (circular ⁇ round, oval, rectangular, etc.); it surrounds the circulating Recess 16 annular (annular in the sense of a circulating closed structure, which is not necessarily circular).
  • the support element 22 ' is, for example, an annular arrangement of a fast-curing adhesive, such as, for example, an epoxy resin adhesive.
  • Figure 7 shows a further embodiment for the attachment of the inner layer substrate 20 'above the Ausschneideabitess 14, in which the support element 22' 'for placing the inner layer substrate 20' and to achieve a spacing to the Ausschneepeabrough 14 is formed by coated contact surfaces, eg through a nickel-gold coating on which the innerlayer substrate 20 can be attached by means of an ultrasonic friction welding process.
  • the support element 22' ' for placing the inner layer substrate 20' and to achieve a spacing to the Ausschneepeabrough 14 is formed by coated contact surfaces, eg through a nickel-gold coating on which the innerlayer substrate 20 can be attached by means of an ultrasonic friction welding process.
  • a smaller distance from the rigid support 12 can be realized.
  • the surface 32 of the inner layer substrate 20 ' is not at the same height as the surface of a surrounding layer 18.
  • Ni-Au coating which are suitable for carrying out an ultrasonic-friction welding can, as found on ⁇ sheet member using.
  • the surface of the rigid support may also have a corresponding coating of ge ⁇ suitable material at the points where the support element rests.
  • the support element may be formed separately, but it may also be attached to the rigid support. ger and / or be placed on the inner layer substrate renewedbil ⁇ det.
  • the support element 22, 22 ', 22'' has a dual function: First, it serves to apply the substrate 20, 20' in a spaced manner on the support 12 and then fix it in position to a wei ⁇ mon precise layer structure (next, for example, the already mentioned surrounding layer 18) to allow. In addition, the support element 22, 22 ', 22''serves as a flow barrier to prevent the propagation of liquefied resin into the region of the cut-out section 14 in the subsequent laminating step, as described in more detail below.
  • the step of fixing the substrate 20, 20 ' is, for example, by a targeted heating of the edge region of the substrate 20, 20' above the support element 22, 22 ', 22''done.
  • a targeted heating of the edge region of the substrate 20, 20' above the support element 22, 22 ', 22''done In the embodiments of Figures 4, 5 and 6, first a liquefaction of serving as Aufla ⁇ geelement range, followed by hardening.
  • a liquefaction of serving as Aufla ⁇ geelement range followed by hardening.
  • a support member 22 region of the prepreg 17 in the case of the embodiment of Figure 6 serving as a support element 22 'adhesive to then in both cases to form a solid connection hardening.
  • a pressurization of the edge region of the substrate 20, 20 'an ultrasonic friction welding is subjected.
  • Inner layer substrate 20, 20 'laterally surrounding another layer 18 launched (with thin substrates can be dispensed with this situation if necessary).
  • this layer can also be applied before the step of fixing ⁇ who; However, it is advisable to hang up the situation only after the fixing step in order to carry out the fixing without any spatial impairment by the additional layer.
  • the layer structure 42 (the recesses for receiving the chips 30) and less full-surface venezla ⁇ gen 43, 44 is completed (see FIGS. 8 and 9) is carried on ⁇ bring another part of sheets 40.
  • These are, as needed, electrically insulating layers (such as layers 40 and 43) and / or electrically conductive layers (such as layers 42 and 44).
  • the layer structure is then laminated (see FIG. Fi ⁇ gur 10), whereby by a liquefying the prepreg material of the electrically insulating layers (in the illustrated embodiment, the layers having the reference numbers 17, 40, 43) a gap-free filling the cavities results.
  • This gap-free filling of cavities melted with the currency ⁇ rend of laminating resin material of the electrically insulating layers ends - as mentioned above - the present invention to the revolving-up location element 22, 22 ', 22'', ie there is a gap-free filling of all cavities up to the area above the defined Ausschneideabites 14 instead.
  • the circumferential support member 22, 22 ', 22''according to the invention serves as a flow barrier, with the result that the Ausschneideabrough 14 and about befind ⁇ Liche distance to the inner layer substrate 20, 20' not overall are filled, so that between the Ausschneideabsacrificing 14 and the inner layer substrate 20, 20 ', a cavity 24 is formed.
  • a cavity in the sense of the present invention is to be understood as meaning an area or a space which extends through the lower side 28 of the HF substrate 20, the upper side 13 of the rigid support 12 and the peripheral support element 22, 22 ', 22 ". is formed and which is characterized in that it is kept free from the ingress of liquid resin during lamination.
  • the result is that the two superimposed layers of the rigid support 12 and the RF substrate 20 in the region of the cavity 24 no Verbin ⁇ tion received (ie not glued by resin or otherwise connected to each other); the two layers are only one above the other. This does not preclude the two layers from touching each other, which may be the case due to the small height of the intermediate layer 17 and the support element 22, 22 ', 22 ", in particular after lamination of the layer structure.
  • the thus produced by this invention ⁇ intermediate product of a multi-layer structure is a closed assembly which permits a resale or editing without affecting the enclosed interposer with radio-frequency antenna.
  • ⁇ intermediate product of a multi-layer structure is a closed assembly which permits a resale or editing without affecting the enclosed interposer with radio-frequency antenna.
  • Figure 10a shows an embodiment of the invention, in which instead of the upper electrically conductive full-surface inner layer 44 of the variant of Figure 10 (which forms a "lid", so to speak), a copper foil 44 'is provided as the upper end layer.
  • the chip 30 is contacted by means of copper-filled blind holes 31 to the copper foil 44 '.
  • This embodiment is particularly suitable for connection to a (not shown) heat sink with the position of the copper foil 44 ', so as to achieve improved removal of the heat generated (the connection of the device to a copper surface leads to improved heat spreading and thus lower maximum temperature ⁇ ren).
  • Drilling holes through the copper foil and filling it with copper or other conductive material is easier than using a laminate ("lid" 44). Backing up with the "lid” is difficult, if not impossible.
  • a copper foil 45 may also be provided on the underside 11 of the rigid carrier 12 (with the resin layer 19 therebetween). Of course, depending on requirements and design requirements, even more layers can be laminated.
  • a next method step of the Ausschneepeabrough 14 corresponding part of the rigid support 12 is cut out. This is done, for example, by deep milling.
  • the cutting takes place from the underside 11 of the rigid support 12, ie from the outwardly and away from the multi-layer structure side, as illustrated by the arrows in the illustration of Figure 11 (in the case of the embodiment of Figure 10a in addition by the further layers of the copper foil 45 and the resin layer 19).
  • the cutting can be done, for example - as shown - along the back of the circumferential recess 16.
  • An activation of the corresponding coordinates can take place, for example, via reference markings known per se to the person skilled in the art.
  • FIG. 11 a shows a deep milling offset relative to the depression 16.
  • the offset is selected outwardly in the illustrated embodiment in the direction of the outer edges of the rigid support 12, but could also be chosen inwardly. In the illustrated embodiment, the offset is about half the diameter of the recess (and also the milling width). The offset creates a cutout with a shoulder edge offset.
  • Figure IIb shows as a further cut variant oblique cutting at an angle smaller than 90 ° to an extension plane of the rigid support 12 (while the milling direction in the variants of Figures 11 and IIa is substantially perpendicular to the plane of extension of the rigid support 12th can be achieved inclined section ⁇ walls.
  • the cut-out cut-out section 14 Due to the cavity 24 between the off ⁇ cutting portion 14 and the inner layer substrate 20, 20 ' the cut-out cut-out section 14 simply falls out, since it no longer has any connection to a surrounding component or to a surrounding layer, or it can be removed very easily (compare the illustration of FIGS. 11 and 12). The result is a cutout 50 in the rigid support 12, within which the inner layer substrate is partially exposed.
  • Figure 12 shows the embodiment with egg ⁇ nem substrate 20 with a through hole 34 and further with a reaching from the surface of the interposer or the substrate 20 blind bore 47 for the via. This may be introduced and galvanized as discussed above in connection with the bores 46 and 48 through the entire layer structure after lamination and prior to the cutting out of the cut-out section 14.
  • FIG. 12 veran ⁇ illustrates further a variation of a through hole through the layered structure, namely a through bore 48 'which also passes through the substrate 20th
  • the conductor structure element of FIG. 12 comprises eight conductive layers, namely two copper layers each of the electrically conductive layers 12, 18, 42 and 44.
  • FIGS. 13 and 14 variants with six (FIG. 13) and four (FIG. 14) conductive layers, for which correspondingly copper-coated layers have been replaced by non-conductive layers, are shown for the purpose of illustrating the possibilities opening with the invention.
  • the layer surrounding the chip 30 is a non-conductive layer 42 '
  • the variant of FIG. lent to the interposer 20 surrounding a layer confuselei ⁇ tend layer 18 ' is shown for the purpose of illustrating the possibilities opening with the invention.
  • the via can be made either as a blind hole be (for example by means of laser drilling), or as a through hole, which again during the manufacture of the antenna substrate ver ⁇ closed and optionally overplated.
  • FIGS. 12a, 13a and 14a show the multi-layer structures of FIGS. 12, 13 and 14 with further components 52, 54 (eg a chip 52 and a capacitor 54) populated according to the invention through the cutout 50.
  • assemblies with further components (active and passive components) 36, 38 can also be made on the opposite "top side" of the layer structure.
  • FIG. 15 is an execution ⁇ example with on the upper side (ie the side facing away from excision ⁇ portion 14) of the interposer 20 '' excluded imaginary antenna shown 35, a waveguide 60 is provided for their coupling.
  • the illustration of FIG. 15 omits the illustration of further layers of the conductor structure element, but only shows the populated interposer 20 "and, in the detail of detail, enlarges the waveguide 60 with antenna 35 arranged above it.
  • the waveguide 60 is formed by a blind bore 62 introduced on the underside 28 of the interposer 20 ', the inner wall 64 of which is coated with copper over a defined length or depth (for example by electroplating).
  • the conductive layer of the top side 32 of the interposer or substrate 20 "is removed (for example by etching) so that the base material 21 of the substrate is exposed (reference numeral 33).
  • the conductive layer of the top 32 protrudes the conductive layer of the top 32 as an antenna 35 of defined length and geometry (the latter in the side view of Figure 15 unrecognizable ⁇ bar) on the blind bore 62 and serves in a conventional manner for the emission or reception of signals through the waveguide.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Leiterstrukturelement mit einem in einen Schichtaufbau einlaminierten Innenlagensubstrat (20, 20', 20''), das eine mit mindestens einem ersten Bauelement (30) bestückte Bauelementseite (32) und eine zu einer durch einen starren Träger (12) gebildeten Randlage weisenden gegenüberliegenden Seite (28) aufweist, wobei das Innenlagensubstrat (20) bis zu einem Randbereich um einen freiliegenden Ausschnitt (50) in dem starren Träger (12) mit Harzmaterial umschlossen ist.

Description

LeiterStrukturelement mit einlaminiertem Innenlagensubstrat und Verfahren zu dessen Herstellung
Technisches Gebiet
[0001] Die vorliegende Erfindung betrifft ein Verfah¬ ren zum Herstellen eines Leiterstrukturelements sowie ein verfahrensgemäß hergestelltes Leiterstrukturelement mit ei¬ nem in einen Schichtaufbau einlaminierten Innenlagensub- strat.
Beschreibung des Standes der Technik
[0002] Leiterstrukturelemente mit in einen Schichtauf¬ bau einlaminierten Innenlagensubstraten sowie Verfahren zu deren Herstellung sind bekannt, bspw. aus der WO 2010/078611 AI, die ein Leiterplattenelement mit mehreren dielektrischen Schichten sowie Leiterschichten offenbart, das des weiteren wenigstens ein eigenes, von den Leiter¬ schichten verschiedenes Laserstrahl-Stoppelement im Inneren des Leiterplattenelements aufweist, um einen zum Bohren o- der Schneiden verwendeten Laserstrahl an einem tiefen Eindringen in das Leiterplattenelement zu hindern, wobei das Laserstrahl-Stoppelement mit Laserstrahl-Energie aufnehmen¬ den und/oder reflektierenden Partikeln gebildet ist. Zusammenfassung der Erfindung
[0003] Erfindungsgemäß wird demgegenüber ein Verfahren zum Herstellen eines Leiterstrukturelements mit den Merkma¬ len des Anspruchs 1 sowie ein Leiterstrukturelement mit ei- nem in einen Schichtaufbau einlaminierten Innenlagensub¬ strat mit den Merkmalen des Anspruchs 22 oder 23 vorge¬ schlagen .
[0004] Der Erfindungsgedanke sieht vor, im Schichtauf¬ bau eines Leiterstrukturelements ein Innenlagensubstrat einzubringen und nach dem Laminieren und Bearbeiten des Schichtaufbaus einen Ausschneideabschnitt aus der Außenlage des Trägersubstrats auszuschneiden. Dies ermöglicht eine unkomplizierte Ver- und Bearbeitung des Schichtaufbaus wäh¬ rend und nach dem Laminieren, da das empfindliche Innenla- gensubstrat zunächst vollständig eingebettet ist. Zwischen dem Innenlagensubstrat und dem Trägersubstrat ist ein Hohl¬ raum vorgesehen, der das Ausschneiden des Ausschneideabschnitts erleichtert. Die Ausbildung des Hohlraums kann durch eine Fließbarriere erzielt werden, die ein Einfließen von verflüssigtem Harzmaterial während des Laminierens in den Bereich des Ausschneideabschnitts verhindert. Die Fließbarriere kann auch als Auflageelement für das Innenla¬ gensubstrat dienen.
[0005] Die Erfindung eröffnet die Möglichkeit, den dem Ausschneideabschnitt bzw. Ausschnitt des Trägersubstrats zugeordneten Bereich des Innenlagensubstrats nachträglich mit weiteren Bauelementen zu bestücken (Kavitätsbestückung) und so einen sehr dünnen, kompakten Schichtaufbau zu erzie¬ len, der z.B. bei Stapelanwendungen nützlich ist. Erfin- dungsgemäß hergestellte Leiterstrukturelemente zeichnen sich neben einer geringen Dicke durch die Möglichkeit einer hohen Logikdichte aus.
[0006] Die Erfindung eröffnet auch die Möglichkeit, kostengünstige Hochfrequenz-Anwendungen und Radarschaltun- gen für den Kfz-Bereich zu realisieren. Die Abmessungen und das Design des Innenlagensubstrats und die Lage des Aus¬ schneideabschnitts werden dann so gewählt, dass eine auf dem Innenlagensubstrat ausgebildete Antennenstruktur derart dem Ausschneideabschnitt zugeordnet ist, dass bei ausge- schnittenem Ausschneideabschnitt eine weitgehend ungehin¬ derte Emission bzw. Rezeption von HF-Wellen ermöglicht wird .
[0007] Die Antennenstruktur kann sowohl auf der dem ausgeschnittenen Ausschneideabschnitt zugewandten als auch auf der abgewandten Seite des Innenlagensubstrats ausgebil¬ det sein.
[0008] Weitere Vorteile und Ausgestaltungen der Erfin¬ dung ergeben sich aus der Beschreibung und der beiliegenden Zeichnung . [0009] Es versteht sich, dass die voranstehend genann¬ ten und die nachstehend noch zu erläuternden Merkmale nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar sind, ohne den Rahmen der vorliegenden Erfindung zu verlas- sen.
[0010] Die Erfindung ist anhand eines Ausführungsbei¬ spieles in der Zeichnung schematisch dargestellt und wird im folgenden unter Bezugnahme auf die Zeichnung ausführlich beschrieben . Kurzbeschreibung der Zeichnung
[0011]
Die Figuren 1 bis 12 veranschaulichen den erfindungsgemäßen Herstellungsprozess eines erfindungsgemäßen Leiter- Strukturelements, wobei
Figur 1 in Seitenansicht ein Trägersubstrat zeigt,
Figur 2 das Trägersubstrat der Figur 1 mit eingebrachter Vertiefung zeigt,
Figur 3 das Trägersubstrat der Figur 2 mit aufgebrach- ter elektrisch isolierender Lage zeigt,
Figur 4 das Trägersubstrat der Figur 3 mit aufgebrachtem Innenlagensubstrat zeigt,
Figur 5 den Schichtaufbau der Figur 4 mit einer alternativen Ausgestaltung des Innenlagensubstrats zeigt, Figur 6 den Schichtaufbau der Figur 5 mit einer alternativen Ausgestaltung des Auflageelements zeigt,
Figur 7 den Schichtaufbau der Figur 5 mit einer weite¬ ren alternativen Ausgestaltung des Auflageelements zeigt,
Figur 8 und 9 den Schichtaufbau der Figur 5 mit weite- ren aufgebrachten Lagen vor der Laminierung zeigen,
Figur 10 den Schichtaufbau der Figur 9 nach dem Lami- nieren zeigt, Figur 10a eine alternative Ausführungsform des Schicht¬ aufbaus der Figur 10 zeigt,
Figur 11 den Schichtaufbau der Figur 10 beim Ausschnei¬ den des Ausschneideabschnitts mit geradem fluchtendem Schnitt zeigt,
Figur IIa den Schichtaufbau der Figur 10 beim Aus¬ schneiden des Ausschneideabschnitts mit geradem versetztem Schnitt zeigt,
Figur IIb den Schichtaufbau der Figur 10 beim Aus- schneiden des Ausschneideabschnitts mit schrägem versetztem Schnitt zeigt.
Figur 12 zeigt den Schichtaufbau der Figur 10 mit gera¬ de ausgeschnittenem Ausschneideabschnitt.
Figuren 13 und 14 zeigen Varianten des Leiterstruktu- relements der Figur 12.
Figuren 12a, 13a und 14a zeigen Varianten der Figuren 12, 13 und 14 mit durch den ausgeschnittenen Ausschneideabschnitt hindurch bestückten weiteren Bauelementen.
Figur 15 zeigt in seitlicher Ausschnittdarstellung eine Hohlleiterankopplung einer Variante mit Hochfrequenzsubstrat .
Ausführliche Beschreibung
[0012] Gemäß dem erfindungsgemäßen Verfahren wird zunächst ein starrer Träger 12 als Basismaterial bereitge- stellt (Figur 1) . Bei dem starren Träger 12 kann es sich bspw. um eine Kupferplatte bzw. eine kupferbeschichtete Platte handeln (bspw. eine kupferkaschierte Standardinnenlage) . Der starre Träger 12 weist eine Unterseite 11 und eine Oberseite 13 auf. [0013] In einem nächsten Schritt wird in dem starren
Träger 12 auf dessen Oberseite 13 eine umlaufende Vertie¬ fung 16 eingebracht, die einen Ausschneideabschnitt 14 de¬ finiert. Das Einbringen der Vertiefung 16 kann bspw. mittels Tiefenfräsen oder einer anderen geeigneten Methode er- folgen.
[0014] Anschließend wird - wiederum auf der Oberseite 13 des Trägers 12 - eine Lage 17 aus einem elektrisch iso¬ lierenden Material aufgebracht, bei dem es sich bspw. um ein sogenanntes Prepreg-Material handeln kann (vgl. Figur 3) . Die elektrisch isolierende Lage 17 weist eine Ausspa¬ rung 15 auf und wird derart aufgebracht, dass sowohl die umlaufende Vertiefung 16 als auch der durch die umlaufende Vertiefung 16 definierte Ausschneideabschnitt 14 freiliegen bzw. offenliegen. [0015] Auf die elektrisch isolierende Lage 17 und oberhalb deren Aussparung 15 wird ein Innenlagensubstrat 20 aufgebracht (vgl. Figur 4) . Hierbei kann es sich um einen - wie in der Darstellung der Figur 4 - mit einem Bauelement (Chip) 30 bestückten Interposer handeln. [0016] Wie aus der Darstellung der Figur 4 ersichtlich, ist das Innenlagensubstrat 20 über dem freiliegenden Ausschneideabschnitt 14 angeordnet. Das Innenlagensubstrat 20 weist eine Oberseite 32 und eine Unterseite 28 auf, die jeweils mit einer Kupferbeschichtung versehen sind (dem Fachmann erschließt sich ohne weiteres, dass auch eine nur einseitige Cu-Beschichtung möglich ist) .
[0017] Das Innenlagensubstrat 20 der Figur 4 weist ei¬ ne (geschlossene) Durchkontaktierung 34 sowie eine Blind- bohrung (blind laser via) 35 auf, und in Figur 5 ist eine Ausführungsform mit einem Innenlagensubstrat 20' ohne durchgehende Bohrung dargestellt.
[0018] Die beabstandete Anordnung des Innenlagen- substrats 20 oberhalb des Ausschneideabschnitts 14 wird mittels eines Auflageelements erzielt. In dem Ausführungs¬ beispiel der Figuren 4 und 5 sind die Abmessungen der elektrisch isolierenden Schicht 17, der umlaufenden Vertiefung 16 und des Innenlagensubstrats 20 derart gewählt, dass die elektrisch isolierende Lage 17 die umlaufende Vertie- fung 16 umlaufend "einrahmt" und ein an die umlaufende Ver¬ tiefung 16 angrenzender Abschnitt der elektrisch isolierenden Lage 17 als Auflageelement 22 für das sich in seinen Abmessungen über die umlaufende Vertiefung 16 erstreckende Innenlagensubstrat 20 dient. [0019] Im Falle einer Hochfrequenzanwendung weist das
Innenlagensubstrat 20 ein hochfrequenztaugliches Basismate¬ rial 21 auf, und mit dem Bezugszeichen 26 ist eine Stelle an der Unterseite 28 des Substrats 20 bezeichnet, an der die Kupferbeschichtung entfernt (bspw. weggeätzt) ist, um eine Antennenstruktur auszubilden (vgl. Figur 5) . Typischerweise handelt es sich bei der Antennenstruktur um so¬ genannte Patchantennen, wie sie dem Fachmann aus dem Stand der Technik an sich bekannt sind. Die (in diesem Ausführungsbeispiel) an der Unterseite 28 des Innenlagensubstrats 20 (d.h. die bei eingebrachtem Innenlagensubstrat zu dem starren Träger weisende Seite) ausgebildete Antennenstruk- tur 26 kommt somit oberhalb des Ausschneideabschnitts 14 und beabstandet zu diesem zu liegen.
[0020] Bei dem Basismaterial 21 des Substrats 20 kann es sich bspw. um Polytetrafluorethylen (PTFE) bzw. PTFE- basierte Laminate (wie bspw. Rogers® 3003) handeln, aber auch andere hochfrequenztaugliche bzw. hochfrequenzdurch¬ lässige Materialien (d.h. Materialien, die eine Durchdringung von Hochfrequenzstrahlen bei einer geringeren Signaldämpfung gestatten, wie dies bei herkömmlichen Materia- lien der Fall ist) sind möglich.
[0021] Weiter unter Bezugnahme auf die Figur 4 ist im Falle einer Hochfrequenzanwendung über die durchgehende Bohrung 34 eine Möglichkeit der elektrischen Verbindung zwischen der Antennenstruktur 26 auf der Unterseite 28 des Interposers bzw. Innenlagensubstrats 20 mit der Oberseite 32 und somit des Chips 30 eröffnet. Grundsätzlich gibt es noch andere dem Fachmann an sich bekannte Möglichkeiten der Ankopplung, wie bspw. eine Hohlleiterankopplung, wie sie nachstehend beispielhaft unter Bezugnahme auf die Figur 15 beschrieben wird.
[0022] Gemäß einem in Figur 6 dargestellten weiteren Ausführungsbeispiel kann das Auflageelement 22 ' separat von der elektrisch isolierenden Lage 17' ausgebildet sein. Letztere ist dann mit einem größeren Abstand zu der umlau- fenden Vertiefung 16 angeordnet, so dass zwischen der elektrisch isolierenden Lage 17' und der umlaufenden Vertiefung 16 ausreichend Platz für die Anordnung des Aufla¬ geelements 22' vorhanden ist. Das Auflageelement 22' er¬ streckt sich umlaufend um die umlaufende Vertiefung 16 und weist vorzugsweise die gleiche geometrische Form (kreis¬ rund, oval, rechteckig usw.) auf; es umgibt die umlaufende Vertiefung 16 ringförmig (ringförmig im Sinne einer umlaufenden geschlossenen Struktur, die nicht notwendigerweise kreisförmig ist) .
[0023] Bei der in der Figur 6 dargestellten Ausfüh- rungsvariante handelt es sich bei dem Auflageelement 22 ' bspw. um eine ringförmige Anordnung eines schnellhärtenden Klebstoffes, wie bspw. ein Epoxidharzkleber.
[0024] Figur 7 zeigt ein weiteres Ausführungsbeispiel für die Anbringung des Innenlagensubstrats 20' oberhalb des Ausschneideabschnitts 14, bei dem das Auflageelement 22'' zum Auflegen des Innenlagensubstrats 20' und zum Erzielen einer Beabstandung zu dem Ausschneideabschnitt 14 durch beschichtete Kontaktflächen gebildet ist, bspw. durch eine Nickel-Gold-Beschichtung, auf der das Innenlagensubstrat 20 mittels eines Ultraschall-Reibschweißverfahrens angebracht werden kann. Auf diese Art lässt sich, wie dies aus der Darstellung der Figur 7 ersichtlich ist, ein geringerer Abstand zu dem starren Träger 12 realisieren. Dies ist in der Darstellung der Figur 7 dadurch erkennbar, dass sich die Oberfläche 32 des Innenlagensubstrats 20' nicht auf der gleichen Höhe befindet wie die Oberfläche einer umgebenden Lage 18.
[0025] Auch andere Materialien als die beschriebene Ni-Au-Beschichtung, die für die Durchführung eines Ultra- schall-Reibschweißverfahrens geeignet sind, können als Auf¬ lageelement Verwendung finden. Die Oberfläche des starren Trägers kann an den Stellen, an denen das Auflageelement aufliegt, ebenfalls eine entsprechende Beschichtung aus ge¬ eignetem Material aufweisen. Das Auflageelement kann sepa- rat ausgebildet sein, es kann aber auch an dem starren Trä- ger und/oder dem aufzulegenden Innenlagensubstrat ausgebil¬ det sein.
[0026] Dem Auflageelement 22, 22', 22 ' ' kommt eine Doppelfunktion zu: Zunächst dient es dazu, das Substrat 20, 20' in beabstandeter Weise auf dem Träger 12 aufzubringen und anschließend in seiner Lage zu fixieren, um einen wei¬ teren präzisen Schichtaufbau (als nächstes z.B. die bereits angesprochene umgebende Lage 18) zu ermöglichen. Darüber hinaus dient das Auflageelement 22, 22', 22'' als Fließ- barriere bzw. Hindernis, um im nachfolgenden Schritt des Laminierens die Ausbreitung von verflüssigtem Harz in den Bereich des Ausschneideabschnitts 14 zu verhindern, wie nachfolgend noch detaillierter beschrieben wird.
[0027] Der Schritt des Fixierens des Substrats 20, 20' wird bspw. durch eine gezielte Erwärmung des Randbereichs des Substrats 20, 20' oberhalb des Auflageelements 22, 22', 22'' erfolgen. In den Ausführungsbeispielen der Figuren 4, 5 und 6 erfolgt zunächst eine Verflüssigung des als Aufla¬ geelement dienenden Bereichs, gefolgt von einer Erhärtung. Im Falle des Ausführungsbeispieles der Figuren 4 und 5 verflüssigt sich durch die Erwärmung der als Auflageelement 22 dienende Bereich der Prepregschicht 17, im Falle des Ausführungsbeispieles der Figur 6 der als Auflageelement 22 ' dienende Klebstoff, um anschließend in beiden Fällen unter Ausbildung einer festen Verbindung zu erhärten. Zusätzlich kann eine Druckbeaufschlagung des Randbereichs des Substrats 20, 20' erfolgen. Im Falle des Ausführungsbei¬ spieles der Figur 7 wird der Randbereich des Substrats 20, 20' einem Ultraschall-Reibschweißverfahren unterzogen. [0028] Nach dem Schritt des Fixierens wird eine das
Innenlagensubstrat 20, 20' seitlich umgebende weitere Lage 18 aufgelegt (bei dünnen Substraten kann auf diese Lage ggf. verzichtet werden). Selbstverständlich kann diese Lage auch bereits vor dem Schritt des Fixierens aufgebracht wer¬ den; allerdings bietet es sich an, die Lage erst nach dem Fixierschritt aufzulegen, um das Fixieren ohne räumliche Beeinträchtigung durch die zusätzliche Schicht durchführen zu können.
[0029] Schließlich wird der Schichtaufbau durch Auf¬ bringen weiterer Teillagen 40, 42 (die Ausnehmungen zur Aufnahme des Chips 30 aufweisen) und vollflächiger Innenla¬ gen 43, 44 vervollständigt (vgl. Figuren 8 und 9) . Dabei handelt es sich je nach Bedarf um elektrisch isolierende Schichten (wie bspw. die Schichten 40 und 43) und/oder elektrisch leitende Schichten (wie bspw. die Schichten 42 und 44) .
[0030] Der Schichtaufbau wird dann laminiert (vgl. Fi¬ gur 10), wodurch sich durch ein Verflüssigen des Prepreg- materials der elektrisch isolierenden Schichten (im dargestellten Ausführungsbeispiel die Schichten mit den Bezugs- zeichen 17, 40, 43) ein spaltfreies Füllen der Hohlräume ergibt. Dieses spaltfreie Füllen der Hohlräume mit dem wäh¬ rend des Laminierens geschmolzenen Harzmaterial der elektrisch isolierenden Schichten endet - wie bereits voranstehend erwähnt - erfindungsgemäß an dem umlaufenden Auf- lageelement 22, 22', 22'', d.h. es findet eine spaltfreie Füllung aller Hohlräume bis auf den Bereich oberhalb des definierten Ausschneideabschnitt 14 statt.
[0031] Das umlaufende Auflageelement 22, 22', 22'' dient erfindungsgemäß als Fließbarriere, mit der Folge, dass der Ausschneideabschnitt 14 und der darüber befind¬ liche Abstand zu dem Innenlagensubstrat 20, 20' nicht ge- füllt werden, so dass zwischen dem Ausschneideabschnitt 14 und dem Innenlagensubstrat 20, 20' ein Hohlraum 24 gebildet wird .
[0032] Unter einem Hohlraum im Sinne der vorliegenden Erfindung ist ein Bereich oder ein Raum zu verstehen, der durch die Unterseite 28 des HF-Substrats 20, die Oberseite 13 des starren Trägers 12 und das umlaufende Auflageelement 22, 22', 22'' gebildet ist und der sich dadurch auszeichnet, dass er beim Laminieren von dem Eindringen flüssigen Harzes freigehalten wird. Die Folge ist, dass die beiden übereinanderliegenden Lagen des starren Trägers 12 und des HF-Substrats 20 im Bereich des Hohlraums 24 keine Verbin¬ dung eingehen (also nicht durch Harz verklebt oder in anderer Weise miteinander verbunden sind) ; die beiden Lagen liegen lediglich übereinander. Dies schließt nicht aus, dass die beiden Lagen sich berühren, was aufgrund der geringen Höhe der Zwischenschicht 17 und des Auflageelements 22, 22', 22'' insbesondere nach dem Laminieren des Schichtaufbaus der Fall sein kann. [0033] Das so erfindungsgemäß hergestellte Zwischen¬ produkt eines Mehrschichtaufbaus stellt eine geschlossene Anordnung dar, die eine Weiterver- bzw. -bearbeitung ohne Beeinträchtigung des eingeschlossenen Interposers mit Hochfrequenzantenne gestattet. Bspw. können nun - ohne besonde- re Rücksicht auf den Interposer bzw. das Substrat 20, 20' nehmen zu müssen - Durchbohrungen 46, 48 durch den Schichtaufbau eingebracht und anschließend einem (nasschemischen) Galvanisierungsprozess zur Cu-Beschichtung ihrer Oberflä¬ chen unterzogen werden (vgl. Figur 10) . [0034] Figur 10a zeigt eine Ausführungsform der Erfindung, bei der anstelle der oberen elektrisch leitenden vollflächigen Innenlage 44 der Variante der Figur 10 (die sozusagen einen "Deckel" bildet) eine Kupferfolie 44' als obere Abschlusslage vorgesehen ist. Der Chip 30 ist mittels kupfergefüllter Sacklöcher 31 an die Kupferfolie 44' ankon- taktiert. Diese Ausführungsform eignet sich insbesondere zum Anbinden an einen (nicht dargestellten) Kühlkörper mit der Lage der Kupferfolie 44', um so eine verbesserte Abfuhr der entstandenen Wärme zu erzielen (die Anbindung des Bauelements an eine Kupferfläche führt zu einer verbesserten Wärmespreizung und damit zu geringeren Maximaltemperatu¬ ren) . Das Bohren von Löchern durch die Kupferfolie und deren Befüllung mit Kupfer oder anderem leitendem Material gestaltet sich einfacher, als bei Verwendung eines Laminats ("Deckel" 44) . Mit dem "Deckel" ist eine rückseitige Ankon- taktierung schwierig, wenn nicht unmöglich. Aus Symmetriegründen kann - wie dies in der Figur 10a veranschaulicht ist - an der Unterseite 11 des starren Trägers 12 ebenfalls eine Kupferfolie 45 vorgesehen sein (mit zwischenliegender Harzschicht 19). Selbstverständlich können je nach Bedarf und Designanforderungen noch weitere Lagen auflaminiert werden .
[0035] In einem nächsten Verfahrensschritt wird der dem Ausschneideabschnitt 14 entsprechende Teil des starren Trägers 12 ausgeschnitten. Dies erfolgt bspw. durch Tiefen- fräsen. Das Ausschneiden erfolgt von der Unterseite 11 des starren Trägers 12 her, d.h. von der nach außen und von dem Mehrschichtaufbau weg weisenden Seite, wie dies durch die Pfeile in der Darstellung der Figur 11 veranschaulicht ist (im Falle der Ausführungsform der Figur 10a zusätzlich durch die weiteren Lagen der Kupferfolie 45 und der Harzschicht 19) . [0036] Das Ausschneiden kann z.B. - wie dargestellt - entlang der Rückseite der umlaufenden Vertiefung 16 erfolgen. Eine Ansteuerung der entsprechenden Koordinaten kann z.B. über dem Fachmann an sich bekannte Referenzmarkierun- gen erfolgen. Bei einem Ausschneiden entlang der Rückseite der umlaufenden Vertiefung 16 ergibt sich der Vorteil, dass mit geringer Schneid- bzw. Frästiefe gearbeitet werden kann, so dass die Gefahr einer Beeinträchtigung des Innen- lagensubstrats 20, 20' minimiert wird. Bei ausreichend prä- zisem Schneiden könnte auch an anderer Stelle geschnitten werden, oder es könnte auch auf die umlaufende Vertiefung 16 verzichtet werden.
[0037] In den Figuren IIa und IIb sind Varianten für das beschriebene Ausschneiden dargestellt. Figur IIa zeigt ein gegenüber der Vertiefung 16 versetztes Tiefenfräsen. Der Versatz ist in dem dargestellten Ausführungsbeispiel nach außen in Richtung der Außenkanten des starren Trägers 12 gewählt, könnte aber auch nach innen gewählt sein. In dem dargestellten Ausführungsbeispiel beträgt der Versatz etwa die Hälfte des Durchmessers der Vertiefung (und auch der Fräsbreite) . Durch den Versatz wird ein Ausschnitt mit einer abgesetzten Schulterrand erzeugt.
[0038] Figur IIb zeigt als weitere Ausschneidevariante ein schräges Ausschneiden unter einem Winkel kleiner 90° zu einer Erstreckungsebene des starren Trägers 12 (während die Fräsrichtung in den Varianten der Figuren 11 und IIa im wesentlichen senkrecht zu der Erstreckungsebene des starren Trägers 12 ist. Dadurch können geneigte Ausschnitts¬ wandungen erzielt werden. [0039] Aufgrund des Hohlraums 24 zwischen dem Aus¬ schneideabschnitt 14 und dem Innenlagensubstrat 20, 20' fällt der ausgeschnittene Ausschneideabschnitt 14 einfach heraus, da er keine Verbindung zu einem umgebenden Bauteil oder zu einer umgebenden Lage mehr hat, bzw. er kann sehr einfach herausgenommen werden (vgl. die Darstellung der Fi- guren 11 und 12) . Als Folge entsteht ein Ausschnitt 50 in dem starren Träger 12, innerhalb dessen das Innenlagen- substrat teilweise freiliegend angeordnet ist.
[0040] Figur 12 zeigt das Ausführungsbeispiel mit ei¬ nem Substrat 20 mit Durchbohrung 34 und des weiteren mit einer von der Oberfläche auf den Interposer bzw. das Substrat 20 reichenden Sackbohrung 47 zur Durchkontaktierung . Diese kann wie voranstehend im Zusammenhang mit den Durchbohrungen 46 und 48 durch den gesamten Schichtaufbau nach dem Laminieren und vor dem Ausschneiden des Ausschneideab- Schnitts 14 eingebracht und galvanisiert werden.
[0041] Das Ausführungsbeispiel der Figur 12 veran¬ schaulicht des weiteren eine Abwandlung einer Durchbohrung durch den Schichtaufbau, nämlich eine Durchbohrung 48', die auch durch das Substrat 20 hindurchgeht. [0042] Das Leiterstrukturelement der Figur 12 umfasst acht leitende Lagen, nämlich je zwei Kupferlagen der elektrisch leitenden Schichten 12, 18, 42 und 44.
[0043] In den Figuren 13 und 14 sind zu Zwecken der Veranschaulichung der sich mit der Erfindung eröffnenden Möglichkeiten Varianten mit sechs (Figur 13) bzw. vier (Figur 14) leitenden Lagen dargestellt, bei denen entsprechend kupferbeschichtete Schichten durch nichtleitende Schichten ersetzt wurden. So ist bspw. in der Variante der Figur 13 die den Chip 30 umgebende Schicht eine nichtleitende Schicht 42', und in der Variante der Figur 14 ist zusätz- lieh die den Interposer 20 umgebende Schicht eine nichtlei¬ tende Schicht 18'. Es erschließt sich dem Fachmann beim De¬ sign eines Leiterstrukturelements ohne weiteres, welche Schichtabfolge für die geplante Anwendung die geeignete ist .
[0044] Um zu verhindern, dass während des Schritts des Laminierens flüssiges Harz durch die Substrat-Durchbohrung 34 (wie sie in den Ausführungsformen der Figuren 4 und 12 bis 14 vorgesehen ist) in den Hohlraum 24 dringt, kann die Durchkontaktierung entweder als Sackloch ausgeführt sein, (bspw. mittels Laserbohren), oder als Durchbohrung, die während der Herstellung des Antennensubstrats wieder ver¬ schlossen und ggf. überplattiert wird.
[0045] Die Figuren 12a, 13a und 14a zeigen die Mehr- Schichtstrukturen der Figuren 12, 13 und 14 mit erfindungsgemäß durch den Ausschnitt 50 hindurch bestückten weiteren Bauelementen 52, 54 (bspw. einem Chip 52 und einem Kondensator 54) . Wie dargestellt, können auch auf der gegenüberliegenden „Oberseite" des Schichtaufbaus Bestückungen mit weiteren Bauelementen (aktive und passive Komponenten) 36, 38 erfolgen.
[0046] Schließlich ist in Figur 15 ein Ausführungs¬ beispiel mit auf der Oberseite (d.h. der dem Ausschneide¬ abschnitt 14 abgewandten Seite) des Interposers 20'' ausge- bildeter Antenne 35 dargestellt, zu deren Ankopplung ein Hohlleiter 60 vorgesehen ist. Die Darstellung der Figur 15 verzichtet der besseren Übersichtlichkeit halber auf die Darstellung weiterer Schichten des Leiterstrukturelements, sondern zeigt nur den bestückten Interposer 20'' und im Ausschnittdetail vergrößert den Hohlleiter 60 mit darüber angeordneter Antenne 35. [0047] Der Hohlleiter 60 ist durch eine auf der Unterseite 28 des Interposers 20'' eingebrachte Sackbohrung 62 gebildet, deren Innenwandung 64 über eine definierte Länge bzw. Tiefe (bspw. durch Galvanisieren) mit Kupfer beschich- tet ist. Oberhalb der Sackbohrung 62 ist die leitende Schicht der Oberseite 32 des Interposers bzw. Substrats 20'' entfernt (bspw. durch Ätzen), so dass das Basismaterial 21 des Substrats freiliegt (Bezugszeichen 33) . Oberhalb der Sackbohrung 62 ragt die leitende Schicht der Oberseite 32 als Antenne 35 mit definierter Länge und Geometrie (letzteres in der Seitenansicht der Figur 15 nicht erkenn¬ bar) über die Sackbohrung 62 und dient in an sich bekannter Weise zur Emission bzw. Rezeption von Signalen durch den Hohlleiter . [0048] Abschießend ist festzustellen, dass die in den
Figuren dargestellten diversen Varianten von leitenden und nichtleitenden Schichten, Tiefenfräsungen, Auflageelemen- ten, Sackbohrungen, Tiefenbohrungen und Durchbohrungen, Bauelementbestückungen usw. für den Fachmann ohne weiteres erkennbar beliebig kombiniert werden können.

Claims

Patentansprüche
1. Verfahren zum Herstellen eines Leiterstrukturele¬ ments (10) mit einer ein Innenlagensubstrat umfassenden Schichtabfolge, mit den folgenden Schritten:
Bereitstellen eines starren Trägers (12) mit einer Unterseite (11) und einer Oberseite (13),
- Definieren eines Ausschneideabschnitts (14) auf dem starren Träger (12),
Aufbringen mindestens einer elektrisch isolierenden Lage (17) mit einer Aussparung derart, dass der Ausschnei¬ deabschnitt (14) freiliegt,
- Auflegen eines Innenlagensubstrats (20, 20', 20'') über dem Ausschneideabschnitt (14) unter Ausbildung eines Hohlraumes (24) zwischen dem starren Träger (12) und dem Innenlagensubstrat (20),
Ausrichten und Fixieren des Innenlagensubstrats (20, 20', 20'') gegenüber dem starren Träger (12),
Laminieren des so vorbereiteten Schichtaufbaus derart, dass sich Harzmaterial der mindestens einen elektrisch isolierenden Lage (17) verflüssigt und das Innenlagensub¬ strat (20, 20', 20'') unter Freilassung des Hohlraums (24) umschließt,
Erzeugen eines Ausschnitts (50) durch Ausschneiden des Ausschneideabschnitts (14) aus dem starren Träger (12) von der außenliegenden ( schichtaufbaufernen) Unterseite (11) des starren Trägers (12) her.
2. Verfahren nach Anspruch 1, bei dem der Schritt des Definierens des Ausschneideabschnitts (14) das Einbringen einer den Ausschneideabschnitt (14) definierenden umlaufenden Vertiefung (16) auf der Oberseite (13) des starren Trä¬ gers (12) umfasst.
3. Verfahren nach Anspruch 1 oder 2, bei dem der
Schritt des Definierens des Ausschneideabschnitts (14) das Anbringen von Referenzmarkierungen umfasst.
4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem der Schritt des Definierens des Ausschneideabschnitts (14) das Anbringen einer umlaufenden Fließbarriere gegen verflüssigtes Harz während des Laminierens umfasst.
5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem der Schritt des Auflegens des Innenlagensubstrats (20, 20',
20'') das Vorsehen eines Auflageelements (22, 22', 22'') auf der Oberseite (13) des starren Trägers (12) umfasst, wobei das Auflageelement (22, 22', 22'') den Ausschneideab¬ schnitt (14) umlaufend umgibt und zur Auflage des Innenla- gensubstrats (20, 20', 20'') dient.
6. Verfahren nach Anspruch 5, bei dem das Auflageelement (22, 22', 22'') auch zum Fixieren des Innenlagensubstrats (20, 20', 20'') gegenüber dem starren Träger (12) dient.
7. Verfahren nach Anspruch 5 oder 6, bei dem das Auflageelement (22, 22', 22'') auch als Fließbarriere gegen verflüssigtes Harz während des Laminierens dient.
8. Verfahren nach einem der Ansprüche 5 bis 7, bei dem das Auflageelement (22) durch einen vorragenden Abschnitt der elektrisch isolierenden Lage (17) gebildet wird und der Schritt des Fixierens durch Wärmeeinwirkung entlang einer Umrandung der umlaufenden Vertiefung (16) erfolgt.
9. Verfahren nach einem der Ansprüche 5 bis 8, bei dem das Auflageelement (22') durch einen schnell aushärtenden
Klebstoff gebildet ist.
10. Verfahren nach einem der Ansprüche 5 bis 9, bei dem das Auflageelement (22'') ein zur Durchführung eines Ultra- schall-Reibschweißvorgangs geeignetes Element ist und der Schritt des Fixierens durch einen Ultraschall-Reibschwei߬ vorgang erfolgt.
11. Verfahren nach Anspruch 10, bei dem das Auflageele- ment (22'') ein Ni-Au-beschichtetes Element ist.
12. Verfahren nach einem der Ansprüche 1 bis 11, bei dem vor dem Schritt des Laminierens eine das Innenlagensub- strat (20, 20', 20'') seitlich umgebende weitere Lage (18) aufgelegt wird.
13. Verfahren nach einem der Ansprüche 1 bis 12, bei dem vor dem Schritt des Laminierens weitere Lagen (40, 42, 43, 44) zur Vervollständigung des Schichtaufbaus aufgebracht werden.
14. Verfahren nach einem der Ansprüche 1 bis 13, bei dem das Ausschneiden im wesentlichen senkrecht zu einer Er- streckungsrichtung des starren Trägers (12) erfolgt, oder das Ausschneiden unter einem Winkel zu einer Erstreckungs- richtung des starren Trägers (12) erfolgt.
15. Verfahren nach Anspruch 2 und 14, bei dem das Ausschneiden mit einem Versatz zu der Vertiefung (16) erfolgt.
16. Verfahren nach einem der Ansprüche 1 bis 15, bei dem nach dem Schritt des Ausschneidens eine weitere Bauteilbe¬ stückung des Innenlagensubstrats (20, 20', 20'') durch den Ausschnitt (50) erfolgt.
17. Verfahren nach einem der Ansprüche 1 bis 15, bei dem das Innenlagensubstrat (20, 20', 20'') ein ein hochfre¬ quenztaugliches Basismaterial (21) aufweisendes Hochfre¬ quenzsubstrat ist.
18. Verfahren nach Anspruch 17, bei dem das Hochfre- quenzsubstrat eine Bauelementseite (32) und eine Antennen¬ seite (28) umfasst und das Innenlagensubstrat (20, 20', 20'') mit der Antennenseite (28) zu dem starren Träger (12) weisend aufgebracht wird.
19. Verfahren nach Anspruch 18, bei dem das Innenlagensubstrat (20, 20', 20'') auf seiner Bauelementseite (32) mit einem elektronischen Bauelement (30) bestückt ist.
20. Verfahren nach Anspruch 18 oder 19, bei dem das In- nenlagensubstrat (20, 20', 20'') auf seiner Antennenseite
(28) eine Antennenstruktur (26) aufweist.
21. Leiterstrukturelement, hergestellt nach einem Ver¬ fahren der Ansprüche 1 bis 20.
22. Leiterstrukturelement mit einem in einen Schicht¬ aufbau einlaminierten Innenlagensubstrat (20, 20', 20''), das eine mit mindestens einem ersten Bauelement (30) be- stückte Bauelementseite (32) und eine zu einer durch einen starren Träger (12) gebildeten Randlage weisenden gegenüberliegenden Seite (28) aufweist, wobei vor dem Laminieren durch Auflegen des Innenlagensubstrats (20, 20', 20'') über einem freiliegenden Ausschneideabschnitt (14) des starren Trägers (12) ein Hohlraum (24) zwischen dem starren Träger (12) und dem Innenlagensubstrat (20) gebildet ist und nach dem Laminieren durch Ausschneiden des Ausschneideabschnitts (14) aus dem starren Träger (12) von der außenliegenden ( schichtaufbaufernen) Unterseite (11) des starren Trägers (12) her ein freiliegender Ausschnitt (50) in dem starren Träger (12) gebildet ist.
23. Leiterstrukturelement mit einem in einen Schicht- aufbau einlaminierten Innenlagensubstrat (20, 20', 20''), das eine mit mindestens einem ersten Bauelement (30) be¬ stückte Bauelementseite (32) und eine zu einer durch einen starren Träger (12) gebildeten Randlage weisenden gegenüberliegenden Seite (28) aufweist, wobei das Innenlagensub- strat (20) bis zu einem Randbereich um einen freiliegenden Ausschnitt (50) in dem starren Träger (12) mit Harzmaterial umschlossen ist.
24. Leiterstrukturelement nach Anspruch 22 oder 23, bei dem das Innenlagensubstrat (20, 20', 20'') vor dem Laminie¬ ren mittels einer den Ausschnitt (11) umgebenden Fixierung (23) ortsfest an dem starren Träger (12) angebracht ist und die Fixierung eine Barriere gegen den das Innenlagensub¬ strat (20, 20', 20'') umschließenden Harzfluss beim Lami- nieren ist.
25. Leiterstrukturelement nach einem der Ansprüche 22 bis 24, bei dem die gegenüberliegende Seite des Innenlagen- Substrats (20) innerhalb des Ausschnitts (50) des starren Trägers (12) mit mindestens einem zweiten Bauelement be¬ stückt ist.
26. Leiterstrukturelement nach einem der Ansprüche 22 bis 24, bei dem das Innenlagensubstrat (20, 20', 20'') ein ein hochfrequenztaugliches Basismaterial (21) aufweisendes Hochfrequenzsubstrat ist, das eine mit mindestens einem Bauelement (30) bestückte Bauelementseite (32) und eine An- tennenseite (28) mit einer Hochfrequenzantenne (26) auf¬ weist, wobei die Hochfrequenzantenne (26) zu einer durch einen starren Träger (12) gebildeten Randlage weisend innerhalb des Ausschnitts (50) des starren Trägers (12) frei¬ liegend angeordnet ist.
PCT/EP2016/069016 2015-08-12 2016-08-10 Leiterstrukturelement mit einlaminiertem innenlagensubstrat und verfahren zu dessen herstellung WO2017025552A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201680046994.8A CN107926119B (zh) 2015-08-12 2016-08-10 具有层叠的内层基底的导体结构元件和其制造方法
US15/748,100 US10555419B2 (en) 2015-08-12 2016-08-10 Conductor-structure element having an internal layer substrate laminated into same, and method for the production thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015113324.5 2015-08-12
DE102015113324.5A DE102015113324A1 (de) 2015-08-12 2015-08-12 Leiterstrukturelement mit einlaminiertem Innenlagensubstrat und Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
WO2017025552A1 true WO2017025552A1 (de) 2017-02-16

Family

ID=56799430

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/069016 WO2017025552A1 (de) 2015-08-12 2016-08-10 Leiterstrukturelement mit einlaminiertem innenlagensubstrat und verfahren zu dessen herstellung

Country Status (4)

Country Link
US (1) US10555419B2 (de)
CN (1) CN107926119B (de)
DE (1) DE102015113324A1 (de)
WO (1) WO2017025552A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10897812B2 (en) 2018-12-25 2021-01-19 AT&S (Chongqing) Company Limited Component carrier having a component shielding and method of manufacturing the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11357111B2 (en) * 2018-08-27 2022-06-07 Tactotek Oy Method for manufacturing a multilayer structure with embedded functionalities and related multilayer structure
US11503704B2 (en) * 2019-12-30 2022-11-15 General Electric Company Systems and methods for hybrid glass and organic packaging for radio frequency electronics
DE102020111996A1 (de) * 2020-05-04 2021-11-04 Unimicron Germany GmbH Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil
CN113286451B (zh) * 2021-05-24 2022-07-19 四川海英电子科技有限公司 一种hdi多层电路板叠层导盲孔制作方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0195935A2 (de) * 1985-03-27 1986-10-01 PPC Electronic AG Verfahren zur Herstellung einer starre und flexible Partien aufweisenden Leiterplatte für gedruckte elektrische Schaltungen
US20020192442A1 (en) * 2001-06-13 2002-12-19 Koji Kondo Printed wiring board with embedded electric device and method for manufacturing printed wiring board with embedded electric device
US20050109532A1 (en) * 2003-07-08 2005-05-26 Hermkens Gerald A. Method for manufacturing a sequential backplane
US20080297400A1 (en) * 2004-09-13 2008-12-04 Robert Bosch Gmbh Monostatic Planar Multi-Beam Radar Sensor
US20100170703A1 (en) * 2009-01-05 2010-07-08 Imbera Electronics Oy Rigid-flex module and manufacturing method
WO2010078611A1 (de) 2009-01-09 2010-07-15 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenelement mit wenigstens einem laserstrahl-stoppelement sowie verfahren zum herstellen eines leiterplattenelements
WO2011099820A2 (en) * 2010-02-12 2011-08-18 Lg Innotek Co., Ltd. Pcb with cavity and fabricating method thereof
US20120217049A1 (en) * 2011-02-28 2012-08-30 Ibiden Co., Ltd. Wiring board with built-in imaging device
US20130020120A1 (en) * 2011-07-22 2013-01-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
WO2014100848A1 (en) * 2012-12-31 2014-07-03 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Semi-finished product for the production of a printed circuit board and method for producing the same
WO2014185438A1 (ja) * 2013-05-17 2014-11-20 株式会社村田製作所 部品内蔵多層基板の製造方法および部品内蔵多層基板
WO2015056517A1 (ja) * 2013-10-15 2015-04-23 株式会社村田製作所 部品内蔵基板の製造方法および部品内蔵基板
US20150223342A1 (en) * 2014-02-05 2015-08-06 Lg Innotek Co., Ltd. Embedded printed circuit board

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW511409B (en) * 2000-05-16 2002-11-21 Hitachi Aic Inc Printed wiring board having cavity for mounting electronic parts therein and method for manufacturing thereof
US6770955B1 (en) * 2001-12-15 2004-08-03 Skyworks Solutions, Inc. Shielded antenna in a semiconductor package
DE102005032489B3 (de) * 2005-07-04 2006-11-16 Schweizer Electronic Ag Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren
US8274792B2 (en) * 2005-09-06 2012-09-25 Beyond Blades Ltd. 3-dimensional multi-layered modular computer architecture
AT505834B1 (de) * 2007-09-21 2009-09-15 Austria Tech & System Tech Leiterplattenelement
DE102010018499A1 (de) * 2010-04-22 2011-10-27 Schweizer Electronic Ag Leiterplatte mit Hohlraum
DE102012013920A1 (de) * 2011-07-14 2013-01-17 Hotoprint Elektronik GmbH & Co. KG Identifizierbare mehrschichtige Leiterplatte sowie Herstellungsverfahren dazu
US9036355B2 (en) * 2012-03-29 2015-05-19 Hamilton Sundstrand Corporation Printed wiring board (PWB) for high amperage circuits
JP6144058B2 (ja) * 2013-01-31 2017-06-07 新光電気工業株式会社 配線基板及び配線基板の製造方法
DE102013102541A1 (de) * 2013-03-13 2014-09-18 Schweizer Electronic Ag Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0195935A2 (de) * 1985-03-27 1986-10-01 PPC Electronic AG Verfahren zur Herstellung einer starre und flexible Partien aufweisenden Leiterplatte für gedruckte elektrische Schaltungen
US20020192442A1 (en) * 2001-06-13 2002-12-19 Koji Kondo Printed wiring board with embedded electric device and method for manufacturing printed wiring board with embedded electric device
US20050109532A1 (en) * 2003-07-08 2005-05-26 Hermkens Gerald A. Method for manufacturing a sequential backplane
US20080297400A1 (en) * 2004-09-13 2008-12-04 Robert Bosch Gmbh Monostatic Planar Multi-Beam Radar Sensor
US20100170703A1 (en) * 2009-01-05 2010-07-08 Imbera Electronics Oy Rigid-flex module and manufacturing method
WO2010078611A1 (de) 2009-01-09 2010-07-15 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenelement mit wenigstens einem laserstrahl-stoppelement sowie verfahren zum herstellen eines leiterplattenelements
WO2011099820A2 (en) * 2010-02-12 2011-08-18 Lg Innotek Co., Ltd. Pcb with cavity and fabricating method thereof
US20120217049A1 (en) * 2011-02-28 2012-08-30 Ibiden Co., Ltd. Wiring board with built-in imaging device
US20130020120A1 (en) * 2011-07-22 2013-01-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
WO2014100848A1 (en) * 2012-12-31 2014-07-03 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Semi-finished product for the production of a printed circuit board and method for producing the same
WO2014185438A1 (ja) * 2013-05-17 2014-11-20 株式会社村田製作所 部品内蔵多層基板の製造方法および部品内蔵多層基板
US20160007480A1 (en) * 2013-05-17 2016-01-07 Murata Manufacturing Co., Ltd. Component built-in multilayer substrate fabricating method and component built-in multilayer substrate
WO2015056517A1 (ja) * 2013-10-15 2015-04-23 株式会社村田製作所 部品内蔵基板の製造方法および部品内蔵基板
US20160029489A1 (en) * 2013-10-15 2016-01-28 Murata Manufacturing Co., Ltd. Production method of component-embedded substrate, and component-embedded substrate
US20150223342A1 (en) * 2014-02-05 2015-08-06 Lg Innotek Co., Ltd. Embedded printed circuit board

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
C. FREUDENRICH: "How Ultrasonic Welding Works", 22 March 2011 (2011-03-22), Internet, pages 1 - 11, XP002764119, Retrieved from the Internet <URL:http://science.howstuffworks.com/ultrasonic-welding1.htm> [retrieved on 20161111] *
D. ORBAN ET AL.: "The Basics of Patch Antennas, Updated", 29 September 2009 (2009-09-29), pages 1 - 20, XP002764118, Retrieved from the Internet <URL:http://orbanmicrowave.com/wp-content/uploads/2014/12/Orban-Patch-Antennas-2009-rev.pdf> [retrieved on 20161111] *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10897812B2 (en) 2018-12-25 2021-01-19 AT&S (Chongqing) Company Limited Component carrier having a component shielding and method of manufacturing the same

Also Published As

Publication number Publication date
DE102015113324A1 (de) 2017-02-16
US20180242456A1 (en) 2018-08-23
US10555419B2 (en) 2020-02-04
CN107926119A (zh) 2018-04-17
CN107926119B (zh) 2021-04-09

Similar Documents

Publication Publication Date Title
WO2017025552A1 (de) Leiterstrukturelement mit einlaminiertem innenlagensubstrat und verfahren zu dessen herstellung
EP2561729B1 (de) Leiterplatte mit hohlraum
DE112008003532T5 (de) Verfahren zum Herstellen eines Mehrschichtverdrahtungssubstrats
DE68916068T2 (de) Hochleistungsleiterplatten.
DE102016212129B4 (de) Hochfrequenz-Sende-/Empfangselement und Verfahren zur Herstellung eines Hochfrequenz-Sende-/Empfangselementes
DE102012216101A1 (de) Verfahren zum Herstellen einer in einem Substrat integrierten oder auf einem Substrat aufgebrachten Spule und elektronisches Gerät
DE102010024523B4 (de) Mehrschichtiges Folienelement
DE102020102362B4 (de) Komponententräger mit Brückenstruktur in einem Durchgangsloch, das die Designregel für den Mindestabstand erfüllt
DE102020102369A1 (de) Bilden von Durchgangsöffnungen durch freiliegendes dielektrisches Material eines Komponententrägers
DE102015103724B4 (de) Komponententräger mit Verwerfungsstabilisierungsstruktur und Verfahren zur Herstellung dazu
EP1630730B1 (de) Transponder
DE102020102372A1 (de) Komponententräger mit Blindloch, das mit einem elektrisch leitfähigen Medium gefüllt ist und das eine Designregel für die Mindestdicke erfüllt
DE60116744T2 (de) Verfahren zur herstellung eines elektrischen verbindungselements und elektrisches verbindungselement
DE102020102363A1 (de) Herstellen einer trapezförmigen Durchgangsöffnung in einem Komponententräger Material
DE102015113322B3 (de) Hochfrequenzantenne, Hochfrequenzsubstrat mit Hochfrequenzantenne und Verfahren zur Herstellung
DE102009027530A1 (de) Leiterplatte
DE102012013920A1 (de) Identifizierbare mehrschichtige Leiterplatte sowie Herstellungsverfahren dazu
EP2421339A1 (de) Verfahren zum Einbetten von elektrischen Komponenten
EP0254082B1 (de) Mehrlagige, starre und flexible Bereiche aufweisende Leiterplatte
WO2018073128A1 (de) Leiterplatte
EP2491582B1 (de) Verfahren zum herstellen von durchkontaktierungen
EP1762128B1 (de) Verfahren zur herstellung von durchkontaktierungen aufweisenden leiterplattengebilden
DE102020102373A1 (de) Komponententräger mit einer Brückenstruktur in einer Durchgangsöffnung mit einer die Zuverlässigkeit erhöhenden Kombination aus Parametern
DE1926590A1 (de) Mehrschichtige gedruckte Schaltung und Verfahren zu ihrer Herstellung
EP2892308B1 (de) Verfahren zur Via-Stift-Verfüllung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16756637

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15748100

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16756637

Country of ref document: EP

Kind code of ref document: A1