WO2017017707A1 - 情報処理装置、エラー処理方法およびエラー処理プログラム - Google Patents

情報処理装置、エラー処理方法およびエラー処理プログラム Download PDF

Info

Publication number
WO2017017707A1
WO2017017707A1 PCT/JP2015/003734 JP2015003734W WO2017017707A1 WO 2017017707 A1 WO2017017707 A1 WO 2017017707A1 JP 2015003734 W JP2015003734 W JP 2015003734W WO 2017017707 A1 WO2017017707 A1 WO 2017017707A1
Authority
WO
WIPO (PCT)
Prior art keywords
error
processing
peripheral
information
peripheral device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2015/003734
Other languages
English (en)
French (fr)
Inventor
広隆 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to PCT/JP2015/003734 priority Critical patent/WO2017017707A1/ja
Publication of WO2017017707A1 publication Critical patent/WO2017017707A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring

Definitions

  • the present invention relates to an information processing apparatus, an error processing method, and an error processing program.
  • a plurality of guest OSs are operated on a host OS (Operating System) using physical resources such as a plurality of CPUs and memories and a plurality of peripheral devices included in the computer.
  • UE Uncorrectable Error
  • the CPU is forced to interrupt and temporarily suspend the operation of the host OS.
  • the operation of is also temporarily stopped.
  • the guest OS that uses the failed peripheral device cannot continue to operate, the guest OS that does not use the failed peripheral device can be operated. Therefore, the failed peripheral device can be identified and operated in the shortest possible time. It is desirable to restart the guest OS.
  • An object of one aspect of the present invention is to identify a failure of a peripheral device included in a computer in a short time.
  • a first peripheral device accessed from a processing device via a bus is included, and the processing is performed via the first peripheral device while being connected in a tree shape starting from the first peripheral device.
  • a plurality of peripheral devices accessed from the device, and a storage device that stores configuration information indicating a connection configuration of the plurality of peripheral devices, and the processing device generates an error in any of the plurality of peripheral devices.
  • a plurality of peripherals located at the end opposite to the first peripheral device among the plurality of peripheral devices connected in the tree shape with reference to the configuration information stored in the storage device in response to the interrupt caused A plurality of end devices that are devices are identified, and the peripheral device that has generated the error is identified by reading out the error information and determining the presence or absence of an error preferentially from the identified plurality of end devices.
  • a failure of a peripheral device included in the computer can be identified in a short time.
  • FIG. 1 is a diagram illustrating a configuration example of a computer of a general Intel architecture (IA).
  • FIG. 2 is a diagram illustrating an example in which two virtual machines are operated on the computer of FIG.
  • FIG. 3 is a diagram illustrating an example of a system configuration of the computer according to the first embodiment.
  • FIG. 4 is a diagram illustrating an example in which an error has occurred in the terminal device and the bridge device.
  • FIG. 5 is a diagram illustrating an example of a device list.
  • FIG. 6 is a diagram illustrating an example of a device list entry.
  • FIG. 7 is a diagram illustrating an example of the local error register and the global error register.
  • FIG. 8 is a diagram illustrating an example of a flow of IO error handler processing.
  • FIG. 1 is a diagram illustrating a configuration example of a computer of a general Intel architecture (IA).
  • FIG. 2 is a diagram illustrating an example in which two virtual machines are operated on the computer of FIG.
  • FIG. 9 is a diagram illustrating an example of a flow of search range selection processing.
  • FIG. 10 is a diagram illustrating an example of error register value collection processing.
  • FIG. 11 is a diagram illustrating a system configuration example of a computer according to the second embodiment.
  • FIG. 12 is a diagram illustrating an example of an overall flow of processing for performing error register value collection processing using a plurality of CPU cores.
  • FIG. 13 is a diagram illustrating an example of a flow of an error register value collection process waiting for completion.
  • FIG. 14 is a diagram illustrating an example of initial values of the device list.
  • FIG. 15 is a diagram illustrating a transition example 1 of the device list.
  • FIG. 16 is a diagram illustrating a second transition example of the device list.
  • FIG. 15 is a diagram illustrating a transition example 1 of the device list.
  • FIG. 17 is a diagram illustrating an example of a device change information interface.
  • FIG. 18 is a diagram illustrating an example of the value of the “ACTION” field of the device change information interface.
  • FIG. 19 is a diagram illustrating an example of a device list after device deletion.
  • FIG. 20 is a diagram illustrating an example of a device list after adding a device.
  • FIG. 21 is a diagram illustrating an example of a system configuration diagram according to the third embodiment.
  • FIG. 1 is a diagram illustrating a configuration example of a computer 10 of a general Intel architecture (IA).
  • a PCI device is mounted in addition to the CPU 100 and the memory 200.
  • the PCI device is included in a PCI peripheral block 400 and is accessed from the CPU 100 via the bus 300.
  • the CPU 100 has CPU cores 111, 112, and 113. Each of the CPU cores 111 to 113 executes a program stored in the memory 200, thereby executing processing of an operating system (OS) and application programs operating on the OS.
  • the CPU of Intel Architecture (IA) has an operation mode different from a normal operation called System Management Mode (SMM) in addition to a normal operation mode that is an operation mode for processing application programs.
  • FIG. 1 schematically shows that each of the CPU cores 111 to 113 has a corresponding SMM processing unit 121, 122, 123.
  • SMI System113Management ⁇ Interrupt
  • the memory 200 includes an SMM area 210.
  • the SMM area 210 is a dedicated memory area for storing a program for the CPU cores 111 to 113 to operate in the SMM mode, and includes an IO error handler 220.
  • Each of the CPU cores 111 to 113 executes processing in the SMM mode by executing a program included in the IO error handler 220 or the like stored in the SMM area 210 when the CPU core 111-113 transitions to the SMM mode.
  • the bridge devices 421 and 422 and end devices (End-devices) 431 to 434 located at the ends of the tree are connected by a PCI bus in a tree shape starting from the root bridge devices 411 and 412.
  • the terminal devices 431 to 434 include, for example, an interface device such as a LAN (Local Area Network) card device or a RAID (Redundant Arrays of Independent Disks) card.
  • a tree structure connected by a PCI bus starting from the root bridge device is also called a PCI bus tree.
  • Each PCI device included in the PCI bus tree has a “local error register”.
  • Each local error register is a register that stores information about an error that has occurred when an error occurs in each PCI device. An example of the local error register will be described later with reference to FIG.
  • the root bridge device 421, 422 which is the starting point of the PCI bus tree, is notified of the error.
  • the error information notified to the root bridge devices 421 and 422 is stored in a specific register (hereinafter referred to as “global error register”) included in the root bridge devices 421 and 422.
  • the global error register holds information indicating whether an error has occurred in either the bridge device or the terminal device under the root bridge device.
  • Information stored in the global error register is referred to when the CPU cores 111 to 113 check on which PCI bus tree an error has occurred. An example of the global error register will be described later with reference to FIG.
  • the PCI device in which an error has occurred is specified and error information is output.
  • a recovery process is also executed in some cases.
  • UE uncorrectable error
  • UE uncorrectable error
  • the OS cannot operate normally unless the cause of the device error is resolved. Therefore, it is not necessary to immediately return from the SMM mode to the normal operation mode in a state where the device error is not eliminated.
  • FIG. 2 is a diagram showing an example in which two virtual machines are operated on the computer 10 of FIG.
  • a partition 501 (PARTITION 01) and a partition 502 (PARTITION 02) are provided by using hardware resources (CPU core, memory, PCI device, etc.) of the computer 10.
  • the partitions 501 and 502 can be logical partitions, for example.
  • a partition 501 includes CPU cores 111 and 112 and a part of the memory 200, a PCI device tree starting from the root bridge device 411, and a terminal device connected via the root bridge device 412 and the bridge 422. 433 is included.
  • the partition 502 includes a CPU core 113 and a part of the memory 200, and a root device 434 connected via a root bridge device 412 and a bridge 422.
  • a virtual machine (not shown) is operated by physical resources included in the partition 501, and the guest OS 511 (GUEST OS 01) is executed on the virtual machine.
  • the guest OS 511 (GUEST OS 01) is executed on the virtual machine.
  • a virtual machine (not shown) is operated using physical resources (CPU core 113, terminal device 434, etc.) included in the partition 502, and a guest OS 512 (GUEST OS 02) is executed on the virtual machine. Is done.
  • each CPU core 111 to 113 transitions to SMM, and the guest The operations of the OSs 511 and 512 are temporarily stopped.
  • the guest OS 511 since an error has occurred in the terminal device 433 included in the partition 501, it is difficult to continue operation unless the error is resolved.
  • the guest OS 512 since no error has occurred in the hardware resources included in the partition 502, the operation can be continued. In this case, there is a concern that the operation of the guest OS 512 is temporarily stopped while the CPU cores 111 to 113 are in the SMM mode.
  • an error occurs in one CPU core (for example, CPU core 111) among CPU cores 111 to 113 that have shifted to the SMM mode.
  • a process of specifying the PCI device that has been performed is performed.
  • the CPU core 111 searches for PCI devices included in the PCI bus tree from, for example, the root bridge devices 411 and 412 and identifies all connected PCI devices.
  • the search for the PCI device starts from the bus number assigned to the root bridge devices 411 and 412, for example, and sequentially increases the bus number, the device number, and the function number. Check if it exists.
  • the presence confirmation of the PCI device is performed, for example, by actually trying to access the PCI device register corresponding to those numbers and judging from the access response result.
  • the CPU core 111 reads the value of the local error register included in all the PCI devices, and identifies the PCI device that caused the error based on the read information.
  • the CPU core 111 performs a recovery process on the specified PCI device if possible, but there is almost no recovery method if the error is caused by a hardware failure. To notify the occurrence of an error.
  • the number of PCI devices included in the PCI peripheral block 400 is small for ease of explanation. However, depending on the system configuration of the computer 10, several tens to several hundreds. PCI devices may be included in the PCI peripheral block 400.
  • the above-described PCI device search method can cope with the configuration of an arbitrary PCI bus tree, but requires more processing time as the number of PCI devices to be searched increases.
  • Example 1 will be described with reference to FIGS.
  • FIG. 3 is a diagram illustrating a system configuration example of the computer 20 according to the first embodiment.
  • the computer 20 has a CPU 100, a memory 200, and a PCI peripheral block 400, and the CPU 100 accesses the memory 200 and the PCI peripheral block 400 via the bus 300.
  • Components having the same reference numerals such as PCI devices included in the CPU 100 and the PCI peripheral block 400 are the same as those described in FIG.
  • the PCI device that caused the error is specified based on the connection configuration of the PCI device. Specifically, first, configuration information indicating a connection configuration of PCI devices existing in the PCI bus tree for each root bridge device, that is, a device list 330 indicating position information of the PCI devices on the PCI bus tree is displayed. Create it. Based on the created device list 330, information on the local error register of the terminal device is collected from the terminal device included in the PCI bus tree to be searched.
  • End Device located at the end of the tree shape among PCI devices included in the PCI device tree.
  • End Device located at the end of the tree shape among PCI devices included in the PCI device tree.
  • the end devices 431 to 434 including the LAN card device and the RAID card device are more complicated in function than the bridge devices 421 and 422 and the root bridge devices 411 and 412, so that a hardware failure is also caused. This is because it is likely to occur.
  • the presence / absence of an error is preferentially checked from the end device (End ⁇ ⁇ ⁇ Device) where an error is likely to occur among the PCI devices included in the PCI device tree. This is because collection of local error registers such as the remaining bridge devices can be omitted when an error can be identified by the terminal device. If the location of the error cannot be identified by referring to the local error register information of all end devices, local errors of the remaining PCI devices such as bridge devices connected to the upper side of the tree above each end device ⁇ Collect register information and identify errors.
  • the SMM error processing method in the SMM includes an IO error handler 220, a device list 230, and a device list creation unit 241 in the SMM area 210 in order to confirm whether or not an error has occurred preferentially from the terminal device.
  • the device list creation unit 241 creates a device list 330 on the SMM area 210.
  • the device list creation unit 241 is called by, for example, BIOS (Basic Input / Output System) when the computer 20 is started up.
  • BIOS Basic Input / Output System
  • the device list creation unit 241 searches for each PCI device by a conventional PCI device search method to find a PCI device. For example, starting from the bus numbers assigned to the root bridge devices 411 and 412, the bus number, device number, and function number are sequentially increased, and it is confirmed whether there is a PCI device that matches those numbers. .
  • a device list creation unit 241 Every time a device list creation unit 241 finds a PCI device, it creates an entry corresponding to the found device (hereinafter referred to as “device list entry”). Then, the created device list entry is added to the device list 230. Then, the device list creation unit 241 stores the created device list 230 in, for example, the SMM area 210 in the memory 200.
  • the device list 230 will be described later with reference to FIG.
  • the IO error handler 220 called in the SMM mode includes a search range selection unit 221, an error register value collection unit 222, an error location identification unit 223, and an error handling unit 224.
  • the search range selection unit 221 initializes the device list 230 and selects a PCI root bridge device to be searched.
  • the error register value collection unit 222 collects error register information from the PCI device based on the device list 230. The collection of error register values by the error register value collection unit 222 is also executed by collecting error register information using a plurality of CPU cores described later.
  • the error location specifying unit 223 specifies a device in which an error has occurred based on the read error register information.
  • the error handling unit 224 performs recovery processing for a device that has generated an error if recovery is possible when the device that has generated the error is identified. In many cases, it is not possible to perform recovery processing of a device that has caused an error. In this case, only notification of error information is performed to an external management device or the like.
  • Each function block included in the device list creation unit 241 and the IO error handler 220 included in the SMM area 210 is executed by the CPU cores 111 to 113 included in the CPU 100, thereby realizing each function.
  • each of the CPU cores 111 to 113 transitions to the SMM mode, and the program included in the IO error handler 220 is executed. Specifically, a device error is specified by the search range selection unit 221, the error / register value collection unit 222, and the error location specification unit 223 included in the IO error handler 220. At that time, error information is preferentially collected from the terminal devices included in the PCI bus tree using the device list 230 created in advance. By specifying the presence / absence of an error preferentially from the end device (End Point) included in the PCI device tree, the PCI device in which the error has occurred can be identified more efficiently, and the failure of the peripheral device included in the computer can be identified. It can be identified in a short time.
  • End Point End Point
  • FIG. 4 is a diagram showing an example in which an error occurs in the terminal device and the bridge device.
  • FIG. 4 shows an example in which an error has occurred at two locations of the bridge device 424 and the terminal device 435.
  • the range of influence varies depending on the degree of the error.
  • the terminal device 437 which is a device under the bridge device 424, cannot be accessed. Therefore, in this embodiment, when a terminal device that cannot perform register access is found, error information of the bridge device to which the terminal device that could not be accessed is also collected after collecting error information of the terminal device. Collect. By doing so, errors in the bridge device can be collected without overlooking.
  • the error of the bridge device 424 is a slight error that allows access to the devices under the bridge device 424
  • the error of the bridge device 424 is overlooked once by finding the error of the terminal device 435 first.
  • the interrupt by the SMI is raised again after exiting the SMM mode, and the error identification processing in the SMM is performed. Is detected by In this case, the error that is overlooked is temporary because the error symptom is mild and the error itself is very rare at the same time, and it can be detected again even if it is overlooked.
  • the influence of the error in the bridge device 424 that was overlooked is small.
  • FIG. 5 is a diagram showing an example of the device list 230.
  • a “device list entry” corresponding to a PCI device existing under the root bridge device is shown in a diagram in which the root bridge device is connected in a list structure.
  • An example of the contents of the device list 230 will be described later with reference to FIG.
  • the labels such as “ROOT BRIDGE01” displayed in each entry correspond to the labels displayed in FIG. 1 and FIG.
  • the entry labeled “ROOT BRIDGE01” corresponds to the root bridge device 411 shown in FIG.
  • Each device under the root bridge device is connected by an arrow “Next device Link”, and “ROOT BRIDGE01” to “ROOT BRIDGE02” is connected by an arrow “Next root Link”.
  • FIG. 6 is a diagram illustrating an example of a device list entry included in the device list 230.
  • the device list entry of each PCI device information of each entry shown in the left frame of FIG. 6 is set.
  • An example of each element of the device list entry will be described below.
  • ROOT FLAG is set to the value 1 when the device corresponding to the entry is a root bridge device. If the device corresponding to the entry is other than the root bridge device, the value 0 is set. The value of “ROOT ⁇ FLAG” is set when a device list entry is created or updated.
  • ROOT DATA POINTER is a pointer to “Root Data” which is extended data for the root bridge device. “Root Data” will be described later.
  • NEXT DEVICE DEVICE LINK refers to the next “device list entry” under the same root bridge device. “NEXT DEVICE LINK” is set when a device list entry is created or updated.
  • LOCATION indicates device location information.
  • the device position information includes, for example, a segment number, a bus number, a device number, and a function number. “LOCATION” is set when a device list entry is created or updated.
  • END DEVICE FLAG is set to a value of 1 when the device corresponding to the entry is an end device. If the device corresponding to the entry is not a terminal device, the value 0 is set. “END DEVICE FLAG” is set when a device list entry is created or updated.
  • DISABLE FLAG is information indicating that an error is not searched, and a device with a value of 1 in “DISABLE ⁇ FLAG ”is not searched for an error.
  • “DISABLE FLAG” is initialized with a value of 0 when a device list entry is created or updated.
  • “READ-FAIL FLAG” is set to a value of 1 when the PCI device register cannot be read. For example, even when an error occurs in the bridge device and the register of the subordinate device cannot be read, the value “1” is set in “READ-FAIL FLAG” of the entry of the device that could not read the register. “READ-FAIL FLAG” is initialized to 0 by the search range selection unit 221.
  • “COMPLETE FLAG” is set to 1 when reading of the error register from the device is complete. The value is 0 until the reading of the error register from the device is completed. “COMPLETE FLAG” is initialized to 0 by the search range selection unit 221, and 1 is set by the error register value collection unit 222.
  • ERP FLAG is set to 1 when there is an error in the device corresponding to the entry. “ERROR FLAG” is initialized to 0 each time the search range selection unit 221 searches for an error of the PCI device.
  • “UPDATING LOCK” is a spin lock variable for exclusive access to the device corresponding to the entry. “UPDATING LOCK” is used when the error register value collection unit 222 acquires a lock before reading the error register of the device and releases the lock after completion. For example, when the value 1 is set, the spin lock variable indicates that any of the CPU cores 111 to 113 that may access the device corresponding to the entry has acquired the lock. If a CPU core reads a value of “UPDATING LOCK” and the value is 0, it means that another CPU core has not acquired the lock, so the lock has been successfully acquired and the value 1 is set.
  • ERP Error REGISTERS DUMP
  • ERRORISTREGISTERS DUMP is an area to store the read error register value. Since the number of error registers to be read depends on the system configuration, the size of the area of “ERRORISTREGISTERS DUMP” is arbitrary.
  • ERP Error REGISTERS DUMP
  • search range selection unit 221 a value is set by the error register value collection unit 222.
  • Root Data includes “NEXT ROOT LINK”, “GLOBAL ERROR FLAG”, “DETECTED ERROR FLAG”, and “CHECK ALL FLAG”.
  • NONE ROOT LINK indicates the device list entry of the next root bridge device. If there is no entry for the next root bridge device, the value 0 is set. “NEXT ROOT LINK” is set when a device list entry is created or updated.
  • GLOBAL ERROR FLAG is set to 1 when an error occurs in a device under the root bridge device. “GLOBAL ERROR FLAG” is set every time the search range selection unit 221 selects a PCI root bridge device.
  • ERROR DETECTED COUNT is incremented by 1 each time an error is detected in a device under the root bridge device. “ERROR DETECTED COUNT” is initialized to 0 each time the search range selection unit 221 searches for an error of the PCI device.
  • CHECK FLAG is set to 1 when it is necessary to specify not only the end device but also the bridge device. “CHECK ALL FLAG” is initialized to 0 each time the search range selection unit 221 searches for an error of the PCI device.
  • FIG. 7 is a diagram showing an example of the local error register and the global error register.
  • FIG. 7A shows an example of the local error register 610.
  • the local error register 610 is a register that is provided in each PCI device and stores information regarding the error that has occurred when an error occurs in each PCI device.
  • the local error register 610 includes a plurality of UE status registers 611-1 to 611-M (M is a natural number) and a plurality of CE status registers 612-1 to 612-L (L Is a natural number).
  • UE status registers 611-1 to 611-M indicate whether or not an uncorrectable error (UE: Uncorrectable Error) has occurred, and each bit of N (N is a natural number) is an error for each error type (Type) Indicates the presence or absence of occurrence.
  • CE status registers 612-1 to 612-L indicate whether or not a correctable error (CE: Correctable Error) has occurred.
  • the CE status registers 612-1 to 612-L can also be implemented to include, for example, a bit indicating whether or not N CEs have occurred.
  • Information stored in the local error register 610 is read by the error register value collection unit 222.
  • a plurality of registers indicating whether or not each error of UE and CE has occurred is provided.
  • the numbers M and L of the registers are the causes and types of errors occurring in the PCI device. Depending on the number, it can be any number.
  • FIG. 7A shows an example in which the local error register holds various types of error information, but error information is part of the status register that holds other status information of the device. Can also be held. In that case, the error register value collection unit 222 reads information related to the error from the status register of each PCI device.
  • FIG. 7B is a diagram illustrating an example of the global error register 620.
  • the global error register 620 is a register provided in each root bridge device, and holds information indicating whether an error has occurred in either the bridge device or the terminal device under the root bridge device.
  • the global error register 620 includes a plurality of global UE status registers 621-1 to 621-Y (Y is a natural number) and a plurality of global CE status registers 622-1 to 622-Z. (Z is a natural number).
  • Y is a natural number
  • Z is a natural number
  • the global UE status registers 621-1 to 621-Y and the global CE status registers 622-1 to 622-Z as in the case of the local error register 610, whether or not an error has occurred for each of the N types of errors. Can be implemented to include a bit representing.
  • the UE Type () of one of the global UE status registers 621-1 to 621-Y of the root bridge device The bit corresponding to 1) is set.
  • the number of Y and Z can be set arbitrarily according to the mounting of the PCI device.
  • FIG. 8 is a diagram illustrating an example of the flow of the IO error handler process according to the first embodiment.
  • the root bridge device of the PCI bus tree including the device with the error is specified.
  • the search range selection unit 221 identifies the root bridge device of the PCI bus tree including the initialization of the device list 230 and the device in which the error has occurred. Details of the processing of S101 will be described later with reference to FIG.
  • S102 it is determined whether or not to continue the process of specifying the error location of the PCI device. If the value of “GLOBAL ERROR FLAG” of all the root bridge device entries specified by the device list 230 is “0” (NO in S102), there is no PCI device error, and the process proceeds to S108. On the other hand, if the value of “GLOBAL ERROR FLAG” of the entry of any root bridge device is “1” (YES in S102), the process proceeds to S103.
  • the error register value collection unit 222 collects the values of the local error registers of the devices under the root bridge device whose “GLOBAL ERROR FLAG” value is “1”.
  • the error register value collecting unit 222 preferentially collects error information from the local error register of the terminal device.
  • a terminal device End Device
  • the device list 230 created in advance by the device list creation unit 241, and error information is preferentially collected from the terminal device.
  • the processing by the error register value collection unit 222 in S103 will be described using the processing flow of FIG. 10 or FIG. FIG. 12 described later illustrates a processing flow for enabling the error / register value collection unit 222 to be executed by a plurality of CPU cores. However, when the processing is performed by one CPU core, the processing of S401 is omitted. Good.
  • the processing of FIG. 12 is called from S103 or S107 of FIG.
  • the difference between S103 and S107 is that the value specified for “mode” is different.
  • the process of FIG. 10 is called from S402 and S405 of FIG. 12
  • the value of the “mode” designated when the process of FIG. 12 is called in S103 or S107 of FIG.
  • the error location identifying unit 223 identifies the PCI device that caused the error based on the local error register information of the end device (End ⁇ Device) collected in the process of S103. For a device that has caused an error, set a value of 1 to the “ERROR FLAG” of the device list entry corresponding to that device, and set the “ERROR DETECTED COUNT” of the device list entry of the root bridge device. Increase the value by one.
  • S105 it is determined whether or not to continue the process of identifying the error part of the device. Specifically, for the root bridge device with “GLOBAL ERROR FLAG” value of “1” in the device list 230, identification of the error location is continued based on the values of “ERROR DETECTED COUNT” and “CHECK ALL FLAG”. Determine whether to do. If it can be determined from the count value of “ERROR ⁇ ⁇ ⁇ DETECTED COUNT” that an error has occurred in any of the end devices (YES in S105), the error information collection process is terminated and the process proceeds to the error handling process in S108. However, if the value of “CHECK ALL FLAG” is 1, there is a possibility that the bridge device also has an error, so the process proceeds to S106.
  • the error location identifying unit 223 identifies the PCI device that caused the error based on the information in the local error register such as the bridge device collected in the process of S106. Finally, in S107, the error location including the error of the bridge device is specified. In the present embodiment, by using the device list 230, it is possible to collect information on the error register step by step with priority given to the end device.
  • FIG. 9 is a diagram showing an example of the flow of search range selection processing.
  • the search range selection unit 221 first initializes the device list 230 in S201.
  • “READ-FAIL FLAG”, “COMPLETE FLAG”, “ERROR FLAG” and “ERROR REGISTERS DUMP” areas are initialized with the value 0 for all device list entries.
  • “Root Data”, “GLOBAL ERROR FLAG”, “ERROR DETECTED COUNT”, and “CHECK ALL FLAG” are initialized with the value 0.
  • the search range selection unit 221 extracts the device list entry of the root bridge device from the device list 230 in S202.
  • the device list entry of the root bridge device is extracted by following “NEXT ROOT LINK” from the entry of the head root bridge device. If there is no root bridge device that has not been checked for errors in the device list entry of the root bridge device (NO in S203), the processing of FIG. 9 is terminated, and the device list entry of the root bridge device is completed. If there is, it is determined whether or not “DISABLE FLAG” is set in S204.
  • the global error register and local error register of the root bridge device are read based on the information of “LOCATION”, the read result is stored in the area of “ERROR REGISTERS DUMP”, and “COMPLETE FLAG” is set as the value. 1 is set (S206). If the information of the global error register and the local error register of the root bridge device cannot be read normally in S205 (NO in S207), the value 1 is set to “READ-FAIL FLAG” (S208), The process proceeds to S213.
  • the process proceeds to S209. If the information read from the global error register does not include information indicating that there is an error (NO in S209), the process returns to S202 and proceeds to the error determination process of the next root bridge device.
  • the process returns to S202 to search for the next root bridge device. If it is determined from the information in the local error register of the root bridge device that there is an error in the root bridge device itself (YES in S212), the device list entry “ERROR FLAG” of the root bridge device itself is set to the value 1. (S213). Then, the value of “ERROR DETECTED COUNT” is increased by 1 (S214). And it returns to the process of S202 and searches for the next root bridge apparatus.
  • the device list 230 is initialized and the root bridge device having error information is specified by the above-described processing of FIG.
  • FIG. 10 is a diagram showing an example of error register value collection processing.
  • Each process of FIG. 10 is a process executed by the error register value collection unit 222, and collects error register information from the PCI device based on the device list 230.
  • a variable of mode (MODE) is designated by an argument.
  • the value of the mode specified by the argument is 1, only the end device (End Device) is the collection target of the error register information, and when the mode value is 2, all the PCI devices are collected.
  • the device list entry of the root bridge device is extracted from the device list 230.
  • the error / register value collection unit 222 takes out the entry of the head root bridge device immediately after calling the processing flow of FIG.
  • the entry of the root bridge device is taken out by following “NEXT ROOT LINK”.
  • the processing of S304 determines whether or not there is an error in the device under the root bridge device by checking whether or not the value of “GLOBAL ERROR FLAG” is 1 in the device list entry of the root bridge device. . If the value of “GLOBAL EROR FLAG” is not 1 (NO in S304), it means that no error was found in the device under the root bridge device, so the process returns to S301, and the device of the next root bridge device Proceed to list entry retrieval processing.
  • the mode setting is 1 (only the terminal device is targeted) and “END DEVICE FLAG” of the target device is 1, or the mode Is set to 2 (all devices are targets) (S308). If none of the cases in S308 is applicable (NO in S308), the error register value is not collected, and the process returns to S305.
  • the error register value of the target device that is, the local error register information is read and stored in the “ERROR REREGERS DUMP” area of the target device. If the information in the local error register cannot be read normally (NO in S312), “READ-FAIL FLAG” of the target device is set to a value 1 (S313).
  • step S312 If YES in step S312, or after the processing in step S313, “COMPLETE FLAG” of the target device is set to a value 1 (S314), “UPDATING LOCK” is canceled, and the exclusive processing is terminated (S315). Return to the process.
  • the device list 230 including the PCI device position information is created. Then, based on the information in the created device list 230, the presence / absence of an error occurrence is specified preferentially from the end device (End Point) included in the PCI device tree.
  • End Point End Device
  • the PCI device in which the error has occurred can be specified more efficiently, and the failure of the peripheral device included in the computer can be prevented in a short time. Can be specified.
  • FIG. 11 is a diagram illustrating a system configuration example of the computer 30 according to the second embodiment.
  • the memory 200 stores a program for performing processing of the hypervisor 250.
  • the SMM area 210 included in the memory 200 includes a device list update unit 242 and a device change information I / F unit 243 in addition to the components shown in FIG.
  • the hypervisor 250 manages virtual machines running on the CPU cores 111 to 113. Further, the hypervisor 250 detects the PCI hot plug of the guest OSs 511 and 512.
  • the hypervisor 250 includes a device change notification unit 251.
  • the device list update unit 242 receives a device change information via the device change information I / F unit 243. Notify that there has been a change.
  • the device list update unit 242 updates the contents of the device list 230 based on the information notified from the device change notification unit 251.
  • the process of the device list update unit 242 is a process executed when a device is added or deleted by PCI hot plug or the like, for example.
  • the device change notification unit 251 sets information about the changed device in the storage area included in the device change information I / F unit 243, and then sets each CPU core 111 to 113. Increase the SMI.
  • each of the CPU cores 111 to 113 receives an SMI interrupt, it shifts to the SMM mode and calls the processing by the device list update unit 242.
  • the device list update unit 242 refers to the information set in the storage area of the device change information I / F unit 243, determines whether or not a PCI device is added or deleted, and the contents of the device list 230 Update.
  • a ROM (Read Only Memory) 280 is added in addition to the components shown in FIGS.
  • the ROM stores a program for performing processing of the device list creation unit 241, a program for performing processing of the IO error handler 220, and the like.
  • the program stored in the ROM is expanded in an area on the memory 200 when the system of the computer 30 is activated, and is executed by the CPU cores 111 to 113.
  • the device list creation unit 241 searches for a PCI device included in the system of the computer 30 when expanded on the memory 200. As a result of searching for a PCI device, each time a PCI device is found, a device list entry corresponding to the found device is created in the device list 230. When the search for the PCI device and the creation of the device list entry by the device list creation unit 241 are completed, the device list 230 shown in FIG. 5 is created.
  • an SMI interrupt is raised in each of the CPU cores 111 to 113 in the computer 30, and each of the CPU cores 111 to 113 Transition to mode.
  • a search is performed for a PCI device in which an error has occurred after each CPU core 111 to 113 has shifted to the SMM mode.
  • a plurality of CPU cores need to be searched rather than a single CPU core. Those who share can be discovered sooner.
  • “COMPLETE FLAG” for determining the information collection status of the error register from each PCI device and each CPU core 111 to 113 perform processing exclusively. Includes an entry for “UPDATING LOCK”.
  • “COMPLETE FLAG” and “UPDATING LOCK” it is possible to collect error register information in parallel using a plurality of CPU cores 111 to 113. This can reduce the time to collect error registers from many PCI devices.
  • FIG. 12 is a diagram showing an example of the overall flow of processing by the error / register value collection unit 222 using a plurality of CPU cores.
  • S401 to S403 on the left side are processes by the representative CPU core
  • S404 to S406 are processes by other CPU cores.
  • the representative core is, for example, one CPU core among the plurality of CPU cores 111 to 113, and controls error register collection processing by other CPU cores.
  • the representative CPU core transmits a request for requesting another CPU core to collect an error register value (S401). ).
  • the representative CPU core may transmit a request for requesting processing for collecting error register values to a plurality of other CPU cores.
  • the representative CPU core itself also performs processing for collecting error register values (S402).
  • the process of FIG. 10 is called by specifying a mode argument.
  • the other CPU cores wait for a request for requesting processing for collecting the error register value from the representative CPU core (S404), and upon receiving the request, perform processing for collecting the error register value (S405). Even in the process of collecting the error register values in S405, the other CPU cores that have received the request specify the mode argument and call the process of FIG. When the error register value reading process in S405 is completed, the other CPU cores wait for the next request from the representative CPU core to be transmitted (S406).
  • the representative core waits for completion of the error register value collection process by other CPU cores (S403). Specifically, the representative CPU core designates a mode (Mode) and calls the processing of FIG.
  • FIG. 13 is a diagram showing an example of a processing flow in which the representative CPU core in FIG. 12 waits for the end of error / register value collection processing by a plurality of other CPU cores.
  • the process of FIG. 13 illustrates the process called from S403 of FIG.
  • the representative CPU core first extracts the device list entry of the root bridge device from the device list 230 (S501).
  • the device list entry of the root bridge device in S501 can be extracted by first extracting the entry of the first root bridge device and tracing the “NEXT ROOT LINK” after the second time.
  • the processing of S504 determines whether there is an error in the device under the root bridge device by checking whether the value of “GLOBAL ERROR FLAG” is 1 in the device list entry of the root bridge device. . If the value of “GLOBAL EROR FLAG” is not 1 (NO in S504), no error is found in the device under the root bridge device, so the process returns to S501, and the device of the next root bridge device Proceed to list entry retrieval processing.
  • the mode setting is 1 (only the terminal device is the target) and “END DEVICE FLAG” of the target device is 1, or the mode Is set to 2 (all devices are targets) (S508). If none of the cases in S508 is applicable (NO in S508), the error register is not collected, and the process returns to S505.
  • the time for collecting error register values from many PCI devices by collecting error register values using a plurality of CPU cores including the representative CPU core. Can be shortened.
  • FIG. 14 is a diagram showing an example of the initial value of the device list.
  • the device list 230 may be held in a table format in which a device list entry of each device is stored in each column using a plurality of rows.
  • each device in the device list 230 Since the actual data of the device list 230 is stored in the memory 200, an address address is assigned to each device in the device list 230, and pointers such as “NEXT DEVICE LINK” and “NEXT ROOT LINK” are also addressed. By storing the address, the destination indicated by the pointer can be set.
  • the initial value of each device list entry shown in FIG. 14 stores the initial value described in the description of FIG.
  • FIG. 15 is a diagram showing a transition example 1 of the device list.
  • FIG. 16 is a diagram illustrating a second example of device list transition.
  • the error search process in the SMM mode is performed in parallel using the three CPU cores 111 to 113.
  • the CPU core 111 executes the processing of the IO error handler 220 according to the flow of FIG. 8 in the SMM mode.
  • the CPU core 111 executes search range selection processing (S101) in FIG.
  • search range selection processing S101
  • the error information is notified to the root bridge device 412 (ROOT12BRIDGE02) of the PCI bus tree to which the terminal device 433 belongs.
  • information for example, value 1 indicating that there is an error in the global error register of the root bridge device 412 is set.
  • FIG. 15 shows an example of the device list 230 after the processing of S101 of FIG. 8, specifically, the error information collection processing of the root bridge device by the search range selection unit 221 shown in FIG.
  • “COMPLETE FLAG” of the root bridge device 411 (ROOT BRIDGE01) and the root bridge device 412 (ROOT BRIDGE02) is set to 1.
  • “GLOBAL ERROR FLAG” of the root bridge device 412 (ROOT BRIDGE 02) is set to 1.
  • the CPU core 111 determines to continue the process of identifying the error location in S102 of FIG. 8 (YES in S102). Then, the CPU core 111 performs error register value collection processing of the terminal device in S103 of FIG. At this time, the CPU 111 sets the mode argument to 1 and calls the processing of FIG.
  • the CPU 111 as the representative CPU core transmits a request for collecting error register values to the other CPU cores 112 and 113 that are waiting in accordance with the processing flow of FIG. 12 (S401). Then, the error register value collection process of S402 by the representative CPU core 111 and the error register value collection process of S405 by the other CPU cores 112 and 113 are executed in parallel.
  • FIG. 16 shows an example of the device list 230 after the representative CPU core 111 executes the processing up to S403 in FIG.
  • the presence / absence of an error in the terminal devices 433 and 434 under the root bridge device 412 (ROOTIDBRIDGE02) in which “GLOBAL ERROR ⁇ FLAG ”is 1 is identified.
  • “COMPLETE FLAG” of the end devices 433 and 434 is set to the value 1.
  • the representative CPU core 111 executes the error location specifying process 1 (S104) in FIG. 8 and comprehensively specifies the error location based on the collected information of the error register value.
  • an error is specified in the terminal device 433 (DEVICE 21).
  • the representative CPU core 111 deals with the error of S108. In handling the error, for example, the representative CPU core 111 sends an instruction to the hypervisor 250 not to use the terminal device 433 (DEVICE 21) in which the error has occurred. Further, the representative CPU core 111 notifies the management terminal (not shown) of the error information of the terminal device 433 and requests maintenance such as replacement of the terminal device 433.
  • FIG. 17 is a diagram illustrating an example of the device change information interface (I / F) unit 243.
  • the storage area included in the device change information I / F unit 243 includes “ACTION” and “LOCATION” fields.
  • the position information includes, for example, a segment number (Seg), a bus number (Bus), a device number (Dev), a function number (Func), and the like.
  • the “ACTION” field indicates the type of PCI device change.
  • FIG. 18 is a diagram illustrating an example of the value of the “ACTION” field of the device change information interface 243.
  • “NONE” means nothing
  • “ADD” means addition of a PCI device
  • “REMOVE” means deletion of a PCI device.
  • the device list update unit 242 follows “NEXT DEVICE DEVICE LINK” under the root bridge device registered in the device list 230 and adds a new device to the PCI bus tree. Identify the root bridge device.
  • the device list update unit 242 specifies the segment number of the device to be added, that is, the segment number stored in the “LOCATION” field of the device change information I / F 243. Then, the device list update unit 242 reads a register in which information on the bus range handled by the root bridge device is stored for the root bridge device having the same segment number as the identified segment number. Based on the information read from the register, whether the bus number of the device to be added, that is, the bus number stored in the “LOCATION” field of the device change information I / F 243 is included in the bus range handled by the root bridge device To do.
  • the device list update unit 242 follows “NEXT DEVICE LINK” under the root bridge device registered in the device list 230, and the PCI to which the device to be deleted belongs. Identify the root bridge device for the bus tree.
  • the device list update unit 242 specifies the segment number of the device to be deleted, that is, the segment number stored in the “LOCATION” field of the device change information I / F 243. Then, the device list update unit 242 reads a register in which information on the bus range handled by the root bridge device is stored for the root bridge device having the same segment number as the identified segment number. Based on the information read from the register, whether the bus number of the device to be deleted, that is, the bus number stored in the “LOCATION” field of the device change information I / F 243, is included in the bus range handled by the root bridge device To do.
  • an entry with a matching "LOCATION” is selected from a series of lists obtained by tracing "NEXT DEVICE LINK" of the root bridge device. Search and delete from the device list 230.
  • the device list update unit 242 clears the “ACTION” field with a value of 0, for example, when the “ADD” or “REMOVE” processing is completed.
  • FIG. 19 is a diagram showing an example of a device list after device deletion.
  • the terminal device 433 DEVICE 21
  • the device change notification unit 251 sets the position information of the terminal device 433 in “LOCATION” of the device change information I / F unit 243, and “ Set “2” (value indicating REMOVE) to “ACTION”.
  • the device change notification unit 251 raises an SMI interrupt to each of the CPU cores 111 to 113, and transitions each of the CPU cores 111 to 113 to the SMM mode.
  • the device list update unit 242 determines that it is a device deletion request from the information in the “ACTION” field of the device change information I / F unit 243.
  • the device list update unit 242 determines that the root bridge device of the PCI bus tree to which the device to be deleted belongs is the root bridge device 412 from the position information set in “LOCATION” of the device change information I / F unit 243. Identify that.
  • the device list update unit 242 deletes an entry that matches the terminal device 433 (DEVICE21) from the list obtained by tracing from the root bridge device 412 (ROOT BRIDGE02) among the entries of the device list 230.
  • An example of the device list 230 in which the terminal device 433 is deleted in this way is the example shown in FIG.
  • FIG. 20 is a diagram showing an example of a device list after adding a device.
  • a new end device DEVICE 21b
  • the device change notification unit 251 indicates the position of the new terminal device (DEVICE21b) in “LOCATION” of the device change information I / F unit 243. Set the information. Further, the device change notification unit 251 sets “1” (value indicating ADD) to “ACTION” of the device change information I / F unit 243. Then, the device change notification unit 251 raises an SMI interrupt to each of the CPU cores 111 to 113, and transitions each of the CPU cores 111 to 113 to the SMM mode.
  • the device list update unit 242 determines that it is a device addition request from the information in the “ACTION” field of the device change information I / F unit 243. The device list update unit 242 then determines that the root bridge device of the PCI bus tree to which the device to be added belongs is the root bridge device 412 based on the position information set in “LOCATION” of the device change information I / F unit 243. Identify that.
  • the device list update unit 242 searches for an entry that matches the new terminal device (DEVICE21b) from the list obtained by tracing from the root bridge device 412 (ROOT BRIDGE02) among the entries in the device list 230. Since this new end device (DEVICE21b) entry does not exist in the device list 230, the new end device (DEVICE21b) entry is added to the end of the list obtained from the root bridge device 412 (ROOT (BRIDGE02). .
  • An example of the device list 230 to which a new end device (DEVICE 21b) is added in this way is the example shown in FIG.
  • the second embodiment by managing the status of device error identification processing using the device list 230, it is possible to collect error register information in parallel by a plurality of CPU cores. Can do. This can reduce the time to collect error registers from many PCI devices.
  • FIG. 21 is a diagram illustrating an example of a system configuration diagram of the server system 1000 according to the third embodiment.
  • the server system 1000 includes a plurality of system boards (SB) 30A and a management board (MMB) that manages each system board (SB).
  • the server system 1000 is connected to the management terminal 60 via the network 50.
  • the system configuration of the computer 30 in the second embodiment is mounted on each system board (SB) 30A.
  • Each system board (SB) 30A is connected to a management board (MMB) 40 via a bus and is managed by the management board 40.
  • MMB management board
  • An error occurs in a PCI device included in one of the system boards (SB) 30A, and the error specifying process (for example, the process in S104 or S107) described in the first or second embodiment is performed, and an error occurs.
  • the identified device is identified.
  • the error handling unit 224 performs error handling for the identified device (S108) and transmits information on the device that caused the error to the management terminal 60.
  • the management terminal 60 When the management terminal 60 receives information about a device error from the server system 1000, the management terminal 60 instructs the MMB 40 of the server system 1000 to perform some recovery processing, or notifies the maintenance manager of the server system 1000 of a replacement request for a failed device. To do. If a PCI device error can be identified early by the method described in the first or second embodiment, the guest OSs 511 and 512 running on each system board (SB) 30A are restarted early to continue the system. Operation can be performed.
  • SB system board
  • this invention is not limited to a specific Example, A various deformation
  • the configuration example having a plurality of CPU cores in one CPU has been described, but the present invention can also be implemented in a system configuration in which a plurality of CPUs are connected by a bus or the like. Even in a plurality of CPU configurations, device errors can be identified early by the error identification method of the present invention when transitioning to the SMM mode according to the SMI as in the previous embodiment.
  • the example in which the error register values of the devices are collected in parallel using the plurality of CPU cores 111 to 113 has been described.
  • the example in which all the CPU cores 111 to 113 search for all the entries included in the device list 230 has been described, but this is an example in which priority is given to the simplicity of processing. Therefore, for example, a device list can be divided for each CPU core, and device errors can be searched independently in parallel. In this case, the same effect as in the second embodiment can be obtained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

【課題】コンピュータに含まれる周辺装置の故障を短時間で特定すること。 【解決手段】　バスを介して処理装置からアクセスされる第１周辺装置を含み、該第１周辺装置を起点にツリー状に接続されるとともに該第１周辺装置を介して前記処理装置からアクセスされる複数の周辺装置と、前記複数の周辺装置の接続構成を示す構成情報を記憶する記憶装置とを備える。前記処理装置は、前記複数の周辺装置のいずれかで発生したエラーに起因する割り込みに応じて、前記記憶装置に記憶された構成情報を参照して前記ツリー状に接続された複数の周辺装置のうち前記第１周辺装置とは逆側の末端に位置する複数の周辺装置である複数の末端装置を特定し、特定した前記複数の末端装置から優先的に、前記エラー情報を読み出してエラーの有無を判定することで、前記エラーを発生させた周辺装置を特定する。

Description

情報処理装置、エラー処理方法およびエラー処理プログラム
　本発明は、情報処理装置、エラー処理方法およびエラー処理プログラムに関する。
　コンピュータのハードウェアに故障が発生すると、故障が発生した部品を特定し、特定した故障部品の保守や交換が行われる。コンピュータの故障部品の保守や交換に関連する従来技術として、次のような技術が知られている。
　第１の従来技術では、ハードウェア障害発生時に、短時間で障害箇所及び被疑部品を特定するために、ハードウェアを制御するデバイスの構成情報を取得して、デバイス間の経路と、対応するデバイスと、交換被疑部品とを対応付けた経路テーブルとを作成する。デバイス間の経路の異常を監視し、異常経路の発生を検出すると、経路情報テーブルを参照し、異常経路に対応する交換被疑部品を特定する。
　また、第２の従来技術では、PCI-Express（Peripheral Component Interconnect－Express、登録商標）バスのリンク切れ等によってバスに接続された装置のレジスタの読み出しができない状態が発生する場合、バスのリンク切れに関する障害情報を記録する。そして、記録した障害情報に基づいて、ＣＰＵ（Central Processing Unit）がPCI-Expressとは異なる他のバスを介してレジスタの値を読み出すことにより、障害原因箇所を特定する。
特開２０１３－４１４３８号公報 ＷＯ２０１２／０２９１４７号公報
　コンピュータの仮想化環境においては、コンピュータに含まれる複数のＣＰＵやメモリ、複数の周辺装置等の物理資源を用いて、ホストＯＳ（Operating System）上に複数のゲストＯＳを稼働させる。ここで、１つの周辺装置において回復不能な故障（ＵＥ：Uncorrectable Error）が発生すると、ＣＰＵに対して強制的な割り込みが入り、ホストＯＳの動作を一時停止させることから、その間、全てのゲストＯＳの動作も一時的に停止する。故障した周辺装置を使用するゲストＯＳは動作を継続できないものの、故障した周辺装置を使用しないゲストＯＳは動作させることができるため、できる限り短時間で故障した周辺装置を特定し、動作が可能なゲストＯＳを再開させることが望ましい。
　本発明の１つの側面では、コンピュータに含まれる周辺装置の故障を短時間で特定することを目的とする。
　発明の一観点によれば、バスを介して処理装置からアクセスされる第１周辺装置を含み、該第１周辺装置を起点にツリー状に接続されるとともに該第１周辺装置を介して前記処理装置からアクセスされる複数の周辺装置と、前記複数の周辺装置の接続構成を示す構成情報を記憶する記憶装置とを備え、前記処理装置が、前記複数の周辺装置のいずれかで発生したエラーに起因する割り込みに応じて、前記記憶装置に記憶された構成情報を参照して前記ツリー状に接続された複数の周辺装置のうち前記第１周辺装置とは逆側の末端に位置する複数の周辺装置である複数の末端装置を特定し、特定した前記複数の末端装置から優先的に、前記エラー情報を読み出してエラーの有無を判定することで、前記エラーを発生させた周辺装置を特定する、情報処理装置が提供される。
　一実施態様によれば、コンピュータに含まれる周辺装置の故障を短時間で特定することができる。
図１は、一般的なインテル・アーキテクチャ（ＩＡ）のコンピュータの構成例を示す図である。 図２は、図１のコンピュータ上で２つの仮想マシンを稼働させた例を示す図である。 図３は、実施例１に係るコンピュータのシステム構成例を示す図である。 図４は、末端装置とブリッジ装置にエラーが発生した例を示す図である。 図５は、デバイス・リストの例を示す図である。 図６は、デバイス・リスト・エントリの例を示す図である。 図７は、ローカル・エラー・レジスタ及びグローバル・エラー・レジスタの例を示す図である。 図８は、ＩＯエラーハンドラ処理のフローの例を示す図である。 図９は、探索範囲選択処理のフローの例を示す図である。 図１０は、エラー・レジスタ値収集処理の例を示す図である。 図１１は、実施例２に係るコンピュータのシステム構成例を示す図である。 図１２は、複数のＣＰＵコアを用いてエラー・レジスタ値収集処理を行う処理の全体フローの例を示す図である。 図１３は、エラー・レジスタ値収集処理の終了待ち処理のフローの例を示す図である。 図１４は、デバイス・リストの初期値の例を示す図である。 図１５は、デバイス・リストの遷移例１を示す図である。 図１６は、デバイス・リストの遷移例２を示す図である。 図１７は、デバイス変更情報インタフェースの例を示す図である。 図１８は、デバイス変更情報インタフェースの「ACTION」フィールドの値の例を示す図である。 図１９は、デバイス削除後のデバイス・リストの例を示す図である。 図２０は、デバイス追加後のデバイス・リストの例を示す図である。 図２１は、実施例３に係るシステム構成図の例を示す図である。
　以下、本願の開示する情報処理装置およびエラー処理方法の実施例を図面に基づいて説明する。なお、以下の実施形態の構成は例示であり、本発明は実施形態の構成に限定されるものではない。
　図１は、一般的なインテル・アーキテクチャ（ＩＡ）のコンピュータ１０の構成例を示す図である。一般的なインテル・アーキテクチャ（ＩＡ）のコンピュータ１０では、ＣＰＵ１００や、メモリ２００、の他に、ＰＣＩデバイスが実装される。図１において、ＰＣＩデバイスは、ＰＣＩ周辺ブロック４００に含まれ、バス３００を介してＣＰＵ１００からアクセスされる。
　ＣＰＵ１００は、ＣＰＵコア１１１、１１２、１１３を有する。ＣＰＵコア１１１～１１３のそれぞれは、メモリ２００に格納されたプログラムを実行することにより、オペレーティングシステム（ＯＳ）や、ＯＳ上で動作するアプリケーションプログラムの処理を実行する。インテル・アーキテクチャ（ＩＡ）のＣＰＵは、アプリケーションプログラムの処理等を行う動作モードである通常動作モードの他に、System Management Mode（ＳＭＭ）と呼ばれる通常動作とは別の動作モードを有する。図１では、ＣＰＵコア１１１～１１３のそれぞれが、対応するＳＭＭの処理部１２１、１２２、１２３を有することを模式的に示している。
　各ＣＰＵコア１１１～１１３がＳＭＭの動作モードへ遷移するためには、System Management Interrupt（ＳＭＩ）と呼ばれる特別な割り込みが使用される。ＳＭＩは全ＣＰＵコア１１１～１１３にブロードキャストされるため、全ＣＰＵコア１１１～１１３が一斉にＳＭＭの動作モードに遷移する。各ＣＰＵコア１１１～１１３がＳＭＭの動作モードに遷移している間は、各ＣＰＵコア１１１～１１３において通常動作は一時停止され、各ＣＰＵコア１１１～１１３において、ＳＭＩに対する特別な割り込み処理プログラムによる処理が行われる。
　メモリ２００は、ＳＭＭ領域２１０を含む。ＳＭＭ領域２１０は、各ＣＰＵコア１１１～１１３がＳＭＭのモードで動作するためのプログラムを格納する専用のメモリ領域であり、ＩＯエラーハンドラ２２０を含む。各ＣＰＵコア１１１～１１３は、ＳＭＭのモードに遷移した場合に、ＳＭＭ領域２１０に格納されたＩＯエラーハンドラ２２０等に含まれるプログラムを実行することにより、ＳＭＭのモードでの処理を行う。
　ＰＣＩ周辺ブロック４００では、ルートブリッジ装置４１１、４１２を始点としてツリー状に、ブリッジ装置４２１、４２２や、ツリーの末端に位置する末端装置（End Device）４３１～４３４がＰＣＩバスで接続される。末端装置４３１～４３４には、例えば、ＬＡＮ（Local Area Network）カード装置や、ＲＡＩＤ（Redundant Arrays of Independent Disks）カード等のインタフェース装置等が含まれる。ルートブリッジ装置を始点にしたＰＣＩバスで接続された木構造は、ＰＣＩバス・ツリーとも呼ばれる。
　ＰＣＩバス・ツリーに含まれる各ＰＣＩデバイスは、それぞれ「ローカル・エラー・レジスタ」を有する。各ローカル・エラー・レジスタは、各ＰＣＩデバイスにおいてエラーが発生した場合に、発生したエラーに関する情報を記憶するレジスタである。ローカル・エラー・レジスタの例については、図７（Ａ）を用いて後述する。
　ルートブリッジ装置４１１、４１２配下のブリッジ装置や４２１、４２２や末端装置４３１～４３４でエラーが発生すると、ＰＣＩバス・ツリーの始点となるルートブリッジ装置４２１、４２２にエラーが発生したことが通知される。ルートブリッジ装置４２１、４２２に通知されたエラー情報は、ルートブリッジ装置４２１、４２２が有する特定のレジスタ（以下、「グローバル・エラー・レジスタ」と言う）に記憶される。グローバル・エラー・レジスタは、ルートブリッジ装置配下のブリッジ装置や末端装置のいずれかでエラーが発生したか否かを示す情報を保持する。グローバル・エラー・レジスタに格納された情報は、ＣＰＵコア１１１～１１３がどのＰＣＩバス・ツリー上でエラーが発生したかを調べる際に参照される。グローバル・エラー・レジスタの例については、図７（Ｂ）を用いて後述する。
　ＯＳの稼働中に、ＰＣＩデバイスの１つでエラーが発生した場合、ルートブリッジ装置４２１、４２２によってＳＭＩの割り込みを発生させるシステム構成とすることができる。ＳＭＩの割り込みを受信したＣＰＵ１００の各ＣＰＵコア１１１～１１３の動作モードはＳＭＭに切り替わり、各ＣＰＵコア１１１～１１３上で動作するＯＳの動作は一時的に中断する。
　ＳＭＭのモードにおいてＩＯエラーハンドラ２２０等の特別な処理ルーチンを実行することにより、エラーが発生したＰＣＩデバイスの特定と、エラー情報の出力が行われる。その際、場合によってはリカバリ処理も実行される。ＩＯエラーハンドラ２２０の処理が終了し、各ＣＰＵコア１１１～１１３がＳＭＭのモードから抜けて通常動作モードに戻ることで、停止していたＯＳの動作が再開される。
　例えば、コンピュータ１０のシステム上で１つのＯＳが稼働している動作環境において、コンピュータ１０に含まれるデバイスに、致命的なエラーであるUncorrectable Error（ＵＥ）が発生した場合を想定する。この場合、コンピュータ１０に含まれるデバイスで発生したＵＥによって各ＣＰＵコア１１１～１１３がＳＭＭのモードに遷移した後、デバイスのエラーが解消されない限り運用を行うのが難しいことが多い。すなわち、デバイスのエラーの原因が解消されない限り、ＯＳは正常動作できない。そのため、デバイスのエラーが解消されない状態で直ちにＳＭＭのモードから通常動作モードに戻す必要はない。
　一方、コンピュータ１０上で複数の仮想マシンを実行させ、各仮想マシン上でゲストＯＳが稼働している動作環境において、コンピュータ１０に含まれるデバイスにＵＥが発生した場合、１つのＯＳだけが稼働している動作環境とは状況が異なってくる。特定のデバイスにＵＥが発生すると、コンピュータ１０に含まれる全ＣＰＵコア１１１～１１３に対してＳＭＩ割り込みが入力されるため、全てのゲストＯＳの動作が停止する。ここで、エラーが発生したデバイスを使用するゲストＯＳは動作を継続できないが、エラーが発生したデバイスを使用しないゲストＯＳは運用を継続させることが可能である。そのため、ＳＭＭのモードでのエラー箇所を特定する処理の時間を短くし、再開可能なゲストＯＳの停止時間を短くすることが望ましい。
　図２は、図１のコンピュータ１０上で２つの仮想マシンを稼働させた例を示す図である。図２の例では、コンピュータ１０のハードウェア資源（ＣＰＵコア、メモリ、ＰＣＩデバイス等）を用いてパーティション５０１（PARTITION 01）及びパーティション５０２（PARTITION 02）が設けられている。パーティション５０１、５０２は、例えば論理パーティションとすることができる。
　図２において、パーティション５０１は、ＣＰＵコア１１１、１１２とメモリ２００の一部、ルートブリッジ装置４１１を始点とするＰＣＩデバイス・ツリー、および、ルートブリッジ装置４１２、ブリッジ４２２を介して接続される末端装置４３３を含む。また、パーティション５０２は、ＣＰＵコア１１３とメモリ２００の一部、および、ルートブリッジ装置４１２、ブリッジ４２２を介して接続される末端装置４３４を含む。
　パーティション５０１では、パーティション５０１に含まれる物理資源によって不図示の仮想マシンが稼働し、その仮想マシン上でゲストＯＳ５１１（GUEST OS 01）が実行される。同様に、パーティション５０２では、パーティション５０２に含まれる物理資源（ＣＰＵコア１１３、末端装置４３４等）を用いて不図示の仮想マシンが稼働し、その仮想マシン上でゲストＯＳ５１２（GUEST OS 02）が実行される。
　図２に示される動作環境において、例えば末端装置４３３（DEVICE 21）でＵＥが発生し、ＳＭＩが各ＣＰＵコア１１１～１１３に入力されると、各ＣＰＵコア１１１～１１３はＳＭＭに遷移し、ゲストＯＳ５１１、５１２の動作は一時停止する。ゲストＯＳ５１１については、パーティション５０１に含まれる末端装置４３３でエラーが発生しているため、エラーが解消しない限り運用の継続は難しい。しかし、ゲストＯＳ５１２については、パーティション５０２に含まれるハードウェア資源でエラーは発生していないため、運用を継続させることが可能である。この場合、各ＣＰＵコア１１１～１１３がＳＭＭのモードに遷移している間、ゲストＯＳ５１２の動作が一時停止していることによる影響が懸念される。
　ここで、ＰＣＩデバイスでエラーが発生した場合の従前の方法としては、例えば、ＳＭＭのモードに遷移したＣＰＵコア１１１～１１３のうちの１つのＣＰＵコア（例えば、ＣＰＵコア１１１）が、エラーが発生したＰＣＩデバイスを特定する処理を行う。
　具体的には、例えばＣＰＵコア１１１が、ＰＣＩバス・ツリーに含まれるＰＣＩデバイスを、例えばルートブリッジ装置４１１、４１２から探索して、接続されている全てのＰＣＩデバイスを特定する。ＰＣＩデバイスの探索は、例えば、ルートブリッジ装置４１１、４１２に割り振られたバス番号から開始して、順にバス番号、デバイス番号、ファンクション番号を増加させていきながら、それらの番号に合致するＰＣＩデバイスが存在するかを確認する。ＰＣＩデバイスの存在確認は、例えば、実際にそれらの番号に対応するＰＣＩデバイスのレジスタにアクセスを試み、アクセスの応答結果から判断するということを行う。
　次に、ＣＰＵコア１１１は、全てのＰＣＩデバイスに含まれるローカル・エラー・レジスタの値を読み出し、読み出した情報に基づいてエラーを発生させたＰＣＩデバイスを特定する。ＣＰＵコア１１１は、特定したＰＣＩデバイスに対して可能であればリカバリ処理を行うが、エラーがハードウェア故障に起因するエラーであればリカバリ方法がないことがほとんどであるため、システム外部の管理端末にエラー発生の通知を行う。
　図１や図２の構成例では、説明を簡単にするためにＰＣＩ周辺ブロック４００に含まれるＰＣＩデバイスの数は少ない例となっているが、コンピュータ１０のシステム構成によっては、数十から数百の数のＰＣＩデバイスがＰＣＩ周辺ブロック４００に含まれる場合がある。前述のＰＣＩデバイスの探索方法は、任意のＰＣＩバス・ツリーの構成に対応できる反面、探索対象となるＰＣＩデバイスの数が増えると多くの処理時間を要する。
　また、リカバリ方法がないエラーが検出された場合、ＣＰＵコア１１１とシステム外部の管理端末との通信等においても処理時間を要する。そして、１つのＣＰＵコア１１１がＰＣＩデバイスのエラーを特定する処理を行っている間、他のＣＰＵコア１１２、１１３は待たされることとなる。すなわち、ＣＰＵコア１１１がＰＣＩデバイスのエラーを特定する処理を行っている間、全てのＣＰＵコア１１１～１１３上で動作していた全てのＯＳの動作が一時停止することとなる。動作を再開可能なゲストＯＳがあった場合でも、長時間動作を一時停止させると、タイムアウト等の理由によって動作を再開できなくなる場合も生じ得る。
　そのため、図２のように、故障した末端装置４３３の影響を受けずに運用を継続可能なゲストＯＳ５１２がある場合には、できる限り短時間でＵＥを発生させたＰＣＩデバイスを特定し、ゲストＯＳ５１２の動作を再開させることが望ましい。
　以下、図３～図１０を用いて実施例１を説明する。
　図３は、実施例１に係るコンピュータ２０のシステム構成例を示す図である。
　コンピュータ２０は、ＣＰＵ１００、メモリ２００、ＰＣＩ周辺ブロック４００を有し、バス３００を介してＣＰＵ１００がメモリ２００やＰＣＩ周辺ブロック４００へのアクセスを行う。ＣＰＵ１００及びＰＣＩ周辺ブロック４００に含まれる各ＰＣＩデバイス等の同じ符号が付された構成要素については図１で説明した内容と同じであるため、説明を省略する。
　実施例１では、ＰＣＩ周辺ブロック４００に含まれるＰＣＩデバイスでエラーが発生した場合に、ＰＣＩデバイスの接続構成に基づいてエラーを発生させたＰＣＩデバイスを特定する。具体的には、まず、ルートブリッジ装置ごとにＰＣＩバス・ツリーに存在するＰＣＩデバイスの接続構成を示す構成情報、すなわち、ＰＣＩバス・ツリー上でのＰＣＩデバイスの位置情報を示すデバイス・リスト３３０を作成しておく。作成したデバイス・リスト３３０に基づいて、探索対象となるＰＣＩバス・ツリーに含まれる末端装置から、その末端装置のローカル・エラー・レジスタの情報を収集する。
　ここで、経験的に、ＰＣＩデバイス・ツリーに含まれるＰＣＩデバイスのうち、ツリー状の末端の位置にある末端装置（End Device）においてエラーが発生しやすい。これは、ＬＡＮカード装置やＲＡＩＤカード装置等を含む末端装置４３１～４３４の方が、ブリッジ装置４２１、４２２やルートブリッジ装置４１１、４１２等に比べて機能が複雑である分、ハードウェアの故障も発生しやすいことによるものである。
　そのため、実施例１のＳＭＭにおけるエラー処理方法では、ＰＣＩデバイス・ツリーに含まれるＰＣＩデバイスのうち、エラーが発生しやすい末端装置（End Device）から優先的にエラー発生の有無を確認する。末端装置でエラーを特定できた場合には、残りのブリッジ装置等のローカル・エラー・レジスタの収集を省略できるためである。全ての末端装置のローカル・エラー・レジスタの情報を参照してもエラー発生箇所を特定できない場合、各末端装置よりもツリーの上位側に接続されたブリッジ装置等の残りのＰＣＩデバイスのローカル・エラー・レジスタの情報を収集し、エラーの特定を行う。
　図３におけるＳＭＭにおけるエラー処理方法では、末端装置から優先的にエラー発生の有無を確認するために、ＳＭＭ領域２１０に、ＩＯエラーハンドラ２２０、デバイス・リスト２３０、デバイス・リスト作成部２４１を有する。
　デバイス・リスト作成部２４１は、ＳＭＭ領域２１０上にデバイス・リスト３３０を作成する。デバイス・リスト作成部２４１は、例えば、コンピュータ２０のシステム起動時にＢＩＯＳ（Basic Input／Output System）により呼び出される。デバイス・リスト作成部２４１は、例えば、従前からのＰＣＩデバイスの探索方法によって各ＰＣＩデバイスを探索し、ＰＣＩデバイスを見つけていく。例えば、ルートブリッジ装置４１１、４１２に割り振られたバス番号から開始して、順にバス番号、デバイス番号、ファンクション番号を増加させていきながら、それらの番号に合致するＰＣＩデバイスが存在するかを確認する。
　デバイス・リスト作成部２４１は、ＰＣＩデバイスを見つけるごとに、見つけたデバイスに対応するエントリ（以下、「デバイス・リスト・エントリ」と言う）を作成する。そして、作成したデバイス・リスト・エントリをデバイス・リスト２３０に追加する。そして、デバイス・リスト作成部２４１は、作成したデバイス・リスト２３０を、例えばメモリ２００中のＳＭＭ領域２１０に格納する。デバイス・リスト２３０の説明は図５を用いて後述する。
　ＰＣＩデバイスにエラーが発生した場合にＳＭＭのモードで呼び出されるＩＯエラーハンドラ２２０は、探索範囲選択部２２１と、エラー・レジスタ値収集部２２２と、エラー箇所特定部２２３と、エラー対処部２２４とを有する。探索範囲選択部２２１は、デバイス・リスト２３０の初期化と、探索するＰＣＩルートブリッジ装置の選択を行う。エラー・レジスタ値収集部２２２は、デバイス・リスト２３０に基づいてＰＣＩデバイスからエラー・レジスタの情報を収集する。エラー・レジスタ値収集部２２２によるエラー・レジスタ値の収集は、後述の複数のＣＰＵコアを用いたエラー・レジスタの情報収集でも実行される。
　エラー箇所特定部２２３は、読みだしたエラー・レジスタの情報に基づいてエラーが発生したデバイスを特定する。エラー対処部２２４は、エラーを発生させたデバイスが特定された場合に、エラーを発生させたデバイスに対して、リカバリが可能であればリカバリ処理を行う。エラーを発生させたデバイスのリカバリ処理を行えない場合も多く、この場合には、外部の管理装置等に対してエラーの情報の通知のみを行う。
　ＳＭＭ領域２１０に含まれるデバイス・リスト作成部２４１、ＩＯエラーハンドラ２２０に含まれる各機能ブロックは、それぞれＣＰＵ１００に含まれるＣＰＵコア１１１～１１３によって実行されることによって、各機能を実現する。
　ＰＣＩデバイスにエラーが発生した場合、各ＣＰＵコア１１１～１１３がＳＭＭのモードに遷移し、ＩＯエラーハンドラ２２０に含まれるプログラムが実行される。具体的には、ＩＯエラーハンドラ２２０に含まれる探索範囲選択部２２１、エラー・レジスタ値収集部２２２、エラー箇所特定部２２３によってデバイスのエラーが特定される。その際、予め作成しておいたデバイス・リスト２３０を用いてＰＣＩバス・ツリーに含まれる末端装置から優先的にエラーの情報を収集する。ＰＣＩデバイス・ツリーに含まれる末端装置（End Point）から優先的にエラー発生の有無を特定することで、より効率的にエラーが発生したＰＣＩデバイスを特定でき、コンピュータに含まれる周辺装置の故障を短時間で特定することができる。
　図４は、末端装置とブリッジ装置にエラーが発生した例を示す図である。図４では、ブリッジ装置４２４と末端装置４３５の２か所にエラーが発生した場合の例である。ブリッジ装置４２４にエラーが発生した場合、そのエラーの度合いによって影響範囲が異なってくる。エラーの度合いが大きい場合にはブリッジ装置４２４配下のデバイスである末端装置４３７にアクセスできなくなる。そのため、本実施例では、レジスタアクセスを行うことができない末端装置を発見した場合には、末端装置のエラー情報収集の後に、アクセスできなかった末端装置が接続されているブリッジ装置のエラー情報も併せて収集する。そのようにすることで、ブリッジ装置でのエラーも見逃さずに収集できる。
　一方、ブリッジ装置４２４のエラーが、ブリッジ装置４２４配下のデバイスにアクセスできる程度の軽度のエラーである場合、先に末端装置４３５のエラーを発見することによってブリッジ装置４２４のエラーを一度は見過ごすことになる。しかし、末端装置４３５のエラー処理を行った後もブリッジ装置４２４のエラーの状態はクリアされていないため、ＳＭＭのモードを抜けた後にもう一度ＳＭＩによる割り込みが上がり、ＳＭＭでのエラー特定処理が行われることによって検出される。この場合、一度見過ごすエラーはエラーの症状が軽症であることと、同時に２か所でエラーが発生すること自体が非常に稀であること、一度見過ごしても再度検出可能であることから、一時的に見過ごしたブリッジ装置４２４でのエラーの影響は小さい。
　図５は、デバイス・リスト２３０の例を示す図である。ルートブリッジ装置を先頭に、ルートブリッジ装置配下に存在するＰＣＩデバイスに対応する「デバイス・リスト・エントリ」がリスト構造で接続された図で示されている。デバイス・リスト２３０の内容の例については、図１４を用いて後述する。
　図５において各エントリに表示されている「ROOT BRIDGE01」等のラベルは、図１や図２中に表示されたラベルに対応する。例えば、「ROOT BRIDGE01」のラベルが付されたエントリは、図１等で示されるルートブリッジ装置４１１に対応する。ルートブリッジ装置配下の各デバイスには「Next device Link」の矢印で接続され、「ROOT BRIDGE01」から「ROOT BRIDGE02」へは、「Next root Link」の矢印で接続されている。
　図６は、デバイス・リスト２３０に含まれるデバイス・リスト・エントリの例を示す図である。各ＰＣＩデバイスのデバイス・リスト・エントリには、図６の左側の枠内に示された各エントリの情報が設定される。デバイス・リスト・エントリの各要素を一例を以下に説明する。
　「ROOT FLAG」は、エントリに対応するデバイスがルートブリッジ装置である場合に値１が設定される。エントリに対応するデバイスがルートブリッジ装置以外の場合には、値０が設定される。「ROOT FLAG」は、デバイス・リスト・エントリの作成又は更新時に値が設定される。
　「ROOT DATA POINTER」は、ルートブリッジ装置用の拡張データである「Root Data」へのポインタである。「Root Data」については後述する。
　「NEXT DEVICE LINK」は、同じルートブリッジ装置の配下にある次の「デバイス・リスト・エントリ」を指す。「NEXT DEVICE LINK」は、デバイス・リスト・エントリの作成又は更新時に値が設定される。
　「LOCATION」は、デバイスの位置情報を示す。デバイスの位置情報としては、例えば、セグメント番号、バス番号、デバイス番号、ファンクション番号がある。「LOCATION」は、デバイス・リスト・エントリの作成又は更新時に値が設定される。
　「END DEVICE FLAG」は、エントリに対応するデバイスが末端装置（End Device）である場合に値１が設定される。エントリに対応するデバイスが末端装置でない場合には、値０が設定される。「END DEVICE FLAG」は、デバイス・リスト・エントリの作成又は更新時に値が設定される。
　「DISABLE FLAG」は、エラーの有無の探索対象としないことを示す情報であり、「DISABLE FLAG」に値１が設定されたデバイスは、エラーの有無の探索対象とされない。
　例えば、エラー対処部２２４で、エラーが発生したデバイスを次回から使用しないように対処した場合、この「DISABLE FLAG」に値１を設定することで、次のエラー探索時に探索の対象から除外される。「DISABLE FLAG」は、デバイス・リスト・エントリの作成又は更新時に値０で初期化される。
　「READ-FAIL FLAG」は、ＰＣＩデバイスのレジスタを読み出せない場合に、値１に設定される。例えば、ブリッジ装置にエラーが発生して、その配下のデバイスのレジスタが読めない場合にも、レジスタの読み出しを行えなかったデバイスのエントリの「READ-FAIL FLAG」に値１が設定される。「READ-FAIL FLAG」は、探索範囲選択部２２１により値０に初期化される。
　「COMPLETE FLAG」は、デバイスからのエラー・レジスタの読み出しが完了すると、値１が設定される。デバイスからのエラー・レジスタの読み出しが完了するまでの間は値０となる。「COMPLETE FLAG」は、探索範囲選択部２２１により値０に初期化され、エラー・レジスタ値収集部２２２により値１が設定される。
　「ERROR FLAG」は、エントリに対応するデバイスにエラーがある場合に値１が設定される。「ERROR FLAG」は、探索範囲選択部２２１により、ＰＣＩデバイスのエラーの探索を行う度に値０に初期化される。
　「UPDATING LOCK」は、エントリに対応するデバイスへのアクセスを排他的に行うためのスピンロック変数である。「UPDATING LOCK」は、エラー・レジスタ値収集部２２２が、デバイスのエラー・レジスタの読み出しを行う前にロックを取得し、完了後にロックを開放する際に使用される。スピンロック変数は、例えば、値１が設定されている場合に、エントリに対応するデバイスをアクセスする可能性のあるＣＰＵコア１１１～１１３のいずれかがロックを取得していることを示す。あるＣＰＵコアが「UPDATING LOCK」の値を読み出した際に値０であれば、他のＣＰＵコアがロックを取得していないことになるので、ロックの取得に成功し、値１を設定する。一方、あるＣＰＵコアが「UPDATING LOCK」の値を読み出した際に値１であれば、他のＣＰＵコアがロックを取得していることになるので、ロックの取得に失敗する。この場合、一定期間経過後に、再度ロックの取得を試みることになる。
　「ERROR REGISTERS DUMP」は、読み出されたエラー・レジスタの値を格納する領域である。読み出し対象となるエラー・レジスタの数は、システム構成に依存するため、「ERROR REGISTERS DUMP」の領域のサイズは任意のサイズとする。
　「ERROR REGISTERS DUMP」は、探索範囲選択部２２１によって値０等の初期値に初期化され、エラー・レジスタ値収集部２２２によって値が設定される。
　次に「Root Data」の各エントリを説明する。「Root Data」は、「NEXT ROOT LINK」と、「GLOBAL ERROR FLAG」と、「DETECTED ERROR FLAG」と、「CHECK ALL FLAG」とを含む。
　「NEXT ROOT LINK」は、次のルートブリッジ装置のデバイス・リスト・エントリを指す。次のルートブリッジ装置のエントリがない場合には、値０が設定される。「NEXT ROOT LINK」は、デバイス・リスト・エントリの作成又は更新時に値が設定される。
　「GLOBAL ERROR FLAG」は、ルートブリッジ装置の配下のデバイスにエラーが発生した場合に値１が設定される。「GLOBAL ERROR FLAG」は、探索範囲選択部２２１により、ＰＣＩルートブリッジ装置の選択を行うたびに設定される。
　「ERROR DETECTED COUNT」は、ルートブリッジ装置の配下のデバイスにエラーが発見されるたびに、値が１ずつ増加される。「ERROR DETECTED COUNT」は、探索範囲選択部２２１によって、ＰＣＩデバイスのエラーの探索を行う度に値０に初期化される。
　「CHECK ALL FLAG」は、末端装置（End Device）だけでなく、ブリッジ装置も含めたエラー箇所の特定が必要な場合に、値１が設定される。「CHECK ALL FLAG」は、探索範囲選択部２２１により、ＰＣＩデバイスのエラーの探索を行う度に値０に初期化される。
　図７は、ローカル・エラー・レジスタ及びグローバル・エラー・レジスタの例を示す図である。図７（Ａ）は、ローカル・エラー・レジスタ６１０の例を示す。ローカル・エラー・レジスタ６１０は、各ＰＣＩデバイスに設けられ、各ＰＣＩデバイスにおいてエラーが発生した場合に、発生したエラーに関する情報を記憶するレジスタである。図７（Ａ）において、ローカル・エラー・レジスタ６１０は、複数のＵＥステータス・レジスタ６１１－１～６１１－Ｍ（Ｍは自然数）と、複数のＣＥステータス・レジスタ６１２－１～６１２－Ｌ（Ｌは自然数）とを有する。
　ＵＥステータス・レジスタ６１１－１～６１１－Ｍは訂正不可能なエラー（ＵＥ：Uncorrectable Error）の発生の有無を示し、Ｎ（Ｎは自然数）個の各ビットがエラーの種別（Type）ごとのエラーの発生の有無を表す。同様に、ＣＥステータス・レジスタ６１２－１～６１２－Ｌは訂正可能なエラー（ＣＥ：Correctable Error）の発生の有無を示す。ＣＥステータス・レジスタ６１２－１～６１２－Ｌも、例えば、Ｎ個のＣＥの発生の有無を示すビットを含むように実装することができる。ローカル・エラー・レジスタ６１０に記憶された情報は、エラー・レジスタ値収集部２２２によって読み出される。
　図７（Ａ）において、ＵＥ及びＣＥの各エラーの発生の有無を示すレジスタを複数設けているが、各レジスタの数であるＭ、Ｌは、ＰＣＩデバイスにおいて発生するエラーの発生原因や種類に応じて任意の数とすることができる。
　なお、図７（Ａ）では、ローカル・エラー・レジスタは各種エラー情報を保持する例を示しているが、デバイスの他のステータス情報も含めて保持するステータス・レジスタの一部の情報としてエラー情報を保持させることもできる。その場合、エラー・レジスタ値収集部２２２は、各ＰＣＩデバイスのステータス・レジスタからエラーに関連する情報の読み出しを行う。
　図７（Ｂ）は、グローバル・エラー・レジスタ６２０の例を示す図である。グローバル・エラー・レジスタ６２０は、各ルートブリッジ装置に設けられるレジスタであり、ルートブリッジ装置配下のブリッジ装置や末端装置のいずれかでエラーが発生したか否かを示す情報を保持するレジスタである。
　図７（Ｂ）において、グローバル・エラー・レジスタ６２０は、複数のグローバルＵＥステータス・レジスタ６２１－１～６２１－Ｙ（Ｙは自然数）と、複数のグローバルＣＥステータス・レジスタ６２２－１～６２２－Ｚ（Ｚは自然数）とを有する。グローバルＵＥステータス・レジスタ６２１－１～６２１－Ｙ及びグローバルＣＥステータス・レジスタ６２２－１～６２２－Ｚでも、ローカル・エラー・レジスタ６１０の場合と同様、Ｎ種類エラーの種別ごとのエラーの発生の有無を表すビットを含むように実装できる。
　例えば、ルートブリッジ装置配下のどこかの末端装置で、UE Type(1)のエラーが起こると、ルートブリッジ装置のグローバルＵＥステータス・レジスタ６２１－１～６２１－ＹのいずれかのレジスタのUE Type(1)に対応するビットが設定される。なお、図７（Ｂ）の例においても、ＰＣＩデバイスの実装に応じて、Ｙ、Ｚの数は任意の数とすることができる。
　図８は、実施例１に係るＩＯエラーハンドラ処理のフローの例を示す図である。まず、Ｓ１０１の処理において、エラーのあるデバイスを含むＰＣＩバス・ツリーのルートブリッジ装置を特定する。具体的には、探索範囲選択部２２１が、デバイス・リスト２３０の初期化と、エラーが発生したデバイスを含むＰＣＩバス・ツリーのルートブリッジ装置を特定する。Ｓ１０１の処理の詳細については、図９を用いて後述する。
　Ｓ１０２では、ＰＣＩデバイスのエラー箇所を特定する処理を継続するかどうかの判定を行う。デバイス・リスト２３０によって特定した全てのルートブリッジ装置のエントリの「GLOBAL ERROR FLAG」の値が「０」の場合（Ｓ１０２でＮＯ）、ＰＣＩデバイスのエラーが存在しないため、Ｓ１０８に進む。一方、いずれかのルートブリッジ装置のエントリの「GLOBAL ERROR FLAG」の値が「１」の場合（Ｓ１０２でＹＥＳ）、Ｓ１０３に進む。
　Ｓ１０３では、エラー・レジスタ値収集部２２２が、「GLOBAL ERROR FLAG」の値が「１」のルートブリッジ装置の配下のデバイスのローカル・エラー・レジスタの値を収集する。デバイスのローカル・エラー・レジスタの値を収集する際、エラー・レジスタ値収集部２２２は、末端装置のローカル・エラー・レジスタから優先的にエラー情報の収集を行う。ここで、予めデバイス・リスト作成部２４１によって作成したデバイス・リスト２３０を用いて末端装置（End Device）を特定し、末端装置から優先的にエラー情報の収集を行う。
　Ｓ１０３におけるエラー・レジスタ値収集部２２２による処理は、後述の図１０又は図１２の処理フローを用いて説明する。後述の図１２は複数のＣＰＵコアでエラー・レジスタ値収集部２２２を実行できるようにするための処理フローを図示したものだが、１つのＣＰＵコアで実施する場合は、Ｓ４０１の処理を省略すればよい。なお、Ｓ１０３又は図１２のＳ４０２から図１０の処理フローの呼び出しを行う際には、引数として「モード＝１」を指定して呼び出しを行う。詳細については後述するが、図８の全体フローから図１２のフローが呼び出される場合、図８のＳ１０３又はＳ１０７から図１２の処理が呼び出される。Ｓ１０３とＳ１０７の違いは、「モード」に指定する値が異なる点にある。図１２のＳ４０２とＳ４０５から図１０の処理が呼び出される際には、図８のＳ１０３又はＳ１０７で図１２の処理を呼び出す際に指定された「モード」の値が引き継がれる。
　Ｓ１０４の処理では、エラー箇所特定部２２３がＳ１０３の処理で収集した末端装置（End Device）のローカル・エラー・レジスタの情報に基づいてエラーを発生させたＰＣＩデバイスの特定を行う。エラーを発生させたデバイスに対しては、そのデバイスに対応するデバイス・リスト・エントリの「ERROR FLAG」に値１を設定すると共に、ルートブリッジ装置のデバイス・リスト・エントリの「ERROR DETECTED COUNT」の値を１つ増加させる。
　Ｓ１０５では、デバイスのエラー箇所の特定処理を継続するかどうかを判定する。具体的には、デバイス・リスト２３０内の「GLOBAL ERROR FLAG」の値が「１」のルートブリッジ装置について、「ERROR DETECTED COUNT」および「CHECK ALL FLAG」の値に基づいてエラー箇所の特定を継続するかどうかを判定する。「ERROR DETECTED COUNT」のカウント値から末端装置のいずれかのデバイスにおいてエラーが発生したことを特定できた場合（Ｓ１０５でＹＥＳ）、エラー情報の収集処理を終了してＳ１０８のエラー対処処理に進む。ただし、「CHECK ALL FLAG」の値が１の場合には、ブリッジ装置にもエラーがある可能性があるため、Ｓ１０６に進む。
　後で説明する「GLOBAL ERROR FLAG」の値が「１」のルートブリッジ装置において「ERROR DETECTED COUNT」の値が「０」の場合、エラー箇所を特定できていないことになるので（Ｓ１０５でＮＯ）、Ｓ１０６に進む。また、「CHECK ALL FLAG」に「１」が設定されている場合にもブリッジ装置のエラーを確認する必要があるため（Ｓ１０５でＮＯ）、Ｓ１０６に進む。
　Ｓ１０６では、図１０又は図１２のエラー・レジスタ値収集部２２２による処理を、「モード＝２」の引数を指定して呼び出す。「モード＝２」を指定して図１０又は図１２の処理フローを呼び出すことで、ローカル・エラー・レジスタの値を収集していないデバイスを対象にローカル・エラー・レジスタの情報収集が行われる。図１０又は図１２の処理の詳細については後述する。
　Ｓ１０７の処理では、エラー箇所特定部２２３がＳ１０６の処理で収集したブリッジ装置等のローカル・エラー・レジスタの情報に基づいてエラーを発生させたＰＣＩデバイスの特定を行う。最終的にＳ１０７の処理で、ブリッジ装置のエラーも含めてエラー箇所を特定する。本実施例では、デバイス・リスト２３０を利用することで、末端装置を優先して段階的にエラー・レジスタの情報収集を行うことが可能となる。
　Ｓ１０１～Ｓ１０７の処理によってエラー箇所が特定できると、Ｓ１０８においてエラーの対処を行う。Ｓ１０８では、エラー対処部２２４により見つかったエラーに応じた処理を行う。
　図９は、探索範囲選択処理のフローの例を示す図である。探索範囲選択部２２１は、まずＳ２０１においてデバイス・リスト２３０の初期化を行う。デバイス・リスト２３０の初期化処理では、全てのデバイス・リスト・エントリに対して、「READ-FAIL FLAG」、「COMPLETE FLAG」、「ERROR FLAG」及び「ERROR REGISTERS DUMP」の領域を値０で初期化する。また、「Root Data」については、「GLOBAL ERROR FLAG」、「ERROR DETECTED COUNT」、「CHECK ALL FLAG」を値０で初期化する。
　次に、探索範囲選択部２２１は、Ｓ２０２において、デバイス・リスト２３０からルートブリッジ装置のデバイス・リスト・エントリを取り出す。ルートブリッジ装置のデバイス・リスト・エントリは、先頭のルートブリッジ装置のエントリから「NEXT ROOT LINK」をたどることによって取り出していく。ルートブリッジ装置のデバイス・リスト・エントリの中で、エラーの有無の確認を行っていないルートブリッジ装置がなければ（Ｓ２０３でＮＯ）図９の処理を終了し、ルートブリッジ装置のデバイス・リスト・エントリがあれば、Ｓ２０４で「DISABLE FLAG」の設定の有無を判定する。
　取り出したルートブリッジ装置の「DISABLE FLAG」が値０でなければ（Ｓ２０４でＮＯ）エラーの有無の探索対象とされないため、Ｓ２０２の処理へ戻る。取り出したルートブリッジ装置の「DISABLE FLAG」が値０であれば、Ｓ２０５の処理に進む。
　Ｓ２０５では、「LOCATION」の情報に基づいてルートブリッジ装置のグローバル・エラー・レジスタとローカル・エラー・レジスタを読み出し、読み出した結果を「ERROR REGISTERS DUMP」の領域に記憶し、「COMPLETE FLAG」を値１で設定する（Ｓ２０６）。Ｓ２０５でルートブリッジ装置のグローバル・エラー・レジスタ及びローカル・エラー・レジスタの情報を正常に読み出せなかった場合（Ｓ２０７でＮＯ）、「READ-FAIL FLAG」に値１を設定して（Ｓ２０８）、Ｓ２１３の処理に進む。
　Ｓ２０５でルートブリッジ装置のグローバル・エラー・レジスタ及びローカル・エラー・レジスタの情報を正常に読み出せた場合（Ｓ２０７でＹＥＳ）、Ｓ２０９の処理に進む。グローバル・エラー・レジスタから読み出した情報にエラーがあったことを示す情報が含まれていない場合（Ｓ２０９でＮＯ）、処理は、Ｓ２０２に戻って次のルートブリッジ装置のエラー判定処理に進む。
　一方、グローバル・エラー・レジスタから読み出した情報にエラーがあったことを示す情報が含まれている場合（Ｓ２０９でＹＥＳ）、「GLOBAL ERROR FLAG」に値１を設定する（Ｓ２１０）。そして、ルートブリッジ装置自体にエラーがあるかどうかを読み出したローカル・エラー・レジスタの情報に基づいて判定する（Ｓ２１１）。
　ルートブリッジ装置自体にエラーがなければ（Ｓ２１２でＮＯ）、Ｓ２０２の処理に戻り、次のルートブリッジ装置について探索を行う。ルートブリッジ装置のローカル・エラー・レジスタの情報からルートブリッジ装置自体にエラーがあると判定した場合（Ｓ２１２でＹＥＳ）、ルートブリッジ装置自体のデバイス・リスト・エントリの「ERROR FLAG」を値１に設定する（Ｓ２１３）。そして、「ERROR DETECTED COUNT」の値を１つ増やす（Ｓ２１４）。そして、Ｓ２０２の処理に戻り、次のルートブリッジ装置について探索を行う。
　以上の図９の処理によってデバイス・リスト２３０の初期化と、エラー情報を有するルートブリッジ装置の特定を行う。
　図１０は、エラー・レジスタ値収集処理の例を示す図である。図１０の各処理は、エラー・レジスタ値収集部２２２によって実行される処理であり、デバイス・リスト２３０に基づいてＰＣＩデバイスからエラー・レジスタの情報を収集する。図１０の処理の呼び出しを行う際には引数によってモード（MODE）の変数が指定される。引数によって指定されるモードの値が１の場合、末端装置（End Device）のみをエラー・レジスタの情報の収集対象とし、モードの値が２の場合は全ＰＣＩデバイスを収集対象とする。
　Ｓ３０１の処理では、デバイス・リスト２３０から、ルートブリッジ装置のデバイス・リスト・エントリを取り出す。Ｓ３０１の処理において、エラー・レジスタ値収集部２２２は、図１０の処理フローを呼び出された直後は先頭のルートブリッジ装置のエントリを取り出す。Ｓ３０３、Ｓ３０４、Ｓ３０６の処理から戻って再度Ｓ３０１の処理を行う際には、「NEXT ROOT LINK」をたどることによってルートブリッジ装置のエントリを取り出す。
　エラー・レジスタ値収集処理を行っていないルートブリッジ装置のデバイス・リスト・エントリがない場合や、ルートブリッジ装置のデバイス・リスト・エントリが取り出せない場合には（Ｓ３０２でＮＯ）、処理を終了する。エラー・レジスタ値収集処理を行っていないルートブリッジ装置のデバイス・リスト・エントリがある場合（Ｓ３０２でＹＥＳ）、「DISABLE FLAG」の値が０であるかどうかを確認する（Ｓ３０３）。
　「DISABLE FLAG」の値が０でない場合（Ｓ３０３でＮＯ）、処理はＳ３０１に戻り、次のルートブリッジ装置のデバイス・リスト・エントリの取り出し処理を行う。「DISABLE FLAG」の値が０の場合（Ｓ３０３でＹＥＳ）、Ｓ３０４の処理に進む。
　Ｓ３０４の処理は、ルートブリッジ装置のデバイス・リスト・エントリで「GLOBAL ERROR FLAG」の値が１であるかどうかを確認することにより、ルートブリッジ装置の配下のデバイスにエラーがあるかどうかを判定する。「GLOBAL EROR FLAG」の値が１でない場合には（Ｓ３０４でＮＯ）、ルートブリッジ装置の配下のデバイスにエラーが見つからなかったことになるので、処理はＳ３０１に戻り、次のルートブリッジ装置のデバイス・リスト・エントリの取り出し処理に進む。
　「GLOBAL EROR FLAG」の値が１の場合（Ｓ３０４でＹＥＳ）、Ｓ３０１でエントリを取り出したルートブリッジ装置を始点とするＰＣＩバス・ツリー上のいずれかのデバイスにエラーがあることになる。そのため、ルートブリッジ装置の配下のデバイスのデバイス・リスト・エントリを取り出す（Ｓ３０５）。ルートブリッジ装置の配下のデバイスのデバイス・リスト・エントリがない場合（Ｓ３０６でＮＯ）、処理はＳ３０１に戻り、次のルートブリッジ装置のデバイス・リスト・エントリの取り出し処理に進む。
　ルートブリッジ装置の配下のデバイスのデバイス・リスト・エントリがある場合（Ｓ３０６でＹＥＳ）、対象デバイスの「DISABLE FLAG」の設定の有無を確認する（Ｓ３０７）。「DISABLE FLAG」の値が０でなければ（Ｓ３０７でＮＯ）、エラー・レジスタ値の収集の対象外とし、Ｓ３０５の処理に戻り、ルートブリッジ装置の配下の次のデバイスのデバイス・リスト・エントリを取り出す。
　対象デバイスの「DISABLE FLAG」の値が０の場合（Ｓ３０７でＹＥＳ）、モードの設定が１（末端装置のみが対象）でかつ対象デバイスの「END DEVICE FLAG」が１であるか、あるいは、モードの設定が２（全てのデバイスが対象）であるかを確認する（Ｓ３０８）。Ｓ３０８のいずれの場合にも該当しない場合（Ｓ３０８でＮＯ）、エラー・レジスタ値の収集の対象外となるので、Ｓ３０５の処理に戻る。
　Ｓ３０８のいずれかの場合に該当する場合（Ｓ３０８でＹＥＳ）、対象デバイスの「COMPLETE FLAG」の値が０であるかどうかを確認する（Ｓ３０９）。「COMPLETE FLAG」の値が０でなければ（Ｓ３０９でＮＯ）既に対象デバイスのエラー・レジスタの値を収集しているため、Ｓ３０５の処理に戻る。
　「COMPLETE FLAG」の値が０であれば（Ｓ３０９でＹＥＳ）、排他処理をするための「UPDATING LOCK」の取得ができたかどうかを確認する（Ｓ３１０）。「UPDATING LOCK」の取得ができない場合（Ｓ３１０でＮＯ）、Ｓ３０５の処理に戻り、「UPDATING LOCK」の取得ができた場合（Ｓ３１０でＹＥＳ）、Ｓ３１１の処理に進む。なお、「COMPLETE FLAG」の値の確認及び「UPDATING LOCK」を取得できたかどうかの確認は、特に後述の実施例２において意味を有するので、実施例２において具体的に述べる。
　Ｓ３１１の処理は、対象デバイスのエラー・レジスタ値、すなわち、ローカル・エラー・レジスタの情報を読み出し、対象デバイスの「ERROR REGISTERS DUMP」領域に記憶する。ローカル・エラー・レジスタの情報を正常に読み出せなかった場合（Ｓ３１２でＮＯ）、対象デバイスの「READ-FAIL FLAG」を値１に設定する（Ｓ３１３）。
　なお、先にも述べたとおり、１つのＣＰＵコアでエラー・レジスタ値収集部２２２の処理を実行する場合でも図１２のＳ４０２、Ｓ４０３の処理を呼び出すことができ、その場合、後述のＳ４０３の処理で「CHECK ALL FLAG」が更新される。しかし、１つのＣＰＵコアでエラー・レジスタ値収集部２２２の処理を実行する場合には、後述のＳ４０３の処理を省略して、図１０のＳ３１３において「READ-FAIL FLAG」を値１に設定するとともに、「CHECK ALL FLAG」も値１に設定するように実装することができる。
　Ｓ３１２でＹＥＳの場合、又は、Ｓ３１３の処理をした後、対象デバイスの「COMPLETE FLAG」を値１に設定し（Ｓ３１４）、「UPDATING LOCK」を解除して排他処理を終了し（Ｓ３１５）、Ｓ３０５の処理に戻る。
　Ｓ３０６において、ルートブリッジ装置の配下のデバイスで、ローカル・エラー・レジスタからの情報の読み出しが終わっていないデバイスがなくなると（Ｓ３０６でＮＯ）、Ｓ３０１に戻り、以下、同様に処理を行っていく。
　以上説明した通り、実施例１に係る情報処理装置及びエラー処理方法では、ＰＣＩデバイスの位置情報を含むデバイス・リスト２３０を作成する。そして、作成したデバイス・リスト２３０の情報に基づいて、ＰＣＩデバイス・ツリーに含まれる末端装置（End Point）から優先的にエラー発生の有無を特定する。デバイス・リスト２３０を参照することで、エラーの特定処理を行う際にデバイスの探索を行う必要がなく、末端装置に短時間でアクセスすることができる。
　また、ＰＣＩデバイス・ツリーに含まれる末端装置から優先的にエラー発生の有無を特定することで、より効率的にエラーが発生したＰＣＩデバイスを特定でき、コンピュータに含まれる周辺装置の故障を短時間で特定することができる。
　実施例２では、複数のＣＰＵコア１１１～１１３を用いて、ＳＭＭのモードにおいてＰＣＩデバイスのエラーの特定を行う例を説明する。また、ＰＣＩデバイスの追加または削除を行った際の処理についても併せて説明する。
　図１１は、実施例２に係るコンピュータ３０のシステム構成例を示す図である。図１１のシステム構成例において、メモリ２００には、ハイパーバイザ２５０の処理を行うためのプログラムが格納される。また、メモリ２００に含まれるＳＭＭ領域２１０には、図３で示される構成要素に加えて、デバイス・リスト更新部２４２、デバイス変更情報Ｉ／Ｆ部２４３を有する。
　ハイパーバイザ２５０は、ＣＰＵコア１１１～１１３上で稼働する仮想マシンを管理する。また、ハイパーバイザ２５０は、ゲストＯＳ５１１、５１２のＰＣＩホット・プラグを検出する。ハイパーバイザ２５０は、デバイス変更通知部２５１を有し、ＰＣＩホット・プラグによるＰＣＩデバイスの追加や削除を検出すると、デバイス変更情報Ｉ／Ｆ部２４３を介して、デバイス・リスト更新部２４２にデバイスの変更があったことを通知する。
　デバイス・リスト更新部２４２は、デバイス変更通知部２５１から通知された情報に基づいてデバイス・リスト２３０の内容を更新する。デバイス・リスト更新部２４２の処理は、例えば、ＰＣＩホット・プラグ等によってデバイスの追加や削除が行われた際に実行される処理である。
　ＰＣＩデバイスの追加や削除があると、デバイス変更通知部２５１は、デバイス変更情報Ｉ／Ｆ部２４３に含まれる記憶領域に、変更のあったデバイスの情報を設定した後、各ＣＰＵコア１１１～１１３に対してＳＭＩを上げる。各ＣＰＵコア１１１～１１３は、ＳＭＩの割り込みを受信するとＳＭＭのモードに移行し、デバイス・リスト更新部２４２による処理を呼び出す。デバイス・リスト更新部２４２は、デバイス変更情報Ｉ／Ｆ部２４３の記憶領域に設定された情報を参照して、ＰＣＩデバイスの追加や削除があるか否かを判断し、デバイス・リスト２３０の内容を更新する。
　図１１のシステム構成例では、図２、図３に示される構成要素に加えてＲＯＭ（Read Only Memory）２８０が追加されている。ＲＯＭには、デバイス・リスト作成部２４１の処理を行うプログラムや、ＩＯエラーハンドラ２２０の各処理を行うプログラム等が格納される。ＲＯＭに格納されたプログラムは、コンピュータ３０のシステム起動時にメモリ２００上の領域に展開され、各ＣＰＵコア１１１～１１３によって実行される。
　デバイス・リスト作成部２４１は、メモリ２００上に展開されると、コンピュータ３０のシステムに含まれるＰＣＩデバイスを探索する。ＰＣＩデバイスの探索の結果、ＰＣＩデバイスを見つけるたびにデバイス・リスト２３０に見つけたデバイスに対応するデバイス・リスト・エントリを作成する。デバイス・リスト作成部２４１によるＰＣＩデバイスの探索とデバイス・リスト・エントリの作成が完了すると、図５に示されるデバイス・リスト２３０が作成される。
　コンピュータ３０のシステム運用中に、例えば図２に示すように末端装置４３３でエラーが発生したとするとコンピュータ３０内の各ＣＰＵコア１１１～１１３にＳＭＩの割り込みが上がり、各ＣＰＵコア１１１～１１３はＳＭＭのモードに移行する。各ＣＰＵコア１１１～１１３がＳＭＭのモードに移行した後にエラーが発生したＰＣＩデバイスの探索が行われるが、エラーを早期に発見するには、１つのＣＰＵコアで探すよりも、複数のＣＰＵコアで分担した方がより早く発見され得る。
　前述のように、デバイス・リスト２３０には、各ＰＣＩデバイスからのエラー・レジスタの情報収集状況を判断するための「COMPLETE FLAG」と、各ＣＰＵコア１１１～１１３が排他的に処理を行うための「UPDATING LOCK」のエントリを含む。これらの「COMPLETE FLAG」と「UPDATING LOCK」を用いることによって、複数のＣＰＵコア１１１～１１３を用いて並行してエラー・レジスタの情報を収集させることができる。これによって、多くのＰＣＩデバイスからエラー・レジスタを収集する時間を短縮することができる。
　図１２は、複数のＣＰＵコアを用いてエラー・レジスタ値収集部２２２による処理の全体フローの例を示す図である。図１２の左側のＳ４０１～Ｓ４０３は代表ＣＰＵコアによる処理で、Ｓ４０４～Ｓ４０６はその他のＣＰＵコアによる処理を示す。ここで、代表コアは、例えば、複数のＣＰＵコア１１１～１１３のうちの１つのＣＰＵコアであり、他のＣＰＵコアによるエラー・レジスタ収集処理を制御する。
　まず、モード（Mode）の引数を指定して図１２の処理が呼び出されると、代表ＣＰＵコアは、他のＣＰＵコアに対してエラー・レジスタ値を収集する処理を依頼する要求を送信する（Ｓ４０１）。ここで、代表ＣＰＵコアは、複数の他のＣＰＵコアに対してエラー・レジスタ値を収集する処理を依頼する要求を送信してもよい。そして、代表ＣＰＵコア自身もエラー・レジスタ値を収集する処理を行う（Ｓ４０２）。Ｓ４０２のエラー・レジスタ値を収集する処理では、モード（Mode）の引数を指定して図１０の処理を呼び出す。
　一方、他のＣＰＵコアは、代表ＣＰＵコアからのエラー・レジスタ値を収集する処理を依頼する要求を待ち（Ｓ４０４）、要求を受信すると、エラー・レジスタ値を収集する処理を行う（Ｓ４０５）。Ｓ４０５のエラー・レジスタ値を収集する処理でも、要求を受信した他のＣＰＵコアが、モード（Mode）の引数を指定して図１０の処理を呼び出す。他のＣＰＵコアは、Ｓ４０５のエラー・レジスタ値の読み出し処理が完了すると、代表ＣＰＵコアからの次の要求が送信されてくるのを待つ（Ｓ４０６）。
　代表コアは、自身が行うエラー・レジスタ値の収集処理が終わると、他の複数のＣＰＵコアによるエラー・レジスタ値収集処理の終了を待つ（Ｓ４０３）。具体的には、代表ＣＰＵコアは、モード（Mode）を指定して図１３の処理を呼び出す。
　図１３は、図１２における代表ＣＰＵコアが他の複数のＣＰＵコアによるエラー・レジスタ値収集処理の終了を待つ処理フローの例を示す図である。図１３の処理は、図１２のＳ４０３から呼ばれる処理を図示したものである。
代表ＣＰＵコアは、まず、ルートブリッジ装置のデバイス・リスト・エントリをデバイス・リスト２３０から取り出す（Ｓ５０１）。Ｓ５０１でのルートブリッジ装置のデバイス・リスト・エントリの取り出しは、最初は先頭のルートブリッジ装置のエントリを取り出し、２回目以降は「NEXT ROOT LINK」をたどることによって取り出すことができる。
　Ｓ５０２において、エラー・レジスタ値の収集状況を確認できていないルートブリッジ装置のデバイス・リスト・エントリがない場合や、ルートブリッジ装置のデバイス・リスト・エントリが取り出せない場合には（Ｓ５０２でＮＯ）、処理を終了する。エラー・レジスタ値の収集結果を確認できていないルートブリッジ装置のデバイス・リスト・エントリがある場合（Ｓ５０２でＹＥＳ）、次にルートブリッジ装置の「DISABLE FLAG」の値が０であるかどうかを確認する（Ｓ５０３）。
　「DISABLE FLAG」の値が０でない場合（Ｓ５０３でＮＯ）、処理はＳ５０１に戻り、次のルートブリッジ装置のデバイス・リスト・エントリの取り出し処理を行う。「DISABLE FLAG」の値が０の場合（Ｓ５０３でＹＥＳ）、Ｓ５０４の処理に進む。
　Ｓ５０４の処理は、ルートブリッジ装置のデバイス・リスト・エントリで「GLOBAL ERROR FLAG」の値が１であるかどうかを確認することにより、ルートブリッジ装置の配下のデバイスにエラーがあるかどうかを判定する。「GLOBAL EROR FLAG」の値が１でない場合には（Ｓ５０４でＮＯ）、ルートブリッジ装置の配下のデバイスにエラーが見つからなかったことになるので、処理はＳ５０１に戻り、次のルートブリッジ装置のデバイス・リスト・エントリの取り出し処理に進む。
　「GLOBAL EROR FLAG」の値が１の場合（Ｓ５０４でＹＥＳ）、Ｓ５０１でエントリを取り出したルートブリッジ装置を始点とするＰＣＩバス・ツリー上のいずれかのデバイスにエラーがあることになる。そのため、ルートブリッジ装置の配下のデバイスからのエラー・レジスタ値の収集の状況を確認するために、ルートブリッジ装置の配下のデバイスのデバイス・リスト・エントリを取り出す（Ｓ５０５）。ルートブリッジ装置の配下のデバイスのデバイス・リスト・エントリがない場合（Ｓ５０６でＮＯ）、処理はＳ５０１に戻り、次のルートブリッジ装置のデバイス・リスト・エントリの取り出し処理に進む。
　ルートブリッジ装置の配下のデバイスのデバイス・リスト・エントリがある場合（Ｓ５０６でＹＥＳ）、対象デバイスの「DISABLE FLAG」の設定の有無を確認する（Ｓ５０７）。「DISABLE FLAG」の値が０でなければ（Ｓ５０７でＮＯ）、エラー・レジスタの収集の対象外とし、Ｓ５０５の処理に戻り、ルートブリッジ装置の配下の次のデバイスのデバイス・リスト・エントリを取り出す。
　対象デバイスの「DISABLE FLAG」の値が０の場合（Ｓ５０７でＹＥＳ）、モードの設定が１（末端装置のみが対象）でかつ対象デバイスの「END DEVICE FLAG」が１であるか、あるいは、モードの設定が２（全てのデバイスが対象）であるかを確認する（Ｓ５０８）。Ｓ５０８のいずれの場合にも該当しない場合（Ｓ５０８でＮＯ）、エラー・レジスタの収集の対象外となるので、Ｓ５０５の処理に戻る。
　Ｓ５０８のいずれかの場合に該当する場合（Ｓ５０８でＹＥＳ）、対象デバイスの「COMPLETE FLAG」の値が１であるかどうか、すなわち、対象デバイスからのエラー・レジスタ値の収集が完了しているかどうかを確認する（Ｓ５０９）。「COMPLETE FLAG」の値が１でなければ（Ｓ５０９でＮＯ）、まだ他のＣＰＵコアが対象デバイスからエラー・レジスタ値を収集する処理を完了していないので、「COMPLETE FLAG」の値が１になるまでループして待つ。
　Ｓ５０９の処理において、「COMPLETE FLAG」の値が１であることを確認できた場合（Ｓ５０９でＹＥＳ）、Ｓ５１０の処理に進み、「READ-FAIL FLAG」の値が１であるかどうかを判定する。「READ-FAIL FLAG」の値が１である場合（Ｓ５１０でＹＥＳ）、ブリッジ装置のエラー・レジスタの値も参照して総合的に解析する必要があるため、Ｓ５１１の処理に進む。Ｓ５１１では、対象デバイスが含まれるＰＣＩバス・ツリーの始点にあたるルートブリッジ装置のデバイス・リスト・エントリの「CHECK ALL FLAG」を値１に設定する。そして、Ｓ５０５の処理に戻る。
　Ｓ５０５では、ルートブリッジ装置の配下の次のデバイスのデバイス・リスト・エントリを取り出す。そして、Ｓ５０６において、ルートブリッジ装置の配下のデバイスで、エラー・レジスタ値の収集処理状況の確認が終わっていないデバイスがなくなると（Ｓ５０６でＮＯ）、Ｓ５０１に戻り、以下、どうように他のデバイスについても処理状況を確認していく。
　図１２、図１３を用いて説明したように、代表ＣＰＵコアを含む複数のＣＰＵコアを用いてエラー・レジスタ値の収集処理を行うことによって、多くのＰＣＩデバイスからエラー・レジスタ値を収集する時間を短縮することができる。
　なお、図１２では、複数のＣＰＵコアで実施する場合を説明したが、１つのＣＰＵコアでエラー・レジスタ値の収集処理を行う場合には、Ｓ４０２とＳ４０３の処理を行うようにすればよい。すなわち、ＣＰＵコアが１つの場合でもＳ４０３の処理において「CHECK ALL FLAG」の更新を行うように実装することができる。
　図１４は、デバイス・リストの初期値の例を示す図である。デバイス・リスト２３０は、例えば、図１４に示されるように各列に各デバイスのデバイス・リスト・エントリを複数の行を用いて記憶するテーブル形式で保持するようにしてもよい。
　デバイス・リスト２３０の実際のデータはメモリ２００上に記憶されるので、デバイス・リスト２３０中の各デバイスに対してアドレス番地を割り当て、「NEXT DEVICE LINK」や「NEXT ROOT LINK」等のポインタもアドレス番地を格納することによって、ポインタの指し示す先を設定することができる。図１４に示される各デバイス・リスト・エントリの初期値は、図６の説明において説明した初期値の値が格納される。
　図１５は、デバイス・リストの遷移例１を示す図である。また、図１６は、デバイス・リストの遷移例２を示す図である。ここで、例えば、図１１に示すコンピュータ３０のシステム構成において、図２に示すように末端装置４３３にエラーが発生したとする。また、ＳＭＭのモードにおけるエラーの探索処理は、３つのＣＰＵコア１１１～１１３を用いて並行して行うものとする。
　コンピュータ３０のシステム内の末端装置４３３にエラーが発生すると、エラー情報がルートブリッジ装置４１２に通知され、ルートブリッジ装置４１２からＳＭＩの割り込みが各ＣＰＵコア１１１～１１３に上げられる。ＳＭＩの割り込みを受けた全てのＣＰＵコア１１１～１１３は、ＳＭＭのモードに移行する。代表ＣＰＵコアをＣＰＵコア１１１とし、代表ＣＰＵコア１１１が、ＳＭＭのモードにおいてエラー特定処理を代表して管理するものとする。
　ＣＰＵコア１１１は、ＳＭＭのモードにおいて、ＩＯエラーハンドラ２２０の処理を、図８のフローに従って実行する。ＣＰＵコア１１１は、図８の探索範囲の選択処理（Ｓ１０１）を実行する。ここで、末端装置４３３（DEVICE21）にエラーが発生したと仮定した場合、エラーの情報は、末端装置４３３が属するＰＣＩバス・ツリーのルートブリッジ装置４１２（ROOT BRIDGE02）に通知される。そして、ルートブリッジ装置４１２のグローバル・エラー・レジスタにエラーがあったことを示す情報（例えば、値１）が設定されることになる。
　図８のＳ１０１の処理、具体的には図９に示す探索範囲選択部２２１によるルートブリッジ装置のエラー情報収集処理を実行した後のデバイス・リスト２３０の一例を図１５に示す。図１５の例では、ルートブリッジ装置４１１（ROOT BRIDGE01）とルートブリッジ装置４１２（ROOT BRIDGE02）の「COMPLETE FLAG」が１に設定されている。また、ルートブリッジ装置４１２（ROOT BRIDGE02）の「GLOBAL ERROR FLAG」が１に設定されている。
　ルートブリッジ装置４１２（ROOT BRIDGE02）の「GLOBAL ERROR FLAG」が１に設定されているため、ＣＰＵコア１１１は、図８のＳ１０２においてエラー箇所を特定する処理を継続すると判定する（Ｓ１０２でＹＥＳ）。そして、ＣＰＵコア１１１は、図８のＳ１０３の末端装置のエラー・レジスタ値の収集処理を行う。このとき、ＣＰＵ１１１は、モードの引数を１にして図９の処理を呼び出す。
　また、代表ＣＰＵコアであるＣＰＵ１１１は、図１２の処理フローに従い、待機している他のＣＰＵコア１１２、１１３に対して、エラー・レジスタ値の収集を行う要求を送信する（Ｓ４０１）。そして、代表ＣＰＵコア１１１によるＳ４０２のエラー・レジスタ値収集処理と他のＣＰＵコア１１２、１１３によるＳ４０５のエラー・レジスタ値収集処理とを並行して実行する。
　代表ＣＰＵコア１１１が図１２のＳ４０３までの処理を実行した後のデバイス・リスト２３０の例を図１６に示す。図１５において「GLOBAL ERROR FLAG」が１となっているルートブリッジ装置４１２（ROOT BRIDGE02）の配下にある末端装置４３３、４３４のエラーの有無の特定が行われる。その結果として、末端装置４３３、４３４の「COMPLETE FLAG」が値１に設定される。
　また、末端装置４３３（DEVICE21）のエラーが検出され、DEVICE21の「ERROR FLAG」が値１に設定され、「ERROR REGISTER DUMP」にエラー情報が格納される。そして、ルートブリッジ装置４１２（ROOT BRIDGE02）の「ERROR DETECTED COUNT」が１となる。
　その後、代表ＣＰＵコア１１１は、図８のエラー箇所の特定１の処理（Ｓ１０４）を実行し、収集したエラー・レジスタ値の情報に基づいて、総合的にエラー箇所を特定する。本設例においては末端装置４３３（DEVICE21）においてエラーが特定される。
　図８のＳ１０４においてエラーが特定されたので（Ｓ１０５でＹＥＳ）、代表ＣＰＵコア１１１は、Ｓ１０８のエラーの対処を行う。エラーの対処では、例えば、代表ＣＰＵコア１１１は、エラーが発生した末端装置４３３（DEVICE21）を使用しないようにハイパーバイザ２５０に指示を送る。また、代表ＣＰＵコア１１１は、不図示の管理端末に末端装置４３３のエラー情報を通知して、末端装置４３３の交換等の保守を依頼する。
　次に、図１７、図１８を用いてデバイス変更情報Ｉ／Ｆ部２４３を説明する。図１７は、デバイス変更情報インタフェース（Ｉ／Ｆ）部２４３の例を示す図である。デバイス変更情報Ｉ／Ｆ部２４３に含まれる記憶領域には、「ACTION」と「LOCATION」のフィールドが含まれる。
　図１７の「LOCATION」のフィールドには、追加または削除の対象となるＰＣＩデバイスの位置情報が記憶される。位置情報としては、例えば、セグメント番号（Seg）、バス番号（Bus）、デバイス番号（Dev）、ファンクション番号（Func）などが含まれる。「ACTION」フィールドは、ＰＣＩデバイスの変更の種類を示す。
　図１８は、デバイス変更情報インタフェース２４３の「ACTION」フィールドの値の例を示す図である。図１８において、「NONE」は何もしないことを意味し、「ADD」はＰＣＩデバイスの追加を意味し、「REMOVE」はＰＣＩデバイスの削除を意味する。
　まず、「ACTION」が「ADD」である場合の動作を説明する。「ACTION」が「ADD」である場合、デバイス・リスト更新部２４２は、デバイス・リスト２３０に登録されたルートブリッジ装置の配下の「NEXT DEVICE LINK」を辿り、新しいデバイスを追加するＰＣＩバス・ツリーのルートブリッジ装置を特定する。
　デバイス・リスト更新部２４２は、追加されるデバイスのセグメント番号、すなわち、デバイス変更情報Ｉ／Ｆ２４３の「LOCATION」フィールドに記憶されたセグメント番号を特定する。そして、デバイス・リスト更新部２４２は、特定したセグメント番号と同じセグメント番号を有するルートブリッジ装置について、そのルートブリッジ装置が扱うバス範囲の情報が格納されたレジスタを読み出す。追加するデバイスのバス番号、すなわち、デバイス変更情報Ｉ／Ｆ２４３の「LOCATION」フィールドに記憶されたバス番号が、ルートブリッジ装置が扱うバス範囲に含まれるかどうかをレジスタから読み出した情報に基づいて判定する。
　追加するデバイスのバス番号が、特定したルートブリッジ装置が扱うバス範囲に含まれる場合、そのルートブリッジ装置の「NEXT DEVICE LINK」を辿って得られる一連のリストから、「LOCATION」が一致するエントリが既に存在するかどうかを判定する。「LOCATION」が一致するエントリが存在すれば何もせず、存在しなければリストの末尾に、追加するデバイスに対応する新しいエントリを追加する。
　次に「ACTION」が「REMOVE」である場合の動作を説明する。「ACTION」が「REMOVE」である場合、デバイス・リスト更新部２４２は、デバイス・リスト２３０に登録されたルートブリッジ装置の配下の「NEXT DEVICE LINK」を辿り、削除する対象となるデバイスが属するＰＣＩバス・ツリーのルートブリッジ装置を特定する。
　デバイス・リスト更新部２４２は、削除するデバイスのセグメント番号、すなわち、デバイス変更情報Ｉ／Ｆ２４３の「LOCATION」フィールドに記憶されたセグメント番号を特定する。そして、デバイス・リスト更新部２４２は、特定したセグメント番号と同じセグメント番号を持つルートブリッジ装置について、そのルートブリッジ装置が扱うバス範囲の情報が格納されたレジスタを読み出す。削除するデバイスのバス番号、すなわち、デバイス変更情報Ｉ／Ｆ２４３の「LOCATION」フィールドに記憶されたバス番号が、ルートブリッジ装置が扱うバス範囲に含まれるかどうかをレジスタから読み出した情報に基づいて判定する。
　削除するデバイスのバス番号が、特定したルートブリッジ装置が扱うバス範囲に含まれる場合、そのルートブリッジ装置の「NEXT DEVICE LINK」を辿って得られる一連のリストから、「LOCATION」が一致するエントリを探し、デバイス・リスト２３０から削除する。
　尚、デバイス・リスト更新部２４２は、「ADD」や「REMOVE」の処理が終了すると、「ACTION」のフィールドを、例えば値０でクリアする。
　図１９は、デバイス削除後のデバイス・リストの例を示す図である。例えば、エラーが検出された末端装置４３３（DEVICE21）がＰＣＩホット・プラグ機能によってコンピュータ３０のシステム構成から外された場合を想定する。この場合、末端装置４３３が外されたことをハイパーバイザ２５０が検出すると、デバイス変更通知部２５１は、デバイス変更情報Ｉ／Ｆ部２４３の「LOCATION」に末端装置４３３の位置情報を設定し、「ACTION」に「２」（REMOVEを示す値）を設定する。そして、デバイス変更通知部２５１は、各ＣＰＵコア１１１～１１３に対してＳＭＩの割り込みを上げ、各ＣＰＵコア１１１～１１３をＳＭＭのモードに遷移させる。
　各ＣＰＵコア１１１～１１３がＳＭＭのモードに遷移した後、デバイス・リスト更新部２４２が、デバイス変更情報Ｉ／Ｆ部２４３の「ACTION」フィールドの情報からデバイスの削除要求であると判断する。そして、デバイス・リスト更新部２４２は、デバイス変更情報Ｉ／Ｆ部２４３の「LOCATION」に設定された位置情報から、削除するデバイスが属するＰＣＩバス・ツリーのルートブリッジ装置がルートブリッジ装置４１２であることを特定する。
　デバイス・リスト更新部２４２は、デバイス・リスト２３０のエントリのうち、ルートブリッジ装置４１２（ROOT BRIDGE02）から辿って得られるリストから、末端装置４３３（DEVICE21）に一致するエントリを削除する。このようにして末端装置４３３が削除されたデバイス・リスト２３０の例が図１９に示した例となる。
　図２０は、デバイス追加後のデバイス・リストの例を示す図である。例えば、ＰＣＩホット・プラグ機能によって新しい末端装置（DEVICE21b）が追加された場合を想定する。この場合、新しい末端装置（DEVICE21b）が追加されたことをハイパーバイザ２５０が検出すると、デバイス変更通知部２５１は、デバイス変更情報Ｉ／Ｆ部２４３の「LOCATION」に新しい末端装置（DEVICE21b）の位置情報を設定する。また、デバイス変更通知部２５１は、デバイス変更情報Ｉ／Ｆ部２４３の「ACTION」に「１」（ADDを示す値）を設定する。そして、デバイス変更通知部２５１は、各ＣＰＵコア１１１～１１３に対してＳＭＩの割り込みを上げ、各ＣＰＵコア１１１～１１３をＳＭＭのモードに遷移させる。
　各ＣＰＵコア１１１～１１３がＳＭＭのモードに遷移した後、デバイス・リスト更新部２４２が、デバイス変更情報Ｉ／Ｆ部２４３の「ACTION」フィールドの情報からデバイスの追加要求であると判断する。そして、デバイス・リスト更新部２４２は、デバイス変更情報Ｉ／Ｆ部２４３の「LOCATION」に設定された位置情報から、追加するデバイスが属するＰＣＩバス・ツリーのルートブリッジ装置がルートブリッジ装置４１２であることを特定する。
　デバイス・リスト更新部２４２は、デバイス・リスト２３０のエントリのうち、ルートブリッジ装置４１２（ROOT BRIDGE02）から辿って得られるリストから、新しい末端装置（DEVICE21b）に一致するエントリを探索する。この新しい末端装置（DEVICE21b）のエントリは、デバイス・リスト２３０中には存在しないので、ルートブリッジ装置４１２（ROOT BRIDGE02）から辿って得られるリストの最後に新しい末端装置（DEVICE21b）のエントリを追加する。このようにして新しい末端装置（DEVICE21b）を追加したデバイス・リスト２３０の例が図２０に示した例となる。
　以上に説明したように、実施例２においては、デバイス・リスト２３０を用いてデバイスのエラー特定処理の状態管理を行うことで、複数のＣＰＵコアで並列してエラー・レジスタの情報を収集させることができる。これによって、多くのＰＣＩデバイスからエラー・レジスタを収集する時間を短縮することができる。
　図２１は、実施例３に係るサーバシステム１０００のシステム構成図の例を示す図である。サーバシステム１０００は、複数のシステムボード（ＳＢ）３０Ａと、各システムボード（ＳＢ）を管理するマネジメントボード（ＭＭＢ）を有する。また、サーバシステム１０００は、ネットワーク５０を介して、管理端末６０に接続される。
　実施例３では、実施例２におけるコンピュータ３０のシステム構成が、各システムボード（ＳＢ）３０Ａに搭載された例となっている。各システムボード（ＳＢ）３０Ａは、バスを介してマネジメントボード（ＭＭＢ）４０と接続され、マネジメントボード４０によって管理される。
　いずれかのシステムボード（ＳＢ）３０Ａに含まれるＰＣＩデバイスにエラーが発生し、実施例１や実施例２で説明したエラーの特定処理（例えば、Ｓ１０４やＳ１０７の処理）が行われ、エラーを発生させたデバイスが特定された場合を想定する。この場合、エラー対処部２２４は、特定されたデバイスに対するエラーの対処（Ｓ１０８）を行うとともに、管理端末６０に対して、エラーを発生させたデバイスの情報を送信する。
　管理端末６０は、サーバシステム１０００からデバイスのエラーに関する情報を受信すると、サーバシステム１０００のＭＭＢ４０に対して何らかのリカバリ処理を指示したり、サーバシステム１０００の保守管理者に故障したデバイスの交換要求を通知する。実施例１や実施例２で説明した方法によってＰＣＩデバイスのエラーを早期に特定できた場合、各システムボード（ＳＢ）３０Ａ上で稼働するゲストＯＳ５１１、５１２を早期に再稼働させて、システムの継続運用を行うことができる。
その他
　以上、本発明の好ましい実施例について説明したが、本発明は特定の実施例に限定されるものではなく、種々の変形や変更が可能である。例えば、実施例では、１つのＣＰＵ内に複数のＣＰＵコアを有する構成例として説明したが、複数のＣＰＵがバス等で接続されたシステム構成でも本発明を実施できる。複数のＣＰＵ構成においても、先の実施例と同様にＳＭＩに応じてＳＭＭのモードに遷移する場合には本発明のエラー特定方法によって早期にデバイスのエラーを特定することが可能となる。
　また、実施例２において、複数のＣＰＵコア１１１～１１３を用いて並行してデバイスのエラー・レジスタ値の収集を行う例を説明した。その際、全てのＣＰＵコア１１１～１１３がデバイス・リスト２３０に含まれる全てのエントリを探索する例で説明したが、これは処理の簡略性を優先した例を説明したものである。そのため、例えば、ＣＰＵコアごとにデバイス・リストを分割して持たせ、デバイスのエラーの探索を独立して平行に行わせることもできる。この場合にも実施例２とほぼ同様の効果が得られる。
　１０、２０、３０　コンピュータ
　３０Ａ　システムボード
　４０　ＭＭＢ
　５０　通信回線
　６０　管理端末
　１００　ＣＰＵ
　１１１、１１２、１１３　ＣＰＵコア
　１２１、１２２、１２３　ＳＭＭ
　２００　メモリ
　２１０　ＳＭＭ領域
　２２０　ＩＯエラーハンドラ
　２２１　探索範囲選択部
　２２２　エラー・レジスタ値収集部
　２２３　エラー箇所特定部
　２２４　エラー対処部
　２３０　デバイス・リスト
　２４１　デバイス・リスト作成部
　２４２　デバイス・リスト更新部
　２４３　デバイス変更情報Ｉ／Ｆ部
　２５０　ハイパーバイザ
　２５１　デバイス変更通知部
　３００　バス
　４００　ＰＣＩ周辺ブロック
　４１１～４１３　ルートブリッジ装置
　４２１～４２４　ブリッジ装置
　４３１～４３７　末端装置
　５０１、５０２　パーティション
　５１１、５１２　ゲストＯＳ
　１０００　サーバシステム

Claims (9)

  1. 　処理装置と、
    　バスを介して前記処理装置からアクセスされる第１周辺装置を含み、該第１周辺装置を起点にツリー状に接続されるとともに該第１周辺装置を介して前記処理装置からアクセスされる複数の周辺装置と、
    　前記バスを介して前記処理装置からアクセスされ、前記複数の周辺装置の接続構成を示す構成情報を記憶する記憶装置と、を備え、
    　前記処理装置は、前記複数の周辺装置のいずれかで発生したエラーに起因する割り込みに応じて各周辺装置のエラー情報を各周辺装置から読み出してエラーを特定するにあたり、前記記憶装置に記憶された構成情報を参照して前記ツリー状に接続された複数の周辺装置のうち前記第１周辺装置とは逆側の末端に位置する複数の周辺装置である複数の末端装置を特定し、特定した前記複数の末端装置から優先的に、前記エラー情報を読み出してエラーの有無を判定することで、前記エラーを発生させた周辺装置を特定する
    　ことを特徴とする情報処理装置。
  2. 　前記処理装置は、
    　特定した前記複数の末端装置についてエラーがなければ、各末端装置よりも前記第１周辺装置側に接続された周辺装置のそれぞれから前記エラー情報を読み出してエラーの有無を判定する
    　ことを特徴とする請求項１に記載の情報処理装置。
  3. 　前記構成情報は、前記情報処理装置の起動処理を行う際に、前記処理装置によって前記複数の周辺装置の接続構成を特定して作成され、
    　前記複数の周辺装置に含まれる周辺装置の削除または追加を行う度に、前記処理装置によって前記構成情報の更新が行われる
    　ことを特徴とする請求項１又は２に記載の情報処理装置。
  4. 　前記複数の周辺装置は、前記バスに接続された前記第１周辺装置を起点としてツリー状に接続された第１周辺装置群と、前記バスに接続された第２周辺装置を起点としてツリー状に接続された第２周辺装置群とを含み、
    　前記第１周辺装置は、前記第１周辺装置群に含まれる周辺装置のいずれかでエラーが発生したことを示す第１代表エラー情報を保持し、
    　前記第２周辺装置は、前記第２周辺装置群に含まれる周辺装置のいずれかでエラーが発生したことを示す第２代表エラー情報を保持し、
    　前記処理装置は、
    　前記割り込みを受信すると、前記記憶装置に記憶した構成情報を参照して前記第１周辺装置及び前記第２周辺装置を特定し、
    　特定した前記第１周辺装置及び前記第２周辺装置から、前記第１代表エラー及び前記第２代表エラーの情報を読み出し、
    　読み出した前記第１及び第２代表エラーの情報から、前記第１周辺装置群と前記第２周辺装置群のいずれにおいてエラーが発生したかを特定し、
    　特定した前記第１又は第２周辺装置群に含まれる周辺装置の中から前記複数の末端装置を特定する
    　ことを特徴とする請求項１～３のいずれか１項に記載の情報処理装置。
  5. 　前記処理装置は、各々独立して演算処理を行う複数の処理部を備え、
    　前記複数の周辺装置の各々のエラー情報の読み出し処理を前記複数の処理部を用いて並行して行う
    　ことを特徴とする請求項１～４のいずれか１項に記載の情報処理装置。
  6. 　前記処理装置が備える複数の処理部のうち、一の処理部が他の処理部に対して、前記複数の周辺装置のエラー情報の読み出しを指示し、
    　前記一の処理部が他の処理部による前記複数の周辺装置のエラー情報の読み出し処理の完了を待って、前記複数の周辺装置のなかから前記エラーを発生させた周辺装置を特定する
    　ことを特徴とする請求項５に記載の情報処理装置。
  7. 　前記構成情報は、前記複数の周辺装置の各々について、前記複数の処理部のいずれかによるエラー情報の読み出し処理の経過を示す読み出し経過情報を保持し、
    　前記複数の処理部の各々は、前記複数の周辺装置に含まれる周辺装置からエラー情報の収集を行うたびに、前記エラー情報を収集した周辺装置に対応する読み出し経過情報を読み出しが完了したことを示す情報に更新し、
    　前記一の処理部は、前記構成情報に含まれる読み出し経過情報を参照することによって、前記他の処理部による読み出し処理の完了を判定する
    　ことを特徴とする請求項６に記載の情報処理装置。
  8. 　処理装置と、バスを介して前記処理装置からアクセスされる第１周辺装置を含み、該第１周辺装置を起点にツリー状に接続されるとともに該第１周辺装置を介して前記処理装置からアクセスされる複数の周辺装置とを備える情報処理装置におけるエラー処理方法において、
    　前記複数の周辺装置のいずれかで発生したエラーに起因する割り込みに応じて各周辺装置のエラー情報を各周辺装置から読み出してエラーを特定するにあたり、前記複数の周辺装置の接続構成を示す構成情報を参照して前記ツリー状に接続された複数の周辺装置のうち前記第１周辺装置とは逆側の末端に位置する複数の周辺装置である複数の末端装置を特定し、
    　特定した前記複数の末端装置から優先的に、前記エラー情報を読み出してエラーの有無を判定することで、前記エラーを発生させた周辺装置を特定する
    　処理を前記処理装置に実行させるエラー処理方法。
  9. 　処理装置と、バスを介して前記処理装置からアクセスされる第１周辺装置を含み、該第１周辺装置を起点にツリー状に接続されるとともに該第１周辺装置を介して前記処理装置からアクセスされる複数の周辺装置とを備える情報処理装置におけるエラー処理を行うプログラムであって、
    　前記複数の周辺装置のいずれかで発生したエラーに起因する割り込みに応じて各周辺装置のエラー情報を各周辺装置から読み出してエラーを特定するにあたり、前記複数の周辺装置の接続構成を示す構成情報を参照して前記ツリー状に接続された複数の周辺装置のうち前記第１周辺装置とは逆側の末端に位置する複数の周辺装置である複数の末端装置を特定し、
    　特定した前記複数の末端装置から優先的に、前記エラー情報を読み出してエラーの有無を判定することで、前記エラーを発生させた周辺装置を特定する
    　処理を前記処理装置に実行させるエラー処理プログラム。
PCT/JP2015/003734 2015-07-24 2015-07-24 情報処理装置、エラー処理方法およびエラー処理プログラム Ceased WO2017017707A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/003734 WO2017017707A1 (ja) 2015-07-24 2015-07-24 情報処理装置、エラー処理方法およびエラー処理プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/003734 WO2017017707A1 (ja) 2015-07-24 2015-07-24 情報処理装置、エラー処理方法およびエラー処理プログラム

Publications (1)

Publication Number Publication Date
WO2017017707A1 true WO2017017707A1 (ja) 2017-02-02

Family

ID=57885391

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/003734 Ceased WO2017017707A1 (ja) 2015-07-24 2015-07-24 情報処理装置、エラー処理方法およびエラー処理プログラム

Country Status (1)

Country Link
WO (1) WO2017017707A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006285519A (ja) * 2005-03-31 2006-10-19 Hitachi Global Storage Technologies Netherlands Bv データ転送システムの障害診断方法、データ転送システム及びデータ記憶装置
WO2012063358A1 (ja) * 2010-11-12 2012-05-18 富士通株式会社 エラー箇所特定方法、エラー箇所特定装置およびエラー箇所特定プログラム
JP2012160095A (ja) * 2011-02-02 2012-08-23 Hitachi Ltd 計算機システム、及びその制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006285519A (ja) * 2005-03-31 2006-10-19 Hitachi Global Storage Technologies Netherlands Bv データ転送システムの障害診断方法、データ転送システム及びデータ記憶装置
WO2012063358A1 (ja) * 2010-11-12 2012-05-18 富士通株式会社 エラー箇所特定方法、エラー箇所特定装置およびエラー箇所特定プログラム
JP2012160095A (ja) * 2011-02-02 2012-08-23 Hitachi Ltd 計算機システム、及びその制御方法

Similar Documents

Publication Publication Date Title
JP5745077B2 (ja) 根本原因を解析する管理計算機及び方法
US8352940B2 (en) Virtual cluster proxy to virtual I/O server manager interface
CN104272266B (zh) 对具有多个监视对象器件的计算机系统进行管理的管理系统
EP2942712B1 (en) Server control method and server control device
US10068015B2 (en) Monitoring a monitoring-target process
US9304849B2 (en) Implementing enhanced error handling of a shared adapter in a virtualized system
CN113391944B (zh) 计算系统中延期的服务器恢复方法和设备
JP2010086516A (ja) 仮想化環境において生じる障害の解析方法、管理サーバ、及びプログラム
CN104871493A (zh) 高性能计算(hpc)网络中的通信信道故障切换
JP2008262538A (ja) 入出力（ｉ／ｏ）エラーをハンドリングするための方法及びシステム
US20070220323A1 (en) System and method for highly available data processing in cluster system
US11126575B1 (en) Interrupt recovery management
JP6288275B2 (ja) 仮想化基盤管理装置、仮想化基盤管理システム、仮想化基盤管理方法、及び、仮想化基盤管理プログラム
CN104915263A (zh) 基于容器技术的进程故障处理方法及装置
US8990608B1 (en) Failover of applications between isolated user space instances on a single instance of an operating system
WO2011137769A1 (zh) 一种多核在线补丁方法和装置
Xue et al. Spool: Reliable virtualized {NVMe} storage pool in public cloud infrastructure
US9183092B1 (en) Avoidance of dependency issues in network-based service startup workflows
US8799716B2 (en) Heap dump occurrence detection
Chang et al. Modeling and analysis of high availability techniques in a virtualized system
US20200218612A1 (en) Kernel reset to recover from operating system errors
JP6725662B2 (ja) 計算機システムおよび処理方法
WO2017017707A1 (ja) 情報処理装置、エラー処理方法およびエラー処理プログラム
JP5938495B2 (ja) 根本原因を解析する管理計算機、方法及び計算機システム
US9405605B1 (en) Correction of dependency issues in network-based service remedial workflows

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15899541

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15899541

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP