WO2016202122A1 - 一种调节调制器输出光信号功率平衡的装置及方法 - Google Patents

一种调节调制器输出光信号功率平衡的装置及方法 Download PDF

Info

Publication number
WO2016202122A1
WO2016202122A1 PCT/CN2016/081606 CN2016081606W WO2016202122A1 WO 2016202122 A1 WO2016202122 A1 WO 2016202122A1 CN 2016081606 W CN2016081606 W CN 2016081606W WO 2016202122 A1 WO2016202122 A1 WO 2016202122A1
Authority
WO
WIPO (PCT)
Prior art keywords
value
control loop
voltage
output
preset
Prior art date
Application number
PCT/CN2016/081606
Other languages
English (en)
French (fr)
Inventor
曹红凤
Original Assignee
中兴通讯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中兴通讯股份有限公司 filed Critical 中兴通讯股份有限公司
Publication of WO2016202122A1 publication Critical patent/WO2016202122A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/564—Power control

Definitions

  • This document relates to, but is not limited to, the field of optical module technology, and in particular to an apparatus and method for adjusting the power balance of a modulator output optical signal.
  • Optical fiber transmission network is the supporting foundation of the entire information network.
  • high-speed optical transmission promotes the development and technological advancement of next-generation Internet and broadband mobile communication networks, and has become a hot spot in international research.
  • each optical fiber transmission rate upgrade is accompanied by innovation in modulation format.
  • 100Gbit/s fiber transmission system adopts polarization-multiplexed quadrature phase-shift keying (PM-QPSK) modulation method to reduce the baud rate to half of the binary modulation pattern to obtain greater chromatic dispersion (CD) tolerance.
  • PMD polarization mode dispersion
  • the modulation scheme of the 100Gbit/s PM-QPSK transmission technology uses 25G baud QPSK coding method, which uses two quadrature phase shift keying (QPSK) signals to transmit 100Gbit/s services for each wavelength. These two QPSKs The signals respectively modulate one of two orthogonal polarizations (polarizations) of the optical carrier.
  • QPSK quadrature phase shift keying
  • Embodiments of the present invention provide an apparatus and method for adjusting power balance of a modulator output optical signal,
  • the power of the output optical signal can be automatically adjusted when the differential phase shift keying eye diagram is locked, so as to ensure the power balance of the output optical signal, thereby reducing the difference between the multiple optical signals.
  • Embodiments of the present invention provide an apparatus for adjusting power balance of a modulator output optical signal, the apparatus including a plurality of balance controllers, wherein an input end of each balance controller passes through a demodulation unit, a transimpedance amplifier, and a splitter and modulation The outputs of the controllers are connected, the output of each balance controller is connected to the driver, and each balance controller corresponds to one optical signal.
  • the balance controller includes: a parameter setting unit, a first control loop, a second control loop, a multiply-add unit, a low frequency signal generating unit, and a voltage monitoring unit, wherein
  • the first output end of the parameter setting unit is connected to the first input end of the first control loop
  • the second output end of the parameter setting unit is connected to the first input end of the second control loop
  • the third output end of the parameter setting unit Connected to the first input of the multiply-add unit
  • a second input end of the first control loop is connected to an output end of the demodulation unit, and an output end of the first control loop is connected to the second input end of the second control loop,
  • the output ends of the second control loop are respectively connected to the V D3 pin voltage port of the driver and the second input end of the multiply-add unit.
  • the third input end of the multiply-add unit is connected to the first output end of the low frequency signal generating unit, and the output end of the multiplying and adding unit is connected to the V G3 pin voltage port of the driver.
  • a second output end of the low frequency signal generating unit is connected to the demodulating unit
  • the output of the voltage monitoring unit is connected to the third input of the second control loop, and the input of the voltage monitoring unit is connected to the driver.
  • the first control loop includes a first subtractor and a first integrator, wherein the two inputs of the first subtractor are respectively connected to the first output end of the demodulation unit and the parameter setting unit, and the output of the first subtractor is The input end of the first integrator is connected, and the output end of the first integrator is connected to the second input end of the second control loop,
  • the first subtractor is configured to calculate the pilot signal amplitude after receiving the pilot signal amplitude value output by the demodulation unit and the value of the setting parameter of the first control loop output by the first output end of the parameter setting unit.
  • the difference between the value and the value of the setting parameter of the first control loop, and the difference Outputting to the first integrator, the first integrator is configured to perform a cumulative operation on the received difference to obtain a first accumulated operation result, and output the first accumulated operation result to the second input end of the second control loop .
  • the second control loop includes a second subtractor and a second integrator, wherein the three inputs of the second subtractor are respectively connected to the output of the first control loop, the second output of the parameter setting unit, and the voltage monitoring unit The output is connected, the output of the second subtractor is connected to the input of the second integrator, and the output of the second integrator is connected to the driver.
  • the second subtractor is configured to receive a voltage value of a pin of the driver outputted by the voltage monitoring unit, a value of a setting parameter of the second control loop outputted by the second output end of the parameter setting unit, and a first control loop After the first accumulated operation result outputted by the output terminal, the difference between the pin voltage value of the driver, the first accumulated operation result, and the value of the setting parameter of the second control loop is calculated, and the difference is output to the first
  • the second integrator is configured to perform a cumulative operation on the received difference to obtain a second accumulated operation result, and output the second accumulated operation result to the V D3 pin voltage port of the driver.
  • the locking speed of the second control loop is greater than the locking speed of the first control loop.
  • Embodiments of the present invention also provide a method for adjusting the power balance of a modulator output optical signal, which is applied to the above apparatus for adjusting a power balance of a modulator output optical signal, the method comprising:
  • each balance controller corresponds to one optical signal
  • the power of the received multiple optical signals is adjusted by a plurality of balance controllers after the parameters are set to balance the power of the multiple optical signals.
  • the method further includes :
  • the setting of the second control loop is continued in the step of the first preset value
  • the parameter is added with a first preset value, and the first control loop and the second control loop are re-locked each time a first preset value is added until the absolute value of the voltage value output by the first control loop is less than or equal to
  • the second preset value is up, and the sum of the first initial value and the added first preset value is taken as the second value.
  • the method also includes:
  • the setting of the second control loop is always performed with the step of the first preset value
  • the parameter is decreased by a first preset value, and the first control loop and the second control loop are re-locked each time the first preset value is decreased until the absolute value of the voltage value output by the first control loop is less than Or equal to the second preset value, and the difference between the first initial value and the reduced first preset value is taken as the second value.
  • the method further includes:
  • the second control loop is always given to the second control loop
  • the setting parameter is decreased by a third preset value, and the first control loop and the second control loop are re-locked every time the third preset value is decreased until the absolute value of the voltage output by the first control loop is absolute
  • the value is less than or equal to the second preset value, and the difference between the first initial value and the reduced first preset value is taken as the second value.
  • the setting of the second control loop is always performed with the third preset value step
  • the parameter is added with a third preset value, and the first control loop and the second control loop are re-locked each time a third preset value is added until the absolute value of the voltage value output by the first control loop is less than or equal to
  • the second preset value is up, and the sum of the first initial value and the added third preset value is taken as the second value.
  • the method further includes:
  • a target power value range of each optical signal is determined according to a minimum value of the first output power.
  • Obtaining a first value of a setting parameter of a first control loop of each balance controller including:
  • the sum of the second initial value and the fourth preset value is taken as the first value
  • the method further includes:
  • the setting parameter of the first control loop is decreased by a fourth preset value based on the second initial value, and the first control loop is re-locked.
  • the difference between the second initial value and the fourth preset value is taken as the first value
  • the setting parameter of the first control loop is decreased by the fourth preset value step a fourth preset value, and relocking the first control loop and the second control loop after each decreasing of the fourth preset value, until the output power of the optical signal corresponding to the balance control is within the target power value range So far, the difference between the second initial value and the reduced fourth preset value is taken as the first value.
  • the output power of the multi-channel optical signal is adjusted by a plurality of balance controllers, so that the output power of the multi-channel optical signals is balanced, and the power level of the output optical signal is automatically adjusted to ensure the output.
  • the optical signal is balanced to reduce the effect of the difference between the multiple optical signals.
  • FIG. 1 is a schematic diagram of a balance controller in a first embodiment of the present invention
  • FIG. 2 is a schematic diagram of a first control loop in a first embodiment of the present invention
  • FIG. 3 is a schematic diagram of a second control loop in the first embodiment of the present invention.
  • FIG. 4 is a flow chart of a method for adjusting power balance of a modulator output optical signal in a second embodiment of the present invention
  • FIG. 5 is a flowchart of a method for adjusting power balance of a modulator output optical signal in a third embodiment of the present invention.
  • FIG. 6 is a diagram of acquiring a second control loop of each balance controller according to a third embodiment of the present invention; a flow chart of the first method of setting the second value of the parameter;
  • FIG. 7 is a flowchart of a second method for obtaining a second value of a setting parameter of a second control loop of each balance controller according to a third embodiment of the present invention.
  • FIG. 8 is a flowchart of obtaining a first value of a setting parameter of a first control loop of each balance controller in a third embodiment of the present invention.
  • FIG. 9 is a schematic diagram showing the use of balance control and PM-QPSK modulator in a third embodiment of the present invention.
  • FIG. 10 is a schematic diagram showing the use of balance control and DQPSK modulator in a third embodiment of the present invention.
  • Figure 11 is a schematic diagram showing the use of balance control and a 16-QAM modulator in a third embodiment of the present invention.
  • a first embodiment of the present invention provides an apparatus for adjusting a power balance of a modulator output optical signal, the apparatus comprising a plurality of balance controllers, wherein an input of each balance controller passes through a demodulation unit
  • the transimpedance amplifier and the optical splitter are connected to the output end of the modulator, and the output end of each balance controller is connected to the driver, and each balance controller corresponds to one optical signal
  • the balance controller includes: a parameter setting unit, and a first control a loop (control large loop), a second control loop (control small loop), a multiply-add unit, a low frequency signal generating unit, and a voltage monitoring unit, wherein the first output end of the parameter setting unit and the first control loop The first input end is connected, the second output end of the parameter setting unit is connected to the first input end of the second control loop, and the third output end of the parameter setting unit is connected to the first input end of the multiplying and adding unit, the first control loop a second input end of the circuit (control large loop) is
  • the offset Offset/Slope Value Ki parameter of the parameter setting unit is a setting of the offset/slope value of the multiply-add unit, is used to calculate the V G3 pin voltage of the driver;
  • V D3 set (V D3 setting) is a parameter setting of the second control loop, which is used to adjust the modulator driving amplitude V D3 to 2V ⁇ position;
  • Level set is the parameter setting of the first control loop, It is used to adjust the modulator drive amplitude V D3 to balance the power output of each optical signal.
  • the voltage monitoring unit is mainly configured to monitor the driver pin voltage value, and the feedback voltage values V bus and V D3 real-time adjustment values form a closed loop loop.
  • the low frequency signal generating unit is mainly arranged to generate an alternating current signal of a desired frequency f 0 , and the alternating current signal of the frequency f 0 is mainly used for setting the voltage of the driver V G3 pin.
  • the first control loop includes a first subtractor and a first integrator, wherein the two inputs of the first subtractor are respectively associated with the demodulation unit and The first output end of the parameter setting unit is connected, the output end of the first subtractor is connected to the input end of the first integrator, and the output end of the first integrator is connected to the second input end of the second control loop, wherein the first After receiving the pilot signal amplitude value output by the demodulation unit and the value (Level set) of the setting parameter of the first control loop outputted by the first output end of the parameter setting unit, the subtractor calculates the pilot signal amplitude value and The difference between the set values of the first control loop and the difference is output to the first integrator, and the first integrator performs a cumulative operation on the received difference to obtain the first accumulated And calculating a result, and outputting the first accumulated operation result to the second input end of the second control loop.
  • the first integrator After receiving the pilot signal amplitude value output by the demodulation unit and the value (Level set) of
  • the first control loop is primarily provided as a closed loop control, the loop adjustment of which causes the modulator drive amplitude to change such that the multiple optical signal output power is balanced.
  • the first integrator is configured to control the first control loop lock value accumulation operation, that is, when the first integrator is lost When the value required for the second control loop is reached, the input of the first integrator will be a value of about 0, at which point the first control loop no longer accumulates that the first integrator output is stable.
  • the first subtractor is mainly configured to calculate a difference between the amplitude of the pilot signal output by the demodulation unit and the value of the setting parameter of the first control loop, and the output result is the lock flag 1.
  • the second control loop includes a second subtractor and a second integrator, wherein the three input ends of the second subtractor and the first control loop respectively The output end of the circuit, the second output end of the parameter setting unit and the output end of the voltage monitoring unit are connected, the output end of the second subtractor is connected to the input end of the second integrator, and the output end of the second integrator is connected to the driver.
  • the second subtractor receives the pin voltage value of the driver outputted by the voltage monitoring unit, the value of the setting parameter of the second control loop outputted by the second output end of the parameter setting unit, and the output of the output of the first control loop After the first accumulated operation result, the difference between the pin voltage value of the driver, the first accumulated operation result, and the value of the setting parameter of the second control loop is calculated, and the difference is output to the second integrator
  • the second integrator performs a cumulative operation on the received difference to obtain a second accumulated operation result, and outputs the second accumulated operation result to the V D3 pin voltage port of the driver.
  • the second control loop is primarily provided as a closed loop control with loop adjustment such that the modulator drive amplitude reaches 2V ⁇ .
  • the second integrator is mainly configured to control the second control loop lock value accumulation operation. When the output of the second integrator reaches the required value of V D3 , the input of the second integrator will be a value of about 0. The second control loop no longer accumulates the second integrator output stability.
  • a second subtracter configured to calculate the main drive voltage pin (V bus) setting a value of a difference between the cumulative operation result of the first parameter and the second control loop (V D3 set),, its output To lock the flag 2.
  • the locking speed of the second control loop is faster than the locking speed of the first control loop, that is, the second control loop must be locked before the first control loop is locked. Ensure that the entire control loop is operating in a steady state.
  • a plurality of balance controllers are capable of adaptively and accurately detecting the drive amplitude 2V ⁇ , and thus the accurate differential 2V ⁇ amplitude can be obtained in the locked differential phase shift keying (DPSK) eye.
  • the power of the output optical signal is automatically adjusted, so that the output power of the multi-channel optical signal is balanced, and the balance control of the transmitted optical power is realized, and the power of the output optical signal is automatically adjusted under the condition of improving production efficiency. To ensure the power balance of the output optical signal and reduce the difference between the multiple optical signals.
  • a second embodiment of the present invention provides a method for adjusting the power balance of a modulator output optical signal, which is applied to the above apparatus for adjusting a power balance of a modulator output optical signal, the method comprising:
  • Step S41 setting each balance controller according to the first value of the setting parameter of the first control loop of each balance controller and the second value of the setting parameter of the second control loop obtained in advance;
  • Step S42 receiving a plurality of optical signals sent by the modulator through the optical splitter, the demodulation unit, and the transimpedance amplifier, wherein each balance controller corresponds to one optical signal;
  • step S43 the power of the received multiple optical signals is adjusted by a plurality of balance controllers after the parameters are set, so that the power of the multiple optical signals is balanced.
  • the first value (Level set) of the setting parameters of the first control loop of each balance controller and the second value of the setting parameter of the second control loop of each balance controller may be obtained by preselection. (V D3 set), setting each balance controller so that when receiving the multi-channel optical signals sent by the modulator through the splitter, the demodulation unit and the transimpedance amplifier, each balance controller can receive each The optical signal is power-adjusted to balance the output power of the multi-channel optical signal and reduce the difference between the multiple optical signals.
  • a third embodiment of the present invention provides a method for adjusting the power balance of a modulator output optical signal, which is applied to the above apparatus for adjusting a power balance of a modulator output optical signal, the method comprising:
  • Step S51 acquiring a first value of the setting parameter of the first control loop of each balance controller and a second value of the setting parameter of the second control loop;
  • Step S52 Performing, for each balance controller, a first value of the setting parameter of the first control loop of each balance controller and a second value of the setting parameter of the second control loop obtained in advance.
  • Step S53 receiving a plurality of optical signals sent by the modulator through the optical splitter, the demodulation unit, and the transimpedance amplifier, wherein each balance controller corresponds to one optical signal;
  • Step S54 adjusting the power of the received multi-path optical signal by using a plurality of balance controllers after setting the parameters to balance the power of the multi-path optical signals.
  • the first value (Level set) of the setting parameter of the first control loop of each balance controller and the second value of the setting parameter of the second control loop are obtained.
  • V D3 set setting each balance controller so that when receiving the multi-channel optical signals sent by the modulator through the splitter, the demodulation unit and the transimpedance amplifier, each balance controller can receive each The optical signal is power-adjusted to balance the output power of the multi-channel optical signal and reduce the difference between the multiple optical signals.
  • the mode one includes:
  • Step S61 setting a setting parameter of the second control loop to a first initial value, where the first initial value is a voltage value of the driver when the modulator bias voltage is a minimum value;
  • the first initial value is a feedback value Vbus read by the voltage monitoring unit, that is, a voltage value of the driver (ie, a pin voltage value of the driver) when the modulator bias voltage is at a minimum value.
  • the enable switches of the first control loop and the second control loop can be opened to facilitate the subsequent steps.
  • Step S62 locking the first control loop and the second control loop, and acquiring a first voltage value output by the current first control loop;
  • the second control loop after setting the setting parameters of the second control loop, it is necessary to check whether the second control loop is locked (ie, check whether the lock flag bit 2 is around 0), and if it is locked, continue. Check whether the first control loop is locked (that is, check whether the lock flag bit 1 is around 0). If it is locked, proceed to step S63. If the second control loop is found to be unlocked, repeat The second control loop is locked. Of course, if the second control loop cannot be locked after multiple operations (there may be a problem with the second control loop itself causing the process to enter an endless loop), the process ends. Similarly, if it is found that the first control loop is not locked, the first control loop is repeatedly locked. Of course, if the first control loop is still locked after multiple operations (there may be a problem in the first control loop itself) Enter the endless loop), then the process ends.
  • Step S63 adding a first preset value to the setting parameter of the second control loop
  • the size of the first preset value is not limited, and may be adjusted according to actual needs.
  • Step S64 relocking the first control loop and the second control loop, and acquiring a second voltage value output by the current first control loop;
  • the method of locking the first control loop and the second control loop is the same as the method of locking the first control loop and the second control loop in step S62, and details are not described herein again.
  • Step S65 comparing an absolute value of the first voltage value with an absolute value of the second voltage
  • Step S66 Adjust a direction of the setting parameter of the second control loop according to a comparison result between the absolute value of the first voltage value and the absolute value of the second voltage value, to obtain the second value, including:
  • the absolute value of the second voltage is less than the absolute value of the first voltage value, and the absolute value of the second voltage is less than or equal to the second preset value (eg, 0x100), the sum of the first initial value and the first preset value The value is taken as the second value;
  • the setting of the second control loop is continued in the step of the first preset value
  • the parameter is added with a first preset value, and the first control loop and the second control loop are re-locked each time a first preset value is added until the absolute value of the voltage value output by the first control loop is less than or equal to a second preset value, and the sum of the first initial value and the added first preset value is taken as the second value;
  • the setting of the second control loop is always performed with the step of the first preset value
  • the parameter is decreased by a first preset value, and the first control loop and the second control loop are re-locked each time the first preset value is decreased until the absolute value of the voltage value output by the first control loop is less than Or equal to the second preset value, and the difference between the first initial value and the reduced first preset value is taken as the second value.
  • the direction of adjusting the setting parameter of the second control loop is determined according to the comparison result of the absolute value of the first voltage value and the absolute value of the second voltage (for example, at the first initial value) Adding a first preset value based on the first initial value, decreasing a first preset value, etc.).
  • mode two includes:
  • Step S71 setting a setting parameter of the second control loop to a first initial value, where the first initial value is a voltage value of the driver when the modulator bias voltage is a minimum value;
  • the first initial value is a feedback value Vbus read by the voltage monitoring unit, that is, a voltage value of the driver (ie, a pin voltage value of the driver) when the modulator bias voltage is at a minimum value.
  • the enable switches of the first control loop and the second control loop can be opened to facilitate the subsequent steps.
  • Step S72 locking the first control loop and the second control loop, and acquiring a first voltage value output by the current first control loop;
  • the second control loop after setting the setting parameters of the second control loop, it is necessary to check whether the second control loop is locked (ie, check whether the lock flag bit 2 is around 0), and if it is locked, continue. Check whether the first control loop is locked (that is, check whether the lock flag bit 1 is around 0). If it is locked, proceed to step S73. If the second control loop is not locked, the second control loop is repeatedly locked. Of course, if the second control loop fails to be locked after multiple operations (there may be a problem with the second control loop itself, the process is dead. Loop), then the process ends.
  • the first control loop is repeatedly locked, of course, if more The first control loop of the secondary operation still cannot be locked (it may be that the first control loop itself has a problem causing the process to enter an endless loop), and the process ends.
  • Step S73 reducing a setting parameter of the second control loop by a third preset value based on the first initial value
  • the size of the third preset value is not limited, and may be adjusted according to actual needs.
  • Step S74 relocking the first control loop and the second control loop, and acquiring a fourth voltage value output by the current first control loop;
  • the method of locking the first control loop and the second control loop is the same as the method of locking the first control loop and the second control loop in step S72, and details are not described herein again.
  • Step S75 comparing an absolute value of the fourth voltage value with an absolute value of the first voltage value
  • Step S76 adjusting the direction of the setting parameter of the second control loop according to the comparison result between the absolute value of the first voltage value and the absolute value of the fourth voltage value, to obtain the second value, including:
  • the first initial value and the third preset value are The difference is taken as the second value
  • the second control loop is always given to the second control loop
  • the setting parameter is decreased by a third preset value, and the first control loop and the second control loop are re-locked each time the third preset value is decreased until the absolute value of the voltage output by the first control loop is absolute
  • the value is less than or equal to the second preset value, and the difference between the first initial value and the reduced first preset value is taken as the second value;
  • the third preset value is added to the setting parameter of the second control loop by a third preset value, and the third preset value is re-locked every time a third preset value is added. a control loop and a second control loop until the absolute value of the voltage value output by the first control loop is less than or equal to the second preset value, and the sum of the first initial value and the added third preset value The value is taken as the second value.
  • the direction of adjusting the setting parameter of the second control loop is determined according to the comparison result of the absolute value of the first voltage value and the absolute value of the fourth voltage (for example, at the first initial value) Adding a third preset value based on the first initial value, reducing a third preset value, etc.).
  • the method further includes: acquiring each The first output power of each optical signal when the setting parameters of the second control circuit of the balance controller are all set to the corresponding second value; and the optical signal of each channel is determined according to the minimum value of the first output power Target power value range.
  • each balance controller can adjust the power of the optical signal received by itself according to the target power value range.
  • the foregoing obtaining the first value of the setting parameter of the first control loop of each balance controller includes:
  • Step S81 setting a setting parameter of the first control loop to a second initial value, and adding a fourth preset value to the setting parameter of the first control loop based on the second initial value;
  • the second initial value is zero. It can be understood that, in the third embodiment of the present invention, the size of the fourth preset value is not limited, which can be adjusted according to actual needs.
  • Step S82 locking the first control loop and the second control loop
  • the second control loop is locked (ie, check whether the lock flag bit 2 is around 0), and if it is locked, continue.
  • Check whether the first control loop is locked that is, check whether the lock flag bit 1 is around 0). If it is locked, proceed to step S83.
  • the second control loop is not locked, the second control loop is repeatedly locked.
  • the first control loop is still locked after multiple operations (there may be a problem in the first control loop itself) Enter the endless loop), then the process ends.
  • Step S83 acquiring a current second output power of the optical signal corresponding to the balance controller, and comparing the second output power with the first output power of the optical signal;
  • Step S84 Determine, according to a comparison result of the second output power of the optical signal and the first output power of the optical signal, a direction of adjusting a setting parameter of the first control loop, to obtain a first value, including:
  • the sum of the second initial value and the fourth preset value is taken as the first value
  • the setting parameter of the first control loop is decreased by a fourth preset value based on the second initial value, and the first control loop is re-locked.
  • the difference between the second initial value and the fourth preset value is taken as the first value
  • the setting parameter of the first control loop is decreased by the fourth preset value step a fourth preset value, and relocking the first control loop and the second control loop after each decreasing of the fourth preset value, until the output power of the optical signal corresponding to the balance control is within the target power value range So far, the difference between the second initial value and the reduced fourth preset value is taken as the first value.
  • the direction of adjusting the setting parameter of the first control loop is determined according to the comparison result of the second output power of the optical signal and the first output power of the optical signal (eg, For example, adding a fourth preset value based on the second initial value, decreasing a fourth preset value based on the second initial value, and the like).
  • the method for adjusting the power balance of the output optical signal of the modulator is further explained by taking a plurality of (for example, four) balance control and the use of the PM-QPSK modulator as an example. .
  • the transmitter using the Mach-Zehnder modulator is a transmitter based on the PM-QPSK modulation system.
  • Two QPSK modulation systems are used, which are modulated by the peak, valley, and peak values of the driving voltage-light intensity characteristics, with an amplitude of 2V ⁇ (V ⁇ represents the voltage at which the phase of the modulator is changed by ⁇ ).
  • the signal is modulated.
  • the bias voltage of the modulator controls the method of adding the direct current amount using the pilot signals f1 and f2.
  • the modulator optical input uses a tunable laser (ITLA) as the light source, and the continuous wavelength optical signal from the ITLA is modulated by the modulator to form an optical output signal in the PM-QPSK modulation format (the output of which is the average optical power).
  • the data input of the modulator is amplified by a driver by a 4-channel signal (RF in XI Data, RF in XQ Data, RF in YI Data, and RF in YQ Data) output from the PM-QPSK signal source, thereby driving the modulator.
  • an external intelligent power module a device that integrates an optical power splitter and photodetector, the external smart power module is used here instead of the internal PDs of the modulator because of the external
  • the intelligent power module has a lower wavelength corresponding change rate than the internal PDs.
  • the optical signal output by the modulator is detected (5% of the light is used for optical power detection), and is converted into a corresponding monitoring optical current IPD according to the output optical power.
  • the Tz AMP also called Transimpedence Amplifier (TIA) is set to convert the photocurrent into a voltage signal VTZ.
  • AAF anti-aliasing low-pass filter
  • BPF Digital Band Pass Filter
  • VD vector demodulator
  • the amplitude information of the XI, XQ, YI and YQ channels are sent to the four power balance control units respectively, and the output of the power balance unit is fed back to control the voltages of the V D3 and V G3 pins of the driver, so that each channel forms a power balance. Closed-loop control.
  • the PM-QPSK modulator controls the process of power balance of multiple optical signals (XI road, XQ road, YI road and YQ road).
  • the first step XI road, XQ road, YI road and YQ road respectively perform step S61 to step S66 or step S71 to step S76 to obtain four V D3 set values;
  • Step 2 Set the four V D3 set values to the parameter setting unit corresponding to the balance control, and record the first output power of the four channels at this time.
  • the third step compare the size of the first output power of the four channels, assuming that the first output power of the four channels is from the smallest to the largest: YQ road, YI road, XQ road and XI road.
  • the magnitude of the first output power of the four channels is compared to obtain a target power value range based on the minimum first output power.
  • the fourth step: YQ road, YI road, XQ road and XI road sequentially perform the above steps S81 to S84 to obtain the first value of the setting parameters of the first control loop of the four balance controllers.
  • Step 5 According to the obtained four V D3 set values (ie, the second value) and the four first values, the parameter setting unit of the corresponding balance controller is set. Therefore, the four balance controllers adjust the power of the subsequently received optical signal to balance the power and reduce the difference between the four channels.
  • the above balance controller can also be used in conjunction with the DQPSK modulator.
  • the DQPSK modulator includes a backlight power detecting unit PD tube, which is built in a lithium niobate modulator and configured to sense an optical signal output by the lithium niobate modulator, and converts the output optical power into a corresponding monitoring photocurrent I PD according to the output optical power.
  • the transimpedance amplifier TZ AMP is set to convert the photocurrent signal into a voltage signal V TZ . It is then sent to the modulation control unit and the power balance control unit.
  • the 40Gbit/s DQPSK data modulator it is mainly set to control the I-way bias point control, the Q-way bias point control, and the third-point control point offset point for the DATA modulator. Due to the need to precisely control the three lock points (I, Q bias point and phase bias point), in the I / Q modulator bias / phase Control, using f1, f2 two different pilot signals for time-division control, Differentiate between different locking points.
  • the optical signal detected from the internal PD1 of the DATA modulator contains two different frequency difference frequency signals.
  • the status information of the detected difference frequency signal is sent to the balance controller and fed back to the driver voltage signal, so that the closed loop forms a control loop to adjust the output optical power to balance the power of I and Q, and reduce the two paths. The difference between the damage.
  • the application with a PM-QPSK modulator can also be used with a 16-QAM modulator.
  • the 16-QAM modulator uses a tunable laser (ITLA) as a light source, and the continuous wavelength optical signal from the ITLA is modulated by a modulator to form an optical output signal of the optical 16-QAM modulation format (the output of which is the average optical power).
  • the data signal input of the 16-QAM modulator is a 4-channel digital drive signal of the generated multi-level modulator arm output from the coding unit, and is amplified by a driver to drive the modulator.
  • the optical signal output from the 16-QAM modulator is detected and split by 5% via an external IPM.
  • the TIA is set to convert the photocurrent into a voltage signal V TZ .
  • the X/Y modulator bias voltage control unit sets the detected difference frequency signal amplitude information to be sent to the balance controller, and feeds back to the driver voltage signal, thereby forming a control loop to adjust the output.
  • the amount of optical power is such that the output power of the two polarization states of X and Y is balanced, and the difference between the two paths is reduced.
  • the embodiment of the invention further provides a computer storage medium, wherein the computer storage medium stores computer executable instructions, and the computer executable instructions are used to execute the above method.
  • each module/unit in the above embodiment may be implemented in the form of hardware, for example, by implementing an integrated circuit to implement its corresponding function, or may be implemented in the form of a software function module, for example, executing a program stored in the memory by a processor. / instruction to achieve its corresponding function.
  • the invention is not limited to any specific form of combination of hardware and software.
  • the above technical solution achieves the effect of automatically adjusting the power level of the output optical signal, ensuring the power balance of the output optical signal, and reducing the difference between the multiple optical signals.

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optical Communication System (AREA)

Abstract

一种调节调制器输出光信号功率平衡的装置及方法，其中该装置包括：多个平衡控制器，其中每个平衡控制器的输入端通过解调单元、跨阻放大器以及分光器与调制器的输出端相连，每个平衡控制器的输出端与驱动器相连，且每个平衡控制器对应一路光信号，平衡控制器包括：参数设置单元、第一控制环路、第二控制环路、乘加单元、低频信号产生单元以及电压监控单元，上述技术方案自动调节输出光信号的功率大小，以保证输出光信号功率平衡，从而减小多路光信号之间的差损。

Description

一种调节调制器输出光信号功率平衡的装置及方法 技术领域
本文涉及但不限于光模块技术领域，特别涉及一种调节调制器输出光信号功率平衡的装置及方法。
背景技术
随着信息时代的来临，社会对信息的需要急剧膨胀，特别是过去十几年，互联网流量一直处于爆炸式增长。光纤传输网络是整个信息网络的支撑基础，高速光传输作为一种新型光通信模式推动下一代互联网和宽带移动通信网的发展和技术进步，已成为国际研究热点。
光纤通讯传输系统发展历程来看，每一次光纤传输速率的升级都伴随着调制格式的创新。100Gbit/s光纤传输系统，采用偏振复用正交相移键控(PM-QPSK)调制方式，把波特率降低为二进制调制码型的一半，以获得更大色度色散(CD)容限和偏振模色散(PMD)容限。100Gbit/s PM-QPSK传输技术的调制方案是采用25G baud QPSK编码方式，该方法是由每一波长采用两个正交相移键控(QPSK)信号来传递100Gbit/s业务，这两个QPSK信号分别调制光载波两个正交极化(偏振)中的一个。
当调制器的两个偏振态输出X路和Y路平衡在±0.5dB时，调制器的X路和Y路的差损范围在±1.5dB，而目前没有还没有一种方法对发射光功率进行平衡控制，从而当调制器输出每路的差损较大时，严重影响了发送端工作状态，从而影响光模块传输质量。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本发明实施例提供一种调节调制器输出光信号功率平衡的装置及方法， 能够实现在锁定差分相移键控眼图时，自动调节输出光信号的功率大小，以保证输出光信号功率平衡，从而减小多路光信号之间的差损。
本发明实施例提供了一种调节调制器输出光信号功率平衡的装置，该装置包括多个平衡控制器，其中每个平衡控制器的输入端通过解调单元、跨阻放大器以及分光器与调制器的输出端相连，每个平衡控制器的输出端与驱动器相连，且每个平衡控制器对应一路光信号，
平衡控制器包括：参数设置单元、第一控制环路、第二控制环路、乘加单元、低频信号产生单元以及电压监控单元，其中
参数设置单元的第一输出端与第一控制环路的第一输入端连接，参数设置单元的第二输出端与第二控制环路的第一输入端连接，参数设置单元的第三输出端与乘加单元的第一输入端连接，
第一控制环路的第二输入端与解调单元的输出端连接，第一控制环路的输出端与第二控制环路的第二输入端连接，
第二控制环路的输出端分别与驱动器的VD3管脚电压端口和乘加单元的第二输入端连接，
乘加单元的第三输入端与低频信号产生单元的第一输出端连接，乘加单元的输出端与驱动器的VG3管脚电压端口连接，
低频信号产生单元的第二输出端与解调单元连接，
电压监控单元的输出端与第二控制环路的第三输入端连接，电压监控单元的输入端与驱动器连接。
其中，
第一控制环路包括第一减法器和第一积分器，其中第一减法器的两个输入端分别与解调单元和参数设置单元的第一输出端连接，第一减法器的输出端与第一积分器的输入端连接，第一积分器的输出端与第二控制环路的第二输入端连接，
其中第一减法器设置为,在接收到解调单元输出的导频信号幅度值和参数设置单元的第一输出端输出的第一控制环路的设置参数的数值之后，会计算导频信号幅度值与第一控制环路的设置参数的数值之间的差值，并将差值 输出给第一积分器，第一积分器设置为，对接收到的差值进行累计运算，得到第一累计运算结果，并将第一累计运算结果输出给第二控制环路的第二输入端。
其中，
第二控制环路包括第二减法器和第二积分器，其中第二减法器的三个输入端分别与第一控制环路的输出端、参数设置单元的第二输出端以及电压监控单元的输出端连接，第二减法器的输出端与第二积分器的输入端连接，第二积分器的输出端与驱动器连接，
其中第二减法器设置为，在接收到电压监控单元输出的驱动器的管脚电压值、参数设置单元的第二输出端输出的第二控制环路的设置参数的数值以及第一控制环路的输出端输出的第一累计运算结果之后，会计算驱动器的管脚电压值、第一累计运算结果与第二控制环路的设置参数的数值之间的差值，并将该差值输出给第二积分器，第二积分器设置为，对接收到的差值进行累计运算，得到第二累计运算结果，并将第二累计运算结果输出给驱动器的VD3管脚电压端口。
其中，第二控制环路的锁定速度大于第一控制环路的锁定速度。
本发明的实施例还提供了一种调节调制器输出光信号功率平衡的方法，应用于上述的调节调制器输出光信号功率平衡的装置，该方法包括：
根据预先得到的每个平衡控制器的第一控制环路的设置参数的第一数值和第二控制环路的设置参数的第二数值，对每个平衡控制器进行设置；
接收调制器通过分光器、解调单元和跨阻放大器发送的多路光信号，其中每个平衡控制器对应一路光信号；
通过设置参数后的多个平衡控制器对所接收到的多路光信号的功率进行调节，使多路光信号功率平衡。
其中，
在根据预先得到的每个平衡控制器的第一控制环路的设置参数的第一数值和第二控制环路的设置参数的第二数值，对每个平衡控制器进行设置之前，方法还包括：
获取每个平衡控制器的第一控制环路的设置参数的第一数值和第二控制环路的设置参数的第二数值。
其中，
获取每个平衡控制器的第二控制环路的设置参数的第二数值，包括：
将第二控制环路的设置参数设置为第一初始值，第一初始值为调制器偏置电压为最小值时驱动器的电压值；
锁定第一控制环路和第二控制环路，并获取当前第一控制环路输出的第一电压值；
给第二控制环路的设置参数增加一个第一预设值；
重新锁定第一控制环路和第二控制环路，并获取当前第一控制环路输出的第二电压值；
比较第一电压值的绝对值与第二电压的绝对值；
当第二电压的绝对值小于第一电压值的绝对值，且第二电压的绝对值小于或等于第二预设值时，将第一初始值与第一预设值的和值作为第二数值；
当第二电压的绝对值小于第一电压值的绝对值，且第二电压的绝对值大于第二预设值时，则以第一预设值为步长一直给第二控制环路的设置参数增加一个第一预设值，并在每增加一个第一预设值时重新锁定第一控制环路和第二控制环路，直至第一控制环路输出的电压值的绝对值小于或等于第二预设值为止，并将第一初始值与增加的第一预设值的和值作为第二数值。
其中，方法还包括：
当第二电压值的绝对值大于第一电压值的绝对值时，则将第二控制环路的设置参数在第一初始值的基础上减小一个第一预设值，并重新锁定第一控制环路和第二控制环路；
获取当前第一控制环路输出的第三电压值；
比较第三电压值的绝对值与第一电压值的绝对值；
当第三电压的绝对值小于第一电压值的绝对值，且第三电压的绝对值小于或等于第二预设值时，将第一初始值与第一预设值的差值作为第二数值；
当第三电压的绝对值小于第一电压值的绝对值，且第三电压的绝对值大于第二预设值时，则一直以第一预设值为步长给第二控制环路的设置参数减小一个第一预设值，并在每减小一个第一预设值时重新锁定第一控制环路和第二控制环路，直至第一控制环路输出的电压值的绝对值小于或等于第二预设值为止，并将第一初始值与减小的第一预设值的差值作为第二数值。
其中，
在获取当前第一控制环路输出的第一电压值之后，方法还包括：
在第一初始值的基础上给第二控制环路的设置参数减小一个第三预设值；
重新锁定第一控制环路和第二控制环路，并获取当前第一控制环路输出的第四电压值；
比较第四电压值的绝对值与第一电压值的绝对值；
当第四电压值的绝对值小于第一电压值的绝对值，且第四电压值的绝对值小于或等于第二预设值时，将第一初始值与第三预设值的差值作为第二数值；
当第四电压值的绝对值小于第一电压值的绝对值，且第四电压值的绝对值大于第二预设值时，则一直以第三预设值为步长给第二控制环路的设置参数减小一个第三预设值，并在每减小一个第三预设值时重新锁定第一控制环路和第二控制环路，直至第一控制环路输出的电压值的绝对值小于或等于第二预设值为止，并将第一初始值与减小的第一预设值的差值作为第二数值。
其中，
当第四电压值的绝对值大于第一电压值的绝对值时，则将第二控制环路的设置参数在第一初始值的基础上增加一个第三预设值，并重新锁定第一控制环路和第二控制环路；
获取当前第一控制环路输出的第五电压值；
比较第五电压值的绝对值与第一电压值的绝对值；
当第五电压的绝对值小于第一电压值的绝对值，且第五电压的绝对值小于或等于第二预设值时，将第一初始值与第三预设值的和值作为第二数值；
当第五电压的绝对值小于第一电压值的绝对值，且第五电压的绝对值大于第二预设值时，则一直以第三预设值为步长给第二控制环路的设置参数增加一个第三预设值，并在每增加一个第三预设值时重新锁定第一控制环路和第二控制环路，直至第一控制环路输出的电压值的绝对值小于或等于第二预设值为止，并将第一初始值与增加的第三预设值的和值作为第二数值。
其中，
在获取每个平衡控制器的第一控制环路的设置参数的第一数值之前，方法还包括：
获取当每个平衡控制器的第二控制电路的设置参数都设置为对应的第二数值时，每路光信号的第一输出功率；
根据第一输出功率中的最小值，确定出每路光信号的目标功率值范围。
其中，
获取每个平衡控制器的第一控制环路的设置参数的第一数值，包括：
将第一控制环路的设置参数设置为第二初始值，并在第二初始值的基础上给第一控制环路的设置参数增加一个第四预设值；
锁定第一控制环路和第二控制环路；
获取与平衡控制器对应的光信号当前的第二输出功率，并比较第二输出功率与该光信号的第一输出功率；
当第二输出功率小于该光信号的第一输出功率，且第二输出功率在目标功率值范围内时，将第二初始值与第四预设值的和值作为第一数值；
当第二输出功率小于该光信号的第一输出光功率，且第二输出功率超出目标功率值范围时，则以第四预设值为步长一直给第一控制环路的设置参数增加一个第四预设值，并在每增加一个第四预设值后重新锁定第一控制环路和第二控制环路，直至第二输出功率在目标功率值范围内为止，并将第二初始值与增加的第四预设值的和值作为第一数值。
其中，
在比较第二输出功率与该光信号的第一输出功率之后，方法还包括：
当第二输出功率大于该光信号的第一输出功率时，则在第二初始值的基础上给第一控制环路的设置参数减小一个第四预设值，并重新锁定第一控制环路和第二控制环路；
获取与平衡控制器对应的光信号当前的第三输出功率；
比较第三输出功率与该光信号的第一输出功率；
当第三输出功率小于该光信号的第一输出功率，且第三输出功率在目标功率值范围内时，将第二初始值与第四预设值的差值作为第一数值；
当第三输出功率小于该光信号的第一输出光功率，且第二输出功率超出目标功率值范围时，则以第四预设值为步长一直给第一控制环路的设置参数减小一个第四预设值，并在每减小一个第四预设值后重新锁定第一控制环路和第二控制环路，直至与平衡控制对应的光信号的输出功率在目标功率值范围内为止，并将第二初始值与减小的第四预设值的差值作为第一数值。
本发明实施例的上述方案至少包括以下有益效果：
在本发明的实施例中，通过多个平衡控制器对多路光信号的输出功率的大小进行调节，使得多路光信号的输出功率平衡，达到了自动调节输出光信号的功率大小，保证输出光信号功率平衡，减小多路光信号之间的差损的效果。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图概述
图1为本发明第一实施例中平衡控制器的示意图；
图2为本发明第一实施例中第一控制环路的示意图；
图3为本发明第一实施例中第二控制环路的示意图；
图4为本发明第二实施例中调节调制器输出光信号功率平衡的方法的流程图；
图5为本发明第三实施例中调节调制器输出光信号功率平衡的方法的流程图；
图6为本发明第三实施例中获取每个平衡控制器的第二控制环路的设 置参数的第二数值的方式一的流程图；
图7为本发明第三实施例中获取每个平衡控制器的第二控制环路的设置参数的第二数值的方式二的流程图；
图8为本发明第三实施例中获取每个平衡控制器的第一控制环路的设置参数的第一数值的流程图；
图9为本发明第三实施例中平衡控制与PM-QPSK调制器的配合使用的示意图；
图10为本发明第三实施例中平衡控制与DQPSK调制器的配合使用的示意图；
图11为本发明第三实施例中平衡控制与16-QAM调制器的配合使用的示意图。
本发明的实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以多种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
第一实施例
如图1所示，本发明的第一实施例提供了一种调节调制器输出光信号功率平衡的装置，该装置包括多个平衡控制器，其中每个平衡控制器的输入端通过解调单元、跨阻放大器以及分光器与调制器的输出端相连，每个平衡控制器的输出端与驱动器相连，且每个平衡控制器对应一路光信号，平衡控制器包括：参数设置单元、第一控制环路(控制大环路)、第二控制环路(控制小环路)、乘加单元、低频信号产生单元以及电压监控单元，其中参数设置单元的第一输出端与第一控制环路的第一输入端连接，参数设置单元的第二输出端与第二控制环路的第一输入端连接，参数设置单元的第三输出端与乘加单元的第一输入端连接，第一控制环路(控制大环路)的第二输入端与解调单元的输出端连接，第一控制环路的输出端与第二控制环路(控制小环 路)的第二输入端连接，第二控制环路的输出端分别与驱动器的VD3管脚电压端口和乘加单元的第二输入端连接，乘加单元的第三输入端与低频信号产生单元的第一输出端连接，乘加单元的输出端与驱动器的VG3管脚电压端口连接，低频信号产生单元的第二输出端与解调单元连接，电压监控单元的输出端与第二控制环路的第三输入端连接，电压监控单元的输入端与驱动器连接。
在本发明的第一实施例中，其中参数设置单元的偏移量Offset/斜率值Ki参数是乘加单元的偏移量/斜率值的设置，被用于计算驱动器的VG3管脚电压；VD3 set(VD3设置)是第二控制环路的参数设置，被用来调节调制器驱动幅度VD3到2Vπ位置；Level set(设置点设置)是第一控制环路的参数设置，被用于调整调制器驱动幅度VD3以使每路光信号输出功率平衡。电压监控单元主要设置为监控驱动器管脚电压值，其反馈回来的电压值Vbus和VD3实时调节值形成闭环环路。乘加单元主要设置为乘加法计算，完成驱动器VG3与VD3之间的关系运算，VG3＝Ki*VD3+Offset。低频信号产生单元主要设置为产生所需频率f0的交流信号，该频率f0的交流信号主要被用于驱动器VG3管脚电压的设置。
其中，在本发明的第一实施例中，如图2所示，第一控制环路包括第一减法器和第一积分器，其中第一减法器的两个输入端分别与解调单元和参数设置单元的第一输出端连接，第一减法器的输出端与第一积分器的输入端连接，第一积分器的输出端与第二控制环路的第二输入端连接，其中第一减法器在接收到解调单元输出的导频信号幅度值和参数设置单元的第一输出端输出的第一控制环路的设置参数的数值(Level set)之后，会计算导频信号幅度值与第一控制环路的设置参数的数值(Level set)之间的差值，并将差值输出给第一积分器，第一积分器会对接收到的差值进行累计运算，得到第一累计运算结果，并将第一累计运算结果输出给第二控制环路的第二输入端。
在本发明的第一实施例中，第一控制环路主要设置为闭环控制，其环路调整可使得调制器驱动振幅改变，从而使得多路光信号输出功率平衡。其中第一积分器设置为控制第一控制环路锁定值累计运算，即当第一积分器的输 出达到第二控制环路所需要值时，第一积分器的输入将会是0左右的值，此时第一控制环路不再累积第一积分器输出稳定。而第一减法器主要设置为计算解调单元输出的导频信号幅度与第一控制环路的设置参数的数值之间的差，其输出结果为锁定标志1。
其中，在本发明的第一实施例中，如图3所示，第二控制环路包括第二减法器和第二积分器，其中第二减法器的三个输入端分别与第一控制环路的输出端、参数设置单元的第二输出端以及电压监控单元的输出端连接，第二减法器的输出端与第二积分器的输入端连接，第二积分器的输出端与驱动器连接，其中第二减法器在接收到电压监控单元输出的驱动器的管脚电压值、参数设置单元的第二输出端输出的第二控制环路的设置参数的数值以及第一控制环路的输出端输出的第一累计运算结果之后，会计算驱动器的管脚电压值、第一累计运算结果与第二控制环路的设置参数的数值之间的差值，并将该差值输出给第二积分器，第二积分器会对接收到的差值进行累计运算，得到第二累计运算结果，并将第二累计运算结果输出给驱动器的VD3管脚电压端口。
在本发明的第一实施例中，第二控制环路主要设置为闭环控制，其环路调整可使得调制器驱动振幅达到2Vπ。其中第二积分器主要设置为控制第二控制环路锁定值累积运算，当第二积分器的输出达到VD3所需值时，第二积分器的输入将会是0左右的值，此时第二控制环路不再累积第二积分器输出稳定。而第二减法器主要设置为计算驱动器的管脚电压值(Vbus)、第一累计运算结果与第二控制环路的设置参数的数值(VD3 set)之间的差值，其输出结果为锁定标志2。
在本发明的第一实施例中，第二控制环路的锁定速度要比第一控制环路的锁定速度快，即在第一控制环路锁定之前须保证第二控制环路锁定，这样才能确保整个控制环路工作在稳定状态。
在本发明的第一实施例中，多个平衡控制器均能自适应且准确快速的探测驱动振幅2Vπ，进而通过找到的准确的2Vπ幅度可以在锁定差分相移键控(DPSK)眼图时，自动调节输出光信号的功率大小，使得多路光信号的输出功率平衡，实现了对发射光功率进行平衡控制，达到了在提高生产效率的 情况下，自动调节输出光信号的功率大小，保证输出光信号功率平衡，减小多路光信号之间的差损的效果。
第二实施例
如图4所示，本发明的第二实施例提供了一种调节调制器输出光信号功率平衡的方法，应用于上述的调节调制器输出光信号功率平衡的装置，该方法包括：
步骤S41，根据预先得到的每个平衡控制器的第一控制环路的设置参数的第一数值和第二控制环路的设置参数的第二数值，对每个平衡控制器进行设置；
步骤S42，接收调制器通过分光器、解调单元和跨阻放大器发送的多路光信号，其中每个平衡控制器对应一路光信号；
步骤S43，通过设置参数后的多个平衡控制器对所接收到的多路光信号的功率进行调节，使多路光信号功率平衡。
在本发明的第二实施例中，可通过预选得到的每个平衡控制器的第一控制环路的设置参数的第一数值(Level set)和第二控制环路的设置参数的第二数值(VD3 set)，对每个平衡控制器进行设置，这样当接收到调制器通过分光器、解调单元和跨阻放大器发送的多路光信号时，每个平衡控制器可对各自接收到的光信号进行功率调节，从而使这多路光信号的输出功率平衡，减小多路光信号之间的差损。
第三实施例
如图5所示，本发明的第三实施例提供了一种调节调制器输出光信号功率平衡的方法，应用于上述的调节调制器输出光信号功率平衡的装置，该方法包括：
步骤S51，获取每个平衡控制器的第一控制环路的设置参数的第一数值和第二控制环路的设置参数的第二数值；
步骤S52，根据预先得到的每个平衡控制器的第一控制环路的设置参数的第一数值和第二控制环路的设置参数的第二数值，对每个平衡控制器进行 设置；
步骤S53，接收调制器通过分光器、解调单元和跨阻放大器发送的多路光信号，其中每个平衡控制器对应一路光信号；
步骤S54，通过设置参数后的多个平衡控制器对所接收到的多路光信号的功率进行调节，使多路光信号功率平衡。
在本发明的第三实施例中，可通过获取到的每个平衡控制器的第一控制环路的设置参数的第一数值(Level set)和第二控制环路的设置参数的第二数值(VD3 set)，对每个平衡控制器进行设置，这样当接收到调制器通过分光器、解调单元和跨阻放大器发送的多路光信号时，每个平衡控制器可对各自接收到的光信号进行功率调节，从而使这多路光信号的输出功率平衡，减小多路光信号之间的差损。其中具体获取Level set和VD3 set的方法会在后文详细阐述。
其中，如图6所示，在本发明的第三实施例中，其中获取每个平衡控制器的第二控制环路的设置参数的第二数值的方式有两种，其中方式一包括：
步骤S61，将第二控制环路的设置参数设置为第一初始值，第一初始值为调制器偏置电压为最小值时驱动器的电压值；
在本发明的第三实施例中，在执行步骤S61之前，需要执行调制器输出光功率定标、打开驱动器射频(RF)信号，将调制器偏置电压锁定到最低点的操作。此外，上述第一初始值为电压监控单元读取的反馈值Vbus，即调制器偏置电压为最小值时驱动器的电压值(即驱动器的管脚电压值)。同时在设置完第二控制环路的设置参数后，即可打开第一控制环路和第二控制环路的使能开关，便于执行后续的步骤。
步骤S62，锁定第一控制环路和第二控制环路，并获取当前第一控制环路输出的第一电压值；
在本发明的第三实施例中，在设置完第二控制环路的设置参数后，需要查看第二控制环路是否锁定(即查看锁定标志位2是否在0左右)，若锁定，则继续查看第一控制环路是否锁定(即查看锁定标志位1是否在0左右)，若锁定，则继续执行步骤S63。其中若发现第二控制环路没有锁定，则重复 锁定第二控制环路，当然如果经过多次操作第二控制环路仍不能锁定(有可能是第二控制环路本身有问题导致流程进入死循环)，则结束流程。同理，若发现第一控制环路没有锁定，则重复锁定第一控制环路，当然如果经过多次操作第一控制环路仍不能锁定(有可能是第一控制环路本身有问题导致流程进入死循环)，则结束流程。
步骤S63，给第二控制环路的设置参数增加一个第一预设值；
在本发明的第三实施例中，不限定第一预设值的大小，可根据实际需要进行调整。
步骤S64，重新锁定第一控制环路和第二控制环路，并获取当前第一控制环路输出的第二电压值；
在本发明的第三实施例中，锁定第一控制环路和第二控制环路的方法与步骤S62中锁定第一控制环路和第二控制环路的方法一致，在此不再赘述。
步骤S65，比较第一电压值的绝对值与第二电压的绝对值；
步骤S66，根据第一电压值的绝对值与第二电压值的绝对值的比较结果，调整第二控制环路的设置参数的方向，以获取第二数值，包括：
当第二电压的绝对值小于第一电压值的绝对值，且第二电压的绝对值小于或等于第二预设值(例如0x100)时，将第一初始值与第一预设值的和值作为第二数值；
当第二电压的绝对值小于第一电压值的绝对值，且第二电压的绝对值大于第二预设值时，则以第一预设值为步长一直给第二控制环路的设置参数增加一个第一预设值，并在每增加一个第一预设值时重新锁定第一控制环路和第二控制环路，直至第一控制环路输出的电压值的绝对值小于或等于第二预设值为止，并将第一初始值与增加的第一预设值的和值作为第二数值；
当第二电压值的绝对值大于第一电压值的绝对值时，则将第二控制环路的设置参数在第一初始值的基础上减小一个第一预设值，并重新锁定第一控制环路和第二控制环路；
获取当前第一控制环路输出的第三电压值；
比较第三电压值的绝对值与第一电压值的绝对值；
当第三电压的绝对值小于第一电压值的绝对值，且第三电压的绝对值小 于或等于第二预设值时，将第一初始值与第一预设值的差值作为第二数值；
当第三电压的绝对值小于第一电压值的绝对值，且第三电压的绝对值大于第二预设值时，则一直以第一预设值为步长给第二控制环路的设置参数减小一个第一预设值，并在每减小一个第一预设值时重新锁定第一控制环路和第二控制环路，直至第一控制环路输出的电压值的绝对值小于或等于第二预设值为止，并将第一初始值与减小的第一预设值的差值作为第二数值。
在本发明的第三实施例中，会根据第一电压值的绝对值与第二电压的绝对值的比较结果，确定出调整第二控制环路的设置参数的方向(例如在第一初始值的基础上增加一个第一预设值、在第一初始值的基础上减小一个第一预设值等)。
如图7所示，方式二包括：
步骤S71，将第二控制环路的设置参数设置为第一初始值，第一初始值为调制器偏置电压为最小值时驱动器的电压值；
在本发明的第三实施例中，与方式一类似，在执行步骤S71之前，需要执行调制器输出光功率定标、打开驱动器射频(RF)信号，将调制器偏置电压锁定到最低点的操作。此外，上述第一初始值为电压监控单元读取的反馈值Vbus，即调制器偏置电压为最小值时驱动器的电压值(即驱动器的管脚电压值)。同时在设置完第二控制环路的设置参数后，即可打开第一控制环路和第二控制环路的使能开关，便于执行后续的步骤。
步骤S72，锁定第一控制环路和第二控制环路，并获取当前第一控制环路输出的第一电压值；
在本发明的第三实施例中，在设置完第二控制环路的设置参数后，需要查看第二控制环路是否锁定(即查看锁定标志位2是否在0左右)，若锁定，则继续查看第一控制环路是否锁定(即查看锁定标志位1是否在0左右)，若锁定，则继续执行步骤S73。其中若发现第二控制环路没有锁定，则重复锁定第二控制环路，当然如果经过多次操作第二控制环路仍不能锁定(有可能是第二控制环路本身有问题导致流程进入死循环)，则结束流程。同理，若发现第一控制环路没有锁定，则重复锁定第一控制环路，当然如果经过多 次操作第一控制环路仍不能锁定(有可能是第一控制环路本身有问题导致流程进入死循环)，则结束流程。
步骤S73，在第一初始值的基础上给第二控制环路的设置参数减小一个第三预设值；
在本发明的第三实施例中，不限定第三预设值的大小，可根据实际需要进行调整。
步骤S74，重新锁定第一控制环路和第二控制环路，并获取当前第一控制环路输出的第四电压值；
在本发明的第三实施例中，锁定第一控制环路和第二控制环路的方法与步骤S72中锁定第一控制环路和第二控制环路的方法一致，在此不再赘述。
步骤S75，比较第四电压值的绝对值与第一电压值的绝对值；
步骤S76，根据第一电压值的绝对值与第四电压值的绝对值的比较结果，调整第二控制环路的设置参数的方向，以获取第二数值，包括：
当第四电压值的绝对值小于第一电压值的绝对值，且第四电压值的绝对值小于或等于第二预设值(例如0x100)时，将第一初始值与第三预设值的差值作为第二数值；
当第四电压值的绝对值小于第一电压值的绝对值，且第四电压值的绝对值大于第二预设值时，则一直以第三预设值为步长给第二控制环路的设置参数减小一个第三预设值，并在每减小一个第三预设值时重新锁定第一控制环路和第二控制环路，直至第一控制环路输出的电压值的绝对值小于或等于第二预设值为止，并将第一初始值与减小的第一预设值的差值作为第二数值；
当第四电压值的绝对值大于第一电压值的绝对值时，则将第二控制环路的设置参数在第一初始值的基础上增加一个第三预设值，并重新锁定第一控制环路和第二控制环路；
获取当前第一控制环路输出的第五电压值；
比较第五电压值的绝对值与第一电压值的绝对值；
当第五电压的绝对值小于第一电压值的绝对值，且第五电压的绝对值小于或等于第二预设值时，将第一初始值与第三预设值的和值作为第二数值；
当第五电压的绝对值小于第一电压值的绝对值，且第五电压的绝对值大 于第二预设值时，则一直以第三预设值为步长给第二控制环路的设置参数增加一个第三预设值，并在每增加一个第三预设值时重新锁定第一控制环路和第二控制环路，直至第一控制环路输出的电压值的绝对值小于或等于第二预设值为止，并将第一初始值与增加的第三预设值的和值作为第二数值。
在本发明的第三实施例中，会根据第一电压值的绝对值与第四电压的绝对值的比较结果，确定出调整第二控制环路的设置参数的方向(例如在第一初始值的基础上增加一个第三预设值、在第一初始值的基础上减小一个第三预设值等)。
其中，在本发明的第三实施例中，在按上述方式一或者方式二获取到每个平衡控制器的第二控制环路的设置参数的第二数值之后，上述方法还包括：获取当每个平衡控制器的第二控制电路的设置参数都设置为对应的第二数值时，每路光信号的第一输出功率；并根据第一输出功率中的最小值，确定出每路光信号的目标功率值范围。从而便于每个平衡控制器根据这个目标功率值范围调节自身接收到的光信号的功率。
其中，在本发明的第三实施例中，如图8所示，上述获取每个平衡控制器的第一控制环路的设置参数的第一数值，包括：
步骤S81，将第一控制环路的设置参数设置为第二初始值，并在第二初始值的基础上给第一控制环路的设置参数增加一个第四预设值；
在本发明的第三实施例中，在执行步骤S81之前，需执行将调制器偏置电压锁定到最低点、打开第一控制环路和第二控制环路的使能开关的操作。
在本发明的第三实施例中，上述第二初始值为0。可以理解的是，在本发明的第三实施例中，并不限定第四预设值的大小，其可根据实际需要进行调整。
步骤S82，锁定第一控制环路和第二控制环路；
在本发明的第三实施例中，在设置完第一控制环路的设置参数后，需要查看第二控制环路是否锁定(即查看锁定标志位2是否在0左右)，若锁定，则继续查看第一控制环路是否锁定(即查看锁定标志位1是否在0左右)，若锁定，则继续执行步骤S83。其中若发现第二控制环路没有锁定，则重复锁定第二控制环路，当然如果经过多次操作第二控制环路仍不能锁定(有可 能是第二控制环路本身有问题导致流程进入死循环)，则结束流程。同理，若发现第一控制环路没有锁定，则重复锁定第一控制环路，当然如果经过多次操作第一控制环路仍不能锁定(有可能是第一控制环路本身有问题导致流程进入死循环)，则结束流程。
步骤S83，获取与平衡控制器对应的光信号当前的第二输出功率，并比较第二输出功率与该光信号的第一输出功率；
步骤S84，根据光信号的第二输出功率与该光信号的第一输出功率的比较结果，确定调整第一控制环路的设置参数的方向，以获取第一数值，包括：
当第二输出功率小于该光信号的第一输出功率，且第二输出功率在目标功率值范围内时，将第二初始值与第四预设值的和值作为第一数值；
当第二输出功率小于该光信号的第一输出光功率，且第二输出功率超出目标功率值范围时，则以第四预设值为步长一直给第一控制环路的设置参数增加一个第四预设值，并在每增加一个第四预设值后重新锁定第一控制环路和第二控制环路，直至第二输出功率在目标功率值范围内为止，并将第二初始值与增加的第四预设值的和值作为第一数值；
当第二输出功率大于该光信号的第一输出功率时，则在第二初始值的基础上给第一控制环路的设置参数减小一个第四预设值，并重新锁定第一控制环路和第二控制环路；
获取与平衡控制器对应的光信号当前的第三输出功率；
比较第三输出功率与该光信号的第一输出功率；
当第三输出功率小于该光信号的第一输出功率，且第三输出功率在目标功率值范围内时，将第二初始值与第四预设值的差值作为第一数值；
当第三输出功率小于该光信号的第一输出光功率，且第二输出功率超出目标功率值范围时，则以第四预设值为步长一直给第一控制环路的设置参数减小一个第四预设值，并在每减小一个第四预设值后重新锁定第一控制环路和第二控制环路，直至与平衡控制对应的光信号的输出功率在目标功率值范围内为止，并将第二初始值与减小的第四预设值的差值作为第一数值。
在本发明的第三实施例中，会根据光信号的第二输出功率与该光信号的第一输出功率的比较结果，确定出调整第一控制环路的设置参数的方向(例 如在第二初始值的基础上增加一个第四预设值、在第二初始值的基础上减小一个第四预设值等)。
在本发明的第三实施例中，如图9所示，以多个(例如4个)平衡控制与PM-QPSK调制器的配合使用为例进一步阐述上述调节调制器输出光信号功率平衡的方法。
先简单阐述一下PM-QPSK调制器的原理，在用于实现100Gbit/s高速光传输系统的光发送器中，使用马赫-曾德尔型调制器的发送器是基于PM-QPSK调制系统的发送器，是使用两个QPSK调制系统，其调制方式是利用驱动电压-光强度特性的峰值、谷值以及峰值，来以振幅为2Vπ(Vπ表示将调制器的相位改变π的电压)的电信号进行调制。其中，调制器的偏置电压控制使用导频信号f1和f2加直流量的方法。该调制器光输入以可调谐激光器(ITLA)作为光源，ITLA发出的连续波长光信号由调制器进行调制，形成光PM-QPSK调制格式的光输出信号(其输出为平均光功率)。该调制器的数据输入是从PM-QPSK信号源输出的4路信号(RF in XI Data、RF in XQ Data、RF in YI Data和RF in YQ Data)经由驱动器放大后，从而驱动调制器。
调制器的输出经调制光信号以后，经外部的智能功率模块(一种集成了光功率分光器和光探测器的器件，在这里使用外部智能功率模块而不使用调制器内部PDs的原因是因为外部智能功率模块比内部PDs具有更低的波长相应变化率)探测调制器输出的光信号(出光分5％用于光功率探测)，并根据输出的光功率转换为对应的监测光电流IPD。其中Tz AMP也叫跨阻放大器(TIA，Transimpedence Amplifier)设置为将光电流转换成电压信号VTZ。然后被送到模拟和数字相结合的抗混叠低通滤波器(AAF，Anti-alias Filter)电路，AAF电路完成对被检测出的信号滤波放大等功能。经ADC采样后输出到数字带通滤波器(BPF，Digital Band Pass Filter)，设置为滤除f1和f2以外的低频tone信号。再到矢量解调(VD，Vector Demodulator)单元，进行低频信号的幅度检测。将XI、XQ、YI以及YQ路的幅度信息分别送到4个功率平衡控制单元，功率平衡单元的输出又反馈去控制驱动器的VD3和VG3管脚电压，从而每路分别形成功率平衡的闭环控制。
再结合上述方法说明PM-QPSK调制器控制多路光信号(XI路、XQ路、YI路和YQ路)功率平衡的过程。
第一步：XI路、XQ路、YI路和YQ路分别执行上述步骤S61到步骤S66或者步骤S71到步骤S76，得到4个VD3 set值；
第二步：将这4个VD3 set值分别设置到对应平衡控制的参数设置单元中，并记录此时4路的第一输出功率。
第三步：比较4路第一输出功率的大小，假设4路第一输出功率从小到大依次是：YQ路、YI路、XQ路和XI路。在此比较4路第一输出功率的大小，是为了根据最小的第一输出功率得到目标功率值范围。
第四步：YQ路、YI路、XQ路和XI路依次执行上述步骤S81到步骤S84，得到4个平衡控制器的第一控制环路的设置参数的第一数值。
第五步：根据得到的4个VD3 set值(即第二数值)和4个第一数值，对相应平衡控制器的参数设置单元进行设置。以便4个平衡控制器对后续接收到的光信号的功率进行调节，使其功率平衡，减小4路之间的差损。
在本发明的第三实施例中，如图10所示，与PM-QPSK调制器的配合使用类似，上述平衡控制器也可与DQPSK调制器配合使用。DQPSK调制器包括：背光功率检测单元PD管，内置在铌酸锂调制器中，设置为感应铌酸锂调制器输出的光信号，并根据输出的光功率转换为对应的监测光电流IPD。跨阻放大器TZ AMP设置为将光电流信号转换成电压信号VTZ。然后被送到调制控制单元和功率平衡控制单元。在40Gbit/s DQPSK数据调制器中，主要设置为针对DATA调制器的I路偏置点控制、Q路偏置点控制以及第三点控制点偏置点进行控制。由于需要精确控制三个锁定点(I、Q偏置点以及phase偏置点)，在I/Q modulator bias/phase Control中，采用f1、f2两种不同的导频信号，进行时分控制，来区分不同的锁定点。
在锁定过程中，从DATA调制器内部PD1检测出来的光信号，包含2个不同频率差频信号。检测到差频信号的状态信息被送到平衡控制器中，反馈给驱动器电压信号，从而闭环形成控制环路去调整输出光功率的大小，以使I和Q两功率达到平衡，减小两路之间差损。
在本发明的第三实施例中，如图11所示，与PM-QPSK调制器的应用 类似，上述平衡控制器也可与16-QAM调制器配合使用。该16-QAM调制器以可调谐激光器(ITLA)作为光源，ITLA发出的连续波长光信号由调制器进行调制，形成光16-QAM调制格式的光输出信号(其输出为平均光功率)。16-QAM调制器的数据信号输入是从编码单元输出的生成的多电平调制器臂的4路数字驱动信号，经由驱动器放大后，从而驱动调制器。
在发送端锁定过程中，从16-QAM调制器输出的光信号，经由外部的IPM检测并分光5％。后到跨阻放大器(TIA)，TIA是设置为将光电流转换成电压信号VTZ。然后被送到X/Y调制器偏置电压控制单元，此单元设置为检测出来的差频信号幅度信息被送到平衡控制器中，反馈给驱动器电压信号，从而闭环形成控制环路去调整输出光功率的大小，以使X和Y两个偏振态输出功率达到平衡，减小两路之间差损。
本发明实施例还提供了一种计算机存储介质，所述计算机存储介质中存储有计算机可执行指令，所述计算机可执行指令用于执行上述方法。
本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件(例如处理器)完成，所述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现。相应地，上述实施例中的各模块/单元可以采用硬件的形式实现，例如通过集成电路来实现其相应功能，也可以采用软件功能模块的形式实现，例如通过处理器执行存储于存储器中的程序/指令来实现其相应功能。本发明不限制于任何特定形式的硬件和软件的结合。
以上所述是本发明的可选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
工业实用性
上述技术方案达到了自动调节输出光信号的功率大小，保证输出光信号功率平衡，减小多路光信号之间的差损的效果。

Claims (13)

  1. 一种调节调制器输出光信号功率平衡的装置，所述装置包括多个平衡控制器，其中每个平衡控制器的输入端通过解调单元、跨阻放大器以及分光器与调制器的输出端相连，每个平衡控制器的输出端与驱动器相连，且每个平衡控制器对应一路光信号，
    所述平衡控制器包括：参数设置单元、第一控制环路、第二控制环路、乘加单元、低频信号产生单元以及电压监控单元，其中，
    所述参数设置单元的第一输出端与所述第一控制环路的第一输入端连接，所述参数设置单元的第二输出端与所述第二控制环路的第一输入端连接，所述参数设置单元的第三输出端与所述乘加单元的第一输入端连接；
    所述第一控制环路的第二输入端与所述解调单元的输出端连接，所述第一控制环路的输出端与所述第二控制环路的第二输入端连接；
    所述第二控制环路的输出端分别与驱动器的VD3管脚电压端口和所述乘加单元的第二输入端连接；
    所述乘加单元的第三输入端与所述低频信号产生单元的第一输出端连接，所述乘加单元的输出端与所述驱动器的VG3管脚电压端口连接；
    所述低频信号产生单元的第二输出端与所述解调单元连接；
    所述电压监控单元的输出端与所述第二控制环路的第三输入端连接，所述电压监控单元的输入端与所述驱动器连接。
  2. 如权利要求1所述的装置，其中，
    所述第一控制环路包括第一减法器和第一积分器，其中所述第一减法器的两个输入端分别与所述解调单元和所述参数设置单元的第一输出端连接，所述第一减法器的输出端与所述第一积分器的输入端连接，所述第一积分器的输出端与所述第二控制环路的第二输入端连接，
    其中所述第一减法器设置为，在接收到所述解调单元输出的导频信号幅度值和所述参数设置单元的第一输出端输出的第一控制环路的设置参数的数值之后，计算所述导频信号幅度值与所述第一控制环路的设置参数的数值之间的差值，并将差值输出给所述第一积分器，所述第一积分器设置为，对接 收到的差值进行累计运算，得到第一累计运算结果，并将第一累计运算结果输出给所述第二控制环路的第二输入端。
  3. 如权利要求2所述的装置，其中，
    所述第二控制环路包括第二减法器和第二积分器，其中所述第二减法器的三个输入端分别与所述第一控制环路的输出端、参数设置单元的第二输出端以及电压监控单元的输出端连接，所述第二减法器的输出端与所述第二积分器的输入端连接，所述第二积分器的输出端与所述驱动器连接，
    其中所述第二减法器设置为，在接收到所述电压监控单元输出的驱动器的管脚电压值、所述参数设置单元的第二输出端输出的第二控制环路的设置参数的数值以及所述第一控制环路的输出端输出的第一累计运算结果之后，计算驱动器的管脚电压值、所述第一累计运算结果与第二控制环路的设置参数的数值之间的差值，并将该差值输出给所述第二积分器，所述第二积分器设置为，对接收到的差值进行累计运算，得到第二累计运算结果，并将所述第二累计运算结果输出给所述驱动器的VD3管脚电压端口。
  4. 如权利要求1所述的装置，其中，所述第二控制环路的锁定速度大于所述第一控制环路的锁定速度。
  5. 一种调节调制器输出光信号功率平衡的方法，应用于如权利要求1～4任一项所述的调节调制器输出光信号功率平衡的装置，所述方法包括：
    根据预先得到的每个平衡控制器的第一控制环路的设置参数的第一数值和第二控制环路的设置参数的第二数值，对每个平衡控制器进行设置；
    接收调制器通过分光器、解调单元和跨阻放大器发送的多路光信号，其中每个平衡控制器对应一路光信号；
    通过设置参数后的多个平衡控制器对所接收到的多路光信号的功率进行调节，使所述多路光信号功率平衡。
  6. 如权利要求5所述的方法，所述方法还包括：
    在所述根据预先得到的每个平衡控制器的第一控制环路的设置参数的第一数值和第二控制环路的设置参数的第二数值，对每个平衡控制器进行设置之前，获取每个平衡控制器的第一控制环路的设置参数的第一数值和第二控 制环路的设置参数的第二数值。
  7. 如权利要求6所述的方法，其中，
    所述获取每个平衡控制器的第二控制环路的设置参数的第二数值，包括：
    将所述第二控制环路的设置参数设置为第一初始值，所述第一初始值为调制器偏置电压为最小值时驱动器的电压值；
    锁定所述第一控制环路和第二控制环路，并获取当前所述第一控制环路输出的第一电压值；
    给所述第二控制环路的设置参数增加一个第一预设值；
    重新锁定所述第一控制环路和第二控制环路，并获取当前所述第一控制环路输出的第二电压值；
    比较所述第一电压值的绝对值与所述第二电压的绝对值；
    当所述第二电压的绝对值小于所述第一电压值的绝对值，且所述第二电压的绝对值小于或等于第二预设值时，将所述第一初始值与第一预设值的和值作为所述第二数值；
    当所述第二电压的绝对值小于所述第一电压值的绝对值，且所述第二电压的绝对值大于所述第二预设值时，则以所述第一预设值为步长一直给所述第二控制环路的设置参数增加一个第一预设值，并在每增加一个第一预设值时重新锁定所述第一控制环路和第二控制环路，直至所述第一控制环路输出的电压值的绝对值小于或等于所述第二预设值为止，并将所述第一初始值与增加的第一预设值的和值作为所述第二数值。
  8. 如权利要求7所述的方法，所述方法还包括：
    当所述第二电压值的绝对值大于所述第一电压值的绝对值时，则将所述第二控制环路的设置参数在第一初始值的基础上减小一个第一预设值，并重新锁定所述第一控制环路和第二控制环路；
    获取当前所述第一控制环路输出的第三电压值；
    比较所述第三电压值的绝对值与所述第一电压值的绝对值；
    当所述第三电压的绝对值小于所述第一电压值的绝对值，且所述第三电 压的绝对值小于或等于第二预设值时，将所述第一初始值与第一预设值的差值作为所述第二数值；
    当所述第三电压的绝对值小于所述第一电压值的绝对值，且所述第三电压的绝对值大于第二预设值时，则一直以所述第一预设值为步长给所述第二控制环路的设置参数减小一个第一预设值，并在每减小一个第一预设值时重新锁定所述第一控制环路和第二控制环路，直至所述第一控制环路输出的电压值的绝对值小于或等于所述第二预设值为止，并将所述第一初始值与减小的第一预设值的差值作为所述第二数值。
  9. 如权利要求7所述的方法，所述方法还包括：，
    在所述获取当前所述第一控制环路输出的第一电压值之后，在所述第一初始值的基础上给所述第二控制环路的设置参数减小一个第三预设值；
    重新锁定所述第一控制环路和第二控制环路，并获取当前所述第一控制环路输出的第四电压值；
    比较所述第四电压值的绝对值与第一电压值的绝对值；
    当所述第四电压值的绝对值小于所述第一电压值的绝对值，且所述第四电压值的绝对值小于或等于第二预设值时，将所述第一初始值与第三预设值的差值作为所述第二数值；
    当所述第四电压值的绝对值小于所述第一电压值的绝对值，且所述第四电压值的绝对值大于所述第二预设值时，则一直以所述第三预设值为步长给所述第二控制环路的设置参数减小一个第三预设值，并在每减小一个第三预设值时重新锁定所述第一控制环路和第二控制环路，直至所述第一控制环路输出的电压值的绝对值小于或等于所述第二预设值为止，并将所述第一初始值与减小的第一预设值的差值作为所述第二数值。
  10. 如权利要求9所述的方法，还包括：
    当所述第四电压值的绝对值大于所述第一电压值的绝对值时，则将所述第二控制环路的设置参数在第一初始值的基础上增加一个第三预设值，并重新锁定所述第一控制环路和第二控制环路；
    获取当前所述第一控制环路输出的第五电压值；
    比较所述第五电压值的绝对值与所述第一电压值的绝对值；
    当所述第五电压的绝对值小于所述第一电压值的绝对值，且所述第五电压的绝对值小于或等于第二预设值时，将所述第一初始值与第三预设值的和值作为所述第二数值；
    当所述第五电压的绝对值小于所述第一电压值的绝对值，且所述第五电压的绝对值大于第二预设值时，则一直以所述第三预设值为步长给所述第二控制环路的设置参数增加一个第三预设值，并在每增加一个第三预设值时重新锁定所述第一控制环路和第二控制环路，直至所述第一控制环路输出的电压值的绝对值小于或等于所述第二预设值为止，并将所述第一初始值与增加的第三预设值的和值作为所述第二数值。
  11. 如权利要求6所述的方法，所述方法还包括：
    在所述获取每个平衡控制器的第一控制环路的设置参数的第一数值之前，获取当每个平衡控制器的第二控制电路的设置参数都设置为对应的第二数值时，每路光信号的第一输出功率；
    根据第一输出功率中的最小值，确定出每路光信号的目标功率值范围。
  12. 如权利要求11所述的方法，其中，
    所述获取每个平衡控制器的第一控制环路的设置参数的第一数值，包括：
    将所述第一控制环路的设置参数设置为第二初始值，并在所述第二初始值的基础上给所述第一控制环路的设置参数增加一个第四预设值；
    锁定所述第一控制环路和第二控制环路；
    获取与所述平衡控制器对应的光信号当前的第二输出功率，并比较所述第二输出功率与该光信号的第一输出功率；
    当所述第二输出功率小于该光信号的第一输出功率，且所述第二输出功率在所述目标功率值范围内时，将所述第二初始值与所述第四预设值的和值作为第一数值；
    当所述第二输出功率小于该光信号的第一输出光功率，且所述第二输出功率超出所述目标功率值范围时，则以第四预设值为步长一直给所述第一控制环路的设置参数增加一个第四预设值，并在每增加一个第四预设值后重新 锁定第一控制环路和第二控制环路，直至所述第二输出功率在所述目标功率值范围内为止，并将所述第二初始值与增加的第四预设值的和值作为第一数值。
  13. 如权利要求12所述的方法，所述方法还包括：
    在所述比较所述第二输出功率与该光信号的第一输出功率之后，当所述第二输出功率大于该光信号的第一输出功率时，则在第二初始值的基础上给所述第一控制环路的设置参数减小一个第四预设值，并重新锁定所述第一控制环路和第二控制环路；
    获取与所述平衡控制器对应的光信号当前的第三输出功率；
    比较所述第三输出功率与该光信号的第一输出功率；
    当所述第三输出功率小于该光信号的第一输出功率，且所述第三输出功率在所述目标功率值范围内时，将所述第二初始值与所述第四预设值的差值作为第一数值；
    当所述第三输出功率小于该光信号的第一输出光功率，且所述第二输出功率超出所述目标功率值范围时，则以第四预设值为步长一直给所述第一控制环路的设置参数减小一个第四预设值，并在每减小一个第四预设值后重新锁定第一控制环路和第二控制环路，直至与所述平衡控制对应的光信号的输出功率在所述目标功率值范围内为止，并将所述第二初始值与减小的第四预设值的差值作为第一数值。
PCT/CN2016/081606 2015-06-16 2016-05-10 一种调节调制器输出光信号功率平衡的装置及方法 WO2016202122A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510334232.5A CN106330336A (zh) 2015-06-16 2015-06-16 一种调节调制器输出光信号功率平衡的装置及方法
CN201510334232.5 2015-06-16

Publications (1)

Publication Number Publication Date
WO2016202122A1 true WO2016202122A1 (zh) 2016-12-22

Family

ID=57544881

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2016/081606 WO2016202122A1 (zh) 2015-06-16 2016-05-10 一种调节调制器输出光信号功率平衡的装置及方法

Country Status (2)

Country Link
CN (1) CN106330336A (zh)
WO (1) WO2016202122A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116804863A (zh) * 2023-05-30 2023-09-26 苏州贝茵科技股份有限公司 一种自由切换输出功能的方法及控制器装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114124230A (zh) * 2020-08-27 2022-03-01 华为技术有限公司 光信号发射电路的发射光信号处理方法、装置及设备
CN115118344B (zh) * 2021-03-17 2024-01-09 宁波环球广电科技有限公司 稳定光特性参数的调节装置与方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005029136A2 (en) * 2003-09-16 2005-03-31 Opnext, Inc. Optical transmission controller
CN1771679A (zh) * 2004-03-17 2006-05-10 日本电信电话株式会社 光传输系统、光传输系统的光发送装置及光接收装置
CN102263718A (zh) * 2011-07-19 2011-11-30 武汉电信器件有限公司 用于rz-dqpsk调制的工作点控制系统和方法
CN103782531A (zh) * 2013-06-17 2014-05-07 华为技术有限公司 光信号传输方法、装置及光发射机

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005029136A2 (en) * 2003-09-16 2005-03-31 Opnext, Inc. Optical transmission controller
CN1771679A (zh) * 2004-03-17 2006-05-10 日本电信电话株式会社 光传输系统、光传输系统的光发送装置及光接收装置
CN102263718A (zh) * 2011-07-19 2011-11-30 武汉电信器件有限公司 用于rz-dqpsk调制的工作点控制系统和方法
CN103782531A (zh) * 2013-06-17 2014-05-07 华为技术有限公司 光信号传输方法、装置及光发射机

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YANG, JIALONG.: "Research on 40Gbps DP-QPSK Transponder Optical Module", CHINA MASTER'S THESES FULL-TEXT DATABASE INFORMATION TECHNOLOGY SERIES, NO. 6, 15 June 2014 (2014-06-15) *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116804863A (zh) * 2023-05-30 2023-09-26 苏州贝茵科技股份有限公司 一种自由切换输出功能的方法及控制器装置
CN116804863B (zh) * 2023-05-30 2024-01-30 苏州贝茵科技股份有限公司 一种自由切换输出功能的方法及控制器装置

Also Published As

Publication number Publication date
CN106330336A (zh) 2017-01-11

Similar Documents

Publication Publication Date Title
US9240838B2 (en) Optical transmitter and method for controlling bias for optical modulator
US9979472B1 (en) Methods and apparatus for detecting and compensating power imbalance and modulation imperfection for a coherent optical transmitter
US7657190B2 (en) Optical transmitter apparatus
US7907324B2 (en) Optical modulator and controlling method and apparatus thereof
CN106154592B (zh) 并联mzi型iq电光调制器的自动偏压控制方法及其装置
JP6354553B2 (ja) バイアス制御回路およびそれを含む光送信器
US9692519B2 (en) Level spacing for M-PAM optical systems with coherent detection
JP4818142B2 (ja) 光受信装置およびその制御方法、並びに、光伝送システム
JP5817879B2 (ja) 外部変調器を制御する装置および方法
CA2588585A1 (en) Method and apparatus for bias and alignment control in an optical signal transmitter
JP5092827B2 (ja) 光ｄｑｐｓｋ受信器及び、異常検出制御方法
US20100260505A1 (en) System and method for generating multilevel coded optical signals
JP2015528257A (ja) 光学送信機の安定化のための方法および装置
CN103026289B (zh) 补偿方法、光调制系统以及光解调系统
JP2012217127A (ja) 光送信器、光通信システムおよび光送信方法
US11073706B2 (en) Transmitter and bias adjustment method
WO2016202122A1 (zh) 一种调节调制器输出光信号功率平衡的装置及方法
JP2018054907A (ja) 光モジュールおよび光変調器のバイアス制御方法
JP2011069924A (ja) Ｑｐｓｋ変調器
JP5811531B2 (ja) 光送信機、光通信システムおよび光送信方法
EP4117202A1 (en) Coherent optical receiver
Wang et al. Detection and Compensation of Power Imbalance and Modulation Imperfection in Coherent IQ Transmitter
US20090116849A1 (en) DQPSK modulation apparatus and DQPSK modulation method
Zhang et al. Performance optimization for 80 Gb/s NRZ-DPSK transceiver with pre-emphasized electrical signal driving path

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16810863

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16810863

Country of ref document: EP

Kind code of ref document: A1