WO2016201822A1 - 一种数据重排方法、装置及存储介质 - Google Patents

一种数据重排方法、装置及存储介质 Download PDF

Info

Publication number
WO2016201822A1
WO2016201822A1 PCT/CN2015/090997 CN2015090997W WO2016201822A1 WO 2016201822 A1 WO2016201822 A1 WO 2016201822A1 CN 2015090997 W CN2015090997 W CN 2015090997W WO 2016201822 A1 WO2016201822 A1 WO 2016201822A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
output
network
switch circuit
rearrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2015/090997
Other languages
English (en)
French (fr)
Inventor
林文琼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
Sanechips Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanechips Technology Co Ltd filed Critical Sanechips Technology Co Ltd
Priority to US15/569,611 priority Critical patent/US20180288501A1/en
Publication of WO2016201822A1 publication Critical patent/WO2016201822A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/542—Logic circuits or arrangements therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1305—Software aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13106—Microprocessor, CPU
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1332—Logic circuits

Definitions

  • the sorting module is configured to determine a serial number of the input data of each 4-4 data rearrangement network according to a preset data rearrangement rule;
  • the processing module is configured to compare the size of the serial number corresponding to the second input data in the current switch circuit with the serial number corresponding to the first input data, and determine, according to the comparison result, that the data output mode of the switch circuit is a cross output or Straight through output.
  • the data output mode of the switch circuit is determined by the serial number corresponding to the input data, and the input data of the current 4-4 data rearrangement network is output according to the data output mode corresponding to each switch circuit in the current 4-4 data rearrangement network.
  • the circuit resources of the N-N Benes network reduce the implementation cost, and are simple to implement and highly reliable.
  • Step 302 Determine a sequence number of input data of each 4-4 data rearrangement network according to a preset data rearrangement rule
  • the determining the data output manner of the switch circuit according to the serial number corresponding to the input data of the switch circuit in the 4-4 data rearrangement network includes:

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种数据重排方法，包括：确定当前N-N可重排无阻塞Benes网络中的N/4个4-4数据重排网络；依据预设的数据重排规则确定每个4-4数据重排网络的输入数据的序号；依据4-4数据重排网络中开关电路的输入数据对应的序号确定所述开关电路的数据输出方式，并按照当前4-4数据重排网络中每个开关电路对应的数据输出方式将当前4-4数据重排网络的输入数据输出；其中，N为2的n次幂，n为大于1的正整数。本发明还公开了一种数据重排装置及存储介质。

Description

一种数据重排方法、装置及存储介质 技术领域
本发明涉及芯片设计中矢量处理器相关技术领域，尤其涉及一种数据重排方法、装置及存储介质。
背景技术
Benes网络是一种重排无阻塞网络，在数据重排方面有着较好的应用。N-N Benes网络有N个输入数据及N个输出数据，共有2log2N-1级，每级包含N/2个开关电路，每个开关电路为2输入2输出，且每个开关电路包含两个2-1选择器，如图1所示为N＝8的8-8Benes网络示意图；图1中每个矩形块代表一个开关电路，所述开关电路的内部电路如图2所示。
现有的Benes网络相对于通常的交叉开关矩阵cross bar节省了较多电路资源，然而仍需要较多电路资源，实现较复杂，因此，提供一种数据重排方案，能够减少N-N Benes网络的电路资源、降低实现成本，已成为亟待解决的问题。
发明内容
本发明实施例期望提供一种数据重排方法、装置及存储介质，能够减少N-N Benes网络的电路资源、降低成本，且实现简单、可靠性高。
本发明实施例的技术方案是这样实现的：
本发明实施例提供了一种数据重排方法，所述方法包括：
确定当前N-N Benes网络中的N/4个4-4数据重排网络；
依据预设的数据重排规则确定每个4-4数据重排网络的输入数据的序号；
依据4-4数据重排网络中开关电路的输入数据对应的序号确定所述开关电路的数据输出方式，并按照当前4-4数据重排网络中每个开关电路对应的数据输出方式将当前4-4数据重排网络的输入数据输出；其中，N为2的n次幂，n为大于1的正整数。
上述方案中，所述确定当前N-N Benes网络中的N/4个4-4数据重排网络包括：
确定当前N-N Benes网络的第(m-1)/2级、第(m+1)/2级及第(m+3)/2级分别作为4-4数据重排网络的第1级、第2级及第3级的N/4个4-4数据重排网络；其中，所述m为当前N-N Benes网络的级数，m＝2log2N-1。
上述方案中，确定当前N-N Benes网络中的N/4个4-4数据重排网络之后，所述方法还包括：
获取每个4-4数据重排网络的输入数据及输出数据。
上述方案中，所述依据预设的数据重排规则确定每个4-4数据重排网络的输入数据的序号包括：
依据降序或升序对每个4-4数据重排网络的输出数据进行排序，并依据每个4-4数据重排网络的输出数据的序号确定对应的4-4数据重排网络的输入数据的序号。
上述方案中，所述依据4-4数据重排网络中开关电路的输入数据对应的序号确定所述开关电路的数据输出方式包括：
比较当前开关电路中第二输入数据对应的序号与第一输入数据对应的序号的大小，依据比较结果确定所述开关电路的数据输出方式为交叉输出或直通输出。
上述方案中，所述按照当前4-4数据重排网络中每个开关电路对应的数据输出方式将当前4-4数据重排网络的输入数据输出，包括：
按照当前4-4数据重排网络中每个开关电路对应的数据输出方式，将当 前4-4数据重排网络中第一开关电路的第一输出数据及第二开关电路的第一输出数据分别作为第三开关电路的第一输入数据及第二输入数据，将第一开关电路的第二输出数据及第二开关电路的第二输出数据分别作为第四开关电路的第一输入数据及第二输入数据，输出第三开关电路的第一输出数据及第四开关电路的第二数据，并将第三开关电路的第二输出数据及第四开关电路的第一输出数据分别作为第五开关电路的第一输入数据及第二输入数据，输出第五开关电路的第一输出数据及第二输出数据。
本发明实施例还提供了一种数据重排装置，所述装置包括：确定模块、排序模块及处理模块；其中，
所述确定模块，配置为确定当前N-N Benes网络中的N/4个4-4数据重排网络；
所述排序模块，配置为依据预设的数据重排规则确定每个4-4数据重排网络的输入数据的序号；
所述处理模块，配置为依据4-4数据重排网络中开关电路的输入数据对应的序号确定所述开关电路的数据输出方式，并按照当前4-4数据重排网络中每个开关电路对应的数据输出方式将当前4-4数据重排网络的输入数据输出；其中，N为2的n次幂，n为大于1的正整数。
上述方案中，所述确定模块，配置为确定当前N-N Benes网络的第(m-1)/2级、第(m+1)/2级及第(m+3)/2级分别作为4-4数据重排网络的第1级、第2级及第3级的N/4个4-4数据重排网络；其中，所述m为当前N-N Benes网络的级数，m＝2log2N-1。
上述方案中，所述装置还包括获取模块，配置为获取每个4-4数据重排网络的输入数据及输出数据。
上述方案中，所述排序模块，配置为依据降序或升序对每个4-4数据重排网络的输出数据进行排序，并依据每个4-4数据重排网络的输出数据的序 号确定对应的4-4数据重排网络的输入数据的序号。
上述方案中，所述处理模块，配置为比较当前开关电路中第二输入数据对应的序号与第一输入数据对应的序号的大小，依据比较结果确定所述开关电路的数据输出方式为交叉输出或直通输出。
上述方案中，所述处理模块，配置为按照当前4-4数据重排网络中每个开关电路对应的数据输出方式，将当前4-4数据重排网络中第一开关电路的第一输出数据及第二开关电路的第一输出数据分别作为第三开关电路的第一输入数据及第二输入数据，将第一开关电路的第二输出数据及第二开关电路的第二输出数据分别作为第四开关电路的第一输入数据及第二输入数据，输出第三开关电路的第一输出数据及第四开关电路的第二数据，并将第三开关电路的第二输出数据及第四开关电路的第一输出数据分别作为第五开关电路的第一输入数据及第二输入数据，输出第五开关电路的第一输出数据及第二输出数据。
本发明实施例还提供了一种计算机存储介质，所述计算机存储介质存储有计算机程序，该计算机程序配置为执行本发明实施例的上述数据重排方法。
本发明实施例所提供的数据重排方法、装置及存储介质，确定当前N-N Benes网络中的N/4个4-4数据重排网络；依据预设的数据重排规则确定每个4-4数据重排网络的输入数据的序号；依据4-4数据重排网络中开关电路的输入数据对应的序号确定所述开关电路的数据输出方式，并按照当前4-4数据重排网络中每个开关电路对应的数据输出方式将当前4-4数据重排网络的输入数据输出；其中，N为2的n次幂，n为大于1的正整数。如此，通过输入数据对应的序号确定开关电路的数据输出方式，并按照当前4-4数据重排网络中每个开关电路对应的数据输出方式将当前4-4数据重排网络的输入数据输出，能够减少4-4数据重排网络的电路资源，进而减少整个 N-N Benes网络的电路资源，降低实现成本，且实现简单、可靠性高。
附图说明
图1为现有8-8Benes网络示意图；
图2为现有8-8Benes网络中开关电路内部电路示意图；
图3为本发明实施例一数据重排方法流程示意图；
图4为本发明实施例8-8Benes网络示意图；
图5为本发明实施例二数据重排方法流程示意图；
图6为本发明实施例数据重排装置组成结构示意图。
具体实施方式
在本发明实施例中，确定当前N-N Benes网络中的N/4个4-4数据重排网络；依据预设的数据重排规则确定每个4-4数据重排网络的输入数据的序号；依据4-4数据重排网络中开关电路的输入数据对应的序号确定所述开关电路的数据输出方式，并按照当前4-4数据重排网络中每个开关电路对应的数据输出方式将当前4-4数据重排网络的输入数据输出；其中，N为2的n次幂，n为大于1的正整数。
实施例一
图3所示为本发明实施例一数据重排方法流程示意图；如图3所示，本发明实施例数据重排方法包括：
步骤301：确定当前N-N Benes网络中的N/4个4-4数据重排网络；
本步骤包括：确定当前N-N Benes网络的第(m-1)/2级、第(m+1)/2级及第(m+3)/2级分别作为4-4数据重排网络的第1级、第2级及第3级的N/4个4-4数据重排网络；其中，所述m为当前N-N Benes网络的级数，m＝2log2N-1；例如：当前为8-8Benes网络，共有m＝2log2N-1＝5级，则以所述8-8Benes网络的第2级、第3级及第4级作为4-4数据重排网络 的第1级、第2级及第3级的2个4-4数据重排网络，为确定的当前N-N Benes网络中的N/4个4-4数据重排网络，如图4所示为本发明实施例8-8Benes网络示意图，图中的两个虚线框中的部分为确定的两个4-4数据重排网络。
步骤302：依据预设的数据重排规则确定每个4-4数据重排网络的输入数据的序号；
本步骤包括：依据降序或升序对每个4-4数据重排网络的输出数据进行排序，并依据每个4-4数据重排网络的输出数据的序号确定对应的4-4数据重排网络的输入数据的序号；
例如：当前4-4数据重排网络的输出数据为8、1、4、6，这里所述8、1、4、6可为实际输出数据的序号，依据降序对所述输出数据进行排序为8(4)、1(3)、4(2)、6(1)，若所述4-4数据重排网络的输入数据为1、4、6、8，这里所述1、4、6、8可为实际输入数据的序号，则依据每个4-4数据重排网络的输出数据的序号确定对应的4-4数据重排网络的输入数据的序号为：1(3)、4(2)、6(1)、8(4)；其中，括号内的数字为相应数据的序号。
在一实施例中，本步骤之前，所述方法还包括：获取每个4-4数据重排网络的输入数据及输出数据；
这里，获取所述每个4-4数据重排网络的输入数据及输出数据可以采用现有技术中多种方法，在本发明实施例中，采用寻找互斥对的方法获取所述每个4-4数据重排网络的输入数据及输出数据；
例如：当前8-8Benes网络的输入数据为1、2、3、4、5、6、7、8，配置的经第5级最终的输出数据为8、3、1、5、4、2、7、6，则输入互斥对为：O1＝{1，2}，O2＝{3，4}，O3＝{5，6}，O4＝{7，8}；输出互斥对为：P1＝{8，3}，P2＝{1，5}，P3＝{4，2}，P4＝{7，6}；则第一级输出时走上半路径的数据选取过程包括：先从输入组1任意选择1，在输出组找到1走上 半路径，则5必走下半路径，不能选；在输入组找到5，则6必走上半路径，选取6；在输出组找到6，则7必走下半路径，不能选；在输入组找到7，则8必走上半路径，选取8；在输出组找到8，则3必走下半路径，不能选；在输入组找到3，则4必走上半路径，选取4；如此，从输入组-输出组-输入组-输出组反复选取得到上半路径选择的数据为1、4、6、8，剩下的4个数据走下半路径，然后可确定第一级及第五级的开关电路的数据输出方式，进而可确定第二级的输入数据及第四级的输出数据，即可确定当前8-8Benes网络中两个数据重排网络的输入数据及输出数据；其中，所述数据输出方式包括：交叉输出及直通输出；如图2中，当out1＝int1、out2＝int2时，为直通输出；当out1＝int2、out2＝int1时，为交叉输出；
在一实施例中，对于N-N Benes网络，采用互斥对的方法获取每个4-4数据重排网络的输入数据及输出数据的过程，可确定第一级至第(m-3)/2级及第(m+5)/2级至第m级的数据输出方式，以及第二级至第(m-1)/2级的输入数据、第(m+3)/2级至第m-1级的输出数据。
步骤303：依据4-4数据重排网络中开关电路的输入数据对应的序号确定所述开关电路的数据输出方式，并按照当前4-4数据重排网络中每个开关电路对应的数据输出方式将当前4-4数据重排网络的输入数据输出；
这里，所述依据4-4数据重排网络中开关电路的输入数据对应的序号确定所述开关电路的数据输出方式包括：
比较当前开关电路中第二输入数据对应的序号与第一输入数据对应的序号的大小，依据比较结果确定所述开关电路的数据输出方式为交叉输出或直通输出；
其中，依据比较结果确定所述开关电路的数据输出方式为交叉输出或直通输出包括：
若第二输入数据对应的序号大于第一输入数据对应的序号，即in2>in1， 则确定所述开关电路的数据输出方式为交叉输出；否则，确定所述开关电路的数据输出方式为直通输出；例如：当前开关电路中第二输入数据对应的序号为2，第一输入数据对应的序号为3，则确定所述开关电路的数据输出方式为直通输出。
在一实施例中，所述按照当前4-4数据重排网络中每个开关电路对应的数据输出方式将当前4-4数据重排网络的输入数据输出包括：
按照当前4-4数据重排网络中每个开关电路对应的数据输出方式，将当前4-4数据重排网络中第一开关电路的第一输出数据及第二开关电路的第一输出数据分别作为第三开关电路的第一输入数据及第二输入数据，将第一开关电路的第二输出数据及第二开关电路的第二输出数据分别作为第四开关电路的第一输入数据及第二输入数据，输出第三开关电路的第一输出数据及第四开关电路的第二数据，并将第三开关电路的第二输出数据及第四开关电路的第一输出数据分别作为第五开关电路的第一输入数据及第二输入数据，输出第五开关电路的第一输出数据及第二输出数据；如此，通过输入数据对应的序号确定开关电路的数据输出方式，并按照当前4-4数据重排网络中每个开关电路对应的数据输出方式将当前4-4数据重排网络的输入数据输出，可使每个4-4数据重排网络相较现有的Benes网络节省一个开关电路资源，通过对比图4及图2可明显看出，对于8-8Benes网络，采用本发明实施例所述数据重排方法可比现有8-8Benes网络节省两个开关电路资源，即节省四个选择器资源；进而可得，对于N-N Benes网络，采用本发明实施例所述数据重排方法可比现有N-N Benes网络节省N/4个开关电路资源，即节省N/2个选择器资源。
在本发明实施例中，当实现将当前4-4数据重排网络的输入数据输出后，再通过采用互斥对确定的第一级至第(m-3)/2级及第(m+5)/2级至第m级的数据输出方式，实现当前N-N Benes网络预设的输出数据的输出。
实施例二
图5为本发明实施例二数据重排方法流程示意图；如图5所示，本发明实施例数据重排方法包括：
步骤501：确定当前N-N Benes网络中的N/4个4-4数据重排网络；
本步骤包括：确定当前N-N Benes网络的第(m-1)/2级、第(m+1)/2级及第(m+3)/2级分别作为4-4数据重排网络的第1级、第2级及第3级的N/4个4-4数据重排网络；其中，所述m为当前N-N Benes网络的级数，m＝2log2N-1；
在本实施例中，所述N-N Benes网络为16-16Benes网络，共有m＝2log2N-1＝7级，则以所述16-16Benes网络的第3级、第4级及第5级作为4-4数据重排网络的第1级、第2级及第3级的4个4-4数据重排网络，为确定的当前16-16Benes网络中的4个4-4数据重排网络。
步骤502：获取每个4-4数据重排网络的输入数据及输出数据；
这里，获取所述每个4-4数据重排网络的输入数据及输出数据可以采用现有技术中多种方法，在本发明实施例中，采用寻找互斥对的方法获取所述每个4-4数据重排网络的输入数据及输出数据；
采用互斥对的方法从输入组-输出组-输入组-输出组反复选取得到上半路径选择的数据，剩下的数据则走下半路径，然后可确定第一级及第七级、第二级及第六级的开关电路的数据输出方式，进而可确定第三级的输入数据及第五级的输出数据，即可确定当前16-16Benes网络中四个数据重排网络的输入数据及输出数据；其中，所述数据输出方式包括：交叉输出及直通输出；如图2中，当out1＝int1、out2＝int2时，为直通输出；当out1＝int2、out2＝int1时，为交叉输出。
步骤503：依据预设的数据重排规则确定每个4-4数据重排网络的输入数据的序号；
本步骤包括：依据降序或升序对每个4-4数据重排网络的输出数据进行排序，并依据每个4-4数据重排网络的输出数据的序号确定对应的4-4数据重排网络的输入数据的序号；
例如：获得的当前4-4数据重排网络的输出数据为8、1、4、6，这里所述8、1、4、6可为实际输出数据的序号，依据升序对所述输出数据进行排序为8(1)、1(2)、4(3)、6(4)，若获得的所述4-4数据重排网络的输入数据为1、4、6、8，这里所述1、4、6、8可为实际输入数据的序号，则依据每个4-4数据重排网络的输出数据的序号确定对应的4-4数据重排网络的输入数据的序号为：1(2)、4(3)、6(4)、8(1)；其中，括号内的数字为相应数据的序号。
步骤504：依据4-4数据重排网络中开关电路的输入数据对应的序号确定所述开关电路的数据输出方式，并按照当前4-4数据重排网络中每个开关电路对应的数据输出方式将当前4-4数据重排网络的输入数据输出；
这里，所述依据4-4数据重排网络中开关电路的输入数据对应的序号确定所述开关电路的数据输出方式包括：
比较当前开关电路中第二输入数据对应的序号与第一输入数据对应的序号的大小，依据比较结果确定所述开关电路的数据输出方式为交叉输出或直通输出；
其中，依据比较结果确定所述开关电路的数据输出方式为交叉输出或直通输出包括：
若第二输入数据对应的序号大于第一输入数据对应的序号，即in2>in1，则确定所述开关电路的数据输出方式为交叉输出；否则，确定所述开关电路的数据输出方式为直通输出；例如：当前开关电路中第二输入数据对应的序号为3，第一输入数据对应的序号为2，则确定所述开关电路的数据输出方式为交叉输出。
在一实施例中，所述按照当前4-4数据重排网络中每个开关电路对应的数据输出方式将当前4-4数据重排网络的输入数据输出包括：
按照当前4-4数据重排网络中每个开关电路对应的数据输出方式，将当前4-4数据重排网络中第一开关电路的第一输出数据及第二开关电路的第一输出数据分别作为第三开关电路的第一输入数据及第二输入数据，将第一开关电路的第二输出数据及第二开关电路的第二输出数据分别作为第四开关电路的第一输入数据及第二输入数据，输出第三开关电路的第一输出数据及第四开关电路的第二数据，并将第三开关电路的第二输出数据及第四开关电路的第一输出数据分别作为第五开关电路的第一输入数据及第二输入数据，输出第五开关电路的第一输出数据及第二输出数据；进而，在本实施例中，通过采用寻找互斥对的方法确定的第六级及第七级的数据输出方式可实现当前的16-16Benes网络预设的输出数据的输出。
实施例三
图6为本发明实施例数据重排装置组成结构示意图；如图6所示，本发明实施例数据重排装置包括：确定模块61、排序模块62及处理模块63；其中，
所述确定模块61，配置为确定当前N-N Benes网络中的N/4个4-4数据重排网络；
所述排序模块62，配置为依据预设的数据重排规则确定每个4-4数据重排网络的输入数据的序号；
所述处理模块63，配置为依据4-4数据重排网络中开关电路的输入数据对应的序号确定所述开关电路的数据输出方式，并按照当前4-4数据重排网络中每个开关电路对应的数据输出方式将当前4-4数据重排网络的输入数据输出；其中，N为2的n次幂，n为大于1的正整数。
在一实施例中，所述确定模块61，配置为确定当前N-N Benes网络的 第(m-1)/2级、第(m+1)/2级及第(m+3)/2级分别作为4-4数据重排网络的第1级、第2级及第3级的N/4个4-4数据重排网络；其中，所述m为当前N-N Benes网络的级数，m＝2log2N-1。例如：当前为8-8Benes网络，共有m＝2log2N-1＝5级，则以所述8-8Benes网络的第2级、第3级及第4级作为4-4数据重排网络的第1级、第2级及第3级的2个4-4数据重排网络，为确定的当前N-N Benes网络中的N/4个4-4数据重排网络，如图4所示为本发明实施例8-8Benes网络示意图，图中的两个虚线框中的部分为确定的两个4-4数据重排网络。
在一实施例中，所述装置还包括获取模块64，配置为获取每个4-4数据重排网络的输入数据及输出数据；
所述获取模块64，配置为采用寻找互斥对的方法获取每个4-4数据重排网络的输入数据及输出数据；相应的，所述获取模块74，还配置为确定当前N-N Benes网络的第一级至第(m-3)/2级及第(m+5)/2级至第m级的数据输出方式，以及第二级至第(m-1)/2级的输入数据、第(m+3)/2级至第m-1级的输出数据。
在一实施例中，所述排序模块62，配置为依据降序或升序对每个4-4数据重排网络的输出数据进行排序，并依据每个4-4数据重排网络的输出数据的序号确定对应的4-4数据重排网络的输入数据的序号；
例如：当前4-4数据重排网络的输出数据为8、1、4、6，这里所述8、1、4、6可为实际输出数据的序号，依据降序对所述输出数据进行排序为8(4)、1(3)、4(2)、6(1)，若所述4-4数据重排网络的输入数据为1、4、6、8，这里所述1、4、6、8可为实际输入数据的序号，则依据每个4-4数据重排网络的输出数据的序号确定对应的4-4数据重排网络的输入数据的序号为：1(3)、4(2)、6(1)、8(4)；其中，括号内的数字为相应数据的序号。
在一实施例中，所述处理模块63，配置为比较当前开关电路中第二输入数据对应的序号与第一输入数据对应的序号的大小，依据比较结果确定所述开关电路的数据输出方式为交叉输出或直通输出；
其中，所述处理模块63依据比较结果确定所述开关电路的数据输出方式为交叉输出或直通输出，包括：
所述处理模块63判断若第二输入数据对应的序号大于第一输入数据对应的序号，即in2>in1，则确定所述开关电路的数据输出方式为交叉输出；否则，确定所述开关电路的数据输出方式为直通输出。
在一实施例中，所述处理模块63，配置为按照当前4-4数据重排网络中每个开关电路对应的数据输出方式，将当前4-4数据重排网络中第一开关电路的第一输出数据及第二开关电路的第一输出数据分别作为第三开关电路的第一输入数据及第二输入数据，将第一开关电路的第二输出数据及第二开关电路的第二输出数据分别作为第四开关电路的第一输入数据及第二输入数据，输出第三开关电路的第一输出数据及第四开关电路的第二数据，并将第三开关电路的第二输出数据及第四开关电路的第一输出数据分别作为第五开关电路的第一输入数据及第二输入数据，输出第五开关电路的第一输出数据及第二输出数据。
在一实施例中，所述处理模块63，还配置为通过确定的第一级至第(m-3)/2级及第(m+5)/2级至第m级的数据输出方式，实现控制当前N-N Benes网络预设的输出数据的输出。
本发明实施例中提出的确定模块、排序模块、处理模块及获取模块都可以通过处理器来实现，当然也可通过具体的逻辑电路实现；其中所述处理器可以是移动终端或服务器上的处理器，在实际应用中，处理器可以为中央处理器(CPU)、微处理器(MPU)、数字信号处理器(DSP)或现场可编程门阵列(FPGA)等。
本发明实施例中，如果以软件功能模块的形式实现上述数据重排方法，并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机、服务器、或者网络设备等)执行本发明各个实施例所述方法的全部或部分。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read Only Memory，ROM)、磁碟或者光盘等各种可以存储程序代码的介质。这样，本发明实施例不限制于任何特定的硬件和软件结合。
相应地，本发明实施例还提供一种计算机存储介质，该计算机存储介质中存储有计算机程序，该计算机程序用于执行本发明实施例的上述数据重排方法。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (13)

  1. 一种数据重排方法，所述方法包括：
    确定当前N-N Benes网络中的N/4个4-4数据重排网络；
    依据预设的数据重排规则确定每个4-4数据重排网络的输入数据的序号；
    依据4-4数据重排网络中开关电路的输入数据对应的序号确定所述开关电路的数据输出方式，并按照当前4-4数据重排网络中每个开关电路对应的数据输出方式将当前4-4数据重排网络的输入数据输出；其中，N为2的n次幂，n为大于1的正整数。
  2. 根据权利要求1所述方法，其中，所述确定当前N-N Benes网络中的N/4个4-4数据重排网络包括：
    确定当前N-N Benes网络的第(m-1)/2级、第(m+1)/2级及第(m+3)/2级分别作为4-4数据重排网络的第1级、第2级及第3级的N/4个4-4数据重排网络；其中，所述m为当前N-N Benes网络的级数，m＝2log2N-1。
  3. 根据权利要求1或2所述方法，其中，确定当前N-N Benes网络中的N/4个4-4数据重排网络之后，所述方法还包括：
    获取每个4-4数据重排网络的输入数据及输出数据。
  4. 根据权利要求1或2所述方法，其中，所述依据预设的数据重排规则确定每个4-4数据重排网络的输入数据的序号，包括：
    依据降序或升序对每个4-4数据重排网络的输出数据进行排序，并依据每个4-4数据重排网络的输出数据的序号确定对应的4-4数据重排网络的输入数据的序号。
  5. 根据权利要求1或2所述方法，其中，所述依据4-4数据重排网络中开关电路的输入数据对应的序号确定所述开关电路的数据输出方式，包括：
    比较当前开关电路中第二输入数据对应的序号与第一输入数据对应的序号的大小，依据比较结果确定所述开关电路的数据输出方式为交叉输出或直通输出。
  6. 根据权利要求1或2所述方法，其中，所述按照当前4-4数据重排网络中每个开关电路对应的数据输出方式将当前4-4数据重排网络的输入数据输出，包括：
    按照当前4-4数据重排网络中每个开关电路对应的数据输出方式，将当前4-4数据重排网络中第一开关电路的第一输出数据及第二开关电路的第一输出数据分别作为第三开关电路的第一输入数据及第二输入数据，将第一开关电路的第二输出数据及第二开关电路的第二输出数据分别作为第四开关电路的第一输入数据及第二输入数据，输出第三开关电路的第一输出数据及第四开关电路的第二数据，并将第三开关电路的第二输出数据及第四开关电路的第一输出数据分别作为第五开关电路的第一输入数据及第二输入数据，输出第五开关电路的第一输出数据及第二输出数据。
  7. 一种数据重排装置，所述装置包括：确定模块、排序模块及处理模块；其中，
    所述确定模块，配置为确定当前N-N Benes网络中的N/4个4-4数据重排网络；
    所述排序模块，配置为依据预设的数据重排规则确定每个4-4数据重排网络的输入数据的序号；
    所述处理模块，配置为依据4-4数据重排网络中开关电路的输入数据对应的序号确定所述开关电路的数据输出方式，并按照当前4-4数据重排网络中每个开关电路对应的数据输出方式将当前4-4数据重排网络的输入数据输出；其中，N为2的n次幂，n为大于1的正整数。
  8. 根据权利要求7所述装置，其中，所述确定模块，配置为确定当前 N-N Benes网络的第(m-1)/2级、第(m+1)/2级及第(m+3)/2级分别作为4-4数据重排网络的第1级、第2级及第3级的N/4个4-4数据重排网络；其中，所述m为当前N-N Benes网络的级数，m＝2log2N-1。
  9. 根据权利要求7或8所述装置，其中，所述装置还包括获取模块，配置为获取每个4-4数据重排网络的输入数据及输出数据。
  10. 根据权利要求7或8所述装置，其中，所述排序模块，配置为依据降序或升序对每个4-4数据重排网络的输出数据进行排序，并依据每个4-4数据重排网络的输出数据的序号确定对应的4-4数据重排网络的输入数据的序号。
  11. 根据权利要求7或8所述装置，其中，所述处理模块，配置为比较当前开关电路中第二输入数据对应的序号与第一输入数据对应的序号的大小，依据比较结果确定所述开关电路的数据输出方式为交叉输出或直通输出。
  12. 根据权利要求7或8所述装置，其中，所述处理模块，配置为按照当前4-4数据重排网络中每个开关电路对应的数据输出方式，将当前4-4数据重排网络中第一开关电路的第一输出数据及第二开关电路的第一输出数据分别作为第三开关电路的第一输入数据及第二输入数据，将第一开关电路的第二输出数据及第二开关电路的第二输出数据分别作为第四开关电路的第一输入数据及第二输入数据，输出第三开关电路的第一输出数据及第四开关电路的第二数据，并将第三开关电路的第二输出数据及第四开关电路的第一输出数据分别作为第五开关电路的第一输入数据及第二输入数据，输出第五开关电路的第一输出数据及第二输出数据。
  13. 一种计算机存储介质，所述计算机存储介质中存储有计算机可执行指令，该计算机可执行指令用于执行权利要求1至6任一项所述的数据重排方法。
PCT/CN2015/090997 2015-06-17 2015-09-28 一种数据重排方法、装置及存储介质 Ceased WO2016201822A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/569,611 US20180288501A1 (en) 2015-06-17 2015-09-28 Data rearrangement method and apparatus, and storage medium

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510337490.9A CN106330481B (zh) 2015-06-17 2015-06-17 一种数据重排方法及装置
CN201510337490.9 2015-06-17

Publications (1)

Publication Number Publication Date
WO2016201822A1 true WO2016201822A1 (zh) 2016-12-22

Family

ID=57544787

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2015/090997 Ceased WO2016201822A1 (zh) 2015-06-17 2015-09-28 一种数据重排方法、装置及存储介质

Country Status (3)

Country Link
US (1) US20180288501A1 (zh)
CN (1) CN106330481B (zh)
WO (1) WO2016201822A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113114220B (zh) * 2021-06-16 2022-03-29 杭州万高科技股份有限公司 一种具有重映射功能的芯片系统及芯片重映射配置系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1595221A (zh) * 2004-06-24 2005-03-16 北京邮电大学 采用洗牌Benes级间连接规则的二维微光电机械光开关及其方法
EP1549102A2 (en) * 2003-12-24 2005-06-29 Alcatel Method and apparatus for performing group switching in dense wavelength division multiplexing optical networks
US20150055951A1 (en) * 2013-05-01 2015-02-26 Futurewei Technologies, Inc. Method for Crosstalk and Power Optimization in Silicon Photonic Based Switch Matrices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940389A (en) * 1997-05-12 1999-08-17 Computer And Communication Research Laboratories Enhanced partially self-routing algorithm for controller Benes networks
US7098323B1 (en) * 1997-07-31 2006-08-29 The Johns Hopkins University School Of Medicine Growth differentiation factor-16
US6754741B2 (en) * 2001-05-10 2004-06-22 Pmc-Sierra, Inc. Flexible FIFO system for interfacing between datapaths of variable length
CN1185820C (zh) * 2002-07-09 2005-01-19 华中科技大学 一种用于全光交换节点中的n×n光交换结构
US8090896B2 (en) * 2008-07-03 2012-01-03 Nokia Corporation Address generation for multiple access of memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1549102A2 (en) * 2003-12-24 2005-06-29 Alcatel Method and apparatus for performing group switching in dense wavelength division multiplexing optical networks
CN1595221A (zh) * 2004-06-24 2005-03-16 北京邮电大学 采用洗牌Benes级间连接规则的二维微光电机械光开关及其方法
US20150055951A1 (en) * 2013-05-01 2015-02-26 Futurewei Technologies, Inc. Method for Crosstalk and Power Optimization in Silicon Photonic Based Switch Matrices

Also Published As

Publication number Publication date
US20180288501A1 (en) 2018-10-04
CN106330481A (zh) 2017-01-11
CN106330481B (zh) 2019-11-15

Similar Documents

Publication Publication Date Title
Warfield Crossing theory and hierarchy mapping
CN108268586B (zh) 跨多数据表的数据处理方法、装置、介质和计算设备
CN106571924B (zh) 一种物理不可克隆函数电路
SE515269C2 (sv) Maximalsökningskrets
CN103929644B (zh) 一种视频指纹库建立、视频指纹识别方法及装置
CN108628898B (zh) 数据入库的方法、装置和设备
CN105488176A (zh) 数据处理方法和装置
WO2016201822A1 (zh) 一种数据重排方法、装置及存储介质
CN103064887B (zh) 一种推荐信息的方法和设备
EP3246900B1 (en) Matrix and key generation device, matrix and key generation system, matrix coupling device, matrix and key generation method, and program
CN113783701B (zh) 一种强物理不可克隆函数结构
US20220012010A1 (en) Reformatting Matrices to Improve Computing Efficiency
CN104077361A (zh) 一种用于大数据的排序方法及系统
RU2016112532A (ru) Способ и устройство кодирования, способ и устройство декодирования и программа
JP2016091488A (ja) データソート方法およびプログラム
CN100414475C (zh) 一种查表电路
CN106682290B (zh) 可编程逻辑器件布线方法及装置
CN106027070B (zh) 基于压缩感知的对角化ldpc观测矩阵的生成方法
CN104461447B (zh) 基于互连网络的移位控制信息生成方法、电路和移位器
TW201805842A (zh) 將使用系統實施的用於消除電路單元之偽路徑之方法
US20150213086A1 (en) System and method for determining an index of an object in a sequence of objects
CN108958702A (zh) 一种排序网络、排序方法及排序装置
CN119483823B (zh) 不可靠码元位置查找方法、译码方法、装置、设备及介质
JPWO2017090122A1 (ja) 多数決回路
JP7639517B2 (ja) 求解装置および求解方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15895393

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15569611

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15895393

Country of ref document: EP

Kind code of ref document: A1