WO2016189640A1 - ストレージ装置、及び方法 - Google Patents

ストレージ装置、及び方法 Download PDF

Info

Publication number
WO2016189640A1
WO2016189640A1 PCT/JP2015/064990 JP2015064990W WO2016189640A1 WO 2016189640 A1 WO2016189640 A1 WO 2016189640A1 JP 2015064990 W JP2015064990 W JP 2015064990W WO 2016189640 A1 WO2016189640 A1 WO 2016189640A1
Authority
WO
WIPO (PCT)
Prior art keywords
write
data
area
processor
physical storage
Prior art date
Application number
PCT/JP2015/064990
Other languages
English (en)
French (fr)
Inventor
和志 仲川
定広 杉本
紀夫 下薗
山本　彰
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to PCT/JP2015/064990 priority Critical patent/WO2016189640A1/ja
Publication of WO2016189640A1 publication Critical patent/WO2016189640A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/08—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers from or to individual record carriers, e.g. punched card, memory card, integrated circuit [IC] card or smart card

Definitions

  • the present invention relates to a storage apparatus.
  • the storage device includes a plurality of physical storage devices (recording media) and a storage controller that is connected to the plurality of physical storage devices and receives an I / O (Input or Output) request from a host computer.
  • the storage controller bundles a plurality of physical storage devices to form a RAID (Redundant Arrays of Inexpensive Disks) group, and simultaneously realizes performance and fault tolerance.
  • a physical storage device for example, an HDD (Hard Disk Drive) is known.
  • SSD Solid State Drive
  • the SSD has features such as response performance and low power consumption as compared with the conventional hard disk HDD.
  • the IO performance of SSDs is nearly 1000 times that of HDDs.
  • the controller disclosed in Patent Document 1 includes a CPU, a memory, a storage I / F, and a disk I / F, and processes IO requests from the host computer with software by the CPU.
  • Patent Document 2 discloses a method for realizing a high-performance storage controller that processes IO requests by dedicated hardware different from the CPU.
  • the CPU used in the controller as disclosed in Patent Document 1 has improved its performance according to Moore's law. However, in the change of the physical storage device as described above, a large performance gap is generated between the controller and the physical storage device, and the performance of the storage controller may become a bottleneck.
  • the storage device includes a controller connected to the host computer and a plurality of physical storage devices connected to the controller.
  • the controller is connected to the host computer and a plurality of physical storage devices, and provides a logical volume based on the plurality of physical storage devices to the host computer, a memory connected to the processor, the host computer, and the plurality of physical storages And a control device connected to the device and the processor.
  • the memory stores logical-physical conversion information that associates a logical area in a logical volume and device areas in a plurality of physical storage devices, and cache information that associates a logical area in the logical volume and a cache area in the memory.
  • the processor determines whether the processor performs a write process based on a write command from the host computer or causes the control device to perform based on the state of the processor. When it is determined that the processor performs the write process, the processor identifies the first cache area corresponding to the first logical area specified by the write command based on the cache information, and sets the write data based on the write command to the first Write to the cache area. If it is determined that the control device is to perform the write process, the processor locks data based on the cache information and prohibits data writing to the first cache area corresponding to the first logical area specified by the write command.
  • the address conversion information indicating the first device area in the first physical storage device corresponding to the first logical area is transmitted to the control device based on the logical-physical conversion information.
  • the control device receives the write data, and transmits the write data and an instruction to write the write data to the first device area to the first physical storage device based on the address conversion information.
  • the first physical storage device writes the write data to the first device area based on the write instruction.
  • the control device receives a write data write completion notification from the first physical storage device, and sends a lock release instruction to release the data lock in the first cache area to the processor.
  • the processor releases the data lock of the first cache area based on the release instruction.
  • the performance of the storage controller can be improved.
  • FIG. 1 is an example of a configuration diagram of a computer system according to Embodiment 1.
  • FIG. The structure of the memory 170 connected to MP140 is shown.
  • the structure of the memory 180 of ACC160 is shown.
  • 3 is an example of an address conversion table 303; It is a figure which shows an example of the command management table.
  • FIG. 10 is a part of a sequence diagram of a write process when the write target RAID type is RAID 5 according to the first embodiment.
  • FIG. 10 is the remaining part of the sequence diagram of the write process when the write target RAID type is RAID 5 according to the first embodiment. It is a flowchart which shows an example of offloading possibility determination.
  • FIG. 10 is a part of a sequence diagram of a write process when the write target RAID type is RAID 5 according to the first embodiment.
  • FIG. 10 is the remaining part of the sequence diagram of the write process when the write target RAID type is RAID 5 according to the first embodiment. It is a flowchart which shows an example
  • FIG. 11 is a part of a sequence diagram of a write process when the write target RAID type is RAID 1 according to the first embodiment.
  • FIG. 10 is the remaining part of the sequence diagram of the write process when the write target RAID type is RAID 1 according to the first embodiment.
  • FIG. 10 is a part of a sequence diagram of a write process when the write target RAID type is RAID 5 according to the second embodiment.
  • FIG. 10B is another part of the sequence diagram of the write process when the write target RAID type is RAID 5 according to the second embodiment.
  • FIG. 14 is a remaining part of a sequence diagram of a write process when the write target RAID type is RAID 5 according to the second embodiment.
  • FIG. 12 is a part of a sequence diagram of a write process when the write target RAID type is RAID 1 according to the second embodiment.
  • FIG. 12 is a remaining part of a sequence diagram of a write process when the write target RAID type is RAID 1 according to the second embodiment.
  • each piece of information included in the computer system of each embodiment may be described using expressions such as a table or a list.
  • the data structure of each information is not limited, and other data structures may be used. Since each piece of information does not depend on the data structure, for example, “kkk table” or “kkk list” can be called “kkk information”.
  • the processor executes a program and performs processing while using a storage resource (for example, a memory) and / or a communication interface device (for example, a communication port).
  • a storage resource for example, a memory
  • a communication interface device for example, a communication port
  • the main subject of processing may be various programs, but a processor that executes the program may be the main subject. Further, the processing mainly using the processor may be interpreted as being performed by executing one or more programs.
  • the processor is typically a microprocessor such as a CPU (Central Processing Unit), but may include a hardware circuit that executes a part of the processing (for example, encryption / decryption, compression / decompression). .
  • the storage apparatus includes one or more physical storage devices and a storage controller that controls the physical storage devices.
  • the storage controller provides a logical volume to the host computer based on one or more physical storage devices.
  • the logical volume may be a real logical volume or a virtual logical volume.
  • the real logical volume is a logical volume based on one or more physical storage devices that the storage apparatus has.
  • As the virtual logical volume for example, there may be a TP (Thin Provisioning) -logical volume and a snapshot logical volume.
  • a flash drive which is one of nonvolatile semiconductor memories, will be described as an example of a physical storage device.
  • the flash drive is, for example, an SSD (Solid State Drive).
  • the physical storage device may not be a nonvolatile semiconductor storage device as long as it is a nonvolatile physical storage device, and may be, for example, an HDD (Hard Disk Drive).
  • one or more RAID groups Redundant Array of Independent (or Inexpensive) Disks
  • RAID groups Redundant Array of Independent (or Inexpensive) Disks
  • FIG. 1 is an example of a configuration diagram of a computer system according to the first embodiment.
  • the computer system includes a host computer (host server) 10 and a storage device 100.
  • a host computer host server
  • the host computer 10 may be simply referred to as a host 10.
  • the host 10 is connected to the storage apparatus 100 via the network 30.
  • the network 30 is a communication path for exchanging commands and data between the host 10 and the storage apparatus 100, and includes, for example, a SAN (Storage Area Network).
  • SAN Storage Area Network
  • the storage apparatus 100 includes storage controllers 110 and 120 and a physical storage device (nonvolatile storage medium) 190.
  • the physical storage device 190 is a high-speed drive such as an SSD (solid state drive).
  • the storage controllers 110 and 120 may be simply referred to as controllers, and the physical storage device 190 may be referred to as SSD 190.
  • the physical storage device 190 is not limited to the SSD, and may be another medium such as an HDD (Hard Disk Drive).
  • the controllers 110 and 120 are made redundant. However, the number of controllers is not limited to two, and may be one or three or more.
  • the controller 110 and the controller 120 have basically the same configuration. For this reason, below, description of the controller 120 is abbreviate
  • the controller 110 receives an IO request (write command or read command), identifies the SSD 190 having a RAID configuration, and executes data reading and writing.
  • the controller 110 includes a host interface 130, a processor 140, an accelerator processor 160, memories 170 and 180, and a switch (SW) 150.
  • the host interface 130 may be omitted as Host I / F 130, the processor 140 as MP (Microprocessor) 140, the accelerator processor 160 as ACC 160, and the switch as SW 150.
  • the switch 150 is connected to the Host I / F 130, the MP 140, the ACC 160, and each SSD 190 via a signal line.
  • the signal line is, for example, PCI Express used as an internal data transfer path of the controller 110, but is not limited thereto.
  • the MP 140 and the ACC 160 are connected via, for example, a Non Transparent Bridge, and can communicate with each other. However, the connection between the MP 140 and the ACC 160 is not limited to the Non Transparent Bridge.
  • the switch 150 of the controller 110 and the switch 150 of the controller 120 are connected via a signal line. Thereby, communication between MP140 in the controller 110 and MP140 in the controller 120 is possible.
  • the memory 170 is connected to the MP 140.
  • the memory 170 is a main storage medium of the MP 140, an area for storing a program (storage control software 206) executed by the MP 140, management information referred to by the MP 140, and a cache area for temporarily storing read / write data. Is provided. Note that the memory 170 may be either connected to the MP or built in.
  • the memory 180 is connected to the ACC 160.
  • the memory 180 is a main storage medium of the ACC 160 and includes an area for storing information referred to by the ACC 160.
  • the control device has an ACC 160 and a memory 180.
  • the control device is realized by hardware such as ASIC (application specific integrated circuit) or FPGA (field-programmable gate array). Since the MP 140 and the ACC 160 share the write processing, it is possible to perform high performance (high speed) processing.
  • the ACC 160 may be realized by a processor such as an MP.
  • the ACC 160 and the memory 180 are built in the control device.
  • the ACC 160 may be a control device, and the memory 180 may be externally attached to the control device.
  • the Host I / F 130 is connected to the host 10 via the network 30.
  • the Host I / F 130 mutually converts the data transfer protocol between the host 10 and the controller 110 and the data transfer protocol in the controller 110.
  • the MP 140 of the controller 110 provides a logical volume (LU) to the host 10 based on one or more SSDs 190.
  • LU logical volume
  • the ACC 160 when the write data is received from the host 10, the ACC 160 does not store it in the cache area but stores it in a buffer area (to be described later) of the memory 180 and transmits it to the SSD 190.
  • the ACC 160 may transmit the write data directly to the SSD 190 without storing the write data in the buffer area.
  • Each SSD 190 includes a CPU and a memory (not shown) inside, and executes data read / write processing and control command processing. Each SSD 190 is connected to the host 10 via the switches 150 of the controllers 110 and 120.
  • the controllers 110 and 120 provide the logical volume to the host 10 as LU (Logical Unit).
  • the controllers 110 and 120 manage logical volumes as LDEVs (Logical Devices).
  • the controllers 110 and 120 divide the LDEV into a plurality of LDEV slots, divide the SSD into a plurality of SSD slots, and divide the cache area into a plurality of cache slots.
  • Each of the LDEV slot, the SSD slot, and the cache slot is an area having the same size.
  • the LDEV slot and the SSD slot are managed while being fixedly associated with each other.
  • the cache slot is assigned to the LDEV slot and the SSD slot. Note that the management units of the LDEV, SSD, and cache area are not limited to those described above.
  • the SSD 190 of this embodiment has a parity update function.
  • the parity update function is a function for generating / updating parity data of a data set including write data from received write data. Specifically, for example, an intermediate parity is generated from the old data stored in the SSD 190 and the write data for updating the old data, and the parity data is generated from the old parity data and the intermediate parity of the data set including the old data. This is a function for generating and updating old parity data to new parity data.
  • FIG. 2 shows the configuration of the memory 170 connected to the MP 140.
  • the memory 170 includes a cache directory 205, storage control software 206, cache data 209, a command management table 211, management information 212, and a logical-physical conversion table 203.
  • Storage control software 206 is software that executes IO processing (write processing / read processing).
  • the cache data 209 is data stored in a cache area in the memory 170.
  • the management information 212 is information indicating the presence / absence of various storage-specific functions (functions such as remote copy function, snapshot, deduplication, and thin provisioning) for each LDEV.
  • the command management table 211 is the same table as the command management table 311 included in the memory 180.
  • the cache directory 305 is information for managing a cache area in the memory 170.
  • the cache directory 305 stores the LDEV slot number assigned to the cache slot number.
  • the MP 140 can search the cache directory 305 to search whether the data of the LDEV slot is stored in the cache area, and the cache slot number when the data is stored in the cache slot.
  • the logical-physical conversion table 203 is a table that associates a pair of LDEV and LDEV slots with a pair of SSD 190 and SSD slots.
  • FIG. 3 shows the configuration of the memory 180 of the ACC 160.
  • the memory 180 includes a command management table 311, an address conversion table 303, a processing parity number table 304, accelerator firmware 307, and buffer data 308.
  • the command management table 311 is a table for storing command information being processed by the ACC 160. Synchronization with the command management table 211 of the MP 160 is established.
  • the address conversion table 303 is a table that stores a correspondence relationship between an LDEV slot and one or more SSD slots associated with the LDEV. Details will be described later.
  • the in-process parity number table 304 is a table that stores the SSD ID and SSD slot number of the parity data storage destination during the write process.
  • the accelerator firmware 307 is software for IO processing that operates in the ACC 160.
  • the buffer data 308 is data temporarily buffered in the memory 180.
  • the in-process parity number table 304 also has a memory 170 on the MP 140 side, and these in-process parity tables 204 are synchronized.
  • the address conversion table 303 may be stored in each memory. In this case, when an operation such as entry registration / deletion is performed on one address conversion table 303, synchronization with other address conversion tables 303 is achieved.
  • each of the memories 170 and 180 need not be physically stored in one memory, but one or more memories 170 connected to the MP 14 and one connected to the ACC 160. It may be distributed and stored in the above memories.
  • FIG. 4 is an example of the address conversion table 303.
  • the address conversion table 303 is a table that the storage control software 206 registers in the memory 180 of the ACC 160 in a write process described later.
  • the storage control software 206 converts the logical volume number (LUN (Logical Unit Number)) and LBA (Logical Block Address) specified by the host 10 into logical addresses (LDEV number and LDEV slot number) managed by the controllers 110 and 120. And register.
  • the LDEV slot number is a number obtained by extracting the upper bits of the LBA.
  • the storage control software 206 may convert the LUN, LBA, and S ID (Source ID) into an LDEV number and an LDEV slot number.
  • the storage control software 206 may also register the address conversion table 303 in its own memory 170.
  • the address conversion table 303 has an entry for each LDEV slot. Each entry includes a Valid 401 indicating whether or not the ACC 160 can IO access the LDEV slot, an LDEV 402 that is an identifier of the LDEV to which the LDEV slot belongs, a slot (SLOT) 403 that is an identifier of the LDEV slot, and the LDEV.
  • a Valid 401 indicating whether or not the ACC 160 can IO access the LDEV slot
  • an LDEV 402 that is an identifier of the LDEV to which the LDEV slot belongs
  • a slot (SLOT) 403 that is an identifier of the LDEV slot
  • the SSD_ID 404 that is the identification number of the SSD corresponding to the slot
  • the SSD slot (SLOT) 405 that is the slot number in the SSD corresponding to the LDEV slot
  • the RAID_TYPE 406 of the RAID group that includes the SSD
  • the LDEV of the RAID group SECOND_SD_ID 407 which is an identifier of an SSD including another LDEV slot in the stripe including the slot, and N indicating a pointer when an entry of the same LDEV slot exists Has a XT_ENTRY_PTR408, the.
  • Valid 401 is represented by 2 bits. The upper 1 bit indicates whether or not the ACC 160 can perform read access, and the lower 1 bit indicates whether or not the ACC 160 can perform write access. For example, when the valid 401 is “00”, the ACC 160 cannot perform read access and write access to the data in the LDEV slot. When the valid 401 is “01”, the ACC 160 cannot perform read access and write access. "" Indicates that read access is possible and write access is impossible, and "11" indicates that both read and write access are possible.
  • the identifier of the SSD having the SSD slot for storing the parity data of the data set including the data in the SSD slot is set in the SECOND SSD ID 407.
  • the identifier of the SSD for storing the mirror data of the SSD is set to SECOND SSD ID407.
  • one or more SSDs to which one or more other SSD slots that are updated when the SSD slot is updated with write data belong are set in the SECOND SSD ID 407.
  • entry 409 has LDEV “0x000123”, slot “0x000000”), and read access is permitted, and no other entry exists.
  • the SSD that stores data in LDEV “0x000123” and slot “0x000000” constitutes RAID5, and parity data corresponding to the data set of data in SSD slot “0x000abc” Is stored in the SSD “0x0000004”.
  • the address conversion table 303 is not limited to the above mode.
  • the storage control software 206 may calculate these hash values instead of the LDEV 402 and the slot 403 and register them in the address conversion table using the hash values as keys. In this case, if there are entries having the same hash value, the storage control software 206 sets another empty entry, stores pointer information to the entry in the next entry NEXT_ENTRY_PTR 508, and manages the entry in a list structure. It may be.
  • the storage control software 206 calculates the hash value of the LDEV 402 and the slot 403, refers to the entry in the address conversion table 303 using the hash value as a key, and if the hash values match, it becomes a hit. If the hash values do not match, the process proceeds to the next entry, and if there is no entry with the matching hash value, it is determined that there is no hit. Further, each entry of the address conversion table 303 may be stored in a conventionally known associative memory (CAM; Content Addressable Memory).
  • CAM Content Addressable Memory
  • FIG. 5 is a diagram illustrating an example of the command management tables 211 and 311.
  • the command management tables 211 and 311 are a list of write commands that are offloaded to the ACC 160.
  • Each entry includes a command tag (CMD Tag) 1301 that uniquely identifies a write command, an FC command number (FC CMD) 1302 of the command, and a write destination SSD ID 1303 and SSD slot 1304 specified by the command.
  • CMD Tag command tag
  • FC CMD FC command number
  • RAID TYPE 1305 of the RAID group including the SSD and SECOND SSD ID 1206 indicating another SSD of the RAID group.
  • the storage control software 206 performs offload permission determination and registration of information in the address conversion table 303 for each write command.
  • the storage control software 206 stores information registered in the address conversion table 303 in the command management tables 211 and 311 in the memories 170 and 180 in association with the command tag.
  • the command management table 311 eliminates the need for the ACC 160 managing multiple commands to search the address conversion table 303 when receiving write data (FC_DATA), and obtains the SSDID, SSD slot, and SECOND SSD ID of the data storage destination directly from the command.
  • FC_DATA write data
  • the storage control software 206 can obtain the SSDID, the SSD slot, and the SECOND SSD ID directly from the command.
  • FIGS. 6 and 7 are sequence diagrams of write processing when the write target RAID type is RAID 5 according to the first embodiment.
  • FIG. 6 shows a part
  • FIG. 7 shows the remaining part.
  • SSD # 1 storing write data among a plurality of SSDs 190 constituting a RAID group
  • SSD # 2 storing parity data of a data set including the write data
  • FC_CMD Fibre Channel
  • S Source ID indicating the transmission source I / F on the host 10 side
  • D Detination ID indicating the transmission destination I / F
  • ExchangeID indicating the transmission destination I / F
  • RX Response Exchange
  • sequence number LUN
  • SCSI Serial Bus Interface
  • the SCSI command includes information such as an operation code (write / read type, etc.), an LBA (Logical Block Address), a transfer length, and the like.
  • the ExchangeID is an ID that uniquely identifies this command.
  • the host I / F 130 enqueues the FC command from the host 10 into a command queue (not shown) in the ACC 160 (FC CMD 607).
  • the ACC 160 dequeues the FC command, analyzes the syntax of the FC command, and converts it into a command handled in the controllers 110 and 120 (CMD analysis 608).
  • the ACC 160 transfers the command to the memory 170 (CMD transfer 609).
  • the storage control software 206 of the MP 140 acquires a command in the memory 170 (CMD 610).
  • CMD 610 the storage control software 206 refers to the operation code of the command and determines that it is a write command
  • the storage control software 206 executes the following steps.
  • the storage control software 206 acquires a set of write data storage destination LDEV ID and LDEV slot number from the write command LU, LBA, and the like. Then, based on the logical / physical conversion table 203 and RAID configuration information (not shown), the storage control software 206 obtains the SSD ID corresponding to the LDEV ID and LDEV slot number pair, the SSD slot pair, and the correspondence information such as RAID information. Acquire and register the correspondence information in its own memory 170.
  • the RAID information includes, for example, SECOND SSD ID, SECOND SSD slot number in the SECOND SSD corresponding to the SSD slot, and RAID type.
  • the correspondence information may be registered in the memory 170 as an address conversion table.
  • the storage control software 206 calculates a command tag that uniquely identifies the command based on the ExchangeID or RXID, and stores information on the command using the command tag as a key in the command management table 211 in the memory 170.
  • the storage control software 206 transmits information in the command management table 211 to the ACC 160 and synchronizes with the command management table 311 in the memory 180.
  • the ACC 160 refers to / edits / deletes the command management table 311 on the memory 180 having a small access latency
  • the MP 140 refers to / edits / deletes the command management table 211 on the memory 170.
  • the storage control software 206 may store information using the Exchange ID as a key instead of the command tag in the command management table 202.
  • the storage control software 206 determines whether or not to be offloaded, which will be described later (offload availability determination 611). When it is determined that offloading is possible, the storage control software 206 identifies the target cache slot assigned to the target LDEV slot based on the cache directory 205, and prohibits writing of MP140 data to the target cache slot.
  • the lock is executed (slot lock 612).
  • the slot lock is an operation of turning on the lock flag of the target cache slot of the cache directory information managed by the storage control software 206. By applying the slot lock to the target cache slot, the MP 140 is prohibited from writing data to the target cache slot.
  • the storage control software 206 registers the correspondence information in the memory 170 in the memory 180 of the ACC 160 (address conversion table registration 613). Specifically, the storage control software 206 transmits the correspondence information to the ACC 160, and the ACC 202 registers the correspondence information in the address conversion table 303 in the memory 180.
  • the storage control software 206 transmits a notification (XFER RDY) indicating completion of write data reception preparation based on the write command to the ACC 160 together with the Exchange ID (XFER RDY issue 614).
  • the ExchangeID is set to RX_ID of XFER RDY.
  • the ACC 160 transfers XFER RDY to the host I / F 130 (XFER RDY 615), and the host I / F 130 transfers XFER RDY to the host 10.
  • the host 10 transmits write data (FC data) based on the FC protocol to the storage apparatus 100 based on XFER RDY.
  • the host I / F 130 receives the write data and transfers it to the ACC 160 (FC DATA 616).
  • the ACC 160 stores the write data as buffer data 308 in the buffer area.
  • the ACC 160 analyzes the write data (analysis 617). Specifically, the ACC 160 acquires a command tag based on the Exchange ID included in the write data, and acquires the SSD ID, SSD slot number, and RAID information of the write data storage destination with reference to the command management table 311. Further, the ACC 160 specifies an identifier of an SSD slot (target parity slot) that is a parity data storage destination included in the stripe including the SSD slot.
  • an SSD slot target parity slot
  • the ACC 160 searches whether the acquired SSDID and SSD slot number have been registered in the address conversion table 303 (address search 618).
  • ACC 160 checks DIF (Data Integrity field) and confirms data validity (DIF check 619).
  • the DIF is data protection information including a CRC (Cyclic Redundancy Check), an LBA, and an application tag.
  • the ACC 160 searches whether or not the identified target parity slot has been registered in the in-process parity number table 304 (not shown). When the target parity slot is not registered, it means that the update process of the old parity data in the target parity slot is not executed. At this time, the ACC 160 registers the target parity slot in the processing parity number table 304 (processing parity SLOT number registration 620). As a result, for the subsequent write commands, the target parity slot is locked, and transmission of an instruction for updating the old parity data can be prohibited. If the target parity slot is registered in the currently processed parity number table 304, it means that the update process of the old parity data in the target parity slot is being executed by another write process. In this case, the ACC 160 waits for the target parity slot to be unlocked, and after releasing the lock, registers the target parity slot in the in-process parity number table 304 and transmits an instruction to update the old parity data.
  • the ACC 160 instructs the write data storage destination SSD (SSD # 1) to update the write data and update the old parity data accompanying the update of the write data (parity offload instruction 621).
  • the SSD # 1 acquires write data from the ACC 160 based on the parity offload instruction (new data 707).
  • the SSD # 1 calculates intermediate parity data from the acquired write data (new data) and data (old data) in the SSD slot that is the storage destination of the write data (intermediate parity generation 708).
  • the intermediate parity data is a value obtained by exclusive ORing the write data and the old data.
  • the SSD # 1 transmits the generated intermediate parity data and a parity generation instruction to the parity data storage destination SSD # 2 (intermediate parity data 709).
  • the SSD # 2 receives the parity generation instruction and the intermediate parity data, and calculates new parity data from the intermediate parity data and the old parity data in the target parity slot corresponding to the data set including the write data.
  • the new parity data is a value obtained by exclusive ORing the intermediate parity data and the old parity data.
  • the SSD # 2 transmits a report indicating that the calculation of the new parity data is completed to the ACC 160 (completion report 711).
  • the ACC 160 transmits a commit instruction having the write data and the new parity data as final data to the SSDs # 1 and # 2 (commit instructions 712 and 713).
  • SSD # 1 updates the old data to the write data based on the commit instruction 712. Further, SSD # 1 switches the allocation of the FTL (Flash Translation Layer) address translation map (not shown) from the storage location of the old data to the storage location of the write data (map switching 714), and notifies the ACC 160 of the completion (switching complete) Response 715).
  • FTL Flash Translation Layer
  • the SSD # 2 updates the old parity data to the new parity data based on the commit instruction 713. Further, the SSD # 2 switches the allocation of the FTL address conversion map (not shown) from the storage location of the old parity data to the storage location of the new parity data (map switching 716), and notifies the ACC 160 of the completion (switching completion response 717). .
  • the ACC 160 receives the switching completion responses 716 and 717, and stores the target cache slot lock release instruction for the MP 140 in the memory 170 (slot release instruction 718).
  • the storage control software 206 acquires a release instruction (slot release instruction 719) and releases the lock of the target cache slot (slot release 720). Further, the storage control software 206 deletes the target command from the command management table 211.
  • the ACC 160 deletes the target parity slot number from the processing parity number table 304 and deletes the target command from the command management table 311 (processing parity SLOT number deletion 721). Further, the ACC 160 deletes the entry in the address conversion table 303.
  • the ACC 160 transmits a response indicating the success of the write process to the Host I / F 130 (Good RSP response 722), the host I / F 130 transfers the response to the host 10, and the write process is completed.
  • the MP140 executes the storage control software 206 to perform offload permission determination and slot lock that require complex control, while the ACC 160 targets the LDEV slot determined to be offloadable.
  • the MP140 executes the storage control software 206 to perform offload permission determination and slot lock that require complex control, while the ACC 160 targets the LDEV slot determined to be offloadable.
  • the load on the write processing is distributed and IO acceleration is enabled.
  • the slot lock is applied to the cache slot corresponding to the LDEV slot based on the write command, and the MP140 receives another IO command. Accordingly, access to the cache slot can be prevented. Thereby, it is possible to ensure the consistency of data in the SSD slot corresponding to the cache slot to which the slot lock is applied.
  • the parity data of the data set including the write data can be generated based on the instruction from the ACC 160 by other write processing. It can also be prevented from being updated.
  • the memory 170 on the MP 140 side also has the parity number table 304 being processed, so that access to the target parity data from the MP 140 side during the write process can be prohibited. For example, when the MP 140 performs another normal write process on other data in the data set to which the write data belongs during the execution of the write process, the normal update process is completed until the parity update based on the write process is completed. It is possible to wait for the MP 140 to transmit a parity update instruction based on the write process, and to ensure the consistency of the target parity data.
  • FIG. 8 is a flowchart illustrating an example of offload availability determination.
  • the offload availability determination is a determination as to whether the storage control software 206 performs the write process by itself or causes the ACC 160 to perform it instead (see 611 in FIG. 6).
  • step S801 the storage control software 206 determines whether or not the load of the MP 140 is higher than a threshold value.
  • the storage control software 206 advances the process to step S808.
  • the storage control software 206 advances the process to step S802.
  • step S802 the storage control software 206 determines whether the write command has a cache hit. If there is a cache hit (S802; Yes), it means that the cache slot is assigned to the target LDEVS lot and the old data of the write data is stored in the cache slot, so the storage control software 206 proceeds to step S808. To proceed. On the other hand, in the case of a cache miss (S802; No), it means that no cache slot is assigned to the target LDEV slot and no old data is stored in the cache slot, so the storage control software 206 proceeds to step S803. To proceed.
  • step S803 based on the management information 312, the storage control software 206 enables various functions (functions such as remote copy function, snapshot, deduplication, and thin provisioning) in the target LDEV slot, or performs write processing on the ACC 160. It is determined whether or not a specific condition for offloading is satisfied. If any of the functions is valid and does not meet the specific condition (S803; Yes), the storage control software 206 advances the process to step S808. On the other hand, if any of the functions is invalid or the specific condition is met (S803; No), the storage control software 206 advances the process to step S804.
  • functions functions such as remote copy function, snapshot, deduplication, and thin provisioning
  • the storage control software 206 specifically performs the determination in S803 as follows.
  • the deduplication function is a function that analyzes data stored in the storage, detects duplicate data, and eliminates it for capacity reduction. Therefore, it is necessary to analyze the write data, and when the storage control software receives the FCP_CMD, the address conversion information cannot be determined, so it is determined that the accelerator offload is not possible.
  • step S804 the storage control software 206 determines the locality of the write access from the host.
  • locality means that write accesses are concentrated in a local address range.
  • the storage control software 206 monitors the write access destination address for a certain period of time, and determines that there is locality when there are a certain number of write accesses within a certain address range (for example, the same stripe). If the write access being processed has locality (S804; Yes), the storage control software 206 advances the process to step S808. On the other hand, if the access has no locality (S804; No), the storage control software 206 advances the process to step S805.
  • step S805 the storage control software 206 determines whether the write access from the host is sequential. For example, the storage control software 206 determines that the sequential access occurs when a write access occurs a predetermined number of times in a continuous area. If it is not sequential (S805; No), the storage control software 206 returns to the write processing of this embodiment (S806) and ends the processing. On the other hand, in the case of sequential (S805; Yes), the storage control software 206 ends the write process of this embodiment, returns to the normal storage control process (S808), and ends the process.
  • the process when the predetermined condition is not met, the process returns to the write process of this embodiment, and exclusive control is performed on the target slot and the target parity slot so that the MP140 does not perform write access.
  • the ACC 160 can perform write access.
  • the ACC 160 performs write access without complicated processing, so that the load on the MP 140 can be distributed.
  • the MP140 executes write access for the following reasons.
  • IOPS When there is no locality of write access from the host in the target slot, IOPS can be improved by offloading the write processing to the ACC 160 and the load on the MP 140 can be distributed.
  • the ACC 160 performs the exclusive control of the parity slot, if the parity slot needs to be updated due to the update of other write data, the write access waiting for the exclusive release increases and the processing efficiency may decrease. There is. For this reason, when there is locality, the storage control software 206 of the MP 140 can appropriately perform these processes that occur along with the write process.
  • FIGS. 9 and 10 are sequence diagrams of the write process when the write target RAID type is RAID 1 according to the first embodiment.
  • FIG. 9 shows a part
  • FIG. 10 shows the remaining part.
  • SSD # 1 for storing write data among a plurality of SSDs 190 constituting a RAID group, and that the mirror disk of SSD # 1 is SSD # 2. Further, the same steps as the write processing in the case of RAID 5 described with reference to FIGS. 6 and 7 are simplified or omitted by using the same reference numerals.
  • step 611 If it is determined in step 611 that offload is possible, the storage control software 206 executes slot lock for the cache slot in the cache area corresponding to the target LDEV slot and the LDEV slot storing the mirror data of the write data. (Slot lock 1012).
  • the ACC 160 transmits the write data to the SSDs # 1 and # 2 (new data 1007 and 1008).
  • the SSDs # 1 and # 2 respectively notify the ACC 160 that the reception of the write data has been completed (completion reports 1009 and 1010).
  • the ACC 160 transmits a commit instruction with the write data as the final data to the SSDs # 1 and # 2 (commit instructions 1012, 1013).
  • SSD # 1 and # 2 update old data to write data based on commit instructions 1012, 1013, respectively. Further, the SSDs # 1 and # 2 respectively switch the assignment of the FTL address conversion map (not shown) from the storage location of the old data to the storage location of the write data (map switching 714 and 1016), and notify the ACC 160 of the completion ( Switching completion response 715, 1017).
  • the following processing is the same as the example of FIG. 7 except that the processing parity SLOT number deletion 721 is not performed.
  • the MP 140 executes the storage control software 206 to perform offload permission determination and slot lock requiring complicated control.
  • the ACC 160 distributes the load required for write processing by taking on routine processing among IO processing such as analysis and address conversion processing for slots determined to be offloadable, and enables IO acceleration. .
  • FIGS. 11 to 13 are sequence diagrams of the write processing when the write target RAID type is RAID 5 according to the second embodiment. A part is shown in FIGS.
  • the second embodiment describes a case of a storage apparatus having a physical storage device (SSD 290) that does not have a parity update function.
  • the ACC 160 performs parity calculation.
  • the SSD that stores the write data among the plurality of SSDs 290 constituting the RAID group is described as SSD # 1
  • the SSD that stores the parity data of the data set including the write data is described as SSD # 2.
  • the host I / F 130 transmits the FC command from the storage apparatus 100 to the memory 170 (FC CMD1106).
  • the ACC 160 acquires the FC command from the memory 170 (FC CMD 1107).
  • FC CMD 1107 The processes from CMD analysis 608 to slot lock 612 are the same as in the first embodiment.
  • the storage control software 206 stores the correspondence information as an address conversion table in the memory 170 (address conversion table registration 1114).
  • the storage control software 206 enqueues a notification (XFER RDY) indicating the completion of write data reception preparation based on the write command into the queue of the ACC 160 on the memory 170 together with the Exchange ID (XFER RDY 1115).
  • the ExchangeID is set to RX_ID of XFER RDY.
  • ACC160 acquires XFER RDY from the memory 170 (XFER RDY1116), and enqueues it in the queue of the host I / F130 on the memory 170 (XFER RDY1117).
  • the host I / F 130 acquires the XFER RDY from the memory 170 (XFER RDY 1118) and transfers it to the host 10.
  • the host 10 transmits write data (FC data) based on the FC protocol to the storage apparatus 100 based on XFER RDY.
  • the host I / F 130 receives the write data and transfers it to the memory 170 (FC DATA 1119).
  • the ACC 160 acquires the FC header of the write data from the memory 170 (FC header 1220), and analyzes the FC header. These processes are the same as 617 to 620 in FIG.
  • the ACC 160 transmits an instruction to read old data specifying the write data storage destination SSD # 1 and the target SSD slot to the memory 170 (old data read instruction 1207).
  • the storage control software 206 acquires an old data read instruction from the memory 170 and transmits it to the SSD # 1 (old data read instruction 1208).
  • the ACC 160 transmits an instruction to read the old parity data specifying the parity data storage destination SSD # 2 and the target parity slot to the memory 170 (old parity read instruction 1209).
  • the storage control software 206 acquires the old parity read instruction from the memory 170 and transfers it to the SSD # 2 (old parity read instruction 1210).
  • the SSD # 1 transmits old data to the memory 170 (old data 1211), and transmits an old data read completion notification to the memory 170.
  • the storage control software 206 transfers the old data read completion notification to the ACC 160.
  • the SSD # 2 transmits old parity data to the memory 170 (old parity 1212), and transmits a read completion notification of the old parity data to the memory 170.
  • the storage control software 206 transfers the old parity data read completion notification to the ACC 160.
  • the ACC 160 acquires old data and old parity data from the memory 170 based on the read completion notification of old data and old parity data (old data, old parity read completion detection 1313).
  • the ACC 160 calculates intermediate parity data from the write data and the old data, and calculates new parity data from the intermediate parity data and the old parity data (parity calculation 1314).
  • the ACC 160 transmits the write data designating the target SSD slot of the SSD # 1 and its write instruction to the memory 170 (new data write instruction 1315). Based on the write data write instruction, the storage control software 206 transmits the write data in the memory 170 to the SSD # 1 (new data 1316). The SSD # 1 stores the write data in the target SSD slot and updates the old data. The SSD # 1 transmits a write data write completion notification to the memory 170, and the storage control software 206 transfers the write completion notification to the ACC 160.
  • the ACC 160 receives the write completion notification of the write data (new data write completion detection 1317), and transmits the new parity data designating the target SSD slot of the SSD # 2 and the write instruction to the memory 170 based on the address conversion table 303. (New parity write instruction 1318).
  • the storage control software 206 transmits the new parity data in the memory 170 to the SSD # 2 based on the new parity data write instruction (new parity 1319).
  • the SSD # 2 stores the new parity data in the target parity slot and updates the old parity data.
  • the SSD # 2 transmits a new parity data write completion notification to the memory 170, and the storage control software 206 transfers the write completion notification to the ACC 160.
  • the ACC 160 receives the new parity data write completion notification (new parity write completion detection 1320), and stores the target cache slot lock release instruction for the MP 140 in the memory 170 (slot release instruction 718).
  • the subsequent processing (719 to 722) is the same as that in the first embodiment (see FIG. 7).
  • FIG. 14 and 15 are sequence diagrams of the write process when the write target RAID type is RAID 1 according to the second embodiment.
  • FIG. 14 shows a part
  • FIG. 15 shows the remaining part.
  • the SSD that stores the write data among the plurality of SSDs 290 constituting the RAID group is described as SSD # 1
  • the mirror disk of SSD # 1 is described as SSD # 2. Also, the same steps as those of the write processing described in FIGS. 6 to 10 of the first embodiment and FIGS.
  • step 611 If it is determined in step 611 that offload is possible, the storage control software 206 executes slot lock for the cache slot in the cache area corresponding to the target LDEV slot and the LDEV slot storing the mirror data of the write data. (Slot lock 1412).
  • the ACC 160 transmits write data designating the target SSD slot of SSD # 1 and its write instruction to the memory 170 (new data write instruction 1507).
  • the storage control software 206 transmits the write data write instruction and write data in the memory 170 to the SSD # 1 (new data write instruction 1508, new data 1509).
  • the SSD # 1 stores the write data in the target SSD slot and updates the old data.
  • the SSD # 1 transmits a write completion notification of write data to the memory 170 (write completion report 1510).
  • the storage control software 206 transfers the write completion notification in the memory 170 to the ACC 160 (write completion report 1511).
  • the ACC 160 receives the write completion notification of the write data, and based on the address conversion table 303, transmits the write data specifying the target SSD slot of the SSD # 2 and its write instruction to the memory 170 (new data write instruction 1512).
  • the storage control software 206 transmits the write data write instruction and write data in the memory 170 to the SSD # 2 (new data write instruction 1513, new data 1514).
  • the SSD # 2 stores the write data in the target SSD slot and updates the old data.
  • the SSD # 2 transmits a write data write completion notification to the memory 170 (write completion report 1515).
  • the storage control software 206 transfers the write completion notification in the memory 170 to the ACC 160 (write completion report 1516).
  • the ACC 160 receives the write completion notification of the write data, and stores the slot lock release instruction of the target cache slot for the MP 140 in the memory 170 (slot release instruction 718).
  • the subsequent processing (719 to 722) is the same as that in the first embodiment (see FIG. 7).
  • the write processing can be performed even when the ACC 160 does not use an SSD having a parity update function by performing parity calculation.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

プロセッサは、自身の状態に基づいて、ホスト計算機からのライトコマンドに基づくライト処理を自身が行うか又は制御デバイスに行わせるかを判定する。制御デバイスに行わせると判定した場合、プロセッサは、キャッシュ情報に基づいて、ライトコマンドで指定された第１論理領域に対応する第１キャッシュ領域に対し、データの書込みを禁止するデータロックを設定し、論物変換情報に基づいて、第１論理領域に対応する第１物理記憶デバイス内の第１デバイス領域を示すアドレス変換情報を制御デバイスに送信する。制御デバイスは、ライトデータを受信し、アドレス変換情報に基づいて、第１物理記憶デバイスに対してライトデータと、第１デバイス領域へのライトデータの書込み指示と、を送信する。制御デバイスは、第１物理記憶デバイスからライトデータの書込み完了通知を受信し、第１キャッシュ領域のデータロックを解放するロック解放指示をプロセッサに送信する。

Description

ストレージ装置、及び方法
　本発明は、ストレージ装置に関する。
　ストレージ装置は、複数の物理記憶デバイス（記録メディア）と、複数の物理記憶デバイスに接続され、ホストコンピュータからＩ／Ｏ（Input　or　／Output）要求を受け付けるストレージコントローラとを備える。ストレージコントローラは、複数の物理記憶デバイスを束ねてＲＡＩＤ（Redundant　Arrays　of　Inexpensive　Disks）グループを構成し、性能と耐障害性を同時に実現する。物理記憶デバイスとしては、例えばＨＤＤ（Hard　Disk　Drive）が知られている。
　また、近年、ストレージ装置の物理記憶デバイスとして、フラッシュメモリで実現されるＳＳＤ（Solid　State　Drive）が広く利用され始めている。ＳＳＤは、従来のハードディスクＨＤＤに比較して、レスポンス性能、低消費電力などの特長を持つ。特に、ＳＳＤのＩＯ性能は、ＨＤＤの１０００倍近いものもある。
　一方で、ストレージコントローラの性能がＳＳＤの性能に追いついておらず、ボトルネックとなってしまう問題がある。例えば、フラッシュドライブ（ＳＳＤ）を高々十数台搭載した場合でも、ストレージコントローラの性能がボトルネックとなり、フラッシュドライブの性能を十分に引き出すことができない場合がある。
　例えば、特許文献１に開示のコントローラは、ＣＰＵとメモリとストレージＩ／ＦとディスクＩ／Ｆを有し、ホスト計算機からのＩＯ要求をＣＰＵによるソフトウェアで処理する。また例えば、特許文献２では、ＩＯ要求をＣＰＵとは別の専用ハードウェアによって処理する高性能なストレージコントローラの実現方法を開示している。
特開２０１４－４１６４６ 米国特許出願公開第２０１３／０１４５０８８号明細書
　特許文献１で開示されるようなコントローラで利用されるＣＰＵは、ムーアの法則にしたがって性能向上を遂げてきた。しかしながら、前述したような物理記憶デバイスの変化の中で、コントローラと物理記憶デバイスの間に大きな性能ギャップが生じており、ストレージコントローラの性能がボトルネックとなる場合がある。
　また、特許文献２による技術では、ストレージコントローラの高性能化を実現することは可能である。しかし、専用ハードウェアで処理を行うため、ストレージ装置特有の機能が提供できないという問題がある。例えば、ストレージ装置特有の機能として、例えばThin　Provisioning、ボリュームのレプリケーション、スナップショット、重複排除、データ圧縮などが挙げられる。これらの機能を提供するためには、これらの機能を有するプログラムをプロセッサ上で実行する必要がある。加えて、ホスト計算機からのライト要求に基づくライト処理においては、複数のプロセッサ（つまり、プロセッサ及び制御デバイス）を使用することによりデータの整合性が担保されないという課題がある。
　ストレージ装置は、ホスト計算機に接続されたコントローラと、コントローラに接続された複数の物理記憶デバイスと、を備える。コントローラは、ホスト計算機及び複数の物理記憶デバイスに接続され、かつ、複数の物理記憶デバイスに基づく論理ボリュームをホスト計算機に提供するプロセッサと、プロセッサに接続されたメモリと、ホスト計算機、複数の物理記憶デバイス及びプロセッサに接続された制御デバイスと、を有する。メモリは、論理ボリューム内の論理領域及び複数の物理記憶デバイス内のデバイス領域を対応づける論物変換情報と、論理ボリューム内の論理領域及びメモリ内のキャッシュ領域を対応付けるキャッシュ情報とを記憶する。プロセッサは、プロセッサの状態に基づいて、ホスト計算機からのライトコマンドに基づくライト処理をプロセッサが行うか又は制御デバイスに行わせるかを判定する。プロセッサがライト処理を行うと判定した場合、プロセッサは、キャッシュ情報に基づいて、ライトコマンドで指定された第１論理領域に対応する第１キャッシュ領域を特定し、ライトコマンドに基づくライトデータを第１キャッシュ領域へ書き込む。ライト処理を制御デバイスに行わせると判定した場合、プロセッサは、キャッシュ情報に基づいて、ライトコマンドで指定された第１論理領域に対応する第１キャッシュ領域に対し、データの書込みを禁止するデータロックを設定し、論物変換情報に基づいて、第１論理領域に対応する第１物理記憶デバイス内の第１デバイス領域を示すアドレス変換情報を制御デバイスに送信する。制御デバイスは、ライトデータを受信し、アドレス変換情報に基づいて、第１物理記憶デバイスに対してライトデータと、第１デバイス領域へのライトデータの書込み指示と、を送信する。第１物理記憶デバイスは、書込み指示に基づき、第１デバイス領域にライトデータを書き込む。制御デバイスは、第１物理記憶デバイスからライトデータの書込み完了通知を受信し、第１キャッシュ領域のデータロックを解放するロック解放指示を前記プロセッサに送信する。プロセッサは、解放指示に基づき第１キャッシュ領域のデータロックを解放する。
　ライト処理について、ストレージコントローラの性能を向上させることができる。
実施例１に係る計算機システムの構成図の一例である。 ＭＰ１４０に接続されたメモリ１７０の構成を示す。 ＡＣＣ１６０のメモリ１８０の構成を示す。 アドレス変換テーブル３０３の一例である。 コマンド管理テーブル３０２の一例を示す図である。 実施例１に係るライト対象のＲＡＩＤタイプがＲＡＩＤ５の場合のライト処理のシーケンス図の一部である。 実施例１に係るライト対象のＲＡＩＤタイプがＲＡＩＤ５の場合のライト処理のシーケンス図の残りの一部である。 オフロード可否判定の一例を示すフローチャートである。 実施例１に係るライト対象のＲＡＩＤタイプがＲＡＩＤ１の場合のライト処理のシーケンス図の一部である。 実施例１に係るライト対象のＲＡＩＤタイプがＲＡＩＤ１の場合のライト処理のシーケンス図の残りの一部である。 実施例２に係るライト対象のＲＡＩＤタイプがＲＡＩＤ５の場合のライト処理のシーケンス図の一部である。 実施例２に係るライト対象のＲＡＩＤタイプがＲＡＩＤ５の場合のライト処理のシーケンス図の他の一部である。 実施例２に係るライト対象のＲＡＩＤタイプがＲＡＩＤ５の場合のライト処理のシーケンス図の残りの一部である。 実施例２に係るライト対象のＲＡＩＤタイプがＲＡＩＤ１の場合のライト処理のシーケンス図の一部である。 実施例２に係るライト対象のＲＡＩＤタイプがＲＡＩＤ１の場合のライト処理のシーケンス図の残りの一部である。
　以下の説明では、各実施例の計算機システムが有する各情報について、テーブルやリストなどの表現で説明することがある。しかし、各情報のデータ構造は限定されず、他のデータ構造であってもよい。各情報はデータ構造に依存しないため、例えば、「ｋｋｋテーブル」または「ｋｋｋリスト」を「ｋｋｋ情報」と呼ぶことができる。
　また、以下の説明において、プロセッサは、プログラムを実行し、記憶資源（例えば、メモリ）及び／又は通信インターフェイスデバイス（例えば、通信ポート）等を用いながら処理を行う。処理の主体について、以下の説明では各種のプログラムを主体とする場合があるが、プログラムを実行するプロセッサを主体としてもよい。また、プロセッサを主体とする処理は、１以上のプログラムを実行する事によりおこなわれると解釈されてもよい。プロセッサは、典型的には、ＣＰＵ（Central　Processing　Unit）のようなマイクロプロセッサであるが、処理の一部（例えば、暗号化／復号化、圧縮／伸張）を実行するハードウェア回路を含んでもよい。
　また、以下の説明において、ストレージ装置は、１つ以上の物理記憶デバイスと、物理記憶デバイスを制御するストレージコントローラとを有する。ストレージコントローラは、１つ以上の物理記憶デバイスに基づきホストコンピュータに論理ボリュームを提供する。論理ボリュームは、実論理ボリュームであっても良いし、仮想論理ボリュームであっても良い。実論理ボリュームは、ストレージ装置が有する１以上の物理的な記憶デバイスに基づく論理ボリュームである。仮想論理ボリュームとしては、例えば、ＴＰ（Thin　Provisioning）－論理ボリュームと、スナップショット論理ボリュームとがあってよい。
　以下の説明では、物理記憶デバイスとして、不揮発性半導体メモリの１つであるフラッシュドライブを例にとって説明する。フラッシュドライブは、例えばＳＳＤ（Solid　State　Drive）である。なお、物理的な記憶デバイスは、不揮発性の物理的な記憶デバイスであれば、不揮発性半導体の記憶デバイスでなくてもよく、例えば、ＨＤＤ（Hard　Disk　Drive）であってよい。また、複数の物理的な記憶デバイスにより１以上のＲＡＩＤグループ（Redundant　Array　of　Independent　(or　Inexpensive)　Disks）が構成されてよい（ＲＡＩＤグループはパリティグループと呼ばれてもよい）。
　また、以下の説明では、同種の要素を区別しないで説明する場合には、参照符号を使用し、同種の要素を区別して説明する場合には、その要素の参照符号に代えて、その要素に割り振られた識別子（例えば番号及び符号のうちの少なくとも１つ）を使用することがある。
　以下、幾つかの実施例を説明する。
　図１は、実施例１に係る計算機システムの構成図の一例である。
　計算機システムは、ホスト計算機（ホストサーバ）１０と、ストレージ装置１００とを有する。ホスト計算機１０を、以下、単にホスト１０という場合がある。
　ホスト１０は、ネットワーク３０を介してストレージ装置１００に接続されている。ネットワーク３０は、ホスト１０とストレージ装置１００との間でコマンドやデータをやり取りするための通信路であり、例えば、ＳＡＮ（Storage　Area　Network）等から構成される。
　ストレージ装置１００は、ストレージコントローラ１１０、１２０と、物理記憶デバイス（不揮発性記憶媒体）１９０とを有する。物理記憶デバイス１９０は、例えばＳＳＤ（solid　state　drive）等の高速なドライブである。以下の説明及び図面では、ストレージコントローラ１１０、１２０を、単にコントローラ、物理記憶デバイス１９０をＳＳＤ１９０という場合がある。なお、本実施例では物理記憶デバイス１９０は、ＳＳＤに限定されるものではなく、例えばＨＤＤ（Hard　Disk　Drive）等他の媒体であってもよい。
　図１では、コントローラ１１０、１２０が冗長化されている。しかし、コントローラは、２つに限られず、１つであってもよいし３つ以上であってもよい。なお、コントローラ１１０と、コントローラ１２０とは、基本的に同じ構成である。このため、以下では、必要のない限り、コントローラ１２０の説明を省略する。
　コントローラ１１０は、ＩＯ要求（ライトコマンド又はリードコマンド）を受信し、ＲＡＩＤ構成のＳＳＤ１９０を特定して、データのリードやライトを実行する。コントローラ１１０は、ホストインターフェース１３０、プロセッサ１４０、アクセラレータプロセッサ１６０、メモリ１７０、１８０、及びスイッチ（ＳＷ）１５０を備える。以下の説明及び図面では、ホストインターフェース１３０をＨｏｓｔＩ／Ｆ１３０、プロセッサ１４０をＭＰ（Microprocessor）１４０、アクセラレータプロセッサ１６０をＡＣＣ１６０、スイッチをＳＷ１５０と省略する場合がある。
　スイッチ１５０は、信号線を介してＨｏｓｔＩ／Ｆ１３０、ＭＰ１４０、ＡＣＣ１６０、及び、各ＳＳＤ１９０に接続される。信号線は、例えば、コントローラ１１０の内部データ転送パスとして使われるPCI　Expressであるが、これに限られない。また、ＭＰ１４０とＡＣＣ１６０とは、例えば、Non　Transparent　Bridgeを介して接続されており、相互に通信することが可能である。しかし、ＭＰ１４０とＡＣＣ１６０との間の接続は、Non　Transparent　Bridgeに限られない。
　コントローラ１１０のスイッチ１５０と、コントローラ１２０のスイッチ１５０が、信号線を介して接続される。これにより、コントローラ１１０内のＭＰ１４０とコントローラ１２０内のＭＰ１４０との間の通信が可能である。
　メモリ１７０は、ＭＰ１４０に接続される。メモリ１７０は、ＭＰ１４０の主記憶媒体であり、ＭＰ１４０が実行するプログラム（ストレージ制御ソフトウェア２０６）及びＭＰ１４０が参照する管理情報等を格納する領域と、一時的にリード／ライトデータを格納するキャッシュ領域とを備える。なお、メモリ１７０は、ＭＰに接続されていても内蔵されていてもどちらでもよい。
　メモリ１８０は、ＡＣＣ１６０に接続される。メモリ１８０は、ＡＣＣ１６０の主記憶媒体であり、ＡＣＣ１６０が参照する情報などが格納される領域を備える。制御デバイスがＡＣＣ１６０及びメモリ１８０を有する。本実施例では、制御デバイスは、ＡＳＩＣ(application　specific　integrated　circuit)やＦＰＧＡ(field-programmable　gate　array)等のハードウェアで実現される。ＭＰ１４０とＡＣＣ１６０がライト処理を分担することにより、高性能（高速）に処理可能となる。なお、ＡＣＣ１６０は、ＭＰ等のプロセッサによって実現されてもよい。
　なお、以下では、制御デバイス内にＡＣＣ１６０及びメモリ１８０を内蔵した例を説明するが、ＡＣＣ１６０が制御デバイスであり、メモリ１８０は制御デバイスに外付けされていてもよい。
　ＨｏｓｔＩ／Ｆ１３０は、ネットワーク３０を介してホスト１０に接続される。ＨｏｓｔＩ／Ｆ１３０は、ホスト１０とコントローラ１１０との間のデータ転送プロトコルと、コントローラ１１０内のデータ転送プロトコルとを相互に変換する。
　コントローラ１１０のＭＰ１４０が、１つまたは複数のＳＳＤ１９０に基づき、ホスト１０に論理ボリューム（ＬＵ）を提供する。なお、ＭＰ１４０は、ホスト１０からライトデータを受信した場合、そのライトデータを一旦メモリ１７０のキャッシュ領域に格納し、その後、ライトデータをＳＳＤ１９０に送信する。
　一方、ＡＣＣ１６０は、ホスト１０からライトデータを受信した場合、当該キャッシュ領域には格納せず、メモリ１８０の後述するバッファ領域に格納した後、ＳＳＤ１９０に送信する。なお、ＡＣＣ１６０は、ライトデータをバッファ領域に格納せず、直接、ＳＳＤ１９０へ送信してもよい。
　各ＳＳＤ１９０は、内部に図示しないＣＰＵ及びメモリ等を備え、データのリード及びライト処理や、制御コマンドの処理を実行する。各ＳＳＤ１９０は、コントローラ１１０及び１２０のスイッチ１５０を介してホスト１０に接続されている。
　コントローラ１１０、１２０は、ホスト１０に論理ボリュームをＬＵ（Logical　Unit）として提供する。コントローラ１１０、１２０は、論理ボリュームをＬＤＥＶ（Logical　Device）として管理する。
　本実施例では、コントローラ１１０、１２０は、ＬＤＥＶを複数のＬＤＥＶスロットに分割し、ＳＳＤを複数のＳＳＤスロットに分割し、キャッシュ領域を複数のキャッシュスロットに分割する。ＬＤＥＶスロット、ＳＳＤスロット、キャッシュスロットのそれぞれは、同じ大きさの領域である。ＬＤＥＶスロットとＳＳＤスロットは、固定的に対応づけられて管理される。また、キャッシュスロットにデータが格納された場合には、ＬＤＥＶスロット及びＳＳＤスロットにキャッシュスロットが割り当てられることとなる。なお、ＬＤＥＶ、ＳＳＤ、キャッシュ領域のそれぞれの管理単位は上述のものに限られない。
　本実施例のＳＳＤ１９０は、パリティ更新機能を有する。パリティ更新機能とは、受信したライトデータから、ライトデータを含むデータセットのパリティデータを生成・更新する機能である。具体的には、例えば、ＳＳＤ１９０に格納された旧データと、その旧データを更新するライトデータとから中間パリティを生成し、旧データを含むデータセットの旧パリティデータと中間パリティとからパリティデータを生成し、旧パリティデータを新パリティデータに更新する機能である。
　図２は、ＭＰ１４０に接続されたメモリ１７０の構成を示す。
　メモリ１７０は、キャッシュディレクトリ２０５と、ストレージ制御ソフトウェア２０６と、キャッシュデータ２０９と、コマンド管理テーブル２１１と、管理情報２１２と、論物変換テーブル２０３とを有する。
　ストレージ制御ソフトウェア２０６はＩＯ処理（ライト処理／リード処理）を実行するソフトウェアである。キャッシュデータ２０９は、メモリ１７０内のキャッシュ領域に格納されたデータである。管理情報２１２はＬＤＥＶ毎にストレージ特有の各種機能（リモートコピー機能、スナップショット、重複排除、シンプロビジョニングなどの機能）のあり/なしなどを示す情報である。コマンド管理テーブル２１１は、メモリ１８０が有するコマンド管理テーブル３１１と同じテーブルである。キャッシュディレクトリ３０５は、メモリ１７０内のキャッシュ領域を管理するための情報である。
　キャッシュディレクトリ３０５は、キャッシュスロット番号に割当てられたＬＤＥＶスロット番号を記憶する。つまり、ＭＰ１４０は、キャッシュディレクトリ３０５を検索することで、ＬＤＥＶスロットのデータがキャッシュ領域に記憶されているか、及び、当該データがキャッシュスロットに記憶されている場合にはそのキャッシュスロット番号を検索できる。
　論物変換テーブル２０３は、ＬＤＥＶ及びＬＤＥＶスロットの組と、ＳＳＤ１９０及びＳＳＤスロットの組を対応づけるテーブルである。
　図３は、ＡＣＣ１６０のメモリ１８０の構成を示す。
　メモリ１８０は、コマンド管理テーブル３１１と、アドレス変換テーブル３０３と、処理中パリティ番号テーブル３０４と、アクセラレータファームウェア３０７と、バッファデータ３０８と、を有する。
　コマンド管理テーブル３１１は、ＡＣＣ１６０が処理中のコマンド情報を記憶するためのテーブルである。ＭＰ１６０が有するコマンド管理テーブル２１１との間で同期がとられている。アドレス変換テーブル３０３は、ＬＤＥＶスロットと、当該ＬＤＥＶに対応付けられた１つ以上のＳＳＤスロットとの対応関係を記憶するテーブルである。詳細は後述する。処理中パリティ番号テーブル３０４は、ライト処理中のパリティデータ格納先のＳＳＤＩＤ及びＳＳＤスロット番号を記憶するテーブルである。アクセラレータファームウェア３０７は、ＡＣＣ１６０で動作するＩＯ処理のためのソフトウェアである。バッファデータ３０８は、メモリ１８０内に一時的にバッファリングされたデータである。なお、本実施例では、処理中パリティ番号テーブル３０４は、ＭＰ１４０側のメモリ１７０も有しており、これらの処理中パリティテーブル２０４は同期がとられている。
　例えば、ＡＣＣ１６０のメモリ１８０（内蔵メモリ及び外付けメモリのいずれでも可）が複数存在する場合、アドレス変換テーブル３０３は、各メモリ内にそれぞれ格納されてよい。この場合、１つのアドレス変換テーブル３０３に対してエントリ登録・削除などの操作した場合、他のアドレス変換テーブル３０３との同期がとられる。
　なお、各メモリ１７０、１８０内のテーブル及びソフトウェア及びデータは、物理的に１つのメモリに格納されている必要はなく、ＭＰ１４に接続された1つ以上のメモリ１７０、ＡＣＣ１６０に接続された１つ以上のメモリに分散して格納されていてもよい。
　図４は、アドレス変換テーブル３０３の一例である。
　アドレス変換テーブル３０３は、後述のライト処理においてストレージ制御ソフトウェア２０６がＡＣＣ１６０のメモリ１８０に登録するテーブルである。ストレージ制御ソフトウェア２０６は、ホスト１０が指定する論理ボリューム番号（ＬＵＮ（Logical　Unit　Number））及びＬＢＡ（Logical　Block 　Address）を、コントローラ１１０、１２０が管理する論理アドレス（ＬＤＥＶ番号及びＬＤＥＶスロット番号）に変換し登録する。ＬＤＥＶスロット番号はＬＢＡの上位ビットを抽出した番号である。なお、ストレージ制御ソフトウェア２０６は、ＬＵＮ、ＬＢＡ、及びＳ　ＩＤ（Source　ID）を、ＬＤＥＶ番号及びＬＤＥＶスロット番号に変換してもよい。また、ストレージ制御ソフトウェア２０６は、アドレス変換テーブル３０３を自身のメモリ１７０にも登録してよい。
　アドレス変換テーブル３０３は、ＬＤＥＶスロット毎のエントリを有する。各エントリは、ＡＣＣ１６０が当該ＬＤＥＶスロットにＩＯアクセスできるか否かを示すＶａｌｉｄ４０１と、当該ＬＤＥＶスロットが属するＬＤＥＶの識別子であるＬＤＥＶ４０２と、当該ＬＤＥＶスロットの識別子であるスロット（ＳＬＯＴ）４０３と、当該ＬＤＥＶスロットに対応するＳＳＤの識別番号であるＳＳＤ＿ＩＤ４０４と、当該ＬＤＥＶスロットに対応するＳＳＤ内のスロット番号であるＳＳＤスロット（ＳＬＯＴ）４０５と、当該ＳＳＤを含むＲＡＩＤグループのＲＡＩＤ＿ＴＹＰＥ４０６と、当該ＲＡＩＤグループの当該ＬＤＥＶスロットを含むストライプ内の他のＬＤＥＶスロットを含むＳＳＤの識別子であるＳＥＣＯＮＤ＿ＳＤ＿ＩＤ４０７と、同じＬＤＥＶスロットのエントリが存在する場合のポインタを示すＮＥＸＴ＿ＥＮＴＲＹ＿ＰＴＲ４０８と、を有する。
　ｖａｌｉｄ４０１は２ビットで表される。上位の１ビットは、ＡＣＣ１６０が、リードアクセス可能か否かを示し、下位の１ビットは、ＡＣＣ１６０がライトアクセス可能か否かを示す。例えば、ｖａｌｉｄ４０１が”００”の場合、ＡＣＣ１６０は当該ＬＤＥＶスロット内のデータに対し、リードアクセス及びライトアクセスが不可能であり、”０１”の場合はリード不可能かつライトアクセス可能であり、”１０”の場合はリードアクセス可能かつライトアクセス不可能であり、”１１”の場合はリード及びライトアクセス共に可能であることを示す。
　ＲＡＩＤタイプ４０６が「ＲＡＩＤ５」の場合、当該ＳＳＤスロット内のデータを含むデータセットのパリティデータを格納するＳＳＤスロットを有するＳＳＤの識別子がＳＥＣＯＮＤ　ＳＳＤ　ＩＤ４０７に設定される。また、ＲＡＩＤタイプ４０６が「ＲＡＩＤ１」の場合、当該ＳＳＤのミラーデータを格納するためのＳＳＤの識別子がＳＥＣＯＮＤ　ＳＳＤ　ＩＤ４０７に設定される。なお、他のＲＡＩＤタイプにおいても、ＳＥＣＯＮＤ　ＳＳＤ　ＩＤ４０７には、ライトデータでＳＳＤスロットが更新されることに伴い更新される他の１つ以上のＳＳＤスロットが属する１つ以上のＳＳＤが設定される。
　例えば、エントリ４０９は、ＬＤＥＶ「0x000123」、スロット「0x000000」）はリードアクセスが許可され、他のエントリが存在しない。また、ＬＤＥＶ「0x000123」、スロット「0x000000」内のデータを格納するＳＳＤ（ＳＳＤ　ＩＤ「0x000000」）は、ＲＡＩＤ５を構成しており、ＳＳＤ　スロット「0x000abc」内のデータのデータセットに対応するパリティデータはＳＳＤ「0x0000004」に格納されている。
　なお、アドレス変換テーブル３０３は、上記の態様に限られない。例えば、ストレージ制御ソフトウェア２０６は、ＬＤＥＶ４０２及びスロット４０３に代えてこれらのハッシュ値を算出し、当該ハッシュ値をキーとしてアドレス変換テーブルに登録してもよい。この場合、ストレージ制御ソフトウェア２０６は、ハッシュ値が同じエントリがあれば、別の空きエントリを設定し、最初のエントリのＮＥＸＴ＿ＥＮＴＲＹ＿ＰＴＲ５０８に当該エントリへのポインタ情報を格納し、リスト構造でエントリを管理するようにしてもよい。
　この場合、検索時には、ストレージ制御ソフトウェア２０６は、ＬＤＥＶ４０２及びスロット４０３のハッシュ値を算出して、当該ハッシュ値をキーとしてアドレス変換テーブル３０３内のエントリを参照し、ハッシュ値が一致すればヒットとし、ハッシュ値が一致しなければ次のエントリへ進み、ハッシュ値の一致するエントリがなければヒットなしと判定する。また、アドレス変換テーブル３０３の各エントリが、従来周知の連想メモリ（ＣＡＭ；Content　Addressable　Memory)に格納される等でもよい。
　図５は、コマンド管理テーブル２１１、３１１の一例を示す図である。
　コマンド管理テーブル２１１、３１１は、ＡＣＣ１６０にオフロードされたライトコマンドの一覧である。各エントリは、ライトコマンドを一意に識別するコマンドタグ（ＣＭＤ　Ｔａｇ）１３０１と、当該コマンドのＦＣコマンド番号（ＦＣ　ＣＭＤ）１３０２と、当該コマンドで指定されたライト先のＳＳＤ　ＩＤ１３０３及びＳＳＤスロット１３０４の組と、当該ＳＳＤを含むＲＡＩＤグループのＲＡＩＤ　ＴＹＰＥ１３０５と、当該ＲＡＩＤグループの他のＳＳＤを示すＳＥＣＯＮＤ　ＳＳＤ　ＩＤ１２０６と、を有する。
　後述のライト処理では、ストレージ制御ソフトウェア２０６が、ライトコマンドごとにオフロード可否判定とアドレス変換テーブル３０３への情報の登録を実施する。これに合わせて、ストレージ制御ソフトウェア２０６が、アドレス変換テーブル３０３に登録する情報をコマンドタグと関連付けてメモリ１７０、１８０内のコマンド管理テーブル２１１、３１１に記憶する。コマンド管理テーブル３１１により、コマンドを多重管理するＡＣＣ１６０は、ライトデータ（ＦＣ＿ＤＡＴＡ）受信時に、アドレス変換テーブル３０３を検索する必要がなくなり、コマンドから直接データ格納先のＳＳＤＩＤ、ＳＳＤスロット及びＳＥＣＯＮＤ　ＳＳＤ　ＩＤを得ることが可能となり、アドレス変換のためのオーバーヘッドを削減できる効果がある。また、ストレージ制御ソフトウェア２０６も、同様に、コマンドから直接ＳＳＤＩＤ、ＳＳＤスロット及びＳＥＣＯＮＤ　ＳＳＤ　ＩＤを得ることが可能になる。
　図６、７は、実施例１に係るライト対象のＲＡＩＤタイプがＲＡＩＤ５の場合のライト処理のシーケンス図である。図６に一部を示し、図７に残りの一部を示す。
　この具体例では、ＲＡＩＤグループを構成する複数のＳＳＤ１９０のうちライトデータを格納するＳＳＤ＃１とし、ライトデータを含むデータセットのパリティデータを格納するＳＳＤ＃２として説明する。
　この処理は、ストレージ装置１００のホストＩ／Ｆ１３０が、ホスト１０からコマンドを受信したことを契機に行われる。なお、コマンドの受信前に、ホスト１０とストレージ装置１００との間のログインプロセス等の初期化処理は、完了しているものとする。コマンドは、例えば、ＦＣ（Fibre　Channel）コマンド（ＦＣ＿ＣＭＤ）である。例えば、ＦＣコマンドには、ホスト１０側の送信元Ｉ／Ｆを示すＳ(Source)ＩＤ、送信先Ｉ／Ｆを示すＤ（Detination）ＩＤ、ExchangeＩＤ、ＲＸ（Response　Exchange）＿ＩＤ、シーケンス番号、ＬＵＮ(Logical　Unit　Number)、ＳＣＳＩ（Small　Computer　System　Interface）コマンドなどの情報から構成される。ＳＣＳＩコマンドは、オペレーションコード（ライト/リード種別等）、ＬＢＡ（Logical　Block 　Address）、転送長などの情報から構成される。ExchangeＩＤは、このコマンドを一意に識別するＩＤである。
　ホストＩ／Ｆ１３０は、ホスト１０からのＦＣコマンドをＡＣＣ１６０内の図示しないコマンドキューにエンキューする（ＦＣ　ＣＭＤ６０７）。
　ＡＣＣ１６０は、ＦＣコマンドをデキューし、ＦＣコマンドの構文を解析しコントローラ１１０、１２０内部で扱われるコマンドに変換する（ＣＭＤ解析６０８）。ＡＣＣ１６０は、そのコマンドをメモリ１７０に転送する（ＣＭＤ転送６０９）。
　ＭＰ１４０のストレージ制御ソフトウェア２０６は、メモリ１７０内のコマンドを取得する（ＣＭＤ６１０）。ストレージ制御ソフトウェア２０６は、当該コマンドのオペレーションコードを参照しライトコマンドと判定すると、続くステップを実行する。
　ストレージ制御ソフトウェア２０６は、ライトコマンドのＬＵ、ＬＢＡ等からライトデータの格納先のＬＤＥＶ　ＩＤ及びＬＤＥＶスロット番号の組を取得する。そして、ストレージ制御ソフトウェア２０６は、論物変換テーブル２０３及び図示しないＲＡＩＤ構成情報などに基づき、ＬＤＥＶ　ＩＤ及びＬＤＥＶスロット番号の組に対応するＳＳＤ　ＩＤ、ＳＳＤスロットの組と、ＲＡＩＤ情報等の対応情報を取得し、対応情報を自身のメモリ１７０に登録する。ＲＡＩＤ情報は、例えば、ＳＥＣＯＮＤ　ＳＳＤ　ＩＤ、ＳＳＤスロットに対応するＳＥＣＯＮＤ　ＳＳＤ内のＳＥＣＯＮＤ　ＳＳＤ　スロット番号、及び、ＲＡＩＤタイプ等の情報である。なお、対応情報はアドレス変換テーブルとしてメモリ１７０に登録されてもよい。
　また、ストレージ制御ソフトウェア２０６は、ExchangeＩＤ又はＲＸＩＤに基づき、当該コマンドを一意に識別するコマンドタグを算出し、コマンドタグをキーにした当該コマンドの情報をメモリ１７０内のコマンド管理テーブル２１１に記憶する。なお、ストレージ制御ソフトウェア２０６は、ＡＣＣ１６０にコマンド管理テーブル２１１内の情報を送信し、メモリ１８０内のコマンド管理テーブル３１１との同期をとる。以後の処理において、ＡＣＣ１６０は、アクセスレイテンシの小さいメモリ１８０上のコマンド管理テーブル３１１を参照・編集・削除し、ＭＰ１４０は、メモリ１７０上のコマンド管理テーブル２１１を参照・編集・削除する。なお、ストレージ制御ソフトウェア２０６は、コマンドタグに代えてExchangeＩＤをキーにした情報をコマンド管理テーブル２０２に記憶してもよい。
　ストレージ制御ソフトウェア２０６は、後述するオフロード可否判定を行う（オフロード可否判定６１１）。オフロード可と判定された場合、ストレージ制御ソフトウェア２０６は、キャッシュディレクトリ２０５に基づき、対象のＬＤＥＶスロットに割り当てられた対象キャッシスロットを特定し、対象キャッシュスロットへのＭＰ１４０のデータの書込みを禁止するスロットロックを実行する（スロットロック６１２）。スロットロックは、例えば、ストレージ制御ソフトウェア２０６が管理するキャッシュディレクトリ情報の対象キャッシュスロットのロックフラグをＯＮにする操作である。対象キャッシュスロットにスロットロックを掛けることにより、ＭＰ１４０は、対象キャッシュスロットへのデータの書込みが禁止される。
　ストレージ制御ソフトウェア２０６は、メモリ１７０内の対応情報をＡＣＣ１６０のメモリ１８０に登録する（アドレス変換テーブル登録６１３）。具体的には、ストレージ制御ソフトウェア２０６は、対応情報をＡＣＣ１６０に送信し、ＡＣＣ２０２がメモリ１８０内のアドレス変換テーブル３０３に対応情報を登録する。
　ストレージ制御ソフトウェア２０６は、ライトコマンドに基づくライトデータの受信準備完了を示す通知（ＸＦＥＲ　ＲＤＹ）を、ExchangeＩＤとともにＡＣＣ１６０に送信する（ＸＦＥＲ　ＲＤＹ発行６１４）。なお、ExchangeＩＤは、ＸＦＥＲ　ＲＤＹのＲＸ＿ＩＤに設定される。
　ＡＣＣ１６０は、ＸＦＥＲ　ＲＤＹをホストＩ／Ｆ１３０に転送し（ＸＦＥＲ　ＲＤＹ６１５）、ホストＩ／Ｆ１３０は、ＸＦＥＲ　ＲＤＹをホスト１０に転送する。
　ホスト１０は、ＸＦＥＲ　ＲＤＹに基づき、ＦＣプロトコルに基づくライトデータ（ＦＣデータ）をストレージ装置１００に送信する。ホストＩ／Ｆ１３０は、ライトデータを受信し、ＡＣＣ１６０に転送する（ＦＣ　ＤＡＴＡ６１６）。ＡＣＣ１６０は、ライトデータをバッファデータ３０８としてバッファ領域に格納する。
　ＡＣＣ１６０は、ライトデータを解析する（解析６１７）。具体的には、ＡＣＣ１６０は、ライトデータに含まれるExchangeＩＤに基づくコマンドタグを取得し、コマンド管理テーブル３１１を参照してライトデータの格納先のＳＳＤＩＤ、ＳＳＤスロット番号及びＲＡＩＤ情報を取得する。また、ＡＣＣ１６０は、当該ＳＳＤスロットを含むストライプに含まれるパリティデータ格納先となるＳＳＤスロット（対象パリティスロット）の識別子を特定する。
　ＡＣＣ１６０は、取得したＳＳＤＩＤ、ＳＳＤスロット番号がアドレス変換テーブル３０３に登録済みか否かを検索する（アドレス検索６１８）。
　ＡＣＣ１６０は、ＤＩＦ（Data　Integrity Field）をチェックし、データ正当性を確認する（ＤＩＦチェック６１９）。ＤＩＦとは、ＣＲＣ（Cyclic　Redundancy　Check）、ＬＢＡ、アプリケーションタグから構成されるデータ保護情報である。
　ＡＣＣ１６０は、特定した対象パリティスロットが、図示しない処理中パリティ番号テーブル３０４に登録済みか否かを検索する。対象パリティスロットが登録されていなかった場合、対象パリティスロット内の旧パリティデータの更新処理が実行されていないことを意味する。このとき、ＡＣＣ１６０は、対象パリティスロットを処理中パリティ番号テーブル３０４に登録する（処理中パリティＳＬＯＴ番号登録６２０）、。これにより、以降のライトコマンドに対し、対象パリティスロットにロックがかけられ旧パリティデータの更新処理の指示の送信を禁止できる。なお、処理中パリティ番号テーブル３０４に対象パリティスロットが登録されていた場合は、他のライト処理により対象パリティスロット内の旧パリティデータの更新処理が実行中であることを意味する。この場合、ＡＣＣ１６０は、対象パリティスロットのロック解放を待ち、ロック解放後に、対象パリティスロットを処理中パリティ番号テーブル３０４に登録し、旧パリティデータの更新処理の指示を送信する。
　ＡＣＣ１６０は、ライトデータの格納先のＳＳＤ（ＳＳＤ＃１）に対し、ライトデータの更新、及び、ライトデータの更新に伴う旧パリティデータの更新処理を指示する（パリティオフロード指示６２１）。
　図７に続く。ＳＳＤ＃１は、パリティオフロード指示に基づき、ライトデータをＡＣＣ１６０から取得する（新データ７０７）。
　ＳＳＤ＃１は、取得したライトデータ（新データ）と、ライトデータの格納先となるＳＳＤスロット内のデータ（旧データ）とから中間パリティデータを算出する（中間パリティ生成７０８）。中間パリティデータは、ライトデータと旧データとの排他的論理和をとった値である。
　ＳＳＤ＃１は、生成した中間パリティデータ及びパリティ生成指示を、パリティデータの格納先のＳＳＤ＃２に送信する（中間パリティデータ７０９）。
　ＳＳＤ＃２は、パリティ生成指示及び中間パリティデータを受信し、中間パリティデータと、ライトデータを含むデータセットに対応する対象パリティスロット内の旧パリティデータとから、新パリティデータを算出する。新パリティデータは、中間パリティデータと旧パリティデータとの排他的論理和をとった値である。
　ＳＳＤ＃２は、新パリティデータの算出が完了した旨の報告をＡＣＣ１６０に送信する（完了報告７１１）。
　ＡＣＣ１６０は、ライトデータ及び新パリティデータを最終データとするコミット指示を、ＳＳＤ＃１及び＃２に送信する（commit指示７１２、７１３）。
　ＳＳＤ＃１は、コミット指示７１２に基づき、旧データをライトデータに更新する。また、ＳＳＤ＃１は、図示しないＦＴＬ (Flash　Translation　Layer)アドレス変換マップの割当を旧データの格納位置からライトデータの格納位置に切り替え（map切り替え７１４）、その完了をＡＣＣ１６０に通知する（切り替え完了応答７１５）。
　ＳＳＤ＃２は、コミット指示７１３に基づき、旧パリティデータを新パリティデータに更新する。また、ＳＳＤ＃２は、図示しないＦＴＬアドレス変換マップの割当を旧パリティデータの格納位置から新パリティデータの格納位置に切り替え（map切り替え７１６）、その完了をＡＣＣ１６０に通知する（切り替え完了応答７１７）。
　ＡＣＣ１６０は、切り替え完了応答７１６、７１７を受信し、ＭＰ１４０に対する対象キャッシュスロットのロックの解放指示をメモリ１７０に記憶する（スロット解放指示７１８）。ストレージ制御ソフトウェア２０６は、解放指示を取得し（スロット解放指示７１９）、対象キャッシュスロットのロックを解放する（スロット解放７２０）。また、ストレージ制御ソフトウェア２０６は、対象のコマンドをコマンド管理テーブル２１１から削除する。
　ＡＣＣ１６０は、切り替え完了応答７１７に基づき、処理中パリティ番号テーブル３０４から対象パリティスロット番号を削除し、対象のコマンドをコマンド管理テーブル３１１から削除する（処理中パリティＳＬＯＴ番号削除７２１）。また、ＡＣＣ１６０は、アドレス変換テーブル３０３の当該エントリを削除する。
　ＡＣＣ１６０は、ライト処理の成功を示す応答をＨｏｓｔＩ／Ｆ１３０に送信し（Good　RSP応答７２２）、ホストＩ／Ｆ１３０がその応答をホスト１０に転送し、ライト処理が終了する。
　上記の処理によれば、複雑な制御を要するオフロード可否判定やスロットロックをＭＰ１４０がストレージ制御ソフトウェア２０６を実行することで行い、一方でＡＣＣ１６０はオフロード可と判定されたＬＤＥＶスロットを対象に、解析やアドレス変換処理などのＩＯ処理のうち定型的な処理を担うことでライト処理にかかる負荷を分散し、ＩＯのアクセラレーションを可能とする。
　また、ライトコマンドを一旦ＭＰ１４０が受付け、ライトコマンドに基づくライト処理をＡＣＣ１６０にオフロード可能な場合には、ライトコマンドに基づくＬＤＥＶスロットに対応するキャッシュスロットにスロットロックをかけ、ＭＰ１４０が他のＩＯコマンドに応じてそのキャッシュスロットにアクセスすることを防止することができる。これにより、スロットロックをかけたキャッシュスロットに対応するＳＳＤスロット内のデータの整合性を確保できる。
　また、処理中パリティ番号テーブル３０４によりライトデータに対応するパリティスロットに対するＡＣＣ１６０からのアクセスを禁止することで、他のライト処理により、ＡＣＣ１６０からの指示に基づきライトデータを含めたデータセットのパリティデータが更新されることも防止できる。
　さらに、ＭＰ１４０側のメモリ１７０も処理中パリティ番号テーブル３０４を有することにより、上記ライト処理中のＭＰ１４０側から対象パリティデータへのアクセスを禁止できる。例えば、上記ライト処理の実行中に、ライトデータの属するデータセットの他のデータに対して、ＭＰ１４０が別の通常のライト処理を行う場合に、上記ライト処理に基づくパリティ更新が完了するまで、通常ライト処理に基づくパリティ更新指示をＭＰ１４０が送信するのを待たせることができ、対象パリティデータの整合性を確保することができる。
　このようにすることで、複数のライト処理を並行して行うストレージ装置１００において、スロットロック中のＳＳＤスロット内のデータの更新を防止し、ストレージ装置１００内のデータの不整合を回避できる。
　図８は、オフロード可否判定の一例を示すフローチャートである。
　オフロード可否判定は、ストレージ制御ソフトウェア２０６が当該ライト処理を自身が行うか、自身に代えてＡＣＣ１６０に行わせるかの判定である（図６の６１１参照）。
　ステップＳ８０１で、ストレージ制御ソフトウェア２０６は、ＭＰ１４０の負荷が閾値より高いか否かを判定する。ＭＰ１４０の負荷が閾値以下の場合（Ｓ８０１；Ｎｏ）、ストレージ制御ソフトウェア２０６はステップＳ８０８に処理を進める。一方、ＭＰ１４０の負荷が閾値よりも高い場合（Ｓ８０１；Ｙｅｓ）、ストレージ制御ソフトウェア２０６はステップＳ８０２に処理を進める。
　ステップＳ８０２で、ストレージ制御ソフトウェア２０６は当該ライトコマンドがキャッシュヒットしたか否かを判定する。キャッシュヒットした場合（Ｓ８０２；Ｙｅｓ）、対象ＬＤＥＶＳロットにキャッシュスロットが割り当てられており、ライトデータの旧データがキャッシュスロットに記憶されていることを意味するので、ストレージ制御ソフトウェア２０６はステップＳ８０８に処理を進める。一方、キャッシュミスの場合（Ｓ８０２；Ｎｏ）、対象ＬＤＥＶスロットにキャッシュスロットが割り当てられておらず、旧データがキャッシュスロットに記憶されていないことを意味するので、ストレージ制御ソフトウェア２０６はステップＳ８０３に処理を進める。
　ステップＳ８０３で、ストレージ制御ソフトウェア２０６は、管理情報３１２に基づき、対象ＬＤＥＶスロットにおいて、各種機能（リモートコピー機能、スナップショット、重複排除、シンプロビジョニングなどの機能）が有効か、又は、ＡＣＣ１６０にライト処理をオフロードするための特定条件に該当するか否かを判定する。いずれかの機能が有効でありかつ特定条件に該当しない場合（Ｓ８０３；Ｙｅｓ）、ストレージ制御ソフトウェア２０６は、ステップＳ８０８に処理を進める。一方、いずれの機能も無効であるか又は特定条件に該当する場合（Ｓ８０３；Ｎｏ）、ストレージ制御ソフトウェア２０６はステップＳ８０４に処理を進める。
　ストレージ制御ソフトウェア２０６は、Ｓ８０３の判定を具体的には以下のように行う。
　（ａ）リモートコピー機能が有効の場合はＮＯと判定する。リモートサイトへのライトデータのコピー処理は、ストレージ制御ソフトウェア２０６が実行し、ＡＣＣ１６０へライト処理のオフロードはしない。
　（ｂ）スナップショット機能が有効の場合は特定条件としてスナップショット取得以降の初回のライトでなければＮＯと判定する。スナップショット取得以後の初回のライトの場合、対象ＬＤＥＶの差分データを格納するセカンダリボリュームのアドレスを変更しなければならない。この処理はストレージ制御ソフトウェア２０６が実行するため、ＡＣＣ１６０へライト処理のオフロードはしない。なお、スナップショット取得以降の２回目意向のライト処理の場合は、アドレス変更は不要のため、ＡＣＣ１６０へのオフロード可能と判定する。
　（ｃ）重複排除機能が有効の場合はＮＯと判定する。重複排除機能は、ストレージに格納するデータを解析し、重複しているデータを検出して容量削減のために排除する機能である。したがってライトデータを解析する必要があり、ストレージ制御ソフトウェアがＦＣＰ＿ＣＭＤを受領した時点では、アドレス変換情報を決定できないため、アクセラレータオフロード不可と判定する。
　（ｄ）シンプロビジョニング機能が有効の場合は特定条件として対象のＬＤＥＶスロットにプール内のページが割り当てられていなければＮＯと判定する。シンプロビジョニング機能が有効の場合、対象のＬＤＥＶスロットにページが割り当てられていなければ、プール内の未割当のページを割り当てる処理行わなければならない。この処理はストレージ制御ソフトウェア２０６が実行するため、ＡＣＣ１６０へライト処理のオフロードはしない。なお、対象のＬＤＥＶスロットにページが割り当て済みの場合は、割当処理は不要のため、ＡＣＣ１６０へのオフロード可能と判定する。
　ステップＳ８０４で、ストレージ制御ソフトウェア２０６は、ホストからのライトアクセスのローカリティを判定する。ここで、ローカリティとは、ライトアクセスが局所的なアドレス範囲に集中することをいう。例えば、ストレージ制御ソフトウェア２０６は、ライトアクセス先アドレスを一定時間監視して、一定のアドレス範囲（例えば、同一ストライプ）内に一定の回数以上のライトアクセスがある場合にローカリティ有りと判定する。処理中のライトアクセスにローカリティがある場合（Ｓ８０４；Ｙｅｓ）、ストレージ制御ソフトウェア２０６はステップＳ８０８に処理を進める。一方、アクセスにローカリティがない場合（Ｓ８０４；Ｎｏ）、ストレージ制御ソフトウェア２０６はステップＳ８０５に処理を進める。
　ステップＳ８０５で、ストレージ制御ソフトウェア２０６は、ホストからのライトアクセスがシーケンシャルであるか否かを判定する。例えば、ストレージ制御ソフトウェア２０６は、連続する領域に所定回数以上ライトアクセスが発生する場合をシーケンシャルであると判定する。シーケンシャルでない場合（Ｓ８０５；Ｎｏ）ストレージ制御ソフトウェア２０６は、本実施例のライト処理に戻り（Ｓ８０６）処理を終了する。一方、シーケンシャルの場合（Ｓ８０５；Ｙｅｓ）、ストレージ制御ソフトウェア２０６は、本実施例のライト処理を終了し、通常のストレージ制御処理に戻り（Ｓ８０８）、処理を終了する。
　上記オフロード可否判定フローによれば、一定の条件に該当しない場合に本実施例のライト処理へ戻り、ＭＰ１４０からライトアクセスが行われないように対象スロット及び対象パリティスロットに排他制御を行った上で、ＡＣＣ１６０がライトアクセスを行うようにできる。これにより、複雑な処理を伴わないライトアクセスについてはＡＣＣ１６０が行うことで、ＭＰ１４０の負荷を分散することができる。
　一定の条件に該当した場合は、以下の理由でライトアクセスはＭＰ１４０が実行する。
　（１）ＭＰ１４０の負荷が閾値以下の場合（Ｓ８０１）、従来のストレージ制御処理では、ライトデータをキャッシュ領域に格納した後にホスト１０へレスポンスを返し、その後非同期でキャッシュ領域のライトデータをＳＳＤの対象ＳＳＤスロットに格納する。一方、ＡＣＣ１４０は、直接ＳＳＤの対象スロットにライトデータを書き込んだ後、ホスト１０へレスポンスを返す。このため、ＭＰ１４０の負荷が閾値よりも低い場合は、ＭＰ１４０がライト処理を行うことで、ホスト１０からみたレスポンス時間を短くできる。一方、ＭＰ１４０の負荷が閾値よりも高い場合は、ＡＣＣ１６０にライト処理をオフロードすることで単位時間あたりのＩＯ処理性能（IOPS（IO Per Second））を向上させることができるとともにＭＰの負荷を分散することができる。
　（２）対象スロットの旧データがキャッシュヒットした場合（Ｓ８０２）、キャッシュ領域の旧データをＳＳＤの対象ＳＳＤスロットに反映していない可能性がある。この状態でＡＣＣ１６０がＳＳＤ内のデータをライトデータで更新してしまえば、キャッシュ領域内の旧データとの不整合生じてしまう。このため、キャッシュヒットした場合には、ＭＰ１４０がライト処理を行うことでデータの不整合を防止することができる。また、キャッシュヒットしない場合には、ＡＣＣ１６０にライト処理をオフロードすることで、ＩＯＰＳを向上させることができるとともにＭＰ１４０にかかる負荷を分散させることができる。
　（３）対象スロットについて各種機能が無効な場合、ライト処理に伴うストレージ装置特有の複雑な処理が発生しないため、ＡＣＣ１６０にライト処理をオフロードすることでＩＯＰＳを向上させることができるとともにＭＰ１４０にかかる負荷を分散させることができる。一方、リモートコピー機能が有効な場合、スナップショット機能が有効でありかつスナップショット取得以後の初回のライトの場合、重複排除機能が有効な場合、シンプロビジョニング機能が有効でありかつ対象ＬＤＥＶスロットにページが割り当てられていない場合等は、ライト処理に伴って各種処理も発生し処理が複雑になるため、ＭＰ１４０のストレージ制御ソフトウェア２０６が行うことでライト処理に伴い発生する各種処理を適切に行うことができる。
　（４）対象スロットにホストからのライトアクセスのローカリティがない場合、ＡＣＣ１６０にライト処理をオフロードすることでＩＯＰＳを向上させることができるとともにＭＰ１４０にかかる負荷を分散させることができる。一方、ローカリティがある場合は、複数のライトデータを纏めてパリティを計算し、その後ＳＳＤに書き込むほうが処理効率がよい。また、ＡＣＣ１６０は、パリティスロットの排他制御を行うため、他のライトデータの更新に伴うパリティスロットの更新の必要が生じた場合、排他解放待ちのライトアクセスが増加し、処理効率が落ちてしまう恐れがある。このため、ローカリティがある場合は、ＭＰ１４０のストレージ制御ソフトウェア２０６がライト処理を行うことでライト処理に伴い発生するこれらの処理を適切に行うことができる。
　（５）対象スロットへのライトアクセスがシーケンシャルでない場合、ＡＣＣ１６０にライト処理をオフロードすることでＩＯＰＳを向上させることができるとともにＭＰ１４０にかかる負荷を分散させることができる。一方、シーケンシャルの場合、キャッシュメモリに連続する複数のライトデータを受けてから、まとめてＭＰ１４０がパリティを計算し、その後ＳＳＤへ書き込むことで処理効率を上げることができる。このため、シーケンシャルの場合は、ＭＰ１４０のストレージ制御ソフトウェア２０６がライト処理を行うことでライト処理に伴い発生するこれらの処理を適切に行うことができる。
　図９、１０は、実施例１に係るライト対象のＲＡＩＤタイプがＲＡＩＤ１の場合のライト処理のシーケンス図である。図９に一部を示し、図１０に残りの一部を示す。
　この具体例では、ＲＡＩＤグループを構成する複数のＳＳＤ１９０のうちライトデータを格納するＳＳＤ＃１とし、ＳＳＤ＃１のミラーディスクをＳＳＤ＃２として説明する。また、図６、７で説明したＲＡＩＤ５の場合のライト処理と同じステップについては、同じ符号を用いて説明を簡略又は省略する。
　ステップ６１１でオフロード可と判定された場合、ストレージ制御ソフトウェア２０６は、対象のＬＤＥＶスロット及びライトデータのミラーデータを格納するＬＤＥＶスロットにそれぞれ対応するキャッシュ領域内のキャッシュスロットに対してスロットロックを実行する（スロットロック１０１２）。
　ステップ６１９のＤＩＦチェックの後、ＡＣＣ１６０は、ライトデータをＳＳＤ＃１及び＃２に送信する（新データ１００７、１００８）。ＳＳＤ＃１及び＃２は、ライトデータを受信完了した旨の報告をそれぞれＡＣＣ１６０に通知する（完了報告１００９、１０１０）。ＡＣＣ１６０は、ライトデータを最終データとするコミット指示を、ＳＳＤ＃１及び＃２に送信する（commit指示１０１２、１０１３）。
　ＳＳＤ＃１、＃２は、コミット指示１０１２、１０１３に基づき、旧データをライトデータにそれぞれ更新する。また、ＳＳＤ＃１、＃２は、図示しないＦＴＬアドレス変換マップの割当を旧データの格納位置からライトデータの格納位置にそれぞれ切り替え（map切り替え７１４、１０１６）、その完了をＡＣＣ１６０にそれぞれ通知する（切り替え完了応答７１５、１０１７）。以下は、処理中パリティＳＬＯＴ番号削除７２１を行わない以外は図７の例と同様である。
　上記の処理によれば、ＲＡＩＤ１のＲＡＩＤグループに対してライトデータを送信する場合でも、複雑な制御を要するオフロード可否判定やスロットロックをＭＰ１４０がストレージ制御ソフトウェア２０６を実行することで行い、一方でＡＣＣ１６０はオフロード可と判定されたスロットを対象に、解析やアドレス変換処理などのＩＯ処理のうち定型的な処理を担うことでライト処理にかかる負荷を分散し、ＩＯのアクセラレーションを可能とする。
　以下、実施例２を説明する。
　図１１～１３は、実施例２に係るライト対象のＲＡＩＤタイプがＲＡＩＤ５の場合のライト処理のシーケンス図である。図１１～１３にそれぞれ一部を示す。
　実施例２は、実施例１とは異なり、パリティ更新機能を有さない物理記憶デバイス（ＳＳＤ２９０）を有するストレージ装置の場合を説明する。この場合、パリティオフロード指示に基づき、ＳＳＤ２９０がパリティ計算を行う実施例１とは異なり、ＡＣＣ１６０がパリティ計算を行う。この具体例では、ＲＡＩＤグループを構成する複数のＳＳＤ２９０のうちライトデータを格納するＳＳＤをＳＳＤ＃１とし、ライトデータを含むデータセットのパリティデータを格納するＳＳＤをＳＳＤ＃２として説明する。
　ホストＩ／Ｆ１３０は、ストレージ装置１００からのＦＣコマンドをメモリ１７０に送信する（ＦＣ ＣＭＤ１１０６）。
　ＡＣＣ１６０は、メモリ１７０からＦＣコマンドを取得し（ＦＣ　ＣＭＤ１１０７）する。ＣＭＤ解析６０８～スロットロック６１２までは実施例１と同様である。
　ストレージ制御ソフトウェア２０６は、対応情報をアドレス変換テーブルとしてメモリ１７０に格納する（アドレス変換テーブル登録１１１４）。　ストレージ制御ソフトウェア２０６は、ライトコマンドに基づくライトデータの受信準備完了を示す通知（ＸＦＥＲ　ＲＤＹ）を、ExchangeＩＤとともにメモリ１７０上のＡＣＣ１６０のキューにエンキューする（ＸＦＥＲ　ＲＤＹ１１１５）。なお、ExchangeＩＤは、ＸＦＥＲ　ＲＤＹのＲＸ＿ＩＤに設定される。
　ＡＣＣ１６０は、ＸＦＥＲ　ＲＤＹをメモリ１７０から取得し（ＸＦＥＲ　ＲＤＹ１１１６）、メモリ１７０上のホストＩ／Ｆ１３０のキューにエンキューする（ＸＦＥＲ　ＲＤＹ１１１７）。
　ホストＩ／Ｆ１３０は、ＸＦＥＲ　ＲＤＹをメモリ１７０から取得し（ＸＦＥＲ　ＲＤＹ１１１８）、ホスト１０に転送する。
　ホスト１０は、ＸＦＥＲ　ＲＤＹに基づき、ＦＣプロトコルに基づくライトデータ（ＦＣデータ）をストレージ装置１００に送信する。ホストＩ／Ｆ１３０は、ライトデータを受信し、メモリ１７０に転送する（ＦＣ　ＤＡＴＡ１１１９）。
　図１２に続く。ＡＣＣ１６０は、ライトデータのＦＣヘッダをメモリ１７０から取得し（ＦＣヘッダ１２２０）そのＦＣヘッダの解析等を行う。これらの処理は、図６の６１７～６２０と同様である。
　ＡＣＣ１６０は、アドレス変換テーブル３０３に基づき、ライトデータの格納先のＳＳＤ＃１及び対象ＳＳＤスロットを指定した旧データの読み出し指示をメモリ１７０に送信する（旧データ読み出し指示１２０７）。ストレージ制御ソフトウェア２０６は、メモリ１７０から旧データ読み出し指示を取得し、ＳＳＤ＃１に送信する（旧データ読み出し指示１２０８）。
　ＡＣＣ１６０は、アドレス変換テーブル３０３に基づき、パリティデータの格納先のＳＳＤ＃２及び対象パリティスロットを指定した旧パリティデータの読み出し指示をメモリ１７０に送信する（旧パリティ読み出し指示１２０９）。ストレージ制御ソフトウェア２０６は、メモリ１７０から旧パリティ読み出し指示を取得し、ＳＳＤ＃２に転送する（旧パリティ読み出し指示１２１０）。
　ＳＳＤ＃１は、旧データをメモリ１７０に送信し（旧データ１２１１）、旧データの読み出し完了通知をメモリ１７０に送信する。ストレージ制御ソフトウェア２０６は、旧データの読み出し完了通知をＡＣＣ１６０に転送する。
　ＳＳＤ＃２は、旧パリティデータをメモリ１７０に送信し（旧パリティ１２１２）、旧パリティデータの読み出し完了通知をメモリ１７０に送信する。ストレージ制御ソフトウェア２０６は、旧パリティデータの読み出し完了通知をＡＣＣ１６０に転送する。
　図１３に続く。ＡＣＣ１６０は、旧データ及び旧パリティデータの読み出し完了通知に基づき、旧データ及び旧パリティデータをメモリ１７０から取得する（旧データ、旧パリティ読み出し完了検出１３１３）。ＡＣＣ１６０は、ライトデータと旧データとから中間パリティデータを算出し、中間パリティデータと旧パリティデータとから新パリティデータを算出する（パリティ算出１３１４）。
　ＡＣＣ１６０は、ＳＳＤ＃１の対象ＳＳＤスロットを指定したライトデータ及びその書込み指示をメモリ１７０に送信する（新データ書込み指示１３１５）。ストレージ制御ソフトウェア２０６は、ライトデータ書込み指示に基づき、メモリ１７０内のライトデータをＳＳＤ＃１に送信する（新データ１３１６）。ＳＳＤ＃１は、対象ＳＳＤスロットにライトデータを格納して旧データを更新する。ＳＳＤ＃１は、ライトデータの書込み完了通知をメモリ１７０に送信し、ストレージ制御ソフトウェア２０６は、その書込み完了通知をＡＣＣ１６０に転送する。
　ＡＣＣ１６０は、ライトデータの書込み完了通知を受信し（新データ書込み完了検出１３１７）、アドレス変換テーブル３０３に基づき、ＳＳＤ＃２の対象ＳＳＤスロットを指定した新パリティデータ及びその書込み指示をメモリ１７０に送信する（新パリティ書込み指示１３１８）。ストレージ制御ソフトウェア２０６は、新パリティデータの書込み指示に基づき、メモリ１７０内の新パリティデータをＳＳＤ＃２に送信する（新パリティ１３１９）。ＳＳＤ＃２は、対象パリティスロットに新パリティデータを格納して旧パリティデータを更新する。ＳＳＤ＃２は、新パリティデータの書込み完了通知をメモリ１７０に送信し、ストレージ制御ソフトウェア２０６は、その書込み完了通知をＡＣＣ１６０に転送する。
　ＡＣＣ１６０は、新パリティデータの書込み完了通知を受信し（新パリティ書込み完了検出１３２０）、ＭＰ１４０に対する対象キャッシュスロットのロックの解放指示をメモリ１７０に記憶する（スロット解放指示７１８）。その後の処理（７１９～７２２）は、実施例１と同様である（図７参照）。
　上記の処理により、ＡＣＣがパリティ計算を行う場合であっても、実施例１と同様の効果を得られる。
　図１４、１５は、実施例２に係るライト対象のＲＡＩＤタイプがＲＡＩＤ１の場合のライト処理のシーケンス図である。図１４に一部を示し、図１５に残りの一部を示す。
　この具体例では、ＲＡＩＤグループを構成する複数のＳＳＤ２９０のうちライトデータを格納するＳＳＤをＳＳＤ＃１とし、ＳＳＤ＃１のミラーディスクをＳＳＤ＃２として説明する。また、実施例１の図６～１０及び実施例２の図１１～１３で説明したライト処理と同じステップについては、同じ符号を用いて説明を簡略又は省略する。
　ステップ６１１でオフロード可と判定された場合、ストレージ制御ソフトウェア２０６は、対象のＬＤＥＶスロット及びライトデータのミラーデータを格納するＬＤＥＶスロットにそれぞれ対応するキャッシュ領域内のキャッシュスロットに対してスロットロックを実行する（スロットロック１４１２）。
　ステップ６１９のＤＩＦチェックの後、図１５に続く。ＡＣＣ１６０は、アドレス変換テーブル３０３に基づき、ＳＳＤ＃１の対象ＳＳＤスロットを指定したライトデータ及びその書込み指示をメモリ１７０に送信する（新データ書込み指示１５０７）。ストレージ制御ソフトウェア２０６は、メモリ１７０内のライトデータ書込み指示及びライトデータをＳＳＤ＃１に送信する（新データ書込み指示１５０８、新データ１５０９）。ＳＳＤ＃１は、対象ＳＳＤスロットにライトデータを格納して旧データを更新する。ＳＳＤ＃１は、ライトデータの書込み完了通知をメモリ１７０に送信する（書込み完了報告１５１０）。ストレージ制御ソフトウェア２０６は、メモリ１７０内の書込み完了通知をＡＣＣ１６０に転送する（書込み完了報告１５１１）。
　ＡＣＣ１６０は、ライトデータの書込み完了通知を受信し、アドレス変換テーブル３０３に基づき、ＳＳＤ＃２の対象ＳＳＤスロットを指定したライトデータ及びその書込み指示をメモリ１７０に送信する（新データ書込み指示１５１２）。ストレージ制御ソフトウェア２０６は、メモリ１７０内のライトデータ書込み指示及びライトデータをＳＳＤ＃２に送信する（新データ書込み指示１５１３、新データ１５１４）。ＳＳＤ＃２は、対象ＳＳＤスロットにライトデータを格納して旧データを更新する。ＳＳＤ＃２は、ライトデータの書込み完了通知をメモリ１７０に送信する（書込み完了報告１５１５）。ストレージ制御ソフトウェア２０６は、メモリ１７０内の書込み完了通知をＡＣＣ１６０に転送する（書込み完了報告１５１６）。
　ＡＣＣ１６０は、ライトデータの書込み完了通知を受信し、ＭＰ１４０に対する対象キャッシュスロットのスロットロックの解放指示をメモリ１７０に記憶する（スロット解放指示７１８）。その後の処理（７１９～７２２）は、実施例１と同様である（図７参照）。
　上記の処理により、ＡＣＣがライトデータの書込み指示を行う場合であっても、実施例１と同様の効果を得られる。また、大容量なＭＰ１４０側のメモリ１７０を制御データやキャッシュ領域として活用可能となる。また、実施例２では、ＡＣＣ１６０がパリティ計算することで、パリティ更新機能を有するＳＳＤでなくても上記のライト処理を行うことができる。
　以上、幾つかの実施例を説明したが、これは本発明の説明のための例示であって、本発明の範囲をこれらの実施例にのみ限定する趣旨ではない。本発明は、他の種々の形態でも実施することが可能である。
　本実施例では、ＲＡＩＤ構成された物理記憶デバイスに対しライトデータ書込する場合を説明したがこれに限られない。
１０…ホストサーバ　３０…ネットワーク　１００…ストレージ装置　１１０、１２０…ストレージコントローラ　１３０…Ｈｏｓｔ　Ｉ／Ｆ１４０…ＭＰ　１５０…スイッチ　１６０…ＡＣＣ　１７０…メモリ　１８０…メモリ　１９０…ＳＳＤ

Claims (12)

  1. 　ホスト計算機に接続されたコントローラと、
    　前記コントローラに接続された複数の物理記憶デバイスと、
    を備え、
    　前記コントローラは、
    　　前記ホスト計算機及び前記複数の物理記憶デバイスに接続され、かつ、前記複数の物理記憶デバイスに基づく論理ボリュームを前記ホスト計算機に提供するプロセッサと、
    　　前記プロセッサに接続されたメモリと、
    　　前記ホスト計算機、前記複数の物理記憶デバイス及び前記プロセッサに接続された制御デバイスと、
    を有し、
    　前記メモリは、前記論理ボリューム内の論理領域及び前記複数の物理記憶デバイス内のデバイス領域を対応づける論物変換情報と、前記論理ボリューム内の論理領域及び前記メモリ内のキャッシュ領域を対応付けるキャッシュ情報とを記憶し、
    　前記プロセッサは、前記プロセッサの状態に基づいて、前記ホスト計算機からのライトコマンドに基づくライト処理を前記プロセッサが行うか又は前記制御デバイスに行わせるかを判定し、
    　前記プロセッサが前記ライト処理を行うと判定した場合、前記プロセッサは、前記キャッシュ情報に基づいて、前記ライトコマンドで指定された第１論理領域に対応する第１キャッシュ領域を特定し、前記ライトコマンドに基づくライトデータを前記第１キャッシュ領域へ書き込み、
    　前記ライト処理を前記制御デバイスに行わせると判定した場合、前記プロセッサは、前記キャッシュ情報に基づいて、前記ライトコマンドで指定された第１論理領域に対応する第１キャッシュ領域に対し、データの書込みを禁止するデータロックを設定し、前記論物変換情報に基づいて、前記第１論理領域に対応する前記第１物理記憶デバイス内の第１デバイス領域を示すアドレス変換情報を前記制御デバイスに送信し、
    　前記制御デバイスは、前記ライトデータを受信し、前記アドレス変換情報に基づいて、前記第１物理記憶デバイスに対して前記ライトデータと、前記第１デバイス領域への前記ライトデータの書込み指示と、を送信し、
    　前記第１物理記憶デバイスは、前記書込み指示に基づき、前記第１デバイス領域に前記ライトデータを書き込み、
    　前記制御デバイスは、前記第１物理記憶デバイスから前記ライトデータの書込み完了通知を受信し、前記第１キャッシュ領域の前記データロックを解放するロック解放指示を前記プロセッサに送信し、
    　前記プロセッサは、前記解放指示に基づき前記第１キャッシュ領域の前記データロックを解放する、
    ストレージ装置。
  2. 　前記複数の物理記憶デバイスによってＲＡＩＤグループが構成されており、
    　前記プロセッサは、前記ＲＡＩＤグループにおける第２物理記憶デバイスから、前記第１デバイス領域を含むストライプ内の第２デバイス領域を特定し、
    　前記プロセッサは、前記第２デバイス領域を前記アドレス変換情報に含めて前記制御デバイスに送信し、
    　前記制御デバイスは、前記アドレス変換情報に基づき、前記第１物理記憶デバイス又は前記第２物理記憶デバイスに対して、前記第２デバイス領域の識別子を送信し、
    　前記第２物理記憶デバイスは、前記第２デバイス領域に前記ライトデータに基づくサブデータを書き込む、
    請求項１に記載のストレージ装置。
  3. 　前記プロセッサは、前記プロセッサの負荷状態が閾値を超えているか否かを判定し、前記プロセッサの負荷状態が閾値以下の場合、前記ライト処理を前記プロセッサが行うと判定し、前記プロセッサの負荷状態が閾値を超えた場合、前記ライト処理を前記制御デバイスに行わせると判定する、
    請求項２に記載のストレージ装置。
  4. 　前記プロセッサは、前記第１デバイス領域内に格納されているデータである旧データが前記第１キャッシュ領域に存在するか否かを判定し、前記旧データが前記第１キャッシュ領域に存在する場合に、前記ライト処理を前記プロセッサが行うと判定し、前記旧データが前記第１キャッシュ領域に存在しない場合に、前記ライト処理を前記制御デバイスに行わせると判定する、
    請求項３に記載のストレージ装置。
  5. 　前記プロセッサは、前記第１デバイス領域において、前記コンローラの所定の機能が有効か否かを判定し、前記所定の機能が有効な場合に、前記ライト処理を前記プロセッサが行うと判定し、前記所定の機能が無効な場合に、前記ライト処理を制御デバイスに行わせると判定する、
    請求項４に記載のストレージ装置。
  6. 　前記所定の機能は、リモートコピー機能、スナップショット機能、重複排除機能及びシンプロビジョニング機能のうちのいずれか１つ以上の機能である、
    請求項５に記載のストレージ装置。
  7. 　前記プロセッサは、複数のライトコマンドにより前記ストライプ内の論理領域のうちの所定数以上の論理領域が指定される場合、前記ライト処理を前記プロセッサが行うと判定し、複数のライトコマンドにより前記ストライプ内の論理領域のうちの所定数未満の論理領域が指定される場合、前記ライト処理を前記制御デバイスに行わせると判定する、
    請求項６に記載のストレージ装置。
  8. 　前記プロセッサは、複数のライトコマンドにより連続する所定数以上の論理領域が指定される場合に、前記ライト処理を前記プロセッサが行うと判定し、複数のライトコマンドにより指定される連続する論理領域が所定数未満の場合、前記ライト処理を前記制御デバイスが行うと判定する、
    請求項７に記載のストレージ装置。
  9. 　前記サブデータは、前記ライトデータに対応するパリティデータであり、
    　前記制御デバイスは、前記アドレス変換情報に基づき、前記ライトコマンド以外のライトコマンドに基づく前記第２デバイス領域へのアクセスを禁止し、前記第１物理記憶デバイスに対して、前記第２デバイス領域の識別子を送信し、
    　前記第１物理記憶デバイスは、前記ライトデータと前記第１デバイス領域に格納されているデータである旧データとに基づき中間パリティデータを算出し、前記中間パリティデータを前記第２物理記憶デバイスに送信し、
    　前記第２物理記憶デバイスは、前記中間パリティデータと前記第２デバイス領域に格納されている旧パリティデータとに基づき前記パリティデータを算出し、前記第２デバイス領域に前記パリティデータを書き込み、
    　前記サブデータの書込み完了通知を前記第２記憶デバイスから受信した後に、前記第２デバイス領域へのアクセスの禁止を解除する、
    請求項２に記載のストレージ装置。
  10. 　前記サブデータは、前記ライトデータのミラーデータであり、
    　前記制御デバイスは、前記アドレス変換情報に基づき、前記ライトコマンド以外のライトコマンドに基づく前記第２デバイス領域へのアクセスを禁止し、前記第２物理記憶デバイスに対して、前記第２デバイス領域の識別子及び前記ミラーデータを送信し、
    　前記第２記憶デバイスは、前記第２デバイス領域に前記ミラーデータを書き込み、
    　前記ミラーデータの書込み完了通知を前記第２記憶デバイスから受信した後に、前記第２デバイス領域へのアクセスの禁止を解除する、
    請求項２に記載のストレージ装置。
  11. 　前記サブデータは、前記ライトデータに対応するパリティデータであり、
    　前記制御デバイスは、前記アドレス変換情報に基づき、前記第１物理記憶デバイスから、前記第１デバイス領域に格納されているデータである旧データを取得し、
    　前記制御デバイスは、前記アドレス変換情報に基づき、前記ライトコマンド以外のライトコマンドに基づく前記第２デバイス領域へのアクセスを禁止し、前記第２物理記憶デバイスから、前記第２デバイス領域に格納されている旧パリティデータを取得し、
    　前記制御デバイスは、前記ライトデータと前記旧データと旧パリティデータとに基づき前記パリティデータを算出し、前記第２物理記憶デバイスに対して、前記第２デバイス領域への前記パリティデータのパリティ書込み指示を送信し、
    　前記第２物理記憶デバイスは、前記パリティ書込み指示に基づき、前記第２デバイス領域に前記パリティデータを書き込み、
    　前記サブデータの書込み完了通知を前記第２記憶デバイスから受信した後に、前記第２デバイス領域へのアクセスの禁止を解除する、
    請求項２に記載のストレージ装置。
  12. 　前記ホスト計算機及び複数の物理記憶デバイスに接続されたコントローラが実行するストレージ装置のライト制御の方法であって、
    　前記コントローラは、
    　　前記ホスト計算機及び前記複数の物理記憶デバイスに接続され、かつ、前記複数の物理記憶デバイスに基づく論理ボリュームを前記ホスト計算機に提供するプロセッサと、
    　　前記プロセッサに接続されたメモリと、
    　　前記ホスト計算機、前記複数の物理記憶デバイス及び前記プロセッサに接続された制御デバイスと、
    を有し、
    　前記プロセッサは、前記論理ボリューム内の論理領域及び前記複数の物理記憶デバイス内のデバイス領域を対応づける論物変換情報と、前記論理ボリューム内の論理領域及び前記メモリ内のキャッシュ領域を対応付けるキャッシュ情報とを前記メモリに記憶し、
    　前記プロセッサは、前記プロセッサの状態に基づいて、前記ホスト計算機からのライトコマンドに基づくライト処理を前記プロセッサが行うか又は前記制御デバイスに行わせるかを判定し、
    　前記プロセッサが前記ライト処理を行うと判定された場合、前記プロセッサは、前記キャッシュ情報に基づいて、前記ライトコマンドで指定された第１論理領域に対応する第１キャッシュ領域を特定し、前記ライトコマンドに基づくライトデータを前記第１キャッシュ領域へ書き込み、
    　前記ライト処理を前記制御デバイスに行わせると判定した場合、前記プロセッサは、前記キャッシュ情報に基づいて、前記ライトコマンドで指定された第１論理領域に対応する第１キャッシュ領域に対し、データの書込みを禁止するデータロックを設定し、前記論物変換情報に基づいて、前記第１論理領域に対応する前記第１物理記憶デバイス内の第１デバイス領域を示すアドレス変換情報を前記制御デバイスに送信し、
    　前記制御デバイスは、前記ライトデータを受信し、前記アドレス変換情報に基づいて、前記第１物理記憶デバイスに対して前記ライトデータと、前記第１デバイス領域への前記ライトデータの書込み指示と、を送信し、
    　前記第１物理記憶デバイスは、前記書込み指示に基づき、前記第１デバイス領域に前記ライトデータを書き込み、
    　前記制御デバイスは、前記第１物理記憶デバイスから前記ライトデータの書込み完了通知を受信し、前記第１キャッシュ領域の前記データロックを解放するロック解放指示を前記プロセッサに送信し、
    　前記プロセッサは、前記解放指示に基づき前記第１キャッシュ領域の前記データロックを解放する、
    方法。
PCT/JP2015/064990 2015-05-26 2015-05-26 ストレージ装置、及び方法 WO2016189640A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/064990 WO2016189640A1 (ja) 2015-05-26 2015-05-26 ストレージ装置、及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/064990 WO2016189640A1 (ja) 2015-05-26 2015-05-26 ストレージ装置、及び方法

Publications (1)

Publication Number Publication Date
WO2016189640A1 true WO2016189640A1 (ja) 2016-12-01

Family

ID=57393844

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/064990 WO2016189640A1 (ja) 2015-05-26 2015-05-26 ストレージ装置、及び方法

Country Status (1)

Country Link
WO (1) WO2016189640A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109614048A (zh) * 2018-12-10 2019-04-12 深圳市硅格半导体有限公司 基于闪存的数据读写方法、装置及计算机可读存储介质
CN111722791A (zh) * 2019-03-22 2020-09-29 株式会社日立制作所 信息处理系统、存储系统和数据传输方法
CN112346653A (zh) * 2019-08-06 2021-02-09 株式会社日立制作所 驱动器箱、存储系统和数据传送方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007128175A (ja) * 2005-11-01 2007-05-24 Hitachi Ltd ストレージシステム
JP2013524334A (ja) * 2010-09-09 2013-06-17 株式会社日立製作所 コマンドの起動を制御するストレージ装置及びその方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007128175A (ja) * 2005-11-01 2007-05-24 Hitachi Ltd ストレージシステム
JP2013524334A (ja) * 2010-09-09 2013-06-17 株式会社日立製作所 コマンドの起動を制御するストレージ装置及びその方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109614048A (zh) * 2018-12-10 2019-04-12 深圳市硅格半导体有限公司 基于闪存的数据读写方法、装置及计算机可读存储介质
CN111722791A (zh) * 2019-03-22 2020-09-29 株式会社日立制作所 信息处理系统、存储系统和数据传输方法
CN111722791B (zh) * 2019-03-22 2024-02-27 株式会社日立制作所 信息处理系统、存储系统和数据传输方法
CN112346653A (zh) * 2019-08-06 2021-02-09 株式会社日立制作所 驱动器箱、存储系统和数据传送方法
CN112346653B (zh) * 2019-08-06 2024-02-27 株式会社日立制作所 驱动器箱、存储系统和数据传送方法

Similar Documents

Publication Publication Date Title
US9823866B1 (en) Scalable data storage architecture and methods of eliminating I/O traffic bottlenecks
US9720601B2 (en) Load balancing technique for a storage array
US9195603B2 (en) Storage caching
US11928005B2 (en) Techniques for performing resynchronization on a clustered system
JP7135162B2 (ja) 情報処理システム、ストレージシステム及びデータ転送方法
JP5806776B2 (ja) ストレージシステム
WO2017216887A1 (ja) 情報処理システム
US10372345B1 (en) High performance logical device
US11157184B2 (en) Host access to storage system metadata
US11461303B2 (en) IO metadata management for directly connected host
US11327653B2 (en) Drive box, storage system and data transfer method
US20210216661A1 (en) Data encryption for directly connected host
WO2016121026A1 (ja) ストレージ装置、計算機システム、及び、方法
US10761764B1 (en) Storage system and data transfer method
WO2016189640A1 (ja) ストレージ装置、及び方法
US11100008B2 (en) Efficient memory usage for snapshots
US10884924B2 (en) Storage system and data writing control method
US11416157B2 (en) Storage device and data migration method
WO2017072868A1 (ja) ストレージ装置
US11163496B1 (en) Systems and methods of updating persistent statistics on a multi-transactional and multi-node storage system
US10678701B2 (en) Direct read control in a data storage system
WO2017168690A1 (ja) ストレージ装置、及び方法
US11907541B2 (en) Adaptive read prefetch to reduce host latency and increase bandwidth for sequential read streams
US11822808B2 (en) Remotely replicating duplicated data
US11294570B2 (en) Data compression for having one direct connection between host and port of storage system via internal fabric interface

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15893275

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15893275

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP