WO2016139549A1 - 表示装置および電子機器 - Google Patents

表示装置および電子機器 Download PDF

Info

Publication number
WO2016139549A1
WO2016139549A1 PCT/IB2016/050948 IB2016050948W WO2016139549A1 WO 2016139549 A1 WO2016139549 A1 WO 2016139549A1 IB 2016050948 W IB2016050948 W IB 2016050948W WO 2016139549 A1 WO2016139549 A1 WO 2016139549A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
film
electrode
insulating film
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/IB2016/050948
Other languages
English (en)
French (fr)
Inventor
山崎舜平
吉住健輔
三宅博之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to US15/552,818 priority Critical patent/US10379414B2/en
Priority to JP2017503201A priority patent/JP6630720B2/ja
Publication of WO2016139549A1 publication Critical patent/WO2016139549A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/30—Gray scale
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04184—Synchronisation with the driving of the display or the backlighting unit to avoid interferences generated internally
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/0653—Controlling or limiting the speed of brightness adjustment of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0686—Adjustment of display parameters with two or more screen areas displaying information with different brightness or colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/34—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling

Definitions

  • one embodiment of the present invention is not limited to the above technical field.
  • the technical field of one embodiment of the invention disclosed in this specification and the like relates to an object, a method, or a manufacturing method.
  • one embodiment of the present invention relates to a process, a machine, a manufacture, or a composition (composition of matter). Therefore, the technical field of one embodiment of the present invention disclosed in this specification more specifically includes a semiconductor device, a light-emitting device, a lighting device, a power storage device, a memory device, an imaging device, a driving method thereof, or a driving method thereof.
  • a manufacturing method can be mentioned as an example.
  • Another embodiment of the present invention is a display device including a first transistor, a second transistor, a resistance element, a first capacitor element, a second capacitor element, and a liquid crystal element.
  • One of the source and the drain of the first transistor is electrically connected to one electrode of the resistance element, and one of the source and the drain of the first transistor is connected to one electrode of the first capacitor element.
  • the image information to be displayed next is displayed so as to avoid the influence of side suppression caused by the already displayed image information.
  • the bright part is displayed with the brightness L2 that is darker than the brightness L1 and brighter than the brightness L3.
  • the bright portion is displayed while increasing the brightness to a predetermined brightness L1 brighter than the brightness L2.
  • the period from time T4 to time T5 is preferably 0 or more.
  • X and Y are functionally connected.
  • the case where X and Y are functionally connected includes the case where X and Y are directly connected and the case where X and Y are electrically connected.
  • the source (or the first terminal) of the transistor is electrically connected to X through (or not through) Z1, and the drain (or the second terminal or the like) of the transistor is connected to Z2.
  • Y is electrically connected, or the source (or the first terminal, etc.) of the transistor is directly connected to a part of Z1, and another part of Z1 Is directly connected to X, and the drain (or second terminal, etc.) of the transistor is directly connected to a part of Z2, and another part of Z2 is directly connected to Y.
  • a source (or a first terminal or the like of a transistor) is electrically connected to X through at least a first connection path, and the first connection path is The second connection path does not have a second connection path, and the second connection path includes a transistor source (or first terminal or the like) and a transistor drain (or second terminal or the like) through the transistor.
  • the first connection path is a path through Z1
  • the drain (or the second terminal, etc.) of the transistor is electrically connected to Y through at least the third connection path.
  • the third connection path is connected and does not have the second connection path, and the third connection path is a path through Z2.
  • X, Y, Z1, and Z2 are objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, and the like).
  • the display device of one embodiment of the present invention can include a pixel portion 30, a circuit 40, and a circuit 60 as illustrated in FIG.
  • the pixel portion 30, the circuit 40, the circuit 60, and the circuit 65 can be used.
  • FIG. 3 illustrates a pixel circuit 92 of one embodiment of the present invention.
  • the pixel circuit 92 can be used as the pixel circuit 90 of the display device illustrated in FIG.
  • one of the source and the drain of the transistor 510 is electrically connected to one electrode of the resistor 580 and one electrode of the capacitor 550.
  • the other electrode of the resistance element 580 is electrically connected to the signal line 610.
  • the other of the source and the drain of the transistor 510 is electrically connected to one electrode of the liquid crystal element 570 and one electrode of the capacitor 560.
  • the gate of the transistor 510 is electrically connected to the scan line 620.
  • the transistor 530 may be provided between the other of the source and the drain of the transistor 510 and one electrode of the capacitor 550 as illustrated in FIG.
  • an on signal is supplied to the wiring 640 to turn on the transistor 520, so that the capacitor 550 and the resistor 580
  • An RC circuit consisting of In the case where an operation for gradually changing the gradation is not necessary (second mode), the transistor 530 may be turned off. By turning off the transistor 530, the capacitor 550 can be prevented from being charged to the signal line 610 by a signal potential, and the response speed of the pixel can be improved.
  • the transistor 510 includes a conductive layer 875 having a function as a gate electrode provided over a substrate 810, an insulating layer 860 having a function as a gate insulating film, a semiconductor layer 830 having a function as an active layer, a source electrode Alternatively, the conductive layer 840 functions as one of the drain electrodes and the conductive layer 850 functions as the other of the source electrode and the drain electrode. Further, the protective film 870 and the protective film 880 can be provided over the transistor 510.
  • the resistance layer 831 can be an oxide layer formed using the same process as the semiconductor layer 830.
  • the resistance layer 831 can be an oxide layer containing impurities at the same level as the semiconductor layer 830, and can be an oxide in which impurities such as hydrogen are diffused from the protective film 880. It can be a physical layer.
  • an In—Ga—Zn oxide can be used for the semiconductor layer 830 and the resistance layer 831.
  • a silicon nitride film containing hydrogen can be used as the protective film 880.
  • the resistance layer 831 can be a semiconductor layer formed using the same process as the semiconductor layer 830.
  • the resistance layer 831 can be a silicon layer containing the same amount of impurities as the semiconductor layer 830, and can be a silicon layer in which phosphorus, boron, or the like is added to the semiconductor layer 830. be able to.
  • the semiconductor layer 830 and the resistance layer 831 can be formed using an amorphous silicon layer, a polycrystalline silicon layer, or a single crystal silicon layer. Needless to say, the resistance layer 831 and the semiconductor layer 830 may be formed using different materials and different processes.
  • the pixel portion 271, the scan line driver circuit 274, and the signal line driver circuit 276 are arranged in parallel or substantially in parallel, and the potential is controlled by the scan line driver circuit 274.
  • the pixel portion 271 includes a plurality of pixels 270 arranged in a matrix. Further, along the signal line 279, there are common lines 275 arranged in parallel or substantially in parallel.
  • the scanning line driver circuit 274 and the signal line driver circuit 276 are collectively referred to as a driver circuit portion.
  • the common electrode 229 has a striped region extending in a direction intersecting with the signal line.
  • the striped region is connected to a region extending in a direction parallel or substantially parallel to the signal line. Therefore, in the plurality of pixels included in the display device 200, each region of the common electrode 229 having a striped region has the same potential.
  • Display elements include, for example, liquid crystal elements, EL (electroluminescence) elements including LEDs (white LEDs, red LEDs, green LEDs, blue LEDs, etc.) (EL elements including organic substances and inorganic substances, organic EL elements, inorganic EL elements).
  • EL electroluminescence
  • LEDs white LEDs, red LEDs, green LEDs, blue LEDs, etc.
  • EL elements including organic substances and inorganic substances, organic EL elements, inorganic EL elements).
  • a silicon oxide film, a silicon oxynitride film, a silicon nitride oxide film, a silicon nitride film can be formed by a plasma CVD (CVD: Chemical Vapor Deposition) method, a sputtering method, or the like.
  • Insulating films including one or more of aluminum oxide film, hafnium oxide film, yttrium oxide film, zirconium oxide film, gallium oxide film, tantalum oxide film, magnesium oxide film, lanthanum oxide film, cerium oxide film, and neodymium oxide film are used. be able to. Note that a single-layer insulating film selected from the above materials may be used instead of the stacked structure of the insulating films 215 and 217.
  • the resistivity of the conductive film 220 is preferably 1 ⁇ 10 ⁇ 8 times or more and less than 1 ⁇ 10 ⁇ 1 times the resistivity of the semiconductor film 219, typically 1 ⁇ 10 ⁇ 3 ⁇ cm or more and 1 ⁇ .
  • the resistivity is preferably less than 10 4 ⁇ cm, more preferably 1 ⁇ 10 ⁇ 3 ⁇ cm or more and less than 1 ⁇ 10 ⁇ 1 ⁇ cm.
  • insulating films 223, 225, and 227 functioning as protective insulating films of the transistor 252
  • a silicon oxide film, a silicon oxynitride film, a silicon nitride oxide film, a silicon nitride film, an aluminum oxide film, and the like are formed by a plasma CVD method, a sputtering method, or the like.
  • An insulating film containing at least one of a hafnium oxide film, an yttrium oxide film, a zirconium oxide film, a gallium oxide film, a tantalum oxide film, a magnesium oxide film, a lanthanum oxide film, a cerium oxide film, and a neodymium oxide film can be used.
  • a silicon oxynitride film that emits less nitrogen oxide is a film that releases more ammonia than nitrogen oxide in a temperature programmed desorption gas analysis method, and typically releases ammonia molecules.
  • the amount is 1 ⁇ 10 18 molecules / cm 3 or more and 5 ⁇ 10 19 molecules / cm 3 or less.
  • the amount of ammonia released is the amount released by heat treatment at a film surface temperature of 50 ° C. to 650 ° C., preferably 50 ° C. to 550 ° C.
  • Nitrogen oxide typically NO 2 or NO forms a level in the insulating film 223 or the like.
  • the level is located in the energy gap of the semiconductor film 219. Therefore, when nitrogen oxide diffuses to the interface between the insulating film 223 and the semiconductor film 219, the level may trap electrons on the insulating film 223 side. As a result, trapped electrons remain in the vicinity of the interface between the insulating film 223 and the semiconductor film 219, and thus the threshold voltage of the transistor is shifted in the positive direction.
  • a third signal of .966 or less corresponds to a signal caused by nitrogen oxides (NO x , x is 0 or more and 2 or less, preferably 1 or more and 2 or less).
  • nitrogen oxides include nitrogen monoxide and nitrogen dioxide. That is, a first signal having a g value of 2.037 to 2.039, a second signal having a g value of 2.001 to 2.003, and a first signal having a g value of 1.964 to 1.966. It can be said that the smaller the total density of the signal spins of 3, the smaller the content of nitrogen oxide contained in the oxide insulating film.
  • the oxide insulating film in which the level density of nitrogen oxide is low between E v — os and E c — os has a nitrogen concentration measured by SIMS of 6 ⁇ 10 20 atoms / cm 3 or less.
  • An oxide insulating film with a low nitrogen oxide level density is formed between Ev_os and Ec_os by using a PECVD method with a substrate temperature of 220 ° C. or higher and 350 ° C. or lower and using silane and dinitrogen monoxide. By doing so, a dense and high hardness film can be formed.
  • the insulating film 225 preferably has a small amount of defects.
  • the thickness of the insulating film 223 can be 5 nm to 150 nm, preferably 5 nm to 50 nm, preferably 10 nm to 30 nm.
  • the thickness of the insulating film 225 can be greater than or equal to 30 nm and less than or equal to 500 nm, preferably greater than or equal to 150 nm and less than or equal to 400 nm.
  • the insulating film 227 has a function of blocking oxygen, hydrogen, water, alkali metal, alkaline earth metal, and the like.
  • diffusion of oxygen from the semiconductor film 219 to the outside, diffusion of oxygen contained in the insulating films 223 and 225, and entry of hydrogen, water, and the like into the semiconductor film 219 from the outside Can be prevented.
  • an oxide insulating film having a blocking effect of oxygen, hydrogen, water, or the like may be provided instead of the nitride insulating film having a blocking effect of oxygen, hydrogen, water, alkali metal, alkaline earth metal, or the like.
  • FIG. 31A is a schematic top view of the display device 300.
  • FIG. FIG. 28B is a schematic cross-sectional view taken along the cutting line A1-A2, between A3-A4, and between A5-A6 in FIG. Note that some components are not illustrated in FIG. 28A for the sake of clarity.
  • the display device 300 includes a display portion 302, a signal line driver circuit 303, a scanning line driver circuit 304, and an external connection terminal 305 on the upper surface of the substrate 301.
  • the pixel has at least one switching transistor 312 and a storage capacitor (not shown).
  • a comb-shaped first electrode 343 and a comb-shaped second electrode 352 which are electrically connected to one of a source electrode and a drain electrode of the transistor 312 and a comb-shaped second electrode 352 are provided over the insulating layer 342.
  • a light-transmitting conductive material is used for at least one of the first electrode 343 and the second electrode 352. It is preferable to use a light-transmitting conductive material for both of these electrodes because the aperture ratio of the pixel can be increased.
  • the color filter 327 is provided so as to overlap with the first electrode 343 and the second electrode 352.
  • the light shielding layer 328 is provided so as to cover the side surface of the color filter 327.
  • FIG. 28B illustrates a structure in which the color filter 327 is provided over the substrate 321, but the arrangement of the color filter is not limited to this position.
  • a liquid crystal 353 is provided between the substrate 301 and the substrate 321.
  • an electric field is generated in a substantially lateral direction, and the orientation of the liquid crystal 353 is controlled by the electric field, and the backlight is arranged outside the display device.
  • An image can be displayed by controlling the polarization of the light from each pixel.
  • An alignment film for controlling the alignment of the liquid crystal 353 is preferably provided on a surface in contact with the liquid crystal 353.
  • a light-transmitting material is used for the alignment film.
  • a polarizing plate is provided on the outer surface of the substrate 321 and the substrate 301 when viewed from the liquid crystal element 314.
  • thermotropic liquid crystal a low-molecular liquid crystal, a polymer liquid crystal, a ferroelectric liquid crystal, an antiferroelectric liquid crystal, or the like can be used.
  • a liquid crystal exhibiting a blue phase because an alignment film is unnecessary and a wide viewing angle can be obtained.
  • liquid crystal 353 a material with high viscosity and low fluidity is preferably used for the liquid crystal 353.
  • the liquid crystal element 314 to which the IPS mode is applied will be described.
  • the configuration of the liquid crystal element is not limited to this, and other configurations include a TN (Twisted Nematic) mode, an FFS (Fringe Field Switching) mode, an ASM ( Axial Symmetrical Aligned Micro-cell) mode, OCB (Optically Compensated Birefringence) mode, FLC (Ferroelectric Liquid Crystal) mode, AFLC (Anti-FrequentialLiquid) mode can be used.
  • TN Transmission Nematic
  • FFS Fe Field Switching
  • ASM Axial Symmetrical Aligned Micro-cell
  • OCB Optically Compensated Birefringence
  • FLC Fluorroelectric Liquid Crystal
  • AFLC Anti-FrequentialLiquid
  • Transistors (the transistor 311, the transistor 312, and the like) provided in the display device 300 are top-gate transistors.
  • Each transistor includes a semiconductor layer 335, an insulating layer 334 functioning as a gate insulating layer, and a gate electrode 333.
  • An insulating layer 338 and an insulating layer 339 which cover the gate electrode 333 are stacked, and the semiconductor layer 335 includes a pair of electrodes 336 through openings provided in the insulating layer 334, the insulating layer 338, and the insulating layer 339.
  • an oxide semiconductor can be used for the semiconductor layer 335.
  • the oxide semiconductor for example, the oxide semiconductor exemplified in the above embodiment can be used.
  • the semiconductor layer 335 may include a source region or a region functioning as a drain region whose resistance is lower than that of a region functioning as a channel.
  • the source region and the drain region can be provided in a portion in contact with the pair of electrodes 336 or can be provided with a region functioning as a channel interposed therebetween.
  • a region whose resistivity is controlled by the method exemplified in the above embodiment may be used.
  • silicon can be used for the semiconductor layer 335.
  • a semiconductor device such as a transistor used for each driver circuit provided in the display device 300 is preferably made of silicon.
  • amorphous silicon may be used as silicon, it is particularly preferable to use crystalline silicon.
  • a top-gate transistor is preferably used.
  • a material having low heat resistance can be used as a material for a wiring or an electrode above the semiconductor layer, so that a selection range of materials can be widened.
  • the bottom gate structure exemplified in the above embodiment is used. This is preferable because the number of manufacturing steps can be reduced.
  • active elements and nonlinear elements can be used as active elements (active elements and nonlinear elements).
  • MIM Metal Insulator Metal
  • TFD Thin Film Diode
  • a passive matrix type that does not use an active element can be used. Since no active element (active element or non-linear element) is used, the number of manufacturing steps is small, so that manufacturing costs can be reduced or yield can be improved. Alternatively, since an active element (an active element or a non-linear element) is not used, an aperture ratio can be improved, power consumption can be reduced, or luminance can be increased.
  • the current detection circuit 602 is a circuit for detecting a change in current in the Y1-Y6 wiring due to a change in mutual capacitance in the capacitor 603.
  • the wiring of Y1-Y6 there is no change in the current value detected when there is no proximity or contact with the detected object, but the current value when the mutual capacitance decreases due to the proximity or contact with the detected object. Detect changes that decrease.
  • current detection may be performed using an integration circuit or the like.
  • FIG. 29B shows a timing chart of input / output waveforms in the mutual capacitive touch sensor shown in FIG.
  • the detection target is detected in each matrix in one frame period.
  • FIG. 29B shows two cases, that is, a case where the detected object is not detected (non-touch) and a case where the detected object is detected (touch).
  • the waveform made into the voltage value corresponding to the detected electric current value is shown.
  • a transistor in which an oxide semiconductor is used for a semiconductor layer in which a channel is formed is preferably used.
  • the potential of the node n can be held for a long time, and the frequency of the operation (refresh operation) of supplying VRES to the node n can be reduced. it can.
  • a configuration example of a touch panel in which a touch sensor is incorporated in a display unit having a plurality of pixels will be described.
  • a liquid crystal element is used as a display element provided in a pixel.
  • FIG. 31B is an equivalent circuit diagram illustrating a connection configuration of a plurality of wirings 3510 extending in the X direction and a plurality of wirings 3511 extending in the Y direction.
  • An input voltage or a common potential can be input to each of the wirings 3510 extending in the X direction.
  • a ground potential can be input to each of the wirings 3511 extending in the Y direction, or the wiring 3511 and the detection circuit can be electrically connected.
  • the display device of one embodiment of the present invention can be used for the display panel 8006, for example.
  • a function of displaying a three-dimensional image, etc. by displaying the obtained image. Furthermore, in an electronic device having an image receiving unit, a function for capturing a still image, a function for capturing a moving image, a function for correcting a captured image automatically or manually, and a captured image on a recording medium (externally or incorporated in a camera) A function of saving, a function of displaying a photographed image on a display portion, and the like can be provided. Note that the functions of the electronic devices illustrated in FIGS. 34A to 34G are not limited to these, and the electronic devices can have various functions.
  • FIG. 35 is a diagram for explaining the result of measuring the change in luminance in the region of the display device having a diameter of 100 ⁇ m.
  • the text image was displayed while scrolling on the display device.
  • the text image includes 49 characters of a size of 20 points per line and 25 lines per page.
  • k is the signal-to-noise ratio
  • T is the visual integration time
  • X 0 is the size of the object
  • X max is the maximum integration region
  • ⁇ is the quantum efficiency
  • E is the retinal illuminance
  • ⁇ 0 is the spectral density of the neural noise
  • u 0 is the spatial frequency of side suppression.
  • FIG. 36C is a diagram illustrating a result of calculating a change in visual stimulus based on a change in luminance illustrated in FIG. 35C using the Burton equation.
  • FIG. 37 (A) is a diagram for explaining the results of measuring the critical fusion frequency (CCF) of six subjects who observed the text image explained using FIG. 35 (B).
  • CCF critical fusion frequency
  • the text image was displayed while scrolling using a Sharp Corporation make and model: AQUIOS PAD SH-06F.
  • the pixel has a diagonal size of 7.0 inches, a resolution of 323 ppi, a liquid crystal element operating in a VA mode, and a transistor including an oxide semiconductor.
  • the critical fusion frequency was measured using Shibata Kagaku Co., Ltd.'s Rigaku digital flicker value measuring instrument, model: RDF-1.
  • FIG. 35B When the scrolling speed is fast, it is found that when the characters of the text image are displayed with bright gradation and the contrast is reduced, the change in luminance occurring in the same period is small and the visual stimulus is suppressed (FIG. 35B).
  • CCF critical fusion frequency

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本発明は、目に疲れを与えにくい表示を行う機能を備えた表示装置を提供することを目的とする。 本発明の表示装置は、トランジスタ（510) のソースまたはドレインの一方が、抵抗素子（580) の一方の電極および第1の容量素子（550) の一方の電極と接続され、抵抗素子（580)の他方の電極は、第1の配線(610)と電気的に接続され、トランジスタ（510)のソースまたはドレインの他方が、液晶素子（570) の一方の電極および第2の容量素子（560) の一方の電極と接続され、トランジスタ（510) のゲートは第2の配線（620) に電気的に接続される構成とされている。

Description

表示装置および電子機器
本発明の一態様は、液晶素子を用いた表示装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
情報技術（ＩＴ）の発展により、パーソナルコンピュータ、携帯電話、スマートフォン等のＩＴ機器は、日常的に使用する機器となっている。その一方で、これら機器を連続して使用することによる目の健康問題が顕在化しており、眼精疲労を改善するための装置が提案されている（特許文献１）。
パーソナルコンピュータ等の使用により目が疲れる要因は、画面からの強い光、スクロールにより文字が高速に移動すること等がある。携帯電話等の携帯電子機器において、文字スクロール時の応答速度を向上させてチラつきを低減することが提案されている（特許文献２）。
特開２００３−０４７６３６号公報 特開２００９−００９５５３号公報
本発明の一態様では、目に疲れを与えにくい表示を行う機能を備えた表示装置を提供することを目的の一つとする。または、目にやさしい表示を行う機能を備えた表示装置を提供することを目的の一つとする。または、消費電力の少ない半導体装置を提供することを目的の一つとする。または、画面のちらつきの少ない表示装置を提供することを目的の一つとする。または、新規な半導体装置などを提供することを目的の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、トランジスタと、抵抗素子と、第１の容量素子と、第２の容量素子と、液晶素子と、を有する表示装置であって、トランジスタのソースまたはドレインの一方は抵抗素子の一方の電極と電気的に接続され、トランジスタのソースまたはドレインの一方は、第１の容量素子の一方の電極と接続され、抵抗素子の他方の電極は、第１の配線と電気的に接続され、トランジスタのソースまたはドレインの他方は、液晶素子の一方の電極と電気的に接続され、トランジスタのソースまたはドレインの他方は、第２の容量素子の一方の電極と接続され、トランジスタのゲートは第２の配線に電気的に接続されることを特徴とする表示装置である。
上記トランジスタは、チャネルが形成される領域に酸化物半導体を有することが好ましい。
また、本発明の他の一態様は、第１のトランジスタと、第２のトランジスタと、抵抗素子と、第１の容量素子と、第２の容量素子と、液晶素子と、を有する表示装置であって、第１のトランジスタのソースまたはドレインの一方は、抵抗素子の一方の電極と電気的に接続され、第１のトランジスタのソースまたはドレインの一方は、第１の容量素子の一方の電極と接続され、抵抗素子の他方の電極は、第１の配線と電気的に接続され、第１のトランジスタのソースまたはドレインの他方は、液晶素子の一方の電極と電気的に接続され、第１のトランジスタのソースまたはドレインの他方は、第２の容量素子の一方の電極と接続され、第１のトランジスタのゲートは第２の配線に電気的に接続され、第２のトランジスタのソースまたはドレインの一方は、抵抗素子の一方の電極と電気的に接続され、第２のトランジスタのソースまたはドレインの他方は、第１のトランジスタのソースまたはドレインの他方と電気的に接続され。第２のトランジスタのゲートは、第３の配線に電気的に接続されていることを特徴とする表示装置である。
また、本発明の他の一態様は、第１のトランジスタと、第２のトランジスタと、抵抗素子と、第１の容量素子と、第２の容量素子と、液晶素子と、を有する表示装置であって、第１のトランジスタのソースまたはドレインの一方は、第１の配線に電気的に接続され、第１のトランジスタのソースまたはドレインの他方は、第１の容量素子の一方の電極と電気的に接続され、第１のトランジスタのソースまたはドレインの他方は、抵抗素子の一方の電極と電気的に接続され、抵抗素子の他方の電極は、第２の容量素子の一方電極と電気的に接続され、抵抗素子の他方の電極は、液晶素子の一方の電極と電気的に接続され、第１のトランジスタのゲートは、第２の配線と電気的に接続され、第２のトランジスタのソースまたはドレインの一方は、抵抗素子の一方の電極と電気的に接続され、第２のトランジスタのソースまたはドレインの他方は、抵抗素子の他方の電極と電気的に接続され、第２のトランジスタのゲートは、第３の配線と電気的に接続されていることを特徴とする表示装置である。
第１のトランジスタおよび前記第２のトランジスタは、チャネルが形成される領域に酸化物半導体を有することが好ましい。
また、抵抗素子の抵抗層は、酸化物であることが好ましい。
また、液晶素子にて表示される画像を第１の速度以上でスクロールしたときには、第２のトランジスタを介さずに液晶素子に画像信号が供給され、液晶素子にて表示される画像を第１の速度より小さい第２の速度でスクロールしたときには、第２のトランジスタを介して液晶素子に画像信号が供給することができる。
本発明の一態様により、目が疲れを与えにくい表示を行う機能を備えた表示装置を提供することができる。または、目にやさしい表示を行う機能を備えた表示装置を提供することができる。または、消費電力の少ない半導体装置を提供することができる。または、画面のちらつきの少ない表示装置を提供することができる。または、新規な半導体装置などを提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
表示装置を説明する図。 画素回路を説明する図。 画素回路を説明する図。 画素回路を説明する図。 画素回路を説明する図。 画素回路を説明する図。 画素回路を説明する図。 画素回路を説明する上面図及び断面図。 表示装置の一形態を示す上面図及び画素の一形態を示す回路図。 画素の一形態を示す上面図。 画素の一形態を示す断面図。 画素の一形態を示す断面図。 表示装置の構成例を説明する図。 表示装置の構成例を説明する図。 画素の一形態を示す上面図。 画素の一形態を示す断面図。 画素の一形態を示す断面図。 画素の一形態を示す上面図。 画素の一形態を示す断面図。 画素の一形態を示す断面図。 画素の一形態を示す上面図。 画素の一形態を示す断面図。 画素の一形態を示す断面図。 画素の一形態を示す断面図。 画素の一形態を示す上面図。 画素の一形態を示す断面図。 表示装置の構成例を説明する図。 表示装置の構成例を説明する図。 タッチセンサのブロック図及びタイミングチャート図。 タッチセンサの回路図。 タッチセンサを備える画素を説明する図。 タッチセンサ及び画素の動作を説明する図。 表示モジュールを説明する図。 電子機器を説明する図。 表示装置の輝度の変化を測定した結果を説明する図。 輝度の変化に基づく視覚刺激の変化を算出した結果を説明する図。 テキスト画像を観察した被験者の臨界融合周波数（ＣＣＦ）を測定した結果を説明する図。 実施の形態に係る視神経と伝達関数を説明する模式図。 実施の形態に係る視覚伝達関数を説明する模式図。 実施の形態に係るプログラムを説明するフローチャート。 実施の形態に係るプログラムを説明するフローチャート。 実施の形態に係るスクロール命令の例を説明する模式図。 実施の形態に係る画像情報の構成を説明する模式図。
例えば、本発明の一態様は、第１のモードまたは第２のモードを選択するステップと、選択されたモードで表示をするステップと、を含んで構成される。なお、本発明の一態様は液晶表示装置に適用される。
なお、例えば、スクロールイベントが発生した際に、表示する画像情報に含まれる暗部と明部のコントラストまたは暗部の面積が占める面積に基づいて第１のモードまたは第２のモードを選択するステップを含めることができる。
《第１のモード》
第１のモードが選択された場合は、視覚刺激が低減されるように、次に表示する画像情報を以下の方法を用いて表示する。
例えば、すでに表示している画像情報により生じる側抑制の影響を避けるように、次に表示する画像情報を表示する。
具体的には、画素回路に設けられた機能を用い、画像を切り替える際に輝度を急激に変化させないように、徐々に階調を変化させる。
《第２のモード》
第２のモードが選択された場合は、以下の方法を用いて画像情報を表示する。例えば、画素回路に設けられた第１の機能を抑制するように、反転駆動を行わない駆動方式を設定する。または、画素回路の一部をバイパスする信号経路を用いて表示を行う。
これにより、例えばスクロール等の所定のイベントに基づいて、表示する画像情報を切り替える際に、使用者の目に与える負担を抑制することができ、使用者の目にやさしい表示をすることができる。その結果、利便性または信頼性に優れた新規な表示装置を提供することができる。
＜側抑制の影響を避ける表示方法＞
図３８および図３９を参照しながら、側抑制の影響を避ける表示方法について説明する。
図３８は、視神経と視覚伝達関数を説明する模式図である。図３８（Ａ）は、一の画像情報から他の画像情報への切り替えを伴う、視神経に供給する刺激の一例を説明する模式図であり、図３８（Ｂ）および図３８（Ｃ）は、表示装置と表示装置の使用者の位置を説明する模式図である。また、図３８（Ｄ）は、視覚伝達関数によって変形された、供給される刺激に対する応答を説明する模式図である。なお、縦軸Ｌは明るさをあらわし、順応した明るさを０とする。また、縦軸Ｓは応答の強度をあらわす。
図３９は、視神経と視覚伝達関数を説明する模式図である。図３９（Ａ）は、一の画像情報から他の画像情報への切り替えを伴う、視神経に供給する刺激の一例を説明する模式図であり、図３９（Ｂ）は、視覚伝達関数により変形された、供給される刺激に対する応答を説明する模式図である。また、図３９（Ｃ）および図３９（Ｄ）は、供給される刺激に対する応答の増幅を抑制することができる、本発明の一態様の表示方法を説明する模式図である。
例えば、第１のモードにおいて１００ｍｓｅｃ以上、好ましくは１５０ｍｓｅｃ以上の時間をかけて、一の画像から他の画像情報を表示する。これにより、側抑制の影響を避けることができる。その結果、視覚刺激に対する応答の増幅を抑制することができる。
《側抑制》
刺激を受けた視神経の神経単位は、隣接する他の神経単位の活動を抑制する能力を備える。これにより、パルス状の視覚刺激に対する応答が変形する場合がある。
例えば、４０ｃｍ離れた面にある直径１００μｍの領域にパルス状に明るい表示と暗い表示をする（図３８（Ａ）参照）。なお、４０ｃｍ離れた面にある直径およそ１００μｍの領域は、１つの視細胞ＣＥＬＬの大きさに相当する（図３８（Ｂ）参照）。
パルス状の刺激は、視覚伝達関数を介して波打つような応答に変形される場合がある（図３８（Ａ）および図３８（Ｃ）参照）。具体的には、パルス状の正の視覚刺激に対し、負の応答を伴う正の応答に変形される。また、パルス状の負の視覚刺激に対し、正の応答を伴う負の応答に変形される（デビッド　シー　バール、エム　コンセッタ　モッローネ、インパルス−レスポンス　ファンクションズフォー　クロマティック　アンド　アクロマティック　スティミューライ、ジャーナル・オブ・オプティカル・ソサエティ・オブ・アメリカ、１９９３年、第１０巻、第８号、１７０６頁）。
例えば、明るい表示と暗い表示が十分狭い間隔で連続すると、波打つように変形された、先に供給された刺激に対する応答と、後に供給された刺激に対する応答が、強め合うように重なってしまう場合がある。
例えば、パルス状の明るい第１の画像情報を表示した５０ｍｓｅｃ後に、暗い第２の画像情報を表示すると、まず第１の画像情報の表示に対する正の応答が生じ、続いて生じる負の応答と、第２の画像情報の表示に対する負の応答が重なる場合がある。これにより、負の応答が極めて大きく増幅されてしまう場合がある（図３９（Ａ）および図３９（Ｂ）参照）。
例えば、一の画像情報から他の画像情報に表示を変える際、第１のモードにおいて、第１００ｍｓｅｃ以上、好ましくは１５０ｍｓｅｃ以上の時間をかけて表示を変える。これにより、視覚伝達関数により波応用に変形された応答の影響を避けることができる。その結果、視覚刺激に対する応答の増幅を抑制することができる（図３９（Ｃ）参照）。
また、例えば、一の画像情報から他の画像情報に表示を変える際、第１のモードにおいて、一の画像情報と他の画像情報の間に、中間の画像情報を表示する。具体的には、一の画像情報と他の画像情報の中間の階調を備える画像や、グレーの画像を中間の画像情報に用いることができる（図３９（Ｄ）参照）。これにより、波打つように変形された、先に供給された刺激に対する応答を、後に供給する刺激に対する応答で打ち消して、弱めることができる。
または、一の画像情報をフェードアウトしながら他の画像情報をフェードインする画像（クロスフェードともいう）を中間の画像情報に用いることができる。
また、例えば、第２のモードで表示素子をオーバードライブ駆動して、第１のモードでオーバードライブ駆動を弱めるまたは停止してもよい。具体的には、第１のモードで液晶素子のオーバードライブ駆動を停止し、第２のモードで液晶素子をオーバードライブ駆動してもよい。
これにより、側抑制の影響を避けることができる。その結果、視覚刺激に対する応答の増幅を抑制することができる。
＜プログラムの例＞
図４０および図４１を参照しながら、本発明の一態様を、本発明の一態様のプログラムを用いて説明する。
図４０は、本発明の一態様のプログラムの主の処理を説明するフローチャートである。図４１は、本発明の一態様のプログラムの割り込み処理を説明するフローチャートである。
本発明の一態様のプログラムは、下記の１１のステップを有するプログラムである（図４０参照）。
第１のステップにおいて、設定を初期化する。例えば、初期設定に第１のモードまたは第２のモードを設定し、所定の画像を読み込む。
第２のステップにおいて、割り込み処理を許可する。なお、割り込み処理が許可された演算装置は、主の処理と並行して割り込み処理を行うことができる。割り込み処理から主の処理に復帰した演算装置は、割り込み処理をして得た結果を主の処理に反映することができる。
なお、カウンタの値が初期値であるとき、演算装置に割り込み処理をさせ、割り込み処理から復帰する際に、カウンタを初期値以外の値としてもよい。これにより、プログラムを起動した後に常に割り込み処理をさせることができる。
第３のステップにおいて、第１のステップまたは割り込み処理において選択された、所定のモードで画像情報を表示する。
第４のステップにおいて、終了命令が供給された場合は第５のステップに進み、前記終了命令が供給されなかった場合は第３のステップに進むように選択する。
第５のステップにおいて、終了する。
割り込み処理は以下の第６のステップ乃至第１１のステップを備える（図４１参照）。
第６のステップにおいて、所定のイベントが供給された場合は、第７のステップに進み、前記所定のイベントが供給されなかった場合は、第１１のステップに進む。
第７のステップにおいて、次に表示する画像情報が所定のコントラストを有する場合は、第８のステップに進み、前記画像情報が所定のコントラストを有さない場合は、第１０のステップに進む。
第８のステップにおいて、次に表示する画像情報に占める暗部の面積が所定の割合以上である場合は、第９のステップに進み、暗部の面積が所定の割合未満を占める場合は、第１０のステップに進む。
第９のステップにおいて、第１のモードを選択する。
第１０のステップにおいて、第２のモードを選択する。
第１１のステップにおいて、割り込み処理から復帰する。
《所定のイベント》
様々な命令に様々なイベントを関連付けることができる。
例えば、表示されている一の画像情報から他の画像情報に表示を切り替える「ページめくり命令」、一の画像情報の表示されている一部分の表示位置を移動して、一部分に連続する他の部分を表示する「スクロール命令」などがある。
例えば、マウス等のポインティング装置を用いて供給する、「クリック」や「ドラッグ」等のイベント、指等をポインタに用いてタッチパネルに供給する、「タップ」、「ドラッグ」または「スワイプ」等のイベントを用いることができる。
例えば、ポインタを用いて指し示すスライドバーの位置、スワイプの速度、ドラッグの速度等を用いて、さまざまな命令に引数を与えることができる。
具体的には、「ページめくり命令」を実行する際に用いるページをめくる速度などを決定する引数や、「スクロール命令」を実行する際に用いる表示位置を移動する速度などを決定する引数を与えることができる。
また、例えば、ページをめくる速度または／およびスクロール速度に応じて、表示の明るさをまたはコントラストを変化してもよい。具体的には、表示されている画像を目で追いかけられる速度に比べて、ページをめくる速度または／およびスクロール速度が速い場合に、速度と同期して表示の明るさが暗くなるように表示する、または速度と同期してコントラストが低下するように表示してもよい。
《スクロールの命令》
画像情報を表示する位置を、さまざまな速度で移動するスクロール命令の例を、図４２を参照しながら説明する。なお、例えば、タッチパネルをスワイプする速度を用いて、スクロール命令の表示位置を移動する速度などを与えることができる。
図４２（Ａ−１）、図４２（Ｂ−１）および図４２（Ｃ−１）は、画像情報を表示する位置を移動する速度Ｖを時間的に変化するスクロール命令を説明する模式図である。
図４２（Ａ−２）は、図４２（Ａ−１）に示すような速度で画像情報を表示する位置を移動する際に、明部の明るさＬを調整する方法を説明する図である。
図４２（Ｂ−２）は、図４２（Ｂ−１）に示すような速度で画像情報を表示する位置を移動する際に、明部の明るさＬを調整する方法を説明する図である。
図４２（Ｃ−２）は、図４２（Ｃ−１）に示すような速度で画像情報を表示する位置を移動する際に、明部の明るさＬを調整する方法を説明する図である。
《スクロールの命令の例１》
時刻Ｔ１から時刻Ｔ２にかけて、画像情報を表示する位置を移動する速度を、０からＶ１まで加速するスクロール命令の例を説明する（図４２（Ａ−１）および図４２（Ａ−２）参照）。
例えば、画像情報を表示する位置を変えずに表示する時刻Ｔ１までは、明るさＬ１で明部を表示する。
画像情報を表示する位置を加速しながら移動する時刻Ｔ１から時刻Ｔ２までは、明るさＬ１より暗い明るさＬ３で明部を表示する。
画像情報を表示する位置を一定の速度Ｖ１で移動する時刻Ｔ２以降は、明るさＬ１より暗く且つ明るさＬ３より明るい明るさＬ２で明部を表示する。
《スクロールの命令の例２》
時刻Ｔ３から時刻Ｔ４にかけて、画像情報を表示する位置を移動する速度を、Ｖ１から０まで減速するスクロール命令の例を説明する（図４２（Ｂ−１）および図４２（Ｂ−２）参照）。
例えば、画像情報を表示する位置を一定の速度Ｖ１で移動する時刻Ｔ３までは、明るさＬ２で明部を表示する。
画像情報を表示する位置を減速しながら移動する時刻Ｔ３から時刻Ｔ４までは、明るさＬ２から明るさを増しながら明部を表示する。
画像情報を表示する位置を決定した時刻Ｔ４から時刻Ｔ５までは、明るさＬ２より明るい所定の明るさＬ１まで明るさを増しながら、明部を表示する。なお、時刻Ｔ４から時刻Ｔ５までの期間は０以上が好ましい。
《スクロールの命令の例３》
時刻Ｔ６から時刻Ｔ７にかけて、画像情報を表示する位置を移動する速度を０からＶ１まで加速しながら移動し、時刻Ｔ７から時刻Ｔ８まで速度Ｖ１で移動する。また、時刻Ｔ８から時刻Ｔ９にかけて、画像情報を表示する位置を速度Ｖ１からＶ２まで減速しながら移動し、時刻Ｔ９以降は速度Ｖ２で移動するロール命令の例を説明する（図４２（Ｃ−１）および図４２（Ｃ−２）参照）。
例えば、画像情報を表示する位置を変えずに表示する時刻Ｔ６までは、明るさＬ１で表示する。
画像情報を表示する位置を加速しながら移動する時刻Ｔ６から時刻Ｔ７までは、明るさＬ１より暗い明るさＬ３で明部を表示する。
画像情報を表示する位置を一定の速度Ｖ３で移動する時刻Ｔ７から時刻Ｔ８までは、明るさＬ３で明部を表示する。
画像情報を表示する位置を減速しながら移動する時刻Ｔ８から時刻Ｔ９までは、明るさＬ３から明るさを増しながら明部を表示する。
画像情報を表示する位置を速度Ｖ３より遅い一定の速度Ｖ１で移動する時刻Ｔ９以降は、明るさＬ１より暗く且つ明るさＬ３より明るい明るさＬ２で明部を表示する。
《モードの選択に用いる条件》
次に表示する画像情報の特性をモードを選択する条件に用いる方法を、図４３を参照しながら説明する。
図４３（Ａ）は、画像情報および画像情報に含まれる暗部と明部を説明する模式図である。
図４３（Ｂ）は、次に表示する画像情報に含まれる、明度ごとの面積比を説明する模式図である。なお、表示装置が表示する最も暗い明るさを０に、最も明るい明るさを１に規格化して、横軸に用いる。
図４３（Ｃ）は、白色の用紙に文字が印刷された一般的な文書の一例について、明度ごとの面積比を調べた結果を説明する図（ヒストグラムともいう）である。なお、明るい部分において面積比が最も大きかった明るさを１に規格化して、横軸に用いる。
具体的には、次に表示する画像情報のコントラストまたは暗部の面積が占める割合を、モードを選択する条件に用いる場合について説明する。
《コントラスト》
例えば、次に表示する画像情報のコントラストが所定の値を超えるか否かを、第１のモードを選択する条件に用いることができる。
具体的には、画像情報に含まれる規格化された明度が０以上０．３以下の領域を暗部とし、０．７以上１．０以下の領域を明部とする。そして、画像情報が明部および暗部を有するか否かを、モードを選択する条件に用いることができる。
例えば、規格化された明度が０．２の領域と、規格化された明度が０．９５の領域を有する画像情報は、モードを選択する条件を満たす（図４３（Ｂ）参照）。
なお、白色の用紙に文字が印刷された一般的な文書の一例（図４３（Ｃ）参照）に比べてコントラストが低い画像情報を、次に表示する場合、表示の変化に伴う視覚刺激が少ないため、第２のモードを選択してもよい。
《暗部の面積の割合》
また、例えば、次に表示する画像情報に占める暗部の面積の割合を、モードを選択する条件に用いることができる。
具体的には、画像情報の３０％以上を占める暗部を有するか否かを、モードを選択する条件に用いることができる。
例えば、画像情報の３５％の面積を規格化された明度が０．２の領域が占める画像情報は、モードを選択する条件を満たす（図４３（Ｂ）参照）。
なお、白色の用紙に文字が印刷された一般的な文書の一例（図４３（Ｃ）参照）より暗部の面積が少ない画像情報を、次に表示する場合、表示も変化に伴う視覚刺激が少ないため、第２のモードを選択してもよい。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハッチングを異なる図面間で適宜省略または変更する場合もある。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜亅という用語を、「絶縁層」という用語に変更することが可能な場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様の表示装置について、図面を参照して説明する。本発明の一態様の表示装置は、図１（Ａ）に示すように画素部３０、回路４０および回路６０を有する構成とすることができる。または、図１（Ｂ）に示すように、画素部３０、回路４０、回路６０および回路６５を有する構成とすることもできる。
画素部３０は画素回路９０がマトリクス状に配置された構成を有する。なお、図１（Ａ）および図１（Ｂ）においては、画素回路５０を４×４に簡略化した構成を示しているが、具体的には、例えば、１９２０×１０８０、４Ｋ×２Ｋ、８Ｋ×４Ｋなどとすることができる。
回路４０は、信号線駆動回路としての機能を有することができる。また、回路６０および回路６５は走査線駆動回路としての機能を有することができる。なお、図１（Ａ）では、画素部３０端部の一領域に回路６０を配置している構成を示しているが、当該領域の対向側に回路６０を分割して配置してもよい。
なお、本発明の一態様の表示装置は、液晶表示装置である。したがって、画素回路９０は、トランジスタおよび液晶素子を有する。図２に画素回路９０として適用することのできる一般的な画素回路９１を示す。なお、画素回路９１は、図１（Ａ）の表示装置に適用することができる。
画素回路９１において、トランジスタ５１０のソースまたはドレインの一方は、信号線６１０と電気的に接続される。また、トランジスタ５１０のソースまたはドレインの他方は、液晶素子５７０の一方の電極および容量素子５５０の一方の電極と電気的に接続される。また、トランジスタ５１０のゲートは、走査線９２０と電気的に接続される。また、信号線６１０は回路４０と電気的に接続され、走査線６２０は回路６０と電気的に接続される。
ここで、走査線６２０にトランジスタ５１０をオンとする電位（以下、オン信号）が供給されると、信号線６１０の信号電位（画像信号）は速やかに液晶素子７０に供給される。したがって、高速に画像を切り替えることが可能である。例えば、フレーム周波数を６０Ｈｚ、１２０Ｈｚ、または２４０Ｈｚなどとすることができ、動画の表示にも対応することができる。
一方で、低階調の画像から高階調の画像へ切り替わる場合など輝度の急激な変化が連続すると、目の疲れを誘発することがある。例えば、静止画においてもページの切り替える場合や、画像をスクロールする場合などが輝度の急激な変化に相当することがある。目の疲れを誘発させないためには、画像を切り替える際に輝度を急激に変化させず、徐々に階調を変化させるようにすることが好ましい。本発明の一態様の表示装置では、画素回路に徐々に階調を変化させる機能を備えている。当該機能は前述した第１のモードに相当する。
図３に本発明の一態様の画素回路９２を示す。なお、画素回路９２は、図１（Ａ）に示す表示装置の画素回路９０として適用することができる。画素回路９２において、トランジスタ５１０のソースまたはドレインの一方は、抵抗素子５８０の一方の電極および容量素子５５０の一方の電極と電気的に接続される。また、抵抗素子５８０の他方の電極は、信号線６１０と電気的に接続される。また、トランジスタ５１０のソースまたはドレインの他方は、液晶素子５７０の一方の電極および容量素子５６０の一方の電極と電気的に接続される。また、トランジスタ５１０のゲートは走査線６２０と電気的に接続される。
画素回路９２において、容量素子５５０および抵抗素子５８０はＲＣ回路を構成しており、信号線６１０から入力される画像信号の容量素子５５０および液晶素子５７０への書き込みを遅延させることができる。すなわち、信号線６１０への画像信号の供給と走査線６２０へのオン信号供給を同期させれば、液晶素子５７０は徐々に階調を変化させるように動作させることができる。なお、徐々に階調を変化させるような動作が不要な場合、すなわち前述した第２のモードの場合には、反転駆動を行わないように動作させればよい。
また、本発明の一態様の画素回路は、図４に示す構成であってもよい。なお、図４に示す画素回路９３は、図１（Ｂ）に示す表示装置の画素回路９０として適用することができる。
画素回路９３は、画素回路９２の構成にトランジスタ５２０および走査線６３０を加えた構成である。トランジスタ５２０のソースまたはドレインの一方は、走査線６２０と電気的に接続される。また、トランジスタ５２０のソースまたはドレインの他方は、液晶素子５７０の一方の電極および容量素子５６０の一方の電極と電気的に接続される。なお、走査線６２０は回路６０と電気的に接続され、走査線６３０は回路６５と電気的に接続される。
図３に示す画素回路９２は、全ての画像において徐々に階調を変化させるように動作する構成である。一方、図４に示す画素回路９３は、ＲＣ回路をバイパスする信号経路を有しており、徐々に階調を変化させるような動作が不要な場合（第２のモード）では、走査線６３０にオン信号を供給し、トランジスタ５２０のみをオンすればよい。
なお、画素回路９２、および画素回路９３のＲＣ回路を有する信号経路では、１水平期間（一行にオン信号が供給される期間）に信号電位を書き込む必要がある。したがって、ＲＣ回路への書き込みは、１水平期間よりも短い時間で処理する必要がある。また、画素回路９２および画素回路９３では、信号線６１０にＲＣ回路が直接接続されていることから、信号線６１０に信号電位が供給されたときには、当該信号線６１０に接続される全行の容量素子５５０を充電することになる。そのため、画素数や信号線６１０の抵抗などによっては、回路４０に近い画素と遠い画素で応答速度に違いが出る場合がある。
したがって、本発明の一態様の画素回路は、図５に示す構成であってもよい。なお、図５に示す画素回路９４は、図１（Ｂ）に示す表示装置の画素回路９０として適用することができる。
画素回路９４では、トランジスタ５１０のソースまたはドレインの一方は、信号線６１０に電気的に接続される。また、トランジスタ５１０のソースまたはドレインの他方は、容量素子５５０の一方の電極および抵抗素子５８０の一方の電極と電気的に接続される。また、抵抗素子５８０の他方の電極は、容量素子５６０の一方電極および液晶素子５７０の一方の電極と電気的に接続される。また、トランジスタ５１０のゲートは、走査線６２０に電気的に接続される。また、トランジスタ５２０のソースまたはドレインの一方は、抵抗素子５８０の一方の電極と電気的に接続される。また、トランジスタ５２０のソースまたはドレインの他方は、抵抗素子５８０の他方の電極と電気的に接続される。また、トランジスタ５１０のゲートは、走査線６２０と電気的に接続される。また、トランジスタ５２０のゲートは走査線６３０と電気的に接続される。
画素回路９４では、徐々に階調を変化させるような動作が必要な場合（第１のモード）には、走査線６２０にオン信号を供給し、トランジスタ５１０のみをオンすればよい。また、徐々に階調を変化させるような動作が不要な場合（第２のモード）では、走査線６２０および走査線６３０にオン信号を供給し、トランジスタ５１０およびトランジスタ５２０を同時にオンすればよい。または、トランジスタ５２０をオン状態に保持し、トランジスタ５１０でオンオフの制御を行えばよい。
また、画素回路９４では、ＲＣ回路と走査線６２０との間にトランジスタ５１０を設けているため、信号線６１０に信号電位が供給されたときに、全行の容量素子８１を充電することがなくなり、トランジスタ５１０をオンする画素回路だけ容量素子５５０の充電が行われる。したがって、前述した画素の応答速度の問題は起こりにくくなる。
なお、容量素子５５０の容量をＣ１、容量素子５６０および液晶素子５７０の容量をＣ２としたとき、最終電位はＣ１とＣ２の容量分配によって決定されるため、Ｃ１はＣ２よりも十分に大きいことが好ましい。また、容量素子５５０および抵抗素子５８０を有するＲＣ回路の時定数は、大きいことが好ましい。例えば、Ｃ１は１ｐＦ以下、Ｃ２は５０ｆＦ以下、抵抗素子５８０の抵抗値は１０ＧΩ以下とすることができる。
また、本発明の一態様の画素回路は、図６に示すようにトランジスタ５１０のソースまたはドレインの他方と容量素子５５０の一方の電極との間にトランジスタ５３０を設けてもよい。当該構成とした場合、徐々に階調を変化させるような動作が必要な場合（第１のモード）では、配線６４０にオン信号を供給してトランジスタ５２０をオンし、容量素子５５０および抵抗素子５８０からなるＲＣ回路を利用する。また、徐々に階調を変化させるような動作が不要な場合（第２のモード）では、トランジスタ５３０をオフとすればよい。トランジスタ５３０をオフとすることで、信号線６１０に信号電位による容量素子５５０の充電を避けることができ、画素の応答速度を向上させることができる。
また、図３に示す画素回路９２、図４に示す画素回路９３、図５に示す画素回路９４および図６に示す画素回路９５においては、容量素子５５０の他方の電極、容量素子５６０の他方の電極および液晶素子５７０の他方の電極をＧＮＤに接続する構成を図示したが、他の構成であってもよい。例えば、図７（Ａ）に示すように、容量素子５５０、容量素子５６０および液晶素子５７０の他方の電極が、任意の電位を供給することのできる配線６５０に接続されていてもよい。または、図７（Ｂ）に示すように、液晶素子５７０の他方の電極が配線６５０とは異なる電位を供給することのできる配線６６０に接続されていてもよい。または、図７（Ｃ）に示すように容量素子５６０の他方の電極が配線６５０および配線６６０とは異なる電位を供給することのできる配線６７０に接続されていてもよい。なお、配線６５０乃至配線６７０のいずれか一つまたは二つがＧＮＤ電位であってもよい。
画素回路９４におけるトランジスタ５１０および抵抗素子５８０の上面図および断面図の一例を図８（Ａ）、（Ｂ）にそれぞれ示す。トランジスタ５１０は、基板８１０上に設けられたゲート電極としての機能を有する導電層８７５と、ゲート絶縁膜としての機能を有する絶縁層８６０と、活性層としての機能を有する半導体層８３０と、ソース電極またはドレイン電極の一方としての機能を有する導電層８４０と、ソース電極またはドレイン電極の他方としての機能を有する導電層８５０を有する。また、トランジスタ５１０上には保護膜８７０および保護膜８８０が設けられている構成とすることができる。
抵抗素子５８０は、絶縁層８６０上に設けられた抵抗層８３１と、一方の電極として機能する導電層８５０と、他方の電極として機能する導電層８５５を有する。なお、導電層８５０はトランジスタ５１０の構成要素でもある。
ここで、抵抗層８３１は、半導体層８３０と同一の工程を用いて形成された酸化物層とすることができる。例えば、半導体層８３０を酸化物半導体とする場合、抵抗層８３１は半導体層８３０と同程度の不純物を含む酸化物層とすることができるほか、保護膜８８０から水素などの不純物を拡散させた酸化物層とすることができる。例えば、半導体層８３０および抵抗層８３１には、Ｉｎ−Ｇａ−Ｚｎ酸化物を用いることができる。また、保護膜８８０には、水素を含む窒化シリコン膜などを用いることができる。
または、抵抗層８３１は、半導体層８３０と同一の工程を用いて形成された半導体層とすることができる。例えば、半導体層８３０をシリコン層とする場合、抵抗層８３１は半導体層８３０と同程度の不純物を含むシリコン層とすることができるほか、半導体層８３０にリンまたはホウ素などを添加したシリコン層とすることができる。例えば、半導体層８３０および抵抗層８３１には、非晶質シリコン層、多結晶シリコン層または単結晶シリコン層を用いることができる。もちろん、抵抗層８３１および半導体層８３０を異なる材料および異なる工程で形成してもよい。例えば、抵抗層８３１および半導体層８３０の一方が非晶質シリコンで形成され、他方の多結晶シリコンで形成されるなど、両者の結晶性が異なっていてもよい。抵抗層８３１の抵抗を比較的高くしたい場合などは、非晶質シリコンを用いることが好ましい。なお、上述したトランジスタ５１０および抵抗素子５８０の構成は一例であり、他の構成とすることもできる。
本実施の形態に示す構成は、他の実施の形態および実施例に示す構成と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の表示装置の具体的な構成について、図面を参照して説明する。
図９に示す表示装置２００は、画素部２７１と、走査線駆動回路２７４と、信号線駆動回路２７６と、各々が平行または略平行に配設され、且つ走査線駆動回路２７４によって電位が制御されるｍ本の走査線２７７と、各々が平行または略平行に配設され、且つ信号線駆動回路２７６によって電位が制御されるｎ本の信号線２７９と、を有する。さらに、画素部２７１はマトリクス状に配設された複数の画素２７０を有する。また、信号線２７９に沿って、各々が平行または略平行に配設されたコモン線２７５を有する。また、走査線駆動回路２７４及び信号線駆動回路２７６をまとめて駆動回路部という場合がある。
各々の走査線２７７は、画素部２７１においてｍ行ｎ列に配設された画素２７０のうち、いずれかの行に配設されたｎ個の画素２７０と電気的に接続される。また、各々の信号線２７９は、ｍ行ｎ列に配設された画素２７０のうち、いずれかの列に配設されたｍ個の画素２７０に電気的に接続される。ｍ、ｎは、ともに１以上の整数である。また、各コモン線２７５は、ｍ行ｎ列に配設された画素２７０のうち、いずれかの行に配設されたｍ個の画素２７０と電気的に接続される。
なお、上記表示装置２００としては、本発明の一態様である図１（Ａ）に示す表示装置および画素回路９０を適用することができる。また、上記とは異なる走査線駆動回路を設けることで、図１（Ｂ）に示す表示装置を適用することもできる。
本実施の形態では、主に横電界方式、代表的にはＦＦＳモード及びＩＰＳモードについて説明する。
＜画素の構成例＞
次に、表示装置２００に含まれる画素の具体的な構成について説明する。まず、ＦＦＳモードによって駆動する表示装置２００が有する複数の画素２７０ａ、２７０ｂ、２７０ｃの上面図を図１０に示す。
なお、画素の上面図に示す抵抗素子２５８およびトランジスタ２５２は、一例として図３に示す画素回路９２の抵抗素子５８０およびトランジスタ５１０に対応した構成を図示している。
図１０において、走査線として機能する導電膜２１３は、信号線に略直交する方向（図中左右方向）に延伸して設けられている。信号線として機能する導電膜２２１ａは、走査線に略直交する方向（図中上下方向）に延伸して設けられている。なお、走査線として機能する導電膜２１３は、走査線駆動回路２７４と電気的に接続されており、信号線として機能する導電膜２２１ａは、信号線駆動回路２７６に電気的に接続されている（図９参照）。
トランジスタ２５２は、走査線及び信号線の交差部近傍に設けられている。トランジスタ２５２は、ゲート電極として機能する導電膜２１３、ゲート絶縁膜（図１０に図示せず）、ゲート絶縁膜上に形成されたチャネル領域が形成される半導体膜２１９、ソース電極及びドレイン電極として機能する導電膜２２１ａ、２２１ｂにより構成される。なお、導電膜２１３は、走査線としても機能し、半導体膜２１９と重畳する領域がトランジスタ２５２のゲート電極として機能する。また、導電膜２２１ａは、信号線としても機能し、半導体膜２１９と重畳する領域がトランジスタ２５２のソース電極またはドレイン電極として機能する。また、図１０において、走査線は、上面形状において端部が半導体膜２１９の端部より外側に位置する。このため、走査線はバックライトなどの光源からの光を遮る遮光膜として機能する。この結果、トランジスタに含まれる半導体膜２１９に光が照射されず、トランジスタの電気特性の変動を抑制することができる。
また、導電膜２２１ｂは、画素電極の機能を有する導電膜２２０と電気的に接続される。また、導電膜２２０上において、絶縁膜（図１０に図示せず）を介してコモン電極２２９が設けられている。
コモン電極２２９は、信号線と交差する方向に延伸する縞状の領域を有する。また、該縞状の領域は、信号線と平行または略平行な方向に延伸する領域と接続される。このため、表示装置２００が有する複数の画素において、縞状の領域を有するコモン電極２２９は各領域が同電位である。
容量素子２５５は、導電膜２２０、及びコモン電極２２９が重なる領域で形成される。導電膜２２０及びコモン電極２２９は透光性を有する。即ち、容量素子２５５は透光性を有する。
また、容量素子２５５は透光性を有するため、画素２７０内に容量素子２５５を大きく（大面積に）形成することができる。従って、開口率を高めつつ、代表的には５０％以上、好ましくは６０％以上とすることが可能であると共に、容量値を増大させた表示装置を得ることができる。例えば、解像度の高い表示装置、例えば液晶表示装置においては、画素の面積が小さくなり、容量素子の面積も小さくなる。このため、解像度の高い表示装置において、容量素子に蓄積される電荷量が小さくなる。しかしながら、本実施の形態に示す容量素子２５５は透光性を有するため、当該容量素子を画素に設けることで、各画素において十分な容量値を得つつ、開口率を高めることができる。代表的には、画素密度が２００ｐｐｉ以上、さらには３００ｐｐｉ以上、更には５００ｐｐｉ以上である高解像度の表示装置に好適に用いることができる。
また、液晶表示装置において、容量素子の容量値を大きくするほど、電界を加えた状況において、液晶素子の液晶分子の配向を一定に保つことができる期間を長くすることができる。静止画を表示させる場合、当該期間を長くできるため、画像データを書き換える回数を低減することが可能であり、消費電力を低減することができる。また、本実施の形態に示す構造により、高解像度の表示装置においても、開口率を高めることができるため、バックライトなどの光源の光を効率よく利用することができ、表示装置の消費勧を低減することができる。
次いで、図１０の一点鎖線Ｑ１−Ｒ１、及び一点鎖線Ｓ１−Ｔ１における断面図を図１１に示す。図１１に示すトランジスタ２５２は、チャネルエッチ型のトランジスタである。なお、一点破線Ｑ１−Ｒ１は、トランジスタ２５２のチャネル長方向、及び容量素子２５５の断面図であり、Ｓ１−Ｔ１における断面図は、トランジスタ２５２のチャネル幅方向の断面図である。
図１１に示すトランジスタ２５２は、シングルゲート構造のトランジスタであり、基板２１１上に設けられるゲート電極として機能する導電膜２１３を有する。また、基板２１１及びゲート電極として機能する導電膜２１３上に形成される絶縁膜２１５と、絶縁膜２１５上に形成される絶縁膜２１７と、絶縁膜２１５及び絶縁膜２１７を介して、ゲート電極として機能する導電膜２１３と重なる半導体膜２１９と、半導体膜２１９に接する、ソース電極及びドレイン電極として機能する導電膜２２１ａ、２２１ｂとを有する。また、絶縁膜２１７、半導体膜２１９、及びソース電極及びドレイン電極として機能する導電膜２２１ａ、２２１ｂ上には、絶縁膜２２３が形成され、絶縁膜２２３上には絶縁膜２２５が形成される。また、導電膜２２０が、絶縁膜２２５上に形成される。導電膜２２０は、ソース電極及びドレイン電極として機能する導電膜２２１ａ、２２１ｂの一方、ここでは導電膜２２１ｂと、絶縁膜２２３及び絶縁膜２２５に設けられた開口を介して電気的に接続される。絶縁膜２２５及び導電膜２２０上には絶縁膜２２７が形成される。また、コモン電極２２９が、絶縁膜２２７上に形成される。
また、図１１では基板２５１と基板２１１との間に液晶層２５０を挟持した場合を示している。また基板２５１の基板２１１側の面には、ブラックマトリクスとして機能する遮光膜２６１、カラーフィルタとして機能する着色膜２６２等が設けられている。
なお、絶縁膜２２５上の半導体膜２１９と重畳する位置に導電膜２２０を設けることで、トランジスタ２５２を、導電膜２２０を第２のゲート電極とするダブルゲート構造のトランジスタとしてもよい。
また、導電膜２２０と、絶縁膜２２７と、コモン電極２２９とが重なる領域が容量素子２５５として機能する。
なお、本発明の実施形態の一態様の断面図は、これに限定されない。様々な構成をとることができる。例えば、導電膜２２０は、スリットを有してもよい。または、導電膜２２０は櫛歯形状でもよい。
なお、図１２に示すように、コモン電極２２９が、絶縁膜２２７上に設けられた絶縁膜２２８上に設けられていてもよい。絶縁膜２２８は平坦化膜としての機能を有する。
また、図１１等では半導体膜２１９の露出した上面の一部がエッチングにより薄膜化している場合を示すが、図１３（Ａ）に示すように、薄膜化していなくてもよい。また、図１３（Ｂ）に示すように、半導体膜２１９を保護する絶縁膜２４５を有する構成としてもよい。
また、図１４（Ａ）、（Ｂ）には、第２のゲート電極として機能する導電膜２４３を有する場合の例を示している。第２のゲート電極を用いることでトランジスタのしきい値電圧を制御することができる。また導電膜２４３と導電膜２１３とに同一の電位を与えることにより、トランジスタの電界効果移動度を高めることができる。
＜素子基板の構成例（変形例１）＞
次に、表示装置２００が有する、図１０に示す画素とは異なる構成の複数の画素２７０ｄ、２７０ｅ、２７０ｆの上面図を図１５に示す。
図１５において、走査線として機能する導電膜２１３は、図中左右方向に延伸して設けられている。信号線として機能する導電膜２２１ａは、一部が屈曲したくの字（Ｖ字）形状を有するように、走査線に略直交する方向（図中上下方向）に延伸して設けられている。なお、走査線として機能する導電膜２１３は、走査線駆動回路２７４と電気的に接続されており、信号線として機能する導電膜２２１ａは、信号線駆動回路２７６に電気的に接続されている（図９参照）。
トランジスタ２５２は、走査線及び信号線の交差部近傍に設けられている。トランジスタ２５２は、ゲート電極として機能する導電膜２１３、ゲート絶縁膜（図１５に図示せず）、ゲート絶縁膜上に形成されたチャネル領域が形成される半導体膜２１９、ソース電極及びドレイン電極として機能する導電膜２２１ａ、２２１ｂにより構成される。なお、導電膜２１３は、走査線としても機能し、半導体膜２１９と重畳する領域がトランジスタ２５２のゲート電極として機能する。また、導電膜２２１ａは、信号線としても機能し、半導体膜２１９と重畳する領域がトランジスタ２５２のソース電極またはドレイン電極として機能する。また、図１５において、走査線は、上面形状において端部が半導体膜２１９の端部より外側に位置する。このため、走査線はバックライトなどの光源からの光を遮る遮光膜として機能する。この結果、トランジスタに含まれる半導体膜２１９に光が照射されず、トランジスタの電気特性の変動を抑制することができる。
また、導電膜２２１ｂは、画素電極の機能を有する導電膜２２０と電気的に接続される。導電膜２２０は櫛歯状に形成されている。また、導電膜２２０上に絶縁膜（図１５に図示せず）が設けられ、該絶縁膜上にコモン電極２２９が設けられる。コモン電極２２９は、導電膜２２０と一部が重畳するように、上面図において導電膜２２０とかみ合うように櫛歯状に形成されている。またコモン電極２２９は、走査線と平行または略平行な方向に延伸する領域と接続される。このため、表示装置２００が有する複数の画素において、コモン電極２２９は各領域が同電位である。なお、導電膜２２０及びコモン電極２２９は、信号線（導電膜２２１ａ）に沿うように屈曲したくの字（Ｖ字）形状を有している。
容量素子２５５は、導電膜２２０、及びコモン電極２２９が重なる領域で形成される。導電膜２２０及びコモン電極２２９は透光性を有する。即ち、容量素子２５５は透光性を有する。
次いで、図１５の一点鎖線Ｑ２−Ｒ２、及び一点鎖線Ｓ２−Ｔ２における断面図を図１６に示す。図１６に示すトランジスタ２５２は、チャネルエッチ型のトランジスタである。なお、一点破線Ｑ２−Ｒ２は、トランジスタ２５２のチャネル長方向、及び容量素子２５５の断面図であり、Ｓ２−Ｔ２における断面図は、トランジスタ２５２のチャネル幅方向の断面図である。
図１６に示すトランジスタ２５２は、シングルゲート構造のトランジスタであり、基板２１１上に設けられるゲート電極として機能する導電膜２１３を有する。また、基板２１１及びゲート電極として機能する導電膜２１３上に形成される絶縁膜２１５と、絶縁膜２１５上に形成される絶縁膜２１７と、絶縁膜２１５及び絶縁膜２１７を介して、ゲート電極として機能する導電膜２１３と重なる半導体膜２１９と、半導体膜２１９に接する、ソース電極及びドレイン電極として機能する導電膜２２１ａ、２２１ｂとを有する。また、絶縁膜２１７、半導体膜２１９、及びソース電極及びドレイン電極として機能する導電膜２２１ａ、２２１ｂ上には、絶縁膜２２３が形成され、絶縁膜２２３上には絶縁膜２２５が形成される。また、導電膜２２０が、絶縁膜２２５上に形成される。導電膜２２０は、ソース電極及びドレイン電極として機能する導電膜２２１ａ、２２１ｂの一方、ここでは導電膜２２１ｂと、絶縁膜２２３及び絶縁膜２２５に設けられた開口を介して電気的に接続される。絶縁膜２２５及び導電膜２２０上には絶縁膜２２７が形成される。また、コモン電極２２９が、絶縁膜２２７上に形成される。
なお、絶縁膜２２５上の半導体膜２１９と重畳する位置に導電膜２２０を設けることで、トランジスタ２５２を、導電膜２２０を第２のゲート電極とするダブルゲート構造のトランジスタとしてもよい。
また、導電膜２２０と、絶縁膜２２７と、コモン電極２２９とが重なる領域が容量素子２５５として機能する。
図１５及び図１６に示す液晶表示装置は、導電膜２２０及びコモン電極２２９のそれぞれの端部近傍が重畳する構成によって、画素が有する容量素子を形成する。このような構成によって、大型の液晶表示装置において、容量素子を大きすぎず、適切な大きさに形成することができる。
なお、図１７に示すように、コモン電極２２９を、絶縁膜２２７上に設けられた絶縁膜２２８上に設けてもよい。
また、図１８及び図１９に示すように、導電膜２２０とコモン電極２２９とが重畳しない構成としてもよい。表示装置の解像度や駆動方法に応じた容量素子の大きさによって、導電膜２２０とコモン電極２２９との位置関係を適宜決定することができる。なお、図１９に示す表示装置が有するコモン電極２２９が、平坦化膜の機能を有する絶縁膜２２８上に設けられていてもよい（図２０参照）。
また、図１５及び図１６に示す液晶表示装置は、導電膜２２０の信号線（導電膜２２１ａ）と平行または略平行な方向に延伸する領域の幅（図１６のｄ１）が、コモン電極２２９の信号線と平行または略平行な方向に延伸する領域の幅（図１６のｄ２）よりも小さい構成としているが、これに限られない。図２１及び図２２に示すように、幅ｄ１が幅ｄ２より大きくてもよい。また、幅ｄ１と幅ｄ２が等しくてもよい。また、一の画素（例えば画素２７０ｄ）において、導電膜２２０および／またはコモン電極２２９の、信号線と平行または略平行な方向に延伸する複数の領域の幅が、各々異なっていてもよい。
また、図２３に示すように、絶縁膜２２７上に設けられた絶縁膜２２８が、絶縁膜２２８上のコモン電極２２９と重畳する領域のみを残して除去されるような構成としてもよい。この場合、コモン電極２２９をマスクとして絶縁膜２２８のエッチングを行うことができる。平坦化膜としての機能を有する絶縁膜２２８上のコモン電極２２９の凹凸を抑制でき、コモン電極２２９の端部から絶縁膜２２７にかけて絶縁膜２２８の側面がなだらかに形成される。なお、図２４に示すように、絶縁膜２２８の表面のうち基板２１１と平行な領域の一部がコモン電極２２９に覆われない構成としてもよい。
また、図２５及び図２６に示すように、コモン電極が導電膜２２０と同一の層上、すなわち絶縁膜２２５上に設けられていてもよい。図２５及び図２６に示すコモン電極２２９は、導電膜２２０と同一の材料で同時に形成することができる。
また、図２７に示すように、絶縁膜２１５よりも基板２１１側にコモン電極２２９を配置してもよい。またこのとき、図２７に示すようにトランジスタ２５２のゲート電極として機能する導電膜２１３と同一の膜を加工して形成した導電膜２４７を、配線として用いることが好ましい。
なお、液晶素子は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
液晶素子を有する表示装置２００の駆動方法としては、ＴＮ（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ　Ｆｉｅｌｄ　Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ　Ｓｙｍｍｅｔｒｉｃ　ａｌｉｇｎｅｄ　Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ　Ｃｏｍｐｅｎｓａｔｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、表示装置２００をノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ　Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ　Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。
また、表示装置２００は、様々な形態を用いること、または様々な表示素子を有することが出来る。表示素子は、例えば、液晶素子、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）などを含むＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）やデジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）素子、ＭＩＲＡＳＯＬ（登録商標）ディスプレイ、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、圧電セラミックディスプレイなどのＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、エレクトロウェッティング素子などが挙げられる。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。また、表示素子として量子ドットを用いてもよい。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ　Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ　Ｄｉｓｐｌａｙ）などがある。量子ドットを用いた表示装置の一例としては、量子ドットディスプレイなどがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、表示装置２００における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色光（Ｗ）を用いて表示装置をフルカラー表示させるために、着色膜（カラーフィルタともいう。）を用いてもよい。着色膜は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色膜を用いることで、着色膜を用いない場合と比べて色の再現性を高くすることができる。このとき、着色膜を有する領域と、着色膜を有さない領域とを配置することによって、着色膜を有さない領域における白色光を直接表示に利用しても構わない。一部に着色膜を有さない領域を配置することで、明るい表示の際に、着色膜による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、ホワイト（Ｗ）を、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色膜を用いた場合よりも、さらに消費電力を低減できる場合がある。
＜基板＞
基板２１１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板２１１として用いてもよい。また、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板２１１として用いてもよい。なお、基板２１１として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。また、基板２１１として、可撓性基板を用い、可撓性基板上に直接、トランジスタや容量素子等を形成してもよい。
これらの他にも、基板２１１として、様々な基板を用いて、トランジスタを形成することが出来る。基板の種類は、特定のものに限定されることはない。その基板の一例としては、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又は塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。
なお、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻等）、合成繊維（ナイロン、ポリウレタン、ポリエステル等）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル等）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
＜半導体膜＞
半導体膜２１９に用いることのできる材料としては、例えば、シリコン、ゲルマニウム、有機半導体等が挙げられる。又は、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物などの、インジウム、ガリウム、亜鉛のうち少なくとも一つを含む酸化物半導体を用いてもよい。
トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、又は一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。
半導体膜２１９として酸化物半導体を用いる場合、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＳｎまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物で表記される膜を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、上記Ｍで記載の金属を含め、例えば、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある。
半導体膜２１９を構成する酸化物半導体として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、半導体膜２１９と、導電膜２２０は、上記酸化物のうち、同一の金属元素を有していてもよい。半導体膜２１９と、導電膜２２０を同一の金属元素とすることで、製造コストを低減させることができる。例えば、同一の金属組成の金属酸化物ターゲットを用いることで製造コストを低減させることができる。また同一の金属組成の金属酸化物ターゲットを用いることによって、酸化物半導体膜を加工する際のエッチングガスまたはエッチング液を共通して用いることができる。ただし、半導体膜２１９と、導電膜２２０は、同一の金属元素を有していても、組成が異なる場合がある。例えば、トランジスタ及び容量素子の作製工程中に、膜中の金属元素が脱離し、異なる金属組成となる場合がある。
なお、半導体膜２１９がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎとＭの原子数比率は、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。
半導体膜２１９は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。
半導体膜２１９の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
半導体膜２１９がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２が好ましい。なお、成膜される半導体膜２１９の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
半導体膜２１９としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、半導体膜２１９は、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１０１１個／ｃｍ３以下の酸化物半導体膜を用いる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体膜２１９のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
半導体膜２１９において、第１４族元素の一つであるシリコンや炭素が含まれると、半導体膜２１９において酸素欠損が増加し、ｎ型化してしまう。このため、半導体膜２１９におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、半導体膜２１９において、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半導体膜２１９のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、半導体膜２１９に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、半導体膜２１９は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ　Ａｘｉｓ　Ａｌｉｇｎｅｄ−Ｃｒｙｓｔａｌｌｉｎｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
半導体膜２１９は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、半導体膜２１９が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。
また、半導体膜２１９として非晶質シリコン、または結晶性を有するシリコンを用いることができる。結晶性を有するシリコンとしては、例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用いることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つ非晶質シリコンに比べて高い電界効果移動度と高い信頼性を備える。このような多結晶半導体を画素に適用することで画素の開口率を向上させることができる。また極めて高密度に配置された画素を有する場合であっても、ゲート駆動回路とソース駆動回路を画素と同一基板上に形成することが可能となり、電子機器を構成する部品数を低減することができる。
本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるため好ましい。また、このとき非晶質シリコンを用いることで、多結晶シリコンよりも低温で形成できるため、半導体膜２１９よりも下層の配線は電極の材料、基板の材料として、耐熱性の低い材料を用いることが可能なため、材料の選択の幅を広げることができる。例えば、上述の大面積のガラス基板などを好適に用いることができる。
＜絶縁膜＞
トランジスタ２５２のゲート絶縁膜として機能する絶縁膜２１５、２１７としては、プラズマＣＶＤ（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁膜を、それぞれ用いることができる。なお、絶縁膜２１５、２１７の積層構造とせずに、上述の材料から選択された単層の絶縁膜を用いてもよい。
半導体膜２１９として酸化物半導体を用いる場合、絶縁膜２１５は、酸素の透過を抑制するブロッキング膜としての機能を有することが好ましい。例えば、絶縁膜２１７、２２３、２２５及び／または半導体膜２１９中に過剰の酸素を供給する場合において、絶縁膜２１５は酸素の透過を抑制することができる。
なお、トランジスタ２５２のチャネル領域として機能する半導体膜２１９と接する絶縁膜２１７は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜２１７は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜２１７に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜２１７を形成すればよい。または、成膜後の絶縁膜２１７に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
また、絶縁膜２１５、２１７として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンに対して膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
なお、本実施の形態では、絶縁膜２１５として窒化シリコン膜を形成し、絶縁膜２１７として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタ２５２のゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よって、トランジスタ２５２の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ２５２の静電破壊を抑制することができる。
絶縁膜２２８としては、例えばポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を用いることができる。例えば絶縁膜上に有機樹脂膜を形成し、所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで形成する。
＜ゲート電極、ソース電極及びドレイン電極＞
ゲート電極として機能する導電膜２１３、ソース電極またはドレイン電極として機能する導電膜２２１ａ、２２１ｂに用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる金属、またはこれを主成分とする合金を単層構造または積層構造として用いることができる。例えば、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、モリブデン膜上に銅膜を積層した二層構造、モリブデンとタングステンを含む合金膜上に銅膜を積層した二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。また、ソース電極またはドレイン電極として機能する導電膜２２１ａ、２２１ｂを三層構造とする場合、一層目及び三層目には、チタン、窒化チタン、モリブデン、タングステン、モリブデンとタングステンを含む合金、モリブデンとジルコニウムを含む合金、又は窒化モリブデンでなる膜を形成し、２層目には、銅、アルミニウム、金又は銀、或いは銅とマンガンの合金等の低抵抗材料でなる膜を形成することが好ましい。なお、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を用いてもよい。また、導電膜２１３、ソース電極またはドレイン電極として機能する導電膜２２１ａ、２２１ｂに用いることのできる材料は、例えば、スパッタリング法を用いて形成することができる。
＜導電膜＞
コモン電極２２９として機能する導電膜としては、例えば、可視光において、透光性を有する材料を用いればよい。具体的には、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。また、当該導電膜としては、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。また、当該導電膜としては、例えば、スパッタリング法を用いて形成することができる。
導電膜２２０は、画素電極としての機能を有する。導電膜２２０は、コモン電極２２９として機能する導電膜と同様の材料を用いることができる。
また、半導体膜２１９が酸化物半導体であるとき、導電膜２２０として、半導体膜２１９と同様の酸化物半導体を用いることが好ましい。このとき導電膜２２０が、半導体膜２１９のチャネルが形成される領域よりも低い電気抵抗を呈するように、形成されていることが好ましい。
＜酸化物半導体の抵抗率の制御方法＞
半導体膜２１９及び導電膜２２０に用いることのできる酸化物半導体膜は、膜中の酸素欠損及び／又は膜中の水素、水等の不純物濃度によって、抵抗率を制御することができる半導体材料である。そのため、半導体膜２１９及び導電膜２２０へ酸素欠損及び／又は不純物濃度が増加する処理、または酸素欠損及び／又は不純物濃度が低減する処理を選択することによって、それぞれの酸化物半導体膜の抵抗率を制御することができる。
具体的には、容量素子２５５の電極として機能する導電膜２２０に用いる酸化物半導体膜にプラズマ処理を行い、該酸化物半導体の膜中の酸素欠損を増加させる、および／または酸化物半導体の膜中の水素、水等の不純物を増加させることによって、キャリア密度が高く、抵抗率が低い酸化物半導体膜とすることができる。また、酸化物半導体膜に水素を含む絶縁膜を接して形成し、該水素を含む絶縁膜、例えば絶縁膜２２７から酸化物半導体膜に水素を拡散させることによって、キャリア密度が高く、抵抗率が低い酸化物半導体膜とすることができる。
一方、トランジスタ２５２のチャネル領域として機能する半導体膜２１９は、絶縁膜２１７、２２３、２２５を設けることによって、水素を含む絶縁膜２１５、２２７と接しない構成とする。絶縁膜２１７、２２３、２２５の少なくとも一つに酸素を含む絶縁膜、別言すると、酸素を放出することが可能な絶縁膜を適用することで、半導体膜２１９に酸素を供給することができる。酸素が供給された半導体膜２１９は、膜中または界面の酸素欠損が補填され抵抗率が高い酸化物半導体膜となる。なお、酸素を放出することが可能な絶縁膜としては、例えば、酸化シリコン膜、または酸化窒化シリコン膜を用いることができる。
また、抵抗率が低い酸化物半導体膜を得るために、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いて、水素、ボロン、リン、または窒素を酸化物半導体膜に注入してもよい。
また、抵抗率が低い酸化物半導体膜を得るために、該酸化物半導体膜にプラズマ処理を行ってもよい。例えば、該プラズマ処理としては、代表的には、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ）、水素、及び窒素の中から選ばれた一種以上を含むガスを用いたプラズマ処理が挙げられる。より具体的には、Ａｒ雰囲気下でのプラズマ処理、Ａｒと水素の混合ガス雰囲気下でのプラズマ処理、アンモニア雰囲気下でのプラズマ処理、Ａｒとアンモニアの混合ガス雰囲気下でのプラズマ処理、または窒素雰囲気下でのプラズマ処理などが挙げられる。
上記プラズマ処理によって、酸化物半導体膜は、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損は、キャリアを発生する要因になる場合がある。また、酸化物半導体膜の近傍、より具体的には、酸化物半導体膜の下側または上側に接する絶縁膜から水素が供給されると、上記酸素欠損と水素が結合することで、キャリアである電子を生成する場合がある。
一方、酸素欠損が補填され、水素濃度が低減された酸化物半導体膜は、高純度真性化、又は実質的に高純度真性化された酸化物半導体膜といえる。ここで、実質的に真性とは、酸化物半導体膜のキャリア密度が、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０個／ｃｍ３未満であることを指す。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度を低減することができる。
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。したがって、上述した高純度真性または実質的に高純度真性である酸化物半導体膜を用いる半導体膜２１９ａをチャネル領域に用いるトランジスタ２５２は、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
絶縁膜２２７として、例えば、水素を含む絶縁膜、別言すると水素を放出することが可能な絶縁膜、代表的には窒化シリコン膜を用いることで、導電膜２２０に水素を供給することができる。水素を放出することが可能な絶縁膜としては、膜中の含有水素濃度が１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。このような絶縁膜を導電膜２２０に接して形成することで、導電膜２２０に効果的に水素を含有させることができる。このように、半導体膜２１９及び導電膜２２０に接する絶縁膜の構成を変えることによって、酸化物半導体膜の抵抗率を制御することができる。なお、絶縁膜２１５として、絶縁膜２２７と同様の材料を用いてもよい。絶縁膜２１５として窒化シリコンを用いることで、絶縁膜２１７から放出される酸素がゲート電極として機能する導電膜２１３に供給され、酸化されることを抑制できる。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。したがって、水素が含まれている絶縁膜と接して設けられた導電膜２２０は、半導体膜２１９よりもキャリア密度の高い酸化物半導体膜となる。
トランジスタ２５２のチャネル領域が形成される半導体膜２１９は、水素ができる限り低減されていることが好ましい。具体的には、半導体膜２１９において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
一方、容量素子２５５の電極として機能する導電膜２２０は、半導体膜２１９よりも水素濃度及び／又は酸素欠損量が多く、抵抗率が低い酸化物半導体膜である。導電膜２２０に含まれる水素濃度は、８×１０１９以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０２０以上である。また、半導体膜２１９と比較して、導電膜２２０に含まれる水素濃度は２倍以上、好ましくは１０倍以上である。また、導電膜２２０の抵抗率が、半導体膜２１９の抵抗率の１×１０−８倍以上１×１０−１倍未満であることが好ましく、代表的には１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、さらに好ましくは、抵抗率が１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満であるとよい。
＜保護絶縁膜＞
トランジスタ２５２の保護絶縁膜として機能する絶縁膜２２３、２２５、２２７としては、プラズマＣＶＤ法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁膜を、それぞれ用いることができる。
また、トランジスタ２５２のチャネル領域として機能する半導体膜２１９が酸化物半導体であるとき、絶縁膜２２３は、酸化物絶縁膜であり、酸素を放出することが可能な絶縁膜を用いることがこのましい。酸素を放出することが可能な絶縁膜を別言すると、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有する絶縁膜である。なお、絶縁膜２２３に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜２２３を形成すればよい。または、成膜後の絶縁膜２２３に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
絶縁膜２２３として、酸素を放出することが可能な絶縁膜を用いることで、トランジスタ２５２のチャネル領域として機能する半導体膜２１９に酸素を移動させ、半導体膜２１９の酸素欠損量を低減することが可能となる。例えば、昇温脱離ガス分析（以下、ＴＤＳ分析とする。）によって測定される，膜の表面温度が１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲における酸素分子の放出量が、１．０×１０１８分子／ｃｍ３以上ある絶縁膜を用いることで、半導体膜２１９に含まれる酸素欠損量を低減することができる。
また、絶縁膜２２３は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜２２３に含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、絶縁膜２２３における酸素の透過量が減少してしまうためである。また、絶縁膜２２３と半導体膜２１９との界面における欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、半導体膜２１９の欠陥に由来するｇ値が１．８９以上１．９６以下に現れる信号のスピン密度が１×１０１７ｓｐｉｎｓ／ｃｍ３以下、さらには検出下限以下であることが好ましい。
なお、絶縁膜２２３においては、外部から絶縁膜２２３に入った酸素が全て絶縁膜２２３の外部に移動する場合がある。または、外部から絶縁膜２２３に入った酸素の一部が、絶縁膜２２３にとどまる場合もある。また、外部から絶縁膜２２３に酸素が入ると共に、絶縁膜２２３に含まれる酸素が絶縁膜２２３の外部へ移動することで、絶縁膜２２３において酸素の移動が生じる場合もある。絶縁膜２２３として酸素を透過することができる酸化物絶縁膜を形成すると、絶縁膜２２３上に設けられる、絶縁膜２２５から脱離する酸素を、絶縁膜２２３を介して半導体膜２１９に移動させることができる。
また、絶縁膜２２３は、窒素酸化物の準位密度が低い酸化物絶縁膜を用いて形成することができる。なお、当該窒素酸化物の準位密度は、酸化物半導体膜の価電子帯の上端のエネルキー（ＥＶ＿ＯＳ）と、酸化物半導体膜の伝導体下端のエネルギー（ＥＣ＿ＯＳ）との間に形成され得る場合がある。ＥＶ＿ＯＳとＥＣ＿ＯＳの間に窒素酸化物の準位密度が低い酸化物絶縁膜として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニア分子の放出量が１×１０１８分子／ｃｍ３以上５×１０１９分子／ｃｍ３以下である。なお、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）、代表的にはＮＯ２またはＮＯは、絶縁膜２２３などに準位を形成する。当該準位は、半導体膜２１９のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜２２３及び半導体膜２１９の界面に拡散すると、当該準位が絶縁膜２２３側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜２２３及び半導体膜２１９界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜２２３に含まれる窒素酸化物は、加熱処理において、絶縁膜２２５に含まれるアンモニアと反応するため、絶縁膜２２３に含まれる窒素酸化物が低減される。このため、絶縁膜２２３及び半導体膜２１９の界面において、電子がトラップされにくい。
絶縁膜２２３として、Ｅｖ＿ｏｓとＥｃ＿ｏｓの間に窒素酸化物の準位密度が低い酸化物絶縁膜を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
なお、トランジスタの作製工程の加熱処理、代表的には４００℃未満または３７５℃未満（好ましくは、３４０℃以上３６０℃以下）の加熱処理により、絶縁膜２２３は、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
また、Ｅｖ＿ｏｓとＥｃ＿ｏｓの間に窒素酸化物の準位密度が低い酸化物絶縁膜は、ＳＩＭＳで測定される窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下である。
基板温度が２２０℃以上３５０℃以下であり、シラン及び一酸化二窒素を用いたＰＥＣＶＤ法を用いて、Ｅｖ＿ｏｓとＥｃ＿ｏｓの間に窒素酸化物の準位密度が低い酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。
絶縁膜２２３に接するように形成される絶縁膜２２５は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）にて、酸素原子に換算しての酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。なお、上記ＴＤＳにおける膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
また、絶縁膜２２５は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、更には１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、絶縁膜２２５は、絶縁膜２２３と比較して半導体膜２１９から離れているため、絶縁膜２２３より、欠陥密度が多くともよい。
絶縁膜２２３の厚さは、５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下とすることができる。絶縁膜２２５の厚さは、３０ｎｍ以上５００ｎｍ以下、好ましくは１５０ｎｍ以上４００ｎｍ以下とすることができる。
また、絶縁膜２２３、２２５は、同種の材料の絶縁膜を用いることができるため、絶縁膜２２３と絶縁膜２２５の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁膜２２３と絶縁膜２２５の界面は、破線で図示している。なお、本実施の形態においては、絶縁膜２２３と絶縁膜２２５の２層構造について説明したが、これに限定されず、例えば、絶縁膜２２３の単層構造、絶縁膜２２５の単層構造、または３層以上の積層構造としてもよい。
容量素子２５５の誘電体膜として機能する絶縁膜２２７としては、窒化物絶縁膜であることが好ましい。特に窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、容量素子２５５の誘電体膜として機能する絶縁膜２２７として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よって、容量素子２５５の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、容量素子２５５の静電破壊を抑制することができる。なお、絶縁膜２２７は、容量素子２５５の電極として機能する導電膜２２０の抵抗率を低下させる機能も有する。
また、絶縁膜２２７は、酸素、水素、水、アルカリ金属、アルカリ土類金属等をブロッキングできる機能を有する。絶縁膜２２７を設けることで、半導体膜２１９からの酸素の外部への拡散と、絶縁膜２２３、２２５に含まれる酸素の外部への拡散と、外部から半導体膜２１９への水素、水等の入り込みを防ぐことができる。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
本実施の形態に示す構成は、他の実施の形態および実施例に示す構成と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、上記実施の形態で例示した表示システムに適用可能な表示装置の他の構成例について説明する。
図３１（Ａ）に、表示装置３００の上面概略図を示す。また、図２８（Ｂ）に図２８（Ａ）の切断線Ａ１−Ａ２間、Ａ３−Ａ４間及びＡ５−Ａ６間の断面概略図を示す。なお、図２８（Ａ）には明瞭化のため、構成要素の一部を省略して示している。
表示装置３００は、基板３０１の上面に、表示部３０２、信号線駆動回路３０３、走査線駆動回路３０４及び外部接続端子３０５を有する。
表示部３０２には、液晶素子３１４を備える。液晶素子３１４は、基板面に対して横方向に発生する電界により液晶の配向が制御される。
表示装置３００は、絶縁層３３２、絶縁層３３４、絶縁層３３８、絶縁層３４１、絶縁層３４２、トランジスタ３１１、トランジスタ３１２、液晶素子３１４、第１の電極３４３、液晶３５３、第２の電極３５２、カラーフィルタ３２７、遮光層３２８等を有している。
画素には少なくとも一つのスイッチング用のトランジスタ３１２と、図示しない保持容量を有する。またトランジスタ３１２のソース電極またはドレイン電極の一方に電気的に接続するくし形状の第１の電極３４３と、くし形状の第２の電極３５２とが絶縁層３４２上に離間して設けられている。
第１の電極３４３と第２の電極３５２の少なくとも一方には、透光性の導電性材料を用いる。これら電極の両方に透光性の導電性材料を用いると、画素の開口率を高めることができるため好ましい。
カラーフィルタ３２７は、第１の電極３４３及び第２の電極３５２と重なるように設けられる。また遮光層３２８はカラーフィルタ３２７の側面を覆って設けられている。図２８（Ｂ）ではカラーフィルタ３２７が基板３２１上に設けられる構成を示しているが、カラーフィルタの配置はこの位置に限られない。
基板３０１と基板３２１との間には、液晶３５３が設けられている。第１の電極３４３と第２の電極３５２の間に電圧を印加することにより、概略横方向に電界が生じ、該電界によって液晶３５３の配向が制御され、表示装置の外部に配置されたバックライトからの光の偏光を画素単位で制御することにより、画像を表示することができる。
液晶３５３と接する面には、液晶３５３の配向を制御するための配向膜が設けられていることが好ましい。配向膜には透光性の材料を用いる。また、ここでは図示しないが、基板３２１及び基板３０１の液晶素子３１４からみて外側の面に偏光板を設ける。
液晶３５３としては、サーモトロピック液晶、低分子液晶、高分子液晶、強誘電液晶、反強誘電液晶などを用いることができる。また、ブルー相を示す液晶を使用すると、配向膜が不要であり、且つ広い視野角が得られるため好ましい。
なお、液晶３５３として粘度が高く流動性の低い材料を用いることが好ましい。
なお、本構成例ではＩＰＳモードが適用された液晶素子３１４について説明するが、液晶素子の構成はこれに限られず、そのほかにもＴＮ（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）モード、ＦＦＳ（Ｆｒｉｎｇｅ　Ｆｉｅｌｄ　Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ　Ｓｙｍｍｅｔｒｉｃ　ａｌｉｇｎｅｄ　Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ　Ｃｏｍｐｅｎｓａｔｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モードなどを用いることができる。
表示装置３００に設けられるトランジスタ（トランジスタ３１１、トランジスタ３１２等）は、トップゲート型のトランジスタである。各トランジスタは、半導体層３３５と、ゲート絶縁層として機能する絶縁層３３４と、ゲート電極３３３と、を有する。またゲート電極３３３を覆う絶縁層３３８及び絶縁層３３９が積層して設けられ、絶縁層３３４、絶縁層３３８及び絶縁層３３９に設けられた開口部を介して半導体層３３５一対の電極３３６を備える。
ここで、半導体層３３５として、酸化物半導体を用いることができる。酸化物半導体としては、例えば上記実施の形態で例示した酸化物半導体を用いることができる。
また、半導体層３３５は、チャネルとして機能する領域よりも低抵抗化されたソース領域、またはドレイン領域として機能する領域を有していてもよい。例えば、ソース領域及びドレイン領域は、一対の電極３３６と接する部分に設けること、またはチャネルとして機能する領域を挟んで設けることができる。例えば、上記実施の形態で例示した方法により抵抗率が制御された領域とすればよい。
または、半導体層３３５としてシリコンを用いることができる。表示装置３００に設けられる各駆動回路に用いられるトランジスタなどの半導体装置も同様に、シリコンを用いることが好ましい。
シリコンとして非晶質シリコンを用いてもよいが、特に結晶性を有するシリコンを用いることが好ましい。半導体層として多結晶シリコンや絶縁層上に転写して形成された単結晶シリコンを用いる場合には、トップゲート構造のトランジスタを適用することが好ましい。トップゲート構造のトランジスタを適用することで、半導体層よりも上層の配線や電極の材料として、耐熱性の低い材料を用いることが可能なため、材料の選択の幅を広げることができる。なお、ゲート電極に耐熱性の高い材料を用いる場合や、多結晶シリコンを極めて低温（例えば４５０度未満）の温度で形成する場合には、上記実施の形態で例示したボトムゲート構造を用いると、作製工程を削減できるため好ましい。
なお、本発明の一態様は、画素に能動素子を有するアクティブマトリクス方式、または、画素に能動素子を有しないパッシブマトリクス方式を用いることが出来る。
アクティブマトリクス方式では、能動素子（アクティブ素子、非線形素子）として、トランジスタだけでなく、さまざまな能動素子（アクティブ素子、非線形素子）を用いることが出来る。例えば、ＭＩＭ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｍｅｔａｌ）、又はＴＦＤ（Ｔｈｉｎ　Ｆｉｌｍ　Ｄｉｏｄｅ）などを用いることも可能である。これらの素子は、製造工程が少ないため、製造コストの低減、又は歩留まりの向上を図ることができる。または、これらの素子は、素子のサイズが小さいため、開口率を向上させることができ、低消費電力化や高輝度化をはかることが出来る。
アクティブマトリクス方式以外のものとして、能動素子（アクティブ素子、非線形素子）を用いないパッシブマトリクス型を用いることも可能である。能動素子（アクティブ素子、非線形素子）を用いないため、製造工程が少ないため、製造コストの低減、又は歩留まりの向上を図ることができる。または、能動素子（アクティブ素子、非線形素子）を用いないため、開口率を向上させることができ、低消費電力化、又は高輝度化などを図ることが出来る。
本実施の形態に示す構成は、他の実施の形態および実施例に示す構成と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の入力装置、または入出力装置の駆動方法の例について、図面を参照して説明する。
［センサの検知方法の例］
図２９（Ａ）は、相互容量方式のタッチセンサの構成を示すブロック図である。図２９（Ａ）では、パルス電圧出力回路６０１、電流検出回路６０２を示している。なお図２９（Ａ）では、パルス電圧が与えられる電極６２１、電流の変化を検知する電極６２２をそれぞれ、Ｘ１−Ｘ６、Ｙ１−Ｙ６のそれぞれ６本の配線として示している。また図２９（Ａ）は、電極６２１および電極６２２が重畳することで形成される容量６０３を図示している。なお、電極６２１と電極６２２とはその機能を互いに置き換えてもよい。
パルス電圧出力回路６０１は、Ｘ１−Ｘ６の配線に順にパルスを印加するための回路である。Ｘ１−Ｘ６の配線にパルス電圧が印加されることで、容量６０３を形成する電極６２１および電極６２２は電界が生じる。この電極間に生じる電界が遮蔽等により容量６０３の相互容量に変化を生じさせることを利用して、被検知体の近接、または接触を検出することができる。
電流検出回路６０２は、容量６０３での相互容量の変化による、Ｙ１−Ｙ６の配線での電流の変化を検出するための回路である。Ｙ１−Ｙ６の配線では、被検知体の近接、または接触がないと検出される電流値に変化はないが、検出する被検知体の近接、または接触により相互容量が減少する場合には電流値が減少する変化を検出する。なお電流の検出は、積分回路等を用いて行えばよい。
次いで図２９（Ｂ）には、図２９（Ａ）で示す相互容量方式のタッチセンサにおける入出力波形のタイミングチャートを示す。図２９（Ｂ）では、１フレーム期間で各行列での被検知体の検出を行うものとする。また図２９（Ｂ）では、被検知体を検出しない場合（非タッチ）と被検知体を検出する場合（タッチ）との２つの場合について示している。なおＹ１−Ｙ６の配線については、検出される電流値に対応する電圧値とした波形を示している。
Ｘ１−Ｘ６の配線には、順にパルス電圧が与えられ、該パルス電圧にしたがってＹ１−Ｙ６の配線での波形が変化する。被検知体の近接または接触がない場合には、Ｘ１−Ｘ６の配線の電圧の変化に応じてＹ１−Ｙ６の波形が一様に変化する。一方、被検知体が近接または接触する箇所では、電流値が減少するため、これに対応する電圧値の波形も変化する。
このように、相互容量の変化を検出することにより、被検知体の近接または接触を検知することができる。
またパルス電圧出力回路６０１及び電流検出回路６０２として、一体化されたＩＣの形態でタッチパネルに実装される、若しくは電子機器の筐体内の基板に実装されることが好ましい。また可撓性を有するタッチパネルとする場合には、曲げた部分では寄生容量が増大し、ノイズの影響が大きくなってしまう恐れがあるため、ノイズの影響を受けにくい駆動方法が適用されたＩＣを用いることが好ましい。例えばシグナル−ノイズ比（Ｓ／Ｎ比）を高める駆動方法が適用されたＩＣを用いることが好ましい。
また、図２９（Ａ）ではタッチセンサとして配線の交差部に容量６０３のみを設けるパッシブマトリクス型のタッチセンサの構成を示したが、トランジスタと容量とを備えたアクティブマトリクス型のタッチセンサとしてもよい。図３０にアクティブマトリクス型のタッチセンサに含まれる一つのセンサ回路の例を示している。
センサ回路は容量６０３と、トランジスタ６１１と、トランジスタ６１２と、トランジスタ６１３とを有する。トランジスタ６１３はゲートに信号Ｇ２が与えられ、ソース又はドレインの一方に電圧ＶＲＥＳが与えられ、他方が容量６０３の一方の電極およびトランジスタ６１１のゲートと電気的に接続する。トランジスタ６１１はソース又はドレインの一方がトランジスタ６１２のソース又はドレインの一方と電気的に接続し、他方に電圧ＶＳＳが与えられる。トランジスタ６１２はゲートに信号Ｇ１が与えられ、ソース又はドレインの他方が配線ＭＬと電気的に接続する。容量６０３の他方の電極には重圧ＶＳＳが与えられる。
続いて、センサ回路の動作について説明する。まず信号Ｇ２としてトランジスタ６１３をオン状態とする電位が与えられることで、トランジスタ６１１のゲートが接続されるノードｎに電圧ＶＲＥＳに対応した電位が与えられる。次いで信号Ｇ２としてトランジスタ６１３をオフ状態とする電位が与えられることで、ノードｎの電位が保持される。
続いて、指等の被検知体の近接または接触により、容量６０３の相互容量が変化することに伴い、ノードｎの電位がＶＲＥＳから変化する。
読み出し動作は、信号Ｇ１にトランジスタ６１２をオン状態とする電位を与える。ノードｎの電位に応じてトランジスタ６１１に流れる電流、すなわち配線ＭＬに流れる電流が変化する。この電流を検出することにより、被検知体の近接または接触を検出することができる。
トランジスタ６１１、トランジスタ６１２、トランジスタ６１３としては、チャネルが形成される半導体層に酸化物半導体を適用したトランジスタを用いることが好ましい。特にトランジスタ６１３にこのようなトランジスタを適用することにより、ノードｎの電位を長期間に亘って保持することが可能となり、ノードｎにＶＲＥＳを供給しなおす動作（リフレッシュ動作）の頻度を減らすことができる。
［インセル型のタッチパネルの構成例］
上記では、タッチセンサを構成する電極を、表示素子等が設けられる基板とは異なる基板上に形成した場合を示したが、表示素子等が設けられる基板上に、タッチセンサを構成する一対の電極のいずれか一方、または両方を設ける構成としてもよい。
以下では、複数の画素を有する表示部にタッチセンサを組み込んだタッチパネルの構成例について説明する。ここでは、画素に設けられる表示素子として、液晶素子を適用した例を示す。
図３１（Ａ）は、本構成例で例示するタッチパネルの表示部に設けられる画素回路の一部における等価回路図である。
一つの画素は少なくともトランジスタ３５０３と液晶素子３５０４を有する。またトランジスタ３５０３のゲートに配線３５０１が、ソースまたはドレインの一方には配線３５０２が、それぞれ電気的に接続されている。
画素回路は、Ｘ方向に延在する複数の配線（例えば、配線３５１０＿１、配線３５１０＿２）と、Ｙ方向に延在する複数の配線（例えば、配線３５１１）を有し、これらは互いに交差して設けられ、その間に容量が形成される。
また、画素回路に設けられる画素のうち、一部の隣接する複数の画素は、それぞれに設けられる液晶素子の一方の電極が電気的に接続され、一つのブロックを形成する。当該ブロックは、島状のブロック（例えば、ブロック３５１５＿１、ブロック３５１５＿２）と、Ｙ方向に延在するライン状のブロック（例えば、ブロック３５１６）の、２種類に分類される。なお、図３１では、画素回路の一部のみを示しているが、実際にはこれら２種類のブロックがＸ方向及びＹ方向に繰り返し配置される。
Ｘ方向に延在する配線３５１０＿１（または３５１０＿２）は、島状のブロック３５１５＿１（またはブロック３５１５＿２）と電気的に接続される。なお、図示しないが、Ｘ方向に延在する配線３５１０＿１は、ライン状のブロックを介してＸ方向に沿って不連続に配置される複数の島状のブロック３５１５＿１を電気的に接続する。また、Ｙ方向に延在する配線３５１１は、ライン状のブロック３５１６と電気的に接続される。
図３１（Ｂ）は、Ｘ方向に延在する複数の配線３５１０と、Ｙ方向に延在する複数の配線３５１１の接続構成を示した等価回路図である。Ｘ方向に延在する配線３５１０の各々には、入力電圧または共通電位を入力することができる。また、Ｙ方向に延在する配線３５１１の各々には接地電位を入力する、または配線３５１１と検出回路と電気的に接続することができる。
以下、図３２（Ａ）、（Ｂ）を用いて、上述したタッチパネルの動作について説明する。
ここでは１フレーム期間を、書き込み期間と検知期間とに分ける。書き込み期間は画素への画像データの書き込みを行う期間であり、配線３５０１（ゲート線、または走査線ともいう）が順次選択される。一方、検知期間は、タッチセンサによるセンシングを行う期間であり、Ｘ方向に延在する配線３５１０が順次選択され、入力電圧が入力される。
図３２（Ａ）は、書き込み期間における等価回路図である。書き込み期間では、Ｘ方向に延在する配線３５１０と、Ｙ方向に延在する配線３５１１の両方に、共通電位が入力される。
図３２（Ｂ）は、検知期間のある時点における等価回路図である。検知期間では、Ｙ方向に延在する配線３５１１の各々は、検出回路と電気的に接続する。また、Ｘ方向に延在する配線３５１０のうち、選択されたものには入力電圧が入力され、それ以外のものには共通電位が入力される。
なお、ここで例示した駆動方法は、インセル方式だけでなく上記で例示したタッチパネルにも適用することができ、上記駆動方法例で示した方法と組み合わせて用いることができる。
このように、画像の書き込み期間とタッチセンサによるセンシングを行う期間とを、独立して設けることが好ましい。これにより、画素の書き込み時のノイズに起因するタッチセンサの感度の低下を抑制することができる。
本実施の形態に示す構成は、他の実施の形態および実施例に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、本発明の一態様の表示装置を有する表示モジュール及び電子機器について、図３３及び図３４を用いて説明を行う。
図３３に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１０、バッテリ８０１１を有する。
本発明の一態様の表示装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト８００７は、光源８００８を有する。なお、図３３において、バックライト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
図３４（Ａ）乃至図３４（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。
図３４（Ａ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図３３（Ｂ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。図３４（Ｃ）はゴーグル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、イヤホン５０１３、等を有することができる。図３４（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図３４（Ｅ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図３４（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図３４（Ｇ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。
図３４（Ａ）乃至図３４（Ｇ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図３４（Ａ）乃至図３４（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。該表示部に、先の実施の形態で示した表示装置を適用することができる。
本実施例では、本発明の一態様を用いた表示システムについて、図３５乃至図３７を参照しながら説明する。
図３５は、輝度の変化を表示装置の直径１００μｍの領域について測定した結果を説明する図である。なお、表示装置にスクロールしながらテキスト画像を表示した。テキスト画像は、大きさ２０ポイントの文字を一行あたり４９文字、一頁あたり２５行を含む。
図３５（Ａ）は、テキスト画像を速度２．５ページ／ｓｅｃの速度でスクロールしながら表示した場合に観測される輝度の変化を説明する図である。
図３５（Ｂ）は、図３５（Ａ）を用いて説明するテキスト画像の文字より明るい階調の文字を用いたテキスト画像を、５ページ／ｓｅｃの速度でスクロールしながら表示した場合に観測される輝度の変化を説明する図である。具体的には、コントラストが低下するように輝度が約５０％になる階調で表示した。
図３６（Ｃ）は、図３６（Ａ）を用いて説明するテキスト画像の文字と同じ階調の文字を用いたテキスト画像を、５ページ／ｓｅｃの速度でスクロールしながら表示した場合に観測される輝度の変化を説明する図である。
図３６は、図３５に示す輝度の変化に基づく視覚刺激の変化を、バートンの式を用いて算出した結果を説明する図である。バートンの式を以下に示す。
Figure JPOXMLDOC01-appb-M000001
なお、式中のｋは信号雑音比、Ｔは視覚の積分時間、Ｘ０は対象物の大きさ、Ｘｍａｘは最大積分領域、Ｎｍａｘ明暗サイクルの最大積分周期数、ηは量子効率、ｐは量子変換係数、Ｅは網膜照度、φ０は神経雑音のスペクトル密度、ｕ０は側抑制の空間周波数である。
図３６（Ａ）は、図３５（Ａ）に示す輝度の変化に基づく視覚刺激の変化を、バートンの式を用いて算出した結果を説明する図である。
図３６（Ｂ）は、図３５（Ｂ）に示す輝度の変化に基づく視覚刺激の変化を、バートンの式を用いて算出した結果を説明する図である。
図３６（Ｃ）は、図３５（Ｃ）に示す輝度の変化に基づく視覚刺激の変化を、バートンの式を用いて算出した結果を説明する図である。
図３７は、図３５を用いて説明するテキスト画像を観察した６人の被験者の臨界融合周波数（ＣＣＦ）を測定した結果を説明する図である。具体的には、スクロールしながら表示されたテキスト画像を１分間観察した後に、臨界融合周波数（ＣＣＦ）を１０回測定し、平均して結果を得た。また、これを５回繰り返し、加算した時間を負荷時間とした。
図３７（Ａ）は、図３５（Ｂ）を用いて説明するテキスト画像を観察した６人の被験者の臨界融合周波数（ＣＣＦ）を測定した結果を説明する図である。
図３７（Ｂ）は、図３５（Ｃ）を用いて説明するテキスト画像を観察した６人の被験者の臨界融合周波数（ＣＣＦ）を測定した結果を説明する図である。
なお、シャープ株式会社製、型式：ＡＱＵＯＳ　ＰＡＤ　ＳＨ−０６Ｆを用いてテキスト画像をスクロールしながら表示した。表示パネルの対角の大きさは７．０インチ、精細度は３２３ｐｐｉ、ＶＡモードで動作する液晶素子と、酸化物半導体を備えるトランジスタを画素に有する。
柴田科学社製、労研式デジタルフリッカー値測定器、型式：ＲＤＦ−１を用いて、臨界融合周波数を測定した。
＜結果＞
スクロールの速度が遅い場合、スクロールの速度が速い場合に比べて、同じ期間に生じる輝度の変化が少なく、視覚刺激が抑制されることが分かった（図３５（Ａ）、図３５（Ｃ）、図３６（Ａ）および図３６（Ｃ）参照）。
スクロールの速度が速い場合、テキスト画像の文字を明るい階調で表示してコントラストを低減すると、同じ期間に生じる輝度の変化が少なく、視覚刺激が抑制されることが分かった（図３５（Ｂ）、図３６（Ｂ）、図３５（Ｃ）および図３６（Ｃ）参照）。
また、速い速度でスクロールして表示さえるテキスト画像を繰り返し観察する被験者の臨界融合周波数（ＣＣＦ）の低下が、コントラストが低減されるように明るい階調で表示された文字を含む場合において抑制されることが分かった（図３７（Ａ）および図３７（Ｂ）参照）。
これにより、速い速度でスクロールの際に被験者に蓄積する疲労を、コントラストを低減されるように明るい階調で文字を表示することにより軽減できることが分かった。
具体的には、コントラストが低減されるようにテキスト画像の文字を明るい階調で表示した場合、どの被験者にも臨界融合周波数の低下が認められなかった（図３７（Ａ）参照）。
一方、コントラストを変えないようにテキスト画像の文字を表示した場合、被験者Ａ、被験者Ｃ、被験者Ｄ、被験者Ｆの臨界融合周波数に臨界融合周波数の低下が認められた（図３７（Ｂ）参照）。
本実施例に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
３０　　画素部
４０　　回路
５０　　画素回路
６０　　回路
６５　　回路
７０　　液晶素子
８１　　容量素子
９０　　画素回路
９１　　画素回路
９２　　画素回路
９３　　画素回路
９４　　画素回路
９５　　画素回路
１００　　直径
２００　　表示装置
２１１　　基板
２１３　　導電膜
２１５　　絶縁膜
２１７　　絶縁膜
２１９　　半導体膜
２１９ａ　　半導体膜
２２０　　導電膜
２２１ａ　　導電膜
２２１ｂ　　導電膜
２２３　　絶縁膜
２２５　　絶縁膜
２２７　　絶縁膜
２２８　　絶縁膜
２２９　　コモン電極
２４３　　導電膜
２４５　　絶縁膜
２４７　　導電膜
２５０　　液晶層
２５１　　基板
２５２　　トランジスタ
２５５　　容量素子
２５８　　抵抗素子
２６１　　遮光膜
２６２　　着色膜
２７０　　画素
２７０ａ　　画素
２７０ｂ　　画素
２７０ｃ　　画素
２７０ｄ　　画素
２７０ｅ　　画素
２７０ｆ　　画素
２７１　　画素部
２７４　　走査線駆動回路
２７５　　コモン線
２７６　　信号線駆動回路
２７７　　走査線
２７９　　信号線
３００　　表示装置
３０１　　基板
３０２　　表示部
３０３　　信号線駆動回路
３０４　　走査線駆動回路
３０５　　外部接続端子
３１１　　トランジスタ
３１２　　トランジスタ
３１４　　液晶素子
３２１　　基板
３２７　　カラーフィルタ
３２８　　遮光層
３３２　　絶縁層
３３３　　ゲート電極
３３４　　絶縁層
３３５　　半導体層
３３６　　電極
３３８　　絶縁層
３３９　　絶縁層
３４１　　絶縁層
３４２　　絶縁層
３４３　　電極
３５２　　電極
３５３　　液晶
５１０　　トランジスタ
５２０　　トランジスタ
５３０　　トランジスタ
５５０　　容量素子
５６０　　容量素子
５７０　　液晶素子
５８０　　抵抗素子
６０１　　パルス電圧出力回路
６０２　　電流検出回路
６０３　　容量
６１０　　信号線
６１１　　トランジスタ
６１２　　トランジスタ
６１３　　トランジスタ
６２０　　走査線
６２１　　電極
６２２　　電極
６３０　　走査線
６４０　　配線
６５０　　配線
６６０　　配線
６７０　　配線
８１０　　基板
８３０　　半導体層
８３１　　抵抗層
８４０　　導電層
８５０　　導電層
８５５　　導電層
８６０　　絶縁層
８７０　　保護膜
８７５　　導電層
８８０　　保護膜
９２０　　走査線
３５０１　　配線
３５０２　　配線
３５０３　　トランジスタ
３５０４　　液晶素子
３５１０　　配線
３５１０＿１　　配線
３５１０＿２　　配線
３５１１　　配線
３５１５＿１　　ブロック
３５１５＿２　　ブロック
３５１６　　ブロック
５０００　　筐体
５００１　　表示部
５００２　　表示部
５００３　　スピーカ
５００４　　ＬＥＤランプ
５００５　　操作キー
５００６　　接続端子
５００７　　センサ
５００８　　マイクロフォン
５００９　　スイッチ
５０１０　　赤外線ポート
５０１１　　記録媒体読込部
５０１２　　支持部
５０１３　　イヤホン
５０１４　　アンテナ
５０１５　　シャッターボタン
５０１６　　受像部
５０１７　　充電器
８０００　　表示モジュール
８００１　　上部カバー
８００２　　下部カバー
８００３　　ＦＰＣ
８００４　　タッチパネル
８００５　　ＦＰＣ
８００６　　表示パネル
８００７　　バックライト
８００８　　光源
８００９　　フレーム
８０１０　　プリント基板
８０１１　　バッテリ

Claims (8)

  1. トランジスタと、抵抗素子と、第１の容量素子と、第２の容量素子と、液晶素子と、を有する表示装置であって、
    前記トランジスタのソースまたはドレインの一方は、前記抵抗素子の一方の電極と電気的に接続され、
    前記トランジスタのソースまたはドレインの一方は、前記第１の容量素子の一方の電極と接続され、
    前記抵抗素子の他方の電極は、第１の配線と電気的に接続され、
    前記トランジスタのソースまたはドレインの他方は、前記液晶素子の一方の電極と電気的に接続され、
    前記トランジスタのソースまたはドレインの他方は、前記第２の容量素子の一方の電極と接続され、
    前記トランジスタのゲートは第２の配線に電気的に接続される表示装置。
  2. 請求項１において、
    前記トランジスタは、チャネルが形成される領域に酸化物半導体を有する表示装置。
  3. 第１のトランジスタと、第２のトランジスタと、抵抗素子と、第１の容量素子と、第２の容量素子と、液晶素子と、を有する表示装置であって、
    前記第１のトランジスタのソースまたはドレインの一方は、前記抵抗素子の一方の電極と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの一方は、前記第１の容量素子の一方の電極と接続され、
    前記抵抗素子の他方の電極は、第１の配線と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの他方は、前記液晶素子の一方の電極と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの他方は、前記第２の容量素子の一方の電極と接続され、
    前記第１のトランジスタのゲートは第２の配線に電気的に接続され、
    前記第２のトランジスタのソースまたはドレインの一方は、前記抵抗素子の他方の電極と電気的に接続され、
    前記第２のトランジスタのソースまたはドレインの他方は、前記第１のトランジスタのソースまたはドレインの他方と電気的に接続され。
    前記第２のトランジスタのゲートは、第３の配線に電気的に接続されている表示装置。
  4. 第１のトランジスタと、第２のトランジスタと、抵抗素子と、第１の容量素子と、第２の容量素子と、液晶素子と、を有する表示装置であって、
    前記第１のトランジスタのソースまたはドレインの一方は、第１の配線に電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの他方は、前記第１の容量素子の一方の電極と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの他方は、前記抵抗素子の一方の電極と電気的に接続され、
    前記抵抗素子の他方の電極は、前記第２の容量素子の一方電極と電気的に接続され、
    前記抵抗素子の他方の電極は、前記液晶素子の一方の電極と電気的に接続され、
    前記第１のトランジスタのゲートは、第２の配線と電気的に接続され、
    前記第２のトランジスタのソースまたはドレインの一方は、前記抵抗素子の一方の電極と電気的に接続され、
    前記第２のトランジスタのソースまたはドレインの他方は、前記抵抗素子の他方の電極と電気的に接続され、
    前記第２のトランジスタのゲートは、第３の配線と電気的に接続されている表示装置。
  5. 請求項３または４において、
    前記第１のトランジスタおよび前記第２のトランジスタは、チャネルが形成される領域に酸化物半導体を有する表示装置。
  6. 請求項３または４において、
    前記抵抗素子の抵抗層は、酸化物である表示装置。
  7. 請求項３または４において、
    前記液晶素子にて表示される画像を第１の速度以上でスクロールしたときには、前記第２のトランジスタを介さずに前記液晶素子に画像信号が供給され、
    前記液晶素子にて表示される画像を前記第１の速度より小さい第２の速度でスクロールしたときには、前記第２のトランジスタを介して前記液晶素子に画像信号が供給される表示装置。
  8. 請求項１、３、４のいずれか一項に記載の表示装置と、
    スピーカと、
    マイクロフォンと、
    を有する電子機器。
PCT/IB2016/050948 2015-03-03 2016-02-23 表示装置および電子機器 Ceased WO2016139549A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/552,818 US10379414B2 (en) 2015-03-03 2016-02-23 Display device comprising a transistor electrically connected to a resistor and a first capacitor and electronic device having the same
JP2017503201A JP6630720B2 (ja) 2015-03-03 2016-02-23 表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015040975 2015-03-03
JP2015040962 2015-03-03
JP2015-040962 2015-03-03
JP2015-040975 2015-03-03

Publications (1)

Publication Number Publication Date
WO2016139549A1 true WO2016139549A1 (ja) 2016-09-09

Family

ID=56849210

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2016/050948 Ceased WO2016139549A1 (ja) 2015-03-03 2016-02-23 表示装置および電子機器

Country Status (3)

Country Link
US (1) US10379414B2 (ja)
JP (2) JP6630720B2 (ja)
WO (1) WO2016139549A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115083364A (zh) * 2022-06-23 2022-09-20 惠科股份有限公司 像素电路、阵列基板及显示面板

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104760402B (zh) * 2015-04-09 2018-04-20 京东方科技集团股份有限公司 用于三维打印机的曝光装置、三维打印机和三维打印方法
US10483285B2 (en) * 2016-06-01 2019-11-19 Innolux Corporation Element substrate and display device
KR102686294B1 (ko) * 2016-12-23 2024-07-22 삼성디스플레이 주식회사 조향 핸들 및 이를 포함하는 차량 제어 시스템
US20180323239A1 (en) * 2017-05-03 2018-11-08 Innolux Corporation Display device
CN107589575A (zh) * 2017-09-30 2018-01-16 联想(北京)有限公司 显示屏
CN112334867B (zh) 2018-05-24 2025-11-11 纽约州立大学研究基金会 电容传感器
GB2610886B (en) 2019-08-21 2023-09-13 Pragmatic Printing Ltd Resistor geometry
GB2587793B (en) * 2019-08-21 2023-03-22 Pragmatic Printing Ltd Electronic circuit comprising transistor and resistor
KR102831677B1 (ko) * 2020-01-09 2025-07-09 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN114999369B (zh) * 2022-06-08 2023-08-04 滁州惠科光电科技有限公司 像素驱动电路及显示面板
CN119626177B (zh) * 2024-12-20 2025-10-28 惠州华阳通用电子有限公司 一种显示屏电源驱动装置及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003255305A (ja) * 2002-02-27 2003-09-10 Fujitsu Display Technologies Corp 液晶表示装置及びその駆動方法
JP2008287032A (ja) * 2007-05-17 2008-11-27 Semiconductor Energy Lab Co Ltd 液晶表示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337722B1 (en) * 1997-08-07 2002-01-08 Lg.Philips Lcd Co., Ltd Liquid crystal display panel having electrostatic discharge prevention circuitry
JP2003047636A (ja) 2001-05-28 2003-02-18 Nikon Corp 眼疲労解消装置
JP4269542B2 (ja) * 2001-06-04 2009-05-27 日本電気株式会社 トランジスタの動作点設定方法及びその回路、信号成分値変更方法並びにアクティブマトリクス型液晶表示装置
TWI230915B (en) * 2003-10-16 2005-04-11 Ind Tech Res Inst Driving circuit of optical modulator
JP5116277B2 (ja) * 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP5542296B2 (ja) * 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
JP4989309B2 (ja) * 2007-05-18 2012-08-01 株式会社半導体エネルギー研究所 液晶表示装置
JP4927029B2 (ja) 2007-05-30 2012-05-09 京セラ株式会社 携帯電子機器及び携帯電子機器における文字表示方法
US8487936B2 (en) 2007-05-30 2013-07-16 Kyocera Corporation Portable electronic device and character display method for the same
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
US8837203B2 (en) 2011-05-19 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102789808B (zh) 2011-05-20 2018-03-06 株式会社半导体能源研究所 存储器装置和用于驱动存储器装置的方法
US8878589B2 (en) 2011-06-30 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR101941984B1 (ko) * 2011-09-27 2019-04-12 삼성디스플레이 주식회사 액정표시장치
US9594281B2 (en) * 2012-11-30 2017-03-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR102315811B1 (ko) * 2015-02-16 2021-10-25 삼성디스플레이 주식회사 표시 장치
CN105469754B (zh) * 2015-12-04 2017-12-01 武汉华星光电技术有限公司 降低馈通电压的goa电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003255305A (ja) * 2002-02-27 2003-09-10 Fujitsu Display Technologies Corp 液晶表示装置及びその駆動方法
JP2008287032A (ja) * 2007-05-17 2008-11-27 Semiconductor Energy Lab Co Ltd 液晶表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115083364A (zh) * 2022-06-23 2022-09-20 惠科股份有限公司 像素电路、阵列基板及显示面板
CN115083364B (zh) * 2022-06-23 2023-06-30 惠科股份有限公司 像素电路、阵列基板及显示面板

Also Published As

Publication number Publication date
JP2020065059A (ja) 2020-04-23
US10379414B2 (en) 2019-08-13
US20180046004A1 (en) 2018-02-15
JP6630720B2 (ja) 2020-01-15
JPWO2016139549A1 (ja) 2018-01-11

Similar Documents

Publication Publication Date Title
JP6630720B2 (ja) 表示装置
JP7781324B2 (ja) 半導体装置の作成方法
JP7223807B2 (ja) 液晶表示装置
US9851839B2 (en) Display system
US11048111B2 (en) Display device equipped touch panel
US10706790B2 (en) Display device, display module including the display device, and electronic device including the display device or the display module
US9818880B2 (en) Semiconductor device and display device including the semiconductor device
US20150255029A1 (en) Display device, display module including the display device, and electronic device including the display device or the display module
JP2017211638A (ja) 表示装置、モジュール、及び電子機器
JP2025061317A (ja) タッチパネル
US20140152685A1 (en) Semiconductor device and program
TW201724194A (zh) 半導體裝置的製造方法
JP7807609B1 (ja) 表示装置
US20220013545A1 (en) Semiconductor device, display device, and electronic device using the display device
US20140184968A1 (en) Liquid crystal display device
JP2016173566A (ja) 表示装置、表示モジュール、及び電子機器
JPWO2017006202A1 (ja) 液晶表示装置および電子機器
JP2016167056A (ja) 情報処理装置の駆動方法、プログラム、及び情報処理装置
JP6764663B2 (ja) 情報処理装置
WO2017109642A1 (ja) 金属酸化物膜、および半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16758519

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017503201

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15552818

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16758519

Country of ref document: EP

Kind code of ref document: A1