WO2016137257A1 - 이동 통신 시스템에서 수신 장치의 신호 조정 방법 및 장치 - Google Patents

이동 통신 시스템에서 수신 장치의 신호 조정 방법 및 장치 Download PDF

Info

Publication number
WO2016137257A1
WO2016137257A1 PCT/KR2016/001881 KR2016001881W WO2016137257A1 WO 2016137257 A1 WO2016137257 A1 WO 2016137257A1 KR 2016001881 W KR2016001881 W KR 2016001881W WO 2016137257 A1 WO2016137257 A1 WO 2016137257A1
Authority
WO
WIPO (PCT)
Prior art keywords
signals
value
correlation value
delay difference
difference value
Prior art date
Application number
PCT/KR2016/001881
Other languages
English (en)
French (fr)
Inventor
함재상
김현철
윤유석
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to US15/552,990 priority Critical patent/US10148315B2/en
Publication of WO2016137257A1 publication Critical patent/WO2016137257A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
    • H04B7/0802—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using antenna selection
    • H04B7/0828—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using antenna selection with delay elements in antenna paths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/711—Interference-related aspects the interference being multi-path interference
    • H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/709—Correlator structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/711—Interference-related aspects the interference being multi-path interference
    • H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers
    • H04B1/7117—Selection, re-selection, allocation or re-allocation of paths to fingers, e.g. timing offset control of allocated fingers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/028—Spatial transmit diversity using a single antenna at the transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
    • H04B7/0837—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using pre-detection combining
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
    • H04B7/0882—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using post-detection diversity
    • H04B7/0885—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using post-detection diversity with combination
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
    • H04B7/0891—Space-time diversity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/7097—Direct sequence modulation interference
    • H04B2201/709709—Methods of preventing interference

Definitions

  • the present invention relates to a method and apparatus for adjusting a signal of a receiving apparatus in a mobile communication system, and more particularly, to a method and apparatus for adjusting a received signal to use a signal received by a receiving apparatus using a multiple receiving antenna.
  • Single input multiple output is a wireless communication technology in which a transmitter uses one antenna and a receiver uses multiple antennas.
  • the receiving side uses a signal having the best characteristic among the multiple received signals transmitted in a single input multiple output method is called a diversity system.
  • a maximum ratio combining method MRC
  • MRC which combines each received signal with an appropriate weight
  • the received signal is synthesized under the assumption that the noise or interference estimated at the receiver is correct.
  • the noise, interference, and the noise there is a need for a technique that takes into account a delay offset between signals received from multiple antennas.
  • the present invention has been proposed to solve the above-mentioned problems. More specifically, the method and apparatus for adjusting a signal of a receiving apparatus in the mobile communication system calculate a correlation value between received signals received from multiple antennas, and calculate the correlation The present invention proposes a method and apparatus for adjusting the received signals by using a delay offset value obtained based on a value.
  • the signal adjusting method of the receiving apparatus in the mobile communication system receiving signals from at least two antennas, at least one or more correlation using the received signals Calculating a value, obtaining a delay difference value between the signals based on the calculated at least one correlation value, and adjusting and outputting the received signals based on the obtained delay difference value.
  • a receiving apparatus for adjusting a signal receives signals from at least two antennas, calculates at least one correlation value using the received signals, and And a controller configured to obtain a delay difference value between the signals based on the calculated at least one correlation value, and to adjust and output the received signals based on the obtained delay difference value.
  • the method and apparatus have an effect of guaranteeing IRC performance gain in a CDMA system by proposing a method of calculating and correcting a path delay offset difference between each receiving antenna.
  • IRC interference rejection combining
  • FIG. 2 is a diagram illustrating a configuration of a receiver for performing interference rejection combining according to an embodiment of the present invention.
  • FIG. 3 is a flowchart illustrating a method for adjusting a signal in a receiving apparatus according to an embodiment of the present invention.
  • FIG. 4 is a diagram illustrating obtaining a correlation value between received signals in a receiving apparatus according to an exemplary embodiment of the present invention.
  • FIG. 5 is a block diagram illustrating an internal structure of a path delay searcher according to an embodiment of the present invention.
  • each block of the flowchart illustrations and combinations of flowchart illustrations may be performed by computer program instructions. Since these computer program instructions may be mounted on a processor of a general purpose computer, special purpose computer, or other programmable data processing equipment, those instructions executed through the processor of the computer or other programmable data processing equipment may be described in flow chart block (s). It creates a means to perform the functions. These computer program instructions may be stored in a computer usable or computer readable memory that can be directed to a computer or other programmable data processing equipment to implement functionality in a particular manner, and thus the computer usable or computer readable memory. It is also possible for the instructions stored in to produce an article of manufacture containing instruction means for performing the functions described in the flowchart block (s).
  • Computer program instructions may also be mounted on a computer or other programmable data processing equipment, such that a series of operating steps may be performed on the computer or other programmable data processing equipment to create a computer-implemented process to create a computer or other programmable data. Instructions for performing the processing equipment may also provide steps for performing the functions described in the flowchart block (s).
  • each block may represent a portion of a module, segment, or code that includes one or more executable instructions for executing a specified logical function (s).
  • logical function e.g., a module, segment, or code that includes one or more executable instructions for executing a specified logical function (s).
  • the functions noted in the blocks may occur out of order.
  • the two blocks shown in succession may in fact be executed substantially concurrently, or the blocks may sometimes be executed in the reverse order, depending on the corresponding function.
  • ' ⁇ part' used in the present embodiment refers to software or a hardware component such as an FPGA or an ASIC, and ' ⁇ part' performs certain roles.
  • ' ⁇ ' is not meant to be limited to software or hardware.
  • ' ⁇ Portion' may be configured to be in an addressable storage medium or may be configured to play one or more processors.
  • ' ⁇ ' means components such as software components, object-oriented software components, class components, and task components, and processes, functions, properties, procedures, and the like. Subroutines, segments of program code, drivers, firmware, microcode, circuits, data, databases, data structures, tables, arrays, and variables.
  • the functionality provided within the components and the 'parts' may be combined into a smaller number of components and the 'parts' or further separated into additional components and the 'parts'.
  • the components and ' ⁇ ' may be implemented to play one or more CPUs in the device or secure multimedia card.
  • IRC interference rejection combining
  • the receiving device of FIG. 1 may include an antenna device, a correlation matrix generator 101, a whitening matrix generator 102, and a rake receiver 103.
  • the interference rejection combining (IRC) method applied to the uplink of a signal received in a code division multiple access (CDMA) receiving a signal reflects the correlation between the antennas of the received signal as described above.
  • the influence between the received signals can be minimized. Therefore, the signal to interference and noise ratio (SINR) of the received signal can be maximized as compared to when only the maximum ratio combining method (MRC) used in the conventional rake receiver is applied.
  • MRC maximum ratio combining method
  • the implementation method of the IRC is as follows.
  • the correlation matrix generator 101 generates a correlation matrix from signals received by a plurality of receive antennas.
  • the generated correlation matrix is represented by Equation 1.
  • R is a correlation matrix and r (n) is a matrix of received signals. That is, when the signal received from the plurality of antennas is, for example, r i (n), r j (n), to be.
  • the r (n) H is a complex-conjugate matrix of r (n).
  • N means a sufficiently large number of samples to accumulate correlation values of the received signal to obtain the correlation matrix.
  • the whitening matrix generator 102 performs Cholesky decomposition on the IRC-generated correlation matrix to generate a lower triangular matrix.
  • the generated lower triangular matrix is used as the whitening matrix.
  • the Cholesky decomposition is used in the decomposition of the Hermitian matrix or the positive-definite matrix, and the result of the Cholesky decomposition is the product of the convolutional matrix of the lower triangular matrix and the lower triangular matrix. It is expressed as Equation 2 below.
  • L is the lower triangular matrix
  • L H is the conjugate transpose matrix of the lower triangular matrix
  • the whitening matrix generator 102 applies the lower triangular matrix L as a whitening matrix to the received signal in a chip unit to transform the received signal. That is, the received signal r (n) may be modified by multiplying the inverse matrix L ⁇ 1 of the lower triangular matrix L. It is then sent to a rake receiver that applies the MRC to the modified received signal.
  • the IRC technique uses the lower triangular matrix derived from the correlation matrix of the received signal through Cholesky decomposition as a whitening matrix, the correlation derivation process between antennas plays a very important role in the reception performance. If a delay offset occurs between received signals of each antenna due to the hardware delay of each of the receiving antennas, the IRC is applied by deriving a correlation value between antennas without considering this. You will not get a performance gain. In order to solve the problem caused by the delay difference between the received signals by introducing an additional device to the configuration, the delay difference may be corrected to adjust the received signal. This is illustrated in FIG. 2.
  • FIG. 2 is a diagram illustrating a configuration of a receiver for performing interference rejection combining according to an embodiment of the present invention.
  • FIG. 2 adds a path delay searcher 201 to the configuration of FIG. 1. That is, the process of adjusting the received signal is added due to the added path delay searcher 201.
  • the receiving device may receive a signal from at least two multiple antennas.
  • FIG. 2 illustrates only a receiving device for receiving signals with two antennas as an embodiment of the present invention, the present invention may include all of the receiving devices for receiving signals from two or more multiple antennas.
  • signals of a predetermined period received from the i-th antenna 211 and the j-th antenna 212 are referred to as r i (n) and r j (n), respectively.
  • the correlation matrix generator 202 generates a correlation matrix from the adjusted signal.
  • Generated correlation matrix Is the same as Equation 3.
  • the whitening matrix generator 202 correlates the correlation matrix Triangular matrix generated by Cholesky decomposition Is the same as Equation 4.
  • the signal input to the rake receiver is the received modified signal And the lower triangular matrix Multiply by inverse of to be.
  • FIG. 3 is a flowchart illustrating a method for adjusting a signal in a path delay searcher of a receiving apparatus according to an exemplary embodiment of the present invention.
  • the path delay searcher receives a signal from multiple antennas in step S300, the path delay searcher calculates a correlation value between the received signals in step S310, and the path delay searcher calculates the correlation value in step S320.
  • the delay difference value between the received signals may be obtained, and the path delay searcher may adjust and output the received signal based on the delay difference value in operation S330.
  • the path delay searcher receives a signal from multiple antennas.
  • the path delay searcher may receive signals from at least two antennas.
  • a signal received from two antennas of a receiving end will be described.
  • the present invention may include all receiving devices having two or more antennas.
  • the path delay searcher calculates a correlation value between the received signals.
  • signals of a predetermined period received by the i, j th antennas are referred to as r i (n) and r j (n).
  • the predetermined period is regarded as a chip unit of the antenna, and the r i (n) and r j (n) signals are assumed to be sample signals decomposed in units of 1/8 chips.
  • the path delay searcher derives a correlation value between received signals from the r i (n) and r j (n). More specifically, the correlation value calculator of the path delay searcher may derive a correlation value between the received signals.
  • the correlation value between the received signals is a coherent accumulation and inconsistency of the cross-correlation values c i and j (k) between the received signal sample values of each antenna in units of 1/2 chip. It is derived as shown in Equation 5 using the non-coherent accumulation.
  • N is a coherent accumulation section in units of 1/2 chips
  • M is a non-coherent accumulation section for further accumulating the power of the coherent accumulation result.
  • the non-coherent cumulative interval is a necessary process to eliminate the distortion caused by the phase change of each coherent interval.
  • k represents a comparison range in units of 1/8 chips for comparing correlation values. That is, as the k value is adjusted, the correlation value may be calculated assuming a delay difference value between the signal received at the i th antenna and the signal received at the j th antenna. K may be represented as in Equation 6.
  • the correlation value may be calculated by sequentially assuming that the signal is delayed from the signal received by the j-th antenna by 2/8 chip unit time.
  • FIG. 4 is a diagram illustrating obtaining a correlation value between received signals in a receiving apparatus according to an exemplary embodiment of the present invention.
  • j (n) is shown.
  • the horizontal axis is 1/8 chip units, and 0 to 7 represent unit time indexes. That is, the "unit time index" is an indicator given to a signal that is decomposed by a predetermined period according to a unit time and then sequentially decomposed into a signal within the predetermined period.
  • the "unit time index" is an indicator given to a signal that is decomposed by a predetermined period according to a unit time and then sequentially decomposed into a signal within the predetermined period.
  • each correlation value may be obtained from values of the unit time indexes 0 to 7 of the j th antenna based on the value of the unit time index 0 of the i th antenna.
  • seven correlation values may be obtained from values of unit time indexes 1 to 7 of the i th antenna based on a value corresponding to unit time index 0 of the j th antenna. That is, a total of 15 correlation values in units of 1/8 chips of r i (n) and r j (n) may be obtained in a period of ⁇ 7 ⁇ k ⁇ 7.
  • the path delay searcher After the path delay searcher calculates the correlation value between the received signals in step S310 of FIG. 3, the path delay searcher obtains a delay difference value between the received signals using the correlation value in step S320. More specifically, the delay difference value acquisition unit of the path delay searcher may acquire the delay difference value. A correlation value having a maximum value and a delay difference value k * at that time may be obtained by comparing the plurality of correlation values calculated in units of 1/8 chips, which is expressed by Equation 7 below.
  • the delay difference value k * is a signal obtained by dividing the signals r i (n) and r j (n) in units of 1/8 chips, and may be time in units of 1/8 chips. That is, if the delay difference value is obtained by k * , it means that the delay occurs by k * / 8 chip.
  • a comparison range section may be set when a correlation value having a maximum value is derived by comparing a plurality of correlation values in units of 1/8 chips between the antennas. Rather than comparing all the correlation values within a range with a fixed range, the actual range of comparison is adjustable. It also includes a way to compare only the correlation value values at a particular location. This can be expressed by the following Equation 8.
  • the range of correlation values to be compared may be set in the comparison range setting unit of the path delay searcher. In this way, the comparison range can be adjusted when comparing the unit correlation values, thereby reducing the overhead of implementing the present IRC and improving the performance of the system.
  • the setting value for the s (k) is stored in the IRC in advance in the manufacturing step of the IRC, or can be set later by the user.
  • the path delay searcher adjusts the received signal and outputs the received signal based on the delay difference value. More specifically, if the value of k * is determined to be other than 0, it is determined that the delay difference value of the reception time between the receiving antennas is corrected.
  • Equation 7 When k * value obtained by using Equation 5, Equation 7, and Equation 8 is greater than 0, it is determined that the delay of the received signal of the j th antenna is k * / 8 chips compared to the received signal of the i th antenna. Can mean. Conversely, when the value of k * is smaller than 0, it means that the received signal of the i-th antenna is delayed by k * / 8 chips compared to the received signal of the j-th antenna.
  • the path delay searcher corrects the determined path delay difference to adjust the modem input signal as shown in Equation 9 below.
  • the delay difference may be corrected by using a correlation value between the reception signals.
  • the modem input signal for demodulating the received signal may be adjusted.
  • the IRC performance gain may be improved by deriving a correlation matrix and a whitening matrix based on the corrected received signal.
  • FIG. 5 is a block diagram illustrating an internal structure of a path delay searcher according to an embodiment of the present invention.
  • the path delay searcher 500 may include at least two antennas and a control unit 505.
  • the control unit 505 may include a correlation value calculation unit 510, a comparison range setting unit 520, A path delay difference value acquisition unit 530 and a path delay difference correction unit 540 may be included.
  • the at least two multi-antennas may transmit the received signal to the controller 505 to implement IRC.
  • the controller 505 receives signals from at least two antennas, calculates at least one correlation value using the received signals, and delay differences between the signals based on the calculated at least one correlation value. Obtaining a value, and adjusting and outputting the received signals based on the obtained delay difference value. In addition, the controller 505 extracts a correlation value of at least one or more predetermined intervals among the calculated at least one correlation value, and controls to obtain the delay difference value based on the extracted at least one correlation value. can do.
  • the controller 505 may control to decompose the received signals according to a predetermined unit time and calculate at least one correlation value between the decomposed signals. In addition, the controller 505 determines the unit time indexes of the decomposed signals having the maximum value among the calculated at least one correlation value, and controls to obtain a delay difference value between the unit time indexes of the determined decomposed signal. can do. In addition, the controller 505 may control adjusting the reception time of the signals based on the obtained delay difference value.
  • the correlation value calculator 510 included in the controller 505 may calculate at least one correlation value by using the received signal.
  • the correlation value calculator 510 may decompose the received signals according to a predetermined time, and calculate at least one correlation value between the decomposed signals.
  • the comparison range setting unit 520 included in the controller 505 may set a range to be compared to obtain a delay difference value among the calculated one or more correlation values. That is, the correlation values within the set range to be compared may be extracted.
  • the path delay difference value acquisition unit 530 included in the controller 505 may obtain a delay difference value based on the calculated at least one correlation value.
  • the delay difference value acquisition unit 530 may determine the decomposed signals when having the maximum value among the calculated one or more correlation values, and may include a delay difference value between the determined resolved signals.
  • the path delay difference adjusting unit 540 included in the controller 505 may adjust the received signals based on the obtained delay difference value, and the reception time of the signals based on the obtained delay difference value. Can be adjusted.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Radio Transmission System (AREA)

Abstract

본 발명은 이동 통신 시스템에서 수신 장치의 신호 조정 방법 및 장치에 관한 것으로, 보다 구체적으로 이동 통신 시스템에서 수신 장치의 신호 조정 방법에 있어서, 적어도 두 개의 안테나들로부터 신호들을 수신하는 단계;상기 수신한 신호들을 이용하여 적어도 하나 이상의 상관 값을 계산하는 단계;상기 계산된 적어도 하나 이상의 상관 값에 기반하여 상기 신호들 간 지연 차이 값을 획득하는 단계;상기 획득된 지연 차이 값에 기반하여 상기 수신한 신호들을 조정하여 출력하는 단계;를 포함한다.

Description

이동 통신 시스템에서 수신 장치의 신호 조정 방법 및 장치
본 발명은 이동 통신 시스템에서 수신 장치의 신호 조정 방법 및 장치에 관한 것으로, 보다 구체적으로 다중 수신 안테나를 사용하는 수신 장치에서 수신한 신호를 이용하기 위하여 수신 신호를 조정하는 방법 및 장치에 관한 것이다.
단일입력 다중출력(SIMO, single input multiple output) 방식이란 송신 측은 하나의 안테나를 사용하고 수신 측은 여러 개의 안테나를 사용하는 무선 통신 기술이다. 이 기술에서 수신 측은 단일입력 다중출력 방식에서 전송된 여러 개의 수신 신호 중 가장 양호한 특성을 가진 신호를 이용하는 방법을 다이버시티(Diversity) 시스템이라 한다. 상기 다이버시티 시스템에는 대표적으로, 각 수신 신호에 적절한 가중치를 주어서 합성하는 최대 비 합성법(MRC, Maximum Ratio Combining)이 이용되었다.
그러나, 상기 MRC방법을 이용할 경우, 수신 측에서 추정된 잡음(noise) 또는 간섭(interference)이 정확하다는 가정 하에 수신한 신호를 합성하는 것인 바, 실제 이동 통신 시스템에서는, 상기 잡음, 간섭 및 상기 여러 개의 안테나에서 수신되는 신호들 간에 지연 차이(delay offset)를 고려하는 기술이 필요하게 되었다.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 보다 구체적으로 상기 이동 통신 시스템에서 수신 장치의 신호 조정 방법 및 장치는 다중 안테나에서 수신한 수신 신호들 간의 상관 값을 계산하고, 상기 계산한 상관 값에 기반하여 획득된 지연 차이(delay offset) 값을 이용하여 상기 수신 신호들을 조정하는 방법 및 장치를 제안하고자 한다.
상술한 과제를 달성하기 위하여, 본 발명의 일 실시 예에 따르는 이동 통신 시스템에서 수신 장치의 신호 조정 방법은, 적어도 두 개의 안테나들로부터 신호들을 수신하고, 상기 수신한 신호들을 이용하여 적어도 하나 이상의 상관 값을 계산하고, 상기 계산된 적어도 하나 이상의 상관 값에 기반하여 상기 신호들 간 지연 차이 값을 획득하고, 상기 획득된 지연 차이 값에 기반하여 상기 수신한 신호들을 조정하여 출력하는 것을 포함한다.
또한, 본 발명의 일 실시 예에 따르는 이동 통신 시스템에서 신호를 조정하는 수신 장치는, 적어도 두 개의 안테나들로부터 신호들을 수신하고, 상기 수신한 신호들을 이용하여 적어도 하나 이상의 상관 값을 계산하고, 상기 계산된 적어도 하나 이상의 상관 값에 기반하여 상기 신호들 간 지연 차이 값을 획득하고, 상기 획득된 지연 차이 값에 기반하여 상기 수신한 신호들을 조정하여 출력하는 것을 제어하는 제어부;를 포함한다.
본 발명의 실시 예에 따르면, 상기 방법 및 장치는 본 발명은 각 수신 안테나간 path delay offset 차를 계산하여 이를 보정하는 방식을 제안하여 CDMA 시스템에 IRC 성능 이득을 보장하는 효과가 있다.
도 1은 간섭 제거 합성 (Interference Rejection Combining, IRC)을 수행하는 수신 장치의 구성을 나타내는 도면이다.
도 2는 본 발명의 실시 예에 따른 간섭 제거 결합 (Interference Rejection Combining)을 수행하는 수신 장치의 구성을 나타내는 도면이다.
도 3은 본 발명의 실시 예에 따른 수신 장치에서 신호를 조정하는 방법에 대한 순서도이다.
도 4는 본 발명의 실시 예에 따른 수신 장치에서 수신 신호들 간의 상관 값을 구하는 것을 설명하는 도면이다.
도 5는 본 발명의 실시 예에 따른 경로 지연 탐색기의 내부 구조를 도시하는 블록도이다.
이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.
본 명세서에서 실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
마찬가지 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 개략적으로 도시되었다. 또한, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다. 각 도면에서 동일한 또는 대응하는 구성요소에는 동일한 참조 번호를 부여하였다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이 때, 처리 흐름도 도면들의 각 블록과 흐름도 도면들의 조합들은 컴퓨터 프로그램 인스트럭션들에 의해 수행될 수 있음을 이해할 수 있을 것이다. 이들 컴퓨터 프로그램 인스트럭션들은 범용 컴퓨터, 특수용 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서에 탑재될 수 있으므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서를 통해 수행되는 그 인스트럭션들이 흐름도 블록(들)에서 설명된 기능들을 수행하는 수단을 생성하게 된다. 이들 컴퓨터 프로그램 인스트럭션들은 특정 방식으로 기능을 구현하기 위해 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 지향할 수 있는 컴퓨터 이용 가능 또는 컴퓨터 판독 가능 메모리에 저장되는 것도 가능하므로, 그 컴퓨터 이용가능 또는 컴퓨터 판독 가능 메모리에 저장된 인스트럭션들은 흐름도 블록(들)에서 설명된 기능을 수행하는 인스트럭션 수단을 내포하는 제조 품목을 생산하는 것도 가능하다. 컴퓨터 프로그램 인스트럭션들은 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에 탑재되는 것도 가능하므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에서 일련의 동작 단계들이 수행되어 컴퓨터로 실행되는 프로세스를 생성해서 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 수행하는 인스트럭션들은 흐름도 블록(들)에서 설명된 기능들을 실행하기 위한 단계들을 제공하는 것도 가능하다.
또한, 각 블록은 특정된 논리적 기능(들)을 실행하기 위한 하나 이상의 실행 가능한 인스트럭션들을 포함하는 모듈, 세그먼트 또는 코드의 일부를 나타낼 수 있다. 또, 몇 가지 대체 실행 예들에서는 블록들에서 언급된 기능들이 순서를 벗어나서 발생하는 것도 가능함을 주목해야 한다. 예컨대, 잇달아 도시되어 있는 두 개의 블록들은 사실 실질적으로 동시에 수행되는 것도 가능하고 또는 그 블록들이 때때로 해당하는 기능에 따라 역순으로 수행되는 것도 가능하다.
이 때, 본 실시 예에서 사용되는 '~부'라는 용어는 소프트웨어 또는 FPGA또는 ASIC과 같은 하드웨어 구성요소를 의미하며, '~부'는 어떤 역할들을 수행한다. 그렇지만 '~부'는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '~부'는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '~부'는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함한다. 구성요소들과 '~부'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '~부'들로 결합되거나 추가적인 구성요소들과 '~부'들로 더 분리될 수 있다. 뿐만 아니라, 구성요소들 및 '~부'들은 디바이스 또는 보안 멀티미디어카드 내의 하나 또는 그 이상의 CPU들을 재생시키도록 구현될 수도 있다.
도 1은 간섭 제거 합성 (Interference Rejection Combining, IRC)을 수행하는 수신 장치의 구성을 나타내는 도면이다.
보다 구체적으로, 도 1의 수신 장치는 안테나 장치, 상관 행렬(correlation matrix) 생성부(101), 백색화 행렬(whitening matrix) 생성부 (102) 및 레이크 수신기(103)를 포함할 수 있다.
신호를 수신하는 코드 분할 다중 접속(code division multiple access, CDMA)에서 수신한 신호의 상향링크에서 적용되는 간섭 제거 합성(interference rejection combining, IRC) 방법은 상기와 같이 수신 신호의 안테나간 상관을 반영하여 수신 신호 간 작용하는 영향을 최소화할 수 있다. 따라서, 기존의 레이크 수신기에서 사용되는 최대 비 합성법(MRC, Maximum Ratio Combining)만 적용할 때에 비해 수신신호의 간섭 및 잡음 비 (signal to interference and noise ratio, SINR)를 최대화할 수 있다. 상기 간섭 신호의 영향이 클수록 MRC 대비 IRC의 성능 이득이 크게 나타날 수 있다.
상기 IRC의 구현 방법은 다음과 같다. 상기 상관 행렬 생성부(101)에서는 다수 개의 수신 안테나에서 수신한 신호로부터 상관 행렬을 생성한다. 상기 생성된 상관 행렬은 수학식 1과 같다.
[수학식 1]
Figure PCTKR2016001881-appb-I000001
상기 R은 상관 행렬이며, 상기 r(n)은 수신 신호의 행렬이다. 즉, 다수 개의 안테나에서 수신한 신호가, 예를 들어, ri(n), rj(n)인 경우,
Figure PCTKR2016001881-appb-I000002
이다. 상기 r(n)H는 상기 r(n)의 켤레 전치(complex-conjugate) 행렬이다. 또한, N은 상기 상관 행렬을 구하기 위해 수신 신호의 상관 값을 누적하는 충분히 큰 샘플 수를 의미한다.
그 후, 상기 백색화 행렬 생성부(102)는 IRC 생성된 상관행렬을 춀레스키 분해(Cholesky decomposition)하여 하삼각행렬(lower triangular matrix)를 생성한다. 상기 생성된 하삼각행렬이 상기 백색화 행렬로 사용된다. 상기 춀레스키 분해는 에르미트 행렬(Hermitian matrix) 또는 양의 정부호행렬(positive-definite matrix)의 분해에서 사용되며, 춀레스키 분해의 결과는 하삼각행렬과 하삼각행렬의 켤레전치 행렬의 곱으로 표현되며, 아래 수학식 2와 같다.
[수학식 2]
Figure PCTKR2016001881-appb-I000003
상기 생성된 상관 행렬 R이 에르미트 행렬 또는 양의 정부호 행렬이라고 할 때, L은 상기 하삼각행렬 및 LH는 하삼각행렬의 켤레 전치 행렬이다.
그 후 상기 백색화 행렬 생성부(102)는 하삼각행렬 L을 백색화 행렬로 사용하여 칩(chip) 단위의 수신 신호에 적용하여 상기 수신 신호를 변형한다. 즉 상기 수신 신호 r(n)에 상기 하삼각행렬 L의 역행렬 (L- 1)을 곱하여 변형할 수 있다. 그 후 상기 변형된 수신 신호에 상기 MRC를 적용시키는 레이크 수신기(Rake receiver)로 전송한다.
IRC 기술은 수신신호의 상기 상관 행렬로부터 춀레스키 분해를 통해 유도한 하삼각행렬를 백색화 행렬로 사용하기 때문에 안테나간 상관 값(correlation) 유도 과정이 수신 성능에 매우 중요한 역할을 하게 된다. 상기 각 수신 안테나의 하드웨어적 지연(hadware dely) 등으로 인해 각 안테나의 수신 신호들의 지연 차이 (delay offset)가 발생할 경우, 이를 고려하지 않고 안테나간 상관 값을 유도하여 IRC를 적용하게 되면 보다 나은 IRC 성능 이득을 얻을 수 없게 된다. 상기 구성에 추가적 장치를 도입하여, 상기 수신 신호 간 지연 차이로 인한 문제를 해결하고자, 상기 지연 차이를 보정하여 상기 수신 신호를 조정할 수 있다. 이는 도 2에서 설명한다.
도 2는 본 발명의 실시 예에 따른 간섭 제거 결합 (Interference Rejection Combining)을 수행하는 수신 장치의 구성을 나타내는 도면이다.
보다 구체적으로, 도 2는 상기 도 1의 구성에 경로 지연 탐색기(searcher)(201)을 추가한 것이다. 즉, 상기 추가된 경로 지연 탐색기(201)로 인하여 수신 신호를 조정하는 과정이 추가된다.
상기 수신 장치는 적어도 두 개 이상의 다중 안테나에서 신호를 수신할 수 있다. 도 2는 본 발명의 일 실시예로서 두 개의 안테나로 신호를 수신하는 수신 장치만을 도시하였으나, 본 발명은 두 개 이상의 다중 안테나에서 신호를 수신하는 수신 장치를 모두 포함할 수 있다. 다수 개의 안테나 중 i번째 안테나(211)와 j 번째 안테나(212)에서 수신된 일정 주기의 신호를 각각 ri(n), rj(n)라 한다. 상기 수신 신호가 경로 지연 탐색기(201)로 입력되어 신호의 조정과정을 거친 후,
Figure PCTKR2016001881-appb-I000004
신호로 조정되며, 조정된 신호로 상기 도 1에서의 IRC를 동일하게 구현할 수 있다.
즉, 상기 상관 행렬 생성부(202)에서는 상기 조정된 신호로부터 상관 행렬을 생성한다. 생성된 상관 행렬
Figure PCTKR2016001881-appb-I000005
은 수학식 3과 같다.
[수학식 3]
Figure PCTKR2016001881-appb-I000006
상기 백색화 행렬 생성부(202)에서 상관 행렬
Figure PCTKR2016001881-appb-I000007
을 춀레스키 분해하여 생성한 하삼각행렬
Figure PCTKR2016001881-appb-I000008
은 수학식 4와 같다.
[수학식 4]
Figure PCTKR2016001881-appb-I000009
따라서, 레이크 수신기에 입력되는 신호는 상기 수신되어 변형된 신호
Figure PCTKR2016001881-appb-I000010
와 상기 하삼각행렬
Figure PCTKR2016001881-appb-I000011
의 역행렬을 곱한
Figure PCTKR2016001881-appb-I000012
이다.
도 3은 본 발명의 실시 예에 따른 수신 장치의 경로 지연 탐색기에서 신호를 조정하는 방법에 대한 순서도이다.
상기 경로 지연 탐색기는 S300단계에서 경로 지연 탐색기는 다중 안테나에서 신호를 수신하고, S310단계에서 상기 경로 지연 탐색기는 상기 수신된 신호 간 상관 값을 계산하고, S320단계에서 경로 지연 탐색기는 상기 상관 값을 이용하여 수신된 신호 간 지연 차이 값을 획득하고, S330단계에서 경로 지연 탐색기는 상기 지연 차이 값에 기반하여 상기 수신 신호를 조정 후 출력할 수 있다.
보다 구체적으로, S300단계에서 경로 지연 탐색기는 다중 안테나에서 신호를 수신한다. 상기 경로 지연 탐색기는 적어도 두 개 이상의 안테나에서 신호를 수신할 수 있다. 이하에서는 본 발명의 일 실시예로 수신단의 두 개의 안테나에서 수신한 신호에 대하여 설명하겠으나, 본 발명은 두 개 이상의 안테나를 가지는 수신 장치를 모두 포함할 수 있다.
또한, S310단계에서 상기 경로 지연 탐색기는 상기 수신된 신호 간 상관 값을 계산한다. 수신단 안테나 중에서 i,j번째 안테나로 수신된 일정 주기의 신호를 ri(n),rj(n)라 한다. 이하에서는 상기 일정 주기를 안테나의 칩(chip)단위로 보고, 상기 ri(n),rj(n)신호는 1/8 칩(chip) 단위로 분해한 샘플 신호라고 가정하여 설명한다. 상기 경로 지연 탐색기는 상기 ri(n), rj(n)로 부터 수신 신호간 상관 값을 유도한다. 보다 구체적으로 상기 경로 지연 탐색기의 상관 값 계산 부에서 상기 수신 신호 간 상관 값을 유도할 수 있다. 상기 수신 신호간 상관 값은 1/2 칩(chip) 단위의 각 안테나의 수신 신호 샘플 값 간의 교차 상관 값(cross-correlation) 값 ci,j(k)를 일관적(coherent) 누적과 비일관적(non-coherent) 누적을 이용하여 수학식 5와 같이 유도한다.
[수학식 5]
Figure PCTKR2016001881-appb-I000013
상기 N 은 1/2 칩 단위의 일관적(coherent) 누적 구간이고, M 은 coherent 누적 결과의 파워를 추가 누적하는 비일관적(non-coherent) 누적 구간이다. 일관적(coherent) 누적 구간 외에 비일관적(non-coherent) 누적 구간은 각 일관적(coherent) 구간의 위상 변화에 의한 왜곡 현상을 없애기 위해 필요한 과정이다.
k는 상관 값들을 비교하기 위한 1/8 칩 단위의 비교 범위를 나타낸다. 즉 상기 k값을 조정함에 따라서 i번째 안테나에서 수신한 신호와 j번째 안테나에서 수신한 신호의 지연 차이 값을 가정하여 상관 값을 계산할 수 있다. 상기 k는 수학식 6과 같이 나타낼 수 있다.
[수학식 6]
Figure PCTKR2016001881-appb-I000014
예를 들어, k의 범위가 -3≤k≤2 라면, j번째 안테나에서 수신한 신호가 -3/8 칩 단위 시간만큼 i번째 안테나에서 수신한 신호보다 지연된 경우부터, i번째 안테나에서 수신한 신호가 2/8 칩 단위 시간만큼 j번째 안테나에서 수신한 신호보다 지연된 것까지 순차적으로 가정하여 상관 값을 계산할 수 있다.
상기 상관 값을 구하는 보다 구체적인 방법은 도 4에서 후술한다.
도 4는 본 발명의 실시 예에 따른 수신 장치에서 수신 신호들 간의 상관 값을 구하는 것을 설명하는 도면이다.
보다 구체적으로 안테나 i에서 수신한 1칩 주기의 신호를 1/8 칩 단위로 분해한 신호 ri(n)과 안테나 j에서 수신한 1칩 주기의 신호를 1/8 칩 단위로 분해한 신호 rj(n)을 도시하였다. 가로축은 1/8 칩 단위로서, 0 내지 7은 단위 시간 인덱스를 나타낸다. 즉 "단위 시간 인덱스"는 일정 주기의 수신 신호를 단위 시간에 따라 분해한 후 상기 일정 주기 내에서 시간 순차적으로 분해된 신호에 부여되는 지시자이다. 아래에서는 상기 i번째 안테나와 j번째 안테나에서 -7≤k≤7 구간에서의 상관 값을 구하는 것을 예시하여 설명한다. 도 4 에서 i번째 안테나의 단위 시간 인덱스 0의 값을 기준으로 j번째 안테나의 단위 시간 인덱스 0 내지 7의 값으로부터 8개의 상관 값을 구할 수 있다. 그 다음, j 번째 안테나의 단위 시간 인덱스 0에 해당하는 값을 기준으로 i번째 안테나의 단위 시간 인덱스 1 내지 7의 값으로부터 7개의 상관 값을 구할 수 있다. 즉, 이를 통해 -7≤k≤7 구간에서 ri(n)과 rj(n)의 1/8 칩 단위의 총 15개의 상관 값을 구할 수 있다.
도 3의 S310단계에서 상기 경로 지연 탐색기가 상기 수신된 신호 간 상관 값을 계산한 이후, S320단계에서 경로 지연 탐색기는 상기 상관 값을 이용하여 수신된 신호 간 지연 차이 값을 획득한다. 보다 구체적으로 상기 경로 지연 탐색기의 지연 차이 값 획득부에서 상기 지연 차이 값을 획득할 수 있다. 상기 계산한 1/8 칩 단위의 복수 개의 상관 값들을 비교하여 최대값을 갖는 상관 값과 그 때의 지연 차이 값, k*를 획득할 수 있으며 이는 수학식 7과 같다.
[수학식 7]
Figure PCTKR2016001881-appb-I000015
상기 지연 차이 값 k*는 상기 ri(n), rj(n)신호가 1/8 칩(chip) 단위로 분해한 신호인 바, 1/8 칩 단위의 시간일 수 있다. 즉, 지연 차이 값이 k*로 획득되었다면, k*/8 chip 만큼 지연이 발생한 것을 의미한다.
한편 상기 지연 차이 값 k*을 구하기 위하여 상기 안테나 간 1/8 칩 단위의 복수 개의 상관 값을 비교하여 최대값을 갖는 상관 값을 도출할 때에, 비교 범위 구간을 설정할 수 있다. 고정된 범위로 범위 내의 모든 상관 값들을 비교하는 것이 아니라 실제 비교 범위를 조절 가능하도록 한다. 또한 이는 특정 위치의 상관 값 값들만 비교하기 위한 방식도 포함된다. 이를 다음 수학식 8로 표현할 수 있다.
[수학식 8]
Figure PCTKR2016001881-appb-I000016
만약 상기 s(k)=0 이면 상관 값들을 비교하는 범위에서 해당 위치가 제외되고, s(k)=1에 해당하는 상관 값만 비교 대상이 된다. 보다 구체적으로 상기 경로 지연 탐색기의 비교 범위 설정 부에서 상기 비교하고자 하는 상관 값의 범위를 설정할 수 있다. 이렇게 단위 상관 값을 비교할 때 비교 범위를 조절할 수 있게 되어, 본 IRC를 구현할 때의 오버헤드(overhead)를 감소시켜 시스템의 성능을 향상시킬 수 있는 효과가 있다. 상기 s(k)에 대한 설정 값은 IRC의 제조 단계에 미리 IRC에 저장되어 있거나, 사용자가 후에 설정할 수 있다.
또한, 도 3의 S330단계에서 경로 지연 탐색기는 상기 지연 차이 값에 기반하여 상기 수신 신호를 조정 후 출력한다. 보다 구체적으로, k*값이 0 이 아닌 다른 값으로 결정되면, 수신 안테나 간 수신 시간의 지연 차이 값이 발생한 것으로 판단하여 이를 보정해 주게 된다.
상기 수학식 5, 수학식 7, 수학식 8을 이용하여 획득된 k*값이 0보다 큰 경우, j번째 안테나의 수신 신호가 i 번째 안테나의 수신 신호 대비 k*/8 칩만큼 지연이 발생한 것을 의미할 수 있다. 역으로, k*값이 0보다 작은 경우, i 번째 안테나의 수신 신호가 j번째 안테나의 수신 신호 대비 k*/8 칩만큼 지연이 발생한 것을 의미한다.
상기 경로 지연 탐색기는 결정된 경로 지연 차이를 보정하여 다음의 수학식 9과 같이 모뎀 입력 신호를 조정한다.
[수학식 9]
Figure PCTKR2016001881-appb-I000017
즉 k*값이 0 이상인 경우, 상기한 바와 같이 j번째 안테나의 수신 신호가 i 번째 안테나의 수신 신호 대비 k*/8 칩만큼 지연이 발생한 것인 바, 상기 i번째 안테나의 수신 신호의 단위 시간 인덱스 n에 k*만큼을 감해주어, k*/8 칩만큼 지연시켜 조정할 수 있다. 또한, k*값이 0 미만인 경우, i 번째 안테나의 수신 신호가 j번째 안테나의 수신 신호 대비 k*/8 칩만큼 지연이 발생한 것인 바, j번째 안테나의 수신 신호의 단위 시간 인덱스 n에 k*의 절대값만큼을 감해주어, k*/8 칩만큼 지연시켜 조정할 수 있다.
상기와 같은 조정으로 인하여, 수신 안테나의 수신 신호 간 지연 차이가 존재하더라도 상기 수신 신호 간의 상관 값을 이용하여 상기 지연 차이를 보정할 수 있다. 상기 과정 이후, 수신 신호를 디모듈레이션(demodulation)할 모뎀 입력 신호를 조정할 수 있다. 또한 상기 보정된 수신 신호에 기반하여 상관 행렬 및 백색화 행렬을 유도함으로써 IRC 성능 이득을 향상시킬 수 있다.
도 5는 본 발명의 실시 예에 따른 경로 지연 탐색기의 내부 구조를 도시하는 블록도이다.
보다 구체적으로, 상기 경로 지연 탐색기(500)는 적어도 두 개 이상의 안테나 및 제어부(505)를 포함할 수 있으며, 상기 제어부(505)는 상관 값 계산부(510), 비교 범위 설정부(520), 경로 지연 차이 값 획득부(530) 및 경로 지연 차이 보정부(540)를 포함할 수 있다.
상기 적어도 두 개 이상의 다중 안테나는 수신한 신호를 IRC를 구현하기 위하여 제어부(505)로 전송할 수 있다.
상기 제어부(505)는 적어도 두 개의 안테나들로부터 신호들을 수신하고, 상기 수신한 신호들을 이용하여 적어도 하나 이상의 상관 값을 계산하고, 상기 계산된 적어도 하나 이상의 상관 값에 기반하여 상기 신호들 간 지연 차이 값을 획득하고, 상기 획득된 지연 차이 값에 기반하여 상기 수신한 신호들을 조정하여 출력하는 것을 제어할 수 있다. 또한 상기 제어부(505)는 상기 계산된 적어도 하나 이상의 상관 값 중 미리 정해진 적어도 하나 이상의 구간의 상관 값을 추출하고, 상기 추출된 적어도 하나 이상의 상관 값에 기반하여, 상기 지연 차이 값을 획득하는 것을 제어할 수 있다.
또한, 상기 제어부(505)는 상기 수신한 신호들을 미리 정해진 단위 시간에 따라 분해하고, 상기 분해된 신호들 간의 적어도 하나 이상의 상관 값을 계산하는 것을 제어할 수 있다. 또한, 상기 제어부(505)는 상기 계산된 적어도 하나 이상의 상관 값 중 최대 값을 가지는 분해된 신호들의 단위 시간 인덱스들을 결정하고, 상기 결정된 분해된 신호의 단위 시간 인덱스 간의 지연 차이 값을 획득하는 것을 제어할 수 있다. 또한, 상기 제어부(505)는 상기 획득된 지연 차이 값에 기반하여 상기 신호들의 수신 시간을 조정하는 것을 제어할 수 있다.
보다 구체적으로, 상기 제어부(505)에 포함된 상관 값 계산부(510)는 상기 수신한 신호를 이용하여 적어도 하나 이상의 상관 값을 계산할 수 있다. 또한, 상관 값 계산부(510)는 상기 수신한 신호들을 미리 정해진 시간에 따라 분해하고, 상기 분해된 신호들 간의 적어도 하나 이상의 상관 값을 계산할 수 있다. 또한, 상기 제어부(505)에 포함된 비교 범위 설정부(520)는 상기 계산된 적어도 하나 이상의 상관 값 중 지연 차이 값을 획득하기 위하여 비교할 범위를 설정할 수 있다. 즉 상기 설정된 비교할 범위 내의 상관 값들을 추출할 수 있다.
또한, 상기 제어부(505)에 포함된 경로 지연 차이 값 획득부(530)는 상기 계산된 적어도 하나 이상의 상관 값에 기반하여 지연 차이 값을 획득할 수 있다. 또한, 상기 지연 차이 값 획득부(530)는 상기 계산된 적어도 하나 이상의 상관 값들 중 최대 값을 가질 때의 분해된 신호들을 결정하고, 상기 결정된 분해된 신호들 간의 지연 차이 값을 포함할 수 있다. 또한, 상기 제어부(505)에 포함된 경로 지연 차이 조정부(540)는 상기 획득된 지연 차이 값에 기반하여 상기 수신한 신호들을 조정할 수 있으며, 상기 획득된 지연 차이 값에 기반하여 상기 신호들의 수신 시간을 조정할 수 있다.
한편, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (10)

  1. 이동 통신 시스템에서 수신 장치의 신호 조정 방법에 있어서,
    적어도 두 개의 안테나들로부터 신호들을 수신하는 단계;
    상기 수신한 신호들을 이용하여 적어도 하나 이상의 상관 값을 계산하는 단계;
    상기 계산된 적어도 하나 이상의 상관 값에 기반하여 상기 신호들 간 지연 차이 값을 획득하는 단계; 및
    상기 획득된 지연 차이 값에 기반하여 상기 수신한 신호들을 조정하여 출력하는 단계;를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 지연 차이 값을 획득하는 단계는,
    상기 계산된 적어도 하나 이상의 상관 값 중 미리 정해진 적어도 하나 이상의 구간의 상관 값을 추출하는 단계; 및
    상기 추출된 적어도 하나 이상의 상관 값에 기반하여, 상기 지연 차이 값을 획득하는 단계;를 포함하는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 상기 적어도 하나 이상의 상관 값을 계산하는 단계는,
    상기 수신한 신호들을 미리 정해진 단위 시간에 따라 분해하는 단계; 및
    상기 분해된 신호들 간의 적어도 하나 이상의 상관 값을 계산하는 단계;를 포함하는 것을 특징으로 하는 방법.
  4. 제3항에 있어서, 상기 지연 차이 값을 획득하는 단계는,
    상기 계산된 적어도 하나 이상의 상관 값 중 최대 값을 가지는 분해된 신호들의 단위 시간 인덱스들을 결정하는 단계; 및
    상기 결정된 분해된 신호들의 단위 시간 인덱스들 간의 차이 값을 획득하는 단계;를 포함하는 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 상기 수신 신호들을 조정하는 것은,
    상기 획득된 지연 차이 값에 기반하여 상기 신호들의 수신 시간을 조정하는 것을 포함하는 것을 특징으로 하는 방법.
  6. 이동 통신 시스템에서 신호를 조정하는 수신 장치에 있어서,
    적어도 두 개의 안테나들로부터 신호들을 수신하고, 상기 수신한 신호들을 이용하여 적어도 하나 이상의 상관 값을 계산하고, 상기 계산된 적어도 하나 이상의 상관 값에 기반하여 상기 신호들 간 지연 차이 값을 획득하고, 상기 획득된 지연 차이 값에 기반하여 상기 수신한 신호들을 조정하여 출력하는 것을 제어하는 제
    ;를 포함하는 것을 특징으로 하는 수신 장치.
  7. 제6항에 있어서, 상기 제어부는,
    상기 계산된 적어도 하나 이상의 상관 값 중 미리 정해진 적어도 하나 이상의 구간의 상관 값을 추출하고, 상기 추출된 적어도 하나 이상의 상관 값에 기반하여, 상기 지연 차이 값을 획득하는 것을 더 제어하는 것을 특징으로 하는 수신 장치.
  8. 제6항에 있어서, 상기 제어부는,
    상기 수신한 신호들을 미리 정해진 단위 시간에 따라 분해하고, 상기 분해된 신호들 간의 적어도 하나 이상의 상관 값을 계산하는 것을 더 제어하는 것을 특징으로 하는 수신 장치.
  9. 제8항에 있어서, 상기 제어부는,
    상기 계산된 적어도 하나 이상의 상관 값 중 최대 값을 가지는 분해된 신호들의 단위 시간 인덱스들을 결정하고, 상기 결정된 분해된 신호들의 단위 시간 인덱스들 간의 차이 값을 획득하는 것을 제어하는 것을 특징으로 하는 수신 장치.
  10. 제6항에 있어서, 상기 제어부는,
    상기 획득된 지연 차이 값에 기반하여 상기 신호들의 수신 시간을 조정하는 것을 제어하는 것을 포함하는 것을 특징으로 하는 수신 장치.
PCT/KR2016/001881 2015-02-27 2016-02-25 이동 통신 시스템에서 수신 장치의 신호 조정 방법 및 장치 WO2016137257A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/552,990 US10148315B2 (en) 2015-02-27 2016-02-25 Method and device for adjusting signal of receiving device in mobile communication system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0028547 2015-02-27
KR1020150028547A KR102273529B1 (ko) 2015-02-27 2015-02-27 이동 통신 시스템에서 수신 장치의 신호 조정 방법 및 장치

Publications (1)

Publication Number Publication Date
WO2016137257A1 true WO2016137257A1 (ko) 2016-09-01

Family

ID=56789640

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/001881 WO2016137257A1 (ko) 2015-02-27 2016-02-25 이동 통신 시스템에서 수신 장치의 신호 조정 방법 및 장치

Country Status (3)

Country Link
US (1) US10148315B2 (ko)
KR (1) KR102273529B1 (ko)
WO (1) WO2016137257A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4128335B2 (ja) * 1998-12-10 2008-07-30 ナショナル セミコンダクター コーポレイション 多経路フェージングチャネルに対する遅延拡散推定方法
KR20090036671A (ko) * 2007-10-10 2009-04-15 삼성전자주식회사 무선통신 시스템에서 시간지연을 제어하여 전력증폭 장치 및 방법
WO2012102483A1 (ko) * 2011-01-27 2012-08-02 엘지전자 주식회사 다중 노드 시스템에서 채널 상태 정보 피드백 방법 및 장치
US20130083780A1 (en) * 2011-10-03 2013-04-04 Qualcomm Incorporated Antenna time offset in multiple-input-multiple-output and coordinated multipoint transmissions
KR101466009B1 (ko) * 2013-08-12 2014-12-03 (주)루먼텍 고정밀도 다이버시티 동기화 방법 및 이를 이용한 rf 송수신 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030186725A1 (en) 1997-03-18 2003-10-02 Matsushita Electric Industrial Co., Ltd. Calibration apparatus for array antenna radio receiving apparatus
CN1148889C (zh) 1999-11-26 2004-05-05 诺基亚网络有限公司 瑞克接收机
GB0107113D0 (en) 2001-03-21 2001-05-09 Nokia Networks Oy Interference rejection in a receiver
JP2007324754A (ja) * 2006-05-30 2007-12-13 Ntt Docomo Inc 信号受信区間検出器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4128335B2 (ja) * 1998-12-10 2008-07-30 ナショナル セミコンダクター コーポレイション 多経路フェージングチャネルに対する遅延拡散推定方法
KR20090036671A (ko) * 2007-10-10 2009-04-15 삼성전자주식회사 무선통신 시스템에서 시간지연을 제어하여 전력증폭 장치 및 방법
WO2012102483A1 (ko) * 2011-01-27 2012-08-02 엘지전자 주식회사 다중 노드 시스템에서 채널 상태 정보 피드백 방법 및 장치
US20130083780A1 (en) * 2011-10-03 2013-04-04 Qualcomm Incorporated Antenna time offset in multiple-input-multiple-output and coordinated multipoint transmissions
KR101466009B1 (ko) * 2013-08-12 2014-12-03 (주)루먼텍 고정밀도 다이버시티 동기화 방법 및 이를 이용한 rf 송수신 장치

Also Published As

Publication number Publication date
KR102273529B1 (ko) 2021-07-06
US10148315B2 (en) 2018-12-04
US20180019785A1 (en) 2018-01-18
KR20160105192A (ko) 2016-09-06

Similar Documents

Publication Publication Date Title
US6441786B1 (en) Adaptive antenna array and method for control thereof
WO2009104909A2 (en) Apparatus and method for estimating i/q unbalance parameters in ofdm receiver
WO2014178687A1 (en) Precoder selection method and apparatus for performing hybrid beamforming in wireless communication system
US8861572B2 (en) Method and arrangement of delay spread compensation
CN103327516B (zh) 一种检测主同步信号的方法及装置
CA2820436A1 (en) Method and apparatus of cross-correlation with application to channel estimation and detection
EP2368345A2 (en) Channel estimation method and apparatus for wireless communication system
WO2017076371A1 (zh) 一种波束赋形的方法及装置
CN101873295B (zh) 信号处理方法与装置及信号接收方法与接收机
CN107612652B (zh) 基于窄带物联网协议的小区搜索方法及系统
CN106301508B (zh) 一种天线通道的降阶方法及装置
WO2016137257A1 (ko) 이동 통신 시스템에서 수신 장치의 신호 조정 방법 및 장치
WO2022102846A1 (ko) 압축 센싱 복원을 위한 저지연 부공간 추종 장치 및 방법
CN101478511B (zh) 一种多输入多输出无线通信系统的数据接收方法
WO2014061995A1 (ko) 이동통신 시스템에서 사용자 단말 선택 방법 및 장치
WO2012043954A1 (ko) 데이터 전송률 향상을 위한 인지 무선 송신기 및 인지 무선 수신기
WO2015131501A1 (zh) 一种相干光通信信道估计方法和系统
EP1336262A2 (en) Joint least-square synchronization, channel estimation and noise estimation
WO2016163748A1 (ko) 송신 신호를 검출하기 위한 장치 및 방법
CN106685866B (zh) 一种干扰消除方法、装置及基站
CN115776314A (zh) 一种hplc双模无线系统同步检测方法及装置
WO2011093655A2 (en) Method and apparatus for transmitting and receiving training sequence code in communication system
WO2017177755A1 (zh) 一种时延信道下天线数据合并的方法及装置
CN111131116A (zh) 一种频率偏移估计方法及系统
CN1157002C (zh) 接收装置及均衡处理方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16755907

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15552990

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16755907

Country of ref document: EP

Kind code of ref document: A1