WO2016137171A1 - 다층 자성 박막 스택 및 이를 포함하는 비휘발성 메모리 소자 - Google Patents

다층 자성 박막 스택 및 이를 포함하는 비휘발성 메모리 소자 Download PDF

Info

Publication number
WO2016137171A1
WO2016137171A1 PCT/KR2016/001688 KR2016001688W WO2016137171A1 WO 2016137171 A1 WO2016137171 A1 WO 2016137171A1 KR 2016001688 W KR2016001688 W KR 2016001688W WO 2016137171 A1 WO2016137171 A1 WO 2016137171A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
magnetic
magnetic layer
thin film
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2016/001688
Other languages
English (en)
French (fr)
Inventor
임상호
윤석진
이성래
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea University Research and Business Foundation
Original Assignee
Korea University Research and Business Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea University Research and Business Foundation filed Critical Korea University Research and Business Foundation
Publication of WO2016137171A1 publication Critical patent/WO2016137171A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Materials of the active region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Definitions

  • the present invention relates to memory technology, and more particularly, to a multi-layer magnetic thin film stack and a nonvolatile memory device including the same.
  • Magnetic random access memory (magnetic RAM or MRAM) is a non-volatile solid-state magnetic memory device using a large magnetoresistance effect or a tunneling magnetoresistance effect based on spin-dependent conduction phenomena peculiar to nanomagnetic materials.
  • MRAM Magnetic random access memory
  • PcRAM phase change memory
  • ReRAM resistive memory
  • the STT-MRAM includes a magnetic tunnel junction (MTJ) structure having a structure in which one tunneling barrier layer is inserted between two magnetic thin films.
  • MTJ magnetic tunnel junction
  • PMA perpendicular magnetic anisotropy
  • the PMA can be obtained by intrinsic magnetocrystalline anisotropy of one or more magnetic layers or by anisotropy by the interfacial effect between the layers.
  • intrinsic crystalline magnetic anisotropy since a high recording current is required and a high manufacturing temperature of 500 ° C. or more is required to obtain crystallinity of the magnetic thin film, an interface that can be achieved through a multilayer thin film stack structure. Anisotropy by effect is preferable.
  • the multilayer thin film stack structure can be formed by a conventional sputtering process and can be manufactured at a low temperature of 300 ° C. or less, so that the manufacturing process is easy.
  • the vertical magnetization method using the interfacial anisotropy generally has a problem of low post-heat treatment stability in which the vertical magnetization characteristics are degraded in subsequent processes involving heat. This has a direct impact on reliable data recording and data retention and therefore requires improvement.
  • An object of the present invention is to provide a reliable multilayer magnetic thin film stack having high interfacial anisotropy and improved post-heating stability to provide reliable data recording and long-term data retention characteristics.
  • Another object of the present invention is to provide a nonvolatile memory device including a multilayer magnetic thin film stack having the aforementioned advantages.
  • a multilayer magnetic thin film stack includes a tunneling barrier layer, a magnetic pinning layer on a first side of the tunneling barrier layer, and a first surface opposite to the first side of the tunneling barrier layer.
  • Magnetic tunneling junction comprising a magnetic free layer on two sides.
  • At least one of the magnetic pinned layer and the magnetic free layer may include a CoFe-based first magnetic layer having a body-centered cubic structure adjacent to the tunneling barrier layer and containing cobalt (Co) and iron (Fe); A second magnetic layer coupled to the CoFe-based magnetic layer and interlayer magnetic exchange; And a stacked structure of a tantalum (Ta) layer adjacent to the CoFe-based magnetic layer and a ruthenium (Ru) layer adjacent to the second magnetic layer, disposed between the CoFe-based first magnetic layer and the second magnetic layer. And a composite spacer layer.
  • a CoFe-based first magnetic layer having a body-centered cubic structure adjacent to the tunneling barrier layer and containing cobalt (Co) and iron (Fe)
  • a second magnetic layer coupled to the CoFe-based magnetic layer and interlayer magnetic exchange
  • the tunneling barrier layer is Al 2 O 3 , MgO, TiO 2 , AlN, RuO, SrO, SiN, CaO x , HfO 2 , Ta 2 O 5 , ZrO 2 , SiC, SiO 2 , SiO x N y , or a laminated structure of two or more thereof.
  • the CoFe-based first magnetic layer may include cobalt-iron (CoFe), cobalt-iron-boron (CoFeB), or a laminate structure of two or more thereof.
  • the second magnetic layer may include a multilayer structure in which a nonmagnetic metal layer and a cobalt-containing magnetic layer are alternately stacked at least one or more times.
  • the non-magnetic metal layer is platinum (Pt), rhodium (Rh), hafnium (Hf), palladium (Pd), tantalum (Ta), osmium (Os), germanium (Ge), iridium (Ir), gold One of (Au) and silver (Ag) or an alloy thereof.
  • the cobalt-containing magnetic layer may include a pure cobalt layer, a CoZr alloy layer, a CoFe alloy layer, a CoFeB alloy layer or a laminated structure thereof.
  • the first magnetic layer and the second magnetic layer may have antiparallel interlayer exchange coupling.
  • the tantalum layer of the first composite spacer layer may have a thickness of 0.2 nm to 0.6 nm, and the ruthenium layer may have a thickness of 0.2 nm to 1.2 nm.
  • the thickness of the ruthenium layer may be in the range of 0.6 to 0.9 nm.
  • the other of the magnetic pinned layer and the magnetic free layer may have a body-centered cubic structure adjacent to the other surface of the tunneling barrier layer in contact with the first magnetic layer.
  • a multilayer magnetic thin film stack comprising: a first magnetic layer having a growth surface having a (001) orientation of a body centered cubic structure; A second magnetic layer having a dense crystal growth surface; And a composite spacer layer interposed between the first magnetic layer and the second magnetic layer and having a tantalum layer on the side of the first magnetic layer and a ruthenium layer on the side of the second magnetic layer.
  • the first magnetic layer and the second magnetic layer may be anti-parallel exchange coupling.
  • the tantalum layer of the composite spacer layer may have a thickness of 0.2 nm to 0.6 nm, and the ruthenium layer may have a thickness of 0.2 nm to 1.2 nm.
  • the ruthenium layer has a thickness in the range of 0.6 to 0.9 nm.
  • the multilayer magnetic thin film stack further includes a template layer for crystallization to a growth surface of the (001) orientation by heat treatment of the first magnetic layer on a surface opposite to the surface of the first magnetic layer in contact with the composite spacer layer. can do.
  • the template layer may comprise MgO (001).
  • the multilayer magnetic thin film stack may have vertical anisotropy.
  • the first magnetic layer may include cobalt-iron (CoFe), cobalt-iron-boron (CoFeB), or a laminate structure of two or more thereof.
  • the second magnetic layer may include a multilayer structure in which a platinum (Pt) layer and a cobalt (Co) magnetic layer are alternately stacked at least once.
  • a nonvolatile memory device including the multilayer magnetic thin film stack is provided.
  • a composite core layer having a stacked structure of a tantalum layer and a ruthenium layer is used for a CoFe-based magnetic layer having a body-centered cubic structure having excellent tunneling magnetoresistance effect and a nonmagnetic metal layer having vertical anisotropy having excellent thermal stability. And high post-heat stability, strong vertical magnetic anisotropy, and high tunneling magnetoresistance effect through complete structural debonding and magnetic coupling between the multi-layered magnetic layers including at least one unit layer structure including a cobalt-containing magnetic layer.
  • a multi-layer magnetic thin film stack can be provided which has a record of existing data and high data retention characteristics.
  • the first magnetic layer having a body-centered cubic structure and the second magnetic layer having the closest crystal structure can be structurally debonded and at the same time magnetically coupled to these magnetic layers.
  • a multilayer magnetic thin film stack can be provided that facilitates the control of the properties of the magnetic structure.
  • a nonvolatile memory device including a multilayer magnetic thin film stack having the aforementioned advantages may be provided.
  • FIGS. 1A and 1B are cross-sectional views of a memory cell of a nonvolatile memory device including a magnetization perpendicular to the plane (MPP) magnetic tunneling junction (MTJ), respectively, according to one embodiment of the present invention.
  • MPP magnetization perpendicular to the plane
  • MTJ magnetic tunneling junction
  • 2A-2D are cross-sectional views illustrating magnetic tunneling junctions in accordance with various embodiments of the present invention.
  • FIG. 3A is a cross-sectional view illustrating a multilayer magnetic thin film stack including a composite spacer layer according to an embodiment of the present invention
  • FIG. 3B illustrates a multilayer magnetic layer according to a comparative example in which a Ru layer is inserted in place of the composite spacer layer as a comparative example. It is sectional drawing which shows a thin film stack.
  • FIGS. 4A to 4C are out-of-plane (H ⁇ , ⁇ ) in-plane (H ⁇ , ⁇ ) mH loop graphs of a multilayer magnetic thin film stack according to an embodiment of the present invention
  • FIGS. 4D to 4F are multilayer magnetic thin films according to comparative examples.
  • MH loop graph of stack
  • 5A and 5B illustrate magnetization values m s and m r and a first magnetic layer of cobalt-iron-boron (M) according to a change in thickness of a tantalum layer of a multilayer magnetic thin film stack including a composite spacer according to an embodiment of the present invention.
  • CoFeB is a graph showing the effective perpendicular magnetic anisotropic energy density K CoFeB and the interlayer exchange coupling energy density J ex between the first magnetic layer and the second magnetic layer.
  • 7A and 7B are enlarged minor loop portions of the out-of-plane loop measured in regions (b) and (c) of FIG. 6, respectively.
  • FIGS. 8A and 8B show the interlayer exchange coupling energy (-J ex or -j ex ) depending on the thickness of the ruthenium layer of a multilayer magnetic thin film stack according to an embodiment of the present invention including a composite spacer.
  • FIG. 9 is a block diagram illustrating an electronic system including a nonvolatile memory device according to example embodiments.
  • first, second, etc. are used herein to describe various members, parts, regions, and / or parts, these members, parts, regions, and / or parts should not be limited by these terms. Is self explanatory. These terms are only used to distinguish one member, part, region or part from another region or part. Thus, the first member, part, region, or portion, which will be described below, may refer to the second member, component, region, or portion without departing from the teachings of the present invention.
  • an interlayer may be formed or disposed between these layers.
  • a layer or material is said to be formed or disposed "directly” or “directly” on another layer or material, or when it is said to be “directly” or “directly” adjacent or in contact with another layer or material, these materials or It should be understood that there is no intermediate material or layer between the layers.
  • the term "substrate” is not limited to bulk base structures such as silicon, silicon-on-insulator (SOI) or silicon-on-sapphire (SOS), and includes semiconductor layers, doped or undoped semiconductor layers, and It may also refer to a modified semiconductor layer or non-semiconductor layer.
  • semiconductor is not limited to silicon-based materials, and includes group III-V semiconductor materials, group II-VI semiconductor materials, or mixed semiconductor materials, such as carbon, polymer, or silicon-germanium, germanium, and gallium-arsenic compound materials. Are referred to collectively.
  • the term non-semiconductor may refer to an insulating ceramic material, a metal material, or a polymer material, but is not limited thereto.
  • FIG. 1A and 1B illustrate a memory cell 1000A of a nonvolatile memory device including a magnetization perpendicular to the plane (MPP) magnetic tunneling junction (MTJ) 100A and 100B, respectively, according to an embodiment of the present invention.
  • 1000B) are cross-sectional views.
  • the memory cell 1000A is an information storage member and may constitute a unit storage node of the nonvolatile magnetic memory devices 1000A.
  • a selection element for selecting the memory cell for example a transistor TR
  • the gate of the transistor TR may be electrically coupled to the first wiring, for example, the word line WL.
  • the other end of the magnetic tunneling junction 100A may be connected to the bit line BL, for example.
  • the memory cell 1000A may further include suitable electrodes EL1 and EL2 coupled to the word line WL and the bit line BL.
  • the transistor TR is a non-limiting example of a selection device and may be a field effect transistor or a bipolar transistor. Alternatively, the selection device may be a nano switching device using graphene or nano development.
  • the selection element for selecting the memory cell 1000B may include a diode DI coupled in series thereto.
  • the diode DI shown in FIG. 1B illustrates a PN junction diode.
  • the diode DI may be any diode capable of obtaining cell selectivity depending on the potential difference between the word line WL and the bit line BL together with or in place of the PN junction diode DI. It may be a diode having an inverted polarity or a bidirectional diode having bidirectional rectifying characteristics for a driving scheme such as unidirectional switching.
  • the diode (DI) is a pin (p type) in which a Schottky barrier diode, a zener diode, and an intrinsic semiconductor layer are combined to increase the capacity of a memory device, improve on current, or multi-bit driving. It may also include a semiconductor-intrinsic semiconductor-p type semiconductor (p-type semiconductor) junction diode or a diode having a p type semiconductor-intrinsic semiconductor-metal (pim) structure through bonding with a metal layer.
  • p-type semiconductor semiconductor-intrinsic semiconductor-p type semiconductor
  • pim semiconductor-intrinsic semiconductor-metal
  • the bit lines BL and word lines WL shown in FIGS. 1A and 1B may have, for example, a plurality of orthogonal stripe patterns extending in different directions, for each lattice point at which these patterns intersect.
  • the cell array in which the magnetic tunneling junctions 100A and 100B are disposed can be configured.
  • the memory cells may have a cross point array structure that satisfies the density of 4F 2 .
  • the array of memory cells is not limited to a two-dimensional planar structure, and has a three-dimensional structure in which two or more horizontal arrays are stacked in the vertical direction of the substrate, or a three-dimensional structure obtained by forming a channel layer extended in the vertical direction of the substrate. May have
  • the magnetic tunneling junctions 100A and 100B constituting the memory cell may include a tunneling barrier layer 110, a magnetic pinned layer 120, and a magnetic free layer 130.
  • the stacking order of the magnetic pinned layer 120 and the magnetic free layer 130 may be reversed with each other with the tunneling barrier layer 110 interposed therebetween, as shown in FIGS. 1A and 1B.
  • the unidirectional arrow A indicates that the magnetic pinned layer 120 has a fixed magnetization
  • the bidirectional arrow B indicates that the magnetic free layer 130 is magnetized or antiparallel to the magnetization direction of the magnetic pinned layer 120. Indicates that it can be magnetized.
  • the change in the magnetization direction of the magnetic free layer 130 may be achieved by controlling the direction of the tunneling current with spin torque flowing along the magnetic tunneling junctions 100A, 100B.
  • the magnetic pinned layer 120 and the magnetic free layer 130 have perpendicular magnetic anisotropy (or PMA).
  • PMA perpendicular magnetic anisotropy
  • another tunneling barrier layer and a magnetic pinning layer may be further stacked on the magnetic free layer 130 to provide a symmetric magnetic tunneling junction in which two magnetic pinning layers are disposed opposite each other with the magnetic free layer 130 interposed therebetween.
  • This symmetrical magnetic tunneling junction has the advantage of allowing unidirectional direction of current for programming and erasing.
  • 2A-2D are cross-sectional views illustrating magnetic tunneling junctions 200A, 200B, 200C, 200D in accordance with various embodiments of the present invention.
  • the magnetic tunneling junction 200A includes a tunneling barrier layer 210, a magnetic pinning layer 220 on the first side 210a of the tunneling barrier layer 210, and a tunneling barrier layer 210.
  • Magnetic free layer 230 on two sides 210b.
  • the stacking order of the magnetic pinned layer 220 and the magnetic free layer 230 may be reversed with the tunneling barrier layer 210 interposed therebetween.
  • the magnetic pinned layer 220 and the magnetic free layer 230 may each include a single magnetic layer, a stack of magnetic layers of different types, or a stack of magnetic and nonmagnetic layers. This will be described later.
  • Tunneling barrier layer 210 is, for example, Al 2 O 3 , MgO, TiO 2, AlN, RuO, SrO, SiN, CaO x , HfO 2 , Ta 2 O 5 , ZrO 2 , SiC, SiO 2 , SiO x N y , or two or more laminated thin films thereof may be included.
  • the tunneling barrier layer 210 may comprise an MgO layer (hereinafter referred to as MgO (001) layer) of the (001) orientation of the NaCl type.
  • the MgO (001) layer may be monocrystalline or polycrystalline, and the magnetic layers constituting the magnetic free layer 230 or the magnetic pinned layer 220 adjacent to the magnetic tunneling junction 200A after stacking and heat treatment. 221 may function as a template layer inducing crystallization in a body-centered cubic structure.
  • the magnetic pinned layer 220 includes a first magnetic layer 221, a second magnetic layer 222 and a composite spacer layer 223 between these magnetic layers 221, 222, as shown in FIG. 2A. It may include.
  • the first magnetic layer 221 may be a magnetic layer having a (001) crystal growth surface of a body centered cubic (bcc) structure to have strong PMA characteristics.
  • the magnetic layer of the bcc structure may be, for example, a CoFe-based magnetic layer.
  • the CoFe-based magnetic layer may include cobalt-iron (CoFe), cobalt-iron-boron (CoFeB), or a laminate structure of two or more thereof.
  • the cobalt-iron-boron magnetic layer may be amorphous when formed by a sputtering process, but when the multilayer magnetic thin film stack 200A is heat treated by a heat load subsequent to heat treatment or subsequent processes such as a wiring process (hereinafter, magnetic All subsequent processes that exhibit a heat treatment effect for tunneling junctions are referred to as post-heating), which is advantageous in that the amorphous cobalt-iron-boron magnetic layer can crystallize into a bcc structured CoFe compound layer, while small boron diffuses into the adjacent layer. Conditions can be formed.
  • the tunneling barrier layer 210 is, for example, an MgO layer having a (001) structure
  • the first magnetic layer made of cobalt-iron-boron having amorphous upon film formation by the template effect of the MgO (001) layer. 221 may be crystallized together with the diffusion of boron (001) to form a first magnetic layer 221 including a cobalt-iron layer having a bcc structure.
  • the atomic ratio Co: Fe may be in the range of 1: 5 to 7: 3.
  • it is preferable that the number of moles of Fe is greater than the number of moles of Co. This is because, as the number of moles of Fe is greater than the number of moles of Co, a high spin polarization ratio can be obtained while ensuring a stable bcc structure of the CoFe-based magnetic layer.
  • the second magnetic layer 222 may include a ferromagnetic layer or an antiferromagnetic layer having high vertical magnetic anisotropy and excellent thermal stability.
  • the second magnetic layer 222 is a synthetic ferri-magnetic layer or synthetic anti-ferro-magnetic layer having a large magnetic tunnel resistance effect and improved thermal stability by magnetic coupling with the first magnetic layer. ) Can be implemented.
  • the implementation of the synthetic ferri magnetic layer is important for low power and ultra high integration of spin-transfer switching of a memory device using a magnetic tunneling junction.
  • the second magnetic layer 222 is structurally debonded with the first magnetic layer 221 by the composite spacer layer 223 as described below, the crystal structure of the second magnetic layer 222 is applied to the first magnetic layer 221.
  • the second magnetic layer 222 is not limited to a specific crystal structure, and any crystal structure capable of enhancing the vertical anisotropy of the magnetic tunneling junction 200A, for example, a close-packed growth plane. ), For example, a single magnetic layer orientated to the (111) plane or the (110) plane, a stack of magnetic layers of different kinds, or a stack of magnetic and nonmagnetic layers.
  • the first magnetic layer 221 may include a ferromagnetic material
  • the second magnetic layer 222 may include an antiferromagnetic material.
  • the antiferromagnetic material may include any one or two or more of PtMn, IrMn, MnO, MnS, MnTe, MnF 2 , FeCl 2 , FeO, CoCl 2 , CoO, NiCl 2 , NiO.
  • the configuration of the first magnetic layer 221 and the second magnetic layer 222 described above is exemplary, and the composite spacer layer 223 structurally decouples the first magnetic layer 221 and the second magnetic layer 222, but the first magnetic layer 222 and the second magnetic layer 222 are structurally debonded. Since the magnetic layer 221 and the second magnetic layer 222 can be magnetically strongly bonded, a multilayer magnetic thin film stack including a magnetic tunneling junction having excellent TMR characteristics and vertical anisotropy can be provided.
  • the composite spacer layer 223 has a stacked structure of tantalum layer 223a and ruthenium layer 223b.
  • the tantalum layer 223a is adjacent to the first magnetic layer 221 side having a crystal growth surface of bcc structure, and the ruthenium layer 223b is adjacent to the second magnetic layer 222 side having a crystal structure different from the bcc structure.
  • the tantalum layer 223a is structurally debonded between the first magnetic layer 221 and the second magnetic layer 222. However, since the magnetic debonding occurs between the first magnetic layer 221 and the second magnetic layer 222 only with the tantalum modulus layer 223a, the magnetic pinned layer 220 having sufficient perpendicular anisotropy cannot be obtained.
  • this tantalum layer 223a is compensated for by the ruthenium layer 223b which induces a strong magnetic bond between the first magnetic layer 221 and the second magnetic layer 222. This is obtained by an interlayer exchange coupling (IEC) effect by the ruthenium layer 223b in the composite spacer layer 223, which will be described in detail later.
  • IEC interlayer exchange coupling
  • the tantalum layer 223a of the composite spacer layer 223 has a thickness of 0.2 nm to 0.6 nm.
  • the thickness of the tantalum layer 223a is less than 0.2 nm, it is difficult to induce the (001) orientation of the first magnetic layer 221.
  • the tantalum layer 223a is larger than 0.6 nm, magnetic layers that are disposed to face each other, that is, the first magnetic layer 221 are disposed therebetween. ) And the second magnetic exchange layer 222 is deteriorated.
  • Ruthenium layer 223b may have a thickness of 0.2 nm to 1.2 nm.
  • the minimum value of the thickness of the ruthenium layer 223b of the composite spacer layer 223 may be reduced to 0.2 nm in accordance with an embodiment of the present invention.
  • a pin hole is typically formed in the ruthenium layer 223b, so that the IEC effect is difficult to appear, but the thickness of the ruthenium layer 223b showing the IEC effect is reinforced by the adjacent tantalum layer 223a, thereby minimizing the theoretical value. Or to obtain a practical advantage.
  • the IEC absolute value reaches a maximum value of 7.9 ⁇ 10 ⁇ 2 erg / cm 2 .
  • the thickness of the ruthenium layer 223b is in the range of 0.3 nm to 0.9 nm, more preferably, 0.4 nm to 0.9 nm, in which antiparallel interlayer exchange bonds from which a synthetic ferrimagnetic material can be obtained, as described below. More preferably, it exists in the range of 0.6 nm-0.9 nm which get stable interlayer exchange bond even at 375 degreeC or more.
  • the second magnetic layer 222 may include a multilayer structure.
  • the second magnetic layer 222 may have a unit stack structure of a nonmagnetic metal layer (hereinafter referred to as NM) 222a and a cobalt (Co) -containing magnetic layer 222b. It may include a [NM / Co] N multilayer structure laminated one or more times.
  • the [NM / Co] N multilayer structure may have a superlattice structure of a nonmagnetic metal layer 222a and a cobalt-containing magnetic layer 223b.
  • the non-magnetic metal layer 222a comprises platinum (Pt) and the cobalt containing magnetic layer 222b comprises [Pt / Co] N or [Co / Pt] N comprising pure cobalt, where N is Multi-layered structure), which is an integer of 1 or more as the number of stacks. N may be in the range of 1 to 20 or less.
  • the nonmagnetic metal layer 222a includes rhodium (Rh), hafnium (Hf), palladium (Pd), tantalum (Ta), osmium (Os), germanium (Ge), iridium (Ir), gold (Au), and silver (Ag), or an alloy thereof.
  • the cobalt containing magnetic layer 222b may include a cobalt containing alloy layer, such as a CoZr alloy layer, a CoFe alloy layer, a CoFeB alloy layer, or a laminated structure thereof.
  • [NM / Co] N multilayer structure 222 not only can be easily formed through sputtering when the dense growth surface is the fcc (111) plane, but also has strong perpendicular magnetic anisotropy (PMA) due to interfacial anisotropy. And high thermal stability at the same time, it is very important for the implementation of non-volatile memory cells of highly integrated magnetic memory.
  • PMA perpendicular magnetic anisotropy
  • it is very important for the implementation of non-volatile memory cells of highly integrated magnetic memory.
  • the [Pt / Co] N multilayer structure can obtain temperature durability that maintains the PMA characteristics even at a high temperature of 300 ° C. or more by controlling the thickness of the constituent layers.
  • the thickness of the cobalt layer 222b which is the magnetic layer, may have a reverse structure larger than that of the platinum layer 222a, thereby improving heat resistance of the PMA characteristics.
  • the thickness of the cobalt layer 222b is 0.4 to 0.5 nm and the thickness of the platinum layer 222a is 0.2 nm.
  • [NM / Co] N multilayer structure 222 preferably [Pt / Co] N multilayer structure 222 of the inverted structure can maintain the PMA characteristics even around 500 °C, thereby comprising a magnetic pinned layer 220 The overall PMA characteristics can be maintained.
  • the second magnetic layer 222 having the [Pt / Co] N multilayer structure has the closest growth surface of the fcc (111) plane, but the second magnetic layer 222 of the [Pt / Co] N multilayer structure and the (001) bcc structure.
  • the composite spacer layer 223 interposed between the first magnetic layer 221 structurally debonds between the first magnetic layer 221 and the second magnetic layer 222. Accordingly, the first magnetic layer 221 is not affected by the crystal structure of the second magnetic layer 222 and may be dominantly influenced by another adjacent layer, the MgO (001) tunneling barrier layer 210.
  • First magnetic layer 221 / MgO (001) comprising a second magnetic layer 222 / composite spacer layer 223 / amorphous CoFeB layer having a [Pt / Co] N multilayer structure in order to form a magnetic tunneling junction )
  • a multilayer magnetic thin film stack 200B of a magnetic free layer 230 comprising a tunneling barrier layer 210 / amorphous CoFeB layer.
  • the multilayer magnetic thin film stack 200B causes the amorphous first magnetic layer 221 to undergo the template effect only by the MgO (001) tunneling barrier layer 210 by the structural debonding effect of the composite spacer layer 223 during the post-heat treatment.
  • the first magnetic layer 221 including the amorphous CoFeB layer is stably crystallized in a (001) bcc structure, and the magnetic free layer 230 including the CoFeB layer is also stabilized in the (001) bcc structure to have a TMR characteristic. Can be maximized.
  • a second magnetic layer having a [Pt / Co] N multilayer structure having excellent thermal stability and strong PMA characteristics 222 may implement a synthetic ferrimagnetic layer by an antiparallel IEC (AP-IEC) together with the first magnetic layer 221 including CoFe or CoFeB having a (001) bcc structure.
  • the synthetic ferri magnetic layer may provide a memory device capable of driving low power by reducing or suppressing stray fields generated in the pinned magnetic layer 220.
  • a synthetic ferrimagnetic layer according to an embodiment of the present invention is preferred because the stray field can be adversely affected, particularly in the case of nanometer scale highly integrated memory cells. This will be described later in detail through an experimental example.
  • a magnetic free layer 230 is further formed on the second surface 210b opposite to the first surface 210a of the tunneling barrier layer 210 to form a magnetic tunneling junction 200A. , 200B) may be provided.
  • the magnetic free layer 230 may include a ferromagnetic material.
  • the ferromagnetic material is, for example, Fe, Co, Ni or their alloys CoFe, NiFe, CoNiFe or a doped alloy CoX, CoNiFeX, CoFeX (where X is B, Cu, including the above-described CoFe-based magnetic layer) , Re, Ru, Rh, Hf, Pd, Pt, Ta, Os, Ge, Ir, Au, Ag, and C, or any combination thereof) may be appropriately selected.
  • the ferromagnetic material may include a semimetal ferromagnetic material such as Fe 3 O 4 , CrO 2 , NiMnSb, PtMnSb, and BiFeO. These materials are exemplary and the present invention is not limited thereto.
  • the magnetic free layer 230 may be formed of other known ferromagnetic materials such as Gd, Dy, Y 3 Fe 5 O 12 , MnSb, MnAs, or B, Cu, Re, Ru, Rh, Hf, It may further comprise any one or a combination of Pd, Pt, Os, Ir, Au and Ag, and C.
  • the magnetic free layer 230 including the CoFe-based magnetic layer having the bcc (001) structure may also be obtained through post-heat treatment by the template effect of the MgO (001) tunneling barrier layer 210 in the same manner as the first magnetic layer 221. Can be.
  • both the magnetic free layer 230 and the first magnetic layer 221 may be CoFe 001, in which case there is an advantage in obtaining a high tunneling magneto-resistance (TMR). .
  • a magnetic tunneling junction 200C includes a tunneling barrier layer 210, a magnetic pinning layer 220 on a first side 210a of the tunneling barrier layer 210, and a tunneling barrier layer. Magnetic free layer 230 on second side 210b of 210.
  • the magnetic pinned layer 220 may each include a single magnetic layer, a stack of magnetic layers of different types, or a stack of magnetic layers and nonmagnetic layers.
  • the magnetic free layer 230 may include a composite spacer layer 233 for structural debonding and magnetic coupling between the first magnetic layer 231, the second magnetic layer 232, and the magnetic layers 231 and 232.
  • the first magnetic layer 231 may include a magnetic layer having a bcc (001) structure. As described above, the first magnetic layer 231 may include a ferromagnetic material.
  • the first magnetic layer 231 of the bcc (001) structure may include cobalt-iron (CoFe), cobalt-iron-boron (CoFeB), or a stacked structure thereof.
  • the first magnetic layer 231 may include cobalt-iron-boron (CoFeB).
  • the second magnetic layer 232 can be any layer that can be magnetically coupled with the first magnetic layer 232.
  • the second magnetic layer 232 may be structurally debonded with the first magnetic layer 231 by the composite spacer layer 233.
  • the first magnetic layer 231 and the second magnetic layer 232 may form a synthetic ferri magnetic layer or a synthetic antiferromagnetic layer.
  • the composite spacer layer 233 may include a stacked structure of a tantalum layer 233a adjacent to the first magnetic layer 231 and a ruthenium layer 233b adjacent to the second magnetic layer 232, which is the same as in FIG. 2B. It has an inverted structure in preparation.
  • the second magnetic layer 232 is a second layer of a cobalt (Co) -containing magnetic layer and a nonmagnetic metal layer (hereinafter referred to as NM) exhibiting vertical anisotropy by the interface effect as described with reference to FIG. 2B.
  • the unit stack structure having a lattice structure may be a multilayer magnetic layer structure in which at least one or more layers are laminated.
  • the second magnetic layer 232 may have a multilayer structure [Pt / Co] N or [Co / Pt] N , wherein the nonmagnetic metal layer comprises platinum (Pt), where N is an integer of 1 or more as the number of stacks. It may include.
  • the multilayer structure [Pt / Co] N may have an inverted structure in which the thickness of the Co thin film is larger than the thickness of the Pt thin film, and preferably, the platinum layer 223a is first deposited, and the platinum layer ( And by depositing a cobalt containing magnetic layer 223b on 223a.
  • the magnetic free layer 230 may have a ferromagnetic layer and a layered magnetic structure in which an antiferromagnetic layer is exchange-coupled to the ferromagnetic layer to realize a synthetic ferrimagnetic layer or a synthetic antiferromagnetic layer.
  • the first magnetic layer 231 may include a ferromagnetic material
  • the second magnetic layer 232 may include an antiferromagnetic material or a synthetic antiferromagnetic material.
  • the first magnetic layer 231 may include an antiferromagnetic material
  • the second magnetic layer 232 may include a ferromagnetic material.
  • the composite spacer layer 233 structurally decouples the first magnetic layer 231 and the second magnetic layer 232, but may magnetically couple between these layers at the same time.
  • at least one of the first magnetic layer 231 and the second magnetic layer 232 of the magnetic free layer 230 may include a soft magnetic layer.
  • a third magnetic layer 220 may be further formed on the magnetic tunneling junction 200C.
  • the third magnetic layer 220 may also include a ferromagnetic layer having a (001) bcc structure similarly to the first magnetic layer 231.
  • the multilayer magnetic thin film stack 200D includes a tunneling insulating layer 210, a magnetic pinned layer 220, and a magnetic free layer 230.
  • the magnetic pinned layer 220 and the magnetic free layer 230 are inverted from each other to form the magnetic pinned layer as shown above the tunneling insulating layer 210, and the magnetic free layer is formed below the tunneling insulating layer 220.
  • Tunneling barrier layer 210 is, for example, Al 2 O 3 , MgO, TiO 2, AlN, RuO, SrO, SiN, CaO x, HfO 2 , Ta 2 O 5 , ZrO 2 , SiC, SiO 2 , SiO x N y , or two or more of these laminated thin films.
  • the tunneling barrier layer 220 may comprise a MgO (001) layer of NaCl type.
  • the magnetic pinned layer 220 may include a first magnetic layer 221 separated by a first composite spacer layer 223 and a second magnetic layer 222 of a multi-layer structure [Pt / Co] N.
  • the magnetic free layer 230 may also include a third magnetic layer 231 separated by the second composite spacer layer 233 and a fourth magnetic layer 232 having a multi-layer structure [Pt / Co] N.
  • the first magnetic layer 221 separated by the first composite spacer layer 223 and the second magnetic layer 222 of the multilayer structure [Pt / Co] N constitute a magnetic free layer.
  • the third magnetic layer 231 separated by the two-composite spacer layer 233 and the fourth magnetic layer 232 of the multi-layer structure [Pt / Co] N may constitute a magnetic pinned layer.
  • the first magnetic layer 221 and the third magnetic layer 231 are CoFe, NiFe, CoNiFe or a doped alloy CoX, CoNiFeX, CoFeX (where X is B, Cu, Re, Ru, Rh, Hf, Pd, Pt, Ta, Os, Ge, Ir, Au, Ag, and C, or any combination thereof) may be appropriately selected.
  • the ferromagnetic material may include a semimetal ferromagnetic material such as Fe 3 O 4 , CrO 2 , NiMnSb, PtMnSb, and BiFeO. These materials are exemplary and the present invention is not limited thereto.
  • the magnetic free layer 230 may be formed of other known ferromagnetic materials such as Gd, Dy, Y 3 Fe 5 O 12 , MnSb, MnAs, or B, Cu, Re, Ru, Rh, Hf, It may further comprise any one or a combination of Pd, Pt, Os, Ir, Au and Ag, and C.
  • the first magnetic layer 221 and the third magnetic layer 231 may include a CoFe-based magnetic layer having a bcc 001 structure.
  • a complex spacer layer 223 and a second magnetic layer 222 having a multi-layer structure [Pt / Co] N may be formed on the base of the first magnetic layer 221 as described with reference to FIG. 2B.
  • the first magnetic layer 221 is a CoFe-based magnetic layer having a (001) bcc structure
  • the first composite spacer layer 223 has a tantalum layer 223a adjacent to the first magnetic layer 221 and a multilayer structure [Pt / Co. ] Ruthenium layer 223b adjacent to N second magnetic layer 222.
  • the third composite spacer layer 233 is formed of a tantalum layer 233a adjacent to the third magnetic layer 231 and a multilayer structure [Co / Pt]. Ruthenium layer 233b adjacent to N fourth magnetic layer 232.
  • the first magnetic layer 221 and the second magnetic layer 222 may implement a magnetic pinned layer including a synthetic ferrimagnetic layer by antiparallel IEC (AP-IEC).
  • the third magnetic layer 231 and the fourth magnetic layer 232 may also implement a magnetic free layer including a synthetic ferrimagnetic layer by antiparallel IEC (AP-IEC).
  • a magnetic pinning layer is formed on the first surface 210a of the tunnel barrier layer 210 and a magnetic free layer is formed on the second surface 210b.
  • An embodiment in which the above-described magnetic free layer is formed and the above-described magnetic fixing layer is formed on the second surface 210b is also included in the scope of the present invention.
  • a seed layer may be formed for uniform growth of magnetic layers prior to forming magnetic tunneling junctions 200A-200D on a substrate (not shown).
  • a protective layer may be further formed on the magnetic tunneling junctions 200A-200D.
  • a buffer layer may be further formed between the magnetic layers, which will be described later.
  • These seed layers, buffer layers and protective layers may comprise gold (Au), copper (Cu), palladium (Pd), platinum (Pt), tantalum (Ta), ruthenium (Ru) or alloys thereof. The invention is not limited thereto.
  • auxiliary layers such as these seed layers, buffer layers or protective layers
  • a combination of these can be used to provide a composite spacer layer, so that the auxiliary layer and the bone can be replaced without replacing the target in a single sputter device.
  • a magnetic layer having a body centered cubic structure having high vertical anisotropy for example, a CoFe-based magnetic layer, using a composite spacer layer 223 having a laminated structure of tantalum layer 223a and ruthenium layer 223b.
  • Interlayer stability even when the postheating temperature is increased through the complete structural debonding between the 221 and a multilayer magnetic layer including at least one unit layered structure including a cobalt-containing magnetic layer and a nonmagnetic metal layer having excellent thermal anisotropy.
  • strong perpendicular magnetic anisotropy to ensure reliable data recording, and a multilayer magnetic thin film stack having high data retention characteristics can be provided.
  • the magnetic layer is structurally debonded between the first magnetic layer 221 having the crystal growth surface of the body centered cubic structure and the second magnetic layer 222 having the dense crystal growth surface.
  • Magnets 221 and 222 can be magnetically coupled, and a magnetic memory capable of ultra-high integration and low-power driving can be formed by performing a characteristic control such as the magnetization rate of a magnetic structure through the thickness control of the multilayer magnetic layer to form a synthetic ferri magnetic layer.
  • An element may be provided.
  • the multilayer magnetic thin film stack 2000 including the composite spacer layer 223 was formed on the formed silicon substrate to evaluate various characteristics.
  • a ruthenium layer 223b having a thickness t Ru / a tantalum layer 223a having a thickness t Ta is formed thereon, and a CoFeB magnetic layer, which is a first magnetic layer, is formed thereon.
  • Stack 2000 was formed.
  • Subscript 6 in the second magnetic layer 222 indicates that the unit stack structure of Pt / Co is repeatedly stacked six times.
  • 3B shows a multilayer magnetic thin film stack 2000R according to a comparative example in which a Ru layer 223 'is inserted in place of the composite spacer layer as a comparative experimental example.
  • the multilayer magnetic thin film stacks 2000, 2000R shown in FIGS. 3A and 3B were fabricated at 10 -8 Torr to 10 -7 Torr using an ultrahigh vacuum magnetron sputtering system with one or more chambers.
  • the present invention is not limited thereto.
  • the interchamber transfer of the production intermediate results was made by the robotic system while maintaining a constant pressure.
  • the post-heating treatment is generally also performed by a high temperature process at a later stage, such as a wiring process for manufacturing a memory, it can be simulated by using 300 DEG C, 350 DEG C, and the like for the multilayer magnetic thin film stacks 2000 and 2000R in the deposited state.
  • the heat treatment was performed for about 1 hour in a temperature range of 375 °C and a vacuum atmosphere of 1 ⁇ 10 -6 Torr.
  • the CoFeB magnetic layer which is the first magnetic layer 222, was deposited using an alloy target having a composition of Co 20 Fe 60 B 20 (subscript is atomic%).
  • MgO tunneling barrier layer 210 was deposited at 1 ⁇ 10 ⁇ 3 Torr (argon atmosphere) and other layers were deposited at 2 ⁇ 10 ⁇ 3 Torr (argon atmosphere).
  • the above-described sputtering method is exemplary and the present invention is not limited thereto.
  • these stacks may be formed by other physical vapor deposition such as electron beam evaporation or chemical vapor deposition using a suitable precursor, or atomic layer deposition.
  • the magnetic moment-applied magnetic field (mH) loop is a multi-layered magnetic thin film under the out-of-plane (H ⁇ ) and in-plane (H ⁇ ) magnetic fields using a vibrating sample magnetometer. It is obtained by evaluating the magnetic properties of the stacks.
  • FIGS. 4A to 4C are out-of-plane (H ⁇ , ⁇ ) in-plane (H, ⁇ ) mH loop graphs of the multilayer magnetic thin film stack 2000 according to an embodiment of the present invention
  • FIGS. 4D to 4F are graphs according to a comparative example.
  • MH loop graph of multilayer magnetic thin film stack 2000R In the composite spacer, the thickness t Ru of the ruthenium layer is about 0.8 nm and the thickness t Ta of the tantalum layer is about 0.4 nm. In a comparative example, the thickness t ru of the ruthenium layer is about 0.8 nm.
  • 4A and 4D are loop characteristics in the deposited state, FIGS.
  • FIGS. 4B and 4E are loop characteristics after heat treatment at 300 ° C.
  • FIGS. 4C and 4F are loop characteristics after heat treatment at 375 ° C.
  • FIG. The solid lines in FIGS. 4B and 4E are in-plane loops calculated from the total energy equation and from the total energy equation the K CoFeB value, which is the effective vertical anisotropic energy density (K) of the CoFeB magnetic layer, is the only fitting parameter. .
  • no PMA is observed in the deposited state (see FIG. 4A).
  • PMA is formed at 300 ° C (see FIG. 4B) and 350 ° C. This indicates that crystallization in the bcc (001) direction of the CoFeB magnetic layer occurred by the composite spacer. 4B, a reverse of the CoFeB magnetic layer 221 constituting the minor loop suddenly appears, followed by an intermediate plateau, and a [Pt / Co] 6 multilayer magnetic layer having a strong PMA ( The reversal of 222 is maintained. In the intermediate flat region, the CoFeB magnetic layer 221 and the [Pt / Co] 6 multilayer magnetic layer 222 have an antiparallel state.
  • the CoFeB magnetic layer 221 has a magnetic moment magnetized antiparallel to the applied magnetic field H, while the [Pt / Co] 6 multilayer magnetic layer 222 is compared to the magnetic moment of the CoFeB magnetic layer 221. It is larger and has a magnetic moment parallel to the direction of the magnetic field (H).
  • the intermediate planar region includes an anti-parallel interlayer exchange between the CoFeB magnetic layer 221 and the [Pt / Co] 6 multilayer magnetic layer 222 according to the embodiment of the present invention with the composite spacer 223 interposed therebetween. It can be seen that a synthetic ferrimagnetic material suitable for ultra-high density STT-MRAM devices can be provided thereby supporting the coupling (AP-IEC).
  • an exchange field (Hex) is formed between the CoFeB magnetic layer 221 and the inversion of the [Pt / Co] 6 multilayer magnetic layer 222 ( can be determined directly from the span). If no PMA is formed in the CoFeB magnetic layer 221, H ex may be determined as the H value when the m value is halfway between the flat region and the saturated region in FIGS. 4E and 4F.
  • the interlayer exchange coupling energy density (Jex) can be obtained from Equation 1 below. Comparing the loops of FIGS. 4A to 4F, it can be seen that Hex is larger in the comparative example.
  • J ex -m CoFeB x H ex / A, where m CoFeB is the magnetic moment of the CoFeB magnetic layer and A is the lateral area of the measurement sample.
  • the saturation magnetic moment (m s ) is smaller in the magnetic thin film stack 2000R of the comparative example than the multilayer magnetic thin film stack 2000 of the present invention. This is presumed to be due to the difference between the dead region or the magnetic dead layer (MDL).
  • the MDL of the comparative example appears at the interface between the Ru layer 223 'and the CoFeB magnetic layer 221 and may be larger than at the interface between the Ta layer 223a and the CoFeB magnetic layer 221 of the present invention.
  • the saturation magnetization value m s is also affected by the heat treatment temperature.
  • the m s value is 273 ⁇ emu in the deposited state, and when the annealing temperature increases from 300 ° C. to 375 ° C., the m s value increases from 303 ⁇ emu to 311 ⁇ emu.
  • the saturation magnetic moment value (m s ) increases from 355 ⁇ emu to 363 ⁇ emu after heat treatment at 300 ° C., and 336 ⁇ emu at the maximum heat treatment temperature of 375 ° C.
  • the multilayer magnetic thin film stack 2000 according to the embodiment of the present invention has a higher saturation magnetic moment value than the multilayer magnetic thin film stack 2000R according to the comparative example.
  • 5A and 5B illustrate magnetization values m s and m r according to changes in the thickness of the tantalum layer 223a of the multilayer magnetic thin film stack 2000 including the composite spacer 223 according to an exemplary embodiment of the present invention. It is a graph showing the effective perpendicular magnetic anisotropy energy density K CoFeB of 1 magnetic layer, cobalt-iron-boron (CoFeB), according to an embodiment, and the interlayer exchange coupling energy density J ex between the first magnetic layer and the second magnetic layer.
  • K CoFeB effective perpendicular magnetic anisotropy energy density
  • CoFeB cobalt-iron-boron
  • the measured samples were heat-treated at 300 ° C., the thickness of the ruthenium layer 223b in the composite spacer layer 223 was 0.8 nm selected from 0.3 nm to 0.9 nm, and the thickness (t Ta ) of the tantalum layer was 0.2 nm to 0.6. values between 0.2 nm, 0.4 nm and 0.6 nm selected between nm ranges.
  • ms magnetization value
  • m r residual magnetization value
  • m CoFeB magnetization value of the CoFeB magnetic layer 221.
  • the ms value of the composite spacer 223 according to the present invention is higher than that of the ruthenium layer 223 'according to the comparative example, and the multilayer magnetic thin film stack 2000R according to the comparative example is a multilayer of the present invention.
  • the K CoFeB value of the two magnetic parameters K CoFeB and J ex increases, but the absolute value of J ex decreases.
  • the behavior observed in the K CoFeB , value is due to the role of the tantalum layer 223a to absorb boron (B) diffused from the CoFeB magnetic layer 221 during heat treatment. It is difficult to determine the optimum value of the thickness t Ta of the tantalum layer 223a because of the inverse proportion of the two magnetic parameters.
  • the thickness of the tantalum layer 223a may be in the range of 0.2 nm to 0.4 nm.
  • the composite spacer 223 has a thickness t Ta of the tantalum layer 223a of about 0.4 nm selected from a range of 0.2 nm to 0.6 nm, and a thickness t Ru of the ruthenium layer 223b is from 0.2 nm to which magnetic coupling occurs. 1.
  • the measurement results of the magnetic properties of 0.3 nm and 0.5 nm and 1.0 nm and 1.2 nm selected in the range of 2 nm according to the thickness (t Ru ) change of the ruthenium layer 223b are shown in the areas (a), (b), shown in (c) and (d).
  • 7A and 7B are enlarged minor loop portions of the out-of-plane loop measured in regions (b) and (c) of FIG. 6, respectively. All measured samples of FIGS. 6 and 7A and 7B were heat treated at 350 ° C.
  • FIGS. 8A and 8B show the interlayer exchange coupling energy (-J ex or -j ex ) depending on the thickness of the ruthenium layer of a multilayer magnetic thin film stack according to an embodiment of the present invention including a composite spacer.
  • j ex is the normalized value of the maximum J ex .
  • FIG. 8A is a measurement result after heat treatment at 300 ° C.
  • - ⁇ - is the measurement result of the composite spacer according to an embodiment of the present invention
  • - ⁇ - is the 2012 edition Appl. Phys. Lett. 101 obtained by JH Jung, SH Lim, and SR Lee, author of the article “Interlayer exchange coupling between [Pd / Co] multilayers and CoFeB / MgO layers with perpendicular magnetic anisotropy”
  • FIG. 8B shows the results of heat treatment at 300 ° C (- ⁇ -), 350 ° C (- ⁇ -), and 375 ° C (- ⁇ -).
  • the J ex value could not be determined from the history loop, it was arbitrarily set to 0 and represented by an X table.
  • the thickness t Ta of the tantalum layer of the composite spacer layer is 0.4 nm.
  • the thickness of the ruthenium layer 223b is in a relatively narrow range, as the thickness of the ruthenium layer 223b increases, there is a common tendency for the strength of the interlayer exchange bond (IEC) to vibrate and attenuate. Confirmed.
  • IEC interlayer exchange bond
  • an important feature of the composite spacer 223 is that the dependence of the thickness t Ru of the ruthenium layer 223b on the interlayer exchange bonds is almost independent of the presence of the tantalum layer 223a, which indicates that the interlayer linkage bond is a tantalum layer ( 223a).
  • the minimum value of the thickness of the ruthenium layer 223b representing the semi-parallel interlayer bonding reaches 0.4 nm, in which case it serves to suppress the formation of the pinholes that lead to the interlaminar bonding.
  • antiparallel interlayer bonding can also be observed in the composite spacer layer 223 having the ruthenium layer 223b thin as 0.4 nm.
  • the tantalum layer 223a improves post-heat treatment characteristics. Anti-parallel interlayer bonding occurs within the thickness t Ru of the ruthenium layer 223b in the range of 0.4 nm to 0.9 nm. Outside this range in the 0.2 nm to 1.2 nm range, parallel interlayer bonding occurs. It was also confirmed that the strength of the interlayer bonds at the thickness of the ruthenium layer 223b at 0.8 nm and 0.9 nm was substantially unchanged at the heat treatment temperature and the post-heat treatment stability was up to at least 375 ° C.
  • the maximum value of the post-heat treatment stability is reduced to 350 ° C.
  • the strength of the interlayer exchange bonds is 1.0 ⁇ 10 ⁇ 2 erg / cm 2 .
  • the maximum interlayer exchange bond strength of the composite spacer layer 223 according to the embodiment of the present invention is 7.9 ⁇ 10 ⁇ 2 erg / cm 2 at a thickness of 0.8 nm, which is 3.4 ⁇ , which is the strength of the comparative example using only ruthenium layers. This is equivalent to 23% compared to 10 ⁇ 1 erg / cm 2 .
  • Parallel interlayer exchange bonds also appear at 1.0 nm and 1.2 nm, where the thickness t Ru of the ruthenium layer 223b is large.
  • the thickness of the ruthenium layer (t Ru ) is 1.0 nm
  • the strength of the interlayer exchange bond after heat treatment at 300 ° C. is weak, but increases with increasing heat treatment temperature.
  • the thickness t Ru of the ruthenium layer 223b becomes 1.2 nm, larger parallel interlayer exchange bonds appear.
  • the parallel interlayer exchange bonds are so strong that minor loops cannot be separated from the major loop, the strength of the interlayer exchange bonds cannot be determined at the heat treatment temperature of 350 ° C. This is reflected in the out-of-plane hysteresis loop of region d in FIG. 6 and the notation of the value of 375 ° C. in FIG. 8.
  • the tantalum layer 223a absorbs boron from the adjacent CoFe-based magnetic layer 221 during the heat treatment of the magnetic tunneling junctions 200A to 200D, the value of K CoFeB is increased, and the post-heat treatment temperature is increased.
  • the properties of the magnetic tunneling junctions (200A-200D) are maintained even up to a maximum of 375 ° C.
  • the various magnetic tunneling junctions disclosed with reference to the accompanying drawings herein may be implemented as a single memory device or other heterogeneous devices within one wafer chip, such as other devices such as logic processors, image sensors, RF devices. In addition, it may be implemented in the form of a system on chip (SOC). In addition, the wafer chip on which the memory device is formed and the other wafer chip on which the heterogeneous device is formed are bonded by using an adhesive layer, soldering, or wafer bonding technology, and implemented in a single chip form through a wiring technology such as through silicon via. It could be. In addition, the resistance change characteristic of the magnetic tunneling junction may be utilized as a fuse or antifuse in other devices such as a logic processor.
  • non-volatile memory devices may include package on package (PoP), ball grid arrays (BGAs), chip scale packages (CSPs), plastic leaded chip carrier (PLCC), plastic dual in- Line Package (PDIP), Die in Waffle Pack, Die in Wafer FoSM, Chip On Board (COB), Ceramic Dual In-Line Package (CERDIP), Plastic Metric Quad Flat Pack (MQFP), Thin Quad Flatpack (TQFP), Small Outline (SOIC), Shrink Small Outline Package (SSOP), Thin Small Outline (TSOP), Thin Quad Flatpack (TQFP), System In Package (SIP), Multi Chip Package (MCP), Waferlevel Fabricated Package (WFP) or Wafer- Can be packaged in a Level Processed Stack Package (WSP) or the like.
  • the package in which the memory devices according to the embodiments of the present invention are mounted may further include a controller and / or
  • FIG. 9 is a block diagram illustrating an electronic system 4000 including a nonvolatile memory device according to example embodiments.
  • an electronic system 4000 includes a controller 4010, an input / output device (I / O) 4020, a storage device 4030, an interface 4040, and a bus ( bus 4050).
  • the controller 4010, the input / output device 4020, the memory device 4030, and / or the interface 4040 may be coupled to each other via the bus 4050.
  • the bus 4050 may be a single or multiple bus.
  • the controller 4010 may include at least one of a microprocessor, a digital signal processor, a microcontroller, and logic elements capable of performing functions similar thereto.
  • the input / output device 4020 may include a keypad, a keyboard, or a display device.
  • the memory device 4030 may store data and / or instructions, and the memory device 4030 may include a memory cell including a magnetic tunneling junction or a multilayer magnetic thin film stack according to various embodiments disclosed herein. .
  • the memory device 4030 may have a hybrid structure further including other types of semiconductor memory devices (eg, DRAM devices and / or SRAM devices, etc.).
  • the interface 4040 may perform a function of transmitting data to or receiving data from the communication network.
  • the interface 4040 may be in wired or wireless form.
  • the interface 4040 may include an antenna or a wired or wireless transceiver.
  • the electronic system 4000 may further include a high speed DRAM and / or an SRAM as an operation memory for improving the operation of the controller 4010.
  • the electronic system 4000 includes a personal digital assistant (PDA) portable computer, a tablet PC, a wireless phone, a mobile phone, and a digital music player.
  • PDA personal digital assistant
  • Input means such as music players, memory cards, solid state storage devices (SSDs), computers, displays, digitizers and mice, or any electronic product that can transmit and / or receive information in a wireless environment. have.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은 다층 자기 박막 스택 및 자기 터널링 접합(MTJ)를 이용한 비휘발성 자기 메모리 소자에 관한 것이다. 본 발명의 일 실시예에 따른 다층 자기 박막 스택은 터널링 장벽층, 상기 터널링 장벽층의 제 1 면 상의 자기 고정층, 및 상기 터널링 장벽층의 상기 제 1 면과 반대되는 제 2 면 상의 자기 자유층을 포함하는 자기 터널링 접합을 포함하는 다층 자기 박막 스택이다. 일 실시예에서, 상기 자기 고정층 및 상기 자기 자유층 중 적어도 하나는, 상기 터널링 장벽층에 인한 체심 입방 구조를 가지며, 코발트 (Co) 및 철 (Fe)을 함유하는 CoFe계 제 1 자성층; 상기 CoFe계 자성층과 층간 자기 교환 결합되는 제 2 자성층; 및 상기 CoFe계 제 1 자성층과 상기 제 2 자성층 사이에 배치되고, 상기 CoFe계 자성층에 인접하는 탄탈륨 (Ta)층 및 상기 제 2 자성층에 인접하는 루테늄 (Ru)층의 적층 구조를 포함하는 제 1 복합 스페이서층을 포함한다.

Description

다층 자성 박막 스택 및 이를 포함하는 비휘발성 메모리 소자
본 발명은 메모리 기술에 관한 것으로, 더욱 상세하게는, 다층 자성 박막 스택 및 이를 포함하는 비휘발성 메모리 소자에 관한 것이다.
자기 랜덤 액세스 메모리 (magnetic RAM 또는 MRAM)는 나노 자성체 특유의 스핀 의존 전도 현상에 기초한 거대 자기저항 효과 또는 터널링 자기저항 효과를 이용하는 비휘발성 고체 자기 메모리 소자이다. 상기 MRAM은 다른 상변화 메모리 (PcRAM) 또는 저항성 메모리 (ReRAM)에 비하여 속도가 빠르고 반복 사용에 따른 내구성이 우수하여 최근에 많은 주목을 받고 있다.
상기 MRAM 소자의 실현을 위하여, 가장 활발히 연구되는 스핀 트랜스퍼 토크 자기 랜덤 액세스 메모리 (STT-MRAM)는 고속 동작과 우수한 전력 효율을 갖고, 고집적화가 가능하기 때문에 유력한 차세대 메모리이다. 상기 STT-MRAM은 2개의 자성 박막 사이에 한 개의 터널링 장벽층을 삽입한 구조를 갖는 자기 터널링 접합 (magnetic tunnel junction; MTJ) 구조를 포함한다. 상기 MTJ 구조에 있어서, 수직 자기 이방성 (perpendicular magnetic anisotropy; 또는 PMA라 함)은 수평 자기 이방성 (in-plane magnetic anisotropy)에 비하여 자화 반전을 위한 낮은 스위칭 전류 밀도와 높은 열적 안정성을 가질 뿐만 아니라 스케일 측면에서도 이점을 갖는다.
상기 PMA는 하나 이상의 자성층의 고유 결정자기 이방성 (intrinsic magnetocrystalline anisotropy) 또는 층들 사이의 계면 효과에 의한 이방성에 의해 얻어질 수 있다. 통상적으로, 고유 결정자기 이방성에 의하는 경우, 높은 기록 전류가 필요하고, 상기 자성 박막의 결정성을 얻기 위하여 500℃ 이상의 높은 제조온도가 요구되기 때문에, 다층 박막 적층 구조를 통해 달성될 수 있는 계면 효과에 의한 이방성이 바람직하다. 상기 다층 박막 적층 구조는 통상의 스퍼터링 공정에 의해 형성할 수 있고 300℃ 이하의 낮은 온도에서 제조가 가능하기 때문에 제조 공정이 용이한 이점이 있다.
그러나, 상기 계면 이방성을 이용한 수직 자화 방식은, 일반적으로, 열을 수반하는 후속 공정에서 수직 자화 특성이 열화되는 낮은 후열처리 안전성을 갖는 문제점이 있다. 이는 신뢰성 있는 데이터의 기록과 데이터 유지 특성 (data retention)에 직접적인 영향을 미치므로 이의 개선이 요구된다.
본 발명이 해결하고자 하는 과제는 높은 계면 이방성을 가지면서도 후열처리 안정성을 개선하여 신뢰성 있는 데이터의 기록과 장기간의 데이터 유지 특성을 갖는 신뢰성 있는 다층 자기 박막 스택을 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 다른 과제는 전술한 이점을 갖는 다층 자기 박막 스택을 포함하는 비휘발성 메모리 소자를 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 다층 자기 박막 스택은, 터널링 장벽층, 상기 터널링 장벽층의 제 1 면 상의 자기 고정층, 및 상기 터널링 장벽층의 상기 제 1 면과 반대되는 제 2 면 상의 자기 자유층을 포함하는 자기 터널링 접합을 포함한다. 상기 자기 고정층 및 상기 자기 자유층 중 적어도 하나는, 상기 터널링 장벽층에 인접한 체심 입방 구조를 가지며, 코발트 (Co) 및 철 (Fe)을 함유하는 CoFe계 제 1 자성층; 상기 CoFe계 자성층과 층간 자기 교환 결합되는 제 2 자성층; 및 상기 CoFe계 제 1 자성층과 상기 제 2 자성층 사이에 배치되고, 상기 CoFe계 자성층에 인접하는 탄탈륨 (Ta)층 및 상기 제 2 자성층에 인접하는 루테늄 (Ru)층의 적층 구조를 포함하는 제 1 복합 스페이서층을 포함한다.
일 실시예에서, 상기 터널링 장벽층은 Al2O3, MgO, TiO2, AlN, RuO, SrO, SiN, CaOx, HfO2, Ta2O5, ZrO2, SiC, SiO2, SiOxNy, 또는 이들 중 2 이상의 적층 구조를 포함한다. 상기 CoFe계 제 1 자성층은, 코발트-철 (CoFe), 코발트-철-붕소 (CoFeB) 또는 이들 중 2 이상의 적층 구조를 포함할 수 있다.
상기 제 2 자성층은 비자성 금속층 및 코발트 함유 자성층이 적어도 1회 이상 교번하여 적층된 다층구조를 포함할 수 있다. 이 경우, 상기 비자성 금속층은 백금 (Pt), 로듐 (Rh), 하프늄 (Hf), 파라듐 (Pd), 탄탈륨 (Ta), 오스뮴(Os), 게르마늄 (Ge), 이리듐 (Ir), 금 (Au), 및 은 (Ag) 중 어느 하나 또는 이들의 합금을 포함할 수 있다. 또한, 상기 코발트 함유 자성층은 순수 코발트층, CoZr 합금층, CoFe 합금층, CoFeB 합금층 또는 이들의 적층 구조를 포함할 수 있다.
일 실시예에서, 상기 제 1 자성층과 상기 제 2 자성층은 반평행 층간 교환 결합을 할 수 있다. 상기 제 1 복합 스페이서층의 상기 탄탈륨층은 0.2 nm 내지 0.6 nm의 두께를 가지며, 상기 루테늄층은 0.2 nm 내지 1.2 nm의 두께를 가질 수 있다. 또한, 상기 루테늄층의 두께는 0.6 내지 0.9 nm의 범위 내일 수 있다.
상기 자기 고정층 및 상기 자기 자유층 중 다른 하나는, 상기 제 1 자성층과 접하는 상기 터널링 장벽층의 다른 면 상에 인접한 체심 입방 구조를 가질 수 있다. 코발트 (Co) 및 철 (Fe)을 함유하는 CoFe계 제 3 자성층; 상기 CoFe계 자성층과 층간 자기 교환 결합되는 제 4 자성층; 및 상기 CoFe계 제 3 자성층과 상기 제 4 자성층 사이에 배치되고, 상기 CoFe계 자성층에 인접하는 탄탈륨(Ta)층 및 상기 제 2 자성층에 인접하는 루테늄 (Ru)층의 적층 구조를 포함하는 제2 복합 스페이서층을 포함할 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 다층 자기 박막 스택은, 체심 입방 구조의 (001) 배향의 성장면을 갖는 제 1 자성층; 최조밀 결정 성장면을 갖는 제 2 자성층; 및 상기 제 1 자성층과 상기 제 2 자성층 사이에 삽입되고, 상기 제 1 자성층 측의 탄탈륨층 및 상기 제 2 자성층 측의 루테늄층의 복합 스페이서층을 포함할 수 있다. 상기 제 1 자성층과 상기 제 2 자성층은 반평행 층간 교환 결합을 할 수 있다.
상기 복합 스페이서층의 상기 탄탈륨층은 0.2 nm 내지 0.6 nm의 두께를 가지며, 상기 루테늄층은 0.2 nm 내지 1.2 nm의 두께를 가질 수 있다. 상기 루테늄층의 두께는 0.6 내지 0.9 nm의 범위 내이다.
상기 다층 자기 박막 스택은, 상기 복합 스페이서층과 접하는 상기 제 1 자성층의 면과 반대되는 면 상에 상기 제 1 자성층의 열처리에 의한 상기 (001) 배향의 성장면으로 결정화를 위한 템플릿 층을 더 포함할 수 있다. 상기 템플릿 층은 MgO (001)을 포함할 수 있다. 상기 다층 자기 박막 스택은 수직 이방성을 가질 수 있다.
상기 제 1 자성층은 코발트-철 (CoFe), 코발트-철-붕소 (CoFeB) 또는 이들 중 2 이상의 적층 구조를 포함할 수 있다. 또한, 상기 제 2 자성층은 백금 (Pt)층 및 코발트 (Co) 자성층이 적어도 1회 이상 교번하여 적층된 다층구조를 포함할 수 있다.
또한, 본 발명의 실시예에 따르면, 상기 다층 자기 박막 스택을 포함하는 비휘발성 메모리 소자가 제공된다.
본 발명의 실시예에 따르면, 탄탈륨층 및 루테늄층의 적층 구조를 갖는 복합 스페이서층을 이용하여 우수한 터널링 자기저항 효과를 갖는 체심 입방구조의 CoFe계 자성층과 열적 안정성이 우수한 수직 이방성을 갖는 비자성 금속층 및 코발트 함유 자성층을 포함하는 적어도 하나 이상의 단위 적층 구조를 포함하는 다층 자성층 사이의 완전한 구조적 탈결합과 자기적 결합을 통하여 높은 후열저리 안정성과 강한 수직 자기 이방성, 높은 터널링 자기저항 효과를 확보하여, 신뢰성있는 데이터의 기록과 높은 데이터 유지 특성을 갖는 다층 자기 박막 스택이 제공될 수 있다. 또한, 본 발명의 실시예에 따르면, 체심 입방 구조의 결정 구조를 갖는 제 1 자성층과 최조밀 결정 구조를 갖는 제 2 자성층 사이를 구조적으로 탈결합 함과 동시에 이들 자성층들을 자기적으로 결합시킬 수 있는 자성 구조의 특성 제어가 용이한 다층 자기 박막 스택이 제공될 수 있다.
또한, 본 발명의 다른 실시예에 따르면, 전술한 이점을 갖는 다층 자기 박막 스택을 포함하는 비휘발성 메모리 소자가 제공될 수 있다.
도 1a 및 도 1b는 각각 본 발명의 일 실시예에 따른 수직 자화형 (magnetization perpendicular to the plane; MPP) 자기 터널링 접합 (MTJ)을 포함하는 비휘발성 메모리 소자의 메모리 셀의 단면도들이다.
도 2a 내지 도 2d는 본 발명의 다양한 실시예에 따른 자기 터널링 접합들을도시하는 단면도이다.
도 3a는 본 발명의 일 실시예에 따른 복합 스페이서층을 포함하는 다층 자성 박막 스택을 도시하는 단면도이며, 도 3b는 비교 실험예로서 복합 스페이서층 대신에 Ru 층이 삽입된 비교예에 따른 다층 자성 박막 스택을 도시하는 단면도이다.
도 4a 내지 도 4c는 본 발명의 실시예에 따른 다층 자성 박막 스택의 면외 (H⊥, ○) 면내 (H∥, □) m-H 루프 그래프이며, 도 4d 내지 도 4f는 비교예에 따른다층 자성 박막 스택의 m-H 루프 그래프이다.
도 5a 및 도 5b는 각각 본 발명의 실시예에 따른 복합 스페이서를 포함하는다층 자성 박막 스택의 탄탈륨층의 두께의 변화에 따른 자화값 ms 및 mr과 제 1 자성층인 코발트-철-붕소 (CoFeB)의 유효 수직 자기 이방성 에너지 밀도 KCoFeB 및 제1 자성층과 제 2 자성층 사이의 층간 교환 결합 에너지 밀도 Jex 값을 나타내는 그래프이다.
도 6은 발명의 실시예에 따른 복합 스페이서층을 포함하는 다층 자성 박막 스택 (2000)의 면외 (H⊥, ○) 및 면내 (H∥, □) m-H 루프 그래프들이다.
도 7a 및 도 7b는 각각 도 6의 영역 (b) 및 (c)에서 측정된 면외 루프의 마이너 루프 부분을 확대한 것이다.
도 8a 및 도 8b는 복합 스페이서를 포함하는 본 발명의 실시예에 따른 다층 자성 박막 스택의 루테늄층의 두께에 따른 층간 교환 결합 에너지 (-Jex 또는 -jex)를 도시한다.
도 9는 본 발명의 일 실시예들에 따른 비휘발성 메모리 소자를 포함하는 전자 시스템을 도시하는 블록도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다 (comprise)" 및/또는 "포함하는 (comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 명세서에서 제 1, 제 2 등의 용어가 다양한 부재, 부품, 영역, 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역 또는 부분을 다른 영역 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제 1 부재, 부품, 영역 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제 2 부재, 부품, 영역 또는 부분을 지칭할 수 있다.
또한, 어떤 층이 다른 층 "상에" 형성 또는 배치되어 있다라고 하는 경우에, 이들 층들 사이에 중간층이 형성되거나 배치될 수 있다. 이와 유사하게, 어떤 재료가 다른 재료에 인접한다고 하는 경우에도 이들 재료들 사이에 중간 재료가 있을 수 있다. 반대로, 층 또는 재료가 다른 층 또는 재료 상에 "바로" 또는 "직접" 형성되거나 배치된다 라고 하는 경우 또는 다른 층 또는 재료에 "바로" 또는 "직접" 인접 또는 접촉된다고 하는 경우에는, 이들 재료 또는 층들 사이에 중간 재료 또는 층이 없다는 것을 이해하여야 한다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 부재들 의 크기와 형상은 설명의 편의와 명확성을 위하여 과장될 수 있으며, 실제 구현시, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 된다.
본 명세서에서, "기판"이라는 용어는 실리콘, 실리콘-온-절연체(SOI) 또는 실리콘-온-사파이어 (SOS)와 같은 벌크형 기저 구조체에 한정되지 않으며, 반도체 층, 도핑되거나 도핑되지 않은 반도체층 및 변형된 반도체 층 또는 비반도체층도 지칭할 수 있다. 또한, 상기 반도체란 용어는 실리콘계 재료에 한정되지 않으며, 탄소, 폴리머, 또는 실리콘-게르마늄, 게르마늄 및 갈륨-비소계 화합물 재료와 같은 Ⅲ-Ⅴ족 반도체 재료, Ⅱ-Ⅵ족 반도체 재료 또는 혼합 반도체 재료를 집합적으로 지칭한다. 상기 비반도체란 용어는 절연성 세라믹 재료, 금속 재료 또는 폴리머 재료를 지칭할 수 있으며, 이에 한정되지 않는다.
도 1a 및 도 1b는 각각 본 발명의 일 실시예에 따른 수직 자화형(magnetization perpendicular to the plane; MPP) 자기 터널링 접합 (MTJ; 100A, 100B)을 포함하는 비휘발성 메모리 소자의 메모리 셀 (1000A, 1000B)의 단면도들이다.
도 1a를 참조하면, 메모리 셀 (1000A)은 정보 저장 부재이며, 비휘발성 자기 메모리 소자들 (1000A)의 단위 스토리지 노드를 구성할 수 있다. 메모리 셀 (1000A)의 자기 터널링 접합 (100A)의 일 단부에는, 메모리 셀의 선택을 위한 선택 소자, 예를 들면, 트랜지스터 (TR)가 결합될 수 있다. 트랜지스터 (TR)의 게이트는 제 1 배선, 예를 들면, 워드 라인 (WL)에 전기적으로 결합될 수 있다. 자기 터널링 접합 (100A)의 타 단부는, 예를 들면, 비트 라인 (BL)에 연결될 수 있다. 메모리 셀 (1000A)은 워드 라인 (WL) 및 비트 라인 (BL)에 결합되는 적합한 전극(EL1, EL2)을 더 포함할 수 있다. 트랜지스터 (TR)는 선택 소자의 비제한적 예이며, 전계효과트랜지스터 또는 바이폴라 트랜지스터일 수 있다. 또는, 상기 선택 소자는, 그래핀 (graphene) 또는 나노 현상을 이용한 나노 스위칭 소자일 수도 있다.
도 1b를 참조하면, 다른 실시예에서, 메모리 셀 (1000B)을 선택하기 위한 선택 소자는 이에 직렬 결합된 다이오드 (DI)를 포함할 수 있다. 도 1b에 도시된 다이오드 (DI)는 PN 접합 다이오드를 예시한다. 다른 실시예에서, 다이오드(DI)는 PN 접합 다이오드 (DI)와 함께 또는 이를 대체하여, 워드 라인 (WL)과 비트라인 (BL)의 전위 차에 따른 셀 선택성을 얻을 수 있는 여하의 다이오드일 수 있으며, 그 극성이 반전된 다이오드, 또는 단방향 스위칭과 같은 구동 방식을 위하여 양방향 정류 특성을 갖는 양방향 다이오드일 수 있다. 또 다른 실시예에서, 상기 다이오드 (DI)는 메모리 소자의 고용량화, 온 전류의 향상, 또는 멀티 비트 구동을 위하여, 쇼트키 장벽 다이오드, 제너 다이오드, 진성 (intrinsic) 반도체층이 결합된 p-i-n (p type semiconductor-intrinsic semiconductor-p type semiconductor) 접합 다이오드, 또는 금속층과의 접합을 통한 p-i-m (p type semiconductorintrinsic semiconductor-metal) 구조의 다이오드를 포함할 수도 있다.
도 1a와 도 1b에 도시된 비트 라인 (BL)과 워드 라인들 (WL)은 서로 다른 방향으로 연장된, 예를 들면 직교하는 다수의 스트라이프 패턴을 가질 수 있으며, 이들 패턴들이 교차하는 격자점마다 자기 터널링 접합 (100A, 100B)이 배치되는 셀 어레이를 구성할 수 있다. 일 실시예에서, 메모리 셀들은 4F2의 집적도를 만족하는 크로스 포인트 (cross point) 어레이 구조를 가질 수 있다. 이러한 메모리 셀들의 어레이는 2차원 평면 구조에 한정되지 않고, 기판의 수직 방향으로 2 이상의 수평 어레이가 적층되는 3 차원 구조를 갖거나, 기판의 수직 방향으로 신장된 채널층을 형성하여 얻어지는 3 차원 구조를 가질 수도 있다.
메모리 셀을 구성하는 자기 터널링 접합 (100A, 100B)은 터널링 장벽층 (110), 자기 고정층 (120), 및 자기 자유층 (130)을 포함할 수 있다. 자기 고정층 (120)과 자기 자유층 (130)의 적층 순서는 도 1a 및 도 1b에 도시된 바와 같이, 터널링 장벽층 (110)을 사이에 두고 서로 역전될 수 있다. 단방향 화살표 (A)는 자기 고정층 (120)이 고정 자화를 갖고 있는 것을 나타내며, 양방향 화살표(B)는 자기 자유층 (130)이 자기 고정층 (120)의 자화 방향에 대하여 평행하게 자화되거나 역평행하게 자화될 수 있음을 나타낸다. 일 실시예에서, 자기 자유층(130)의 자화 방향의 변경은 자기 터널링 접합 (100A, 100B)을 따라 흐르는 스핀토크를 갖는 터널링 전류의 방향을 제어하여 달성될 수 있다.
자기 고정층 (120) 및 자기 자유층 (130)은 수직 자기 이방성(perpendicular magnetic anisotropy; 또는 PMA라 함)을 갖는다. 도시하지는 않았지만, 자기 자유층 (130) 상에 다른 터널링 장벽층과 자기 고정층을 추가적으로 적층하여 자기 자유층 (130)을 사이에 두고 2 개의 자기 고정층이 대향 배치된 대칭적인 자기 터널링 접합이 제공될 수도 있다. 이러한 대칭적 자기 터널링 접합은 프로그래밍 및 삭제를 위한 전류의 방향을 단방향으로 할 수 있는 이점이 있다.
도 2a 내지 도 2d는 본 발명의 다양한 실시예에 따른 자기 터널링접합들 (200A, 200B, 200C, 200D)을 도시하는 단면도이다.
도 2a를 참조하면, 자기 터널링 접합 (200A)은, 터널링 장벽층(210), 터널링 장벽층 (210)의 제 1 면 (210a) 상의 자기 고정층 (220), 및 터널링 장벽층 (210)의 제 2 면 (210b) 상의 자기 자유층 (230)을 포함한다. 터널링 장벽층 (210)을 사이에 두고 자기 고정층 (220)과 자기 자유층 (230)의 적층 순서는 역전될 수 있다. 자기 고정층 (220) 및 자기 자유층 (230)은 각각 단일 자성층, 서로 다른 종류의 자성층들의 적층체 또는 자성층과 비자성층의 적층체를 포함할 수 있다. 이에 관하여는 후술하도록 한다.
터널링 장벽층 (210)은, 예를 들면, Al2O3, MgO, TiO2, AlN, RuO, SrO, SiN, CaOx, HfO2, Ta2O5, ZrO2, SiC, SiO2, SiOxNy, 또는 이들 중 2 이상의 적층박막을 포함할 수 있다. 바람직하게는, 터널링 장벽층 (210)은 NaCl 타입의 (001) 배향의 MgO 층 (이하, MgO (001) 층이라 함)을 포함할 수 있다. 상기 MgO (001) 층은 단결정 또는 다결정질 일 수 있으며, 자기 터널링 접합 (200A)을 구성하는 층들을 적층한 후 열처리시 이에 인접하는 자기 자유층 (230) 또는 자기 고정층 (220)을 구성하는 자성층 (221)을 체심 입방 구조로 결정화를 유도하는 템플릿층으로 기능할 수 있다.
일 실시예에서, 자기 고정층 (220)은 도 2a에 도시된 바와 같이, 제1 자성층 (221), 제 2 자성층 (222) 및 이들 자성층들 (221, 222) 사이의 복합 스페이서층 (223)을 포함할 수 있다. 제 1 자성층 (221)은 강한 PMA 특성을 갖기 위한 체심 입방 (body centered cubic; bcc) 구조의 (001) 결정 성장면을 갖는 자성층일 수 있다. 상기 bcc 구조의 자성층은, 예를 들면, CoFe계 자성층일 수 있다. 상기 CoFe계 자성층은, 코발트-철 (CoFe), 코발트-철-붕소 (CoFeB) 또는 이들 중 2 이상의 적층 구조를 포함할 수 있다. 상기 코발트-철-붕소 자성층은 스퍼터링 공정에 의해 형성시 비정질일 수 있지만, 다층 자기 박막 스택 (200A)이 후열처리되거나 배선 공정과 같은 후속 공정에서 수반되는 열부하에 의해 열처리되는 경우 (이하에서는, 자기 터널링 접합에 대해 열처리 효과가 나타나는 모든 후속 공정을 후열처리라고 통칭함), 크기가 작은 붕소가 인접층으로 확산하면서 상기 비정질의 코발트-철-붕소 자성층이 bcc 구조의 CoFe 화합물층으로 결정화될 수 있는 유리한 조건이 형성될 수 있다. 이 경우, 터널링 장벽층 (210)이 예를 들면, (001) 구조를 갖는 MgO 층인 경우, 상기 MgO (001) 층의 탬플릿 효과에 의해 성막시 비정질을 갖는 코발트-철-붕소로 이루어진 제 1 자성층 (221)이 상기 붕소의 확산과 함께(001) 결정화되어 bcc 구조를 갖는 코발트-철층을 포함하는 제 1 자성층 (221)을 형성할 수 있다. 후술하는 바와 같이 터널링 장벽층 (210)의 다른 면 (210b) 상에도 코발트-철-붕소로 이루어진 자성층을 형성하고 적합한 열처리를 통하여 bcc(001) 구조를 갖는 CoFe층을 포함하는 자성층을 형성하는 경우 계면 이방성에 기초한 수직 이방성을 갖는 최대 자기터널저항 효과(tunneling magnetoresistance effect)를 갖는 자기터널 접합이 제공될 수 있다.
일 실시예에서, 상기 CoFe계 자성층에서, 원자비 Co : Fe 는 1 : 5 내지 7 : 3의 범위 내일 수 있다. 바람직하게는, 상기 원자비 내에서, Fe의 몰수가 Co의 몰수보다 더 큰 것이 바람직하다. 이것은, Fe의 몰수가 Co의 몰수보다 클수록 상기 CoFe계 자성층이 안정된 bcc 구조를 확보하면서 동시에 높은 스핀 분극비(spin polarization ratio)가 얻어질 수 있기 때문이다.
제 2 자성층 (222)은 높은 수직 자기 이방성을 가지고 열적 안정성이 우수한 강자성층 또는 반강자성층을 포함 할 수 있다. 제 2 자성층 (222)은 제1 자성층과 자기적 결합에 의해 큰 자기터널저항 효과와 향상된 열적 안정성을 가지는 합성 페리 자성층 (synthetic ferri-magnetic layer) 또는 합성 반강자성층(synthetic anti-ferro-magnetic layer)를 구현할 수 있다. 특히, 상기 합성 페리 자성층의 구현은 자기 터널링 접합을 이용한 메모리 소자의 스핀-전달 스위칭의 저전력화 및 초고집적화를 위하여 중요하다.
제 2 자성층 (222)은 후술하는 바와 같이 복합 스페이서층 (223)에 의해 제 1 자성층 (221)과 구조적으로 탈결합되기 때문에, 제 2 자성층 (222)의 결정 구조는 제 1 자성층 (221)에 영향을 미치지 않는다. 따라서, 제 2 자성층 (222)은, 특정 결정 구조에 한정되지 않고, 자기 터널링 접합 (200A)의 수직 이방성을 강화할 수 있는 여하의 결정 구조, 예를 들면 최조밀 결정 성장면 (close-packed growth plane), 예를 들면, (111) 면 또는 (110) 면으로 우선 배향되는 단일 자성층, 서로 다른 종류의 자성층들의 적층체, 또는 자성층과 비자성층의 적층체를 포함할 수 있다.
제 1 자성층 (221)은 강자성체를 포함하고, 제 2 자성층(222)은 반강자성체를 포함할 수도 있다. 상기 반강자성체는, 예를 들면, PtMn, IrMn, MnO, MnS, MnTe, MnF2, FeCl2, FeO, CoCl2, CoO, NiCl2, NiO 중 어느 하나 또는 2 이상을 포함할 수 있다. 전술한 제 1 자성층 (221)과 제 2 자성층 (222)의 구성은 예시적이며, 복합 스페이서층 (223)이 제 1 자성층 (221)과 제 2 자성층 (222)을 구조적으로 탈결합시키지만 제 1 자성층 (221)과 제 2 자성층 (222) 사이를 자기적으로 강하게 결합시킬 수 있으므로, 우수한 TMR 특성과 수직 이방성을 갖는 자기 터널링 접합을 포함하는 다층 자기 박막 스택이 제공될 수 있다.
복합 스페이서층 (223)은 탄탈륨층 (223a)과 루테늄층 (223b)의 적층 구조를 갖는다. 탄탈륨층 (223a)은 bcc 구조의 결정 성장면을 갖는 제 1 자성층(221)측에 인접하고, 루테늄층 (223b)는 bcc 구조와 다른 결정 구조를 갖는 제 2 자성층 (222)측에 인접한다. 탄탈륨층 (223a)에 의해 제 1 자성층 (221)과 제 2 자성층 (222) 사이에 구조적 탈결합이 이루어진다. 그러나, 탄탄률층 (223a)만으로는 제 1 자성층 (221)과 제 2 자성층 (222) 사이에 자기적 탈결합이 일어나기 때문에 충분한 수직 이방성을 갖는 자기 고정층 (220)을 얻을 수 없다. 그러나, 이러한 탄탈륨층 (223a)의 결점은 제 1 자성층 (221)과 제 2 자성층(222) 사이에서 강한 자기적 결합을 유도하는 루테늄층 (223b)에 의해 보충된다. 이는 복합 스페이서층(223)에서 루테늄층 (223b)에 의한 층간 교환 결합(interlayer exchange coupling; IEC) 효과에 의해 얻어지며, 이에 관하여는 상세히 후술될 것이다.
일 실시예에서, 복합 스페이서층 (223)의 탄탈륨층 (223a)은 0.2 nm 내지 0.6 nm의 두께를 가진다. 탄탈륨층 (223a)의 두께가 0.2 nm 미만인 경우 제 1 자성층 (221)의 (001) 배향을 유도하기 어려우며, 0.6 nm를 초과하는 경우 이를 사이에 두고 대향 배치되는 자성층들, 즉 제 1 자성층(221)과 제 2 자성층(222)의 층간 교환 결합 특성이 저하된다.
루테늄층 (223b)은 0.2 nm 내지 1.2 nm의 두께를 가질 수 있다. 복합 스페이서층 (223)의 루테늄층 (223b)의 두께의 최소값은 본 발명의 실시예에 따르면 0.2 nm까지 감소될 수 있다. 이 영역에서 통상적으로 루테늄층 (223b)에는 핀홀 (pin hole)이 형성되어 IEC 효과가 나타나기 어렵지만 인접하는 탄탈륨층(223a)에 의해 보강되어 IEC 효과를 보이는 루테늄층 (223b)의 두께가 최소화되어 이론적 또는 실용적 이점을 얻을 수 있도록 한다. 탄탈륨층 (223a)의 두께 tTa가 0.4 nm 이고 루테늄층 (223b)의 두께 tRu가 0.8 nm일 때, IEC 절대값은 최대값인 7.9 × 10-2 erg/cm2 에 이른다. 바람직하게는, 루테늄층 (223b)의 두께는 0.3 nm 내지 0.9 nm의 범위 내이며, 더욱 바람직하게는, 후술하는 바와 같이 합성 페리 자성체를 얻을 수 있는 반평행 층간 교환 결합이 나타나는 0.4 nm 내지 0.9 nm의 범위 내이며, 더욱 더 바람직하게는, 375℃ 이상에서도 안정된 층간 교환 결합이 얻어지는 0.6 nm 내지 0.9 nm의 범위 내이다.
본 발명의 다른 실시예에 따르면, 제 2 자성층 (222)은 다층 구조를 포함할 수 있다. 예를 들면, 제 2 자성층 (222)은, 도 2b에 도시된 바와 같이 비자성 금속층(nonmagnetic metal layer; 이하 NM이라 함, 222a)과 코발트 (Co) 함유 자성층 (222b)의 단위 적층 구조가 적어도 1회 이상 적층된 [NM/Co]N 다층 구조를 포함할 수 있다. 상기 [NM/Co]N 다층 구조는 비자성 금속층 (222a)과 코발트 함유 자성층 (223b)의 초격자 구조를 가질 수 있다.
일 실시예에서, 비자성 금속층 (222a)은 백금(Pt)을 포함하고, 코발트 함유 자성층 (222b)은 순수 코발트를 포함하는 [Pt/Co]N 또는 [Co/Pt]N (여기서, N은 적층 회수로서 1 이상의 정수임) 다층 구조를 포함할 수 있다. 상기 N은 1 내지 20 이하의 범위 내일 수 있다. 다른 실시예에서, 비자성 금속층 (222a)은, 로듐(Rh), 하프늄(Hf), 파라듐(Pd), 탄탈륨(Ta), 오스뮴(Os), 게르마늄(Ge), 이리듐(Ir), 금(Au), 및 은(Ag) 중 어느 하나 또는 이들의 합금을 포함할 수 있다. 다른 실시예에서, 코발트 함유 자성층 (222b)는 CoZr 합금층, CoFe 합금층, CoFeB 합금층, 또는 이들의 적층 구조와 같은 코발트 함유 합금층을 포함할 수도 있다.
[NM/Co]N 다층 구조 (222)는 최조밀 성장면이 fcc (111) 면인 경우 스퍼터링을 통하여 이의 형성이 용이하게 달성될 수 있을 뿐만 아니라, 계면 이방성에 의한 강한 수직 자기 이방성(PMA)을 가지며, 동시에 높은 열적 안정성을 갖기 때문에 고집적 자기 메모리의 비휘발성 메모리 셀의 구현을 위해 매우 중요하다. 또한, 상기 다층 구조의 구성층들의 두께, 적층 회수 N, 또는 비자성 금속층의 종류라는 다양한 선택성에 기반한 제어 변수를 갖기 때문에 자화율의 크기와 같은 특성 조절이 용이한 이점이 있다. 예를 들면, 상기 [Pt/Co]N 다층 구조는 구성층들의 두께의 조절을 통해 300℃ 이상의 높은 온도에서도 PMA 특성이 유지되는 온도 내구성을 얻을 수 있다. 예를 들면, 본 출원인의 한국 특허 출원 제10-1287370호(본 명세서에 동 특허의 전체 개시 사항이 참조에 의해 포함됨)에 개시된 바와 같이, 상기 [Pt/Co]N 다층 구조 (222)에서, 자성층인 코발트층 (222b)의 두께가 백금층(222a)의 두께보다 더 큰 반전 구조를 갖도록 하여 PMA 특성의 내열성을 향상시킬 수 있다. 예를 들면, 코발트층 (222b)의 두께는 0.4 내지 0.5 nm이고 백금층(222a)의 두께는 0.2 nm인 경우이다. [NM/Co]N 다층 구조 (222), 바람직하게는 반전 구조의 [Pt/Co]N 다층 구조(222)는 500℃ 부근까지도 상기 PMA 특성을 유지할 수 있으며, 이로써 이를 포함하는 자기 고정층(220) 전체의 PMA 특성이 유지될 수 있다.
[Pt/Co]N 다층 구조를 갖는 제 2 자성층 (222)은 최밀 성장면이 fcc(111)면이지만, [Pt/Co]N 다층 구조의 제 2 자성층 (222)과 (001) bcc 구조의 제 1 자성층(221) 사이에 삽입된 복합 스페이서층(223)이 제 1 자성층 (221)과 제 2 자성층 (222) 사이를 구조적으로 탈결합시킨다. 그에 따라, 제 1 자성층 (221)은 제2 자성층 (222)의 결정 조직으로부터 영향을 받지 않게 되며, 인접하는 다른 층인 MgO (001) 터널링 장벽층 (210)의 영향을 지배적으로 받을 수 있다.
자기 터널링 접합을 형성하기 위해 순차대로 [Pt/Co]N 다층 구조를 갖는 제 2 자성층 (222)/복합 스페이서층 (223)/비정질의 CoFeB 층을 포함하는 제 1 자성층 (221)/MgO (001) 터널링 장벽층 (210)/비정질의 CoFeB층을 포함하는 자기 자유층 (230)으로 된 다층 자성 박막 스택 (200B)을 형성할 수 있다. 다층 자기 박막 스택 (200B)은 후열처리 동안, 복합 스페이서층 (223)의 구조적 탈결합 효과에 의해 비정질의 제 1 자성층 (221)이 MgO (001) 터널링 장벽층 (210)에 의해서만 탬플릿 효과를 겪게 될 뿐, 제 2 자성층 (222)의 fcc (111) 면으로부터는 영향을 받지 않을 수 있다. 이로써, 상기 비정질의 CoFeB 층을 포함하는 제 1 자성층 (221)은 (001) bcc 구조로 안정적으로 결정화되고, CoFeB 층을 포함하는 자기 자유층(230)도 (001) bcc 구조로 안정화되어 TMR 특성을 최대화할 수 있다.
도 2b의 구조에서, 상기 (001) bcc 구조로 안정화된 층이 CoFe계 자성층 (221)인 경우, 우수한 열적 안정성을 가지면서도 강한 PMA 특성을 갖는 [Pt/Co]N 다층 구조를 갖는 제 2 자성층 (222)은 (001) bcc 구조의 CoFe 또는 CoFeB를 포함하는 제 1 자성층 (221)과 함께 반평행 층간 교환 결합 (antiparallel IEC; AP-IEC)에 의해 합성 페리 자성층을 구현할 수 있다. 상기 합성 페리 자성층은 고정 자성층 (220)에서 발생하는 스트레이 필드들 (stray fields)을 감소시키거나 억제함으로써 저전력 구동이 가능한 메모리 소자를 제공할 수 있다. 특히 나노미터 스케일의 고집적 메모리 셀의 경우에 상기 스트레이 필드가 악영향을 미칠 수 있기 때문에 본 발명의 실시예에 따른 합성 페리 자성층은 바람직하다. 이에 관하여는 실험예를 통하여 상세히 후술하도록 한다.
도 2b와 함께 다시 도 2a를 참조하면, 터널링 장벽층 (210)의 제 1 면 (210a)과 반대되는 제 2 면 (210b) 상에 자기 자유층 (230)이 더 형성되어 자기 터널링 접합(200A, 200B)이 제공될 수 있다. 자기 자유층 (230)은, 강자성체를 포함할 수 있다. 상기 강자성체는, 예를 들면, 전술한 CoFe계 자성층을 포함하는, Fe, Co, Ni 또는 이들의 합금인 CoFe, NiFe, CoNiFe 또는 도핑된 합금인 CoX, CoNiFeX, CoFeX (여기서, X는 B, Cu, Re, Ru, Rh, Hf, Pd, Pt, Ta, Os, Ge, Ir, Au, Ag, 및 C 중 어느 하나 또는 이들의 조합일 수 있음)에서 적절히 선택될 수 있다. 또는, 상기 강자성체는 Fe3O4, CrO2, NiMnSb, PtMnSb 및 BiFeO와 같은 반금속성 강자성 재료를 포함할 수 있다. 이들 재료들은 예시적이며, 본 발명이 이에 제한되는 것은 아니다. 예를 들면, 자기 자유층 (230)은 Gd, Dy, Y3Fe5O12, MnSb, MnAs와 같은 다른 공지의 강자성 재료 또는 전술한 재료들에 B, Cu, Re, Ru, Rh, Hf, Pd, Pt, Os, Ir, Au 및 Ag, 및 C 중 어느 하나 또는 이들의 조합을 더 포함할 수도 있다.
상기 bcc (001) 구조의 CoFe계 자성층을 포함하는 자기 자유층(230)도 제 1 자성층 (221)과 동일하게 MgO (001) 터널링 장벽층 (210)의 탬플릿 효과에 의해 후열처리를 통해서 얻어질 수 있다. 일부 실시예에서, 자기 자유층 (230)과 제 1 자성층 (221)이 모두 CoFe (001)일 수 있으며, 이 경우, 높은 터널링 자기저항 (tunneling magneto-resistance; TMR)을 얻을 수 있는 이점이 있다.
도 2c를 참조하면, 다른 실시예에 따른 자기 터널링 접합 (200C)은, 터널링 장벽층 (210), 터널링 장벽층 (210)의 제 1 면 (210a) 상의 자기 고정층(220), 및 터널링 장벽층 (210)의 제 2 면 (210b) 상의 자기 자유층 (230)을 포함한다. 자기 고정층 (220)은 각각 단일 자성층, 서로 종류의 자성층들의 적층체 또는 자성층과 비자성층의 적층체를 포함할 수 있다.
자기 자유층 (230)은 제 1 자성층 (231), 제 2 자성층 (232) 및 자성층들 (231, 232) 사이의 구조적 탈결합 및 자기 결합을 위하여 복합 스페이서층(233)을 포함할 수 있다. 제 1 자성층 (231)은 bcc (001) 구조의 자성층을 포함할 수 있다. 전술한 바와 같이, 제 1 자성층 (231)은 강자성체를 포함할 수 있다. 예를 들면, 상기 bcc (001) 구조의 제 1 자성층 (231)은 코발트-철(CoFe), 코발트-철-붕소(CoFeB) 또는 이들의 적층 구조를 포함할 수 있다. 바람직하게는, 제 1 자성층 (231)은, 코발트-철-붕소 (CoFeB)를 포함할 수 있다.
제 2 자성층 (232)은 제 1 자성층 (232)과 자기적으로 결합될 수 있는 여하의 층일 수 있다. 제 2 자성층 (232)은 복합 스페이서층 (233)에 의해 제 1 자성층 (231)과 구조적으로 탈결합될 수 있다. 또한, 제 1 자성층 (231)과 제 2 자성층 (232)은 합성 페리 자성층 또는 합성 반강자성층을 형성할 수도 있음은 전술한 바와 같다. 복합 스페이서층 (233)은 제 1 자성층 (231)에 인접한 탄탈륨층(233a)과 제 2 자성층 (232)에 인접하는 루테늄층 (233b)의 적층 구조를 포함할 수 있으며, 이는 도 2b의 경우와 대비시 역전된 구조를 갖는다.
일 실시예에서, 제 2 자성층 (232)은 도 2b를 참조하여 설명한 것과 같이 계면 효과에 의해 수직 이방성을 나타내는 코발트 (Co) 함유 자성층과 비자성 금속층 (nonmagnetic metal layer; 이하 NM이라 함)의 초격자 구조를 갖는 단위 적층 구조가 적어도 1 회 이상 적층된 다층 자성층 구조일 수 있다. 예를 들면, 제 2 자성층 (232)은 상기 비자성 금속층이 백금 (Pt)을 포함하는 다층 구조 [Pt/Co]N 또는 [Co/Pt]N (여기서, N은 적층 회수로서 1 이상의 정수임)을 포함할 수 있다. 전술한 바와 같이, 다층 구조 [Pt/Co]N 는 Co 박막의 두께가 Pt 박막의 두께보다 더 큰 반전 구조를 가질 수 있으며, 바람직하게는, 백금층 (223a)을 먼저 증착하고, 백금층 (223a) 상에 코발트 함유 자성층 (223b)을 증착하는 것에 의해 형성될 수 있다.
다른 실시예에서, 자기 자유층 (230)은 강자성체층 및 상기 강자성체층에 반강자성체층이 교환 결합 되어, 합성 페리 자성층 또는 합성 반강자성층을 구현하는 적층 자성체 구조를 가질 수도 있다. 또한, 제 1 자성층 (231)은 강자성체를 포함하고, 제 2 자성층 (232)은 반강자성체 또는 합성 반강자성체를 포함할 수도 있다. 또는, 제 1 자성층 (231)이 반강자성체를 포함하고, 제 2 자성층(232)이 강자성체를 포함할 수도 있다. 이 경우, 복합 스페이서층 (233)은 제 1 자성층(231)과 제 2 자성층 (232)을 구조적으로 탈결합시키지만, 동시에 이들 층들 사이를 자기적으로 결합시킬 수 있다. 다른 실시예에서, 자기 자유층 (230)의 제 1 자성층 (231)과 제 2 자성층 (232) 중 적어도 하나는 연자성층을 포함할 수도 있을 것이다.
일 실시예에서, 제 1 자성층 (231)이 MgO (001) 터널링 장벽층(210)의 제 2 면 (210b) 상에 형성된 경우, 제 2 면 (210b)과 반대되는 제 1 면(210a) 상에 제 3 자성층 (220)이 더 형성되어 자기 터널링 접합(200C)이 제공될 수 있다. 제 3 자성층(220)도 제 1 자성층 (231)과 동일하게 (001) bcc 구조를 갖는 강자성체층을 포함할 수 있다. 제 3 자성층 (220)에 관하여는 제 1 자성층(231)에 대한 전술한 개시 사항을 참조할 수 있다.
도 2d를 참조하면, 다층 자기 박막 스택 (200D)은 터널링 절연층(210), 자기 고정층 (220) 및 자기 자유층 (230)을 포함한다. 자기 고정층 (220) 및 자기 자유층 (230)은 서로 역전되어 터널링 절연층 (210)의 상부에 도시된 바와 같은 상기 자기 고정층이 형성되고, 터널링 절연층 (220)의 하부에 자기 자유층이 형성될 수도 있다. 터널링 장벽층 (210)은, 예를 들면, Al2O3, MgO, TiO2, AlN, RuO, SrO, SiN, CaOx, HfO2, Ta2O5, ZrO2, SiC, SiO2, SiOxNy, 또는 이들 중 2 이상의 적층 박막을 포함할 수 있다. 바람직하게는, 터널링 장벽층(220)은 NaCl 타입의 MgO (001) 층을 포함할 수 있다.
일 실시예에서, 자기 고정층 (220)은 제 1 복합 스페이서층 (223)에 의해 분리된 제 1 자성층 (221) 및 다층 구조 [Pt/Co]N의 제 2 자성층 (222)을 포함할 수 있다. 자기 자유층 (230)도 제 2 복합 스페이서층 (233)에 의해 분리된 제 3 자성층 (231) 및 다층 구조 [Pt/Co]N의 제 4 자성층 (232)을 포함할 수 있다. 또한, 도시하지는 아니하였지만, 제 1 복합 스페이서층 (223)에 의해 분리된 제 1 자성층(221) 및 다층 구조 [Pt/Co]N의 제 2 자성층 (222)이 자기 자유층을 구성하고, 제 2 복합 스페이서층 (233)에 의해 분리된 제 3 자성층 (231) 및 다층 구조 [Pt/Co]N의 제 4 자성층 (232)이 자기 고정층을 구성할 수도 있다.
제 1 자성층(221) 및 제 3 자성층(231)은 CoFe, NiFe, CoNiFe 또는 도핑된 합금인 CoX, CoNiFeX, CoFeX (여기서, X는 B, Cu, Re, Ru, Rh, Hf, Pd, Pt, Ta, Os, Ge, Ir, Au, Ag, 및 C 중 어느 하나 또는 이들의 조합일 수 있음)에서 적절히 선택될 수 있다. 또는, 상기 강자성체는 Fe3O4, CrO2, NiMnSb, PtMnSb 및 BiFeO와 같은 반금속성 강자성 재료를 포함할 수 있다. 이들 재료들은 예시적이며, 본 발명이 이에 제한되는 것은 아니다. 예를 들면, 자기 자유층 (230)은 Gd, Dy, Y3Fe5O12, MnSb, MnAs와 같은 다른 공지의 강자성 재료 또는 전술한 재료들에 B, Cu, Re, Ru, Rh, Hf, Pd, Pt, Os, Ir, Au 및 Ag, 및 C 중 어느 하나 또는 이들의 조합을 더 포함할 수도 있다. 바람직하게는, 제 1 자성층 (221) 및 제 3 자성층 (231)은 bcc 001) 구조의 CoFe계 자성층을 포함할 수 있다.
제 1 자성층 (221)의 하지에는 도 2b를 참조하여 설명한 것과 같이 복합 스페이서층 (223)과 다층 구조 [Pt/Co]N의 제 2 자성층 (222)이 형성될 수 있다. 제 1 자성층 (221)이 (001) bcc 구조의 CoFe계 자성층인 경우, 제 1 복합 스페이서층 (223)은, 제 1 자성층 (221)에 인접하는 탄탈륨층 (223a)과 다층 구조 [Pt/Co]N의 제 2 자성층 (222)에 인접하는 루테늄층 (223b)을 포함할 수 있다.
유사하게, 제 3 자성층이 (001) bcc 구조의 CoFe계 자성층인 경우, 제 3 복합 스페이서층 (233)은 제 3 자성층 (231)에 인접하는 탄탈륨층 (233a)과 다층 구조 [Co/Pt]N의 제 4 자성층 (232)에 인접하는 루테늄층 (233b)을 포함할 수 있다.
제 1 자성층 (221)과 제 2 자성층 (222)은 반평행 층간 교환 결합(antiparallel IEC; AP-IEC)에 의해 합성 페리 자성층을 포함하는 자기 고정층을 구현할 수 있다. 또한, 제 3 자성층 (231)과 제 4 자성층 (232)도 반평행 층간 교환 결합(antiparallel IEC; AP-IEC)에 의해 합성 페리 자성층을 포함하는 자기 자유층을 구현할 수 있을 것이다.
도 2a 내지 도 2d에서는 터널 장벽층 (210)의 제 1 면 (210a)에 자기 고정층이 형성되고, 제 2 면 (210b) 상에는 자기 자유층이 형성된 것이 개시되고 있지만, 제 1 면 (210a) 상에 전술한 자기 자유층이 형성되고, 제 2 면 (210b) 상에 전술한 자기 고정층이 형성된 실시예도 본 발명의 범위 내에 포함된다.
일부 실시예에서는, 기판 (미도시) 상에 자기 터널링 접합 (200A -200D)을 형성하기 전에, 자성층들의 균일한 성장을 위해 씨드층이 형성될 수도 있다. 다른 실시예에서, 상기 자기 터널링 접합 (200A - 200D) 상에는 보호층이 더 형성될 수도 있다. 또 다른 실시예에서, 상기 자성층들 사이에는 버퍼층이 더 형성할 수도 있으며, 이에 관하여는 후술하도록 한다. 이들 씨드층, 버퍼층 및 보호층들은, 금 (Au), 구리 (Cu), 파라듐 (Pd), 백금 (Pt), 탄탈륨 (Ta), 루테늄 (Ru) 또는 이의 합금을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다. 이들 씨드층, 버퍼층 또는 보호층과 같은 보조층으로서, 탄탈륨과 루테늄이 사용되는 경우, 이의 조합을 이용하여 복합 스페이서층을 제공할 수 있기 때문에, 단일 스퍼터 장치 내에서 타겟의 교체 없이 보조층과 본 발명의 실시예에 따른 복합 스페이서층을 형성할 수 있는 제조 공정상의 유리한 이점이 있다.
본 발명의 실시예에 따르면, 탄탈륨층 (223a) 및 루테늄층 (223b)의 적층 구조를 갖는 복합 스페이서층 (223)을 이용하여 높은 수직 이방성을 갖는 체심 입방 구조의 자성층, 예를 들면 CoFe계 자성층 (221)과 열적 안정성이 우수한 수직 이방성을 갖는 비자성 금속층 및 코발트 함유 자성층을 포함하는 적어도 하나 이상의 단위 적층 구조를 포함하는 다층 자성층 사이의 완전한 구조적 탈결합을 통하여 후열저리 온도가 높아지는 경우에도 층간 안정성과 강한 수직 자기 이방성을 확보하여 신뢰성 있는 데이터의 기록이 가능하고, 높은 데이터 유지 특성을 갖는 다층 자기 박막 스택이 제공될 수 있다. 또한, 본 발명의 실시예에 따르면, 체심 입방 구조의 결정 성장면을 갖는 제 1 자성층 (221)과 최조밀 결정 성장면을 갖는 제 2 자성층 (222) 사이를 구조적으로 탈결합함과 동시에 이들 자성층들 (221, 222)을 자기적으로 결합시킬 수 있으며, 상기 다층 자성층의 두께 제어를 통해 자성 구조의 자화율과 같은 특성 제어를 수행하여 합성 페리 자성층을 형성함으로써, 초고집적 및 저전력 구동이 가능한 자성 메모리 소자가 제공될 수 있다.
실험예
본 발명의 실시예에 따른 탄탈륨 (Ta)층 및 루테늄 (Ru)층 기반의 복합 스페이서층의 구조적 탈결합 및/또는 자기적 결합의 효과를 확인하기 위하여, 도 3a에 도시된 바와 같이 습식 산화막이 형성된 실리콘 기판 상에 상기 복합 스페이서층 (223)을 포함하는 다층 자성 박막 스택 (2000)을 형성하여 다양한 특성을 평가하였다.
상기 실리콘 기판의 습식 산화막 (10) 상에 순차대로 버퍼/씨드층(20)인 Ta (두께 5 nm; 21)/Pt (두께 10 nm; 22)/Ru (두께 30 nm; 23)를 형성하고, PMA 강화를 위한 제 2 자성층 (222)으로서 [Pt (두께 0.2 nm; 223a)/Co (두께 0.4 nm; 223b)]6를 형성하였다. 이후, 결과물 상에 복합 스페이서층 (223)으로서 두께(tRu)를 갖는 루테늄층 (223b)/두께 (tTa)를 갖는 탄탈륨층 (223a)을 형성하고, 그 위에 제 1 자성층인 CoFeB 자성층 (두께 1 nm; 221)/MgO 터널링 장벽층 (두께 1 nm; 210)을 형성하고, 보호층인 Ru (두께 3 nm; 30)를 형성하여, 도 3a에 도시된 바와 같은 PMA를 갖는 다층 자성 박막 스택 (2000)을 형성하였다. 제 2 자성층(222)의 아래첨자 6은 Pt/Co의 단위 적층 구조가 6 회 반복 적층되었음을 의미한다. 도 3b는 비교 실험예로서 복합 스페이서층 대신에 Ru 층 (223')이 삽입된 비교예에 따른 다층 자성 박막 스택 (2000R)을 도시한다.
도 3a 및 도 3b에 도시된 다층 자성 박막 스택들 (2000, 2000R)은 하나 이상의 챔버를 갖는 초고진공 마그네트론 스퍼터링 시스템 (ultrahigh vacuum magnetron sputtering system)을 이용하여 10-8 Torr 내지 10 -7 Torr에서 제조되었지만, 본 발명이 이에 한정되는 것은 아니다. 스택들 (2000, 2000R)의 제조 동안, 제조 중간 결과물들의 챔버간 전달은 일정한 압력을 유지한 채로 로봇 시스템에 의해 이루어졌다. 후열처리는 일반적으로 메모리 제조를 위한 배선 공정과 같은 후단의 고온 공정에 의해서도 이루어지기 때문에, 이를 모사하여, 증착된 상태 그대로의 다층 자성 박막 스택들 (2000, 2000R)에 대하여 300℃, 350℃ 및 375℃의 온도 범위 및 1 ×10-6 Torr의 진공 분위기에서 약 1 시간 정도 열처리를 수행하였다.
제 1 자성층 (222)인 CoFeB 자성층은 Co20Fe60B20 (첨자는 원자%임)의 조성을 갖는 합금 타켓을 사용하여 증착하였다. MgO 터널링 장벽층 (210)은 1 ×10-3 Torr (아르곤 분위기)에서 증착되었고, 다른 층들은 2 × 10-3 Torr (아르곤 분위기)에서 증착되었다. 전술한 스퍼터링 방법은 예시적이며, 본 발명이 이에 제한되는 것은 아니다. 예를 들면, 전자빔 증발법과 같은 다른 물리기상증착 또는 적합한 전구체를 이용한 화학기상증착법, 또는 원자층 증착법에 의해 이들 스택들이 형성될 수도 있다.
Magnetic moment-applied magnetic field (m-H) 루프는 진동 샘플 마그네토미터 (vibrating sample magnetometer)를 이용하여 면외 (out-of-plane, H⊥) 및 면내(in-plane, H∥) 자기장 하에서 각 다층 자성 박막 스택들의 자기적 특성을 평가하여 얻어진 것이다.
도 4a 내지 도 4c는 본 발명의 실시예에 따른 다층 자성 박막 스택(2000)의 면외 (H⊥, ○) 면내 (H∥, □) m-H 루프 그래프이며, 도 4d 내지 도 4f는 비교예에 따른 다층 자성 박막 스택 (2000R)의 m-H 루프 그래프이다. 복합 스페이서에서, 루테늄층의 두께 (tRu)는 약 0.8 nm이고, 탄탈륨층의 두께 (tTa)는 약 0.4 nm이다. 비교예에서, 루테늄층의 두께 (tRu)는 약 0.8 nm이다. 도 4a 및 도 4d는 증착한 상태에서의 루프 특성이며, 도 4b 및 도 4e는 300℃에서 열처리한 위의 루프 특성이고, 도 4c 및 도 4f는 375℃에서 열처리한 뒤의 루프 특성이다. 도 4b 및 도 4e의 실선들은 총 에너지 방정식으로부터 계산된 면내 루프이며 총 에너지 방정식으로부터 유일한 핏팅 파라미터인 CoFeB 자성층의 유효 수직 자기 이방성 에너지 밀도 (effective magnetic anisotropic energy density; K)인 KCoFeB 값이 추출되었다.
본 발명의 실시예에 따르면, 증착 상태 (도 4a 참조)에서는 PMA가 관찰되지 않는다. 그러나, 300℃ (도 4b 참조) 및 350℃ 에서는 PMA가 형성됨을 확인할 수 있다. 이는 복합 스페이서에 의해 CoFeB 자성층의 bcc (001) 방향으로의 결정화가 일어났음을 나타낸다. 도 4b를 참조하면, 마이너 루프를 구성하는 CoFeB 자성층 (221)의 역전 (reverse)이 갑자기 나타나고, 중간 평탄 영역 (intermediate plateau)가 뒤를 이으며, 강한 PMA를 갖는 [Pt/Co]6 다층 자성층 (222)의 역전이 일어날 때까지 유지된다. 상기 중간 평탄 영역에서, CoFeB 자성층 (221)와 [Pt/Co]6 다층 자성층 (222)가 반평행 (antiparallel)한 상태를 갖는다. 더욱 상세하게는, CoFeB 자성층 (221)은 인가된 자장 (H)에 반평행하게 자화된 자기 모멘트를 갖지만, [Pt/Co]6 다층 자성층 (222)는 CoFeB 자성층 (221)의 자기 모멘트에 비해 더 크며, 자장 (H)의 방향에 평행한 자기 모멘트를 갖는다. 상기 중간 평탄 영역은 본 발명의 실시예에 따른 CoFeB 자성층 (221)와 [Pt/Co]6 다층 자성층 (222)이 복합 스페이서 (223)를 사이에 두고 반평행 층간 교환 결합 (anti-parallel interlayer exchange coupling; AP-IEC)되는 것을 뒷받침하여 이에 의해 초고집적 STT-MRAM 소자에 적합한 합성 페리 자성체가 제공될 수 있음을 알 수 있다.
그러나, 비교예에 따른 다층 자성 박막 스택 (2000R)의 경우에는, 증착대로의 상태 (도 4d 참조)에서도 열처리 후에도 (도 4e 및 도 4f 참조), 자장 H가 포화 값으로부터 감소하여도 자기 모멘트값 m은 포화 자기 모멘트값으로부터 지속적으로 감소할 뿐이어서, 이로부터 CoFeB 자성층 (221)에 어떠한 PMA도 형성되지 않았음을 알 수 있다.
일 실시예에서, CoFeB 자성층 (221)에 PMA가 형성될 때, 교환 필드(exchange field; Hex)는 CoFeB 자성층 (221)와 [Pt/Co]6 다층 자성층 (222)의 역전 사이에서 나타나는 간격 (span)으로부터 직접 결정될 수 있다. CoFeB 자성층 (221)에서 PMA가 형성되지 않는다면, Hex 은, 도 4e 및 도 4f에서, 평탄 영역과 포화 영역 사이에서 m 값이 중간쯤에 있을 때의 H 값으로 결정될 수 있다. 층간 교환 결합 에너지 밀도 (interlayer exchange coupling energy density; Jex)는 하기의 식1로부터 얻어질 수 있다. 도 4a 내지 도 4f의 루프들을 비교하면, Hex는 비교예의 경우가 더 큼을 알 수 있다.
[식 1]
Jex = -mCoFeB×Hex / A , 여기서 mCoFeB 는 CoFeB 자성층의 자기 모멘트이며, A는 측정 샘플의 측면적이다.
다시, 도 4a 내지 도 4f를 참조하면, 포화 자기 모멘트 (ms)는 본 발명의 다층 자기 박막 스택 (2000)보다 비교예의 자기 박막 스택 (2000R)에서 더 작다. 이는 데드 영역 또는 자성 데드층 (magnetic dead layer; MDL)의 차이에 기인하는 것으로 추측된다. 비교예의 MDL은 Ru 층 (223')과 CoFeB 자성층 (221) 사이의 계면에서 나타나며, 본 발명의 Ta 층 (223a)과 CoFeB 자성층 (221) 사이의 계면에서보다 더 클 수 있다.
포화 자화값 ms 은 열처리 온도에 의해서도 영향을 받는다. 비교예에 따른 다층 자기 박막 스택 (2000R)은, 증착 상태에서 상기 ms 값이 273 μemu이며, 어닐링 온도가 300℃에서 375℃까지 증가하면 상기 ms 값은 303 μemu로부터 311 μemu로 증가한다. 실시예에 따른 다층 자성 박막 스택 (2000)에서는, 300℃에서 열처리 후에 포화 자기 모멘트값 (ms)이 355 μemu로부터 363 μemu로 증가하고, 375℃의 최고 열처리 온도에서는 336 μemu이다. 어느 경우에나 본 발명의 실시예에 따른 다층 자성 박막 스택 (2000)이 비교예에 따른 다층 자성 박막 스택(2000R)에 비하여 더 높은 포화 자기 모멘트값을 가짐을 확인할 수 있다.
도 5a 및 도 5b는 각각 본 발명의 실시예에 따른 복합 스페이서(223)를 포함하는 다층 자성 박막 스택 (2000)의 탄탈륨층 (223a)의 두께의 변화에 따른 자화값 ms 및 mr과 제 1 자성층, 실시예에 따라 코발트-철-붕소 (CoFeB), 의 유효 수직 자기 이방성 에너지 밀도 KCoFeB 및 제 1 자성층과 제 2 자성층 사이의 층간 교환 결합 에너지 밀도 Jex 값을 나타내는 그래프이다. 측정된 샘플들은 300℃에서 열처리되었으며, 복합 스페이서층 (223)에서 루테늄층 (223b)의 두께는 0.3 nm 내지 0.9 nm 범위에서 선택된 0.8 nm 이며, 탄탈륨층의 두께 (tTa)는 0.2 nm 내지 0.6 nm 범위 사이에서 선택된 0.2 nm, 0.4 nm 및 0.6 nm의 값이다.
도 5a를 참조하면, -□-은 자화값 (ms)을, -○-는 잔류 자화값 (mr)을, -△-는 CoFeB 자성층 (221)의 자화값 (mCoFeB)을 나타낸다. 탄탈륨층 (223a)의 두께 (tTa)가 증가할수록, 상기 ms값은 초기에 증가하다가 탄탈륨층 (223a)의 두께가 0.2 nm에 이르면서 빠르게 포화된다. 이는 상기 ms 값이 비교예에 따른 루테늄층(223')에 비하여 본 발명에 따른 복합 스페이서 (223)가 더 높은 것을 의미하며, 비교예에 따른 다층 자기 박막 스택 (2000R)이 본 발명의 다층 자기 박막 스택(2000)에 비해 더 큰 자성 데드층 (magnetic dead layer; MDL)이 형성된 것에 기인하는 것은 것으로 추측된다. 유사한 거동이 mCoFeB 값의 변화에서도 관찰된다. 탄탈륨층 (223a)의 두께 (tTa)의 변화에 대한 mr 값은 상기 ms 값 및 mCoFeB 값과 거의 반대의 거동을 가지며, 이것은 잔류 자화 상태 (Remanence state)에서, 2 개의 자성층들 (221, 222)이 반평형 상태에 있다는 것을 뒷받침할 수 있다.
도 5b를 참조하면, 탄탈륨층 (223a)의 두께 (tTa)가 증가할수록, 2개의 자기 파라미터 KCoFeB 및 Jex 중 상기 KCoFeB 값은 증가하지만, Jex 의 절대값은 감소한다. 상기 KCoFeB, 값에서 관찰되는 거동은 열처리 동안 CoFeB 자성층 (221)으로 부터 확산되는 붕소 (B)를 흡수하는 탄탈륨층 (223a)의 역할에 기인한다. 상기 2개의 자기 파라미터의 역비례성 때문에 탄탈륨층 (223a)의 두께 (tTa)의 최적값을 결정하는 것은 어렵다. 그러나, 층간 교환 결합이 탄탈륨 층(223a)의 두께 (tTa)가 최대값을 갖는 0.6 nm 을 초과하면 1.3 × 10-2 erg/cm2) 미만으로 감소되므로, 탄탈륨층 (223a)의 두께 (tTa)의 최적값은 0.2 nm 내지 0.4 nm의 범위 내일 수 있다.
도 6은 발명×의 실시예에 따른 복합 스페이서 (223)를 포함하는 다층 자성 박막 스택 (2000)의 면외 (H⊥, ○) 및 면내 (H∥, □) m-H 루프 그래프들이다. 복합 스페이서 (223)는 탄탈륨층 (223a)의 두께 (tTa)는 0.2 nm 내지 0.6 nm 범위에서 선택된 약 0.4 nm이고, 루테늄층 (223b)의 두께 (tRu)는 자기 결합이 일어나는 0.2 nm 내지 1. 2 nm 범위에서 선택된 0.3 nm 및 0.5 nm와 1.0 nm 및 1.2 nm이며, 루테늄층 (223b)의 두께 (tRu) 변화에 따른 자기 특성의 측정 결과를 각각 영역 (a), (b), (c) 및 (d)에 도시하였다. 도 7a 및 도 7b는 각각 도 6의 영역 (b) 및 (c)에서 측정된 면외 루프의 마이너 루프 부분을 확대한 것이다. 도 6 및 도 7a와 도 7b의 모든 측정된 샘플들은 350℃에서 열처리되었다.
루테늄층 (223b)의 두께 (tRu)가 약 0.3 nm (영역 (a))에서는 층간 교환 결합에 관한 특성이 미약하게 나타난다. 이것은, CoFeB 자성층 (221)의 역전(reverse)에 의한 마이너 루프가 상기 마이너 루프로부터 분리되기에는 평행 증간 결합 (parallel IEC) 특성이 강하기 때문이다. 도 6의 영역(b) 및 도 7a를 참조하면, 루테늄층 (223b)의 두께 (tRu)가 0.5 nm에서, 명확한 반평행 층간 결합 (APIEC) 특성이 나타나며, 이는 자기장 H가 0에 도달하기 전에 CoFeB 자성층 (221)의 역전이 일어났기 때문이다. 역으로, 도 6의 영역 (c) 및 도 7b를 참조하면, 루테늄층 (223b)의 두께 (tRu)가 1.0 nm에서도 평행 층간 결합이 나타난다.
도 8a 및 도 8b는 복합 스페이서를 포함하는 본 발명의 실시예에 따른 다층 자성 박막 스택의 루테늄층의 두께에 따른 층간 교환 결합 에너지 (-Jex 또는 -jex)를 도시한다. 여기서 jex는 최대 Jex로 환산한 (normalized) 값이다.
도 8a는 300℃에서 열처리한 후의 측정 결과이다. 도 8a에서, -□-는 본 발명의 실시예에 따른 복합 스페이서의 측정 결과이며, -○-는 2012년판 Appl. Phys. Lett. 101의 J. H. Jung, S. H. Lim, 및 S.R. Lee가 저자인 논문 "Interlayer exchange coupling between [Pd/Co] multilayers and CoFeB/MgO layers with perpendicular magnetic anisotropy"으로부터 얻어진 결과이며, -△- 는 1991년판 Phys. Rev. B 44, 7131 의 S. S. P. Parkin 및 D. Mauri가 저자인 논문 "Spin engineering: Direct determination of the Ruderman-Kittel-Kasuya-Yosida far-field range function in ruthenium"으로부터 얻어진 결과이다. 이들 결과값의 대비를 위하여 -Jex 값은 정규화된 값이다. 도 8b는 300℃ (-□-), 350℃ (-▽-) 및 375℃ (-◇-)에서 열처리한 결과를 도시한다. 이들 그래프들에서, 이력 루프로부터 Jex 값을 결정할 수 없는 경우에는, 임의로 0으로 설정하고 X 표로 표시하였다. 상기 복합 스페이서층의 탄탈륨층의 두께 (tTa)는 0.4 nm이다.
도 7a 및 도 7b를 참조하면, 루테늄층 (223b)의 두께가 비교적 좁은 범위이지만 루테늄층 (223b)의 두께가 증가함에 따라, 층간 교환 결합 (IEC)의 강도가 진동하고 감쇄하는 공통의 경향성이 확인되었다. 또한, 복합 스페이서 (223)의 중요한 특징은 층간 교환 결합에 대한 루테늄층 (223b)의 두께 (tRu)의 의존성은 탄탈륨층 (223a)의 존재와 거의 무관하며, 이것은 층간 교화 결합이 탄탈륨층(223a)을 통해서만 발생하는 것에서 알 수 있다. 그러나, 본 발명의 실시예에 따르면, 반평형 층간 결합을 나타내는 루테늄층 (223b)의 두께의 최소값은 0.4 nm에 이르며, 이 경우 팽행 층간 결합을 초래하는 핀홀의 형성을 억제하는 역할을 한다. 그 결과, 반평행 층간 결합은 0.4 nm 정도로 얇은 두께의 루테늄층 (223b)을 갖는 복합 스페이서층 (223)에서도 관찰될 수 있다.
도 8b를 참조하면, 탄탈륨층 (223a)은 후열처리 특성을 향상시킴을 알 수 있다. 반평행 층간 결합은 루테늄층 (223b)의 두께 (tRu)가 0.4 nm 내지 0.9 nm의 범위 내에서 일어난다. 0.2 nm 내지 1.2nm 범위에서 이 범위 밖에서는 평행층간 결합이 일어난다. 또한, 루테늄층 (223b)의 두께가 0.8 nm 및 0.9 nm에서의 층간 결합의 강도는 열처리 온도에서 실질적으로 변하지 않으며 후열처리 안정성이 적어도 375℃까지임이 확인되었다. 루테늄층 (223b)의 두께 (tRu)가 0.6 nm인 경우, 후열처리 안정성의 최대값은 350℃로 감소되며, 이때의 층간 교환 결합의 강도는 1.0 × 10-2 erg/cm2 이다. 루테늄층의 두께 (tRu)가 0.4 nm 인 경우에서도 유사한 거동이 관찰되며, 이 두께에서의 열적 안정성은 300℃ 로 약간 감소된다. 본 발명의 실시예에 따른 복합 스페이서층 (223)의 최대 층간 교환 결합의 강도는 루테늄층의 두께가 0.8 nm 에서 7.9 × 10-2 erg/cm2 로 이것은 루테늄층만으로된 비교예의 강도인 3.4 × 10-1 erg/cm2 대비 23 %에 상당하는 값이다.
루테늄층 (223b)의 두께 (tRu)가 작은 0.2 nm 내지 0.3 nm에서는 300℃의 열처리 후에 평행 층간 교환 결합이 관찰될 뿐 반평형 층간 결합은 관찰되지 않는다. 이와 같이 작은 루테늄층 (223b)의 두께 (tRu)에서도 층간 교환 결합이 관찰되는 것은 탄탈륨층 (223a)에 의해 핀홀이 억제되었기 때문인 것으로 추측된다. 그러나, 열처리 온도가 증가하면 이러한 탄탈륨층 (223a)의 핀홀 억제력은 소실되고 층간 교환 결합은 소멸된다.
루테늄층 (223b)의 두께 (tRu)가 큰 1.0 nm 및 1.2 nm 에서도 평행층간 교환 결합이 나타난다. 루테늄층의 두께 (tRu)가 1.0 nm에서는 300℃에서 열처리 후에 층간 교환 결합의 강도는 약하지만 열처리 온도가 증가하면 함께 증가하는 이점이 있다. 루테늄층 (223b)의 두께 (tRu)가 1.2 nm가되면 더 큰 평행 층간 교환 결합이 나타난다. 그러나, 평행 층간 교환 결합은 너무 강하여 마이너 루프가 메이저 루프로부터 분리될 수 없기 때문에, 층간 교환 결합의 강도는 350℃의 열처리 온도에서는 결정될 수 없다. 이것은 도 6의 영역(d)의 면외 이력 루프 및 도 8의 375℃의 × 값의 표기로 반영되어 있다.
본 발명의 실시예에 따르면, 자기 터널링 접합 (200A - 200D)의 열처리 동안 탄탈륨층 (223a)이 인접하는 CoFe계 자성층 (221)로부터 붕소를 흡수하면서 KCoFeB 값이 증가하게 되고, 후열처리 온도가 최대 375℃까지 증가하더라도 자기 터널링 접합 (200A - 200D)의 특성이 유지되는 이점이 있다.
본 명세서에 첨부된 도면들을 참조하여 개시된 다양한 자기 터널링접합은 단일 메모리 소자로 구현되거나, 하나의 웨이퍼 칩 내에서 다른 이종 장치들, 예를 들면, 논리 프로세서, 이미지 센서, RF 소자와 같은 다른 장치들과 함께 SOC (system on chip)의 형태로 구현될 수도 있을 것이다. 또한, 상기 메모리 소자가 형성된 웨이퍼 칩과 이종 장치가 형성된 다른 웨이퍼 칩을 접착층, 솔더링 또는 웨이퍼 본딩 기술을 이용하여 접합하고, 관통 전극 (through silicon via)과 같은 배선 기술을 통해 하나의 칩 형태로 구현될 수도 있을 것이다. 또한, 자기 터널링 접합의 저항 변화 특성은 논리 프로세서와 같은 다른 장치들에서 퓨즈 또는 안티퓨즈로서 활용될 수도 있다.
또한, 전술한 실시예들에 따른 메모리 소자들은 다양한 형태들의 반도체 패키지 (semiconductor package)화될 수 있다. 예를 들면, 본 발명의 실시예들에 따른 비휘발성 메모리 소자들은 PoP (Package on Package), Ball grid arrays(BGAs), Chip scale packages (CSPs), Plastic Leaded Chip Carrier (PLCC), Plastic Dual In-Line Package (PDIP), Die in Waffle Pack, Die in Wafer FoSM, Chip On Board (COB), Ceramic Dual In-Line Package (CERDIP), Plastic Metric Quad Flat Pack (MQFP), Thin Quad Flatpack (TQFP), Small Outline (SOIC), Shrink Small Outline Package (SSOP), Thin Small Outline (TSOP), Thin Quad Flatpack (TQFP), System In Package (SIP), Multi Chip Package (MCP), Waferlevel Fabricated Package (WFP) 또는 Wafer-Level Processed Stack Package (WSP) 등의 방식으로 패키징될 수 있다. 본 발명의 실시예들에 따른 메모리 소자들이 실장된 패키지는 이를 제어하는 컨트롤러 및/또는 논리 소자등을 더 포함할 수도 있다.
도 9는 본 발명의 일 실시예들에 따른 비휘발성 메모리 소자를 포함하는 전자 시스템 (4000)을 도시하는 블록도이다.
도 9를 참조하면, 본 발명의 실시예에 따른 전자 시스템 (4000)은 컨트롤러 (4010), 입출력 장치 (I/O; 4020), 기억 장치 (storage device; 4030), 인터페이스 (4040) 및 버스 (bus; 4050)를 포함할 수 있다. 컨트롤러 (4010), 입출력 장치 (4020), 기억 장치 (4030) 및/또는 인터페이스 (4040)는 버스 (4050)를 통하여 서로 결합될 수 있다. 버스 (4050)는 단일 또는 복합 버스일 수 있다.
컨트롤러 (4010)는 마이크로프로세서, 디지털 신호 프로세스, 마이크로컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다. 입출력 장치 (4020)는 키패드 (keypad), 키보드 또는 디스플레이 장치를 포함할 수 있다. 기억 장치 (4030)는 데이터 및/또는 명령어를 저장할 수 있으며, 기억 장치 (4030)는 본 명세서에 개시된 다양한 실시예들에 따른 자기 터널링 접합 또는 다층 자성 박막 스택을 포함하는 메모리 셀을 포함할 수 있다.
일부 실시예에서, 기억 장치 (4030)는 다른 형태의 반도체 메모리 소자 (예를 들면, 디램 장치 및/ 또는 에스램 장치 등)를 더 포함하는 혼성 구조를 가질 수도 있다. 인터페이스 (4040)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 인터페이스 (4040)는 유선 또는 무선 형태일 수 있다. 이를 위하여, 인터페이스 (4040)는 안테나 또는 유무선 트랜시버를 포함할 수 있다. 도시하지 않았지만, 전자 시스템 (4000)은 컨트롤러 (4010)의 동작을 향상시키기 위한 동작 메모리로서, 고속의 디램 및/또는 에스램을 더 포함할 수도 있다.
전자 시스템 (4000)은 개인 휴대용 정보 단말기 (PDA, personal digital assistant) 포터블 컴퓨터 (portable computer), 태블릿 피씨 (tablet PC), 무선 전화기(wireless phone), 모바일 폰 (mobile phone), 디지털 뮤직 플레이어 (digital music player), 메모리 카드 (memory card), 고상 저장 소자 (SSD), 컴퓨터, 디스플레이, 디지타이저 및 마우스와 같은 입력 수단, 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 전자 제품에 적용될 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (20)

  1. 터널링 장벽층, 상기 터널링 장벽층의 제 1 면 상의 자기 고정층, 및 상기 터널링 장벽층의 상기 제 1 면과 반대되는 제 2 면 상의 자기 자유층을 포함하는 자기 터널링 접합을 포함하는 다층 자기 박막 스택으로서,
    상기 자기 고정층 및 상기 자기 자유층 중 적어도 하나는,
    상기 터널링 장벽층에 인접한 체심 입방 구조를 가지며, 코발트 (Co) 및 철(Fe)을 함유하는 CoFe계 제 1 자성층;
    상기 CoFe계 자성층과 층간 자기 교환 결합되는 제 2 자성층; 및
    상기 CoFe계 제 1 자성층과 상기 제 2 자성층 사이에 배치되고, 상기 CoFe계 자성층에 인접하는 탄탈륨 (Ta)층 및 상기 제 2 자성층에 인접하는 루테늄 (Ru)층의 적층 구조를 포함하는 제 1 복합 스페이서층을 포함하는 다층 자기 박막 스택.
  2. 제 1 항에 있어서,
    상기 터널링 장벽층은 Al2O3, MgO, TiO2, AlN, RuO, SrO, SiN, CaOx, HfO2, Ta2O5, ZrO2, SiC, SiO2, SiOxNy, 또는 이들 중 2 이상의 적층 구조를 포함하는 다층 자기 박막 스택.
  3. 제 1 항에 있어서,
    상기 CoFe계 제 1 자성층은, 코발트-철 (CoFe), 코발트-철-붕소 (CoFeB) 또는 이들 중 2 이상의 적층 구조를 포함하는 다층 자기 박막 스택.
  4. 제 1 항에 있어서,
    상기 제 2 자성층은 비자성 금속층 및 코발트 함유 자성층이 적어도 1회 이상 교번하여 적층된 다층구조를 포함하는 다층 자기 박막 스택.
  5. 제 4 항에 있어서,
    상기 비자성 금속층은 백금 (Pt), 로듐 (Rh), 하프늄 (Hf), 파라듐 (Pd), 탄탈륨 (Ta), 오스뮴 (Os), 게르마늄 (Ge), 이리듐 (Ir), 금 (Au), 및 은 (Ag) 중 어느 하나 또는 이들의 합금을 포함하는 다층 자기 박막 스택.
  6. 제 4 항에 있어서,
    상기 코발트 함유 자성층은 순수 코발트층, CoZr 합금층, CoFe 합금층, CoFeB 합금층 또는 이들의 적층 구조를 포함하는 다층 자기 박막 스택.
  7. 제 1 항에 있어서,
    상기 제 1 자성층과 상기 제 2 자성층은 반평행 층간 교환 결합을 하는 다층자기 박막 스택.
  8. 제 1 항에 있어서,
    상기 제 1 복합 스페이서층의 상기 탄탈륨층은 0.2 nm 내지 0.6 nm의 두께를 가지며, 상기 루테늄층은 0.2 nm 내지 1.2 nm의 두께를 갖는 다층 자기 박막 스택.
  9. 제 8 항에 있어서,
    상기 루테늄층의 두께는 0.6 내지 0.9 nm의 범위 내인 다층 자기 박막 스택.
  10. 제 1 항에 있어서,
    상기 자기 고정층 및 상기 자기 자유층 중 다른 하나는,
    상기 제 1 자성층과 접하는 상기 터널링 장벽층의 다른 면 상에 인접한 체심 입방 구조를 가지며, 코발트 (Co) 및 철 (Fe)을 함유하는 CoFe계 제 3 자성층;
    상기 CoFe계 자성층과 층간 자기 교환 결합되는 제 4 자성층; 및
    상기 CoFe계 제 3 자성층과 상기 제 4 자성층 사이에 배치되고, 상기 CoFe계 자성층에 인접하는 탄탈륨 (Ta)층 및 상기 제 2 자성층에 인접하는 루테늄 (Ru)층 의 적층 구조를 포함하는 제 2 복합 스페이서층을 포함하는 다층 자기 박막 스택.
  11. 체심 입방 구조의 (001) 배향의 성장면을 갖는 제 1 자성층;
    최밀 결정 성장면을 갖는 제 2 자성층; 및
    상기 제 1 자성층과 상기 제 2 자성층 사이에 삽입되고, 상기 제 1 자성층 측의 탄탈륨층 및 상기 제 2 자성층 측의 루테늄층의 복합 스페이서층을 포함하는 다층 자기 박막 스택.
  12. 제 11 항에 있어서,
    상기 제 1 자성층과 상기 제 2 자성층은 반평행 층간 교환 결합을 하는 다층 자기 박막 스택.
  13. 제 11 항에 있어서,
    상기 복합 스페이서층의 상기 탄탈륨층은 0.2 nm 내지 0.6 nm의 두께를 가지며, 상기 루테늄층은 0.2 nm 내지 1.2 nm의 두께를 갖는 다층 자기 박막 스택.
  14. 제 13 항에 있어서,
    상기 루테늄층의 두께는 0.6 내지 0.9 nm의 범위 내인 다층 자기 박막 스택.
  15. 제 11 항에 있어서,
    상기 복합 스페이서층과 접하는 상기 제 1 자성층의 면과 반대되는 면 상에 상기 제 1 자성층의 열처리에 의한 상기 (001) 배향의 성장면으로 결정화를 위한 템플릿 층을 더 포함하는 다층 자기 박막 스택.
  16. 제 15 항에 있어서,
    상기 템플릿 층은 MgO (001)을 포함하는 다층 자기 박막 스택.
  17. 제 11 항에 있어서,
    상기 다층 자기 박막 스택은 수직 이방성을 갖는 다층 자기 박막 스택.
  18. 제 11 항에 있어서,
    상기 제 1 자성층은 코발트-철 (CoFe), 코발트-철-붕소 (CoFeB) 또는 이들 중 2 이상의 적층 구조를 포함하는 다층 자기 박막 스택.
  19. 제 11 항에 있어서,
    상기 제 2 자성층은 백금 (Pt)층 및 코발트 (Co) 자성층이 적어도 1회 이상 교번하여 적층된 다층구조를 포함하는 다층 자기 박막 스택.
  20. 제 1 항 또는 제 11 항 기재의 다층 자기 박막 스택을 포함하는 비휘발성 메모리 소자.
PCT/KR2016/001688 2015-02-23 2016-02-22 다층 자성 박막 스택 및 이를 포함하는 비휘발성 메모리 소자 Ceased WO2016137171A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0024885 2015-02-23
KR1020150024885A KR101739640B1 (ko) 2015-02-23 2015-02-23 다층 자성 박막 스택 및 이를 포함하는 비휘발성 메모리 소자

Publications (1)

Publication Number Publication Date
WO2016137171A1 true WO2016137171A1 (ko) 2016-09-01

Family

ID=56788756

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/001688 Ceased WO2016137171A1 (ko) 2015-02-23 2016-02-22 다층 자성 박막 스택 및 이를 포함하는 비휘발성 메모리 소자

Country Status (2)

Country Link
KR (1) KR101739640B1 (ko)
WO (1) WO2016137171A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817805A (zh) * 2017-11-20 2019-05-28 三星电子株式会社 提供磁性结的方法以及使用该磁性结制造的存储器
CN111937170A (zh) * 2018-03-30 2020-11-13 艾沃思宾技术公司 磁阻堆叠及其方法
CN112736193A (zh) * 2019-10-14 2021-04-30 上海磁宇信息科技有限公司 磁性隧道结结构及其磁性随机存储器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10255935B2 (en) 2017-07-21 2019-04-09 Applied Materials, Inc. Magnetic tunnel junctions suitable for high temperature thermal processing
KR102423433B1 (ko) * 2017-12-05 2022-07-22 키오시아 가부시키가이샤 전자 장치
TWI724968B (zh) * 2020-09-07 2021-04-11 光洋應用材料科技股份有限公司 非鐵磁間隔複合層、其製法、人工反鐵磁疊層結構和磁阻式隨機存取記憶體
KR102727880B1 (ko) * 2021-11-17 2024-11-08 고려대학교 산학협력단 수직자기이방성을 갖는 자기메모리 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110318848A1 (en) * 2008-09-03 2011-12-29 Canon Anelva Corporation FERROMAGNETIC PREFERRED GRAIN GROWTH PROMOTION SEED LAYER FOR AMORPHOUS OR MICROCRYSTALLINE MgO TUNNEL BARRIER
US20120205759A1 (en) * 2011-02-15 2012-08-16 International Business Machines Corporation Magnetic tunnel junction with spacer layer for spin torque switched mram
US20140175428A1 (en) * 2012-12-21 2014-06-26 T3Memory, Inc. Perpendicular magnetoresistive elements
US20140203383A1 (en) * 2013-01-24 2014-07-24 T3Memory, Inc. Perpendicular magnetoresistive memory element
US20140287537A1 (en) * 2011-04-18 2014-09-25 Alexander Mikhailovich Shukh Method of Fabricating a Magnetoresistive Element

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9166150B2 (en) 2012-12-21 2015-10-20 Intel Corporation Electric field enhanced spin transfer torque memory (STTM) device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110318848A1 (en) * 2008-09-03 2011-12-29 Canon Anelva Corporation FERROMAGNETIC PREFERRED GRAIN GROWTH PROMOTION SEED LAYER FOR AMORPHOUS OR MICROCRYSTALLINE MgO TUNNEL BARRIER
US20120205759A1 (en) * 2011-02-15 2012-08-16 International Business Machines Corporation Magnetic tunnel junction with spacer layer for spin torque switched mram
US20140287537A1 (en) * 2011-04-18 2014-09-25 Alexander Mikhailovich Shukh Method of Fabricating a Magnetoresistive Element
US20140175428A1 (en) * 2012-12-21 2014-06-26 T3Memory, Inc. Perpendicular magnetoresistive elements
US20140203383A1 (en) * 2013-01-24 2014-07-24 T3Memory, Inc. Perpendicular magnetoresistive memory element

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817805A (zh) * 2017-11-20 2019-05-28 三星电子株式会社 提供磁性结的方法以及使用该磁性结制造的存储器
CN109817805B (zh) * 2017-11-20 2024-01-09 三星电子株式会社 提供磁性结的方法以及使用该磁性结制造的存储器
CN111937170A (zh) * 2018-03-30 2020-11-13 艾沃思宾技术公司 磁阻堆叠及其方法
CN112736193A (zh) * 2019-10-14 2021-04-30 上海磁宇信息科技有限公司 磁性隧道结结构及其磁性随机存储器

Also Published As

Publication number Publication date
KR20160102609A (ko) 2016-08-31
KR101739640B1 (ko) 2017-05-24

Similar Documents

Publication Publication Date Title
KR102060419B1 (ko) 다층 자성 박막 스택 및 이를 포함하는 비휘발성 메모리 소자
JP5788001B2 (ja) 二軸異方性を有する磁気トンネリング接合素子の提供方法及びシステム
US8878323B2 (en) Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
KR100900109B1 (ko) 자기저항 효과 소자 및 자기저항 랜덤 액세스 메모리
US8686520B2 (en) Spin-torque magnetoresistive structures
WO2016137171A1 (ko) 다층 자성 박막 스택 및 이를 포함하는 비휘발성 메모리 소자
KR101584747B1 (ko) 자기 메모리 소자
CN105244436A (zh) 使用不对称的自由层且适用于自旋转移矩存储器的磁性结
CN106953003A (zh) 磁性存储器件和制造该磁性存储器件的方法
KR20140037206A (ko) 스핀-토크 자기 저항 메모리 소자 및 그 제조 방법
JP2017084891A (ja) 磁気トンネル接合素子
US10672977B2 (en) Perpendicular magnetoresistive elements
TWI307507B (en) Magnetic tunnel junction devices and magnetic random access memory
CN107004762A (zh) 磁性隧道结
Honjo et al. Perpendicular magnetic tunnel junctions with four anti-ferromagnetically coupled Co/Pt pinning layers
CN114613903B (zh) 磁性隧道结器件
KR101074203B1 (ko) 자기저항소자
KR20170104354A (ko) 마그네틱 장치에서 이용가능하고 기판 상에 위치하는 마그네틱 접합 및 그의 제조 방법
CN103544985B (zh) 用于提供可在磁存储器中使用的磁隧道结的方法和系统
JP2013048124A (ja) 強磁性トンネル接合素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16755821

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16755821

Country of ref document: EP

Kind code of ref document: A1