WO2016115975A1 - 一种用于mips架构cpu的热补丁的方法和设备 - Google Patents

一种用于mips架构cpu的热补丁的方法和设备 Download PDF

Info

Publication number
WO2016115975A1
WO2016115975A1 PCT/CN2016/070044 CN2016070044W WO2016115975A1 WO 2016115975 A1 WO2016115975 A1 WO 2016115975A1 CN 2016070044 W CN2016070044 W CN 2016070044W WO 2016115975 A1 WO2016115975 A1 WO 2016115975A1
Authority
WO
WIPO (PCT)
Prior art keywords
instruction
patched function
function
patched
jump
Prior art date
Application number
PCT/CN2016/070044
Other languages
English (en)
French (fr)
Inventor
邓娟
陈林海
朱伟
Original Assignee
中兴通讯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中兴通讯股份有限公司 filed Critical 中兴通讯股份有限公司
Publication of WO2016115975A1 publication Critical patent/WO2016115975A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt

Definitions

  • Embodiments of the present invention relate to, but are not limited to, the field of communications, and in particular, to a method and a device for a CPU hot patch of a Microprocessor Without Interlocked Piped Stages (MIPS).
  • MIPS Microprocessor Without Interlocked Piped Stages
  • This traditional hot patching technology can be applied to most CPU hardware architectures on the market today, but if it is applied to MIPS (Microprocessor Without Interlocked Piped Stages), the CPU may cause system errors. .
  • MIPS Microprocessor Without Interlocked Piped Stages
  • the embodiments of the present invention provide a method and a device for hot patching of a MIPS architecture CPU to solve the hot patch problem of the MIPS architecture CPU.
  • the embodiment of the invention provides a method for a hot patch of a MIPS architecture CPU, the method comprising:
  • the first instruction of the patched function is modified into a jump instruction, and the second instruction of the patched function is modified to a null instruction.
  • the method further includes:
  • the patched function is transferred to the patch area for processing by the jump instruction.
  • modifying the first instruction of the patched function to a jump instruction, and modifying the second instruction of the patched function to a null instruction comprises:
  • the first instruction of the patched function is modified into a jump instruction in the exception handling function, and the second instruction of the patched function is modified to a null instruction.
  • the method further includes:
  • the system task stack continues to be scanned.
  • the jump instruction is a jump instruction that jumps to a patch area
  • the empty instruction is a nop instruction
  • An embodiment of the present invention further provides a device for a hot patch of a MIPS architecture CPU, where the device includes:
  • the detection module is configured to scan all task stacks of the system to detect whether the patched function is interrupted;
  • Modifying a module configured to modify the first instruction of the patched function to a breakpoint instruction and capture an abnormal signal when the patched function is not interrupted;
  • the processing module set to the first instruction that will be patched when an exception signal is caught Modified to a jump instruction to modify the second instruction of the patched function to a null instruction.
  • the processing module modifies the first instruction of the patched function to a jump instruction, and modifying the second instruction of the patched function to a null instruction means:
  • the processing module modifies the first instruction of the patched function into a jump instruction in the exception handling function, and modifies the second instruction of the patched function to a null instruction.
  • the detecting module is further configured to continue scanning the system task stack when the patched function is interrupted.
  • the jump instruction is a jump instruction that jumps to a patch area
  • the empty instruction is a nop instruction
  • the embodiment of the invention further provides a computer readable storage medium storing program instructions, which can be implemented when the program instructions are executed.
  • the above technical solution atomically modifies the two running instructions, so that the CPU can guarantee to jump to the hot patch area, thereby solving the problem of system running error caused by the delay slot in the hot patch of the MIPS architecture CPU.
  • FIG. 1 is a schematic diagram of a hot patch principle according to Embodiment 1 of the present invention.
  • FIG. 2 is a flowchart of a method for hot patching a CPU of a MIPS architecture according to Embodiment 1 of the present invention
  • FIG. 3 is a schematic structural diagram of an apparatus for a hot patch of a CPU of a MIPS architecture according to Embodiment 2 of the present invention.
  • the system may run incorrectly.
  • the reason is that the MIPS architecture CPU jump instruction has a delay slot problem. If the traditional hot patch modification method is used, the first instruction is modified to Jump instruction will cause the CPU to execute first The second instruction cannot jump to the hot patch area, causing the system to run incorrectly.
  • the technical solution of the embodiment of the present invention modifies the first instruction into a jump instruction, and the second instruction is modified into an empty instruction, and the atomic modification of the two running instructions can be ensured.
  • the CPU jumps to the hot patch area, effectively avoiding system operation errors.
  • an embodiment of the present invention provides a method for a hot patch of a MIPS architecture CPU, where the method includes:
  • Step S100 Scan all the task stacks of the system to detect whether the patched function is interrupted; when the patched function is not interrupted, execute step S101 to modify the first instruction of the patched function to a breakpoint instruction. If it is detected that the patched function is interrupted, the modification operation is not performed, but the scanning of the system task stack is continued, that is, the process returns to step S100 until it is detected that the patched function is not interrupted;
  • Step S101 When the patched function is not interrupted, modify the first instruction of the patched function to a breakpoint instruction and capture an abnormal signal;
  • Step S102 When the abnormal signal is captured, modify the first instruction of the patched function to a jump instruction, and modify the second instruction of the patched function to a null instruction.
  • the first instruction of the patched function is modified into a jump instruction in the exception handling function, and the second instruction of the patched function is modified to a null instruction.
  • the patched function After all system tasks have been scanned, it is confirmed whether the patched function has been interrupted. If the patched function is not interrupted, the patch is activated, and the first instruction of the patched function is modified as a breakpoint instruction, that is, a breakpoint instruction. When the patched function is called, it enters the capture exception to generate a breakpoint. After the user state captures the exception signal, it enters the exception handler, and the exception handler will be patched.
  • the first instruction of funcA is modified to jump to the jump instruction of the patch area, that is, the jump instruction
  • the second instruction is modified to the null instruction, that is, the nop instruction. Since it is triggered by the patched function itself, it is guaranteed that the two instructions are atomically modified.
  • the above method may further include:
  • Step S103 When the hot patch processing is performed, the patched function is transferred to the patch area for processing by the jump instruction.
  • an embodiment of the present invention further provides a device for a hot patch of a MIPS-based CPU, where the device includes:
  • the detecting module 11 is configured to scan all task stacks of the system to detect whether the patched function is interrupted;
  • the modifying module 12 is configured to modify the first instruction of the patched function to a breakpoint instruction and capture an abnormal signal when the patched function is not interrupted;
  • the processing module 13 is configured to, when the exception signal is captured, modify the first instruction of the patched function to a jump instruction, and modify the second instruction of the patched function to a null instruction.
  • the breakpoint instruction is a breakpoint instruction
  • the jump instruction is a jump instruction that jumps to the patch area
  • the empty instruction is a nop instruction.
  • the processing module 13 modifies the first instruction of the patched function into a jump instruction in the exception handling function, and modifies the second instruction of the patched function to a null instruction. .
  • the processing module 13 modifies the first instruction and the second instruction of the patched function funcA to jump to the patch area and the nop instruction respectively, when the hot patch processing is performed, the patch is patched.
  • the function funcA is transferred to the patch area for execution processing by the jump instruction.
  • the detection module is further configured to continue scanning the system task stack when the patched function is interrupted.
  • the above technical solution atomically modifies the two running instructions of the patched function, thereby solving The problem that the MIPS architecture CPU hot patch cannot be jumped to the hot patch area due to the delay slot is ensured, which ensures the normal operation of the system.
  • the technical solution of the embodiment of the present invention performs atomic modification on two running instructions, so that the CPU can ensure that the CPU jumps to the hot patch area, thereby solving the problem that the system runs incorrectly due to the delay slot when the MIPS architecture CPU is hot patched.

Abstract

一种用于无内部互锁流水级的微处理器MIPS架构CPU的热补丁的方法，所述方法包括：扫描系统所有任务栈，检测被打补丁函数是否被打断（S100）；当所述被打补丁函数未被打断时，将所述被打补丁函数的第一条指令修改为断点指令并捕捉异常信号（S101）；当捕捉到异常信号时，将所述被打补丁函数的第一条指令修改为跳转指令，将所述被打补丁函数的第二条指令修改为空指令（S102）。

Description

一种用于MIPS架构CPU的热补丁的方法和设备 技术领域
本发明实施例涉及但不限于通信领域，尤其涉及一种用于MIPS(Microprocessor Without Interlocked Piped Stages，无内部互锁流水级微处理器)架构CPU热补丁的方法和设备。
背景技术
热补丁技术的出现解决了在硬件设备不复位的情况下也能够完成产品软件缺陷修正的难题。已公开的热补丁技术有多种方案，较常见的热补丁技术是借助指令替换将位于函数开头的指令替换成跳转指令，跳转到补丁区。相关技术中常见的典型补丁技术方案如下：
1.将补丁函数funcB重新编译，生成可定位的目标文件fileB；
2.在目标机中解析目标文件fileB，提取出代码段、data(数据)段和bss(Block Started by Symbol，用来存放程序中未初始化的全局变量和静态变量的一块内存区域)段到内存中；
3.分析目标机中的内存符号表地址，解析出被打补丁函数funcA的地址；
4.修改被打补丁函数funcA的首指令为跳转指令，跳转到补丁函数funcB。
这种传统的热补丁技术可以应用于目前市场上的大多数CPU硬件架构，但如果应用于MIPS(Microprocessor Without Interlocked Piped Stages，无内部互锁流水级微处理器)架构CPU可能会导致系统运行错误。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本发明实施例提供一种用于MIPS架构CPU的热补丁的方法和设备，以解决MIPS架构CPU的热补丁的问题。
本发明实施例提供一种用于MIPS架构CPU的热补丁的方法，所述方法包括：
扫描系统所有任务栈，检测被打补丁函数是否被打断；
当所述被打补丁函数未被打断时，将所述被打补丁函数的第一条指令修改为断点指令并捕捉异常信号；
当捕捉到异常信号时，将所述被打补丁函数的第一条指令修改为跳转指令，将所述被打补丁函数的第二条指令修改为空指令。
可选地，所述将所述被打补丁函数的第一条指令修改为跳转指令，将所述被打补丁函数的第二条指令修改为空指令后，所述方法还包括：
当进行热补丁处理时，所述被打补丁函数通过所述跳转指令调转到补丁区进行处理。
可选地，其中，所述将所述被打补丁函数的第一条指令修改为跳转指令，将所述被打补丁函数的第二条指令修改为空指令包括：
在异常处理函数中将所述被打补丁函数的第一条指令修改为跳转指令，将所述被打补丁函数的第二条指令修改为空指令。
可选地，所述扫描系统所有任务栈，检测被打补丁函数是否被打断后，所述方法还包括：
当所述被打补丁函数被打断时，继续扫描系统任务栈。
可选地，其中，所述断点指令为breakpoint指令，所述跳转指令为跳转到补丁区的jump指令，所述空指令为nop指令。
本发明实施例还提供了一种用于MIPS架构CPU的热补丁的设备，所述设备包括：
检测模块，设置为扫描系统所有任务栈，检测被打补丁函数是否被打断；
修改模块，设置为当所述被打补丁函数未被打断时，将所述被打补丁函数的第一条指令修改为断点指令并捕捉异常信号；以及
处理模块，设置为当捕捉到异常信号时，将被打补丁函数的第一条指令 修改为跳转指令，将所述被打补丁函数的第二条指令修改为空指令。
可选地，其中，所述处理模块将所述被打补丁函数的第一条指令修改为跳转指令，将所述被打补丁函数的第二条指令修改为空指令是指：
所述处理模块在异常处理函数中将所述被打补丁函数的第一条指令修改为跳转指令，将所述被打补丁函数的第二条指令修改为空指令。
可选地，其中，所述检测模块还设置为：当所述被打补丁函数被打断时，继续扫描系统任务栈。
可选地，其中，所述断点指令为breakpoint指令，所述跳转指令为跳转到补丁区的jump指令，所述空指令为nop指令。
本发明实施例还提供一种计算机可读存储介质，存储有程序指令，当该程序指令被执行时可实现上述方法。
上述技术方案对两条运行指令进行了原子修改，使CPU可以保证跳转到热补丁区，从而解决了MIPS架构CPU的热补丁时由于延时槽而导致的系统运行错误的问题。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图概述
图1为本发明实施例一中的热补丁原理示意图。
图2为本发明实施例一中用于MIPS架构CPU的热补丁的方法的流程图；
图3为本发明实施例二中用于MIPS架构CPU的热补丁的设备的结构示意图。
本发明的实施方式
传统的热补丁技术如果应用于MIPS架构CPU可能会导致系统运行错误，原因是由于MIPS架构CPU的跳转指令有一个延时槽问题，如果按照传统的热补丁修改方法将第一条指令修改为跳转指令，会导致CPU先执行后面 的第二条指令而无法跳转到热补丁区，造成系统运行错误。
下文中将结合附图对本发明实施例进行详细说明。需要说明的是，在不冲突的情况下，本发明实施例及实施例中的特征可以相互任意组合。
实施例一
为解决MIPS架构CPU的热补丁的问题，本发明实施例的技术方案将第一条指令修改为跳转指令，将第二条指令修改为空指令，通过将两条运行指令进行原子修改可以保证CPU跳转到热补丁区，有效的避免系统运行错误。
如图1和图2所示，本发明实施例提供一种用于MIPS架构CPU的热补丁的方法，所述方法包括：
步骤S100：扫描系统所有任务栈，检测被打补丁函数是否被打断；当被打补丁函数未被打断时，执行步骤S101将所述被打补丁函数的第一条指令修改为断点指令；如果检测到被打补丁函数被打断了，则不进行修改操作，而是继续进行系统任务栈的扫描，即返回步骤S100，直到检测到没有被打补丁函数被打断；
步骤S101：当所述被打补丁函数未被打断时，将所述被打补丁函数的第一条指令修改为断点指令并捕捉异常信号；
步骤S102：当捕捉到异常信号时，将所述被打补丁函数的第一条指令修改为跳转指令，将所述被打补丁函数的第二条指令修改为空指令。
其中，在异常处理函数中将被打补丁函数的第一条指令修改为跳转指令，将被打补丁函数的第二条指令修改为空指令。
需要说明的是，如果有任务曾经调用过被打补丁函数，并且被打断在第二条指令上，在把被打补丁函数的第二条指令修改为空指令后，如果该任务恢复继续执行被打补丁函数的话，则会从空指令开始执行，这样就会导致系统运行错误。因此需要先确认被打补丁函数是否被打断过。
在所有系统任务经扫描后确认被打补丁函数是否被打断过，如被打补丁函数没有被打断后激活补丁，修改被打补丁函数的第一条指令为断点指令，即breakpoint指令。当被打补丁函数被调用的时候进入捕捉异常产生断点。用户态捕获到异常信号后进入异常处理函数，异常处理函数将被打补丁函数 funcA的第一条指令修改为跳转到补丁区的跳转指令即jump指令，将第二条指令修改为空指令即nop指令。由于是被打补丁函数自身触发的，因此可以保证两条指令被原子修改。
可选地，上述方法还可包括：
步骤S103：当进行热补丁处理时，所述被打补丁函数通过所述跳转指令调转到补丁区进行处理。
实施例二
如图3所示，本发明实施例还提供一种用于MIPS架构CPU的热补丁的设备，所述设备包括：
检测模块11，设置为扫描系统所有任务栈，检测被打补丁函数是否被打断；
修改模块12，设置为当被打补丁函数未被打断时，将所述被打补丁函数的第一条指令修改为断点指令并捕捉异常信号；以及
处理模块13，设置为当捕捉到异常信号时，将所述被打补丁函数的第一条指令修改为跳转指令，将所述被打补丁函数的第二条指令修改为空指令。
其中，断点指令为breakpoint指令，跳转指令为跳转到补丁区的jump指令，空指令为nop指令。
其中，在实现时，所述处理模块13在异常处理函数中将所述被打补丁函数的第一条指令修改为跳转指令，将所述被打补丁函数的第二条指令修改为空指令。
由于所述处理模块13修改被打补丁函数funcA的第一条指令和第二条指令分别为跳转到补丁区的跳转指令和nop指令，因此当进行热补丁处理时，所述被打补丁函数funcA通过所述跳转指令调转到补丁区进行运行处理。
检测模块还设置为当所述被打补丁函数被打断时，继续扫描系统任务栈。
上述技术方案对被打补丁函数的两条运行指令进行了原子修改，从而解 决了MIPS架构CPU热补丁时由于延时槽而导致的无法跳转到热补丁区的问题，保证了系统的正常运行。
本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件完成，所述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现，相应地，上述实施例中的各模块/模块可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。本发明实施例不限制于任何特定形式的硬件和软件的结合。
工业实用性
本发明实施例技术方案对两条运行指令进行了原子修改，使CPU可以保证跳转到热补丁区，从而解决了MIPS架构CPU的热补丁时由于延时槽而导致的系统运行错误的问题。

Claims (10)

  1. 一种用于无内部互锁流水级微处理器MIPS架构CPU的热补丁的方法，所述方法包括：
    扫描系统所有任务栈，检测被打补丁函数是否被打断；
    当所述被打补丁函数未被打断时，将所述被打补丁函数的第一条指令修改为断点指令并捕捉异常信号；
    当捕捉到异常信号时，将所述被打补丁函数的第一条指令修改为跳转指令，将所述被打补丁函数的第二条指令修改为空指令。
  2. 如权利要求1所述的方法，所述将所述被打补丁函数的第一条指令修改为跳转指令，将所述被打补丁函数的第二条指令修改为空指令后，所述方法还包括：
    当进行热补丁处理时，所述被打补丁函数通过所述跳转指令调转到补丁区进行处理。
  3. 如权利要求2所述的方法，其中：
    所述将所述被打补丁函数的第一条指令修改为跳转指令，将所述被打补丁函数的第二条指令修改为空指令包括：
    在异常处理函数中将所述被打补丁函数的第一条指令修改为跳转指令，将所述被打补丁函数的第二条指令修改为空指令。
  4. 如权利要求3所述的方法，所述扫描系统所有任务栈，检测被打补丁函数是否被打断后，所述方法还包括：
    当所述被打补丁函数被打断时，继续扫描系统任务栈。
  5. 如权利要求4所述的方法，其中：
    所述断点指令为breakpoint指令，所述跳转指令为跳转到补丁区的jump指令，所述空指令为nop指令。
  6. 一种用于无内部互锁流水级微处理器MIPS架构CPU的热补丁的设备，所述设备包括：
    检测模块，设置为扫描系统所有任务栈，检测被打补丁函数是否被打断；
    修改模块，设置为当所述被打补丁函数未被打断时，将所述被打补丁函数的第一条指令修改为断点指令并捕捉异常信号；以及
    处理模块，设置为当捕捉到异常信号时，将被打补丁函数的第一条指令修改为跳转指令，将所述被打补丁函数的第二条指令修改为空指令。
  7. 如权利要求6所述的设备，其中：
    所述处理模块将所述被打补丁函数的第一条指令修改为跳转指令，将所述被打补丁函数的第二条指令修改为空指令是指：
    所述处理模块在异常处理函数中将所述被打补丁函数的第一条指令修改为跳转指令，将所述被打补丁函数的第二条指令修改为空指令。
  8. 如权利要求7所述的设备，其中：
    所述检测模块还设置为：当所述被打补丁函数被打断时，继续扫描系统任务栈。
  9. 如权利要求8所述的设备，其中：
    所述断点指令为breakpoint指令，所述跳转指令为跳转到补丁区的jump指令，所述空指令为nop指令。
  10. 一种计算机可读存储介质，存储有程序指令，当该程序指令被执行时可实现权利要求1-5任一项所述的方法。
PCT/CN2016/070044 2015-01-20 2016-01-04 一种用于mips架构cpu的热补丁的方法和设备 WO2016115975A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510030443.X 2015-01-20
CN201510030443.XA CN105868094A (zh) 2015-01-20 2015-01-20 一种用于mips架构cpu的热补丁的方法和设备

Publications (1)

Publication Number Publication Date
WO2016115975A1 true WO2016115975A1 (zh) 2016-07-28

Family

ID=56416406

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2016/070044 WO2016115975A1 (zh) 2015-01-20 2016-01-04 一种用于mips架构cpu的热补丁的方法和设备

Country Status (2)

Country Link
CN (1) CN105868094A (zh)
WO (1) WO2016115975A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106598819A (zh) * 2016-12-12 2017-04-26 世纪龙信息网络有限责任公司 客户端补丁加载使用的监控处理方法和系统
CN108121633A (zh) * 2016-11-30 2018-06-05 北京国双科技有限公司 异常捕获方法及装置
CN115225194A (zh) * 2022-07-14 2022-10-21 广州文远知行科技有限公司 时间跳变检测方法、装置、存储介质及计算机设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101561764A (zh) * 2009-05-18 2009-10-21 华为技术有限公司 一种多核环境下的补丁方法与补丁装置
CN102508681A (zh) * 2011-11-09 2012-06-20 华为数字技术有限公司 多核系统不中断业务的补丁方法及系统
CN103399775A (zh) * 2013-08-05 2013-11-20 北京华为数字技术有限公司 一种热补丁方法及设备
CN104239082A (zh) * 2013-06-20 2014-12-24 上海博达数据通信有限公司 嵌入式系统的热补丁实现方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7430670B1 (en) * 1999-07-29 2008-09-30 Intertrust Technologies Corp. Software self-defense systems and methods
CN100478915C (zh) * 2007-09-20 2009-04-15 福建星网锐捷网络有限公司 一种基于mips架构cpu的异常点定位诊断方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101561764A (zh) * 2009-05-18 2009-10-21 华为技术有限公司 一种多核环境下的补丁方法与补丁装置
CN102508681A (zh) * 2011-11-09 2012-06-20 华为数字技术有限公司 多核系统不中断业务的补丁方法及系统
CN104239082A (zh) * 2013-06-20 2014-12-24 上海博达数据通信有限公司 嵌入式系统的热补丁实现方法
CN103399775A (zh) * 2013-08-05 2013-11-20 北京华为数字技术有限公司 一种热补丁方法及设备

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108121633A (zh) * 2016-11-30 2018-06-05 北京国双科技有限公司 异常捕获方法及装置
CN108121633B (zh) * 2016-11-30 2021-08-17 北京国双科技有限公司 异常捕获方法及装置
CN106598819A (zh) * 2016-12-12 2017-04-26 世纪龙信息网络有限责任公司 客户端补丁加载使用的监控处理方法和系统
CN106598819B (zh) * 2016-12-12 2019-07-26 世纪龙信息网络有限责任公司 客户端补丁加载使用的监控处理方法和系统
CN115225194A (zh) * 2022-07-14 2022-10-21 广州文远知行科技有限公司 时间跳变检测方法、装置、存储介质及计算机设备

Also Published As

Publication number Publication date
CN105868094A (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
US10019240B2 (en) Method and apparatus for detecting code change
US9471435B2 (en) Information processing device, information processing method, and computer program
JP6494744B2 (ja) リターン指向プログラミング攻撃の透過的な検出及び抽出
RU2628921C1 (ru) Система и способ выполнения антивирусной проверки файла на виртуальной машине
WO2016115975A1 (zh) 一种用于mips架构cpu的热补丁的方法和设备
CN107766102B (zh) 双基本输出入系统(bios)的开机方法及具有其的电子装置
US10025606B2 (en) Enabling filter-level access to virtual disks
US9886577B2 (en) Detection and mitigation of malicious invocation of sensitive code
KR20140123545A (ko) 안전 도메인 및 덜 안전 도메인을 갖는 데이터 처리장치에서의 예외 핸들링
JP2010522932A (ja) インストールシーケンスのためのブックマークおよび構成ファイル
WO2016127566A1 (zh) 补丁处理方法及装置
WO2016095672A1 (zh) 一种基于栈的异常检测方法和装置
US9348681B2 (en) Apparatus and method for detecting fault of processor
CN105528284A (zh) 一种内核故障注入方法及电子设备
TW201232401A (en) BIOS updating system and method, computer readable recording medium having BIOS updating program stored therein, and its computer program products
US8181063B2 (en) Computer device, continuing operation method for computer device, and program
US9864708B2 (en) Safely discovering secure monitors and hypervisor implementations in systems operable at multiple hierarchical privilege levels
WO2016155524A1 (zh) 一种系统安全升级的方法和装置
WO2015184732A1 (zh) 引导程序的存储方法、故障恢复方法及设备、计算机存储介质
US9535772B2 (en) Creating a communication channel between different privilege levels using wait-for-event instruction in systems operable at multiple levels hierarchical privilege levels
CN107111525B (zh) 数据处理设备中的系统错误处置
US8806448B2 (en) Dynamic instrumentation method and apparatus for tracing and analyzing a program
CN104978208B (zh) 一种热重启方法及其装置
JP5877533B2 (ja) 計算機装置及び計算機装置の制御方法
TWI499930B (zh) 一種檔案掃描裝置及其方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16739722

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16739722

Country of ref document: EP

Kind code of ref document: A1