WO2016090754A1 - 收发包功能的实现方法及装置 - Google Patents

收发包功能的实现方法及装置 Download PDF

Info

Publication number
WO2016090754A1
WO2016090754A1 PCT/CN2015/073251 CN2015073251W WO2016090754A1 WO 2016090754 A1 WO2016090754 A1 WO 2016090754A1 CN 2015073251 W CN2015073251 W CN 2015073251W WO 2016090754 A1 WO2016090754 A1 WO 2016090754A1
Authority
WO
WIPO (PCT)
Prior art keywords
hardware thread
function
session
message
packet
Prior art date
Application number
PCT/CN2015/073251
Other languages
English (en)
French (fr)
Inventor
申河卿
Original Assignee
中兴通讯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中兴通讯股份有限公司 filed Critical 中兴通讯股份有限公司
Publication of WO2016090754A1 publication Critical patent/WO2016090754A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/34—Signalling channels for network management communication

Definitions

  • the present invention relates to the field of communications, and in particular, to a method and an apparatus for implementing a transceiver function.
  • Ethernet has been used extensively from access and aggregation to backbone networks. It replaces network devices such as Asynchronous Transfer Mode (ATM).
  • ATM Asynchronous Transfer Mode
  • OAM Operaation Administration and Maintenance
  • Ethernet OAM In recent years, a large number of people have devoted themselves to the research of OAM functions of Ethernet and Internet Protocol (IP), which have formed multiple OAM management methods in different organizations and different angles, and some suggestions have been formed. , draft, standards and other literature.
  • IEEE802.3ah (Operations, Administration, and Maintenance-OAM), IEEE 802.1ag (Connectivity Fault Management), and ITU-T Y.1731 (OAM functions and mechanisms for Ethernet based Networks)
  • ITU-T Y.1731 ITU-T Y.1731
  • the IEEE 802.3ah Operation, Management, and Maintenance Standard is the official IEEE standard and has been incorporated into the relevant sections of the IEEE 802.32005 standard. It is primarily for "link" level management and can monitor and troubleshoot point-to-point Ethernet links in the network. It has important implications for the last mile of network user connection management, where these faults are more likely to occur.
  • the IEEE 802.1ag connectivity fault management standard is currently a draft of the IEEE, the highest version being Draft 8. The latest developments in the protocol can be found at http://ieee802.org/1/. It is primarily for "service" level management, providing the network with easy and fast fault discovery, detection and management capabilities. This standard provides an effective end-to-end management and domain management method for service provider network management, which allows service providers to manage each user service instance separately.
  • ITU-Y 1731 operation, management and maintenance is a draft of the ITU recommendations, mainly to enhance IEEE 802.3ah, IEEE802.1ag, and more comprehensively expand the method of fault detection, monitoring and isolation in the link, based on
  • the function of OAM is mainly implemented to support the basic functions of IEEE 802.3ah and IEEE 802.1ag, that is, the implementation of the function of OAM has become an increasingly important research topic.
  • many OAM functions in the related art still need The implementation of Field Programmable Gate Array (FPGA) hardware, but this greatly increases the hardware cost of implementing OAM functions.
  • FPGA Field Programmable Gate Array
  • the embodiments of the present invention provide a method and a device for implementing a function of transmitting and receiving packets, so as to at least solve the problem of increasing hardware cost caused by using FPGA hardware when implementing OAM related functions in the related art.
  • a method for implementing a transceiver function comprising: acquiring a specified hardware thread of a multi-core CPU processor; and simulating a field programmable logic FPGA according to the specified hardware thread Send and receive package function.
  • simulating the function of transmitting and receiving packets of the field programmable logic FPGA according to the specified hardware thread comprising: simulating at least one of the following according to the specified hardware thread: a session configuration function for transmitting and receiving packets, a message sending function, and a report
  • the text receiving function detects the sending and receiving of the message, and the detecting message is used to detect the session.
  • the session configuration function for sending and receiving a message includes at least one of the following: adding a session function, deleting a session function.
  • the adding session function of the FPGA according to the specified hardware thread comprises: applying, according to the specified hardware thread, memory for storing the increased session, adding session data in the memory, and performing a session initialization process;
  • the designating the hardware thread to emulate the delete session function includes removing session data in the memory and releasing the memory.
  • the function of transmitting a message according to the specified hardware thread emulation FPGA comprises: acquiring a to-be-sent message according to the location information indicated by the session configuration according to the specified hardware thread; and sending the to-be-sent report by the specified hardware thread The message is sent to the forwarding plane FWD hardware thread, where the forwarding plane FWD hardware thread is used to send the to-be-sent message to the peer device.
  • the FWD hardware thread sends the to-be-sent packet to the peer device in the following manner, and after detecting that the to-be-sent packet is an Ethernet running management and maintenance ETH OAM detection packet, the detection device is performed.
  • the specified information is written to the to-be-sent packet, and the to-be-sent packet containing the specified information is sent to the opposite end.
  • simulating the message receiving function of the FPGA according to the specified hardware thread comprises: receiving, by the specified hardware thread, a message from a forwarding plane FWD hardware thread.
  • the function of transmitting and receiving the detection message of the FPGA according to the specified hardware thread comprises: detecting whether the session times out according to the specified hardware thread timing and/or whether an alarm occurs in the session; timeout and/or presence of alarm information in the session When notified, the FWD hardware thread is notified.
  • the specified hardware thread is a hardware thread of the FPGA.
  • an apparatus for implementing a transceiver function comprising: an acquisition module configured to acquire a specified hardware thread of a multi-core CPU processor; and an analog module configured to The specified hardware thread simulates the transceiver function of the field programmable logic FPGA.
  • the simulation module is configured to simulate at least one of the following functions: a session configuration function for transmitting and receiving a message, a message sending function, a message receiving function, and a detecting and receiving function of the detecting message, wherein the detecting message is used for Detect the session.
  • the technical means for simulating the function of transmitting and receiving packets of the FPGA through the specified hardware thread in the multi-core CPU is solved, and the problem of increasing the hardware cost caused by adopting the FPGA hardware when implementing the OAM-related function in the related art is solved, and the problem is saved.
  • the hardware cost is saved.
  • FIG. 1 is a flowchart of a method for implementing a transceiver function according to an embodiment of the present invention
  • FIG. 2 is a structural block diagram of an apparatus for implementing a transceiver function according to an embodiment of the present invention
  • Figure 3 is a schematic diagram of the overall function in accordance with a preferred embodiment of the present invention.
  • FIG. 4 is a flow chart of a forwarding plane process in accordance with a preferred embodiment of the present invention.
  • Figure 5 is a diagram of a bitmap implementation mechanism in accordance with a preferred embodiment of the present invention.
  • FIG. 1 is a flowchart of a method for implementing a function of sending and receiving packets according to an embodiment of the present invention. As shown in FIG. 1 , the process includes the following steps:
  • Step S102 acquiring a specified hardware thread of the multi-core CPU processor device
  • Adding session data in the above memory according to the specified hardware thread, and executing the session initialization process; and simulating the deleting session function according to the specified hardware thread includes: removing the session data in the memory, and Release the above memory.
  • fast message is the forwarding surface will write the corresponding information and FTM shared memory, wait until timing At that time, the FTM sends the corresponding information to the platform for processing.
  • the slow sending is that the forwarding plane directly sends the packets with various counts or time information to the platform for corresponding processing.
  • the protocol interaction can quickly identify the connection and establish a fast connection. Reports various alarms of the OAM module to ensure connectivity detection. It can implement the corresponding functions of Ethernet (Ethernet, ETH) OAM and achieve low-cost considerations. For example, current lower-level performance requirements, such as connectivity.
  • the number of sessions of the Connectivity Check Message (CCM) is less than 10K, and the time-sharing terminal (Time-Sharing Terminal, TST for short) is at a rate of 3.33ms or more. It can be considered by any one of the multi-core CPUs. Hardware threads are implemented without the need to increase FPGA hardware costs.
  • FIG. 2 is a structural block diagram of an apparatus for implementing a transceiver function according to an embodiment of the present invention. As shown in Figure 2, the device comprises:
  • the technical means of simulating the function of transmitting and receiving packets of the FPGA through the specified hardware thread in the multi-core CPU is solved, and the hardware cost caused by using the FPGA hardware in implementing the OAM-related function in the related art is solved.
  • the problem is that the hardware cost is saved, and various alarms of the OAM module are quickly reported, thereby ensuring the connectivity detection function, which can realize the corresponding functions of the ETH OAM and realize the low cost consideration.
  • the processing of the packet is mainly because the forwarding plane thread receives the packet, and then judges that the ETH OAM packet is forwarded to the SFPGA thread to do the corresponding ETH OAM processing.
  • the specific implementation process can be understood as: After the packets of various required information of ETH OAM are encapsulated, they are forwarded to the thread on the forwarding plane, and then the packets are forwarded on the thread of the forwarding plane.
  • FIG. 4 is a flow chart of a forwarding plane process according to a preferred embodiment of the present invention. As shown in FIG. 4, the specific steps are as follows:
  • the bitmap implementation mechanism in the preferred embodiment of the present invention is shown in FIG. 5.
  • the bit labeled as a box in FIG. 5, if its coordinate is (x, y), the mep number corresponding to the bit is: mep_group_Number 64 ⁇ y + x.
  • the 64-bit system (N32, O64) preferentially uses 64-bit throughput.
  • the preferred embodiment of the present invention selects an 8 ⁇ 64 bitmap. For the set and clear operations of the bitmap, all atomic operations are used.
  • step S408 the FTM module periodically reports the information such as the bitmap and reports it to the OAM protocol module.
  • Step S410 After receiving the user configuration message, the FTM will create/update/delete the event, and send the OAM message of the shared memory of the forwarding plane to the SFPGA.
  • Step S412 after receiving the FTM event, the SFPGA starts the detection timer and delivers the message to the FWD thread.
  • Step S414 the FWD thread receives the delivered message, and selects an outgoing port to send the message.
  • the embodiment of the present invention achieves the following technical effects: the problem of increasing hardware cost caused by using FPGA hardware when implementing OAM related functions in the related art, saving hardware cost and realizing rapid reporting of OAM Various alarms of the module ensure the connectivity detection function, which can realize the corresponding functions of ETH OAM and realize low cost considerations.
  • modules or steps of the present invention described above can be implemented by a general-purpose computing device that can be centralized on a single computing device or distributed across a network of multiple computing devices. Alternatively, they may be implemented by program code executable by the computing device such that they may be stored in the storage device by the computing device and, in some cases, may be different from the order herein.
  • the steps shown or described are performed, or they are separately fabricated into individual integrated circuit modules, or a plurality of modules or steps thereof are fabricated as a single integrated circuit module.
  • the invention is not limited to any specific combination of hardware and software.

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明提供了一种收发包功能的实现方法及装置，其中，所述方法包括：获取多核中央处理器CPU设备的指定硬件线程；根据所述指定硬件线程模拟现场可编程逻辑FPGA的收发包功能。采用本发明提供的上述技术方案，解决了相关技术中，在实现OAM相关功能时，采用FPGA硬件而导致的增加硬件成本的问题，节省了硬件成本。

Description

收发包功能的实现方法及装置 技术领域
本发明涉及通信领域，具体而言，涉及一种收发包功能的实现方法及装置。
背景技术
随着近年来以太网技术的快速开展，以太网组网在网络建设中的比重逐渐增加，以太网的网络规模也不断的增多，从接入、汇聚到骨干网中都大量使用了以太网来代替异步传输模式(Asynchronous Transfer Mode，简称为ATM)等网络设备。网络设备的大量应用，链路健康如何快速了解，快速定位链路问题等需求逐渐变得重要，网络设备使用者也就更加关注以太网设备的运行、管理和维护(Operation Administration and Maintenance，简称为OAM)功能。
近些年有大量的人员在致力于以太网和互联网协议(Internet Protocol，简称为IP)的OAM功能的研究，在不同组织和不同的角度形成了多个OAM管理的方式，也形成了一些建议、草案、标准等文献。其中几个主要的关于以太网OAM的文献有：IEEE802.3ah(Operations,Administration,and Maintenance-OAM)、IEEE 802.1ag(Connectivity Fault Management)和ITU-T Y.1731(OAM functions and mechanisms for Ethernet based networks)，另外,还有一些关于其他方面的OAM功能，也都在飞速发展着。
IEEE 802.3ah操作、管理及维护标准是IEEE的正式标准，已经被合入到IEEE802.32005标准的相关章节。它是主要针对“链路”级别的管理，可以对网络中的点到点以太网链路进行监控和故障处理。它对网络用户最后一公里的连接管理有重要的意义，在这些点是故障比较容易发生的地方。
IEEE 802.1ag连通性故障管理标准目前是IEEE的草案，最高版本为Draft 8。协议的最新动态可以在http://ieee802.org/1/上进行查询。它是主要针对“服务”级别的管理，为网络提供容易和快捷的故障发现、检测和管理的功能。本标准主要为服务提供商的网络管理提供有效的端到端管理及域管理方法，它允许服务提供商单独地管理每个用户服务实例。
ITU-Y 1731操作、管理及维护是ITU的建议草案，主要是对IEEE 802.3ah、IEEE802.1ag进行了一定的增强，更全面的扩充了在链路的故障检测、监控和隔离的方法，基于目前外部有很多对路由器设备的OAM的需求，在多核路由器系列上部署支持 OAM的功能并实现，主要是对IEEE 802.3ah和IEEE 802.1ag基本功能进行支持，即对于OAM的功能中的实现已经是越来越重要的研究课题，然而，相关技术中的很多OAM功能还是需要现场可编程门阵列(Field Programmable Gate Array，简称为FPGA)硬件的实现，但是这样就大大增加了实现OAM功能的硬件成本。
针对相关技术中，在实现OAM相关功能时，采用FPGA硬件而导致的增加硬件成本的问题，尚未提出有效的解决方案。
发明内容
本发明实施例提供了一种收发包功能的实现法及装置，以至少解决相关技术中在实现OAM相关功能时，采用FPGA硬件而导致的增加硬件成本的问题。
根据本发明实施例的一个方面，提供了一种收发包功能的实现方法，所述方法包括：获取多核中央处理器CPU设备的指定硬件线程；根据所述指定硬件线程模拟现场可编程逻辑FPGA的收发包功能。
优选地，根据所述指定硬件线程模拟现场可编程逻辑FPGA的收发包功能，包括：根据所述指定硬件线程模拟以下至少之一：用于收发报文的会话配置功能、报文发送功能、报文接收功能、检测报文的收发功能，该检测报文用于对会话进行检测。
优选地，所述用于收发报文的会话配置功能包括以下至少之一：增加会话功能、删除会话功能。
优选地，根据所述指定硬件线程模拟FPGA的增加会话功能包括：根据指定硬件线程申请用于存储所述增加会话的内存，在所述内存中添加会话数据，并执行会话初始化进程；根据所述指定硬件线程模拟所述删除会话功能包括：移除所述内存中的会话数据，并释放所述内存。
优选地，根据所述指定硬件线程模拟FPGA的报文发送功能包括：根据所述指定硬件线程从会话配置所指示的位置信息获取待发送报文；通过所述指定硬件线程将所述待发送报文发送至转发面FWD硬件线程上，其中，所述转发面FWD硬件线程用于将所述待发送报文发送至对端设备。
优选地，所述FWD硬件线程通过以下方式将所述待发送报文发送至对端设备，在判断所述待发送报文为以太网运行管理维护ETH OAM的检测报文后，将进行检测所需要的指定信息写入所述待发送报文；将包含有所述指定信息的待发送报文发送至所述对端。
优选地，根据所述指定硬件线程模拟FPGA的报文接收功能包括：通过所述指定硬件线程接收来自转发面FWD硬件线程的报文。
优选地，根据所述指定硬件线程模拟FPGA的检测报文的收发功能包括：根据所述指定硬件线程定时检测会话是否超时和/或会话是否发生告警；在所述会话超时和/或存在告警信息时，通知FWD硬件线程。
优选地，所述指定硬件线程为FPGA的硬件线程。
根据本发明实施例的另一个方面，还提供了一种收发包功能的实现装置，所述装置包括：获取模块，设置为获取多核中央处理器CPU设备的指定硬件线程；模拟模块，设置为根据所述指定硬件线程模拟现场可编程逻辑FPGA的收发包功能。
优选地，所述模拟模块，设置为模拟以下至少之一功能：用于收发报文的会话配置功能、报文发送功能、报文接收功能、检测报文的收发功能，该检测报文用于对会话进行检测。
通过本发明，采用通过多核CPU中的指定硬件线程来模拟FPGA的收发包功能的技术手段，解决了相关技术中，在实现OAM相关功能时，采用FPGA硬件而导致的增加硬件成本的问题，节省了硬件成本。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据本发明实施例的收发包功能的实现方法的流程图；
图2为根据本发明实施例的收发包功能的实现装置的结构框图；
图3为根据本发明优选实施的总体功能原理图；
图4为根据本发明优选实施例的转发面处理流程图；
图5为根据本发明优选实施例的位图实现机制图。
具体实施方式
下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
在本实施例中提供了一种收发包功能的实现方法，图1是根据本发明实施例的收发包功能的实现方法的流程图，如图1所示，该流程包括如下步骤：
步骤S102，获取多核中央处理器CPU设备的指定硬件线程；
步骤S104，根据上述指定硬件线程模拟现场可编程逻辑FPGA的收发包功能。
通过上述各个步骤，采用通过多核CPU中的指定硬件线程来模拟FPGA的收发包功能的技术手段，解决了相关技术中，在实现OAM相关功能时，采用FPGA硬件而导致的增加硬件成本的问题，节省了硬件成本，实现了快速上报OAM模块各种告警，从而保证连通性检测功能，既能够实现ETH OAM的相应功能，又实现低成本的考虑。
可选地，为了实现模拟FPGA的收发包功能，本发明实施例中模拟的功能包括以下至少之一：1)用于收发报文的会话配置功能、2)报文发送功能、3)报文接收功能、4)检测报文的收发功能，该检测报文用于对会话进行检测，其中，用于收发报文的会话配置功能包括以下至少之一：增加会话功能、删除会话功能。
而基于上述四种功能，本发明实施例以下针对上述没一种功能提供了一种实现方法，但不用于限定本发明的保护范围，如下所示：
第一种功能：用于收发报文的会话配置功能
根据指定硬件线程申请用于存储上述增加会话的内存，在上述内存中添加会话数据，并执行会话初始化进程；根据上述指定硬件线程模拟上述删除会话功能包括：移除上述内存中的会话数据，并释放上述内存。
第二种功能：报文发送功能
根据上述指定硬件线程从会话配置所指示的位置信息获取待发送报文；通过上述指定硬件线程将上述待发送报文发送至转发面FWD硬件线程上，其中，上述转发面FWD硬件线程用于将上述待发送报文发送至对端设备。
在本发明实施例中，上述FWD硬件线程通过以下方式将上述待发送报文发送至对端设备，在判断上述待发送报文为ETH OAM的检测报文后，将进行检测所需要的指定信息写入上述待发送报文；将包含有上述指定信息的待发送报文发送至上述对端。
第三种功能：报文接收功能
通过上述指定硬件线程接收来自转发面FWD硬件线程的报文。
判断上述接收到的报文是否为ETH OAM的检测报文；如果是，则在上述FWD硬件线程查找到级别表后，将上述报文以及接收上述报文的端口的计数信息存入上述级别表中。
其中，在判断上述报文为上述检测报文后，还包括：如果上述检测报文为快速ETH OAM报文，则通过线程间通讯利用指定硬件线程接收针对上述检测报文的检测结果，并通过上述指定硬件线程对上述检测结果进行处理。
第四种功能：检测报文的收发功能
根据上述指定硬件线程定时检测会话是否超时和/或会话是否发生告警；在上述会话超时和/或存在告警信息时，通知上述FWD硬件线程。
基于上述根据硬件线程模拟FPGA的相关功能，以下提供了详细的技术方案，如下所示：实际上，转发面OAM的基本任务主要包括：配置，发送报文，接收报文，检查。
需要说明的是，上述指定硬件线程为FPGA的硬件线程，例如：软现场可编程门阵列(Soft Field Programmable Gate Array，简称为SFPGA)以及转发面FWD线程。
一、配置过程包括：
(1)增加一个会话，一般可以通过申请内存，添加一个会话的数据并初始化来实现，并添加发送和检查定时器。
(2)删除一个会话，一般可以通过停止相关定时器，移除会话数据，释放内存来实现。
二、发送报文过程包括：
一般是由定时器触发，使用现成的报文数据发送，然后设置下一次调用的时间。在SFPGA线程处理中，根据会话session配置，到平台下发的相应位置将报文取出，发到转发面线程上，转发面线程判断是ETH OAM的检测报文后，将检测所需的计数或者是时间戳写入报文的相应位置，然后查出接口属性表，将报文发往对端。
三、接收报文过程：
一般是非阻塞接受消息，先是转发线程收到相应的报文，判断是ETH OAM的检测，能查到级别表，就将报文中以及端口中的相应计数存入到级别表中，如果是快速ETH OAM报文检测，就通过线程间通讯，将转发面计算出来的报文差值的信息表发往SFPGA,SFPGA来处理告警信息，如果到了定时器定时的时间，则由FTM将检测的已经计算好的信息上送给平台，如果是慢速ETH OAM检测，则由转发面直接将报文上送给平台，平台根据报文中的收发包计数信息来计算单位时间间隔内的收发包以及丢包计数。
四、检查过程：
一般是由定时器触发，检查会话是否超时，或者是否有告警，然后设置下一次调用检查一般是分快速和慢速，快速报文是转发面将相应信息写入和FTM共有的内存，等到定时到时，FTM将相应的信息上送给平台处理，慢速发送则是转发面直接将已经封好各种计数或者时间信息的报文发给平台做相应的处理。
综上，以上任务(配置，发送报文，接收报文，检查)都在硬件线程模拟的SFPGA上面完成，所完成的功能和真正的FPGA所完成的功能一致。
需要说明的是，本发明实施例的上述技术方案可以与其他的标准实体的功能相结合进行使用的。
综上所述，采用本发明实施的上述技术方案，通过采用多核CPU中的某个硬件线程，以模拟FPGA快速收发包功能，使得协议交互能够快速地识别建立连接，快速 上报OAM模块各种告警，从而保证连通性检测功能，既能够实现以太网(Ethernet，简称为ETH)OAM的相应功能，又实现低成本的考虑，例如：目前较低级别的性能需求，如连通性检测消息报文(Connectivity Check Message，简称为CCM)会话个数不超过10K，分时终端(Time-Sharing Terminal，简称为TST)发包速率在3.33ms以上，完全可以考虑由多核CPU其中的某个硬件线程来实现，而不需要增加FPGA硬件成本。
可以看出，本发明实施例可以理解为是一种以太网络中用于用户平面的OAM功能的机制，还可以理解为是一种能在多核CPU架构上支持点到多点的连通性快速检测过程。
在本实施例中还提供了一种收发包功能的实现装置，设置为实现上述实施例及优选实施方式，已经进行过说明的不再赘述，下面对该装置中涉及到的模块进行说明。如以下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。图2为根据本发明实施例的收发包功能的实现装置的结构框图。如图2所示，该装置包括：
获取模块20，设置为获取多核中央处理器CPU设备的指定硬件线程；
模拟模块22，与获取模块20连接，设置为根据上述指定硬件线程模拟现场可编程逻辑FPGA的收发包功能。
通过上述各个模块的综合作用，采用通过多核CPU中的指定硬件线程来模拟FPGA的收发包功能的技术手段，解决了相关技术中，在实现OAM相关功能时，采用FPGA硬件而导致的增加硬件成本的问题，节省了硬件成本，实现了快速上报OAM模块各种告警，从而保证连通性检测功能，既能够实现ETH OAM的相应功能，又实现低成本的考虑.
可选地，模拟模块22，设置为模拟以下至少之一功能：用于收发报文的会话配置功能、报文发送功能、报文接收功能、检测报文的收发功能，该检测报文用于对会话进行检测。
为了更加清楚的理解本发明实施例的上述技术方案，下面结合附图3-5及具体实施例对本发明实施例的上述技术方案进行详细说明：
图3为根据本发明优选实施的总体功能原理图，如图3所示：
需要说明的是，图3中的RTM为路由管理模块(Route Management的简称)，LSP为标签，交换路径Label Switched Path的简称，MUX为复用/多路复用/多路传输MUltipleXing的简称，APP job为应用进程application job的简称；LIB为库libraries的简称；Real MSG为可靠消息real message的简称；IF LIB为接口库interface libraries的简称；Socket LIB为函数库的意思；LSPM为标签转换路径管理label switched path management的简称；Ftm为转发表管理Forwarding Table Management的简称；LPP为本地包处理Local Packet Process的简称。
图3中的lcpu(local cpu，即本地cpu的简称)和rcpu(remote cpu，即远端cpu的简称)主要实现对OAM配置，MUX数据下发以及告警的处理；FTM通过共享让OAM转发获得会话信息，包括相关的报文；通过指定消息让OAM进行会话定时器的管理；上报OAM超时和统计信息。
对于转发面OAM的设计方案：报文一般是通过转发线程转发过来，也可能从网络可视实体(Network Visible Entities，简称为NAE)过来，如果不从NAE过来，会有流量大导致断链的风险，当然，这一点主要和NAE的代码空间和性能有关，相关报文发出去的过程也要通过转发线程转发，这主要是为了进行查表和二层封装等操作。最后一个报文接口就是上送控制报文到RP上的OAM了。
报文的处理收包主要是转发面线程接收到报文，然后判断是ETH OAM报文就将其转发到SFPGA线程做做相应的ETH OAM的处理，具体实现过程可以理解为：在SFPGA线程做完ETH OAM的各种所需信息的报文封装后，转发到转发面的线程上，然后在转发面的线程上将报文转发出去。
图4为根据本发明优选实施例的转发面处理流程图，如图4所示，具体步骤如下：
步骤S402，转发(Forward，简称为FWD)线程收包，解析报文，查级别表获取告警、计数的相关信息，终结报文。
步骤S404，SFPGA线程定时检测，如：告警等信息，置位图，并启动告警/告警恢复定时器。
在本发明优选实施例中的位图实现机制如图5所示，图5中标记为方框的比特，如果其坐标为(x,y)，那么该比特对应的mep编号则为：mep_group_Number＝64×y+x。
64位系统(N32,O64)时优先使用64位的吞吐，本发明优先实施例选择用8×64位图，对于位图的置位、清位操作，全部使用原子操作。
步骤S406，位图检测定时器检测到有告警信息，向FTM发送该事件并清位图。
步骤S408，FTM模块定时调度检测到位图等信息后，向OAM协议模块上报。
步骤S410，FTM收到用户配置消息后，将该创建/更新/删除事件，并将转发面共享内存的OAM报文，发送到SFPGA。
步骤S412，SFPGA收到FTM事件后，启动检测定时器，并将报文投递到FWD线程。
步骤S414，FWD线程收到该下发报文，选取出端口将报文发出。
综上所述，本发明实施例达到了以下技术效果：解决了相关技术中，在实现OAM相关功能时，采用FPGA硬件而导致的增加硬件成本的问题，节省了硬件成本，实现了快速上报OAM模块各种告警，从而保证连通性检测功能，既能够实现ETH OAM的相应功能，又实现低成本的考虑。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，或者网络设备等)执行本发明各个实施例上述的方法。
在另外一个实施例中，还提供了一种软件，该软件用于执行上述实施例及优选实施方式中描述的技术方案。
在另外一个实施例中，还提供了一种存储介质，该存储介质中存储有上述软件，该存储介质包括但不限于：光盘、软盘、硬盘、可擦写存储器等。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的对象在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里 图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
工业实用性
如上所述，本发明实施例提供的一种收发包功能的实现方法及装置具有以下有益效果：通过采用多核CPU中的指定硬件线程来模拟FPGA的收发包功能进而取代为实现OAM相关功能时所采用的FPGA硬件，从而降低硬件成本。

Claims (11)

  1. 一种收发包功能的实现方法，所述方法包括：
    获取多核中央处理器CPU设备的指定硬件线程；
    根据所述指定硬件线程模拟现场可编程逻辑FPGA的收发包功能。
  2. 根据权利要求1所述的方法，其中，根据所述指定硬件线程模拟现场可编程逻辑FPGA的收发包功能，包括：
    根据所述指定硬件线程模拟以下至少之一：用于收发报文的会话配置功能、报文发送功能、报文接收功能、检测报文的收发功能，该检测报文用于对会话进行检测。
  3. 根据权利要求2所述的方法，其中，所述用于收发报文的会话配置功能包括以下至少之一：增加会话功能、删除会话功能。
  4. 根据权利要求3所述的方法，其中，根据所述指定硬件线程模拟FPGA的增加会话功能包括：
    根据指定硬件线程申请用于存储所述增加会话的内存，在所述内存中添加会话数据，并执行会话初始化进程；
    根据所述指定硬件线程模拟所述删除会话功能包括：移除所述内存中的会话数据，并释放所述内存。
  5. 根据权利要求2所述的方法，其中，根据所述指定硬件线程模拟FPGA的报文发送功能包括：
    根据所述指定硬件线程从会话配置所指示的位置信息获取待发送报文；
    通过所述指定硬件线程将所述待发送报文发送至转发面FWD硬件线程上，其中，所述转发面FWD硬件线程用于将所述待发送报文发送至对端设备。
  6. 根据权利要求5所述的方法，其中，所述转发面FWD硬件线程通过以下方式将所述待发送报文发送至对端设备，
    在判断所述待发送报文为以太网运行管理维护ETH OAM的检测报文后，将进行检测所需要的指定信息写入所述待发送报文；
    将包含有所述指定信息的待发送报文发送至所述对端。
  7. 根据权利要求2所述的方法，其中，根据所述指定硬件线程FPGA的报文接收功能包括：
    通过所述指定硬件线程接收来自转发面FWD硬件线程的报文。
  8. 根据权利要求2所述的方法，其中，根据所述指定硬件线程模拟FPGA的检测报文的收发功能包括：
    根据所述指定硬件线程定时检测会话是否超时和/或会话是否发生告警；
    在所述会话超时和/或存在告警信息时，通知转发面FWD硬件线程。
  9. 根据权利要求1至8任一项所述的方法，其中，所述指定硬件线程为FPGA的硬件线程。
  10. 一种收发包功能的实现装置，所述装置包括：
    获取模块，设置为获取多核中央处理器CPU设备的指定硬件线程；
    模拟模块，设置为根据所述指定硬件线程模拟现场可编程逻辑FPGA的收发包功能。
  11. 根据权利要求10所述的装置，其中，所述模拟模块，设置为模拟以下至少之一功能：用于收发报文的会话配置功能、报文发送功能、报文接收功能、检测报文的收发功能，该检测报文用于对会话进行检测。
PCT/CN2015/073251 2014-12-09 2015-02-25 收发包功能的实现方法及装置 WO2016090754A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410751106.5A CN105743668A (zh) 2014-12-09 2014-12-09 收发包功能的实现方法及装置
CN201410751106.5 2014-12-09

Publications (1)

Publication Number Publication Date
WO2016090754A1 true WO2016090754A1 (zh) 2016-06-16

Family

ID=56106530

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2015/073251 WO2016090754A1 (zh) 2014-12-09 2015-02-25 收发包功能的实现方法及装置

Country Status (2)

Country Link
CN (1) CN105743668A (zh)
WO (1) WO2016090754A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101477458A (zh) * 2008-12-15 2009-07-08 浙江大学 基于处理器和fpga混合架构的硬件线程执行方法
CN101668036A (zh) * 2009-09-22 2010-03-10 成都市华为赛门铁克科技有限公司 分布式设备的模拟系统和模拟分布式设备处理业务的方法
CN102073480A (zh) * 2010-12-28 2011-05-25 清华大学 基于时分复用实现多核处理器内核模拟的方法
US20140022886A1 (en) * 2012-07-23 2014-01-23 Alcatel-Lucent Usa Inc. Proxy maintenance endpoint at provider edge switch

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101136754A (zh) * 2006-09-27 2008-03-05 中兴通讯股份有限公司 一种以太网芯片的数据传输控制系统
CN101651959B (zh) * 2009-09-23 2015-05-13 中兴通讯股份有限公司 一种发送数据包的方法、系统及设备
CN101673343B (zh) * 2009-10-15 2012-11-07 上海大学 在dsp+fpga架构中提高信号实时模式识别处理速度的系统及方法
CN102346681B (zh) * 2010-07-26 2014-11-26 中国人民解放军国防科学技术大学 一种通用模拟器
CN102523234B (zh) * 2011-12-29 2015-12-02 山东中创软件工程股份有限公司 一种应用服务器集群实现方法及系统
CN103634391B (zh) * 2013-11-26 2017-04-26 上海合鸿信息技术有限公司 一种实现会话共享的方法和系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101477458A (zh) * 2008-12-15 2009-07-08 浙江大学 基于处理器和fpga混合架构的硬件线程执行方法
CN101668036A (zh) * 2009-09-22 2010-03-10 成都市华为赛门铁克科技有限公司 分布式设备的模拟系统和模拟分布式设备处理业务的方法
CN102073480A (zh) * 2010-12-28 2011-05-25 清华大学 基于时分复用实现多核处理器内核模拟的方法
US20140022886A1 (en) * 2012-07-23 2014-01-23 Alcatel-Lucent Usa Inc. Proxy maintenance endpoint at provider edge switch

Also Published As

Publication number Publication date
CN105743668A (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
US10965546B2 (en) Control of network nodes in computer network systems
US9077651B2 (en) Management of a distributed fabric system
US11003516B2 (en) Geographical redundancy and dynamic scaling for virtual network functions
WO2018210213A1 (zh) 一种实现ioam封装的方法及装置、存储介质
EP3257199B1 (en) Service performance monitoring in a virtualized communication network
CN103416022B (zh) 分布式路由器/交换机架构中的服务中吞吐量测试方法和系统
US10862735B2 (en) Method and apparatus for implementing operation, administration, and maintenance function
CN108632099B (zh) 一种链路聚合的故障检测方法及装置
WO2019128273A1 (zh) 确定网络设备连接关系的方法、设备及系统
US20150036510A1 (en) Method and device for measuring ethernet performance
Ochoa-Aday et al. Self-healing and SDN: bridging the gap
WO2012088910A1 (zh) 连通性故障检测方法和系统
WO2016086890A1 (zh) 一种检测连通性的方法和装置
CN104980293A (zh) 一种oam报文快速发送和检测处理的方法及装置
US20190386903A1 (en) Network operational flaw detection using metrics
CN102868569A (zh) 三层虚拟专用网的性能检测方法、节点和系统
WO2016187979A1 (zh) 双向转发检测bfd报文的发送方法及装置
US9331927B2 (en) Communication system, communication device, and communication method
JP2009200849A (ja) フレーム監視装置およびフレーム監視方法
WO2016101600A1 (zh) 线卡的确定、确定处理方法及装置、线卡的确定系统
WO2015035852A1 (zh) 一种节点间状态通告的方法和设备
Marchese et al. Simple protocol enhancements of rapid spanning tree protocol over ring topologies
CN104468386B (zh) 一种以太网虚拟化互联网络中的流量均衡方法和装置
CN105763347B (zh) 用于获取参数的方法、网络设备及系统
CN111786859A (zh) 丢包检测方法、装置及存储介质

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15868195

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15868195

Country of ref document: EP

Kind code of ref document: A1