WO2016038697A1 - チャネル装置及び入出力処理システム - Google Patents

チャネル装置及び入出力処理システム Download PDF

Info

Publication number
WO2016038697A1
WO2016038697A1 PCT/JP2014/073852 JP2014073852W WO2016038697A1 WO 2016038697 A1 WO2016038697 A1 WO 2016038697A1 JP 2014073852 W JP2014073852 W JP 2014073852W WO 2016038697 A1 WO2016038697 A1 WO 2016038697A1
Authority
WO
WIPO (PCT)
Prior art keywords
channel
input
bit error
output processing
iop
Prior art date
Application number
PCT/JP2014/073852
Other languages
English (en)
French (fr)
Inventor
幸宏 柳
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to PCT/JP2014/073852 priority Critical patent/WO2016038697A1/ja
Publication of WO2016038697A1 publication Critical patent/WO2016038697A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability

Definitions

  • the present invention relates to an input / output processing system, and more particularly to an input / output processing system including an input / output processing device and a channel device.
  • an instruction processing device (IP) 100 a main storage device (MS) 110, and input / output processing devices (IOP0 to i) 120 are provided.
  • IP instruction processing device
  • MS main storage device
  • IOP0 to i input / output processing devices
  • (0) to (i) channel device (CH0 to j) 130 (0) to (j)
  • input / output device (I / O) 140 input / output device (I / O) 140
  • optical fiber cable 150 (0) for connecting CH and I / O
  • a configuration consisting of (j) is general.
  • input / output processing is executed as in the sequence chart of the operation (READ operation) for reading data from the I / O shown in FIG.
  • the OS issues an I / O instruction (READ) 200 to read data from the I / O.
  • the I / O command (READ) 200 is transmitted to the IP 100, the IOP 120 (i), and the CH 130 (j).
  • the CH 130 (j) converts the I / O command (READ) 200 into an optical signal, and the optical fiber cable 150 (j ) To the connected I / O 140.
  • the I / O 140 receives the I / O command (READ) 200
  • the I / O 140 starts the READ operation and transmits the data 210 to the CH 130 (j).
  • the CH 130 (j) stores the received data 210 in the MS 110.
  • the I / O 140 After transmitting the data 210 instructed by the I / O command (READ) 200, the I / O 140 transmits an end report 220 to the CH 130 (j).
  • the end report 220 received by the CH 130 (j) is reported to the IOP 120 (i) and the IP 100, and finally the end report 220 is reported to the OS to complete the processing of the I / O command (READ) 200.
  • FIG. 3 is a conceptual diagram of an optical signal transmitted and received on the optical fiber cable 150 (j) between the CH 130 (j) and the I / O 140.
  • a signal called an idle word 300 is always transmitted and received in order to maintain optical signal synchronization.
  • the I / O command (READ) 200, data 210, and end report 220 of FIG. In a normal case where no bit error has occurred, a frame 310 is inserted between the idle words 300 and transferred.
  • the bit error word 320 is obtained. Since the information of the frame 310 is correctly transmitted, the I / O command is normally completed.
  • FIG. 4 shows an example of a sequence chart when a bit error occurs in a frame (data 210) for transferring data in the READ operation shown in FIG.
  • the CH 130 (j) cannot process the received data (bit error) 410 and discards it (420) To do.
  • the I / O 140 transmits the data 410 instructed by the I / O command (READ) 200, and then transmits an end report 220 to the CH 130 (j).
  • the CH 130 (j) receives the end report 220, it does not execute the processing of the data 210 that should be processed, so the end report 220 is reported to the IOP 120 (i), the IP 100, and the OS as the abnormal end report 430. .
  • the OS determines that the processing of the I / O instruction (READ) 200 has failed, and re-executes the I / O instruction (READ) 200 (440). Thereafter, when the I / O instruction (READ) 200 is processed normally, the processing shown in FIG. 2 is executed to complete the processing of the I / O instruction (READ) 200.
  • the I / O instruction When a bit error occurs in the frame as described above, the I / O instruction is terminated abnormally, and the re-execution 440 processing of the I / O instruction is executed. If the bit error rate increases due to the effects of high-speed optical signals and deterioration over time, the number of retransmission processes increases due to the occurrence of bit errors, increasing the load on the communication program and the traffic on the communication path. System throughput will be reduced.
  • Patent Document 1 As a method for reducing useless retransmission processing due to the occurrence of a bit error, there is a communication method as disclosed in Japanese Patent Laid-Open No. 9-65091 (Patent Document 1).
  • the number of error frames is monitored, and when the number exceeds a predetermined threshold value, the transmission rate is reduced and the retransmission process is executed to prevent the occurrence of errors in the retransmitted frames.
  • the channel path selection process is executed in the IP 100 or the IOPs 120 (0) to (i). Is done.
  • a combination (channel path) of IOP and CH to be used is selected from IOPs 120 (0) to (i) and CHs 130 (0) to (j) connected to the I / O 140, The path for executing the / O instruction is determined.
  • Patent Document 2 JP-A-2003-150532
  • the IOP and the CH to be used are rotated by a round robin method without considering the difference in the transmission speed of the CH.
  • the load on the IOP and CH is eliminated, and the throughput of the input / output processing system is improved.
  • An instruction processing device one or more input / output processing devices connected to the instruction processing device, and a plurality of channel devices connected to each input / output processing device, each channel device and the input / output device idle a frame
  • each channel device detects the bit error of the idle word and the rate of occurrence of the bit error of the idle word.
  • Means for changing the transmission rate of the fiber channel interface, and the command processing unit has means for selecting a channel path according to the transmission rate of each channel device;
  • the input / output processing system of the present invention by reducing the transmission speed according to the bit error occurrence rate in the idle word, it is possible to reduce the retransmission processing due to the bit error occurrence in the frame and avoid the deterioration of the system performance.
  • the degradation of the system performance can be minimized by selecting the channel path in consideration of the difference in the transmission speed.
  • FIG. 5 shows an example of an embodiment of the input / output processing system of the present invention.
  • a description will be given of a case where two IOPs and two CHs (four units in total) are connected under each IOP in the general mainframe input / output processing system of FIG.
  • the input / output processing system includes an IP 100, IOPs 120 (0) to (1) that process IP100 input / output commands, and CHs 130 (0) to (3) connected to the IOPs 120 (0) to (1). ) And the I / O 140 connected via the CHs 130 (0) to (3) and the optical fiber cables 150 (0) to (3).
  • the MS 110 holds information used for channel path selection.
  • the response time management table (RSPMT) 500, the next channel table (NCH) 510, and the next IOP number (NIOP) 520 are included.
  • the CHs 130 (0) to (3) and the I / O 140 are connected by optical fiber cables 150 (0) to (3), and three types of transmission speeds of 8 Gbps / 4 Gbps / 2 Gbps can be used.
  • the transmission speed on the optical fiber cables 150 (0) to (3) is basically communicating at 8 Gbps.
  • 4 Gbps in the optical fiber cable 150 (0) is described. The situation in which communication is performed will be described.
  • a CH 130 converts a channel processor 600 that controls communication, a transmission signal processing circuit 601 connected to the channel processor 600, and an electrical signal output from the transmission signal processing circuit 601 into an optical signal to transmit a transmission line.
  • the transmission unit 604 of the optical module 603 that inputs to the optical fiber cable 150
  • the reception unit 605 of the optical module 603 that converts the optical signal input from the optical fiber cable 150 into an electrical signal
  • the reception signal output from the optical module 603 Received signal processing circuit 602 for processing the signal and input to the channel processor 600, an IOP interface 610 for connecting CH and IOP, and a storage area (WS) 611 connected to the channel processor 600.
  • WS storage area
  • a bit error detection signal 608 for informing the channel processor 600 that a bit error has been detected in the idle word, and a frame error detection signal 609 for informing the channel processor 600 that a bit error has been detected in the frame. Is input to the channel processor 600.
  • a reset signal 607 for resetting the bit error detection signal 608 and the frame error detection signal 609 is input to the reception signal processing circuit 602.
  • the bit error detection signal and the frame error detection signal are electrically at a low level when no bit error is detected, and are set to a high level when the received signal processing circuit 602 detects a bit error.
  • the channel processor 600 checks Low / High of the bit error detection signal and the frame error detection signal, and detects the occurrence of the bit error.
  • the channel processor 600 outputs the reset signal 607 after detecting the occurrence of the bit error, and sets the bit error detection signal 608 and the frame error detection signal 609 of the reception signal processing circuit 602 to the low level.
  • the WS 611 includes an OLDTIME 612 and a NEW TIME 613 used for bit error time monitoring, a BERCNT 614 that holds the number of bit error occurrences, and a BERCNT as an area that holds information used for monitoring the bit error occurrence rate.
  • BERTH 615 that holds a threshold value for
  • RSAVT response time addition value table
  • the transmission speeds of the transmission unit 604 and the reception unit 605 of the optical module 603 can be set from the channel processor 600, thereby allowing communication at the transmission speed set by the channel processor 600.
  • the channel processor 600 is a fiber channel standard “FIBRE CHANNEL PHYSICAL AND SIGNALING INTERFACE (FC-PH)” and “FIBRE CHANNEL FLANGINGS I / F INGANDINGS I / O FINGINGS” in accordance with ANSI (American National Standards Institute). Perform the action.
  • the channel device (CH) 130 basically executes an operation corresponding to a host bus adapter (HBA) mounted on a PC server or the like.
  • HBA host bus adapter
  • FIG. 7 shows an example of tables used for channel path selection in the present invention.
  • the response time management table (RSPMT) 500 is a table for managing the response time of the I / O command in each channel path, and includes three areas of CHPID, response time addition value (RSAV), and current response time (CRSPT).
  • the RSAV area a list of CHPIDs of CHs used in the input / output processing system is held.
  • the RSAV area and the CRSPT area hold CH information indicated by each CHPID in an order corresponding to the CHPID indicated by the CHPID area.
  • the RSAV area holds the response time per I / O command for each CH. Since this value indicates the response time per I / O command at the operating transmission rate, the predicted value of the CH response time at a certain point in time can be known from the number of I / O commands being executed by the CH. The predicted value of the response time is held in the CRSPT area.
  • the IP selects a channel path, the IP adds the value of the RSAV area corresponding to the CH to the value of the CRSPT area corresponding to the CH of the channel path every time. By doing so, every time the channel path selection process is executed, it is possible to obtain a predicted response time value in each channel path in consideration of the number of I / O instructions being executed by the CH.
  • the value of the RSAV area is set in the area corresponding to the CH when each CH sets / changes the transmission rate.
  • a value corresponding to each CHPID of the RSAV area is set. That is, the initial value of the CRSPT area indicates the response time of the I / O instruction when the number of I / O instructions being executed by each CH is 0 and one I / O instruction is executed next. .
  • NIOP 520 indicates the IOP # of the IOP that the IP should select in the next channel path selection.
  • the NIOP is updated every time the IP selects a channel path, and its value is set so that IOPs existing in the input / output processing system are selected in the round robin method in the order of IOP #. As a result, channel paths are selected so that the IOPs used are equal.
  • the next channel table (NCH) 510 is a table for managing the CHPID to be selected by the IP in the next channel path selection for each IOP, and has two areas of IOP # and CHPID.
  • the NCH is updated every time the IP selects a channel path, and the value is set so that CHs existing under each IOP are selected in the order of CHPID in a round robin manner. Thus, channel paths are selected so that the CHs used under each IOP are equal.
  • the response time addition value table (RSAVT) 616 is an area that each CH has in its WS, and holds values set in the RSAV area of the RSPMT 500 at each transmission speed.
  • the CH transmission rate is 2 Gbps, 4 Gbps, or 8 Gbps
  • the inverse ratio is the response time per I / O command, which is 4 for 2 Gbps, 2 for 4 Gbps, and 1 for 8 Gbps.
  • the number of bit errors is counted by BERCNT.
  • the bit error occurrence rate per minute is cleared by clearing BERCNT every one minute. Have gained.
  • Fig. 8 shows an example of a flowchart of the time monitoring process.
  • the CH sets the current time to NEWTIME in process 800 for each time monitoring process of bit error.
  • OLDTIME and NEWTIME are compared to check whether 1 minute has elapsed since BERCNT was cleared to 0. If 1 minute has not elapsed, the process is terminated. If 1 minute has elapsed, BERCNT is cleared to 0 in process 802, and NEWTIME is copied to OLDTIME in process 803. The value of OLDTIME at this time is used to monitor the next one minute as the time when BERCNT is cleared to zero.
  • the bit error occurrence rate per minute can be monitored by clearing BERCNT every minute by the time monitoring process of FIG. A conceptual diagram of this time monitoring process is shown in FIG.
  • the CH detects a bit error
  • a process like the example of the flowchart shown in FIG. 10 is executed.
  • the CH performs the processing when the bit error is detected when the bit error in the idle word is detected by the reception signal processing circuit and the bit error detection signal becomes High level.
  • 1 is first added to BERCNT in the process 1000, and a reset signal is output in the process 1001, thereby returning the bit error detection signal to the low level and preparing for the detection of the next bit error.
  • BERCNT is compared with the threshold value BERTH, and if BERCNT is less than BERTH, the process ends. If BERCNT is equal to or higher than BERTH, it is determined that the threshold value has been exceeded, and the following processing for reducing the transmission rate is executed.
  • process 1003 it is checked whether there is an I / O command being executed in this CH, and if not, the process proceeds to process 1005. If there is an I / O command being executed, the I / O command being executed is terminated in order to prevent the I / O command from abnormally ending due to a change in transmission speed. It waits and moves to the process 1005 (process 1004).
  • the transmission speed is decreased by one step. For example, when the transmission rate is 8 Gbps, it is changed to 4 Gbps, and when it is 4 Gbps, it is changed to 2 Gbps.
  • the transmission set this time from the RSAVT 616 held in the WS of the CH in the RSAV area of the RSPMT 500 in the MS A value corresponding to the speed is set (process 1006).
  • FIG. 11 shows an example of a flowchart of IP I / O command issue processing, that is, channel path selection by IP.
  • the IP reads RSPMT 500 from the MS (process 1100). Then, when the value with the smallest CRSPT is extracted in the processing 1101, CRSIDs 1 to 3 become the channels with the smallest value because CRSPTs 1 to 3 are the smallest values.
  • IOP # 1
  • FIG. 16 is a schematic diagram when channel path selection is performed up to the 12th time in this embodiment.
  • the number of times 4 Gbps CH0 is selected is selected to be smaller than that of 8 Gbps CH1-3. It can also be seen that the 8 Gbps CHs 1 to 3 are equally selected for each IOP and CH.
  • FIG. 17 shows an example of a flowchart of CH I / O command end report processing.
  • the CH executes a process of subtracting the value of the RSAV area from the CRSPT area of the RSPMT 500 in a process 1701, and then, in process 1702, indicates the end of the I / O instruction as an IOP. To report to.
  • the transmission speed is low by selecting the channel path according to the transmission speed.
  • the frequency of using channel paths can be reduced, channel paths with high transmission speed can be preferentially used to execute I / O commands, and a reduction in throughput of the input / output processing system can be reduced.
  • this invention is not limited to said Example, Various modifications are included.
  • the above-described embodiments have been described in detail for easy understanding of the present invention, and are not necessarily limited to those having all the configurations described.
  • Each of the above-described configurations, functions, processing units, processing means, and the like may be realized by hardware by designing a part or all of them with, for example, an integrated circuit.
  • the program and table information for realizing each function can be stored in a memory, a hard disk, a recording device such as an SSD (Solid State Drive), or a recording medium such as an IC card, an SD card, or a DVD.
  • the control lines and information lines indicate what is considered necessary for the explanation, and not all the control lines and information lines on the product are necessarily shown.
  • IP Instruction processor
  • MS Main memory
  • IOP Input / output processing unit
  • CH channel equipment
  • I / O Input / output devices
  • Optical fiber cable 500 Response time management table (RSPMT) 510 Next Channel Table (NCH) 520 Next IOP number (NIOP)

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

入出力処理システムにおいて、光信号の高速化や経年劣化などの影響によりビットエラーの発生率が高くなると、フレームでのビットエラー発生による再送処理に起因し、システム性能が低下する。 フレームをアイドルワードの間に挿入して転送するファイバーチャネルインタフェースを備えるチャネル装置において、前記アイドルワードのビットエラーを検出する手段と、前記アイドルワードのビットエラーの発生率に応じて前記ファイバーチャネルインタフェースの伝送速度を変更する手段を有する。

Description

チャネル装置及び入出力処理システム
　本発明は入出力処理システムに関し、特に、入出力処理装置とチャネル装置を備える入出力処理システムに関する。
　メインフレームの入出力処理システムでは、図１に示した構成図の例のように、命令処理装置（ＩＰ）１００と、主記憶装置（ＭＳ）１１０と、入出力処理装置（ＩＯＰ０～ｉ）１２０（０）～（i）と、チャネル装置（ＣＨ０～ｊ）１３０（０）～（j）と、入出力装置（Ｉ／Ｏ）１４０及びＣＨとＩ／Ｏを接続する光ファイバーケーブル１５０（０）～（j）からなる構成が一般的である。
　前記の入出力処理システムでは、図２に示したＩ／Ｏからデータを読み出す動作（ＲＥＡＤ動作）のシーケンスチャートのように、入出力処理が実行されている。
　まず、ＯＳは、Ｉ／Ｏからデータを読み出すためにＩ／Ｏ命令（ＲＥＡＤ）２００を発行する。Ｉ／Ｏ命令（ＲＥＡＤ）２００は、ＩＰ１００、ＩＯＰ１２０（i）、ＣＨ１３０（j）と伝達され、ＣＨ１３０（j）でＩ／Ｏ命令（ＲＥＡＤ）２００を光信号に変換し、光ファイバーケーブル１５０（j）で接続されたＩ／Ｏ１４０に転送される。Ｉ／Ｏ１４０は、Ｉ／Ｏ命令（ＲＥＡＤ）２００を受信するとＲＥＡＤ動作を開始し、ＣＨ１３０（j）にデータ２１０を送信する。ＣＨ１３０（j）は、受信したデータ２１０をＭＳ１１０に格納する。Ｉ／Ｏ１４０は、Ｉ／Ｏ命令（ＲＥＡＤ）２００で指示されたデータ２１０を送信後、ＣＨ１３０（j）に終了報告２２０を送信する。ＣＨ１３０（j）が受信した終了報告２２０は、ＩＯＰ１２０（i）、ＩＰ１００に報告され、最後にＯＳに終了報告２２０が報告されてＩ／Ｏ命令（ＲＥＡＤ）２００の処理を完了する。
　近年では、光ファイバーケーブル１５０（j）上の光信号の高速化が進んでおり、ＣＨ１３０（j）とＩ／Ｏ１４０の間の通信において、ビットエラーの発生率が高くなっている。また、メインフレームのように長期で運用する場合、光モジュールや光ケーブルの経年劣化により、ビットエラーが発生しやすい状態になることがある。
　ここで、光ファイバーケーブル１５０（j）上で発生するビットエラーについて図３を用いて説明する。図３は、ＣＨ１３０（j）とＩ／Ｏ１４０との間の光ファイバーケーブル１５０（j）上で送受信する光信号の概念図である。
　図３（１）に示すように、光ファイバーケーブル１５０（j）上では、光信号の同期を維持するために常にアイドルワード３００と呼ぶ信号を送受信している。図２のＩ／Ｏ命令（ＲＥＡＤ）２００、データ２１０、終了報告２２０は、ファイバーチャネルの場合、フレーム３１０と呼ぶ単位に情報やデータを編集し送受信する。ビットエラーが発生していない通常の場合は、アイドルワード３００の間にフレーム３１０が挿入されて転送される。
　図３（２）に示すように、光ファイバーケーブル１５０（j）上で伝送する光信号の高速化や経年劣化の影響により、アイドルワード３００でビットエラーが発生し、ビットエラーワード３２０となった場合、フレーム３１０の情報は正しく伝達されるためＩ／Ｏ命令は正常に終了する。
　しかし、図３（３）に示すように、フレーム３１０でビットエラーが発生し、フレーム３１０の情報の一部がビットエラーワード３２０となった場合は、フレーム３１０は不当な情報となり、ＣＨ１３０（ｊ）で処理できずに破棄される。この場合、Ｉ／Ｏ命令は異常終了となる。
　前記のように、アイドルワードでビットエラーが発生してもＩ／Ｏ動作に影響はないが、フレームでビットエラーが発生するとＩ／Ｏ動作に影響がある。フレームでビットエラーが発生した場合のＲＥＡＤ動作について、図４を用いて詳しく説明する。図４は、図２に示したＲＥＡＤ動作においてデータを転送するフレーム（データ２１０）でビットエラーが発生した場合のシーケンスチャートの例を示す。
　データ２１０でビットエラーが発生し、データ２１０が不当な情報（データ（ビットエラー）４１０）となった場合、ＣＨ１３０（j）は受信したデータ（ビットエラー）４１０を処理できずに破棄（４２０）する。Ｉ／Ｏ１４０は、Ｉ／Ｏ命令（ＲＥＡＤ）２００で指示されたデータ４１０を送信後、ＣＨ１３０（j）に終了報告２２０を送信する。ＣＨ１３０（j）が終了報告２２０を受信したとき、本来処理するはずのデータ２１０の処理を実行していないため、終了報告２２０を異常終了報告４３０として、ＩＯＰ１２０（i）、ＩＰ１００、ＯＳに報告する。ＯＳは異常終了報告４３０を受けると、Ｉ／Ｏ命令（ＲＥＡＤ）２００の処理が失敗したと判断し、Ｉ／Ｏ命令（ＲＥＡＤ）２００を再実行（４４０）する。その後、Ｉ／Ｏ命令（ＲＥＡＤ）２００が正常に処理される場合は、図２に示した処理を実行して、Ｉ／Ｏ命令（ＲＥＡＤ）２００の処理を完了する。
　前記のようにフレームでビットエラーが発生した場合、Ｉ／Ｏ命令が異常終了し、当該Ｉ／Ｏ命令の再実行４４０処理が実行される。光信号の高速化や経年劣化などの影響によりビットエラーの発生率が高くなると、ビットエラーの発生に伴う再送処理が増加し、通信プログラムの負荷や通信路のトラフィックが上昇するため、入出力処理システムのスループットが低下してしまう。
　ビットエラーの発生に伴う無駄な再送処理を低減する方法としては、特開平9-65091（特許文献１）に示されるような通信方式がある。前記公報では、エラーフレームの数を監視し、その数が所定のしきい値を超えたときに伝送速度を落とし再送処理を実行することで、再送したフレームにおけるエラーの発生を防止している。
　また、図１に示したメインフレームの入出力処理システムにおいて、ＩＰ１００がＩ／Ｏ１４０に対してＩ／Ｏ命令を実行するとき、ＩＰ１００又はＩＯＰ１２０（０）～（ｉ）においてチャネルパス選択処理が実行される。チャネルパス選択処理では、Ｉ／Ｏ１４０に接続されているＩＯＰ１２０（０）～（ｉ）及びＣＨ１３０（０）～（ｊ）の中から使用するＩＯＰとＣＨの組合せ（チャネルパス）を選択し、Ｉ／Ｏ命令を実行する経路を決定する。
　このチャネルパス選択の方法として、特開2003-150532（特許文献２）があるが、この公報では、ＣＨの伝送速度の違いは考慮せずに、使用するＩＯＰとＣＨをラウンドロビン方式でローテーションすることで、ＩＯＰとＣＨの負荷の偏りをなくし、入出力処理システムのスループットを向上させている。
特開平9-65091 特開2003-150532
　メインフレームの入出力処理システムにおいて、光信号の高速化や経年劣化などの影響によりビットエラーの発生率が高くなると、フレームでのビットエラー発生による再送処理に起因し、システム性能が低下する。
　また、ビットエラーの発生を抑えるために、特許文献１のようにエラーの発生数を監視し伝送速度を落とす方法を適用したとしても、チャネルパス選択処理において伝送速度の違いを考慮していないため、システム性能が低下する。
　命令処理装置と、該命令処理装置に接続される１つ以上の入出力処理装置と、各入出力処理装置に接続される複数のチャネル装置を備え、各チャネル装置と入出力装置がフレームをアイドルワードの間に挿入して転送するファイバーチャネルインタフェースで接続される入出力処理システムにおいて、各チャネル装置は前記アイドルワードのビットエラーを検出する手段と前記アイドルワードのビットエラーの発生率に応じて前記ファイバーチャネルインタフェースの伝送速度を変更する手段を有し、前記命令処理装置は各チャネル装置の伝送速度に応じてチャネルパスを選択する手段を有する。
　本発明の入出力処理システムは、アイドルワードでのビットエラーの発生率に応じて伝送速度を落とすことで、フレームでのビットエラー発生による再送処理を低減してシステム性能の低下を回避できる。
　また、ＣＨの伝送速度を落とした場合でも、伝送速度の違いを考慮したチャネルパス選択によって、システム性能の低下を極力小さくできる。
メインフレームの入出力処理システムの構成図の例である。 Ｉ／Ｏからデータを読み出す動作におけるシーケンスチャートの例である。 光ファイバーケーブル上で送受信する光信号の概念図である。 ビットエラーが発生した場合のシーケンスチャートの例である。 本発明の実施形態における入出力処理システムの構成図の例である。 本発明の実施形態におけるチャネル装置の構成図の例である。 チャネルパス選択に使用するテーブルの例である。 チャネルの時間監視処理のフローチャートの例である。 チャネルの時間監視処理の模式図である。 チャネルのビットエラー検出時のフローチャートの例である。 ＩＰによるチャネルパス選択のフローチャートの例である。 ＩＰの１回目のチャネルパス選択処理の模式図である。 ＩＰの２回目のチャネルパス選択処理の模式図である。 ＩＰの３回目のチャネルパス選択処理の模式図である。 ＩＰの４回目のチャネルパス選択処理の模式図である。 チャネルパス選択を１２回目実施したときの概要図である。 ＣＨのＩ／Ｏ命令終了報告処理のフローチャートの例である。
　以下、発明の実施例を、図面を用いて説明する。
　図５は、本発明の入出力処理システムの実施形態の例を示す。本実施形態では、図１の一般的なメインフレームの入出力処理システムにおいて、ＩＯＰが２台と各ＩＯＰ配下にＣＨが２台ずつ（計４台）接続される場合について説明する。
　図５において、入出力処理システムは、ＩＰ１００と、ＩＰ１００の入出力命令を処理するＩＯＰ１２０（０）～（１）と、ＩＯＰ１２０（０）～（１）に接続されるＣＨ１３０（０）～（３）と、ＣＨ１３０（０）～（３）及び光ファイバーケーブル１５０（０）～（３）を介して接続されるＩ／Ｏ１４０を有し、ＭＳ１１０には、チャネルパスの選択に使用する情報を保持している領域として、レスポンスタイム管理テーブル（ＲＳＰＭＴ）５００と、ネクストチャネルテーブル（ＮＣＨ）５１０と、ネクストＩＯＰ番号（ＮＩＯＰ）５２０を有する。
　ＩＯＰ１２０（０）～（１）は、それぞれを識別するための物理的な番号（ＩＯＰ＃）が割り当てられており、ＩＯＰ１２０（０）～（１）は、それぞれ、ＩＯＰ＃＝０～１である。また、ＣＨ１３０（０）～（３）は、それぞれを識別するための論理的な番号（ＣＨＰＩＤ）が割り当てられており、ＣＨ１３０（０）～（３）は、それぞれ、ＣＨＰＩＤ＝０～３である。
　ＣＨ１３０（０）～（３）とＩ／Ｏ１４０の間は、光ファイバーケーブル１５０（０）～（３）で接続されており、伝送速度としては、８Ｇｂｐｓ／４Ｇｂｐｓ／２Ｇｂｐｓの３種類が使用できる。以降の説明では、光ファイバーケーブル１５０（０）～（３）上の伝送速度は基本的に８Ｇｂｐｓで通信しているものとし、チャネルパスの選択について説明するときに、光ファイバーケーブル１５０（０）において４Ｇｂｐｓで通信している状況について説明する。
　次に、本発明のＣＨの実施形態を図６に示す。図６において、ＣＨ１３０は、通信を制御するチャネルプロセッサ６００と、チャネルプロセッサ６００に接続される送信信号処理処回路６０１と、送信信号処理回路６０１から出力された電気信号を光信号へ変換し伝送路である光ファイバーケーブル１５０へ入力する光モジュール６０３の送信部６０４と、光ファイバーケーブル１５０から入力された光信号を電気信号へ変換する光モジュール６０３の受信部６０５と、光モジュール６０３から出力された受信信号を処理しチャネルプロセッサ６００へ入力する受信信号処理回路６０２と、ＣＨとＩＯＰを接続するＩＯＰインターフェース６１０と、チャネルプロセッサ６００に接続される記憶領域（ＷＳ）６１１を有する。
　受信信号回路６０２からは、アイドルワード中にビットエラーを検出したことをチャネルプロセッサ６００に伝えるビットエラー検出信号６０８と、フレーム中にビットエラーを検出したことをチャネルプロセッサ６００に伝えるフレームエラー検出信号６０９がチャネルプロセッサ６００に入力される。チャネルプロセッサ６００からは、ビットエラー検出信号６０８及びフレームエラー検出信号６０９をリセットするためのリセット信号６０７が受信信号処理回路６０２に入力される。
　ビットエラー検出信号及びフレームエラー検出信号は、ビットエラーを検出していない場合は、電気的にＬｏｗレベルの状態となっており、受信信号処理回路６０２でビットエラーを検出するとＨｉｇｈレベルに設定する。チャネルプロセッサ６００は、ビットエラー検出信号及びフレームエラー検出信号のＬｏｗ／Ｈｉｇｈをチェックし、ビットエラーの発生を検出する。
　チャネルプロセッサ６００は、ビットエラーの発生を検出した後、リセット信号６０７を出力し、受信信号処理回路６０２のビットエラー検出信号６０８及びフレームエラー検出信号６０９をＬｏｗレベルに設定する。
　ＷＳ６１１には、ビットエラーの発生率を監視するために使用する情報を保持している領域として、ビットエラーの時間監視に使用するＯＬＤＴＩＭＥ６１２及びＮＥＷＴＩＭＥ６１３と、ビットエラーの発生回数を保持するＢＥＲＣＮＴ６１４と、ＢＥＲＣＮＴに対するしきい値を保持するＢＥＲＴＨ６１５と、チャネルパス選択で使用する情報としてレスポンスタイム加算値テーブル（ＲＳＡＶＴ）６１６を有する。
　光モジュール６０３の送信部６０４及び受信部６０５の伝送速度はチャネルプロセッサ６００から設定が可能となっており、これによりチャネルプロセッサ６００により設定される伝送速度によって通信可能な構成となっている。
　チャネルプロセッサ６００は、ＡＮＳＩ（Ａｍｅｒｉｃａｎ　Ｎａｔｉｏｎａｌ　Ｓｔａｎｄａｒｄｓ　Ｉｎｓｔｉｔｕｔｅ）によって標準化されているファイバーチャネルの規格「ＦＩＢＲＥ　ＣＨＡＮＮＥＬ　ＰＨＹＳＩＣＡＬ　ＡＮＤ　ＳＩＧＮＡＬＩＮＧ　ＩＮＴＥＲＦＡＣＥ　（ＦＣ－ＰＨ）」及び「ＦＩＢＲＥ　ＣＨＡＮＮＥＬ　ＦＲＡＭＩＮＧ　ＡＮＤ　ＳＩＧＮＡＬＩＮＧ（ＦＣ－ＦＳ）」に従って入出力動作を実行する。
　チャネル装置（ＣＨ）１３０は、基本的にＰＣサーバその他に搭載されるホストバスアダプタ（ＨＢＡ）に相当する動作を実行する。
　本発明におけるチャネルパスの選択に使用するテーブル類の実施例を図７示す。
　レスポンスタイム管理テーブル（ＲＳＰＭＴ）５００は、各チャネルパスにおけるＩ／Ｏ命令のレスポンスタイムを管理するテーブルであり、ＣＨＰＩＤ、レスポンスタイム加算値（ＲＳＡＶ）及びカレント・レスポンス・タイム（ＣＲＳＰＴ）の３つの領域を有する。
　ＣＨＰＩＤ領域には、入出力処理システムで使用されているＣＨのＣＨＰＩＤの一覧が保持される。ＲＳＡＶ領域とＣＲＳＰＴ領域には、ＣＨＰＩＤ領域で示されるＣＨＰＩＤに対応する順序で、各ＣＨＰＩＤが示すＣＨの情報が保持される。本実施例においては、ＲＳＡＶ領域におけるＣＨＰＩＤ＝０～３に対応する領域及びＣＲＳＰＴの領域におけるＣＨＰＩＤ＝０～３に対応する領域を、それぞれＲＳＡＶ０～３、ＣＲＳＰＴ０～３とする。
　ＲＳＡＶ領域には、各ＣＨのＩ／Ｏ命令当たりのレスポンスタイムを保持する。この値が動作中の伝送速度におけるＩ／Ｏ命令当たりのレスポンスタイムを示すため、ＣＨが実行中のＩ／Ｏ命令の数から、ある時点におけるＣＨのレスポンスタイムの予測値を知ることができる。そのレスポンスタイムの予測値は、ＣＲＳＰＴ領域に保持する。ＩＰはチャネルパスを選択するとき、そのチャネルパスのＣＨに対応するＣＲＳＰＴ領域の値に、そのＣＨに対応するＲＳＡＶ領域の値を毎回加算する。そうすることによって、チャネルパスの選択処理を実行するたびに、ＣＨが実行中のＩ／Ｏ命令の数を考慮した、各チャネルパスにおけるレスポンスタイムの予測値を得ることができる。
　ＲＳＡＶ領域の値は、各ＣＨが伝送速度を設定・変更したときに、そのＣＨに対応する領域に設定する。また、ＣＲＳＰＴ領域の初期値は、ＲＳＡＶ領域の各ＣＨＰＩＤに対応する値を設定する。すなわち、ＣＲＳＰＴ領域の初期値は、各ＣＨが実行中のＩ／Ｏ命令の数が０であり、次にＩ／Ｏ命令を一つ実行したときの、そのＩ／Ｏ命令のレスポンスタイムを示す。
　ＮＩＯＰ５２０は、ＩＰが次のチャネルパス選択において選択するべきＩＯＰのＩＯＰ＃を示す。ＮＩＯＰは、ＩＰがチャネルパスを選択するたびに更新され、その値は入出力処理システムに存在するＩＯＰを、ラウンドロビン方式でＩＯＰ＃順に選択するように設定される。これによって、使用するＩＯＰが均等になるようにチャネルパスを選択するようにしている。
　ネクストチャネルテーブル（ＮＣＨ）５１０は、ＩＰが次のチャネルパス選択において選択するべきＣＨＰＩＤをＩＯＰごとに管理するテーブルであり、ＩＯＰ＃とＣＨＰＩＤの２つの領域を有する。ＮＣＨは、ＩＰがチャネルパスを選択するたびに更新され、その値は各ＩＯＰ配下に存在するＣＨを、ラウンドロビン方式でＣＨＰＩＤ順に選択するように設定される。これによって、各ＩＯＰ配下において使用するＣＨが均等になるようにチャネルパスを選択するようにしている。
　レスポンスタイム加算値テーブル（ＲＳＡＶＴ）６１６は、各ＣＨがそのＷＳ内に有する領域で、各伝送速度においてＲＳＰＭＴ５００のＲＳＡＶ領域に設定する値を保持している。本実施例では、ＣＨの伝送速度は２Ｇｂｐｓ、４Ｇｂｐｓ又は８Ｇｂｐｓのため、その逆比をＩ／Ｏ命令当たりのレスポンスタイムとしており、２Ｇｂｐｓのとき４、４Ｇｂｐｓのとき２、８Ｇｂｐｓのとき１である。
　次に、図８、９及び１０を用いて、本発明における、ビットエラーの発生率に応じたＣＨの伝送速度の変更処理について説明する。
　まず、ビットエラーの回数はＢＥＲＣＮＴでカウントしているが、ビットエラーの発生率を得るために、本実施例では、ＢＥＲＣＮＴを１分おきにクリアすることで、１分間当たりのビットエラーの発生率を得ている。
　図８にその時間監視処理のフローチャートの例を示す。ＢＥＲＣＮＴを０にクリアしたときの時間監視処理の処理８０３において、そのときの時刻をＯＬＤＴＩＭＥに保持しているため、ＣＨはビットエラーの時間監視処理ごとに、処理８００で現在時刻をＮＥＷＴＩＭＥへ設定し、処理８０１でＯＬＤＴＩＭＥとＮＥＷＴＩＭＥを比較して、ＢＥＲＣＮＴを０にクリアしてから１分が経過したかどうかを確認する。もし、１分が経過していなかった場合は処理を終了するが、１分が経過していた場合、処理８０２でＢＥＲＣＮＴを０にクリアし、処理８０３でＮＥＷＴＩＭＥをＯＬＤＴＩＭＥへコピーする。このときのＯＬＤＴＩＭＥの値は、ＢＥＲＣＮＴを０にクリアした時刻として、次の１分を監視するために使用される。
　図８の時間監視処理によって、１分おきにＢＥＲＣＮＴをクリアすることで、１分当たりのビットエラーの発生率を監視することができる。この時間監視処理の概念図を図９に示す。
　次に、ＣＨがビットエラーを検出したときは、図１０に示すフローチャートの例のような処理を実行する。ＣＨがビットエラー検出時の処理を実行するのは、受信信号処理回路によってアイドルワード中のビットエラーを検出し、ビットエラー検出信号がＨｉｇｈレベルになったときである。このとき、処理１０００で最初にＢＥＲＣＮＴに１を加算し、そして、処理１００１でリセット信号を出力することで、ビットエラー検出信号をＬｏｗレベルに戻し、次のビットエラーの検出に備える。
　処理１００２で、ＢＥＲＣＮＴとしきい値であるＢＥＲＴＨを比較し、ＢＥＲＣＮＴがＢＥＲＴＨ未満であれば、処理を終了する。ＢＥＲＣＮＴがＢＥＲＴＨ以上であれば、しきい値を超えたとして、次に示す伝送速度を落とす処理を実行する。
　まず、処理１００３で、このＣＨにおいて実行中のＩ／Ｏ命令が存在するかチェックし、存在しなければ、処理１００５へ移る。もし、実行中のＩ／Ｏ命令が存在していた場合は、伝送速度の変更によってＩ／Ｏ命令が異常終了するのを防止するために、その実行中のＩ／Ｏ命令が終了するのを待って処理１００５へ移る（処理１００４）。
　そして、処理１００５で伝送速度を１段階落とす。例えば、伝送速度が８Ｇｂｐｓのときは４Ｇｂｐｓへ、４Ｇｂｐｓのときは２Ｇｂｐｓへ変更する。
　ＣＨの伝送速度が１段階低下したという情報を、ＩＰのチャネルパス選択へ反映するために、ＭＳ内のＲＳＰＭＴ５００のＲＳＡＶ領域に、このＣＨのＷＳ内に保持しているＲＳＡＶＴ６１６から、今回設定した伝送速度に対応する値を設定する（処理１００６）。
　次に、図１１～１７を用いて、本発明のチャネルパス選択の処理について、具体例に基づいて説明する。
　図１１は、ＩＰのＩ／Ｏ命令発行処理、すなわち、ＩＰによるチャネルパス選択のフローチャートの例を示す。図１２～１５は、本発明におけるチャネルパス選択処理の模式図であり、それぞれ、ＩＰのチャネルパス選択の１回目～４回目における処理について示している。図１２～１５では、具体例として、ＣＨＰＩＤ＝０のＣＨが４Ｇｂｐｓで動作し、ＣＨＰＩＤ＝１～３のＣＨが８Ｇｂｐｓで動作しているとする。このとき、ＲＳＰＭＴ５００のＲＳＡＶ領域はＲＳＡＶ０＝２、ＲＳＡＶ１～３＝１となる。
　最初に、図１２に示したＩＰのチャネルパス選択の１回目について説明する。ＣＲＳＰＴ領域は、初期値が格納されており、ＣＲＳＰＴ０＝２、ＣＲＳＰＴ１～３＝１となる。また、ＮＩＯＰ＝０、ＮＣＨ０＝０、ＮＣＨ１＝２であるとする。
　まず、チャネルパス選択処理の最初に、ＩＰはＲＳＰＭＴ５００をＭＳから読み込む（処理１１００）。そして、処理１１０１でＣＲＳＰＴが最小の値を抽出すると、ＣＲＳＰＴ１～３が最小の値のため、ＣＨＰＩＤ＝１～３が、値が最小のチャネルとなる。
　次に、ＮＩＯＰで示されたＩＯＰはＩＯＰ＃＝０であり、ＣＨＰＩＤ１～３の中でＩＯＰ＃＝０の配下にいるＣＨとしてはＣＨＰＩＤ＝１が存在するので、ＩＯＰ＃＝０のＩＯＰ０が選択される（処理１１０２）。また、処理１１０４でＣＨＰＩＤ１～３の中でＩＯＰ＃＝０の配下かつＮＣＨ０で示されるＣＨＰＩＤ＝０が存在するか確認すると、ＣＨＰＩＤ＝０は存在しないので、処理１１０５でＮＣＨ０をローテーションし、ＮＣＨ０＝１とする。そして、同様にＣＨＰＩＤ＝１～３の中でＩＯＰ＃＝０の配下かつＮＣＨ０で示されるＣＨＰＩＤ＝１が存在するか確認すると、ＣＨＰＩＤ＝１が存在しているため、ＣＨＰＩＤ＝１のＣＨであるＣＨ１が選択される（処理１１０４）。
　上記の選択によって、ＣＨ１が選択されるので、ＣＨ１に対してＩ／Ｏ命令を発行し、ＮＩＯＰとＮＣＨ０をローテーションすることで、ＮＩＯＰ＝１、ＮＣＨ０＝０となる（処理１１０６）。
　そして、ＲＳＰＭＴ５００のＣＲＳＰＴ１に対して、ＲＳＡＶ１（＝１）を加算し、ＩＰの１回目のチャネルパス選択処理の後のＣＲＳＰＴ領域は、ＣＲＳＰＴ０＝ＣＲＳＰＴ１＝２、ＣＲＳＰＴ２＝ＣＲＳＰＴ３＝１の状態となる。
　以下、上記と同様に、図１３に示したＩＰのチャネルパス選択処理の２回目について説明する。
　まず、１回目と同様にＲＳＰＭＴ５００を読み込み（処理１１００）、処理１１０１で値が最小のチャネルを抽出すると、ＣＨＰＩＤ＝２～３となる。
　次に、ＮＩＯＰで示されたＩＯＰはＩＯＰ＃＝１であり、ＣＨＰＩＤ＝２～３の中でＩＯＰ＃＝１の配下にいるＣＨとしてはＣＨＰＩＤ＝２～３が存在するので、ＩＯＰ＃＝１のＩＯＰ１が選択される（処理１１０２）。また、ＣＨＰＩＤ２～３の中でＩＯＰ＃＝１の配下かつＮＣＨ１で示されるＣＨＰＩＤ＝２が存在するか確認すると、ＣＨＰＩＤ＝２は存在しているため、ＣＨＰＩＤ＝２のＣＨであるＣＨ２が選択される（処理１１０４）。
　上記の選択によって、ＣＨ２が選択されるので、ＣＨ２に対してＩ／Ｏ命令を発行し、ＮＩＯＰとＮＣＨ１をローテーションすることで、ＮＩＯＰ＝０、ＮＣＨ１＝３となる（処理１１０６）。
　そして、ＲＳＰＭＴ５００のＣＲＳＰＴ２に対して、ＲＳＡＶ２（＝１）を加算し、ＩＰの２回目のチャネルパス選択処理の後のＣＲＳＰＴ領域は、ＣＲＳＰＴ０＝ＣＲＳＰＴ１＝ＣＲＳＰＴ２＝２、ＣＲＳＰＴ３＝１の状態となる。
　以下、上記と同様に、図１４に示したＩＰのチャネルパス選択処理の３回目について説明する。
　まず、１～２回目と同様にＲＳＰＭＴ５００を読み込み（処理１１００）、処理１１０１で値が最小のチャネルを抽出すると、ＣＨＰＩＤ＝３となる。
　次に、ＮＩＯＰで示されたＩＯＰはＩＯＰ＃＝０であり、処理１１０２でＣＨＰＩＤ＝３はＩＯＰ＃＝０の配下のＣＨか確認すると、ＩＯＰ＃＝０の配下のＣＨではないので、処理１１０３でＮＩＯＰをローテーションし、ＮＩＯＰ＝１とする。そして、同様に、ＣＨＰＩＤ＝３はＮＩＯＰで示されたＩＯＰ＃＝１の配下のＣＨなので、ＩＯＰ＃＝１のＩＯＰ１が選択される（処理１１０２）。また、ＣＨＰＩＤ＝３がＩＯＰ＃＝１の配下かつＮＣＨ１で示されるＣＨＰＩＤ＝３か確認すると、ＣＨＰＩＤ＝３はその条件に当てはまるため、ＣＨＰＩＤ＝３のＣＨであるＣＨ３が選択される（処理１１０４）。
　上記の選択によって、ＣＨ３が選択されるので、ＣＨ３に対してＩ／Ｏ命令を発行し、ＮＩＯＰとＮＣＨ１をローテーションすることで、ＮＩＯＰ＝０、ＮＣＨ１＝２となる（処理１１０６）。
　そして、ＲＳＰＭＴ５００のＣＲＳＰＴ３に対して、ＲＳＡＶ３（＝１）を加算し、ＩＰの３回目のチャネルパス選択処理の後のＣＲＳＰＴ領域は、ＣＲＳＰＴ０＝ＣＲＳＰＴ１＝ＣＲＳＰＴ２＝ＣＲＳＰＴ３＝２の状態となる。
　以下、上記と同様に、図１５に示したＩＰのチャネルパス選択処理の４回目について説明する。
　まず、１～３回目と同様にＲＳＰＭＴ５００を読み込み（処理１１００）、処理１１０１で値が最小のチャネルを抽出すると、ＣＨＰＩＤ＝０～３となる。
　次に、ＮＩＯＰで示されたＩＯＰはＩＯＰ＃＝０であり、ＣＨＰＩＤ＝０～３の中でＩＯＰ＃＝０の配下にいるＣＨとしてはＣＨＰＩＤ＝０～１が存在するので、ＩＯＰ＃＝０のＩＯＰ０が選択される（処理１１０２）。また、ＣＨＰＩＤ＝０～３の中でＩＯＰ＃＝０の配下かつＮＣＨ０で示されるＣＨＰＩＤ＝０が存在するか確認すると、ＣＨＰＩＤ＝０は存在しているため、ＣＨＰＩＤ＝０のＣＨであるＣＨ０が選択される（処理１１０４）。
　上記の選択によって、ＣＨ０が選択されるので、ＣＨ０に対してＩ／Ｏ命令を発行し、ＮＩＯＰとＮＣＨ０をローテーションすることで、ＮＩＯＰ＝１、ＮＣＨ０＝１となる（処理１１０６）。
　そして、ＲＳＰＭＴ５００のＣＲＳＰＴ０に対して、ＲＳＡＶ０（＝２）を加算し、ＩＰの４回目のチャネルパス選択処理の後のＣＲＳＰＴ領域は、ＣＲＳＰＴ０＝４、ＣＲＳＰＴ１＝ＣＲＳＰＴ２＝ＣＲＳＰＴ３＝２の状態となる。
　上記のチャネルパス選択を以降も継続すると図１６のようになる。図１６は、本実施例においてチャネルパス選択を１２回目まで実施したときの概要図である。
　図１６から分かるように、４ＧｂｐｓのＣＨ０が選択される回数が、８ＧｂｐｓのＣＨ１～３に比べて少なくなるように選択されていることが分かる。また、８ＧｂｐｓのＣＨ１～３においては各ＩＯＰとＣＨが均等に選択されていることが分かる。
　本実施例において、ＣＲＳＰＴ領域の加算処理は、ＩＰによって実行されるが、その減算処理は、ＣＨが実施する。図１７にＣＨのＩ／Ｏ命令終了報告処理のフローチャートの例を示す。ＣＨは、実行中のＩ／Ｏ命令に関する処理が終わったとき、処理１７０１でＲＳＰＭＴ５００のＣＲＳＰＴ領域からＲＳＡＶ領域の値を減算する処理を実行し、その後、処理１７０２でＩ／Ｏ命令の終了をＩＯＰに報告する。
　上記のように、ビットエラーの発生率の上昇によって伝送速度が低いチャネルパスと伝送速度が高いチャネルパスが混在していても、伝送速度に応じてチャネルパスを選択することで、伝送速度が低いチャネルパスの使用頻度を減らし、伝送速度が高いチャネルパスを優先的に使用してＩ／Ｏ命令を実行することができ、入出力処理システムのスループットの低下を軽減することができる。
　なお、本発明は上記の実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、上記の各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。各機能を実現するプログラム、テーブルの情報は、メモリや、ハードディスク、ＳＳＤ（Ｓｏｌｉｄ　Ｓｔａｔｅ　Ｄｒｉｖｅ）等の記録装置、または、ＩＣカード、ＳＤカード、ＤＶＤ等の記録媒体に置くことができる。また、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や情報線を示しているとは限らない。
１００　命令処理装置（ＩＰ）
１１０　主記憶装置（ＭＳ）
１２０　入出力処理装置（ＩＯＰ）
１３０　チャネル装置（ＣＨ）
１４０　入出力装置（Ｉ／Ｏ）
１５０　光ファイバーケーブル
５００　レスポンスタイム管理テーブル（ＲＳＰＭＴ）
５１０　ネクストチャネルテーブル（ＮＣＨ）
５２０　ネクストＩＯＰ番号（ＮＩＯＰ）

Claims (6)

  1. 　フレームをアイドルワードの間に挿入して転送するファイバーチャネルインタフェースを備えるチャネル装置において、前記アイドルワードのビットエラーを検出する手段と、前記アイドルワードのビットエラーの発生率に応じて前記ファイバーチャネルインタフェースの伝送速度を変更する手段を有することを特徴とするチャネル装置。
  2. 　前記伝送速度変更手段は前記アイドルワードのビットエラーの発生率が所定値を超えた場合に前記ファイバーチャネルインタフェースの伝送速度を落とすことを特徴とする請求項１に記載のチャネル装置。
  3. 　命令処理装置と、該命令処理装置に接続される１つ以上の入出力処理装置と、各入出力処理装置に接続される複数のチャネル装置を備え、各チャネル装置と入出力装置がフレームをアイドルワードの間に挿入して転送するファイバーチャネルインタフェースで接続される入出力処理システムにおいて、各チャネル装置は前記アイドルワードのビットエラーを検出する手段と前記アイドルワードのビットエラーの発生率に応じて前記ファイバーチャネルインタフェースの伝送速度を変更する手段を有することを特徴とする入出力処理システム。
  4. 　各チャネル装置の前記伝送速度変更手段は前記アイドルワードのビットエラーの発生率が所定値を超えた場合に前記ファイバーチャネルインタフェースの伝送速度を落とすことを特徴とする請求項３に記載の入出力処理システム。
  5. 　前記命令処理装置は各チャネル装置の伝送速度に応じてチャネルパスを選択する手段を有することを特徴とする請求項３又は４に記載の入出力処理システム。
  6. 　前記チャネルパス選択手段は各チャネル装置対応に当該チャネル装置の伝送速度に基づいて定められるレスポンス予測値を格納した管理テーブルを有し、前記レスポンス予測値が最小のチャネル装置を選択することを特徴とする請求項５に記載の入出力処理システム。
PCT/JP2014/073852 2014-09-10 2014-09-10 チャネル装置及び入出力処理システム WO2016038697A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/073852 WO2016038697A1 (ja) 2014-09-10 2014-09-10 チャネル装置及び入出力処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/073852 WO2016038697A1 (ja) 2014-09-10 2014-09-10 チャネル装置及び入出力処理システム

Publications (1)

Publication Number Publication Date
WO2016038697A1 true WO2016038697A1 (ja) 2016-03-17

Family

ID=55458486

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/073852 WO2016038697A1 (ja) 2014-09-10 2014-09-10 チャネル装置及び入出力処理システム

Country Status (1)

Country Link
WO (1) WO2016038697A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11275172A (ja) * 1998-03-23 1999-10-08 Hitachi Ltd 通信制御方式
JP2002544682A (ja) * 1999-05-04 2002-12-24 アイコメラ アクチボラゲット 複数の通信ルートを介するデータ伝送システム
JP2003150532A (ja) * 2001-11-13 2003-05-23 Hitachi Ltd チャネルパス選択方法
JP2006197176A (ja) * 2005-01-13 2006-07-27 Alaxala Networks Corp パケット通信における物理回線監視方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11275172A (ja) * 1998-03-23 1999-10-08 Hitachi Ltd 通信制御方式
JP2002544682A (ja) * 1999-05-04 2002-12-24 アイコメラ アクチボラゲット 複数の通信ルートを介するデータ伝送システム
JP2003150532A (ja) * 2001-11-13 2003-05-23 Hitachi Ltd チャネルパス選択方法
JP2006197176A (ja) * 2005-01-13 2006-07-27 Alaxala Networks Corp パケット通信における物理回線監視方法

Similar Documents

Publication Publication Date Title
US7673185B2 (en) Adaptive SAS PHY configuration
EP2052326B1 (en) Fault-isolating sas expander
US8463949B2 (en) Storage system having SAS as its backend communication standard
US10108574B2 (en) Electronic device, communication control circuit, and communication control method
CA2659117A1 (en) Adaptive sas phy configuration
EP3809611B1 (en) Link balancing parameter training control circuit
US9647852B2 (en) Selective single-ended transmission for high speed serial links
US20120311390A1 (en) Fibre channel input/output data routing system and method
US10142169B2 (en) Diagnosis device, diagnosis method, and non-transitory recording medium storing diagnosis program
CN106603276B (zh) 一种serdes链路组的故障处理方法和故障处理装置
US20080168302A1 (en) Systems and methods for diagnosing faults in a multiple domain storage system
WO2019245923A1 (en) Application-aware links
US20150121129A1 (en) Storage control device, storage apparatus, and computer-readable recording medium having storage control program stored therein
US8943255B2 (en) Methods and structure for accounting for connection resets between peripheral component interconnect express bridges and host devices
US7949902B2 (en) Failure analysis system, a disk array apparatus, a controller, a method for analyzing failure, and a signal-bearing medium embodying a program causing a failure analysis system to perform the method
US8804706B2 (en) Information processing system, relay device, and communication control method
WO2016038697A1 (ja) チャネル装置及び入出力処理システム
US10635514B2 (en) Storage device, host system, and information processing system
CN114884767B (zh) 一种同步双冗余can总线通信系统、方法、设备及介质
US8539309B2 (en) System and method for responding to error detection
JP2010245589A (ja) 通信システム、通信装置、被疑箇所の特定方法及びプログラム
US20160378609A1 (en) Alternative port error recovery with limited system impact
US9698903B2 (en) Cable having a spare signal line for automatic failure recovery
EP2775678B1 (en) Diagnostic port for inter-switch and node link testing in electrical, optical and remote loopback modes
US9246848B2 (en) Relay apparatus, storage system, and method of controlling relay apparatus

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14901596

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14901596

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP