WO2016032028A1 - 배터리 보호회로의 테스트 방법 및 이를 위한 장치 - Google Patents

배터리 보호회로의 테스트 방법 및 이를 위한 장치 Download PDF

Info

Publication number
WO2016032028A1
WO2016032028A1 PCT/KR2014/008048 KR2014008048W WO2016032028A1 WO 2016032028 A1 WO2016032028 A1 WO 2016032028A1 KR 2014008048 W KR2014008048 W KR 2014008048W WO 2016032028 A1 WO2016032028 A1 WO 2016032028A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
current
clock frequency
time period
setting data
Prior art date
Application number
PCT/KR2014/008048
Other languages
English (en)
French (fr)
Inventor
강회식
김복만
윤철수
Original Assignee
주식회사 지니틱스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 지니틱스 filed Critical 주식회사 지니틱스
Publication of WO2016032028A1 publication Critical patent/WO2016032028A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/303—Contactless testing of integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/304—Contactless testing of printed or hybrid circuits

Definitions

  • the present invention relates to a test method using a test pad in a scribe line of a battery protection IC and an apparatus therefor.
  • battery protection IC is an essential element because the temperature rises during over discharge and over current.
  • the battery protection IC for protecting the battery from overcharge, overdischarge, overcurrent, and the like can operate normally only when the voltage, current, and clock frequency are stable. Therefore, during the test of the state of the battery protection IC, it is necessary to first test the state of the voltage, current, and clock frequency to reduce the test time.
  • the present invention seeks to provide a method for reducing test time by testing the voltage, current, and clock frequency of a battery protection IC using a test pad disposed in a scribe line of the battery protection IC.
  • the voltage is adjusted to the reference voltage using reference voltage setting data generated by a difference between a voltage output from a voltage generator of the integrated circuit and a predetermined reference voltage.
  • the first step to do; After the first step, adjusting the current to the reference current by using reference current setting data generated by a difference between a current output from the current generation unit of the integrated circuit and a predetermined reference current; And after the second step, adjusting the clock frequency to the reference clock frequency using reference clock frequency setting data generated by a difference between a clock frequency output from the clock generator of the integrated circuit and a predetermined reference clock frequency. It may include a third step.
  • the first step is performed for a first time period having a length of k clocks
  • the second step is performed for a second time period having a length of m clocks
  • the third step is a length of n clocks. It can be made during the third time period having a.
  • the integrated circuit provides k consecutive clock pulses during the first time period so that the integrated circuit can distinguish the first time period, the second time period, and the third time period from each other.
  • Each can provide more than two clock pulse pauses.
  • k, m, n may be different natural numbers.
  • the integrated circuit may further include k first fuses for adjusting the voltage, m second fuses for adjusting the current, and n third fuses for adjusting the clock frequency.
  • the reference voltage setting data is composed of k consecutive first binary data
  • the reference current setting data is composed of m consecutive second binary data
  • the reference clock frequency setting data is n third It can consist of contiguous binary data.
  • the first binary data, the second binary data, and the third binary data may be values that determine whether the first fuse, the second fuse, and the third fuse are shorted.
  • the integrated circuit state test apparatus the voltage output from the voltage generator of the integrated circuit, the current output from the current generator of the integrated circuit, and the output from the clock generator of the integrated circuit A measuring unit measuring a clock frequency; And a controller.
  • the control unit the first step of adjusting the voltage to the reference voltage using the reference voltage setting data generated by the difference between the voltage and a predetermined reference voltage; After the first step, a second step of adjusting the current to the reference current by using reference current setting data generated by a difference between the current and a predetermined reference current; And after the second step, performing a third step of adjusting the clock frequency to the reference clock frequency using reference clock frequency setting data generated by a difference between the clock frequency and a predetermined reference clock frequency.
  • a second step of adjusting the current to the reference current by using reference current setting data generated by a difference between the current and a predetermined reference current
  • performing a third step of adjusting the clock frequency to the reference clock frequency using reference clock frequency setting data generated by a difference between the clock frequency and a predetermined reference clock frequency can be.
  • the integrated circuit may include a voltage generator, a current generator, a clock generator, a setup unit, and an input unit for receiving control data from a test apparatus.
  • the setting unit may include: a first step of adjusting the voltage to the reference voltage by using reference voltage setting data generated by a difference between the voltage output from the voltage generator and a predetermined reference voltage; A second step of adjusting the current to the reference current using the reference current setting data generated by the difference between the current output from the current generation unit and a predetermined reference current after the first step; And after the second step, adjusting the clock frequency to the reference clock frequency by using reference clock frequency setting data generated by a difference between a clock frequency output from the clock generator and a predetermined reference clock frequency. It may be arranged to perform the steps. In this case, the reference voltage setting data, the reference current setting data, and the reference clock frequency setting data may be included in the control data.
  • the first step is performed for a first time period having a length of k clocks
  • the second step is performed for a second time period having a length of m clocks
  • the third step is a length of n clocks. It can be made during the third time period having a.
  • a clock pulse pause of at least two clocks is provided between the first time period, the second time period, and the third time period, respectively, and is continuously transmitted to the setting unit during the first time period through the input unit.
  • k clock pulses are provided, m clock pulses are continuously provided during the second time period, and n clock pulses are continuously provided during the third time period, so that the setting unit is configured to provide the first time period,
  • the second time period and the third time period may be distinguished from each other.
  • k, m, and n may be different natural numbers.
  • the integrated circuit may further include k first fuses for adjusting the voltage, m second fuses for adjusting the current, and n third fuses for adjusting the clock frequency.
  • the reference voltage setting data is composed of k consecutive first binary data
  • the reference current setting data is composed of m consecutive second binary data
  • the reference clock frequency setting data is n third It can consist of contiguous binary data.
  • the first binary data, the second binary data, and the third binary data may be values that determine whether the first fuse, the second fuse, and the third fuse are shorted.
  • test time can be reduced by testing the voltage, current, and clock frequency of the battery protection IC using a test pad in the scribe line of the battery protection IC.
  • FIG. 1 illustrates a battery protection module test system according to an embodiment of the present invention.
  • FIG. 2 illustrates a battery protection module according to an embodiment of the present invention.
  • FIG 3 illustrates a chip region and a scribe line region of the battery protection module according to an embodiment of the present invention.
  • FIG. 5 is a timing diagram when the battery protection module test system according to an embodiment of the present invention in the "test mode” and the "normal test mode".
  • FIG. 6 is a flowchart illustrating a battery protection module test method according to an embodiment of the present invention.
  • FIG. 1 illustrates a battery protection module test system 100 according to an embodiment of the present invention.
  • FIG. 2 illustrates a battery protection module 200 according to an embodiment of the present invention.
  • FIG. 3 illustrates a chip region 210 and a scribe line region 220 of the battery protection module 200 according to an embodiment of the present invention.
  • FIG. 3A is a cross-sectional view illustrating the chip region 210 and the scribe line region 220 of the battery protection module 200
  • FIG. 3B illustrates the portion 20 in FIG. 3A. It is an enlarged view.
  • the battery protection module test system 100 may include a battery protection module 200 and a test device 300 for testing a state of the battery protection module 200. .
  • the battery protection module 200 may include terminals PACK + and PACK ⁇ for connecting to the battery cell 10.
  • the battery protection module 200 may have a connection structure between the first FET FET1, the second FET FET2, and the battery protection IC 400.
  • the first FET FET1 and the second FET FET2 have a drain common structure, the source terminal S1 of the first FET FET1 is connected to the negative terminal B- of the battery cell 10, The source terminal S2 of the second FET FET2 may be connected to the terminal PACK ⁇ .
  • the battery protection IC 400 is an integrated circuit for protecting the battery cell 10 from overcharging, overdischarging, overcurrent, etc. of the battery cell 10.
  • the battery protection IC 400 is referred to as a "protection IC” or an "integrated circuit”. It may also be referred to.
  • the battery protection IC 400 may include a voltage applying terminal VDD, a ground reference terminal VSS, a discharge blocking signal output terminal Dout, and a charge blocking signal output terminal Cout.
  • the voltage applying terminal VDD is connected to the positive terminal B + of the battery cell 10 through the resistor R1 and may be a terminal to which a charging voltage or a discharge voltage is applied through the first node n1.
  • the ground reference terminal VSS is a terminal serving as a reference for the operating voltage inside the voltage applying terminal VDD and the battery protection IC 400, and the negative terminal B of the battery cell 10 through the second node n1. And the source terminal S1 of the first FET FET1.
  • the discharge cutoff signal output terminal Dout is a terminal for turning off the first FET FET1 in an over-discharge state, and the charge cutoff signal output terminal Cout turns off the second FET FET2 in an overcharge state. It may be a terminal for.
  • the discharge blocking signal output terminal Dout becomes a low state so that the first FET FET1 is turned off.
  • the connection between PACK +, the terminal PACK-, and the battery cell 10 may be shorted.
  • the charge blocking signal output terminal Cout may be in a low state to turn off the second FET FET2.
  • the wafer generated in the process of manufacturing the battery protection IC 400 may be divided into a chip region 210 and a scribe line region 220 as shown in FIG. 3.
  • the chip region 210 may include a battery protection IC 400
  • the scribe line region 220 may include a plurality of test pads 20 for testing a state of the battery protection IC 400. have.
  • the inside of the chip region 210 is a plurality of test pads 20 included in the scribe line region 220.
  • a sensing pad 22, a current sensing pad 23, a clock frequency sensing pad 24, a test mode determination pad 25, a test clock input pad 26, and a test data input pad 27 may be included. .
  • the voltage sensing pad 22 is a pad for indicating a reference voltage independent of temperature and power supply voltage for comparing the battery voltage and the predetermined reference voltage with each other, and the current sensing pad 23 is formed inside the battery protection IC 400.
  • the pad for current distribution of the analog block, and the clock frequency sensing pad 24 is a delay time (or delay time) of the battery protection IC 400 generated by the clock generator 440 inside the battery protection IC 400 ( It may be a pad for generating a delay time.
  • the test mode determination pad 25 may be configured to input a control signal for operating the test mode by distinguishing the "test mode”, the "normal test mode", and the "normal mode".
  • a test clock input pad 26 is a pad for reference clock input to be used in the "test mode”
  • the test data input pad 27 is for inputting control data for setting voltage, current, and clock frequency. It may be a pad.
  • test mode is a mode in which the voltage, current, and clock frequency of the battery protection IC are measured using the test pad 220 and then corrected to a reference value.
  • the "normal test mode” is a mode for testing the operation of the battery protection IC by applying a voltage, a current, and a clock frequency set (or set) in the "test mode".
  • the "normal mode” may be an actual operation mode which is performed after the voltage, current, and clock frequency of the battery protection IC are permanently set as reference values.
  • permanently setting the voltage, current, and clock frequency of the battery protection IC to a reference value may be performed by controlling a short circuit state of the fuse.
  • the controlling of the short circuit state of the fuse may be performed after the “test mode” and the “normal test mode” are performed.
  • test mode determination pad 25 the test clock input pad 26, and the test data input pad 27 may be referred to as a term “input unit”.
  • correction may be referred to as the term “setting”, “adjustment”, or “setting”.
  • the battery protection IC 400 included in the chip region 210 may include a battery voltage detector 410, a voltage generator 420, a current generator 430, a clock generator 440, and a setting unit. 450 may be included.
  • the battery voltage detection unit 410 may include an overcharge protection comparison unit 41, an overdischarge prevention comparison unit 42, an overcurrent prevention comparison unit 43, and a short circuit prevention comparison unit 44.
  • the battery voltage detector 410 may further include a fuse box 40 to which a plurality of fuses associated with each of the comparison units 41, 42, 43, and 44 are connected. have.
  • the use of the fuse is essential to satisfy the spec because the range of the spec for the protection function of the battery, that is, the overcharge prevention voltage, the overdischarge prevention voltage, the overcurrent protection, and the short circuit protection is narrow. to be.
  • a plurality of fuse bits may be used as the fuse and may be used for correcting a semiconductor process change.
  • the plurality of fuses may be provided inside the battery protection IC 400.
  • the internal voltage, current, or clock frequency can be finely adjusted.
  • k dedicated fuses may be provided to finely adjust the internal 'voltage'.
  • the magnitude of the internal voltage can be finely adjusted according to how the short circuit states of the k dedicated fuses are combined.
  • m and n dedicated fuses may be provided to finely adjust the internal 'current' and 'clock frequency'.
  • k dedicated fuses, m dedicated fuses, and n dedicated fuses may be referred to as k-bit fuses, m-bit fuses, and n-bit fuses, respectively.
  • the voltage generator 420, the current generator 430, and the clock generator 440 are generators that play a basic role in the operation of the battery protection IC 400.
  • the battery voltage sensing unit 410 may be connected to each other to provide a voltage, a current, and a clock.
  • one side of the voltage generator 420, the current generator 430, and the clock generator 440 is a voltage sensing pad 22, a current sensing pad, respectively. 23, and a clock frequency sensing pad 24.
  • the setting unit 450 may set a voltage set value, a current set value, and a clock set value according to values received from the test mode determination pad 25, the test clock input pad 26, and the test data input pad 27.
  • the output unit may be connected to the voltage generator 420, the current generator 430, and the clock generator 440.
  • the setting unit 450 may be connected to the battery voltage detecting unit 410 to determine a short circuit of a specific fuse from the fuse box 40.
  • FIG. 5 is a timing diagram when the battery protection module test system 100 according to an embodiment of the present invention is in the "test mode” and the "normal test mode".
  • the time periods t1 to t6 indicate the case where the battery protection module test system 100 is in the "test mode", and the time period t7 indicates the battery protection module test system 100 "normal test mode".
  • a timing diagram in one case is shown.
  • the battery protection module test system 100 when the battery protection module test system 100 is in the "test mode", the battery protection module test system 100 may be operated by the T_MODE_ signal, the T_CLK_ signal, and the T_DATA_ signal.
  • the T_MODE_signal is a signal for indicating the start of the "test mode”. If the value of the T_MODE_signal is high, it means the start of the "test mode", and if it is low, the "normal mode” is set. Can mean.
  • the T_CLK_signal may be a signal for measuring a voltage, a current, and a clock frequency of the battery protection IC 400 and determining a time period for setting them to a reference voltage, a reference current, and a reference clock frequency. That is, the voltage setting section t2, the current setting section t4, and the clock frequency setting section t6 may be determined by the T_CLK_ signal.
  • the number of clocks output by the T_CLK_ signal is k, it may be designated as a section in which a voltage can be set during the interval of the number of k clocks.
  • the number of clocks output by the T_CLK_signal is m, it may be designated as a section in which a current can be set during the section of m clocks.
  • the number of clocks output by the T_CLK_signal is n, it may be designated as a section in which a clock frequency can be set for the interval as many as n clocks.
  • k, m, n may be a predetermined number, it may have an integer value. In one embodiment, k, m, n may be different values.
  • the test apparatus 300 continuously transmits the battery protection IC 400 to the battery protection IC 400 during the voltage setting period so that the battery protection IC 400 can distinguish the voltage setting period, the current setting period, and the clock frequency setting period from each other. It may be arranged to provide k clock pulses, to provide m consecutive clock pulses during the current setting period, and to provide n clock pulses during the clock frequency setting period. At this time, between the voltage setting period, the current setting period, and the clock frequency setting period may be provided to provide a clock pulse pause of at least two clocks, respectively.
  • the T_DATA signal includes a set value corresponding to a short-circuit state of a fuse to be set to correct the measured voltage, current, and clock frequency to the reference voltage, the reference current, and the reference clock frequency.
  • the signal may be expressed as a high or low value in synchronization with the T_CLK_ signal.
  • the reference voltage setting data V_REF for setting the measured voltage as the reference voltage may be determined by a difference between the measured voltage and the reference voltage.
  • the reference voltage setting data may be composed of k consecutive first binary data in synchronization with the T_CLK_ signal.
  • the "reference voltage setting data” may be referred to as a term "V_REF” or "V_REF voltage setting data”.
  • the reference current setting data I_REF for setting the measured current as the reference current may be determined by a difference value between the measured current and the reference current.
  • the reference current setting data may be composed of m consecutive second binary data in synchronization with the T_CLK_ signal.
  • the "reference current setting data” may be referred to as a term "I_REF” or "I_REF current setting data”.
  • the reference clock frequency setting data OSC_CLK for setting the measured clock frequency as the reference clock frequency may be determined by a difference between the measured clock frequency and the reference clock frequency.
  • the reference clock frequency setting data may be composed of n third consecutive binary data in synchronization with the T_CLK_ signal.
  • the "reference clock frequency setting data” may be referred to as a term "OSC_CLK” or "OSC_CLK clock setting data”.
  • the battery protection IC 400 further includes k first fuses for adjusting the voltage, m second fuses for adjusting the current, and n third fuses for adjusting the clock frequency.
  • the first binary data, the second binary data, and the third binary data may be values for determining whether the first fuse, the second fuse, and the third fuse are shorted.
  • the voltage when correcting voltage, current, and clock frequency, the voltage must first be corrected (t2), then the current corrected (t4), and finally the clock frequency (t6). Can be. Calibration in this order ensures correct calibration of voltage, current, and clock frequency.
  • test mode when the "test mode" is set according to the control signal input to the test mode determination pad 25, the test can be started while the value of the T_MODE_ signal is high.
  • the test apparatus 300 is configured to measure the first voltage output from the voltage generator 420 included in the battery protection IC 400 through the voltage sensing pad 22. There may be.
  • the test apparatus 300 may be configured to set the first voltage to the reference voltage.
  • the setting of the first voltage to the reference voltage may be performed by the test apparatus 300 inputting the reference voltage setting data obtained by comparing the first voltage with the reference voltage through a test data input pad 27. Can be done.
  • the second time period t2 may be a time period equal to the length of the predetermined k clock.
  • the value of 'energization (1)', 'short circuit (0)', 'energization (1)', 'short circuit (0)', 'current (1)' in order If it is determined in the test apparatus to have a value of T_DATA in the second time period t2 may have a value of '1', '0', '1', '0', '1' sequentially.
  • the short-circuit state of the fuse is not actually controlled, but may be simulated by the setting unit 450 by the value of T_DATA. After the "test mode” and "normal test mode” are successfully terminated, the short circuit condition of the fuse is actually adjusted, after which the battery protection IC 400 may operate in the "normal mode”.
  • the test apparatus 300 is configured to measure the first current output from the current generation unit 430 included in the battery protection IC 400 through the current sensing pad 23. There may be.
  • the test apparatus 300 may be configured to set the first current to the reference current.
  • the setting of the first current as the reference current may be performed by the test apparatus 300 inputting the reference current setting data obtained by comparing the first current with the reference current through a test data input pad 27. Can be done.
  • the fourth time period t4 may be a time period equal to the length of the predetermined m clock.
  • the test apparatus 300 measures the first clock frequency output from the clock generator 440 included in the battery protection IC 400 through the clock frequency sensing pad 24. It may be intended to.
  • the test apparatus 300 may be configured to set the first clock frequency to the reference clock frequency.
  • the setting of the first clock frequency as the reference clock frequency may include setting the reference clock frequency setting data obtained by the test device 300 by comparing the first clock frequency with the reference clock frequency. This can be done by typing.
  • the sixth time period t6 may be a time period equal to the length of the predetermined n clock.
  • the battery protection module 200 is in a normal state by performing a test including measuring and setting a voltage, a current, and a clock frequency during the first to sixth time periods t6. Can be set to work with.
  • a “normal test mode” configured to test an operation by applying values set during the first to sixth time periods t6 may be performed. Since the voltage, current, and clock frequency of the battery protection IC 400 may have a predetermined value only after the test mode is finished, the normal test mode for testing another circuit portion of the battery protection IC 400 may be performed. It may be performed after the test mode ends.
  • FIG. 6 is a flowchart illustrating a battery protection module test method according to an embodiment of the present invention.
  • the battery protection module test method according to an embodiment of the present invention may be implemented by performing steps S101 to S109 as shown in FIG. 6.
  • the test apparatus 300 may be configured to measure the first voltage output from the voltage generator 420.
  • the test apparatus 300 may be configured to compare the predetermined reference voltage with the first voltage.
  • the test apparatus 300 may be configured to set the first voltage as the reference voltage using reference voltage setting data.
  • the reference voltage setting data may be determined by a difference value between the first voltage and the reference voltage.
  • step S103 may be omitted and steps S104 to S109 may be performed.
  • the test apparatus 300 may be configured to measure the first current output from the current generator 430.
  • the test apparatus 300 may be configured to compare the predetermined reference current with the first current.
  • the test apparatus 300 may be configured to set the first current as the reference current using reference current setting data.
  • the reference current setting data may be determined by a difference value between the first current and the reference current.
  • step S106 may be omitted and steps S107 to S109 may be performed.
  • the test apparatus 300 may be configured to measure the first clock frequency output from the clock generator 440.
  • the test apparatus 300 may be configured to compare the predetermined reference clock frequency with the first clock frequency.
  • the test apparatus 300 sets the first clock frequency as the reference clock frequency using reference clock frequency setting data. It may be intended to.
  • the reference clock frequency setting data may be determined by a difference value between the first clock frequency and the reference clock frequency.
  • the step of setting the first voltage to the reference voltage (S103) is made for a range of k clocks
  • the step of setting the first current to the reference current (S106) is made for a range of m clocks
  • the step S109 of setting the first clock frequency to the reference clock frequency may be performed for a range of n clocks (where k, m, and n are integers of 0 or more).
  • k, m and n are predetermined values and may have different integer values.
  • the first voltage may be permanently set to the reference voltage by controlling a short circuit of the fuse related to the first voltage, Controlling the short circuit of the fuse to permanently set the first current to the reference current, and controlling the short circuit of the fuse associated with the first clock frequency to permanently set the first clock frequency to the reference clock frequency. It may be intended to be set.
  • step S101 when the first voltage measured from the voltage generator 420 is 1.49V and the predetermined reference voltage is 1.5V, the first voltage (1.49V) is determined through step S102. As a result of comparing the reference voltage (1.5V), the first voltage (1.49V) and the reference voltage (1.5V) has a different value. In this case, as described above, since the reference voltage setting data may be determined by a difference between the first voltage and the reference voltage, the reference voltage setting data at this time is determined to be 0.01V (1.5V-1.49V). At this time, according to step S103, the first voltage (1.49V) is set to the reference voltage (1.5V) using the reference voltage setting data (0.01V).
  • step S104 when the first current measured from the current generation unit 430 is 4.9 mA and the predetermined reference current is 5.0 mA, the step S105 is performed.
  • the first current (4.9 mA) and the reference current (5.0 mA) have different values.
  • the reference current setting data since the reference current setting data may be determined by the difference between the first current and the reference current, the reference current setting data at this time is determined as 0.1 mA (5.0 mA to 4.9 mA).
  • step S106 the first current (4.9 mA) is set to the reference current (5.0 mA) using the reference current setting data (0.1 mA).
  • step S107 when the first clock frequency measured from the clock generator 440 is 3.97M and the predetermined reference clock frequency is 4.0M, through step S108.
  • the reference clock frequency setting data may be determined by a difference between the first clock frequency and the reference clock frequency, and thus the reference clock frequency setting data is determined to be 0.03M (4.96M-3.97M).
  • the first clock frequency 3.9M is set to the reference clock frequency 4.0M by using the reference clock frequency setting data (0.03M).

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Secondary Cells (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 배터리 보호 IC의 전압, 전류, 및 클록주파수의 상태를 테스트하기 위한 방법으로서, 배터리 보호 IC로부터 전압, 전류, 및 클록주파수를 측정하는 단계, 상기 측정된 전압, 전류, 및 클록주파수와 미리 결정된 기준전압, 기준전류, 및 기준 클록주파수를 서로 비교하는 단계, 및 상기 측정된 전압, 전류, 및 클록주파수를 상기 기준전압, 기준전류, 및 기준 클록주파수로 세팅하는 단계를 포함할 수 있다.

Description

배터리 보호회로의 테스트 방법 및 이를 위한 장치
본 발명은 배터리 보호 IC의 스크라이브 라인 내 테스트 패드를 이용한 테스트 방법 및 이를 위한 장치에 관한 기술이다.
리튬 이온을 사용하는 배터리의 경우, 과충전시 전지 내부의 전해액이 분해되고, 과방전시 음극의 집전체인 구리가 전해액 내부로 용해되기 시작하여 전지의 성능이 저하된다. 특히, 과방전, 과전류시 온도가 상승하여 폭발 위험이 있기 때문에 배터리 보호 IC는 필수적인 요소이다.
이와 같은 배터리의 과충전, 과방전, 및 과전류 등으로부터 보호하기 위한 배터리 보호 IC는 기본적으로 전압, 전류, 및 클록주파수가 안정적인 상태가 되어야 정상적으로 동작할 수 있다. 따라서 배터리 보호 IC의 상태를 테스트하는 과정에서 전압, 전류, 및 클록주파수의 상태를 우선적으로 테스트하여 테스트 시간을 감소시킬 필요가 있다.
본 발명은 배터리 보호 IC의 스크라이브 라인 내에 배치된 테스트 패드를 이용하여 배터리 보호 IC의 전압, 전류, 및 클록 주파수를 테스트함으로써 테스트 시간을 감소시키기 위한 방법을 제공하고자 한다.
본 발명의 일 관점에 따른 집적회로 상태 테스트 방법은, 집적회로의 전압생성부로부터 출력되는 전압과 미리 결정된 기준전압 간의 차이에 의해 생성된 기준전압 설정데이터를 이용하여 상기 전압을 상기 기준전압으로 조정하는 제1단계; 상기 제1단계 이후에, 상기 집적회로의 전류생성부로부터 출력되는 전류와 미리 결정된 기준전류 간의 차이에 의해 생성된 기준전류 설정데이터를 이용하여 상기 전류를 상기 기준전류로 조정하는 제2단계; 및 상기 제2단계 이후에, 상기 집적회로의 클록생성부로부터 출력되는 클록주파수와 미리 결정된 기준 클록주파수 간의 차이에 의해 생성된 기준 클록주파수 설정데이터를 이용하여 상기 클록주파수를 상기 기준 클록주파수로 조정하는 제3단계를 포함할 수 있다.
이때, 상기 제1단계는 k 클록의 길이를 갖는 제1 시구간동안 이루어지고, 상기 제2단계는 m 클록의 길이를 갖는 제2 시구간동안 이루어지고, 그리고 상기 제3단계는 n 클록의 길이를 갖는 제3 시구간동안 이루어질 수 있다. 이때, 상기 집적회로가 상기 제1 시구간, 상기 제2 시구간, 및 상기 제3 시구간을 서로 구분할 수 있도록, 상기 집적회로에게 상기 제1 시구간동안 연속적인 k개의 클록펄스를 제공하고, 상기 제2 시구간동안 연속적인 m개의 클록펄스를 제공하고, 상기 제3 시구간동안 연속적인 n개의 클록펄스를 제공하며, 상기 제1 시구간, 상기 제2 시구간, 및 상기 제3 시구간 사이에는 각각 두 클록 이상의 클록펄스 휴지기를 제공할 수 있다. 이때, k, m, n은 서로 다른 자연수일 수 있다.
이때, 상기 집적회로는, 상기 전압을 조절하기 위한 k개의 제1 퓨즈, 상기 전류를 조절하기 위한 m개의 제2 퓨즈, 및 상기 클록주파수를 조절하기 위한 n개의 제3 퓨즈를 더 포함할 수 있다. 이때, 상기 기준전압 설정데이터는 k개의 연속적인 제1 바이너리 데이터로 이루어지고, 상기 기준전류 설정데이터는 m개의 연속적인 제2 바이너리 데이터로 이루어지며, 그리고 상기 기준 클록주파수 설정데이터는 n개의 제3 연속적인 바이너리 데이터로 이루어질 수 있다. 이때, 상기 제1 바이너리 데이터, 상기 제2 바이너리 데이터, 및 상기 제3 바이너리 데이터는 각각, 상기 제1 퓨즈, 상기 제2 퓨즈, 및 상기 제3 퓨즈의 단락여부를 결정하는 값일 수 있다.
한편, 본 발명의 다른 관점에 따른 집적회로 상태 테스트 장치는, 집적회로의 전압생성부로부터 출력되는 전압, 상기 집적회로의 전류생성부로부터 출력되는 전류, 및 상기 집적회로의 클록생성부로부터 출력되는 클록주파수를 측정하는 측정부; 및 제어부를 포함할 수 있다. 이때, 상기 제어부는, 상기 전압과 미리 결정된 기준전압 간의 차이에 의해 생성된 기준전압 설정데이터를 이용하여 상기 전압을 상기 기준전압으로 조정하는 제1단계; 상기 제1단계 이후에, 상기 전류와 미리 결정된 기준전류 간의 차이에 의해 생성된 기준전류 설정데이터를 이용하여 상기 전류를 상기 기준전류로 조정하는 제2단계; 및 상기 제2단계 이후에, 상기 클록주파수와 미리 결정된 기준 클록주파수 간의 차이에 의해 생성된 기준 클록주파수 설정데이터를 이용하여 상기 클록주파수를 상기 기준 클록주파수로 조정하는 제3단계를 수행하도록 되어 있을 수 있다.
한편, 본 발명의 또 다른 관점에 따른 집적회로는, 전압생성부, 전류생성부, 클록생성부, 설정부, 및 테스트 장치로부터 제어데이터를 입력받는 입력부를 포함할 수 있다. 이때, 상기 설정부는, 상기 전압생성부에서 출력된 전압과 미리 결정된 기준전압 간의 차이에 의해 생성된 기준전압 설정데이터를 이용하여 상기 전압을 상기 기준전압으로 조정하는 제1단계; 상기 제1단계 이후에, 상기 전류생성부에서 출력된 전류와 미리 결정된 기준전류 간의 차이에 의해 생성된 기준전류 설정데이터를 이용하여 상기 전류를 상기 기준전류로 조정하는 제2단계; 및 상기 제2단계 이후에, 상기 클록생성부에서 출력된 클록주파수와 미리 결정된 기준 클록주파수 간의 차이에 의해 생성된 기준 클록주파수 설정데이터를 이용하여 상기 클록주파수를 상기 기준 클록주파수로 조정하는 제3단계를 수행하도록 되어 있을 수 있다. 이때, 상기 기준전압 설정데이터, 상기 기준전류 설정데이터, 및 상기 기준 클록주파수 설정데이터는, 상기 제어데이터에 포함된 것일 수 있다.
이때, 상기 제1단계는 k 클록의 길이를 갖는 제1 시구간동안 이루어지고, 상기 제2단계는 m 클록의 길이를 갖는 제2 시구간동안 이루어지고, 그리고 상기 제3단계는 n 클록의 길이를 갖는 제3 시구간동안 이루어질 수 있다. 이때, 상기 제1 시구간, 상기 제2 시구간, 및 상기 제3 시구간 사이에는 각각 두 클록 이상의 클록펄스 휴지기가 제공되며, 상기 입력부를 통해, 상기 설정부에게 상기 제1 시구간동안 연속적인 k개의 클록펄스를 제공되고, 상기 제2 시구간동안 연속적인 m개의 클록펄스를 제공되고, 그리고 상기 제3 시구간동안 연속적인 n개의 클록펄스를 제공됨으로써, 상기 설정부가 상기 제1 시구간, 상기 제2 시구간, 및 상기 제3 시구간을 서로 구분할 수 있도록 되어 있을 수 있다. 이때, 단, k, m, n은 서로 다른 자연수일 수 있다.
이때, 상기 집적회로는, 상기 전압을 조절하기 위한 k개의 제1 퓨즈, 상기 전류를 조절하기 위한 m개의 제2 퓨즈, 및 상기 클록주파수를 조절하기 위한 n개의 제3 퓨즈를 더 포함할 수 있다. 이때, 상기 기준전압 설정데이터는 k개의 연속적인 제1 바이너리 데이터로 이루어지고, 상기 기준전류 설정데이터는 m개의 연속적인 제2 바이너리 데이터로 이루어지며, 그리고 상기 기준 클록주파수 설정데이터는 n개의 제3 연속적인 바이너리 데이터로 이루어질 수 있다.
이때, 상기 제1 바이너리 데이터, 상기 제2 바이너리 데이터, 및 상기 제3 바이너리 데이터는 각각, 상기 제1 퓨즈, 상기 제2 퓨즈, 및 상기 제3 퓨즈의 단락여부를 결정하는 값일 수 있다.
본 발명에 따르면, 배터리 보호 IC의 스크라이브 라인 내의 테스트 패드를 이용하여 배터리 보호 IC의 전압, 전류, 및 클록 주파수를 테스트함으로써 테스트 시간을 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 배터리 보호 모듈 테스트 시스템을 나타낸 것이다.
도 2는 본 발명의 일 실시예에 따른 배터리 보호 모듈을 나타낸 것이다.
도 3은 본 발명의 일 실시예에 따른 배터리 보호 모듈의 칩 영역과 스크라이브 라인 영역을 나타낸 것이다.
도 4는 배터리 보호 모듈의 내부를 나타낸 것이다.
도 5는 본 발명의 일 실시예에 따른 배터리 보호 모듈 테스트 시스템이 "테스트 모드"일 경우와 "노멀 테스트 모드"일 경우의 타이밍 다이어그램을 나타낸 것이다.
도 6은 본 발명의 일 실시예에 따른 배터리 보호 모듈 테스트 방법에 대한 순서도를 나타낸다.
이하, 본 발명의 실시예를 첨부한 도면을 참고하여 설명한다. 그러나 본 발명은 본 명세서에서 설명하는 실시예에 한정되지 않으며 여러 가지 다른 형태로 구현될 수 있다. 본 명세서에서 사용되는 용어는 실시예의 이해를 돕기 위한 것이며, 본 발명의 범위를 한정하고자 의도된 것이 아니다. 또한, 이하에서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다.
도 1은 본 발명의 일 실시예에 따른 배터리 보호 모듈 테스트 시스템(100)을 나타낸 것이다.
도 2는 본 발명의 일 실시예에 따른 배터리 보호 모듈(200)을 나타낸 것이다.
도 3은 본 발명의 일 실시예에 따른 배터리 보호 모듈(200)의 칩 영역(210)과 스크라이브 라인 영역(220)을 나타낸 것이다. 도 3의 (a)는 배터리 보호 모듈(200)의 칩 영역(210)과 스크라이브 라인 영역(220)을 나타내는 단면도이며, 도 3의 (b)는 도 3의 (a)에서 부분(20)을 확대한 확대도이다.
도 4는 배터리 보호 모듈(200)의 내부를 나타낸 것이다.
도 1 내지 도 4를 함께 참조하여 설명하면, 배터리 보호 모듈 테스트 시스템(100)은 배터리 보호 모듈(200) 및 배터리 보호 모듈(200)의 상태를 테스트하기 위한 테스트 장치(300)를 포함할 수 있다.
이때, 배터리 보호 모듈(200)은 배터리 셀(10)에 연결되기 위한 단자들(PACK+, PACK-)을 구비할 수 있다. 이때, 배터리 보호 모듈(200)은 제1 FET(FET1), 제2 FET(FET2), 및 배터리 보호 IC(400) 간의 연결구조를 가질 수 있다.
제1 FET(FET1)와 상기 제2 FET(FET2)는 드레인 공통 구조를 가지며, 제1 FET(FET1)의 소스단자(S1)는 배터리 셀(10)의 음극단자(B-)와 연결되고, 상기 제2 FET(FET2)의 소스단자(S2)는 상기 단자(PACK-)와 연결될 수 있다.
배터리 보호 IC(400)는, 배터리 셀(10)의 과충전, 과방전, 과전류 등으로부터 배터리 셀(10)을 보호하기 위한 집적회로로서, 본 명세서에서 "보호 IC" 또는 "집적회로"라는 용어로 지칭될 수도 있다.
이때, 배터리 보호 IC(400)는 전압인가단자(VDD), 접지기준단자(VSS), 방전차단신호 출력단자(Dout), 및 충전차단신호 출력단자(Cout)를 구비할 수 있다.
전압인가단자(VDD)는 저항(R1)을 통하여 배터리 셀(10)의 양극단자(B+)와 연결되고, 제1 노드(n1)를 통해 충전전압 또는 방전전압이 인가되는 단자일 수 있다.
접지기준단자(VSS)는 전압인가단자(VDD), 배터리 보호 IC(400) 내부의 동작전압에 대한 기준이 되는 단자로서, 제2 노드(n1)를 통해 배터리 셀(10)의 음극단자(B-) 및 제1 FET(FET1)의 소스단자(S1)와 연결될 수 있다.
방전차단신호 출력단자(Dout)는 과방전 상태에서 제1 FET(FET1)를 오프(OFF)시키기 위한 단자이며, 충전차단신호 출력단자(Cout)는 과충전 상태에서 제2 FET(FET2)를 오프시키기 위한 단자일 수 있다.
배터리 보호 모듈(200)에서 배터리 셀(10)의 방전 시, 과방전 상태에 이르게 되면 방전차단신호 출력단자(Dout)는 로우(Low)-상태가 되어 제1 FET(FET1)를 오프시킴으로써 단자(PACK+), 단자(PACK-), 및 배터리 셀(10) 사이의 연결을 단락시키도록 되어 있을 수 있다. 반대로 과충전 상태에 이르게 되면 충전차단신호 출력단자(Cout)가 로우-상태가 되어 제2 FET(FET2)를 오프시키도록 되어 있을 수 있다. 그리고 과전류가 흐르는 경우, 충전 시에는 제2 FET(FET2)를 오프시키도록 되어 있으며, 방전 시에는 제1 FET(FET1)를 오프시키도록 구성되어 있을 수 있다.
이때, 배터리 보호 IC(400)를 제조하는 과정에서 생성되는 웨이퍼는, 도 3에 도시한 바와 같이, 칩 영역(210)과 스크라이브 라인 영역(220)으로 구분될 수 있다. 이때, 칩 영역(210)은 배터리 보호 IC(400)를 포함할 수 있으며, 스크라이브 라인 영역(220)은 배터리 보호 IC(400)의 상태를 테스트하기 위한 복수 개의 테스트 패드(20)를 포함할 수 있다.
도 4를 참조하여 칩 영역(210), 즉, 배터리 보호 IC(400) 및 스크라이브 라인 영역(220)의 내부를 살펴보면, 스크라이브 라인 영역(220)에 포함되어 있는 복수 개의 테스트 패드(20)는 전압감지패드(22), 전류감지패드(23), 클록주파수 감지패드(24), 테스트모드 결정패드(25), 테스트클록 입력패드(26), 및 테스트데이터 입력패드(27)를 포함할 수 있다.
전압감지패드(22)는 배터리 전압과 미리 결정된 기준전압을 서로 비교하기 위한 온도와 전원전압에 무관한 기준 전압을 나타내기 위한 패드이고, 전류감지패드(23)는 배터리 보호 IC(400) 내부의 아날로그 블록의 전류 분배를 위한 패드이며, 클록주파수 감지패드(24)는 배터리 보호 IC(400) 내부의 클록생성부(440)에서 생성된 배터리 보호 IC(400)의 딜레이 타임(또는 지연 시간)(Delay Time)을 생성하기 위한 패드일 수 있다.
그리고 테스트모드 결정패드(25)는 "테스트 모드(Test mode)", "노멀 테스트 모드(Normal Test mode)", 및 "노멀 모드(Normal mode)"를 구분하여 동작시키기 위한 제어신호를 입력하기 위한 패드이고, 테스트클록 입력패드(26)는 "테스트 모드"시 사용할 기준 클록 입력을 위한 패드이며, 테스트데이터 입력패드(27)는 전압, 전류, 및 클록주파수를 설정하기 위한 제어데이터를 입력하기 위한 패드일 수 있다.
이때, 상기 "테스트 모드"는 테스트 패드(220)를 이용하여 배터리 보호 IC의 전압, 전류, 및 클록주파수를 측정한 후 기준값으로 보정하는 모드이다.
그리고 상기 "노멀 테스트 모드"는 상기 "테스트 모드"에서 세팅(또는 설정)(Setting)된 전압, 전류, 및 클록주파수를 적용하여 배터리 보호 IC의 동작을 테스트하기 위한 모드이다.
그리고 상기 "노멀 모드"는, 상기 배터리 보호 IC의 전압, 전류, 및 클록주파수를 기준값으로 영구적으로 세팅된 이후에 이루어지는 실제 동작 모드일 수 있다. 이때, 상기 배터리 보호 IC의 전압, 전류, 및 클록주파수를 기준값으로 영구적으로 세팅하는 것은, 상기 퓨즈의 단락상태를 제어함으로써 이루어질 수 있다. 그리고 상기 퓨즈의 단락상태를 제어하는 단계는, 상기 "테스트 모드" 및 상기 "노멀 테스트 모드"를 수행한 이후에 이루어질 수 있다.
이때, 본 명세서에서, 테스트모드 결정패드(25), 테스트클록 입력패드(26), 및 테스트데이터 입력패드(27)는 "입력부"라는 용어로 지칭될 수도 있다. 또한, 상기 "보정"은, "설정", "조정", 또는 "세팅"이라는 용어로 지칭될 수도 있다.
한편, 칩 영역(210)에 포함되어 있는 배터리 보호 IC(400)는 배터리 전압 감지부(410), 전압생성부(420), 전류생성부(430), 클록생성부(440), 및 설정부(450)를 포함할 수 있다.
배터리 전압 감지부(410)는 과충전방지 비교부(41), 과방전방지 비교부(42), 과전류방지 비교부(43), 및 단락방지 비교부(44)를 포함할 수 있다. 이때, 배터리 전압 감지부(410)는 상기 각각의 비교부(41,42,43,44)와 관련된 복수 개의 퓨즈(Fuse)가 연결되어 있는 퓨즈 박스(Fuse box)(40)를 더 포함할 수 있다. 이때, 배터리의 보호 기능, 즉, 과충전 방지전압, 과방전 방지전압, 과전류 방지, 및 단락 방지 등을 위한 스펙(spec)의 범위가 좁기 때문에 스펙(spec)을 만족하기 위해서는 상기 퓨즈의 사용이 필수적이다. 이때, 상기 퓨즈는 복수 개의 퓨즈 비트(Fuse bit)가 사용될 수 있으며, 반도체 공정 변화에 대해서 이를 보정하기 위한 용도로 사용될 수 있다.
배터리 보호 IC(400)가 제조된 경우, 제조공정오차에 의해 내부 전압, 전류, 및 클록 주파수가 미리 설계된 값에서 벗어날 수 있다. 이때, 이러한 오차를 보상하기 위한 장치로서, 배터리 보호 IC(400)의 내부에 상기 복수 개의 퓨즈를 제공할 수 있다. 그리고 이 퓨즈 중 일부를 끊는 경우에는 상기 내부 전압, 전류, 또는 클록 주파수를 미세하게 조절할 수 있도록 되어 있다. 예컨대 상기 내부 '전압'을 미세하게 조정하기 위하여 k개의 전용 퓨즈가 제공될 수 있다. 이 k개의 전용 퓨즈의 단락상태를 어떻게 조합하느냐에 따라 상기 내부 전압의 크기가 미세하게 조절될 수 있다. 마찬가지로 상기 내부 '전류' 및 '클록 주파수'를 미세하게 조정하기 위하여 각각 m개, n개의 전용 퓨즈가 제공될 수 있다. 여기서 k개의 전용 퓨즈, m개의 전용 퓨즈, 및 n개의 전용 퓨즈는 각각 k비트의 퓨즈, m비트의 퓨즈, 및 n비트의 퓨즈로 지칭될 수도 있다.
전압생성부(420), 전류생성부(430), 및 클록생성부(440)는 배터리 보호 IC(400)가 동작하는 데 기본적인 역할을 하는 생성부로서, 배터리 보호 IC(400)가 동작하기 위한 전압, 전류, 및 클록을 제공할 수 있도록 배터리 전압 감지부(410)에 각각 연결되어 있을 수 있다. 이때, 배터리 보호 IC(400)의 상태를 테스트하기 위해, 전압생성부(420), 전류생성부(430), 및 클록생성부(440)의 일 측은 각각 전압감지패드(22), 전류감지패드(23), 및 클록주파수 감지패드(24)에 연결되어 있을 수 있다.
설정부(450)는 테스트모드 결정패드(25), 테스트클록 입력패드(26), 및 테스트데이터 입력패드(27)로부터 입력받은 값에 따라 설정된 전압 설정값, 전류 설정값, 및 클록 설정값을 출력하여 전압생성부(420), 전류생성부(430), 및 클록생성부(440)에 입력될 수 있도록 각각 연결되어 있을 수 있다. 또한, 설정부(450)는 배터리 전압 감지부(410)에 연결되어 퓨즈 박스(40)로부터 특정 퓨즈의 단락을 결정하도록 되어 있을 수 있다.
도 5는 본 발명의 일 실시예에 따른 배터리 보호 모듈 테스트 시스템(100)이 "테스트 모드"일 경우와 "노멀 테스트 모드"일 경우의 타이밍 다이어그램을 나타낸 것이다.
이때, 도 5에서, 시구간(t1 ~ t6)은 배터리 보호 모듈 테스트 시스템(100)이 "테스트 모드"일 경우를 나타내고 시구간(t7)은 배터리 보호 모듈 테스트 시스템(100)"노멀 테스트 모드"일 경우의 타이밍 다이어그램을 나타낸 것이다.
도 5에 도시한 바와 같이, 배터리 보호 모듈 테스트 시스템(100)이 "테스트 모드"일 경우에는 T_MODE_시그널, T_CLK_시그널, 및 T_DATA_시그널에 의해 동작될 수 있다.
상기 T_MODE_시그널은 "테스트 모드"의 시작을 나타내기 위한 신호로서, T_MODE_시그널의 값이 하이(High)이면 "테스트 모드"의 시작을 의미하고, 로우(Low)이면 상기 "노멀 모드"를 의미할 수 있다.
상기 T_CLK_시그널은 배터리 보호 IC(400)의 전압, 전류, 및 클록주파수를 측정하여 이들을 기준전압, 기준전류, 및 기준 클록주파수로 세팅하기 위한 시구간을 결정하기 위한 신호일 수 있다. 즉, T_CLK_시그널에 의해 전압설정구간(t2), 전류설정구간(t4), 및 클록주파수 설정구간(t6)이 결정될 수 있다.
예컨대, T_CLK_시그널에 의해 출력된 클록의 개수가 k개라면, k개의 클록 수만큼의 구간동안은 전압을 설정할 수 있는 구간으로 지정될 수 있다. 또는, T_CLK_시그널에 의해 출력된 클록의 개수가 m개라면, m개의 클록 수만큼의 구간동안은 전류를 설정할 수 있는 구간으로 지정될 수 있다. 또는, T_CLK_시그널에 의해 출력된 클록의 개수가 n개라면, n개의 클록 수만큼의 구간동안은 클록주파수를 설정할 수 있는 구간으로 지정될 수 있다. 이때, 상기 k, m, n은 미리 결정된 수일 수 있으며, 정수의 값을 가질 수 있다. 일 실시예에서, k, m, n은 서로 다른 값일 수 있다.
이에 따라, 테스트 장치(300)는, 배터리 보호 IC(400)가 전압설정구간, 전류설정구간, 및 클록주파수 설정구간을 서로 구분할 수 있도록, 배터리 보호 IC(400)에게 상기 전압설정구간동안 연속적인 k개의 클록펄스를 제공하고, 상기 전류설정구간동안 연속적인 m개의 클록펄스를 제공하고, 상기 클록주파수 설정구간동안 n개의 클록펄스를 제공하도록 되어있을 수 있다. 이때, 상기 전압설정구간, 상기 전류설정구간, 및 상기 클록주파수 설정구간 사이에는 각각 두 클록 이상의 클록펄스 휴지기를 제공하도록 되어 있을 수 있다.
상기 T_DATA 시그널은 상기 측정된 전압, 전류, 및 클록주파수를, 상기 기준전압, 상기 기준전류, 및 상기 기준 클록주파수로 보정하기 위해 설정되어야 하는 퓨즈의 단락상태에 대응하는 설정값을 포함하고 있는 신호로서, 상기 T_CLK_시그널에 동기되어 하이(High) 또는 로우(Low)값으로 표현될 수 있다.
이때, 상기 측정된 전압을 상기 기준전압으로 설정하기 위한 기준전압 설정데이터(V_REF)는 상기 측정된 전압과 상기 기준전압의 차이값에 의해 결정되도록 되어 있을 수 있다. 이때, 상기 기준전압 설정데이터는 상기 T_CLK_시그널에 동기되어 k개의 연속적인 제1 바이너리 데이터로 이루어질 수 있다. 이때, 본 명세서에서 상기 "기준전압 설정데이터"는 "V_REF" 또는 "V_REF 전압 설정데이터"라는 용어로 지칭될 수도 있다.
그리고 상기 측정된 전류를 상기 기준전류로 설정하기 위한 기준전류 설정데이터(I_REF)는 상기 측정된 전류와 상기 기준전류의 차이값에 의해 결정되도록 되어 있을 수 있다. 이때, 상기 기준전류 설정데이터는 상기 T_CLK_시그널에 동기되어 m개의 연속적인 제2 바이너리 데이터로 이루어질 수 있다. 이때, 본 명세서에서 상기 "기준전류 설정데이터"는 "I_REF" 또는 "I_REF 전류 설정데이터"라는 용어로 지칭될 수도 있다.
또한, 상기 측정된 클록주파수를 상기 기준 클록주파수로 설정하기 위한 기준 클록주파수 설정데이터(OSC_CLK)는 상기 측정된 클록주파수와 상기 기준 클록주파수의 차이값에 의해 결정되도록 되어 있을 수 있다. 이때, 상기 기준 클록주파수 설정데이터는 상기 T_CLK_시그널에 동기되어 n개의 제3 연속적인 바이너리 데이터로 이루어질 수 있다. 이때, 본 명세서에서 상기 "기준 클록주파수 설정데이터"는 "OSC_CLK" 또는 "OSC_CLK 클록 설정데이터"라는 용어로 지칭될 수도 있다.
이때, 배터리 보호 IC(400)는 상기 전압을 조절하기 위한 k개의 제1 퓨즈, 상기 전류를 조절하기 위한 m개의 제2 퓨즈, 및 상기 클록주파수를 조절하기 위한 n개의 제3 퓨즈를 더 포함하며, 상기 제1 바이너리 데이터, 상기 제2 바이너리 데이터, 및 상기 제3 바이너리 데이터는 각각, 상기 제1 퓨즈, 상기 제2 퓨즈, 및 상기 제3 퓨즈의 단락여부를 결정하는 값일 수 있다.
본 발명의 바람직한 실시예에서는, 전압, 전류, 및 클록주파수를 보정할 때에, 전압을 먼저 보정하고(t2), 그 다음 전류를 보정하고(t4), 그리고 마지막으로 클록 주파수를 보정(t6)할 수 있다. 이 순서로 보정해야 전압, 전류, 및 클록주파수를 정확하게 보정할 수 있다.
이때, 테스트모드 결정패드(25)에 입력되는 제어신호에 따라 "테스트 모드"가 설정되면, T_MODE_시그널의 값이 하이(High)가 되면서 테스트가 시작될 수 있다.
제1 시구간(t1)에서, 테스트 장치(300)는, 전압감지패드(22)를 통해 배터리 보호 IC(400)에 포함되어 있는 전압생성부(420)로부터 출력되는 제1 전압을 측정하도록 되어 있을 수 있다.
제2 시구간(t2)에서, 테스트 장치(300)는, 상기 제1 전압을 상기 기준전압으로 세팅하도록 되어 있을 수 있다. 이때, 상기 제1 전압을 상기 기준전압으로 세팅하는 단계는 테스트 장치(300)가 상기 제1 전압과 상기 기준전압을 비교하여 얻은 상기 기준전압 설정데이터를 테스트데이터 입력패드(27)를 통해 입력함으로써 이루어질 수 있다. 이때, 제2 시구간(t2)은 상기 미리 결정된 k 클록의 길이 만큼의 시구간일 수 있다.
이때, k개의 클록 각각에 대하여 동기화되어 k 클록동안 제공되는 V_REF 전압 설정데이터의 각 비트의 값은 각각 전압 보정 용도의 k개의 퓨즈의 단락여부에 대응하는 값일 수 있다. 예컨대, 전압 보정 용도의 퓨즈가 5개 제공되는 경우(k=5), 제2 시구간(t2)에서의 T_CLK의 개수는 5개일 수 있다. 이때, 만일 전압 보정 용도의 상기 5개의 퓨즈가 순서대로 '통전(1)', '단락(0)', '통전(1)', '단락(0)', '통전(1)'의 값을 갖도록 상기 테스트 장치에서 결정되었다면, 제2 시구간(t2)에서의 T_DATA의 값은 순차적으로 '1', '0', '1', '0', '1'의 값을 가질 수 있다.
다만, "테스트 모드" 및 "노멀 테스트 모드"에서는 퓨즈의 단락상태가 실제로 조절되는 것은 아니며, T_DATA의 값에 의해, 예컨대 설정부(450)에서 시뮬레이션되는 것일 수 있다. "테스트 모드" 및 "노멀 테스트 모드"가 성공적으로 종료된 후에, 실제로 퓨즈의 단락상태를 조절하게 되며, 그 후에 배터리 보호 IC(400)는 "노멀모드"로 동작할 수 있다.
제3 시구간(t3)에서, 테스트 장치(300)는, 전류감지패드(23)를 통해 배터리 보호 IC(400)에 포함되어 있는 전류생성부(430)로부터 출력되는 제1 전류를 측정하도록 되어 있을 수 있다.
제4 시구간(t4)에서, 테스트 장치(300)는, 상기 제1 전류를 상기 기준전류로 세팅하도록 되어 있을 수 있다. 이때, 상기 제1 전류를 상기 기준전류로 세팅하는 단계는 테스트 장치(300)가 상기 제1 전류와 상기 기준전류를 비교하여 얻은 상기 기준전류 설정데이터를 테스트데이터 입력패드(27)를 통해 입력함으로써 이루어질 수 있다. 이때, 제4 시구간(t4)은 상기 미리 결정된 m 클록의 길이 만큼의 시구간일 수 있다.
제5 시구간(t5)에서, 테스트 장치(300)는, 클록주파수 감지패드(24)를 통해 배터리 보호 IC(400)에 포함되어 있는 클록생성부(440)로부터 출력되는 제1 클록주파수를 측정하도록 되어 있을 수 있다.
제6 시구간(t6)에서, 테스트 장치(300)는, 상기 제1 클록주파수를 상기 기준 클록주파수로 세팅하도록 되어 있을 수 있다. 이때, 상기 제1 클록주파수를 상기 기준 클록주파수로 세팅하는 단계는 테스트 장치(300)가 상기 제1 클록주파수와 상기 기준 클록주파수를 비교하여 얻은 상기 기준 클록주파수 설정데이터를 테스트데이터 입력패드(27)를 통해 입력함으로써 이루어질 수 있다. 이때, 제6 시구간(t6)은 상기 미리 결정된 n 클록의 길이 만큼의 시구간일 수 있다.
상술한 바와 같이, 제1 시구간(t1)부터 제6 시구간(t6)동안 전압, 전류, 및 클록주파수를 측정하고 세팅하는 단계를 포함하는 테스트를 수행함으로써 배터리 보호 모듈(200)이 정상 상태로 동작하도록 설정할 수 있다.
제7 시구간(t7)에서는 상기 제1 시구간(t1) 내지 제6 시구간(t6)동안 세팅된 값들을 적용하여 동작을 테스트하도록 되어 있는 "노멀 테스트 모드"가 수행될 수 있다. 상기 테스트 모드가 끝난 후에야, 배터리 보호 IC(400)의 전압, 전류, 및 클록 주파수가 미리 결정된 값을 가질 수 있기 때문에, 배터리 보호 IC(400)의 다른 회로부분을 테스트하는 상기 노멀 테스트 모드는 상기 테스트 모드가 종료된 후에 수행될 수 있다.
한편, 도 1 내지 도 6을 함께 참조하여 본 발명의 일 실시예에 따른 배터리 보호 모듈 테스트 방법에 대해 설명한다.
도 6은 본 발명의 일 실시예에 따른 배터리 보호 모듈 테스트 방법에 대한 순서도를 나타낸다.
본 발명의 일 실시예에 따른 배터리 보호 모듈 테스트 방법은, 도 6에 도시한 바와 같이, 단계(S101) 내지 단계(S109)를 수행함으로써 구현될 수 있다.
단계(S101)에서, 테스트 장치(300)는 전압생성부(420)로부터 출력되는 제1 전압을 측정하도록 되어 있을 수 있다.
단계(S102)에서, 테스트 장치(300)는 상기 미리 결정된 기준전압과 상기 제1 전압을 비교하도록 되어 있을 수 있다.
이때, 상기 미리 결정된 기준전압과 상기 제1 전압이 다를 경우, 단계(S103)와 같이, 테스트 장치(300)는 기준전압 설정데이터를 이용하여 상기 제1 전압을 상기 기준전압으로 설정하도록 되어 있을 수 있다. 이때, 상기 기준전압 설정데이터는 상기 제1 전압과 상기 기준전압의 차이값에 의해 결정될 수 있다.
반면, 상기 미리 결정된 기준전압과 상기 제1 전압이 같을 경우, 단계(S103)를 생략하고 단계(S104) 내지 단계(S109)를 수행하도록 되어 있을 수 있다.
단계(S104)에서, 테스트 장치(300)는 전류생성부(430)로부터 출력되는 제1 전류를 측정하도록 되어 있을 수 있다.
단계(S105)에서, 테스트 장치(300)는 상기 미리 결정된 기준전류와 상기 제1 전류를 비교하도록 되어 있을 수 있다.
이때, 상기 미리 결정된 기준전류와 상기 제1 전류가 다를 경우, 단계(S106)에서, 테스트 장치(300)는 기준전류 설정데이터를 이용하여 상기 제1 전류를 상기 기준전류로 설정하도록 되어 있을 수 있다. 이때, 상기 기준전류 설정데이터는 상기 제1 전류와 상기 기준전류의 차이값에 의해 결정될 수 있다.
반면, 상기 미리 결정된 기준전류와 상기 제1 전류가 같을 경우, 단계(S106)를 생략하고 단계(S107) 내지 단계(S109)를 수행하도록 되어 있을 수 있다.
단계(S107)에서, 테스트 장치(300)는 클록생성부(440)로부터 출력되는 제1 클록주파수를 측정하도록 되어 있을 수 있다.
단계(S108)에서, 테스트 장치(300)는 상기 미리 결정된 기준 클록주파수와 상기 제1 클록주파수를 비교하도록 되어 있을 수 있다.
이때, 상기 미리 결정된 기준 클록주파수와 상기 제1 클록주파수가 다를 경우, 단계(S109)에서, 테스트 장치(300)는 기준 클록주파수 설정데이터를 이용하여 상기 제1 클록주파수를 상기 기준 클록주파수로 설정하도록 되어 있을 수 있다. 이때, 상기 기준 클록주파수 설정데이터는 상기 제1 클록주파수와 상기 기준 클록주파수의 차이값에 의해 결정될 수 있다.
이때, 상기 제1 전압을 상기 기준전압으로 설정하는 단계(S103)는 k 클록만큼의 범위동안 이루어지고, 상기 제1 전류를 상기 기준 전류로 설정하는 단계(S106)는 m 클록만큼의 범위동안 이루어지며, 상기 제1 클록주파수를 상기 기준 클록주파수로 설정하는 단계(S109)는 n 클록만큼의 범위동안 이루어지도록 되어 있을 수 있다(단, k, m, n은 0 이상의 정수). 이때, 상기 k, m, n은 미리 결정된 값으로서, 서로 다른 정수의 값을 가질 수 있다.
상술한 테스트 모드 및 노멀 테스트 모드가 종료된 이후에, 상기 제1 전압과 관련된 퓨즈의 단락을 제어함으로써 상기 제1 전압을 상기 기준전압으로 영구적으로 설정하도록 되어 있을 수 있고, 상기 제1 전류와 관련된 퓨즈의 단락을 제어함으로써 상기 제1 전류를 상기 기준전류로 영구적으로 설정하도록 되어 있을 수 있으며, 상기 제1 클록주파수와 관련된 퓨즈의 단락을 제어함으로써 상기 제1 클록주파수를 상기 기준 클록주파수로 영구적으로 설정하도록 되어 있을 수 있다.
예컨대, 단계(S101)에서, 전압생성부(420)로부터 측정된 제1 전압이 1.49V이고 상기 미리 결정된 기준전압이 1.5V인 경우, 단계(S102)를 통해 상기 제1 전압(1.49V)과 상기 기준전압(1.5V)을 비교한 결과, 상기 제1 전압(1.49V)과 상기 기준전압(1.5V)은 다른 값을 가진다. 이때, 상술한 바와 같이, 기준전압 설정데이터는 상기 제1 전압과 상기 기준전압의 차이값에 의해 결정될 수 있으므로, 이때의 기준전압 설정데이터는 0.01V(1.5V-1.49V)로 결정된다. 이때, 단계(S103)에 따라, 상기 기준전압 설정데이터(0.01V)를 이용하여 상기 제1 전압(1.49V)를 상기 기준전압(1.5V)로 설정한다. 단계(S103)가 수행된 후, 단계(S104)에 따라, 전류생성부(430)로부터 측정된 제1 전류가 4.9mA이고 미리 결정된 기준전류가 5.0mA일 경우, 단계(S105)를 통해 상기 제1 전류(4.9mA)와 상기 기준전류(5.0mA)를 비교한 결과, 상기 제1 전류(4.9mA)와 상기 기준전류(5.0mA)는 다른 값을 가진다. 이때, 상술한 바와 같이, 기준전류 설정데이터는 상기 제1 전류와 상기 기준전류의 차이값에 의해 결정될 수 있으므로, 이때의 기준전류 설정데이터는 0.1mA(5.0mA-4.9mA)로 결정된다. 이때, 단계(S106)에 따라, 상기 기준전류 설정데이터(0.1mA)를 이용하여 상기 제1 전류(4.9mA)를 상기 기준전류(5.0mA)로 설정한다. 단계(S106)가 수행된 후, 단계(S107)에 따라, 클록생성부(440)로부터 측정된 제1 클록주파수가 3.97M이고 미리 결정된 기준 클록주파수가 4.0M인 경우, 단계(S108)를 통해 상기 제1 클록주파수(3.97M)와 상기 기준 클록주파수(4.0M)를 비교한 결과, 상기 제1 클록주파수((3.97M)와 상기 기준 클록주파수(4.0M)는 다른 값을 가진다. 이때, 상술한 바와 같이, 기준 클록주파수 설정데이터는 상기 제1 클록주파수와 상기 기준클록주파수의 차이값에 의해 결정될 수 있으므로, 이때의 기준 클록주파수 설정데이터는 0.03M(4.96M-3.97M)로 결정된다. 이때, 단계(109)에 따라, 상기 기준 클록주파수 설정데이터(0.03M)를 이용하여 상기 제1 클록주파수(3.9M)를 상기 기준 클록주파수(4.0M)으로 설정한다.
상술한 본 발명의 실시예들을 이용하여, 본 발명의 기술 분야에 속하는 자들은 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에 다양한 변경 및 수정을 용이하게 실시할 수 있을 것이다. 특허청구범위의 각 청구항의 내용은 본 명세서를 통해 이해할 수 있는 범위 내에서 인용관계가 없는 다른 청구항에 결합될 수 있다.

Claims (7)

  1. 집적회로의 전압생성부로부터 출력되는 전압과 미리 결정된 기준전압 간의 차이에 의해 생성된 기준전압 설정데이터를 이용하여 상기 전압을 상기 기준전압으로 조정하는 제1단계;
    상기 제1단계 이후에, 상기 집적회로의 전류생성부로부터 출력되는 전류와 미리 결정된 기준전류 간의 차이에 의해 생성된 기준전류 설정데이터를 이용하여 상기 전류를 상기 기준전류로 조정하는 제2단계; 및
    상기 제2단계 이후에, 상기 집적회로의 클록생성부로부터 출력되는 클록주파수와 미리 결정된 기준 클록주파수 간의 차이에 의해 생성된 기준 클록주파수 설정데이터를 이용하여 상기 클록주파수를 상기 기준 클록주파수로 조정하는 제3단계;
    를 포함하는,
    집적회로 상태 테스트 방법.
  2. 제1항에 있어서,
    상기 제1단계는 k 클록의 길이를 갖는 제1 시구간동안 이루어지고, 상기 제2단계는 m 클록의 길이를 갖는 제2 시구간동안 이루어지고, 그리고 상기 제3단계는 n 클록의 길이를 갖는 제3 시구간동안 이루어지고,
    상기 집적회로가 상기 제1 시구간, 상기 제2 시구간, 및 상기 제3 시구간을 서로 구분할 수 있도록, 상기 집적회로에게 상기 제1 시구간동안 연속적인 k개의 클록펄스를 제공하고, 상기 제2 시구간동안 연속적인 m개의 클록펄스를 제공하고, 상기 제3 시구간동안 연속적인 n개의 클록펄스를 제공하며,
    상기 제1 시구간, 상기 제2 시구간, 및 상기 제3 시구간 사이에는 각각 두 클록 이상의 클록펄스 휴지기를 제공하며,
    k, m, n은 서로 다른 자연수인,
    집적회로 상태 테스트 방법.
  3. 제1항에 있어서,
    상기 집적회로는, 상기 전압을 조절하기 위한 k개의 제1 퓨즈, 상기 전류를 조절하기 위한 m개의 제2 퓨즈, 및 상기 클록주파수를 조절하기 위한 n개의 제3 퓨즈를 더 포함하며,
    상기 기준전압 설정데이터는 k개의 연속적인 제1 바이너리 데이터로 이루어지고, 상기 기준전류 설정데이터는 m개의 연속적인 제2 바이너리 데이터로 이루어지며, 그리고 상기 기준 클록주파수 설정데이터는 n개의 제3 연속적인 바이너리 데이터로 이루어지는,
    상기 제1 바이너리 데이터, 상기 제2 바이너리 데이터, 및 상기 제3 바이너리 데이터는 각각, 상기 제1 퓨즈, 상기 제2 퓨즈, 및 상기 제3 퓨즈의 단락여부를 결정하는 값인,
    집적회로 상태 테스트 방법.
  4. 집적회로의 전압생성부로부터 출력되는 전압, 상기 집적회로의 전류생성부로부터 출력되는 전류, 및 상기 집적회로의 클록생성부로부터 출력되는 클록주파수를 측정하는 측정부; 및 제어부를 포함하며,
    상기 제어부는,
    상기 전압과 미리 결정된 기준전압 간의 차이에 의해 생성된 기준전압 설정데이터를 이용하여 상기 전압을 상기 기준전압으로 조정하는 제1단계;
    상기 제1단계 이후에, 상기 전류와 미리 결정된 기준전류 간의 차이에 의해 생성된 기준전류 설정데이터를 이용하여 상기 전류를 상기 기준전류로 조정하는 제2단계; 및
    상기 제2단계 이후에, 상기 클록주파수와 미리 결정된 기준 클록주파수 간의 차이에 의해 생성된 기준 클록주파수 설정데이터를 이용하여 상기 클록주파수를 상기 기준 클록주파수로 조정하는 제3단계;
    를 수행하도록 되어 있는,
    집적회로 상태 테스트 장치.
  5. 전압생성부, 전류생성부, 클록생성부, 설정부, 및 테스트 장치로부터 제어데이터를 입력받는 입력부를 포함하며,
    상기 설정부는,
    상기 전압생성부에서 출력된 전압과 미리 결정된 기준전압 간의 차이에 의해 생성된 기준전압 설정데이터를 이용하여 상기 전압을 상기 기준전압으로 조정하는 제1단계;
    상기 제1단계 이후에, 상기 전류생성부에서 출력된 전류와 미리 결정된 기준전류 간의 차이에 의해 생성된 기준전류 설정데이터를 이용하여 상기 전류를 상기 기준전류로 조정하는 제2단계; 및
    상기 제2단계 이후에, 상기 클록생성부에서 출력된 클록주파수와 미리 결정된 기준 클록주파수 간의 차이에 의해 생성된 기준 클록주파수 설정데이터를 이용하여 상기 클록주파수를 상기 기준 클록주파수로 조정하는 제3단계;
    를 수행하도록 되어 있으며,
    상기 기준전압 설정데이터, 상기 기준전류 설정데이터, 및 상기 기준 클록주파수 설정데이터는, 상기 제어데이터에 포함된 것인,
    집적회로.
  6. 제5항에 있어서,
    상기 제1단계는 k 클록의 길이를 갖는 제1 시구간동안 이루어지고, 상기 제2단계는 m 클록의 길이를 갖는 제2 시구간동안 이루어지고, 그리고 상기 제3단계는 n 클록의 길이를 갖는 제3 시구간동안 이루어지고,
    상기 제1 시구간, 상기 제2 시구간, 및 상기 제3 시구간 사이에는 각각 두 클록 이상의 클록펄스 휴지기가 제공되며, 상기 입력부를 통해, 상기 설정부에게 상기 제1 시구간동안 연속적인 k개의 클록펄스를 제공되고, 상기 제2 시구간동안 연속적인 m개의 클록펄스를 제공되고, 그리고 상기 제3 시구간동안 연속적인 n개의 클록펄스를 제공됨으로써, 상기 설정부가 상기 제1 시구간, 상기 제2 시구간, 및 상기 제3 시구간을 서로 구분할 수 있도록 되어 있는,
    집적회로.
    단, k, m, n은 서로 다른 자연수.
  7. 제5항에 있어서,
    상기 전압을 조절하기 위한 k개의 제1 퓨즈, 상기 전류를 조절하기 위한 m개의 제2 퓨즈, 및 상기 클록주파수를 조절하기 위한 n개의 제3 퓨즈를 더 포함하며,
    상기 기준전압 설정데이터는 k개의 연속적인 제1 바이너리 데이터로 이루어지고, 상기 기준전류 설정데이터는 m개의 연속적인 제2 바이너리 데이터로 이루어지며, 그리고 상기 기준 클록주파수 설정데이터는 n개의 제3 연속적인 바이너리 데이터로 이루어지는,
    상기 제1 바이너리 데이터, 상기 제2 바이너리 데이터, 및 상기 제3 바이너리 데이터는 각각, 상기 제1 퓨즈, 상기 제2 퓨즈, 및 상기 제3 퓨즈의 단락여부를 결정하는 값인,
    집적회로.
PCT/KR2014/008048 2014-08-26 2014-08-29 배터리 보호회로의 테스트 방법 및 이를 위한 장치 WO2016032028A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0111368 2014-08-26
KR1020140111368A KR101607146B1 (ko) 2014-08-26 2014-08-26 배터리 보호회로의 테스트 방법 및 이를 위한 장치

Publications (1)

Publication Number Publication Date
WO2016032028A1 true WO2016032028A1 (ko) 2016-03-03

Family

ID=55399907

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2014/008048 WO2016032028A1 (ko) 2014-08-26 2014-08-29 배터리 보호회로의 테스트 방법 및 이를 위한 장치

Country Status (2)

Country Link
KR (1) KR101607146B1 (ko)
WO (1) WO2016032028A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102135996B1 (ko) * 2016-10-05 2020-07-20 주식회사 엘지화학 배터리 보호 시스템 및 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050104617A1 (en) * 2003-09-29 2005-05-19 Seiko Epson Corporation Analog value adjustment circuit, display driver circuit, and method of adjusting analog value
US20080136400A1 (en) * 2006-12-07 2008-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Dynamic voltage and frequency management in integrated circuits
KR20080078182A (ko) * 2007-02-22 2008-08-27 정금섭 배터리 충/방전회로 신뢰성 검사기
KR20080097537A (ko) * 2007-05-02 2008-11-06 동부일렉트로닉스 주식회사 퓨즈 테스트 장치
KR20100054486A (ko) * 2008-11-14 2010-05-25 한국전자통신연구원 웨이퍼 수준의 집적회로 칩 조정 시스템 및 집적회로 칩 조정 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050104617A1 (en) * 2003-09-29 2005-05-19 Seiko Epson Corporation Analog value adjustment circuit, display driver circuit, and method of adjusting analog value
US20080136400A1 (en) * 2006-12-07 2008-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Dynamic voltage and frequency management in integrated circuits
KR20080078182A (ko) * 2007-02-22 2008-08-27 정금섭 배터리 충/방전회로 신뢰성 검사기
KR20080097537A (ko) * 2007-05-02 2008-11-06 동부일렉트로닉스 주식회사 퓨즈 테스트 장치
KR20100054486A (ko) * 2008-11-14 2010-05-25 한국전자통신연구원 웨이퍼 수준의 집적회로 칩 조정 시스템 및 집적회로 칩 조정 방법

Also Published As

Publication number Publication date
KR101607146B1 (ko) 2016-04-11
KR20160024514A (ko) 2016-03-07

Similar Documents

Publication Publication Date Title
WO2018124511A1 (ko) 배터리의 충전 상태를 캘리브레이션하기 위한 배터리 관리 장치 및 방법
WO2018074807A1 (ko) 듀티 제어를 통한 효과적인 배터리 셀 밸런싱 방법 및 시스템
WO2019022377A1 (ko) 마스터 배터리 관리 유닛 및 이를 포함하는 배터리팩
US7638973B2 (en) System for controlling voltage balancing in a plurality of lithium-ion cell battery packs and method thereof
EP2017939B1 (en) Cell controller
WO2020076127A1 (ko) 배터리 관리 장치 및 방법
WO2019017596A1 (ko) 무선 배터리 관리 시스템 및 이를 포함하는 배터리팩
WO2019151779A1 (ko) 프리차지 저항 보호 장치
WO2018225921A1 (ko) 배터리 팩 및 배터리 팩의 제어 방법
TWI511415B (zh) 藉助於全功能模組化功能方塊來控制電源供應裝置之方法及裝置
WO2013119070A1 (ko) 양방향 디씨-디씨 컨버터를 이용한 배터리 관리 시스템의 셀 밸런싱 회로 장치
US20070188142A1 (en) Charging and discharging control circuit and charging type power supply device
KR20010094974A (ko) 충방전 제어회로 및 충전식 전원장치
WO2018124514A1 (ko) 배터리 관리 장치 및 이를 이용한 리튬인산철 셀의 과전압 보호 방법
KR100479882B1 (ko) 전원감시 집적회로장치 및 전지팩
WO2014084628A1 (ko) 배터리 전류 측정 장치 및 그 방법
WO2016064171A1 (ko) 배터리의 soc 보정 시스템 및 방법
WO2018216954A1 (ko) 충방전 수단을 구비한 전류 계측 장치 및 이를 이용하는 전류 계측 방법
WO2020080881A1 (ko) 배터리 관리 장치
WO2022145822A1 (ko) 배터리 관리 장치 및 방법
WO2019117487A1 (ko) 전압 측정 장치 및 방법
JP2010080141A (ja) 多直列多並列電池パック
WO2019107979A1 (ko) 배터리 팩
WO2023287180A1 (ko) 배터리 진단 장치, 배터리 팩, 전기 차량 및 배터리 진단 방법
WO2016032028A1 (ko) 배터리 보호회로의 테스트 방법 및 이를 위한 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14900405

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14900405

Country of ref document: EP

Kind code of ref document: A1