WO2016031682A1 - デバイス固有情報の誤り率制御方法とデバイス固有情報の誤り率制御プログラム - Google Patents

デバイス固有情報の誤り率制御方法とデバイス固有情報の誤り率制御プログラム Download PDF

Info

Publication number
WO2016031682A1
WO2016031682A1 PCT/JP2015/073433 JP2015073433W WO2016031682A1 WO 2016031682 A1 WO2016031682 A1 WO 2016031682A1 JP 2015073433 W JP2015073433 W JP 2015073433W WO 2016031682 A1 WO2016031682 A1 WO 2016031682A1
Authority
WO
WIPO (PCT)
Prior art keywords
responses
input data
error rate
data
natural number
Prior art date
Application number
PCT/JP2015/073433
Other languages
English (en)
French (fr)
Inventor
洋平 堀
和邦 古原
敏宏 片下
俊浩 松井
Original Assignee
国立研究開発法人産業技術総合研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立研究開発法人産業技術総合研究所 filed Critical 国立研究開発法人産業技術総合研究所
Priority to US15/507,105 priority Critical patent/US10402248B2/en
Priority to KR1020177005552A priority patent/KR101956487B1/ko
Priority to CN201580045333.9A priority patent/CN106576040B/zh
Priority to EP15835986.9A priority patent/EP3188403B1/en
Priority to JP2016545474A priority patent/JP6445570B2/ja
Publication of WO2016031682A1 publication Critical patent/WO2016031682A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0736—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079—Root cause analysis, i.e. error or fault diagnosis
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/10—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols with particular housing, physical features or manual controls
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials

Definitions

  • the present invention relates to a technique for controlling the error rate of device specific information.
  • Patent Document 1 discloses an authentication method using a challenge response for a plurality of physical tokens. Is disclosed.
  • Patent Document 2 discloses a method of performing authentication by storing PUF aging information together.
  • PUF is promising as a technology for generating device unique information (device ID) that is difficult to duplicate, but since the output includes a lot of noise due to process variations, when generating the unique information using the output of the PUF Some error rate will occur.
  • the smaller the error rate the larger the required circuit scale and data size.
  • the above error rate is generally set by the target application. For example, it is inherent in items that cannot be mistaken for fake, such as building entrance / exit cards and components of military equipment that require high security. Even if the information generation procedure is complicated and the data size is large, the error rate should be as small as possible.
  • the present invention has been made to solve the above-described problems, and an object thereof is to provide a method and a program capable of controlling the error rate of device-specific information.
  • the first step of storing in the storage means in advance and the ID of the physical replication difficult circuit and i input data are input to the storage means, and j ′ responses corresponding to the respective input data are input from the storage means.
  • the “axis” means each component constituting the response.
  • the three axes are the x-axis, the y-axis, and the z-axis (the same applies hereinafter).
  • k 'subsets the most frequent value of each axis of the response within each subset (if there are multiple most frequent values, one of them) that axis of the response representing that subset K ′ responses are generated for each input data, j ′ responses are repeatedly concatenated, and k ′ responses are further concatenated (j ′ ⁇ k).
  • the present invention includes a first step of initializing input data to the circuit that is difficult to replicate, and i (i is an arbitrary natural number) initial input data that is initialized.
  • i i is an arbitrary natural number
  • the j ′ responses for each input data obtained as the value of the axis of the response are stored in advance in the storage means in association with the ID of the physical replication difficult circuit and each input data corresponding thereto.
  • Step 2 and the ID of the physical replication difficult circuit in the storage means Input i input data, read corresponding j ′ responses from the storage means, concatenate j ′ responses for each input data, and connect the concatenated data by repeating k ′ further (here Then, (j ′ ⁇ k ′) responses for each input data obtained by 0 ⁇ k ′ ⁇ k and k is an arbitrary natural number) are further connected for i different input data.
  • (J ′ ⁇ k ′) responses are obtained by further concatenating j ′ responses obtained by repeatedly concatenating j ′ responses to k ′ responses, and i responses are further obtained.
  • the present invention provides a first procedure for initializing input data to a physical replication difficulty circuit in a computer and i (i is an arbitrary natural number) initialized input data.
  • j ′ responses for each input data obtained by associating the ID of the physical replication difficult circuit with each input data and storing them in the storage means in advance.
  • a fifth procedure for determining whether or not the error rate of the combined output data is within a preset range is executed.
  • the error rate is preset. If it is determined that it is not within the specified range In terms of changing the input data, to provide device-specific information of the error rate control program for causing repeated the procedure of the first to fall within the error rate set in advance to a fifth.
  • the error rate of device specific information can be controlled.
  • a PUF-mounted chip means a semiconductor integrated circuit incorporating a PUF, and the same applies to the following.
  • the [1, 1, 1, k, k ′] mode is one of modes (hereinafter also referred to as “use mode”) used for authenticating the PUF-mounted chip, as shown in FIG.
  • use mode one input data (challenge) is input to the PUF-mounted chip IC, and the obtained one output data (response) is registered in the database DB.
  • k is a natural number greater than or equal to 2).
  • the database DB may be another means for storing the response output from the PUF-mounted chip IC, such as a hard disk or a memory circuit, and the same applies to the following embodiments.
  • FIG. 1 is a flowchart showing a method for determining the authenticity of a PUF-mounted chip in the [1, 1, 1, k, k ′] mode according to an embodiment of the present invention.
  • step S1 as shown in FIG. 2, one challenge is input to the PUF-mounted chip IC, and one response to the challenge is associated with the input challenge and the ID of the PUF-mounted chip IC. Register with.
  • step S2 the ID registered in step S1 and one challenge are input to the database DB.
  • step S1 the ID registered in step S1 and one challenge are input to the database DB.
  • step S1 a list of challenges registered in advance in association with the ID is acquired from the database DB or the like, and one challenge is selected from the list to select the DB You may make it input into.
  • step S3 the first reference data is generated by reading one response corresponding to one challenge input in step S2 from the database DB and repeating k 'connections.
  • step S4 the above challenge is input k times into the PUF-mounted chip IC, and the obtained k responses are processed as they are or are processed into k ′ (specifically, for example, for example, Responses that divide k into k 'subsets, and represent the most frequent values (if there are multiple most frequent values) for each axis of the response within each subset. And generating the first composite output data by concatenating them together.
  • the “axis” means each component constituting the response. For example, in a response having three components, the three axes are the x-axis, the y-axis, and the z-axis (the same applies hereinafter).
  • step S5 it is determined whether or not the first combined output data is similar to the first reference data (specifically, whether or not the Hamming distance between them is equal to or less than a threshold value), If it is determined to be similar, the process proceeds to step S6, where it is determined that the PUF-mounted chip IC is genuine, and if it is determined not to be similar, the process proceeds to step S7, where the PUF-mounted chip IC is determined. Is determined to be fake.
  • the error rate in the determination in step S5 can be controlled by changing the values of k and k ′.
  • the first synthesized output data and the first reference data generated by the method as described above can be used as an encryption key and original data for generating it.
  • the [1, j, j ′, 1, 1] mode means that the same input data (challenge) is applied j times to the PUF-mounted chip IC (this embodiment).
  • J is a natural number equal to or greater than 2.
  • FIG. 3 is a flowchart showing a method for determining the authenticity of a PUF-mounted chip in the [1, j, j ′, 1, 1] mode according to an embodiment of the present invention.
  • step S2 the ID and 1 challenge of the PUF-mounted chip IC registered in step S1 are input to the database DB.
  • the ID of the chip IC with the PUF is once entered into the DB, a list of challenges registered in advance in association with the ID is obtained from the database DB, etc., and one challenge selected from the list is entered into the DB. It may be.
  • step S3 j ′ responses corresponding to one challenge input in step S2 are read from the database DB and connected to generate second reference data.
  • step S4 the above-described one challenge is input to the PUF-mounted chip IC, and j ′ times of the obtained one response are repeatedly connected to generate second synthesized output data.
  • step S5 it is determined whether or not the second combined output data is similar to the second reference data (specifically, the hamming distance between them is equal to or less than a threshold value). If it is determined that the PUF-mounted chip IC is genuine, the PUF-mounted chip IC is determined to be genuine, and if it is determined that it is not similar, the process proceeds to step S7 where the PUF-mounted chip IC is imitation. It is judged that.
  • the error rate in the determination in step S5 can be controlled by changing the values of j and j '.
  • the time required for the determination can be shortened.
  • the second synthesized output data and the second reference data generated by the above method can be used as an encryption key and its original data.
  • j ′ responses need to be registered in the database DB, and these j ′ responses are compressed into information indicating different portions. If the database is stored in the database DB, the necessary scale of the database DB can be reduced.
  • FIG. 5 is a flowchart showing a method for determining the authenticity of a chip equipped with a PUF in the [1, j, j ′, k, k ′] mode according to the embodiment of the present invention.
  • j is divided into j ′ subsets, and the most frequent value of each axis of the response within each subset (if there are multiple most frequent values, one of them)
  • the value of the axis of the response representing the subset is registered in the database DB in association with the input challenge and the ID of the PUF-mounted chip IC.
  • step S2 the ID of the above-mentioned PUF-mounted chip IC and one challenge registered in step S1 are input to the database DB.
  • the ID of the chip IC with the PUF is input to the DB
  • a list of challenges registered in advance in association with the ID is acquired from the database DB or the like, and one challenge is input from the list to the DB. May be.
  • step S3 j ′ responses corresponding to one challenge input in step S2 are read from the database DB and concatenated, and the concatenated data is further concatenated k ′ repeatedly to obtain (j ′ ⁇ k ') Generate third reference data composed of responses.
  • step S4 the above challenge is input k times into the PUF-mounted chip IC, and the obtained k response is processed as it is, or k ′ pieces (specifically, for example, k pieces). Is divided into k 'subsets, and the most frequent value of each axis of the response within each subset (if there are multiple most frequent values, one of them) of the response representing that subset (K axis value)) k ′ responses obtained by repetitively linking them, and further k ′ linking them, thereby comprising (k ′ ⁇ j ′) responses. 3 composite output data is generated.
  • step S5 it is determined whether or not the third combined output data is similar to the third reference data (specifically, both hamming distances are equal to or smaller than a threshold value). If it is determined that the PUF-mounted chip IC is genuine, the PUF-mounted chip IC is determined to be genuine, and if it is determined that it is not similar, the process proceeds to step S7 where the PUF-mounted chip IC is imitation. It is judged that.
  • the error rate in the determination in step S5 can be controlled by changing the values of j, j ′, k, and k ′. .
  • the error rate can be changed by independently setting the j, j ', k, and k' as the four parameters, the error rate can be controlled with higher accuracy.
  • the third synthesized output data and the third reference data generated by the method as described above can be used as an encryption key and original data for generating it.
  • j ′ responses need to be registered in the database DB, and these j ′ responses are compressed into information indicating different portions. If the database is stored in the database DB, the necessary scale of the database DB can be reduced.
  • the [i, j, j ′, k, k ′] mode refers to i different input data (i is a natural number of 2 or more in the present embodiment) for the PUF-mounted chip IC.
  • k responses from the above-mentioned PUF-mounted chip IC (this embodiment) In the form, k is a natural number of 2 or more.) Means.
  • FIG. 6 is a flowchart showing a method for determining the authenticity of a chip equipped with a PUF in the [i, j, j ′, k, k ′] mode according to the embodiment of the present invention.
  • step S2 the ID registered in step S1 and i challenges are input to the database DB. It is to be noted that once the ID is entered into the database DB, a list of challenges registered in advance in association with the ID is obtained from the database DB, etc., i challenges are selected from the list and entered into the DB. Also good.
  • step S3 j ′ responses corresponding to the i challenges input in step S2 are read from the database DB and linked, and the linked data are further linked k ′ times and obtained.
  • Generate fourth reference data consisting of (i ⁇ j ′ ⁇ k ′) responses obtained by concatenating (j ′ ⁇ k ′) responses for each challenge for i different challenges. .
  • step S5 it is determined whether or not the fourth combined output data is similar to the fourth reference data (specifically, the hamming distance between them is equal to or less than a threshold value). If it is determined that the PUF-mounted chip IC is genuine, the PUF-mounted chip IC is determined to be genuine, and if it is determined that it is not similar, the process proceeds to step S7 where the PUF-mounted chip IC is imitation. It is judged that.
  • the error rate in the determination in step S5 is controlled by changing the values of i, j, j ′, k, and k ′. Can do.
  • the error rate can be controlled with higher accuracy.
  • the fourth composite output data generated by this method can be used as an encryption key or original data for generating it.
  • step S1 an initial mode [i 0 , j 0 , j ′ 0 , k 0 , k ′ 0 ] is provisionally set as a usage mode.
  • step S2 the error rate is measured in the set use mode.
  • step S3 it is determined whether or not the error rate measured in step S2 is within a desired range. If it is determined that it is within the desired range, the process proceeds to step S4 to determine the usage mode, and if it is determined that it is not within the desired range, a new usage mode is set in step S5 to set step S2. Return to.
  • the error rate can be controlled by arbitrarily setting i, j, j ', k, and k', but the error rate can also be controlled by changing the challenge.
  • step S1 initial input data C0 is provisionally set as one challenge.
  • step S2 the error rate is measured in the set mode using the set input data.
  • step S3 it is determined whether or not the error rate measured in step S2 is within a desired range. If it is determined that it is within the desired range, the process proceeds to step S4 to confirm the challenge (input data), and if it is determined that it is not within the desired range, new input data is set in step S5. To return to step S2.
  • the device-specific information error rate control method according to the embodiment of the present invention as described above can be applied to the following application fields.
  • the authentication error rate can be controlled even after the chip is manufactured. Therefore, the authentication error rate is changed according to the aging of the chip. It is also possible. Further, the error rate can be dynamically changed according to the use of the chip or the like while using the PUF of the same standard.
  • RFID radio frequency identifier
  • the device-specific information error rate control method described above describes the algorithm shown in FIGS. 1, 3, 5 to 8 in the computer program, and describes the program (device-specific information error rate). It is also realized by causing a computer to execute a control program.
  • the error rate can be controlled after manufacturing the chip. Therefore, it is not necessary to individually design and manufacture the chip having the target error rate.

Abstract

　デバイス固有情報の誤り率を制御することのできる方法及びプログラムを提供する。　ｉ個(ｉは任意の自然数)のチャレンジをＰＵＦ搭載チップにそれぞれｊ回(ｊは任意の自然数)入力し、ｊ個のレスポンスをそのまま(ｊ'＝ｊ)、あるいはｊ'個(０＜ｊ'＜ｊ)に加工し、各々の入力データと対応付けて予めにデータベースに登録させるステップＳ１と、データベースにｉ個のチャレンジを入力するステップＳ２と、それぞれ対応するｊ'個のレスポンスをデータベースから読み出し、各入力データにつきｊ'個のレスポンスを連結し、連結したデータをさらにｋ'個繰り返し連結(０＜ｋ'≦ｋ、かつ、ｋは任意の自然数であるが、前記ｉ及び前記ｊが共に１のときは２以上の自然数)し各入力データにつき連結された(ｊ'×ｋ')個分のレスポンスを得て、さらにそれらを異なる入力データについても連結することにより(ｉ×ｊ'×ｋ')個分の連結されたレスポンスを得ることによって基準データを生成するステップＳ３と、ＰＵＦ搭載チップにｉ個のチャレンジを各チャレンジにつきｋ回入力して、得られたｋ個のレスポンスを、ｋ'＝ｋとしてそのまま、あるいはｋ'個(０＜ｋ'＜ｋ)に加工して得られたｋ'個のレスポンスを、各レスポンスにつきｊ'回繰り返して連結し、それをさらに全てのｋ'に対して連結した(ｊ'×ｋ')個分の連結レスポンスを、さらに異なる入力データに対しても連結した(ｉ×ｊ'×ｋ')個分の連結レスポンスを得ることによって合成出力データを生成するステップＳ４と、合成出力データが基準データと一致するか(具体的には、両者のハミング距離がしきい値以下であるか)否かを判定するステップＳ５とを有し、ステップＳ５における判定結果に基づいて、合成出力データの誤り率が予め設定した範囲内であるか否かを判断し、誤り率が予め設定した範囲内にないと判断された場合には、ｉ、ｊ、ｊ'、ｋ、ｋ'のうち少なくとも一つを変更した上で、誤り率が予め設定した範囲内に入るまでステップＳ１からステップＳ５までのステップを繰り返すデバイス固有情報の誤り率制御方法を提供する。

Description

デバイス固有情報の誤り率制御方法とデバイス固有情報の誤り率制御プログラム
　本発明は、デバイス固有情報の誤り率を制御する技術に関するものである。
　これまで、物理複製困難関数(Physically Unclonable Function：ＰＵＦ)を利用したデバイス認証技術が種々考案されており、例えば以下の特許文献１には複数の物理的なトークンに対するチャレンジ・レスポンスを用いた認証方式が開示されている。
　また、特許文献２にはＰＵＦの経年劣化情報を併せて記憶することにより認証を行う方式が開示されている。
特表２００９－５１７９１０号公報 特願２００８－５４３０６０号公報
　ＰＵＦは複製困難なデバイス固有情報(デバイスＩＤ)を生成する技術として有望であるが、出力にプロセスのばらつきによるノイズが多く含まれるため、ＰＵＦの出力を用いて上記固有情報を生成する場合には、ある程度の誤り率が生じてしまう。ここで、誤り率を小さくすればするほど、必要となる回路の規模及びデータサイズが大きくなるという問題がある。
　また、上記誤り率は一般的に、対象とするアプリケーションによって設定され、例えば高セキュリティが求められる建物の入退室カードや軍事機器の部品等、偽物を本物と誤ることが許されない物においては、固有情報生成手順が複雑でデータサイズが大きくても誤り率は極力小さい値が求められる。
　一方、例えばアパートの入退室カードのような物においては、誤り率としてある程度小さい値が設定されれば足りる。
　ここで、上記のようにアプリケーションごとに設定される目標誤り率に合わせてＰＵＦを製造することは、製造コストが増大するために現実的ではないという問題もある。
　本発明は、上記のような問題を解決するためになされたもので、デバイス固有情報の誤り率を制御することのできる方法及びプログラムを提供することを目的とする。   
　上記課題を解決するため、本発明は、ｉ個(ｉは任意の自然数)の入力データを物理複製困難回路にそれぞれｊ回(ｊは任意の自然数)入力し、ｊ個のレスポンスをそのまま(ｊ’＝ｊ)、あるいはｊ’個(０＜ｊ’＜ｊ)に加工(具体的には、例えばｊ個をｊ’個の部分集合に分割し、各部分集合内でレスポンスの各軸の値の最頻出値(最頻出値が複数ある場合にはそのいずれか)をその部分集合を代表するレスポンスのその軸の値と)して各々の入力データと上記物理複製困難回路のＩＤと対応付けて予め記憶手段に記憶させる第１のステップと、記憶手段に上記物理複製困難回路のＩＤとｉ個の入力データを入力して、それぞれの入力データに対応するｊ’個のレスポンスを記憶手段から読み出して連結し、連結したデータをさらにｋ’個繰り返し連結(０＜ｋ’≦ｋ、かつ、ｋは任意の自然数)することにより、各入力データにつき(ｊ’×ｋ’)個分のレスポンスを得る。
　なお、上記において「軸」とは、上記レスポンスを構成する各成分を意味し、例えば３成分を有するレスポンスにおいては、ｘ軸、ｙ軸、及びｚ軸の３軸となる(以下同じ)。
　そして、それらをｉ個の入力データ分についてさらに連結して(ｉ×ｊ’ ×ｋ’)個分のレスポンスを得ることにより基準データを生成する第２のステップと、上記物理複製困難回路にｉ個の入力データをそれぞれｋ回入力して、ｉ個の各々に対して得られたｋ個のレスポンスをｋ’＝ｋとしてそのまま、あるいはｋ’個に加工(具体的には、例えばｋ個をｋ’個の部分集合に分割し、各部分集合内でレスポンスの各軸の値の最頻出値(最頻出値が複数ある場合にはそのいずれか)をその部分集合を代表するレスポンスのその軸の値と)して、各入力データにつきｋ’個のレスポンスを生成し、その各レスポンスをｊ’個繰り返し連結し、ｊ‘個のレスポンスをさらにｋ’個連結することにより(ｊ’×ｋ’)個分のレスポンスを得て、さらにそれをｉ個連結することにより(ｉ×ｊ’×ｋ’)個分のレスポンスを得ることによって合成出力データを生成する第３のステップと、合成出力データが基準データと同一の範囲にあるか否かを判定する第４のステップと、第４のステップにおける判定の結果、合成出力データの誤り率が予め設定した範囲内であるか否かを判断する第５のステップとを有し、第５のステップにおいて、誤り率が予め設定した範囲内にないと判断された場合には、ｉ、ｊ、ｊ’、ｋ、ｋ’のうち少なくとも一つを変更した上で、誤り率が予め設定した範囲内に入るまで第１から第５までのステップを繰り返すデバイス固有情報の誤り率制御方法を提供する。
　また、上記課題を解決するため、本発明は、物理複製困難回路への入力データを初期設定する第１のステップと、ｉ個(ｉは任意の自然数)の初期設定された入力データを上記物理複製困難回路にそれぞれｊ回(ｊは任意の自然数)入力し、ｊ個のレスポンスをそのまま(ｊ’＝ｊ)、あるいはｊ’個(０＜ｊ’＜ｊ)に加工(具体的には、例えばｊ個をｊ’個の部分集合に分割し、各部分集合内でレスポンスの各軸の値の最頻出値(最頻出値が複数ある場合にはそのいずれか)をその部分集合を代表するレスポンスのその軸の値と)して得られた、各入力データにつきｊ’個のレスポンスを、上記物理複製困難回路のＩＤとそれに対する各々の入力データと対応付けて予め記憶手段に記憶させる第２のステップと、記憶手段に上記物理複製困難回路のＩＤとｉ個の入力データを入力して、それぞれ対応するｊ’個のレスポンスを記憶手段から読み出して各入力データにつきｊ’個のレスポンスを連結し、連結したデータをさらにｋ’個繰り返して連結(ここで、０＜ｋ’≦ｋ、かつ、ｋは任意の自然数)することにより得た、各入力データにつき(ｊ’×ｋ’)個分のレスポンスを、さらに入力データの異なるi個分について連結することによって得た(ｉ×ｊ’×ｋ’)個分のレスポンスから成る基準データを生成する第３のステップと、上記物理複製困難回路にｉ個の入力データをそれぞれｋ回入力して、得られた各入力データにつきｋ個のレスポンスをｋ’＝ｋとしてそのまま、あるいはｋ’個に加工(具体的には、例えばｋ個をｋ’個の部分集合に分割し、各部分集合内でレスポンスの各軸の値の最頻出値(最頻出値が複数ある場合にはそのいずれか)をその部分集合を代表するレスポンスのその軸の値と)して、各入力データにつきｋ’個のレスポンスを生成し、そのｋ’個の各レスポンスをｊ’個繰り返し連結し得られたｊ’個分のレスポンスを、さらにｋ’個連結することにより(ｊ’×ｋ’)個分のレスポンスを得て、さらにそれをｉ個連結することにより得られた(ｉ×ｊ’×ｋ’)個分のレスポンスを合成出力データとして生成する第４のステップと、合成出力データが基準データと同一の範囲にあるか否かを判定する第５のステップと、第５のステップにおける判定の結果、合成出力データの誤り率が予め設定した範囲内であるか否かを判断する第６のステップとを有し、第６のステップにおいて、誤り率が予め設定した範囲内にないと判断された場合には、入力データを変更した上で、誤り率が予め設定した範囲内に入るまで第１から第６までのステップを繰り返すデバイス固有情報の誤り率制御方法を提供する。
　また、上記課題を解決するため、本発明は、コンピュータに、ｉ個(ｉは任意の自然数)の入力データを物理複製困難回路にそれぞれｊ回(ｊは任意の自然数)入力して、ｊ個のレスポンスをそのまま(ｊ’＝ｊ)、あるいはj’個(０＜ｊ’＜ｊ)に加工(具体的には、例えばｊ個をｊ’個の部分集合に分割し、各部分集合内でレスポンスの各軸の値の最頻出値(最頻出値が複数ある場合にはそのいずれか)をその部分集合を代表するレスポンスのその軸の値と)して得られた、各入力データにつきｊ’個のレスポンスを各々の入力データと上記物理複製困難回路のＩＤと対応付けて予め記憶手段に記憶する第１の手順と、記憶手段に上記物理複製困難回路のＩＤとｉ個の入力データを入力し、それぞれ対応するｊ’個のレスポンスを記憶手段から読み出して各入力データに対してｊ’個のレスポンスを連結し、連結したデータをさらにｋ’個繰り返し連結(ここで、０＜ｋ’≦ｋ、かつ、ｋは任意の自然数)し、各入力データに対して(ｊ’×ｋ’)個分のレスポンスを得て、それらをｉ個の異なる入力データについて連結することにより得た(ｉ×ｊ’×ｋ’)個分のレスポンスから成る合成出力データを生成する第２の手順と、合成出力データが基準データと同一の範囲にあるか否かを判定する第３の手順と、第３の手順における判定の結果、合成出力データの誤り率が予め設定した範囲内であるか否かを判断する第４の手順とを実行させ、第４の手順において、誤り率が予め設定した範囲内にないと判断された場合には、ｉ、ｊ、ｊ’、ｋ、ｋ’のうち少なくとも一つを変更した上で、誤り率が予め設定した範囲内に入るまで第１から第４までの手順を繰り返させるためのデバイス固有情報の誤り率制御プログラムを提供する。
　また、上記課題を解決するため、本発明は、コンピュータに、物理複製困難回路への入力データを初期設定する第１の手順と、ｉ個(ｉは任意の自然数)の初期設定された入力データを上記物理複製困難回路にそれぞれｊ回(ｊは任意の自然数)入力し、ｊ個のレスポンスをそのまま(ｊ’＝ｊ)、あるいはｊ’個(０＜ｊ’＜ｊ)に加工(具体的には、例えばｊ個をｊ’個の部分集合に分割し、各部分集合内でレスポンスの各軸の値の最頻出値(最頻出値が複数ある場合にはそのいずれか)をその部分集合を代表するレスポンスのその軸の値と)して得られた、各入力データにつきｊ’個のレスポンスを上記物理複製困難回路のＩＤと各々の入力データと対応付けて予め記憶手段に記憶させる第２の手順と、記憶手段に上記物理複製困難回路のＩＤとｉ個の入力データを入力して、それぞれ対応するｊ’個のレスポンスを記憶手段から読み出して各入力データにつきｊ’個のレスポンスを連結し、連結したデータをさらにｋ’個繰り返し連結(ここで、０＜ｋ’≦ｋ，かつ、ｋは任意の自然数)し、各入力データに対して(ｊ’×ｋ’)個分のレスポンスを得て、それらを異なる入力データに対して連結することにより得た(ｉ×ｊ’×ｋ’)個分のレスポンスから成る合成出力データを生成する第３の手順と、合成出力データが基準データと同一の範囲にあるか否かを判定する第４の手順と、第４の手順における判定の結果、合成出力データの誤り率が予め設定した範囲内であるか否かを判断する第５の手順とを実行させ、第５の手順において、誤り率が予め設定した範囲内にないと判断された場合には、入力データを変更した上で、誤り率が予め設定した範囲内に入るまで第１から第５までの手順を繰り返させるためのデバイス固有情報の誤り率制御プログラムを提供する。
　本発明によれば、デバイス固有情報の誤り率を制御することができる。
本発明の実施の形態に係る［１，１，１，ｋ，ｋ’］モードによるＰＵＦ搭載チップの真贋判定方法を示すフローチャートである。 図１に示された真贋判定方法を説明するための図である。 本発明の実施の形態に係る［１，ｊ，ｊ’，１，１］モードによるＰＵＦ搭載チップの真贋判定方法を示すフローチャートである。 図３に示された真贋判定方法を説明するための図である。 本発明の実施の形態に係る［１，ｊ，ｊ’，ｋ，ｋ’］モードによるＰＵＦ搭載チップの真贋判定方法を示すフローチャートである。 本発明の実施の形態に係る［ｉ，ｊ，ｊ’，ｋ，ｋ’］モードによるＰＵＦ搭載チップの真贋判定方法を示すフローチャートである。 本発明の実施の形態に係る利用モードの確定方法を示すフローチャートである。 本発明の実施の形態に係るチャレンジ(入力データ)の確定方法を示すフローチャートである。
　以下において、本発明の実施の形態を図面を参照しつつ詳しく説明する。なお、図中同一符号は同一又は相当部分を示す。
　本発明に係るデバイス固有情報の誤り率制御方法の具体例として、第１から第４の実施の形態に係るＰＵＦ搭載チップの真贋判定方法について詳しく説明する。
［第１の実施の形態］
　図１及び図２を用いて、第１の実施の形態に係る［１，１，１，ｋ，ｋ’］モードによるＰＵＦ搭載チップの真贋判定方法を詳しく説明する。
　ここで、ＰＵＦ搭載チップとは、ＰＵＦを組み込んだ半導体集積回路を意味するが、以下においても同様である。
　また、［１，１，１，ｋ，ｋ’］モードとは、ＰＵＦ搭載チップの真贋判定で用いるモード(以下「利用モード」ともいう。)の一つであって、図２に示されるように、ＰＵＦ搭載チップＩＣに対して１つの入力データ(チャレンジ)を入力し、得られた１つの出力データ(レスポンス)をデータベースＤＢに登録すると共に、真贋判定時に上記ＰＵＦ搭載チップＩＣからのｋ個(本実施の形態においてｋは２以上の自然数とする。)のレスポンスを用いるモードを意味する。
　なお、上記データベースＤＢは、ＰＵＦ搭載チップＩＣから出力されたレスポンスを記憶する他の手段、例えばハードディスクやメモリ回路等であってもよく、以下の実施の形態においても同様である。
　図１は、本発明の実施の形態に係る［１，１，１，ｋ，ｋ’］モードによるＰＵＦ搭載チップの真贋判定方法を示すフローチャートである。
　まずステップＳ１において、図２に示されるように、上記ＰＵＦ搭載チップＩＣへ１つのチャレンジを入力し、それに対する１つのレスポンスを、入力したチャレンジおよび上記ＰＵＦ搭載チップＩＣのＩＤと対応させてデータベースＤＢに登録する。
　以下判定時における手順として、最初にステップＳ２において、ステップＳ１で登録されたＩＤと１チャレンジをデータベースＤＢに入力する。なお、ステップＳ１で登録されたＩＤを一旦データベースＤＢに入力することによって、予め当該ＩＤに関連付けて登録されたチャレンジのリストを当該データベースＤＢ等から取得し、当該リストから１チャレンジを選択してＤＢに入力するようにしてもよい。
　そして、ステップＳ３において、データベースＤＢからステップＳ２で入力された１チャレンジに対応する１レスポンスを読み出し、それをｋ’個繰り返して連結することによって第１の基準データを生成する。
　次に、ステップＳ４において、ＰＵＦ搭載チップＩＣに上記の１チャレンジをｋ回入力し、得られたｋ個のレスポンスをｋ’＝ｋとしてそのまま、あるいはｋ’個に加工(具体的には、例えばｋ個をｋ’個の部分集合に分割し、各部分集合内でレスポンスの各軸の値の最頻出値(最頻出値が複数ある場合にはそのいずれか)をその部分集合を代表するレスポンスのその軸の値と)し、それらを１つに連結することによって第１の合成出力データを生成する。
　なお、上記において「軸」とは、上記レスポンスを構成する各成分を意味し、例えば３成分を有するレスポンスにおいては、ｘ軸、ｙ軸、及びｚ軸の３軸となる(以下同じ)。
　そして、ステップＳ５において、上記第１の合成出力データは第１の基準データに類似するか否か(具体的には、両者のハミング距離がしきい値以下であるか否か)を判定し、類似するものと判定された場合にはステップＳ６へ進んで当該ＰＵＦ搭載チップＩＣが本物であると判断されると共に、類似しないものと判定された場合にはステップＳ７へ進んで当該ＰＵＦ搭載チップＩＣが偽物であると判断される。
　以上のような第１の実施の形態に係る真贋判定方法によれば、上記ｋやｋ’の値を変えることによって上記ステップＳ５における判定での誤り率を制御することができる。
　また、本方法ではデータベースＤＢに１レスポンスのデータを登録すれば足りるため、データベースＤＢの小規模化を図ることができる。
　また、上記のような方法により生成された第１の合成出力データや第１の基準データは、暗号鍵やそれを生成するための元データとして利用することもできる。
［第２の実施の形態］
　図３及び図４を用いて、第２の実施の形態に係る［１，ｊ，ｊ’，１，１］モードによるＰＵＦ搭載チップの真贋判定方法を詳しく説明する。
　ここで、［１，ｊ，ｊ’，１，１］モードとは、図４に示されるように、ＰＵＦ搭載チップＩＣに対して１つの同じ入力データ(チャレンジ)をｊ回(本実施の形態においてｊは２以上の自然数とする。)入力し、得られたｊ個のレスポンスをそのまま(ｊ’＝ｊ)、あるいはｊ’個(０＜ｊ’＜ｊ)に加工(具体的には、例えばｊ個をｊ’個の部分集合に分割し、各部分集合内でレスポンスの各軸の値の最頻出値(最頻出値が複数ある場合にはそのいずれか)をその部分集合を代表するレスポンスのその軸の値と)してデータベースＤＢに登録すると共に、真贋判定時には上記ＰＵＦ搭載チップＩＣからの１レスポンスを用いる利用モードを意味する。
　図３は、本発明の実施の形態に係る［１，ｊ，ｊ’，１，１］モードによるＰＵＦ搭載チップの真贋判定方法を示すフローチャートである。
　まずステップＳ１において、図４に示されるように、上記ＰＵＦ搭載チップＩＣへ１つの同じチャレンジをｊ回入力し、それに対するｊ個のレスポンスをそのまま(ｊ’＝ｊ)、あるいはｊ’個(０＜ｊ’＜ｊ)に加工(具体的には、例えばｊ個をｊ’個の部分集合に分割し、各部分集合内でレスポンスの各軸の値の最頻出値(最頻出値が複数ある場合にはそのいずれか)をその部分集合を代表するレスポンスのその軸の値と)して、入力したチャレンジおよび上記ＰＵＦ搭載チップＩＣのＩＤと対応させてデータベースＤＢに登録する。
　以下判定時における手順として、最初にステップＳ２において、ステップＳ１で登録された上記ＰＵＦ搭載チップＩＣのＩＤと１チャレンジをデータベースＤＢに入力する。なお、上記ＰＵＦ搭載チップＩＣのＩＤを一旦ＤＢに入力し、当該ＩＤに関連付けて予め登録されたチャレンジのリストを当該データベースＤＢ等から取得し、当該リストから選択した１チャレンジをＤＢに入力するようにしてもよい。
　そして、ステップＳ３において、データベースＤＢからステップＳ２で入力された１チャレンジに対応するｊ’個のレスポンスを読み出して連結し、第２の基準データを生成する。
　次に、ステップＳ４において、ＰＵＦ搭載チップＩＣに上記の１チャレンジを入力し、得られた１レスポンスをｊ’個繰り返して連結することによって第２の合成出力データを生成する。
　そして、ステップＳ５において、上記第２の合成出力データは第２の基準データに類似するか(具体的には、両者のハミング距離がしきい値以下であるか)否かを判定し、類似するものと判定された場合にはステップＳ６へ進んで当該ＰＵＦ搭載チップＩＣが本物であると判断されると共に、類似しないものと判定された場合にはステップＳ７へ進んで当該ＰＵＦ搭載チップＩＣが偽物であると判断される。
　以上のような第２の実施の形態に係る真贋判定方法によれば、上記ｊやｊ’の値を変えることによって上記ステップＳ５における判定での誤り率を制御することができる。
　また、判定時においてＰＵＦ搭載チップＩＣから１レスポンスを得るだけで真贋判定を行うことができるため、判定に要する時間を短縮することができる。
　また、上記のような方法により生成された第２の合成出力データや第２の基準データは、暗号鍵やその元データとして利用することもできる。
　なお、第２の実施の形態に係る真贋判定方法においては、データベースＤＢにｊ’個のレスポンスを登録する必要があるが、かかるｊ’個のレスポンスは、相互に相違する部分を示す情報に圧縮して上記データベースＤＢに記憶させるようにすれば、必要なデータベースＤＢの規模を低減することができる。
［第３の実施の形態］
　図５を用いて、第３の実施の形態に係る［１，ｊ，ｊ’，ｋ，ｋ’］モードによるＰＵＦ搭載チップの真贋判定方法を詳しく説明する。
　ここで、［１，ｊ，ｊ’，ｋ，ｋ’］モードとは、ＰＵＦ搭載チップＩＣに対して１つの同じ入力データ(チャレンジ)をｊ回(本実施の形態においてｊは２以上の自然数とする。)入力し、得られたｊ個のレスポンスをそのまま(ｊ’＝ｊ)、あるいはｊ’個(０＜ｊ’＜ｊ)に加工(具体的には、例えばｊ個をｊ’個の部分集合に分割し、各部分集合内でレスポンスの各軸の値の最頻出値(最頻出値が複数ある場合にはそのいずれか)をその部分集合を代表するレスポンスのその軸の値と)してデータベースＤＢに登録すると共に、真贋判定時には上記ＰＵＦ搭載チップＩＣからのｋレスポンス(本実施の形態においてｋは２以上の自然数とする。)を用いる利用モードを意味する。
　図５は、本発明の実施の形態に係る［１，ｊ，ｊ’，ｋ，ｋ’］モードによるＰＵＦ搭載チップの真贋判定方法を示すフローチャートである。
　まずステップＳ１において、上記ＰＵＦ搭載チップＩＣへ１つの同じチャレンジをｊ回入力し、それに対するｊ個のレスポンスをそのまま(ｊ’＝ｊ)、あるいはｊ’個(０＜ｊ’＜ｊ)に加工(具体的には、例えばｊ個をｊ’個の部分集合に分割し、各部分集合内でレスポンスの各軸の値の最頻出値(最頻出値が複数ある場合にはそのいずれか)をその部分集合を代表するレスポンスのその軸の値と)して、入力したチャレンジおよび上記ＰＵＦ搭載チップＩＣのＩＤと対応させてデータベースＤＢに登録する。
　以下判定時における手順として、最初にステップＳ２において、上記ＰＵＦ搭載チップＩＣのＩＤとステップＳ１で登録された１チャレンジをデータベースＤＢに入力する。なお、一旦、上記ＰＵＦ搭載チップＩＣのＩＤをＤＢに入力し、当該ＩＤに関連付けて予め登録されたチャレンジのリストを上記データベースＤＢ等から取得し、当該リストから１チャレンジをＤＢに入力するようにしてもよい。
　そして、ステップＳ３において、データベースＤＢからステップＳ２で入力された１チャレンジに対応するｊ’個のレスポンスを読み出して連結し、連結したデータをさらにｋ’個繰り返し連結することによって、(ｊ’×ｋ’)個のレスポンスからなる第３の基準データを生成する。
　次に、ステップＳ４において、ＰＵＦ搭載チップＩＣに上記の１チャレンジをｋ回入力し、得られたｋレスポンスをｋ’＝ｋとしてそのまま、あるいはｋ’個に加工(具体的には、例えばｋ個をｋ’個の部分集合に分割し、各部分集合内でレスポンスの各軸の値の最頻出値(最頻出値が複数ある場合にはそのいずれか)をその部分集合を代表するレスポンスのその軸の値と)して得られたｋ’個の各レスポンスをｊ’個繰り返し連結し、さらに、それらをｋ’個連結することによって、(ｋ’×ｊ’)個分のレスポンスからなる第３の合成出力データを生成する。
　そして、ステップＳ５において、上記第３の合成出力データは第３の基準データに類似するか(具体的には、両者のハミング距離がしきい値以下であるか)否かを判定し、類似するものと判定された場合にはステップＳ６へ進んで当該ＰＵＦ搭載チップＩＣが本物であると判断されると共に、類似しないものと判定された場合にはステップＳ７へ進んで当該ＰＵＦ搭載チップＩＣが偽物であると判断される。
　以上のような第３の実施の形態に係る真贋判定方法によれば、上記ｊ、ｊ’、ｋ、ｋ’の値を変えることによって上記ステップＳ５における判定での誤り率を制御することができる。
　本方法では、上記ｊ、ｊ’、ｋ、ｋ’を四つのパラメータとして独立に設定することによって上記誤り率を変更できるため、より高い精度で上記誤り率を制御することができる。
　また、上記のような方法により生成された第３の合成出力データや第３の基準データは、暗号鍵やそれを生成するための元データとして利用することもできる。
　なお、第３の実施の形態に係る真贋判定方法においては、データベースＤＢにｊ’個のレスポンスを登録する必要があるが、かかるｊ’個のレスポンスは、相互に相違する部分を示す情報に圧縮して上記データベースＤＢに記憶させるようにすれば、必要なデータベースＤＢの規模を低減することができる。
［第４の実施の形態］
　図６を用いて、第４の実施の形態に係る［ｉ，ｊ，ｊ’，ｋ，ｋ’］モードによるＰＵＦ搭載チップの真贋判定方法を詳しく説明する。
　ここで、［ｉ，ｊ，ｊ’，ｋ，ｋ’］モードとは、ＰＵＦ搭載チップＩＣに対してｉ個(本実施の形態においてｉは２以上の自然数とする。)の異なる入力データ(チャレンジ)をそれぞれｊ回(本実施の形態においてｊは２以上の自然数とする。)入力し、チャレンジ毎に得られたｊ個のレスポンスをそのまま(ｊ’＝ｊ)、あるいはｊ’個(０＜ｊ’＜ｊ)に加工(具体的には、例えばｊ個をｊ’個の部分集合に分割し、各部分集合内でレスポンスの各軸の値の最頻出値(最頻出値が複数ある場合にはそのいずれか)をその部分集合を代表するレスポンスのその軸の値と)して、データベースＤＢに登録すると共に、真贋判定時には上記ＰＵＦ搭載チップＩＣからのｋ個のレスポンス(本実施の形態においてｋは２以上の自然数とする。)を用いる利用モードを意味する。
　図６は、本発明の実施の形態に係る［ｉ，ｊ，ｊ’，ｋ，ｋ’］モードによるＰＵＦ搭載チップの真贋判定方法を示すフローチャートである。
　まずステップＳ１において、上記ＰＵＦ搭載チップＩＣへｉ個の異なるチャレンジをそれぞれｊ回入力し、各入力データに対して得られたｊ個のレスポンスをそのまま(ｊ’＝ｊ)、あるいはｊ’個(０＜ｊ’＜ｊ)に加工(具体的には、例えばｊ個をｊ’個の部分集合に分割し、各部分集合内でレスポンスの各軸の値の最頻出値(最頻出値が複数ある場合にはそのいずれか)をその部分集合を代表するレスポンスのその軸の値と)して得られたｊ’個のレスポンスを、入力したｉ個のチャレンジおよびそのＰＵＦ搭載チップＩＣのＩＤと対応させてデータベースＤＢに登録する。
　以下判定時における手順として、最初にステップＳ２において、ステップＳ１で登録されたＩＤとｉ個のチャレンジをデータベースＤＢに入力する。なお、ＩＤを一旦データベースＤＢに入力し、当該ＩＤに関連付けて予め登録されたチャレンジのリストを当該データベースＤＢ等から取得し、当該リストからｉ個のチャレンジを選択してＤＢに入力するようにしてもよい。
　そして、ステップＳ３において、データベースＤＢからステップＳ２で入力されたｉ個のチャレンジにそれぞれ対応するｊ’個のレスポンスを読み出して連結し、連結したデータをさらにｋ’回繰り返して連結して得られる、各チャレンジについての(ｊ’×ｋ’)個分のレスポンスを異なるチャレンジｉ個分について連結することによって得られる(ｉ×ｊ’×ｋ’)個のレスポンスからなる第４の基準データを生成する。
　次に、ステップＳ４において、ＰＵＦ搭載チップＩＣに上記ｉ個のチャレンジを各チャレンジに対してそれぞれｋ回入力し、得られたｋ個のレスポンスをｋ’＝ｋとしてそのまま、あるいはｋ’個(０＜ｋ’＜ｋ)に加工(具体的には、例えばｋ個をｋ’個の部分集合に分割し、各部分集合内でレスポンスの各軸の値の最頻出値(最頻出値が複数ある場合にはそのいずれか)をその部分集合を代表するレスポンスのその軸の値と)して得られたｋ’個の各レスポンスをｊ’回繰り返して連結し、さらにそれをｋ’個分連結し、各チャレンジにつき(ｊ’×ｋ’)個分のレスポンスを得る。さらにそれらを、異なるレスポンス分に対して連結することにより(ｉ×ｊ’×ｋ’)個分のレスポンスからなる第４の合成出力データを生成する。
　そして、ステップＳ５において、上記第４の合成出力データは第４の基準データに類似するか(具体的には、両者のハミング距離がしきい値以下であるか)否かを判定し、類似するものと判定された場合にはステップＳ６へ進んで当該ＰＵＦ搭載チップＩＣが本物であると判断されると共に、類似しないものと判定された場合にはステップＳ７へ進んで当該ＰＵＦ搭載チップＩＣが偽物であると判断される。
　以上のような第４の実施の形態に係る真贋判定方法によれば、上記ｉ、ｊ、ｊ’、ｋ、ｋ’の値を変えることによって上記ステップＳ５における判定での誤り率を制御することができる。
　そして、上記ｉ、ｊ、ｊ’、ｋ、ｋ’を五つの独立したパラメータとして設定することができるため、より高い精度で上記誤り率を制御することができる。
　また、上記と同様に、本方法により生成された第４の合成出力データは、暗号鍵やそれを生成するための元データとして利用することもできる。
　なお、上記第４の実施の形態に係る真贋判定方法においては、データベースＤＢに(ｉ×ｊ)個のレスポンスを登録する必要があるが、かかる(ｉ×ｊ)個のレスポンスは、相互に相違する部分を示す情報に圧縮して上記データベースＤＢに記憶させるようにすれば、必要なデータベースＤＢの規模を低減することができる。
　以上においては、［１，１，１，ｋ，ｋ’］モード、［１，ｊ，ｊ’，１，１］モード、［１，ｊ，ｊ’，ｋ，ｋ’］モード、及び［ｉ，ｊ，ｊ’，ｋ，ｋ’］モードの４つの利用モードを順に説明したが、以下においては図７を参照しつつ利用モードの確定方法を説明する。
　まずステップＳ１において、利用モードとして初期モード［ｉ0，ｊ0，ｊ’0，ｋ0，ｋ’0］を仮設定する。
　次に、ステップＳ２において、設定された利用モードで誤り率を測定する。
　次に、ステップＳ３において、ステップＳ２で測定された誤り率が所望の範囲内であるか否かを判定する。そして、所望の範囲内と判定された場合にはステップＳ４へ進んで利用モードを確定すると共に、所望の範囲内でないと判定された場合にはステップＳ５で新たな利用モードを設定してステップＳ２へ戻る。
　このような方法により、誤り率が所望の範囲内となる利用モードを確定することができる。
　上記のように、ｉ、ｊ、ｊ’、ｋ、及びｋ’を任意に設定することによって誤り率を制御することができるが、チャレンジを変更することによっても誤り率を制御することができる。
　ここで、図８を参照しつつチャレンジの確定方法を説明する。
　まずステップＳ１において、１チャレンジとして初期入力データＣ0を仮設定する。
　次に、ステップＳ２において、設定された入力データを用いて設定されたモードで誤り率を測定する。
　次に、ステップＳ３において、ステップＳ２で測定された誤り率が所望の範囲内であるか否かを判定する。そして、所望の範囲内と判定された場合にはステップＳ４へ進んでチャレンジ(入力データ)を確定すると共に、所望の範囲内でないと判定された場合にはステップＳ５で新たな入力データを設定してステップＳ２へ戻る。
　このような方法により、誤り率が所望の範囲内となるチャレンジを確定することができる。
　以上のような本発明の実施の形態に係るデバイス固有情報の誤り率制御方法は、以下のような応用分野に適用することができる。
　まず、ＰＵＦ搭載チップＩＣの真贋判定、ひいては本判定による偽造防止に有用である。上記実施の形態に係るデバイス固有情報の誤り率制御方法によれば、上記チップの製造後においても認証誤り率を制御することができるため、当該チップの経年劣化に応じて認証誤り率を変更することも可能となる。また、同一規格のＰＵＦを利用しながら、当該チップの用途等に応じて誤り率を動的に変化させることができる。
　そして、上記チップをＲＦＩＤ(radio frequency identifier)化して貼り付けることにより、医薬品や食品、高級ブランド品等の真贋判定を実現することもできる。
　また、二者間で誤りのない暗号鍵等の秘密情報を共有することで、通信路上の情報の秘匿や、安全な認証システムが実現される。これにより、例えばＩＣカードを用いた安全な電子決済や入退室管理、マルチメディアのコンテンツの保護等を実現することもできる。
　また、上記のデバイス固有情報の誤り率制御方法は、当該方法を示す図１、３、５～８に示されたアルゴリズムをコンピュータプログラムに記述し、記述された本プログラム(デバイス固有情報の誤り率制御プログラム)をコンピュータに実行させることによっても実現される。
　以上より、本発明の実施の形態に係るデバイス固有情報の誤り率制御方法及びデバイス固有情報の誤り率制御プログラムによれば、上記チップの製造後に上記誤り率を制御することができるため、用途毎に目標とする誤り率を持った上記チップを個別に設計・製造することが不要となる。
　このことから、上記チップの製造コストを抑えつつ、所望の誤り率を持った本人認証システムや真贋判定システム、あるいは暗号鍵の生成を実現することができる。
ＩＣ　ＰＵＦ搭載チップ
ＤＢ　データベース

Claims (8)

  1. 　ｉ個(ｉは任意の自然数)の入力データを物理複製困難回路にそれぞれｊ回(ｊは任意の自然数)入力し、ｊ個のレスポンスをj’個(ｊ’は任意の自然数で、０＜ｊ’≦ｊ)に加工し、各々の前記入力データと対応付けて予め記憶手段に記憶させる第１のステップと、
    　前記記憶手段に前記ｉ個の入力データを入力して、それぞれ対応する前記ｊ’個のレスポンスを前記記憶手段から読み出して各入力データに対して得られたｊ’個のレスポンスを連結し、連結したデータをさらにｋ’個繰り返して連結(ｋ’は任意の自然数で０＜ｋ’≦ｋ。但し、ｋは任意の自然数。なお、ｋは、前記ｉ及び前記ｊが共に１のとき２以上となる。)し、得られたデータをさらに入力データの異なるｉ個分について連結することによって基準データを生成する第２のステップと、
    　前記物理複製困難回路に前記ｉ個の入力データを各入力データにつきｋ回入力して、得られたｋ個のレスポンスをｋ’個に加工して得られたｋ’個の各レスポンスをｊ’回繰り返して連結し、さらにそのｊ’個分のレスポンスを全てのｋ’について連結し各入力データにつき(ｊ’×ｋ’)個分のレスポンスを得て、さらに各入力データにつき(ｊ’×ｋ’)個分のレスポンスを異なる入力データに対しても連結し(ｉ×ｊ’×ｋ’)個分のレスポンスから成る合成出力データを生成する第３のステップと、
    　前記合成出力データが前記基準データと同一の範囲にあるか否かを判定する第４のステップと、
    　前記第４のステップにおける前記判定の結果、前記合成出力データの誤り率が予め設定した範囲内であるか否かを判断する第５のステップとを有し、
    　前記第５のステップにおいて、前記誤り率が前記予め設定した範囲内にないと判断された場合には、前記ｉ、ｊ、ｊ’、ｋ、ｋ’のうち少なくとも一つを変更した上で、前記誤り率が前記予め設定した範囲内に入るまで前記第１から第５までのステップを繰り返すデバイス固有情報の誤り率制御方法。
  2. 　前記第１のステップでは、前記ｊ’が２以上の自然数である場合には、ｊ’個のレスポンスを相互に相違する部分を示す情報に圧縮して前記記憶手段に記憶させる、請求項１に記載のデバイス固有情報の誤り率制御方法。
  3. 　前記ｉ、ｊ、ｋのうちいずれか一つ若しくは二つのみが定数１である、請求項１又は２に記載のデバイス固有情報の誤り率制御方法。
  4. 　物理複製困難回路への入力データを初期設定する第１のステップと、
    　ｉ個(ｉは任意の自然数)の初期設定された前記入力データを前記物理複製困難回路にそれぞれｊ回(ｊは任意の自然数)入力し、ｊ個のレスポンスをｊ’個(ｊ’は任意の自然数で、０＜ｊ’≦ｊ)に加工し、各々の前記入力データと対応付けて予め記憶手段に記憶させる第２のステップと、
    　前記記憶手段に前記ｉ個の入力データを入力して、それぞれ対応する前記ｊ’個のレスポンスを前記記憶手段から読み出して各入力データにつきｊ’個のレスポンスを連結し、連結したデータをさらにｋ’個繰り返し連結(ｋ’は任意の自然数で、０＜ｋ’≦ｋ。但し、ｋは任意の自然数。なお、ｋは、前記ｉ及び前記ｊが共に１のとき２以上となる。)し各入力データにつき連結された(ｊ’×ｋ’)個分のレスポンスを得て、さらに、得られた前記レスポンスを異なる入力データについても連結することにより(ｉ×ｊ’×ｋ’)個分の連結されたレスポンスを得ることによって基準データを生成する第３のステップと、
    　前記物理複製困難回路に前記ｉ個の入力データを各入力データにつきｋ回入力して得られたｋ個のレスポンスをｋ’個に加工して得られたｋ’個のレスポンスを、各レスポンスにつきｊ’回繰り返して連結し、それをさらに全てのｋ’に対して連結した(ｊ’×ｋ’)個分の連結レスポンスを、さらに異なる入力データに対しても連結した(ｉ×ｊ’×ｋ’)個分の連結レスポンスを得ることによって合成出力データを生成する第４のステップと、
    　前記合成出力データが前記基準データと同一の範囲にあるか否かを判定する第５のステップと、
    　前記第５のステップにおける前記判定の結果、前記合成出力データの誤り率が予め設定した範囲内であるか否かを判断する第６のステップとを有し、
    　前記第６のステップにおいて、前記誤り率が前記予め設定した範囲内にないと判断された場合には、前記入力データを変更した上で、前記誤り率が前記予め設定した範囲内に入るまで前記第１から第６までのステップを繰り返すデバイス固有情報の誤り率制御方法。
  5. 　コンピュータに、
    　ｉ個(ｉは任意の自然数)の入力データを物理複製困難回路にそれぞれｊ回(ｊは任意の自然数)入力して、ｊ個のレスポンスをｊ’個(ｊ’は任意の自然数で、０＜ｊ’≦ｊ)に加工し、各々の前記入力データと対応付けて予め記憶手段に記憶する第１の手順と、
    　前記記憶手段に前記ｉ個の入力データを入力し、それぞれ対応する前記ｊ’個のレスポンスを前記記憶手段から読み出し、各入力データにつきｊ’個のレスポンスを連結し、連結したデータをさらにｋ’個繰り返し連結(ｋ’は任意の自然数で、０＜ｋ’≦ｋ。但し、ｋは任意の自然数。なお、ｋは、前記ｉ及び前記ｊが共に１のときは２以上となる。)し、各入力データにつき連結された(ｊ’×ｋ’)個分のレスポンスを得て、さらに、得られた前記レスポンスを異なる入力データについても連結することにより(ｉ×ｊ’×ｋ’)個分の連結されたレスポンスを得ることによって基準データを生成する第２の手順と、
    　前記物理複製困難回路に前記ｉ個の入力データを各入力データにつきｋ回入力し、得られたｋ個のレスポンスをｋ’個に加工して得られたｋ’個のレスポンスを、各レスポンスにつきｊ’回繰り返して連結し、それをさらに全てのｋ’に対して連結した(ｊ’×ｋ’)個分の連結レスポンスを、さらに異なる入力データに対しても連結した(ｉ×ｊ’×ｋ’)個分の連結レスポンスを得ることによって合成出力データを生成する第３の手順と、
    　前記合成出力データが前記基準データと同一の範囲にあるか否かを判定する第４の手順と、
    　前記第４の手順における前記判定の結果、前記合成出力データの誤り率が予め設定した範囲内であるか否かを判断する第５の手順とを実行させ、
    　前記第５の手順において、前記誤り率が前記予め設定した範囲内にないと判断された場合には、前記ｉ、ｊ、ｊ’、ｋ、ｋ’のうち少なくとも一つを変更した上で、前記誤り率が前記予め設定した範囲内に入るまで前記第１から第５までの手順を繰り返させるためのデバイス固有情報の誤り率制御プログラム。
  6. 　前記第１の手順では、前記ｊ’が２以上の自然数である場合には、ｊ’個のレスポンスを相互に相違する部分を示す情報に圧縮して前記記憶手段に記憶する、請求項５に記載のデバイス固有情報の誤り率制御プログラム。
  7. 　前記ｉ、ｊ、ｋのうちいずれか一つ若しくは二つのみが定数１である、請求項５又は６に記載のデバイス固有情報の誤り率制御プログラム。
  8. 　コンピュータに、
    　物理複製困難回路への入力データを初期設定する第１の手順と、
    　ｉ個(ｉは任意の自然数)の初期設定された前記入力データを前記物理複製困難回路にそれぞれｊ回(ｊは任意の自然数)入力し、ｊ個のレスポンスをｊ’個(ｊ’は任意の自然数で、０＜ｊ’≦ｊ)に加工し、各々の前記入力データと対応付けて予め記憶手段に記憶させる第２の手順と、
    　前記記憶手段に前記ｉ個の入力データを入力して、それぞれ対応する前記ｊ’個のレスポンスを前記記憶手段から読み出し、各入力データにつきｊ’個のレスポンスを連結し、連結したデータをさらにｋ’個繰り返し連結(ｋ’は任意の自然数で、０＜ｋ’≦ｋ。但し、ｋは任意の自然数。なお、前記ｉ及び前記ｊが共に１のときは２以上となる。)し、各入力データにつき連結された(ｊ’×ｋ’)個分のレスポンスを得て、さらに、得られた前記レスポンスを異なる入力データについても連結することにより(ｉ×ｊ’×ｋ’)個分の連結されたレスポンスを得ることによって基準データを生成する第３の手順と、
    　前記物理複製困難回路に前記ｉ個の入力データを各入力データにつきｋ回入力して、得られたｋ個のレスポンスをｋ’個に加工して得られたｋ’個のレスポンスを、各レスポンスにつきｊ’回繰り返して連結し、それをさらに全てのｋ’に対して連結した(ｊ’×ｋ’)個分の連結レスポンスを、さらに異なる入力データに対しても連結した(ｉ×ｊ’×ｋ’)個分の連結レスポンスを得ることによって合成出力データを生成する第４の手順と、
    　前記合成出力データが前記基準データと同一の範囲にあるか否かを判定する第５の手順と、
    　前記第５の手順における前記判定の結果、前記合成出力データの誤り率が予め設定した範囲内であるか否かを判断する第６の手順とを実行させ、
    　前記第６の手順において、前記誤り率が前記予め設定した範囲内にないと判断された場合には、前記入力データを変更した上で、前記誤り率が前記予め設定した範囲内に入るまで前記第１から第６までの手順を繰り返させるためのデバイス固有情報の誤り率制御プログラム。
PCT/JP2015/073433 2014-08-29 2015-08-20 デバイス固有情報の誤り率制御方法とデバイス固有情報の誤り率制御プログラム WO2016031682A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US15/507,105 US10402248B2 (en) 2014-08-29 2015-08-20 Method for controlling error rate of device-specific information and program for controlling error rate of device-specific information
KR1020177005552A KR101956487B1 (ko) 2014-08-29 2015-08-20 디바이스 고유 정보의 에러율 제어 방법과 디바이스 고유 정보의 에러율 제어 프로그램
CN201580045333.9A CN106576040B (zh) 2014-08-29 2015-08-20 设备固有信息的错误率控制方法
EP15835986.9A EP3188403B1 (en) 2014-08-29 2015-08-20 Method for controlling error rate of device-specific information, and program for controlling error rate of device-specific information
JP2016545474A JP6445570B2 (ja) 2014-08-29 2015-08-20 デバイス固有情報の誤り率制御方法とデバイス固有情報の誤り率制御プログラム

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-175824 2014-08-29
JP2014175824 2014-08-29

Publications (1)

Publication Number Publication Date
WO2016031682A1 true WO2016031682A1 (ja) 2016-03-03

Family

ID=55399575

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/073433 WO2016031682A1 (ja) 2014-08-29 2015-08-20 デバイス固有情報の誤り率制御方法とデバイス固有情報の誤り率制御プログラム

Country Status (6)

Country Link
US (1) US10402248B2 (ja)
EP (1) EP3188403B1 (ja)
JP (1) JP6445570B2 (ja)
KR (1) KR101956487B1 (ja)
CN (1) CN106576040B (ja)
WO (1) WO2016031682A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018046341A (ja) * 2016-09-12 2018-03-22 株式会社東芝 認証サーバ、認証システムおよび認証方法
US11283632B2 (en) 2017-12-28 2022-03-22 Mitsubishi Heavy Industries, Ltd. Integrated circuit, control device, information distribution method, and information distribution system

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017021254A1 (en) * 2015-08-06 2017-02-09 Intrinsic Id B.V Cryptographic device having physical unclonable function
JP7036709B2 (ja) 2018-12-26 2022-03-15 日鉄テックスエンジ株式会社 交換システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2326043A1 (en) * 2009-11-18 2011-05-25 Irdeto Access B.V. Preventing cloning of receivers of encrypted messages
US20140201851A1 (en) * 2013-01-16 2014-07-17 Qualcomm Incorporated Method and apparatus for using dynamic voltage and frequency scaling with circuit-delay based integrated circuit identification

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1888735B1 (en) 2005-05-26 2013-08-07 Advanced Technology Materials, Inc. Copper passivating post-chemical mechanical polishing cleaning composition and method of use
ATE426968T1 (de) 2005-11-29 2009-04-15 Koninkl Philips Electronics Nv Physisches verteilen von geheimnissen und beweisen der nahe unter verwendung von pufs
EP2008395A2 (en) * 2006-04-11 2008-12-31 Koninklijke Philips Electronics N.V. Attack detection with coating puf
US20110215829A1 (en) 2007-08-22 2011-09-08 Intrinsic Id B.V. Identification of devices using physically unclonable functions
US8468186B2 (en) * 2009-08-05 2013-06-18 Verayo, Inc. Combination of values from a pseudo-random source
US8694778B2 (en) 2010-11-19 2014-04-08 Nxp B.V. Enrollment of physically unclonable functions
WO2015027070A1 (en) * 2013-08-21 2015-02-26 Carnegie Mellon University Reliability of physical unclonable function circuits
US9992031B2 (en) * 2013-09-27 2018-06-05 Intel Corporation Dark bits to reduce physically unclonable function error rates
CN103544410B (zh) * 2013-09-30 2016-02-24 华中科技大学 一种嵌入式微处理器非可克隆函数密钥认证系统和方法
KR101593166B1 (ko) * 2014-06-02 2016-02-15 한국전자통신연구원 물리적 복제 방지 함수의 오류를 방지하는 장치 및 그 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2326043A1 (en) * 2009-11-18 2011-05-25 Irdeto Access B.V. Preventing cloning of receivers of encrypted messages
US20140201851A1 (en) * 2013-01-16 2014-07-17 Qualcomm Incorporated Method and apparatus for using dynamic voltage and frequency scaling with circuit-delay based integrated circuit identification

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018046341A (ja) * 2016-09-12 2018-03-22 株式会社東芝 認証サーバ、認証システムおよび認証方法
US11283632B2 (en) 2017-12-28 2022-03-22 Mitsubishi Heavy Industries, Ltd. Integrated circuit, control device, information distribution method, and information distribution system

Also Published As

Publication number Publication date
KR20170040294A (ko) 2017-04-12
US10402248B2 (en) 2019-09-03
EP3188403B1 (en) 2021-10-06
CN106576040B (zh) 2020-05-12
US20170255503A1 (en) 2017-09-07
JP6445570B2 (ja) 2018-12-26
JPWO2016031682A1 (ja) 2017-05-25
CN106576040A (zh) 2017-04-19
EP3188403A4 (en) 2018-04-04
KR101956487B1 (ko) 2019-03-08
EP3188403A1 (en) 2017-07-05

Similar Documents

Publication Publication Date Title
Islam et al. Enabling ic traceability via blockchain pegged to embedded puf
EP3449452B1 (en) Implementing logic gate functionality using a blockchain
US8782396B2 (en) Authentication with physical unclonable functions
Maes et al. Physically unclonable functions: A study on the state of the art and future research directions
JP6445570B2 (ja) デバイス固有情報の誤り率制御方法とデバイス固有情報の誤り率制御プログラム
EP2999156B1 (en) Device authenticity determination system and device authenticity determination method
CN107113553A (zh) 统一近场通信基础架构的安全协议
JPWO2012001796A1 (ja) 個体別情報生成装置及び個体別情報生成方法
WO2013088939A1 (ja) 識別情報生成装置及び識別情報生成方法
CN107453874A (zh) 数字印章及其生成方法、服务请求和提供方法和电子设备
CN114629660B (zh) 一种基于区块链的匿名可信投票方法、装置及相关设备
CN114365134A (zh) 使用不可克隆函数的安全身份证
US8904508B2 (en) System and method for real time secure image based key generation using partial polygons assembled into a master composite image
CN104598805A (zh) 密码验证的方法、密码验证系统、控制器
US11863689B1 (en) Security settlement using group signatures
US20190073462A1 (en) Methods for authenticating a user, input devices, and computer-readable media
US20220131684A1 (en) Hash algorithm method, hash algorithm circuit, and electronic device
KR102191803B1 (ko) 블록체인에 의한 행위정보 증명 방법
CN110288746A (zh) 一种尾箱柜的动态密码生成和验证方法
RU2809976C2 (ru) Способы и системы для основанной на токенах привязки физических объектов в среде распределенного реестра
KR102196347B1 (ko) 전자 결제 시스템 및 그 동작 방법
Bu et al. Weighted group decision making using multi-identity physical unclonable functions
US20240119466A1 (en) Authentication and Identification of Products
CN117296295A (zh) 钱包应用程序实例化、用于使用puf设备对区块链事务进行签名的密钥导出
Talamo et al. Simulation based verification of concurrent processing on security devices

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15835986

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016545474

Country of ref document: JP

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2015835986

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2015835986

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20177005552

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15507105

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE