WO2015190218A1 - Cyanide electrolytic gold plating bath and bump formation method using same - Google Patents
Cyanide electrolytic gold plating bath and bump formation method using same Download PDFInfo
- Publication number
- WO2015190218A1 WO2015190218A1 PCT/JP2015/063991 JP2015063991W WO2015190218A1 WO 2015190218 A1 WO2015190218 A1 WO 2015190218A1 JP 2015063991 W JP2015063991 W JP 2015063991W WO 2015190218 A1 WO2015190218 A1 WO 2015190218A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- gold
- plating bath
- film
- gold plating
- electrolytic gold
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/48—Electroplating: Baths therefor from solutions of gold
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/48—After-treatment of electroplated surfaces
- C25D5/50—After-treatment of electroplated surfaces by heat-treatment
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Definitions
- the organic acid conductive salt at least oxalate is used.
- the oxalate include potassium oxalate, sodium oxalate, and ammonium oxalate.
- the blending amount of oxalate is 2.5 to 50 g / L as oxalic acid, and preferably 10 to 30 g / L. If it is less than 2.5 g / L, plating penetration occurs, and if it exceeds 100 g / L, the plating appearance tends to be poor.
- organic acid conductive salts other than oxalate include citrate and formate. Examples of the citrate and formate include potassium citrate and potassium formate. These may be used alone or in combination of two or more.
Abstract
The present invention provides a cyanide electrolytic gold plating bath that: comprises gold cyanide as a gold source at a gold concentration of 0.1 - 15 g/L, an oxalate at 2.5 - 50 g/L of oxalic acid, 5 - 100 g/L of an inorganic acid conducting salt, 0.1 - 50 g/L of water soluble sugars, and a crystal modifier at a metal concentration of 0.1 - 100 mg/L; and is able to form gold bumps for which the film hardness after heat treatment is 70 - 120 HV.
Description
本発明は、シアン系電解金めっき浴に関する。また、パターニングされた半導体ウエハ上に、該シアン系電解金めっき浴を用いて所定硬度の金バンプを形成するバンプ形成方法に関する。
The present invention relates to a cyan electrolytic gold plating bath. The present invention also relates to a bump forming method for forming gold bumps having a predetermined hardness on a patterned semiconductor wafer using the cyan electrolytic gold plating bath.
半導体ウエハをプリント配線基板に取り付ける方法として、電極接合方法がある。電極接合方法は、半導体ウエハの集積回路に形成される金バンプとプリント配線基板上に形成される基板電極とを接続する方法である。図２は、半導体チップが電極接合方法によって取り付けられているプリント配線基板の構造の一例を示す断面図である。
There is an electrode bonding method as a method for attaching a semiconductor wafer to a printed wiring board. The electrode bonding method is a method of connecting gold bumps formed on an integrated circuit of a semiconductor wafer and substrate electrodes formed on a printed wiring board. FIG. 2 is a cross-sectional view showing an example of the structure of a printed wiring board to which a semiconductor chip is attached by an electrode bonding method.
図２において、１０はプリント配線基板、１６は半導体チップである。プリント配線基板１０は、硬質基板１１の表面に基板配線パターン１２及び基板電極１４が積層されている。半導体チップ１６は、半導体ウエハ１の表面に回路層１’及びＡｌ（アルミニウム）電極２、パッシベーション膜３が順次積層されている。Ａｌ電極２の表面におけるパッシベーション膜３の開口部には、ＴｉＷスパッタ膜４、金スパッタ膜５、金バンプ７が順次積層されている。
In FIG. 2, 10 is a printed wiring board, and 16 is a semiconductor chip. In the printed wiring board 10, a board wiring pattern 12 and a board electrode 14 are laminated on the surface of a hard board 11. In the semiconductor chip 16, a circuit layer 1 ′, an Al (aluminum) electrode 2, and a passivation film 3 are sequentially stacked on the surface of the semiconductor wafer 1. In the opening of the passivation film 3 on the surface of the Al electrode 2, a TiW sputtered film 4, a gold sputtered film 5, and a gold bump 7 are sequentially laminated.
プリント配線基板１０の基板電極１４と半導体チップ１６の金バンプ７とは電気的に接合されている。電気的な接合としては、異方性導電接着剤２０を用いる方法や共晶接合が挙げられる。異方性導電接着剤とは、Ｎｉ／Ａｕめっき層により被覆された樹脂粒子がエポキシ樹脂等の熱硬化性樹脂に均一に分散している接着剤をいう。共晶接合とは、熱圧着や超音波により共晶を形成させて基板電極と金バンプとを接合する電極接合をいう。図２においては、プリント配線基板１０の基板電極１４と半導体チップ１６の金バンプ７とは異方性導電接着剤２０を介して電気的に接合されている。
The substrate electrode 14 of the printed wiring board 10 and the gold bump 7 of the semiconductor chip 16 are electrically joined. Examples of electrical bonding include a method using an anisotropic conductive adhesive 20 and eutectic bonding. An anisotropic conductive adhesive refers to an adhesive in which resin particles coated with a Ni / Au plating layer are uniformly dispersed in a thermosetting resin such as an epoxy resin. Eutectic bonding refers to electrode bonding in which a eutectic is formed by thermocompression bonding or ultrasonic waves to bond a substrate electrode and a gold bump. In FIG. 2, the substrate electrode 14 of the printed wiring board 10 and the gold bump 7 of the semiconductor chip 16 are electrically bonded via an anisotropic conductive adhesive 20.
金バンプ７の熱処理後の皮膜硬度は、６０ＨＶ以下である。金バンプ７の熱処理後の皮膜硬度は、異方性導電接着剤２０に含まれる導電粒子の硬度や基板電極１４の材質等に応じて６０ＨＶ以下の範囲において適宜調整される。
The film hardness of the gold bump 7 after the heat treatment is 60HV or less. The film hardness after the heat treatment of the gold bump 7 is appropriately adjusted within a range of 60 HV or less in accordance with the hardness of the conductive particles contained in the anisotropic conductive adhesive 20 and the material of the substrate electrode 14.
近年、携帯電話やノートパソコン等の電子機器の軽量化、小型化、高性能化が進むに従い、電子部品の小型化が求められている。小型化された電子部品においては、回路の集積密度の高度化及びファインピッチ化が進んでいる。電極間のピッチ幅が５～２０μｍである狭い回路が設けられたプリント配線基板と半導体ウエハとを電気的に接合する場合、隣接する金バンプ同士が接触する不具合が生じている。その原因は、基板電極とバンプとの熱圧着時に、金バンプが面方向に変形するためと考えられる。従来の皮膜硬度が６０ＨＶ以下の金バンプは、皮膜硬度が低過ぎる。そのため、ピッチ幅が狭い回路が設けられているプリント配線基板との接合には適さない。したがって、従来製造される金バンプよりも高い皮膜硬度を有する金バンプを形成することが求められている。
In recent years, as electronic devices such as mobile phones and notebook computers become lighter, smaller, and have higher performance, there is a demand for smaller electronic components. In miniaturized electronic components, the integration density of circuits and the fine pitch have been advanced. When a printed wiring board provided with a narrow circuit having a pitch width between electrodes of 5 to 20 μm is electrically bonded to a semiconductor wafer, there is a problem that adjacent gold bumps are in contact with each other. The cause is considered to be that the gold bump is deformed in the surface direction at the time of thermocompression bonding between the substrate electrode and the bump. A conventional gold bump having a film hardness of 60 HV or less has a film hardness that is too low. Therefore, it is not suitable for joining with a printed wiring board provided with a circuit having a narrow pitch width. Therefore, it is required to form a gold bump having a higher film hardness than a conventionally manufactured gold bump.
金バンプを形成する際に用いる電解金めっき浴としては、亜硫酸金を金源とする非シアン系電解金めっき浴と、シアン化金を金源とするシアン系電解金めっき浴と、がある。非シアン系電解金めっき浴においては、皮膜硬度が高い金バンプを形成する方法が公知である（特許文献１）。特許文献１には、ポリアルキレングリコール及び／又は両性界面活性剤が添加された非シアン系電解金めっき浴が開示されている。この非シアン系電解金めっき浴は、金皮膜中に不純物が取り込まれ、金皮膜の再結晶化が阻害される。その結果、高硬度の金皮膜を形成することができる。
Electrolytic gold plating baths used for forming gold bumps include a non-cyan electrolytic gold plating bath using gold sulfite as a gold source and a cyan electrolytic gold plating bath using gold cyanide as a gold source. In non-cyan electrolytic gold plating baths, a method for forming gold bumps with high film hardness is known (Patent Document 1). Patent Document 1 discloses a non-cyan electrolytic gold plating bath to which a polyalkylene glycol and / or an amphoteric surfactant is added. In this non-cyan electrolytic gold plating bath, impurities are taken into the gold film, and recrystallization of the gold film is inhibited. As a result, a high hardness gold film can be formed.
特許文献１に開示される非シアン系電解金めっき浴は、シアン系電解金めっき浴と比較して薬品コストが高い。また、金めっき浴の安定性が低いため、浴管理が困難である。そのため、低コスト化の要請、浴管理の容易性、シアン系電解金めっき浴でのファインパターニングに適したフォトレジストの改良が進んだこと等により、シアン系電解金めっき浴を使用したいと考える事業者が増加している。
The non-cyan electrolytic gold plating bath disclosed in Patent Document 1 has a higher chemical cost than the cyan electrolytic gold plating bath. Moreover, since the stability of the gold plating bath is low, bath management is difficult. Therefore, businesses that want to use cyan electrolytic gold plating baths due to demands for cost reduction, ease of bath management, and improvements in photoresists suitable for fine patterning in cyan electrolytic gold plating baths. The number of people is increasing.
しかし、シアン系電解金めっき浴に、非シアン系電解金めっき浴と同様に有機添加剤を添加しても、形成される金皮膜には不純物がほとんど共析しない。したがって、形成される金皮膜の金純度が高いため、熱処理後に軟らかくなる。即ち、高硬度の金皮膜を形成することができるシアン系電解金めっき浴は、未だ実用化されていない。
However, even if an organic additive is added to the cyan electrolytic gold plating bath in the same manner as the non-cyan electrolytic gold plating bath, impurities are hardly co-deposited in the formed gold film. Therefore, since the gold film formed has a high gold purity, it becomes soft after heat treatment. That is, a cyan electrolytic gold plating bath that can form a high-hardness gold film has not yet been put into practical use.
本発明の目的は、熱処理後の皮膜硬度が高い金バンプを形成することができるシアン系電解金めっき浴を提供することにある。
An object of the present invention is to provide a cyan electrolytic gold plating bath capable of forming gold bumps having high film hardness after heat treatment.
本発明者らは、鋭意研究の結果、シアン系電解金めっき浴にシュウ酸塩及び水溶性多糖類を添加することにより、皮膜硬度が高い金バンプを形成できることを見出し、本発明を完成するに至った。上記課題を解決する本発明は、以下に記載するものである。
As a result of intensive studies, the present inventors have found that gold bumps with high film hardness can be formed by adding oxalate and water-soluble polysaccharides to a cyan electrolytic gold plating bath, and to complete the present invention. It came. The present invention for solving the above problems is described below.
［１］ 金源としてのシアン化金塩を金濃度で０．１～１５ｇ／Ｌと、
シュウ酸塩をシュウ酸として２．５～５０ｇ／Ｌと、
無機酸伝導塩を５～１００ｇ／Ｌと、
水溶性多糖類を０．１～５０ｇ／Ｌと、
結晶調整剤を金属濃度で１～１００ｍｇ／Ｌと、
を含有するシアン系電解金めっき浴。 [1] Gold cyanide salt as a gold source is 0.1 to 15 g / L in gold concentration,
2.5 to 50 g / L of oxalate as oxalic acid,
5 to 100 g / L of inorganic acid conductive salt,
0.1 to 50 g / L of water-soluble polysaccharide,
The crystal modifier is 1 to 100 mg / L in metal concentration,
A cyan electrolytic gold plating bath containing
シュウ酸塩をシュウ酸として２．５～５０ｇ／Ｌと、
無機酸伝導塩を５～１００ｇ／Ｌと、
水溶性多糖類を０．１～５０ｇ／Ｌと、
結晶調整剤を金属濃度で１～１００ｍｇ／Ｌと、
を含有するシアン系電解金めっき浴。 [1] Gold cyanide salt as a gold source is 0.1 to 15 g / L in gold concentration,
2.5 to 50 g / L of oxalate as oxalic acid,
5 to 100 g / L of inorganic acid conductive salt,
0.1 to 50 g / L of water-soluble polysaccharide,
The crystal modifier is 1 to 100 mg / L in metal concentration,
A cyan electrolytic gold plating bath containing
［２］ 前記水溶性多糖類が、デキストリン、α－シクロデキストリン、β－シクロデキストリン及びデキストランから選択される１種又は２種以上である［１］に記載のシアン系電解金めっき浴。
[2] The cyan electrolytic gold plating bath according to [1], wherein the water-soluble polysaccharide is one or more selected from dextrin, α-cyclodextrin, β-cyclodextrin and dextran.
［３］ 前記結晶調整剤が、Ｔｌ化合物、Ｐｂ化合物及びＡｓ化合物から選択される１種又は２種以上である［１］に記載のシアン系電解金めっき浴。
[3] The cyan electrolytic gold plating bath according to [1], wherein the crystal modifier is one or more selected from a Tl compound, a Pb compound, and an As compound.
［４］ パターニングされた半導体ウエハ上に、［１］乃至［３］に記載のシアン系電解金めっき浴を用いて電解金めっきを行った後、２００～３００℃で５～６００分間熱処理することにより、皮膜硬度が７０～１２０ＨＶの金バンプを形成する、バンプ形成方法。
[4] Electrolytic gold plating is performed on the patterned semiconductor wafer using the cyan electrolytic gold plating bath described in [1] to [3], followed by heat treatment at 200 to 300 ° C. for 5 to 600 minutes. To form a gold bump having a film hardness of 70 to 120 HV.
本発明のシアン系電解金めっき浴を用いて形成された金バンプは、皮膜硬度が７０～１２０ＨＶであり、ファインピッチの電子部品における半導体ウエハと基板との電気的接合に適する。また、本発明の電解金めっき浴は、シアン化金塩を用いるため、非シアン系の電解金めっき浴と比較して浴管理が容易である。本発明のシアン系電解金めっき浴を用いると、高硬度の金バンプを低コストで形成することができる。したがって、本発明は、小型の電子部品の生産コスト低減に寄与する。
The gold bump formed using the cyan electrolytic gold plating bath of the present invention has a film hardness of 70 to 120 HV and is suitable for electrical bonding between a semiconductor wafer and a substrate in a fine pitch electronic component. Moreover, since the electrolytic gold plating bath of the present invention uses a gold cyanide salt, the bath management is easier as compared with a non-cyan electrolytic gold plating bath. When the cyan electrolytic gold plating bath of the present invention is used, high-hardness gold bumps can be formed at low cost. Therefore, the present invention contributes to reducing the production cost of small electronic components.
本発明のシアン系電解金めっき浴は、金源としてのシアン化金塩と、シュウ酸塩と、無機酸伝導塩と、水溶性多糖類と、結晶調整剤とを含有する。本発明のシアン系電解金めっき浴を用いて形成される金バンプは、熱処理後の皮膜硬度が７０～１２０ＨＶである。以下、本発明のシアン系電解金めっき浴を構成する各成分について説明する。
The cyan electrolytic gold plating bath of the present invention contains a gold cyanide salt as a gold source, an oxalate, an inorganic acid conductive salt, a water-soluble polysaccharide, and a crystal modifier. Gold bumps formed using the cyan electrolytic gold plating bath of the present invention have a film hardness of 70 to 120 HV after heat treatment. Hereinafter, each component constituting the cyan electrolytic gold plating bath of the present invention will be described.
［シアン化金塩］
本発明のシアン系電解金めっき浴には、金源として公知のシアン化金塩を制限することなく使用することができる。シアン化金塩としては、シアン化金カリウム、シアン化金ナトリウム、シアン化金アンモニウムが例示される。 [Gold cyanide]
In the cyan electrolytic gold plating bath of the present invention, a known gold cyanide salt can be used without limitation as a gold source. Examples of the gold cyanide salt include potassium gold cyanide, sodium gold cyanide, and ammonium gold cyanide.
本発明のシアン系電解金めっき浴には、金源として公知のシアン化金塩を制限することなく使用することができる。シアン化金塩としては、シアン化金カリウム、シアン化金ナトリウム、シアン化金アンモニウムが例示される。 [Gold cyanide]
In the cyan electrolytic gold plating bath of the present invention, a known gold cyanide salt can be used without limitation as a gold source. Examples of the gold cyanide salt include potassium gold cyanide, sodium gold cyanide, and ammonium gold cyanide.
シアン化金塩の配合量は、金濃度として、０．１～１５ｇ／Ｌであり、４～１５ｇ／Ｌが好ましい。金濃度が０．１ｇ／Ｌ未満である場合、陰極電流効率が低く、金膜厚が不均一になったり、所望の金膜厚を得られなくなったりする。なお、金膜厚は１０～２０μｍであることが好ましい。金濃度が１５ｇ／Ｌを超える場合、陰極電流効率が金イオン濃度に比例して増大しなくなるため効率的でない。また、めっき液の持ち出しによる金メタルのロスが大きくなる。そのため、生産コストが上昇する。
The compounding amount of the gold cyanide salt is 0.1 to 15 g / L as gold concentration, and preferably 4 to 15 g / L. When the gold concentration is less than 0.1 g / L, the cathode current efficiency is low, the gold film thickness becomes non-uniform, or a desired gold film thickness cannot be obtained. The gold film thickness is preferably 10 to 20 μm. When the gold concentration exceeds 15 g / L, the cathode current efficiency does not increase in proportion to the gold ion concentration, which is not efficient. Further, the loss of gold metal due to taking out of the plating solution increases. As a result, production costs increase.
［伝導塩］
本発明のシアン系電解金めっき浴は、無機酸伝導塩と、少なくともシュウ酸塩を含む有機酸伝導塩とが併用される。シュウ酸塩を用いない場合、フォトレジストとウエハとの間にめっきが潜り込み、パターン外析出が起こるため好ましくない。即ち、めっき潜り込みの分だけ金スパッタ膜のめっき皮膜が厚くなり、金めっき後のＵＢＭ層のエッチング処理工程で除去しきれずに導通不良となることがある。無機酸伝導塩を用いない場合、バンプ高さのバラツキが大きくなり好ましくない。 [Conductive salt]
In the cyan electrolytic gold plating bath of the present invention, an inorganic acid conductive salt and an organic acid conductive salt containing at least oxalate are used in combination. When oxalate is not used, plating sinks between the photoresist and the wafer, and deposition outside the pattern occurs, which is not preferable. That is, the plating film of the gold sputtered film is thickened by the amount of penetration of the plating, and may not be completely removed in the etching process of the UBM layer after gold plating, resulting in poor conduction. When an inorganic acid conductive salt is not used, the bump height varies greatly, which is not preferable.
本発明のシアン系電解金めっき浴は、無機酸伝導塩と、少なくともシュウ酸塩を含む有機酸伝導塩とが併用される。シュウ酸塩を用いない場合、フォトレジストとウエハとの間にめっきが潜り込み、パターン外析出が起こるため好ましくない。即ち、めっき潜り込みの分だけ金スパッタ膜のめっき皮膜が厚くなり、金めっき後のＵＢＭ層のエッチング処理工程で除去しきれずに導通不良となることがある。無機酸伝導塩を用いない場合、バンプ高さのバラツキが大きくなり好ましくない。 [Conductive salt]
In the cyan electrolytic gold plating bath of the present invention, an inorganic acid conductive salt and an organic acid conductive salt containing at least oxalate are used in combination. When oxalate is not used, plating sinks between the photoresist and the wafer, and deposition outside the pattern occurs, which is not preferable. That is, the plating film of the gold sputtered film is thickened by the amount of penetration of the plating, and may not be completely removed in the etching process of the UBM layer after gold plating, resulting in poor conduction. When an inorganic acid conductive salt is not used, the bump height varies greatly, which is not preferable.
無機酸伝導塩としては、リン酸塩を用いる。リン酸塩としては、リン酸ナトリウム、リン酸カリウム、リン酸マグネシウム、リン酸アンモニウムが例示され、リン酸カリウムを用いることが好ましい。無機酸伝導塩の配合量は５～１００ｇ／Ｌであり、１０～８０ｇ／Ｌであることが好ましく、２０～７０ｇ／Ｌであることがより好ましい。
As the inorganic acid conductive salt, phosphate is used. Examples of the phosphate include sodium phosphate, potassium phosphate, magnesium phosphate, and ammonium phosphate, and potassium phosphate is preferably used. The compounding amount of the inorganic acid conductive salt is 5 to 100 g / L, preferably 10 to 80 g / L, and more preferably 20 to 70 g / L.
有機酸伝導塩としては、少なくともシュウ酸塩を用いる。シュウ酸塩としては、シュウ酸カリウム、シュウ酸ナトリウム、シュウ酸アンモニウムが例示される。シュウ酸塩の配合量は、シュウ酸として２．５～５０ｇ／Ｌであり、１０～３０ｇ／Ｌが好ましい。２．５ｇ／Ｌ未満である場合、めっき潜り込みが発生し、１００ｇ／Ｌを超える場合、めっき外観が不良になりやすくなる。シュウ酸塩以外の有機酸伝導塩としては、クエン酸塩、ギ酸塩が例示される。クエン酸塩、ギ酸塩としては、クエン酸カリウム、ギ酸カリウムが例示される。これらは単独で用いても良く、２種以上を併用しても良い。有機酸伝導塩の配合量は、５～１５０ｇ／Ｌであり、２０～１４０ｇ／Ｌであることが好ましく、３０～１３０ｇ／Ｌであることがより好ましい。伝導塩の配合量が上記の範囲を超える場合、つきまわり性が悪化したり、金めっき皮膜にやけを生じたりする場合がある。
As the organic acid conductive salt, at least oxalate is used. Examples of the oxalate include potassium oxalate, sodium oxalate, and ammonium oxalate. The blending amount of oxalate is 2.5 to 50 g / L as oxalic acid, and preferably 10 to 30 g / L. If it is less than 2.5 g / L, plating penetration occurs, and if it exceeds 100 g / L, the plating appearance tends to be poor. Examples of organic acid conductive salts other than oxalate include citrate and formate. Examples of the citrate and formate include potassium citrate and potassium formate. These may be used alone or in combination of two or more. The compounding amount of the organic acid conductive salt is 5 to 150 g / L, preferably 20 to 140 g / L, and more preferably 30 to 130 g / L. When the blending amount of the conductive salt exceeds the above range, throwing power may be deteriorated or the gold plating film may be burned.
［水溶性多糖類］
本発明のシアン系電解金めっき浴においては、公知の水溶性多糖類を用いることができる。入手容易性の観点からは、デキストリン、α－シクロデキストリン、β－シクロデキストリン、デキストランを例示することができる。これらの水溶性多糖類は、単独で用いても良く、２種類以上を併用しても良い。 [Water-soluble polysaccharide]
A known water-soluble polysaccharide can be used in the cyan electrolytic gold plating bath of the present invention. From the viewpoint of availability, dextrin, α-cyclodextrin, β-cyclodextrin and dextran can be exemplified. These water-soluble polysaccharides may be used alone or in combination of two or more.
本発明のシアン系電解金めっき浴においては、公知の水溶性多糖類を用いることができる。入手容易性の観点からは、デキストリン、α－シクロデキストリン、β－シクロデキストリン、デキストランを例示することができる。これらの水溶性多糖類は、単独で用いても良く、２種類以上を併用しても良い。 [Water-soluble polysaccharide]
A known water-soluble polysaccharide can be used in the cyan electrolytic gold plating bath of the present invention. From the viewpoint of availability, dextrin, α-cyclodextrin, β-cyclodextrin and dextran can be exemplified. These water-soluble polysaccharides may be used alone or in combination of two or more.
熱処理後の金バンプの皮膜硬度を７０～１２０ＨＶの高硬度にする場合、水溶性多糖類の配合量は、０．１～５０ｇ／Ｌが好ましく、０．５～３０ｇ／Ｌがより好ましい。配合量が０．１ｇ／Ｌ未満である場合、熱処理後の金バンプの皮膜硬度が６０ＨＶ未満になる。そのような金バンプは、基板と半導体ウエハとの熱圧着により変形しやすい。半導体ウエハ上の回路がファインピッチで形成されている場合、変形した金バンプ同士が接触して接合に不具合が出るおそれがある。また、異方性導電接着剤中の導電粒子の硬度に対して金バンプの皮膜硬度が低過ぎると、熱圧着工程で導電粒子が金バンプ中に埋没する。その結果、金バンプと基板電極との間で導電粒子が熱圧着されない。配合量が５０ｇ／Ｌを超える場合、ヤケめっきが発生して外観不良となる。
When the film hardness of the gold bump after heat treatment is set to a high hardness of 70 to 120 HV, the blending amount of the water-soluble polysaccharide is preferably 0.1 to 50 g / L, more preferably 0.5 to 30 g / L. When the blending amount is less than 0.1 g / L, the film hardness of the gold bump after the heat treatment becomes less than 60 HV. Such gold bumps are easily deformed by thermocompression bonding between the substrate and the semiconductor wafer. When the circuit on the semiconductor wafer is formed at a fine pitch, the deformed gold bumps may come into contact with each other, resulting in a problem in bonding. On the other hand, if the coating hardness of the gold bump is too low with respect to the hardness of the conductive particle in the anisotropic conductive adhesive, the conductive particle is buried in the gold bump in the thermocompression bonding step. As a result, the conductive particles are not thermocompression bonded between the gold bump and the substrate electrode. If the blending amount exceeds 50 g / L, burnt plating occurs, resulting in poor appearance.
上記の水溶性多糖類を含有する本発明のシアン系電解金めっき浴を用いて、後に詳説する方法でめっきを行うことにより、熱処理後の皮膜硬度が７０～１２０ＨＶの金バンプを形成することができる。
By using the cyan electrolytic gold plating bath of the present invention containing the above-mentioned water-soluble polysaccharide and performing plating by a method described in detail later, a gold bump having a film hardness of 70 to 120 HV after heat treatment can be formed. it can.
熱処理後の金バンプの皮膜硬度は、水溶性多糖類の種類や配合量を調節することにより制御することができる。その理由は明らかでないが、上記の所定の水溶性多糖類が、金皮膜中に不純物として取り込まれやすい性質を有するためと推察される。すなわち、シアン系電解金めっき浴中に配合される水溶性多糖類は金皮膜中に共析されることで、熱処理後の金の再結晶化を抑制する。これにより、熱処理後の皮膜硬度が高い金バンプを形成することができると考えられる。
The film hardness of the gold bump after the heat treatment can be controlled by adjusting the type and blending amount of the water-soluble polysaccharide. The reason is not clear, but it is presumed that the predetermined water-soluble polysaccharide has the property of being easily incorporated as an impurity in the gold film. That is, the water-soluble polysaccharide blended in the cyan electrolytic gold plating bath is co-deposited in the gold film, thereby suppressing recrystallization of gold after the heat treatment. Thereby, it is considered that gold bumps having high film hardness after heat treatment can be formed.
金バンプの皮膜硬度は、導電粒子の種類や相手金属の硬度との相対性、回路のピッチ幅等種々の条件を考慮して選択される。
The film hardness of the gold bump is selected in consideration of various conditions such as the type of conductive particles, the relativity with the hardness of the counterpart metal, and the pitch width of the circuit.
［結晶調整剤］
本発明のシアン系電解金めっき浴においては、結晶調整剤としてＴｌ化合物、Ｐｂ化合物又はＡｓ化合物を添加する。Ｔｌ化合物としては、ギ酸タリウム、マロン酸タリウム、硫酸タリウム、硝酸タリウムが例示される。Ｐｂ化合物としては、クエン酸鉛、硝酸鉛、硫酸鉛が例示される。好ましくは硝酸鉛が用いられる。Ａｓ化合物としては、三酸化二ヒ素が例示される。これらのＴｌ化合物、Ｐｂ化合物及びＡｓ化合物は単独で使用しても良いし、２種以上を併用しても良い。 [Crystal modifier]
In the cyan electrolytic gold plating bath of the present invention, a Tl compound, Pb compound or As compound is added as a crystal modifier. Examples of the Tl compound include thallium formate, thallium malonate, thallium sulfate, and thallium nitrate. Examples of the Pb compound include lead citrate, lead nitrate, and lead sulfate. Preferably, lead nitrate is used. An arsenic trioxide is illustrated as an As compound. These Tl compounds, Pb compounds and As compounds may be used alone or in combination of two or more.
本発明のシアン系電解金めっき浴においては、結晶調整剤としてＴｌ化合物、Ｐｂ化合物又はＡｓ化合物を添加する。Ｔｌ化合物としては、ギ酸タリウム、マロン酸タリウム、硫酸タリウム、硝酸タリウムが例示される。Ｐｂ化合物としては、クエン酸鉛、硝酸鉛、硫酸鉛が例示される。好ましくは硝酸鉛が用いられる。Ａｓ化合物としては、三酸化二ヒ素が例示される。これらのＴｌ化合物、Ｐｂ化合物及びＡｓ化合物は単独で使用しても良いし、２種以上を併用しても良い。 [Crystal modifier]
In the cyan electrolytic gold plating bath of the present invention, a Tl compound, Pb compound or As compound is added as a crystal modifier. Examples of the Tl compound include thallium formate, thallium malonate, thallium sulfate, and thallium nitrate. Examples of the Pb compound include lead citrate, lead nitrate, and lead sulfate. Preferably, lead nitrate is used. An arsenic trioxide is illustrated as an As compound. These Tl compounds, Pb compounds and As compounds may be used alone or in combination of two or more.
結晶調整剤の配合量は、本発明の目的を損なわない範囲で適宜定めることができる。通常、金属濃度として０．１ｍｇ～１００ｍｇ／Ｌであり、０．５～５０ｍｇ／Ｌが好ましく、１～３０ｍｇ／Ｌがより好ましい。配合量が１００ｍｇ／Ｌを超える場合、めっき付きまわりが悪化するおそれがある。また、得られる金めっき皮膜の外観にムラが生じる。配合量が０．１ｍｇ／Ｌ未満である場合、得られる金めっき皮膜にヤケが生じる。
The compounding amount of the crystal modifier can be appropriately determined within a range not impairing the object of the present invention. Usually, the metal concentration is 0.1 mg to 100 mg / L, preferably 0.5 to 50 mg / L, more preferably 1 to 30 mg / L. When the blending amount exceeds 100 mg / L, there is a possibility that the area with plating may deteriorate. Moreover, unevenness occurs in the appearance of the obtained gold plating film. If the blending amount is less than 0.1 mg / L, the resulting gold plating film will be burned.
［その他の成分］
本発明のシアン系電解金めっき浴においては、上記の成分の他に、本発明の目的を損なわない範囲でｐＨ調整剤等の成分を含有させることができる。ｐＨ調整剤としては、水酸化ナトリウム、水酸化カリウム、水酸化アンモニウム及びリン酸、クエン酸、シュウ酸が例示される。 [Other ingredients]
In the cyan electrolytic gold plating bath of the present invention, in addition to the above components, components such as a pH adjusting agent can be contained within a range not impairing the object of the present invention. Examples of the pH adjuster include sodium hydroxide, potassium hydroxide, ammonium hydroxide, phosphoric acid, citric acid, and oxalic acid.
本発明のシアン系電解金めっき浴においては、上記の成分の他に、本発明の目的を損なわない範囲でｐＨ調整剤等の成分を含有させることができる。ｐＨ調整剤としては、水酸化ナトリウム、水酸化カリウム、水酸化アンモニウム及びリン酸、クエン酸、シュウ酸が例示される。 [Other ingredients]
In the cyan electrolytic gold plating bath of the present invention, in addition to the above components, components such as a pH adjusting agent can be contained within a range not impairing the object of the present invention. Examples of the pH adjuster include sodium hydroxide, potassium hydroxide, ammonium hydroxide, phosphoric acid, citric acid, and oxalic acid.
［金バンプの形成方法］
本発明のシアン系電解金めっき浴を用いて、常法に従ってめっき操作を行うことにより、皮膜硬度が７０～１２０ＨＶで、膜厚が１０～５０μｍの金皮膜を形成することができる。本発明のシアン系電解金めっき浴を用いて、半導体ウエハ上に金バンプを形成する方法を図１を参照しながら説明する。 [Gold bump formation method]
By performing a plating operation according to a conventional method using the cyan electrolytic gold plating bath of the present invention, a gold film having a film hardness of 70 to 120 HV and a film thickness of 10 to 50 μm can be formed. A method for forming gold bumps on a semiconductor wafer using the cyan electrolytic gold plating bath of the present invention will be described with reference to FIG.
本発明のシアン系電解金めっき浴を用いて、常法に従ってめっき操作を行うことにより、皮膜硬度が７０～１２０ＨＶで、膜厚が１０～５０μｍの金皮膜を形成することができる。本発明のシアン系電解金めっき浴を用いて、半導体ウエハ上に金バンプを形成する方法を図１を参照しながら説明する。 [Gold bump formation method]
By performing a plating operation according to a conventional method using the cyan electrolytic gold plating bath of the present invention, a gold film having a film hardness of 70 to 120 HV and a film thickness of 10 to 50 μm can be formed. A method for forming gold bumps on a semiconductor wafer using the cyan electrolytic gold plating bath of the present invention will be described with reference to FIG.
（１） 積層工程
図１は、本発明のシアン系電解金めっき浴を用いて形成された金バンプの一例を示す断面図である。先ず、半導体ウエハ１の回路層１’が形成された面にＡｌ電極２が形成される。次に、回路層１’の表面に、回路層１’及びＡｌ電極２を被覆するパッシベーション膜３が成膜される。パッシベーション膜３には、Ａｌ電極２の一部を露出させる位置に開口部３ａが設けられる。パッシベーション膜３の表面には、ＴｉＷスパッタ膜４が成膜される。パッシベーション膜３及びパッシベーション膜３の開口部３ａから露出するＡｌ電極２は、ＴｉＷスパッタ膜４により被覆される。ＴｉＷスパッタ膜４の表面には、Ａｕスパッタ膜５が成膜される。ＴｉＷスパッタ膜４及びＡｕスパッタ膜５は、Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ（ＵＢＭ）層６を構成する。ＵＢＭ層６の表面には、レジスト膜８が成膜され、マスキングされる。レジスト膜８には、Ａｕスパッタ膜５の一部を露出させる開口部８ａが設けられる。レジスト膜８の開口部８ａは、レジスト膜８の下層においてＡｌ電極２が位置する領域に設けられる。レジスト膜８の材料としては、ネガ型フォトレジスト等を用いることが好ましい。 (1) Lamination process FIG. 1: is sectional drawing which shows an example of the gold bump formed using the cyan-type electrolytic gold plating bath of this invention. First, theAl electrode 2 is formed on the surface of the semiconductor wafer 1 on which the circuit layer 1 ′ is formed. Next, a passivation film 3 that covers the circuit layer 1 ′ and the Al electrode 2 is formed on the surface of the circuit layer 1 ′. In the passivation film 3, an opening 3 a is provided at a position where a part of the Al electrode 2 is exposed. A TiW sputtered film 4 is formed on the surface of the passivation film 3. The Al film 2 exposed from the passivation film 3 and the opening 3 a of the passivation film 3 is covered with a TiW sputtered film 4. An Au sputtered film 5 is formed on the surface of the TiW sputtered film 4. The TiW sputtered film 4 and the Au sputtered film 5 constitute an under bump metal (UBM) layer 6. A resist film 8 is formed on the surface of the UBM layer 6 and masked. The resist film 8 is provided with an opening 8 a that exposes a part of the Au sputtered film 5. The opening 8 a of the resist film 8 is provided in a region where the Al electrode 2 is located in the lower layer of the resist film 8. As a material for the resist film 8, it is preferable to use a negative photoresist or the like.
図１は、本発明のシアン系電解金めっき浴を用いて形成された金バンプの一例を示す断面図である。先ず、半導体ウエハ１の回路層１’が形成された面にＡｌ電極２が形成される。次に、回路層１’の表面に、回路層１’及びＡｌ電極２を被覆するパッシベーション膜３が成膜される。パッシベーション膜３には、Ａｌ電極２の一部を露出させる位置に開口部３ａが設けられる。パッシベーション膜３の表面には、ＴｉＷスパッタ膜４が成膜される。パッシベーション膜３及びパッシベーション膜３の開口部３ａから露出するＡｌ電極２は、ＴｉＷスパッタ膜４により被覆される。ＴｉＷスパッタ膜４の表面には、Ａｕスパッタ膜５が成膜される。ＴｉＷスパッタ膜４及びＡｕスパッタ膜５は、Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ（ＵＢＭ）層６を構成する。ＵＢＭ層６の表面には、レジスト膜８が成膜され、マスキングされる。レジスト膜８には、Ａｕスパッタ膜５の一部を露出させる開口部８ａが設けられる。レジスト膜８の開口部８ａは、レジスト膜８の下層においてＡｌ電極２が位置する領域に設けられる。レジスト膜８の材料としては、ネガ型フォトレジスト等を用いることが好ましい。 (1) Lamination process FIG. 1: is sectional drawing which shows an example of the gold bump formed using the cyan-type electrolytic gold plating bath of this invention. First, the
（２） 電解金めっき工程
積層構造が形成された半導体ウエハ１を被めっき物として、ｐＨや液温、電流密度が適宜調整された本発明のシアン系電解金めっき浴を用いて所望の膜厚になるまで電解金めっきを行う。本発明の金めっき浴は、素地がメタライズされ、導電性の高いものであれば、被めっき物を選ばない。特に、レジスト膜８を使用してパターンニングしたシリコンウエハの回路上や、ＧａＡｓウエハなどの化合物ウエハの回路上における金バンプ形成に好適である。 (2) Electrolytic gold plating step Using thesemiconductor wafer 1 having a laminated structure as an object to be plated, a desired film thickness using the cyan electrolytic gold plating bath of the present invention in which pH, liquid temperature, and current density are appropriately adjusted. Electrolytic gold plating is performed until. As long as the gold plating bath of the present invention is metallized and has high conductivity, any object to be plated can be used. In particular, it is suitable for forming gold bumps on a silicon wafer circuit patterned using the resist film 8 or a compound wafer circuit such as a GaAs wafer.
積層構造が形成された半導体ウエハ１を被めっき物として、ｐＨや液温、電流密度が適宜調整された本発明のシアン系電解金めっき浴を用いて所望の膜厚になるまで電解金めっきを行う。本発明の金めっき浴は、素地がメタライズされ、導電性の高いものであれば、被めっき物を選ばない。特に、レジスト膜８を使用してパターンニングしたシリコンウエハの回路上や、ＧａＡｓウエハなどの化合物ウエハの回路上における金バンプ形成に好適である。 (2) Electrolytic gold plating step Using the
本発明のシアン系電解金めっき浴は、ｐＨ４．０～８．０で使用することが好ましく、ｐＨ５．０～７．０で使用することがより好ましい。ｐＨが４．０未満である場合、陰極電流効率が低下し、得られる金皮膜が十分な膜厚にならない。ｐＨが８．０を超える場合、得られる金皮膜の外観が赤色化する。
The cyan electrolytic gold plating bath of the present invention is preferably used at pH 4.0 to 8.0, and more preferably at pH 5.0 to 7.0. When pH is less than 4.0, cathode current efficiency falls and the gold film obtained does not become a sufficient film thickness. When pH exceeds 8.0, the appearance of the obtained gold film turns red.
本発明のシアン系電解金めっき浴の液温は、３０～８０℃が好ましく、４０～７０℃がより好ましい。めっき浴の液温が上記の範囲を外れると、陰極電流効率が低下したり、金めっき浴の安定性を損なったりするため好ましくない。
The liquid temperature of the cyan electrolytic gold plating bath of the present invention is preferably 30 to 80 ° C, more preferably 40 to 70 ° C. If the temperature of the plating bath is out of the above range, it is not preferable because the cathode current efficiency is lowered or the stability of the gold plating bath is impaired.
本発明のシアン系電解金めっき浴を用いる場合の電流密度は、めっき液の組成や液温、その他の条件を勘案して設定される。したがって、一義的には決められないが、例えば、金濃度が８ｇ／Ｌのめっき液を液温５５℃で使用する場合、電流密度は０．５～１．０Ａ／ｄｍ２に設定することが好ましい。適切な電流密度に設定されない場合、めっき外観やめっき皮膜の特性に異常が生じるおそれがある。また、めっき浴が不安定になり、めっき液成分の分解が生じる場合がある。
The current density when using the cyan electrolytic gold plating bath of the present invention is set in consideration of the composition of the plating solution, the solution temperature, and other conditions. Therefore, although not uniquely determined, for example, when a plating solution having a gold concentration of 8 g / L is used at a liquid temperature of 55 ° C., the current density may be set to 0.5 to 1.0 A / dm 2. preferable. If the current density is not set appropriately, the appearance of plating and the characteristics of the plating film may be abnormal. In addition, the plating bath may become unstable and decomposition of the plating solution component may occur.
電解金めっき後、半導体ウエハ１のレジスト膜８は、溶剤によって溶解除去される。レジスト膜８が除去されることにより、金バンプ７で被覆されていない領域のＵＢＭ層６が露出する。露出したＵＢＭ層６はエッチング等により除去される。これにより、金バンプ７で被覆されていない領域ではパッシベーション膜３が露出する。金バンプ７で被覆されているＵＢＭ層６はこの工程で除去されることなく、積層構造が維持される。
After the electrolytic gold plating, the resist film 8 on the semiconductor wafer 1 is dissolved and removed with a solvent. By removing the resist film 8, the UBM layer 6 in a region not covered with the gold bump 7 is exposed. The exposed UBM layer 6 is removed by etching or the like. Thereby, the passivation film 3 is exposed in a region not covered with the gold bumps 7. The UBM layer 6 covered with the gold bumps 7 is not removed in this step, and the laminated structure is maintained.
（３） 熱処理工程
ＵＢＭ層６とレジスト膜８とが除去された後、金バンプ７が形成された半導体ウエハ１は、２００～３００℃で熱処理される。熱処理時間は５分間以上であり、３０～６００分間であることが好ましい。熱処理には、ファインオーブン等が使用される。ファインオーブンは、熱処理に必要な時間、チャンバー内部を設定温度に一定時間保持できるため、該熱処理に適している。熱処理後、半導体ウエハ１は自然冷却される。温度低下の過程で、金が再結晶化することにより皮膜硬度が変化する。上記の形成方法により得られる金バンプの皮膜硬度は７０～１２０ＨＶであり、従来の金バンプより高硬度である。 (3) Heat Treatment Step After the UBM layer 6 and the resistfilm 8 are removed, the semiconductor wafer 1 on which the gold bumps 7 are formed is heat treated at 200 to 300 ° C. The heat treatment time is 5 minutes or more, preferably 30 to 600 minutes. A fine oven or the like is used for the heat treatment. The fine oven is suitable for the heat treatment because the inside of the chamber can be maintained at a set temperature for a certain time for the time required for the heat treatment. After the heat treatment, the semiconductor wafer 1 is naturally cooled. In the process of lowering the temperature, the film hardness changes due to recrystallization of gold. The film hardness of the gold bump obtained by the above forming method is 70 to 120 HV, which is higher than that of the conventional gold bump.
ＵＢＭ層６とレジスト膜８とが除去された後、金バンプ７が形成された半導体ウエハ１は、２００～３００℃で熱処理される。熱処理時間は５分間以上であり、３０～６００分間であることが好ましい。熱処理には、ファインオーブン等が使用される。ファインオーブンは、熱処理に必要な時間、チャンバー内部を設定温度に一定時間保持できるため、該熱処理に適している。熱処理後、半導体ウエハ１は自然冷却される。温度低下の過程で、金が再結晶化することにより皮膜硬度が変化する。上記の形成方法により得られる金バンプの皮膜硬度は７０～１２０ＨＶであり、従来の金バンプより高硬度である。 (3) Heat Treatment Step After the UBM layer 6 and the resist
本発明のシアン系電解金めっき浴は、金源やめっき液を構成する成分を補充管理することにより、２ターン以上使用することができる。「１ターン」とは金めっき浴中の金がすべてめっきに消費された状態をいう。
The cyan electrolytic gold plating bath of the present invention can be used for two or more turns by replenishing and managing the components constituting the gold source and the plating solution. “One turn” means a state in which all gold in the gold plating bath is consumed for plating.
以下、実施例によって本発明を具体的に説明する。本発明はこれらの実施例に限定されるものではない。
Hereinafter, the present invention will be specifically described with reference to examples. The present invention is not limited to these examples.
被めっき物として、素地断面組成がＡｕ／ＴｉＷ／ＳｉＯ２のシリコンウエハを用いた。シリコンウエハのレジスト膜には、ネガ型フォトレジスト（ＪＳＲ社製品名：ＴＨＢ－１２１Ｎ）を使用した。レジスト膜には、配置ピッチ２０μｍでパターニングされた開口部を２つ設けた。一つの開口部の開口形状は、短辺が２０μｍ、長辺が１００μｍの長方形である。もう一つの開口部の開口形状は、１辺が１００μｍの正方形である。
As the object to be plated, a silicon wafer having a substrate cross-sectional composition of Au / TiW / SiO 2 was used. A negative photoresist (JSR product name: THB-121N) was used for the resist film of the silicon wafer. The resist film was provided with two openings patterned at an arrangement pitch of 20 μm. The opening shape of one opening is a rectangle having a short side of 20 μm and a long side of 100 μm. The opening shape of the other opening is a square having a side of 100 μm.
表１－２に記載する組成で、実施例１～１２、比較例１～５のめっき液を調製した。調製されためっき液１Ｌ中に被めっき物を浸漬し、表１－２に記載する条件下で、金膜厚が１５μｍになるまで電解めっき操作を行い、その後熱処理を行った。得られた金バンプの物性を、以下に記載する方法で測定した。測定結果は表１－２に記載した。
The plating solutions of Examples 1 to 12 and Comparative Examples 1 to 5 were prepared with the compositions described in Table 1-2. An object to be plated was immersed in 1 L of the prepared plating solution, and an electroplating operation was performed until the gold film thickness became 15 μm under the conditions described in Table 1-2, followed by heat treatment. The physical property of the obtained gold bump was measured by the method described below. The measurement results are shown in Table 1-2.
〔皮膜硬度（ビッカース硬さ；ＨＶ）〕
被めっき物上に形成された２つの金バンプのうち、一辺が１００μｍの正方形金バンプを用いて、熱処理前及び２５０℃で３０分間熱処理した後の金バンプの硬度を測定した。測定は、ミツトヨ社製微小硬さ試験機ＨＭ－２２１を用いて行った。測定条件は、測定圧子を２５ｇｆ荷重で１０秒保持した。 [Film hardness (Vickers hardness; HV)]
Of the two gold bumps formed on the object to be plated, square gold bumps with a side of 100 μm were used to measure the hardness of the gold bumps before heat treatment and after heat treatment at 250 ° C. for 30 minutes. The measurement was performed using a micro hardness tester HM-221 manufactured by Mitutoyo Corporation. The measurement conditions were that the measurement indenter was held for 10 seconds at a load of 25 gf.
被めっき物上に形成された２つの金バンプのうち、一辺が１００μｍの正方形金バンプを用いて、熱処理前及び２５０℃で３０分間熱処理した後の金バンプの硬度を測定した。測定は、ミツトヨ社製微小硬さ試験機ＨＭ－２２１を用いて行った。測定条件は、測定圧子を２５ｇｆ荷重で１０秒保持した。 [Film hardness (Vickers hardness; HV)]
Of the two gold bumps formed on the object to be plated, square gold bumps with a side of 100 μm were used to measure the hardness of the gold bumps before heat treatment and after heat treatment at 250 ° C. for 30 minutes. The measurement was performed using a micro hardness tester HM-221 manufactured by Mitutoyo Corporation. The measurement conditions were that the measurement indenter was held for 10 seconds at a load of 25 gf.
〔浴安定性〕
被めっき物に電解金めっきを施した後、金めっき浴の様子を目視で観察した。
○：金めっき浴に分解や沈殿が観察されない。
×：金めっき浴に分解や沈殿が観察される。 [Bath stability]
After electrolytic gold plating was applied to the object to be plated, the state of the gold plating bath was visually observed.
○: No decomposition or precipitation is observed in the gold plating bath.
X: Decomposition and precipitation are observed in the gold plating bath.
被めっき物に電解金めっきを施した後、金めっき浴の様子を目視で観察した。
○：金めっき浴に分解や沈殿が観察されない。
×：金めっき浴に分解や沈殿が観察される。 [Bath stability]
After electrolytic gold plating was applied to the object to be plated, the state of the gold plating bath was visually observed.
○: No decomposition or precipitation is observed in the gold plating bath.
X: Decomposition and precipitation are observed in the gold plating bath.
〔めっき皮膜外観〕
被めっき物に形成された金バンプの表面外観を顕微鏡を用いて観察し、色調、ムラ、表面粗さを目視で評価した。
○：色調、ムラに異常が観察されない。
×：色調、ムラに異常が観察される。 [Appearance of plating film]
The surface appearance of the gold bump formed on the object to be plated was observed using a microscope, and the color tone, unevenness, and surface roughness were visually evaluated.
○: No abnormality is observed in color tone and unevenness.
X: Abnormalities are observed in color tone and unevenness.
被めっき物に形成された金バンプの表面外観を顕微鏡を用いて観察し、色調、ムラ、表面粗さを目視で評価した。
○：色調、ムラに異常が観察されない。
×：色調、ムラに異常が観察される。 [Appearance of plating film]
The surface appearance of the gold bump formed on the object to be plated was observed using a microscope, and the color tone, unevenness, and surface roughness were visually evaluated.
○: No abnormality is observed in color tone and unevenness.
X: Abnormalities are observed in color tone and unevenness.
〔めっき潜り込み〕
被めっき物に形成された金バンプの表面外観を顕微鏡を用いて観察し、めっきの潜り込みを目視で評価した。
○：めっき潜り込みが観察されない。
×：めっき潜り込みが観察される。 [Plating penetration]
The surface appearance of the gold bump formed on the object to be plated was observed using a microscope, and the penetration of the plating was visually evaluated.
○: Plating penetration is not observed.
X: Plating penetration is observed.
被めっき物に形成された金バンプの表面外観を顕微鏡を用いて観察し、めっきの潜り込みを目視で評価した。
○：めっき潜り込みが観察されない。
×：めっき潜り込みが観察される。 [Plating penetration]
The surface appearance of the gold bump formed on the object to be plated was observed using a microscope, and the penetration of the plating was visually evaluated.
○: Plating penetration is not observed.
X: Plating penetration is observed.
実施例１～１２で形成された金バンプは、熱処理後の皮膜硬度がいずれも７０～１２０ＨＶの範囲内であり高硬度であった。いずれの金バンプも、色調はレモンイエローで、ムラがなく半光沢～無光沢の良好な外観が得られた。浴安定性も良好であった。
The gold bumps formed in Examples 1 to 12 each had a high hardness because the film hardness after the heat treatment was in the range of 70 to 120 HV. All of the gold bumps were lemon yellow in color and had a good appearance with no unevenness and a semi-gloss to matte appearance. The bath stability was also good.
比較例１で形成された金バンプは、熱処理後の皮膜硬度が７０ＨＶ未満であり低硬度であった。色調はレモンイエローで、ムラがなく半光沢～無光沢の良好な外観であった。浴安定性は良好であった。
The gold bump formed in Comparative Example 1 had a low hardness with a film hardness after heat treatment of less than 70 HV. The color tone was lemon yellow and there was no unevenness and it was a semi-gloss to matte appearance. The bath stability was good.
比較例２で形成された金バンプは、熱処理後の皮膜硬度が７０ＨＶ未満であり低硬度であった。また、フォトレジストとウエハとの間にめっきの潜り込みが見られた。得られたバンプの外観は、ムラがなく、半光沢～無光沢の良好な外観であった。浴安定性は良好であった。
The gold bumps formed in Comparative Example 2 had a low hardness with a film hardness after heat treatment of less than 70 HV. Moreover, the penetration of plating was observed between the photoresist and the wafer. The appearance of the obtained bumps was uniform and had a good appearance that was semi-glossy to matte. The bath stability was good.
比較例３で形成された金バンプは、熱処理後の皮膜硬度が９０ＨＶであり高硬度であった。しかし、フォトレジストとウエハとの間にめっきの潜り込みが見られた。得られたバンプの外観は、ムラがなく、半光沢～無光沢の良好な外観であった。浴安定性は良好であった。
The gold bump formed in Comparative Example 3 had a high hardness of 90 HV after the heat treatment. However, there was a dip in the plating between the photoresist and the wafer. The appearance of the obtained bumps was uniform and had a good appearance that was semi-glossy to matte. The bath stability was good.
比較例４で形成された金バンプは、熱処理後の皮膜硬度が７０ＨＶ未満であり低硬度であった。また、フォトレジストとウエハとの間にめっきの潜り込みが見られた。得られたバンプの外観は、ムラがなく、半光沢～無光沢の良好な外観であった。浴安定性は良好であった。
The gold bump formed in Comparative Example 4 had a low hardness with a film hardness after heat treatment of less than 70 HV. Moreover, the penetration of plating was observed between the photoresist and the wafer. The appearance of the obtained bumps was uniform and had a good appearance that was semi-glossy to matte. The bath stability was good.
比較例５で形成された金バンプは、熱処理後の皮膜硬度が９０ＨＶであり高硬度であった。また、フォトレジストとウエハとの間にめっきの潜り込みが見られた。得られたバンプの外観は、ムラがあった。浴安定性は良好であった。
The gold bump formed in Comparative Example 5 had a high hardness of 90 HV after heat treatment. Moreover, the penetration of plating was observed between the photoresist and the wafer. The appearance of the obtained bump was uneven. The bath stability was good.
１ 半導体ウエハ
１’ 回路層
２ Ａｌ電極
３ パッシベーション膜
３ａ パッシベーション膜の開口部
４ ＴｉＷスパッタ膜
５ 金スパッタ膜
６ ＵＢＭ層
７ 金バンプ
７ａ 金バンプの表面
８ レジスト膜
８ａ レジスト膜の開口部
１０ プリント配線基板
１１ 硬質基板
１２ 基板配線パターン
１４ 基板電極
１６ 半導体チップ
１８ 封止材
２０ 異方性導電接着剤 DESCRIPTION OFSYMBOLS 1 Semiconductor wafer 1 'Circuit layer 2 Al electrode 3 Passivation film 3a Passivation film opening 4 TiW sputter film 5 Gold sputter film 6 UBM layer 7 Gold bump 7a Gold bump surface 8 Resist film 8a Resist film opening 10 Print wiring Substrate 11 Hard substrate 12 Substrate wiring pattern 14 Substrate electrode 16 Semiconductor chip 18 Sealing material 20 Anisotropic conductive adhesive
１’ 回路層
２ Ａｌ電極
３ パッシベーション膜
３ａ パッシベーション膜の開口部
４ ＴｉＷスパッタ膜
５ 金スパッタ膜
６ ＵＢＭ層
７ 金バンプ
７ａ 金バンプの表面
８ レジスト膜
８ａ レジスト膜の開口部
１０ プリント配線基板
１１ 硬質基板
１２ 基板配線パターン
１４ 基板電極
１６ 半導体チップ
１８ 封止材
２０ 異方性導電接着剤 DESCRIPTION OF
Claims (4)
- 金源としてのシアン化金塩を金濃度で０．１～１５ｇ／Ｌと、
シュウ酸塩をシュウ酸として２．５～５０ｇ／Ｌと、
無機酸伝導塩を５～１００ｇ／Ｌと、
水溶性多糖類を０．１～５０ｇ／Ｌと、
結晶調整剤を金属濃度で０．１～１００ｍｇ／Ｌと、
を含有することを特徴とするシアン系電解金めっき浴。 Gold cyanide salt as a gold source at a gold concentration of 0.1 to 15 g / L,
2.5 to 50 g / L of oxalate as oxalic acid,
5 to 100 g / L of inorganic acid conductive salt,
0.1 to 50 g / L of water-soluble polysaccharide,
The crystal modifier is a metal concentration of 0.1 to 100 mg / L,
A cyan electrolytic gold plating bath comprising: - 前記水溶性多糖類が、デキストリン、α－シクロデキストリン、β－シクロデキストリン及びデキストランから選択される１種又は２種以上である請求項１に記載のシアン系電解金めっき浴。 The cyan electrolytic gold plating bath according to claim 1, wherein the water-soluble polysaccharide is one or more selected from dextrin, α-cyclodextrin, β-cyclodextrin and dextran.
- 前記結晶調整剤が、Ｔｌ化合物、Ｐｂ化合物及びＡｓ化合物から選択される１種又は２種以上である請求項１に記載のシアン系電解金めっき浴。 The cyan electrolytic gold plating bath according to claim 1, wherein the crystal modifier is one or more selected from a Tl compound, a Pb compound, and an As compound.
- パターニングされた半導体ウエハ上に、請求項１乃至３のいずれか１項に記載のシアン系電解金めっき浴を用いて電解金めっきを行った後、２００～３００℃で５～６００分間熱処理することにより、皮膜硬度が７０～１２０ＨＶの金バンプを形成する、バンプ形成方法。 Electrolytic gold plating is performed on the patterned semiconductor wafer using the cyan electrolytic gold plating bath according to any one of claims 1 to 3, followed by heat treatment at 200 to 300 ° C for 5 to 600 minutes. To form a gold bump having a film hardness of 70 to 120 HV.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020197014454A KR20190057163A (en) | 2014-06-11 | 2015-05-15 | Cyanide electrolytic gold plating bath and bump formation method using same |
| CN201580022227.9A CN106460213B (en) | 2014-06-11 | 2015-05-15 | Cyanogen type electrolytic gold plating bath and the method for forming bump for using it |
| KR1020167031053A KR20170016823A (en) | 2014-06-11 | 2015-05-15 | Cyanide electrolytic gold plating bath and bump formation method using same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014-120323 | 2014-06-11 | ||
| JP2014120323A JP6393526B2 (en) | 2014-06-11 | 2014-06-11 | Cyan-based electrolytic gold plating bath and bump forming method using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2015190218A1 true WO2015190218A1 (en) | 2015-12-17 |
Family
ID=54833323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2015/063991 WO2015190218A1 (en) | 2014-06-11 | 2015-05-15 | Cyanide electrolytic gold plating bath and bump formation method using same |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP6393526B2 (en) |
| KR (2) | KR20190057163A (en) |
| CN (1) | CN106460213B (en) |
| TW (1) | TWI617707B (en) |
| WO (1) | WO2015190218A1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105543910A (en) * | 2015-12-25 | 2016-05-04 | 西南石油大学 | Nickel-tungsten alloy composite coating and preparation method thereof |
| WO2022140770A1 (en) * | 2020-12-21 | 2022-06-30 | Northwestern University | SUPRAMOLECULAR GOLD STRIPPING FROM ACTIVATED CARBON USING α-CYCLODEXTRIN |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113913879B (en) * | 2021-09-30 | 2022-08-09 | 深圳市联合蓝海黄金材料科技股份有限公司 | Cyanide-free electrogilding solution, use thereof, method for producing gold bumps by electrogilding, gold bumps and electronic components |
| CN116240597B (en) * | 2022-12-29 | 2024-03-26 | 华为技术有限公司 | Electroplating solution and application thereof |
| CN115928161A (en) * | 2022-12-29 | 2023-04-07 | 华为技术有限公司 | Gold electroplating solution and application thereof, gold bump and preparation method thereof, electronic component and electronic equipment |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5684495A (en) * | 1979-12-12 | 1981-07-09 | Electroplating Eng Of Japan Co | Pure gold plating liquid |
| JPH0959792A (en) * | 1995-08-22 | 1997-03-04 | Shinko Electric Ind Co Ltd | Gold sulfite plating solution |
| JP2004360006A (en) * | 2003-06-04 | 2004-12-24 | Mitsubishi Chemicals Corp | Gold plating liquid, and gold plating method |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3562120A (en) * | 1966-09-07 | 1971-02-09 | Sel Rex Corp | Plating of smooth,semibright gold deposits |
| JP4856802B2 (en) * | 1999-03-31 | 2012-01-18 | 日本表面化学株式会社 | Metal surface treatment method |
| CN1394987A (en) * | 2002-08-20 | 2003-02-05 | 中国科学院电子学研究所 | Goldplating solution unsubstituted with nickel |
| JPWO2006049021A1 (en) * | 2004-11-02 | 2008-05-29 | 三菱化学株式会社 | Gold plating solution and gold plating method |
| JP4713290B2 (en) * | 2005-09-30 | 2011-06-29 | エヌ・イーケムキャット株式会社 | Forming method of gold bump or gold wiring |
| JP2007321213A (en) * | 2006-06-02 | 2007-12-13 | Shinko Electric Ind Co Ltd | Electrolytic gold plating liquid and method for managing the same |
| JP4925792B2 (en) * | 2006-11-07 | 2012-05-09 | メタローテクノロジーズジャパン株式会社 | Non-cyan electrolytic gold plating bath for bump formation |
| JP5336785B2 (en) | 2007-08-07 | 2013-11-06 | メタローテクノロジーズジャパン株式会社 | Non-cyan electrolytic gold plating bath for bump formation and bump formation method |
| WO2011118537A1 (en) * | 2010-03-26 | 2011-09-29 | メタローテクノロジーズジャパン株式会社 | Cyanide based electrolytic gold plating solution and plating method using same |
| CN103290440B (en) * | 2012-02-22 | 2016-12-14 | 美泰乐科技(日本)股份有限公司 | Au bump formation non-cyanogen type electrolytic gold plating bath and au bump forming method |
-
2014
- 2014-06-11 JP JP2014120323A patent/JP6393526B2/en active Active
-
2015
- 2015-05-15 KR KR1020197014454A patent/KR20190057163A/en not_active Application Discontinuation
- 2015-05-15 CN CN201580022227.9A patent/CN106460213B/en active Active
- 2015-05-15 WO PCT/JP2015/063991 patent/WO2015190218A1/en active Application Filing
- 2015-05-15 KR KR1020167031053A patent/KR20170016823A/en active Application Filing
- 2015-06-08 TW TW104118481A patent/TWI617707B/en active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5684495A (en) * | 1979-12-12 | 1981-07-09 | Electroplating Eng Of Japan Co | Pure gold plating liquid |
| JPH0959792A (en) * | 1995-08-22 | 1997-03-04 | Shinko Electric Ind Co Ltd | Gold sulfite plating solution |
| JP2004360006A (en) * | 2003-06-04 | 2004-12-24 | Mitsubishi Chemicals Corp | Gold plating liquid, and gold plating method |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105543910A (en) * | 2015-12-25 | 2016-05-04 | 西南石油大学 | Nickel-tungsten alloy composite coating and preparation method thereof |
| CN105543910B (en) * | 2015-12-25 | 2018-01-30 | 西南石油大学 | A kind of nickel tungsten composite deposite and preparation method thereof |
| WO2022140770A1 (en) * | 2020-12-21 | 2022-06-30 | Northwestern University | SUPRAMOLECULAR GOLD STRIPPING FROM ACTIVATED CARBON USING α-CYCLODEXTRIN |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106460213B (en) | 2019-01-29 |
| CN106460213A (en) | 2017-02-22 |
| KR20190057163A (en) | 2019-05-27 |
| JP2016000839A (en) | 2016-01-07 |
| TW201610240A (en) | 2016-03-16 |
| JP6393526B2 (en) | 2018-09-19 |
| KR20170016823A (en) | 2017-02-14 |
| TWI617707B (en) | 2018-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5808402B2 (en) | Method for forming a solder alloy deposit on a substrate | |
| WO2015190218A1 (en) | Cyanide electrolytic gold plating bath and bump formation method using same | |
| TWI477660B (en) | Non cyanide gold plating bath for bump | |
| JP5808403B2 (en) | Method for forming a solder deposit on a substrate | |
| JP6015239B2 (en) | Terminal structure, and semiconductor element and module substrate having the same | |
| US10283484B2 (en) | Low cost substrates | |
| JP2008115449A (en) | Non-cyanogen-based gold electroplating bath for forming gold bump or gold wiring | |
| JP2009062584A (en) | Cyanide-free electrolytic gold plating bath for bump formation, and method for forming bump | |
| CN103290440B (en) | Au bump formation non-cyanogen type electrolytic gold plating bath and au bump forming method | |
| JP2006131926A (en) | Plating method for micropore, method for forming gold bump using the same, method for producing semiconductor device, and semiconductor device | |
| CN109727942A (en) | The manufacturing method of semiconductor device and semiconductor device | |
| JP2009071093A (en) | Bump and bump forming method | |
| JP5620798B2 (en) | Non-cyan electrolytic gold plating bath for gold bump formation and gold bump formation method | |
| JP2008115450A (en) | Non-cyanogen type electrolytic gold plating bath for bump formation | |
| CN110115116B (en) | Method for forming solderable solder deposits on contact pads | |
| US20200291538A1 (en) | Porous Cu on Cu Surface for Semiconductor Packages | |
| TWI513864B (en) | Preparation method of non - cyanide electrolytic gold plating bath and gold bump for forming gold bump | |
| JP2003347716A (en) | Wiring board | |
| KR20130095481A (en) | Non cyanide gold plating bath for bump and forming method of gold bump |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 15806259 Country of ref document: EP Kind code of ref document: A1 |
|
| ENP | Entry into the national phase |
Ref document number: 20167031053 Country of ref document: KR Kind code of ref document: A |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 15806259 Country of ref document: EP Kind code of ref document: A1 |