WO2015186950A1 - 디지털-아날로그 변환방법 및 장치 - Google Patents

디지털-아날로그 변환방법 및 장치 Download PDF

Info

Publication number
WO2015186950A1
WO2015186950A1 PCT/KR2015/005514 KR2015005514W WO2015186950A1 WO 2015186950 A1 WO2015186950 A1 WO 2015186950A1 KR 2015005514 W KR2015005514 W KR 2015005514W WO 2015186950 A1 WO2015186950 A1 WO 2015186950A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
common mode
digital
reference current
analog
Prior art date
Application number
PCT/KR2015/005514
Other languages
English (en)
French (fr)
Inventor
이종우
조병학
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to US15/315,549 priority Critical patent/US9774338B2/en
Priority to EP15803068.4A priority patent/EP3151431A4/en
Publication of WO2015186950A1 publication Critical patent/WO2015186950A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Definitions

  • the present invention relates to a digital-analog conversion method and apparatus, and more particularly, to a digital-analog conversion method and apparatus of a common mode feedback method.
  • a transmitting end of a wireless communication device includes a digital-analog converter (DAC) for converting a digital signal generated by a baseband modem into an analog signal.
  • the digital-analog converter includes an in-phase digital-analog converter and a quadrature-phase digital-analog converter. Each analog current signal converted by each converter is converted into a voltage signal using an external resistor or a current-voltage converter inside a radio frequency integrated circuit (RFIC).
  • RFIC radio frequency integrated circuit
  • the digital signal generated by the baseband modem has a constant In-Phase / Quadrature Phase (I / Q) gain.
  • the converted analog signal causes the I / Q gain to be different from the target value due to various factors such as process deviation and temperature change.
  • the gain difference also occurs between the In-Phase and Quadrature Phase (I / Q mismatch).
  • the I / Q mismatch problem acts as a large factor to degrade the communication quality by lowering the output EVM (Error Vector Magnitude) of the transmitter, but conventionally outputs a signal as it is in an open-loop manner. Therefore, the prior art has been designed to reduce the process deviation affecting the I / Q gain, which causes the power consumption or the size of the device increases.
  • EVM Error Vector Magnitude
  • An object of the present invention is to provide a feedback system that senses a common mode voltage of a DAC output voltage and compares the sensed common voltage with a reference voltage that does not change with temperature and process changes to control the output current. .
  • the feedback system provides a stable DAC output voltage over temperature and process variations and can compensate for mismatches between I / Q.
  • the digital-analog conversion method comprises the steps of: receiving a reference voltage to generate a reference current; Receiving the generated reference current and converting a digital signal into an analog signal; Detecting a common mode voltage which is an average value of voltages across the converted analog signal; Comparing the detected common mode voltage with the reference voltage; Generating a feedback signal based on the comparison result; And adjusting the reference current according to the generated feedback signal.
  • a digital-to-analog converter comprising: a current supply unit generating a reference current based on a reference voltage and adjusting an amount of the reference current according to a feedback signal; A digital-analog converter configured to receive the reference current and convert the digital signal into an analog signal; A common mode feedback unit detecting a common mode voltage which is an average value of the voltages across the converted analog signal; And a feedback signal generator configured to compare the detected common mode voltage with the reference voltage and generate the feedback signal based on the comparison result.
  • a feedback signal for adjusting the reference current used for the digital-analog conversion is generated to generate the analog signal output.
  • the voltage can be kept constant.
  • 1 is a diagram showing the circuit structure of a digital-analog converter.
  • FIG. 2 is a block diagram showing the internal structure of a digital-to-analog converter according to an embodiment of the present invention.
  • FIG. 3 is a flowchart illustrating a digital-analog conversion process according to an embodiment of the present invention.
  • FIG. 4 is a diagram showing the circuit structure of a digital-to-analog converter according to an embodiment of the present invention.
  • FIG. 5 is a diagram showing the structure of a common mode feedback circuit of a digital-to-analog converter according to an embodiment of the present invention.
  • FIG. 6 is a diagram illustrating a structure of a common mode feedback circuit of a digital-analog converter according to another embodiment of the present invention.
  • FIG. 7 is a diagram illustrating a structure of a common mode feedback circuit of a digital-to-analog converter according to another embodiment of the present invention.
  • 1 is a diagram showing the circuit structure of a digital-analog converter.
  • the Quadrature Modulation type digital-to-analog converter 100 includes an In-Phase Digital-to-Analog Converter (I-DAC) and a Quadrature Phase Digital-to-Analog Converter (Q-DAC). ) Is included.
  • Orthogonal modulation is a modulation scheme that transmits data by converting and adjusting the amplitude and phase of two independent carriers, an in-phase carrier and a quadrature carrier.
  • the number of unit cells is 1 for the I-DAC and the Q-DAC, but the present invention is not limited thereto.
  • the number of unit cells may be 2 N.
  • FIG. is
  • the reference current generation circuit receives the reference voltage (V ref ) and the bias voltage generated by the bandgap reference circuit to generate the reference current (I poly ).
  • the bandgap reference circuit is a circuit for supplying a constant reference voltage (generally 1,26V) independently of temperature and other environments.
  • the reference voltage may be referred to as a bandgap voltage.
  • the reference current I poly is supplied to the digital-analog conversion circuit, and the digital-analog conversion circuit supplied with the reference current I poly converts the digital signal received from the outside into an analog signal.
  • the analog current outputs I outI + and I outI- of the I-DAC are converted back to analog voltage outputs using a load resistor (R loadI ). This same process occurs in the Q-DAC.
  • the reference current (I poly ) is generated by dividing the reference voltage (V ref ) by the resistance (R poly ) inside the digital-to-analog converter, and the analog output current is the reference current (I poly ) and the digital code (D code) Is generated by And since the analog current output is converted into a voltage by the load resistance (R load ), the output voltage value is in proportion to the reference current (I poly ), each digital code (D code ), and the load resistance (R load ). do. Therefore, the analog output voltage can be expressed as Equation 1.
  • the internal resistance (R poly ) and the load resistance (R load ) change with temperature.
  • the internal resistance (R poly ) is located inside the digital-to-analog converter, and the load resistance (R load ) is the digital-analog. When located outside the converter, differences in ambient temperature can occur. And even if both resistors are located inside the digital-to-analog converter, when the distance between the resistors is far apart, the temperature coefficient at which the resistance changes may be different. In this case, the proportional relationship between the internal resistance (R poly ) and the load resistance (R load ) does not hold, and thus the analog output voltage is out of the target voltage value. In addition, since the above phenomenon is similarly performed in the Q-DAC, a difference between the output voltage of the I-DAC and the output voltage of the Q-DAC occurs.
  • the gain of the I / Q output current may be different due to the deviation between transistors constituting the output current in the I / Q DAC, and the load of the I-DAC due to the process / temperature variation between the I / Q load resistors. resistance to the (R loadI) and the difference between the load resistor (R loadQ) values of the Q-DAC occurs, the voltage gain between the output I / Q DAC may result in another varied phenomenon. This I / Q mismatch degrades the output EVM characteristics of the transmitter, which causes a great deterioration in communication quality.
  • a compensation circuit or a feedback circuit senses a common mode of an output voltage of an I / Q channel, and converts the common mode from a reference voltage. Compare.
  • the common mode may be used as the same as the common mode voltage.
  • the voltage of the analog signal output of each I / Q is compensated to be equal to the reference voltage.
  • the common mode of the analog output voltages in each of the I / Qs is equal to the reference voltage V ref , thereby making it possible to match the output voltages with the target values and to form the same gain between the I / Qs.
  • FIG. 2 is a block diagram showing the internal structure of a digital-to-analog converter 200 according to an embodiment of the present invention.
  • the digital-to-analog converter 200 includes a reference voltage generator 210, a current supply unit 220, a digital-analog converter 230, a common mode feedback unit 240 and The feedback signal generator 250 may be included.
  • the reference voltage generator 210 outputs a voltage having a constant magnitude without being influenced by environmental factors such as temperature, supply voltage, and process.
  • the constant voltage that is, the reference voltage V ref output by the reference voltage generator 210, may be transmitted to the current supply unit 220 and the feedback signal generator 250.
  • the current supply unit 220 generates a reference current I poly using the reference voltage V ref and the bias voltage, and transfers the generated reference current I poly to the digital-analog converter 230.
  • the reference current I poly may be generated, for example, by dividing the reference voltage V ref by the resistance R poly inside the current supply unit 220.
  • the current supplier 220 may correct the reference current I poly according to the feedback signal from the feedback signal generator 250. Correcting the reference current (I poly ) is, for example, by adding an auxiliary current cell (Aux Current Cell) for distributing the current using a switch or the like to digitally adjust or change the characteristic value of the circuit element. This may include a method of adjusting the bias voltage input to the current supply unit 220 in an analog manner.
  • auxiliary current cell Aux Current Cell
  • the digital-analog converter 230 receives the reference current I poly from the current supply unit 220 and converts the digital signal received from the outside (for example, the baseband modem) into an analog signal.
  • the converted analog signal is output with positive (+) and negative (-) currents.
  • Each analog output current is converted into an analog output voltage by a load resistor (R load ).
  • the common mode feedback unit 240 is connected to both ends of the digital-analog converter 230 to detect a common mode voltage which is an average value of the analog output voltages.
  • the common mode feedback unit 240 transmits the detected common mode voltage to the feedback signal generator 250.
  • the common mode feedback unit 240 may use at least one of a resistor divider, a switched capacitor, and a transistor pair to detect the common mode voltage, which will be described later.
  • the feedback signal generator 250 compares the common mode voltage received from the common mode feedback unit 240 with the reference voltage V ref received from the reference voltage generator 210.
  • the feedback signal generator 250 generates a feedback signal based on the comparison result.
  • the feedback signal is used to control the current supply unit 220 to adjust the amount of the reference current I poly .
  • the analog output voltage is proportional to the reference current (I poly ), the digital code (D code ), and the load resistance (R load )
  • the magnitude of the analog output voltage is adjusted by adjusting the reference current (I poly ). I can adjust it.
  • FIG. 3 is a flowchart illustrating a digital-analog conversion process according to an embodiment of the present invention.
  • the reference voltage generator 210 generates a reference voltage V ref of a constant magnitude regardless of environmental factors such as temperature change (S305).
  • the current supply unit 220 generates the reference current I poly by dividing the reference voltage V ref received from the reference voltage generator 210 by an internal resistance R poly (S310).
  • the digital-analog converter 230 receives the reference current I poly and converts the digital signal received from the outside into an analog signal.
  • the converted analog signal is output as positive (+) and negative (-) both ends of the current, and the analog output current is converted into an analog output voltage using an external resistor (R load ) (S315).
  • the common mode feedback unit 240 detects a common mode voltage which is an average value of the voltages across the analog output (S320). The common mode feedback unit 240 may transfer the detected common mode voltage to the feedback signal generator 250.
  • the feedback signal generator 250 compares the common mode voltage with the reference voltage V ref generated by the reference voltage generator 210 (S325). As a result of the comparison, when the common mode voltage and the reference voltage do not match, the feedback signal generator 250 generates a feedback signal for controlling the reference current I poly output from the current supply unit 220 ( S330). When the common mode of the analog output voltage is larger than the reference voltage V ref , the feedback signal is used to reduce the analog output current by reducing the reference current I poly . On the other hand, when the common mode of the analog output voltage is smaller than the reference voltage V ref , the feedback signal is used to increase the analog output current by increasing the reference current I poly .
  • the current supply unit 220 adjusts the reference current (I poly ) according to the feedback signal (S335).
  • the flow proceeds to step S315 to perform a digital-analog conversion process.
  • step S340 When the common mode voltage and the reference voltage V ref coincide with each other as a result of the comparison in step S325, the digital-analog conversion process is performed without generating a feedback signal (S340).
  • step S325 of FIG. 3 it is determined whether the reference voltage and the common mode voltage are the same. However, if the voltage difference between the reference voltage and the common mode voltage is equal to or less than a specific value (for example, 0.1V), the feedback signal is not generated. When the voltage difference between the reference voltage and the common mode voltage is greater than the specific value, the feedback signal may be generated.
  • a specific value for example, 0.1V
  • FIG. 4 is a diagram illustrating a circuit structure of a digital-analog converter according to an embodiment of the present invention.
  • CMFB common mode feedback
  • the common mode feedback circuits 410 and 420 detect a converted analog signal output voltage. Exemplary structures of the common mode feedback circuits 410 and 420 will be described later with reference to FIGS. 5, 6, and 7.
  • the comparison circuits 430 and 440 compare the common mode of the analog signal output voltage sensed by the common mode feedback circuits 410 and 420 with the reference voltage V ref , and the reference current I used for the digital-analog conversion according to the comparison result. Generate a feedback signal to adjust poly ).
  • the output current is lowered by reducing the reference current (I poly ), and thus the common mode output voltage is lowered to be equal to the reference voltage.
  • the reference current is increased to increase the output current, thereby increasing the common mode output voltage to be equal to the reference voltage.
  • FIG. 4 illustrates that the comparison circuits 430 and 440 are amplifiers, the present invention is not limited thereto.
  • the common mode feedback circuits 410 and 420 and the comparison circuits 430 and 440 are respectively added to the I-DAC and the Q-DAC of the orthogonal modulation digital-analog converter.
  • the analog current output of I-DAC and Q-DAC is adjusted to be equal to the target value.
  • the I / Q gain mismatch problem described above can be solved by matching the gain of the current output of the I-DAC and the gain of the Q-DAC.
  • FIG. 5 is a diagram illustrating a structure of a common mode feedback circuit of a digital-to-analog converter according to an embodiment of the present invention.
  • a resistor divider is attached to both ends of the analog output current of the digital-analog converter.
  • the common mode voltage V CM is an average value of the voltages V OUT + and V OUT ⁇ across the analog signal.
  • FIG. 6 is a diagram illustrating a structure of a common mode feedback circuit of a digital-analog converter according to another embodiment of the present invention.
  • a switched capacitor circuit may be attached to both ends of the analog output current of the digital-to-analog converter to feed back the common mode voltage V CM .
  • FIG. 7 is a diagram illustrating a structure of a common mode feedback circuit of a digital-to-analog converter according to another embodiment of the present invention.
  • transistor pairs which are active components, may be attached to both ends of the analog output current of the digital-to-analog converter to feed back the common mode voltage V CM .
  • FIGS. 5 to 7 Although three methods of sensing the common mode of the analog output voltage have been presented in FIGS. 5 to 7, the method of sensing the common mode of the analog output voltage is not limited thereto, and the method is not illustrated in FIGS. 5 to 7. You can also sense the common mode of the analog output voltage.
  • the analog output voltage can be kept constant by adjusting the reference current I poly used for the digital-analog conversion. Therefore, it is possible to provide a digital-analog conversion method and a conversion device capable of maintaining the same in-phase and quadrature gains.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 공통모드피드백장치를 이용하여 디지털-아날로그 변환에 사용되는 기준전류를 조정하는 것을 특징으로 하는 디지털-아날로그 변환방법 및 장치에 관한 것으로서, 본 발명의 디지털-아날로그 변환방법은 기준전압을 공급받아 기준전류를 생성하는 단계; 상기 생성된 기준전류를 공급 받아 디지털신호를 아날로그신호로 변환하는 단계; 상기 변환된 아날로그신호 양단 전압의 평균값인 공통모드전압을 검출하는 단계; 상기 검출된 공통모드 전압과 상기 기준전압을 비교하는 단계; 상기 비교결과를 기초로 피드백 신호를 생성하는 단계; 및 상기 기준전류를 상기 생성된 피드백 신호에 따라 조정하는 단계를 포함하는 것을 특징으로 한다.

Description

디지털-아날로그 변환방법 및 장치
본 발명은 디지털-아날로그 변환방법 및 장치에 관한 것으로, 보다 상세하게는 공통모드 피드백 방식의 디지털-아날로그 변환방법 및 장치에 관한 것이다.
근래 사용되는 무선통신장치의 송신단은, 기저대역(Baseband) 모뎀에서 생성한 디지털신호를 아날로그신호로 변환하는 디지털-아날로그 변환장치(Digital-Analog Converter, DAC)를 포함하고 있다. 상기 디지털-아날로그 변환장치는 동위상(In-Phase) 디지털-아날로그 변환부와 직교위상(Quadrature-Phase) 디지털-아날로그 변환부를 쌍으로 가지고 있다. 각 변환부에서 변환된 각 아날로그 전류신호는 외부의 저항 또는 RFIC(Radio Frequency Integrated Circuit) 내부의 전류-전압 변환기를 이용하여 전압신호로 변환된다.
상기 기저대역 모뎀에서 생성한 디지털신호는 In-Phase/Quadrature Phase(I/Q) 이득이 일정하다. 그러나 변환된 아날로그 신호는 공정편차 및 온도변화 등의 여러 요인으로 인하여 I/Q 이득이 각각 목표로 한 값과 달라지게 된다. 이 때 In-Phase 이득과 Quadrature Phase 이득이 각각 목표로 한 값과 달라지기 때문에, In-Phase와 Quadrature Phase 간에도 이득의 차이가 발생하게 된다(I/Q 부정합).
상기 I/Q 부정합(mismatch) 문제는 송신기의 출력 EVM(Error Vector Magnitude)을 저하시켜 통신품질을 악화시키는 큰 요인으로 작용하지만, 종래에는 open-loop 방식으로 신호를 그대로 출력하였다. 이에 종래 기술은 I/Q 이득에 영향을 주는 공정편차를 줄이는 방향으로 설계를 진행하였으며, 이는 소모전력 또는 장치의 크기를 증가시키는 원인이 된다.
본 발명이 이루고자 하는 기술적 과제는, DAC 출력 전압의 공통 모드 전압을 센싱하고, 온도 및 공정 변화에 변하지 않는 기준 전압과 센싱한 상기 공통모드 전압을 비교하여 출력 전류를 제어하는 피드백 시스템을 제공하는 것이다. 상기 피드백 시스템은 온도 및 공정 변화에 대해 안정적인 DAC 출력 전압을 제공하고, I/Q 간의 부정합을 보상할 수 있다.
상기의 기술적 과제를 달성하기 위한, 본 발명에 따른 디지털-아날로그 변환방법은, 기준전압을 공급받아 기준전류를 생성하는 단계; 상기 생성된 기준전류를 공급 받아 디지털신호를 아날로그신호로 변환하는 단계; 상기 변환된 아날로그신호 양단 전압의 평균값인 공통모드전압을 검출하는 단계; 상기 검출된 공통모드 전압과 상기 기준전압을 비교하는 단계; 상기 비교결과를 기초로 피드백 신호를 생성하는 단계; 및 상기 기준전류를 상기 생성된 피드백 신호에 따라 조정하는 단계를 포함할 수 있다.
상기의 다른 기술적 과제를 달성하기 위한, 본 발명에 따른 디지털-아날로그 변환장치는, 기준전압을 기초로 기준전류를 생성하고, 피드백신호에 따라 상기 기준전류의 양을 조정하는 전류공급부; 상기 기준전류를 공급받아 디지털 신호를 아날로그 신호로 변환하는 디지털-아날로그 변환부; 상기 변환된 아날로그 신호 양단 전압의 평균값인 공통모드전압을 검출하는 공통모드피드백부; 및 상기 검출된 공통모드전압과 상기 기준전압을 비교하고, 상기 비교결과를 기초로 상기 피드백신호를 생성하는 피드백신호 생성부를 포함할 수 있다.
본 발명에 따른 디지털-아날로그 변환방법 및 장치에 의하면, 아날로그 출력 전압이 기준전압과 차이가 있는 경우에, 디지털-아날로그 변환에 사용되는 기준전류를 조정하기 위한 피드백신호를 생성하여, 아날로그신호 출력의 전압을 일정하게 유지할 수 있다.
도 1은 디지털-아날로그 변환장치의 회로구조를 도시하는 도면이다.
도 2는 본 발명의 실시예에 따른 디지털-아날로그 변환장치의 내부구조를 도시하는 블록도이다.
도 3은 본 발명의 실시예에 따른 디지털-아날로그 변환과정을 도시하는 순서도이다.
도 4는 본 발명의 실시예에 따른 디지털-아날로그 변환장치의 회로구조를 도시하는 도면이다.
도 5는 본 발명의 실시예 따른 디지털-아날로그 변환장치의 공통모드피드백 회로의 구조를 도시하는 도면이다.
도 6은 본 발명의 다른 실시예에 따른 디지털-아날로그 변환장치의 공통모드피드백회로의 구조를 도시하는 도면이다.
도 7은 본 발명의 또 다른 실시예에 따른 디지털-아날로그 변환장치의 공통모드피드백회로의 구조를 도시하는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명한다. 이 때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음에 유의해야 한다. 또한 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다.
본 명세서와 도면에 개시된 본 발명의 실시예들은 본 발명의 기술 내용을 쉽게 설명하고 본 발명의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
본 명세서에서 실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
마찬가지 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 개략적으로 도시되었다. 또한, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다. 각 도면에서 동일한 또는 대응하는 구성요소에는 동일한 참조 번호를 부여하였다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1은 디지털-아날로그 변환장치의 회로구조를 도시하는 도면이다.
도 1을 참조하면, 직교 변조(Quadrature Modulation) 방식의 디지털-아날로그 변환장치(100)는 In-Phase Digital-to-Analog Converter(I-DAC)과 Quadrature Phase Digital-to-Analog Converter(Q-DAC)을 포함하고 있다. 직교 변조 방식은 독립된 두 개의 반송파인 동상(In-Phase) 반송파와 직교 위상(Quadrature) 반송파의 진폭과 위상을 변환·조정하여 데이터를 전송하는 변조 방식이다. 도 1에서는 I-DAC와 Q-DAC에 대하여 각각 유닛 셀(unit cell)의 개수가 1개인 것을 도시하고 있으나 이에 한정되는 것은 아니며, 예를 들어 유닛 셀의 개수가 각각 2N개인 것으로 구현할 수 있다.
먼저 I-DAC 부분의 동작을 살펴보면, 기준전류생성회로는 밴드갭(bandgap) 레퍼런스회로에서 생성한 기준전압(Vref) 및 바이어스 전압을 공급받아 기준전류(Ipoly)를 생성한다. 상기 밴드갭 레퍼런스회로는 온도 및 기타 환경에 독립적으로 일정한 크기의 기준전압(일반적으로 1,26V)을 공급하는 회로이다. 기준전압은 밴드갭(bandgap) 전압으로 불릴 수도 있다.
상기 기준전류(Ipoly)는 디지털-아날로그 변환회로에 공급되고, 상기 기준전류(Ipoly)를 공급받은 디지털-아날로그 변환회로는 외부로부터 입력 받은 디지털신호를 아날로그신호로 변환한다. 그리고 I-DAC의 아날로그 전류 출력 IoutI+와 IoutI-은 부하저항(RloadI)을 사용하여 다시 아날로그 전압 출력으로 변환된다. 이와 동일한 과정이 Q-DAC에서도 이루어진다.
상기 기준전류(Ipoly)는 기준전압(Vref)을 디지털-아날로그 변환장치 내부의 저항(Rpoly)으로 나누어 생성되고, 상기 아날로그 출력 전류는 상기 기준전류(Ipoly)와 디지털코드(Dcode)에 의하여 생성된다. 그리고 상기 아날로그 전류 출력은 부하저항(Rload)에 의하여 전압으로 변환되므로, 결국 출력 전압 값은 기준전류(Ipoly)와 각각의 디지털코드(Dcode), 그리고 부하저항(Rload)에 비례하게 된다. 따라서 아날로그 출력 전압은 수학식 1과 같이 표현될 수 있다.
수학식 1
Figure PCTKR2015005514-appb-M000001
그리고 내부저항(Rpoly)과 부하저항(Rload)은 온도에 따라 그 값이 변화하는데, 내부저항(Rpoly)은 디지털-아날로그 변환장치 내부에 위치하고, 부하저항(Rload)은 디지털-아날로그 변환장치 외부에 위치하는 경우, 주변온도의 차이가 발생할 수 있다. 그리고 두 저항 모두 디지털-아날로그 변환장치 내부에 위치하더라도, 저항 간의 거리가 멀리 떨어져 있는 경우에는, 저항이 변하는 온도계수가 서로 다를 수 있다. 이 경우 내부저항(Rpoly)과 부하저항(Rload) 간의 비례관계가 성립하지 않으며, 이에 따라 아날로그 출력 전압은 목표전압값을 벗어나게 된다. 그리고 상기한 현상이 Q-DAC에서도 마찬가지로 이루어짐으로써, 결국 I-DAC의 출력 전압과 Q-DAC의 출력 전압간의 차이가 발생하게 된다.
그리고 이와 더불어 I/Q DAC에서 출력 전류를 구성하는 트랜지스터 간 편차에 의하여 I/Q 출력 전류의 이득도 서로 달라질 수 있고, I/Q Load 저항 사이의 공정/온도 편차 등으로 인하여 I-DAC의 부하저항(RloadI)과 Q-DAC의 부하저항(RloadQ) 값의 차이가 발생하여, I/Q DAC 간의 전압 출력 이득이 서로 달라지는 현상이 발생할 수 있다. 이러한 I/Q 부정합은 송신기의 출력 EVM 특성을 저하시켜서, 통신품질이 나빠지는 큰 요인으로 작용하게 된다.
상기 문제를 해결하기 위하여, 본 발명의 실시예에 따른 보상회로(Compensation Circuit) 또는 궤환회로(Feedback Circuit)는 I/Q 채널의 출력전압의 공통모드를 각각 감지하여, 상기 공통모드를 기준전압과 비교한다. 본 명세서에서 공통모드는 공통모드전압과 같은 의미로 사용될 수 있다. 그리고 상기 비교결과에 따라 I/Q 각각의 아날로그신호 출력의 전압이 기준전압과 같아지도록 보상한다. 이에 따라 I/Q 각각이 아날로그 출력 전압의 공통모드가 기준전압(Vref)과 같아짐으로써, 출력 전압을 목표값과 일치시킬 수 있고, I/Q간에도 동일한 이득을 형성하게 할 수 있다.
도 2는 본 발명의 실시예에 따른 디지털-아날로그 변환장치(200)의 내부구조를 도시하는 블록도이다.
도 2를 참조하면, 본 발명에 따른 디지털-아날로그 변환장치(200)는 기준전압 생성부(210), 전류공급부(220), 디지털-아날로그 변환부(230), 공통모드 피드백부(240) 및 피드백신호 생성부(250)를 포함할 수 있다.
기준전압 생성부(210)는 온도, 공급전압, 공정 등 환경적인 요인에 영향받지 않고 일정한 크기의 전압을 출력한다. 기준전압 생성부(210)가 출력한 상기 일정한 크기의 전압, 즉 기준전압(Vref)은 전류공급부(220) 및 피드백신호 생성부(250)로 전달될 수 있다.
전류공급부(220)는 상기 기준전압(Vref) 및 바이어스 전압을 이용하여 기준전류(Ipoly)를 생성하고, 상기 생성된 기준전류(Ipoly)를 디지털-아날로그 변환부(230)으로 전달한다. 상기 기준전류(Ipoly)는, 예를 들어, 기준전압(Vref)을 전류공급부(220) 내부의 저항(Rpoly)으로 나누어 생성될 수 있다.
전류공급부(220)는 피드백신호 생성부(250)로부터의 피드백신호에 따라 기준전류(Ipoly)를 보정할 수 있다. 기준전류(Ipoly)를 보정하는 것은, 예를 들어, 스위치 등을 이용하여 전류를 분산시키기 위한 보조 전류 셀(Aux Current Cell)을 추가하여 디지털방식으로 조정하는 방법 또는 회로 소자의 특성값을 변경함으로써 전류공급부(220)에 입력되는 바이어스 전압을 아날로그방식으로 조정하는 방법 등을 포함할 수 있다.
디지털-아날로그 변환부(230)는 전류공급부(220)로부터 기준전류(Ipoly)를 공급받아, 외부(예를 들어, 기저대역 모뎀)로부터 입력 받은 디지털신호를 아날로그신호로 변환한다. 상기 변환된 아날로그신호는 플러스(+) 및 마이너스(-) 전류로 출력된다. 그리고 상기 각각의 아날로그 출력 전류는 부하저항(Rload)에 의하여 아날로그 출력 전압으로 변환된다.
공통모드피드백부(240)는 디지털-아날로그 변환부(230)의 양단에 연결되어, 아날로그 출력 전압의 평균값인 공통모드전압을 검출한다. 그리고 공통모드피드백부(240)는 상기 검출된 공통모드전압을 피드백신호 생성부(250)로 전달한다.
공통모드피드백부(240)는 상기 공통모드전압을 검출하기 위하여, 저항분배기, 스위치드 커패시터, 트랜지스터 페어 중 적어도 하나를 이용할 수 있으며 이에 대해서는 후술하도록 한다.
피드백신호 생성부(250)는 상기 공통모드피드백부(240)로부터 전달받은 공통모드전압과 기준전압 생성부(210)으로부터 전달받은 기준전압(Vref)을 비교한다. 그리고 피드백신호 생성부(250)는 상기 비교결과에 기초하여 피드백신호를 생성한다. 상기 피드백신호는 상기 전류공급부(220)를 제어하여 기준전류(Ipoly)의 양을 조정하기 위하여 사용된다. 앞서 살펴본 바와 같이 아날로그 출력 전압이 기준전류(Ipoly), 디지털코드(Dcode), 부하저항(Rload)에 비례한다고 가정할 때, 기준전류(Ipoly)를 조정함으로써 아날로그 출력 전압의 크기를 조정할 수 있다.
도 3은 본 발명의 실시예에 따른 디지털-아날로그 변환과정을 도시하는 순서도이다.
도 3을 참조하면, 기준전압 생성부(210)는 온도 변화 등 환경적인 요인과 무관하게 일정한 크기의 기준전압(Vref)을 생성한다(S305).
전류공급부(220)는 기준전압 생성부(210)로부터 공급받은 상기 기준전압(Vref)을 내부저항(Rpoly)으로 나누어 기준전류(Ipoly)를 생성한다(S310).
디지털-아날로그 변환부(230)는 상기 기준전류(Ipoly)를 공급받아, 외부로부터 입력 받은 디지털신호를 아날로그신호로 변환한다. 상기 변환된 아날로그신호는 플러스(+), 마이너스(-) 양단 전류로 출력되고, 상기 아날로그 출력 전류는 외부 저항(Rload)을 이용하여 아날로그 출력 전압으로 변환된다(S315).
공통모드피드백부(240)는 상기 아날로그 출력 양단 전압의 평균값인 공통모드전압을 검출한다(S320). 공통모드피드백부(240)는 상기 검출된 공통모드전압을 피드백신호 생성부(250)로 전달할 수 있다.
피드백신호 생성부(250)는 상기 공통모드전압과 기준전압 생성부(210)에서 생성한 기준전압(Vref)을 비교한다(S325). 상기 비교결과 상기 공통모드전압과 상기 기준전압이 일치하지 않을 경우에는, 피드백신호 생성부(250)는 전류공급부(220)에서 출력하는 기준전류(Ipoly)를 제어하기 위한 피드백신호를 생성한다(S330). 아날로그 출력 전압의 공통모드가 기준전압(Vref)보다 큰 경우에는, 상기 피드백신호가 기준전류(Ipoly)를 줄여서 아날로그 출력 전류를 감소시키기 위하여 사용된다. 반면, 아날로그 출력 전압의 공통모드가 기준전압(Vref)보다 작은 경우에는, 상기 피드백신호가 기준전류(Ipoly)를 늘려서 아날로그 출력 전류를 증가시키기 위하여 사용된다.
전류공급부(220)는 상기 피드백신호에 따라 기준전류(Ipoly)를 조정하고(S335). S315 단계로 진행하여 디지털-아날로그 변환과정을 수행한다.
그리고 상기 S325 단계의 비교결과, 상기 공통모드전압과 상기 기준전압(Vref)이 일치하는 경우에는, 피드백 신호를 생성하지 않고 디지털-아날로그 변환과정을 수행한다(S340).
도 3의 단계 S325에서는 기준전압과 공통모드전압이 같은지 여부를 판단하지만, 이와 다르게, 기준전압과 공통모드전압의 전압 차이가 특정값(예를 들어 0.1V)이하인 경우에 피드백 신호를 생성하지 않고, 기준전압과 공통모드전압의 전압 차이가 상기 특정값보다 크면 피드백 신호를 생성하는 형태로 구현할 수도 있다.
도 4는 본 발명의 실시예에 따른 디지털-아날로그 변환장치 회로구조를 도시하는 도면이다.
도 4를 참조하면, 도 1의 디지털-아날로그 변환장치에 공통모드피드백(Common Mode Feedback, CMFB) 회로(410,420) 및 공통모드전압과 기준전압(Vref)을 비교하는 비교회로(430,440)가 추가된 것을 확인할 수 있다.
공통모드피드백회로(410,420)는 변환된 아날로그신호 출력 전압을 감지하는 역할을 한다. 공통모드피드백회로(410,420)의 예시적인 구조는 도 5, 6, 7에서 후술한다. 비교회로(430,440)는 공통모드피드백회로(410,420)에서 감지된 아날로그신호 출력 전압의 공통모드와 기준전압(Vref)을 비교하고, 상기 비교결과에 따라 디지털-아날로그 변환에 사용되는 기준전류(Ipoly)를 조정하기 위한 피드백신호를 생성한다.
예를 들어, 아날로그신호 출력 전압의 공통모드가 기준전압보다 크다면 (VCM > Vref), 기준전류(Ipoly)를 줄여서 출력 전류를 낮추고, 이에 따라 공통모드 출력전압이 낮아져서 기준전압과 동일해질 때까지 기준전류를 낮추는 것을 계속 수행한다. 이와 반대로, 아날로그신호 출력 전압의 공통모드가 기준전압보다 작다면 (VCM < Vref), 기준전류(Ipoly)를 높여서 출력 전류를 높이고, 이에 따라 공통모드 출력전압이 높아져서 기준전압과 동일해질 때까지 기준전류를 높이는 것을 계속 수행한다. 도 4에서는 비교회로(430,440)가 amplifier인 것을 도시하고 있으나, 이에 한정되는 것은 아니다.
공통모드피드백회로(410,420)와 비교회로(430,440)는 직교 변조 방식의 디지털-아날로그 변환장치의 I-DAC과 Q-DAC에 각각 추가되어있다. 피드백과정을 각 I-DAC과 Q-DAC에서 동일하게 수행함으로써, I-DAC과 Q-DAC의 아날로그 전류 출력을 목표값과 동일하도록 조정한다. 그리고 상기 조정결과, I-DAC의 전류출력의 이득과 Q-DAC의 전류출력의 이득을 일치시켜 앞서 설명하였던 I/Q 이득 부정합 문제를 해결할 수 있다.
도 5는 본 발명의 일 실시예에 따른 디지털-아날로그 변환장치의 공통모드피드백 회로의 구조를 도시하는 도면이다.
도 5를 참조하면, 디지털-아날로그 변환부의 아날로그 출력 전류 양단에 저항 분배기가 부착되어 있는 것을 확인할 수 있다. 도 5에서 RCM1과 RCM2의 값이 같을 경우 공통모드전압(VCM)은 아날로그신호 양단 전압(VOUT+, VOUT-)의 평균값이 된다.
도 6은 본 발명의 다른 실시예에 따른 디지털-아날로그 변환장치의 공통모드피드백회로의 구조를 도시하는 도면이다.
도 6을 참조하면, 디지털-아날로그 변환부의 아날로그 출력 전류 양단에 스위치드 커패시터(switched capacitor) 회로를 부착하여, 공통모드전압(VCM)을 피드백할 수 있도록 구현할 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 디지털-아날로그 변환장치의 공통모드피드백회로의 구조를 도시하는 도면이다.
도 7을 참조하면, 디지털-아날로그 변환부의 아날로그 출력 전류 양단에 액티브 소자(active component)인 트랜지스터 페어(transistor pairs)를 부착하여, 공통모드전압(VCM)을 피드백할 수 있도록 구현할 수 있다.
도 5 내지 도 7에서 아날로그출력 전압의 공통모드를 감지하는 세 가지 방법을 제시하였지만, 아날로그출력 전압의 공통모드를 감지하는 방법이 이에 한정되는 것은 아니고, 도 5 내지 도 7에 도시하지 않은 방법으로 아날로그 출력 전압의 공통모드를 감지할 수도 있다.
상기한 본 발명의 실시예에 따르면, 디지털-아날로그 변환에 사용되는 기준전류(Ipoly)를 조정함으로써 아날로그 출력 전압을 일정하게 유지할 수 있다. 그렇기 때문에 동위상과 직교위상의 이득을 동일하게 유지할 수 있는 디지털-아날로그 변환방법 및 변환장치를 제공할 수 있다.
본 명세서와 도면에 개시된 본 발명의 실시예들은 본 발명의 기술 내용을 쉽게 설명하고 본 발명의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (10)

  1. 디지털-아날로그 변환방법에 있어서,
    기준전압을 공급받아 기준전류를 생성하는 단계;
    상기 생성된 기준전류에 따라 디지털신호를 아날로그신호로 변환하는 단계;
    상기 변환된 아날로그신호 양단 전압의 평균값인 공통모드전압을 검출하는 단계;
    상기 검출된 공통모드 전압과 상기 기준전압을 비교하는 단계;
    상기 비교결과를 기초로 피드백 신호를 생성하는 단계; 및
    상기 기준전류를 상기 생성된 피드백 신호에 따라 조정하는 단계를 포함하는 디지털-아날로그 변환방법.
  2. 제1항에 있어서,
    상기 피드백 신호를 생성하는 단계는,
    상기 검출된 공통모드전압이 상기 기준전압보다 큰 경우에는, 상기 기준전류를 감소시키기 위한 상기 피드백 신호를 생성하고,
    상기 검출된 공통모드전압이 상기 기준전압보다 작은 경우에는, 상기 기준전류를 증가시키기 위한 상기 피드백 신호를 생성하는 단계를 포함하는 디지털-아날로그 변환방법.
  3. 제1항에 있어서,
    상기 기준전류를 상기 생성된 피드백 신호에 따라 조정하는 단계는,
    Aux Current Cell을 이용하여 디지털 방식으로 상기 생성된 기준전류를 증가시키거나 감소시키는 단계를 포함하는 디지털-아날로그 변환방법.
  4. 제1항에 있어서,
    상기 기준전류를 상기 생성된 피드백 신호에 따라 조정하는 단계는,
    상기 기준전류를 생성하기 위해 사용되는 바이어스 전압을 아날로그방식으로 조정하는 단계를 포함하는 디지털-아날로그 변환방법.
  5. 제1항에 있어서,
    상기 공통모드 전압을 검출하는 단계는,
    저항분배기, 스위치드 커패시터 및 트랜지스터 페어 중 적어도 하나를 사용하여 상기 공통모드전압을 검출하는 단계를 포함하는 디지털-아날로그 변환방법.
  6. 디지털-아날로그 변환장치에 있어서,
    기준전압을 기초로 기준전류를 생성하고, 피드백신호에 따라 상기 기준전류의 양을 조정하는 전류공급부;
    상기 생성된 기준전류에 따라 디지털 신호를 아날로그 신호로 변환하는 디지털-아날로그 변환부;
    상기 변환된 아날로그 신호 양단 전압의 평균값인 공통모드전압을 검출하는 공통모드피드백부; 및
    상기 검출된 공통모드전압과 상기 기준전압을 비교하고, 상기 비교결과를 기초로 상기 피드백신호를 생성하는 피드백신호 생성부를 포함하는 디지털-아날로그 변환장치.
  7. 제6항에 있어서,
    상기 피드백신호 생성부는,
    상기 검출된 공통모드 전압이 상기 기준전압보다 큰 경우에는, 상기 기준전류의 양을 감소시키기 위한 상기 피드백신호를 생성하고,
    상기 검출된 공통모드 전압이 상기 기준전압보다 작은 경우에는, 상기 기준전류의 양을 증가시키기 위한 상기 피드백신호를 생성하는 디지털-아날로그 변환장치.
  8. 제6항에 있어서,
    상기 전류공급부는,
    Aux Current Cell을 이용하여 디지털 방식으로 상기 생성된 기준전류를 증가시키거나 감소시키는 디지털-아날로그 변환장치.
  9. 제6항에 있어서,
    상기 전류공급부는,
    상기 기준전류를 생성하기 위해 사용되는 바이어스 전압을 아날로그방식으로 조정하는 디지털-아날로그 변환장치.
  10. 제6항에 있어서,
    상기 공통모드피드백부는,
    저항분배기, 스위치드 커패시터 및 트랜지스터 페어 중 적어도 하나를 사용하여 상기 공통모드전압을 검출하는 디지털-아날로그 변환장치.
PCT/KR2015/005514 2014-06-02 2015-06-02 디지털-아날로그 변환방법 및 장치 WO2015186950A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/315,549 US9774338B2 (en) 2014-06-02 2015-06-02 Digital-analog conversion method and device
EP15803068.4A EP3151431A4 (en) 2014-06-02 2015-06-02 Digital-analog conversion method and device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0067206 2014-06-02
KR1020140067206A KR102120187B1 (ko) 2014-06-02 2014-06-02 디지털-아날로그 변환방법 및 장치

Publications (1)

Publication Number Publication Date
WO2015186950A1 true WO2015186950A1 (ko) 2015-12-10

Family

ID=54766978

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/005514 WO2015186950A1 (ko) 2014-06-02 2015-06-02 디지털-아날로그 변환방법 및 장치

Country Status (4)

Country Link
US (1) US9774338B2 (ko)
EP (1) EP3151431A4 (ko)
KR (1) KR102120187B1 (ko)
WO (1) WO2015186950A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11081161B2 (en) 2018-11-09 2021-08-03 Micron Technology, Inc. Sensing and tuning for memory die power management
US10944417B1 (en) * 2020-07-07 2021-03-09 Xilinx, Inc. Radio frequency DAC with improved linearity using shadow capacitor switching

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060119422A1 (en) * 2004-11-02 2006-06-08 Satoshi Sakurai Semiconductor device including current control circuit of reference current source
US20070222651A1 (en) * 2006-03-24 2007-09-27 Hofer Bruce E Method and circuit for amplitude compensation in a digital-to-analog converter
US20110037630A1 (en) * 2009-08-17 2011-02-17 Analog Devices, Inc. Voltage mode dac with calibration circuit using current mode dac and rom lookup
US20130201041A1 (en) * 2012-02-03 2013-08-08 Avago Technologies Enterprise IP (Singapore) Pte. Ltd. Digital-to-Analog Converter (DAC) With Common Mode Tracking And Analog-to-Digital Converter (ADC) Functionality To Measure DAC Common Mode Voltage
US20130214944A1 (en) * 2012-02-17 2013-08-22 Analog Devices, Inc. Switched-capacitor mdac with common-mode hop regulation

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2744304B1 (fr) * 1996-01-26 1998-04-30 Texas Instruments France Convertisseur numerique-analogique differentiel a fonction de filtrage et compensation de decalage
DE10136741A1 (de) * 2001-07-27 2002-10-31 Infineon Technologies Ag Schaltungsanordnung zur Regelung eines Signal-Gleichanteils und Mobilfunksender
JP2004080238A (ja) * 2002-08-14 2004-03-11 Matsushita Electric Ind Co Ltd Ｄ／ａコンバータ及び自動補正方法
JP2010136229A (ja) * 2008-12-08 2010-06-17 Renesas Electronics Corp Ｄ／ａ変換回路
US8330633B2 (en) * 2011-04-28 2012-12-11 Linear Technology Corporation Current steering circuit with feedback
TWI442710B (zh) * 2011-05-20 2014-06-21 Novatek Microelectronics Corp 訊號處理系統及其自我校準數位類比轉換方法
KR101269855B1 (ko) 2011-10-12 2013-06-17 주식회사 글로리이앤씨 디지털 아날로그 변환장치
US9531337B2 (en) * 2014-05-29 2016-12-27 Qualcomm Incorporated Transmitter digital-to-analog converter (DAC)-baseband filter (BBF) common mode interface

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060119422A1 (en) * 2004-11-02 2006-06-08 Satoshi Sakurai Semiconductor device including current control circuit of reference current source
US20070222651A1 (en) * 2006-03-24 2007-09-27 Hofer Bruce E Method and circuit for amplitude compensation in a digital-to-analog converter
US20110037630A1 (en) * 2009-08-17 2011-02-17 Analog Devices, Inc. Voltage mode dac with calibration circuit using current mode dac and rom lookup
US20130201041A1 (en) * 2012-02-03 2013-08-08 Avago Technologies Enterprise IP (Singapore) Pte. Ltd. Digital-to-Analog Converter (DAC) With Common Mode Tracking And Analog-to-Digital Converter (ADC) Functionality To Measure DAC Common Mode Voltage
US20130214944A1 (en) * 2012-02-17 2013-08-22 Analog Devices, Inc. Switched-capacitor mdac with common-mode hop regulation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3151431A4 *

Also Published As

Publication number Publication date
US20170201263A1 (en) 2017-07-13
US9774338B2 (en) 2017-09-26
EP3151431A1 (en) 2017-04-05
KR20150138767A (ko) 2015-12-10
EP3151431A4 (en) 2018-03-14
KR102120187B1 (ko) 2020-06-08

Similar Documents

Publication Publication Date Title
WO2013055090A1 (en) Apparatus and method for calibration of supply modulation in transmitter
US8285508B2 (en) Signal processing apparatus and signal processing method
US8726058B2 (en) Power supply system, powered device, and power reception method
WO2014196756A1 (ko) 스위치 전류의 조절을 이용한 고효율 포락선 증폭기를 위한 장치 및 방법
CN101366211A (zh) 用于调整输出信号的幅度的功率控制反馈回路
EP2766987A1 (en) Apparatus and method for modulating supply for a power amplifier
WO2015186950A1 (ko) 디지털-아날로그 변환방법 및 장치
US10720895B2 (en) Fully-differential programmable gain amplifier
US7319384B2 (en) Communication apparatus and communication method
WO2010064791A2 (en) Apparatus and method for controlling gain of polar transmitter
CN113692696A (zh) 具有交叉调节开关的单电感器多输出(simo)功率转换器
WO2010041866A2 (en) Apparatus and method for compensating for iq mismatch in mobile communication system
EP2404383A2 (en) Apparatus and method for improving linearity of transmitter
TWI430598B (zh) 電流模式傳輸線驅動器
US7734259B2 (en) Method and system for a transmitter loft cancellation scheme that maintains IQ balance
US6661892B1 (en) Method and apparatus for decreasing distortion in a line powered modulator circuit
CN110247674A (zh) 基于电源电压编码调制的一线通射频前端控制方法及系统
WO2015170903A1 (ko) 태양광 에너지 발생 소스용 마이크로 컨버터 장치
WO2024143763A1 (ko) 오프셋 캘리브레이션 장치 및 방법
WO2021206482A1 (en) Method of adjusting applied voltage for transmission signal amplification and electronic device thereof
WO2024144008A1 (ko) Ｐａｍ 신호의 레벨 미스매치를 조정하기 위한 장치 및 방법
WO2023075325A1 (en) Apparatus and method for controlling non-linear effect of power amplifier
TWI750092B (zh) 備援式乙太網路供電設備及其備援方法
JPH09168038A (ja) 無線装置
KR20040019364A (ko) 신호의 직류 성분을 조절하기 위한 회로 장치 및 이동무선 송신기

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15803068

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15315549

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2015803068

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2015803068

Country of ref document: EP