WO2015128360A1 - Circuit assembly and method for controlling a junction field-effect transistor - Google Patents
Circuit assembly and method for controlling a junction field-effect transistor Download PDFInfo
- Publication number
- WO2015128360A1 WO2015128360A1 PCT/EP2015/053901 EP2015053901W WO2015128360A1 WO 2015128360 A1 WO2015128360 A1 WO 2015128360A1 EP 2015053901 W EP2015053901 W EP 2015053901W WO 2015128360 A1 WO2015128360 A1 WO 2015128360A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- unit
- current
- effect transistor
- junction field
- voltage
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs
Definitions
- external temperature sensors eg NTC temperature sensors
- These are arranged, for example, in the semiconductor switching element-containing module on a support plate on which the semiconductor switching ⁇ element is arranged.
- the external Tempe ⁇ ratursensoren also be arranged directly on a heat sink in unstoffba ⁇ rer proximity to the semiconductor switching element.
- the temperature measurement is associated with great imponderabilities. This results primarily from the thermal capacity of the carrier plate or the heat sink and their thermal behavior.
- the time constant of thermal inertia reduces the reaction rate of a temperature monitoring circuit. This can lead to dynamic overheating of the module and even to thermal failure. To avoid this, the detection of the actual temperature of the semiconductor of the semiconductor switching element would he ⁇ conducive. However, this can not be done by the above-mentioned external temperature sensor.
- MOSFETs power metal oxide semiconductor field effect transistors
- body diode the reverse diode
- the temperature sensor the reverse diode
- the temperature can be measured by these Me ⁇ Thode only after the disconnection of the load, for which purpose a measuring signal is used by the body diode.
- the measuring method is currently used in the production before installation of the semiconductor switching element in a module for determining data sheet information. It is also known to use this method for characterizing the aging behavior.
- junction field effect transistor ⁇ transistor junction field effect transistor, JFET
- a circuit arrangement for driving a junction field-effect transistor which comprises a control terminal and a first main terminal and a second main terminal, between which a conductive channel is formed.
- the circuit arrangement comprises a unit for generating a drive signal, by which the junction field effect transistor between a first
- the circuit arrangement further comprises a unit for current evaluation, which is connected between the control terminal and the second main terminal.
- the unit for evaluating the current is designed to measure the inverse current flowing through the control terminal and to determine the absolute temperature of the junction field effect transistor from the level of the measured current, as soon as the unit for generating the drive signal at the transition from the the first switching state to the second switching state, the voltage applied between the control terminal and the two ⁇ th main terminal voltage has controlled beyond the punch-through voltage addition.
- Monitoring the temperature of the pn junction can be used to determine the reliability, the aging behavior and a Lebenszyklusend (end-of-life) andcuitzusa ⁇ gen.
- the unit for generating the drive signal is designed to control the voltage applied between the control terminal and the second main terminal to a maximum voltage, in which the current through the control terminal does not exceed a predetermined maximum value.
- Punch-through voltage is referred to as a par- allel breakthrough or "primary breakthrough.” If the voltage applied between the control terminal and the second main terminal, ie, source-gate voltage, significantly exceeds the punch-through voltage, overcurrent would cause irreversible destruction This can be avoided by limiting the maximum voltage that may be used for the measurement.
- the unit for generating the drive signal is designed to keep the voltage applied between the control terminal and the second main terminal constant for the duration of the measurement of the inverse current. This allows a precise measurement of the current when the semiconductor switching element is turned off and the gate diode is controlled in the reverse direction.
- the junction field effect transistor is silicon carbide.
- the unit for generating the drive signal comprises a microprocessor for generating a pulse width modulated (PWM) signal.
- the unit for generating the drive signal includes a ⁇ A standardized for detecting whether the JFET assumes the second switching state to disconnect the unit for power ⁇ evaluation for the duration of the second switching state of the microprocessor.
- the unit for detecting whether the junction field effect transistor assumes the second switching state is adapted to disconnect the unit for evaluating the current for the duration of the measurement of the inverse current from the microprocessor.
- Fig. 2 is a diagram showing the typical characteristic of
- junction field effect transistor 10 is turned on.
- One between the second main terminal (S) and the first main connection (D) existing body diode is labeled in ⁇ characterized by 11.
- Such a device is referred to as a "normally-on" semiconductor switching element
- a circuit arrangement 20 described in more detail below in detail, makes it possible to determine the temperature at the abovementioned pn junction, ie, the gate-source diode, whereby the temperature during operation of the semiconductor switching element can be determined.
- the circuit arrangement 20 comprises a unit 21 for detecting a desaturation, an error memory 22, a unit 23 for current detection and evaluation, a switching element 24, a driver 25, a gate 26 and a drive signal generating microprocessor 28.
- the drive signal is a pulse width modulated signal (PWM signal) which is output from the microprocessor 28.
- PWM signal pulse width modulated signal
- the current detection and evaluation unit 23 is connected between the control terminal G and the second main terminal S.
- a resistor 27 gate resistance
- the desaturation detection unit 21 is connected to the first main terminal D (drain terminal). The desaturation detection unit 21 detects which state
- junction field effect transistor 10 (blocking or conducting) of the junction field effect transistor 10 has. This information is used to control the switching ⁇ elements 24.
- “Blanking time" also receives the output signal of the gate 26.
- the unit 29 is used to fade out to the overcurrent peaks, eg during the commutation.
- the unit 29 with the unit 21 for detecting a
- FIG. 2 shows a diagram showing the (positive) gate current I g as a function of the gate-source voltage V gs for a SiC junction field-effect transistor.
- V gs the gate-source voltage
- FIG. 2 shows a diagram showing the (positive) gate current I g as a function of the gate-source voltage V gs for a SiC junction field-effect transistor.
- three experimentally determined IV curves in dependence of the temperature from ⁇ are shown in pn junction. It can be clearly seen that the higher the temperature at the pn junction, the current increases with a lower gate-source voltage.
- the gate current I g begins to rise only at a gate-source voltage V gs
- the current I g is at a a temperature of 75 ° C (dashed line) about 5 mA and at 125 ° C (solid line) about 20 mA.
- a control of the gate-source voltage V gs is carried out by the circuit arrangement such that it is above the punch-through voltage U PT.
- V gs U me S s increased current I gs will flow at the same voltage (eg, -15mA). This current change (in the example: increase from -5 to -15mA) is evaluated.
- the measurement of the inverse gate current I gs can take place in the voltage range labeled III, which ranges from the punch-through voltage U PT (eg -28V) up to a maximum permissible voltage U max .
- U me ss U max is dependent on a predetermined maximum value of the current flowing through the control terminal.
- the maximum measurement voltage U me ss V ma x exceeded advertising the so consists in marked with an IV range, the risk of a secondary breakdown which would result for destruc ⁇ tion of the junction field effect transistor.
- the gate-source voltage is controlled in the ge ⁇ marked with II area, ie the voltage is in the range between the pinch-off voltage U P0 (in the example: - 22V) and the Punch-through voltage U PT (in the example: -28V). If the voltage applied between gate and source lies in this region marked II, then the field-effect transistor is nonconductive, ie blocked. In contrast, the junction field effect transistor is conductive when it is in the region marked I, ie the gate-source voltage V gs is smaller than the pinch-off voltage U P0 .
- the actual current at the p-n junction of the junction field effect transistor 10 can be inferred by the unit 23 for current detection and evaluation by a simple comparison of the measured negative gate current with the measured curves stored in a memory.
- the method can be used for DA, the reliability, the Alterungsver ⁇ hold and ermit ⁇ stuffs the expected end of life.
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
The invention relates to a circuit assembly for controlling a junction field-effect transistor (10) comprising a control connection (G), as well as a first main connection (D) and a second main connection (S), between which a channel is formed. The circuit assembly comprises a unit (21, 22, 24, 25, 26, 27, 28) for generating a control signal, via which the junction field-effect transistor (10) can be alternately switched back and forth between a first switching state (ON) and a second switching state (OFF). The circuit assembly comprises a current analysis unit (23) connected between the control connection (G) and the second main connection (S). The current analysis unit (23) is designed to measure the inverse current (Ig) flowing through the control connection (G), and to determine the absolute temperature of the junction field-effect transistor (10) from the magnitude of the measured current (Ig), when or as soon as the control signal-generating unit (21, 22, 24, 25, 26, 27, 28) has controlled the voltage (Vgs) applied between the control connection (G) and the second main connection (S) beyond the punch-through voltage, when transitioning from the first switching state (ON) to the second switching state (OFF).
Description
Beschreibung description
Schaltungsanordnung und Verfahren zum Ansteuern eines Sperrschicht-Feldeffekttransistors Circuit arrangement and method for driving a junction field effect transistor
Die Erfindung betrifft eine Schaltungsanordnung und ein Verfahren zum Ansteuern Halbleiterschaltelements in Gestalt ei¬ nes Sperrschicht-Feldeffekttransistors, der einen ersten Hauptanschluss und einen zweiten Hauptanschluss , zwischen de- nen ein Kanal gebildet ist, umfasst. The invention relates to a circuit arrangement and a method for driving semiconductor switching element in the form ei ¬ nes junction-field effect transistor having a first main terminal and a second main terminal, between which a channel is formed.
Halbleiterschaltelemente werden beispielsweise als Leistungs¬ schaltelemente eingesetzt. Bei diesen besteht die Notwendig¬ keit, die Temperatur des Halbleiterschaltelements zu überwa- chen, um einen sicheren Betrieb des Halbleiterschaltelements und eines das Halbleiterschaltelement umfassenden Moduls (auch als System bezeichnet) im Ganzen zu ermöglichen. Im Fall einer zu hohen Temperatur muss durch eine das Halblei¬ terschaltelement ansteuernde Schaltungsanordnung ein sicheres Abschalten gewährleistet sein. Semiconductor switching elements are used for example as a power ¬ switching elements. In these, there is the necessary ¬ ness, chen to monitor the temperature of the semiconductor switching element to a safe operation of the semiconductor switching element and a semiconductor switching element module comprising (also referred to as a system) as a whole to enable. In the case of too high a temperature must be ensured by a semicon ¬ ter switching element driving circuitry safe shutdown.
Hierzu werden beispielsweise externe Temperatursensoren, z.B. NTC-Temperatursensoren, eingesetzt. Diese werden z.B. in dem das Halbleiterschaltelement beinhaltenden Modul auf einer Trägerplatte angeordnet, auf der auch das Halbleiterschalt¬ element angeordnet ist. Alternativ werden die externen Tempe¬ ratursensoren auch direkt auf einer Wärmesenke in unmittelba¬ rer Nähe zu dem Halbleiterschaltelement angeordnet. In beiden Fällen ist die Temperaturmessung jedoch mit großen Unwägbar- keiten verbunden. Dies resultiert vor allem aus der thermischen Kapazität der Trägerplatte oder der Wärmesenke sowie deren thermischen Verhalten. Die Zeitkonstante der thermischen Trägheit reduziert die Reaktionsgeschwindigkeit eines Temperaturüberwachungsschaltkreises. Dies kann zu einer dyna- mischen Überhitzung des Moduls und sogar zu einem thermischen Ausfall führen.
Um dies zu vermeiden, wäre die Erfassung der tatsächlichen Temperatur des Halbleiters des Halbleiterschaltelements er¬ forderlich. Dies kann durch den oben erwähnten externen Temperatursensor jedoch nicht geleistet werden. For this example, external temperature sensors, eg NTC temperature sensors, are used. These are arranged, for example, in the semiconductor switching element-containing module on a support plate on which the semiconductor switching ¬ element is arranged. Alternatively, the external Tempe ¬ ratursensoren also be arranged directly on a heat sink in unmittelba ¬ rer proximity to the semiconductor switching element. In both cases, however, the temperature measurement is associated with great imponderabilities. This results primarily from the thermal capacity of the carrier plate or the heat sink and their thermal behavior. The time constant of thermal inertia reduces the reaction rate of a temperature monitoring circuit. This can lead to dynamic overheating of the module and even to thermal failure. To avoid this, the detection of the actual temperature of the semiconductor of the semiconductor switching element would he ¬ conducive. However, this can not be done by the above-mentioned external temperature sensor.
Es ist beispielsweise von Leistungs-Metalloxidhalbleiter- feldeffekttransistoren (MOSFETs) bekannt, die inhärente pn- Übergangstemperaturcharakteristik zur Bestimmung der Chip- Temperatur zu nutzen. Dabei wird die Rückwärts-Diode (sog. Body Diode) als Temperatursensor verwendet. Für den tatsächlichen Betrieb eignet sich diese Vorgehensweise jedoch nicht, da die Body-Diode während des Betriebs Freilauf- oder Rück¬ wärtsströme trägt. Somit kann die Temperatur durch diese Me¬ thode lediglich nach dem Abschalten der Last gemessen werden, wobei hierzu ein Messsignal durch die Body-Diode genutzt wird. Die Messmethode wird derzeit im Rahmen der Fertigung vor dem Einbau des Halbleiterschaltelements in ein Modul zur Bestimmung von Datenblattangaben genutzt. Ebenso ist es bekannt, dieses Verfahren zur Charakterisierung des Alterungs- Verhaltens zu verwenden. For example, it is known from power metal oxide semiconductor field effect transistors (MOSFETs) to use the inherent pn-junction temperature characteristic to determine the chip temperature. The reverse diode (so-called body diode) is used as the temperature sensor. For the actual operation, this procedure is not suitable because the body diode during operation wheeling or return ¬ Windwärts streams carries. Thus, the temperature can be measured by these Me ¬ Thode only after the disconnection of the load, for which purpose a measuring signal is used by the body diode. The measuring method is currently used in the production before installation of the semiconductor switching element in a module for determining data sheet information. It is also known to use this method for characterizing the aging behavior.
Es ist Aufgabe der vorliegenden Erfindung, eine Schaltungsanordnung und ein Verfahren zum Ansteuern eines Halbleiterschaltelements anzugeben, welche eine präzisere Bestimmung der Temperatur im Betrieb des Halbleiterschaltelements ermög¬ lichen . It is an object of the present invention, a circuit arrangement and a method for driving a semiconductor switching element to specify which a more precise determination of the temperature during operation of the semiconductor switching element made ¬ union.
Diese Aufgaben werden gelöst durch eine Schaltungsanordnung gemäß den Merkmalen des Patentanspruches 1 und ein Verfahren gemäß den Merkmalen des Patentanspruches 8. Vorteilhafte Aus¬ gestaltungen ergeben sich aus den abhängigen Patentansprüchen . These objects are achieved by a circuit arrangement according to the features of claim 1 and a method according to the features of claim 8. Advantageous Aus ¬ designs emerge from the dependent claims.
Der Erfindung liegt die Erkenntnis zugrunde, dass die pn- Übergangscharakteristik bei einem Sperrschicht-Feldeffekt¬ transistor (Junction Field Effect Transistor, JFET) genutzt werden kann, um dessen Temperatur zu bestimmen.
Es wird daher eine Schaltungsanordnung zum Ansteuern eines Sperrschicht-Feldeffekttransistors vorgeschlagen, der einen Steueranschluss sowie einen ersten Hauptanschluss und einen zweiten Hauptanschluss, zwischen denen ein leitender Kanal gebildet ist, umfasst. Die Schaltungsanordnung umfasst eine Einheit zur Erzeugung eines Ansteuersignais, durch das der Sperrschicht-Feldeffekttransistor zwischen einem ersten The invention is based on the finding that the pn junction characteristic in a junction field effect transistor ¬ transistor (junction field effect transistor, JFET) can be used to determine its temperature. Therefore, a circuit arrangement for driving a junction field-effect transistor is proposed which comprises a control terminal and a first main terminal and a second main terminal, between which a conductive channel is formed. The circuit arrangement comprises a unit for generating a drive signal, by which the junction field effect transistor between a first
Schaltzustand und einem zweiten Schaltzustand wechselnd hin- und her geschaltet wird. Die Schaltungsanordnung umfasst wei- ter eine Einheit zur Stromauswertung, die zwischen dem Steueranschluss und dem zweiten Hauptanschluss verschaltet ist. Die Einheit zur Stromauswertung ist dazu ausgebildet, den durch den Steueranschluss fließenden inversen Strom zu messen und aus der Höhe des gemessenen Stroms die absolute Tempera- tur des Sperrschicht-Feldeffekttransistors zu bestimmen, wenn bzw. sobald die Einheit zur Erzeugung des Ansteuersignais beim Übergang von dem ersten Schaltzustand zu dem zweiten Schaltzustand die zwischen dem Steueranschluss und dem zwei¬ ten Hauptanschluss anliegende Spannung über die Punch-through Spannung hinaus gesteuert hat. Switching state and a second switching state alternately switched back and forth. The circuit arrangement further comprises a unit for current evaluation, which is connected between the control terminal and the second main terminal. The unit for evaluating the current is designed to measure the inverse current flowing through the control terminal and to determine the absolute temperature of the junction field effect transistor from the level of the measured current, as soon as the unit for generating the drive signal at the transition from the the first switching state to the second switching state, the voltage applied between the control terminal and the two ¬ th main terminal voltage has controlled beyond the punch-through voltage addition.
Es wird weiter ein Verfahren zum Ansteuern eines Sperrschicht-Feldeffekttransistors vorgeschlagen, der einen Steu¬ eranschluss sowie einen ersten Hauptanschluss und einen zwei- ten Hauptanschluss, zwischen denen ein Kanal gebildet ist, umfasst. Die Schaltungsanordnung umfasst eine Einheit zur Er¬ zeugung eines Ansteuersignais, durch das der Sperrschicht- Feldeffekttransistor zwischen einem ersten Schaltzustand und einem zweiten Schaltzustand wechselnd hin- und her geschaltet wird, und eine Einheit zur Stromauswertung, die zwischen dem Steueranschluss und dem zweiten Hauptanschluss verschaltet ist. Bei dem vorgeschlagenen Verfahren misst die Einheit zur Stromauswertung den durch den Steueranschluss fließenden inversen Strom und bestimmt aus der Höhe des gemessenen Stroms die absolute Temperatur des Sperrschicht-Feldeffekttransis¬ tors, wenn bzw. sobald die Einheit zur Erzeugung des An- steuersignals beim Übergang von dem ersten Schaltzustand zu dem zweiten Schaltzustand die zwischen dem Steueranschluss
und dem zweiten Hauptanschluss anliegende Spannung über die Punch-through Spannung hinaus gesteuert hat. It is further proposed a method for driving a junction field effect transistor comprising a STEU ¬ eranschluss and a first main terminal and a second main terminal, between which a channel is formed. The circuit arrangement comprises a unit for He generation ¬ a driving signal by which the junction field effect transistor is reciprocated alternately between a first switching state and a second switching state and action switches, and a unit for current evaluation circuit which is connected between the control terminal and the second main terminal , In the proposed method, the unit measures the current evaluation circuit the current flowing through the control terminal inverse current, and determined from the magnitude of the measured current, the absolute temperature of the junction Feldeffekttransis ¬ gate when or as soon as the unit for generating the check-in control signal during the transition from the first switching state to the second switching state between the control terminal and the voltage applied to the second main terminal has exceeded the punch-through voltage.
Gemäß dem Gedanken der Erfindung wird die Temperaturabhängig- keit der Gate-Diode des Sperrschicht-Feldeffekttransistors für die Temperaturmessung herangezogen. Hierdurch wird eine direkte hochdynamische und exakte Temperaturüberwachung wäh¬ rend des Betriebs des Haltleiterschaltelements Sperrschicht- Feldeffekttransistoren ermöglicht . According to the idea of the invention, the temperature dependence of the gate diode of the junction field-effect transistor is used for the temperature measurement. As a result, a direct highly dynamic and accurate temperature monitoring currency ¬ rend the operation of the semiconductor switching element junction field effect transistors allows.
Dabei macht man sich den Umstand zunutze, dass der Widerstand des p-n-Übergangs , d.h. der Gate-Diode, abhängig von der ge¬ rade vorherrschenden Temperatur ist. Durch die Auswertung des inversen Stroms, d.h. des Gate-Stroms, welcher wiederum ab- hängig vom gerade vorherrschenden Widerstand ist, kann damit ein Rückschluss auf die am p-n-Übergang vorherrschende Tempe¬ ratur geschlossen werden. Dieses Vorgehen ist allgemein bei solchen Halbleiterschaltelementen während des Betriebs des Halbleiterschaltelements möglich, bei denen der Steueran- schluss (das Gate) nicht durch ein Oxid vom Kanal getrennt ist . Use is made use of the fact that the resistance of the pn junction, that is, the gate diode, depending on the prevailing temperature is ge ¬ rade. By evaluating the inverse current, that is the gate current, which in turn is dependent on the currently prevailing off resistance, so that a conclusion can be drawn about the prevailing at the pn junction Tempe ¬ ture. This procedure is generally possible with such semiconductor switching elements during the operation of the semiconductor switching element, in which the control terminal (the gate) is not separated from the channel by an oxide.
Um den inversen Strom, der nachfolgend auch als inverser Gate-Strom bezeichnet ist, zur Bestimmung der gerade vorherr- sehenden Temperatur messen zu können, ist es vorgesehen, dass während der Zeitdauer, in der das Halbleiterschaltelement ausgeschaltet ist, dieses über die Punch-through-Spannung hinaus zu steuern. Ab dem Erreichen der Punch-through-Spannung tritt ein Rückwärtsstrom vom zweiten Hauptanschluss, d.h. dem Source-Anschluss , in Richtung des Steueranschlusses, d.h. dem Gate-Anschluss , auf, welcher für die Bestimmung der Temperatur genutzt wird. Der dabei auftretende Rückwärtsstrom führt, sofern er nicht einen bestimmten Wert übersteigt, zu keiner Schädigung des Halbleiterschaltelements, da er rever- sibel ist. In order to be able to measure the inverse current, which is also referred to below as the inverse gate current, in order to determine the temperature which is just ahead, it is provided that during the period in which the semiconductor switching element is switched off, this via the punch-through Control voltage beyond. From reaching the punch-through voltage, a reverse current from the second main terminal, i. the source terminal, towards the control terminal, i. the gate terminal on which is used for the determination of the temperature. The reverse current occurring, unless it exceeds a certain value, does not damage the semiconductor switching element since it is reversible.
Der Vorteil des Vorgehens besteht darin, dass die Messung grundsätzlich unabhängig von dem, über den Kanal des Halblei-
terschaltelements fließenden Laststrom stattfindet und zu ei¬ nem Zeitpunkt vorgenommen wird, zu dem kein Laststrom fließt. Damit kann die Messung hochpräzise durchgeführt werden. Ins¬ besondere können hierdurch Unterbrechungen eines das Halblei- terschaltelement beinhaltenden Moduls aufgrund von Übertempe¬ raturen vermieden werden. Ein weiterer Vorteil besteht darin, dass der Betriebsbereich des Halbleiterschaltelements auf¬ grund der präziseren Temperaturbestimmung gegenüber einem Halbleiterschaltelement mit einer herkömmlichen Messung er- weitert werden kann. Darüber hinaus kann die fortlaufendeThe advantage of the procedure is that the measurement is basically independent of that, via the channel of the semiconductor terschaltelements flowing load current takes place and is made at ei ¬ nem time, to which no load current flows. Thus the measurement can be carried out with high precision. Ins ¬ particular interruptions of the semiconductor terschaltelement-containing module can be avoided due to Übertempe ¬ temperatures. Another advantage is that the operating range of the semiconductor switching element on the basis of the ¬ precise temperature determination with respect to a semiconductor switching element having a conventional measuring ER- weitert can be. In addition, the continuous
Überwachung der Temperatur des p-n-Übergangs dazu verwendet werden, die Zuverlässigkeit, das Alterungsverhalten und ein Lebenszyklusend (end-of-life) zu bestimmen bzw. vorherzusa¬ gen . Monitoring the temperature of the pn junction can be used to determine the reliability, the aging behavior and a Lebenszyklusend (end-of-life) and vorherzusa ¬ gen.
Gemäß einer zweckmäßigen Ausgestaltung der Schaltungsanordnung ist die Einheit zur Erzeugung des Ansteuersignais dazu ausgebildet, die zwischen dem Steueranschluss und dem zweiten Hauptanschluss anliegende Spannung maximal bis zu einer Span- nung zu steuern, bei der der Strom durch den Steueranschluss einen vorgegebenen Maximalwert nicht überschreitet. Die According to an expedient embodiment of the circuit arrangement, the unit for generating the drive signal is designed to control the voltage applied between the control terminal and the second main terminal to a maximum voltage, in which the current through the control terminal does not exceed a predetermined maximum value. The
Punch-through-Spannung wird als Parimärdurchbruch oder „pri- mary breakthrough" bezeichnet. Übersteigt die zwischen dem Steueranschluss und dem zweiten Hauptanschluss anliegende Spannung, d.h. Source-Gate Spannung, die Punch-through-Spannung erheblich, so wäre durch Überstrom eine irreversible Zerstörung des Halbleiterschaltelements die Folge. Dies kann durch Begrenzung der maximalen Spannung, die für die Messung verwendet werden darf, vermieden werden. Punch-through voltage is referred to as a par- allel breakthrough or "primary breakthrough." If the voltage applied between the control terminal and the second main terminal, ie, source-gate voltage, significantly exceeds the punch-through voltage, overcurrent would cause irreversible destruction This can be avoided by limiting the maximum voltage that may be used for the measurement.
Gemäß einer weiteren zweckmäßigen Ausgestaltung ist die Einheit zur Erzeugung des Ansteuersignais dazu ausgebildet, die zwischen dem Steueranschluss und dem zweiten Hauptanschluss anliegende Spannung für die Dauer der Messung des inversen Stroms konstant zu halten. Dies ermöglicht eine präzise Mes¬ sung des Stroms, wenn das Halbleiterschaltelement sperrend geschaltet und die Gate-Diode in rückwärts Richtung gesteuert ist .
Zweckmäßigerweise besteht der Sperrschicht-Feldeffekttransistor aus Silizium-Carbid. In einer weiteren Ausgestaltung umfasst die Einheit zur Erzeugung des Ansteuersignais einen Mikroprozessor zur Erzeugung eines pulsweiten modulierten (PWM) Signals. Weiter umfasst die Einheit zur Erzeugung des Ansteuersignais eine Ein¬ heit zur Detektion, ob der Sperrschicht-Feldeffekttransistor den zweiten Schaltzustand annimmt, um die Einheit zur Strom¬ auswertung für die Dauer des zweiten Schaltzustands von dem Mikroprozessor zu trennen. Insbesondere ist die Einheit zur Detektion, ob der Sperrschicht-Feldeffekttransistor den zweiten Schaltzustand annimmt, dazu ausgebildet, die Einheit zur Stromauswertung für die Dauer der Messung des inversen Stroms von dem Mikroprozessor zu trennen. According to a further expedient embodiment, the unit for generating the drive signal is designed to keep the voltage applied between the control terminal and the second main terminal constant for the duration of the measurement of the inverse current. This allows a precise measurement of the current when the semiconductor switching element is turned off and the gate diode is controlled in the reverse direction. Conveniently, the junction field effect transistor is silicon carbide. In a further embodiment, the unit for generating the drive signal comprises a microprocessor for generating a pulse width modulated (PWM) signal. Further, the unit for generating the drive signal includes a ¬ A standardized for detecting whether the JFET assumes the second switching state to disconnect the unit for power ¬ evaluation for the duration of the second switching state of the microprocessor. In particular, the unit for detecting whether the junction field effect transistor assumes the second switching state is adapted to disconnect the unit for evaluating the current for the duration of the measurement of the inverse current from the microprocessor.
Die Erfindung wird nachfolgend näher anhand eines Ausfüh¬ rungsbeispiels in der Zeichnung erläutert. Es zeigen: The invention is explained in more detail below with reference to an exporting ¬ approximately embodiment in the drawing. Show it:
Fig. 1 eine schematische Darstellung einer erfindungsgemä¬ ßen Schaltungsanordnung zum Ansteuern eines Sperrschicht-Feldeffekttransistors, welche eine Tempera¬ turbestimmung des Halbleiters ermöglicht, 1 is a schematic representation of an inventive ¬ Shen circuitry for driving a junction field effect transistor, which allows a Tempera ¬ turbestimmung the semiconductor,
Fig. 2 ein Diagramm, das die typische Charakteristik des Fig. 2 is a diagram showing the typical characteristic of
Gate-Stroms in Abhängigkeit von der Gate-Source- Spannung illustriert, Gate current as a function of the gate-source voltage illustrated,
Fig. 3 ein Diagramm, das den inversen Gate-Strom in Abhängigkeit von der Gate-Source-Spannung im ausgeschalteten Zustand eines Halbleiterschaltelements zeigt, und 3 is a diagram showing the inverse gate current as a function of the gate-source voltage in the off state of a semiconductor switching element, and
Fig. 4 ein Diagramm, das den für die temperaturabhängige Fig. 4 is a diagram showing that for the temperature-dependent
Bestimmung des inversen Gate-Stroms in Abhängigkeit von dem für die Messung verwendeten Spannungsbereich der Gate-Source-Spannung zeigt.
Fig. 1 zeigt ein Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung 20 zum Ansteuern eines Sperrschicht-Feldeffekttransistors 10. Beispielsweise kann es sich bei dem Sperrschicht-Feldeffekttransistor 10 um einen Silizium-Car- bid-Feldeffekttransistor (SiC-JFET) handeln. Der Sperrschicht-Feldeffekttransistor 10 umfasst einen Steueranschluss G (Gate) sowie einen ersten Hauptanschluss D (Drain) und ei¬ nen zweiten Hauptanschluss S (Source) . Zwischen dem ersten Hauptanschluss D und dem zweiten Hauptanschluss S ist ein Ka- nal gebildet, über den ein Strom fließen kann, wenn der Determining the inverse gate current as a function of the voltage range of the gate-source voltage used for the measurement shows. 1 shows an exemplary embodiment of a circuit arrangement 20 according to the invention for driving a junction field effect transistor 10. For example, the junction field effect transistor 10 may be a silicon-carbon field-effect transistor (SiC-JFET). The junction field effect transistor 10 comprises a control terminal G (gate) and a first main terminal D (drain) and ei ¬ nen second main terminal S (source). Between the first main connection D and the second main connection S, a channel is formed, via which a current can flow when the
Sperrschicht-Feldeffekttransistor 10 leitend geschaltet ist. Eine zwischen dem zweiten Hauptanschluss (S) und dem ersten Hauptanschluss (D) vorhandene Body-Diode ist mit 11 gekenn¬ zeichnet . Junction field effect transistor 10 is turned on. One between the second main terminal (S) and the first main connection (D) existing body diode is labeled in ¬ characterized by 11.
Beispielsweise ist der Steueranschluss G des Sperrschicht- Feldeffekttransistors mit einem Bereich vom p-leitenden Typ verbunden, welcher in einem n-leitenden ( Substrat- ) Material angeordnet ist. Der Bereich vom p-leitenden Typ bildet eine p-n-Diode zu dem n-leitenden Material des Sperrschicht-Feld¬ effekttransistors. Ein Sperrschicht-Feldeffekttransistor (JFET) ist ein Halbleiterschaltelement, das ohne Ansteuersig- nal leitend geschaltet ist. Ein solches Bauelement wird als „normally-on" Halbleiterschaltelement bezeichnet. Um zu ver- hindern, dass über den Kanal ein Strom fließt, ist es erforderlich eine negative Spannung an dem Steueranschluss G in den Bezug auf den zweiten Hauptanschluss S anzuliegen, um das Halbleiterschaltelement sperrend zu schalten. Die nachfolgend im Detail näher beschriebene Schaltungsanord¬ nung 20 ermöglicht die Bestimmung der Temperatur am oben erwähnten p-n-Übergang, d.h. der Gate-Source-Diode . Dabei kann die Temperatur im Betrieb des Halbleiterschaltelements be¬ stimmt werden. For example, the control terminal G of the junction field effect transistor is connected to a p-type region disposed in an n-type (substrate) material. The area of the p-conductive type forms a p-n diode to the n-type material of the junction field effect transistor ¬. A junction field effect transistor (JFET) is a semiconductor switching element that is turned on without a drive signal. Such a device is referred to as a "normally-on" semiconductor switching element, In order to prevent a current from flowing through the channel, it is necessary to apply a negative voltage to the control terminal G with respect to the second main terminal S to the semiconductor switching element The circuit arrangement 20, described in more detail below in detail, makes it possible to determine the temperature at the abovementioned pn junction, ie, the gate-source diode, whereby the temperature during operation of the semiconductor switching element can be determined.
Die Schaltungsanordnung 20 umfasst eine Einheit 21 zur Detek- tion einer Desaturation, einen Fehlerspeicher 22, eine Einheit 23 zur Stromerfassung und -auswertung, ein Schaltelement
24, einen Treiber 25, ein Gatter 26 und einen ein Ansteuer- signal erzeugenden Mikroprozessor 28. Das Ansteuersignal ist ein pulsweiten moduliertes Signal (PWM-Signal) , das von dem Mikroprozessor 28 abgegeben wird. Über das Gatter 26, das eingangsseitig ferner mit einem Ausgang des Fehlerspeichers 22 verbunden ist, wird das PWM-Signal über das Schaltelement 24 und die Einheit 23 zur Stromerfassung und -auswertung an den Steueranschluss G des Sperrschicht-Feldeffekttransistors 10 angelegt, wodurch der Sperrschicht-Feldeffekttransistor entsprechend des Ansteuersignais abwechselnd sperrend und leitend geschaltet wird. The circuit arrangement 20 comprises a unit 21 for detecting a desaturation, an error memory 22, a unit 23 for current detection and evaluation, a switching element 24, a driver 25, a gate 26 and a drive signal generating microprocessor 28. The drive signal is a pulse width modulated signal (PWM signal) which is output from the microprocessor 28. Via the gate 26, which is further connected on the input side to an output of the fault memory 22, the PWM signal is applied via the switching element 24 and the current detection and evaluation unit 23 to the control terminal G of the junction field effect transistor 10, whereby the barrier layer Field effect transistor is switched in accordance with the drive signal alternately blocking and conducting.
Die Einheit 23 zur Stromerfassung und -auswertung ist zwischen dem Steueranschluss G und dem zweiten Hauptanschluss S verschaltet. In üblicher Weise ist ein Widerstand 27 (Gate- Widerstand) zwischen der Einheit 23 zur Stromerfassung und - auswertung und dem Steueranschluss G vorgesehen. Die Einheit 21 zur Detektion einer Desaturation ist mit dem ersten Hauptanschluss D (Drain-Anschluss) verbunden. Die Einheit 21 zur Detektion einer Desaturation detektiert, welchen ZustandThe current detection and evaluation unit 23 is connected between the control terminal G and the second main terminal S. In the usual way, a resistor 27 (gate resistance) is provided between the current detection and evaluation unit 23 and the control terminal G. The desaturation detection unit 21 is connected to the first main terminal D (drain terminal). The desaturation detection unit 21 detects which state
(sperrend oder leitend) der Sperrschicht-Feldeffekttransistor 10 aufweist. Diese Information wird zum Steuern des Schalt¬ elements 24 verwendet. Das Schaltelement 24 ist geöffnet, wenn der Sperrschicht-Feldeffekttransistor 10 sperrend ge- schaltet ist (d.h. JFET = OFF oder AUS) . (blocking or conducting) of the junction field effect transistor 10 has. This information is used to control the switching ¬ elements 24. The switching element 24 is opened when the junction field effect transistor 10 is turned off (ie, JFET = OFF or OFF).
Ausgangsseitig ist die Einheit 21 zur Detektion einer On the output side, the unit 21 for detecting a
Desaturation mit dem Treiber 25 verbunden, der die Schaltstellung des Schaltelements 24 zum Ein- und Ausschalten des Sperrschicht-Feldeffekttransistors 10 steuert. Ferner ist die Einheit 21 zur Detektion der Desaturation mit dem Fehlerspeicher 22 gekoppelt. Bei einem auftretenden Fehler wird ein entsprechendes Fehlersignal an das Gatter 26 gelegt, so dass das am Ausgang des Gatters 26 anliegende Signal das Sperren des Sperrschicht-Feldeffekttransistors 10 sicher stellt. Die Einheit 29 zum Ausblenden von Überstromspitzen (sog. Desaturation connected to the driver 25, which controls the switching position of the switching element 24 for switching on and off of the junction field effect transistor 10. Further, the desaturation detection unit 21 is coupled to the error memory 22. If an error occurs, a corresponding error signal is applied to the gate 26, so that the signal present at the output of the gate 26 ensures the blocking of the junction field effect transistor 10. The unit 29 for masking overcurrent spikes (so-called.
„blanking time") empfängt das Ausgangssignal des Gatters 26 ebenfalls. Die Einheit 29 dient zum Ausblenden zum Überstrom-
spitzen, z.B. während der Kommutation. Ausgangsseitig ist die Einheit 29 mit der Einheit 21 zur Detektion einer "Blanking time") also receives the output signal of the gate 26. The unit 29 is used to fade out to the overcurrent peaks, eg during the commutation. On the output side, the unit 29 with the unit 21 for detecting a
Desaturation verbunden. Die in Fig. 1 dargestellte Schaltungsanordnung entspricht ei¬ nem herkömmlichen Treiber eines Sperrschicht-Feldeffekttransistors. Gegenüber dem herkömmlichen Sperrschicht-Feldeffekt¬ transistor-Treiber ist lediglich zusätzlich die Einheit 23 zur Stromerfassung und -auswertung vorgesehen. Diese kann beispielsweise als einfache Operationsverstärkerschaltung vorgesehen sein. Linked to desaturation. The circuit arrangement shown in FIG. 1 corresponds to a conventional driver of a junction field effect transistor. Compared to the conventional junction field effect transistor ¬ transistor driver only the unit 23 for current detection and evaluation is additionally provided. This can be provided for example as a simple operational amplifier circuit.
Während des Betriebs des Sperrschicht-Feldeffekttransistors 10 kann dann, wenn das Halbleiterschaltelement ausgeschaltet, d.h. sperrend geschaltet ist (Schaltelement 24 ist geöffnet), durch die Einheit 23 ein inverser Strom detektiert wird, wel¬ cher vom zweiten Hauptanschluss S zum Steueranschluss D fließt. Der Strom fließt dann, wenn die Gate-Diode, d.h. der p-n-Übergang zwischen Steueranschluss G und zweitem Hauptan- schluss S, rückwärts gesteuert ist und die (negative) Gate- Source-Spannung über die Pinch-off-Spannung hinaus gesteuert ist. Dies ist unmittelbar nach dem Ausschalten des Halbleiterschaltelements und der Beendigung des Kommutationsprozes- ses der Fall. Währenddessen kann dann der (negative) Gate- Strom gemessen und zur Ermittlung der absoluten Temperatur am p-n-Übergang ausgenutzt werden. Dazu ist es erforderlich, das Verhalten des Sperrschicht-Feldeffekttransistors zu kennen. During operation of the junction field-effect transistor 10 can, when the semiconductor switching element turned off, that is turned off is (switching element 24 is opened), an inverse current is detected by the unit 23, wel ¬ cher flows from the second main terminal S to the control terminal D. The current flows when the gate diode, ie the pn junction between control terminal G and second main terminal S, is controlled backwards and the (negative) gate-source voltage is controlled beyond the pinch-off voltage. This is the case immediately after the switching off of the semiconductor switching element and the termination of the commutation process. Meanwhile, the (negative) gate current can then be measured and used to determine the absolute temperature at the pn junction. For this it is necessary to know the behavior of the junction field effect transistor.
In Fig. 2 ist ein Diagramm dargestellt, das den (positiven) Gate-Strom Ig in Abhängigkeit der Gate-Source-Spannung Vgs für einen SiC-Sperrschicht-Feldeffekttransistor zeigt. In dem Diagramm sind drei experimentell ermittelte I-U-Verläufe in Ab¬ hängigkeit der Temperatur an p-n-Übergang dargestellt. Dabei ist gut erkennbar, dass, je höher die Temperatur am p-n-Über- gang ist, der Strom mit geringerer Gate-Source-Spannung ansteigt. Während bei einer Temperatur von 25°C (strichpunktierte Linie) der Gate-Strom Ig erst bei einer Gate-Source- Spannung Vgs zu steigen beginnt, beträgt der Strom Ig bei ei-
ner Temperatur von 75°C (gestrichelte Linie) etwa 5 mA und bei 125°C (durchgezogene Linie) etwa 20 mA. FIG. 2 shows a diagram showing the (positive) gate current I g as a function of the gate-source voltage V gs for a SiC junction field-effect transistor. In the diagram, three experimentally determined IV curves in dependence of the temperature from ¬ are shown in pn junction. It can be clearly seen that the higher the temperature at the pn junction, the current increases with a lower gate-source voltage. While at a temperature of 25 ° C. (dash-dotted line), the gate current I g begins to rise only at a gate-source voltage V gs , the current I g is at a a temperature of 75 ° C (dashed line) about 5 mA and at 125 ° C (solid line) about 20 mA.
Fig. 3 zeigt ein Diagramm, das den inversen Gate-Strom (-Ig) über der negativen Gate-Source-Spannung (-Vgs) zeigt. In diesem Diagramm sind exemplarisch jeweils drei experimentell er¬ mittelte Kurven für zwei unterschiedliche SiC-Sperrschicht- Feldeffekttransistoren eingezeichnet, wobei die zu einem ers¬ ten SiC-Sperrschicht-Feldeffekttransistor gehörigen Kurven mit 310 und die zu einem zweiten Siliziumcarbid-Sperrschicht- Feldeffekttransistor gehörigen Kurven mit 320 gekennzeichnet sind. Es sind jeweils Messkurven für eine am p-n-Übergang vorherrschende Temperatur von 25°C, 125°C und 200°C einge¬ zeichnet. Die Kurven können mit einem beliebigen Verfahren ermittelt sein. Fig. 3 is a diagram showing the inverse gate current (-I g ) versus the negative gate-source voltage (-V gs ). In this diagram, three experimentally he ¬ mittelte curves for two different SiC junction field effect transistors are exemplarily shown, wherein the associated with a ers ¬ th SiC-JFET curves 310 and belonging to a second silicon carbide junction field effect transistor curves labeled 320. There are each measured curves for a prevailing at the pn junction temperature of 25 ° C, 125 ° C and 200 ° C turned ¬ distinguished. The curves can be determined by any method.
Wie in Fig. 4 dargestellt, erfolgt durch die Schaltungsanord¬ nung eine Steuerung der Gate-Source-Spannung Vgs derart, dass diese über der Punch-through-Spannung UPT liegt. Bei einer gegebenen Gate-Source-Spannung Vgs = Messspannung Ume S s ent¬ spricht ein bestimmter inverser Gate-Strom -Igs (= Messstrom Imes s ) einer bestimmten Temperatur (z.B bei -5mA bei 25°C) . Erhöht sich die Chiptemperatur z.B. auf 125°C wird bei derselben Spannung Vgs = Ume S s erhöhter Strom Igs fließen (z.B - 15mA) . Diese Stromänderung (im Beispiel: Erhöhung von -5 auf -15mA) wird ausgewertet. As shown in Fig. 4, a control of the gate-source voltage V gs is carried out by the circuit arrangement such that it is above the punch-through voltage U PT. For a given gate-source voltage V gs = measuring voltage U me S s ¬ speaks a certain inverse gate current -I gs (= measuring current Imes s) a certain temperature (eg at -5mA at 25 ° C). For example, if the chip temperature increases to 125 ° C, V gs = U me S s increased current I gs will flow at the same voltage (eg, -15mA). This current change (in the example: increase from -5 to -15mA) is evaluated.
Die Messung des inversen Gate-Stroms Igs kann in dem mit III gekennzeichneten Spannungsbereich, der von der Punch-through- Spannung UPT (z.B. -28V) bis zu einer maximal zulässigen Spannung Umax reicht, erfolgen. Die maximale Messspannung The measurement of the inverse gate current I gs can take place in the voltage range labeled III, which ranges from the punch-through voltage U PT (eg -28V) up to a maximum permissible voltage U max . The maximum measuring voltage
Umes s=Umax ist abhängig von einem vorgegebenen Maximalwert des durch den Steueranschluss fließenden Stroms. Würde zu Mess¬ zwecken die maximale Messspannung Umes s=Umax überschritten wer- den, so besteht in dem mit dem IV gekennzeichneten Bereich die Gefahr eines sekundären Durchbruchs, welcher zur Zerstö¬ rung des Sperrschicht-Feldeffektstransistors führen würde.
Typischerweise wird zum Ausschalten des Sperrschicht-Feld¬ effekttransistors die Gate-Source-Spannung in den mit II ge¬ kennzeichneten Bereich gesteuert, d.h. die Spannung liegt im Bereich zwischen der Pinch-Off-Spannung UP0 (im Beispiel: - 22V) und der Punch-through-Spannung UPT (im Beispiel: -28V) . Liegt die zwischen Gate und Source anliegende Spannung in diesem mit II gekennzeichneten Bereich, so ist der Feldeffekttransistor nicht leitend, d.h. gesperrt. Demgegenüber ist der Sperrschicht-Feldeffekttransistor leitend, wenn er sich in dem I gekennzeichneten Bereich befindet, d.h. die Gate- Source-Spannung Vgs kleiner als die Pinch-Off-Spannung UP0 ist . U me ss = U max is dependent on a predetermined maximum value of the current flowing through the control terminal. Would measuring ¬ purposes the maximum measurement voltage U me ss = V ma x exceeded advertising the so consists in marked with an IV range, the risk of a secondary breakdown which would result for destruc ¬ tion of the junction field effect transistor. Typically, to turn off the junction field ¬ effect transistor, the gate-source voltage is controlled in the ge ¬ marked with II area, ie the voltage is in the range between the pinch-off voltage U P0 (in the example: - 22V) and the Punch-through voltage U PT (in the example: -28V). If the voltage applied between gate and source lies in this region marked II, then the field-effect transistor is nonconductive, ie blocked. In contrast, the junction field effect transistor is conductive when it is in the region marked I, ie the gate-source voltage V gs is smaller than the pinch-off voltage U P0 .
Sind die Referenzwerte bekannt, so kann durch die Einheit 23 zur Stromerfassung und -auswertung durch einen einfachen Vergleich des gemessenen negativen Gate-Stroms mit den in einem Speicher hinterlegten Messkurven auf die tatsächliche Temperatur am p-n-Übergang des Sperrschicht-Feldeffekttransistors 10 geschlossen werden. If the reference values are known, the actual current at the p-n junction of the junction field effect transistor 10 can be inferred by the unit 23 for current detection and evaluation by a simple comparison of the measured negative gate current with the measured curves stored in a memory.
Dies kann präzise und mit einer praktisch nicht vorhandenen Zeitverzögerung erfolgen. Dadurch kann insbesondere eine durch Übertemperatur bedingte Abschaltung eines die Anordnung enthaltenen Modules verhindert werden. Das Verfahren kann da- zu verwendet werden, die Zuverlässigkeit, das Alterungsver¬ halten und das voraussichtliche Ende der Lebenszeit zu ermit¬ teln .
This can be done precisely and with a virtually non-existent time delay. As a result, it is possible, in particular, to prevent a shutdown of a module containing the arrangement due to overtemperature. The method can be used for DA, the reliability, the Alterungsver ¬ hold and ermit ¬ stuffs the expected end of life.
Claims
1. Schaltungsanordnung zum Ansteuern eines Sperrschicht-Feldeffekttransistors (10), der einen Steueranschluss (G) sowie einen ersten Hauptanschluss (D) und einen zweiten Hauptan- schluss (S) , zwischen denen ein Kanal gebildet ist, umfasst, mit : 1. Circuit arrangement for driving a junction field effect transistor (10) comprising a control terminal (G) and a first main terminal (D) and a second main terminal (S), between which a channel is formed, comprising:
einer Einheit (21, 22, 24, 25, 26, 27, 28) zur Erzeugung eines Ansteuersignais, durch das der Sperrschicht-Feldeffekt- transistor (10) zwischen einem ersten Schaltzustand (EIN) und einem zweiten Schaltzustand (AUS) wechselnd hin- und her ge¬ schaltet wird; a unit (21, 22, 24, 25, 26, 27, 28) for generating a drive signal, by which the junction field effect transistor (10) between a first switching state (ON) and a second switching state (OFF) alternately hin- and forth is switched ¬ ;
einer Einheit (23) zur Stromauswertung, die zwischen dem Steueranschluss (G) und dem zweiten Hauptanschluss (S) ver- schaltet ist; a unit (23) for current evaluation, which is connected between the control terminal (G) and the second main terminal (S);
wobei die Einheit (23) zur Stromauswertung dazu ausge¬ bildet ist, den durch den Steueranschluss (G) fließenden in- versen Strom (Ig) zu messen und aus der Höhe des gemessenen Stroms ( I g ) die absolute Temperatur des Sperrschicht-Feld- effekttransistors (10) zu bestimmen, wenn/sobald die Einheit (21, 22, 24, 25, 26, 27, 28) zur Erzeugung des Ansteuersig- nals beim Übergang von dem ersten Schaltzustand (EIN) zu dem zweiten Schaltzustand (AUS) die zwischen dem Steueranschluss (G) und dem zweiten Hauptanschluss (S) anliegende Spannung (Vgs) über die Punch-through-Spannung hinaus gesteuert hat. wherein the unit (23) to be constituting ¬ for the current evaluation, the through the control terminal (G) flowing domestic verses current (I g) to be measured and from the height of the measured current (I g) is the absolute temperature of the junction field- - Effect transistor (10) to determine if / when the unit (21, 22, 24, 25, 26, 27, 28) for generating the Ansteuersig- nals at the transition from the first switching state (ON) to the second switching state (OFF) the voltage (V gs ) applied between the control terminal (G) and the second main terminal (S) has been controlled beyond the punch-through voltage.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Einheit (21, 22, 24, 25, 26, 27, 28) zur Erzeu¬ gung des Ansteuersignais dazu ausgebildet ist, die zwischen dem Steueranschluss (G) und dem zweiten Hauptanschluss (S) anliegende Spannung (Vgs) maximal bis zu einer Spannung zu steuern, bei der der Strom durch den Steueranschluss einen vorgegebenen Maximalwert nicht überschreitet. 2. A circuit arrangement according to claim 1, characterized in that the unit (21, 22, 24, 25, 26, 27, 28) is designed for the generation ¬ supply of the driving signal to between the control terminal (G) and the second main connection ( S) applied voltage (V gs ) maximum up to a voltage at which the current through the control terminal does not exceed a predetermined maximum value.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Einheit (21, 22, 24, 25, 26, 27, 28) zur Erzeugung des Ansteuersignais dazu ausgebildet ist, die zwischen dem Steueranschluss (G) und dem zweiten Hauptan-
schluss (S) anliegende Spannung (Vgs) für die Dauer der Mes¬ sung des inversen Stroms (Ig) konstant zu halten. 3. Circuit arrangement according to claim 1 or 2, characterized in that the unit (21, 22, 24, 25, 26, 27, 28) is designed for generating the drive signal to the between the control terminal (G) and the second main end (S) applied voltage (V gs ) for the duration of Mes ¬ solution of the inverse current (I g ) to keep constant.
4. Schaltungsanordnung nach einem der vorhergehenden Ansprü- che, dadurch gekennzeichnet, dass der Sperrschicht-Feld¬ effekttransistor (10) aus Silizium-Carbid besteht. 4. che Circuit arrangement according to one of the preceding Ansprü-, characterized in that the junction field effect transistor ¬ (10) consists of silicon carbide.
5. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Einheit (21, 22, 24, 25, 26, 27, 28) zur Erzeugung des Ansteuersignais einen Mik¬ roprozessor (28) zur Erzeugung eines PWM-Signals umfasst. 5. Circuit arrangement according to one of the preceding claims, characterized in that the unit (21, 22, 24, 25, 26, 27, 28) for generating the drive signal comprises a Mik ¬ roprozessor (28) for generating a PWM signal.
6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, dass die Einheit (21, 22, 24, 25, 26, 27, 28) zur Erzeu- gung des Ansteuersignais eine Einheit (21, 25) zur Detektion, ob der Sperrschicht-Feldeffekttransistor (10) den zweiten Schaltzustand (AUS) annimmt, umfasst, um die Einheit zur Stromauswertung (23) für die Dauer des zweiten Schaltzustands (AUS) von dem Mikroprozessor zu trennen. 6. Circuit arrangement according to claim 5, characterized in that the unit (21, 22, 24, 25, 26, 27, 28) for generating the drive signal is a unit (21, 25) for detecting whether the junction field effect transistor ( 10) assumes the second switching state (OFF), to disconnect the current evaluation unit (23) for the duration of the second switching state (OFF) from the microprocessor.
7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, dass die Einheit (21, 25) zur Detektion, ob der Sperrschicht-Feldeffekttransistor (10) den zweiten Schaltzustand (AUS) annimmt, dazu ausgebildet ist, die Einheit zur Strom- auswertung (23) für die Dauer der Messung des inversen Stroms ( I g ) von dem Mikroprozessor zu trennen. 7. Circuit arrangement according to claim 6, characterized in that the unit (21, 25) for detecting whether the junction field-effect transistor (10) assumes the second switching state (OFF), is adapted to the unit for current evaluation (23). for the duration of the measurement of the inverse current (I g) to be separated from the microprocessor.
8. Verfahren zum Ansteuern eines Sperrschicht-Feldeffekt¬ transistors (10), der einen Steueranschluss (G) sowie einen ersten Hauptanschluss (D) und einen zweiten Hauptanschluss8. A method for driving a junction field effect ¬ transistor (10) having a control terminal (G) and a first main terminal (D) and a second main terminal
(S) , zwischen denen ein Kanal gebildet ist, umfasst, mit ei¬ ner Schaltungsanordnung, die (S), between which a channel is formed, comprises, with egg ¬ ner circuitry, the
eine Einheit (21, 22, 24, 25, 26, 27, 28) zur Erzeugung eines Ansteuersignais, durch das der Sperrschicht-Feldeffekt- transistor (10) zwischen einem ersten Schaltzustand (EIN) und einem zweiten Schaltzustand (AUS) wechselnd hin- und her ge¬ schaltet wird, und
eine Einheit (23) zur Stromauswertung, die zwischen dem Steueranschluss (G) und dem zweiten Hauptanschluss (S) ver¬ schaltet ist a unit (21, 22, 24, 25, 26, 27, 28) for generating a drive signal, by which the junction field effect transistor (10) between a first switching state (ON) and a second switching state (OFF) alternately hin- and forth ge ¬ is switched on, and a unit (23) for current evaluation , which is ver ¬ switched between the control terminal (G) and the second main terminal (S)
umfasst, bei dem die Einheit (23) zur Stromauswertung den durch den Steueranschluss (G) fließenden inversen Strom (Ig) misst und aus der Höhe des gemessenen Stroms (Ig) die absolu¬ te Temperatur des Sperrschicht-Feldeffekttransistors (10) be¬ stimmt, wenn/sobald die Einheit (21, 22, 24, 25, 26, 27, 28) zur Erzeugung des Ansteuersignais beim Übergang von dem ers- ten Schaltzustand (EIN) zu dem zweiten Schaltzustand (AUS) die zwischen dem Steueranschluss (G) und dem zweiten Hauptanschluss (S) anliegende Spannung (Vgs) über die Punch-through- Spannung hinaus gesteuert hat. comprising, wherein the unit (23) for the current evaluation to by the control terminal (G) flowing inverse current (I g) measures and from the height of the measured current (I g) the absolu ¬ te temperature of the junction field effect transistor (10) be ¬ true, if / as soon as the unit (21, 22, 24, 25, 26, 27, 28) for generating the drive signal at the transition from the first switching state (ON) to the second switching state (OFF) between the control terminal ( G) and the second main terminal (S) voltage (V gs ) has been controlled beyond the punch-through voltage addition.
9. Verfahren nach Anspruch 8, bei dem die Einheit (21, 22, 24, 25, 26, 27, 28) zur Erzeugung des Ansteuersignais die zwischen dem Steueranschluss (G) und dem zweiten Hauptanschluss (S) anliegende Spannung (Vgs) maximal bis zu einer Spannung gesteuert wird, bei der der Strom durch den Steuer- anschluss einen vorgegebenen Maximalwert nicht überschreitet. 9. The method of claim 8, wherein the unit (21, 22, 24, 25, 26, 27, 28) for generating the drive signal between the control terminal (G) and the second main terminal (S) voltage applied (V gs ) is controlled up to a voltage at which the current through the control connection does not exceed a predetermined maximum value.
10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass die Einheit (21, 22, 24, 25, 26, 27, 28) zur Erzeugung des Ansteuersignais die zwischen dem Steueranschluss (G) und dem zweiten Hauptanschluss (S) anliegende Spannung (Vgs) für die Dauer der Messung des inversen Stroms (Ig) konstant hält.
10. The method according to claim 8 or 9, characterized in that the unit (21, 22, 24, 25, 26, 27, 28) for generating the drive signal between the control terminal (G) and the second main terminal (S) voltage applied (V gs ) for the duration of the measurement of the inverse current (I g ) keeps constant.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201580010154.1A CN106031040B (en) | 2014-02-28 | 2015-02-25 | Circuit arrangement and method for controlling a junction field effect transistor |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102014203655.0 | 2014-02-28 | ||
DE102014203655.0A DE102014203655A1 (en) | 2014-02-28 | 2014-02-28 | Circuit arrangement and method for driving a junction field effect transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2015128360A1 true WO2015128360A1 (en) | 2015-09-03 |
Family
ID=52727076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/EP2015/053901 WO2015128360A1 (en) | 2014-02-28 | 2015-02-25 | Circuit assembly and method for controlling a junction field-effect transistor |
Country Status (3)
Country | Link |
---|---|
CN (1) | CN106031040B (en) |
DE (1) | DE102014203655A1 (en) |
WO (1) | WO2015128360A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3734244A1 (en) * | 2019-05-02 | 2020-11-04 | Siemens Aktiengesellschaft | Circuit arrangement and method for controlling a power semiconductor switch |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016206590A1 (en) * | 2016-04-19 | 2017-10-19 | Zf Friedrichshafen Ag | Method for determining a temperature of a transistor, control device and switching device |
US10393795B2 (en) * | 2017-07-25 | 2019-08-27 | Abb Schweiz Ag | Semiconductor failure prognostication |
DE102021208082A1 (en) | 2021-07-27 | 2023-02-02 | Robert Bosch Gesellschaft mit beschränkter Haftung | Circuit arrangement, electrical system and method for determining junction temperatures of gate-controlled semiconductor components |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4039928A (en) * | 1976-07-19 | 1977-08-02 | Pertron Controls Corporation | Electrical operating circuit having semiconductor device junction temperature monitoring |
US4667265A (en) * | 1985-12-20 | 1987-05-19 | National Semiconductor Corporation | Adaptive thermal shutdown circuit |
WO1998035440A1 (en) * | 1997-02-10 | 1998-08-13 | Daimler-Benz Aktiengesellschaft | Arrangement and method for measuring a temperature |
EP0936454A2 (en) * | 1998-02-11 | 1999-08-18 | Emerson Electric Co. | High sensitivity diode temperature sensor with adjustable current source |
DE10351843A1 (en) * | 2003-11-06 | 2005-06-09 | Alstom | Determining temperature of power semiconductor in inverter determines load current and voltage drop if current is within given region |
US20080272828A1 (en) * | 2007-05-03 | 2008-11-06 | Dsm Solutions, Inc. | Method and system for adaptive power management |
DE102011083679B3 (en) * | 2011-09-29 | 2012-09-27 | Semikron Elektronik Gmbh & Co. Kg Ip-Department | Method and device for determining the temperature of a semiconductor switch |
EP2568268A1 (en) * | 2011-09-07 | 2013-03-13 | kk-electronic a/s | Method for estimating the temperature of a semiconductor chip |
US8587037B1 (en) * | 2009-07-08 | 2013-11-19 | Hrl Laboratories, Llc | Test structure to monitor the in-situ channel temperature of field effect transistors |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4147424B2 (en) * | 2002-08-13 | 2008-09-10 | サンケン電気株式会社 | Overheat protection device |
DE10332513A1 (en) * | 2003-07-17 | 2005-02-03 | Robert Bosch Gmbh | Semiconductor component with integrated overtemperature protection |
JP4995647B2 (en) * | 2007-06-12 | 2012-08-08 | 矢崎総業株式会社 | Control circuit for semiconductor device with overheat protection function |
-
2014
- 2014-02-28 DE DE102014203655.0A patent/DE102014203655A1/en active Pending
-
2015
- 2015-02-25 WO PCT/EP2015/053901 patent/WO2015128360A1/en active Application Filing
- 2015-02-25 CN CN201580010154.1A patent/CN106031040B/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4039928A (en) * | 1976-07-19 | 1977-08-02 | Pertron Controls Corporation | Electrical operating circuit having semiconductor device junction temperature monitoring |
US4667265A (en) * | 1985-12-20 | 1987-05-19 | National Semiconductor Corporation | Adaptive thermal shutdown circuit |
WO1998035440A1 (en) * | 1997-02-10 | 1998-08-13 | Daimler-Benz Aktiengesellschaft | Arrangement and method for measuring a temperature |
EP0936454A2 (en) * | 1998-02-11 | 1999-08-18 | Emerson Electric Co. | High sensitivity diode temperature sensor with adjustable current source |
DE10351843A1 (en) * | 2003-11-06 | 2005-06-09 | Alstom | Determining temperature of power semiconductor in inverter determines load current and voltage drop if current is within given region |
US20080272828A1 (en) * | 2007-05-03 | 2008-11-06 | Dsm Solutions, Inc. | Method and system for adaptive power management |
US8587037B1 (en) * | 2009-07-08 | 2013-11-19 | Hrl Laboratories, Llc | Test structure to monitor the in-situ channel temperature of field effect transistors |
EP2568268A1 (en) * | 2011-09-07 | 2013-03-13 | kk-electronic a/s | Method for estimating the temperature of a semiconductor chip |
DE102011083679B3 (en) * | 2011-09-29 | 2012-09-27 | Semikron Elektronik Gmbh & Co. Kg Ip-Department | Method and device for determining the temperature of a semiconductor switch |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3734244A1 (en) * | 2019-05-02 | 2020-11-04 | Siemens Aktiengesellschaft | Circuit arrangement and method for controlling a power semiconductor switch |
US10931271B2 (en) | 2019-05-02 | 2021-02-23 | Siemens Aktiengesellschaft | Circuit arrangement and method for controlling a power semiconductor switch |
Also Published As
Publication number | Publication date |
---|---|
DE102014203655A1 (en) | 2015-09-03 |
CN106031040A (en) | 2016-10-12 |
CN106031040B (en) | 2020-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102007058740B4 (en) | Circuit arrangement with an overcurrent protection | |
DE102009061841B3 (en) | Semiconductor chip | |
DE102010029147B4 (en) | Method for determining the temperature of a power semiconductor | |
DE102012109745B4 (en) | circuitry | |
DE112010003655B4 (en) | Error detection device for a semiconductor device | |
DE102009029402B4 (en) | Overload protection for a circuit arrangement with a transistor | |
WO2015128360A1 (en) | Circuit assembly and method for controlling a junction field-effect transistor | |
DE112016007127T5 (en) | INTEGRATED CIRCUIT FOR FAST TEMPERATURE PERCEPTION OF SEMICONDUCTOR SWITCHING DEVICE | |
DE112007002270T5 (en) | Gate drive circuit | |
DE112017003835T5 (en) | SEMICONDUCTOR DEVICE | |
DE102016105038B4 (en) | Current sensors and methods for improving their accuracy | |
DE102010000875A1 (en) | Junction temperature determining method for e.g. insulated-gate bipolar transistor in three-phase power converter arrangement, involves supplying current to be fed so that total current flowing in transistor corresponds to test current | |
DE102012219646A1 (en) | A semiconductor device that measures a voltage applied to a semiconductor switching element | |
DE102015121194A1 (en) | Device with integrated protection course and method | |
EP2565608B1 (en) | Semiconductor component in chip design | |
DE102007046705B3 (en) | Active diode circuit and method of operating an active diode | |
DE102006008292A1 (en) | Overload protection for controllable power consumers | |
DE102014010807A1 (en) | Monitoring and controlling the temperature in a semiconductor structure | |
DE102012222481A1 (en) | Method for determining junction temperature of power semiconductor in motor car, involves measuring power dissipation of power semiconductor, and determining recorded warming curve of impedance based on operation of power semiconductor | |
DE102010039904A1 (en) | Ambient temperature dependent thermal protection of power devices | |
DE102019006764A1 (en) | Diode with current sensor | |
EP0529605B1 (en) | Method for current limitation of a series regulator and its application | |
DE102022106935B3 (en) | INTELLIGENT SEMICONDUCTOR SWITCH | |
DE102017210870B3 (en) | Device for measuring a thermal degradation of the cooling path power electronic components by means of luminescence | |
DE102004020274A1 (en) | Method and device for protecting an electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 15711664 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 15711664 Country of ref document: EP Kind code of ref document: A1 |