WO2015098707A1 - 情報検索機能を備えたメモリ、その利用方法、装置、情報処理方法。 - Google Patents

情報検索機能を備えたメモリ、その利用方法、装置、情報処理方法。 Download PDF

Info

Publication number
WO2015098707A1
WO2015098707A1 PCT/JP2014/083607 JP2014083607W WO2015098707A1 WO 2015098707 A1 WO2015098707 A1 WO 2015098707A1 JP 2014083607 W JP2014083607 W JP 2014083607W WO 2015098707 A1 WO2015098707 A1 WO 2015098707A1
Authority
WO
WIPO (PCT)
Prior art keywords
memory
information
logical
data
word
Prior art date
Application number
PCT/JP2014/083607
Other languages
English (en)
French (fr)
Inventor
井上　克己
Original Assignee
井上　克己
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 井上　克己 filed Critical 井上　克己
Priority to EP14874258.8A priority Critical patent/EP3091448A4/en
Priority to CN201480070692.5A priority patent/CN105900085B/zh
Priority to JP2015554805A priority patent/JP5981666B2/ja
Priority to US15/107,565 priority patent/US9627065B2/en
Publication of WO2015098707A1 publication Critical patent/WO2015098707A1/ja
Priority to US15/425,555 priority patent/US20170147712A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/90—Details of database functions independent of the retrieved data types
    • G06F16/903—Querying
    • G06F16/90335—Query processing
    • G06F16/90339—Query processing by using parallel associative memories or content-addressable memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L15/00—Speech recognition
    • G10L15/28—Constructional details of speech recognition systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/043—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using capacitive charge storage elements

Definitions

  • the present invention relates to a memory having an information search function, a method of using the same, an apparatus, and an information processing method.
  • in-memory database technology is attracting attention as a technology for processing big data at high speed.
  • One of them is data mining or the like that makes a large amount of data resident in a semiconductor memory (in-memory database) to speed up data access and to search for target information at high speed.
  • the CPU Since the current computer is a computer that handles all information processing, the CPU is forced to undertake both the processing that the CPU is good at and the processing that the CPU is not good at.
  • the data on the memory is like a playing card turned upside down, and there is no other way than searching for information by turning (accessing) each piece (one address, one address).
  • the CPU performs information processing that sequentially searches for information on the memory and finds specific information, the amount of information processing becomes extremely large and the waiting time increases. This is the fate of a Neumann computer and the bus bottleneck.
  • CAM associative memory
  • the content addressable memory (CAM) requires a completely parallel comparison circuit, which increases the circuit size, and the parallel circuit constituting the comparison circuit consumes a large current. Therefore, at present, the content addressable memory (CAM) is only used in a special field such as a communication router in which a super-high-speed search is indispensable.
  • the present invention can realize a memory based on a new concept that enables retrieval of big data at a speed comparable to an associative memory (CAM) by incorporating a very small amount of circuit into a general memory. It is the purpose.
  • CAM associative memory
  • a memory having an information narrowing detection function is a memory that is good at logical product operations such as pattern matching.
  • PCT / JP2013 / 059260 a memory with set operation function, can expand and expand the concept of memory with information narrowing detection function above, and freely perform logical product operation, logical sum operation, logical negation operation, etc. It is memory that can.
  • the disclosures of the two applications are hereby incorporated in their entirety by this reference.
  • the memory 101 of the present invention can be applied to the above two prior inventions.
  • the memory with an arithmetic function is intended to improve chip efficiency by providing an arithmetic circuit for each block as shown in the figure.
  • the size of the arithmetic circuit is smaller than the case where all the memories have individual arithmetic circuits, the arithmetic efficiency is deteriorated, and the efficiency of the chip is low, resulting in a cost problem.
  • information retrieval which is the biggest problem of information processing by the CPU, that is, information processing is complicated, it cannot be handled by anyone other than an expert, the burden on the CPU is large, the peripheral circuit is complicated, and the power consumption is large.
  • CAM associative memory
  • the memory according to claim 1 is capable of reading and writing information.
  • This memory has a memory cell structure of 1 word bit width of n and N word addresses, that is, N * n bits.
  • a set of n-bit logical operation units (3)
  • the memory cell information of one word bit width n repeatedly selected and specified from among the N word addresses is inputted (assigned) in parallel to the one set of n-bit logical operation units.
  • a function for performing logical operation (4)
  • the logical operation unit according to claim 2 wherein the logical operation unit is a logical storage, a logical product, a logical sum, a logical negation, or an exclusive logic for each bit of the memory storage cell information of which the one word bit width is n.
  • the data value complete match and the data value range search are performed by any combination operation of logical storage, logical product, logical sum, logical negation, and exclusive logic.
  • a memory having an information retrieval function is assumed.
  • Claim 6 is a memory having an information search function according to claim 1, which is integrated with another type of semiconductor device such as a CPU.
  • a memory having an information search function according to the first aspect of the present invention which is mounted on an FPGA.
  • the memory having the information search function is used in (9) a serial connection, a parallel connection, or a serial parallel connection, and (2) a hierarchical connection (1) or (2) connection.
  • a method of using a memory having the information retrieval function described in 1 is used.
  • a tenth aspect of the present invention is an apparatus including the memory according to the first aspect.
  • An information processing method wherein a predetermined operation result is obtained by repeating logical operation of information of 1 bit of memory storage cell information in a memory, logical sum, logical negation, exclusive logic, and a combination thereof.
  • FIG. 1 is a configuration diagram of a general memory.
  • FIG. 2 is a configuration diagram of a memory having an information search function.
  • FIG. 3 is an example of a document search using a memory having an information search function (Example 1).
  • FIG. 4 is an example of search for completely matched data by a memory having an information search function (Example 2).
  • FIG. 5 is an example of range data search by a memory having an information search function (Example 3).
  • FIG. 6 shows an example of series-parallel connection of memories having an information search function (Example 4).
  • FIG. 7 is an example of hierarchical connection of memories having an information search function (Example 5).
  • FIG. 1 is a configuration diagram illustrating a general memory according to an embodiment.
  • the memory 100 in FIG. 1 does not include functional circuits such as an address decoder and a data bus, and has a configuration in which information data can be freely written to and read from this memory.
  • One word has a width 103 of n bits and N word addresses.
  • the memory cell 102 is composed of N ⁇ n bit cells having 104, and generally word addresses 1 to N can be selected and designated from the outside by means such as an address decoder.
  • Information processing by the current CPU is that the data width 103 of the memory 100 is a constant data width such as 8 bits, 16 bits, 32 bits, and the address space of the given memory such as 1M address or 1G address is used when searching for information data.
  • the CPU sequentially accesses the address, reads data, and performs sequential processing.
  • the information processing by the memory of the present invention is based on the idea of reversing the common sense of the data width and address concept of the above general memory structure and database table structure, and is based on parallel logical operations in 1-bit units. It is.
  • FIG. 2 shows an example of the configuration of a memory having the information search function of this embodiment.
  • One word has a width 103 of n bits and N words
  • a memory cell 102 having an address 104 and made up of N ⁇ n bit cells is provided, and a word address from 1 to N can be selected and designated 110 from the outside.
  • the width 103 of one word n bit corresponds to the number of records (n) in the database, and one record is arranged in a column, and N of the word address 104 is easily understood as a structure corresponding to a field of one record.
  • this memory is a data table of 1 record with N bits and n records.
  • the logical operation unit 105 provided in parallel with the n-bit storage cell 102, which is selected and specified 110 by the word address 104 in the row direction (horizontal direction in this figure) of the memory, stores the word address 104 which is selected and specified 110.
  • a circuit capable of logical storage 116 for each cell 102 bits, logical product 112, logical sum 113, logical negation (NOT) 114, exclusive logic 116, and a combination thereof can be freely specified.
  • a calculation result output function 106 such as a priority address encoder output circuit is provided to output the calculation result of the logic calculator 105.
  • Most of the memory is the memory cell itself, and only a small part is the function of the logical operation unit 105 and the operation result output 106. Therefore, these functions can be used for a database by incorporating these functions in a very small area of a general memory. It can be a large-capacity memory.
  • a plurality of sets of logical operation units 105 may be prepared by making it possible to select and specify a plurality of word addresses 110 simultaneously.
  • the memory capacity per semiconductor die (chip) at the present time is about 8 Gbit.
  • the main memory 101 having a word width of 8 Kbit when the word address is 1M, and the word width of 1 Mbit when the word address is 8K.
  • the memory 101 having any combination of vertical and horizontal is realized, such as the main memory 101. This memory 101 is effective for searching for all kinds of information, especially for searching for big data, data mining, genome analysis, and the like, and examples of using this memory will be described.
  • An example of our daily information search is the Internet search, and the concept is realized by narrowing down information by keywords. For example, by providing keywords such as “information processing”, “information search”, and “CPU”, narrowing down is performed and an appropriate Internet site is found.
  • FIG. 3 shows an example of document retrieval using a memory having an information retrieval function.
  • the word addresses from 1 to N are words such as “information processing”, “information retrieval”, “patent”, “CPU”, etc., and one vertical column of word width n is one record.
  • word addresses 1 to N constituting one record correspond to fields. That is, if there is at least one character such as “information processing”, “information retrieval”, “patent”, “CPU” in one document, “1” is written in the corresponding memory cell (field) ( “0” is omitted, and so on). Therefore, in this example, N vocabularies and n books (n records) are registered as a database.
  • Document records containing the vocabulary of either (information processing) at word address 18 or “information retrieval” at word address 5 (logical sum (OR)) are 3, 4, 5, 13, 14, 16, 19, 21 and 25.
  • the word address 24 is “patent”, and the documents that do not include the “patent” vocabulary are 4, 8.11, 16, 22, 25, and the above calculation results
  • document records 3, 4, 5, 13, 16, 16, 19, 21, 25 and the logical product (AND) result of performing the logical product operation of the logical negation operation 114 are 4, 16, 25.
  • the final winning remaining document 107 is the record 16 It has become.
  • the document 16 is (a document including a vocabulary of either “information processing” or “information retrieval”) ⁇ (a document not including a patent vocabulary) ⁇ (a document including a CPU vocabulary).
  • the above results may be read sequentially from the operation result output 106 such as a priority address encoder output circuit.
  • the CPU can detect the target information from this memory without searching all the information of the entire memory space only by performing the word address selection designation 110 and the calculation designation 111 in the memory 101.
  • FIG. 4 shows an example of searching for exact match data using a memory having an information search function.
  • the word address 10 As the most significant bit (MSB) and the word address 17 as the least significant bit (LSB) are allocated to the field. Since it is 8-bit data, it is possible to store 256 kinds of data. By appropriately selecting eight word addresses from word address 10 to word address 17, it is possible to discriminate between 256 kinds of data based on complete coincidence. Any search is possible. For example, when the data value “10” and the binary number “000001010” are searched for a complete match, the word address 10 is calculated as the most significant bit (MSB) and the word address 17 is calculated eight times to the least significant bit (LSB). What is necessary is just to detect some data.
  • MSB most significant bit
  • LSB least significant bit
  • the calculation is performed in order from the MSB word address 10, where “0000” digit “0” digit is logical negation and “1” digit case Is positive logic, and two records 13 and 25 that have repeatedly won 8 logical product operations (winning operations) have a data value “10”. If an addition function or a subtraction function is incorporated in the logical operation unit 105 and performed in parallel, four arithmetic operations on record data can be performed.
  • FIG. 5 shows an example of range data search using a memory having an information search function.
  • the complete match of the data value “10” is obtained.
  • searching for the data value “10” or more as shown in FIG.
  • the logical value of the lower 4 bits of the word address 15 and 16 and the logical operation of the word address 14 are used to obtain the data value “10” or more and less than “16”, and the record with the previous data value “16” or more is obtained.
  • a record having a data value of “10” or more can be searched.
  • a record having a data value of “10” or more is negated, a record of less than “10”, that is, “9” or less is detected.
  • the same 1-bit operation may be repeated.
  • the above calculation is the result of processing all records in parallel in about 10 times. Realizing a range search from perfect match by just double the above if the data value is 16 bits and 4 times if the data value is 32 bits. I can do it. Further, even when the data width is increased from 8 bits to 9 bits or 10 bits, it is very simple, and it is not always necessary that word addresses are continuous, and it is possible to realize the data width to 17 bits or 33 bits without a sense of incongruity.
  • this memory can be freely assigned in the field from 1 bit data with or without to the range search of arbitrary data width.
  • the information is narrowed down by searching for “male from Chiba prefecture, working in Tokyo, height 170cm to 175cm, 50 to 60 years old”, etc.
  • the major feature is that only necessary records can be detected.
  • the calculation result output 106 such as a priority address encoder output circuit can be divided into several blocks so that it can be read out in units of blocks.
  • Data can be written and read using a fixed-width data bus, and can be configured to be written and read serially in a first-in first-out (FIFO) interface in the vertical and horizontal directions. You can also
  • Fig. 6 shows an example when this memory is connected in series and parallel.
  • the system can be expanded both in the vertical direction (word address direction) and in the horizontal direction (data width direction), so that the system can be expanded very simply and the system can be made persistent.
  • the required capacity in the horizontal direction (data width direction) is also determined in the vertical direction (word address direction).
  • the number of word addresses is several hundred thousand. However, in the case of personal information, it is sufficient to have several K to several K words per person.
  • the access speed varies depending on the memory element, for example, if the speed of one logical operation is 10 ns, if the time for searching for information is several hundred ns to microseconds and 1 s, 100,000 operations can be realized.
  • This technology is capable of finding the target information in a fixed time of several hundreds of nanoseconds to microseconds or 1 millisecond, regardless of any big data. It is a feature.
  • Fig. 7 shows an example of hierarchical connection of memories having an information search function.
  • the memory 101 having the information search function shown at the top of the figure is used as a master, corresponding to each record, and provided with a sub-information search function storing more detailed data for each record.
  • the memory 101 is configured to be searchable. In particular, in the case of big data, it is possible to deal with any size database by using such a hierarchical database.
  • this memory 101 In order to construct a database using this memory 101, it is possible to use only how records and fields are allocated, and how the logical operation unit 105 is designated for operation 111. Therefore, this memory 101 is used. By using it, the database concept itself such as a conventional search algorithm such as SQL is made unnecessary. Information search using a CPU has various usage techniques for reducing the burden on the CPU, and a binary search is a typical example.
  • This algorithm is a standard technology for information processing as a technology that can extremely reduce the number of searches for information data.
  • data values are written in a data table on a memory
  • prior arrangement is made such that data is arranged in order from small data to large data. It is necessary to rearrange the data on the memory (data maintenance) whenever preparation is necessary and data increases or decreases.
  • this algorithm reduces the burden on the CPU when searching for a specific data value, but the burden on pre-processing and data maintenance before that is quite small.
  • Patent No. 4588114 A memory having an information narrowing-down detection function is a memory that is good at AND operations such as pattern matching.
  • PCT / JP2013 / 059260 memory with set operation function expands and expands the concept of memory with information narrowing detection function, and can perform logical product operation, logical sum operation, logical negation operation, etc. It is memory that can.
  • a memory having an information narrowing detection function and a memory having a set operation function can be realized.
  • this method can realize a large equivalent associative memory (CAM) although the speed of the parallel operation itself is somewhat reduced, so that the processing time for the entire information retrieval is greatly reduced. I can do it.
  • Such a memory 101 is extremely effective for genome analysis.
  • Human DNA and the like is big data having several G of base information, and analysis of such big data requires an extremely long time. If base information of several G is stored in the memory 101 at once, DNA analysis becomes faster and more accurate than a supercomputer.
  • the current information processing is such that the CPU sequentially accesses the address, reads the data, and sequentially performs the information processing with a constant data width such as the data width of the memory 100 such as 32 bits, 64 bits, and 128 bits.
  • the wider the data width (bus width) the higher the efficiency of information processing, but there are limits to the expansion of the data bus width, such as the increase in the number of input / output pins of the device and the increased wiring burden on the printed circuit board on which the device is mounted. There is.
  • the feature of the memory 101 of the present invention is that the conventional memory structure and database information processing are reversed in the horizontal and vertical directions, and parallel operations are performed for each 1 bit in the memory. 102 If information can be processed in parallel, the number of information processing operations will be extremely small and efficient. Furthermore, the characteristics of the memory device, that is, a large number of memory cells in parallel inside the memory chip without providing information to the outside It is utilized that it is possible to perform parallel operation by inputting (substituting) into a parallel logic unit.
  • the algorithm of the memory 101 can be easily mounted on the FPGA.
  • This memory is an in-memory database and has a self-search function that does not rely on the CPU.
  • a device configuration that integrates this memory and the CPU is also effective.
  • the associative memory has been known as a device with a high-speed computing function from the past, and various applications including various knowledge processing have been studied, but it cannot have a large storage capacity, and has low power consumption. It is used only for some purposes such as communication routers because of its large size.
  • the present invention is a new type of information processing memory that has a large capacity and an information retrieval speed comparable to that of an associative memory (CAM), it can be widely used for data mining, data analysis, and knowledge processing of various databases and big data. Is possible.
  • CAM associative memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Linguistics (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

【課題】 CPUはメモリ上の情報を探す処理が苦手である、情報を探すことが得意な連想メモリ（CAM）はビックデータに対応できるような大容量のメモリをつくることは困難である。 【解決方法】 一般のメモリに回路規模が極めて小さな１ｂｉｔ並列論理演算器を組み込むことにより、大容量メモリを連想メモリ（ＣＡＭ）に匹敵する情報検索能力を持った能動型のメモリに変身させる、このメモリにより完全並列検索の超高速インメモリデータベースを実現することが出来る。

Description

情報検索機能を備えたメモリ、その利用方法、装置、情報処理方法。
　本発明は情報検索機能を備えたメモリ、その利用方法、装置、情報処理方法に関する。
　低価格で大容量の半導体メモリが利用できる時代になり、インメモリデータベース技術はビックデータを高速に処理する技術として注目されている。その一つはデータマイニングなど、大量のデータを半導体メモリに常駐（インメモリデータベース）させて、データのアクセスを速め目的の情報を高速に探し出そうとするものである。しかしながら、ハードデスク装置から半導体メモリに情報データを常駐させるだけでは１桁から２桁程度のスピードアップが期待出来る程度である。
　ビックデータの活用を本質的に考える場合にはあらためて、現在のノイマン型コンピュータの課題は何かを明らかにしておく必要がある。
　現在のコンピュータはＣＰＵが情報処理の全てをこなすものであるので、ＣＰＵはＣＰＵが得意な処理も苦手な処理も一手に引き受けざるを得ない。例えば、ＣＰＵにとってメモリ上のデータは裏返しになったトランプのような存在であり、一枚一枚（１アドレス、１アドレス）ごとにめくって（アクセス）して情報を探す以外にない。ＣＰＵがメモリ上の情報を逐次検索し特定の情報を見つけ出すような情報処理を行った場合、極めて多くの情報処理量となり待ち時間が多くなる。これがノイマン型コンピュータの宿命、バスボトルネックである。
　これらの課題をハードウエアで解決するのがＣＰＵの並列処理（分散処理）であるものの、周辺回路が複雑なものになりシステムが肥大化するという課題がある。
　このような背景をもとに、従来、バスボトルネックをもつ現在のコンピュータのＣＰＵの負担、情報処理の回数を軽減するために様々な利用技術（ソフトウエアアルゴリズム）が考案されて利用されてきた。
　例えば、情報を探し出すために利用される代表的なアルゴリズムとして、ハッシュテーブル、インデックス、木構造、バイナリサーチ、クラスタリングがあり、また、これらの組合せなどを考えるとアルゴリズムは無数に存在する。これらの利用技術（ソフトウエアアルゴリズム）は、ＣＰＵの負担、情報処理の回数を軽減する手段、宿命を持って生まれたＣＰＵを活かすための利用技術に他ならない。つまり、以上のようなアルゴリズムは、いずれもメモリ上のどこにどのような情報があるのかを事前に整理し、ＣＰＵが情報を探しやすいよう見出しやそのルートを作成、小さい順から順序よくデータを並べるなどの方法である。
　この様なアルゴリズムによれば、検索時のＣＰＵの負担は解消されるものの、前処理や後処理で複雑な情報処理を余儀なくされている、例えばデータの挿入や削除に代表されるように情報データが追加または削除される度に配列の並べ替えや、順番の変更など、これらのアルゴリズムのための前処理や後処理の情報処理が必要になっている。
　また以上の様なソフトウエアアルゴリズムは、データベースの種類や規模によって適切なものを幾つか選択し最適化システムを構築する必要があり、知識と経験を持った専門家以外は手が出せない。
　現在のコンピュータはＣＰＵが情報処理の全てをこなすものであるので以上のような宿命があるものの見方を変えて、もしメモリが自分自身で特定の情報を探し出すことが出来れば、以上のような情報処理は一変する。
　従来から連想メモリ（ＣＡＭ）は以上の様な課題を解消する技術として存在する。しかし、連想メモリ（ＣＡＭ）は完全並列の比較回路が必要になり回路サイズは大型化するのと、比較回路を構成する並列回路は大電流を消費するという課題がある。従って現在連想メモリ（ＣＡＭ）は通信ルータのように超高速検索が不可欠な特殊な分野に限定されて利用されているにすぎなかった。
　本発明は、上記のような事情に鑑み、一般のメモリに極めて少量の回路を組み込むだけで連想メモリ（ＣＡＭ）に匹敵する速度でビッグデータの検索を実現させる新しい考え方のメモリを実現することが目的とするものである。
　同じ目的を達成するため、本願発明者は様々な発明を行ってきた。例えば、本願発明者による発明の特許第４５８８１１４号　情報絞り込み検出機能を備えたメモリはパターンマッチなど論理積演算が得意なメモリである。またPCT/ＪＰ２０１３／０５９２６０号　集合演算機能を備えたメモリは以上の情報絞り込み検出機能を備えたメモリの概念を拡大発展させて、論理積演算、論理和演算、論理否定演算などを自由に行うことができるメモリである。この２つの出願の開示内容は、この参照により、全体として本願明細書の開示に含めることとする。
　本願発明のメモリ１０１は、以上二つの先願発明に応用することができるものである。
　また、特願平１０－２３２５３１号、演算機能付きメモリは図に示されているようにブロック単位に演算回路を設けチップ効率の向上を目指すものである。全てのメモリに個別に演算回路をもつよりは演算回路のサイズが小さくなるものの演算効率が悪くなり、しかもチップの効率が悪くコスト的な問題を抱えている。
　また、他の特許文献の演算機能をつけたメモリもこれと同様であり、本願発明のように、最小構成１組の演算機能のみでメモリ内のデータを並列に情報処理を行なう先願は見受けられない。
　この発明はＣＰＵによる情報処理の一番大きな課題である情報検索、つまり情報処理が複雑で、専門家以外手が出せない、しかもＣＰＵの負担が大きく、周辺回路も複雑化して消費電力が大きい事を抜本的に解消し、ビッグデータにも利用できる全く新しい情報処理の考え方に基づく情報検索機能をもったメモリを実現することである。
　具体的には並列情報検索が可能な連想メモリ（ＣＡＭ）の考え方を活かし、連想メモリ（ＣＡＭ）の課題である回路サイズや消費電力の増大を抑え、ビックデータにも対応可能な従来の情報処理の概念に捕らわれない新しい概念のメモリ素子を提供することである。
　上記課題を解決するため、本発明の主要な観点によれば、以下が提供される。
　請求項１では
　情報の読み出し書き込みが可能なメモリであって
（１）このメモリは１ワード ｂｉｔ幅がｎでＮワードアドレス、つまりＮ＊ｎ ｂｉｔの記憶セル構造とし
（２）このメモリ全体に１組ｎ ｂｉｔの論理演算器
（３）前記Ｎワードアドレスの中から繰り返し選択指定される前記１ワード ｂｉｔ幅がｎの記憶セル情報を前記1組ｎ ｂｉｔの前記論理演算器に並列に入力（代入）し論理演算する機能
（４）前記論理演算器の内容を出力する機能
以上を具備することを特徴とする情報検索機能を備えたメモリとする。
　請求項２では
　前記論理演算器は前記入力（代入）される前記１ワードｂｉｔ幅がｎのメモリ記憶セル情報同士のｂｉｔ毎の、論理記憶、論理積、論理和、論理否定、排他論理その何れの組合せ演算が出来る構成である事を特徴とする請求項１記載の情報検索機能を備えたメモリとする。
　請求項３では
　前記論理演算器に、シフトレジスタ機能を具備することを特徴とする請求項１記載の情報検索機能を備えたメモリとする。
　請求項４では
　前記、論理記憶、論理積、論理和、論理否定、排他論理その何れの組合せ演算により、データ値の完全一致並びにデータ値の範囲検索を行うことを特徴とする請求項１記載の情報検索機能を備えたメモリとする。
　請求項５では
　前記、論理記憶、論理積、論理和、論理否定、排他論理その何れの組合せ演算により、データ値の加減演算を行うことを特徴とする請求項１記載の情報検索機能を備えたメモリとする。
　請求項６では
　ＣＰＵなど他の種類の半導体デバイスと一体化されたことを特徴とする請求項１記載の情報検索機能を備えたメモリとする。
　請求項７では
　ＦＰＧＡに実装された事を特徴とする請求項１記載の情報検索機能を備えたメモリとする。
　請求項８では
　データベースのレコードを前記１ワードｂｉｔ幅ｎのいずれか１列に割り付けし、１レコードのフィールド総ｂｉｔ数を前記ワードアドレス数のＮとするデータベースとすることを特徴とする請求項１記載の情報検索機能を備えたメモリの使用方法とする。
　請求項９では
　前記情報検索機能を備えたメモリを
（１）直列、並列、もしくは直並列に接続
（２）階層的接続
（１）または（２）の接続で使用することを特徴とする請求項１記載の情報検索機能を備えたメモリの使用方法とする。
　請求項１０では
　請求項１記載のメモリを含んだ装置とする。
　請求項１１では
　メモリ内部でメモリ記憶セル情報の１ｂｉｔ同士の情報の論理積、論理和、論理否定、排他論理、その組み合わせの論理演算を繰り返し所定の演算結果を得ることを特徴とする情報処理方法とする。
　請求項１２では
前記１ｂｉｔ同士の情報を並列に前記論理演算することを特徴とする請求項１１記載の情報処理方法とする。
図１は、一般メモリの構成図である。 図２は、情報検索機能を備えたメモリの構成図である。 図３は、情報検索機能を備えたメモリによる文献検索の例である（実施例１）。 図４は、情報検索機能を備えたメモリによる完全一致データの検索の例である（実施例２）。 図５は、情報検索機能を備えたメモリによる範囲データの検索の例である（実施例３）。 図６は、情報検索機能を備えたメモリの直並列接続の例である（実施例４）。 図７は、情報検索機能を備えたメモリの階層化接続の例である（実施例５）。
　以下、本発明の一実施形態を図面を参照して説明する。
　図１は、一実施形態に係る一般メモリを示す構成図である。
　図１のメモリ１００はアドレスデコーダやデータバスなどの機能回路は省略されており、このメモリに自由に情報データが書き込み読み出し可能な構成で、１ワードがｎ ｂｉｔの幅１０３で、Ｎのワードアドレス１０４を持つ、Ｎ×ｎ ｂｉｔセルからなる記憶セル１０２からなり立っており、一般的にはアドレスデコーダなどの手段で外部から１からＮまでのワードアドレスを選択指定可能になっている。
　現在のＣＰＵによる情報処理は、メモリ１００のデータ幅１０３が８ｂｉｔ、１６ｂｉｔ、３２ｂｉｔなど一定のデータ幅で、情報データの検索の場合アドレス数が１Ｍアドレスや１Ｇアドレスなど与えられたメモリのアドレス空間をＣＰＵが順次アドレスをアクセスしデータを読み込み逐次処理を行って行くものである。
　この発明のメモリによる情報処理は以上の一般のメモリ構造やデータベーステーブル構造のデータの幅とアドレスの概念の常識を逆転させる考えでなり立っており、また１ｂｉｔ単位の並列論理演算を基本とするものである。
　図２は、本実施形態の情報検索機能を備えたメモリの構成を一例を示すものである。
　図１同様図２においてもアドレスデコーダやデータバスなどの機能回路は省略されており、このメモリ１０１に自由に情報データが書き込み読み出し可能構成で、１ワードがｎ ｂｉｔの幅１０３で、Ｎのワードアドレス１０４を持つ、Ｎ×ｎ ｂｉｔセルからなる記憶セル１０２からなり立っており、外部から１からＮまでのワードアドレスを選択指定１１０可能になっている。１ワードｎ ｂｉｔの幅１０３はデータベースのレコード数（ｎ）に相当し、１レコードが縦列に配列され、ワードアドレス１０４のＮは１レコードのフィールドに相当する構造と考えると理解しやすい。
　つまり、このメモリは、１レコードがＮｂｉｔでｎレコードのデータテーブルとなっている。このメモリの行方向（本図では横方向）にワードアドレス１０４で選択指定１１０される、ｎｂｉｔの記憶セル１０２と並列に設けられた論理演算器１０５は、選択指定１１０されるワードアドレス１０４の記憶セル１０２ｂｉｔ毎に論理記憶１１６が可能な回路と、論理積１１２、論理和１１３、論理否定（ＮＯＴ）１１４、排他論理１１６ならびにその組合せが自由に指定できる構成となっている。
　またこの論理演算器１０５の演算結果を出力するためプライオリティアドレスエンコーダ出力回路などの演算結果出力１０６機能が備えられている。このメモリの大半はメモリセルそのものであり、そのごく一部のみが論理演算器１０５ならびに演算結果出力１０６機能であるので、一般メモリの微小エリアにこれらの機能を組み込みすることによりデータベースに利用可能な大容量のメモリとすることが出来る。
　もちろん高速化するために、ワードアドレスを同時に複数選択指定１１０可能にして複数組の論理演算器１０５を用意してもかまわない。
　次に、本発明をＤＲＡＭで実現する場合の例を考えてみる。現時点での半導体ダイ（チップ）当りのメモリ容量は８Ｇｂｉｔ程度である。
　仮に論理演算器１０５や演算結果出力１０６などの機能は無視される程度の回路規模と考えると、ワードアドレスが１Ｍの場合８Ｋｂｉｔのワード幅の本メモリ１０１、ワードアドレスが８Ｋの場合１Ｍｂｉｔのワード幅の本メモリ１０１など縦横任意の組合せのメモリ１０１が実現される。このメモリ１０１はあらゆる情報探し特にビッグデータの検索やデータマイニング、ゲノム解析などに有効である、いくつかの例で本メモリの活用例を説明する。
　我々が日常情報検索をする例はインターネット検索である、その概念はキーワードによる情報の絞り込みで実現されている。例えば「情報処理」、「情報検索」、「ＣＰＵ」などのキーワードを与えることにより、絞り込みが行われ、適切なインターネットサイトが見付出される仕組みである。
　このメモリを文献検索に利用する場合の実施例で説明する。
　図３は情報検索機能を備えたメモリによる文献検索の例である。
　本例の場合、１からＮまでのワードアドレスは、「情報処理」、「情報検索」、「特許」、「ＣＰＵ」などの語彙とし、ワード幅ｎのいずれかの縦１列を１レコードとして１文献に対応させる。また、１レコードを構成するワードアドレス１からＮはフィールドに相当する。つまり１つの文献中に、「情報処理」、「情報検索」、「特許」、「ＣＰＵ」などの文字が1つでもあれば、対応するメモリセル（フィールド）に「１」を書き込んでおく（「０」は省略されている、以降同様）。従って本例の場合、Ｎ個の語彙と、ｎ冊の文献（ｎレコード）がデータベースとして登録されていることになる。
　これら記憶されたデータベースの中から、特定の文献を探し出す例を紹介する。
　データベースのキーワードの登録ワードアドレス１８が「情報処理」、ワードアドレス５が「情報検索」、ワードアドレス２４が「特許」、ワードアドレス１０が「ＣＰＵ」として、演算式は（「情報処理」または「情報検索」いずれかの語彙を含む文献）×（特許の語彙を含まない文献）×（ＣＰＵの語彙を含む文献）とする場合で説明する。
　図３の下方に以上のキーワード検索の演算プロセスが示されている。
　ワードアドレス１８の「情報処理」とワードアドレス５の「情報検索」いずれかの（論理和（ＯＲ））の語彙が含まれる文献のレコードは３、４、５、１３、１４、１６、１９、２１、２５である。次に、ワードアドレス２４は「特許」で、「特許」の語彙が含まれない文献は４、８．１１、１６、２２、２５であり、先ほどの演算結果、文献レコード３、４、５、１３、１４、１６、１９、２１、２５とこの論理否定演算１１４の論理積演算を行った結果の論理積（ＡＮＤ）演算の勝ち残り文献は４、１６、２５となる。最後にワードアドレス１０の「ＣＰＵ」を含む文献レコード３、７、９、１２、１５、１６、２２と直前の勝ち残り文献との論理積（ＡＮＤ）演算を行うことにより最終勝ち残り文献１０７はレコード１６になっている。
　以上の説明で分かる通り、選択指定１１０しないワードアドレスは演算が無視（Ｄｏｎ‘t care）される結果となり、連想メモリ（ＣＡＭ）の３値メモリ同様な効果を持つ。つまり、文献１６は（「情報処理」または「情報検索」いずれかの語彙を含む文献）×（特許の語彙を含まない文献）×（ＣＰＵの語彙を含む文献）である。
　以上の結果を、プライオリティアドレスエンコーダ出力回路などの演算結果出力１０６から順次読み出せばよい。
　ＣＰＵは、このメモリ１０１にワードアドレス選択指定１１０と、演算指定１１１を行うだけで、全メモリ空間の情報を全く探しまわることなしに、目的の情報をこのメモリから検出することが可能になる。
　以上の説明は全文検索の例であったが、レコードをＵＲＬにすればネット検索用のデータベースに利用可能である。
　以上の全文検索は、全てが１ｂｉｔからなるデータであったが、次の実施例ではデータを値で記憶する場合の情報検索について説明する。
　図４は情報検索機能を備えたメモリによる完全一致データの検索の例である。
　例えば、ワードアドレス１０を最上位ｂｉｔ（MＳＢ）としてワードアドレス１７を最下位ｂｉｔ（LＳＢ）とする８ｂｉｔのデータをフィールドに割りつけた場合を考える。８ｂｉｔのデータであるので、２５６通りのデータを記憶することが可能であり、ワードアドレス１０からワードアドレス１７の８つのワードアドレスを適切に選択することにより、２５６通りのデータの完全一致から大小判別まで任意の検索が可能になる。例えば、データ値「１０」、２進数「００００１０１０」を完全一致で探す場合、ワードアドレス１０を最上位ｂｉｔ（MＳＢ）としてワードアドレス１７を最下位ｂｉｔ（LＳＢ）まで８回演算し「００００１０１０」であるデータを検出すればよい。
　図４の下方に示す通り、本例では、MSBのワードアドレス１０から順に演算を行っている、この時、「００００１０１０」の「０」の桁の場合は論理否定、「１」の桁の場合は正論理で、８回の論理積演算（勝ち抜き演算）を繰り返し勝ち残った１３および２５の２つのレコードがデータ値「１０」になっている。論理演算器１０５に加算機能や減算機能を組み込み並列演算させるとレコードデータの四則演算も可能になる。
　図５は情報検索機能を備えたメモリによる範囲データの検索の例である。
　以上の説明は、データ値「１０」の完全一致を求めるものであったが、データ値「１０」以上を探す場合、図に示す通りＭＳＢのワードアドレス１０からワードアアドレス１３まで４回ワードドアドレスの論理和を取ることによりデータ値が「１６」以上のレコードを検出することが出来る。更に下位４ｂｉｔのワードアドレスの１５と１６の論理和と、ワードアドレス１４を論理積演算することによりデータ値「１０」以上「１６」未満を求め、先ほどのデータ値が「１６」以上のレコードと論理和をとることにより、「１０」以上のデータ値のレコードを探すことが出来る。更に「１０」以上のデータ値のレコードを否定すれば「１０」未満つまり「９」以下のレコードが検出される。その他のデータ値や範囲検索も以上と同様な１ｂｉｔ演算を繰り返し行えばよい。
　以上の演算は１０回程度で全レコードを並列に処理した結果になっている、データ値が１６ｂｉｔであれば以上の２倍、３２ｂｉｔになれば４倍になるだけで完全一致から範囲検索を実現することが出来る。また、データ幅を８ｂｉｔから９ｂｉｔや１０ｂｉｔに増やす場合でも、極めて単純であり、必ずしもワードアドレスが連続されている必要もなくデータ幅を１７ｂｉｔや３３ｂｉｔにするなども違和感なく実現出来る。
　つまりこのメモリは、ある／なしの１ｂｉｔデータから、任意データ幅の範囲検索でまでフィールド内の割付は自由自在である。
　例えば個人情報などの場合、「住まいが千葉県で、勤め先が東京都で、身長が１７０ｃｍから１７５ｃｍで、５０歳から６０歳までの、男性」などのような検索をすることにより情報が絞り込みされ、必要なレコードをのみを検出出来ることが大きな特徴である。沢山のレコードが検索される事を勘案して、プライオリティアドレスエンコーダ出力回路などの演算結果出力１０６をいくつかのブロックに分割して、ブロック単位で読み出し出来るように構成することもできる。
　データの書き込みは、一定幅のデータバスを利用して書き込み、読み出しを行うほか、縦横方向に先入れ先出し（ＦＩＦO）インターフェースでシリアルに書き込み、読み出しする構成とすることが出来る、この際幾つかを並列処理をすることも出来る。
　図６は、本メモリを直並列に接続した場合の例である。
　完全に独立したメモリとして、縦方向（ワードアドレス方向）にも横方向（データ幅方向）に拡張することが出来るので、システムの拡張が極めて単純でありシステムに永続性を持たせることが出来る。データの種類によって、縦方向（ワードアドレス方向）にも横方向（データ幅方向）の必要な容量が定まる。先ほどの全文検索であれば、ワードアドレスは数十万にも上る、しかしながら個人情報であれば一人当たり数Ｋから数拾Ｋのワードアドレスがあれば十分である。
　通常、全く配列の定義やインデックスのないメモリの中から１つのＣＰＵが、特定の情報を見つけ出す場合には、例えば１０ｎ秒平均でメモリをアクセスし照合するだけでも、１Mワードアドレスの場合１０ｍ秒程度、１Ｇの場合１０秒、１Ｔの場合１０，０００秒（３時間程度）の時間が必要になる。ＣＰＵを並列に使用し分散処理理すれば、原則的にＣＰＵの数に比例して処理時間を削減することが出来る。しかしながら大容量のデータベースをリアルタイム（例えば１秒以内）で検索するのは困難である。
　本メモリの場合、どのように直並列されていて例えば１０ＴＢのデータであっても全メモリの並列処理が可能で、ワードアドレス指定１１０と演算指定１１１を数回から数十回、数百回繰り返すだけで良い。
　記憶素子によりアクセススピードは様々であるが例えば一回の論理演算のスピードを１０ｎ秒とすると、情報を探す時間が数百ｎ秒からマイクロ秒、1ｍ秒あれば、１００、０００回の演算を実現することが出来る、完全並列処理が出来るのでどのようなビッグデータであっても数百ｎ秒からマイクロ秒、1ｍ秒程度の固定時間で目的の情報を探し当てることが出来ることがこの技術の最大の特徴である。
　この発明のメモリ構造とデータの縦横関係を逆転する考え方は、情報処理の回数を大幅に削減し、処理時間を大幅に削減する事を如実に示している。このことは様々な仮定に基づき検索を繰り返す必要があるビッグデータのデータマイニングに極めて効果的である。
　図７は情報検索機能を備えたメモリの階層化接続の例である。
　図７の例では図の最上段に示す情報検索機能を備えたメモリ１０１をマスタとしてそのそれぞれの、レコードに対応させて、レコード毎に更に詳細なデータを格納したサブの情報検索機能を備えたメモリ１０１を検索できるように構成してものである、特にビッグデータであればこのような階層化データベースを利用することによりどのような規模のデータベースであっても対応可能になる。
　このメモリ１０１を利用してデータベースを構築するには、レコード、とフィールドの割り付けのみで、後は論理演算器１０５をどの様に演算指定１１１するかで利用することが出来る、従ってこのメモリ１０１を利用することにより、従来一般的である検索アルゴリズム、例えばＳＱＬ等のデータベース概念そのものを不要にする。ＣＰＵを用いた情報探しは、ＣＰＵの負担を軽減するために様々な利用上のテクニックが存在する、バイナリサーチはその典型的な例である。
　このアルゴリズムは情報データの検索回数を極めて少なくすることが出来る技術として情報処理の定番技術であるが、メモリ上のデータテーブルにデータ値を書き込む際、例えば小さいデータから大きいデータ順に並べておくような事前準備が必要でありデータが増えたり、減ったりするたびに、メモリ上のデータを並べ変えする（データメンテナンス）必要がある。つまり、このアルゴリズムにより、ＣＰＵが特定のデータ値を探す時の負担は短縮されるが、その前の事前処理、データメンテナンスに掛る負担はけして少なくない。
　以上はバイナリサーチの例であるが、ハッシュテーブルなどその他のアルゴリズムも全く同様である。
　本発明を利用すると、以上のようなアルゴリズムを使用する必要がなくなるので、事前準備やメンテナンスなどの情報処理は全く不要である、レコードのどこか、フールドのどこかを指定して、データを登録するか抹消するだけであり煩わしい配列の変更、データの並べ替えなどのデータメンテナンスは一切不要である。従って、本メモリ１０１をコントロールし情報処理の全体をコントロールするＣＰＵは高速である必要がなくなるので情報処理、特に情報検索に関わる電力を大幅に削減することが可能になる。このことにより、CPUの負担の解消と周辺回路、情報検索の利用技術を簡素化する結果となる。
　本願発明者はこれまで様々なメモリデバイスの研究行ってきた、特許第４５８８１１４号　情報絞り込み検出機能を備えたメモリはパターンマッチなど論理積演算が得意なメモリである。
またPCT/ＪＰ２０１３／０５９２６０号　集合演算機能を備えたメモリは以上の情報絞り込み検出機能を備えたメモリの概念を拡大発展させて、論理積演算、論理和演算、論理否定演算などを自由に行うことができるメモリである。
　以上の発明はいずれも連想メモリ（ＣＡＭ）の応用技術であるので、本発明を利用することが出来る。
　一例であるが、論理演算器１０５にシフトレジスタ機能を組合せすることにより、情報絞り込み検出機能を備えたメモリや、集合演算機能を備えたメモリが実現できる。
　本方式は、通常の連想メモリ（ＣＡＭ）に比較すると並列演算そのもののスピードはやや低減されるものの大型の等価連想メモリ（ＣＡＭ）が実現できるので情報検索全体としての処理時間を圧倒的に短縮することが出来る。
　この様なメモリ１０１は、ゲノム解析に極めて有効である。人間のＤＮＡなどは数Ｇの塩基情報をもつビッグデータである、この様なビッグデータの解析は極めて多大な時間を必要としている。もし数Ｇの塩基情報を一括してこのメモリ１０１に記憶しておけば、ＤＮＡ解析はスパコン以上に高速で精確なものになる。現在の情報処理は、メモリ１００のデータ幅が３２ｂｉｔ、６４ｂｉｔ、１２８ｂｉｔなど一定のデータ幅でＣＰＵが順次アドレスをアクセスしデータを読み込み逐次情報処理を行って行くものである。データ幅（バス幅）が広い程、情報処理の効率は高いが、デバイスの入出力ピン数が増えること、デバイスを実装するプリント基板の配線負担が多いことなどデータのバス幅の拡大には限界がある。
　この発明のメモリ１０１の特徴は、これまでのメモリ構造やデータベースの情報処理の考え方を縦横逆転し、メモリ内で１ｂｉｔ毎の並列演算にしたことにある、たとえ１ｂｉｔ毎の演算でも大量の記憶セル１０２情報を並列に情報処理することが出来れば情報処理の演算回数は極めて少なく効率的になること、さらにメモリデバイスの特徴つまり、外部に情報を出すことなくメモリチップ内部で大量のメモリセルを並列に駆動し並列論理演算器に入力（代入）し並列演算することが出来ることを活用したものである。
　通常のＤＲＡＭ、ＳＲＡＭ、ＦＬＡＳＨ、また最近は不揮発、省電力が期待される磁気記憶型のメモリセルも盛んに研究されておりこの様なメモリにも共通に利用可能である、本メモリはチップのごく一部に論理演算機能を加えるのみであるので極めて大容量で超高速で簡便な情報処理が出来ることである。
　ＦＰＧＡにもこのメモリ１０１のアルゴリズムを容易に実装することが出来る。
　このメモリはインメモリデータベースでしかもＣＰＵに頼らない自己検索機能を持たせたメモリである、このメモリとＣＰＵを一体化したデバイス構成も有効である。
産業上の利用性
　過去から連想メモリ（CAM）は高速な演算機能をもつデバイスとして知られており様々な知識処理を含む様々な応用例が研究されているものの大型の記憶容量を持つことが出来ない、消費電力が大きい、などの理由により通信ルータなどごく一部の目的にしか利用されていない。
　この発明は、大容量でしかも連想メモリ（CAM）に匹敵する情報検索スピードを持つ新しいタイプの情報処理メモリであるので各種データベースやビッグデータのデータマイニング、データ解析さらには知識処理に幅広く利用することが可能である。
　またこの技術は情報処理の電力を大幅に抑制することが出来るのでＩＣＴ機器の環境問題の解消に大きな意義をもち、この技術は新しい情報処理手法の一つになる。
１００　メモリ
１０１　情報検索機能を備えたメモリ
１０２　記憶セル
１０３　ワード幅
１０４　ワードアドレス
１０５　論理演算器
１０６　演算結果出力
１０７　演算結果
１１０　（ワードアドレス）選択指定
１１１　演算指定
１１２　論理積
１１３　論理和
１１４　論理否定
１１５　排他論理
１１６　論理記憶　

Claims (12)

  1. 情報の読み出し書き込みが可能なメモリであって
    （１）このメモリは１ワード ｂｉｔ幅がｎでＮワードアドレス、つまりＮ＊ｎ ｂｉｔの記憶セル構造とし
    （２）このメモリ全体に１組ｎ ｂｉｔの論理演算器
    （３）前記Ｎワードアドレスの中から繰り返し選択指定される前記１ワード ｂｉｔ幅がｎの記憶セル情報を前記1組ｎ ｂｉｔの前記論理演算器に並列に入力（代入）し論理演算する機能
    （４）前記論理演算器の内容を出力する機能
    以上を具備することを特徴とする情報検索機能を備えたメモリ。
  2. 前記論理演算器は前記入力（代入）される前記１ワードｂｉｔ幅がｎのメモリ記憶セル情報同士のｂｉｔ毎の、論理記憶、論理積、論理和、論理否定、排他論理その何れの組合せ演算が出来る構成である事を特徴とする請求項１記載の情報検索機能を備えたメモリ。
  3. 前記論理演算器に、シフトレジスタ機能を具備することを特徴とする請求項１記載の情報検索機能を備えたメモリ。
  4. 前記、論理記憶、論理積、論理和、論理否定、排他論理その何れの組合せ演算により、データ値の完全一致並びにデータ値の範囲検索を行うことを特徴とする請求項１記載の情報検索機能を備えたメモリ。
  5. 前記、論理記憶、論理積、論理和、論理否定、排他論理その何れの組合せ演算により、データ値の加減演算を行うことを特徴とする請求項１記載の情報検索機能を備えたメモリ。
  6. ＣＰＵなど他の種類の半導体デバイスと一体化されたことを特徴とする請求項１記載の情報検索機能を備えたメモリ。
  7. ＦＰＧＡに実装された事を特徴とする請求項１記載の情報検索機能を備えたメモリ。
  8. データベースのレコードを前記１ワードｂｉｔ幅ｎのいずれか1列に割り付けし、１レコードのフィールド総ｂｉｔ数を前記ワードアドレス数のＮとするデータベースとすることを特徴とする請求項１記載の情報検索機能を備えたメモリの使用方法。
  9. 前記情報検索機能を備えたメモリを
    　　（１）直列、並列、もしくは直並列に接続
    （２）階層的接続
    （１）または（２）の接続で使用することを特徴とする請求項１記載の情報検索機能を備えたメモリの使用方法。
  10. 請求項１記載のメモリを含んだ装置。
  11. メモリ内部でメモリ記憶セル情報の１ｂｉｔ同士の情報の論理積、論理和、論理否定、排他論理、その組み合わせの論理演算を繰り返し所定の演算結果を得ることを特徴とする情報処理方法。
  12. 前記１ｂｉｔ同士の情報を並列に前記論理演算することを特徴とする請求項１１記載の情報処理方法。
PCT/JP2014/083607 2013-12-23 2014-12-18 情報検索機能を備えたメモリ、その利用方法、装置、情報処理方法。 WO2015098707A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP14874258.8A EP3091448A4 (en) 2013-12-23 2014-12-18 Memory equipped with information retrieval function, method for using same, device, and information processing method
CN201480070692.5A CN105900085B (zh) 2013-12-23 2014-12-18 具备信息检索功能的存储器及其利用方法、装置、信息处理方法
JP2015554805A JP5981666B2 (ja) 2013-12-23 2014-12-18 情報検索機能を備えたメモリ、その利用方法、装置、情報処理方法。
US15/107,565 US9627065B2 (en) 2013-12-23 2014-12-18 Memory equipped with information retrieval function, method for using same, device, and information processing method
US15/425,555 US20170147712A1 (en) 2013-12-23 2017-02-06 Memory equipped with information retrieval function, method for using same, device, and information processing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013264763 2013-12-23
JP2013-264763 2013-12-23

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US15/107,565 A-371-Of-International US9627065B2 (en) 2013-12-23 2014-12-18 Memory equipped with information retrieval function, method for using same, device, and information processing method
US15/425,555 Continuation US20170147712A1 (en) 2013-12-23 2017-02-06 Memory equipped with information retrieval function, method for using same, device, and information processing method

Publications (1)

Publication Number Publication Date
WO2015098707A1 true WO2015098707A1 (ja) 2015-07-02

Family

ID=53478566

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/083607 WO2015098707A1 (ja) 2013-12-23 2014-12-18 情報検索機能を備えたメモリ、その利用方法、装置、情報処理方法。

Country Status (5)

Country Link
US (2) US9627065B2 (ja)
EP (1) EP3091448A4 (ja)
JP (2) JP5981666B2 (ja)
CN (1) CN105900085B (ja)
WO (1) WO2015098707A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017014322A1 (ja) * 2015-07-23 2017-01-26 井上　克己 情報検出プロセッサ及びその方法
WO2018097317A1 (ja) * 2016-11-28 2018-05-31 井上　克己 データ比較演算プロセッサ及びそれを用いた演算方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2652501C1 (ru) * 2017-06-14 2018-04-26 Виктория Владимировна Олевская Модуль поиска блока информации по входным данным
KR102631380B1 (ko) * 2018-05-17 2024-02-01 에스케이하이닉스 주식회사 데이터 연산을 수행할 수 있는 다양한 메모리 장치를 포함하는 반도체 시스템
JP6986309B1 (ja) * 2021-09-22 2021-12-22 明男 三水 データ処理装置、データ処理方法、及びプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01297724A (ja) * 1988-05-25 1989-11-30 Nec Corp 学習型文字列検索装置と同装置の制御方式
JP4588114B1 (ja) 2010-02-18 2010-11-24 克己 井上 情報絞り込み検出機能を備えたメモリ、その使用方法、このメモリを含む装置。
WO2011102432A1 (ja) * 2010-02-18 2011-08-25 Inoue Katsumi 情報絞り込み検出機能を備えたメモリ、このメモリを用いた情報検出方法、このメモリを含む装置、情報の検出方法、メモリの使用方法、およびメモリアドレス比較回路
WO2013147022A1 (ja) * 2012-03-28 2013-10-03 Inoue Katsumi 集合演算機能を備えたメモリ及びこれを用いた集合演算処理方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5325500A (en) * 1990-12-14 1994-06-28 Xerox Corporation Parallel processing units on a substrate, each including a column of memory
JP3595565B2 (ja) * 1993-12-24 2004-12-02 シャープ株式会社 半導体メモリセル回路およびメモリセルアレイ
JP2000067573A (ja) 1998-08-19 2000-03-03 Mitsubishi Electric Corp 演算機能付きメモリ
EP1182577A1 (en) * 2000-08-18 2002-02-27 SER Systeme AG Produkte und Anwendungen der Datenverarbeitung Associative memory
JP2006127460A (ja) * 2004-06-09 2006-05-18 Renesas Technology Corp 半導体装置、半導体信号処理装置、およびクロスバースイッチ
US8341362B2 (en) * 2008-04-02 2012-12-25 Zikbit Ltd. System, method and apparatus for memory with embedded associative section for computations
CN101577757A (zh) * 2009-03-05 2009-11-11 上海闻泰电子科技有限公司 实现短信检索功能的方法
EP2467852B1 (en) * 2009-08-20 2019-05-22 Rambus Inc. Atomic memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01297724A (ja) * 1988-05-25 1989-11-30 Nec Corp 学習型文字列検索装置と同装置の制御方式
JP4588114B1 (ja) 2010-02-18 2010-11-24 克己 井上 情報絞り込み検出機能を備えたメモリ、その使用方法、このメモリを含む装置。
WO2011102432A1 (ja) * 2010-02-18 2011-08-25 Inoue Katsumi 情報絞り込み検出機能を備えたメモリ、このメモリを用いた情報検出方法、このメモリを含む装置、情報の検出方法、メモリの使用方法、およびメモリアドレス比較回路
WO2013147022A1 (ja) * 2012-03-28 2013-10-03 Inoue Katsumi 集合演算機能を備えたメモリ及びこれを用いた集合演算処理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3091448A4

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017014322A1 (ja) * 2015-07-23 2017-01-26 井上　克己 情報検出プロセッサ及びその方法
WO2018097317A1 (ja) * 2016-11-28 2018-05-31 井上　克己 データ比較演算プロセッサ及びそれを用いた演算方法
JP6393852B1 (ja) * 2016-11-28 2018-09-19 井上　克己 データ比較演算プロセッサ及びそれを用いた演算方法

Also Published As

Publication number Publication date
JP6229024B2 (ja) 2017-11-08
CN105900085B (zh) 2019-08-09
US20160322105A1 (en) 2016-11-03
EP3091448A4 (en) 2017-12-06
JP5981666B2 (ja) 2016-08-31
JP2017016668A (ja) 2017-01-19
JPWO2015098707A1 (ja) 2017-03-23
US9627065B2 (en) 2017-04-18
EP3091448A1 (en) 2016-11-09
US20170147712A1 (en) 2017-05-25
CN105900085A (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
JP6229024B2 (ja) 情報検索機能を備えたメモリ、その利用方法、装置、情報処理方法。
US10489455B2 (en) Scoped search engine
Kaplan et al. PRINS: Processing-in-storage acceleration of machine learning
EP3907627A1 (en) Technologies for performing stochastic similarity searches in an online clustering space
Lee et al. Application codesign of near-data processing for similarity search
US20140122509A1 (en) System, method, and computer program product for performing a string search
US11829376B2 (en) Technologies for refining stochastic similarity search candidates
Yavits et al. GIRAF: General purpose in-storage resistive associative framework
CN108268596B (zh) 搜索存储在存储器中的数据的方法和系统
Nakano Efficient implementations of the approximate string matching on the memory machine models
Imani et al. CAP: Configurable resistive associative processor for near-data computing
Garzón et al. AIDA: Associative in-memory deep learning accelerator
WO2016199808A1 (ja) メモリ型プロセッサ、メモリ型プロセッサを含んだ装置、その使用方法。
WO2015094721A2 (en) Apparatuses and methods for writing masked data to a buffer
CN113627618A (zh) 使用启用列读取的存储器来实行随机稀疏提升和普罗克拉斯提斯正交稀疏散列的技术
US20230385258A1 (en) Dynamic random access memory-based content-addressable memory (dram-cam) architecture for exact pattern matching
CN117251641A (zh) 向量数据库检索方法、系统、电子设备及存储介质
US20050114375A1 (en) Hardware assisted pruned inverted index component
US20200410039A1 (en) Data comparison arithmetic processor and method of computation using same
Melnyk Computer memory with parallel conflict-free sorting network-based ordered data access
Yavits et al. PRINS: resistive CAM processing in storage
Zeng FPGA-based high throughput merge sorter
JPWO2014168199A1 (ja) 論理演算方法および情報処理装置
JP5208117B2 (ja) 表形式データを操作するマルチコア対応データ処理方法、マルチコア型処理装置、及び、プログラム
Laguna Accelerating Memory Intensive Algorithms and Applications Using In-Memory Computing

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14874258

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
ENP Entry into the national phase

Ref document number: 2015554805

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 15107565

Country of ref document: US

REEP Request for entry into the european phase

Ref document number: 2014874258

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2014874258

Country of ref document: EP