WO2014207836A1

WO2014207836A1 - 情報処理装置および電源回路

Info

Publication number: WO2014207836A1
Application number: PCT/JP2013/067512
Authority: WO
Inventors: 重晶中澤
Original assignee: 富士通株式会社
Priority date: 2013-06-26
Filing date: 2013-06-26
Publication date: 2014-12-31
Also published as: JPWO2014207836A1; JP6274209B2

Abstract

　負荷電流の変動に対する電源回路の応答性を向上させる。　電源回路（１）は、磁気的に結合されたコイル（２ａ，２ｂ）を備えたトランス（２）と、コイル（２ａ）をチョークコイルとして用いた非絶縁型のＤＣ－ＤＣコンバータ（３）と、コイル（２ｂ）に流れる電流を選択的に遮断する遮断回路（４）を有する。コイル（２ａ）に流れる電流の減少率が所定の閾値を超えた場合に、遮断回路（４）を電流の遮断状態から通電状態に変化させることで、コイル（２ｂ）に起電力が生じ、コイル（２ａ）からコイル（２ｂ）にエネルギーが移動する。その結果、コイル（２ａ）での電流の減少が促進され、ＤＣ－ＤＣコンバータ（３）の出力電圧が短時間で安定するようになる。

Description

情報処理装置および電源回路

　本発明は、情報処理装置および電源回路に関する。

　パーソナルコンピュータなどの情報処理装置に設けられる電源回路の一種として、非絶縁型のＤＣ（Direct Current）－ＤＣコンバータがある。非絶縁型のＤＣ－ＤＣコンバータは、例えば、コイルに接続される２つのスイッチング素子を備え、制御回路によってその２つのスイッチング素子を互いに反転動作させることにより直流電力変換を行う。

　また、非絶縁型ＤＣ－ＤＣコンバータの一種であるステップダウン型スイッチングレギュレータの例として、次のようなものが提案されている。このスイッチングレギュレータは、一次出力および二次出力を有する磁気的ストレージと、磁気的ストレージの一次側巻き線の電流を検出する回路と、第１スイッチおよび第２スイッチと、一次巻き線の電流が閾値より大きいかを検出する第１コンパレータと、二次巻き線におけるレギュレーションのロスを検出する第２コンパレータと、第１スイッチまたは第２スイッチの一方のみをオンにするスイッチロジック回路とを有する。

米国特許第５５３２５７７号明細書

　ところで、近年の情報処理装置が備えるプロセッサは、ＨＤＤ（Hard Disk Drive）などのデバイスからの応答待ちや、ユーザの入力待ちといった状態で、アクティブ状態からアイドル状態に遷移するものが多い。そして、半導体プロセス技術の向上などの要因により、アイドル状態でのプロセッサの消費電流は大きく低下する傾向にある。このため、情報処理装置の電源回路から見ると、プロセッサがアクティブ状態のときとアイドル状態のときとの間で、負荷電流の差が大きくなっている。

　しかしながら、非絶縁型のＤＣ－ＤＣコンバータを用いた電源回路においては、負荷電流が大きく低下したときに、出力電圧が安定化するまでの時間が長くなり、応答性が悪化するという問題があった。

　１つの側面では、本発明は、負荷電流の変動に対する応答性が向上した電源回路を備える情報処理装置、および電源回路を提供することを目的とする。

　１つの案では、次のような電源回路を備える情報処理装置が提供される。電源回路は、磁気的に結合された第１のコイルおよび第２のコイルを備えたトランスと、第１のコイルをチョークコイルとして用いた非絶縁型のＤＣ－ＤＣコンバータと、第２のコイルに流れる電流を選択的に遮断する遮断回路と、を有する。

　また、１つの案では、上記の電源回路が提供される。

　１態様によれば、情報処理装置の電源回路において、負荷電流の変動に対する応答性が向上する。
　また、１態様によれば、電源回路において、負荷電流の変動に対する応答性が向上する。

　本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。

第１の実施の形態に係る電源回路の構成例および動作例を示す図である。第２の実施の形態に係る情報処理装置の外観を示す図である。情報処理装置に内蔵されるメインボードの構成例を示す図である。電源装置の参考例を示す図である。定常状態における信号のシミュレーション波形の例を示す図である。負荷電流が急激に変動した場合の信号のシミュレーション波形の例を示す図である。第２の実施の形態の発振・平滑部の構成例を示す図である。第２の実施の形態の制御部の構成例を示す図である。二次側制御ロジックの動作を示す図である。第２の実施の形態の電源装置における信号のシミュレーション波形の例を示す第１の図である。図６に示した出力電圧の波形の一部を拡大して示した図である。図１０に示した出力電圧の波形の一部を拡大して示した図である。第２の実施の形態の電源装置における信号のシミュレーション波形の例を示す第２の図である。電源装置の変形例１の構成を示す図である。電源装置の変形例１における信号のシミュレーション波形の例を示す第１の図である。図６に示した出力電圧の波形の一部を拡大して示した別の図である。図１５に示した出力電圧の波形の一部を拡大して示した図である。電源装置の変形例１における信号のシミュレーション波形の例を示す第２の図である。電源装置の変形例２の構成を示す図である。

　以下、本発明の実施の形態について図面を参照して説明する。
　〔第１の実施の形態〕
　図１は、第１の実施の形態に係る電源回路の構成例および動作例を示す図である。図１に示す電源回路１は、トランス２、ＤＣ－ＤＣコンバータ３および遮断回路４を有する。

　トランス２は、互いに電磁的に結合されたコイル２ａ（第１のコイル）およびコイル２ｂ（第２のコイル）を備える。基本的に、コイル２ａは一次側巻き線として機能し、コイル２ｂは二次側巻き線として機能する。

　ＤＣ－ＤＣコンバータ３は、入力された直流電圧を所定電圧に変換する非絶縁型ＤＣ－ＤＣコンバータである。このＤＣ－ＤＣコンバータ３のチョークコイルとしては、トランスのコイル２ａが用いられる。すなわち、コイル２ａは、トランスの一次側巻き線、およびＤＣ－ＤＣコンバータ３のチョークコイルとして兼用される。

　なお、ＤＣ－ＤＣコンバータ３の内部構成は、チョッパ方式の非絶縁型ＤＣ－ＤＣコンバータとして動作可能であれば特に限定されない。図１では、コイル２ａの入力側に、入力電圧のスイッチング用のスイッチ３ａおよび転流用のスイッチ３ｂが設けられ、コイル２ａの出力側に平滑コンデンサ３ｃが設けられた、降圧チョッパ方式のＤＣ－ＤＣコンバータの構成例を示している。この場合、図示しない制御回路によりスイッチ３ａ，３ｂが交互にオン／オフされて、コイル２ａにパルス状の電圧が印加される。制御回路は、ＤＣ－ＤＣコンバータ３の出力電圧が一定になるように、コイル２ａに印加される電圧のデューティ比を制御する。

　なお、降圧チョッパ方式の場合、転流用のスイッチ３ｂの代わりに、電流の方向をグランドからコイル２ａへの方向に制限するダイオードを用いることもできる。また、ＤＣ－ＤＣコンバータ３を、昇圧チョッパ方式のＤＣ－ＤＣコンバータとすることもできる。

　遮断回路４は、コイル２ｂに流れる電流を選択的に遮断する。遮断回路４における電流の遮断状態と通電状態との間の変化は、図示しない遮断回路４用の制御回路によって制御される。

　ここで、遮断回路４が備える、コイル２ｂに流れる電流を遮断するための構成は、特に限定されない。例えば、遮断回路４は、コイル２ｂの両端の導通、非導通を制御するスイッチとして実現される。この場合、遮断回路４が導通状態のとき、コイル２ｂに低抵抗が直列に接続されるようにしてもよい。また、遮断回路４は、例えば、コイル２ｂの一端とグランドとの間の導通、非導通を制御するスイッチであってもよい。

　次に、電源回路１の動作例について説明する。
　ＤＣ－ＤＣコンバータ３の負荷電流の変動率が一定幅の範囲内にある定常状態では、図１の右上に示すように、コイル２ａには矢印Ａ１方向の電流が流れる。このとき、遮断回路４はコイル２ｂの電流を遮断する遮断状態とされる。これにより、コイル２ａに蓄積されたエネルギーを余計に消費しないようにすることができる。

　ここで、ＤＣ－ＤＣコンバータ３の負荷電流が急激に低下したものとする。負荷電流の急激な低下は、例えば、コイル２ａに流れる電流の低下率が所定の閾値を超えたことによって判定できる。

　負荷電流が急激に低下したとき、ＤＣ－ＤＣコンバータ３の出力電圧は一時的に上昇する。ＤＣ－ＤＣコンバータ３の図示しない制御回路は、出力電圧の上昇を検出して、出力電圧が下がるようにコイル２ａに印加される電圧のデューティ比を制御する。しかしながら、コイル２ａは、全体として矢印Ａ１の方向に電流を流し続けようとする。このようなコイル２ａの働きにより、出力電圧の低下が阻害され、出力電圧が安定化するまでの時間が長くなってしまう。

　これに対し、図１の右下に示すように、負荷電流が急激に低下し、コイル２ａに流れる電流の低下率が所定の閾値を超えた場合に、遮断回路４を電流の遮断状態から導通状態に変化させる。これにより、コイル２ａ，２ｂはトランス２として動作するようになり、コイル２ｂに起電力が発生して、コイル２ｂには矢印Ａ２の方向に電流が流れる。

　コイル２ａ，２ｂがトランス２として動作することで、図１に点線矢印Ａ３として示すように、コイル２ａに蓄積されていたエネルギーの一部がコイル２ｂに移動する。これにより、コイル２ａが矢印Ａ１の方向に電流を流そうとする働きが弱められ、電流の減少が促進される。その結果、一時的に上昇していたＤＣ－ＤＣコンバータ３の出力電圧の低下も促進されて、出力電圧が安定化するまでの時間が短縮される。従って、負荷電流の変動に対する応答性が向上する。

　〔第２の実施の形態〕
　次に、第２の実施の形態として、図１に示した電源回路１を備えた情報処理装置の例について説明する。

　＜２－１＞第２の実施の形態の全体構成
　図２は、第２の実施の形態に係る情報処理装置の外観を示す図である。
　図２に示す情報処理装置１００は、ノート型のパーソナルコンピュータである。情報処理装置１００は、表示パネル１０１、キーボード１０２ａ、タッチパッド１０２ｂなどを有する。表示パネル１０１は、画像を表示する表示装置であり、例えば、液晶表示装置、有機ＥＬ（Electro-Luminescence）を用いた表示装置として実現される。キーボード１０２ａおよびタッチパッド１０２ｂは、入力装置の一例である。また、情報処理装置１００には、例えば、外部に接続されたＡＣ（Alternating Current）アダプタ（図示せず）からのＤＣ電圧の供給を受けるためのＤＣケーブル１０３が接続されている。

　図３は、情報処理装置に内蔵されるメインボードの構成例を示す図である。
　メインボード１０４には、プロセッサ１０５およびメモリ１０６が実装される。プロセッサ１０５は、情報処理装置１００全体を統括的に制御する制御回路である。メモリ１０６は、情報処理装置１００の主記憶装置として使用されるＲＡＭ（Random Access Memory）である。メモリ１０６には、プロセッサ１０５に実行させるＯＳ（Operating System）プログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、メモリ１０６には、プロセッサ１０５による処理に必要な各種データが格納される。

　また、メインボード１０４には、周辺機器に接続するための各種のコネクタが設けられている。図３の例では、ＨＤＤ用コネクタ１０７ａ、光ディスク用コネクタ１０７ｂ、ＡＣアダプタコネクタ１０８ａおよびバッテリコネクタ１０８ｂが設けられている。

　ＨＤＤ用コネクタ１０７ａは、情報処理装置１００に内蔵されたＨＤＤに接続するためのコネクタである。光ディスク用コネクタ１０７ｂは、情報処理装置１００に内蔵された光ディスクドライブに接続するためのコネクタである。

　ＡＣアダプタコネクタ１０８ａは、情報処理装置１００の外部のＡＣアダプタから、図２のＤＣケーブル１０３を通じてＤＣ電源電圧の供給を受けるためのコネクタである。バッテリコネクタ１０８ｂは、情報処理装置１００に内蔵されたバッテリからＤＣ電源電圧の供給を受けるためのコネクタである。

　また、メインボード１０４には、プロセッサ１０５用の電源装置１１０が実装されている。電源装置１１０は、ＡＣアダプタコネクタ１０８ａまたはバッテリコネクタ１０８ｂから供給されたＤＣ電源電圧を基に、プロセッサ１０５を駆動するための電源電圧を生成してプロセッサ１０５に供給する。

　この電源装置１１０は、非絶縁型のＤＣ－ＤＣコンバータを用いて所定の電源電圧を生成するものであり、図１に示した電源回路１に対応する回路を包含する装置である。電源装置１１０は、発振・平滑部１１１と制御部１１２とを備える。発振・平滑部１１１は、複数のスイッチング素子や平滑回路などを備える。制御部１１２は、発振・平滑部１１１内のスイッチング素子の動作を制御する。なお、発振・平滑部１１１および制御部１１２の構成の詳細については後述する。

　なお、電源装置１１０は、プロセッサ１０５専用の装置に限らず、例えば、メインボード１０４内の各部へ電源電圧を供給する装置であってもよい。
　＜２－２＞電源装置の参考例
　次に、図４を用いて、電源装置の参考例を示し、この参考例における問題点を説明する。その後、参考例における問題点を解決する構成を含む電源装置１１０について説明する。

　図４は、電源装置の参考例を示す図である。図４に示す発振・平滑部５０１および制御部５０２は、それぞれ図３に示した発振・平滑部１１１および制御部１１２に対応する構成要素である。

　発振・平滑部５０１は、入力コンデンサ部１２１、上側スイッチング素子Ｑ１、下側スイッチング素子Ｑ２、コイルＬ１および出力コンデンサ部１２２を備える。
　入力コンデンサ部１２１は、入力電圧Ｖｉｎを平滑化して、上側スイッチング素子Ｑ１および下側スイッチング素子Ｑ２によるスイッチング動作が入力電圧Ｖｉｎに与える影響を軽減する。入力コンデンサ部１２１においては、入力電圧Ｖｉｎの入力端子とグランドとの間に、１つ以上のコンデンサが接続される。接続されるコンデンサの数は、使用される各コンデンサの容量と、平滑化のために必要な総容量とに応じて、任意に決定される。

　上側スイッチング素子Ｑ１および下側スイッチング素子Ｑ２は、例えばｎ型のＦＥＴ（Field Effect Transistor）によって実現される。上側スイッチング素子Ｑ１および下側スイッチング素子Ｑ２は、入力コンデンサ部１２１の出力端子とグランドとの間に直列に接続される。上側スイッチング素子Ｑ１と下側スイッチング素子Ｑ２との間に、コイルＬ１の入力側端子が接続される。

　上側スイッチング素子Ｑ１のスイッチング動作は、制御部５０２からの制御信号ＧＨに応じて制御され、下側スイッチング素子Ｑ２のスイッチング動作は、制御部５０２からの制御信号ＧＬに応じて制御される。上側スイッチング素子Ｑ１および下側スイッチング素子Ｑ２は、一方がオン、他方がオフになるようにそれぞれオン／オフが繰り返される。これにより、コイルＬ１に対してパルス状の電圧ＳＷが入力される。

　コイルＬ１は、チョークコイルとして動作する。
　出力コンデンサ部１２２は、発振・平滑部５０１の出力電圧を平滑化して、出力電圧Ｖｏｕｔ１を出力する。出力コンデンサ部１２２においては、コイルＬ１の出力側端子とグランドとの間に、１つ以上のコンデンサが接続される。接続されるコンデンサの数は、使用される各コンデンサの容量と、平滑化のために必要な総容量とに応じて、任意に決定される。

　一方、制御部５０２は、センス電圧平滑部１３１、電流センスアンプ１３２、基準電圧生成部１３３、誤差アンプ１３４、三角波生成部１３５、ＰＷＭ（Pulse Width Modulation）コンパレータ１３６、ＰＷＭロジック１３７、上側ドライバ１３８、下側ドライバ１３９および昇圧回路１４０を備える。

　センス電圧平滑部１３１は、コイルＬ１の入力側電圧ＣＳ１＋および出力側電圧ＣＳ１－を、それらの差分を積分することで平滑化する。電流センスアンプ１３２は、センス電圧平滑部１３１によって平滑化された入力側電圧ＣＳ１＋および出力側電圧ＣＳ１－に基づいて、コイルＬ１に流れる電流を示す電流センス信号ＣＳ１を出力する。

　基準電圧生成部１３３は、基準電圧Ｖｒｅｆを出力する。誤差アンプ１３４は、基準電圧Ｖｒｅｆと、電流センスアンプ１３２からの電流センス信号ＣＳ１との差分を増幅し、その差分増幅値と、発振・平滑部５０１の出力電圧Ｖｏｕｔ１とを比較する。誤差アンプ１３４は、出力電圧Ｖｏｕｔ１と差分増幅値との誤差を示す誤差信号Ｖｅｒｒを出力する。

　なお、誤差アンプ１３４は、基本的には、現在の出力電圧Ｖｏｕｔ１が、基準電圧Ｖｒｅｆに基づく所望の電圧に対してどれだけずれているかを検出するものである。ただし、図４の例では、基準電圧Ｖｒｅｆと電流センス信号ＣＳ１との差分を増幅した値が、比較の基準値として用いられる。これにより、出力電圧Ｖｏｕｔ１を負荷電流に比例してわずかに下げる補正が行われ、負荷の変動時に出力電圧Ｖｏｕｔ１の振幅を抑える効果が得られる。

　三角波生成部１３５は、ＰＷＭ制御の基準となる三角波Ｖｒａｍｐを生成する。ＰＷＭコンパレータ１３６は、誤差アンプ１３４からの誤差信号Ｖｅｒｒと三角波Ｖｒａｍｐとを比較し、その比較結果を示す信号をＰＷＭロジック１３７に入力する。

　ＰＷＭロジック１３７は、ソフトスタートや保護機能等のために必要な入力信号を基に、ＰＷＭコンパレータ１３６からの比較結果を示す信号を必要に応じて補正する。これにより、ＰＷＭロジック１３７は、上側スイッチング素子Ｑ１および下側スイッチング素子Ｑ２を制御するための基本的な信号である制御信号Ｖｐｗｍを出力する。

　上側ドライバ１３８は、制御信号Ｖｐｗｍに基づいて、上側スイッチング素子Ｑ１のスイッチング動作を制御するための制御信号ＧＨを出力する。下側ドライバ１３９は、制御信号Ｖｐｗｍに基づいて、下側スイッチング素子Ｑ２のスイッチング動作を制御するための制御信号ＧＬを出力する。

　上側スイッチング素子Ｑ１としてｎ型ＦＥＴが使用された場合、上側ドライバ１３８の電源電圧としては入力電圧Ｖｉｎより高い電圧が必要となる。そこで、昇圧回路１４０は、標準の電源電圧Ｖｃｃを昇圧して、上側ドライバ１３８に供給するための電源電圧Ｖｂｏｏｓｔを生成する。昇圧回路１４０は、例えば、図４に示すようにダイオードＤ１およびコンデンサＣ１，Ｃ２を備える。

　次に、図５および図６に、電源装置の参考例の各部における信号のシミュレーション波形の例を示す。
　まず、図５は、定常状態における信号のシミュレーション波形の例を示す図である。定常状態とは、負荷電流および負荷電圧がほぼ一定の状態である。

　図５では、上から順に、発振・平滑部５０１の出力電圧Ｖｏｕｔ１、コイルＬ１に流れる電流Ｉｃｏｉｌ、コイルＬ１に入力される電圧ＳＷ、制御信号ＧＨ，ＧＬ、コイルＬ１の両端電圧を示す電圧｛（ＣＳ１＋）－（ＣＳ１－）｝、電流センス信号ＣＳ１、誤差信号Ｖｅｒｒ、三角波Ｖｒａｍｐおよび制御信号Ｖｐｗｍの各波形を示す。

　ＰＷＭロジック１３７からの制御信号Ｖｐｗｍは矩形波となる。制御信号Ｖｐｗｍがハイレベルのとき、上側ドライバ１３８からの制御信号ＧＨはハイレベルとなり、下側ドライバ１３９からの制御信号ＧＬはローレベルとなる。また、制御信号Ｖｐｗｍがローレベルのとき、上側ドライバ１３８からの制御信号ＧＨはローレベルとなり、下側ドライバ１３９からの制御信号ＧＬはハイレベルとなる。その結果、上側スイッチング素子Ｑ１および下側スイッチング素子Ｑ２は交互にオンされる。

　上側スイッチング素子Ｑ１がオン、下側スイッチング素子Ｑ２がオフのとき、コイルＬ１には入力電圧Ｖｉｎの入力端子から電流が流れ、コイルＬ１に流れる電流Ｉｃｏｉｌは徐々に増加する。一方、上側スイッチング素子Ｑ１がオフ、下側スイッチング素子Ｑ２がオンのとき、コイルＬ１にはグランドから電流が流れるが、コイルＬ１にかかる負電圧によりコイルＬ１に流れる電流Ｉｃｏｉｌは徐々に減少する。従って、コイルＬ１に流れる電流Ｉｃｏｉｌは、制御信号ＧＨ，ＧＬに同期する三角波となり、発振・平滑部５０１の出力電圧Ｖｏｕｔ１も、電流Ｉｃｏｉｌに同期する三角波となる。

　上側スイッチング素子Ｑ１と下側スイッチング素子Ｑ２との間からコイルＬ１に入力される電圧ＳＷは、制御信号ＧＨ，ＧＬに同期する矩形波となる。このため、コイルＬ１の両端電圧を示す電圧｛（ＣＳ１＋）－（ＣＳ１－）｝は、電圧ＳＷと同様の矩形波となる。電流センスアンプ１３２からの電流センス信号ＣＳ１は、電圧｛（ＣＳ１＋）－（ＣＳ１－）｝を積分した波形となるため、三角波となる。負荷電流および負荷電圧が一定であれば、電流センス信号ＣＳ１と出力電圧Ｖｏｕｔ１は互いに同期して増減する三角波となることから、誤差アンプ１３４から出力される誤差信号Ｖｅｒｒも、同様に増減する三角波となる。

　三角波生成部１３５からの三角波Ｖｒａｍｐは、図５に示すようなノコギリ波である。ＰＷＭコンパレータ１３６により誤差信号Ｖｅｒｒと三角波Ｖｒａｍｐとが比較され、三角波Ｖｒａｍｐの電位の方が高い場合に制御信号Ｖｐｗｍはハイレベルとなり、三角波Ｖｒａｍｐの電位の方が低い場合に制御信号Ｖｐｗｍはローレベルとなる。このような制御信号Ｖｐｗｍに基づいて上側スイッチング素子Ｑ１および下側スイッチング素子Ｑ２がオン／オフされることで、出力電圧Ｖｏｕｔ１が一定範囲に収まるように制御される。

　図６は、負荷電流が急激に変動した場合の信号のシミュレーション波形の例を示す図である。図６では、上から順に、負荷電流、出力電圧Ｖｏｕｔ１、コイルＬ１に流れる電流Ｉｃｏｉｌ、コイルＬ１に入力される電圧ＳＷ、コイルＬ１の両端電圧を示す電圧｛（ＣＳ１＋）－（ＣＳ１－）｝、電流センス信号ＣＳ１、誤差信号Ｖｅｒｒ、三角波Ｖｒａｍｐおよび制御信号Ｖｐｗｍの各波形を示す。

　図６の例では、タイミングＴ１１において、負荷電流が１Ａから３１Ａに急激に増加したものとする。このとき、出力電圧Ｖｏｕｔ１は、誤差アンプ１３４での比較対象の電圧を一時的に下回り、誤差信号Ｖｅｒｒの電位がマイナス側に大きく振れる。一方、三角波生成部１３５は同じ波形の三角波Ｖｒａｍｐを繰り返し出力するため、三角波Ｖｒａｍｐと誤差信号Ｖｅｒｒとの比較結果に基づく制御信号Ｖｐｗｍのパルス幅が、一時的に広くなる。

　これにより、コイルＬ１に入力される電圧ＳＷのパルス幅も一時的に広くなり、コイルＬ１に流れる電流Ｉｃｏｉｌが増加していく。電流Ｉｃｏｉｌの増加に伴って出力電圧Ｖｏｕｔ１が増加し始め、出力電圧Ｖｏｕｔ１は、誤差アンプ１３４での比較対象の電圧に近づく。これにより、マイナス側に振れていた誤差信号Ｖｅｒｒの電位が元に戻っていき、出力電圧Ｖｏｕｔ１が安定していく。

　なお、負荷電流が３１Ａに上昇した後に出力電圧Ｖｏｕｔ１が安定した状態では、負荷電流が１Ａであった状態と比較して、出力電圧Ｖｏｕｔ１が低くなっている。これは、前述のように、誤差アンプ１３４に電流センス信号ＣＳ１を入力することで、コイルＬ１に流れる電流Ｉｃｏｉｌに比例して出力電圧Ｖｏｕｔ１を下げるような補正を行っているためである。

　次に、タイミングＴ１２において、負荷電流が３１Ａから１Ａに急激に減少したものとする。このとき、出力電圧Ｖｏｕｔ１は、誤差アンプ１３４での比較対象の電圧を一時的に大きく上回り、誤差信号Ｖｅｒｒの電位がプラス側に大きく振れる。一方、三角波生成部１３５は同じ波形の三角波Ｖｒａｍｐを繰り返し出力するため、三角波Ｖｒａｍｐと誤差信号Ｖｅｒｒとの比較結果に基づく制御信号Ｖｐｗｍには、パルス（すなわちハイレベルの信号）が現れなくなる。

　これにより、上側スイッチング素子Ｑ１がオフ、下側スイッチング素子Ｑ２がオンの状態のままになり、コイルＬ１に入力される電圧ＳＷはローレベルになり、コイルＬ１に流れる電流Ｉｃｏｉｌは徐々に減少していく。電流Ｉｃｏｉｌの減少に伴って出力電圧Ｖｏｕｔ１が減少し始め、出力電圧Ｖｏｕｔ１は、誤差アンプ１３４での比較対象の電圧に近づく。これにより、プラス側に振れていた誤差信号Ｖｅｒｒの電位が元に戻っていき、出力電圧Ｖｏｕｔ１が安定していく。

　ところで、図６に示したように負荷電流が急激に、しかも大きく変化する要因としては、情報処理装置のプロセッサが、アクティブ状態とアイドル状態との間で切り替わることがある。近年のプロセッサは、ＨＤＤや外部装置などのデバイスからの応答待ちや、ユーザの入力待ちといった状態で、アクティブ状態からアイドル状態に遷移するものが多い。また、半導体プロセス技術の向上によるリーク電流の低減といった要因により、アイドル状態でのプロセッサの消費電流は大きく低下する傾向にある。その結果、アクティブ状態およびアイドル状態での消費電流の差が相対的に大きくなり、図６に示したような負荷電流の急激な変動が起こる。

　しかしながら、図６で明らかなように、負荷電流が急激に変化した場合、その変化のタイミングから出力電圧Ｖｏｕｔ１が安定するまでには、ある程度の時間がかかる。特に、負荷電流が急激に増加する場合より、急激に低下する場合の方が、出力電圧Ｖｏｕｔ１が安定するまでに要する時間が長くなる。その理由は、負荷電流が減少したとき、コイルＬ１は電流を流し続けようとし、このようなコイルＬ１の働きが、一時的に上昇した出力電圧Ｖｏｕｔ１の低下を阻害することにある。

　近年のノート型パーソナルコンピュータなどの情報処理装置では、プロセッサの状態遷移はハードウェアやソフトウェアによって非常に細かく管理されており、アクティブ状態とアイドル状態との切り替え頻度が多くなる傾向にある。例えば、このような切り替えの頻度が数十ｋＨｚから数百ｋＨｚに達するものもある。このため、上記のような負荷電流の急激な変化に対する出力電圧Ｖｏｕｔ１の応答劣化は、情報処理装置の動作を不安定にする要因になり得る。

　さらに、負荷電流が急激に変化したとき、一時的に上昇した出力電圧Ｖｏｕｔ１の低下が妨げられることで、出力電圧Ｖｏｕｔ１のオーバシュートが発生し、情報処理装置内の各回路がダメージを受ける可能性もある。

　本実施の形態の電源装置１１０は、図４に示した電源装置の参考例の構成に対し、上記のような問題点を解決するための構成を付加したものである。
　＜２－３＞第２の実施の形態の電源回路
　図７は、第２の実施の形態の発振・平滑部の構成例を示す図である。また、図８は、第２の実施の形態の制御部の構成例を示す図である。なお、図７，図８では、図４と同様の構成要素には同じ符号を付して示し、その説明を省略する。

　なお、発振・平滑部１１１および制御部１１２は、例えば、それぞれ個別の基板上に設けられる。ただし、発振・平滑部１１１および制御部１１２は、そのような構成に限定されるものではない。

　まず、図７を用いて、第２の実施の形態の発振・平滑部１１１について説明する。発振・平滑部１１１は、図４に示した発振・平滑部５０１に対し、トランス１２３、二次側スイッチ部１２４および二次側コンデンサＣ１１を追加するとともに、図４のコイルＬ１の代わりに、トランス１２３の一次側巻き線であるコイルＬ１１を用いたものである。コイルＬ１１としては、コイルＬ１と同等のものを使用することができる。

　トランス１２３は、磁気的に結合されたコイルＬ１１，Ｌ１２を備える。コイルＬ１１は一次側巻き線として機能し、コイルＬ１２は二次側巻き線として機能する。また、コイルＬ１１は、ＤＣ－ＤＣコンバータのチョークコイルとしても兼用される。

　なお、コイルＬ１２については、チョークコイルとしてのコイルＬ１１の動作に合わせて、便宜的に、コイルＬ１２における図７の左側を「入力側」と呼び、右側を「出力側」と呼ぶ。コイルＬ１２の入力側電圧ＣＳ２＋および出力側電圧ＣＳ２－が検出されて、制御部１１２に出力される。

　二次側スイッチ部１２４は、制御部１１２からの制御信号ＣＴＬ２に応じて、コイルＬ１２に流れる電流を選択的に遮断する。図７の例では、二次側スイッチ部１２４は２つのｎ型ＦＥＴを備える。二次側スイッチ部１２４は、制御信号ＣＴＬ２がハイレベルのとき、コイルＬ１２の入力側端子とグランドとを導通させて、コイルＬ１２に電流が流れるようにする。また、二次側スイッチ部１２４は、制御信号ＣＴＬ２がローレベルのとき、コイルＬ１２の一端とグランドとを切断して、コイルＬ１２に電流が流れないようにする。後者の場合、コイルＬ１１からコイルＬ１２へのエネルギーの移動は発生せず、コイルＬ１１，Ｌ１２はトランス１２３として動作しなくなる。

　コイルＬ１２の出力側端子とグランドとの間には、二次側コンデンサＣ１１が接続される。二次側コンデンサＣ１１は、負荷電流または負荷電圧が急激に低下したときの動作において、ＤＣ－ＤＣコンバータで失われるエネルギーの一部を回収して蓄積する。なお、ＤＣ－ＤＣコンバータでのエネルギーの損失については、後に詳しく説明する。

　次に、図８を用いて、第２の実施の形態の制御部１１２について説明する。制御部１１２は、図４に示した制御部５０２に対し、二次側制御部１５０を追加したものである。二次側制御部１５０は、発振・平滑部１１１の二次側スイッチ部１２４を制御するための回路である。二次側制御部１５０は、微分回路１５１、基準電圧生成部１５２、逆流検知用コンパレータ１５３、センス電圧平滑部１５４、電流センスアンプ１５５、基準電圧生成部１５６、逆流検知用コンパレータ１５７および二次側制御ロジック１５８を備える。

　微分回路１５１は、電流センスアンプ１３２からの電流センス信号ＣＳ１に対して微分処理を行い、一次側のコイルＬ１１における電流の増加率を示すセンス電圧ＲｖｓＩｎ１を出力する。基準電圧生成部１５２は、逆流検知用コンパレータ１５３に入力される基準電圧ＲｖｓＲｅｆ１を生成する。

　逆流検知用コンパレータ１５３は、センス電圧ＲｖｓＩｎ１と基準電圧ＲｖｓＲｅｆ１とを比較し、一次側のコイルＬ１１において電流が急激に減少したかを示すセンス信号ＲｖｓＤｅｔ１を出力する。センス電圧ＲｖｓＩｎ１が基準電圧ＲｖｓＲｅｆ１を下回った場合に、センス信号ＲｖｓＤｅｔ１はハイレベルになる。センス電圧ＲｖｓＩｎ１は、コイルＬ１１に流れる電流の増加率を示すので、コイルＬ１１に流れる電流の減少率が所定の閾値を超えた場合に、センス信号ＲｖｓＤｅｔ１がハイレベルになることになる。

　センス電圧平滑部１５４は、二次側のコイルＬ１２の入力側電圧ＣＳ２＋および出力側電圧ＣＳ２－を、それらの差分を積分することで平滑化する。電流センスアンプ１５５は、センス電圧平滑部１５４によって平滑化された入力側電圧ＣＳ２＋および出力側電圧ＣＳ２－に基づいて、コイルＬ１２に流れる電流に比例したセンス電圧ＲｖｓＩｎ２を出力する。

　基準電圧生成部１５６は、逆流検知用コンパレータ１５７に入力される基準電圧ＲｖｓＲｅｆ２を生成する。逆流検知用コンパレータ１５７は、センス電圧ＲｖｓＩｎ２と基準電圧ＲｖｓＲｅｆ２とを比較し、その比較結果に基づくセンス信号ＲｖｓＤｅｔ２を出力する。逆流検知用コンパレータ１５７は、センス電圧ＲｖｓＩｎ２が基準電圧ＲｖｄＲｅｆ２を下回った場合に、二次側のコイルＬ１２において逆電流が発生したことを検知して、センス信号ＲｖｓＤｅｔ２をハイレベルにする。

　二次側制御ロジック１５８は、センス信号ＲｖｓＤｅｔ１，ＲｖｓＤｅｔ２に基づいて、二次側スイッチ部１２４を制御するための制御信号ＣＴＬ２を出力する。
　ここで、図９は、二次側制御ロジックの動作を示す図である。二次側制御ロジック１５８の動作により、制御信号ＣＴＬ２の出力レベルは次のように変化する。

　一次側のコイルＬ１１に流れる電流の低下率が閾値以下のとき、センス信号ＲｖｓＤｅｔ１がローレベルとなる。このとき、センス信号ＲｖｓＤｅｔ２のレベルに関係なく、制御信号ＣＴＬ２はローレベルになる。

　従って、例えば、負荷電流や負荷電圧がほぼ一定の定常状態では、制御信号ＣＴＬ２はローレベルとなり、二次側スイッチ部１２４は切断状態となる。この状態では、二次側のコイルＬ１２には電流が流れず、コイルＬ１２に起電力は発生しない。従って、入力コンデンサ部１２１、上側スイッチング素子Ｑ１、下側スイッチング素子Ｑ２、コイルＬ１および出力コンデンサ部１２２によって実現されるＤＣ－ＤＣコンバータは、図４に示した発振・平滑部５０１と同様の動作を行う。換言すると、コイルＬ１１からコイルＬ１２へのエネルギーの移動が起こらなくなることから、コイルＬ１２はＤＣ－ＤＣコンバータの動作に影響を与えない。

　また、一次側のコイルＬ１１に流れる電流の低下率が閾値を超え、急激に減少したと判断されたとき、二次側のコイルＬ１２において電流が逆方向（出力側から入力側への方向）に流れていなければ、制御信号ＣＴＬ２はハイレベルとなる。すなわち、センス信号ＲｖｓＤｅｔ１がハイレベルで、かつ、センス信号ＲｖｓＤｅｔ２がローレベルのとき、制御信号ＣＴＬ２はハイレベルとなる。

　この状態は、負荷電流または負荷電圧が急激に低下し、なおかつ、二次側コンデンサＣ１１の電圧を示す二次側出力電圧Ｖｏｕｔ２が所定値以下の状態である。このとき、二次側スイッチ部１２４は導通状態となり、コイルＬ１１，Ｌ１２がトランス１２３として動作するようになる。負荷電流または負荷電圧の急激な低下により、コイルＬ１１に流れる電流が減少するが、コイルＬ１２に起電力が生じることで、コイルＬ１１の電流減少が促進される。その結果、一時的に上昇した出力電圧Ｖｏｕｔ１の低下が促進され、出力電圧Ｖｏｕｔ１が安定化するまでの時間が短縮される。これとともに、コイルＬ１１からコイルＬ１２に移動したエネルギーが、二次側コンデンサＣ１１に蓄積される。

　その後、制御信号ＣＴＬ２がローレベルに変化するための条件は、一次側のコイルＬ１１に流れる電流の低下率が閾値以下に戻るか、または、二次側のコイルＬ１２で電流の逆流が発生することである。二次側のコイルＬ１２で電流の逆流が発生すると、センス信号ＲｖｓＤｅｔ２がハイレベルになる。このとき、図９に示すように、センス信号ＲｖｓＤｅｔ１のレベルに関係なく、制御信号ＣＴＬ２はローレベルになる。

　次に、上記の電源装置１１０の各部の信号の波形例を示し、電源装置１１０の具体的な動作の例について説明する。
　図１０は、第２の実施の形態の電源装置における信号のシミュレーション波形の例を示す第１の図である。図１０では、上から順に、負荷電流、出力電圧Ｖｏｕｔ１、電流センス信号ＣＳ１、センス電圧ＲｖｓＩｎ１と基準電圧ＲｖｓＲｅｆ１との差分電圧、センス信号ＲｖｓＤｅｔ１、センス電圧ＲｖｓＩｎ２と基準電圧ＲｖｓＲｅｆ２との差分電圧、センス信号ＲｖｓＤｅｔ２、制御信号ＣＴＬ２、および、コイルＬ１２の出力側の電圧を示す二次側出力電圧Ｖｏｕｔ２の各波形を示す。

　図１０の例では、タイミングＴ２１において、負荷電流が３１Ａから１Ａに急激に減少したものとする。なお、タイミングＴ２１より前では、二次側コンデンサＣ１１には電荷が蓄積されておらず、二次側出力電圧Ｖｏｕｔ２は０Ｖであるものとする。また、タイミングＴ２１より前では、制御信号ＣＴＬ２はローレベルであり、二次側スイッチ部１２４は切断状態になっている。

　タイミングＴ２１で負荷電流が急激に減少すると、コイルＬ１１に流れる電流を示す電流センス信号ＣＳ１の電位も急激に低下し、微分回路１５１から出力されるセンス電圧ＲｖｓＩｎ１は基準電圧ＲｖｓＲｅｆ１を下回る。これにより、コイルＬ１１に流れる電流の急激な減少が逆流検知用コンパレータ１５３によって検知されて、センス信号ＲｖｓＤｅｔ１がハイレベルに変化する。

　一方、コイルＬ１１に流れる電流が減少することで、コイルＬ１２では出力側（二次側コンデンサＣ１１の側）への起電力が生じる。このとき、コイルＬ１２には逆電流が流れていないため、逆流検知用コンパレータ１５７からのセンス信号ＲｖｓＤｅｔ２はローレベルのままになる。

　このように、センス信号ＲｖｓＤｅｔ１がハイレベル、センス信号ＲｖｓＤｅｔ２はローレベルとなることで、制御信号ＣＴＬ２がハイレベルに変化して、二次側スイッチ部１２４が導通状態に変化する。これにより、グランドから二次側スイッチ部１２４を通じてコイルＬ１２に電流が流れる。その結果、二次側コンデンサＣ１１に電荷が蓄積されていき、二次側出力電圧Ｖｏｕｔが徐々に上昇していく。

　ところで、図６で説明したように、タイミングＴ２１で負荷電流が急激に減少すると、出力電圧Ｖｏｕｔ１は、誤差アンプ１３４での比較対象の電圧を一時的に大きく上回り、誤差信号Ｖｅｒｒの電位がプラス側に大きく振れる。このとき、スイッチング素子Ｑ１がオフ、下側スイッチング素子Ｑ２がオンの状態のままになることで、コイルＬ１１に流れる電流が減少していき、それに伴って出力電圧Ｖｏｕｔ１も徐々に減少していき、やがて安定する。しかしながら、コイルＬ１１自身による電流を流し続ける働きにより、出力電圧Ｖｏｕｔ１が安定するまでにはある程度の時間がかかる。

　これに対して、二次側スイッチ部１２４が導通状態になることにより、コイルＬ１１に蓄積されていたエネルギーの一部がコイルＬ１２に移動する。これにより、コイルＬ１１に流れる電流の減少が促進されて、出力電圧Ｖｏｕｔ１の低下率が高くなる。その結果、出力電圧Ｖｏｕｔ１が安定するまでの時間が短縮される。

　なお、コイルＬ１１からコイルＬ１２に移動したエネルギーは、二次側コンデンサＣ１１に電荷として蓄積される。
　コイルＬ１１に流れる電流の減少率が収まり始めると、タイミングＴ２２において、逆流検知用コンパレータ１５３からのセンス信号ＲｖｓＤｅｔ１がローレベルに変化する。これにより、制御信号ＣＴＬ２がローレベルに変化して、二次側スイッチ部１２４が切断状態に変化する。このとき、二次側コンデンサＣ１１への電流の流入が停止し、二次側出力電圧Ｖｏｕｔ２の上昇が停止する。

　ここで、負荷電流が急激に減少した場合における、図４に示した電源回路の参考例での出力電圧Ｖｏｕｔ１の波形と、本実施の形態での出力電圧Ｖｏｕｔ１の波形とを比較する。図１１は、図６に示した出力電圧の波形の一部を拡大して示した図である。また、図１２は、図１０に示した出力電圧の波形の一部を拡大して示した図である。

　図１１に示す時間ＴＬ１は、電源回路の参考例において、出力電圧Ｖｏｕｔ１が上昇を開始してから１Ｖに戻るまでの時間を示す。また、図１２に示す時間ＴＬ２は、本実施の形態の電源装置１１０において、出力電圧Ｖｏｕｔ１が上昇を開始してから１Ｖに戻るまでの時間を示す。図１１および図１２の例によれば、本実施の形態の電源装置１１０では、出力電圧Ｖｏｕｔ１が上昇を開始してから１Ｖに戻るまでの時間が７μ秒程度短縮されていることがわかる。従って、本実施の形態の電源装置１１０によれば、一次側のコイルＬ１１に流れる電流が急激に減少してから、出力電圧Ｖｏｕｔ１が安定するまでの時間が短縮され、応答性能が改善される。

　また、図１１における出力電圧Ｖｏｕｔ１の最高値より、図１２における出力電圧Ｖｏｕｔ１の最高値は１８ｍＶ程度低くなっており、オーバシュートについても改善されていることがわかる。近年のプロセッサの規格では、オーバシュートの許容値は５０ｍＶとなっているので、本実施の形態の電源装置１１０により３０％～４０％程度の改善効果を得られることになる。

　以上説明したように、第２の実施の形態の電源装置１１０によれば、負荷電流または負荷電圧が急激に減少してから、出力電圧Ｖｏｕｔ１が安定化するまでの時間を短縮することができ、その応答性能が改善される。また、応答性能の改善により、出力電圧Ｖｏｕｔ１のオーバシュートの量も低減することができ、情報処理装置１００内の電源供給先の各部にダメージを与える可能性が低減される。

　図１３は、第２の実施の形態の電源装置における信号のシミュレーション波形の例を示す第２の図である。図１３に示す信号の種類は図１０と同様である。
　図１３の例では、タイミングＴ３１において、負荷電流が３１Ａから１Ａに急激に減少したものとする。ただし、タイミングＴ３１より前の時点で、二次側コンデンサＣ１１に電荷がある程度蓄積されており、二次側出力電圧Ｖｏｕｔ２が図１０の例より高くなっている。

　タイミングＴ３１で負荷電流が急激に減少すると、二次側スイッチ部１２４が導通状態となって、グランドから二次側スイッチ部１２４を通じてコイルＬ１２に電流が流れ、二次側コンデンサＣ１１に電荷がさらに蓄積されていく。その結果、ある時点において二次側出力電圧Ｖｏｕｔ２が所定値を上回り、コイルＬ１２に流れる電流の向きが逆になる。

　タイミングＴ３２において、逆流検知用コンパレータ１５７は、コイルＬ１２での逆電流の発生を検知して、センス信号ＲｖｓＤｅｔ２をハイレベルに変化させる。その結果、制御信号ＣＴＬ２がローレベルに変化して、二次側スイッチ部１２４が切断状態に変化する。

　これにより、コイルＬ１２での逆電流がＤＣ－ＤＣコンバータの動作に悪影響を与えないようにすることができる。これとともに、二次側コンデンサＣ１１に蓄積された電荷を維持することができる。

　＜２－４＞降圧型ＤＣ－ＤＣコンバータでのエネルギー損失
　ところで、二次側コンデンサＣ１１に蓄積されるエネルギーは、図４に示した電源回路の参考例において、負荷電流または負荷電圧が急激に減少したときに失われるエネルギーの一部である。以下、図４に示した電源回路の参考例でのエネルギー損失について説明する。

　前述のように、近年のプロセッサの中には、アクティブ状態とアイドル状態とに切り替わるものがある。半導体プロセス技術の向上によるリーク電流の低減といった要因により、アイドル状態でのプロセッサの消費電流は大きく低下する傾向にある。その一方、同様に半導体プロセス技術の向上などによって、アクティブ状態でのプロセッサの駆動電圧の低電圧化が進んでいる。ここで、プロセッサが同じ筐体で同じ放熱構造の情報処理装置に搭載された場合を考えると、プロセッサの消費電力が同じである場合、アクティブ状態では、駆動電圧の低電圧化により、消費電流は逆に増加する傾向にある。

　例えば、近年のノート型パーソナルコンピュータ用のプロセッサの場合、アイドル状態での消費電流は数百ｍＡ程度であるが、アクティブ状態での消費電流は数十Ａから１００Ａ程度までという大きな幅を有している。従って、プロセッサがアクティブ状態とアイドル状態との間で切り替わる際に、消費電流の急激かつ大幅な変動が起こることが多くなっている。そして、アクティブ状態とアイドル状態との切り替わりは非常に細かく管理されており、その切り替え頻度は数十ｋＨｚから数百ｋＨｚといった高い頻度になることもある。

　一方、一般的に、半導体の基本的な性質から、電源電圧を高くする方がプロセッサの処理能力を高くすることができる。しかし、電源電圧が高いほど、プロセッサの消費電流や消費電力が大きくなってしまう。処理能力と省電力性能の両方を高めるためには、プロセッサの稼働状況に応じて電源電圧を適切に変更する必要がある。近年のプロセッサにおいて、このような電源電圧の変化の幅は１．０Ｖ程度までである。また、その切り替え頻度は、上記の消費電流の変動頻度ほど高くはないものの、数ｋＨｚ程度に達することがある。

　電源回路からの観点では、上記のようなプロセッサの消費電流や電源電圧の急激かつ大幅な変動は、負荷電流および負荷電圧が変動することに相当する。しかしながら、図４に示したような降圧型のＤＣ－ＤＣコンバータでは、このような負荷電流や負荷電圧の変動によりエネルギーの損失が発生するという問題がある。図４の例では、負荷電流の急激な変動によりコイルＬ１の磁化によるエネルギーが損失し、負荷電圧の急激な変動により出力コンデンサ部１２２に蓄積された電荷によるエネルギーが損失する。

　そして、負荷電流や負荷電圧の変動の頻度が高くなることで、このようなエネルギー損失が装置全体の消費電力に大きな影響を与えつつある。上記のようなプロセッサでの省電力制御が過度に行われると、かえって消費電力が増加してしまう可能性もある。

　ここで、エネルギー損失の計算例を示す。まず、負荷電流の急激な減少に伴うエネルギー損失について示す。
　コイルＬ１に蓄えられるエネルギーは、コイルＬ１に流れる電流に依存しており、流れる電流が急激に減少する場合にはその減少分のエネルギーが損失となる。

　例えば、アイドル状態での負荷電流ｉ１＝１［Ａ］、アクティブ状態での負荷電流ｉ２＝３１［Ａ］、アクティブ状態の１回の期間ｔ２＝５０［μ秒］、コイルＬ１のインダクタンスＬ＝０．５［μＨ］、アイドル状態およびアクティブ状態での電源電圧Ｖ＝１．０［Ｖ］、アイドル状態およびアクティブ状態での変換効率η＝９０［％］、アクティブ状態が発生する頻度Ｆ＝１０［ｋＨｚ］とする。

　このとき、１回のアクティブ状態の期間で増加した、電力変換による単純な損失Ｕ１_onceは、次のように計算される。
　Ｕ１_once＝Ｖ＊（ｉ２－ｉ１）＊｛（１／η）－１｝＊ｔ＝１６７［μＪ］
　従って、１時間当たりの積算電力Ｗ１_hourは、次のようになる。

　Ｗ１_hour＝Ｕ１_once＊Ｆ＊３６００／３６００＝１．６７［Ｗｈ］
　一方、アイドル状態でコイルＬ１が保持しているエネルギーＵ２_i-once、およびアクティブ状態でコイルＬ１が保持しているエネルギーＵ２_a-onceは、次のように計算される。

　Ｕ２_i-once＝（１／２）＊Ｌ＊ｉ１²＝０．２４［μＪ］
　Ｕ２_a-once＝（１／２）＊Ｌ＊ｉ２²＝２４０［μＪ］
　従って、アイドル状態からアクティブ状態になり、さらにアイドル状態に戻った場合のコイルＬ１の損失Ｕ２_once、およびその積算電力Ｗ２_hourは、それぞれ次のようになる。

　Ｕ２_once＝Ｕ２_a-once－Ｕ２_i-once＝約２４０［μＪ］
　Ｗ２_hour＝Ｕ２_once＊Ｆ＊３６００／３６００＝２．４０［Ｗｈ］
　この場合、アクティブ状態で単純に負荷電流が増えたことによる電力変換時のエネルギー損失の他に、それと同等以上のエネルギー損失がコイルＬ１で発生していることがわかる。

　次に、出力電圧（負荷電圧）の設定値が急激に低下した場合のエネルギー損失について示す。この場合、出力コンデンサ部１２２に蓄積された電荷のエネルギーが損失となる。
　例えば、アイドル状態での電源電圧Ｖ１＝０．３［Ｖ］、アクティブ状態での電源電圧Ｖ２＝１．０［Ｖ］、出力コンデンサ部１２２のキャパシタンスＣ＝１２００［μＦ］、アクティブ状態が発生する頻度Ｆ＝１［ｋＨｚ］とする。このとき、アクティブ状態からアイドル状態に１回遷移することで生じる出力コンデンサ部１２２での損失Ｕ３_onceは、次のように計算される。

　Ｕ３_once＝（１／２）＊Ｃ＊（Ｖ２²－Ｖ１²）＝５４６［μＪ］
　従って、１時間当たりの積算電力Ｗ３_hourは、次のようになる。
　Ｗ３_hour＝Ｕ３_once＊Ｆ＊３６００／３６００＝０．５４６［Ｗｈ］
　負荷電流が急激に減少する場合と同様に、負荷電圧が急激に減少する場合でも、この積算電力Ｗ３_hourに相当するエネルギーが損失となり、消費電力の増大につながる。

　第２の実施の形態の電源装置１１０に設けられた二次側コンデンサＣ１１には、負荷電流や負荷電圧の急激な減少時に失われていた上記のようなエネルギーの一部が蓄積される。このように二次側コンデンサＣ１１に蓄積されたエネルギーを有効利用することで、電源装置１１０が設けられた情報処理装置１００の消費電力を低減することができる。

　そこで、以下に示す第２の実施の形態の変形例では、二次側コンデンサＣ１１に蓄積されたエネルギーを再利用する構成を備える電源回路の例を示す。
　＜２－５＞第２の実施の形態の変形例１
　下記の変形例１は、二次側コンデンサＣ１１に蓄積されたエネルギーを、負荷電流または負荷電圧が急激に増加した場合の応答の改善のために利用したものである。

　図１４は、電源装置の変形例１の構成を示す図である。図１４に示す制御部１１２ａは、図８の制御部１１２に対応する構成である。図１４では、図８と同じ構成要素については同じ符号を付して示し、その説明を省略する。

　図１４に示す制御部１１２ａは、図８に示した制御部１１２の構成のうち、二次側制御部１５０の内部構成を変形したものである。図１４に示す二次側制御部１５０ａは、図８に示した二次側制御部１５０に対して、基準電圧生成部１６１、電圧検知用コンパレータ１６２、基準電圧生成部１６３および電圧検知用コンパレータ１６４を追加するとともに、二次側制御ロジック１５８の代わりに二次側制御ロジック１５８ａを設けたものである。

　基準電圧生成部１６１は、基準電圧ＵｎｄＲｅｆ１を生成する。電圧検知用コンパレータ１６２は、誤差アンプ１３４からの誤差信号Ｖｅｒｒの電圧と、基準電圧ＵｎｄＲｅｆ１との比較結果に基づいて、センス信号ＵｎｄＤｅｔ１を出力する。電圧検知用コンパレータ１６２は、誤差信号Ｖｅｒｒの電圧が、基準電圧ＵｎｄＲｅｆ１より低くなったとき、センス信号ＵｎｄＤｅｔ１をハイレベルにする。すなわち、センス信号ＵｎｄＤｅｔ１がハイレベルであることは、出力電圧Ｖｏｕｔ１が所望の電圧より一定値以上低いことを示す。

　基準電圧生成部１６３は、基準電圧ＶＲｅｆ２を生成する。電圧検知用コンパレータ１６４は、二次側出力電圧Ｖｏｕｔ２と、基準電圧ＶＲｅｆ２との比較結果に基づいて、センス信号ＰＧ２を出力する。電圧検知用コンパレータ１６４は、二次側出力電圧Ｖｏｕｔ２が、基準電圧ＶＲｅｆ２より高くなったとき、センス信号ＰＧ２をハイレベルにする。すなわち、センス信号ＰＧ２がハイレベルであることは、二次側出力電圧Ｖｏｕｔ２が所定の閾値より高いことを示す。

　センス信号ＵｎｄＤｅｔ１，ＰＧ２は、センス信号ＲｖｓＤｅｔ１，ＲｖｓＤｅｔ２とともに、二次側制御ロジック１５８ａに入力される。二次側制御ロジック１５８ａは、センス信号ＵｎｄＤｅｔ１，ＰＧ２の少なくとも一方がローレベルのとき、図９に示した、二次側制御ロジック１５８と同様の動作を行う。また、二次側制御ロジック１５８ａは、センス信号ＵｎｄＤｅｔ１，ＰＧ２の両方がハイレベルのとき、センス信号ＲｖｓＤｅｔ１，ＲｖｓＤｅｔ２のレベルに関係なく、制御信号ＣＴＬ２をハイレベルにする。

　次に、上記の電源回路の変形例１の各部の信号の波形例を示し、この電源装置の具体的な動作の例について説明する。
　図１５は、電源装置の変形例１における信号のシミュレーション波形の例を示す第１の図である。図１５では、上から順に、負荷電流、出力電圧Ｖｏｕｔ１、誤差信号Ｖｅｒｒの電圧と基準電圧ＵｎｄＲｅｆ１との差分電圧、センス信号ＵｎｄＤｅｔ１、二次側出力電圧Ｖｏｕｔ２と基準電圧Ｖｒｅｆ２との差分電圧、センス信号ＰＧ２、制御信号ＣＴＬ２および二次側出力電圧Ｖｏｕｔ２の各波形を示す。

　図１５の例では、タイミングＴ４１において、負荷電流が１Ａから３１Ａに急激に増加したものとする。なお、タイミングＴ４１より前では、出力電圧Ｖｏｕｔ１が安定しており、センス信号ＵｎｄＤｅｔ１はローレベルであり、制御信号ＣＴＬ２はローレベルであるものとする。一方、二次側出力電圧Ｖｏｕｔ２は基準電圧Ｖｒｅｆ２より十分高く、センス信号ＰＧ２はハイレベルであるものとする。

　タイミングＴ４１で負荷電流が急激に増加すると、出力電圧Ｖｏｕｔ１は一時的に大きく低下する。このとき、誤差信号Ｖｅｒｒの電圧は基準電圧ＵｎｄＲｅｆ１より低くなり、センス信号ＵｎｄＤｅｔ１がハイレベルに変化する。これにより、制御信号ＣＴＬ２がハイレベルに変化し、二次側スイッチ部１２４が導通状態になる。

　二次側スイッチ部１２４が導通状態になることで、二次側コンデンサＣ１１に蓄積された電荷がコイルＬ１２の方向に放出され、コイルＬ１２に逆電流が流れる。この逆電流が、コイルＬ１１に出力方向への起電力を発生させ、コイルＬ１１における出力方向への電流増加が促進される。その結果、一時的に低下していた出力電圧Ｖｏｕｔ１の上昇が促進され、出力電圧Ｖｏｕｔ１が安定するまでの時間が短縮される。

　出力電圧Ｖｏｕｔ１が安定していくと、誤差信号Ｖｅｒｒの電圧は基準電圧ＵｎｄＲｅｆ１以上になる期間が増え、それに伴って制御信号ＣＴＬ２がローレベルになる期間も増える。やがて、タイミングＴ４２以降、誤差信号Ｖｅｒｒの電圧は基準電圧ＵｎｄＲｅｆ１以上のままになり、制御信号ＣＴＬ２がローレベルのままになって、二次側スイッチ部１２４が切断状態のままになる。なお、図１５の例では、二次側出力電圧Ｖｏｕｔ２が基準電圧Ｖｒｅｆ２以下になる前に二次側コンデンサＣ１１の放電が停止されたため、センス信号ＰＧ２はハイレベルのままになっている。

　ここで、負荷電流が急激に増加した場合における、図４に示した電源回路の参考例での出力電圧Ｖｏｕｔ１の波形と、変形例１での出力電圧Ｖｏｕｔ１の波形とを比較する。図１６は、図６に示した出力電圧の波形の一部を拡大して示した別の図である。また、図１７は、図１５に示した出力電圧の波形の一部を拡大して示した図である。

　図１６に示す時間ＴＬ３は、電源回路の参考例において、出力電圧Ｖｏｕｔ１が下降を開始してから例えば０．９３Ｖに戻るまでの時間を示す。また、図１７に示す時間ＴＬ４は、電源回路の変形例１において、出力電圧Ｖｏｕｔ１が下降を開始してから０．９３Ｖに戻るまでの時間を示す。図１６および図１７の例によれば、電源回路の変形例１では、出力電圧Ｖｏｕｔ１が下降を開始してから０．９３Ｖに戻るまでの時間が３μ秒程度短縮されていることがわかる。従って、電源回路の変形例によれば、負荷電流が急激に増加してから、出力電圧Ｖｏｕｔ１が安定するまでの時間が短縮され、応答性能が改善される。

　また、図１６における出力電圧Ｖｏｕｔ１の最低値より、図１７における出力電圧Ｖｏｕｔ１の最低値は９ｍＶ程度低くなっており、オーバシュートについても改善されていることがわかる。

　以上説明したように、電源回路の変形例１によれば、負荷電流または負荷電圧が急激に増加してから、出力電圧Ｖｏｕｔ１が安定化するまでの時間を短縮することができ、その応答性能が改善される。また、応答性能の改善により、出力電圧Ｖｏｕｔ１のオーバシュートの量も低減することができる。そして、これらの効果を、図４の電源回路の参考例では無駄になっていた、二次側コンデンサＣ１１に蓄積された回生エネルギーを用いて得ることができる。従って、高性能かつ低消費電力の電源回路を実現することができる。

　図１８は、電源装置の変形例１における信号のシミュレーション波形の例を示す第２の図である。図１８に示す信号の種類は図１５と同様である。
　図１８の例では、タイミングＴ５１において、負荷電流が１Ａから３１Ａに急激に増加したものとする。ただし、タイミングＴ５１より前の時点では、図１５の例と比較して、二次側コンデンサＣ１１に蓄積されている電荷量が少なく、二次側出力電圧Ｖｏｕｔ２が低いものとする。なお、タイミングＴ５１より前では、センス信号ＰＧ２はハイレベルであるものとする。

　タイミングＴ５１で負荷電流が急激に増加すると、出力電圧Ｖｏｕｔ１は一時的に大きく低下し、センス信号ＵｎｄＤｅｔ１がハイレベルに変化する。これにより、制御信号ＣＴＬ２がハイレベルに変化し、二次側スイッチ部１２４が導通状態になる。

　二次側スイッチ部１２４が導通状態になることで、二次側コンデンサＣ１１に蓄積された電荷がコイルＬ１２の方向に放出され、コイルＬ１２に逆電流が流れる。これにより、二次側出力電圧Ｖｏｕｔ２が徐々に低下していく。

　ここで、誤差信号Ｖｅｒｒの電圧が基準電圧ＵｎｄＲｅｆ１以上のままになるより前のタイミングＴ５２において、二次側出力電圧Ｖｏｕｔ２が基準電圧Ｖｒｅｆ２以下になったとする。このとき、センス信号ＰＧ２がローレベルに変化して、制御信号ＣＴＬ２がローレベルに変化する。その結果、二次側スイッチ部１２４が切断状態に変化し、二次側コンデンサＣ１１の放電が停止される。これにより、コイルＬ１２の電流の方向が逆方向から順方向に変化して、コイルＬ１での出力方向への電流増加を阻害する、という事態の発生が防止される。また、二次側コンデンサＣ１１での余計な放電も防止でき、消費電力の削減効果も得られる。

　＜２－６＞第２の実施の形態の変形例２
　下記の変形例２は、二次側コンデンサＣ１１に蓄積されたエネルギーを、情報処理装置内の回路に対する補助電源として利用できるようにしたものである。

　図１９は、電源装置の変形例２の構成を示す図である。電源装置の変形例２は、昇圧電源１７１、整流用ダイオード１７２、システム電源１７３および整流用ダイオード１７４をさらに有する。また、図１９に示す内部回路１８１は、情報処理装置の内部に存在する任意の回路である。内部回路１８１は、情報処理装置内の複数の回路の集合であってもよい。

　システム電源１７３は、例えば、内部回路１８１のためのメイン電源回路である。システム電源１７３からの出力電圧は、整流用ダイオード１７４を介して内部回路１８１に出力される。

　一方、昇圧電源１７１は、二次側出力電圧Ｖｏｕｔ２を所定の電圧まで昇圧する。昇圧電源１７１からの出力電圧は、整流用ダイオード１７２を介して内部回路１８１に出力される。昇圧電源１７１は、システム電源１７３の補助電源として使用することが可能である。

　以上の構成によれば、二次側コンデンサＣ１１に蓄積された回生エネルギーを、システム電源１７３の補助電源のために使用することができる。これにより、情報処理装置の消費電力を低減することができる。

　なお、二次側コンデンサＣ１１に蓄積された回生エネルギーは、上記の変形例１，２に示した用途に限らず、様々な用途に使用することができる。
　上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。

　１　電源回路
　２　トランス
　２ａ，２ｂ　コイル
　３　ＤＣ－ＤＣコンバータ
　３ａ，３ｂ　スイッチ
　３ｃ　平滑コンデンサ
　４　遮断回路

Claims

　磁気的に結合された第１のコイルおよび第２のコイルを備えたトランスと、
　前記第１のコイルをチョークコイルとして用いた非絶縁型のＤＣ－ＤＣコンバータと、
　前記第２のコイルに流れる電流を選択的に遮断する遮断回路と、
　前記第１のコイルに流れる電流に基づいて、前記遮断回路の状態を電流の遮断状態と通電状態との間で切り替える制御回路と、
　を備えた電源回路を有することを特徴とする情報処理装置。
　前記制御回路は、前記第１のコイルに流れる電流の減少率が所定の閾値を超えた場合に、前記遮断回路を電流の遮断状態から通電状態に変化させることを特徴とする請求の範囲第１項記載の情報処理装置。
　前記制御回路は、前記第１のコイルに流れる電流の減少率が前記閾値以下になった場合に、前記遮断回路を電流の通電状態から遮断状態に変化させることを特徴とする請求の範囲第２項記載の情報処理装置。
　前記電源回路は、前記ＤＣ－ＤＣコンバータにおける前記第１のコイルの出力側に対応する前記第２のコイルの端子と接地端子との間に接続されたコンデンサをさらに有し、
　前記遮断回路は、通電状態では前記第２のコイルと前記コンデンサとの間で電流が流れるようにする、
　ことを特徴とする請求の範囲第２項または第３項記載の情報処理装置。
　前記制御回路は、前記第２のコイルにおいて前記コンデンサへの方向とは逆方向に電流が流れた場合に、前記遮断回路を通電状態から遮断状態に変化させることを特徴とする請求の範囲第４項記載の情報処理装置。
　前記制御回路は、前記第２のコイルと前記コンデンサとの間の電圧が第１の閾値電圧より高く、かつ、前記ＤＣ－ＤＣコンバータの出力電圧が第２の閾値電圧以下である場合に、前記遮断回路を電流の遮断状態から通電状態に変化させることを特徴とする請求の範囲第４項または第５項記載の情報処理装置。
　前記制御回路は、少なくとも、前記第２のコイルと前記コンデンサとの間の電圧が前記第１の閾値電圧以下になるか、または、前記ＤＣ－ＤＣコンバータの出力電圧が前記第２の閾値電圧より高くなった場合に、前記遮断回路を電流の通電状態から遮断状態に変化させることを特徴とする請求の範囲第６項記載の情報処理装置。
　前記第２のコイルと前記コンデンサとの間の電圧を電源電圧として前記情報処理装置の内部回路に供給する他の電源回路をさらに有することを特徴とする請求の範囲第４項～第７項のいずれか１項に記載の情報処理装置。
　磁気的に結合された第１のコイルおよび第２のコイルを備えたトランスと、
　前記第１のコイルをチョークコイルとして用いた非絶縁型ＤＣ－ＤＣコンバータと、
　前記第２のコイルに流れる電流を選択的に遮断する遮断回路と、
　を有することを特徴とする電源回路。
　前記第１のコイルに流れる電流の減少率が所定の閾値を超えた場合に、前記遮断回路を電流の遮断状態から通電状態に変化させる制御回路をさらに有することを特徴とする請求の範囲第９項記載の電源回路。
　前記制御回路は、前記第１のコイルに流れる電流の減少率が前記閾値以下になった場合に、前記遮断回路を電流の通電状態から遮断状態に変化させることを特徴とする請求の範囲第１０項記載の電源回路。
　前記電源回路は、前記ＤＣ－ＤＣコンバータにおける前記第１のコイルの出力側に対応する前記第２のコイルの端子と接地端子との間に接続されたコンデンサをさらに有し、
　前記遮断回路は、通電状態では前記第２のコイルと前記コンデンサとの間で電流が流れるようにする、
　ことを特徴とする請求の範囲第１０項または第１１項記載の電源回路。
　前記制御回路は、前記第２のコイルにおいて前記コンデンサへの方向とは逆方向に電流が流れた場合に、前記遮断回路を通電状態から遮断状態に変化させることを特徴とする請求の範囲第１２項記載の電源回路。
　前記制御回路は、前記第２のコイルと前記コンデンサとの間の電圧が第１の閾値電圧より高く、かつ、前記ＤＣ－ＤＣコンバータの出力電圧が第２の閾値電圧以下である場合に、前記遮断回路を電流の遮断状態から通電状態に変化させることを特徴とする請求の範囲第１２項または第１３項記載の電源回路。
　前記制御回路は、少なくとも、前記第２のコイルと前記コンデンサとの間の電圧が前記第１の閾値電圧以下になるか、または、前記ＤＣ－ＤＣコンバータの出力電圧が前記第２の閾値電圧より高くなった場合に、前記遮断回路を電流の通電状態から遮断状態に変化させることを特徴とする請求の範囲第１４項記載の電源回路。