WO2014168437A1 - Group iii nitride semiconductor stacked body - Google Patents

Group iii nitride semiconductor stacked body Download PDF

Info

Publication number
WO2014168437A1
WO2014168437A1 PCT/KR2014/003123 KR2014003123W WO2014168437A1 WO 2014168437 A1 WO2014168437 A1 WO 2014168437A1 KR 2014003123 W KR2014003123 W KR 2014003123W WO 2014168437 A1 WO2014168437 A1 WO 2014168437A1
Authority
WO
WIPO (PCT)
Prior art keywords
nitride semiconductor
group iii
iii nitride
semiconductor layer
substrate
Prior art date
Application number
PCT/KR2014/003123
Other languages
French (fr)
Korean (ko)
Inventor
황성민
조인성
임원택
김두수
Original Assignee
주식회사 소프트에피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 소프트에피 filed Critical 주식회사 소프트에피
Publication of WO2014168437A1 publication Critical patent/WO2014168437A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/103Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN homojunction type
    • H01L31/1035Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN homojunction type the devices comprising active layers formed only by AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

The present invention relates to a group III nitride semiconductor stacked body characterized by comprising: a substrate provided with a first surface and a second surface facing the first surface, wherein a group III nitride semiconductor layer is grown on the side of the first surface; any one from among a convex or a concave portion having a side surface on which the group III nitride semiconductor layer is grown, the convex or concave part being formed on the first surface; and the group III nitride semiconductor layer grown on a side surface.

Description

3족 질화물 반도체 적층체Group III nitride semiconductor laminate
본 개시(Disclosure)는 전체적으로 3족 질화물 반도체 적층체에 관한 것으로, 특히 돌기 및/또는 오목부를 이용하여 성장되는 3족 질화물 반도체 적층체에 관한 것이다.This disclosure relates generally to Group III nitride semiconductor laminates, and more particularly to Group III nitride semiconductor laminates grown using protrusions and / or recesses.
여기서, 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물 반도체층을 의미하며, 발광다이오드와 같은 발광소자의 제조 및 포토다이오드와 같은 수광소자의 제조에 이용될 수 있으며, 광소자 이외에도, 다이오드, 트랜지스터와 같은 전기 소자의 제조 등 다양한 분야에 적용될 수 있다.Here, the group III nitride semiconductor means a compound semiconductor layer made of Al (x) Ga (y) In (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). The light emitting device may be used for manufacturing a light emitting device such as a light emitting diode and a light receiving device such as a photodiode. In addition to the optical device, the light emitting device may be applied to various fields such as the manufacture of electrical devices such as diodes and transistors.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).This section provides background information related to the present disclosure which is not necessarily prior art.
도 1은 미국 공개특허공보 제2003-0057444호에 제시된 3족 질화물 반도체층의 성장 방법의 일 예를 나타내는 도면으로서, 돌기(110)가 형성된 기판(100)에 3족 질화물 반도체층(310)이 성장되는 과정을 설명하고 있다. 3족 질화물 반도체층(310)은 기판(100)의 바닥면과 돌기(110) 상면에서 먼저 성장된 다음, 양측의 3족 질화물 반도체층(310)이 만나서 측면이 메워지고, 최종적으로 평탄화된다. 돌기(110)의 측면에서는 3족 질화물 반도체층(310)의 성장이 잘 일어나지 않음을 알 수 있다. 돌기(110)는 기판(100) 위에 성장되는 3족 질화물 반도체층(310)의 결정질(Growth Quality)을 향상시키는 한편, 광 산란면 등으로 기능할 수 있다.1 is a view illustrating an example of a method of growing a group III nitride semiconductor layer disclosed in US Patent Publication No. 2003-0057444, in which a group III nitride semiconductor layer 310 is formed on a substrate 100 on which protrusions 110 are formed. It explains the process of growth. The group III nitride semiconductor layer 310 is first grown on the bottom surface of the substrate 100 and the top surface of the protrusion 110, and then the group III nitride semiconductor layers 310 on both sides meet to fill the side, and finally planarize. It can be seen that the growth of the group III nitride semiconductor layer 310 does not occur on the side surface of the protrusion 110. The protrusion 110 may improve the crystalline quality (Growth Quality) of the group III nitride semiconductor layer 310 grown on the substrate 100 and may function as a light scattering surface.
도 2는 미국 공개특허공보 제2005-0082546호에 제시된 3족 질화물 반도체층의 성장 방법의 일 예를 나타내는 도면으로서, 단면이 둥근 돌기(110)가 형성된 기판(100)에 3족 질화물 반도체층(310)이 성장되는 과정을 설명하고 있다. 3족 질화물 반도체층(310)은 돌기(110)에서는 성장되지 않으며, 기판(100)의 바닥면에서 성장되어, 메워지고 최종적으로 평탄화된다.FIG. 2 is a diagram illustrating an example of a method of growing a group III nitride semiconductor layer disclosed in US Patent Publication No. 2005-0082546, wherein the group III nitride semiconductor layer (not shown) is formed on a substrate 100 having a rounded protrusion 110. 310 shows the process of growth. The group III nitride semiconductor layer 310 is not grown on the protrusions 110, but is grown on the bottom surface of the substrate 100 to be filled and finally planarized.
이러한 예들로부터 3족 질화물 반도체층(310)의 성장에 사용되는 성장 기판(100)의 결정면에 영향을 받는다는 것을 알 수 있으며, 종래기술들의 경우에, 돌기(110) 측면에서의 3족 질화물 반도체층(310)의 성장에 대해 관심을 크게 두고 있지 않다.From these examples, it can be seen that the crystal surface of the growth substrate 100 used for the growth of the group III nitride semiconductor layer 310 is affected, and in the case of the prior art, the group III nitride semiconductor layer on the side of the protrusion 110 is known. There is not much interest in the growth of 310.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This is described later in the section titled 'Details of the Invention.'
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all, provided that this is a summary of the disclosure. of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 제1 면과, 제1 면에 대향하는 제2 면을 구비하며, 제1 면 측에서 3족 질화물 반도체층의 성장이 이루어지는 기판; 제1 면에 형성되는 돌기 및 오목부 중의 적어도 하나;로서, 3족 질화물 반도체층의 성장이 이루어지는 측면을 가지는, 돌기 및 오목부 중의 적어도 하나; 그리고, 측면에서 성장되는 3족 질화물 반도체층;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 적층체가 제공된다.According to one aspect of the present disclosure, there is provided an according to one aspect of the present disclosure, which includes a first side and a second side opposite to the first side, wherein the growth of the group III nitride semiconductor layer on the first side A substrate; At least one of the protrusions and the recesses formed on the first surface, wherein at least one of the protrusions and the recesses has a side surface at which the group III nitride semiconductor layer is grown; In addition, a group III nitride semiconductor laminate is provided.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This is described later in the section titled 'Details of the Invention.'
도 1은 미국 공개특허공보 제2003-0057444호에 제시된 3족 질화물 반도체층의 성장 방법의 일 예를 나타내는 도면,1 is a view showing an example of a method of growing a group III nitride semiconductor layer disclosed in US Patent Publication No. 2003-0057444;
도 2는 미국 공개특허공보 제2005-0082546호에 제시된 3족 질화물 반도체층의 성장 방법의 일 예를 나타내는 도면,2 is a view showing an example of a method of growing a group III nitride semiconductor layer shown in US Patent Publication No. 2005-0082546,
도 3은 본 개시에 따라 돌기가 형성된 기판의 일 예를 나타내는 도면,3 is a view illustrating an example of a substrate on which protrusions are formed according to the present disclosure;
도 4는 도 3에서와 같은 돌기가 형성된 기판 위에 형성된 3족 질화물 반도체층의 일 예를 나타내는 사진,4 is a photograph showing an example of a group III nitride semiconductor layer formed on a substrate on which protrusions as in FIG. 3 are formed;
도 5는 도 4에 예시된 3족 질화물 반도체층의 성장을 구체적으로 설명하는 도면,FIG. 5 is a diagram for specifically describing growth of a group III nitride semiconductor layer illustrated in FIG. 4;
도 6 및 도 7은 수소(H2) 분위기에서 성장된 씨앗층과 질소(N2) 분위기에서 성장된 씨앗층을 비교한 일 예를 나타내는 사진,6 and 7 are photographs showing an example in which the seed layer grown in the hydrogen (H 2 ) atmosphere and the seed layer grown in the nitrogen (N 2 ) atmosphere are compared;
도 8은 본 개시에 따라 제조된 3족 질화물 반도체 적층체의 일 예를 나타내는 도면,8 is a view showing an example of a group III nitride semiconductor laminate manufactured according to the present disclosure;
도 9는 본 개시에 따른 a면 기판과 돌기 및/또는 오목부의 조합의 예들을 나타내는 도면,9 shows examples of a combination of a surface substrate and protrusions and / or recesses according to the present disclosure;
도 10은 본 개시에 따른 c면 기판과 돌기 및/또는 오목부의 조합의 예들을 나타내는 도면,10 is a view showing examples of a combination of a c-plane substrate and a protrusion and / or a recess according to the present disclosure;
도 11은 본 개시에 따른 n면 기판과 돌기 및/또는 오목부의 조합의 예들을 나타내는 도면,11 illustrates examples of a combination of an n-plane substrate and a protrusion and / or a recess according to the present disclosure;
도 12는 본 개시에 따른 m면 기판과 돌기 및/또는 오목부의 조합의 예들을 나타내는 도면,12 shows examples of a combination of an m-plane substrate and a projection and / or a recess according to the present disclosure;
도 13은 본 개시에 따른 r면 기판과 돌기 및/또는 오목부의 조합의 예들을 나타내는 도면,13 shows examples of a combination of an r-plane substrate and a projection and / or a recess according to the present disclosure;
도 14는 본 개시에 따른 돌기 및/또는 오목부의 조합의 예들을 나타내는 도면.14 shows examples of combinations of protrusions and / or recesses in accordance with the present disclosure.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)). The present disclosure will now be described in detail with reference to the accompanying drawing (s).
도 3은 본 개시에 따라 돌기가 형성된 기판의 일 예를 나타내는 도면으로서, c면 기판(10; 예: c면 사파이어 기판)에, 측면으로서 r면과 r의 대향면을 가지고, 상면(13)으로서 c면을 가지는 돌기(11)가 형성되어 있다. 지면을 관통하는 방향이 a면이며, 돌기(11)는 a면을 향해 스트라이프 형상으로 뻗어 있으며, 식각되어 노출된 기판(10) 면이 바닥면(12)이다. 즉, 본 개시에 따르면, 돌기(11)의 측면(15)이 3족 질화물 반도체가 성장가능한 면으로 이루어진다. 돌기(11)는 도 1 및 도 2에 제시된 것과 같은 종래의 PSS(Patterned Sapphire Substrate)를 형성하는 식각 공정을 통해 형성될 수 있다. 필요에 따라 돌기(11)의 측면이 수직면 또는 경사면으로 형성될 수 있다.3 is a view illustrating an example of a substrate on which protrusions are formed according to the present disclosure. An upper surface 13 includes a c surface substrate 10 (for example, a c surface sapphire substrate) and an opposite surface of r surface and r surface as a side surface. As an example, the projection 11 having the c surface is formed. The direction penetrating the ground is a surface, and the projection 11 extends in a stripe shape toward the a surface, and the surface of the substrate 10 exposed by etching is the bottom surface 12. That is, according to the present disclosure, the side surface 15 of the protrusion 11 is made of a surface on which a group III nitride semiconductor can be grown. The protrusion 11 may be formed through an etching process of forming a conventional patterned sapphire substrate (PSS) as shown in FIGS. 1 and 2. If necessary, the side surface of the protrusion 11 may be formed as a vertical surface or an inclined surface.
도 4는 도 3에서와 같은 돌기가 형성된 기판 위에 형성된 3족 질화물 반도체층의 일 예를 나타내는 사진으로서, 돌기(11)가 형성된 기판(10) 위에서 3족 질화물 반도체층(31)이 요철 또는 톱니 모양으로 형성되어 있는 것을 볼 수 있다. 예를 들어, 다음의 조건으로 3족 질화물 반도체층(31)을 형성할 수 있다. 돌기(11)가 형성된 기판(10)을 MOCVD 반응기 내에 넣고, 분위기 기체를 N2로 한 후 450℃부터 NH3 유량을 8000sccm(Standard Cubic Cm per Min.)로 하여 반응기에 주입하였고, 1050℃까지 승온하였다. 이는 기판(10)의 질화 처리를 위해서였다. 1050℃에서 TMGa를 이용하여 GaN 핵을 0.5nm/sec의 속도로 성장시켰다. 이때 반응기의 압력은 100mbar로 하였다. 씨앗층을 성장시킨 후, 분위기 기체를 수소로 바꾼다. 그 후 NH3는 4000sccm, 압력은 100mbar, 온도는 1050℃, 성장속도는 0.6nm/sec의 속도로 500nm~1300nm정도의 초기 성장을 한다. 이후, 온도를 920℃로 낮춘 후 압력은 250mbar, NH3는 12,000sccm으로 하여 3족 질화물 반도체층(31)을 성장시켰다.FIG. 4 is a photograph showing an example of a group III nitride semiconductor layer formed on a substrate having protrusions as shown in FIG. 3, wherein the group III nitride semiconductor layer 31 is uneven or sawtooth on the substrate 10 on which the protrusions 11 are formed. You can see that it is formed into a shape. For example, the group III nitride semiconductor layer 31 can be formed under the following conditions. The substrate 10 on which the protrusions 11 were formed was placed in a MOCVD reactor, the atmosphere gas was N 2 , and then injected into the reactor with a NH 3 flow rate of 8000 sccm (Standard Cubic Cm per Min.) From 450 ° C. to 1050 ° C. It heated up. This was for the nitriding treatment of the substrate 10. GaN nuclei were grown at a rate of 0.5 nm / sec using TMGa at 1050 ° C. At this time, the pressure of the reactor was 100 mbar. After growing the seed layer, the atmosphere gas is changed to hydrogen. NH 3 is 4000 sccm, pressure is 100 mbar, temperature is 1050 ℃, and growth rate is about 500nm ~ 1300nm at the speed of 0.6nm / sec. Thereafter, after the temperature was lowered to 920 ° C., the pressure was 250 mbar and NH 3 was 12,000 sccm, thereby growing the group III nitride semiconductor layer 31.
도 5는 도 4에 예시된 3족 질화물 반도체층의 성장을 구체적으로 설명하는 도면으로서, 3족 질화물 반도체층(a,b)의 성장이 일반적 예상과 달리, 기판(10)의 c면에서 일어나지 않고 돌기(11)의 측면에서 일어난 것을 알 수 있다. 이하에서, 이에 대하여 설명한다.FIG. 5 is a diagram illustrating the growth of the group III nitride semiconductor layer illustrated in FIG. 4 in detail, in which growth of the group III nitride semiconductor layers (a, b) does not occur on the c plane of the substrate 10, as is generally expected. It can be seen that it occurred on the side of the projection (11) without. This will be described below.
일반적으로 성장 기판에 3족 질화물 반도체층을 성장할 때, 먼저 씨앗층으로 버퍼층을 형성한 다음, 3족 질화물 반도체층을 형성한다. 그리고, 이 씨앗층은 수소(H2) 분위기 하에, 550℃ 정도의 온도에서, GaN을 성장시킴으로써 형성될 수 있다. 이렇게 형성되는 씨앗층은 c면 기판 위에 잘 성장되며, 도 1 및 도 2에 도시된 것과 같은 형태의 3족 질화물 반도체층을 형성하는데 일반적으로 이용된다.In general, when a group III nitride semiconductor layer is grown on a growth substrate, a buffer layer is first formed as a seed layer, and then a group III nitride semiconductor layer is formed. The seed layer may be formed by growing GaN at a temperature of about 550 ° C. under a hydrogen (H 2 ) atmosphere. The seed layer thus formed is well grown on the c-plane substrate and is generally used to form a group III nitride semiconductor layer as shown in FIGS. 1 and 2.
그러나, 씨앗층을 형성할 때, 수소(H2) 분위기가 아니라 질소(N2) 분위기를 이용하면, 성장 양상은 완전히 달라진다. 도 4 및 도 5에 도시된 바와 같이, 3족 질화물 반도체층(31,a,b)의 성장이 c면에서 잘 일어나지 않게 되며, 성장은 돌기(11)의 측면인 r면과 r의 대향면에서 활발히 일어나게 된다.However, when forming the seed layer, using a nitrogen (N 2 ) atmosphere rather than a hydrogen (H 2 ) atmosphere, the growth pattern is completely different. As shown in FIGS. 4 and 5, the growth of the group III nitride semiconductor layers 31, a, and b does not occur well at the c surface, and the growth is at the opposite surface of the r surface and the r surface of the protrusion 11. Is actively happening in.
도 4에 예시된 3족 질화물 반도체층(31)의 성장의 바람직한 조건에 대해 부언하면, 질소(N2) 분위기를 이용하는 씨앗층(예: GaN)의 경우에, 종래 500℃ 부근(예: 550℃)에서 형성되는 GaN 버퍼층과 달리, 650℃이상의 높은 온도, 바람직하게는 750℃이상의 온도에서 형성되며, 1200℃이상의 온도에서는 일반적으로 잘 형성되지 않는다. 750℃이상의 온도에서 더 좋은 씨앗층(20)의 형성이 가능하지만, 이후 더 높은 온도에서 성장되는 3족 질화물 반도체층(31)에 대한 성장 조건으로의 빠른 이동을 위해, 800℃이상의 온도에서 성장할 수 있으며, 이러한 관점에서 800℃이상의 온도에서 성장하는 것이 바람직하다.In terms of preferred conditions for the growth of the group III nitride semiconductor layer 31 illustrated in FIG. 4, in the case of a seed layer (eg, GaN) using a nitrogen (N 2 ) atmosphere, a conventional 500 ° C. vicinity (eg, 550) Unlike the GaN buffer layer formed at < RTI ID = 0.0 > C), < / RTI > It is possible to form a better seed layer 20 at a temperature above 750 ° C., but to grow at a temperature above 800 ° C. for rapid transfer to growth conditions for the Group III nitride semiconductor layer 31 grown at a higher temperature. In this regard, it is desirable to grow at a temperature of 800 ℃ or more.
도 6 및 도 7은 수소(H2) 분위기에서 성장된 씨앗층과 질소(N2) 분위기에서 성장된 씨앗층을 비교한 일 예를 나타내는 사진이다. m면 사파이어 기판 위에, 스트라이프 형상의 SiO2로 성장 방지막(15)을 형성하고, 수소(H2) 분위기 하에서 씨앗층을 형성하였으며, 도 6에 그 결과를 나타내었다. 높은 온도로 수소(H2) 분위기에서 성장된 경우에, (b)에 도시된 바와 같이, 성장이 잘 되지 않으며, 일부 아주 큰 핵들(20)이 형성되며, 낮은 온도에서 성장된 경우에, (a)에 도시된 바와 같이, 다결정이 성장 방지막까지도 덮게 된다. 질소(N2) 분위기에서 성장된 경우에, 도 7에 도시된 바와 같이, 성장 방지막(15) 사이에 노출된 m면 기판(10)에서만 씨앗층(20)이 형성되어 있음을 알 수 있다. 이 때, 다음과 같은 조건이 사용될 수 있다. m면 사파이어 기판을 유기세정한 후 SiO2를 PECVD법으로 증착한 후, MOCVD를 이용하여 성장하였다. MOCVD 반응기 내의 분위기 기체를 N2로 한 후 450℃부터 NH3 유량을 8000sccm(Standard Cubic Cm per Min.)로 하여 반응기에 주입하였고, 1050℃까지 승온하였다. 이는 사파이어 표면의 질화 처리를 위해서였다. 1050℃에서 TMGa를 이용하여 GaN 핵을 0.5nm/sec의 속도로 성장시켰다. 이때 반응기의 압력은 100mbar로 하였다.6 and 7 are photographs showing an example of comparing a seed layer grown in a hydrogen (H 2 ) atmosphere with a seed layer grown in a nitrogen (N 2 ) atmosphere. On the m surface sapphire substrate, a growth prevention film 15 was formed of stripe-shaped SiO 2 , and a seed layer was formed under a hydrogen (H 2 ) atmosphere. When grown in a hydrogen (H 2 ) atmosphere at high temperature, as shown in (b), the growth is not good, and some very large nuclei 20 are formed, and when grown at low temperature, ( As shown in a), the polycrystals cover even the growth prevention film. When grown in a nitrogen (N 2 ) atmosphere, as shown in FIG. 7, it can be seen that the seed layer 20 is formed only on the m-plane substrate 10 exposed between the growth preventing films 15. At this time, the following conditions may be used. After m-sapphire substrates were organically cleaned, SiO 2 was deposited by PECVD, and then grown using MOCVD. The atmosphere gas in the MOCVD reactor was changed to N 2 , and then injected into the reactor with a NH 3 flow rate of 8000 sccm (Standard Cubic Cm per Min.) From 450 ° C., and the temperature was increased to 1050 ° C. This was for the nitriding treatment of the sapphire surface. GaN nuclei were grown at a rate of 0.5 nm / sec using TMGa at 1050 ° C. At this time, the pressure of the reactor was 100 mbar.
도 4, 도 6 및 도 7의 결과로부터, (1) 성장 기판 상에 노출되는 면방위에 따라 3족 질화물 반도체층이 잘 성장될 수도 그렇지 않을 수도 있다는 점 및 (2) 3족 질화물 반도체층의 성장에 앞서 성장 기판에 적용되는 씨앗층의 성장 조건에 따라 3족 질화물 반도체층이 잘 성장될 수도 그렇지 않을 수도 있다는 점을 알 수 있다. 예를 들어, c면 기판의 경우에, 수소(H2) 분위기에서 씨앗층이 형성되는 경우에, 그 위에 3족 질화물 반도체층이 잘 성장되지만, 질소(N2) 분위기에서 씨앗층이 형성되는 경우에, 그 위에 3족 질화물 반도체층이 잘 성장되지 않는다. 수소(H2) 분위기에서 씨앗층이 형성되는 경우에, 3족 질화물 반도체층이 그 위에 잘 성장된다는 점은 이미 알려져 있으며, 본 발명자들은 질소(N2) 분위기에서 씨앗층이 형성되는 경우에, r면, r의 대칭면, m면에서 3족 질화물 반도체층의 성장이 잘 이루어지며, c면, a면, n면에서 3족 질화물 반도체층의 성장이 잘 이루어지는 않는다는 점을 추가적으로 알게 되었다(여기서, 면방위는 HCP(Hexagonal Closed Packed) 구조의 사파이어를 기준으로 하였다.). 본 개시는 이러한 기존의 지식 및 새로운 식견을 바탕으로, 돌기의 측면에서의 3족 질화물 반도체층의 성장을 이용하는 3족 질화물 반도체 적층체에 관한 것이다. 한편 기판에 돌기를 형성하는 것이 일반적이나, 기판에 오목부를 형성하는 것에도 마찬가지의 원리가 적용될 수 있다. 돌기와 오목부는 상대적인 개념이므로, 도 3에서 바닥면(12)과 상면(13)은 오목부에도 그대로 적용될 수 있다. From the results of FIGS. 4, 6 and 7, (1) the Group III nitride semiconductor layer may or may not grow well depending on the surface orientation exposed on the growth substrate and (2) the Group III nitride semiconductor layer. It can be seen that the Group III nitride semiconductor layer may or may not grow well depending on the growth conditions of the seed layer applied to the growth substrate prior to the growth. For example, in the case of the c-plane substrate, when the seed layer is formed in the hydrogen (H 2 ) atmosphere, the group III nitride semiconductor layer grows well thereon, but the seed layer is formed in the nitrogen (N 2 ) atmosphere. In this case, the group III nitride semiconductor layer is hardly grown thereon. It is already known that in the case where the seed layer is formed in hydrogen (H 2 ) atmosphere, the group III nitride semiconductor layer is well grown thereon, and the present inventors know that when the seed layer is formed in nitrogen (N 2 ) atmosphere, It was further found that the Group III nitride semiconductor layer grows well on the r plane, the symmetry plane of r, and the plane of m, and the Group III nitride semiconductor layer does not grow well on the c plane, the a plane, and the n plane. Face orientation was based on sapphire of HCP (Hexagonal Closed Packed) structure. The present disclosure relates to group III nitride semiconductor laminates that utilize the growth of group III nitride semiconductor layers in terms of projections, based on these existing knowledge and new insights. On the other hand, although it is common to form protrusions on a substrate, the same principle can be applied to forming recesses on the substrate. Since the projections and the recesses are relative concepts, the bottom surface 12 and the top surface 13 in FIG. 3 may be applied to the recesses as they are.
도 8은 본 개시에 따라 제조된 3족 질화물 반도체 적층체의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 적층체는 도 4에 도시된 3족 질화물 반도체층(31) 상에 n형 3족 질화물 반도체층(30; 예: Si-doped GaN), 전환층(40; InGaN/GaN 다중양자우물 구조), p형 3족 질화물 반도체층(50; 예: Mg-doped GaN), 식각되어 노출된 n형 3족 질화물 반도체층(30) 위에 형성된 n측 전극(80) 그리고 p형 3족 질화물 반도체층(30) 위에 p측 전극(90)을 포함한다. 3족 질화물 반도체 적층체가 발광소자인 경우에, 전환층(40)은 전자와 정공의 결합을 통해, 빛을 생성하며, 3족 질화물 반도체 적층체가 수광소자인 경우에, 전환층(40)은 빛을 전류로 변환한다. 필요에 따라, p형 3족 질화물 반도체층(50)과 p측 전극(90) 사이에 전류 확산 전극(예: ITO, Ag, Al)이 더 구비될 수 있다. n형 3족 질화물 반도체층(30)과 p형 3족 질화물 반도체층(50)의 위치는 변경될 수 있다. n형 3족 질화물 반도체층(30), 전환층(40) p형 3족 질화물 반도체층(50)의 형성은 3족 질화물 반도체층(30)을 성장하는 과정에서, Mg, Si과 같은 도펀트를 투입하거나, In, Al과 같은 다른 5족 원소를 투입함으로써 형성될 수 있다. n형 3족 질화물 반도체층(30)과 p형 3족 질화물 반도체층(50) 각각은 다층으로 구성될 수 있다. 3족 질화물 반도체적층체의 응용은 발광소자 및 수광소자에 제한되지 않으며, 광소자 이외에도, 다이오드, 트랜지스터와 같은 전기 소자의 제조 등 다양한 분야에 적용될 수 있다. 또한 본 개시에 따라 제조되는 3족 질화물 반도체 적층체가 다른 3족 질화물 반도체 또는 다른 반도체의 성장을 위한 성장 기판으로 이용될 수 있음은 물론이다.FIG. 8 is a view showing an example of a group III nitride semiconductor laminate manufactured according to the present disclosure, wherein the group III nitride semiconductor laminate is an n-type group III nitride on the group III nitride semiconductor layer 31 shown in FIG. 4. Semiconductor layer 30 (eg Si-doped GaN), switching layer 40 (InGaN / GaN multi-quantum well structure), p-type group III nitride semiconductor layer 50 (eg Mg-doped GaN), etched and exposed n The n-side electrode 80 formed on the type-III group nitride semiconductor layer 30 and the p-side electrode 90 on the p-type Group III nitride semiconductor layer 30 are included. When the group III nitride semiconductor laminate is a light emitting device, the switching layer 40 generates light through the combination of electrons and holes. When the group III nitride semiconductor laminate is a light receiving device, the switching layer 40 is light. Is converted to current. If necessary, a current diffusion electrode (eg, ITO, Ag, Al) may be further provided between the p-type group III nitride semiconductor layer 50 and the p-side electrode 90. Positions of the n-type III-nitride semiconductor layer 30 and the p-type III-nitride semiconductor layer 50 may be changed. Forming the n-type III-nitride semiconductor layer 30 and the switching layer 40 The p-type III-nitride semiconductor layer 50 forms dopants such as Mg and Si in the process of growing the III-nitride semiconductor layer 30. Or by injecting other Group 5 elements such as In and Al. Each of the n-type III-nitride semiconductor layer 30 and the p-type III-nitride semiconductor layer 50 may be formed in multiple layers. The application of the group III nitride semiconductor laminate is not limited to light emitting devices and light receiving devices, and may be applied to various fields, such as the manufacture of electrical devices such as diodes and transistors, in addition to optical devices. In addition, the group III nitride semiconductor laminate prepared according to the present disclosure can be used as a growth substrate for growth of other group III nitride semiconductors or other semiconductors.
우선적으로, 기판(10)에 도 3에 도시된 것과 같은 돌기(11)를 형성함으로써, 이 돌기(11)를 광 산란면으로 이용할 수 있다. 또한, 도 8에서와 같이, 3족 질화물 반도체층(31)을 평탄화시키지 않고, 이후, 3족 질화물 반도체층들(30,40,50)을 형성한다면, 평탄화된 것에 비해 3족 질화물 반도체층들(30,40,50)의 면적을 확대할 수 있으므로, 발광소자의 경우에, 전환층(40)을 확대할 수 있으며, 수광소자의 경우에, 광을 흡수하는 p형 3족 질화물 반도체층(50)의 면적을 확대할 수 있는 등 다양한 이점을 가질 수 있게 된다. 또한 도 6에 있어서, 성장 방지막(15)으로 SiO2가 사용되었지만, 이를 대신하여, 성장이 잘 이루어지지 않는 면들로 된 돌기를 형성하여 성장 방지막으로 이용하는 것도 가능하다.First, by forming the projection 11 as shown in FIG. 3 on the substrate 10, the projection 11 can be used as a light scattering surface. In addition, as shown in FIG. 8, if the group III nitride semiconductor layer 31 is not planarized, and then the group III nitride semiconductor layers 30, 40, and 50 are formed, the group III nitride semiconductor layers as compared to the planarized ones are formed. Since the area of (30, 40, 50) can be enlarged, in the case of a light emitting device, the switching layer 40 can be enlarged, and in the case of a light receiving device, a p-type group III nitride semiconductor layer that absorbs light ( 50) can have various advantages such as to enlarge the area. In addition, in Fig. 6, SiO 2 was used as the growth prevention film 15, but instead, it is also possible to form projections with faces that do not grow well and use them as growth prevention films.
도 9는 본 개시에 따른 a면 기판과 돌기 및/또는 오목부의 조합의 예들을 나타내는 도면이다. 돌기 대신 오목부가 형성되어 있으며, 오목부의 측면에 돌기의 측면과 동일한 원리가 적용될 수 있다. 좌측 및 우측의 경우에, 경사면에 의해, 쐐기형 오목부가 형성되어 있으며, 중앙의 경우에, 수직면을 측면을 가진 오목부가 형성되어 있다. 3족 질화물 반도체층의 성장은 경사면 또는 수직면에 이루어질 수 있다.9 is a diagram showing examples of a combination of a surface substrate and protrusions and / or recesses according to the present disclosure. A recess is formed instead of the protrusion, and the same principle as the side of the protrusion may be applied to the side of the recess. In the case of the left side and the right side, the wedge-shaped recessed part is formed by the inclined surface, and the recessed part which has a vertical surface side surface is formed in the center case. The growth of the group III nitride semiconductor layer may be on an inclined surface or a vertical surface.
도 10은 본 개시에 따른 c면 기판과 돌기 및/또는 오목부의 조합의 예들을 나타내는 도면이다. 돌기 대신 오목부가 형성되어 있으며, 오목부의 측면에 돌기의 측면과 동일한 원리가 적용될 수 있다.10 is a diagram showing examples of a combination of a c-plane substrate and a projection and / or a recess according to the present disclosure. A recess is formed instead of the protrusion, and the same principle as the side of the protrusion may be applied to the side of the recess.
도 11은 본 개시에 따른 n면 기판과 돌기 및/또는 오목부의 조합의 예들을 나타내는 도면이다. 돌기 대신 오목부가 형성되어 있으며, 오목부의 측면에 돌기의 측면과 동일한 원리가 적용될 수 있다.11 is a diagram illustrating examples of a combination of an n-plane substrate and a protrusion and / or a recess according to the present disclosure. A recess is formed instead of the protrusion, and the same principle as the side of the protrusion may be applied to the side of the recess.
도 12는 본 개시에 따른 m면 기판과 돌기 및/또는 오목부의 조합의 예들을 나타내는 도면이다. 도 9 내지 도 11에 도시된 기판과 달리, 3족 질화물 반도체층의 성장이 가능한 m면 기판이 사용되었지만, m면 기판에 돌기 또는 오목부를 형성함에 있어서, 하나의 측면은 r면 또는 m면으로 형성하고, 여기에 이어지는 측면(14)을 3족 질화물 반도체층의 성장이 억제되는 면으로 형성함으로써, 도 9 내지 도 11에 도시된 기판과 동일한 효과를 얻을 수 있게 된다. 도 9 내지 도 12에 제시된 개시로부터, 본 개시에 따른 3족 질화물 반도체층의 적층은 3족 질화물 반도체층의 성장이 가능한 측면과, 3족 질화물 반도체층의 적층이 억제되는 면(상면, 바닥면, 측면)의 조합으로 이루어질 수 있음을 알 수 있다. 여기서 3족 질화물 반도체층의 성장이 억제되는 면은 반드시 c면, a면, n면일 필요는 없으며, 3족 질화물 반도체층이 성장이 억제되는 면이라면 어떠한 면이라도 좋다. 예를 들어, c면, a면, n면으로부터 각도가 off된 면, m면, r면으로부터 많이 off된 면 등이 여기에 포함될 수 있다. 12 is a diagram showing examples of a combination of an m-plane substrate and protrusions and / or recesses according to the present disclosure. Unlike the substrates shown in FIGS. 9 to 11, an m surface substrate capable of growing a group III nitride semiconductor layer is used. However, in forming projections or recesses in the m surface substrate, one side is formed on the r surface or the m surface. And the side surface 14 which follows this is formed in the surface by which the growth of a group III nitride semiconductor layer is suppressed, and the same effect as the board | substrate shown in FIGS. 9-11 can be acquired. From the disclosure shown in FIGS. 9 to 12, the lamination of the group III nitride semiconductor layer according to the present disclosure includes a side from which the group III nitride semiconductor layer can be grown, and a surface on which the lamination of the group III nitride semiconductor layer is suppressed (top, bottom). , Side)). The surface on which the growth of the group III nitride semiconductor layer is suppressed is not necessarily the c surface, the a surface, or the n surface. For example, the c plane, the a plane, the plane of which the angle is off from the n plane, the m plane, the plane that is much off from the r plane, and the like may be included.
도 13은 본 개시에 따른 r면 기판과 돌기 및/또는 오목부의 조합의 예들을 나타내는 도면이다. m면을 3족 질화물 반도체층의 성장이 가능한 측면(15)으로 이용하고, c면(14)을 3족 질화물 반도체층의 성장이 억제되는 측면(14)으로 이용하는 돌기 또는 오목부가 형성되어 있다. 측면(14)과 측면(15)의 길이는 같거나 다르게 형성할 수 있다. 측면(15)들의 길이도 필요에 따라 달라질 수 있다.  FIG. 13 is a view showing examples of a combination of an r-plane substrate and protrusions and / or recesses according to the present disclosure. Projections or recesses are formed using the m surface as the side surface 15 on which the group III nitride semiconductor layer can be grown, and the c surface 14 as the side surface 14 on which the growth of the Group 3 nitride semiconductor layer is suppressed. The sides 14 and 15 may have the same length or different lengths. The length of the sides 15 may also vary as needed.
도 14는 본 개시에 따른 돌기 및/또는 오목부의 조합의 예들을 나타내는 도면이다. 좌측의 경우에, a면 기판에 m면으로 3족 질화물 반도체층의 성장이 가능한 측면(15; 수직면)을 형성하고, a면 기판의 윗면 상부에 요철(16)을 형성하여, 3족 질화물 반도체층의 성장을 억제하였다. 요철(16)의 양 측면에서 성장이 억제되어도 좋고, 일 측에서만 성장이 억제될 수도 있다. 우측의 경우에, n면 기판에 c면으로 3족 질화물 반도체층의 성장이 억제되는 측면(14; 경사면)을 형성하고, n면 기판의 윗면 상부에 요철을 형성하되, 요철의 측면(15)을 성장이 가능한 면으로 형성하였다. 도 9 내지 도 14에 제시된 예들로부터 본 개시가 (1) 돌기 및/또는 오목부의 형성에 앞서 다양한 방위를 가지는 기판에 적용될 수 있음을 알 수 있으며, (2) 어떠한 기판에도 3족 질화물 반도체층의 성장이 가능한 면을 돌기 및/또는 오목부를 형성할 수 있음을 알 수 있으며, (3) 이 돌기 및/또는 오목부는 수직면 또는 경사면을 이용하여, 다양한 길이, 폭, 경사도, 간격, 크기를 가지고 형성될 수 있음을 알 수 있고, (4) 본 개시는 3족 질화물 반도체층의 성장이 가능한 측면과 3족 질화물 반도체층의 성장이 억제되는 면(상면, 바닥멱, 측면)의 조합으로 이루질 수 있음을 알 수 있다.14 is a diagram showing examples of combinations of protrusions and / or recesses according to the present disclosure. In the case of the left side, the side surface 15 (vertical surface) which can grow a group III nitride semiconductor layer in the m surface is formed in the a surface substrate, and the unevenness | corrugation 16 is formed in the upper surface of the a surface substrate, and the group 3 nitride semiconductor is formed. Growth of the layer was inhibited. Growth may be suppressed on both sides of the unevenness 16, and growth may be suppressed only on one side. In the case of the right side, the side surface 14 (an inclined surface) in which the growth of the group III nitride semiconductor layer is suppressed to the c surface is formed on the n surface, and the irregularities are formed on the upper surface of the n surface substrate, but the side surface 15 of the irregularities is formed. Was formed into a surface capable of growth. It can be seen from the examples presented in FIGS. 9-14 that (1) the present disclosure can be applied to substrates having various orientations prior to the formation of protrusions and / or recesses, and (2) the formation of a group III nitride semiconductor layer on any substrate. It can be seen that it is possible to form projections and / or recesses on the surface where growth is possible, and (3) the projections and / or recesses are formed in various lengths, widths, inclinations, spacings, and sizes using vertical or inclined surfaces. (4) The present disclosure can be made with a combination of a side (top, bottom, side) where growth of the group 3 nitride semiconductor layer is possible and growth of the group 3 nitride semiconductor layer is suppressed. It can be seen that.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.Hereinafter, various embodiments of the present disclosure will be described.
(1) 제1 면과, 제1 면에 대향하는 제2 면을 구비하며, 제1 면 측에서 3족 질화물 반도체층의 성장이 이루어지는 기판; 제1 면에 형성되는 돌기 및 오목부 중의 적어도 하나;로서, 3족 질화물 반도체층의 성장이 이루어지는 측면을 가지는, 돌기 및 오목부 중의 적어도 하나; 그리고, 측면에서 성장되는 3족 질화물 반도체층;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 적층체. 본 개시는 기판 상부에, 돌기만 구비되거나, 오목부만 구비되거나, 양자가 함께 구비되는 모두를 포함한다. 돌기 또는 오목부는 사다리꼴 종단면, 역사다리꼴 종단면, 삼각형 종단면, 사각형 종단면, 상부가 둥근 형상의 원추대 등 본 개시의 원리가 적용될 수 있다면 어떠한 형상도 가능하다.(1) a substrate having a first surface and a second surface opposite to the first surface, on which the group III nitride semiconductor layer is grown; At least one of the protrusions and the recesses formed on the first surface, wherein at least one of the protrusions and the recesses has a side surface at which the group III nitride semiconductor layer is grown; And a group III nitride semiconductor layer grown on the side surface. The present disclosure includes both protrusions, recesses, or both provided on the substrate. The projections or recesses may be of any shape as long as the principles of the present disclosure can be applied, such as trapezoidal longitudinal sections, inverted trapezoidal profiles, triangular longitudinal sections, rectangular longitudinal sections, and rounded cones of the top.
(2) 측면은 수직면 또는 경사면인 것을 특징으로 하는 3족 질화물 반도체 적층체.(2) A group III nitride semiconductor laminate, wherein the side surface is a vertical surface or an inclined surface.
(3) 돌기 및 오목부 중의 적어도 하나가 형성되기 전의 제1 면은 3족 질화물 반도체층의 성장이 억제되는 면인 것을 특징으로 하는 3족 질화물 반도체 적층체.(3) A group III nitride semiconductor laminate, wherein the first surface before at least one of the protrusions and the recesses is formed is a surface on which growth of the group III nitride semiconductor layer is suppressed.
(4) 제1 면에 측면으로부터 이어진, 3족 질화물 반도체층의 성장이 억제되는 바닥면이 구비되어 있는 것을 특징으로 하는 3족 질화물 반도체 적층체.(4) A group III nitride semiconductor laminate, wherein a bottom surface on which the growth of the group III nitride semiconductor layer, which extends from the side surface, is suppressed is provided.
(5) 제1 면에 측면으로부터 이어진, 3족 질화물 반도체층의 성장이 억제되는 상면이 구비되어 있는 것을 특징으로 하는 3족 질화물 반도체 적층체.(5) The group III nitride semiconductor laminate according to claim 1, wherein an upper surface of which the growth of the group III nitride semiconductor layer, which extends from the side surface, is suppressed is provided.
(6) 돌기 및 오목부 중의 적어도 하나는 3족 질화물 반도체층의 성장이 이루어지는 측면과 이어지며 3족 질화물 반도체층의 성장이 억제되는 측면을 구비하는 것을 특징으로 하는 3족 질화물 반도체 적층체.(6) At least one of the projections and the concave portion has a side surface connected with the growth of the group 3 nitride semiconductor layer and a side surface from which the growth of the group 3 nitride semiconductor layer is suppressed.
(7) 3족 질화물 반도체층은 질소(N2) 분위기에서 성장된 씨앗층을 포함하는 것을 특징으로 하는 3족 질화물 반도체 적층체.(7) A group III nitride semiconductor layer comprising a seed layer grown in a nitrogen (N 2 ) atmosphere.
(8) 돌기 및 오목부 중의 적어도 하나가 형성되기 전의 제1 면은 c면, a면, n면 중의 적어도 하나인 것을 특징으로 하는 3족 질화물 반도체 적층체.(8) A group III nitride semiconductor laminate, wherein the first surface before at least one of the protrusions and the recesses is formed is at least one of c surface, a surface, and n surface.
(9) 측면은 r면, r의 대향면, m면 중의 적어도 하나를 포함하는 것을 특징으로 하는 3족 질화물 반도체 적층체.(9) A group III nitride semiconductor laminate, wherein the side surface includes at least one of an r surface, an opposing surface of r, and an m surface.
(10) 기판은 사파이어 기판인 것을 특징으로 하는 3족 질화물 반도체 적층체. 기판으로는 사파이어 이외에도, 3족 질화물 반도체(예: GaN, InGaN, AlGaN, InN, AlN, InGaAlN)의 성장이 가능하다면, 어떠한 기판의 사용도 가능하다.(10) A group III nitride semiconductor laminate, wherein the substrate is a sapphire substrate. In addition to sapphire, any substrate can be used as long as it can grow group III nitride semiconductors (eg, GaN, InGaN, AlGaN, InN, AlN, InGaAlN).
(11) 돌기 및 오목부 중의 적어도 하나는 측면으로서 r면과 r의 대향면을 가지는 스트라이프 형상인 것을 특징으로 하는 3족 질화물 반도체 적층체. 스트라이프형 돌기 및 오목부에 대해 실험을 하였으나, 독립된 섬 형태의 돌기 및 오목부에도 적용의 가능성이 있다.(11) A group III nitride semiconductor laminate, characterized in that at least one of the projections and the concave portion has a stripe shape having an r surface and an opposing surface of r as a side surface. Although the stripe-like protrusions and recesses were tested, there is a possibility of application to the independent island-like protrusions and recesses.
(12) 돌기 및 오목부 중의 적어도 하나는 돌기를 포함하며, 돌기 위에 형성되는 3족 질화물 반도체층의 형상은 톱니 형상인 것을 특징으로 하는 3족 질화물 반도체 적층체. (12) A group III nitride semiconductor laminate, wherein at least one of the protrusions and the recesses includes protrusions, and the shape of the group III nitride semiconductor layer formed on the protrusions is sawtooth-shaped.
(13) 본 개시에 있어서, m면 기판이라고 하면 바람직하게는 정확한 m면 기판이 사용되지만, m면으로부터 약간 off된 각으로 잘려진 기판이 사용될 수 있음을 당업자는 염두에 두어야 한다.(13) In the present disclosure, an m-plane substrate is preferably an accurate m-plane substrate, but those skilled in the art should bear in mind that a substrate cut at an angle slightly off from the m-plane may be used.
(14) m면, r면, (11-22)면 중의 하나를 3족 질화물 반도체층의 성장면으로 이용하는 3족 질화물 반도체 적층체. 직접 실험해 보지는 못했지만, 도 5의 성장 양태를 볼 때, (11-22)면의 경우에도 성장이 가능할 것으로 예상된다.(14) A group III nitride semiconductor laminate, wherein one of the m plane, the r plane, and the (11-22) plane is used as a growth plane of the Group III nitride semiconductor layer. Although not directly tested, the growth mode of FIG. 5 is expected to allow growth even in the (11-22) plane.
(15) 제1 면과, 제1 면에 대향하는 제2 면을 구비하며, 제1 면 측에서 3족 질화물 반도체층의 성장이 이루어지는 기판;으로서, 제1 면에 3족 질화물 반도체층의 성장이 이루어지는 면(상면, 바닥면, 측면)과 3족 질화물 반도체층의 성장이 억제되는 면(상면, 바닥면, 측면)을 구비하는 기판; 제1 면 측에 형성되며, 질소(N2) 분위기에서 성장된 씨앗층; 그리고, 씨앗층을 매개로 3족 질화물 반도체층의 성장이 이루어지는 면에서 성장되는 3족 질화물 반도체층;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 적층체. (15) A substrate having a first surface and a second surface opposite to the first surface, wherein the group III nitride semiconductor layer is grown on the first surface side, wherein the group III nitride semiconductor layer is grown on the first surface. A substrate having a surface (top surface, bottom surface, side surface) formed thereon and a surface (top surface, bottom surface, side surface) on which growth of the group III nitride semiconductor layer is suppressed; A seed layer formed on the first surface side and grown in a nitrogen (N 2 ) atmosphere; And a group III nitride semiconductor layer grown on the surface of the group III nitride semiconductor layer grown through the seed layer.
본 개시에 따른 하나의 3족 질화물 반도체 적층체에 의하면, 기판의 측면을 3족 질화물 반도체층의 성장에 이용할 수 있게 된다.According to one group III nitride semiconductor laminate according to the present disclosure, the side surface of the substrate can be used for growth of the group III nitride semiconductor layer.
본 개시에 따른 다른 하나의 3족 질화물 반도체 적층체에 의하면, 질소(N2) 분위기에서 성장된 씨앗층을 이용하여 3족 질화물 반도체층을 성장할 수 있게 된다.According to another group III nitride semiconductor laminate according to the present disclosure, it is possible to grow a group III nitride semiconductor layer by using a seed layer grown in a nitrogen (N 2 ) atmosphere.

Claims (15)

  1. 제1 면과, 제1 면에 대향하는 제2 면을 구비하며, 제1 면 측에서 3족 질화물 반도체층의 성장이 이루어지는 기판;A substrate having a first surface and a second surface opposite to the first surface, wherein the group III nitride semiconductor layer is grown on the first surface side;
    제1 면에 형성되는 돌기 및 오목부 중의 적어도 하나;로서, 3족 질화물 반도체층의 성장이 이루어지는 측면을 가지는, 돌기 및 오목부 중의 적어도 하나; 그리고,At least one of the protrusions and the recesses formed on the first surface, wherein at least one of the protrusions and the recesses has a side surface at which the group III nitride semiconductor layer is grown; And,
    측면에서 성장되는 3족 질화물 반도체층;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 적층체.A group III nitride semiconductor laminate comprising a; group III nitride semiconductor layer grown in the side.
  2. 청구항 1에 있어서,The method according to claim 1,
    측면은 수직면 또는 경사면인 것을 특징으로 하는 3족 질화물 반도체 적층체.The side face is a group III nitride semiconductor laminate, characterized in that the vertical surface or inclined surface.
  3. 청구항 1에 있어서,The method according to claim 1,
    돌기 및 오목부 중의 적어도 하나가 형성되기 전의 제1 면은 3족 질화물 반도체층의 성장이 억제되는 면인 것을 특징으로 하는 3족 질화물 반도체 적층체.A group III nitride semiconductor laminate, wherein the first surface before at least one of the protrusions and the recesses is formed is a surface on which growth of the group III nitride semiconductor layer is suppressed.
  4. 청구항 1에 있어서,The method according to claim 1,
    제1 면에 측면으로부터 이어진, 3족 질화물 반도체층의 성장이 억제되는 바닥면이 구비되어 있는 것을 특징으로 하는 3족 질화물 반도체 적층체.The group III nitride semiconductor laminate according to claim 1, wherein a bottom surface on which the growth of the group III nitride semiconductor layer, which extends from the side surface, is suppressed is provided.
  5. 청구항 1에 있어서,The method according to claim 1,
    제1 면에 측면으로부터 이어진, 3족 질화물 반도체층의 성장이 억제되는 상면이 구비되어 있는 것을 특징으로 하는 3족 질화물 반도체 적층체.An upper surface on which the growth of the group III nitride semiconductor layer, which extends from the side surface, is suppressed is provided on the first surface.
  6. 청구항 4에 있어서,The method according to claim 4,
    제1 면에 측면으로부터 이어진, 3족 질화물 반도체층의 성장이 억제되는 상면이 구비되어 있는 것을 특징으로 하는 3족 질화물 반도체 적층체.An upper surface on which the growth of the group III nitride semiconductor layer, which extends from the side surface, is suppressed is provided on the first surface.
  7. 청구항 1에 있어서,The method according to claim 1,
    돌기 및 오목부 중의 적어도 하나는 3족 질화물 반도체층의 성장이 이루어지는 측면과 이어지며 3족 질화물 반도체층의 성장이 억제되는 측면을 구비하는 것을 특징으로 하는 3족 질화물 반도체 적층체.At least one of the protrusions and the concave portion has a side surface in which the growth of the group III nitride semiconductor layer is formed, and a side surface in which the growth of the group III nitride semiconductor layer is suppressed.
  8. 청구항 1에 있어서,The method according to claim 1,
    3족 질화물 반도체층은 질소(N2) 분위기에서 성장된 씨앗층을 포함하는 것을 특징으로 하는 3족 질화물 반도체 적층체.A group III nitride semiconductor layer comprising a seed layer grown in a nitrogen (N 2 ) atmosphere.
  9. 청구항 1에 있어서,The method according to claim 1,
    돌기 및 오목부 중의 적어도 하나가 형성되기 전의 제1 면은 c면, a면, n면 중의 적어도 하나인 것을 특징으로 하는 3족 질화물 반도체 적층체.A group III nitride semiconductor laminate, wherein the first surface before at least one of the protrusions and the recesses is formed is at least one of a c surface, a surface, and an n surface.
  10. 청구항 1에 있어서,The method according to claim 1,
    측면은 r면, r의 대향면, m면 중의 적어도 하나를 포함하는 것을 특징으로 하는 3족 질화물 반도체 적층체.The side surface includes at least one of r surface, opposing surface of r, and m surface.
  11. 청구항 1항에 있어서,The method according to claim 1,
    기판은 사파이어 기판인 것을 특징으로 하는 3족 질화물 반도체 적층체.The substrate is a group III nitride semiconductor laminate, wherein the substrate is a sapphire substrate.
  12. 청구항 1에 있어서,The method according to claim 1,
    측면은 수직면 또는 경사면이며,The sides are vertical or inclined,
    3족 질화물 반도체층은 질소(N2) 분위기에서 성장된 씨앗층을 포함하고,The group III nitride semiconductor layer includes a seed layer grown in a nitrogen (N 2 ) atmosphere,
    기판은 사파이어 기판인 것을 특징으로 하는 3족 질화물 반도체 적층체.The substrate is a group III nitride semiconductor laminate, wherein the substrate is a sapphire substrate.
  13. 청구항 14에 있어서,The method according to claim 14,
    측면은 r면, r의 대향면, m면 중의 적어도 하나를 포함하는 것을 특징으로 하는 3족 질화물 반도체 적층체.The side surface includes at least one of r surface, opposing surface of r, and m surface.
  14. 청구항 1에 있어서,The method according to claim 1,
    돌기 및 오목부 중의 적어도 하나는 측면으로서 r면과 r의 대향면을 가지는 스트라이프 형상인 것을 특징으로 하는 3족 질화물 반도체 적층체.At least one of the projections and the concave portion has a stripe shape having an r surface and an opposing surface of r as a side surface.
  15. 청구항 1에 있어서,The method according to claim 1,
    돌기 및 오목부 중의 적어도 하나는 돌기를 포함하며,At least one of the protrusion and the recess includes a protrusion,
    돌기 위에 형성되는 3족 질화물 반도체층의 형상은 톱니 형상인 것을 특징으로 하는 3족 질화물 반도체 적층체.A group III nitride semiconductor laminate, wherein the group III nitride semiconductor layer formed on the projection has a sawtooth shape.
PCT/KR2014/003123 2013-04-10 2014-04-10 Group iii nitride semiconductor stacked body WO2014168437A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130039382A KR101548610B1 (en) 2013-04-10 2013-04-10 Iii-nitride semiconductor stacked structure
KR10-2013-0039382 2013-04-10

Publications (1)

Publication Number Publication Date
WO2014168437A1 true WO2014168437A1 (en) 2014-10-16

Family

ID=51689773

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2014/003123 WO2014168437A1 (en) 2013-04-10 2014-04-10 Group iii nitride semiconductor stacked body

Country Status (2)

Country Link
KR (1) KR101548610B1 (en)
WO (1) WO2014168437A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251631A (en) * 1998-03-03 1999-09-17 Nichia Chem Ind Ltd Nitride semiconductor element and its manufacture
JP2006036561A (en) * 2004-07-23 2006-02-09 Toyoda Gosei Co Ltd Method for growing semiconductor crystal, optical semiconductor element, and substrate for crystal growth
JP2008288461A (en) * 2007-05-18 2008-11-27 Sony Corp Method for growing semiconductor layer, method for producing semiconductor light-emitting element, semiconductor light-emitting element, and electronic device
KR101218966B1 (en) * 2008-01-29 2013-01-21 도요다 고세이 가부시키가이샤 Method for producing group ⅲ nitride-based compound semiconductor, wafer including group ⅲ nitride-based compound semiconductor, and group ⅲ nitride-based compound semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251631A (en) * 1998-03-03 1999-09-17 Nichia Chem Ind Ltd Nitride semiconductor element and its manufacture
JP2006036561A (en) * 2004-07-23 2006-02-09 Toyoda Gosei Co Ltd Method for growing semiconductor crystal, optical semiconductor element, and substrate for crystal growth
JP2008288461A (en) * 2007-05-18 2008-11-27 Sony Corp Method for growing semiconductor layer, method for producing semiconductor light-emitting element, semiconductor light-emitting element, and electronic device
KR101218966B1 (en) * 2008-01-29 2013-01-21 도요다 고세이 가부시키가이샤 Method for producing group ⅲ nitride-based compound semiconductor, wafer including group ⅲ nitride-based compound semiconductor, and group ⅲ nitride-based compound semiconductor device

Also Published As

Publication number Publication date
KR101548610B1 (en) 2015-09-01
KR20140122554A (en) 2014-10-20

Similar Documents

Publication Publication Date Title
KR100499658B1 (en) Method for producing group iii nitride compound semiconductor and group iii nitride compound semiconductor device
JP4307113B2 (en) Semiconductor light emitting device and manufacturing method thereof
US7141444B2 (en) Production method of III nitride compound semiconductor and III nitride compound semiconductor element
US8697466B2 (en) Method of manufacturing nitride semiconductor device
WO2011046292A2 (en) High-quality nonpolar or semipolar semiconductor device on porous nitride semiconductor and fabrication method thereof
WO2014168339A1 (en) Ultraviolet light-emitting device
CA2398525A1 (en) Method for fabricating group iii nitride compound semiconductors and group iii nitride compound semiconductor devices
CN104919604A (en) Nitride semiconductor light-emitting element
US8945965B2 (en) Method for producing a group III nitride semiconductor light-emitting device
KR100809229B1 (en) Nitride semiconductor light emitting device and manufacturing method of the same
JP2008118049A (en) GaN-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE
EP4128372A1 (en) Led precursor
US9601654B2 (en) Method of producing group III nitride semiconductor light-emitting device
WO2014168437A1 (en) Group iii nitride semiconductor stacked body
WO2016108423A1 (en) Light emitting device
JP2002246646A (en) Semiconductor device and its manufacturing method, and method for manufacturing semiconductor substrate
US8685775B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
JP2002134787A5 (en)
JP2022547670A (en) LED precursors incorporating strain-relaxed structures
WO2013147453A1 (en) Gallium nitride-based light-emitting diode
WO2014092320A1 (en) Method of growing gallium nitride based semiconductor layers and method of fabricating light emitting device therewith
CN110459654A (en) Ultraviolet LED epitaxial structure
WO2014042461A1 (en) High-luminance nitride light-emitting device and method for manufacturing same
KR20140131891A (en) Iii-nitride semiconductor stacked structure
WO2014168435A1 (en) Group iii nitride semiconductor element

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14782250

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 29/01/2016)

122 Ep: pct application non-entry in european phase

Ref document number: 14782250

Country of ref document: EP

Kind code of ref document: A1