WO2014156402A1 - 液晶表示装置およびその駆動方法 - Google Patents

液晶表示装置およびその駆動方法 Download PDF

Info

Publication number
WO2014156402A1
WO2014156402A1 PCT/JP2014/054205 JP2014054205W WO2014156402A1 WO 2014156402 A1 WO2014156402 A1 WO 2014156402A1 JP 2014054205 W JP2014054205 W JP 2014054205W WO 2014156402 A1 WO2014156402 A1 WO 2014156402A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
image signal
liquid crystal
correction
gradation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/054205
Other languages
English (en)
French (fr)
Inventor
史幸 小林
大和 朝日
章純 藤岡
健 稲田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to US14/780,639 priority Critical patent/US9959825B2/en
Publication of WO2014156402A1 publication Critical patent/WO2014156402A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0439Pixel structures
    • G09G2300/0452Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/027Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0252Improving the response speed
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • G09G2320/046Dealing with screen burn-in prevention or compensation of the effects thereof
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/16Determination of a pixel data signal depending on the signal applied in the previous frame
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/16Calculation or use of calculated indices related to luminance levels in display data
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/18Use of a frame buffer in a display terminal, inclusive of the display panel

Definitions

  • the present invention relates to a liquid crystal display device and a driving method thereof, and more particularly to a liquid crystal display device capable of rest driving by AC driving and a driving method thereof.
  • a liquid crystal display device mounted on such an electronic device is required to have low power consumption.
  • As one driving method for reducing the power consumption of the liquid crystal display device there are a driving period in which scanning lines are scanned to write signal voltages, and a rest period in which writing is suspended while all scanning lines are in a non-scanning state.
  • pause driving In the pause drive, the operation of the scan line drive circuit and / or the signal line control unit is paused while the control signal is not supplied to the scan line drive circuit and / or the signal line control unit during the pause period.
  • Such pause driving is also called “low frequency driving” or “intermittent driving”.
  • a liquid crystal panel used for a liquid crystal display device if a voltage is applied between a pixel electrode sandwiching a liquid crystal layer and a common electrode, the orientation direction of the liquid crystal molecules (major axis direction) due to the dielectric anisotropy of the liquid crystal Changes. Further, since the liquid crystal has optical anisotropy, when the alignment direction of the liquid crystal molecules changes, the polarization direction of light transmitted through the liquid crystal layer changes. Therefore, the amount of light transmitted through the liquid crystal layer can be controlled by the voltage applied to the liquid crystal layer, and an image can be displayed on the liquid crystal panel.
  • liquid crystal display device such as a TN (Twisted-Nematic) method, an IPS (In-Plane-Switching) method, and a VA (Vertically-Aligned) method that are widely used at present, it takes about 50 ms for the liquid crystal to respond. There is. Further, the response speed of the liquid crystal changes depending on the temperature, and the response speed becomes slower as the temperature is lower.
  • TN Transmission-Nematic
  • IPS In-Plane-Switching
  • VA Very-Aligned
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2004-4629
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2011-170327
  • a liquid crystal display device that performs “shoot driving” is disclosed.
  • overshoot driving a look-up table (referred to as “LUT” or “table”) that stores correction values associated with the combination of the gradation value of the previous frame and the gradation of the current frame is used.
  • the correction value associated with the combination of the gradation value of the previous frame and the gradation value of the current frame is read from the LUT, and a corrected image signal obtained by correcting the input image signal using the correction value is output.
  • the display speed of the liquid crystal display device can be increased.
  • FIG. 44 is a diagram for explaining a conventional method of performing pause driving by AC driving. As shown in FIG. 44, in the first pause driving period, a positive signal voltage is first written, and the signal voltage is continuously held in the subsequent pause period. In the second pause driving period, a negative signal voltage is first written, and the signal voltage is continuously held in the subsequent pause period. In the same manner, the signal voltage whose polarity is inverted is alternately written every pause drive period, and the signal voltage is continuously held in the subsequent pause period.
  • FIG. 45 is a diagram schematically showing a change in luminance when input image signals corresponding to 64, 128, 200, and 240 gradation values are respectively written in the pixel forming unit in the pause driving by the conventional AC driving. is there.
  • a liquid crystal display device capable of 256 gradation display from 0 gradation (black display) to 255 gradation (white display)
  • the input image signal is 64 gradations
  • the brightness decreases rapidly and then slowly recovers.
  • the luminance decreases immediately after the signal voltage is written to the pixel formation portion, and then slowly recovers.
  • the luminance is less decreased immediately after the signal voltage is written in the pixel formation portion.
  • the luminance does not change even when a signal voltage is written in the pixel formation portion.
  • the luminance increases immediately after the signal voltage is written in the pixel formation portion, and then slowly decreases.
  • FIG. 46 is a diagram for explaining a change in luminance when an input image signal of 64 gradations is written in the conventional pause drive by alternating current drive
  • FIG. 47 is a diagram in the conventional pause drive by alternating current drive. It is a figure for demonstrating the change of the brightness
  • a description will be given of the reason why the luminance rapidly decreases immediately after the input image signal of 64 gradations is written and then slowly recovers.
  • FIG. 46 it is assumed that a pixel formation portion A and a pixel formation portion B are adjacent pixel formation portions and have different polarities due to inversion driving.
  • the pixel formation portion A has a positive polarity and the pixel formation portion B has a negative polarity.
  • the polarity is reversed, the pixel formation portion A becomes negative, and the pixel formation portion B becomes positive. If the polarity of the signal voltage applied to the pixel forming portion A is reversed from positive polarity to negative polarity, the luminance of the pixel forming portion A rapidly decreases and becomes a constant value. On the other hand, if the polarity of the signal voltage applied to the pixel forming portion B is reversed from the negative polarity to the positive polarity, the luminance of the pixel forming portion B slowly increases and approaches a constant value.
  • the viewer recognizes the sum of the luminance changes of the pixel formation portion A and the pixel formation portion B as the luminance of the entire screen. Therefore, in this case, it seems to the viewer that the brightness of the entire screen suddenly decreases when the polarity is reversed, and then slowly recovers.
  • Such a change in the brightness of the screen is a phenomenon that occurs because the orientation direction of the liquid crystal molecules cannot follow the change when the polarity of the signal voltage is reversed.
  • This change in luminance is such that when the moving image is displayed, the change in the image is fast, so that the viewer can hardly recognize the change in luminance.
  • the viewer recognizes the change in luminance as flicker, which causes a problem that the display quality of the image is deteriorated. This flicker occurs even when the gradation value of the input image signal does not change.
  • the luminance in the idle period gradually increases because the channel layer is formed from an oxide semiconductor as a switching element in the pixel formation portion. This is because a thin film transistor (hereinafter referred to as “TFT”) is used. Note that details of the TFT whose channel layer is made of an oxide semiconductor will be described later.
  • TFT thin film transistor
  • Patent Document 1 discloses overshoot driving during normal driving. However, Patent Document 1 does not disclose or suggest an overshoot drive that can prevent flicker that occurs when a pause drive by an AC drive is performed.
  • Patent Document 2 discloses using an LUT as a means for determining an overshoot amount.
  • the gradation can be controlled only by the minimum unit of the correction amount defined in the LUT. For example, when the correction amount defined in the LUT is 1 gradation, gradation control can be performed in 1 gradation, but gradation control in 0.5 gradation is not possible, for example. Is possible.
  • an object of the present invention is to provide a liquid crystal display device that can suppress a reduction in display quality when performing pause driving by AC driving with finer gradation steps.
  • a liquid crystal display device is a liquid crystal display device that performs intermittent driving including a driving period and a pause period, and includes a plurality of scanning lines and a plurality of signals that respectively intersect the plurality of scanning lines.
  • a gradation control unit for generating an image signal for correction and an image signal for correction, and a signal line for writing the image signal for correction to the plurality of signal lines before writing the image signal for display in the driving period And a control unit.
  • the gradation control unit includes a correction value storage unit storing a correction gradation value associated with at least the gradation value of the current frame of the input image signal, and a correction gradation read out from the correction value storage unit.
  • a regular pixel composed of at least a first pixel and a second pixel in a pixel region configured to include a first correction circuit that corrects an input image signal based on a value and the pixel forming unit.
  • a second correction circuit that defines a pattern and changes an output from the first correction circuit for the first pixel by a predetermined gradation.
  • liquid crystal display device capable of suppressing the deterioration of display quality when performing the pause driving by the AC driving with finer gradation steps.
  • FIG. 1 is a block diagram illustrating a configuration of a liquid crystal display device according to a first embodiment of the present invention. It is a figure which shows an example of pixel arrangement
  • FIG. 2 is a diagram showing a time change of a signal voltage written in a liquid crystal capacitor when an In—Ga—Zn—O—TFT is used as a switching element of a pixel formation portion of the liquid crystal display device shown in FIG. FIG.
  • FIG. 3 is a diagram for explaining rest driving including overshoot driving in a pixel whose selector output is “0” in the liquid crystal display device shown in FIG. 1.
  • FIG. 3 is a diagram for explaining rest driving including undershoot driving in a pixel whose selector output is “0” in the liquid crystal display device shown in FIG. 1.
  • FIG. 3 is a diagram for explaining rest driving including overshoot driving in a pixel whose selector output is “1” in the liquid crystal display device shown in FIG. 1.
  • FIG. 2 is a diagram for explaining rest driving including undershoot driving in a pixel whose selector output is “1” in the liquid crystal display device shown in FIG. 1.
  • FIG. 3 is a diagram for explaining rest driving including a case where a gradation value of a previous frame and a gradation value of a current frame are different for a pixel whose selector output is “0” in the liquid crystal display device illustrated in FIG. 1.
  • FIG. 6 is a diagram for explaining pause driving including a case where the gradation value of the previous frame and the gradation value of the current frame are different for the pixel whose selector output is “1” in the liquid crystal display device shown in FIG. 1.
  • FIG. 2 is a diagram schematically showing a change in luminance when pause driving is performed in the liquid crystal display device shown in FIG. 1.
  • FIG. 27 is a diagram illustrating an example of a configuration of an LUT used in the liquid crystal display device illustrated in FIG.
  • FIG. 27 is a diagram for explaining pause driving including overshoot driving when the gradation value of the previous frame and the gradation value of the current frame are the same in the liquid crystal display device shown in FIG. 26.
  • FIG. 27 is a diagram for describing pause driving when the gradation value of the previous frame and the gradation value of the current frame are different in the liquid crystal display device shown in FIG. 26.
  • FIG. 27 is a block diagram of a liquid crystal display device according to a first modification of the liquid crystal display device shown in FIG.
  • FIG. 31 is a diagram showing an example of a configuration of an LUT used in the liquid crystal display device according to the first modification shown in FIG. 30.
  • FIG. 31 is a diagram for explaining rest driving including overshoot driving when the gradation value of the previous frame and the gradation value of the current frame are the same in the liquid crystal display device shown in FIG. 30.
  • it is a diagram for explaining pause driving including undershoot driving when the gradation value of the previous frame and the gradation value of the current frame are the same.
  • it is a figure for demonstrating rest drive when the gradation value of the previous frame differs from the gradation value of the current frame.
  • FIG. 27 is a diagram for explaining pause driving including overshoot driving when the gradation value of the previous frame and the gradation value of the current frame are the same in the second modification of the liquid crystal display device shown in FIG. 26.
  • FIG. 27 is a diagram for explaining pause driving including overshoot driving when the gradation value of the previous frame and the gradation value of the current frame are the same in the second modification of the liquid crystal display device shown in FIG. 26.
  • It is a block diagram of the liquid crystal display device which concerns on the 3rd Embodiment of this invention. It is a figure which shows LUT for room temperature used with the liquid crystal display device shown in FIG. It is a figure which shows LUT for room temperature used with the liquid crystal display device shown in FIG.
  • a liquid crystal display device is a liquid crystal display device that performs intermittent driving including a driving period and a rest period, and includes a plurality of scanning lines and a plurality of scanning lines that respectively intersect the plurality of scanning lines. From a signal line, a plurality of scanning lines and a pixel forming portion formed at each intersection of the plurality of signal lines, a scanning line control unit that sequentially selects and scans the plurality of scanning lines, and an input image signal, A gradation control unit that generates a display image signal and a correction image signal, and a signal that writes the correction image signal to the plurality of signal lines before writing the display image signal in a driving period A line control unit.
  • the gradation control unit includes a correction value storage unit storing a correction gradation value associated with at least the gradation value of the current frame of the input image signal, and a correction gradation read out from the correction value storage unit.
  • a regular pixel composed of at least a first pixel and a second pixel in a pixel region configured to include a first correction circuit that corrects an input image signal based on a value and the pixel forming unit.
  • a second correction circuit that defines a pattern and changes an output from the first correction circuit for the first pixel by a predetermined gradation.
  • the second correction circuit in the gradation control unit defines a regular pixel pattern composed of at least the first pixel and the second pixel in the pixel region, and applies to the first pixel.
  • the output from the first correction circuit is changed by a predetermined gradation.
  • the input image signal corresponding to the first pixel in the pixel pattern is corrected based on the correction gradation value by the first correction circuit and the correction by the predetermined gradation by the second correction circuit.
  • the input image signal to the second pixel is only subjected to correction based on the correction gradation value by the first correction circuit.
  • the degree of correction can be made different between the first pixel and the second pixel in the pixel pattern, the luminance of the entire pixel pattern is spatially corrected.
  • the input image signal can be corrected in units smaller than the gradation increment of the correction gradation value. Therefore, it is possible to realize a liquid crystal display device that can suppress the degradation of display quality when performing pause driving by AC driving with finer gradation steps.
  • the regular pixel pattern includes a total of four pixels of two pixels in the horizontal direction and two pixels in the vertical direction, and two of the four pixels are the first pixels. It is preferable (second configuration). Furthermore, in the liquid crystal display device according to the second configuration, it is preferable that the first pixel is two pixels located on a diagonal line among the four pixels (third configuration).
  • the second correction circuit increases the output from the first correction circuit for the first pixel by one gradation or Preferably, the output from the first correction circuit for the second pixel is not changed (a fourth configuration).
  • the polarity inversion method of the voltage applied to the pixel formation portion is the same as the voltage polarity of the pixel formation portion connected to the same signal line. It is preferable that the first pixel and the second pixel are adjacent to each other in the signal line direction (fifth configuration).
  • the polarity inversion method of the voltage applied to the pixel forming portion is the same polarity as the voltage polarity of the pixel forming portion connected to the same scanning line. It is preferable that the first pixel and the second pixel are adjacent to each other in the scanning line direction (sixth configuration).
  • the polarity inversion method of the voltage applied to the pixel formation unit is opposite to the voltage polarity of the adjacent pixel formation unit in the horizontal direction and the vertical direction.
  • the inversion method is a polarity, and the first pixel and the second pixel are adjacent to each other diagonally (seventh configuration).
  • the regular pixel pattern further includes a total of 16 pixels of 4 pixels in the horizontal direction and 4 pixels in the vertical direction, and 4 pixels continuous in the horizontal direction within the pixel pattern. It is preferable that the first pixel and the second pixel are included in any of the pixels and the four pixels continuous in the vertical direction (eighth configuration).
  • the regular pixel pattern is composed of only second pixels, and the image signal for display is In the case of a gradation other than the predetermined gradation, it is preferable that the regular pixel pattern is composed of a first pixel and a second pixel (ninth structure).
  • the liquid crystal display device it is preferable that a plurality of types of the regular pixel patterns are provided according to the gradation of the image signal for display (tenth configuration).
  • a length of a period in which the display image signal is written and a length of a period in which the correction image signal is written in the driving period It is preferable to be equal (the eleventh configuration).
  • the length of the period in which the display image signal is written and the length of the period in which the correction image signal is written correspond to one frame. Time is preferred (twelfth configuration).
  • the gradation control unit further includes a frame memory that stores the input image signal for each frame, and the correction value storage unit includes the input image.
  • a correction gradation value associated with the gradation value of the current frame of the signal is applied to the first correction circuit, and the first correction circuit writes the correction image signal when writing the correction image signal.
  • the gradation value of the input image signal is corrected and output based on the tone value, and the image signal for display is output, it is preferable to output without correcting the gradation value of the input image signal (13th). Configuration).
  • the first correction circuit uses the correction value to calculate the gradation value of the current frame of the input image signal and the gradation value of the previous frame stored in the frame memory.
  • the correction value storage unit further stores a correction value associated with each combination of the current frame gradation value and the previous frame gradation value of the input image signal. If the gradation value of the current frame and the gradation value of the previous frame of the input image signal are given from the comparison circuit, a corresponding correction value from the combination can be output to the first correction circuit.
  • the first correction circuit outputs the image signal for correction in each of two or more consecutive drive frames including the first drive frame, and the last drive frame. It is preferable to output the display image signal in (15th configuration).
  • the gradation control unit includes a frame memory that stores the input image signal for each frame, and a gradation value of a current frame of the input image signal.
  • a comparison circuit that obtains the gradation value of the previous frame stored in the frame memory, wherein the correction value storage unit substantially determines the gradation value of the current frame and the gradation value of the previous frame of the input image signal. Correction values are stored when the current frame gradation value of the input image signal is substantially equal to the previous frame gradation value of the input image signal.
  • a correction value associated with the gradation value of the previous frame is output to the first correction circuit, and the first correction circuit outputs the gradation value of the current image and the gradation of the previous frame of the input image signal. If the value is substantially equal Output the correction image signal in which the gradation value of the input image signal is corrected by the correction value given from the correction value storage unit, and without correcting the gradation value of the input image signal.
  • the gradation value of the input image signal is output as the image signal for display and the gradation value of the current frame of the input image signal and the gradation value of the previous frame are not substantially equal, the gradation value of the input image signal is not corrected. It is preferable that the image signal for correction is output at least once (sixteenth configuration).
  • the first correction circuit further includes the input image when the gradation value of the current frame and the gradation value of the previous frame of the input image signal are not substantially equal. It is preferable to output the image signal for correction without correcting the gradation value of the signal (17th configuration).
  • the pixel forming unit has a control terminal connected to the scanning line, a first conduction terminal connected to the signal line, and the first correction voltage.
  • it includes a thin film transistor in which a second conduction terminal is connected to a pixel electrode to which the second correction voltage or the signal voltage is to be applied, and a channel layer is formed of an oxide semiconductor (18th configuration).
  • the oxide semiconductor preferably contains indium (In), gallium (Ga), zinc (Zn), and oxygen (O) (19th configuration).
  • FIG. 1 is a block diagram showing a configuration of a liquid crystal display device 100 according to the first embodiment of the present invention.
  • a liquid crystal display device 100 shown in FIG. 1 includes a liquid crystal panel 10, a scanning line control unit 20, a signal line control unit 25, a timing control unit 30, and a gradation control unit 40.
  • a plurality of pixel forming portions are arranged in a matrix in the row direction and the column direction.
  • a plurality of scanning lines (not shown) and a plurality of signal lines (not shown) are formed so as to intersect each other.
  • Each scanning line is connected to a pixel formation portion arranged in the same row, and each signal line is connected to a pixel formation portion arranged in the same column.
  • the horizontal synchronization signal and the vertical synchronization signal are input to the timing control unit 30 as the synchronization signal of the input image signal.
  • the timing control unit 30 generates a control signal such as a gate clock signal and a gate start pulse signal based on these synchronization signals, and outputs the control signal to the scanning line control unit 20 to control signals such as a source clock signal and a source start pulse signal. And output to the signal line control unit 25.
  • the timing control unit 30 includes a drive / pause control unit 31 and a horizontal / vertical counter 32.
  • the drive / pause controller 31 outputs an amplifier enable signal to the signal line controller 25 in synchronization with the generated control signal.
  • the liquid crystal display device 100 writes an overshoot voltage (also referred to as “first correction voltage”) or an undershoot voltage (also referred to as “second correction voltage”) when the liquid crystal panel 10 is driven.
  • a driving period for writing signal voltages, and a pause period for stopping writing of these voltages are provided.
  • the drive / pause control unit 31 activates an amplifier enable signal during the drive period to operate an analog amplifier (not shown) provided in the signal line control unit 25.
  • the amplifier enable signal is deactivated and the analog amplifier is paused.
  • the drive / pause controller 31 can arbitrarily set the drive period and the pause period.
  • the horizontal / vertical counter 32 counts the horizontal and vertical positions of the pixel to be written and outputs the value to the gradation control unit 40.
  • the gradation control unit 40 selects the output from the selector 45 according to the position of the pixel obtained as the output from the horizontal / vertical counter 32, and provides it to the subtracting circuit 46, thereby overshooting voltage. Or adjust the undershoot voltage.
  • the scanning line control unit 20 drives the scanning lines of the liquid crystal panel 10 according to the control signal generated by the timing control unit 30, and selects each scanning line in turn.
  • the signal line control unit 25 converts the corrected image signal output from the gradation control unit 40 into a signal voltage that is an analog voltage in accordance with the control signal generated by the timing control unit 30, and the signal voltage is applied to each signal line. Write. In addition, an overshoot voltage or an undershoot voltage generated by a method described later is written to the signal line. Further, these voltages written to the signal line are written to the pixel formation portion connected to the scanning line selected by applying an active scanning signal. Note that the signal line control unit 25 writes either the signal voltage, the overshoot voltage, or the undershoot voltage to each signal line only during the period in which the active amplifier enable signal is received from the drive / pause control unit 31. is there.
  • the gradation control unit 40 outputs a corrected image signal obtained by correcting the input image signal to the signal line control unit 25.
  • the gradation control unit 40 includes a frame memory 41, a comparison circuit 42, an LUT (lookup table) 43, an addition circuit 44, a selector 45, and a subtraction circuit 46.
  • the frame memory 41 stores an input image signal (image data) given from the outside for one frame.
  • the comparison circuit 42 outputs the gradation value of the input image signal given from the outside (the gradation value of the current frame) and the gradation value of the input image signal stored in the frame memory 41 in the immediately preceding frame period (the previous frame). Are provided to the LUT 43.
  • the LUT 43 stores a plurality of correction values associated with each gradation value of the previous frame and each gradation value of the current frame. If the gradation value of the previous frame and the gradation value of the current frame are given from the comparison circuit 42, the LUT 43 gives a correction value associated with them to the adding circuit 44.
  • the LUT is also referred to as a “table”.
  • a signal obtained by correcting the input image signal by the adder circuit 44 and a subtractor circuit 46 described later is referred to as a corrected image signal. Further, a signal that has not been corrected may be referred to as an image signal.
  • the addition circuit 44 is connected to the frame memory 41 and is supplied with an input image signal stored in the frame memory 41.
  • the input image signal immediately after being stored in the frame memory 41 is immediately supplied from the frame memory 41 to the adding circuit 44.
  • the adder circuit 44 adds the correction value given from the LUT 43 to the gradation value of the current frame, generates a corrected image signal, and outputs it to the subtractor circuit 46.
  • the correction value given from the LUT 43 takes a positive value when the overshoot voltage is written, and takes a negative value when the undershoot voltage is written.
  • the input image signal stored in the frame memory 41 is supplied to the adder circuit 44 again.
  • This input image signal is the same signal as the input image signal used to generate the corrected image signal.
  • the adder circuit 44 outputs the image signal to the signal line controller 25 without correcting the gradation value of the current frame.
  • the position information in the horizontal direction and the vertical direction of the pixel to be written is passed to the selector 45 from the timing control unit 30.
  • the selector 45 outputs a selector output V SEL selected from two values (“0” and “1” in the present embodiment) according to the position information to the subtraction circuit 46.
  • the subtraction circuit 46 subtracts the selector output VSEL described above from the signal output from the addition circuit 44 and outputs the result to the signal line control unit 25.
  • the output from the subtracting circuit 46 has a gradation of (V P + V LUT ⁇ V SEL ).
  • V P is the gradation value of the pixel of the current frame
  • the V LUT is a correction value given from the LUT 43.
  • a pixel to which the higher one of the two values (“1” in the present embodiment) is given as the selector output V SEL is expressed as P (VL). This is sometimes expressed as P (1).
  • a pixel to which the lower one of the binary values (“0” in the present embodiment) is given as the selector output V SEL is expressed as P (VU). This may also be expressed as P (0).
  • the output signal of the circuit 44 is output to the signal line controller 25 as a corrected image signal.
  • the gradation value obtained by subtracting “1” as the selector output V SEL from the value obtained by adding the correction value given by the LUT 43 to the gradation value of the current frame is The corrected image signal is output to the signal line control unit 25.
  • the signal line control unit 25 writes a voltage (overshoot voltage or undershoot voltage) corresponding to the corrected image signal to the signal line SL.
  • a predetermined number of pixel groups in the horizontal direction and the vertical direction are taken as one unit, and within that unit, the pixel P (VU) and the pixel P (VL) Are regularly arranged.
  • the number of pixels P (VU) and the number of P (VL) in one unit are preferably equal, but the number may be different.
  • FIG. 2 is a diagram illustrating an example of the arrangement of the pixel P (0) and the pixel P (1).
  • a total of four pixels two pixels in the horizontal direction and two pixels in the vertical direction, are defined as one unit.
  • one pixel is composed of RGB sub-pixels.
  • One subpixel corresponds to one pixel formation portion.
  • the two pixels at the upper left and the lower right are defined as a pixel P (0), and the two pixels at the lower left and the upper right are defined as a pixel P (1).
  • the pixel P (0) whose selector output is “0” and the pixel P (1) whose selector output is “1” are arranged diagonally, so that the correction value defined in the LUT 43 is set.
  • the gradation correction can be performed in 0.5 steps. That is, for example, when the correction value given from the LUT 43 is 4 gradations, the gradation value after correction of the pixel P (0) whose selector output is “0” is (PV + 4-0). In the same case, the corrected gradation value of the pixel P (1) whose selector output is “1” is (PV + 4-1). Note that PV is the gradation value of the current frame in each pixel. Therefore, by setting two pixels corresponding to half of the four pixels constituting one unit as the pixel P (1), the gradation of these two pixels is lowered by one gradation. In other words, the correction amount averaged by 4 pixels in one unit is 3.5 gradations between 3 gradations and 4 gradations. As described above, the correction value defined in the LUT 43 can be corrected in 0.5 gradation steps.
  • one pixel is composed of RGB sub-pixels of the three primary colors, but the color of the sub-pixel constituting one pixel is not limited to RGB. Further, one pixel may be composed of sub-pixels of four or more primary colors. Furthermore, the two pixels at the upper left and the lower right may be the pixel P (1), and the two pixels at the lower left and the upper right may be the pixel P (0). Alternatively, the pixels P (1) may be arranged in the horizontal direction or the vertical direction. Furthermore, the number of pixels P (0) and the number of pixels P (1) may not be the same.
  • FIG. 3 is a diagram illustrating an example of the configuration of the LUT 43 used in the liquid crystal display device 100.
  • the LUT 43 stores correction values for emphasizing temporal changes in the input image signal in association with the combination of the gradation value of the previous frame and the gradation value of the current frame. .
  • the gradation value of the previous frame is 32 gradations and the gradation value of the current frame is 160 gradations
  • “6 gradations” is set as the correction value in the LUT 43. It is remembered.
  • the addition circuit 44 adds 6 gradations to 160 gradations which are gradation values of the input image signal (the gradation value of the current frame) given from the frame memory 41. By adding, a corrected image signal of 166 gradations is generated and output to the subtraction circuit 46. As described above, the subtracting circuit 46 subtracts the output (“0” or “1”) from the selector 45 for each pixel and outputs the result to the signal line control unit 25.
  • the LUT 43 also stores a negative correction value as a correction value when writing an undershoot voltage. Specifically, there are a case where the gradation values of the previous frame and the current frame are both 224 gradations, and a case where the gradation values of the previous frame and the current frame are both 255 gradations. For example, when the gradation value of the previous frame and the current frame is 224 gradations, the corresponding correction value becomes ⁇ 2 gradations from the LUT 43. By giving this correction value from the LUT 43 to the adder circuit 44, the adder circuit 44 is -2 to 224 gradations which are the gradation values of the input image signal (the gradation value of the current frame) given from the frame memory 41.
  • a corrected image signal of 222 gradations as a result of adding the gradations is generated and output to the subtraction circuit 46.
  • the gradation values of the previous frame and the current frame are both 192 gradations, the corresponding correction value is 0 gradation, so neither overshoot nor undershoot is performed.
  • overshoot driving is performed when the correction value stored in the LUT 43 is a positive value
  • undershoot driving is performed when the correction value is a negative value.
  • FIG. 45 when the gradation values of the previous frame and the current frame are both small, the luminance of the screen is lowered every pause driving period and then gradually recovered.
  • the LUT 43 stores a positive value having a relatively large absolute value as a correction value when the gradation value of the previous frame and the current frame is small, so that the previous frame and the current frame are stored.
  • a negative value or a positive value having a relatively small absolute value is stored as a correction value when the tone value is large.
  • the LUT 43 since the liquid crystal display device 100 is a display device having 256 gradations, the LUT 43 also stores gradation values from 0 gradation to 255 gradation correspondingly. It was said that However, the number of gradations of the liquid crystal display device to which the present invention can be applied is not limited to 256 gradations, and may be larger or smaller than 256 gradations. In that case, the correction value to be stored in the LUT is also increased or decreased according to the number of gradations of the liquid crystal display device.
  • the LUT 43 shown in FIG. 3 stores the gradation values of the previous frame and the current frame only every 32 gradations in order to save the memory capacity. Therefore, a method for obtaining correction values using the LUT 43 corresponding to the gradation values of the previous frame and the current frame that are not stored in the LUT 43 will be described.
  • a more accurate correction value is desired, it may be obtained using a linear interpolation method. Since the linear interpolation method is a well-known interpolation method, detailed description thereof is omitted.
  • FIG. 4 is a diagram illustrating an equivalent circuit of the pixel forming unit 15 included in the liquid crystal display device 100.
  • each pixel forming unit 15 has a gate terminal as a control terminal connected to the scanning line GL passing through the corresponding intersection, and a first conduction terminal connected to the signal line SL passing through the intersection.
  • a common electrode 18, and a liquid crystal layer (not shown) provided in common to the plurality of pixel forming portions 15.
  • a liquid crystal capacitor Ccl formed by the pixel electrode 17 and the common electrode 18 constitutes a pixel capacitor.
  • the voltage applied to the common electrode 18 is generated by a common voltage generation circuit (not shown).
  • an auxiliary capacitor is provided in parallel with the liquid crystal capacitor Ccl in order to reliably hold the voltage in the pixel capacitor.
  • the pixel capacitor is described as being composed of only the liquid crystal capacitor Ccl.
  • the TFT 16 shown in FIG. 4 functions as a switching element that is turned on to write a signal voltage to the liquid crystal capacitor Ccl or turned off to keep the signal voltage in the liquid crystal capacitor Ccl.
  • a TFT using an oxide semiconductor for a channel layer (hereinafter referred to as “oxide TFT”) is used.
  • the channel layer of the TFT 16 is formed of In—Ga—Zn—O containing indium (In), gallium (Ga), zinc (Zn), and oxygen (O).
  • a TFT using In—Ga—Zn—O as a channel layer is referred to as an “In—Ga—Zn—O—TFT”.
  • FIG. 5 is a diagram showing a time change of the signal voltage written in the liquid crystal capacitor Ccl when the In—Ga—Zn—O-TFT 16 is used as the switching element of the pixel forming portion 15 of the liquid crystal display device 100.
  • a positive signal voltage for example, +7 V
  • a negative signal voltage for example, ⁇ 7 V
  • the written voltage is held for a predetermined period. Even if these operations are repeated, the signal voltage written in the liquid crystal capacitor Ccl hardly changes.
  • oxide semiconductor other than In—Ga—Zn—O for example, indium, gallium, zinc, copper (Cu), silicon (Si), tin (Sn), aluminum (Al), calcium (Ca), germanium ( The same effect can be obtained even when an oxide semiconductor containing at least one of Ge) and lead (Pb) is used for the channel layer.
  • FIG. 6 is a diagram for explaining rest driving including overshoot driving in the pixel P (0) whose selector output is “0” in the liquid crystal display device 100.
  • FIG. 7 is a diagram for explaining rest driving including undershoot driving in the pixel P (0) in the liquid crystal display device 100.
  • FIG. 8 is a diagram for explaining rest driving including overshoot driving in the pixel P (1) whose selector output is “1” in the liquid crystal display device 100.
  • FIG. 9 is a diagram for explaining rest driving including undershoot driving in the pixel P (1) in the liquid crystal display device 100.
  • the liquid crystal display device 100 drives the liquid crystal panel 10 by alternately repeating the drive period and the rest period.
  • an active amplifier enable signal is output from the drive / pause controller 31 to the signal line controller 25, and an overshoot voltage or a signal voltage is written to each signal line SL.
  • an inactive amplifier enable signal is output from the drive / pause controller 31 to the signal line controller 25, and the signal line controller 25 and / or the scanning line controller 20 stops operating.
  • a period in which an overshoot voltage is written is referred to as a first driving period
  • a period in which a signal voltage corresponding to display gradation is written is referred to as a second driving period.
  • the frames in each drive period are referred to as a first drive frame and a second drive frame, respectively, and the frames in a pause period are referred to as pause frames.
  • a period for writing the undershoot voltage is referred to as a third driving period
  • a period for writing the signal voltage is referred to as a fourth driving period.
  • the frames in each drive period are referred to as a third drive frame and a fourth drive frame, respectively, and the frames in the pause period are referred to as pause frames.
  • the overshoot voltage, the undershoot voltage, and the signal voltage are not distinguished, they may be simply referred to as a voltage.
  • the driving period and the rest period are provided alternately, and the driving period and the rest period following the driving period are collectively referred to as a rest driving period.
  • the polarity of the signal voltage written to the signal line SL is inverted every pause drive period. For this reason, the polarity of the voltage is positive in the odd-numbered pause drive period and negative in the even-numbered pause drive period.
  • the gradation value of the input image signal in each pause drive period is constant. This is because an image displayed on the liquid crystal panel 10 by the pause driving is considered to include many still images.
  • the present embodiment is not limited to a still image and may be an image suitable for pause driving. In that case, the gradation value of each input image signal in each pause drive period is not always constant. An example in which the gradation value in each pause driving period is not constant will be described later with reference to FIGS.
  • the two upper and lower dashed lines drawn in parallel with the time axis in FIGS. 6 and 7 are lines (boundary lines) indicating the boundary between overshoot drive and undershoot drive.
  • this alternate long and short dash line indicates the applied voltage corresponding to the case where the gradation value of the previous frame and the current frame in the LUT 43 is 224 gradations.
  • the 224 gradations that are gradation values in this case may be referred to as “boundary values”.
  • the first and second drive frames are continuously provided in the drive period of the first pause drive period.
  • the comparison circuit 42 has the input image signal given from the gradation value of the input image signal given from the outside (the gradation value of the current frame) and the previous frame period stored in the frame memory 41.
  • the tone value of the signal (the tone value of the previous frame) is obtained and the result is given to the LUT 43.
  • the LUT 43 outputs a correction value associated with the combination of the gradation value of the previous frame and the gradation value of the current frame to the adding circuit 44. In this case, since the gradation value of the current frame is smaller than the boundary value, the correction value output by the LUT 43 is a positive value.
  • the adder circuit 44 adds the correction value given from the LUT 43 to the gradation value of the current frame given from the frame memory 41, and outputs it to the subtractor circuit 46.
  • the subtracting circuit 46 “0” is subtracted according to the output of the selector 45 (that is, the same value as the output from the adding circuit 44 is left), thereby generating a corrected image signal.
  • the corrected image signal obtained here is converted into an overshoot voltage that is larger than the voltage corresponding to the input image signal by a correction value (indicated as “OS1” in FIG. 6), and written to the signal line SL.
  • the polarity of this overshoot voltage is positive. Thereby, overshoot driving is performed in the first pause driving period.
  • the same signal as the input image signal used in the first drive frame is stored in the frame memory 41.
  • the frame memory 41 gives the stored input image signal to the adder circuit 44.
  • the adder circuit 44 outputs the supplied input image signal to the subtractor circuit 46 without adding the correction value.
  • the subtraction circuit 46 also outputs the input signal as it is to the signal line controller 25 as an image signal without performing any subtraction process in the second drive frame.
  • the image signal is converted into an analog signal voltage corresponding to the input image signal and written to the signal line SL. In this specification, such driving is referred to as “normal driving”.
  • the polarity of this signal voltage is also positive. Thereby, an image desired to be displayed in the first pause driving period is displayed on the liquid crystal panel 10.
  • the first and second drive frames are continuously provided in each drive period of the second pause drive period.
  • overshoot drive is performed using the correction value given from the LUT 43 in the first drive frame.
  • the second driving frame normal driving is performed.
  • the polarities of the overshoot voltage and the signal voltage are negative in the first and second drive frames.
  • a positive overshoot voltage is written in the first driving frame to perform overshoot driving.
  • normal driving is performed by writing a positive signal voltage in the second driving frame, and then a rest period is set.
  • the overshoot drive is performed by writing a negative overshoot voltage in the first drive frame during the even-numbered pause drive period.
  • normal driving is performed by writing a negative signal voltage in the second driving frame, and then a rest period is set.
  • the third and fourth drive frames are continuously provided in the drive period of the first pause drive period.
  • the comparison circuit 42 has the input image signal given from the externally supplied tone value (the tone value of the current frame) and the input image given in the previous frame period stored in the frame memory 41.
  • the tone value of the signal (the tone value of the previous frame) is obtained and the result is given to the LUT 43.
  • the LUT 43 outputs a correction value associated with the combination of the gradation value of the previous frame and the gradation value of the current frame to the adding circuit 44.
  • the correction value output by the LUT 43 is a negative value.
  • the adder circuit 44 adds a correction value to the gradation value of the current frame given from the frame memory 41 to generate a corrected image signal, and outputs the corrected image signal to the subtraction circuit 46.
  • the corrected image signal is converted into an undershoot voltage that is lower than the voltage corresponding to the input image signal by a correction value (indicated as “OS2” in FIG. 7), and written to the signal line SL.
  • the polarity of this undershoot voltage is positive. Thereby, undershoot driving is performed in the first pause driving period.
  • the same signal as the input image signal used in the third drive frame is stored in the frame memory 41.
  • the frame memory 41 gives the stored input image signal to the adder circuit 44.
  • the adder circuit 44 outputs the image signal to the signal line control unit 25 without adding the correction value to the given input image signal.
  • the subtracting circuit 46 also outputs the given input image signal as it is without performing subtraction processing in the fourth drive frame.
  • the image signal is converted into an analog signal voltage corresponding to the input image signal and written to the signal line SL.
  • the polarity of this signal voltage is also positive. Thereby, an image desired to be displayed in the first pause driving period is displayed on the liquid crystal panel 10.
  • the third and fourth drive frames are continuously provided in each drive period of the second pause drive period.
  • the third driving frame since the gradation value of the previous frame is equal to the gradation value of the current frame and the gradation value of the current frame is larger than the boundary value, as in the case of the first pause driving period, the third driving frame.
  • undershoot drive is performed using the correction value given from the LUT 43, and normal drive is performed in the fourth drive frame.
  • the polarities of the undershoot voltage and the signal voltage are negative in the third and fourth drive frames.
  • a pause period in which an image written by the normal drive is continuously displayed until the start of the first drive period of the third pause drive period.
  • a positive undershoot voltage is written in the third drive frame to perform undershoot drive.
  • normal driving is performed by writing a positive signal voltage in the fourth driving frame, and then a rest period is set.
  • a negative undershoot voltage is written in the third drive frame to perform undershoot drive.
  • normal driving is performed by writing a negative signal voltage in the fourth driving frame, and then a rest period is set.
  • the selector 45 In the case of the pixel P (1) whose selector output is “1”, the selector 45 outputs a subtraction value to the subtraction circuit 46 in the first drive frame in the case of overshoot drive and the third drive frame in the case of undershoot drive. Give “1". However, the selector 45 gives “0” as a subtraction value to the subtraction circuit 46 in the second drive frame (FIG. 8) and the fourth drive frame (FIG. 9) that are normally driven.
  • the correction value for the overshoot voltage is (OS1- ⁇ ).
  • is a voltage corresponding to one gradation subtracted in the subtracting circuit 46.
  • the correction value for the undershoot voltage is (OS2 ⁇ ).
  • is a voltage corresponding to one gradation subtracted in the subtracting circuit 46.
  • the first pause drive period in the pixel P (0) whose selector output is “0” will be described with reference to FIG.
  • a correction value given from the LUT 43 is added to generate a positive overshoot voltage, and overshoot drive is performed.
  • the second drive frame a positive analog signal voltage is generated and the normal drive is performed without correcting the gradation value of the current frame.
  • the tone value of the current frame is larger than the boundary value, but is different from the tone value of the input image signal (tone value of the previous frame) in the first pause drive period. For this reason, negative overshoot drive is performed in the first drive frame, and then negative normal drive is performed in the second drive frame.
  • the gradation value of the current frame is larger than the boundary value, and the gradation value of the current frame is equal to the gradation value of the input image signal (the gradation value of the previous frame) in the second pause driving period.
  • positive undershoot drive is performed in the first drive frame, and then normal normal drive is performed in the second drive frame.
  • negative overshoot drive is performed in the first drive frame, and then negative normal drive is performed in the second drive frame.
  • the selector 45 In the case of the pixel P (1) whose selector output is “1”, the selector 45 outputs a subtraction value to the subtraction circuit 46 in the first drive frame in the case of overshoot drive and the third drive frame in the case of undershoot drive. Give “1". However, the selector 45 gives “0” as a subtraction value to the subtraction circuit 46 in the second drive frame and the fourth drive frame that are normally driven.
  • the correction value for the overshoot voltage is (OS1 ⁇ ).
  • is a voltage corresponding to one gradation subtracted in the subtracting circuit 46.
  • the correction value for the undershoot voltage is (OS2 ⁇ ).
  • is a voltage corresponding to one gradation subtracted in the subtracting circuit 46.
  • FIG. 12 is a diagram schematically illustrating a change in luminance when the liquid crystal display device 100 is paused.
  • the luminance rapidly decreases immediately after the signal voltage is written in the pixel formation portion, and then slowly recovers.
  • the luminance rapidly increases immediately after the signal voltage is written in the pixel formation portion, and then slowly decreases.
  • either overshoot drive or undershoot drive is performed according to the gradation value of the input image signal.
  • the brightness does not drop sharply at the 64th and 128th gradations, and the brightness does not rise sharply at the 240th gradation, and the brightness of the displayed image is not affected at any gradation value. Change is suppressed. For this reason, the viewer can hardly recognize the flicker, and the quality of the image displayed on the liquid crystal panel 10 is improved.
  • the signal voltage written to the signal line SL at the end of the driving period has a voltage value corresponding to the input image signal.
  • the liquid crystal display device 100 can always display an image corresponding to the input image signal.
  • an In—Ga—Zn—O-TFT 6 having a very small off-leakage current is used as a switching element of the pixel formation portion 15. For this reason, the luminance reduced immediately after the signal voltage is written is restored to the original luminance in the rest period thereafter.
  • overshoot driving and normal driving, or undershoot driving and normal driving are continuously performed once for each driving period.
  • the drive period may be extended by providing three or more drive frames, overshoot drive or undershoot drive may be performed multiple times, and then normal drive may be performed only once.
  • FIG. 13 is a diagram for explaining pause driving according to this modification. As shown in FIG. 13, during the drive period of the first pause drive period, the overshoot drive is continuously performed twice, and then the normal drive is performed once.
  • the overshoot drive is continuously performed twice during the drive period of each pause drive period, so that the liquid crystal molecules are aligned in the direction of the applied voltage even in the case of a liquid crystal with a slow response speed.
  • the undershoot drive may be continuously performed twice, and then the normal drive may be performed once. Since the effect in this case is the same as that shown in FIG. 13, the description thereof is omitted.
  • the number of times of overshoot drive and undershoot drive is set to 2 times, but when the response speed of the liquid crystal is slower, it may be set to 3 times or more.
  • the voltage value of the overshoot voltage written in the two consecutive overshoot drives is the same.
  • these voltage values may be different, and as shown in FIG. 15, an overshoot voltage that reduces the voltage value stepwise may be written to perform overshoot drive.
  • undershoot driving may be performed by writing an undershoot voltage such that the voltage value increases stepwise.
  • the voltage value corresponding to the input image signal is displayed in the last driving frame of the driving period. It is necessary to perform normal driving for writing the signal voltage.
  • the pixel P (0) having a selector output of “0” and the selector output are Although the arrangement relationship with the pixel P (1) being “1” may be changed, it is preferable not to change it. The reason for this will be described with reference to FIG.
  • the overshoot correction value given from the LUT 43 is 2 gradations and the total of 4 pixels of 2 pixels in the horizontal direction and 2 pixels in the vertical direction is taken as one unit, the overshoot drive of the first frame is performed. Assume that the upper left and lower right pixels are P (1), and the lower left and upper right pixels are P (0).
  • total correction gradation amount 2 gradations in the upper left and lower right pixels, and 4 gradations in the lower left and upper right pixels. It becomes. In this case, the effect of spatial correction is maintained.
  • the total correction amount by both the overshoot drive in the first frame and the overshoot drive in the second frame is equivalent to three gradations in all pixels, and the effect of spatial correction is lost. There is a fear.
  • the TFT of the pixel formation portion 15 is the In—Ga—Zn—O—TFT 16.
  • the channel layer may be a TFT made of amorphous silicon (Si) or polycrystalline silicon.
  • a-TFT TFTs whose channel layers are made of amorphous silicon or polycrystalline silicon are referred to as “a-TFT” and “p-TFT”, respectively.
  • the second modification of the present embodiment is a liquid crystal display device using an a-TFT or a p-TFT as a switching element of the pixel forming unit 15.
  • the configuration of this liquid crystal display device is the same as that of the liquid crystal display device 100 shown in FIG. 1 except that an a-TFT or a p-TFT is used instead of the In—Ga—Zn—O-TFT. Therefore, the description and block diagram are omitted.
  • a liquid crystal display device using an a-TFT is not suitable for displaying a multi-gradation image like a liquid crystal display device using an In-Ga-Zn-O-TFT, but it is like a monochrome image. Any image that can be displayed with two types of brightness can be displayed. Further, by attaching an RGB color filter to the surface of the liquid crystal panel, images represented by eight kinds of colors including black can be displayed.
  • the a-TFT or P-TFT includes a TFT whose channel layer is made of a semiconductor such as amorphous silicon germanium (SiGe) or polycrystalline silicon germanium.
  • the configuration in which the output of the selector 45 is “0” or “1” is exemplified.
  • the value of the selector output is not limited to this, and may be a value selected from two values having an appropriate difference as long as the condition that a correction amount in units smaller than one gradation can be generated spatially is satisfied. Any value can be set.
  • the polarity inversion method of the liquid crystal display device for example, (1) the polarity of the applied voltage to each pixel is inverted so that the applied voltage to the sub-pixel connected to the same signal line becomes the same polarity for each frame. Method (so-called source line inversion method), (2) Method to reverse the polarity of the voltage applied to each pixel so that the sub-pixels connected to the same scanning line have the same polarity for every frame (so-called gate line inversion) (Method), (3) A method in which the polarity of the applied voltage to each pixel is reversed so that the applied voltage to adjacent sub-pixels has the opposite polarity in both the vertical direction and the horizontal direction (for each frame) So-called dot inversion method).
  • FIG. 18 shows four examples of pixel arrangements preferable for the source line inversion method.
  • the “+” or “ ⁇ ” symbol displayed in each sub-pixel represents the polarity of the voltage applied to the sub-pixel in a certain frame.
  • P (A) and P (B) represent pixels to which different selector outputs A and B are given, respectively. For example, when “0” is given as a selector output to P (A), “1” is given to P (B). Further, when “1” is given to P (A) as the selector output, “0” is given to P (B). As described above, the selector output is not limited to “0” or “1”.
  • a preferable pixel arrangement in the case of the source line inversion method is that P (A) and P (B) are aligned along the extending direction (vertical direction) of the signal line. .
  • P (A) or P (B) are not adjacent to each other along the extending direction (vertical direction) of the signal line.
  • the signal line is extended. It is possible to prevent the overshoot amount or the undershoot amount from being biased in the direction. Thereby, even when a pattern in which flicker is conspicuous is displayed, deterioration of flicker can be suppressed.
  • the flicker conspicuous pattern is, for example, a pattern that displays 64 gradations for pixels with many positive subpixels and 0 gradations for pixels with many negative subpixels.
  • FIG. 19 shows four examples of pixel arrangements preferable for the gate line inversion method.
  • a preferable pixel arrangement in the case of the gate line inversion method is that P (A) and P (B) are aligned along the extending direction (horizontal direction) of the scanning line. .
  • P (A) or P (B) are not adjacent to each other along the extending direction (horizontal direction) of the scanning line.
  • the scanning line extension is performed in the case of the gate line inversion method. It is possible to prevent the amount of overshoot or undershoot from being biased in the direction, and to suppress flicker deterioration.
  • FIG. 20 shows four examples of pixel arrangements preferable for the dot inversion method.
  • a preferable pixel arrangement in the case of the dot inversion method is that P (A) and P (B) are arranged on a diagonal line. In other words, P (A) or P (B) are not adjacent to each other on the diagonal line.
  • FIG. 21 shows, as an example, a configuration in which a total of 16 pixels of 4 pixels in the horizontal direction and 4 pixels in the vertical direction are taken as one unit.
  • P (VL) to which the higher binary value is given as the selector output V SEL or P (VU to which the lower one is given is shown at the positions represented by the symbols P (A) to P (D). ) Is assigned.
  • P (VL) or P (VU) can be assigned to each position of the pixels P (A) to P (D) according to the display gradation.
  • the correction value obtained from the LUT 43 is 0 gradation when the display gradation is 0 gradation.
  • P (VU) is assigned to all of P (A) to P (D).
  • the correction value obtained from the LUT 43 is 2 gradations.
  • P (VL) is assigned to P (A) and P (B)
  • P (VU) is assigned to P (C) and P (D).
  • the subtraction circuit 46 performs subtraction for one gradation.
  • the subtraction circuit 46 performs subtraction for 0 gradation, so that the output from the addition circuit 44 is directly used as the signal control unit. 25.
  • the correction amount for the pixels P (A) and P (B) is 1 gradation
  • the correction amount for the pixels P (C) and P (D) is 2 gradations.
  • the spatial correction amount is 1.5 gradations.
  • the subtraction circuit 46 performs subtraction for one gradation.
  • the subtraction circuit 46 performs subtraction for 0 gradation, so that the output from the addition circuit 44 Is output to the signal control unit 25 as it is.
  • the correction amount in the pixel P (A) is 2 gradations
  • the correction amount in the pixels P (B), P (C), and P (D) is 3 gradations, so that 16 pixels are viewed as a whole.
  • the spatial correction amount is 2.75 gradations.
  • the minimum structural unit In the preferred arrangement example shown in FIGS. 21 and 23, four pixels P (A) to P (D) are set as the minimum structural unit, and the four minimum structural units are combined to form a pixel group of 16 pixels. 1 unit is formed.
  • 16 pixels By setting 16 pixels as one unit, it is possible to adjust the amount of overshoot or the amount of undershoot in units of 1/4 gradation. Since the gradation calculation is performed based on the bit calculation, it is preferable that the minimum structural unit is formed of 2 n pixel groups in the horizontal direction and 2 n pixel groups in the vertical direction (where n is Natural number).
  • FIG. 24 shows the result of applying the arrangement examples 1 to 7 shown in FIG. 23 to the pixels P (A) to P (D) shown in FIG.
  • four pixels P (VL) and four pixels P (VU) are not continuous in either the vertical direction or the horizontal direction within one unit of 16 pixels. Has been placed.
  • pixels having different selector outputs V SEL are mixed only in a part of the display area.
  • FIG. 25 A specific example is shown in FIG.
  • the pixel P (A) and the pixel P (B ) And are regularly arranged. In a region other than this region, the pixel P (A) is arranged.
  • the pixel P (A) means the pixel P (0) to which “0” is given as the selector output
  • P (B) means the pixel P (1) to which “1” is given.
  • the position and size of the region where the pixel P (A) and the pixel P (B) are mixedly arranged can be arbitrarily set according to the application.
  • the pixel P (VL) and the pixel P (VU) may be regularly arranged only in the area.
  • the pixel P (VL) and the pixel P (VU) are defined only in the natural image region. You may make it arrange
  • FIG. 26 is a block diagram showing a configuration of a liquid crystal display device 200 according to the second embodiment of the present invention.
  • the liquid crystal display device 200 shown in FIG. 26 includes the liquid crystal panel 10, the scanning line control unit 20, the signal line control unit 25, the timing control unit 30, and the gradation control unit 40, similarly to the liquid crystal display device 100 shown in FIG. I have.
  • the configuration of the gradation control unit 40 is different from that of the gradation control unit 40 shown in FIG. Therefore, in FIG. 26, the same components as those shown in FIG. 1 are denoted by the same reference symbols as the components shown in FIG. explain.
  • an LUT 143 described later is used instead of the LUT 43 shown in FIG.
  • FIG. 27 is a diagram showing an example of the configuration of the LUT 143 used in the liquid crystal display device 200.
  • the LUT 143 stores correction values for emphasizing temporal changes in the input image signal in association with only combinations in which the gradation value of the previous frame is equal to the gradation value of the current frame.
  • the correction value corresponding to the gradation value of the previous frame corresponding to 32 gradations is stored only when the gradation value of the current frame is 32 gradations, and corrections corresponding to other gradation values are stored.
  • the value is not stored.
  • the correction value when the gradation values of the previous frame and the current frame are small is a positive value, but the correction value when they are large may be a negative value. More specifically, it is a negative value only when the gradation values of the previous frame and the current frame are 224 gradations and 255 gradations, and is a positive value at other times.
  • the comparison circuit 42 gives the result to the LUT 143 only when it is determined that the gradation value of the previous frame is equal to the gradation value of the current frame.
  • the LUT 143 gives a correction value corresponding to the gradation value given from the comparison circuit 42 to the addition circuit 44.
  • the adder circuit 44 adds the correction value to the gradation value of the current frame and outputs it to the subtractor circuit 46.
  • the subtracting circuit 46 generates a corrected image signal by subtracting the selector output V SEL given according to the position of the pixel to be written from the signal input from the adding circuit 44.
  • the corrected image signal is output to the signal line control unit 25.
  • the comparison circuit 42 determines that the gradation value of the previous frame is not equal to the gradation value of the current frame, the comparison circuit 42 does not give the result to the LUT 143. For this reason, the adding circuit 44 outputs the gradation value of the current frame to the signal line controller 25 as an image signal without correcting the gradation value of the current frame.
  • the gradation value of the previous frame is equal to the gradation value of the current frame not only when they are completely equal, but also when they are substantially equal.
  • substantially equal gradation values include gradation values from +8 to -8 for each gradation value described in the LUT 143.
  • one gradation value is 32 gradations
  • the other gradation value from 24 gradations to 40 gradations is substantially equal to one 32 gradations.
  • the adding circuit 44 determines the gradation of the previous frame and the current frame of the LUT 143. Five gradations which are correction values when the value is 32 are added to the gradation value of the current frame.
  • FIG. 28 is a diagram for explaining pause driving including overshoot driving when the gradation value of the previous frame is the same as the gradation value of the current frame.
  • FIG. 29 is a diagram for explaining pause driving when the gradation value of the previous frame is different from the gradation value of the current frame. Note that the pause drive shown in FIG. 28 is the same as the pause drive described in FIG. FIG. 28 to FIG. 29 are diagrams illustrating pause driving for the pixel P (0). Since the subtraction circuit 46 subtracts “1” from the overshoot drive or undershoot drive corrected image signal for the pixel P (1), it is the same as in the first embodiment, and the description thereof is also omitted.
  • the first and second driving frames are provided continuously or the third and fourth driving are performed when the gradation value of the previous frame is different from the gradation value of the current frame.
  • the rest period is provided, only the third drive frame is provided, and then the fourth drive frame is provided. There may be a rest period. In this case, since the second or fourth drive frame is not provided, the power consumption of the liquid crystal display device can be reduced.
  • FIG. 30 is a block diagram of a liquid crystal display device 300 according to the first modification of the present embodiment.
  • a liquid crystal display device 300 shown in FIG. 30 includes a liquid crystal panel 10, a scanning line control unit 20, a signal line control unit 25, a timing control unit 30, and a gradation control unit 40, similarly to the liquid crystal display device 100 shown in FIG. I have.
  • the configuration of the gradation control unit 40 is different from that of the gradation control unit 40 shown in FIG. Therefore, in FIG. 30, the same constituent elements as those shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG. explain.
  • the gradation control unit 40 includes a frame memory 41, an addition circuit 44, and an LUT 243, but does not include a comparison circuit.
  • the reason why the comparison circuit is not provided in this modification is that it is not necessary to determine whether or not the gradation value of the previous frame is equal to the gradation value of the current frame.
  • FIG. 31 is a diagram illustrating an example of the configuration of the LUT 243 used in the present modification. Unlike the LUT 43 shown in FIG. 3, the LUT 243 stores only the correction value for the gradation value of the current frame. As described above, the correction value is determined only by the gradation value of the current frame regardless of the gradation value of the previous frame.
  • the correction value of the current frame gradation value of 160 gradations or less is a positive value
  • the correction value of 192 gradations is zero
  • the correction value of 224 gradations or more is a negative value.
  • the adder circuit 44 determines that the current frame is correct when the correction value corresponding to the gradation value of the current frame is a positive value regardless of the gradation value of the previous frame.
  • the correction value is added to the tone value of the correction signal to generate a corrected image signal, which is output to the subtraction circuit 46. Thereby, overshoot driving is performed. If the correction value corresponding to the gradation value of the current frame is a negative value, a correction image signal is generated by subtracting the correction value and output to the subtraction circuit 46. Thereby, undershoot driving is performed. If the correction value is zero, the input image signal is output to the subtraction circuit 46 without being corrected. Since the processing in the subtraction circuit 46 is the same as that in the first embodiment, the description thereof is omitted.
  • FIG. 32 is a diagram for explaining pause driving including overshoot driving when the gradation value of the previous frame and the gradation value of the current frame are the same
  • FIG. 33 shows the gradation value of the previous frame and the current frame. It is a figure for demonstrating the rest drive including the undershoot drive in case the gradation value is the same
  • FIG. 34 is a diagram for explaining pause driving when the gradation value of the previous frame is different from the gradation value of the current frame.
  • FIGS. 32 to 34 are diagrams for explaining pause driving for the pixel P (0).
  • the first and second drive frames are continuously provided in the drive period of the first pause drive period.
  • the adder circuit 44 corresponds to the gradation value of the current frame supplied from the frame memory 41.
  • the correction value is given from the LUT 243, the correction value is added to the gradation value of the current frame to generate a corrected image signal, which is output to the subtraction circuit 46.
  • the corrected image signal output from the subtraction circuit 46 is converted into an overshoot voltage and written to the signal line SL.
  • the polarity of the analog signal voltage is positive. Thereby, overshoot driving is performed.
  • the same signal as the input image signal used in the first drive frame is stored in the frame memory 41.
  • the addition circuit 44 outputs the correction value as an image signal to the subtraction circuit 46 without adding the correction value.
  • the subtraction circuit 46 does not perform the subtraction process, and the image signal is converted into a signal voltage corresponding to the input image signal and written to the signal line SL. The polarity of this analog signal voltage is also positive. Thereby, normal driving is performed.
  • overshoot drive is performed using the correction value given from the LUT 243, and in the second drive frame, a positive signal voltage is written to the signal line SL by performing normal drive. Thereafter, a pause period in which an image written by the normal drive is continuously displayed until the start of the first drive period of the second pause drive period.
  • the first and second drive frames are continuously provided even during the drive period of the second pause drive period.
  • overshoot driving is performed in the first driving frame based on the corrected image signal obtained by adding the correction value given from the LUT 243 to the gradation value of the current frame
  • Normal driving is performed in the second driving frame.
  • a negative voltage is written in any drive frame.
  • a pause period in which an image written by the normal drive is continuously displayed until the start of the first drive period of the third pause drive period.
  • a positive overshoot voltage is written and overshoot drive is performed.
  • a positive signal voltage is written, normal driving is performed, and then a rest period is set.
  • a negative overshoot voltage is written and overshoot drive is performed.
  • a negative signal voltage is written, normal driving is performed, and then a rest period is set.
  • the third and fourth drive frames are continuously provided in the drive period of the first pause drive period. Since the gradation value of the input image signal (the gradation value of the current frame) is larger than the boundary value, the adder circuit 44 corresponds to the gradation value of the current frame supplied from the frame memory 41 in the third drive frame.
  • the correction value is given from the LUT 243, the correction value is subtracted from the gradation value of the current frame to generate a corrected image signal, which is output to the subtraction circuit 46.
  • the corrected image signal output from the subtraction circuit 46 is converted into an undershoot voltage and written to the signal line SL.
  • the polarity of the analog signal voltage is positive. As a result, undershoot driving is performed.
  • the same signal as the input image signal used in the third drive frame is stored in the frame memory 41.
  • the adding circuit 44 outputs the correction value to the subtracting circuit 46 without subtracting the correction value.
  • the image signal output from the subtracting circuit 46 is converted into a signal voltage corresponding to the input image signal and written to the signal line SL.
  • the polarity of this analog signal voltage is also positive. Thereby, normal driving is performed.
  • undershoot drive is performed using the correction value given from the LUT 243, and in the fourth drive frame, a positive signal voltage is written to the signal line SL by performing normal drive. Thereafter, a pause period in which an image written by the normal drive is continuously displayed until the start of the first drive period of the second pause drive period.
  • the third and fourth drive frames are continuously provided even during the drive period of the second pause drive period.
  • the gradation value of the current frame is greater than or equal to the boundary value. Therefore, undershoot driving is performed based on the corrected image signal obtained by subtracting the correction value given from the LUT 243 from the gradation value of the current frame, and normal driving is performed in the fourth driving frame. However, a negative voltage is written in any drive frame. Thereafter, a pause period in which an image written by the normal drive is continuously displayed until the start of the first drive period of the third pause drive period.
  • a positive undershoot voltage is written and undershoot drive is performed.
  • normal driving is performed by writing a positive signal voltage, and then a rest period is set.
  • a negative undershoot voltage is written to perform undershoot drive.
  • normal driving is performed by writing a negative signal voltage, and then a rest period is set.
  • overshoot driving is performed when the gradation value of the current frame is smaller than the boundary value
  • undershoot driving is performed when the gradation value of the current frame is larger than the boundary value.
  • overshoot drive is performed during the first and second pause drive periods
  • undershoot drive is performed during the third and fourth pause drive periods.
  • the correction amount stored in the LUT 243 is the same when the input image signal changes from positive polarity to negative polarity and when the input image signal changes from negative polarity to positive polarity.
  • the dielectric anisotropy of the liquid crystal varies depending on the direction of the voltage applied to the liquid crystal layer, and when there are directions in which liquid crystal molecules are easily aligned and directions that are difficult to align, the response speed of the liquid crystal varies depending on the direction of the applied voltage .
  • an LUT also referred to as “first table” that stores a correction value when the direction of the applied voltage is in a certain direction in the gradation control unit of the liquid crystal display device, and a correction value when the direction is opposite to the LUT.
  • LUT also referred to as “second table”
  • LUT also referred to as “second table”
  • the pixel P (1) is the same as the first embodiment in that the subtraction circuit 46 performs the process of subtracting “1” given as the selector output V SEL. Detailed description is omitted.
  • FIG. 35 is a diagram for explaining pause driving including overshoot driving when the gradation value of the previous frame and the gradation value of the current frame are the same
  • FIG. 36 illustrates the gradation value of the previous frame and the current frame. It is a figure for demonstrating the rest drive including the undershoot drive in case the gradation value is the same.
  • the input image signal changes from positive polarity to negative polarity and when it changes from negative polarity to positive polarity.
  • the absolute value of the voltage value of the overshoot voltage when the overshoot voltage is different and changes from negative polarity to positive polarity is larger than the absolute value of the voltage value in the opposite case.
  • Such overshoot driving is performed by changing the absolute value of the correction value of the LUT used when changing from negative polarity to positive polarity even when the gradation values of the previous frame and the current frame are the same. This is done by making it larger than the absolute value of the correction value of the LUT used when changing to.
  • the input image signal changes from positive polarity to negative polarity and the negative image changes from positive polarity to positive polarity.
  • the undershoot voltage is different, and the absolute value of the voltage value of the undershoot voltage when changing from negative polarity to positive polarity is larger than the absolute value of the voltage value in the opposite case.
  • Such undershoot driving is performed by setting the absolute value of the LUT correction value used when changing from negative polarity to positive polarity to the absolute value of the LUT correction value used when changing from positive polarity to negative polarity. It is done by making it bigger.
  • the present modification can be similarly applied not only when the gradation value of the previous frame and the gradation value of the current frame are the same, but also when they are different. Further, when the correction values OS1 and OS2 of the voltage when changing from the positive polarity to the negative polarity are larger than the correction values OS1 and OS2 of the voltage when changing in the reverse direction, It can be driven in the same manner.
  • FIG. 37 is a block diagram of a liquid crystal display device 400 according to the third embodiment of the present invention.
  • a liquid crystal display device 400 shown in FIG. 37 is different from the liquid crystal display device 100 shown in FIG. 1 in that a temperature sensor 35 is provided in the timing control unit 30 and a gradation control unit 40 is provided for each temperature range. LUTs 343a to 343c are included.
  • the same components as those shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG. explain.
  • FIG. 38 is a diagram showing a room temperature LUT 343a used in the liquid crystal display device 400
  • FIG. 39 is a diagram showing a high temperature LUT 343b
  • FIG. 40 is a diagram showing a low temperature LUT 343c.
  • the absolute value of the correction value is set so as to decrease in the order of the LUT 343c for low temperature, the LUT 343a for room temperature, and the LUT 343b for high temperature.
  • overshoot drive and undershoot drive at a low temperature at which the response speed of the liquid crystal decreases is emphasized, and then overshoot and undershoot at room temperature are emphasized. Further, overshoot drive and undershoot drive at high temperatures are suppressed.
  • the temperature sensor 35 for obtaining temperature information is also required.
  • the temperature sensor 35 is provided in the timing control unit 30, and one of the LUTs 343a to 343c is selected based on the temperature information from the temperature sensor 35. If any one of the LUTs 343a to 343c is selected, the overshoot drive or the undershoot drive is performed using the correction value stored in the selected LUT in the same manner as in the above embodiments. .
  • the room temperature LUT 343a is used when the temperature is 10 ° C. or more and less than 40 ° C.
  • the high temperature LUT 343b is 40 ° C. or more
  • the low temperature LUT 343c is less than 10 ° C.
  • the range can be adjusted as appropriate.
  • the number of LUTs 343 is not limited to three, and may be two or four or more depending on the temperature range in which the liquid crystal display device 400 is used.
  • the temperature sensor 35 is provided in the timing control unit 30, but may be provided on the liquid crystal panel 10 separately from the timing control unit 30.
  • the timing control unit 30 acquires temperature information from the temperature sensor 35 through serial communication, and selects any one of the LUTs 343a to 343c corresponding to the temperature information.
  • the temperature sensor 35 can be provided at an arbitrary position on the insulating substrate. Further, when the temperature sensor 35 is provided in the timing control unit 30, the circuit configuration of the timing control unit 30 is not complicated. Thereby, the manufacturing cost of the liquid crystal display device 400 can be reduced.
  • overshoot drive or undershoot drive is performed by selecting any one of the LUTs 343a to 343c according to the ambient temperature of the liquid crystal display device 400 measured by the temperature sensor 35. Therefore, the optimum overshoot drive or undershoot drive can be performed. Accordingly, even in the liquid crystal display device 400 used in a wide temperature range, a decrease in luminance at the time of writing a signal voltage is suppressed, so that the viewer can hardly recognize flicker.
  • correction value data for room temperature, high temperature, and low temperature are stored in advance in a nonvolatile memory, and appropriate correction data is read based on temperature information from the temperature sensor 35. May be used.
  • a correction value associated with the gradation value of the previous frame and the gradation value of the current frame is given to the adding circuit 44. Thereby, the number of LUTs can be reduced, and the manufacturing cost of the liquid crystal display device 500 can be reduced.
  • the liquid crystal display device 400 may have a configuration in which the comparison circuit is eliminated.
  • the LUTs 343a to 343c store only the correction value for the gradation value of the current frame for each temperature range. As described above, the correction value is determined only by the gradation value of the current frame regardless of the gradation value of the previous frame. Therefore, the addition circuit 44 adds the correction value stored in any one selected from the LUTs 343a to 343c according to the temperature to all the gradation values of the current frame regardless of the gradation value of the previous frame. To generate a corrected image signal.
  • the manufacturing cost can be further reduced by further simplifying the configuration of the liquid crystal display device 400.
  • liquid crystal display devices according to the above embodiments and their modifications are driven by dot inversion driving.
  • it can be applied not only to dot inversion driving but also to AC driving such as line inversion driving, column inversion driving, and frame inversion driving, and the effect in this case is the same as the effect of dot inversion driving. Play.
  • Liquid crystal panel 15 Pixel formation part 16 Thin film transistor (TFT) 17 pixel electrode 18 common electrode 20 scanning line control unit 25 signal line control unit 30 timing control unit 35 temperature sensor 40 gradation control unit 41 frame memory 42 comparison circuit 43 lookup table (LUT) 44 addition circuit 45 selector 46 subtraction circuit 100 liquid crystal display device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

 交流駆動によって間欠駆動を行うときの表示品位の低下を抑制することができる液晶表示装置およびその駆動方法を提供する。駆動期間と休止期間とを含む間欠駆動を行う液晶表示装置100は、入力画像信号から、表示用の画像信号と補正用の画像信号とを生成する階調制御部40を備える。信号線制御部25は、駆動期間において前記表示用の画像信号を書き込む前に、前記補正用の画像信号を前記複数の信号線へ書き込む。LUT43には、少なくとも現フレームの階調値に対応づけられた補正用階調値が記憶されている。加算回路44は、LUT43から読み出した補正用階調値に基づいて入力画像信号を補正する。減算回路46は、画素領域において、少なくとも第1の画素と第2の画素とから構成される規則的な画素パターンを定め、第1の画素に対する加算回路44からの出力を所定の階調だけ変化させる。

Description

液晶表示装置およびその駆動方法
 本発明は、液晶表示装置およびその駆動方法に関し、特に、交流駆動による休止駆動が可能な液晶表示装置およびその駆動方法に関する。
 近年、小型で軽量の電子機器の開発が活発に行われている。このような電子機器に搭載される液晶表示装置は低消費電力であることが求められている。液晶表示装置の消費電力を低減する駆動方法の1つとして、走査線を走査して信号電圧の書込みを行う駆動期間と、全ての走査線を非走査状態にして書込みを休止する休止期間とを設ける「休止駆動」と呼ばれる駆動方法がある。休止駆動では、休止期間に、走査線駆動回路および/または信号線制御部に制御用の信号などを与えないようにして、走査線駆動回路および/または信号線制御部の動作を休止させることにより、液晶表示装置の低消費電力化を図る。このような休止駆動は「低周波駆動」または「間欠駆動」とも呼ばれる。
 液晶表示装置に用いられる液晶パネルでは、液晶層を挟持する画素電極と共通電極との間に電圧を印加すれば、液晶の誘電率異方性のために液晶分子の配向方向(長軸方向)が変化する。また、液晶は光学異方性を有するので、液晶分子の配向方向が変化すると、液晶層を透過する光の偏光方向が変化する。このため、液晶層に印加する電圧によって、液晶層を透過する光の光量を制御し、液晶パネルに画像を表示することができる。
 しかし、印加電圧の変化に応じて液晶が応答するためには、ある程度の時間がかかる。例えば、現在広く使用されているTN(Twisted Nematic)方式、IPS(In Plane Switching)方式、VA(Vertically Aligned)方式などの液晶表示装置では、液晶が応答するまでに、50ms程度の時間がかかる場合がある。また、液晶の応答速度は温度によって変化し、温度が低いほど応答速度は遅くなる。
 さらに、画像信号の周波数が60Hzの場合、1フレーム期間は16.7msである。このため、液晶の応答期間が1フレーム期間よりも長くなれば、画面に残像が発生し、画像の表示品位が低下する。
 そこで、例えば特開2004-4629号公報(特許文献1)や特開2011-170327号公報(特許文献2)には、液晶層に対して本来印加すべき電圧よりも大きな電圧を印加する「オーバーシュート駆動」を行う液晶表示装置が開示されている。オーバーシュート駆動では、前フレームの階調値と現フレームの階調の組合せにそれぞれ対応づけられた補正値を記憶するルックアップテーブル(「LUT」または「テーブル」という)が使用される。すなわち、前フレームの階調値と現フレームの階調値の組合せに対応づけられた補正値をLUTから読み出し、当該補正値を用いて入力画像信号を補正した補正画像信号を出力する。この補正画像信号を用いてオーバーシュート駆動を行うことにより、液晶表示装置の表示速度を速くすることができる。
特開2004-4629号公報 特開2011-170327号公報
 液晶表示装置では、液晶層に同じ極性の電圧を印加し続ければ、焼き付きが生じて液晶層が劣化する。そこで、液晶層の焼き付きを防ぐために、信号電圧を書き込むごとにその極性を反転させる交流駆動が行われる。図44は、従来の交流駆動による休止駆動を行う方法を説明するための図である。図44に示すように、第1休止駆動期間では、最初に正極性の信号電圧を書き込み、それに続く休止期間にその信号電圧を保持し続ける。第2休止駆動期間では、最初に負極性の信号電圧を書き込み、それに続く休止期間にその信号電圧を保持し続ける。以下同様にして、休止駆動期間ごとに、極性を反転させた信号電圧を交互に書き込み、それに続く休止期間にその信号電圧を保持し続けることを繰り返す。
 図45は、従来の交流駆動による休止駆動において、64、128、200、および240階調値に対応する入力画像信号を画素形成部にそれぞれ書き込んだ時の輝度の変化を模式的に示す図である。図45に示すように、0階調(黒表示)から255階調(白表示)までの256階調表示が可能な液晶表示装置において、入力画像信号が64階調の場合、画素形成部に信号電圧を書き込んだ直後に輝度が急激に低下し、その後ゆっくりと回復する。128階調の場合も同様に、画素形成部に信号電圧を書き込んだ直後に輝度が低下し、その後ゆっくりと回復する。しかし、64階調の場合に比べて、画素形成部に信号電圧を書き込んだ直後の輝度の低下が少ない。また、200階調の場合には、画素形成部に信号電圧を書き込んでも輝度は変化しない。一方、240階調の場合には、画素形成部に信号電圧を書き込んだ直後に輝度が上昇し、その後ゆっくりと低下する。
 図46は、従来の交流駆動による休止駆動において、64階調の入力画像信号を書き込んだときの輝度の変化を説明するための図であり、図47は、従来の交流駆動による休止駆動において、240階調の入力画像信号を書き込んだときの輝度の変化を説明するための図である。まず、図46を参照して、64階調の入力画像信号を書き込んだ直後に輝度が急激に低下し、その後ゆっくりと回復する理由を説明する。図46において、画素形成部Aと画素形成部Bとは隣接する画素形成部であり、反転駆動によって極性が異なるとする。まず、ある駆動期間に画素形成部Aは正極性であり、画素形成部Bは負極性である。次の駆動期間では極性が反転し、画素形成部Aは負極性になり、画素形成部Bは正極性になる。画素形成部Aに印加する信号電圧の極性を正極性から負極性に反転させれば、画素形成部Aの輝度は急激に低下し、一定値になる。これに対して、画素形成部Bに印加する信号電圧の極性を負極性から正極性に反転させれば、画素形成部Bの輝度はゆっくり上昇し、一定値に近づく。視聴者は、画素形成部Aと画素形成部Bの輝度変化を合わせたものを画面全体の輝度として認識する。したがって、この場合、視聴者にとっては、画面全体の輝度が、極性の反転時に急激に低下し、その後ゆっくり回復するように見える。
 なお、上記説明は入力画像信号が64階調の場合について説明したが、128階調の場合も同様である。ただし、128階調の場合は、64階調の場合に比べて、極性を反転させたときの輝度の低下が小さい。
 次に、240階調の入力画像信号を書き込む場合について説明する。図47を参照して、240階調の入力画像信号を書き込んだ直後に輝度が急激に上昇し、その後ゆっくりと低下する理由を説明する。図46に示す場合と同様に、画素形成部Aと画素形成部Bとは隣接する画素形成部であり、反転駆動によって極性が異なるとする。まず、ある駆動期間に画素形成部Aは正極性であり、画素形成部Bは負極性である。次の駆動期間では極性が反転し、画素形成部Aは負極性になり、画素形成部Bは正極性になる。極性を反転させる際に、画素形成部Aに負極性の信号電圧を印加すれば、画素形成部Aの輝度はゆっくりと低下し、一定値に近づく。これに対して、画素形成部Bに負極性の信号電圧を印加すれば、画素形成部Bの輝度は急激に上昇し、一定値になる。この場合、視聴者は、画素形成部Aと画素形成部Bの輝度変化を合わせたものを画面全体の輝度として認識するので、極性の反転時に画面全体の輝度が急激に上昇し、その後ゆっくり低下すると視認する。
 このような画面の輝度の変化は、信号電圧の極性を反転させたときに液晶分子の配向方向がその変化に追従できないために生じる現象である。この輝度の変化は、動画を表示する際には画像の変化が速いので、視聴者は輝度の変化をほとんど認識できない。しかし、休止駆動時には、視聴者はこの輝度の変化をフリッカとして認識するようになるので、画像の表示品位が低下するという問題が生じる。このフリッカは、入力画像信号の階調値が変化しない場合であっても発生する。
 なお、極性を反転させる際に低下した電圧が時間の経過と共に信号電圧に近づくことによって、休止期間の輝度が徐々に高くなるのは、画素形成部のスイッチング素子として、チャネル層が酸化物半導体からなる薄膜トランジスタ(Thin Film Transistor:以下「TFT」という)を用いているからである。なお、チャネル層が酸化物半導体からなるTFTの詳細は後述する。
 特許文献1は、通常駆動時におけるオーバーシュート駆動について開示している。しかし、特許文献1は交流駆動による休止駆動を行ったときに生じるフリッカを防止することが可能なオーバーシュート駆動については開示も示唆もしていない。
 また、特許文献2は、オーバーシュート量を決める手段としてLUTを用いることについて開示している。しかし、この構成では、LUTに規定されている補正量の最小単位でしか、階調の制御ができない。例えば、LUTに規定されている補正量が1階調刻みである場合には、1階調刻みでの階調制御は可能であるが、例えば0.5階調刻みでの階調制御は不可能である。
 そこで、本発明は、交流駆動によって休止駆動を行うときの表示品位の低下を、より細かい階調刻みで抑制することができる液晶表示装置を提供することを目的とする。
 本発明の一実施形態にかかる液晶表示装置は、駆動期間と休止期間とを含む間欠駆動を行う液晶表示装置であって、複数の走査線と、前記複数の走査線とそれぞれ交差する複数の信号線と、前記複数の走査線および前記複数の信号線の各交差点に形成された画素形成部と、前記複数の走査線を順に選択して走査する走査線制御部と、入力画像信号から、表示用の画像信号と補正用の画像信号とを生成する階調制御部と、駆動期間において前記表示用の画像信号を書き込む前に、前記補正用の画像信号を前記複数の信号線へ書き込む信号線制御部とを備える。
 前記階調制御部は、前記入力画像信号の少なくとも現フレームの階調値に対応づけられた補正用階調値を記憶した補正値記憶部と、前記補正値記憶部から読み出した補正用階調値に基づいて入力画像信号を補正する第1の補正回路と、前記画素形成部を含んで構成される画素領域において、少なくとも第1の画素と第2の画素とから構成される規則的な画素パターンを定め、前記第1の画素に対する前記第1の補正回路からの出力を所定の階調だけ変化させる第2の補正回路とを備える。
 本発明によれば、交流駆動によって休止駆動を行うときの表示品位の低下を、より細かい階調刻みで抑制し得る液晶表示装置を提供できる。
本発明の第1の実施形態に係る液晶表示装置の構成を示すブロック図である。 図1に示す液晶表示装置における画素配置の一例を示す図である。 図1に示す液晶表示装置に使用するLUTの構成の一例を示す図である。 図1に示す液晶表示装置に含まれる画素形成部の等価回路を示す図である。 図1に示す液晶表示装置の画素形成部のスイッチング素子としてIn-Ga-Zn-O-TFTを使用したとき、液晶容量に書き込まれた信号電圧の時間変化を示す図である。 図1に示す液晶表示装置において、セレクタ出力が「0」である画素におけるオーバーシュート駆動を含む休止駆動を説明するための図である。 図1に示す液晶表示装置において、セレクタ出力が「0」である画素におけるアンダーシュート駆動を含む休止駆動を説明するための図である。 図1に示す液晶表示装置において、セレクタ出力が「1」である画素におけるオーバーシュート駆動を含む休止駆動を説明するための図である。 図1に示す液晶表示装置において、セレクタ出力が「1」である画素におけるアンダーシュート駆動を含む休止駆動を説明するための図である。 図1に示す液晶表示装置において、セレクタ出力が「0」である画素に対する、前フレームの階調値と現フレームの階調値が異なる場合を含む休止駆動を説明するための図である。 図1に示す液晶表示装置において、セレクタ出力が「1」である画素に対する、前フレームの階調値と現フレームの階調値が異なる場合を含む休止駆動を説明するための図である。 図1に示す液晶表示装置において、休止駆動を行ったときの輝度の変化を模式的に示す図である。 第1の実施形態の第1の変形例において、オーバーシュート駆動を2回含む休止駆動を説明するための図である。 第1の実施形態の第1の変形例において、アンダーシュート駆動を2回含む休止駆動を説明するための図である。 第1の実施形態の第1の変形例において、電圧値が段階的に小さくなるオーバーシュート駆動を含む休止駆動を説明するための図である。 第1の実施形態の第1の変形例において、電圧値が段階的に高くなるアンダーシュート駆動を含む休止駆動を説明するための図である。 第1の実施形態の第1の変形例において、オーバーシュート駆動を2回含む休止駆動を行う場合の効果を、画素配置が異なる場合について説明するための図である。 第1の実施形態の変形例にかかる液晶表示装置がソースライン反転方式の場合において、好ましい画素配置の一例を示す図である。 第1の実施形態の変形例にかかる液晶表示装置がゲートライン反転方式の場合において、好ましい画素配置の一例を示す図である。 第1の実施形態の変形例にかかる液晶表示装置がドット反転方式の場合において、好ましい画素配置の一例を示す図である。 第1の実施形態の変形例にかかる液晶表示装置における好ましい画素配置の一例を示す図である。 第1の実施形態の変形例にかかる液晶表示装置における好ましい画素配置の一例を示す図である。 第1の実施形態の変形例にかかる液晶表示装置における好ましい画素配置の他の例を示す図である。 第1の実施形態の変形例にかかる液晶表示装置における好ましい画素配置の他の例を示す図である。 第1の実施形態の変形例にかかる液晶表示装置における好ましい画素配置の他の例を示す図である。 本発明の第2の実施形態に係る液晶表示装置の構成を示すブロック図である。 図26に示す液晶表示装置に使用するLUTの構成の一例を示す図である。 図26に示す液晶表示装置において、前フレームの階調値と現フレームの階調値が同じ場合のオーバーシュート駆動を含む休止駆動を説明するための図である。 図26に示す液晶表示装置において、前フレームの階調値と現フレームの階調値が異なる場合の休止駆動を説明するための図である。 図26に示す液晶表示装置の第1の変形例に係る液晶表示装置のブロック図である。 図30に示す第1の変形例に係る液晶表示装置に使用するLUTの構成の一例を示す図である。 図30に示す液晶表示装置において、前フレームの階調値と現フレームの階調値が同じ場合のオーバーシュート駆動を含む休止駆動を説明するための図である。 図30に示す液晶表示装置において、前フレームの階調値と現フレームの階調値が同じ場合のアンダーシュート駆動を含む休止駆動を説明するための図である。 図30に示す液晶表示装置において、前フレームの階調値と現フレームの階調値が異なる場合の休止駆動を説明するための図である。 図26に示す液晶表示装置の第2の変形例において、前フレームの階調値と現フレームの階調値が同じ場合のオーバーシュート駆動を含む休止駆動を説明するための図である。 図26に示す液晶表示装置の第2の変形例において、前フレームの階調値と現フレームの階調値が同じ場合のオーバーシュート駆動を含む休止駆動を説明するための図である。 本発明の第3の実施形態に係る液晶表示装置のブロック図である。 図37に示す液晶表示装置で使用される室温用のLUTを示す図である。 図37に示す液晶表示装置で使用される室温用のLUTを示す図である。 図37に示す液晶表示装置で使用される室温用のLUTを示す図である。 第3の実施形態の第1の変形例に係る液晶表示装置の構成を示すブロック図である。 第3の実施形態に係る液晶表示装置において、比較回路をなくした液晶表示装置の構成を示すブロック図である。 第3の実施形態の第1の変形例に係る液晶表示装置において、比較回路をなくした液晶表示装置の構成を示すブロック図である。 従来の交流駆動による休止駆動を行う方法を説明するための図である。 従来の交流駆動による休止駆動において、64、128、200、および240階調値に対応する入力画像信号を画素形成部にそれぞれ書き込んだ時の輝度の変化を模式的に示す図である。 従来の交流駆動による休止駆動において、64階調の入力画像信号を書き込んだときの輝度の変化を説明するための図である。 従来の交流駆動による休止駆動において、240階調の入力画像信号を書き込んだときの輝度の変化を説明するための図である。
 本発明の第1の構成にかかる液晶表示装置は、駆動期間と休止期間とを含む間欠駆動を行う液晶表示装置であって、複数の走査線と、前記複数の走査線とそれぞれ交差する複数の信号線と、前記複数の走査線および前記複数の信号線の各交差点に形成された画素形成部と、前記複数の走査線を順に選択して走査する走査線制御部と、入力画像信号から、表示用の画像信号と補正用の画像信号とを生成する階調制御部と、駆動期間において前記表示用の画像信号を書き込む前に、前記補正用の画像信号を前記複数の信号線へ書き込む信号線制御部とを備える。前記階調制御部は、前記入力画像信号の少なくとも現フレームの階調値に対応づけられた補正用階調値を記憶した補正値記憶部と、前記補正値記憶部から読み出した補正用階調値に基づいて入力画像信号を補正する第1の補正回路と、前記画素形成部を含んで構成される画素領域において、少なくとも第1の画素と第2の画素とから構成される規則的な画素パターンを定め、前記第1の画素に対する前記第1の補正回路からの出力を所定の階調だけ変化させる第2の補正回路とを備える。
 この構成によれば、階調制御部における第2の補正回路が、画素領域において少なくとも第1の画素と第2の画素とから構成される規則的な画素パターンを定め、前記第1の画素に対する前記第1の補正回路からの出力を所定の階調だけ変化させる。これにより、その画素パターン内の第1の画素に相当する入力画像信号は、第1の補正回路による補正用階調値に基づく補正と、第2の補正回路による前記所定の階調による補正とを受ける。一方で、第2の画素に入力画像信号は、第1の補正回路による補正用階調値に基づく補正のみを受ける。この結果、前記の画素パターン内で、第1の画素と第2の画素とで補正の程度を異ならせることができるので、画素パターン全体としての輝度が空間的に補正されることとなる。その結果、補正用階調値の階調刻みよりも小さい単位で入力画像信号を補正することが可能となる。したがって、交流駆動によって休止駆動を行うときの表示品位の低下を、より細かい階調刻みで抑制し得る液晶表示装置を実現できる。
 第1の構成にかかる液晶表示装置において、前記規則的な画素パターンが、水平方向に2画素、垂直方向に2画素の合計4画素を含み、前記4画素のうち2画素が前記第1の画素であることが好ましい(第2の構成)。さらに、第2の構成にかかる液晶表示装置において、前記第1の画素が、前記4画素のうち対角線上に位置する2画素であることが好ましい(第3の構成)。
 また、前記第1~第3のいずれかの構成にかかる液晶表示装置において、前記第2の補正回路が、前記第1の画素に対する前記第1の補正回路からの出力を1階調だけ増加または減少変化させ、前記第2の画素に対する前記第1の補正回路からの出力は変化させないことが好ましい(第4の構成)。
 また、第1~第4のいずれかの構成にかかる液晶表示装置において、前記画素形成部に印加される電圧の極性反転方式が、同じ信号線に接続された画素形成部の電圧極性が同極性となる反転方式であり、前記第1の画素と前記第2の画素とが信号線方向に隣接することが好ましい(第5の構成)。
 あるいは、第1~第4のいずれかの構成にかかる液晶表示装置において、前記画素形成部に印加される電圧の極性反転方式が、同じ走査線に接続された画素形成部の電圧極性が同極性となる反転方式であり、前記第1の画素と前記第2の画素とが走査線方向に隣接することが好ましい(第6の構成)。
 または、第1~第4のいずれかの構成にかかる液晶表示装置において、前記画素形成部に印加される電圧の極性反転方式が、水平方向および垂直方向において隣接する画素形成部の電圧極性が反対極性となる反転方式であり、前記第1の画素と前記第2の画素とが対角線上に隣接することが好ましい(第7の構成)。
 第1の構成にかかる液晶表示装置において、さらに、前記規則的な画素パターンが、水平方向に4画素、垂直方向に4画素の合計16画素を含み、前記画素パターン内で水平方向に連続する4画素および垂直方向に連続する4画素のいずれにおいても、第1の画素と第2の画素とが含まれていることが好ましい(第8の構成)。
 第1の構成にかかる液晶表示装置において、前記表示用の画像信号が所定の階調である場合に、前記規則的な画素パターンが第2の画素のみで構成され、前記表示用の画像信号が前記所定の階調以外の階調である場合に、前記規則的な画素パターンが、第1の画素と第2の画素で構成されることが好ましい(第9の構成)。
 第1の構成にかかる液晶表示装置において、前記表示用の画像信号の階調に応じて、前記規則的な画素パターンが複数種類設けられていることが好ましい(第10の構成)。
 第1~第10のいずれかの構成にかかる液晶表示装置において、前記駆動期間において、前記表示用の画像信号が書き込まれる期間の長さと、前記補正用の画像信号が書き込まれる期間の長さとが等しいことが好ましい(第11の構成)。
 第11の構成にかかる液晶表示装置において、前記駆動期間において、前記表示用の画像信号が書き込まれる期間の長さと、前記補正用の画像信号が書き込まれる期間の長さとが、1フレームに相当する時間であることが好ましい(第12の構成)。
 第1~第12のいずれかの構成にかかる液晶表示装置において、前記階調制御部が、前記入力画像信号をフレームごとに記憶するフレームメモリをさらに備え、前記補正値記憶部は、前記入力画像信号の現フレームの階調値に対応づけられた補正用階調値を前記第1の補正回路に与え、前記第1の補正回路は、前記補正用の画像信号を書き込むときには、前記補正用階調値によって前記入力画像信号の階調値を補正して出力し、前記表示用の画像信号を出力するときには、前記入力画像信号の階調値を補正することなく出力することが好ましい(第13の構成)。
 第13の構成にかかる液晶表示装置において、前記第1の補正回路は、前記入力画像信号の現フレームの階調値と前記フレームメモリに記憶されていた前フレームの階調値とを前記補正値記憶部に出力する比較回路をさらに含み、前記補正値記憶部は、前記入力画像信号の現フレームの階調値と前フレームの階調値との組合せにそれぞれ対応づけられた補正値を記憶し、前記比較回路から前記入力画像信号の現フレームの階調値と前フレームの階調値とを与えられれば、前記組合せの中から対応する補正値を前記第1の補正回路に出力することが好ましい(第14の構成)。
 第14の構成にかかる液晶表示装置において、前記第1の補正回路は、最初の駆動フレームを含む連続した2フレーム以上の駆動フレームのそれぞれにおいて前記補正用の画像信号を出力し、最後の駆動フレームにおいて前記表示用の画像信号を出力することが好ましい(第15の構成)。
 第1~第12のいずれかの構成にかかる液晶表示装置において、前記階調制御部が、前記入力画像信号をフレームごとに記憶するフレームメモリと、前記入力画像信号の現フレームの階調値と前記フレームメモリに記憶されていた前フレームの階調値とを求める比較回路とをさらに備え、前記補正値記憶部が、入力画像信号の現フレームの階調値および前フレームの階調値が実質的に等しいときの補正値を記憶し、前記入力画像信号の現フレームの階調値と前フレームの階調値とが実質的に等しいとき、前記補正値記憶部が、現フレームの階調値および前フレームの階調値に対応づけられた補正値を前記第1の補正回路に出力し、前記第1の補正回路は、前記入力画像信号の現フレームの階調値と前フレームの階調値とが実質的に等しいときには、前記補正値記憶部から与えられた補正値によって前記入力画像信号の階調値を補正した前記補正用の画像信号を出力すると共に、前記入力画像信号の階調値を補正することなく前記表示用の画像信号として出力し、前記入力画像信号の現フレームの階調値と前フレームの階調値とが実質的に等しくないときには、前記入力画像信号の階調値を補正することなく前記補正用の画像信号として少なくとも1回出力することが好ましい(第16の構成)。
 第16の構成にかかる液晶表示装置において、前記第1の補正回路は、前記入力画像信号の現フレームの階調値と前フレームの階調値とが実質的に等しくないときには、さらに前記入力画像信号の階調値を補正することなく前記補正用の画像信号として出力することが好ましい(第17の構成)。
 第1~第17のいずれかの構成にかかる液晶表示装置において、前記画素形成部は、前記走査線に制御端子が接続され、前記信号線に第1導通端子が接続され、前記第1補正電圧、前記第2補正電圧または前記信号電圧が印加されるべき画素電極に第2導通端子が接続され、酸化物半導体によりチャネル層が形成された薄膜トランジスタを含むことが好ましい(第18の構成)。
 第18の構成にかかる液晶表示装置において、前記酸化物半導体は、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)および酸素(О)を含むことが好ましい(第19の構成)。
 以下、より具体的な実施形態について、図面を参照しながら説明する。
 <1.第1の実施形態>
 <1.1 液晶表示装置の構成>
 図1は、本発明の第1の実施形態に係る液晶表示装置100の構成を示すブロック図である。図1に示す液晶表示装置100は、液晶パネル10、走査線制御部20、信号線制御部25、タイミング制御部30、および階調制御部40を備えている。
 液晶パネル10には、複数の画素形成部(図示しない)が行方向および列方向にマトリクス状に配置されている。また、液晶パネル10には、複数の走査線(図示しない)と、複数の信号線(図示しない)とが互いに交差するように形成されている。各走査線は同じ行に配置された画素形成部に接続され、各信号線は同じ列に配置された画素形成部に接続されている。
 タイミング制御部30には、入力画像信号の同期信号として、水平同期信号および垂直同期信号が入力される。タイミング制御部30は、これらの同期信号に基づき、ゲートクロック信号やゲートスタートパルス信号などの制御信号を生成して走査線制御部20に出力し、ソースクロック信号、ソーススタートパルス信号などの制御信号を生成して信号線制御部25に出力する。
 タイミング制御部30は、駆動/休止制御部31と、水平/垂直カウンタ32とを含んでいる。駆動/休止制御部31は、生成された制御信号に同期して、アンプイネーブル信号を信号線制御部25に出力する。詳細は後述するが、液晶表示装置100は、液晶パネル10を駆動するときに、オーバーシュート電圧(「第1補正電圧」ともいう)またはアンダーシュート電圧(「第2補正電圧」ともいう)を書き込んだり、信号電圧を書き込んだりする駆動期間と、これらの電圧の書込みを休止する休止期間を設ける。駆動/休止制御部31は、駆動期間には、アンプイネーブル信号をアクティブにすることにより、信号線制御部25内に設けられたアナログアンプ(図示しない)を動作させる。これにより、オーバーシュート電圧、アンダーシュート電圧、または信号電圧のいずれかを信号線に書き込むことができる。休止期間には、アンプイネーブル信号を非アクティブにしてアナログアンプを休止させる。このようにして、駆動/休止制御部31は、駆動期間と休止期間をそれぞれ任意に設定することができる。
 水平/垂直カウンタ32は、書き込みの対象となっている画素の水平方向および垂直方向の位置をカウントし、その値を階調制御部40へ出力する。階調制御部40は、後に詳しく説明するが、水平/垂直カウンタ32からの出力として得られる画素の位置に応じてセレクタ45からの出力を選択して減算回路46へ与えることにより、オーバーシュート電圧またはアンダーシュート電圧を調整する。
 走査線制御部20は、タイミング制御部30で生成された制御信号に従って、液晶パネル10の走査線を駆動し、各走査線を順に選択する。信号線制御部25は、タイミング制御部30で生成された制御信号に従い、階調制御部40から出力された補正画像信号をアナログ電圧である信号電圧に変換し、当該信号電圧を各信号線に書き込む。また、後述する方法によって生成されたオーバーシュート電圧またはアンダーシュート電圧を信号線に書き込む。さらに、信号線に書き込まれたこれらの電圧は、アクティブな走査信号を印加することによって選択された走査線に接続された画素形成部に書き込まれる。なお、信号線制御部25が信号電圧、オーバーシュート電圧、またはアンダーシュート電圧のいずれかを各信号線に書き込むのは、駆動/休止制御部31からアクティブなアンプイネーブル信号を受け取っている期間だけである。
 階調制御部40は、入力画像信号に対して補正を行って得られる補正画像信号を、信号線制御部25に出力する。階調制御部40は、フレームメモリ41、比較回路42、LUT(ルックアップテーブル)43、加算回路44、セレクタ45、および、減算回路46を含んでいる。フレームメモリ41は、外部から与えられた入力画像信号(画像データ)を1フレーム分だけ記憶する。比較回路42は、外部から与えられた入力画像信号の階調値(現フレームの階調値)と、フレームメモリ41に記憶されている直前のフレーム期間の入力画像信号の階調値(前フレームの階調値)とを、LUT43に与える。LUT43は、後述するように、前フレームの各階調値と現フレームの各階調値とに対応づけられた複数の補正値を記憶している。LUT43は、比較回路42から前フレームの階調値と現フレームの階調値を与えられれば、それらに対応づけられた補正値を加算回路44に与える。なお、本明細書においてLUTを「テーブル」ともいう。また、加算回路44および後述する減算回路46によって入力画像信号を補正して得られる信号を補正画像信号という。また、補正をしなかった信号を、画像信号という場合がある。
 加算回路44はフレームメモリ41に接続され、フレームメモリ41に記憶されている入力画像信号を与えられる。オーバーシュート電圧またはアンダーシュート電圧を書き込むときには、フレームメモリ41に記憶された直後の入力画像信号が直ちにフレームメモリ41から加算回路44に与えられる。加算回路44は、現フレームの階調値にLUT43から与えられる補正値を加算して補正画像信号を生成し、減算回路46へ出力する。LUT43から与えられる補正値は、オーバーシュート電圧を書き込むときは正の値をとり、アンダーシュート電圧を書き込むときは負の値をとる。
 オーバーシュート電圧またはアンダーシュート電圧を書き込んだフレームの次のフレームにおいては、フレームメモリ41に記憶されている入力画像信号が再び加算回路44に与えられる。この入力画像信号は、補正画像信号の生成に使用した入力画像信号と同じ信号である。加算回路44は、現フレームの階調値を補正することなく画像信号として信号線制御部25に出力する。
 セレクタ45には、前述のとおり、タイミング制御部30から、書き込みの対象となっている画素の水平方向および垂直方向の位置情報が渡される。セレクタ45は、この位置情報に応じて二値(本実施形態では「0」および「1」)から選択されるセレクタ出力VSELを、減算回路46へ出力する。減算回路46は、加算回路44から出力される信号から上述のセレクタ出力VSELを減算し、信号線制御部25へ出力する。これにより、減算回路46からの出力は、(V+VLUT-VSEL)階調となる。ただし、Vは現フレームの画素の階調値、VLUTはLUT43から与えられる補正値である。なお、以降では、セレクタ出力VSELとして、二値のうち高い方(本実施形態の場合は「1」)が与えられる画素をP(VL)と表現する。また、これをP(1)と表現することもある。また、セレクタ出力VSELとして、二値のうち低い方(本実施形態の場合は「0」)が与えられる画素をP(VU)と表現する。また、これをP(0)と表現することもある。
 すなわち、画素P(0)については、現フレームの階調値にLUT43で与えられる補正値が加算されて得られる階調値からセレクタ出力VSELとして「0」を減算することとなるので、加算回路44の出力信号そのままが、補正画像信号として信号線制御部25へ出力される。一方、画素P(1)については、現フレームの階調値にLUT43で与えられる補正値が加算されて得られる値から、セレクタ出力VSELとして「1」を減じて得られる階調値が、補正画像信号として信号線制御部25へ出力される。信号線制御部25は、補正画像信号に対応する電圧(オーバーシュート電圧またはアンダーシュート電圧)を、信号線SLに書き込む。
 なお、後に詳しく説明するが、1フレームを構成する画素のうち、水平方向と垂直方向に所定数の画素群を1単位として、その1単位内で、画素P(VU)と画素P(VL)とが、規則的に配置される。1単位内における画素P(VU)の数とP(VL)の数とは均等であることが好ましいが、その数が異なっていても良い。
 図2は、画素P(0)と画素P(1)との配置の一例を示す図である。図2に示した配置例では、水平方向2画素、垂直方向2画素の合計4画素を1単位としている。なお、この例では、1つの画素は、RGBの3色のサブ画素から構成されている。1つのサブ画素が、1つの画素形成部に相当する。そして、左上と右下にある2画素を画素P(0)とし、左下と右上にある2画素を画素P(1)とする。このように、セレクタ出力が「0」である画素P(0)と、セレクタ出力が「1」である画素P(1)とを対角線上に配置したことにより、LUT43に規定されている補正値の0.5段階での階調補正が可能となる。すなわち、例えば、LUT43から与えられる補正値が4階調である場合、セレクタ出力が「0」である画素P(0)の補正後の階調値は、(PV+4-0)となる。同じ場合に、セレクタ出力が「1」である画素P(1)の補正後の階調値は、(PV+4-1)となる。なお、PVは、それぞれの画素における現フレームの階調値である。したがって、1単位を構成する4画素のうちの半分に相当する2画素を画素P(1)とすることにより、それら2画素の階調が1階調だけ下がる。言い換えれば、1単位の4画素で平均した補正量は、3階調と4階調との間の3.5階調となる。このように、LUT43に規定されている補正値に対して、0.5階調刻みでの補正が可能となる。
 なお、図2の例では、1画素は、RGBの3原色のサブ画素から構成されているが、1画素を構成するサブ画素の色はRGBに限定されない。また、4色以上の多原色のサブ画素から1画素が構成されていても良い。さらに、左上と右下にある2画素を画素P(1)とし、左下と右上にある2画素を画素P(0)としても良い。あるいは、画素P(1)同士が水平方向または垂直方向に並ぶようにしても良い。さらに、画素P(0)の数と画素P(1)の数とが同数でなくても良い。
 次に、LUT43の構成例について説明する。図3は、液晶表示装置100に使用するLUT43の構成の一例を示す図である。図3に示すように、LUT43には、前フレームの階調値と現フレームの階調値の組合せに対応づけて、入力画像信号の時間的変化を強調するための補正値が記憶されている。例えば、図3に示した例では、前フレームの階調値が32階調であり、現フレームの階調値が160階調である場合には、補正値として「6階調」がLUT43に記憶されている。LUT43がこの補正値を加算回路44に与えると、加算回路44は、フレームメモリ41から与えられた入力画像信号の階調値(現フレームの階調値)である160階調に6階調を加算することによって166階調の補正画像信号を生成し、減算回路46へ出力する。減算回路46では、前述のとおり、セレクタ45からの出力(「0」または「1」)を画素毎に減算し、その結果を信号線制御部25へ出力する。
 また、LUT43には、アンダーシュート電圧を書き込む場合の補正値として、負の補正値も記憶されている。具体的には、前フレームおよび現フレームの階調値がいずれも224階調の場合と、前フレームおよび現フレームの階調値がいずれも255階調の場合である。例えば、前フレームおよび現フレームの階調値が224階調である場合には、対応する補正値はLUT43から、-2階調になる。この補正値がLUT43から加算回路44に与えられることによって、加算回路44は、フレームメモリ41から与えられた入力画像信号の階調値(現フレームの階調値)である224階調に-2階調を加算した結果の222階調の補正画像信号を生成し、減算回路46へ出力する。また、前フレームおよび現フレームの階調値がいずれも192階調である場合には、対応する補正値は0階調であるので、オーバーシュートもアンダーシュートも行われない。
 このように、LUT43に記憶された補正値が正の値である場合にはオーバーシュート駆動が行われ、負の値である場合にはアンダーシュート駆動が行われる。図45に示したように、前フレームおよび現フレームの階調値が共に小さい場合には、休止駆動期間ごとに画面の輝度が低下し、その後徐々に回復する。前フレームおよび現フレームの階調値が共に大きい場合には、休止駆動期間ごとに画面の輝度が上昇し、その後徐々に低下する。そこで、これらの輝度の変化を打ち消すように、LUT43に、前フレームおよび現フレームの階調値が小さい場合の補正値として、絶対値が比較的大きい正の値を記憶させ、前フレームおよび現フレームの階調値が大きい場合の補正値として、負の値または絶対値が比較的小さい正の値を記憶させる。
 なお、本明細書では、液晶表示装置100は、階調数が256階調の表示装置であるとしたので、LUT43もそれに対応して0階調から255階調までの階調値を記憶しているとした。しかし、本発明の適用が可能な液晶表示装置の階調数は256階調に限定されず、256階調よりも大きくても小さくてもよい。その場合、LUTに記憶すべき補正値も液晶表示装置の階調数に応じて増減される。
 また、図3に示すLUT43は、メモリ容量を節約するために、前フレームおよび現フレームの階調値を32階調ごとにしか記憶していない。このため、LUT43に記憶されていない前フレームおよび現フレームの階調値に対応する補正値を、LUT43を用いて求める方法を説明する。最も簡単な方法は、LUT43に記憶されている階調値だけでなく、その前後16階調分の階調値も当該記憶されている階調値であるとして処理する。例えば、階調値が(192-16+1=)177階調から(192+16=)208階調のいずれの階調値も192階調として処理する。また、階調値が(224-16+1=)209階調から(224+16=)240階調のいずれの階調値も224階調として処理する。具体的には、前フレームの階調値が200階調、現フレームの階調値が220階調である場合の補正値は、前フレームの階調値が192階調、現フレームの階調値が224階調に対応する補正値である5階調になる。また、より正確な補正値を求めたい場合には、線形補間法を用いて求めてもよい。なお、線形補間法はよく知られた補間方法であるので、その詳細な説明を省略する。
 <1.2 画素形成部の構成>
 図4は、液晶表示装置100に含まれる画素形成部15の等価回路を示す図である。図4に示すように、各画素形成部15は、対応する交差点を通過する走査線GLに制御端子としてのゲート端子が接続されると共に、当該交差点を通過する信号線SLに第1導通端子としてのソース端子が接続されたTFT16と、当該TFT16の第2導通端子としてのドレイン端子に接続された画素電極17と、各画素形成部15に共通的に設けられた共通電極18と、画素電極17と共通電極18との間に挟持され、複数個の画素形成部15に共通的に設けられた液晶層(図示しない)とにより構成される。画素電極17と共通電極18により形成される液晶容量Cclは、画素容量を構成する。また、共通電極18に印加する電圧は、共通電圧生成回路(図示しない)によって生成される。なお、画素容量に確実に電圧を保持すべく液晶容量Cclに並列に補助容量が設けられている場合も多いが、本明細書では、画素容量は液晶容量Cclのみによって構成されるとして説明する。
 図4に示すTFT16は、信号電圧を液晶容量Cclに書き込むためにオンされたり、信号電圧を液晶容量Cclに保持し続けるためにオフされたりするスイッチング素子として機能する。このようなTFT16としては、例えば酸化物半導体をチャネル層に用いたTFT(以下「酸化物TFT」という。)が用いられる。具体的には、TFT16のチャネル層は、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)、および酸素(O)を含むIn-Ga-Zn-Oにより形成されている。以下では、In-Ga-Zn-Oをチャネル層に用いたTFTのことを「In-Ga-Zn-O-TFT」という。
 図5は、液晶表示装置100の画素形成部15のスイッチング素子としてIn-Ga-Zn-O-TFT16を使用したとき、液晶容量Cclに書き込まれた信号電圧の時間変化を示す図である。図5に示すように、正極性の信号電圧(例えば+7V)を書き込み、書き込んだ電圧を所定時間保持する。次に、負極性の信号電圧(例えば-7V)を書き込み、書き込んだ電圧を所定期間保持する。これらの動作を繰り返しても、液晶容量Cclに書き込まれた信号電圧はほとんど変化しない。このことから、In-Ga-Zn-O-TFT16のオフリーク電流は非常に小さく、液晶容量Cclに書き込まれた信号電圧は長期間保持されることがわかる。このように、画素形成部15のスイッチング素子としてIn-Ga-Zn-O-TFT16を使用することにより、休止駆動時にも多階調表示をすることができる。
 なお、In-Ga-Zn-O以外の酸化物半導体として、例えばインジウム、ガリウム、亜鉛、銅(Cu)、シリコン(Si)、錫(Sn)、アルミニウム(Al)、カルシウム(Ca)、ゲルマニウム(Ge)、および鉛(Pb)のうち少なくとも1つを含む酸化物半導体をチャネル層に用いた場合でも同様の効果が得られる。
 <1.3 休止駆動時の動作>
 図6は液晶表示装置100において、セレクタ出力が「0」である画素P(0)におけるオーバーシュート駆動を含む休止駆動を説明するための図である。図7は液晶表示装置100において、画素P(0)におけるアンダーシュート駆動を含む休止駆動を説明するための図である。図8は液晶表示装置100において、セレクタ出力が「1」である画素P(1)におけるオーバーシュート駆動を含む休止駆動を説明するための図である。図9は液晶表示装置100において、画素P(1)におけるアンダーシュート駆動を含む休止駆動を説明するための図である。
 <1.3.1 セレクタ出力が「0」である画素P(0)における休止駆動>
 最初に、図6および図7を参照しながら、セレクタ出力が「0」である画素P(0)における、オーバーシュート駆動およびアンダーシュート駆動をそれぞれ含む休止駆動について説明する。
 液晶表示装置100は、駆動期間と休止期間を交互に繰り返すことによって、液晶パネル10を駆動する。駆動期間には、駆動/休止制御部31から信号線制御部25にアクティブなアンプイネーブル信号が出力されており、オーバーシュート電圧や信号電圧が各信号線SLに書き込まれる。休止期間には、駆動/休止制御部31から信号線制御部25に非アクティブなアンプイネーブル信号が出力され、信号線制御部25および/または走査線制御部20が動作を停止する。
 なお、本明細書では、図6および図7に示す駆動期間のうち、オーバーシュート電圧を書き込む期間を第1駆動期間といい、表示階調に相当する信号電圧を書き込む期間を第2駆動期間という。また、各駆動期間のフレームをそれぞれ第1駆動フレームおよび第2駆動フレームといい、休止期間のフレームを休止フレームという。また、図7に示す駆動期間のうち、アンダーシュート電圧を書き込む期間を第3駆動期間といい、信号電圧を書き込む期間を第4駆動期間という。また、各駆動期間のフレームをそれぞれ第3駆動フレームおよび第4駆動フレームといい、休止期間のフレームを休止フレームという。また、オーバーシュート電圧、アンダーシュート電圧、および信号電圧を区別しない場合には、それらを単に電圧という場合がある。
 図6および図7に示すように、駆動期間と休止期間とは交互に設けられ、駆動期間とそれに続く休止期間とを合わせて休止駆動期間という。信号線SLに書き込まれる信号電圧の極性を休止駆動期間ごとに反転させる。このため、電圧の極性は、奇数番目の休止駆動期間では正極性であり、偶数番目の休止駆動期間では負極性である。また、図6~図9に示す例では、各休止駆動期間における入力画像信号の階調値は一定であるものとする。これは、休止駆動によって液晶パネル10に表示される画像には、静止画が多いことを考慮したためである。なお、本実施形態は静止画に限定されず、休止駆動に適した画像であればよい。その場合、入力画像信号の各休止駆動期間における階調値は一定とは限らない。そのように各休止駆動期間における階調値が一定ではない例については、後に図10および図11を参照しながら説明する。
 図6および図7の時間軸と平行に引かれた上下2本の一点鎖線は、オーバーシュート駆動とアンダーシュート駆動の境界を示す線(境界線)である。前フレームの階調値と現フレームの階調値が等しく、かつ、その階調値が所定の値以上であるときに、アンダーシュート駆動が行われ、その他のときにはオーバーシュート駆動が行われる。本実施形態では、この一点鎖線は、LUT43における前フレームおよび現フレームの階調値が224階調の場合に相当する印加電圧を示している。この場合の階調値である224階調を「境界値」という場合がある。
 図6では、第1休止駆動期間の駆動期間に、第1および第2駆動フレームを連続して設ける。第1駆動フレームでは、比較回路42は、外部から与えられた入力画像信号の階調値(現フレームの階調値)とフレームメモリ41に記憶されている直前のフレーム期間に与えられた入力画像信号の階調値(前フレームの階調値)とを求め、その結果をLUT43に与える。LUT43は、前フレームの階調値と現フレームの階調値の組合せに対応づけられた補正値を加算回路44に出力する。この場合、現フレームの階調値が境界値よりも小さいので、LUT43が出力する補正値は正の値である。加算回路44は、フレームメモリ41から与えられた現フレームの階調値にLUT43から与えられた補正値を加算し、減算回路46へ出力する。減算回路46では、セレクタ45の出力にしたがって「0」が減算されることにより(すなわち加算回路44からの出力と同じ値のままで)、補正画像信号が生成される。ここで得られた補正画像信号は、入力画像信号に対応する電圧よりも補正値分(図6で、「OS1」と表示)だけ大きなオーバーシュート電圧に変換され、信号線SLに書き込まれる。このオーバーシュート電圧の極性は正極性である。これにより、第1休止駆動期間にオーバーシュート駆動が行われる。
 第2駆動フレームでは、第1駆動フレームで使用した入力画像信号と同じ信号がフレームメモリ41に記憶されている。フレームメモリ41は、記憶している入力画像信号を加算回路44に与える。加算回路44は、与えられた入力画像信号に補正値を加算することなく、減算回路46へ出力する。減算回路46においても、第2駆動フレームでは何ら減算処理を行うことなく、入力された信号をそのまま信号線制御部25に画像信号として出力する。画像信号は、入力画像信号に対応する電圧のアナログ信号電圧に変換され、信号線SLに書き込まれる。このような駆動を、本明細書では、「通常駆動」という。この信号電圧の極性も正極性である。これにより、第1休止駆動期間に表示したい画像が液晶パネル10に表示される。
 このように、第1駆動フレームでは、LUT43から与えられた補正値を用いてオーバーシュート駆動を行い、それに続く第2駆動フレームでは、通常駆動を行うことによって、正極性の信号電圧を信号線SLに書き込む。その後、第2休止駆動期間の第1駆動期間の開始時まで、通常駆動によって書き込まれた画像を表示し続ける休止期間になる。
 第2休止駆動期間の各駆動期間でも、第1および第2駆動フレームを連続して設ける。この場合、第1休止駆動期間の場合と同様にして、現フレームの階調値が境界値よりも小さいので、第1駆動フレームでは、LUT43から与えられた補正値を用いてオーバーシュート駆動を行い、第2駆動フレームでは、通常駆動を行う。ただし、第1の実施形態の場合と異なり、第1および第2駆動フレームでは、オーバーシュート電圧および信号電圧の極性は負極性である。その後、第3休止駆動期間の第1駆動期間の開始時まで、通常駆動によって書き込まれた画像を表示し続ける休止期間になる。
 以下同様にして、奇数番目の休止駆動期間には、第1駆動フレームで正極性のオーバーシュート電圧を書き込み、オーバーシュート駆動を行う。次に、第2駆動フレームで正極性の信号電圧を書き込むことによって通常駆動を行い、その後休止期間とする。また、偶数番目の休止駆動期間にも、第1駆動フレームで負極性のオーバーシュート電圧を書き込み、オーバーシュート駆動を行う。次に、第2駆動フレームで負極性の信号電圧を書き込むことによって通常駆動を行い、その後休止期間とする。
 また図7では、第1休止駆動期間の駆動期間に、第3および第4駆動フレームを連続して設ける。第3駆動フレームでは、比較回路42は、外部から与えられた入力画像信号の階調値(現フレームの階調値)とフレームメモリ41に記憶されている直前のフレーム期間に与えられた入力画像信号の階調値(前フレームの階調値)とを求め、その結果をLUT43に与える。LUT43は、前フレームの階調値と現フレームの階調値の組合せに対応づけられた補正値を加算回路44に出力する。この場合、前フレームの階調値と現フレームの階調値が等しく、かつ現フレームの階調値が境界値よりも大きいので、LUT43が出力する補正値は負の値である。加算回路44は、フレームメモリ41から与えられた現フレームの階調値に補正値を加算して補正画像信号を生成し、減算回路46へ出力する。補正画像信号は、入力画像信号に対応する電圧よりも補正値分(図7で、「OS2」と表示)だけ低いアンダーシュート電圧に変換され、信号線SLに書き込まれる。このアンダーシュート電圧の極性は正極性である。これにより、第1休止駆動期間にアンダーシュート駆動が行われる。
 第4駆動フレームでは、第3駆動フレームで使用した入力画像信号と同じ信号がフレームメモリ41に記憶されている。フレームメモリ41は、記憶している入力画像信号を加算回路44に与える。加算回路44は、与えられた入力画像信号へ補正値を加算することなく信号線制御部25に画像信号として出力する。減算回路46においても、第4駆動フレームでは減算処理をすることなく、与えられた入力画像信号をそのまま出力する。画像信号は、入力画像信号に対応する電圧のアナログ信号電圧に変換され、信号線SLに書き込まれる。この信号電圧の極性も正極性である。これにより、第1休止駆動期間に表示したい画像が液晶パネル10に表示される。
 このように、第3駆動フレームでは、LUT43から与えられた補正値を用いてアンダーシュート駆動を行い、それに続く第4駆動フレームでは、通常駆動を行うことによって、正極性の信号電圧を信号線SLに書き込む。その後、第2休止駆動期間の第1駆動期間の開始時まで、通常駆動によって書き込まれた画像を表示し続ける休止期間になる。
 第2休止駆動期間の各駆動期間でも、第3および第4駆動フレームを連続して設ける。この場合、第1休止駆動期間の場合と同様にして、前フレームの階調値と現フレームの階調値が等しく、かつ現フレームの階調値が境界値よりも大きいので、第3駆動フレームでは、LUT43から与えられた補正値を用いてアンダーシュート駆動を行い、第4駆動フレームでは、通常駆動を行う。ただし、第1休止駆動期間の場合と異なり、第3および第4駆動フレームでは、アンダーシュート電圧および信号電圧の極性は負極性である。その後、第3休止駆動期間の第1駆動期間の開始時まで、通常駆動によって書き込まれた画像を表示し続ける休止期間になる。
 以下同様にして、奇数番目の休止駆動期間には、第3駆動フレームで正極性のアンダーシュート電圧を書き込み、アンダーシュート駆動を行う。次に、第4駆動フレームで正極性の信号電圧を書き込むことによって通常駆動を行い、その後休止期間とする。また、偶数番目の休止駆動期間には、第3駆動フレームで負極性のアンダーシュート電圧を書き込み、アンダーシュート駆動を行う。次に、第4駆動フレームで負極性の信号電圧を書き込むことによって通常駆動を行い、その後休止期間とする。
 <1.3.2 セレクタ出力が「1」である画素P(1)における休止駆動>
 次に、図8および図9を参照しながら、セレクタ出力が「1」である画素P(1)における、オーバーシュート駆動およびアンダーシュート駆動をそれぞれ含む休止駆動について説明する。
 セレクタ出力が「1」である画素P(1)の場合、セレクタ45は、オーバーシュート駆動の場合の第1駆動フレームおよびアンダーシュート駆動の場合の第3駆動フレームにおいて、減算回路46へ減算値として「1」を与える。ただし、セレクタ45は、通常駆動される第2駆動フレーム(図8)および第4駆動フレーム(図9)においては、減算回路46へ減算値として「0」を与える。
 したがって、図6と図8とを比較することから分かるように、セレクタ出力が「1」である画素P(1)においては、オーバーシュート電圧における補正値分は、(OS1-α)となる。αは、減算回路46において差し引かれた1階調分に相当する電圧である。また、図7と図9とを比較することから分かるように、セレクタ出力が「1」である画素P(1)においては、アンダーシュート電圧における補正値分は(OS2-β)となる。βは、減算回路46において差し引かれた1階調分に相当する電圧である。
 <1.3.3 前フレームの階調値と現フレームの階調値が異なる場合の休止駆動>
 図6~図9が、前フレームの階調値と現フレームの階調値が同じである場合の例であったのに対して、図10および図11は、前フレームの階調値と現フレームの階調値が異なる場合を含む休止駆動を説明するための図である。図10は、セレクタ出力が「0」である画素P(0)の場合、図11は、セレクタ出力が「1」である画素P(1)の場合、をそれぞれ示す。
 まず、図10を参照し、セレクタ出力が「0」である画素P(0)における第1休止駆動期間について説明する。第1駆動フレームでは、現フレームの階調値が境界値よりも小さいので、LUT43から与えられた補正値を加算して正極性のオーバーシュート電圧を生成し、オーバーシュート駆動を行う。第2駆動フレームでは、現フレームの階調値を補正することなく、正極性のアナログ信号電圧を生成し、通常駆動を行う。
 第2休止駆動期間では、現フレームの階調値は境界値よりも大きいが、第1休止駆動期間の入力画像信号の階調値(前フレームの階調値)と異なる。このため、第1駆動フレームでは、負極性のオーバーシュート駆動を行い、次に第2駆動フレームでは負極性の通常駆動を行う。
 第3休止駆動期間では、現フレームの階調値は境界値よりも大きく、かつ現フレームの階調値は第2休止駆動期間の入力画像信号の階調値(前フレームの階調値)と同じである。このため、第1駆動フレームでは正極性のアンダーシュート駆動を行い、次に第2駆動フレームでは正極性の通常駆動を行う。さらに第4休止駆動期間では、現フレームの階調値は境界値よりも小さいので、第1駆動フレームでは負極性のオーバーシュート駆動を行い、次に第2駆動フレームでは負極性の通常駆動を行う。
 次に、図11を参照し、セレクタ出力が「1」である画素P(1)における第1休止駆動期間について説明する。
 セレクタ出力が「1」である画素P(1)の場合、セレクタ45は、オーバーシュート駆動の場合の第1駆動フレームおよびアンダーシュート駆動の場合の第3駆動フレームにおいて、減算回路46へ減算値として「1」を与える。ただし、セレクタ45は、通常駆動される第2駆動フレームおよび第4駆動フレームにおいては、減算回路46へ減算値として「0」を与える。
 したがって、図10と図11とを比較することから分かるように、セレクタ出力が「1」である画素P(1)においては、オーバーシュート電圧における補正値分は、(OS1-α)となる。αは、減算回路46において差し引かれた1階調分に相当する電圧である。また、セレクタ出力が「1」である画素P(1)においては、アンダーシュート電圧における補正値分は(OS2-β)となる。βは、減算回路46において差し引かれた1階調分に相当する電圧である。
 <1.4 効果>
 図12は、液晶表示装置100において休止駆動を行ったときの輝度の変化を模式的に示す図である。図45の説明において説明したように、入力画像信号が64階調の場合、画素形成部に信号電圧を書き込んだ直後に輝度が急激に低下し、その後ゆっくりと回復する。逆に、入力画像信号が240階調の場合、画素形成部に信号電圧を書き込んだ直後に輝度が急激に上昇し、その後ゆっくりと低下する。しかし、本実施形態で説明したように、入力画像信号の階調値に応じてオーバーシュート駆動またはアンダーシュート駆動のいずれかを行う。これにより、64階調および128階調において輝度が急激に低下したり、240階調において輝度が急激に上昇したりすることがなくなり、いずれの階調値においても、表示される画像の輝度の変化が抑制される。このため、視聴者はフリッカをほとんど認識できなくなり、液晶パネル10に表示される画像の品位が向上する。
 なお、オーバーシュート駆動またはアンダーシュート駆動を行った後に、通常駆動を行うので、駆動期間の最後に信号線SLに書き込まれる信号電圧は、入力画像信号に対応した電圧値になる。これにより、液晶表示装置100は、入力画像信号に応じた画像を常に表示することができる。また、画素形成部15のスイッチング素子として、オフリーク電流が非常に小さなIn-Ga-Zn-O-TFT6を使用している。このため、信号電圧の書き込みを行った直後に低下した輝度は、その後の休止期間において本来の輝度まで回復する。
 <1.5 第1の変形例>
 上記実施形態では、駆動期間ごとに、オーバーシュート駆動と通常駆動、または、アンダーシュート駆動と通常駆動をそれぞれ1回ずつ連続して行なう。しかし、3フレーム以上の駆動フレームを設けることにより駆動期間を長くし、オーバーシュート駆動またはアンダーシュート駆動を複数回行い、その後通常駆動を1回だけ行ってもよい。
 本実施形態の第1の変形例に係る液晶表示装置の構成は、図1に示す構成と同じであるので、そのブロック図および説明を省略する。図13は、本変形例の休止駆動を説明するための図である。図13に示すように、第1の休止駆動期間の駆動期間に、オーバーシュート駆動を連続して2回行い、次に通常駆動を1回行う。
 このように、各休止駆動期間の駆動期間に、オーバーシュート駆動を連続して2回行うことによって、応答速度の遅い液晶であっても、液晶分子の配向方向を印加電圧の方向に確実に配向させることができる。また、図14に示すように、アンダーシュート駆動を連続して2回行い、次に通常駆動を1回行ってもよい。この場合の効果は、図13に示す場合と同じであるので、その説明を省略する。
 本変形例では、オーバーシュート駆動およびアンダーシュート駆動の回数をそれぞれ2回としたが、液晶の応答速度がより遅い場合には、3回またはそれ以上としてもよい。
 また、図13に示すオーバーシュート駆動では、連続する2回のオーバーシュート駆動時に書き込むオーバーシュート電圧の電圧値は同じであるとした。しかし、これらの電圧値は、異なっていてもよく、図15に示すように、電圧値が段階的に小さくなるようなオーバーシュート電圧を書き込み、オーバーシュート駆動を行ってもよい。また、図16に示すように、電圧値が段階的に大きくなるようなアンダーシュート電圧を書き込み、アンダーシュート駆動を行ってもよい。
 なお、図13~図16に示すいずれの場合にも、休止期間に入力画像信号に対応した画像を表示する必要があるので、駆動期間の最後の駆動フレームでは、入力画像信号に対応した電圧値の信号電圧を書き込む通常駆動を行うことが必要である。
 なお、本変形例において、オーバーシュート駆動またはアンダーシュート駆動を連続して2回以上行う場合に、それらの駆動期間の各々において、セレクタ出力が「0」である画素P(0)とセレクタ出力が「1」である画素P(1)との配置関係を変更しても良いが、変更しない方が好ましい。この理由を、図17を参照しながら説明する。ここでは、LUT43から与えられるオーバーシュート用の補正値が2階調であり、水平方向2画素、垂直方向2画素の合計4画素を1単位とした場合に、1フレーム目のオーバーシュート駆動時に、左上と右下の画素がP(1)、左下と右上の画素がP(0)であるものとする。この場合、2フレーム目も画素P(0)とP(1)の配置関係を1フレーム目と同様に維持する場合、図17の上段に示すように、1フレーム目のオーバーシュート駆動と2フレーム目のオーバーシュート駆動との両方による合計的な補正量(図17における「トータル補正階調量」)は、左上と右下の画素において2階調分、左下と右上の画素において4階調分となる。この場合、空間補正の効果は維持される。
 これに対して、2フレーム目で画素P(0)とP(1)の配置関係を変更し、2フレーム目においては左下と右上の画素がP(0)であるものとすると、図17の下段に示すように、1フレーム目のオーバーシュート駆動と2フレーム目のオーバーシュート駆動との両方による合計的な補正量は、全ての画素において3階調分となり、空間補正の効果がなくなってしまうおそれがある。
 <1.6 第2の変形例>
 上記実施形態では、画素形成部15のTFTは、In-Ga-Zn-O-TFT16であるとした。しかし、チャネル層が非晶質シリコン(Si)または多結晶シリコンからなるTFTであってもよい。以下では、チャネル層が非晶質シリコンまたは多結晶シリコンからなるTFTをそれぞれ「a-TFT」および「p-TFT」という。
 すなわち、本実施形態の第2の変形例は、画素形成部15のスイッチング素子としてa-TFTまたはp-TFTを使用した液晶表示装置である。この液晶表示装置の構成は、In-Ga-Zn-O-TFTの代わりにa-TFTまたはp-TFTを使用していることを除いて、図1に示す液晶表示装置100の構成と同じであるので、その説明およびブロック図を省略する。
 a-TFTを使用した液晶表示装置は、In-Ga-Zn-O-TFTを使用した液晶表示装置のように多階調の画像を表示することには適してはいないが、白黒画像のように2種類の輝度によって表示できる画像であれば表示することができる。さらに、液晶パネルの表面にRGBカラーフィルタを貼ることにより、黒色を含む8種類の色によって表される画像を表示することができる。なお、a-TFTまたは、P-TFTは、チャネル層が非晶質シリコンゲルマニウム(SiGe)、または、多結晶シリコンゲルマニウムなどの半導体からなるTFTも含む。
 <1.7 第3の変形例>
 上記の実施形態(前述の変形例も含む)では、セレクタ45の出力は「0」または「1」である構成を例示した。しかし、セレクタ出力の値はこれに限定されず、1階調よりも小さな単位での補正量を空間的に生成できるという条件を満たす限りにおいて、適切な差を有する2値から選ばれる値であれば良く、任意の値に設定することができる。
 <1.8 第4の変形例>
 上記実施形態(前述の変形例も含む)では、加算回路44と信号線制御部25との間に、セレクタ45からの出力を減算する減算回路46を設けた構成を例示した。しかし、減算回路46を加算回路に置き換えても良い。この構成によれば、セレクタ45からの出力が加算された補正画像信号が生成されるが、空間補正の効果は、減算回路46を設けた構成と同じである。
 <1.9 第5の変形例>
 以下の1.9.1~1.9.3で説明する変形例は、セレクタ45の出力が互いに異なる画素の配置のバリエーションに関するものである。
 <1.9.1 極性反転方式に応じた配置>
 まず、極性反転方式に応じて選択される好ましい配置について説明する。
 液晶表示装置の極性反転方式としては、たとえば、(1)フレーム毎に、同じ信号線接続されたサブ画素への印加電圧が同極性になるように、各画素への印加電圧の極性を反転させる方式(いわゆるソースライン反転方式)、(2)フレーム毎に、同じ走査線に接続されるサブ画素が同極性になるように、各画素への印加電圧の極性を反転させる方式(いわゆるゲートライン反転方式)、(3)フレーム毎に、垂直方向および水平方向のいずれにおいても、隣接するサブ画素同士への印加電圧が反対極性になるように、各画素への印加電圧の極性を反転させる方式(いわゆるドット反転方式)、等がある。
 本変形例においては、これらの反転方式のそれぞれについて、好ましい画素配置例を説明する。
 まず、ソースライン反転方式の場合に好ましい画素配列の4例を、図18に示す。図18において、各サブ画素の中に表示している「+」または「-」記号は、ある1フレームにおいて当該サブ画素に印加されている電圧の極性を表す。また、P(A)およびP(B)は、互いに異なるセレクタ出力A,Bがそれぞれ与えられる画素を表す。例えば、P(A)にセレクタ出力として「0」が与えられる場合、P(B)には「1」が与えられる。また、P(A)にセレクタ出力として「1」が与えられる場合、P(B)には「0」が与えられる。なお、セレクタ出力が「0」または「1」に限定されないことは、前述したとおりである。
 図18に示したとおり、ソースライン反転方式の場合に好ましい画素配列は、信号線の延伸方向(垂直方向)に沿って、P(A)とP(B)が並んでいることが条件となる。言い換えると、信号線の延伸方向(垂直方向)に沿って、P(A)同士またはP(B)同士が隣接していない。
 このように、互いに異なるセレクタ出力が与えられる画素P(A)およびP(B)を、信号線の延伸方向において隣接するように配置することにより、ソースライン反転方式の場合に、信号線の延伸方向でオーバーシュート量またはアンダーシュート量が偏ることが防止される。これにより、フリッカが目立ちやすいパターンを表示する場合であっても、フリッカの悪化を抑制できる。フリッカの目立ちやすいパターンとは、例えば、正極性のサブ画素が多い画素で64階調、負極性のサブ画素が多い画素で0階調を表示するパターン等である。
 次に、ゲートライン反転方式の場合に好ましい画素配列の4例を、図19に示す。図19に示したとおり、ゲートライン反転方式の場合に好ましい画素配列は、走査線の延伸方向(水平方向)に沿って、P(A)とP(B)が並んでいることが条件となる。言い換えると、走査線の延伸方向(水平方向)に沿って、P(A)同士またはP(B)同士が隣接していない。
 このように、互いに異なるセレクタ出力が与えられる画素P(A)およびP(B)を、走査線の延伸方向において隣接するように配置することにより、ゲートライン反転方式の場合に、走査線の延伸方向でオーバーシュート量またはアンダーシュート量が偏ることが防止され、フリッカの悪化を抑制できるという効果がある。
 次に、ドット反転方式の場合に好ましい画素配列の4例を、図20に示す。図20に示したとおり、ドット反転方式の場合に好ましい画素配列は、対角線上にP(A)とP(B)が並んでいることが条件となる。言い換えると、対角線上でP(A)同士またはP(B)同士が隣接していない。
 このように、互いに異なるセレクタ出力が与えられる画素P(A)およびP(B)を、対角線上で隣接するように配置することにより、ドット反転方式の場合に、対角線上でオーバーシュート量またはアンダーシュート量が偏ることが防止され、フリッカの悪化を抑制できるという効果がある。
 <1.9.2 より大きな単位での画素配置>
 上記の実施形態(前述の変形例を含む)では、水平方向2画素、垂直方向2画素の合計4画素を1単位とする構成を主として説明した。この変形例では、より大きな単位での好ましい画素配置の例を説明する。図21は、一例として、水平方向4画素、垂直方向4画素の合計16画素を1単位とする構成を示す。
 図21において、P(A)~P(D)の記号で表した位置には、セレクタ出力VSELとして二値の高い方が与えられるP(VL)、または、低い方が与えられるP(VU)がそれぞれ割り当てられる。
 例えば、図22に示すように、表示階調に応じて、画素P(A)~P(D)のそれぞれの位置に、P(VL)またはP(VU)を割り当てることができる。図22に示す例で、表示階調が0階調である場合にLUT43から得られる補正値が0階調であったものとする。その場合、P(A)~P(D)のすべてにP(VU)を割り当てる。
 また、表示階調が32階調である場合、LUT43から得られる補正値が2階調であったものとする。その場合、P(A)とP(B)にP(VL)を割り当て、P(C)とP(D)にP(VU)を割り当てる。これにより、P(VL)が割り当てられた画素P(A)とP(B)においては、減算回路46において1階調分の減算がなされる。一方で、P(VU)が割り当てられた画素P(C)とP(D)においては、減算回路46において0階調分の減算がなされるので、加算回路44からの出力がそのまま信号制御部25へ出力される。この結果、画素P(A)とP(B)における補正量はそれぞれ1階調、画素P(C)とP(D)における補正量はそれぞれ2階調となるので、16画素を全体として見た場合の空間的な補正量は、1.5階調になる。
 さらに、例えば表示階調が128階調である場合、LUT43から得られる補正値が3階調であったものとする。その場合、P(A)にP(VL)を割り当て、P(B)、P(C)、およびP(D)にP(VU)を割り当てる。これにより、P(VL)が割り当てられた画素P(A)においては、減算回路46において1階調分の減算がなされる。一方で、P(VU)が割り当てられた画素P(B)、P(C)、P(D)においては、減算回路46において0階調分の減算がなされるので、加算回路44からの出力がそのまま信号制御部25へ出力される。この結果、画素P(A)における補正量は2階調、画素P(B)、P(C)、P(D)における補正量はそれぞれ3階調となるので、16画素を全体として見た場合の空間的な補正量は、2.75階調になる。
 以上のとおり、図21および図22に示した配置によれば、LUT43に規定されている補正値の単位量よりも小さな単位で、空間的な補正を行うことが可能となる。
 なお、画素P(A)~P(D)に対するP(VL)およびP(VU)に対するその他の好ましい割り当てとして、図23に示す配置例1~7の7通りがある。なお、図23において、P(VL)とP(VU)とを入れ替えた配置も可能である。
 図21および図23に示した好ましい配置例においては、4つの画素P(A)~P(D)を最小構成単位として、その最小構成単位を4つ結合することにより、16画素からなる画素群の1単位が形成されている。このように、16画素を1単位とすることにより、オーバーシュート量またはアンダーシュート量の調整を、1/4階調単位で行うことが可能となる。なお、階調演算はビット演算に基づいて行われるので、上記の最小構成単位は、水平方向に2個、垂直方向に2個の画素群から形成されることが好ましい(ただし、nは自然数)。
 ここで、図21に示した画素P(A)~P(D)に、図23に示した配置例1~7をそれぞれ適用した結果を、図24に示す。図24に示す好ましい配置例のそれぞれにおいては、16画素からなる1単位内において、画素P(VL)と画素P(VU)とが、垂直方向および水平方向のいずれにおいても4つ連続しないように配置されている。
 このように画素P(VL)と画素P(VU)とを配置することにより、フリッカが生じやすい表示パターンであっても、フリッカの悪化を抑制できるという効果が得られる。
 <1.9.3 表示領域の一部のみでの配置>
 本変形例は、表示領域の一部においてのみ、セレクタ出力VSELが互いに異なる画素を混在させる構成である。図25にその具体例を示す。図25に示した構成では、液晶表示装置100の表示領域の一部、すなわち、表示領域の左上の水平方向4画素、垂直方向4画素の領域においてのみ、画素P(A)と画素P(B)とが規則的に配置されている。この領域以外の領域においては、画素P(A)が配置されている。図25においては、画素P(A)はセレクタ出力として「0」が与えられる画素P(0)を意味し、P(B)は「1」が与えられる画素P(1)を意味する。
 ここで、画素P(A)と画素P(B)とが混在して配置される領域の位置および大きさは、用途に応じて任意に設定することができる。例えば、表示領域の一部に動画を表示する領域を設ける場合、その領域にのみ、画素P(VL)と画素P(VU)とを規則的に配置するようにしても良い。あるいは、画像の中に、カメラで撮影された画像(自然画像)と描画された画像とが混在する場合に、自然画像の領域にのみ、画素P(VL)と画素P(VU)とを規則的に配置するようにしても良い。
 <2.第2の実施形態>
 <2.1 液晶表示装置の構成>
 本発明の第2の実施形態にかかる液晶表示装置200について説明する。
 図26は、本発明の第2の実施形態に係る液晶表示装置200の構成を示すブロック図である。図26に示す液晶表示装置200は、図1に示す液晶表示装置100と同様に、液晶パネル10、走査線制御部20、信号線制御部25、タイミング制御部30、および階調制御部40を備えている。これらの構成要素のうち、階調制御部40の構成が図1に示す階調制御部40と異なる。そこで、図26において、図1に示す構成要素と同じ構成要素には、図1に示す構成要素に付した参照符号と同じ参照符号を付してその説明を省略し、異なる構成要素を中心に説明する。図26に示すように、液晶表示装置200では、図1に示すLUT43の代わりに後述するLUT143が用いられている。
 図27は、液晶表示装置200に使用するLUT143の構成の一例を示す図である。図27に示すように、LUT143には、前フレームの階調値と現フレームの階調値とが等しい組合せのみに対応づけて、入力画像信号の時間的変化を強調するための補正値が記憶されている。例えば、前フレームの階調値が32階調に対応する補正値が記憶されているのは、現フレームの階調値が32階調の場合だけであり、他の階調値に対応する補正値は記憶されていない。また、前フレームおよび現フレームの階調値が小さいときの補正値は正の値であるが、それらが大きいときの補正値は負の値になる場合がある。より詳しく説明すれば、前フレームおよび現フレームの階調値が224階調および255階調のときだけ負の値であり、その他のときには正の値である。
 このため、比較回路42は、前フレームの階調値と現フレームの階調値が等しいと判定した場合のみその結果をLUT143に与える。LUT143は、比較回路42から与えられた階調値に対応する補正値を加算回路44に与える。加算回路44は、現フレームの階調値に補正値を加算し、減算回路46へ出力する。減算回路46においては、加算回路44から入力された信号から、書き込み対象の画素の位置に応じて与えられるセレクタ出力VSELを減算することにより、補正画像信号を生成する。補正画像信号は、信号線制御部25へ出力される。
 一方、比較回路42によって前フレームの階調値と現フレームの階調値が等しくないとされた場合には、比較回路42はその結果をLUT143に与えない。このため、加算回路44は、現フレームの階調値を補正することなく、現フレームの階調値を画像信号として信号線制御部25に出力する。
 なお、本実施形態において、前フレームの階調値と現フレームの階調値が等しいとは、両者が完全に等しい場合だけでなく、実質的に等しい場合も含まれる。本明細書において実質的に等しい階調値には、LUT143に記載された各階調値に対して+8から-8までの階調値も含まれる。例えば、一方の階調値が32階調である場合、24階調から40階調までの他方の階調値は、一方の32階調と実質的に等しいとする。例えば前フレームの階調値が28階調であり、現フレームの階調値が36階調の場合、両者は実質的に等しいとし、加算回路44は、LUT143の前フレームおよび現フレームの階調値が32の場合の補正値である5階調を現フレームの階調値に加算する。
 <2.2 休止駆動時の動作>
 図28は、前フレームの階調値と現フレームの階調値が同じ場合のオーバーシュート駆動を含む休止駆動を説明するための図である。また、図29は、前フレームの階調値と現フレームの階調値が異なる場合の休止駆動を説明するための図である。なお、図28に示す休止駆動は、図6で説明した休止駆動と同じであるので、その説明を省略する。なお、図28~図29は、画素P(0)に対する休止駆動を説明する図である。画素P(1)について、オーバーシュート駆動またはアンダーシュート駆動の補正画像信号から減算回路46で「1」を減算する点については、第1の実施形態と同様であるため、その説明も省略する。
 図29に示すように、いずれの休止駆動期間においても、現フレームの階調値と前フレームの階調値が異なるので、加算回路44には、LUT143から補正値を与えられない。このため、加算回路44は、フレームメモリ41から入力画像信号が与えられると、補正値を用いて補正することなく出力する。その結果、オーバーシュート駆動もアンダーシュート駆動も行われない。なお、オーバーシュート駆動もアンダーシュート駆動も行われない場合は、減算回路46においても減算処理を行わない。
 第2駆動フレームでも、フレームメモリ41から入力画像信号を与えられると、補正することなく画像信号として信号線制御部25に出力する。画像信号は、入力画像信号に対応する電圧値の信号電圧に変換され、信号線SLに書き込まれる。このように、同じ大きさの電圧が第1および第2駆動フレームにおいて出力されるので、通常駆動を2回行った場合と同じである。このようにして、通常駆動を2回行うことにより、信号電圧を信号線SLに書き込むと、その後次の休止駆動期間の第1駆動期間の開始時まで、通常駆動によって書き込まれた画像を表示し続ける休止期間になる。
 以下同様にして、奇数番目の休止駆動期間では、補正値を加算しない正極性の信号電圧を書き込む通常駆動を連続して2回行い、その後休止期間とする。また、偶数番目の休止駆動期間では、補正値を加算しない負極性の信号電圧を書き込むことによって通常駆動を連続して2回行い、その後休止期間とする。
 <2.3 効果>
 フリッカは同じ画像を連続して表示する場合に認識されやすい。そこで、本実施形態によれば、階調値が実質的に同じ画像を連続して表示する場合のみオーバーシュート駆動またはアンダーシュート駆動を行い、次に通常駆動を行う。これにより、視聴者はフリッカをほとんど認識できなくなる。
 また、階調値が実質的に異なる画像を連続して表示する場合には、輝度の低下によるフリッカが発生していても視聴者はフリッカをほとんど認識できなくなる。そこで、オーバーシュート駆動もアンダーシュート駆動も行わずに、通常駆動を2回行う。これにより、LUT143のメモリ容量を小さくすることができるので、液晶表示装置200のコストを低減することができる。
 なお、液晶の応答速度が速い場合には、前フレームの階調値と現フレームの階調値が異なる場合に、第1および第2駆動フレームを連続して設けたり、第3および第4駆動フレームを連続して設けたりするのではなく、第1駆動フレームだけを設け、その後第2駆動フレームを設けることなく休止期間にしたり、第3駆動フレームだけを設け、その後第4駆動フレームを設けることなく休止期間にしたりしてもよい。この場合、第2または第4駆動フレームを設けないので、液晶表示装置の消費電力を低減することができる。
 <2.4 第1の変形例>
 図30は、本実施形態の第1の変形例に係る液晶表示装置300のブロック図である。図30に示す液晶表示装置300は、図1に示す液晶表示装置100と同様に、液晶パネル10、走査線制御部20、信号線制御部25、タイミング制御部30、および階調制御部40を備えている。これらの構成要素のうち、階調制御部40の構成が図1に示す階調制御部40と異なる。そこで、図30において、図1に示す構成要素と同じ構成要素には、図1に示す構成要素に付した参照符号と同じ参照符号を付してその説明を省略し、異なる構成要素を中心に説明する。
 図30に示すように、階調制御部40は、フレームメモリ41、加算回路44、およびLUT243を含むが、比較回路を含まない。本変形例において比較回路が設けられていないのは、前フレームの階調値と現フレームの階調値とが等しいか否かを判定する必要がないからである。図31は、本変形例において使用するLUT243の構成の一例を示す図である。LUT243は、図3に示すLUT43と異なり、現フレームの階調値に対する補正値のみを記憶している。このように、補正値は、前フレームの階調値にかかわらず、現フレームの階調値のみによって決まる。このLUT243においても、現フレームの階調値が160階調以下の補正値は正の値であり、192階調の補正値はゼロであり、224階調以上の補正値は負の値である。
 したがって、第2の実施形態の場合と異なり、加算回路44は、前フレームの階調値にかかわらず、現フレームの階調値に対応する補正値が正の値である場合には、現フレームの階調値に補正値を加算して補正画像信号を生成し、減算回路46へ出力する。これにより、オーバーシュート駆動を行う。また、現フレームの階調値に対応する補正値が負の値である場合には、補正値を減算して補正画像信号を生成し、減算回路46へ出力する。これにより、アンダーシュート駆動を行う。なお、補正値がゼロの場合は入力画像信号を補正することなく減算回路46へ出力する。減算回路46における処理は第1の実施形態と同じであるため、その説明を省略する。
 <2.4.1 休止駆動の動作>
 図32は、前フレームの階調値と現フレームの階調値が同じ場合のオーバーシュート駆動を含む休止駆動を説明するための図であり、図33は、前フレームの階調値と現フレームの階調値が同じ場合のアンダーシュート駆動を含む休止駆動を説明するための図である。また、図34は、前フレームの階調値と現フレームの階調値が異なる場合の休止駆動を説明するための図である。なお、図32~図34は、画素P(0)に対する休止駆動を説明する図である。画素P(1)について、オーバーシュート駆動またはアンダーシュート駆動の補正画像信号を求めるために、減算回路46で「1」を減算する点については、第1の実施形態と同様であるため、その説明を省略する。
 図32に示す場合には、第1休止駆動期間の駆動期間に、第1および第2駆動フレームを連続して設ける。第1駆動フレームでは、入力画像信号の階調値(現フレームの階調値)は境界値よりも小さいので、加算回路44は、フレームメモリ41から与えられた現フレームの階調値に対応する補正値をLUT243から与えられると、現フレームの階調値に補正値を加算して補正画像信号を生成し、減算回路46へ出力する。減算回路46から出力された補正画像信号はオーバーシュート電圧に変換され、信号線SLに書き込まれる。このアナログ信号電圧の極性は正極性である。これによって、オーバーシュート駆動が行われる。
 第2駆動フレームでは、第1駆動フレームで使用した入力画像信号と同じ信号がフレームメモリ41に記憶されている。フレームメモリ41から加算回路44に入力画像信号が与えられると、加算回路44は、補正値を加算することなく画像信号として減算回路46へ出力する。画素P(0)では減算回路46は減算処理を行わず、画像信号は、入力画像信号に対応する信号電圧に変換され、信号線SLに書き込まれる。このアナログ信号電圧の極性も正極性である。これにより、通常駆動が行われる。
 このように、第1駆動フレームでは、LUT243から与えられる補正値を用いてオーバーシュート駆動を行い、第2駆動フレームでは、通常駆動を行うことによって正極性の信号電圧を信号線SLに書き込む。その後、第2休止駆動期間の第1駆動期間の開始時まで、通常駆動によって書き込まれた画像を表示し続ける休止期間になる。
 第2休止駆動期間の駆動期間でも、第1および第2駆動フレームを連続して設ける。この場合、第1休止駆動期間の場合と同様にして、第1駆動フレームでは、現フレームの階調値にLUT243から与えられた補正値を加算した補正画像信号に基づいてオーバーシュート駆動を行い、第2駆動フレームでは通常駆動を行う。ただし、いずれの駆動フレームでも、負極性の電圧を書き込む。その後、第3休止駆動期間の第1駆動期間の開始時まで、通常駆動によって書き込まれた画像を表示し続ける休止期間になる。
 以下同様にして、奇数番目の休止駆動期間では、正極性のオーバーシュート電圧を書き込み、オーバーシュート駆動を行う。次に、正極性の信号電圧を書き込み、通常駆動を行い、その後休止期間とする。また、偶数番目の休止駆動期間では、負極性のオーバーシュート電圧を書き込み、オーバーシュート駆動を行う。次に、負極性の信号電圧を書き込み、通常駆動を行い、その後休止期間とする。
 また、図33に示す場合には、第1休止駆動期間の駆動期間に、第3および第4駆動フレームを連続して設ける。入力画像信号の階調値(現フレームの階調値)は境界値よりも大きいので、第3駆動フレームでは、加算回路44は、フレームメモリ41から与えられた現フレームの階調値に対応する補正値をLUT243から与えられると、現フレームの階調値から補正値を減算して補正画像信号を生成し、減算回路46へ出力する。減算回路46から出力された補正画像信号はアンダーシュート電圧に変換され、信号線SLに書き込まれる。このアナログ信号電圧の極性は正極性である。これによって、アンダーシュート駆動が行われる。
 第4駆動フレームでは、第3駆動フレームで使用した入力画像信号と同じ信号がフレームメモリ41に記憶されている。フレームメモリ41から加算回路44に入力画像信号が与えられると、加算回路44は、補正値を減算することなく画像信号として減算回路46へ出力する。減算回路46から出力された画像信号は、入力画像信号に対応する信号電圧に変換され、信号線SLに書き込まれる。このアナログ信号電圧の極性も正極性である。これにより、通常駆動が行われる。
 このように、第3駆動フレームでは、LUT243から与えられた補正値を用いてアンダーシュート駆動を行い、第4駆動フレームでは、通常駆動を行うことによって正極性の信号電圧を信号線SLに書き込む。その後、第2休止駆動期間の第1駆動期間の開始時まで、通常駆動によって書き込まれた画像を表示し続ける休止期間になる。
 第2休止駆動期間の駆動期間でも、第3および第4駆動フレームを連続して設ける。第3駆動フレームでは、現フレームの階調値が境界値以上である。そこで、現フレームの階調値から、LUT243から与えられた補正値を減算した補正画像信号に基づいてアンダーシュート駆動を行い、第4駆動フレームでは通常駆動を行う。ただし、いずれの駆動フレームでも、負極性の電圧を書き込む。その後、第3休止駆動期間の第1駆動期間の開始まで、通常駆動によって書き込まれた画像を表示し続ける休止期間になる。
 以下同様にして、奇数番目の休止駆動期間では、正極性のアンダーシュート電圧を書き込み、アンダーシュート駆動を行う。次に、正極性の信号電圧を書き込むことによって通常駆動を行い、その後休止期間とする。また、偶数番目の休止駆動期間では、負極性のアンダーシュート電圧を書き込み、アンダーシュート駆動を行う。次に、負極性の信号電圧を書き込むことによって通常駆動を行い、その後休止期間とする。
 図34に示す場合は、LUT243を使用するので、オーバーシュート駆動またはアンダーシュート駆動のいずれを行うかは現フレームの階調値によって決まる。そこで、各休止駆動期間において、現フレームの階調値が境界値よりも小さい場合にはオーバーシュート駆動を行い、現フレームの階調値が境界値よりも大きい場合にはアンダーシュート駆動を行う。具体的には、第1および第2休止駆動期間にオーバーシュート駆動を行い、第3および第4休止駆動期間にアンダーシュート駆動を行う。
 このように、本変形例では、前フレームの階調値と、現フレームの階調値とが等しいか否かにかかわらず、現フレームの階調値のみに基づくオーバ-シュート駆動またはアンダーシュート駆動を行う。このため、本変形例では、第2の実施形態の場合と異なり、第2および第4駆動フレームにおいて必ず通常駆動を行う必要があり、第2および第4駆動フレーム駆動を省略することはできない。
 <2.4.2 効果>
 本変形例によれば、第2の実施形態と同じ効果を奏するだけでなく、さらに、前クレームの階調値と現フレームの階調値とが同じであるか否かを判定する必要がないので、比較回路を設ける必要がない。これにより、液晶表示装置300の製造コストをさらに低減することができる。
 <2.5 第2の変形例>
 第1の変形例では、入力画像信号が正極性から負極性に変化する場合と、負極性から正極性に変化する場合とでは、LUT243に記憶されている補正量は同じであるとした。
 しかし、液晶層に印加する電圧の方向によって液晶の誘電率異方性が異なり、液晶分子が配向しやすい方向と、配向しにくい方向とがある場合、液晶の応答速度が印加電圧の方向によって異なる。この場合、前フレームの階調値と現フレームの階調値が同じであっても、印加電圧の方向によってオーバーシュート電圧およびアンダーシュート電圧を変える必要がある。そこで、液晶表示装置の階調制御部に、印加電圧の方向がある方向の場合の補正値を記憶させておくLUT(「第1テーブル」ともいう)と、それとは逆方向の場合の補正値を記憶させておくLUT(「第2テーブル」ともいう)とを設ける。なお、本変形例では、各LUTの構成例を省略する。
 また、この変形例においても、画素P(1)については、減算回路46においてセレクタ出力VSELとして与えられる「1」を減算する処理を行う点は第1の実施形態と同様であるので、その詳細な説明は省略する。
 図35は、前フレームの階調値と現フレームの階調値が同じ場合のオーバーシュート駆動を含む休止駆動を説明するための図であり、図36は、前フレームの階調値と現フレームの階調値が同じ場合のアンダーシュート駆動を含む休止駆動を説明するための図である。図35に示すように、前フレームと現フレームの階調値が等しい場合であっても、入力画像信号が正極性から負極性に変化する場合と、負極性から正極性に変化する場合とでは、オーバーシュート電圧が異なり、負極性から正極性に変化する場合のオーバ-シュート電圧の電圧値の絶対値が、逆の場合の電圧値の絶対値よりも大きくなっている。このようなオーバーシュート駆動は、前フレームおよび現フレームの階調値が同じであっても、負極性から正極性に変化する場合に使用するLUTの補正値の絶対値を、正極性から負極性に変化する場合に使用するLUTの補正値の絶対値よりも大きくすることによって行われる。
 また、図36に示すように、前フレームと現フレームの階調値が等しい場合であっても、入力画像信号が正極性から負極性に変化する場合と、負極性から正極性に変化する場合とでは、アンダーシュート電圧が異なり、負極性から正極性に変化する場合のアンダーシュート電圧の電圧値の絶対値が、逆の場合の電圧値の絶対値よりも大きくなっている。このようなアンダーシュート駆動は、負極性から正極性に変化する場合に使用するLUTの補正値の絶対値を、正極性から負極性に変化する場合に使用するLUTの補正値の絶対値よりも大きくすることによって行われる。
 このように、液晶層に印加する電圧の極性が正極性から負極性に変わるときと、負極性から正極性に変わるときとで液晶の応答速度が異なる場合であっても、印加電圧の方向によって補正値も変えることにより、印加電圧の方向に依存する輝度の変化を同程度に小さくすることができる。このため、視聴者はフリッカをほとんど認識できなくなる。
 なお、前フレームの階調値と現フレームの階調値が同じ場合だけでなく、異なる場合にも本変形例を同様に適用することができる。また、正極性から負極性に変化する場合の電圧の補正値分OS1、OS2が、逆方向に変化する場合の電圧の補正値分OS1、OS2よりも大きい場合にも、本変形例の場合と同様にして駆動することができる。
 <3.第3の実施形態>
 液晶表示装置の周囲の温度変化により液晶の誘電率異方性が変化すると、液晶表示装置の応答速度は顕著に変化する。このため、室温で設定した補正値を記憶したLUTを用いて、低温時にオーバーシュート駆動またはアンダーシュート駆動を行なえば、低温時の液晶の応答速度が低下しているために、応答速度が十分速くならず、所望の階調表示が行われない。また、高温時にオーバーシュート駆動またはアンダーシュート駆動を行えば、高温時の液晶の応答速度が速くなっているために、過度に強調された表示になる。そこで、広い温度範囲で使用される液晶表示装置は、温度に応じた最適な補正値を加算して最適なオーバーシュート駆動を行うことができるように、温度範囲ごとに異なる複数のLUTを有することが好ましい。
 <3.1 液晶表示装置の構成>
 図37は、本発明の第3の実施形態に係る液晶表示装置400のブロック図である。図37に示す液晶表示装置400は、図1に示す液晶表示装置100と異なり、タイミング制御部30内に温度センサ35が設けられ、また階調制御部40は温度範囲ごとに設けられた3つのLUT343a~343cを有している。なお、図37において、図1に示す構成要素と同じ構成要素には、図1に示す構成要素に付した参照符号と同じ参照符号を付してその説明を省略し、異なる構成要素を中心に説明する。
 図38は、液晶表示装置400で使用される室温用のLUT343aを示す図であり、図39は高温用のLUT343bを示す図であり、図40は低温用のLUT343cを示す図である。図38~図40からわかるように、補正値の絶対値は、低温用のLUT343c、室温用のLUT343a、高温用のLUT343bの順に小さくなるように設定されている。その結果、これらのLUT343a~343cを使用することにより、液晶の応答速度が低下する低温でのオーバーシュート駆動およびアンダーシュート駆動は強調され、次に室温でのオーバーシュートおよびアンダーシュートが強調される。また、高温でのオーバーシュート駆動およびアンダーシュート駆動は抑制される。
 このように、液晶表示装置400が使用される温度によって使用するLUT343を変えるので、温度情報を得るための温度センサ35も必要になる。本実施形態では、温度センサ35は、タイミング制御部30内に設けられ、温度センサ35からの温度情報に基づいてLUT343a~343cのいずれかが選択される。LUT343a~343cのいずれかが選択されれば、上記各実施形態の場合と同様にして、選択したLUTに記憶された補正値を用いて、オーバーシュート駆動を行なったり、アンダーシュート駆動を行なったりする。
 なお、本実施形態では、室温用のLUT343aは10℃以上で40℃未満、高温用のLUT343bは40度以上、低温用のLUT343cは10℃未満のときにそれぞれ使用されるが、使用可能な温度範囲は適宜調整することができる。また、LUT343の個数は3個に限定されず、液晶表示装置400を使用する温度範囲に応じて、2個であってもよく、あるいは4個以上であってもよい。
 図37では、温度センサ35は、タイミング制御部30内に設けられているとしたが、タイミング制御部30とは別に液晶パネル10上に設けられていてもよい。この場合、タイミング制御部30は温度センサ35からの温度情報をシリアル通信によって取得し、温度情報に応じたLUT343a~343cのいずれかを選択する。なお、温度センサ35を絶縁基板上に設け、温度情報をシリアル通信によってタイミング制御部30に与える場合には、温度センサ35を絶縁基板上の任意の位置に設けることができる。また、温度センサ35をタイミング制御部30内に設ける場合には、タイミング制御部30の回路構成が複雑にならない。これにより、液晶表示装置400の製造コストを低減することができる。
 <3.2 効果>
 本実施形態によれば、温度センサ35によって測定された液晶表示装置400の周囲の温度に応じて、LUT343a~343cのいずれかを選択してオーバーシュート駆動またはアンダーシュート駆動を行うので、温度によらず最適なオーバーシュート駆動またはアンダーシュート駆動を行うことができる。これにより、広い温度範囲で使用される液晶表示装置400においても、信号電圧の書き込み時の輝度の低下が抑制されるので、視聴者はフリッカをほとんど認識できなくなる。
 <3.3 変形例>
 液晶表示装置400の変形例として、室温用、高温用および低温用の各補正値のデータを不揮発性メモリに予め記憶させておき、温度センサ35からの温度情報に基づき、適切な補正データを読み出して用いるようにしても良い。これにより、液晶表示装置400と同様にして、前フレームの階調値と現フレームの階調値とに対応づけられた補正値が加算回路44に与えられる。これにより、LUTの個数を減らすことができ、液晶表示装置500の製造コストを低減することができる。
 また、液晶表示装置400から比較回路をなくした構成としても良い。この場合、LUT343a~343cには、温度範囲ごとに、現フレームの階調値に対する補正値のみを記憶している。このように、補正値は、前フレームの階調値にかかわらず、現フレームの階調値のみによって決まる。したがって、加算回路44は、前フレームの階調値にかかわらず、現フレームのすべての階調値に、温度に応じてLUT343a~343cから選択されたいずれかに記憶されている補正値を加算して補正画像信号を生成する。
 さらに、上記の比較回路をなくした変形例においてさらに、温度範囲ごとに対応する3種類の補正値のデータを不揮発性メモリに記憶し、温度センサ35から与えられる温度情報に基づいて、対応する補正値のデータを読み出して用いるようにしても良い。
 これらの変形例によれば、液晶表示装置400の構成をさらに簡略化することにより、その製造コストをさらに低減することができる。
 <4.その他>
 上記各実施形態およびそれらの変形例に係る各液晶表示装置は、ドット反転駆動によって駆動されるとした。しかし、ドット反転駆動だけでなく、ライン反転駆動、カラム反転駆動、フレーム反転駆動などの交流駆動の場合にも同様に適用可能であり、その場合の効果もドット反転駆動を場合の効果と同じ効果を奏する。
 10 液晶パネル
 15 画素形成部
 16 薄膜トランジスタ(TFT)
 17 画素電極
 18 共通電極
 20 走査線制御部
 25 信号線制御部
 30 タイミング制御部
 35 温度センサ
 40 階調制御部
 41 フレームメモリ
 42 比較回路
 43 ルックアップテーブル(LUT)
 44 加算回路
 45 セレクタ
 46 減算回路
 100 液晶表示装置

Claims (19)

  1.  駆動期間と休止期間とを含む間欠駆動を行う液晶表示装置であって、
     複数の走査線と、
     前記複数の走査線とそれぞれ交差する複数の信号線と、
     前記複数の走査線および前記複数の信号線の各交差点に形成された画素形成部と、
     前記複数の走査線を順に選択して走査する走査線制御部と、
     入力画像信号から、表示用の画像信号と補正用の画像信号とを生成する階調制御部と、
     駆動期間において前記表示用の画像信号を書き込む前に、前記補正用の画像信号を前記複数の信号線へ書き込む信号線制御部とを備え、
     前記階調制御部が、
     前記入力画像信号の少なくとも現フレームの階調値に対応づけられた補正用階調値を記憶した補正値記憶部と、
     前記補正値記憶部から読み出した補正用階調値に基づいて入力画像信号を補正する第1の補正回路と、
     前記画素形成部を含んで構成される画素領域において、少なくとも第1の画素と第2の画素とから構成される規則的な画素パターンを定め、前記第1の画素に対する前記第1の補正回路からの出力を所定の階調だけ変化させる第2の補正回路とを備えた、液晶表示装置。
  2.  前記規則的な画素パターンが、水平方向に2画素、垂直方向に2画素の合計4画素を含み、前記4画素のうち2画素が前記第1の画素である、請求項1に記載の液晶表示装置。
  3.  前記第1の画素が、前記4画素のうち対角線上に位置する2画素である、請求項2に記載の液晶表示装置。
  4.  前記第2の補正回路が、前記第1の画素に対する前記第1の補正回路からの出力を1階調だけ増加または減少変化させ、前記第2の画素に対する前記第1の補正回路からの出力は変化させない、請求項1~3のいずれかに記載の液晶表示装置。
  5.  前記画素形成部に印加される電圧の極性反転方式が、同じ信号線に接続された画素形成部の電圧極性が同極性となる反転方式であり、
     前記第1の画素と前記第2の画素とが信号線方向に隣接する、請求項1~4のいずれかに記載の液晶表示装置。
  6.  前記画素形成部に印加される電圧の極性反転方式が、同じ走査線に接続された画素形成部の電圧極性が同極性となる反転方式であり、
     前記第1の画素と前記第2の画素とが走査線方向に隣接する、請求項1~4のいずれかに記載の液晶表示装置。
  7.  前記画素形成部に印加される電圧の極性反転方式が、水平方向および垂直方向において隣接する画素形成部の電圧極性が反対極性となる反転方式であり、
     前記第1の画素と前記第2の画素とが対角線上に隣接する、請求項1~4のいずれかに記載の液晶表示装置。
  8.  前記規則的な画素パターンが、水平方向に4画素、垂直方向に4画素の合計16画素を含み、前記画素パターン内で水平方向に連続する4画素および垂直方向に連続する4画素のいずれにおいても、第1の画素と第2の画素とが含まれている、請求項1に記載の液晶表示装置。
  9.  前記表示用の画像信号が所定の階調である場合に、前記規則的な画素パターンが第2の画素のみで構成され、前記表示用の画像信号が前記所定の階調以外の階調である場合に、前記規則的な画素パターンが、第1の画素と第2の画素で構成される、請求項1に記載の液晶表示装置。
  10.  前記表示用の画像信号の階調に応じて、前記規則的な画素パターンが複数種類設けられた、請求項1に記載の液晶表示装置。
  11.  前記駆動期間において、前記表示用の画像信号が書き込まれる期間の長さと、前記補正用の画像信号が書き込まれる期間の長さとが等しい、請求項1~10のいずれかに記載の液晶表示装置。
  12.  前記駆動期間において、前記表示用の画像信号が書き込まれる期間の長さと、前記補正用の画像信号が書き込まれる期間の長さとが、1フレームに相当する時間である、請求項11に記載の液晶表示装置。
  13.  前記階調制御部が、前記入力画像信号をフレームごとに記憶するフレームメモリをさらに備え、
     前記補正値記憶部は、前記入力画像信号の現フレームの階調値に対応づけられた補正用階調値を前記第1の補正回路に与え、
     前記第1の補正回路は、前記補正用の画像信号を書き込むときには、前記補正用階調値によって前記入力画像信号の階調値を補正して出力し、前記表示用の画像信号を出力するときには、前記入力画像信号の階調値を補正することなく出力する、請求項1~12のいずれかに記載の液晶表示装置。
  14.  前記第1の補正回路は、前記入力画像信号の現フレームの階調値と前記フレームメモリに記憶されていた前フレームの階調値とを前記補正値記憶部に出力する比較回路をさらに含み、
     前記補正値記憶部は、前記入力画像信号の現フレームの階調値と前フレームの階調値との組合せにそれぞれ対応づけられた補正値を記憶し、前記比較回路から前記入力画像信号の現フレームの階調値と前フレームの階調値とを与えられれば、前記組合せの中から対応する補正値を前記第1の補正回路に出力する、請求項13に記載の液晶表示装置。
  15.  前記第1の補正回路は、最初の駆動フレームを含む連続した2フレーム以上の駆動フレームのそれぞれにおいて前記補正用の画像信号を出力し、最後の駆動フレームにおいて前記表示用の画像信号を出力する、請求項14に記載の液晶表示装置。
  16.  前記階調制御部が、前記入力画像信号をフレームごとに記憶するフレームメモリと、
     前記入力画像信号の現フレームの階調値と前記フレームメモリに記憶されていた前フレームの階調値とを求める比較回路とをさらに備え、
     前記補正値記憶部が、入力画像信号の現フレームの階調値および前フレームの階調値が実質的に等しいときの補正値を記憶し、
     前記入力画像信号の現フレームの階調値と前フレームの階調値とが実質的に等しいとき、前記補正値記憶部が、現フレームの階調値および前フレームの階調値に対応づけられた補正値を前記第1の補正回路に出力し、
     前記第1の補正回路は、
     前記入力画像信号の現フレームの階調値と前フレームの階調値とが実質的に等しいときには、前記補正値記憶部から与えられた補正値によって前記入力画像信号の階調値を補正した前記補正用の画像信号を出力すると共に、前記入力画像信号の階調値を補正することなく前記表示用の画像信号として出力し、
     前記入力画像信号の現フレームの階調値と前フレームの階調値とが実質的に等しくないときには、前記入力画像信号の階調値を補正することなく前記補正用の画像信号として少なくとも1回出力する、請求項1~12のいずれかに記載の液晶表示装置。
  17.  前記第1の補正回路は、前記入力画像信号の現フレームの階調値と前フレームの階調値とが実質的に等しくないときには、さらに前記入力画像信号の階調値を補正することなく前記補正用の画像信号として出力する、請求項16に記載の液晶表示装置。
  18.  前記画素形成部は、前記走査線に制御端子が接続され、前記信号線に第1導通端子が接続され、前記第1補正電圧、前記第2補正電圧または前記信号電圧が印加されるべき画素電極に第2導通端子が接続され、酸化物半導体によりチャネル層が形成された薄膜トランジスタを含む、請求項1~17のいずれかに記載の液晶表示装置。
  19.  前記酸化物半導体は、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)および酸素(О)を含む、請求項18に記載の液晶表示装置。
PCT/JP2014/054205 2013-03-29 2014-02-21 液晶表示装置およびその駆動方法 Ceased WO2014156402A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/780,639 US9959825B2 (en) 2013-03-29 2014-02-21 Liquid crystal display device and method of driving the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-074058 2013-03-29
JP2013074058 2013-03-29

Publications (1)

Publication Number Publication Date
WO2014156402A1 true WO2014156402A1 (ja) 2014-10-02

Family

ID=51623403

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/054205 Ceased WO2014156402A1 (ja) 2013-03-29 2014-02-21 液晶表示装置およびその駆動方法

Country Status (2)

Country Link
US (1) US9959825B2 (ja)
WO (1) WO2014156402A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021056310A (ja) * 2019-09-27 2021-04-08 Tianma Japan株式会社 表示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017062416A (ja) * 2015-09-25 2017-03-30 キヤノン株式会社 映像表示装置、情報処理方法及びプログラム
CN107331368A (zh) * 2017-09-01 2017-11-07 惠科股份有限公司 显示装置的驱动方法、数据驱动集成电路及显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005107491A (ja) * 2003-09-09 2005-04-21 Sharp Corp 液晶表示装置及びその駆動方法
JP2006349952A (ja) * 2005-06-15 2006-12-28 Sony Corp 画像表示装置及び方法
JP2007033522A (ja) * 2005-07-22 2007-02-08 Ricoh Co Ltd 画像出力装置及び画像表示装置
JP2009128504A (ja) * 2007-11-21 2009-06-11 Canon Inc 液晶表示装置
WO2013008668A1 (ja) * 2011-07-08 2013-01-17 シャープ株式会社 液晶表示装置およびその駆動方法
JP2013088745A (ja) * 2011-10-21 2013-05-13 Sharp Corp 液晶表示装置
WO2014030411A1 (ja) * 2012-08-24 2014-02-27 シャープ株式会社 液晶表示装置およびその駆動方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038647B2 (en) 2002-03-25 2006-05-02 Sharp Kabushiki Kaisha Liquid crystal display apparatus
JP2004004629A (ja) 2002-03-25 2004-01-08 Sharp Corp 液晶表示装置
JP5253899B2 (ja) * 2008-06-20 2013-07-31 シャープ株式会社 表示制御回路、それを備えた液晶表示装置、および表示制御方法
WO2010106702A1 (ja) * 2009-03-18 2010-09-23 シャープ株式会社 表示装置
WO2011077867A1 (ja) * 2009-12-24 2011-06-30 シャープ株式会社 表示装置、表示装置の駆動方法、液晶表示装置、テレビジョン受像機
CN102714023B (zh) 2010-01-20 2016-05-04 株式会社半导体能源研究所 液晶显示设备的驱动方法
JP5956891B2 (ja) * 2012-09-26 2016-07-27 株式会社ジャパンディスプレイ 液晶表示装置及び液晶表示装置の駆動方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005107491A (ja) * 2003-09-09 2005-04-21 Sharp Corp 液晶表示装置及びその駆動方法
JP2006349952A (ja) * 2005-06-15 2006-12-28 Sony Corp 画像表示装置及び方法
JP2007033522A (ja) * 2005-07-22 2007-02-08 Ricoh Co Ltd 画像出力装置及び画像表示装置
JP2009128504A (ja) * 2007-11-21 2009-06-11 Canon Inc 液晶表示装置
WO2013008668A1 (ja) * 2011-07-08 2013-01-17 シャープ株式会社 液晶表示装置およびその駆動方法
JP2013088745A (ja) * 2011-10-21 2013-05-13 Sharp Corp 液晶表示装置
WO2014030411A1 (ja) * 2012-08-24 2014-02-27 シャープ株式会社 液晶表示装置およびその駆動方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021056310A (ja) * 2019-09-27 2021-04-08 Tianma Japan株式会社 表示装置
JP7344068B2 (ja) 2019-09-27 2023-09-13 Tianma Japan株式会社 表示装置

Also Published As

Publication number Publication date
US9959825B2 (en) 2018-05-01
US20160055812A1 (en) 2016-02-25

Similar Documents

Publication Publication Date Title
JP6104266B2 (ja) 液晶表示装置およびその駆動方法
CN105074809B (zh) 液晶显示装置及其驱动方法
JP5897136B2 (ja) 液晶表示装置およびその駆動方法
JP5986442B2 (ja) 表示装置および表示方法
JP5889421B2 (ja) 表示装置およびその駆動方法
CN101356570B (zh) 液晶显示装置及其驱动方法
JP2007212591A (ja) 表示装置
US20160335966A1 (en) Liquid crystal display device
WO2014156402A1 (ja) 液晶表示装置およびその駆動方法
KR20120089081A (ko) 액정 표시 장치, 영상 신호 보정 장치 및 영상 신호 보정 방법
JP2014240926A (ja) 液晶表示装置
WO2014038380A1 (ja) 液晶表示装置およびその駆動方法
KR20050104954A (ko) 액정 표시 장치 및 영상 신호 보정 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14773482

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14780639

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14773482

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP