WO2014146271A1 - 传输装置、连接机构和方法 - Google Patents

传输装置、连接机构和方法 Download PDF

Info

Publication number
WO2014146271A1
WO2014146271A1 PCT/CN2013/072979 CN2013072979W WO2014146271A1 WO 2014146271 A1 WO2014146271 A1 WO 2014146271A1 CN 2013072979 W CN2013072979 W CN 2013072979W WO 2014146271 A1 WO2014146271 A1 WO 2014146271A1
Authority
WO
WIPO (PCT)
Prior art keywords
interface
mui
time slot
connection mechanism
ethernet
Prior art date
Application number
PCT/CN2013/072979
Other languages
English (en)
French (fr)
Inventor
钟其文
Original Assignee
华为技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to EP13879210.6A priority Critical patent/EP2963899B1/en
Priority to CN201380000468.4A priority patent/CN103718515B/zh
Priority to PCT/CN2013/072979 priority patent/WO2014146271A1/zh
Priority to EP18187311.8A priority patent/EP3468155B1/en
Priority to ES13879210T priority patent/ES2695175T3/es
Priority to ES18187311T priority patent/ES2831348T3/es
Application filed by 华为技术有限公司 filed Critical 华为技术有限公司
Priority to ES20186053T priority patent/ES2913444T3/es
Priority to EP20186053.3A priority patent/EP3787262B1/en
Publication of WO2014146271A1 publication Critical patent/WO2014146271A1/zh
Priority to US14/855,530 priority patent/US10027506B2/en
Priority to US16/026,712 priority patent/US11140004B2/en
Priority to US17/465,396 priority patent/US11996956B2/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1694—Allocation of channels in TDM/TDMA networks, e.g. distributed multiplexers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/06—Time-space-time switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13389—LAN, internet

Definitions

  • Embodiments of the present invention relate to the field of communications technologies and, more particularly, to transmission devices, connection mechanisms, and methods. Background technique
  • the MAC (Medium Access Control) layer is at the data link layer, PCS (Physical Coding Sublayer), FEC (Forward Error Correction), PMA.
  • Sub-layers such as (Physical Medium Attachment) and PMD (Physical Medium Dependent) are at the physical layer.
  • the Mil (Media Independent Interface) electrical interface interconnects the data link layer and the physical layer.
  • a Mac address marks an Ethernet port, and a MAC port is connected to a physical layer interface through a corresponding port.
  • the MAC port rate is increased by 10 times.
  • the MAC port rate (the MAC port rate is determined by the bandwidth of the physical layer interface) is continually evolving from 10 Mbps to 100 Mbps, 1 Gbps, 10 Gbps, 100 Gbps, and 40 Gbps to 400 Gbps. Since a MAC port is only connected to one physical layer interface, and the MAC port rate usually increases by 10 times, the bandwidth growth required in practical applications does not necessarily increase by 10 times. Therefore, prior art transmission devices have significant limitations.
  • Ethernet MAC ports such as 50 Gbps, 60 Gbps, and 150 Gbps
  • the bandwidth required for actual applications is significantly different from the bandwidth of the physical layer interface
  • the bandwidth required for actual applications is significantly different from the bandwidth of the physical layer interface
  • using a 100GE physical interface module to support a 50Gbp MAC port will waste 50% of the capacity of the 100GE physical interface module.
  • Embodiments of the present invention provide a transmission apparatus, a connection mechanism, and a method, which can simultaneously support multiple Ethernet MAC ports and provide an Ethernet MAC port with adjustable bandwidth, thereby improving flexibility of the transmission device.
  • a transmission device comprising N Ethernet media access controls A MAC port and each Ethernet MAC port corresponds to a first Mil interface, K Ethernet physical layer interfaces, and each Ethernet physical layer interface corresponds to a second UI interface, and a connection mechanism, where N and K are positive integers;
  • the connection mechanism is configured to control a time division interconnection bus in the connection mechanism or a time division space exchange matrix in the connection mechanism, and implement a time slot of the first UI interface and a time slot of the second UI interface
  • the N Ethernet MAC ports are respectively connected to the time division interconnection bus in the connection mechanism through the corresponding first UI interface, and the K Ethernet physical layer interfaces respectively pass through corresponding interfaces.
  • the second UI interface is connected to the time division interconnection bus in the connection mechanism; or the N Ethernet MAC ports are respectively connected to the time division space exchange matrix in the connection mechanism through the corresponding first UI interface.
  • the K Ethernet physical layer interfaces are respectively connected to the time division space exchange matrix in the connection mechanism through the corresponding second UI interface.
  • the connecting mechanism is further configured to configure and control slot division, and allocate some or all of the divided P slots to the N Ethernets Part or all of the ports in the network MAC port, P is a positive integer.
  • one of the K Ethernet physical layer interfaces has J virtual channels, or the K Ethernet physics
  • the plurality of interfaces in the layer interface have a total of J virtual channels
  • the connecting mechanism is further configured to correspond to some or all of the P time slots to the J virtual channels, each virtual channel For providing bandwidth through the second UI interface, J is a positive integer.
  • the connecting mechanism is further configured to use part or all of the P time slots The time slots are marked.
  • the connecting mechanism is further configured to implement the N Any MAC port in the network MAC port expands the bit width or increases the clock frequency to support the MAC port capacity of multiple physical interface transmission capabilities.
  • the connecting mechanism is further configured to The connection between the time slot of the first interface and the time slot of the second interface enables data transmission between the N1 Ethernet MAC ports and the K1 Ethernet physical layer interfaces; wherein, the N Ethernet MAC ports Including the N1 Ethernet MAC ports, ⁇ is a positive integer and ⁇ 1 ⁇ ;
  • the K Ethernet physical layer interfaces include the K1 Ethernet physical layer interfaces, and K1 is a positive integer and ⁇ 1 ⁇ .
  • the connecting mechanism is further configured to use a time slot of the first UI interface and a time slot of the second UI interface
  • the connection implements uplink data transmission by the K1 Ethernet physical layer interface to the N1 Ethernet MAC port direction; or, the connection mechanism is further configured to pass the time slot of the first UI interface and the The connection of the time slots of the second interface enables downlink data transmission from the N1 Ethernet MAC ports to the K1 Ethernet physical layer interface direction.
  • the connecting mechanism is further configured to control the time division interconnection bus or the time division space switching matrix to the first Mil interface
  • the downlink data carried on the time slot is aggregated, and the aggregated downlink data is carried on the second interface through a connection between the time slot of the first interface and the time slot of the second interface
  • the aggregated downlink data carried on the time slot of the second interface is sent to the K1 Ethernet physical layer interface; the K1 Ethernet physical layer interface is used to
  • the aggregated downlink data is encoded, and the encoded downlink data is transmitted to a physical transport channel.
  • the K1 Ethernet physical layer interface is configured to receive the encoded uplink data from the physical transmission channel, where the The encoded uplink data is decoded, and the decoded uplink data is sent to the connection mechanism; the connection mechanism is further configured to control the time division interconnection bus or the time division space division switch matrix to carry the decoded uplink data in corresponding Transmitting the decoded uplink data to the first interface by using a connection between the time slot of the first Mil interface and the time slot of the second UI interface on a time slot of the second UI interface Transmitting, by the time slot, the decoded uplink data carried on the time slot of the first interface to the N1 Ethernet MAC ports.
  • the connecting mechanism is further configured to close the Some or all of the Ethernet physical layer interfaces of the K Ethernet physical layer interfaces.
  • a data transmission method comprising: the connection mechanism implementing N1 Ethernet MACs among N Ethernet MAC ports by using a time slot of the first UI interface and a time slot of the second UI interface Data transmission between the port and K1 Ethernet physical layer interfaces in the K Ethernet physical layer interface, the time slot of the first UI interface and the time slot of the second UI interface
  • the connection is implemented by the connection mechanism controlling a time division interconnection bus in the connection mechanism or a time division space exchange matrix in the connection mechanism, N and N1 are positive integers and N1 ⁇ N, and K and K1 are both positive integers and Kl ⁇ K; wherein the one Ethernet Ethernet port is respectively connected to the time division interconnection bus in the connection mechanism through the corresponding first Mil interface, and the K Ethernet physical layer interfaces respectively pass corresponding
  • the second UI interface is connected to a time division interconnection bus in the connection mechanism; or the N Ethernet MAC ports respectively pass through the corresponding first UI interface and a time division space exchange matrix in the connection mechanism Connect
  • the connecting mechanism implements N1 Ethernets in the N Ethernet MAC ports by using the time slot of the first UI interface and the time slot of the second UI interface
  • the data transmission between the MAC port and the K1 Ethernet physical layer interface of the K Ethernet physical layer interface may be: the connection mechanism passes the time slot of the first UI interface and the second port The connection of the time slot of the interface implements uplink data transmission by the K1 Ethernet physical layer interface to the N1 Ethernet MAC port direction; or, the connection mechanism passes the time slot and the The connection of the time slots of the second interface enables downlink data transmission from the N1 Ethernet MAC ports to the K1 Ethernet physical layer interface direction.
  • the specific implementation may be: carrying the part or all of the divided P time slots For uplink data and/or the downlink data, P is a positive integer.
  • the specific implementation may be: the connecting mechanism controls the time division interconnection bus or the time division space exchange matrix to the first
  • the downlink data carried on the time slot of the interface is aggregated, and the aggregated downlink data is carried in the second by the connection between the time slot of the first Mil interface and the time slot of the second interface Sending the aggregated downlink data carried on the second interface interface time slot to the K1 Ethernet physical layer interface on the time slot of the ⁇ interface; the K1 Ethernet physical layer interface pair
  • the aggregated downlink data is encoded, and the encoded downlink data is transmitted to the physical transport channel.
  • the sending the downlink data that is carried on the time slot of the second interface to the K1 An Ethernet physical layer interface may be implemented as follows:
  • the K1 Ethernet physical layer interface receives the encoded uplink data from the physical transmission channel, and the encoded uplink is performed.
  • connection mechanism controls the time division interconnection bus or the time division space exchange matrix to carry the decoded uplink data in the corresponding second And transmitting, by the connection of the time slot of the first interface and the time slot of the second interface, the decoded uplink data on a time slot of the first interface, And transmitting the decoded uplink data carried on the time slot of the first interface to the N1 Ethernet MAC ports.
  • the decoding, the uplink data is carried on a time slot of the corresponding second interface, and the specific implementation is implemented.
  • the decoded uplink data transmitted by the J virtual channels of the K1 Ethernet physical layer may be carried on the corresponding time slot of the second UI interface.
  • a connection mechanism in a third aspect, includes: a control module and a time division interconnection bus, wherein the control module is configured to control the time division interconnection bus to implement the time slot of the first interface and the first
  • the connection of the time slot of the second interface, the connection of the time slot of the first interface and the time slot of the second Mil interface is implemented by the connection mechanism controlling the time division interconnection bus in the connection mechanism;
  • the N Ethernet MAC ports are respectively connected to the time division interconnection bus in the connection mechanism through the corresponding first UI interface, and the K Ethernet physical layer interfaces respectively pass through the corresponding second UI interface
  • the time division interconnect bus in the connection mechanism is connected.
  • connection mechanism includes: a control module and a time division space exchange matrix; the control module is configured to control the time division space exchange matrix, and implement the first interface a connection between the time slot and the time slot of the second Mil interface, the connection of the time slot of the first UI interface and the time slot of the second UI interface is controlled by the connection mechanism to control the time division space exchange in the connection mechanism Implemented by the matrix, wherein the N Ethernet MAC ports are respectively connected to the time division space exchange matrix in the connection mechanism through the corresponding first UI interface, and the K Ethernet physical layer interfaces respectively pass A corresponding second port interface is coupled to a time division space exchange matrix in the connection mechanism.
  • a connection mechanism in a fifth aspect, includes: a processor, a controller, and a time division interconnection bus, wherein the processor is configured to control the controller to control the time division interconnection bus
  • a connection between the time slot of the first UI interface and the time slot of the second UI interface, the connection of the time slot of the first Mil interface and the time slot of the second UI interface is controlled by the connection mechanism
  • the time division interconnection bus in the connection mechanism is implemented; wherein the N Ethernet MAC ports are respectively connected to the time division interconnection bus in the connection mechanism through the corresponding first UI interface, the K Ethernet physicals
  • the layer interfaces are respectively connected to the time-division interconnection bus in the connection mechanism via the respective second port interface.
  • a connection mechanism in a sixth aspect, includes: a processor, a controller, and a time division interconnection bus, wherein the processor is configured to control the controller to control the time division space exchange matrix, and implement a connection between a time slot of the first UI interface and a time slot of the second UI interface, wherein the connection between the time slot of the first UI interface and the time slot of the second UI interface is controlled by the connection mechanism Implemented by the time division space exchange matrix; wherein the N Ethernet MAC ports are respectively connected to the time division space exchange matrix in the connection mechanism by the corresponding first UI interface, the K Ethernet ports The network physical layer interfaces are respectively connected to the time division space exchange matrix in the connection mechanism through the corresponding second UI interface.
  • the embodiment of the present invention provides a transmission device that includes N Ethernet media access control MAC ports, each Ethernet MAC port corresponds to a first UI interface, K Ethernet physical layer interfaces, and each Ethernet physical layer interface corresponds to a second interface, and a connection mechanism, N and K are positive integers; the connection mechanism is used to control the time division interconnection bus in the connection mechanism or the time division space exchange matrix in the connection mechanism, and realize the time slot of the first interface and a time slot connection of the second interface, wherein the N Ethernet MAC ports and the K Ethernet physical layer interfaces are respectively connected to the time division interconnection bus in the connection mechanism through the first UI interface and the second UI interface; or N The Ethernet MAC port and the K Ethernet physical layer interfaces are respectively connected to the time division space exchange matrix in the connection mechanism through the first UI interface and the second Mil interface. Therefore, the device can support multiple Ethernet MAC ports at the same time and provide an Ethernet MAC port with adjustable bandwidth through the connection mechanism, which improves the flexibility of the transmission device.
  • FIG. 1 is a schematic block diagram of a transmission device according to an embodiment of the present invention.
  • FIG. 2 is a schematic block diagram of a transmission device according to another embodiment of the present invention.
  • Figure 3A is a schematic block diagram of a transmission device in accordance with another embodiment of the present invention.
  • Figure 3B is a schematic diagram of a time division space division switching matrix in accordance with one embodiment of the present invention.
  • FIG. 4 is a schematic diagram of time slot allocation in accordance with an embodiment of the present invention.
  • 5A through 5D are diagrams showing time slot allocation in accordance with another embodiment of the present invention.
  • 6A to 6C are diagrams showing time slot allocation in still another embodiment of the present invention.
  • FIG. 7 is a schematic diagram of a time slot corresponding to a virtual channel according to an embodiment of the present invention.
  • 8A to 8C are schematic block diagrams of a transmission device according to still another embodiment of the present invention.
  • FIGS. 9A-9B are schematic flow charts of time slot allocation according to still another embodiment of the present invention.
  • Figure 10 is a flow chart of a data transmission method in accordance with one embodiment of the present invention.
  • Figure 11 is a schematic structural view of a connecting mechanism of one embodiment of the present invention.
  • Figure 12 is a schematic structural view of a connecting mechanism of another embodiment of the present invention.
  • Figure 13 is a schematic structural view of a connecting mechanism of still another embodiment of the present invention.
  • Figure 14 is a schematic structural view of a connecting mechanism according to still another embodiment of the present invention. detailed description
  • the transmission device 100 of FIG. 1 includes N Ethernet MAC ports, K Ethernet physical layer interfaces, and a connection mechanism 102.
  • N and K are positive integers
  • N Ethernet MAC ports are MAC/RS (Reconciliation Sublayer) 101-1, MAC/RS 101-2, ⁇ , MAC/RS 101-N
  • K Ethernet physical layer interfaces are physical layer interface 103-1, physical layer interface 103-2, ⁇ , physical layer interface 103- ⁇ .
  • Each Ethernet MAC port corresponds to a first port
  • each Ethernet physical layer interface corresponds to a second port.
  • the number of the Ethernet MAC port and the Ethernet physical layer interface is not limited in the embodiment of the present invention, and may be one or more. It should also be understood that the bandwidth of the Ethernet physical layer interface is not limited, and may be 100ME, 1GE, 10GE, 100GE, or 40GE, etc., and the bandwidth of each MAC port in the embodiment of the present invention is also No restrictions. It should be noted that the bandwidth of each Ethernet physical layer interface and the port rate of each MAC port are not necessarily the same.
  • the bandwidth of the Ethernet physical layer interface of the following embodiments is described by taking 100GE as an example, and does not limit the scope of the present invention.
  • the connection mechanism 102 is configured to control the time division interconnection bus in the connection mechanism to implement the connection of the time slot of the first UI interface and the time slot of the second UI interface.
  • the N Ethernet MAC ports are respectively connected to the time division interconnection bus in the connection mechanism 102 through the corresponding first UI interface, and the K Ethernet physical layer interfaces respectively pass through the corresponding second UI interface and the time division in the connection mechanism 102.
  • the interconnect bus is connected.
  • connection mechanism 102 is configured to control the time division space exchange matrix in the connection mechanism to implement the connection of the time slot of the first port interface and the time slot of the second port interface.
  • the N Ethernet MAC ports are respectively connected to the time division space exchange matrix in the connection mechanism 102 through the corresponding first UI interface, and the K Ethernet physical layer interfaces respectively pass through the corresponding second UI interface and the connection mechanism 102.
  • the time division space exchange matrix is configured to control the time division space exchange matrix in the connection mechanism to implement the connection of the time slot of the first port interface and the time slot of the second port interface.
  • the UI interface is a logical interface or a physical electrical interface.
  • the first ⁇ interface and the second ⁇ interface in the "connection of the time slot of the first ⁇ interface and the time slot of the second ⁇ interface" described in the embodiment of the present invention are generalized concepts, and may be N first ⁇ a connection of all the first Mil interface slots of the interface and all or part of the second Mil interface slots of the second Mil interface; or may be part of the first one interface of the N first UI interfaces The connection of the time slot and the time slot of all or part of the second second interface.
  • the embodiments of the present invention are not limited thereto.
  • the data transmission from the Ethernet physical layer interface to the Ethernet MAC port is called “uplink direction", and the data transmission direction from the Ethernet MAC port to the Ethernet physical layer interface is called " In the downlink direction, the Ethernet MAC port can be understood as an integral port composed of the MAC layer and the RS layer.
  • the total port rate of the N Ethernet MAC ports is determined by the total bandwidth of the K Ethernet physical layer interfaces.
  • connection mechanism 102 is configured to control the time-division interconnection bus in the connection mechanism by implementing the connection of the time slot of the first UI interface and the time slot of the second Mil interface, that is, implementing N by the time division interconnection bus.
  • the Ethernet MAC port is connected to an Ethernet physical layer interface. In other words, N Ethernet MAC ports share one Ethernet physical layer interface.
  • N Ethernet MAC ports MAC/RS 201-1, MAC/RS 201-2, ⁇ , and The MAC/RS 201-N controls the time division interconnection bus to connect to a 100GE Ethernet physical layer interface 203 through the control module 202 in the connection mechanism 102, and the time division (multiplexed) interconnection bus uses Time Division Multiplexing (Time Division).
  • the multiplexing mode provides a connection for uplink and downlink data transmission between a certain Ethernet MAC port and the Ethernet physical layer interface 203 in a certain time slot. Only one Ethernet MAC port in any one time slot occupies the Ethernet physical layer interface 203 through the time division interconnect bus.
  • the working clock and bit width of the TDM interconnect bus are determined by the bandwidth of the physical layer interface.
  • the 40GE XLGMIK 40Gbps Mil) interface bus operates at 625MHz and has a bit width of 64bit.
  • the 100GE CGMII interface (100Gbps Mil) bus operates at 1562.5. MHz, bit width is 64bit.
  • a 100GE physical interface module can support two 50Gbp MAC ports.
  • the connection mechanism 102 is configured to control the time division space exchange matrix in the connection mechanism by implementing the connection of the time slot of the first UI interface and the time slot of the second UI interface, that is, by time division space exchange
  • the matrix implements the connection of one Ethernet MAC port and K Ethernet physical layer interfaces.
  • N Ethernet MAC ports share multiple Ethernet physical layer interfaces.
  • N Ethernet MAC ports MAC/RS 201-1, MAC/RS 201-2, ⁇ , and MAC/RS 201-N pass through the control module 302 in the connection mechanism 102.
  • the control time division space exchange matrix is interconnected with four Ethernet physical layer interfaces 303-1 having a bandwidth of 100GE, the physical layer interface 303-2, the physical layer interface 303-3, and the physical layer interface 303-4.
  • the time division is empty.
  • the sub-switching matrix may be a TDM TST switching matrix as shown in FIG. 3B.
  • an independent time division space switching matrix may be used in the uplink direction and the downlink direction, or a time division space switching matrix may be shared in the uplink and downlink directions.
  • Ethernet physical layer interface bandwidth the number of Ethernet physical layer interfaces, and the manner of implementing the connection of the time slot of the first UI interface and the time slot of the second UI interface are merely exemplary, and It is not intended to limit the scope of the invention.
  • the embodiment of the present invention provides a transmission device that includes N Ethernet media access control MAC ports, each Ethernet MAC port corresponds to a first UI interface, K Ethernet physical layer interfaces, and each Ethernet physical layer interface corresponds to a second interface, and a connection mechanism, N and K are positive integers; the connection mechanism is used to control the time division interconnection bus in the connection mechanism or the time division space exchange matrix in the connection mechanism, and realize the time slot of the first interface and The connection of the time slot of the second interface, Wherein, N Ethernet MAC ports and K Ethernet physical layer interfaces are respectively connected to the time division interconnection bus in the connection mechanism through the first Mil interface and the second UI interface; or N Ethernet MAC ports and K Ethernet ports The physical layer interface is connected to the time division space exchange matrix in the connection mechanism through the first UI interface and the second Mil interface, respectively. Therefore, the device can support multiple Ethernet MAC ports at the same time through the connection mechanism and provide an Ethernet MAC port with adjustable bandwidth, thereby improving the flexibility of the transmission device.
  • connection mechanism 102 of the apparatus can further expand its function.
  • connection mechanism 102 can also be used to configure and control time slot division. Specifically, the P time slots are divided, and some or all of the P time slots are allocated to a part of the N Ethernet MAC ports. Or all ports, P is a positive integer. An Ethernet MAC port can occupy one or more time slots or not. Each of the P time slots may be equal or unequal, which is not limited in this embodiment of the present invention.
  • the uplink direction or the downlink direction of each time slot of the UI interface may correspond to one or more coding blocks (for example, 64/66b coding blocks), that is, the size of one bandwidth particle corresponding to each time slot may be 5G or 10G, etc. It should be understood that the embodiment of the present invention does not limit the number of divided slots, and the format of the coded block corresponding to the slot is not limited.
  • connection mechanism 102 may be specifically configured to allocate time slots in a static manner, or allocate time slots in a dynamic manner, where the static mode refers to pre-allocating time slots, and the dynamic mode refers to dynamically adjusting time slot allocation, for example, according to services. Allocating time slots, such as characteristics of the demand or transmission link.
  • time slot allocation A specific embodiment of time slot allocation will be described in detail below in conjunction with the example of FIG.
  • the bandwidth of the physical interface is 100GE, and the value of P is 10 as an example.
  • the connection mechanism 102 is configured to divide the equal 10 time slots, which are time slots 9 and time slots respectively.
  • connection mechanism 102 is configured to respectively give time slots to one or more Ethernet MAC ports, and the bandwidth of each Ethernet MAC port does not exceed the bandwidth of the physical interface.
  • the connection mechanism 102 can be configured to assign time slot 0 to an Ethernet MAC port, the bandwidth of the Ethernet MAC port is 10G; can be used to assign time slot 8 to an Ethernet MAC port, the Ethernet MAC The bandwidth of the port is 10G; it can be used to allocate time slot 1 and time slot 0 to an Ethernet MAC port with a bandwidth of 20G; it can be used for time slot 5, time slot 4, time slot 3 And time slot 1 is assigned to an Ethernet MAC port, the Ethernet MAC port has a bandwidth of 40G; can be used for time slot 9, time slot 8, time slot 7 and time Gap 6 is assigned to an Ethernet MAC port with a bandwidth of 40G; it can be used to allocate 10 time slots to an Ethernet MAC port with a bandwidth of 100G;
  • the connection mechanism 102 may also not allocate time slots to the
  • one of the K Ethernet physical layer interfaces has J virtual channels, or a plurality of interfaces of the K Ethernet physical layer interfaces have a total of J virtual channels.
  • connection mechanism 102 is further configured to perform mapping connection between some or all of the foregoing P time slots and the J virtual channels, where each virtual channel is used to provide bandwidth through the second UI interface, and J is positive. Integer.
  • an 802.3ba MLD (Multi-lane Distribution) mechanism may be adopted.
  • one slotted CGMII interface time slot corresponds to two MLD virtual channels.
  • connection mechanism 102 can also be used to implement data transmission between the N1 Ethernet MAC ports and the K1 Ethernet physical layer interfaces through the connection of the time slots of the first UI interface and the time slots of the second Mil interface.
  • N Ethernet MAC ports include N1 Ethernet MAC ports, N1 is a positive integer and N1 ⁇ N; K Ethernet physical layer interfaces or K1 Ethernet physical layer interfaces, K1 is a positive integer and K1 ⁇ K.
  • the data transmission may be simultaneous data transmission in the uplink and downlink direction, or may be data transmission in a certain direction (uplink or downlink), that is, including data transmission from the Ethernet MAC port to the Ethernet physical layer interface, or from the physical layer.
  • the interface is transmitted to the Ethernet MAC port.
  • connection mechanism 102 is further configured to implement uplink data transmission from the K1 Ethernet physical layer interface to the N1 Ethernet MAC port direction by using the time slot of the first UI interface and the time slot of the second UI interface; or The connection of the time slot of the interface and the time slot of the second interface enables downlink data transmission from the N1 Ethernet MAC port to the K1 Ethernet physical layer interface direction.
  • connection mechanism 102 is further configured to control the time division interconnection bus or the time division space exchange matrix to aggregate the downlink data carried on the time slot of the first interface, and pass the time slot of the first interface and the second interface.
  • the time slot connection is carried by the aggregated downlink data on the time slot of the second interface, and the aggregated downlink data carried on the time slot of the second interface is sent to the K1 Ethernet physical layer interface, specifically The aggregated downlink data carried on the time slot of the second interface is mapped to the J virtual channels of the K1 Ethernet physical layer corresponding to the time slot.
  • the K1 The Ethernet physical layer (such as the PCS layer) can be used to encode the aggregated downlink data and transmit the encoded downlink data to the physical transport channel.
  • the K1 Ethernet physical layer is configured to receive the encoded uplink data from the physical transport channel, decode the encoded uplink data, and send the decoded uplink data to the connection mechanism.
  • connection mechanism 102 is further configured to control the time division interconnection bus or the time division space division switch matrix to carry the decoded uplink data on the time slot of the corresponding second interface, specifically, to virtualize the K physical layers of the K1 Ethernet layers.
  • the decoded uplink data transmitted by the channel is carried on the time slot of the corresponding second interface. Transmitting the decoded uplink data to the time slot of the first interface by using the connection of the time slot of the first interface and the time slot of the second interface, and decoding the decoded uplink carried on the time slot of the first interface Data is sent to N1 Ethernet MAC ports.
  • connection mechanism 102 is further configured to mark the divided time slots, and distinguish different time slots according to the labels of the time slots, so as to perform management control, and realize that each data stream is transmitted on the corresponding physical interface, thereby improving The accuracy of data transmission avoids out-of-order data packets of the same stream.
  • the connection mechanism 102 can also be used to indicate that each MAC port transmits valid data on the allocated corresponding time slot, and can also indicate that no data is transmitted or invalid data is transmitted. When a MAC port has no service demand, it can be completely idle, and the connection mechanism 102 can be used to use the bandwidth of the MAC port for other MAC ports.
  • connection mechanism 102 can also be used to close some or all of the Ethernet physical layer interfaces of the K Ethernet physical layer interfaces. For example, turn off the Ethernet physical layer interface that is not used to transfer data. In this way, the power consumption of the device can be effectively reduced, and the life cycle of the device can be extended, thereby reducing the operation and maintenance cost of the device.
  • connection mechanism 102 can be used to divide 10 equal time slots, an Ethernet physical layer interface 203, and a bandwidth of 100 GE, and each time slot corresponds to a 64/66 code block, that is, the corresponding bandwidth particle is 10G.
  • the connection mechanism 102 can further be configured to allocate some or all of the 10 time slots to some or all of the 5 Ethernet MAC ports.
  • the connection mechanism 102 is further configured to allocate time slot 1 to the MAC/RS 201-2; allocate time slot 2 to the MAC/RS 201-3; assign consecutive time slots to a MAC port, such as MAC/RS. 201-4 occupies slot 3, slot 4, and slot 5, and MAC/RS 201-5 occupies slot 6 and slot 7;
  • the connection mechanism 102 may not allocate time slots to the MAC port, such as the MAC/RS 201-1.
  • the connection mechanism 102 is further configured to instruct each of the MAC ports to transmit data on the allocated time slot of the corresponding first interface.
  • the UI interface connected to the Ethernet physical layer interface is provided to only one MAC port in any one cycle.
  • slot 1 is provided for use by the MAC/RS 201-2 during a certain period
  • slot 1 is no longer provided to other MAC ports during the period.
  • the MAC/RS 201-5 can transmit valid data or invalid data on the time slot 3, the time slot 4, and the time slot 5.
  • the connection mechanism 102 can Used to use time slot 3, time slot 4, and time slot 5 for other MAC ports.
  • connection mechanism 102 may be configured to control the time division interconnection bus to aggregate data carried on the time slot of the first interface connected to the MAC port, The aggregated downlink data is carried on the time slot of the second interface by the connection of the time slot of the first interface and the time slot of the second interface.
  • connection mechanism 102 can also be used to allocate non-contiguous time slots to the Ethernet MAC port.
  • the MAC/RS 201-5 as shown in FIG. 5B occupies slot 6, slot 7, and slot 9, and slot 8 idle. In Fig. 5B, similar to the example of Fig. 5A, it will not be described again here.
  • the connection mechanism 102 controls the time-division interconnection bus to pass the uplink data carried on the time slot of the second interface connected to the Ethernet physical layer.
  • the time slot of the interface and the time slot of the second interface are distributed to the corresponding time slot of the first interface connected to the Ethernet MAC port, as shown in Figure 5-3, in a certain period,
  • the second interface slot 1 to slot 7 connected to the Ethernet physical layer interface carries uplink data, and the connection mechanism 102 controls the time division interconnection bus to distribute the uplink data carried on the second interface slot 1 connected to the Ethernet physical layer interface.
  • the uplink data carried on the time slot 2 of the second Mil interface connected to the Ethernet physical layer interface is distributed to the MAC/
  • the uplink data carried on the time slot 3-5 of the second interface of the Ethernet physical layer interface is distributed to the port with the MAC/RS 201-4.
  • the first interface of the connection The time slot 3-5, and the uplink data carried on the time slot 6-7 of the second port interface connected to the Ethernet physical layer interface are distributed to the time slot of the first port interface connected to the MAC/RS 201-5 port. 6-7 on.
  • the MAC port can also occupy non-contiguous time slots.
  • the MAC/RS 201-5 occupies slot 6, slot 7, and slot 9, and slot 8 idle.
  • FIG. 5D similar to the example of FIG. 53, it will not be described again here.
  • the MAC port can occupy a high percentage of the time slot of the port interface connected to the physical interface, which can reduce waste and improve the utilization of the physical interface.
  • connection mechanism 102 can be configured to divide 40 equal time slots, each time slot corresponding to a 64/66 coded block, that is, the corresponding bandwidth granularity is 10G, and each physical layer interface corresponds to 10 time slots.
  • the connection mechanism 102 can further be configured to allocate some or all of the 40 time slots to some or all of the four Ethernet MAC ports.
  • the connection mechanism 102 is configured to allocate time slot 0 to the Ethernet MAC port MAC/RS 301-1, and assign time slot 1, time slot 6, and time slot 7 to the MAC/RS 301-2.
  • Time slot 2 is assigned to MAC/RS 301-3
  • time slot 3, time slot 4, and time slot 5 are assigned to MAC/RS 301-4
  • the first port interface corresponding to the Ethernet MAC port is implemented through the TDM TST matrix.
  • the time slot is connected to the time slot of the second UI interface corresponding to the physical layer interface.
  • the connection mechanism 102 can be configured to control the time division space exchange matrix to carry the time slots of the first interface corresponding to different Ethernet MAC ports.
  • the data is aggregated to a physical layer interface 303-1, that is, transmitted on one physical channel.
  • the connection mechanism 102 can be used to close the physical layer interface 303-2, the physical layer interface 303-3, and the physical layer interface 303- 4.
  • time slot 8 and time slot 9 in physical layer interface 303-1 are idle, i.e., four Ethernet MAC ports occupy a portion of the time slot of physical layer interface 303-1.
  • the four Ethernet MAC ports can occupy all the time slots of the physical layer interface 303-1.
  • the connection mechanism 102 can also be used to set the time slot 1, the time slot 6, the time slot 7, and the time slot 8.
  • slot 9 is assigned to MAC/RS 301-2.
  • the connection mechanism 102 is configured to allocate 10 time slots to the physical layer interface 303-1, which are time slot 0, time slot 1, ..., time slot 9; allocate 5 time slots.
  • To the physical layer interface 303-2 which are time slot 1, time slot 6, time slot 7, time slot 8 and time slot 9, respectively; allocate time slot 2 to physical layer interface 303-3; allocate time slot 3, time slot 4 And slot 5 gives the physical layer interface 303-4.
  • Commonly used TST switching networks have time division switching and space switching capabilities. Each Ethernet MAC port transmits data on the allocated time slot of the corresponding first port. Since the TST switching network is introduced and there are 4 physical interfaces, different Ethernet MAC ports can be transmitted simultaneously on the same sequence number of time slots.
  • the total traffic cannot exceed the bandwidth provided by the physical interface that is not closed.
  • the number of slots actually allocated for use cannot be greater than KlxlO. Gap (slot 0 to slot 9, K1).
  • the slot of the same sequence number can be occupied by multiple MAC ports in a certain period (the number of MAC ports can be less than, greater than or equal to the Ethernet physical layer that is not closed) The number of interfaces), and the interface connected to the Ethernet physical layer interface in this period, the same sequence number of time slots can only be provided to the number of MAC ports with the same number of unclosed Ethernet physical layer interfaces.
  • the connection mechanism 102 can be configured to control the time division space exchange switch matrix to carry the time slots of the corresponding first MAC interface of the different Ethernet MAC ports.
  • the downlink data is aggregated to the physical layer interface 303-1 and the physical layer interface 303-2, and the physical layer interface 303-3 and the physical layer interface 303-4 are not used.
  • the connection mechanism 102 may be configured to control the uplink carried by the time division space exchange switch matrix on the time slot of the corresponding second UI interface on the physical layer interface.
  • the data is distributed to the time slots of the first port of the corresponding Ethernet MAC port.
  • the sharing of the physical interface module and the communication channel can be realized according to the bandwidth requirement of the MAC port on the device, and the utilization ratio of the physical interface and the transmission channel is improved.
  • all or part of the physical layer interface can be temporarily turned off to reduce the power consumption of the device, so that the life cycle of the device can be effectively extended, thereby reducing the operation and maintenance cost of the device.
  • the implementation of the virtual channel is as shown in FIG. 7.
  • a physical interface with a bandwidth of 100GE Ethernet is taken as an example, and the time slot of the Ethernet physical interface corresponding to the downlink connection is 10, and the physical interface of the Ethernet has 20
  • Each virtual channel provides 5G bandwidth particles, which are A0-A9 and B0-B9 respectively. 10 time slots correspond to 20 virtual channels. It can also be understood as mapping each time slot and 2 virtual channels. connection.
  • the data transmission is from the Ethernet MAC port to the Ethernet physical layer interface direction, and the downlink data carried on the time slot of each second interface is 64/66 encoded and then allocated to two virtual channels, as shown in FIG.
  • the gap 9 is taken as an example.
  • the first period is marked as 9.1
  • the second period is marked as 9.2
  • the downlink data carried on the slot 9 with an odd period is transmitted through the virtual channel A9, and the data carried on the even-numbered slot 9 is repeated. Transmitted via virtual channel B9.
  • the uplink data transmitted on the virtual channel is carried on the time slot of the corresponding second interface.
  • connection mechanism 102 can also be implemented as any of N Ethernet MAC ports.
  • a Ethernet MAC port expands the bit width or increases the clock frequency to support the MAC port capacity of multiple physical interface transmission capabilities to achieve bandwidth improvement. In this way, one Ethernet MAC port can occupy the bandwidth of multiple physical interfaces. It should be understood that expanding the bandwidth of an Ethernet MAC port in any way falls within the scope of the present invention.
  • the bandwidth of the network physical layer interface is 100GE.
  • the connection mechanism 102 is configured to increase the bandwidth supported by one Ethernet MAC port (for example, MAC/RS 801-1) by increasing the clock frequency.
  • MAC port capacity to support 2 physical interface transmission capabilities. Assume that the original MAC/RS 801-1 supports a maximum bandwidth of 100G, and the MAC/RS 801-1 that extends the bit width supports a physical port with a capacity of 200G.
  • the connection mechanism 102 is configured to implement the bandwidth supported by the MAC address of the MAC port of the MAC port.
  • the MAC port supported by MAC/RS 801-1 is 1200G.
  • the connection mechanism 102 is configured to implement the MAC/RS 801-1 occupying the bandwidth supported by all the MAC ports. Therefore, the MAC/RS 801-1 supports the MAC port capacity of all the physical interface transmission capabilities, that is, the support.
  • connection mechanism 102 can be used to extend the bit width, that is, to allocate more time slots to a certain Ethernet MAC port, so that the Ethernet MAC port supports the MAC port capacity of multiple physical interface transmission capabilities.
  • the bandwidth of each Ethernet physical layer interface is 100GE, and the connection mechanism 102 is divided. 40 consecutive equal time slots, each of which corresponds to a 64/66 coded block as an example. It should be understood that the embodiment of the present invention is not limited thereto.
  • connection mechanism 102 is configured to control the time division space exchange matrix to allocate 20 time slots for the Ethernet MAC port MAC/RS 301-1, so that the MAC/RS 301-1 supports two physical layer interfaces.
  • the capacity of the MAC port of the transmission capacity is 200G.
  • the transmission apparatus can adjust the bandwidth usage of each Ethernet MAC port according to the requirements of each Ethernet MAC port (for example, the case of traffic), thereby improving the flexibility of the transmission apparatus.
  • the embodiments of the present invention can also be applied to other physical layer interfaces, for example, through a slotted interface (in a time division interconnection bus or a time division space division switch matrix manner) to implement M1 physical coding layer interfaces and M2 physics.
  • Figure 10 is a flow chart of a data transmission method in accordance with one embodiment of the present invention.
  • connection mechanism implements K1 of N1 Ethernet MAC ports and K Ethernet physical layer interfaces in the N Ethernet MAC ports by connecting the time slots of the first interface and the time slots of the second interface.
  • Data transmission between Ethernet physical layer interfaces, N, K, Nl, and Kl are all positive integers.
  • connection between the time slot of the first UI interface and the time slot of the second UI interface is implemented by the connection mechanism controlling the time division interconnection bus in the connection mechanism; the N Ethernet MAC ports respectively pass corresponding The first interface is connected to the time division interconnection bus in the connection mechanism; the K Ethernet physical layer interfaces are respectively connected to the time division interconnection bus in the connection mechanism via the corresponding second Mil interface.
  • connection between the time slot of the first UI interface and the time slot of the second UI interface is implemented by the connection mechanism controlling the time division space exchange matrix in the connection mechanism; N Ethernet MAC ports respectively pass corresponding The first interface is connected to the time division space exchange matrix in the connection mechanism.
  • the K Ethernet physical layer interfaces respectively pass through the corresponding second interface and the time division space exchange matrix in the connection mechanism.
  • the UI interface is a logical interface or a physical electrical interface.
  • the first ⁇ interface and the second ⁇ interface in the "connection of the time slot of the first ⁇ interface and the time slot of the second ⁇ interface" described in the embodiment of the present invention are generalized concepts, and may be N first ⁇ a connection of all the first Mil interface slots of the interface and all or part of the second Mil interface slots of the second Mil interface; or may be part of the first one interface of the N first UI interfaces The connection of the time slot and the time slot of all or part of the second second interface.
  • the embodiments of the present invention are not limited thereto.
  • the data transmission from the Ethernet physical layer interface to the Ethernet MAC port is called “uplink direction", and the data transmission direction from the Ethernet MAC port to the Ethernet physical layer interface is called " In the downlink direction, the Ethernet MAC port can be understood as an integral port composed of the MAC layer and the RS layer.
  • the total port rate of the N Ethernet MAC ports is determined by the total bandwidth of the K Ethernet physical layer interfaces.
  • the connection mechanism can control the time division interconnection bus or the time division space exchange switch matrix
  • the connection between the time slot of the first interface and the time slot of the second interface implements N1 Ethernet MAC ports in one Ethernet MAC port and K1 Ethernet physical layer interfaces in K Ethernet physical layer interfaces Data transfer. Therefore, the device can support multiple Ethernet MAC ports at the same time and provide an Ethernet MAC port with adjustable bandwidth through the connection mechanism, and select an appropriate data transmission mode, thereby improving the flexibility of the transmission device.
  • Fig. 10 The method of Fig. 10 can be implemented by the transmission means of Figs. 1 to 9, and thus the repeated description is omitted as appropriate.
  • the connection mechanism may implement the K1 Ethernet physical layer interface to the N1 Ethernet MAC through the connection of the time slot of the first UI interface and the time slot of the second UI interface.
  • the connection mechanism may configure and control slot division. Specifically, the P slots are divided, and some or all of the P slots are allocated to N1 slots.
  • the Ethernet MAC port, P is a positive integer.
  • the transmitted data (uplink data or downlink data) is carried on the corresponding first interface time slot and the second interface time slot.
  • An Ethernet MAC port can occupy one or more time slots or not.
  • Each of the P time slots may be equal or unequal, which is not limited in this embodiment of the present invention.
  • the uplink direction or the downlink direction of each time slot of the Mil interface may correspond to one or more coding blocks (for example, a 64/66 b coding block), and the number of the divided time slots is not limited in the embodiment of the present invention, and The coding block form corresponding to the time slot is also not limited.
  • the connection mechanism may allocate time slots in a static manner, or may allocate time slots in a dynamic manner.
  • the static mode refers to pre-allocating time slots
  • the dynamic mode refers to dynamically adjusting time slot allocation, for example, according to service requirements or transmission chains.
  • the characteristics of the road are assigned time slots.
  • connection mechanism may further mark the divided time slots, and distinguish different time slots according to the mark of the time slot, so as to perform management control, and realize that each data stream is transmitted on the corresponding physical interface, thereby improving data transmission. Accuracy, avoiding out-of-order data in the same stream. Examples of dividing and allocating time slots are as described above, and are not described herein again.
  • connection mechanism may further indicate that the N1 MAC ports transmit valid data on the allocated time slots of the corresponding first interface, or may indicate that no data is transmitted or invalid data is transmitted.
  • the connection mechanism can also control the time division interconnection bus or the time division space exchange switch pair to the first
  • the downlink data carried on the time slot of the Mil interface is aggregated, and the aggregated downlink data is carried on the time slot of the second interface through the connection of the time slot of the first interface and the time slot of the second interface.
  • the aggregated downlink data carried on the time slot of the second interface is sent to the K1 physical layer interface, and specifically, the aggregated downlink data carried on the time slot of the second interface is mapped with the time slot.
  • the K1 Ethernet physical layer (such as the PCS layer) can be used to encode the aggregated downlink data and transmit the encoded downlink data to the physical transport channel.
  • the K1 Ethernet physical layer receives the encoded uplink data from the physical transport channel, decodes the encoded uplink data, and sends the decoded uplink data to the connection mechanism.
  • the connection mechanism controls the time division interconnection bus or the time division space division switch matrix to carry the decoded uplink data on the time slot of the corresponding second interface, specifically, decoding the J virtual channel transmissions of the K1 Ethernet physical layer.
  • the subsequent uplink data is carried on the time slot of the corresponding second UI interface.
  • the decoded uplink data is carried on the time slot of the first interface by the connection of the time slot of the first Mil interface and the time slot of the second interface, and the decoded uplink carried on the time slot of the first interface is performed. Data is sent to N1 Ethernet MAC ports.
  • time slot and virtual channel mapping connection is as described above, and details are not described herein again.
  • connection mechanism may also close some or all of the Ethernet physical layer interfaces of the K Ethernet physical layer interfaces, for example, to close an Ethernet physical layer interface that is not used for transmitting data.
  • the power consumption of the device can be effectively reduced, and the life cycle of the device can be extended, thereby reducing the operation and maintenance cost of the device.
  • connection mechanism can also implement any one of the N Ethernet MAC ports to expand the bit width or increase the clock frequency to support the MAC port capacity of multiple physical interface transmission capabilities, thereby achieving bandwidth improvement. In this way, one Ethernet MAC port can occupy the bandwidth of multiple physical interfaces. It should be understood that expanding the bandwidth of an Ethernet MAC port in any manner falls within the scope of the present invention.
  • the sharing of the physical interface module and the communication channel can be realized according to the bandwidth requirement of the MAC port on the device, and the utilization ratio of the physical interface and the transmission channel is improved.
  • all or part of the physical layer interface can be temporarily turned off to reduce the power consumption of the device, so that the life cycle of the device can be effectively extended, thereby reducing the operation and maintenance cost of the device.
  • Figure 11 is a schematic structural view of a connecting mechanism of one embodiment of the present invention.
  • Figure 11 connector The configuration 1100 is an example of the connection mechanism 102, including a time division interconnection bus 1101 and a control module 1102.
  • the control module 1102 is configured to control the time division interconnection bus 1101 to implement the connection of the time slot of the first Mil interface and the time slot of the second Mil interface through the time division interconnection bus.
  • connection mechanism controlling the time division interconnection bus in the connection mechanism;
  • the N Ethernet MAC ports respectively pass through the corresponding first interface and the connection mechanism
  • the time-division interconnecting buses are connected;
  • the K Ethernet physical layer interfaces are respectively connected to the time-division interconnecting bus in the connecting mechanism via the corresponding second port.
  • the UI interface is a logical interface or a physical electrical interface.
  • the first ⁇ interface and the second ⁇ interface in the "connection of the time slot of the first ⁇ interface and the time slot of the second ⁇ interface" described in the embodiment of the present invention are generalized concepts, and may be N first ⁇ a connection of all the first Mil interface slots of the interface and all or part of the second Mil interface slots of the second Mil interface; or may be part of the first one interface of the N first UI interfaces The connection of the time slot and the time slot of all or part of the second second interface.
  • the embodiments of the present invention are not limited thereto.
  • the data transmission from the Ethernet physical layer interface to the Ethernet MAC port is called “uplink direction", and the data transmission direction from the Ethernet MAC port to the Ethernet physical layer interface is called " In the downlink direction, the Ethernet MAC port can be understood as an integral port composed of the MAC layer and the RS layer.
  • the total port rate of the N Ethernet MAC ports is determined by the total bandwidth of the K Ethernet physical layer interfaces.
  • the connection mechanism can control the time division interconnection bus to realize N1 Ethernet MAC ports and K Ethernet physics in the N Ethernet MAC ports through the connection of the time slot of the first UI interface and the time slot of the second Mil interface.
  • the K1 Ethernet physical layer interfaces in the layer interface perform data transmission. Therefore, the device can support multiple Ethernet MAC ports at the same time and provide an Ethernet MAC port with adjustable bandwidth, and select an appropriate data transmission mode, thereby improving the flexibility of the transmission device.
  • K has a value of 1, that is, N Ethernet MAC ports share one Ethernet physical layer interface, and a time division interconnection bus is used to realize connection of N Ethernet MAC ports and one Ethernet physical layer interface.
  • the time division interconnect bus can be a TDM bus.
  • connection mechanism 1100 is a schematic structural view of a connecting mechanism of another embodiment of the present invention.
  • the connection mechanism 1200 of FIG. 12 is an example of the connection mechanism 102, including a time division space exchange matrix 1201 and a control module 1202.
  • the control module 102 is configured to control the time division space exchange matrix 1201 to implement the connection of the time slot of the first UI interface and the time slot of the second UI interface.
  • connection mechanism controlling the time division space exchange matrix in the connection mechanism; the N Ethernet MAC ports respectively pass through the corresponding first interface
  • the time division space division switching matrix in the connection mechanism is connected to the K Ethernet physical layer interfaces through the corresponding second UI interface and the time division space division switching matrix in the connection mechanism.
  • the UI interface is a logical interface or a physical electrical interface.
  • the first ⁇ interface and the second ⁇ interface in the "connection of the time slot of the first ⁇ interface and the time slot of the second ⁇ interface" described in the embodiment of the present invention are generalized concepts, and may be N first ⁇ a connection of all the first Mil interface slots of the interface and all or part of the second Mil interface slots of the second Mil interface; or may be part of the first one interface of the N first UI interfaces The connection of the time slot and the time slot of all or part of the second second interface.
  • the embodiments of the present invention are not limited thereto.
  • the data transmission from the Ethernet physical layer interface to the Ethernet MAC port is called “uplink direction", and the data transmission direction from the Ethernet MAC port to the Ethernet physical layer interface is called " In the downlink direction, the Ethernet MAC port can be understood as an integral port composed of the MAC layer and the RS layer.
  • the total port rate of the N Ethernet MAC ports is determined by the total bandwidth of the K Ethernet physical layer interfaces.
  • the connection mechanism can control the time division space exchange matrix to implement N1 Ethernet MAC ports and K Ethernet ports in the N Ethernet MAC ports through the connection of the time slot of the first UI interface and the time slot of the second UI interface.
  • K1 Ethernet physical layer interfaces in the physical layer interface of the network perform data transmission. Therefore, the device can support multiple Ethernet MAC ports at the same time and provide an Ethernet MAC port with adjustable bandwidth, and select an appropriate data transmission mode, thereby improving the flexibility of the transmission device.
  • the value of K is greater than or equal to 1, that is, N Ethernet MAC ports share one or more Ethernet physical layer interfaces, and N Ethernet MAC ports and one or more Ethernet physics are implemented by using a time division space division switch matrix. Layer interface connection.
  • the time division space exchange matrix may be a TDM TST switch matrix and its transform form, and the like.
  • Figure 13 is a schematic structural view of a connecting mechanism of still another embodiment of the present invention.
  • connection mechanism 1300 of Fig. 13 is an example of the connection mechanism 102, including a time division interconnection bus 1301, a controller 1302, a processor 1303, and the like.
  • the processor 1303 may be an integrated circuit chip with signal processing capabilities. In the implementation process, each step of the above method may be completed by an integrated logic circuit of the hardware in the processor 1303 or an instruction in the form of software.
  • the processor 1303 may be a general-purpose processor, including a central processing unit (CPU), a network processor (NP), etc., or a digital signal processing (DSP).
  • CPU central processing unit
  • NP network processor
  • DSP digital signal processing
  • ASIC Application Specific Integrated Circuit
  • FPGA Field Programmable Gate Array
  • the general purpose processor may be a microprocessor or the processor or any conventional processor or the like.
  • Memory 1320 can include read only memory and random access memory and provides control instructions and data to processor 1303. Portions of memory 1303 may also include non-volatile line random access memory (NVRAM). Connection mechanism 1300 may also include a user configuration management interface 1330 or other hardware interface or the like.
  • NVRAM non-volatile line random access memory
  • bus system 1310 The processor 1303, the memory 1320, and the user configuration management interface are coupled together by a bus system 1310, wherein the bus system 1310 includes a power bus, a control bus, and a status signal bus in addition to the data bus.
  • bus system 1310 includes a power bus, a control bus, and a status signal bus in addition to the data bus.
  • various buses are labeled as bus system 1310 in the figure.
  • the processor 1303 is configured to control the controller 1302 to control the time division interconnection bus 1301 to implement the connection of the time slot of the first UI interface and the time slot of the second UI interface through the time division interconnection bus.
  • connection mechanism controlling the time division interconnection bus in the connection mechanism;
  • the N Ethernet MAC ports respectively pass through the corresponding first interface and the connection mechanism
  • the time-division interconnecting buses are connected;
  • the K Ethernet physical layer interfaces are respectively connected to the time-division interconnecting bus in the connecting mechanism via the corresponding second port.
  • the UI interface is a logical interface or a physical electrical interface.
  • the first ⁇ interface and the second ⁇ interface in the "connection of the time slot of the first ⁇ interface and the time slot of the second ⁇ interface" described in the embodiment of the present invention are generalized concepts, and may be N first ⁇ All in the interface a slot of a Mil interface and a slot of all or part of the second Mil interface of the second Mil interface; or a slot of the first one of the N first interfaces and K The connection of all or part of the second interface of the second interface.
  • This embodiment of the present invention is not limited thereto.
  • the data transmission from the Ethernet physical layer interface to the Ethernet MAC port is called “uplink direction", and the data transmission direction from the Ethernet MAC port to the Ethernet physical layer interface is called " In the downlink direction, the Ethernet MAC port can be understood as an integral port composed of the MAC layer and the RS layer.
  • the total port rate of the N Ethernet MAC ports is determined by the total bandwidth of the K Ethernet physical layer interfaces.
  • the connection mechanism can control the time division interconnection bus to realize N1 Ethernet MAC ports and K Ethernet physics in the N Ethernet MAC ports through the connection of the time slot of the first UI interface and the time slot of the second Mil interface.
  • the K1 Ethernet physical layer interfaces in the layer interface perform data transmission. Therefore, the device can support multiple Ethernet MAC ports at the same time and provide an Ethernet MAC port with adjustable bandwidth, and select an appropriate data transmission mode, thereby improving the flexibility of the transmission device.
  • K has a value of 1, that is, N Ethernet MAC ports share one Ethernet physical layer interface, and a time division interconnection bus is used to realize connection of N Ethernet MAC ports and one Ethernet physical layer interface.
  • the time division interconnect bus can be a TDM bus.
  • time-division interconnect bus 1301 and the controller 1302 in the connection mechanism 1300 refer to the description of the corresponding connection mechanism in the transmission device of FIG. 1, and details are not described herein.
  • FIG 14 is a schematic structural view of a connecting mechanism according to still another embodiment of the present invention.
  • the connection mechanism 1100 of Fig. 14 is an example of the connection mechanism 102, including a time division space exchange matrix 1401, a controller 1402, a processor 1303, and the like.
  • the processor 1303 is used to control the controller 1402 to control the time division space exchange matrix 1401 to implement the connection of the time slot of the first Mil interface and the time slot of the second Mil interface.
  • connection mechanism controlling the time division space exchange matrix in the connection mechanism; the N Ethernet MAC ports respectively pass through the corresponding first interface
  • the time division space division switching matrix in the connection mechanism is connected to the K Ethernet physical layer interfaces through the corresponding second UI interface and the time division space division switching matrix in the connection mechanism.
  • the UI interface is a logical interface or a physical electrical interface.
  • the first one of the "connection of the time slot of the first UI interface and the time slot of the second UI interface" described in the embodiment of the present invention The interface and the second milli interface are generalized concepts, and may be time slots of all the first Mil interfaces of the N first UI interfaces and all or part of the second Mil interfaces of the second milli interface.
  • the connection may also be a connection of a time slot of a part of the first one interface of the N first UI interfaces and a time slot of all or part of the second UI interfaces of the K second UI interfaces. This embodiment of the present invention is not limited thereto.
  • the data transmission from the Ethernet physical layer interface to the Ethernet MAC port is called “uplink direction", and the data transmission direction from the Ethernet MAC port to the Ethernet physical layer interface is called " In the downlink direction, the Ethernet MAC port can be understood as an integral port composed of the MAC layer and the RS layer.
  • the total port rate of the N Ethernet MAC ports is determined by the total bandwidth of the K Ethernet physical layer interfaces.
  • the connection mechanism can control the time division space exchange matrix to implement N1 Ethernet MAC ports and K Ethernet ports in the N Ethernet MAC ports through the connection of the time slot of the first UI interface and the time slot of the second UI interface.
  • K1 Ethernet physical layer interfaces in the physical layer interface of the network perform data transmission. Therefore, the device can support multiple Ethernet MAC ports at the same time and provide an Ethernet MAC port with adjustable bandwidth, and select an appropriate data transmission mode, thereby improving the flexibility of the transmission device.
  • the K value is greater than or equal to 1, that is, the N Ethernet MAC ports share one or more Ethernet physical layer interfaces, and the time division space division switch matrix is used to implement N Ethernet MAC ports and one or more Ethernet ports.
  • the time division space exchange matrix may be a TDM T-S-T switch matrix and its transform form.
  • connection mechanism 1400 For a specific implementation of the time-division interconnect bus 1401 and the controller 1402 in the connection mechanism 1400, refer to the description of the corresponding connection mechanism in the transmission device of FIG. 1, and details are not described herein.
  • the disclosed systems, devices, and The method can be implemented in other ways.
  • the device embodiments described above are merely illustrative.
  • the division of the unit is only a logical function division.
  • there may be another division manner for example, multiple units or components may be combined or Can be integrated into another system, or some features can be ignored, or not executed.
  • the mutual coupling or direct coupling or communication connection shown or discussed may be an indirect coupling or communication connection through some interface, device or unit, and may be in an electrical, mechanical or other form.
  • the units described as separate components may or may not be physically separate, and the components displayed as units may or may not be physical units, that is, may be located in one place, or may be distributed to multiple network units. Some or all of the units may be selected according to actual needs to achieve the objectives of the solution of the embodiment.
  • each functional unit in each embodiment of the present invention may be integrated into one processing unit, or each unit may exist physically separately, or two or more units may be integrated into one unit.
  • the functions, if implemented in the form of software functional units and sold or used as separate products, may be stored in a computer readable storage medium.
  • the technical solution of the present invention which is essential to the prior art or part of the technical solution, may be embodied in the form of a software product stored in a storage medium, including
  • the instructions are used to cause a computer device (which may be a personal computer, server, or network device, etc.) to perform all or part of the steps of the methods described in various embodiments of the present invention.
  • the foregoing storage medium includes: a U disk, a mobile hard disk, a read-only memory (ROM), a random access memory (RAM), a magnetic disk or an optical disk, and the like, which can store program codes. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明实施例提供一种传输装置、连接机构和方法，该装置包括包括N个以太网媒体接入控制MAC端口且每个以太网MAC端口对应一个第一ΜII接口，K个以太网物理层接口且每个以太网物理层接口对应一个第二ΜII接口，以及连接机构，N和K均为正整数；所述连接机构，用于控制所述连接机构中的时分互联总线或所述连接机构中的时分空分交换矩阵，实现第一MII接口的时隙和第二MII接口的时隙的连接；其中，所述N个以太网MAC端口和所述K个以太网物理层接口分别通过所述第一ΜII接口和所述第二ΜII接口与所述连接机构相连接。因此，通过连接机构能够同时支持多个以太网MAC端口并提供可调整带宽的以太网MAC端口，提高传输装置的灵活性。

Description

传输装置、 连接机构和方法 技术领域
本发明实施例涉及通信技术领域， 并且更具体地， 涉及传输装置、 连接 机构和方法。 背景技术
在以太网技术中， MAC ( Medium Access Control, 媒体接入控制）层处 于数据链路层， PCS( Physical Coding Sublayer,物理编码子层）、 FEC( Forward Error Correction, 前向纠错编码）、 PMA ( Physical Medium Attachment, 物理 媒体附加 )和 PMD ( Physical Medium Dependent, 物理媒体相关 )等子层处 于物理层。 Mil ( Media Independent Interface, 媒质不相关接口 )电接口实现 数据链路层和物理层的互联。一个 Mac地址标记一个以太网端口，一个 MAC 端口通过相应的 ΜΠ与一个物理层接口相连接。
为了满足日益增长的网络数据流量速度的需求， MAC 端口速率不断地 提升。 MAC端口速率是以 10倍的形式增长， 例如， MAC端口速率（MAC 端口速率是由物理层接口的带宽确定的）从 10Mbps向 100Mbps、 lGbps、 10Gbps、 lOOGbps,以及 40Gbps向 400Gbps不断地演进发展。由于一个 MAC 端口只与一个物理层接口连接， 且 MAC端口速率通常以 10倍的形式增长， 而实际应用中所需求的带宽增长不一定呈现 10倍增长的形式。 因此， 现有 技术的传输装置存在较大的局限性。例如，缺乏对 50Gbps、 60Gbps、 150Gbps 等速率的以太网 MAC端口的有效支持， 当实际应用所需的带宽与物理层接 口的带宽具有较大差异时， 还将导致接口带宽的利用率低下。 例如， 使用 100GE 物理接口模块支持速率为 50Gbp的 MAC端口， 则会浪费该 100GE 物理接口模块的容量的 50%。
发明内容
本发明实施例提供一种传输装置、 连接机构和方法， 能够同时支持多个 以太网 MAC端口并提供可调整带宽的以太网 MAC端口， 提高传输装置的 灵活性。
第一方面，提供了一种传输装置，该装置包括 N个以太网媒体接入控制 MAC端口且每个以太网 MAC端口对应一个第一 Mil接口， K个以太网物 理层接口且每个以太网物理层接口对应一个第二 ΜΠ接口， 以及连接机构， N和 K均为正整数； 所述连接机构，用于控制所述连接机构中的时分互联总 线或所述连接机构中的时分空分交换矩阵， 实现所述第一 ΜΠ接口的时隙和 所述第二 ΜΠ接口的时隙的连接； 其中， 所述 N个以太网 MAC端口分别通 过相应的所述第一 ΜΠ接口与所述连接机构中的时分互联总线相连接，所述 K个以太网物理层接口分别通过相应的所述第二 ΜΠ接口与所述连接机构中 的时分互联总线相连接； 或者所述 N个以太网 MAC端口分别通过相应的所 述第一 ΜΠ接口与所述连接机构中的时分空分交换矩阵相连接，所述 K个以 太网物理层接口分别通过相应的所述第二 ΜΠ接口与所述连接机构中的时 分空分交换矩阵。
结合第一方面， 在第一种可能的实现方式中， 所述连接机构还用于配置 和控制时隙划分，将划分的 P个时隙中的部分或全部时隙分配给所述 N个以 太网 MAC端口中的部分或全部端口， P为正整数。
结合第一方面的第一种可能的实现方式， 在第二种可能的实现方式中， 所述 K个以太网物理层接口中的一个接口具有 J个虚拟通道， 或者所述 K 个以太网物理层接口中的多个接口一共具有 J个虚拟通道， 所述连接机构还 用于将所述 P个时隙中的部分或全部时隙与所述 J个虚拟通道进行相对应， 每个虚拟通道用于通过所述第二 ΜΠ接口提供带宽， J为正整数。
结合第一方面的第一种可能的实现方式或第二种可能的实现方式，在第 三种可能的实现方式中，所述连接机构还用于对所述 P个时隙中的部分或全 部时隙进行标记。
结合第一方面的第一种可能的实现方式至第三种可能的实现方式的任 一种方式， 在第四种可能的实现方式中， 所述连接机构还用于实现为所述 N 个以太网 MAC端口中任一个 MAC端口拓展位宽或提高时钟频率， 以支持 多个物理接口传输能力的 MAC端口容量。
结合第一方面或第一方面的第一种可能的实现方式至第四种可能的实 现方式的任一种方式， 在第五种可能的实现方式中， 所述连接机构还用于通 过所述第一 ΜΠ接口的时隙和所述第二 ΜΠ接口的时隙的连接实现 N1个以 太网 MAC端口和 K1个以太网物理层接口之间的数据传输； 其中， 所述 N 个以太网 MAC端口包括所述 N1个以太网 MAC端口，ΝΙ为正整数且 Ν1≤Ν; 所述 K个以太网物理层接口包括所述 K1个以太网物理层接口， K1为正整 数且 Κ1≤Κ。
结合第一方面的第五种可能的实现方式， 在第六种可能的实现方式中， 所述连接机构还用于通过所述第一 ΜΠ接口的时隙和所述第二 ΜΠ接口的时 隙的连接实现由所述 K1个以太网物理层接口到所述 N1个以太网 MAC端口 方向的上行数据传输； 或， 所述连接机构还用于通过所述第一 ΜΠ接口的时 隙和所述第二 ΜΠ接口的时隙的连接实现由所述 N1个以太网 MAC端口到 所述 K1个以太网物理层接口方向的下行数据传输。
结合第一方面的第六种可能的实现方式， 在第七种可能的实现方式中， 所述连接机构还用于控制所述时分互联总线或时分空分交换矩阵对所述第 一 Mil接口的时隙上承载的所述下行数据进行汇聚，通过所述第一 ΜΠ接口 的时隙和所述第二 ΜΠ接口的时隙的连接将所述汇聚后的下行数据承载在 所述第二 ΜΠ接口的时隙上，将所述第二 ΜΠ接口的时隙上承载的所述汇聚 后的下行数据发送到所述 K1个以太网物理层接口； 所述 K1个以太网物理 层接口， 用于对所述汇聚后的下行数据进行编码， 将编码后的下行数据传输 到物理传输信道。
结合第一方面的第六种可能的实现方式， 在第八种可能的实现方式中， 所述 K1个以太网物理层接口，用于从物理传输信道接收已编码的上行数据， 对所述已编码的上行数据进行解码，将解码后的上行数据发送给所述连接机 构； 所述连接机构还用于控制所述时分互联总线或时分空分交换矩阵将所述 解码后的上行数据承载在相应的所述第二 ΜΠ接口的时隙上，通过所述第一 Mil接口的时隙和所述第二 ΜΠ接口的时隙的连接将所述解码后的上行数据 承载在所述第一 ΜΠ接口的时隙上，将所述第一 ΜΠ接口的时隙上承载的所 述解码后的上行数据发送到所述 N1个以太网 MAC端口。
结合第一方面或第一方面的第一种可能的实现方式至第八种可能的实 现方式的任一种方式， 在第九种可能的实现方式中， 所述连接机构还用于关 闭所述 K个以太网物理层接口中的部分或全部以太网物理层接口。
第二方面， 提供了一种数据传输方法， 该方法包括： 连接机构通过第一 ΜΠ接口的时隙和第二 ΜΠ接口的时隙的连接实现 N个以太网 MAC端口中 的 N1个以太网 MAC端口和 K个以太网物理层接口中的 K1个以太网物理 层接口之间的数据传输，所述第一 ΜΠ接口的时隙和第二 ΜΠ接口的时隙的 连接由所述连接机构控制所述连接机构中的时分互联总线或所述连接机构 中的时分空分交换矩阵实现的， N和 N1为正整数且 N1≤N, K和 K1均为正 整数且 Kl≤K; 其中， 所述 Ν个以太网 MAC端口分别通过相应的所述第一 Mil接口与所述连接机构中的时分互联总线相连接，所述 K个以太网物理层 接口分别通过相应的所述第二 ΜΠ接口与所述连接机构中的时分互联总线 相连接；或者所述 N个以太网 MAC端口分别通过相应的所述第一 ΜΠ接口 与所述连接机构中的时分空分交换矩阵相连接，所述 K个以太网物理层接口 分别通过相应的所述第二 ΜΠ接口与所述连接机构中的时分空分交换矩阵。
结合第二方面， 在第一种可能的实现方式中， 所述连接机构通过第一 ΜΠ接口的时隙和第二 ΜΠ接口的时隙的连接实现 N个以太网 MAC端口中 的 N1个以太网 MAC端口和 K个以太网物理层接口中的 K1个以太网物理 层接口之间的数据传输， 具体实现可以为： 所述连接机构通过所述第一 ΜΠ 接口的时隙和所述第二 ΜΠ接口的时隙的连接实现由所述 K1个以太网物理 层接口到所述 N1个以太网 MAC端口方向的上行数据传输； 或， 所述连接 机构通过所述第一 ΜΠ接口的时隙和所述第二 ΜΠ接口的时隙的连接实现由 所述 N1个以太网 MAC端口到所述 K1个以太网物理层接口方向的下行数据 传输。
结合第二方面或第二方面的第一种可能的实现方式，在第二种可能的实 现方式中， 具体实现可以为： 在划分的 P个时隙中的部分或全部时隙上承载 所述上行数据和 /或所述下行数据， P为正整数。
结合第二方面的第二种可能的实现方式， 在第三种可能的实现方式中， 具体实现可以为： 所述连接机构控制所述时分互联总线或时分空分交换矩阵 对所述第一 ΜΠ接口的时隙上承载的所述下行数据进行汇聚，通过所述第一 Mil接口的时隙和所述第二 ΜΠ接口的时隙的连接将所述汇聚后的下行数据 承载在所述第二 ΜΠ接口的时隙上，将所述第二 ΜΠ接口时隙上承载的所述 汇聚后的下行数据发送到所述 K1个以太网物理层接口； 所述 K1个以太网 物理层接口对所述汇聚后的下行数据进行编码，将编码后的下行数据传输到 物理传输信道。
结合第二方面的第三种可能的实现方式， 在第四种可能的实现方式中， 所述将所述第二 ΜΠ接口的时隙上承载的所述汇聚后的下行数据发送到所 述 K1个以太网物理层接口， 具体实现可以为： 将所述汇聚后的下行数据映 结合第二方面的第二种可能的实现方式， 在第五种可能的实现方式中， 所述 K1个以太网物理层接口从物理传输信道接收已编码的上行数据， 对所 述已编码的上行数据进行解码，将解码后的上行数据承载发送给所述连接机 构； 所述连接机构控制所述时分互联总线或时分空分交换矩阵将所述解码后 的上行数据承载在相应的所述第二 ΜΠ接口的时隙上， 通过所述第一 ΜΠ 接口的时隙和所述第二 ΜΠ接口的时隙的连接将所述解码后的上行数据承 载在所述第一 ΜΠ接口的时隙上，将所述第一 ΜΠ接口的时隙上承载的所述 解码后的上行数据发送到所述 N1个以太网 MAC端口。
结合第二方面的第五种可能的实现方式， 在第六种可能的实现方式中， 所述将所述解码后的上行数据承载在相应的所述第二 ΜΠ接口的时隙上，具 体实现可以为： 将所述 K1个以太网物理层的 J个虚拟通道传输的所述解码 后的上行数据承载在相应的所述第二 ΜΠ接口的时隙上。
第三方面， 提供了一种连接机构， 该连接机构包括： 控制模块和时分互 联总线， 所述控制模块， 用于控制所述时分互联总线实现所述第一 ΜΠ接口 的时隙和所述第二 ΜΠ接口的时隙的连接，所述第一 ΜΠ接口的时隙和第二 Mil接口的时隙的连接由所述连接机构控制所述连接机构中的时分互联总线 实现的； 其中， 所述 N个以太网 MAC端口分别通过相应的所述第一 ΜΠ接 口与所述连接机构中的时分互联总线相连接，所述 K个以太网物理层接口分 别通过相应的所述第二 ΜΠ接口与所述连接机构中的时分互联总线相连接。
第四方面， 提供了另一种连接机构， 该连接机构包括： 控制模块和时分 空分交换矩阵； 所述控制模块， 用于控制所述时分空分交换矩阵， 实现所述 第一 ΜΠ接口的时隙和所述第二 Mil接口的时隙的连接 ,所述第一 ΜΠ接口 的时隙和第二 ΜΠ接口的时隙的连接由所述连接机构控制所述连接机构中 的时分空分交换矩阵实现的； 其中， 所述 N个以太网 MAC端口分别通过相 应的所述第一 ΜΠ接口与所述连接机构中的时分空分交换矩阵相连接，所述 K个以太网物理层接口分别通过相应的所述第二 ΜΠ接口与所述连接机构中 的时分空分交换矩阵相连接。
第五方面， 提供了又一种连接机构， 该连接机构包括： 处理器、 控制器 和时分互联总线， 所述处理器， 用于控制所述控制器控制所述时分互联总线 实现所述第一 ΜΠ接口的时隙和所述第二 ΜΠ接口的时隙的连接，所述第一 Mil接口的时隙和第二 ΜΠ接口的时隙的连接由所述连接机构控制所述连接 机构中的时分互联总线实现的； 其中， 所述 N个以太网 MAC端口分别通过 相应的所述第一 ΜΠ接口与所述连接机构中的时分互联总线相连接，所述 K 个以太网物理层接口分别通过相应的所述第二 ΜΠ接口与所述连接机构中 的时分互联总线相连接。
第六方面， 提供了又一种连接机构， 该连接机构包括： 处理器、 控制器 和时分互联总线， 所述处理器， 用于控制所述控制器控制所述时分空分交换 矩阵， 实现所述第一 ΜΠ接口的时隙和所述第二 ΜΠ接口的时隙的连接， 所 述第一 ΜΠ接口的时隙和第二 ΜΠ接口的时隙的连接由所述连接机构控制所 述连接机构中的时分空分交换矩阵实现的； 其中， 所述 N个以太网 MAC端 口分别通过相应的所述第一 ΜΠ接口与所述连接机构中的时分空分交换矩 阵相连接，所述 K个以太网物理层接口分别通过相应的所述第二 ΜΠ接口与 所述连接机构中的时分空分交换矩阵相连接。
本发明实施例提供一种传输装置包括 N个以太网媒体接入控制 MAC端 口且每个以太网 MAC端口对应一个第一 ΜΠ接口， K个以太网物理层接口 且每个以太网物理层接口对应一个第二 ΜΠ接口，以及连接机构， N和 K均 为正整数； 连接机构用于控制连接机构中的时分互联总线或连接机构中的时 分空分交换矩阵， 实现第一 ΜΠ接口的时隙和第二 ΜΠ接口的时隙的连接， 其中， N个以太网 MAC端口和 K个以太网物理层接口分别通过第一 ΜΠ接 口和第二 ΜΠ接口与连接机构中的时分互联总线相连接； 或者 N个以太网 MAC端口和 K个以太网物理层接口分别通过第一 ΜΠ接口和第二 Mil接口 与连接机构中的时分空分交换矩阵相连接。 因此， 该装置通过连接机构能够 同时支持多个以太网 MAC端口并提供可调整带宽的以太网 MAC端口， 提 高传输装置的灵活性。 附图说明
为了更清楚地说明本发明实施例的技术方案， 下面将对实施例或现有技 术描述中所需要使用的附图作筒单地介绍， 显而易见地， 下面描述中的附图 仅仅是本发明的一些实施例， 对于本领域普通技术人员来讲， 在不付出创造 性劳动的前提下， 还可以根据这些附图获得其他的附图。 图 1是本发明一个实施例的传输装置的示意性框图。
图 2是本发明另一个实施例的传输装置的示意性框图。
图 3A是本发明另一个实施例的传输装置的示意性框图。
图 3B是本发明一个实施例的时分空分交换矩阵的示意图。
图 4是本发明一个实施例的时隙分配的示意图。
图 5A至图 5D是本发明另一个实施例的时隙分配的示意图。
图 6A至图 6C是本发明又一个实施例的时隙分配的示意图。
图 7是本发明一个实施例的时隙与虚拟通道对应的示意图。
图 8A至图 8C是本发明又一个实施例的传输装置的示意性框图。
图 9A至图 9B是本发明再一个实施例的时隙分配的示意性流程图。 图 10是本发明一个实施例的数据传输方法的流程图。
图 11是本发明一个实施例的连接机构的示意性结构图。
图 12是本发明另一个实施例的连接机构的示意性结构图。
图 13是本发明又一个实施例的连接机构的示意性结构图。
图 14是本发明又一个实施例的连接机构的示意性结构图。 具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行 清楚、 完整地描述， 显然， 所描述的实施例是本发明的一部分实施例， 而不 是全部实施例。 基于本发明中的实施例， 本领域普通技术人员在没有做出创 造性劳动的前提下所获得的所有其他实施例， 都应属于本发明保护的范围。
图 1是本发明一个实施例的传输装置的示意性框图。图 1的传输装置 100 包括 N个以太网 MAC端口、 K个以太网物理层接口和连接机构 102。其中， N和 K均为正整数， N个以太网 MAC端口分别是 MAC/RS ( Reconciliation Sublayer, 调和子层） 101-1、 MAC/RS 101-2, ··· ··· , MAC/RS 101-N; K 个以太网物理层接口分别是物理层接口 103-1 , 物理层接口 103-2, ··· ··· , 物 理层接口 103-Κ。 每个以太网 MAC端口对应一个第一 ΜΠ接口， 每个以太 网物理层接口对应一个第二 ΜΠ接口。应理解，本发明实施例对以太网 MAC 端口和以太网物理层接口的数目不作限定， 可以是 1个或多个。 还应理解， 本发明实施例对以太网物理层接口的带宽的大小并不限定， 可以是 100ME、 1GE、 10GE、 100GE或 40GE等； 本发明实施例对各个 MAC端口的带宽也 不作限制。 需要指出的是， 各个以太网物理层接口的带宽以及各个 MAC端 口的端口速率不一定相同。
为了描述方便， 下述实施例的以太网物理层接口的带宽均以 100GE 为 例进行说明， 而非要限制本发明的范围。
连接机构 102用于控制连接机构中的时分互联总线实现第一 ΜΠ接口的 时隙和第二 ΜΠ接口的时隙的连接。 其中， N个以太网 MAC端口分别通过 相应的第一 ΜΠ接口与连接机构 102中的时分互联总线相连接， K个以太网 物理层接口分别通过相应的第二 ΜΠ接口与连接机构 102中的时分互联总线 相连接。
或者， 连接机构 102用于控制连接机构中的时分空分交换矩阵， 实现第 一 ΜΠ接口的时隙和第二 ΜΠ接口的时隙的连接。 其中， N个以太网 MAC 端口分别通过相应的第一 ΜΠ接口与连接机构 102中的时分空分交换矩阵相 连接， K个以太网物理层接口分别通过相应的第二 ΜΠ接口与连接机构 102 中的时分空分交换矩阵。
在本发明实施中， ΜΠ接口为逻辑接口或者物理电接口。 本发明实施例 中描述的 "第一 ΜΠ接口的时隙和第二 ΜΠ接口的时隙的连接"中的第一 ΜΠ 接口和第二 ΜΠ接口为泛指的概念， 可以是 N个第一 ΜΠ接口中的全部第 一 Mil接口的时隙和 K个第二 Mil接口中的全部或部分第二 Mil接口的时 隙的连接； 也可以是 N个第一 ΜΠ接口中的部分第一 ΜΠ接口的时隙和 K 个第二 ΜΠ接口中的全部或部分第二 ΜΠ接口的时隙的连接。本发明实施例 对此并不限定。
还需要指出的是， 在本发明实施例中， 数据传输从以太网物理层接口到 以太网 MAC端口称为 "上行方向 "， 数据传输从以太网 MAC端口到以太网 物理层接口方向称为 "下行方向"， 以太网 MAC端口可以理解为是 MAC层 和 RS层构成的一个整体的端口， N个以太网 MAC端口的总端口速率是由 K个以太网物理层接口的总带宽确定的。
优选地， 当 K=l 时， 连接机构 102用于控制连接机构中的时分互联总 线通过实现第一 ΜΠ接口的时隙和第二 Mil接口的时隙的连接，即通过时分 互联总线实现 N个以太网 MAC端口和 1个以太网物理层接口的连接，换句 话说， N个以太网 MAC端口共享 1个以太网物理层接口。 例如， 如图 2所 示， N个以太网 MAC端口 MAC/RS 201-1 , MAC/RS 201-2, ··· ··· , 以及 MAC/RS 201-N通过连接机构 102中的控制模块 202控制时分互联总线与一 个带宽 100GE的以太网物理层接口 203 实现连接， 时分（复用） 互联总线 以时隙 TDM ( Time Division Multiplexing, 时分复用 )方式在一个确定时隙 内为某一以太网 MAC端口与以太网物理层接口 203之间的上下行数据传输 提供连接。 任何一个时隙只有一个以太网 MAC端口通过时分互联总线占用 以太网物理层接口 203。 TDM互联总线的工作时钟和位宽由物理层接口的带 宽确定，例如， 40GE的 XLGMIK 40Gbps Mil )接口总线工作时钟为 625MHz, 位宽为 64bit; 100GE 的 CGMII 接口 （ lOOGbps Mil ) 总线工作时钟为 1562.5MHz, 位宽为 64bit。
通过上述方案， 可以减少浪费， 提高物理接口模块的容量的利用率， 例 如， 能够使用一个 100GE 物理接口模块支持两个速率为 50Gbp的 MAC端 口。
优选地， 当 K>1时，连接机构 102用于控制连接机构中的时分空分交换 矩阵通过实现第一 ΜΠ接口的时隙和第二 ΜΠ接口的时隙的连接，即通过时 分空分交换矩阵实现 Ν个以太网 MAC端口和 K个以太网物理层接口的连 接， 换句话说， N个以太网 MAC端口共享多个以太网物理层接口。 例如， 如图 3A所示， N个以太网 MAC端口 MAC/RS 201-1 , MAC/RS 201-2, ··· ··· , 以及 MAC/RS201-N通过连接机构 102中的控制模块 302控制时分空分交换 矩阵与 4个带宽 100GE的以太网物理层接口 303-1、 物理层接口 303-2、 物 理层接口 303-3和物理层接口 303-4实现互联， 可选地， 时分空分交换矩阵 可以是如图 3B所示的 TDM T-S-T交换矩阵。 另外， 上行方向和下行方向可 以使用独立的时分空分交换矩阵， 或者上下行方向共用一个时分空分交换矩 阵。
应理解， 上述例子中， 以太网物理层接口带宽， 以太网物理层接口的数 目以及实现第一 ΜΠ接口的时隙和第二 ΜΠ接口的时隙的连接的方式等仅仅 是示例性的， 而非要限制本发明的范围。
本发明实施例提供一种传输装置包括 N个以太网媒体接入控制 MAC端 口且每个以太网 MAC端口对应一个第一 ΜΠ接口， K个以太网物理层接口 且每个以太网物理层接口对应一个第二 ΜΠ接口， 以及连接机构， N和 K均 为正整数； 连接机构用于控制连接机构中的时分互联总线或连接机构中的时 分空分交换矩阵， 实现第一 ΜΠ接口的时隙和第二 ΜΠ接口的时隙的连接， 其中， N个以太网 MAC端口和 K个以太网物理层接口分别通过第一 Mil接 口和第二 ΜΠ接口与连接机构中的时分互联总线相连接； 或者 N个以太网 MAC端口和 K个以太网物理层接口分别通过第一 ΜΠ接口和第二 Mil接口 与连接机构中的时分空分交换矩阵相连接。 因此， 该装置通过连接机构能够 同时支持多个以太网 MAC端口并提供可调整带宽的以太网 MAC端口， 提 高传输装置的灵活性。
作为本发明的另一个实施例， 本装置的连接机构 102还可以进一步扩展 其功能。
示例性的， 连接机构 102还可以用于配置和控制时隙划分， 具体地， 划 分 P个时隙，将 P个时隙中的部分或全部时隙分配给 N个以太网 MAC端口 中的部分或全部端口， P为正整数。 一个以太网 MAC端口可以占用一个或 多个时隙， 也可以不占用时隙。 P个时隙中的各个时隙可以是均等或不均等 的， 本发明实施例对此不作限定。 可选地， ΜΠ接口的每个时隙的上行方向 或下行方向可以对应一个或多个编码块（例如 64/66b编码块）， 也就是说， 每个时隙对应一个带宽颗粒的大小可以是 5G或 10G等。 应理解， 本发明实 施例对划分的时隙个数不作限定， 且对时隙所对应的编码块形式也不作限 制。
可选地， 连接机构 102可以具体用于以静态方式分配时隙， 也可以以动 态方式分配时隙， 静态方式是指预先分配时隙， 动态方式是指可以动态调整 时隙分配， 例如按业务需求或传输链路的特性等分配时隙。
下面结合图 4的例子详细描述时隙分配的具体实施例。
具体地， 在图 4中， 以物理接口的带宽为 100GE, P的取值为 10作为 例子说明， 连接机构 102用于划分均等的 10个时隙， 分别是时隙 9、 时隙
8 时隙 0, 时隙周期重复。 进一步地， 连接机构 102用于将时隙分别 给 1个或多个以太网 MAC端口， 每个以太网 MAC端口的带宽不超过物理 接口的带宽。例如，连接机构 102可以用于将时隙 0分配给一个以太网 MAC 端口， 该太以网 MAC端口的带宽为 10G; 可以用于将时隙 8分配给一个以 太网 MAC端口， 该以太网 MAC端口的带宽为 10G; 可以用于将时隙 1和 时隙 0分配给一个以太网 MAC端口， 该以太网 MAC端口的带宽为 20G; 可以用于将时隙 5、 时隙 4, 时隙 3和时隙 1分配给一个以太网 MAC端口， 该以太网 MAC端口的带宽为 40G; 可以用于将时隙 9、 时隙 8, 时隙 7和时 隙 6分配给一个以太网 MAC端口， 该以太网 MAC端口的带宽为 40G; 可 以用于将 10个时隙分配给一个以太网 MAC端口，该以太网 MAC端口的带 宽为 100G; 等等。 连接机构 102还可以不分配时隙给以太网 MAC端口， 该 以太网 MAC端口的带宽为 0, 即空闲。 可选地， 连接机构 102还可以进一 步用于分配连续的时隙给一个以太网 MAC端口， 也可以用于分配非连续的 时隙给一个以太网 MAC端口。
可选地， K个以太网物理层接口中的一个接口具有 J个虚拟通道， 或者 K个以太网物理层接口中的多个接口一共具有 J个虚拟通道。
连接机构 102还可以用于将上述 P个时隙中的部分或全部时隙与 J个虚 拟通道进行相对应的映射连接，每个虚拟通道用于通过上述第二 ΜΠ接口提 供带宽， J为正整数。可选地，可以采用 802.3ba MLD( Multi-lane Distribution, 多通道分发 )机制， 例如， 一个时隙化的 CGMII接口时隙对应两个 MLD虚 拟通道。
示例性的， 连接机构 102还可以用于通过第一 ΜΠ接口的时隙和第二 Mil接口的时隙的连接实现 N1个以太网 MAC端口和 K1个以太网物理层接 口之间的数据传输。其中， N个以太网 MAC端口包括 N1个以太网 MAC端 口， N1为正整数且 N1≤N; K个以太网物理层接口或 K1个以太网物理层接 口， K1为正整数且 K1≤K。数据传输是可以是上下行方向的数据传输同时进 行， 也可以是某个方向（上行或下行）的数据传输， 即包括将数据从以太网 MAC端口传输到以太网物理层接口，或者从物理层接口传输到以太网 MAC 端口。连接机构 102还可以用于通过第一 ΜΠ接口的时隙和第二 ΜΠ接口的 时隙的连接实现由 K1个以太网物理层接口到 N1个以太网 MAC端口方向的 上行数据传输；或者通过第一 ΜΠ接口的时隙和第二 ΜΠ接口的时隙的连接 实现由 N1个以太网 MAC端口到 K1个以太网物理层接口方向的下行数据传 输。
可选地，连接机构 102还可以用于控制时分互联总线或时分空分交换矩 阵对第一 ΜΠ接口的时隙上承载的下行数据进行汇聚，通过第一 ΜΠ接口的 时隙和第二 ΜΠ接口的时隙的连接将汇聚后的下行数据承载在第二 ΜΠ接口 的时隙上， 将第二 ΜΠ接口的时隙上承载的汇聚后的下行数据发送到 K1个 以太网物理层接口， 具体地， 将在第二 ΜΠ接口的时隙上承载的汇聚后的下 行数据映射与时隙相对应的 K1 个以太网物理层的 J个虚拟通道上。 该 K1 个以太网物理层（如 PCS层）可以用于对汇聚后的下行数据进行编码， 将编 码后的下行数据传输到物理传输信道。
可选地， K1 个以太网物理层用于从物理传输信道接收已编码的上行数 据， 对已编码的上行数据进行解码， 将解码后的上行数据发送给连接机构
102。 连接机构 102还用于控制时分互联总线或时分空分交换矩阵将解码后 的上行数据承载在在相应的第二 ΜΠ接口的时隙上， 具体地， 将 K1个以太 网物理层的 J个虚拟通道传输的解码后的上行数据承载在相应的第二 ΜΠ接 口的时隙上。通过第一 ΜΠ接口的时隙和第二 ΜΠ接口的时隙的连接将解码 后的上行数据承载在第一 ΜΠ接口的时隙上，将第一 ΜΠ接口的时隙上承载 的解码后的上行数据发送到 N1个以太网 MAC端口。
可选地， 连接机构 102还可以用于对上述划分的时隙进行标记， 根据时 隙的标记区分不同的时隙， 以便进行管理控制， 实现各个数据流在相应的物 理接口上进行传输， 提高数据传输的准确性， 避免同一个流的数据报文发生 乱序。 可选地， 连接机构 102还可以用于指示各个 MAC端口在分配的相应 的时隙上传输有效数据， 也可以指示不传输数据或传输无效数据。 当某个 MAC端口无业务需求时可以完全空闲， 连接机构 102可以用于将该 MAC 端口的带宽供其它 MAC端口使用。
示例性的， 连接机构 102还可以用于关闭 K个以太网物理层接口中的部 分或全部以太网物理层接口。 例如， 关闭未用于传输数据的以太网物理层接 口。 这样， 能够有效地降低装置的功耗， 并延长设备的生命周期， 从而降低 装置的运营维护成本。
下面结合图 5-图 8的例子详细描述本发明实施例。
例如， 在图 2的传输装置中， 假设 Ν=5 , 即以太网 MAC端口 MAC/RS 201-1 , MAC/RS 201-2, MAC/RS 201-3 , MAC/RS 201-4和 MAC/RS201-5。 可选地， 连接机构 102可以用于划分 10个均等时隙， 一个以太网物理层接 口 203 , 带宽为 100GE, 每个时隙对应一个 64/66编码块， 即对应的带宽颗 粒为 10G。 连接机构 102还可以进一步用于将 10个时隙中的部分或全部时 隙分配给 5个以太网 MAC端口中的部分或全部端口。
如图 5A所示， 连接机构 102进一步用于分配时隙 1给 MAC/RS 201-2; 分配时隙 2给 MAC/RS 201-3;分配连续的时隙给一个 MAC端口，如 MAC/RS 201-4占用时隙 3、 时隙 4和时隙 5, 以及 MAC/RS 201-5占用时隙 6和时隙 7； 连接机构 102可以不分配时隙给 MAC端口， 如 MAC/RS 201-1。 连接机 构 102还进一步用于指示各个 MAC端口在分配的相应的第一 ΜΠ接口的时 隙上传输数据。 可选地， 如果采用时分总线， 在一个以太网物理层接口的情 况下， 与以太网物理层接口连接的 ΜΠ接口在任一个周期， 相同序号的时隙 只提供给一个 MAC端口。例如，当某个周期内，时隙 1提供给 MAC/RS 201-2 使用，那么在该周期内，时隙 1不再提供给其它 MAC端口。又例如， MAC/RS 201-5 可以在时隙 3、 时隙 4 和时隙 5 上传输有效数据或无效数据等， 当 MAC/RS 201-5无业务需求时可以完全空闲， 连接机构 102可以用于将时隙 3、 时隙 4和时隙 5供其它 MAC端口使用。
可选地， 当数据传输由以太网 MAC端口到以太网物理层接口方向， 连 接机构 102可以用于控制时分互联总线对与 MAC端口连接的第一 ΜΠ接口 的时隙上承载的数据进行汇聚，通过第一 ΜΠ接口的时隙和第二 ΜΠ接口的 时隙的连接将汇聚后的下行数据承载在第二 ΜΠ接口的时隙上。 当然， 连接 机构 102也可以用于分配非连续的时隙给以太网 MAC端口， 如图 5B所示 的 MAC/RS 201-5占用时隙 6、时隙 7和时隙 9, 而时隙 8空闲。在图 5B中， 与图 5A的例子类似， 此处不再赘述。
可选地， 当数据传输由以太网物理层接口到以太网 MAC端口方向， 连 接机构 102控制时分互联总线将与以太网物理层接口连接的第二 ΜΠ接口的 时隙上承载的上行数据通过第一 ΜΠ接口的时隙和第二 ΜΠ接口的时隙的连 接， 分发到相应的与以太网 MAC端口连接的第一 ΜΠ接口的时隙上， 如图 5-3所示， 在某个周期， 以太网物理层接口连接的第二 ΜΠ接口时隙 1至时 隙 7承载上行数据， 连接机构 102控制时分互联总线将以太网物理层接口连 接的第二 ΜΠ接口时隙 1上承载的上行数据分发到与 MAC/RS 201 -2端口连 接的第一 ΜΠ接口的时隙 1 上， 类似的， 将以太网物理层接口连接的第二 Mil接口的时隙 2上承载的上行数据分发到与 MAC/RS 201-3端口连接的第 一 Mil接口的时隙 2上， 将以太网物理层接口连接的第二 ΜΠ接口的时隙 3-5上承载的上行数据分发到与 MAC/RS 201-4端口连接的第一 ΜΠ接口的 时隙 3-5上， 以及将以太网物理层接口连接的第二 ΜΠ接口的时隙 6-7上承 载的上行数据分发到与 MAC/RS 201-5端口连接的第一 ΜΠ接口的时隙 6-7 上。 当然， 在下行方向的数据传输中， MAC端口也可以占用非连续的时隙， 如图 5D所示的 MAC/RS 201-5占用时隙 6、时隙 7和时隙 9,而时隙 8空闲。 在图 5D中， 与图 53的例子类似， 此处不再赘述。
因此， MAC端口可以占用与物理接口连接的 ΜΠ接口的高百分比的时 隙数量， 可以减少浪费， 以提高物理接口的利用率。
又例如，在图 3的传输装置中，假设 N=4,即以太网 MAC端口 MAC/RS 301-1 , MAC/RS 301-2, MAC/RS301-3和 MAC/RS 301-4, 每个以太网物理 层接口的带宽均为 100GE, 4个物理层接口的带宽为 400GE。 可选地， 连接 机构 102可以用于划分 40个均等时隙，每个时隙对应一个 64/66编码块， 即 对应的带宽颗粒为 10G, 每个物理层接口对应有 10个时隙。 连接机构 102 还可以进一步用于将 40个时隙中的部分或全部时隙分配给 4个以太网 MAC 端口中的部分或全部端口。
如图 6A所示， 连接机构 102用于将时隙 0分配给以太网 MAC端口 MAC/RS 301-1 , 将时隙 1、 时隙 6和时隙 7分配给 MAC/RS 301-2 , 将时隙 2分配给 MAC/RS 301-3 , 以及将时隙 3、 时隙 4和时隙 5分配给 MAC/RS 301-4, 通过 TDM T-S-T矩阵实现以太网 MAC端口对应的第一 ΜΠ接口的 时隙与物理层接口对应的第二 ΜΠ接口的时隙的连接。 可选地， 当数据传输 由以太网 MAC端口到以太网物理层接口方向， 连接机构 102可以用于控制 时分空分交换矩阵将不同的以太网 MAC端口对应的第一 ΜΠ接口的时隙上 承载的数据汇聚到一个物理层接口 303-1 , 即在一个物理通道上传输， 换句 话说， 连接机构 102可以用于关闭物理层接口 303-2、 物理层接口 303-3和 物理层接口 303-4。在图 6A中，物理层接口 303-1中的时隙 8和时隙 9空闲， 即 4个以太网 MAC端口占用了物理层接口 303-1的部分时隙。 当然， 4个 以太网 MAC端口可以占用物理层接口 303-1的全部时隙，如图 6B所示，连 接机构 102还可以用于将时隙 1、 时隙 6、 时隙 7、 时隙 8和时隙 9分配给 MAC/RS 301-2。
如图 6C所示， 连接机构 102用于分配 10个时隙给物理层接口 303-1 , 分别是时隙 0、 时隙 1 , ... ... , 时隙 9; 分配 5个时隙给物理层接口 303-2, 分别是时隙 1 , 时隙 6、 时隙 7、 时隙 8和时隙 9; 分配时隙 2给物理层接口 303-3; 分配时隙 3、 时隙 4和时隙 5给物理层接口 303-4。 常用的 T-S-T交 换网络具有时分交换和空分交换能力。 各个以太网 MAC端口在分配的相应 的第一 ΜΠ接口的时隙上传输数据， 由于引入了 T-S-T交换网络并有 4个物 理接口， 不同的以太网 MAC端口可以同时在相同序号的时隙上传输数据， 但总流量不能超过未关闭的物理接口所提供的带宽， 换句话说， NlxlO个时 隙中 （时隙 0〜时隙 9, N1 路）， 实际分配使用的时隙个数不能大于 KlxlO 个时隙 （时隙 0〜时隙 9 , K1路）。 在以太网 MAC端口连接的第一 ΜΠ接口 的时隙， 在某个周期， 相同序号的时隙可以由多个 MAC 端口占用 （MAC 端口的数目可以小于、 大于或等于未关闭的以太网物理层接口数量）， 而与 以太网物理层接口连接的 ΜΠ接口在该周期，相同序号的时隙只能提供给与 未关闭的以太网物理层接口数量相等的 MAC端口。 可选地， 当数据传输由 以太网 MAC端口到以太网物理层接口方向， 连接机构 102可以用于控制时 分空分交换矩阵将不同的以太网 MAC端口相应的第一 ΜΠ接口的时隙上承 载的下行数据汇聚到物理层接口 303-1和物理层接口 303-2上， 不使用物理 层接口 303-3和物理层接口 303-4。 可选地， 当数据传输由以太网物理层接 口到以太网 MAC端口方向， 连接机构 102可以用于控制时分空分交换矩阵 将物理层接口上相应的第二 ΜΠ接口的时隙上承载的上行数据分发到相应 的以太网 MAC端口的第一 ΜΠ接口的时隙上。
应理解， 上述例子仅仅是示例性的， 而非要限制本发明的范围。
通过上述方案， 可以根据装置上 MAC端口的带宽需求， 实现对物理接 口模块和通信信道的共享， 提高了物理接口和传输信道的利用率。 再例如， 可以暂时关闭全部或部分物理层接口来降低装置的功耗， 这样， 能够有效地 延长设备的生命周期， 从而降低装置的运营维护成本。
虚拟通道的实施例如图 7所示， 为了方便描述， 以一个带宽为 100GE 以太网物理接口为例， 且该以太网物理接口对应下行连接的时隙为 10个， 以及该以太网物理接口具有 20个虚拟通道， 每个虚拟通道提供带宽颗粒为 5G, 分别是 A0-A9和 B0-B9, 10个时隙与 20个虚拟通道相对应， 也可以理 解为每个时隙与 2个虚拟通道映射连接。 例如， 数据传输由以太网 MAC端 口到以太网物理层接口方向，每个第二 ΜΠ接口的时隙上承载的下行数据经 过 64/66编码后分配到 2个虚拟通道上， 以图 7的时隙 9为例， 第一个周期 标记为 9.1 , 第二个周期标记为 9.2, 周期为奇数的时隙 9上承载的下行数据 经虚拟通道 A9传输， 周期为偶数的时隙 9上承载的数据经虚拟通道 B9传 输。 又例如， 数据传输由以以太网物理层接口到以太网 MAC端口方向时， 虚拟通道上传输的上行数据承载在相应的第二 ΜΠ接口的时隙上。
示例性的，连接机构 102还可以用于实现为 N个以太网 MAC端口中任 一个太网 MAC端口拓展位宽或提高时钟频率， 以支持多个物理接口传输能 力的 MAC端口容量， 实现带宽的提升。 这样， 可以使得一个以太网 MAC 端口占用多个物理接口的带宽。 应理解， 无论以何种方式拓展某个以太网 MAC端口的带宽均落入本发明的范围。
以时分空分交换矩阵实现第一 ΜΠ接口的时隙和第二 ΜΠ接口的时隙的 连接为例， 如图 8A所示， 在图 8A的传输装置示意图中， 假设 K=4且每个 以太网物理层接口的带宽为 100GE为例， 连接机构 102用于通过提高时钟 频率的形式实现某一个以太网 MAC端口支持的带宽（例如 MAC/RS 801-1 ) 占用两个 MAC端口支持的带宽， 以支持 2个物理接口传输能力的 MAC端 口容量。 假设原 MAC/RS 801-1 支持最大带宽为 100G , 拓展位宽后的 MAC/RS 801-1支持两个物理接口传输能力的 MAC端口容量为 200G。 在图 8B的传输装置示意图中， 以 K=4且每个以太网物理层接口的带宽为 400GE 为例， 连接机构 102用于实现 MAC/RS 801-1 占用 3个 MAC端口支持的带 宽， 因此， MAC/RS 801-1支持的 MAC端口容量为 1200G。 在图 8C的传输 装置示意图中， 连接机构 102用于实现 MAC/RS 801-1占用全部 MAC端口 支持的带宽， 因此， MAC/RS 801-1支持全部物理接口传输能力的 MAC端 口容量， 即支持的最大带宽为全部物理层接口的总带宽，假设 K=4且每个以 太网物理层接口的带宽为 400GE, 即支持的最大带宽为 1600G。 等等。
具体地， 连接机构 102可以用于通过拓展位宽， 即为某个以太网 MAC 端口分配更多时隙的方式使得该以太网 MAC端口支持多个物理接口传输能 力的 MAC端口容量。 如图 9A和图 9B所示， 在图 9A和图 9B中， 为了便 于描述， 结合图 3的传输装置， 以 K=4, 每个以太网物理层接口的带宽均为 100GE, 连接机构 102划分 40个均等时隙， 每个时隙对应一个 64/66编码块 为例， 应理解， 本发明实施例对此并不限定。 在图 9Α和图 9Β中， 连接机 构 102用于控制时分空分交换矩阵为以太网 MAC端口 MAC/RS 301-1分配 20个时隙， 使得 MAC/RS 301-1支持两个物理层接口的传输能力的 MAC端 口容量， 即为 200G。
应理解， 上述例子仅仅是示例性的， 而非要限制本发明的范围。
因此， 通过本发明实施例的传输装置可以根据各个以太网 MAC端口的 需求（例如业务的情况）调整各个以太网 MAC端口的带宽使用， 从而提高 传输装置的灵活性。 另外， 本发明的实施方式也可以应用于其它物理层接口之间， 例如， 通 过时隙化的接口 （以时分互联总线或时分空分交换矩阵方式） 实现 Ml个物 理编码层接口和 M2个物理扰码层接口的连接， 其中， Ml和 M2均为正整 数。
图 10是本发明一个实施例的数据传输方法的流程图。
1001 ,连接机构通过通过第一 ΜΠ接口的时隙和第二 ΜΠ接口的时隙的 连接实现 N个以太网 MAC端口中的 N1个以太网 MAC端口和 K个以太网 物理层接口中的 K1个以太网物理层接口之间的数据传输， N、 K、 Nl和 Kl 均为正整数。
其中， 在一种实现方式下， 第一 ΜΠ接口的时隙和第二 ΜΠ接口的时隙 的连接由连接机构控制连接机构中的时分互联总线实现的； N个以太网 MAC 端口分别通过相应的第一 ΜΠ接口与连接机构中的时分互联总线相连接； K 个以太网物理层接口分别通过相应的第二 Mil接口与连接机构中的时分互 联总线相连接。 在另一种实现方式下， 第一 ΜΠ接口的时隙和第二 ΜΠ接口 的时隙的连接由连接机构控制连接机构中的时分空分交换矩阵实现的； N个 以太网 MAC端口分别通过相应的第一 ΜΠ接口与连接机构中的时分空分交 换矩阵相连接 K个以太网物理层接口分别通过相应的第二 ΜΠ接口与连接机 构中的时分空分交换矩阵。
在本发明实施中， ΜΠ接口为逻辑接口或者物理电接口。 本发明实施例 中描述的 "第一 ΜΠ接口的时隙和第二 ΜΠ接口的时隙的连接"中的第一 ΜΠ 接口和第二 ΜΠ接口为泛指的概念， 可以是 N个第一 ΜΠ接口中的全部第 一 Mil接口的时隙和 K个第二 Mil接口中的全部或部分第二 Mil接口的时 隙的连接； 也可以是 N个第一 ΜΠ接口中的部分第一 ΜΠ接口的时隙和 K 个第二 ΜΠ接口中的全部或部分第二 ΜΠ接口的时隙的连接。本发明实施例 对此并不限定。
还需要指出的是， 在本发明实施例中， 数据传输从以太网物理层接口到 以太网 MAC端口称为 "上行方向 "， 数据传输从以太网 MAC端口到以太网 物理层接口方向称为 "下行方向"， 以太网 MAC端口可以理解为是 MAC层 和 RS层构成的一个整体的端口， N个以太网 MAC端口的总端口速率是由 K个以太网物理层接口的总带宽确定的。
本发明实施例连接机构可以控制时分互联总线或时分空分交换矩阵通 过第一 ΜΠ接口的时隙和第二 ΜΠ接口的时隙的连接实现 Ν个以太网 MAC 端口中的 N1个以太网 MAC端口和 K个以太网物理层接口中的 K1个以太 网物理层接口进行数据传输。 因此， 该装置通过连接机构能够同时支持多个 以太网 MAC端口并提供可调整带宽的以太网 MAC端口， 选择合适的数据 传输方式， 从而提高传输装置的灵活性。
图 10的方法可以由图 1-图 9中的传输装置实现， 因此适当省略重复的 描述。
可选地， 作为一个实施例， 在步骤 1001中， 连接机构可以通过第一 ΜΠ 接口的时隙和第二 ΜΠ接口的时隙的连接实现由 K1个以太网物理层接口到 N1个以太网 MAC端口方向的上行数据传输； 或者通过第一 ΜΠ接口的时 隙和第二 ΜΠ接口的时隙的连接口实现由 N1个以太网 MAC端口到 K1个以 太网物理层接口方向的下行数据传输。
可选地， 作为另一个实施例， 在步骤 1001之前， 连接机构可以配置和 控制时隙划分， 具体地， 划分 P个时隙， 将 P个时隙中的部分或全部时隙分 配给 N1个以太网 MAC端口， P为正整数，在步骤 1001中，传输的数据（上 行数据或下行数据）承载在相应的第一 ΜΠ接口时隙上和第二 ΜΠ接口时隙 上。 一个以太网 MAC端口可以占用一个或多个时隙， 也可以不占用时隙。
P个时隙中的各个时隙可以是均等或不均等的，本发明实施例对此不作限定。 可选地， Mil接口的每个时隙的上行方向或下行方向可以对应一个或多个编 码块（例如 64/66b编码块）， 本发明实施例对划分的时隙个数不作限定， 且 对时隙所对应的编码块形式也不作限制。 可选地， 连接机构可以以静态方式 分配时隙， 也可以以动态方式分配时隙， 静态方式是指预先分配时隙， 动态 方式是指可以动态调整时隙分配， 例如按业务需求或传输链路的特性等分配 时隙。 可选地， 连接机构还可以对上述划分的时隙进行标记， 根据时隙的标 记区分不同的时隙， 以便进行管理控制， 实现各个数据流在相应的物理接口 上进行传输， 提高数据传输的准确性， 避免同一个流的数据发生乱序。 划分 和分配时隙的例子如上所述， 此处不再赘述。
可选地， 连接机构还可以指示 N1个 MAC端口在分配的相应第一 ΜΠ 接口的时隙上传输有效数据， 也可以指示不传输数据或传输无效数据。 当某 个 MAC端口无业务需求时可以完全空闲， 连接机构可以将该 MAC端口的 带宽供其它 MAC端口使用。 可选地， 连接机构还可以控制时分互联总线或时分空分交换矩阵对第一
Mil接口的时隙上承载的下行数据进行汇聚， 通过第一 ΜΠ接口的时隙和第 二 ΜΠ接口的时隙的连接将汇聚后的下行数据承载在第二 ΜΠ接口的时隙 上。 将第二 ΜΠ接口的时隙上承载的汇聚后的下行数据发送到 K1个以太网 物理层接口， 具体地， 将在第二 ΜΠ接口的时隙上承载的汇聚后的下行数据 映射与时隙相对应的 K1个以太网物理层的 J个虚拟通道上。 该 K1个以太 网物理层（如 PCS层 )可以用于对汇聚后的下行数据进行编码， 将编码后的 下行数据传输到物理传输信道。
可选地， K1 个以太网物理层从物理传输信道接收已编码的上行数据， 对已编码的上行数据进行解码， 将解码后的上行数据发送给连接机构。 连接 机构控制时分互联总线或时分空分交换矩阵将解码后的上行数据承载在在 相应的第二 ΜΠ接口的时隙上， 具体地， 将 K1个以太网物理层的 J个虚拟 通道传输的解码后的上行数据承载在相应的第二 ΜΠ接口的时隙上。通过第 一 Mil接口的时隙和第二 ΜΠ接口的时隙的连接将解码后的上行数据承载在 第一 ΜΠ接口的时隙上，将第一 ΜΠ接口的时隙上承载的解码后的上行数据 发送到 N1个以太网 MAC端口。
时隙与虚拟通道映射连接的实施例如上所述， 此处不再赘述。
可选地，连接机构还可以关闭 K个以太网物理层接口中的部分或全部以 太网物理层接口， 例如， 关闭未用于传输数据的以太网物理层接口。 这样， 能够有效地降低装置的功耗， 并延长设备的生命周期， 从而降低装置的运营 维护成本。
另外，连接机构还可以实现为 N个以太网 MAC端口中任一个太网 MAC 端口拓展位宽或提高时钟频率， 以支持多个物理接口传输能力的 MAC端口 容量， 实现带宽的提升。 这样， 可以使得一个以太网 MAC端口占用多个物 理接口的带宽。 应理解， 无论以何种方式拓展某个以太网 MAC端口的带宽 均落入本发明的范围。
通过上述方案， 可以根据装置上 MAC端口的带宽需求， 实现对物理接 口模块和通信信道的共享， 提高了物理接口和传输信道的利用率。 再例如， 可以暂时关闭全部或部分物理层接口来降低装置的功耗， 这样， 能够有效地 延长设备的生命周期， 从而降低装置的运营维护成本。
图 11是本发明一个实施例的连接机构的示意性结构图。 图 11的连接机 构 1100是连接机构 102的一个例子， 包括时分互联总线 1101和控制模块 1102。
控制模块 1102用于控制时分互联总线 1101通过时分互联总线实现第一 Mil接口的时隙和第二 Mil接口的时隙的连接。
其中，第一 ΜΠ接口的时隙和第二 ΜΠ接口的时隙的连接由连接机构控 制连接机构中的时分互联总线实现的； N个以太网 MAC端口分别通过相应 的第一 ΜΠ接口与连接机构中的时分互联总线相连接； K个以太网物理层接 口分别通过相应的第二 ΜΠ接口与连接机构中的时分互联总线相连接。
在本发明实施中， ΜΠ接口为逻辑接口或者物理电接口。 本发明实施例 中描述的 "第一 ΜΠ接口的时隙和第二 ΜΠ接口的时隙的连接"中的第一 ΜΠ 接口和第二 ΜΠ接口为泛指的概念， 可以是 N个第一 ΜΠ接口中的全部第 一 Mil接口的时隙和 K个第二 Mil接口中的全部或部分第二 Mil接口的时 隙的连接； 也可以是 N个第一 ΜΠ接口中的部分第一 ΜΠ接口的时隙和 K 个第二 ΜΠ接口中的全部或部分第二 ΜΠ接口的时隙的连接。本发明实施例 对此并不限定。
还需要指出的是， 在本发明实施例中， 数据传输从以太网物理层接口到 以太网 MAC端口称为 "上行方向 "， 数据传输从以太网 MAC端口到以太网 物理层接口方向称为 "下行方向"， 以太网 MAC端口可以理解为是 MAC层 和 RS层构成的一个整体的端口， N个以太网 MAC端口的总端口速率是由 K个以太网物理层接口的总带宽确定的。
本发明实施例连接机构可以控制时分互联总线通过第一 ΜΠ接口的时 隙和第二 Mil接口的时隙的连接实现 N个以太网 MAC端口中的 N1个以太 网 MAC端口和 K个以太网物理层接口中的 K1个以太网物理层接口进行数 据传输。 因此， 该装置通过连接机构能够同时支持多个以太网 MAC端口并 提供可调整带宽的以太网 MAC端口， 选择合适的数据传输方式， 从而提高 传输装置的灵活性。
优选地， K取值为 1 , 即 N个以太网 MAC端口共享 1个以太网物理层 接口， 采用时分互联总线实现 N个以太网 MAC端口和 1个以太网物理层接 口的连接。 可选地， 时分互联总线可以是 TDM总线。
连接机构 1100中时分互联总线 1101和控制模块 1102的具体实现参见 图 1的传输装置中相应的连接机构的描述， 在此不赘述。 图 12是本发明另一个实施例的连接机构的示意性结构图。 图 12的连接 机构 1200是连接机构 102的一个例子， 包括时分空分交换矩阵 1201和控制 模块 1202。
控制模块 102用于控制时分空分交换矩阵 1201实现第一 ΜΠ接口的时 隙和第二 ΜΠ接口的时隙的连接。
其中，第一 ΜΠ接口的时隙和第二 ΜΠ接口的时隙的连接由连接机构控 制连接机构中的时分空分交换矩阵实现的； N个以太网 MAC端口分别通过 相应的第一 ΜΠ接口与连接机构中的时分空分交换矩阵相连接 K个以太网物 理层接口分别通过相应的第二 ΜΠ接口与连接机构中的时分空分交换矩阵。
在本发明实施中， ΜΠ接口为逻辑接口或者物理电接口。 本发明实施例 中描述的 "第一 ΜΠ接口的时隙和第二 ΜΠ接口的时隙的连接"中的第一 ΜΠ 接口和第二 ΜΠ接口为泛指的概念， 可以是 N个第一 ΜΠ接口中的全部第 一 Mil接口的时隙和 K个第二 Mil接口中的全部或部分第二 Mil接口的时 隙的连接； 也可以是 N个第一 ΜΠ接口中的部分第一 ΜΠ接口的时隙和 K 个第二 ΜΠ接口中的全部或部分第二 ΜΠ接口的时隙的连接。本发明实施例 对此并不限定。
还需要指出的是， 在本发明实施例中， 数据传输从以太网物理层接口到 以太网 MAC端口称为 "上行方向 "， 数据传输从以太网 MAC端口到以太网 物理层接口方向称为 "下行方向"， 以太网 MAC端口可以理解为是 MAC层 和 RS层构成的一个整体的端口， N个以太网 MAC端口的总端口速率是由 K个以太网物理层接口的总带宽确定的。
本发明实施例连接机构可以控制时分空分交换矩阵通过第一 ΜΠ接口 的时隙和第二 ΜΠ接口的时隙的连接实现 N个以太网 MAC端口中的 N1个 以太网 MAC端口和 K个以太网物理层接口中的 K1个以太网物理层接口进 行数据传输。 因此， 该装置通过连接机构能够同时支持多个以太网 MAC端 口并提供可调整带宽的以太网 MAC端口， 选择合适的数据传输方式， 从而 提高传输装置的灵活性。
K取值为大于或等于 1 , 即 N个以太网 MAC端口共享 1个或多个以太 网物理层接口，采用时分空分交换矩阵实现 N个以太网 MAC端口和 1个或 多个以太网物理层接口的连接。 可选地， 时分空分交换矩阵可以 TDM T-S-T 交换矩阵及其变换形式等。 连接机构 1200中时分互联总线 1201和控制模块 1202的具体实现参见 图 1的传输装置中相应的连接机构的描述， 在此不赘述。
图 13是本发明又一个实施例的连接机构的示意性结构图。
图 13的连接机构 1300是连接机构 102的一个例子， 包括时分互联总线 1301、 控制器 1302和处理器 1303等。
处理器 1303可能是一种集成电路芯片， 具有信号的处理能力。 在实现 过程中， 上述方法的各步骤可以通过处理器 1303 中的硬件的集成逻辑电路 或者软件形式的指令完成。 上述的处理器 1303可以是通用处理器， 包括中 央处理器（ Central Processing Unit, CPU )、 网络处理器（ Network Processor, NP )等； 还可以是数字信号处理器（Digital Signal Processing, DSP ), 专用 集成电路（Application Specific Integrated Circuit, ASIC )、 现成可编程门阵 列 （Field Programmable Gate Array, FPGA )或者其他可编程逻辑器件、 分 立门或者晶体管逻辑器件、 分立硬件组件。 可以实现或者执行本发明实施例 中的公开的各方法、 步骤及逻辑框图。 通用处理器可以是微处理器或者该处 理器也可以是任何常规的处理器等。 存储器 1320可以包括只读存储器和随 机存取存储器， 并向处理器 1303提供控制指令和数据。 存储器 1303的一部 分还可以包括非易失行随机存取存储器（ NVRAM )。 连接机构 1300还可以 包括用户配置管理接口 1330或其它硬件接口等。
处理器 1303 , 存储器 1320, 和用户配置管理接口等通过总线系统 1310 耦合在一起， 其中总线系统 1310除包括数据总线之外， 还包括电源总线、 控制总线和状态信号总线。 但是为了清楚说明起见， 在图中将各种总线都标 为总线系统 1310。
处理器 1303 ,用于控制控制器 1302控制时分互联总线 1301通过时分互 联总线实现第一 ΜΠ接口的时隙和第二 ΜΠ接口的时隙的连接。
其中，第一 ΜΠ接口的时隙和第二 ΜΠ接口的时隙的连接由连接机构控 制连接机构中的时分互联总线实现的； N个以太网 MAC端口分别通过相应 的第一 ΜΠ接口与连接机构中的时分互联总线相连接； K个以太网物理层接 口分别通过相应的第二 ΜΠ接口与连接机构中的时分互联总线相连接。
在本发明实施中， ΜΠ接口为逻辑接口或者物理电接口。 本发明实施例 中描述的 "第一 ΜΠ接口的时隙和第二 ΜΠ接口的时隙的连接"中的第一 ΜΠ 接口和第二 ΜΠ接口为泛指的概念， 可以是 N个第一 ΜΠ接口中的全部第 一 Mil接口的时隙和 K个第二 Mil接口中的全部或部分第二 Mil接口的时 隙的连接； 也可以是 N个第一 ΜΠ接口中的部分第一 ΜΠ接口的时隙和 K 个第二 ΜΠ接口中的全部或部分第二 ΜΠ接口的时隙的连接。本发明实施例 对此并不限定。
还需要指出的是， 在本发明实施例中， 数据传输从以太网物理层接口到 以太网 MAC端口称为 "上行方向 "， 数据传输从以太网 MAC端口到以太网 物理层接口方向称为 "下行方向"， 以太网 MAC端口可以理解为是 MAC层 和 RS层构成的一个整体的端口， N个以太网 MAC端口的总端口速率是由 K个以太网物理层接口的总带宽确定的。
本发明实施例连接机构可以控制时分互联总线通过第一 ΜΠ接口的时 隙和第二 Mil接口的时隙的连接实现 N个以太网 MAC端口中的 N1个以太 网 MAC端口和 K个以太网物理层接口中的 K1个以太网物理层接口进行数 据传输。 因此， 该装置通过连接机构能够同时支持多个以太网 MAC端口并 提供可调整带宽的以太网 MAC端口， 选择合适的数据传输方式， 从而提高 传输装置的灵活性。
优选地， K取值为 1 , 即 N个以太网 MAC端口共享 1个以太网物理层 接口， 采用时分互联总线实现 N个以太网 MAC端口和 1个以太网物理层接 口的连接。 可选地， 时分互联总线可以是 TDM总线。
连接机构 1300中时分互联总线 1301和控制器 1302的具体实现参见图 1 的传输装置中相应的连接机构的描述， 在此不赘述。
图 14是本发明又一个实施例的连接机构的示意性结构图。 图 14的连接 机构 1100是连接机构 102的一个例子， 包括时分空分交换矩阵 1401、 控制 器 1402和处理器 1303等。
处理器 1303用于控制控制器 1402控制时分空分交换矩阵 1401实现第 一 Mil接口的时隙和第二 Mil接口的时隙的连接。
其中，第一 ΜΠ接口的时隙和第二 ΜΠ接口的时隙的连接由连接机构控 制连接机构中的时分空分交换矩阵实现的； N个以太网 MAC端口分别通过 相应的第一 ΜΠ接口与连接机构中的时分空分交换矩阵相连接 K个以太网物 理层接口分别通过相应的第二 ΜΠ接口与连接机构中的时分空分交换矩阵。
在本发明实施中， ΜΠ接口为逻辑接口或者物理电接口。 本发明实施例 中描述的 "第一 ΜΠ接口的时隙和第二 ΜΠ接口的时隙的连接"中的第一 ΜΠ 接口和第二 Mil接口为泛指的概念， 可以是 N个第一 ΜΠ接口中的全部第 一 Mil接口的时隙和 K个第二 Mil接口中的全部或部分第二 Mil接口的时 隙的连接； 也可以是 N个第一 ΜΠ接口中的部分第一 ΜΠ接口的时隙和 K 个第二 ΜΠ接口中的全部或部分第二 ΜΠ接口的时隙的连接。本发明实施例 对此并不限定。
还需要指出的是， 在本发明实施例中， 数据传输从以太网物理层接口到 以太网 MAC端口称为 "上行方向 "， 数据传输从以太网 MAC端口到以太网 物理层接口方向称为 "下行方向"， 以太网 MAC端口可以理解为是 MAC层 和 RS层构成的一个整体的端口， N个以太网 MAC端口的总端口速率是由 K个以太网物理层接口的总带宽确定的。
本发明实施例连接机构可以控制时分空分交换矩阵通过第一 ΜΠ接口 的时隙和第二 ΜΠ接口的时隙的连接实现 N个以太网 MAC端口中的 N1个 以太网 MAC端口和 K个以太网物理层接口中的 K1个以太网物理层接口进 行数据传输。 因此， 该装置通过连接机构能够同时支持多个以太网 MAC端 口并提供可调整带宽的以太网 MAC端口， 选择合适的数据传输方式， 从而 提高传输装置的灵活性。
K取值为大于或等于 1 , 即 N个以太网 MAC端口共享 1个或多个以太 网物理层接口， 采用时分空分交换矩阵， 实现 N个以太网 MAC端口和 1个 或多个以太网物理层接口的连接。 可选地， 时分空分交换矩阵可以 TDM T-S-T交换矩阵及其变换形式等。
连接机构 1400中时分互联总线 1401和控制器 1402的具体实现参见图 1 的传输装置中相应的连接机构的描述， 在此不赘述。
本领域普通技术人员可以意识到， 结合本文中所公开的实施例描述的各 示例的单元及算法步骤， 能够以电子硬件、 或者计算机软件和电子硬件的结 合来实现。 这些功能究竟以硬件还是软件方式来执行， 取决于技术方案的特 定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方 法来实现所描述的功能， 但是这种实现不应认为超出本发明的范围。
所属领域的技术人员可以清楚地了解到， 为描述的方便和筒洁， 上述描 述的系统、 装置和单元的具体工作过程， 可以参考前述方法实施例中的对应 过程， 在此不再赘述。
在本申请所提供的几个实施例中， 应该理解到， 所揭露的系统、 装置和 方法， 可以通过其它的方式实现。 例如， 以上所描述的装置实施例仅仅是示 意性的， 例如， 所述单元的划分， 仅仅为一种逻辑功能划分， 实际实现时可 以有另外的划分方式， 例如多个单元或组件可以结合或者可以集成到另一个 系统， 或一些特征可以忽略， 或不执行。 另一点， 所显示或讨论的相互之间 的耦合或直接耦合或通信连接可以是通过一些接口， 装置或单元的间接耦合 或通信连接， 可以是电性， 机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作 为单元显示的部件可以是或者也可以不是物理单元， 即可以位于一个地方， 或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或 者全部单元来实现本实施例方案的目的。
另外， 在本发明各个实施例中的各功能单元可以集成在一个处理单元 中， 也可以是各个单元单独物理存在， 也可以两个或两个以上单元集成在一 个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使 用时， 可以存储在一个计算机可读取存储介质中。 基于这样的理解， 本发明 的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部 分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质 中， 包括若干指令用以使得一台计算机设备（可以是个人计算机， 服务器， 或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。 而前 述的存储介质包括： U盘、移动硬盘、只读存储器（ ROM, Read-Only Memory )、 随机存取存储器（RAM, Random Access Memory ), 磁碟或者光盘等各种可 以存储程序代码的介质。
以上所述， 仅为本发明的具体实施方式， 但本发明的保护范围并不局限 于此， 任何熟悉本技术领域的技术人员在本发明揭露的技术范围内， 可轻易 想到变化或替换， 都应涵盖在本发明的保护范围之内。 因此， 本发明的保护 范围应所述以权利要求的保护范围为准。

Claims

权利要求
1、 一种传输装置， 其特征在于， 包括 N个以太网媒体接入控制 MAC 端口且每个以太网 MAC端口对应一个第一 ΜΠ接口， K个以太网物理层接 口且每个以太网物理层接口对应一个第二 ΜΠ接口， 以及连接机构， N和 K 均为正整数；
所述连接机构， 用于控制所述连接机构中的时分互联总线或所述连接机 构中的时分空分交换矩阵， 实现所述第一 ΜΠ接口的时隙和所述第二 ΜΠ 接口的时隙的连接；
其中，所述 N个以太网 MAC端口分别通过相应的所述第一 ΜΠ接口与 所述连接机构中的时分互联总线相连接，所述 K个以太网物理层接口分别通 过相应的所述第二 ΜΠ接口与所述连接机构中的时分互联总线相连接；或者 所述 N个以太网 MAC端口分别通过相应的所述第一 ΜΠ接口与所述连 接机构中的时分空分交换矩阵相连接，所述 K个以太网物理层接口分别通过 相应的所述第二 ΜΠ接口与所述连接机构中的时分空分交换矩阵。
2、 如权利要求 1所述的装置， 其特征在于，
所述连接机构还用于配置和控制时隙划分，将划分的 P个时隙中的部分 或全部时隙分配给所述 N个以太网 MAC端口中的部分或全部端口， P为正 整数。
3、 如权利要求 2所述的装置， 其特征在于， 所述 K个以太网物理层接 口中有一个接口具有 J个虚拟通道，或者所述 K个以太网物理层接口中的多 个接口一共具有 J个虚拟通道，
所述连接机构还用于将所述 P个时隙中的部分或全部时隙与所述 J个虚 拟通道进行相对应， 每个虚拟通道用于通过所述第二 ΜΠ接口提供带宽， J 为正整数。
4、 如权利要求 2-3任一项所述的装置， 其特征在于，
所述连接机构还用于对所述 P个时隙中的部分或全部时隙进行标记。
5、 如权利要求 1-4任一项所述的装置， 其特征在于，
所述连接机构还用于实现为所述 N个以太网 MAC端口中任一个 MAC 端口拓展位宽或提高时钟频率， 以支持多个物理接口传输能力的 MAC端口 容量。
6、 如权利要求 1-5任一项所述的装置， 其特征在于，
所述连接机构还用于通过所述第一 ΜΠ接口的时隙和所述第二 ΜΠ接口 的时隙的连接实现 N1个以太网 MAC端口和 K1个以太网物理层接口之间的 数据传输；
其中， 所述 N个以太网 MAC端口包括所述 N1个以太网 MAC端口， N1为正整数且 N1≤N;所述 K个以太网物理层接口包括所述 K1个以太网物 理层接口， K1为正整数且 K1≤K。
7、 如权利要求 6所述的装置， 其特征在于，
所述连接机构还用于通过所述第一 ΜΠ接口的时隙和所述第二 ΜΠ接口 的时隙的连接实现由所述 K1个以太网物理层接口到所述 Ν 1个以太网 MAC 端口方向的上行数据传输； 或者，
所述连接机构还用于通过所述第一 ΜΠ接口的时隙和所述第二 ΜΠ接口 的时隙的连接实现由所述 N1个以太网 MAC端口到所述 K1个以太网物理层 接口方向的下行数据传输。
8、 如权利要求 7所述的装置， 其特征在于，
所述连接机构还用于控制所述时分互联总线或时分空分交换矩阵对所 述第一 ΜΠ接口的时隙上承载的所述下行数据进行汇聚， 通过所述第一 ΜΠ 接口的时隙和所述第二 ΜΠ接口的时隙的连接将所述汇聚后的下行数据承 载在所述第二 ΜΠ接口的时隙上，将所述第二 ΜΠ接口的时隙上承载的所述 汇聚后的下行数据发送到所述 K1个以太网物理层接口；
所述 K1个以太网物理层接口，用于对所述汇聚后的下行数据进行编码， 将编码后的下行数据传输到物理传输信道。
9、 如权利要求 7所述的装置， 其特征在于，
所述 K1个以太网物理层接口， 用于从物理传输信道接收已编码的上行 数据， 对所述已编码的上行数据进行解码， 将解码后的上行数据发送给所述 连接机构；
所述连接机构还用于控制所述时分互联总线或时分空分交换矩阵将所 述解码后的上行数据承载在相应的所述第二 ΜΠ接口的时隙上，通过所述第 一 ΜΠ接口的时隙和所述第二 ΜΠ接口的时隙的连接将所述解码后的上行数 据承载在所述第一 ΜΠ接口的时隙上，将所述第一 ΜΠ接口的时隙上承载的 所述解码后的上行数据发送到所述 N1个以太网 MAC端口。
10、 如权利要求 1-9任一项所述的装置， 其特征在于，
所述连接机构还用于关闭所述 K个以太网物理层接口中的部分或全部 以太网物理层接口。
11、 一种数据传输方法， 其特征在于， 包括：
连接机构通过第一 ΜΠ接口的时隙和第二 ΜΠ接口的时隙的连接实现 N 个以太网 MAC端口中的 N1个以太网 MAC端口和 K个以太网物理层接口 中的 K1个以太网物理层接口之间的数据传输， 所述第一 ΜΠ接口的时隙和 第二 ΜΠ接口的时隙的连接由所述连接机构控制所述连接机构中的时分互 联总线或所述连接机构中的时分空分交换矩阵实现的， N和 N1为正整数且 N1<N, K和 K1均为正整数且 K1≤K;
其中，所述 Ν个以太网 MAC端口分别通过相应的所述第一 ΜΠ接口与 所述连接机构中的时分互联总线相连接，所述 K个以太网物理层接口分别通 过相应的所述第二 ΜΠ接口与所述连接机构中的时分互联总线相连接；或者 所述 N个以太网 MAC端口分别通过相应的所述第一 ΜΠ接口与所述连 接机构中的时分空分交换矩阵相连接，所述 K个以太网物理层接口分别通过 相应的所述第二 ΜΠ接口与所述连接机构中的时分空分交换矩阵。
12、 如权利要求 11 所述的方法， 其特征在于， 所述连接机构通过第一 ΜΠ接口的时隙和第二 ΜΠ接口的时隙的连接实现 N个以太网 MAC端口中 的 N1个以太网 MAC端口和 K个以太网物理层接口中的 K1个以太网物理 层接口之间的数据传输， 包括：
所述连接机构通过所述第一 ΜΠ接口的时隙和所述第二 ΜΠ接口的时隙 的连接实现由所述 K1个以太网物理层接口到所述 N1个以太网 MAC端口方 向的上行数据传输； 或者
所述连接机构通过所述第一 ΜΠ接口的时隙和所述第二 ΜΠ接口的时隙 的连接实现由所述 N1个以太网 MAC端口到所述 K1个以太网物理层接口方 向的下行数据传输。
13、 如权利要求 11或 12所述的方法， 其特征在于， 在划分的 P个时隙 中的部分或全部时隙上承载所述上行数据和 /或所述下行数据， P为正整数。
14、 如权利要求 13所述的方法， 其特征在于， 所述方法还包括： 所述连接机构控制所述时分互联总线或时分空分交换矩阵对所述第一
Mil接口的时隙上承载的所述下行数据进行汇聚， 通过所述第一 ΜΠ接口的 时隙和所述第二 ΜΠ接口的时隙的连接将所述汇聚后的下行数据承载在所 述第二 ΜΠ接口的时隙上，将所述第二 ΜΠ接口时隙上承载的所述汇聚后的 下行数据发送到所述 K1个以太网物理层接口；
所述 K1个以太网物理层接口对所述汇聚后的下行数据进行编码， 将编 码后的下行数据传输到物理传输信道。
15、 如权利要求 14所述的方法， 其特征在于， 所述将所述第二 ΜΠ接 口的时隙上承载的所述汇聚后的下行数据发送到所述 K1个以太网物理层接 口， 包括：
将所述汇聚后的下行数据映射到与所述时隙相对应的所述 K1个以太网 物理层的 J个虚拟通道上， J为正整数。
16、 如权利要求 13所述的方法， 其特征在于， 所述方法还包括： 所述 K1个以太网物理层接口从物理传输信道接收已编码的上行数据， 对所述已编码的上行数据进行解码，将解码后的上行数据承载发送给所述连 接机构；
所述连接机构控制所述时分互联总线或时分空分交换矩阵将所述解码 后的上行数据承载在相应的所述第二 ΜΠ接口的时隙上， 通过所述第一 ΜΠ 接口的时隙和所述第二 ΜΠ接口的时隙的连接将所述解码后的上行数据承 载在所述第一 ΜΠ接口的时隙上，将所述第一 ΜΠ接口的时隙上承载的所述 解码后的上行数据发送到所述 N1个以太网 MAC端口。
17、 如权利要求 16所述的方法， 其特征在于， 所述将所述解码后的上 行数据承载在相应的所述第二 ΜΠ接口的时隙上， 包括：
将所述 K1个以太网物理层的 J个虚拟通道传输的所述解码后的上行数 据承载在相应的所述第二 ΜΠ接口的时隙上。
18、 一种连接机构， 其特征在于， 包括：
控制模块和时分互联总线，
所述控制模块， 用于控制所述时分互联总线， 实现所述第一 ΜΠ接口的 时隙和所述第二 Mil接口的时隙的连接， 所述第一 ΜΠ接口的时隙和第二 Mil接口的时隙的连接由所述连接机构控制所述连接机构中的时分互联总线 实现的；
其中，所述 N个以太网 MAC端口分别通过相应的所述第一 ΜΠ接口与 所述连接机构中的时分互联总线相连接，所述 K个以太网物理层接口分别通 过相应的所述第二 ΜΠ接口与所述连接机构中的时分互联总线相连接。
19、 一种连接机构， 其特征在于， 包括：
控制模块和时分空分交换矩阵；
所述控制模块， 用于控制所述时分空分交换矩阵， 实现所述第一 ΜΠ接 口的时隙和所述第二 Mil接口的时隙的连接，所述第一 ΜΠ接口的时隙和第 二 ΜΠ接口的时隙的连接由所述连接机构控制所述连接机构中的时分空分 交换矩阵实现的；
其中，所述 N个以太网 MAC端口分别通过相应的所述第一 ΜΠ接口与 所述连接机构中的时分空分交换矩阵相连接，所述 K个以太网物理层接口分 别通过相应的所述第二 ΜΠ接口与所述连接机构中的时分空分交换矩阵相 连接。
20、 一种连接机构， 其特征在于， 包括：
处理器、 控制器和时分互联总线，
所述处理器， 用于控制所述控制器控制所述时分互联总线， 实现所述第 一 Mil接口的时隙和所述第二 Mil接口的时隙的连接，所述第一 ΜΠ接口的 时隙和第二 ΜΠ接口的时隙的连接由所述连接机构控制所述连接机构中的 时分互联总线实现的；
其中，所述 N个以太网 MAC端口分别通过相应的所述第一 ΜΠ接口与 所述连接机构中的时分互联总线相连接，所述 K个以太网物理层接口分别通 过相应的所述第二 ΜΠ接口与所述连接机构中的时分互联总线相连接。
21、 一种连接机构， 其特征在于， 包括：
处理器、 控制器和时分互联总线，
所述处理器， 用于控制所述控制器控制所述时分空分交换矩阵， 实现所 述第一 ΜΠ接口的时隙和所述第二 Mil接口的时隙的连接， 所述第一 ΜΠ 接口的时隙和第二 ΜΠ接口的时隙的连接由所述连接机构控制所述连接机 构中的时分空分交换矩阵实现的；
其中，所述 N个以太网 MAC端口分别通过相应的所述第一 ΜΠ接口与 所述连接机构中的时分空分交换矩阵相连接，所述 K个以太网物理层接口分 别通过相应的所述第二 ΜΠ接口与所述连接机构中的时分空分交换矩阵相 连接。
PCT/CN2013/072979 2013-03-21 2013-03-21 传输装置、连接机构和方法 WO2014146271A1 (zh)

Priority Applications (11)

Application Number Priority Date Filing Date Title
CN201380000468.4A CN103718515B (zh) 2013-03-21 2013-03-21 传输装置、连接机构和方法
PCT/CN2013/072979 WO2014146271A1 (zh) 2013-03-21 2013-03-21 传输装置、连接机构和方法
EP18187311.8A EP3468155B1 (en) 2013-03-21 2013-03-21 Transmission apparatus and method
ES13879210T ES2695175T3 (es) 2013-03-21 2013-03-21 Aparato de transmisión, método y mecanismo de conexión
ES18187311T ES2831348T3 (es) 2013-03-21 2013-03-21 Aparato de transmisión y método
EP13879210.6A EP2963899B1 (en) 2013-03-21 2013-03-21 Transmission apparatus, connecting mechanism and method
ES20186053T ES2913444T3 (es) 2013-03-21 2013-03-21 Aparato de transmisión, método de transmisión de datos y soporte de grabación legible por ordenador no transitorio
EP20186053.3A EP3787262B1 (en) 2013-03-21 2013-03-21 Transmission apparatus, data transmission method and non-transitory computer-readable recording medium
US14/855,530 US10027506B2 (en) 2013-03-21 2015-09-16 Transmission apparatus, connection device, and method so that multiple ethernet MAC ports can be simultaneously supported
US16/026,712 US11140004B2 (en) 2013-03-21 2018-07-03 Transmission apparatus and method for supporting flexible ethernet MAC ports
US17/465,396 US11996956B2 (en) 2013-03-21 2021-09-02 Transmission apparatus, connection device, and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2013/072979 WO2014146271A1 (zh) 2013-03-21 2013-03-21 传输装置、连接机构和方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/855,530 Continuation US10027506B2 (en) 2013-03-21 2015-09-16 Transmission apparatus, connection device, and method so that multiple ethernet MAC ports can be simultaneously supported

Publications (1)

Publication Number Publication Date
WO2014146271A1 true WO2014146271A1 (zh) 2014-09-25

Family

ID=50409497

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2013/072979 WO2014146271A1 (zh) 2013-03-21 2013-03-21 传输装置、连接机构和方法

Country Status (5)

Country Link
US (3) US10027506B2 (zh)
EP (3) EP3468155B1 (zh)
CN (1) CN103718515B (zh)
ES (3) ES2831348T3 (zh)
WO (1) WO2014146271A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2831348T3 (es) * 2013-03-21 2021-06-08 Huawei Tech Co Ltd Aparato de transmisión y método
CN105790883B (zh) * 2014-12-22 2019-12-17 华为技术有限公司 一种处理信号的方法及通信设备
DE102015206483A1 (de) * 2015-04-10 2016-10-13 Robert Bosch Gmbh Schaltvorrichtung und Betriebsverfahren hierfür
JP6544976B2 (ja) * 2015-04-10 2019-07-17 キヤノン株式会社 通信システム、画像処理装置とその制御方法、及びプログラム
CN106330629A (zh) * 2015-06-29 2017-01-11 深圳市中兴微电子技术有限公司 一种以太网接口及其数据处理装置、方法
CN110691034B (zh) 2015-07-17 2022-10-11 华为技术有限公司 传输灵活以太网的业务流的方法和装置
US10177869B2 (en) * 2016-09-26 2019-01-08 Huawei Technologies Co., Ltd. Systems and methods for reducing bandwidth overhead
CN108990106B (zh) * 2017-06-02 2021-11-23 中兴通讯股份有限公司 一种数据传输方法及设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040202170A1 (en) * 2001-03-13 2004-10-14 Adc Telecommunications Israel Ltd. Implementing priority for multiple physical layer devices at a UTOPIA interface
CN101442563A (zh) * 2008-12-17 2009-05-27 杭州华三通信技术有限公司 一种数据通信方法和一种以太网设备
CN102082679A (zh) * 2009-11-30 2011-06-01 北京广利核系统工程有限公司 一种安全网络切换装置

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459700B1 (en) * 1997-06-23 2002-10-01 Compaq Computer Corporation Multiple segment network device configured for a stacked arrangement
US6975637B1 (en) * 1999-01-27 2005-12-13 Broadcom Corporation Apparatus for ethernet PHY/MAC communication
US6498667B1 (en) * 1999-09-10 2002-12-24 Quantum Bridge Communications, Inc. Method and system for packet transmission over passive optical network
US6892252B2 (en) * 2000-09-21 2005-05-10 Michael Tate Asymmetric data path media access controller
US20030172189A1 (en) * 2001-07-02 2003-09-11 Globespanvirata Incorporated Communications system using rings architecture
US7007296B2 (en) * 2001-08-29 2006-02-28 Terayon Communications, Inc. Active cable modem outside customer premises servicing multiple customer premises
US6915463B2 (en) * 2001-12-26 2005-07-05 Richard Charles Vieregge System and method for performing pre-emptive protection switching
US7447228B1 (en) * 2002-03-15 2008-11-04 Nortel Networks Limited Technique for delivering bursted native media data flows over an ethernet physical layer
KR100429911B1 (ko) * 2002-05-18 2004-05-03 한국전자통신연구원 가변길이 패킷 다중화 및 역다중화 장치와 방법
US7372875B2 (en) * 2002-09-30 2008-05-13 Lucent Technologies Inc. Systems and methods for synchronization in asynchronous transport networks
US20040085910A1 (en) * 2002-11-01 2004-05-06 Zarlink Semiconductor V.N. Inc. Media access control device for high efficiency ethernet backplane
US8027473B2 (en) * 2003-01-13 2011-09-27 Conexant Systems, Inc. System and method for improved data protection in PONs
US7385995B2 (en) * 2003-01-13 2008-06-10 Brooktree Broadband Holding, Inc. System and method for dynamic bandwidth allocation on PONs
US20040264961A1 (en) * 2003-06-12 2004-12-30 Nam Hong Soon Ethernet passive optical network system, and optical network terminal and optical line terminal provided in the same
US8218434B1 (en) * 2004-10-15 2012-07-10 Ciena Corporation Ethernet facility and equipment protection
CN100477642C (zh) * 2005-05-31 2009-04-08 杭州华三通信技术有限公司 以太网接入装置及其接入方法
US7983150B2 (en) * 2006-01-18 2011-07-19 Corrigent Systems Ltd. VPLS failure protection in ring networks
CN101163148B (zh) * 2006-10-13 2010-12-01 杭州华三通信技术有限公司 支持非标准速率的以太网传输方法及相应装置和接入设备
CN100574331C (zh) * 2006-10-27 2009-12-23 杭州华三通信技术有限公司 一种支持非标准速率的传输方法及传输设备
CN101212822B (zh) * 2006-12-28 2010-12-01 杭州华三通信技术有限公司 在以太网上进行同步时分交换的以太网交换方法与设备
CN101232427A (zh) * 2007-01-23 2008-07-30 华为技术有限公司 一种以太网环保护方法及装置
KR100982015B1 (ko) * 2007-12-10 2010-09-14 한국전자통신연구원 폐쇄형 네트워크에서의 보호 절체 방법 및 그 장치
US8127164B2 (en) * 2008-02-12 2012-02-28 Broadcom Corporation System and method for energy savings on a PHY/MAC interface for energy efficient ethernet
US7944815B2 (en) * 2008-02-14 2011-05-17 Allied Telesis Holdings K.K. System and method for network recovery from multiple link failures
US7990850B2 (en) * 2008-04-11 2011-08-02 Extreme Networks, Inc. Redundant Ethernet automatic protection switching access to virtual private LAN services
CN101252500B (zh) * 2008-04-16 2012-08-08 杭州华三通信技术有限公司 任意拓扑相交环网的实现方法、节点和相交环网
EP2178248A1 (en) * 2008-10-14 2010-04-21 Thomson Licensing A method to improve channel utilization in a time division multiple access based protocol
CN101437035A (zh) * 2008-12-18 2009-05-20 杭州华三通信技术有限公司 一种数据通信方法和一种以太网设备
US9413551B2 (en) * 2009-06-23 2016-08-09 Broadcom Corporation Method and system for network communications via a configurable multi-use Ethernet PHY
CN102215147B (zh) * 2010-04-01 2013-12-25 杭州华三通信技术有限公司 长距离以太网客户端设备及实现方法
US9071373B2 (en) * 2010-06-01 2015-06-30 Hewlett-Packard Development Company, L.P. Multiplexed serial media independent interface
US8509616B2 (en) * 2011-06-22 2013-08-13 Telefonaktiebolaget L M Ericsson (Publ) Devices, systems and methods for run-time reassignment of a PHY to MAC devices interconnect
US9246846B2 (en) * 2011-09-02 2016-01-26 Mediatek Co. Network processor
US9001714B2 (en) * 2011-09-06 2015-04-07 Broadcom Corporation Ethernet physical layer device using time division duplex
US9100208B2 (en) * 2011-09-27 2015-08-04 Hubbell Incorporated Method and apparatus for circuit emulation with integrated network diagnostics and reduced form factor in large public communication networks
AU2012373188B2 (en) * 2012-03-12 2017-06-15 Arista Networks, Inc. A network device and a method for networking
ES2831348T3 (es) * 2013-03-21 2021-06-08 Huawei Tech Co Ltd Aparato de transmisión y método

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040202170A1 (en) * 2001-03-13 2004-10-14 Adc Telecommunications Israel Ltd. Implementing priority for multiple physical layer devices at a UTOPIA interface
CN101442563A (zh) * 2008-12-17 2009-05-27 杭州华三通信技术有限公司 一种数据通信方法和一种以太网设备
CN102082679A (zh) * 2009-11-30 2011-06-01 北京广利核系统工程有限公司 一种安全网络切换装置

Also Published As

Publication number Publication date
US11996956B2 (en) 2024-05-28
EP2963899A4 (en) 2016-02-24
EP3787262A1 (en) 2021-03-03
CN103718515B (zh) 2016-11-02
EP3787262B1 (en) 2022-02-23
US10027506B2 (en) 2018-07-17
ES2695175T3 (es) 2019-01-02
ES2831348T3 (es) 2021-06-08
ES2913444T3 (es) 2022-06-02
CN103718515A (zh) 2014-04-09
US20210399918A1 (en) 2021-12-23
US20180331849A1 (en) 2018-11-15
EP3468155A1 (en) 2019-04-10
EP2963899B1 (en) 2018-09-12
US11140004B2 (en) 2021-10-05
EP2963899A1 (en) 2016-01-06
US20160006578A1 (en) 2016-01-07
EP3468155B1 (en) 2020-08-12

Similar Documents

Publication Publication Date Title
US11722337B2 (en) Data transmission method and apparatus
WO2014146271A1 (zh) 传输装置、连接机构和方法
US9609400B2 (en) Reconfigurable and variable-rate shared multi-transponder architecture for flexible ethernet-based optical networks
WO2022022263A1 (zh) 一种传输数据的方法和设备
EP1891778B1 (en) Electronic device and method of communication resource allocation.
US20070237172A1 (en) Two-way link aggregation
WO2020168898A1 (zh) 一种灵活以太网通信方法及网络设备
CN101052013A (zh) 一种网络设备内部管理通道实现的方法及系统
EP3700150B1 (en) Method and relevant device for processing data of flexible ethernet
WO2020168897A1 (zh) 一种灵活以太网通信方法及网络设备
WO2022021929A1 (zh) 一种FlexE的资源管理方法及装置
JP7167345B2 (ja) データ伝送方法、通信機器、および記憶媒体
US20040131065A1 (en) Distributed switch fabric network and method
WO2023141777A1 (zh) 通信方法及网络设备
WO2023138390A1 (zh) 一种时隙分配的方法、网络设备和系统
WO2020107298A1 (zh) 传输通用服务传输转变编码的设备和方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13879210

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2013879210

Country of ref document: EP