WO2014136226A1 - データ伝送システム - Google Patents

データ伝送システム Download PDF

Info

Publication number
WO2014136226A1
WO2014136226A1 PCT/JP2013/056161 JP2013056161W WO2014136226A1 WO 2014136226 A1 WO2014136226 A1 WO 2014136226A1 JP 2013056161 W JP2013056161 W JP 2013056161W WO 2014136226 A1 WO2014136226 A1 WO 2014136226A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
unit
failure
transmission
error
Prior art date
Application number
PCT/JP2013/056161
Other languages
English (en)
French (fr)
Inventor
正志 光野
豊田 英弘
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to JP2015504059A priority Critical patent/JP6041976B2/ja
Priority to PCT/JP2013/056161 priority patent/WO2014136226A1/ja
Publication of WO2014136226A1 publication Critical patent/WO2014136226A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end

Definitions

  • the present invention relates to a data transmission system having a plurality of transmission paths, capable of dynamically changing the transmission capacity and the number of lanes of the transmission paths, having a high communication speed, and requiring low delay processing. More specifically, the present invention particularly relates to a highly reliable data transmission system that can repair a failure or failure.
  • Patent Document 1 calculates the parity of the original data for the original data transmitted from the transmission device, and further sets an error check bit between the original data and the parity data.
  • a data transmission method and data transmission apparatus capable of correcting bit errors that occur on a transmission line on the receiving side and improving the reliability of the transmission line by calculating and transmitting the data together with the original data Are listed.
  • Patent Document 2 in a multi-tone transmission system, a data transmission error that may occur during transmission is detected, and an adaptive cyclic redundancy check (CRC: Cyclic Redundancy Check) for a transmission block is performed. Describes a CRC technique for correcting transmission errors detected in transmission blocks according to FEC (Forward (Error Correction) by adaptive retransmission of parity bits.
  • CRC Cyclic Redundancy Check
  • Patent Document 3 describes a RAID (Redundant Arrays of Inexpensive Disks) system and an error sector repair method that have little influence on the host system when detecting or repairing errors.
  • one of the objects of the present invention is a data transmission that has a plurality of transmission paths, can dynamically change the transmission capacity and the number of lanes of the transmission path, has a high communication speed, and requires low delay processing. It is an object of the present invention to provide a highly reliable data transmission system that can repair a failure or failure in the system.
  • a data transmission system is a data transmission system that includes a transmitter and a receiver and performs communication between the transmitter and the receiver via x transmission lanes.
  • the transmitter generates n transmission lanes (n ⁇ x) to which transmission data is input and a parity data sequence for restoring the data sequence from the transmission data sequence on the n transmission lanes.
  • An error detection code and an error correction code are generated from the parity calculation unit, the data sequence of the transmission data and the parity data sequence generated by the parity calculation unit, and the data sequence of the transmission data and the parity
  • An error detection / correction code insertion unit that distributes the data sequence, the error detection code, and the error correction code to the x transmission lanes.
  • the receiver includes an error detection and correction unit that detects and corrects an error in the data sequence from the error detection code and the error correction code included in the data sequence transmitted on the x transmission lanes, and the x A failure detection unit for detecting a failure in the transmission lane based on a correction capability of the error correction code from a data sequence transmitted on the transmission lane and the data sequence corrected by the error detection and correction unit; and the failure detection A data restoration unit that restores a bit string of data in the transmission lane detected as a failure in the unit from the parity data string.
  • a plurality of transmission paths are provided, and the transmission capacity and the number of lanes of the transmission path can be dynamically changed.
  • a data transmission system that requires a high communication speed and requires low delay processing, it is possible to provide a highly reliable data transmission system that can repair a failure or failure.
  • Embodiment 1 of this invention it is a block diagram which shows an example of the structure.
  • it is a block diagram which shows the detailed structural example of the transmitter contained in it.
  • it is a block diagram which shows the detailed structural example of the receiver contained in it.
  • It is a block diagram which shows the detailed structural example of the failure detection part contained in the data transmission system by Embodiment 1 of this invention.
  • 5 is a flowchart illustrating an operation procedure of a failure detection unit included in the data transmission system according to the first embodiment of the present invention.
  • FIG. 5 is a flowchart showing an operation procedure of error detection processing included in a flowchart of a failure detection unit included in the data transmission system according to the first embodiment of the present invention. It is a block diagram which shows the detailed structural example of the transmitter contained in the data transmission system by Embodiment 2 of this invention. It is a block diagram which shows the detailed structural example of the receiver contained in the data transmission system by Embodiment 2 of this invention.
  • the constituent elements are not necessarily indispensable unless otherwise specified and apparently essential in principle. Needless to say.
  • the shapes, positional relationships, etc. of the components, etc. when referring to the shapes, positional relationships, etc. of the components, etc., the shapes are substantially the same unless otherwise specified, or otherwise apparent in principle. And the like are included. The same applies to the above numerical values and ranges.
  • the data transmission system according to the present embodiment has the following characteristics.
  • correspond in () are added.
  • the data transmission system includes a transmitter (1, 1a) and a receiver (2, 2a), and x transmission lanes (transmission path 3) between the transmitter and the receiver. ) Is a data transmission system that performs communication via the network.
  • the transmitter generates n transmission lanes (n ⁇ x) to which transmission data is input and a parity data sequence for restoring the data sequence from the transmission data sequence on the n transmission lanes.
  • a parity calculation unit (20) that generates an error detection code and an error correction code from the data sequence of the transmission data and the parity data sequence generated by the parity calculation unit, and the data sequence of the transmission data
  • an error detection / correction code insertion unit (30) for distributing the parity data string, the error detection code, and the error correction code to the x transmission lanes.
  • the receiver detects and corrects an error in the data sequence from the error detection code and the error correction code included in the data sequence transmitted on the x transmission lanes. 80-x), a data string transmitted on the x transmission lanes, and a data string corrected by the error detection and correction unit, detect a transmission lane failure based on the correction capability of the error correction code. And a data restoration unit (100) for restoring the bit string of the data in the transmission lane detected as a failure by the failure detection unit from the parity data string.
  • the transmitter further distributes a data string transmitted on the n transmission lanes to m (n ⁇ m ⁇ x) transmission lanes and outputs the data sequence to the parity calculation unit.
  • Part (120) The receiver further includes a data combination unit (130) for combining a data sequence transmitted on the m transmission lanes output from the data restoration unit with n transmission lanes.
  • FIG. 1 is a block diagram showing an example of the configuration of the data transmission system according to the first embodiment.
  • the 1 includes a transmitter 1 and a receiver 2.
  • the data transmission system shown in FIG. The transmitter 1 and the receiver 2 are connected via a transmission path 3 constituted by x transmission lanes (also referred to as physical lanes). Note that x is the number of lanes in the entire transmission path and is an integer of 2 or more.
  • the transmission data frame (hereinafter referred to as transmission data) transmitted to the receiver 2 is input to the transmitter 1.
  • the transmitter 1 divides the input transmission data into a part or all of the transmission path 3 constituted by x transmission lanes and outputs the divided transmission data.
  • reception data The data output from the transmitter 1 is input to the receiver 2 via the transmission path 3 constituted by x transmission lanes.
  • the receiver 2 outputs the input data as a reception data frame (hereinafter referred to as reception data).
  • FIG. 2 is a block diagram showing a detailed configuration example of the transmitter 1 included in the data transmission system according to the first embodiment.
  • the transmitter 1 corresponds to the transmitter 1 of FIG.
  • the transmitter 1 shown in FIG. 2 includes a serial / parallel (S / P) conversion unit 10 (10-1 to 10-n), a parity calculation unit 20, an error detection / correction code insertion unit 30, a parallel / serial (P / P).
  • S A conversion unit 40 (40-1 to 40-x) and an electro-optical conversion unit 50 (50-1 to 50-x) are provided.
  • the transmission data is input to the serial / parallel converter 10 (10-1 to 10-n).
  • the serial / parallel converter 10 (10-1 to 10-n) transmits the data string to the parity calculator 20.
  • the parity calculation unit 20 transmits the data string to the error detection / correction code insertion unit 30.
  • the error detection / correction code insertion unit 30 transmits the data string to the parallel / serial conversion unit 40 (40-1 to 40-x).
  • the parallel / serial converter 40 (40-1 to 40-x) transmits the data string to the electro-optical converter 50 (50-1 to 50-x).
  • the electro-optical converter 50 (50-1 to 50-x) outputs a data string to the transmission path 3 constituted by x transmission lanes.
  • the transmission data is input to the serial / parallel converter 10 (10-1 to 10-n).
  • the serial / parallel converter 10 (10-1 to 10-n) converts the bit string of the input data from serial to parallel and transmits it to the parity calculator 20.
  • the parity calculation unit 20 generates a parity for restoring data from the bit string of the data received from the serial / parallel conversion unit 10 (10-1 to 10-n), and generates (xn) transmission lanes. Distribute and transmit to the error detection / correction code insertion unit 30.
  • the error detection / correction code insertion unit 30 adds an error detection code and an error correction code to the bit string of the data received from the parity calculation unit 20, and the parallel / serial conversion unit 40 (40-1 to 40-x). Send the data string to Note that the types of error detection code and error correction code are not particularly limited.
  • the parallel / serial conversion unit 40 (40-1 to 40-x) converts the bit string of the data received from the error detection / correction code insertion unit 30 from parallel to serial, and the electro-optical conversion unit 50 (50-1). To 50-x).
  • the electro-optical converter 50 (50-1 to 50-x) converts the bit string of the data received from the parallel / serial converter 40 (40-1 to 40-x) from an electric signal to an optical signal, and x
  • the data is output to the transmission path 3 constituted by the transmission lanes.
  • the transmitter 1 transmits the parity data generated by the parity calculation unit 20 to (xn) transmission lanes for the input n transmission data. Then, the error detection / correction code insertion unit 30 generates both the error detection code and the error correction code, and distributes the data string to the transmission path 3 constituted by x transmission lanes.
  • FIG. 3 is a block diagram showing a detailed configuration example of the receiver 2 included in the data transmission system according to the first embodiment.
  • the receiver 2 corresponds to the receiver 2 shown in FIG.
  • the receiver 2 shown in FIG. 3 includes an optical-electric conversion unit 60 (60-1 to 60-x), a serial / parallel (S / P) conversion unit 70 (70-1 to 70-x), and an error detection and correction unit. 80 (80-1 to 80-x), a failure detection unit 90, a data restoration unit 100, and a parallel / serial (P / S) conversion unit 110 (110-1 to 110-n).
  • a data string is input from the transmitter 1 to the photoelectric conversion unit 60 (60-1 to 60-x) through the transmission path 3 constituted by x transmission lanes.
  • the photoelectric conversion unit 60 (60-1 to 60-x) transmits the data string to the serial / parallel conversion unit 70 (70-1 to 70-x).
  • the serial / parallel converter 70 (70-1 to 70-x) transmits a data string to the error detection and correction unit 80 (80-1 to 80-x) and the failure detection unit 90.
  • the error detection and correction unit 80 (80-1 to 80-x) transmits the data string to the data restoration unit 100.
  • the error detection / correction unit 80 (80-1 to 80-x) transmits the error correction result to the failure detection unit 90.
  • the failure detection unit 90 transmits failure information to the data restoration unit 100.
  • the data restoration unit 100 transmits the data string to the parallel / serial conversion unit 110 (110-1 to 110-n).
  • Parallel / serial converter 110 (110-1 to 110-n) outputs a data string to the transmission path.
  • a data string is input from the transmitter 1 to the photoelectric conversion unit 60 (60-1 to 60-x) through the transmission path 3 constituted by x transmission lanes.
  • the optical-electrical converter 60 (60-1 to 60-x) converts the optical signal into an electrical signal, and transmits a bit string of data to the serial / parallel converter 70 (70-1 to 70-x). To do.
  • Serial / parallel converter 70 (70-1 to 70-x) converts a bit string of data received from opto-electric converter 60 (60-1 to 60-x) from serial to parallel, and an error detection and correction unit 80 (80-1 to 80-x) and a bit string of data are transmitted to the failure detection unit 90.
  • the error detection / correction unit 80 (80-1 to 80-x) corrects the error when it detects an error in the bit string of the data received from the serial / parallel conversion unit 70 (70-1 to 70-x). The bit error is corrected by the code, and a data bit string is transmitted to the data restoration unit 100. Further, the error detection / correction unit 80 (80-1 to 80-x) transmits the correction result by the error correction code to the failure detection unit 90 by using the error detection code.
  • the failure detection unit 90 determines a failure on the transmission path with respect to the correction result by the error correction code received from the error detection correction unit 80 (80-1 to 80-x), and the data restoration unit The failure lane information is transmitted to 100. Further, the failure detection unit 90 determines a failure on the transmission path from the bit string of the data received from the serial / parallel conversion unit 70 (70-1 to 70-x), and transmits failure lane information to the data restoration unit 100. .
  • the data restoration unit 100 combines a bit string of x data with a bit string of n data when there is no failure, and a parallel / serial conversion unit 110 (110 -1 to 110-n). Further, the data restoration unit 100 restores the bit string of the data in the corresponding lane from the bit string of the data other than the corresponding lane when there is a failure according to the failure lane information received from the failure detection unit 90, and x data Are combined with a bit string of n pieces of data and transmitted to the parallel / serial converter 110 (110-1 to 110-n).
  • the parallel / serial conversion unit 110 (110-1 to 110-n) converts the bit string of the data received from the data restoration unit 100 from parallel to serial and outputs the received data.
  • FIG. 4 is a block diagram illustrating a detailed configuration example of the failure detection unit 90 included in the data transmission system according to the first embodiment.
  • the failure detection unit 90 illustrated in FIG. 4 includes an error detection unit 200, a continuous data reception unit 210, a correction capability comparison unit 220, a previous detection comparison unit 230, an increase number comparison unit 240, a frequency measurement unit 250, and a failure determination unit 260. .
  • the error detection unit 200 transmits the bit string of the data received from the error detection correction unit 80 (80-1 to 80-x) to the correction capability comparison unit 220 and the previous detection comparison unit 230.
  • the correction capability comparison unit 220 transmits the bit string of the data received from the error detection unit 200 to the number measurement unit 250 and the failure determination unit 260.
  • the number measurement unit 250 transmits the bit string of the data received from the correction capability comparison unit 220 to the failure determination unit 260.
  • the previous detection / comparison unit 230 transmits the bit string of the data received from the error detection unit 200 to the increase number comparison unit 240.
  • the increase number comparison unit 240 transmits the bit string of the data received from the previous detection comparison unit 230 to the failure determination unit 260.
  • Continuous data receiving section 210 transmits a bit string of data received from serial / parallel converting section 70 (70-1 to 70-x) to failure determining section 260.
  • the failure determination unit 260 determines failure and normality based on the bit strings of data received from the correction capability comparison unit 220, the frequency measurement unit 250, the increase number comparison unit 240, and the continuous data reception unit 210, and sends failure information to the data restoration unit 100. Send.
  • the error detection unit 200 confirms the error correction by the error detection code for the correction result by the error correction code received from the error detection and correction unit 80 (80-1 to 80-x), and detects the error correction.
  • the error detection unit 200 transmits the detected error correction information to the correction capability comparison unit 220 and the previous detection comparison unit 230.
  • the correction capability comparison unit 220 compares the error detection information received from the error detection unit 200 with the correction capability of the error correction code, and the error detection information received from the error detection unit 200 exceeds the correction capability of the error correction code. If so, the corresponding lane is determined to be a failure, and failure information is transmitted to the failure determination unit 260. Further, the correction capability comparison unit 220 transmits the failure information to the frequency measurement unit 250 when the error detection information received from the error detection unit 200 is equivalent to the correction capability of the error correction code. Further, the correction capability comparison unit 220 transmits normal information to the number measurement unit 250 when the error detection information received from the error detection unit 200 is lower than the correction capability of the error correction code.
  • the frequency measurement unit 250 measures the number of failure information received from the correction capability comparison unit 220. If, for example, five consecutive times are received, the frequency measurement unit 250 determines that the lane is a failure and transmits the failure information to the failure determination unit 260. For example, if it is less than 4 times, the lane is determined to be normal, and normal information is transmitted to the failure determination unit 260.
  • the previous detection comparison unit 230 compares the error detection information received from the error detection unit 200 with the previous error detection number, and the error detection information received from the error detection unit 200 exceeds the previous error detection number. In this case, error detection information is transmitted to the increase number comparison unit 240.
  • the increase number comparison unit 240 compares the error detection information received from the previous detection comparison unit 230 with the increase number threshold value, and if the error detection information received from the previous detection comparison unit 230 exceeds the increase number threshold value.
  • the corresponding lane is determined to be a failure, and failure information is transmitted to the failure determination unit 260. Further, when the error detection information received from the previous detection comparison unit 230 is lower than the increase number threshold, the increase number comparison unit 240 determines that the corresponding lane is normal and transmits normal information to the failure determination unit 260. .
  • the continuous data receiving unit 210 When the continuous data receiving unit 210 receives continuous data of 0 or 1 for the bit string of data received from the serial / parallel converter 70 (70-1 to 70-x), the continuous data receiving unit 210 determines that the corresponding lane is a failure. The failure information is transmitted to the failure determination unit 260. If the continuous data receiving unit 210 does not receive continuous data of 0 or 1 with respect to the bit string of the data received from the serial / parallel conversion unit 70 (70-1 to 70-x), the continuous lane receiving unit 210 Is determined to be normal, and normal information is transmitted to the failure determination unit 260.
  • the failure determination unit 260 determines failure and normality in the flowchart described later based on the information received from the correction capability comparison unit 220, the frequency measurement unit 250, the increase number comparison unit 240, and the continuous data reception unit 210, and performs data restoration.
  • the failure information is transmitted to the unit 100.
  • FIG. 5 is a flowchart showing an operation procedure of the failure detection unit 90 included in the data transmission system according to the first embodiment.
  • the number of previous error detections is further calculated. Are compared (S35). As a result of the comparison in S35, if the current error detection count is less than the previous error detection count, it is determined to be normal (S45), and if it is greater than or equal to the previous error detection count, the error detection count is further increased. The increase number (difference) is compared (S40).
  • FIG. 6 is a flowchart showing an operation procedure of error detection processing S15 of the failure detection unit 90 included in the data transmission system according to the first embodiment.
  • the error detection process starts from S100. First, error detection using an error detection code is performed on the data received from the error detection and correction unit 80 (80-1 to 80-x) (S105). If no error is detected, the corresponding lane is determined to be normal ( If an error is detected (S125), correction using an error correction code is performed (S110). However, if the error detection is a false detection and correction is not performed (no correction), the corresponding lane is determined to be normal (S125), and if correction is performed (correction is performed), error detection is further performed. An error correction by the code is detected (S115).
  • the transmitter 1 includes the n transmission lanes, the parity calculation unit 20, and the error detection / correction code insertion unit 30, so that the parity calculation unit 20 uses the transmission data on the n transmission lanes.
  • a parity data string for restoring the transmission data is generated, and the error detection / correction code insertion unit 30 generates an error detection code and an error correction code from the input transmission data and the parity data string. Can be distributed to the transmission lanes.
  • the receiver 2 includes the error detection and correction unit 80 (80-1 to 80-x), the failure detection unit 90, and the data restoration unit 100, so that the error detection and correction unit 80 (80-1 to 80-x) Then, a bit error in the bit string of the transmission lane is detected and corrected, a failure detection unit 90 detects a transmission lane failure based on the correction capability of the error correction code, and a data recovery unit 100 detects the failure in the failure detection unit 90 It is possible to restore the bit string of the data in the transmission lane.
  • the failure detection unit 90 includes the correction capability comparison unit 220 and the failure determination unit 260, so that the number of bit errors detected by the error detection code in the comparison result by the correction capability comparison unit 220 is the error correction code. If the limit value of the correction capability is exceeded, the failure determination unit 260 can determine that there is a failure.
  • the failure detection unit 90 includes the correction capability comparison unit 220, the frequency measurement unit 250, and the failure determination unit 260, the bit error detected by the error detection code in the comparison result by the correction capability comparison unit 220
  • the failure determination unit 260 may determine that a failure has occurred. it can.
  • the failure detection unit 90 includes the previous detection comparison unit 230, the increase number comparison unit 240, and the failure determination unit 260, so that the bit detected by the error detection code in the comparison result by the previous detection comparison unit 230.
  • the failure determination unit 260 can determine that a failure has occurred.
  • the failure detection unit 90 includes the continuous data reception unit 210 and the failure determination unit 260, so that the continuous data reception unit 210 receives 0 or 1 continuous data from the data string on the x transmission lanes. When received, the failure determination unit 260 can determine that a failure has occurred.
  • a data transmission system when an optical element failure or a transmission line (lane) failure occurs and a data bit error occurs, the data transmission system is low compared to a case where correction is performed using only an error correction code. Data can be restored with a small delay and a small circuit scale. In addition, even when the output from the optical element suddenly decreases or stops, there is no data loss, and data can be restored without a retransmission request, and the link (connection) can be maintained. Therefore, the failure rate of the entire system can be reduced. That is, a highly reliable data transmission system can be constructed.
  • the data transmission system according to the second embodiment has a data distribution method by the data distribution unit 120 included in the transmitter 1a and a data combination unit included in the receiver 2a.
  • the data combination method according to 130 is different. In the following, different points will be mainly described.
  • FIG. 7 is a block diagram showing a detailed configuration example of the transmitter 1a included in the data transmission system according to the second embodiment.
  • the transmitter 1a shown in FIG. 7 includes a serial / parallel (S / P) converter 10 (10-1 to 10-n), a data distributor 120, a parity calculator 20, an error detection / correction code insertion unit 30, a parallel / Serial (P / S) converter 40 (40-1 to 40-x) and electro-optical converter 50 (50-1 to 50-x).
  • S / P serial / parallel
  • P / S parallel / Serial
  • electro-optical converter 50 50-1 to 50-x
  • the transmitter 1a illustrated in FIG. 7 includes a data distribution unit between the serial / parallel conversion unit 10 (10-1 to 10-n) and the parity calculation unit 20 as compared with the transmitter 1 illustrated in FIG. The difference is that 120 is connected.
  • the data distribution unit 120 distributes the data string transmitted on the n transmission lanes from the serial / parallel conversion unit 10 (10-1 to 10-n) to the m transmission lanes to the parity calculation unit 20. It has a function to do.
  • x is an integer greater than m
  • FIG. 8 is a block diagram showing a detailed configuration example of the receiver 2a included in the data transmission system according to the second embodiment.
  • the receiver 2a shown in FIG. 8 includes an optical-electric conversion unit 60 (60-1 to 60-x), a serial / parallel (S / P) conversion unit 70 (70-1 to 70-x), and an error detection and correction unit. 80 (80-1 to 80-x), a failure detection unit 90, a data restoration unit 100, a data combination unit 130, and a parallel / serial (P / S) conversion unit 110 (110-1 to 110-n).
  • the receiver 2a shown in FIG. 8 includes a data combining unit between the data restoration unit 100 and the parallel / serial conversion unit 110 (110-1 to 110-n). The difference is that 130 is connected.
  • the data combining unit 130 combines the data string transmitted on the m transmission lanes from the data restoration unit 100 to n transmission lanes to the parallel / serial conversion unit 110 (110-1 to 110-n). It has a function to do.
  • x is an integer greater than m
  • the same effects as those of the first embodiment ((1) to (6) of the first embodiment) can be obtained. Further, according to the second embodiment, since the transmitter 1a has the data distribution unit 120 and the receiver 2a has the data combination unit 130, the data distribution unit 120 of the transmitter 1a has the error detection code. And the amount of correction code added to transmission data can be distributed to (mn) transmission lanes, so that data can be transmitted without improving the transmission capacity of n transmission lanes. .
  • the present invention made by the present inventor has been specifically described based on the embodiment.
  • the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.
  • the above-described first and second embodiments are described in detail for easy understanding of the present invention, and are not necessarily limited to those having all the configurations described.
  • a part of the configuration of one embodiment can be replaced with the configuration of another embodiment, and the configuration of another embodiment can be added to the configuration of one embodiment. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

 複数の伝送経路を持ち、伝送容量や伝送路のレーン数の動的な変更が可能で、また通信速度が高速で、低遅延処理が求められるデータ伝送システムにおいて、故障や障害の救済を可能とする高信頼なデータ伝送システムである。送信機は、n本の伝送レーンとパリティ計算部と誤り検出/訂正符号挿入部とを有することで、パリティ計算部にて、n本の伝送レーン上の送信データから該送信データを復元するパリティのデータ列を生成し、誤り検出/訂正符号挿入部にて、入力された送信データとパリティのデータ列から誤り検出符号と誤り訂正符号を生成したのち、x本の伝送レーンに分配する。受信機は、誤り検出訂正部と故障検出部とデータ復元部とを有することで、誤り検出訂正部にて伝送レーンのビット列のビット誤りを検出して訂正し、故障検出部にて誤り訂正符号の訂正能力に基づいた伝送レーンの故障を検出し、データ復元部にて故障検出部で検出した伝送レーンのデータのビット列を復元する。

Description

データ伝送システム
 本発明は、複数の伝送経路を持ち、伝送容量や伝送路のレーン数の動的な変更が可能で、また通信速度が高速で、低遅延処理が求められるデータ伝送システムに関する。より詳細には、特に、故障や障害の救済を可能とする高信頼なデータ伝送システムに関する。
 近年、サーバ/ストレージ/ネットワークの融合が進んでおり、今後は数十Tbps級の高スループットが要求される。高スループットを実現する方法として、電気伝送から光伝送に変更する方法があるが、電気を光に変換する光素子などの故障率が高く、システム全体の信頼性を著しく低下させている。また、伝送容量の向上に伴い、ネットワーク装置には低遅延処理の要求がある。
 こうした中、障害耐性の向上を実現可能な技術として、特許文献1には、送信装置から送信する元データについて、元データのパリティを算出し、さらに、元データとパリティデータとの誤り検査ビットを計算して、これをまとめて元データと共に送信することにより、伝送路で生じるビット誤りを受信側で訂正でき、伝送路の信頼性を向上することが可能な、データ伝送方法及びデータ伝送装置が記載されている。
 また、特許文献2には、多重トーン伝送システムにおいて、伝送中に起きる可能性があるデータ伝送エラーを検出し、伝送ブロックに対する周波数に関する適応的な巡回冗長検査(CRC:Cyclic Redundancy Check)を実行し、パリティビットの適応的な再送によって、伝送ブロックの検出された伝送エラーをFEC(Forward Error Correction)に従って訂正するCRC技術が記載されている。
 また、特許文献3には、エラーの検出又は修復の際に、上位システムに対する影響が少ないRAID(Redundant Arrays of Inexpensive Disks)システム及びエラーセクタの修復方法が記載されている。
特許第4431113号公報 特開平8-97805号公報 特開2009-252001号公報
 しかしながら、前記特許文献1に記載の技術では、偶数本の伝送路に誤りが生じた場合は、誤りを検出及び訂正をすることができず、また伝送路の誤りが著しく多い場合には誤りを訂正することはできない。また、伝送路が切断しているような場合には適応することはできない。
 また、前記特許文献2に記載の技術では、FECの誤り訂正の限界を超えた誤りが発生した場合は、送信側にデータの再送を要求するため、再送されるまでの処理に時間がかかり、また、再送されるまでのデータは損失する。また、伝送路が切断しているような場合には、再送要求を繰り返すのみで、データの復元をすることはできない。
 また、前記特許文献3に記載の技術では、ハードディスクが修復不可能な場合に送信するエラー情報を受信した場合は、他のハードディスクが記憶するデータを用いて、エラー情報が示すエラーセクタを修復するが、エラーセクタを修復するパリティ符号の生成に時間がかかるために、ハードディスクの書き込み速度が低下するという問題がある。また、データ修復のために多くの記憶容量が必要となり、記憶媒体への書き込み・読み込み速度に時間がかかる。これらの理由により、特許文献3に記載するようなRAIDシステムの技術を、高速・低遅延処理が要求される情報処理装置へ適応することは難しい。
 そこで、本発明の目的の一つは、複数の伝送経路を持ち、伝送容量や伝送路のレーン数の動的な変更が可能で、また通信速度が高速で、低遅延処理が求められるデータ伝送システムにおいて、故障や障害の救済を可能とする高信頼なデータ伝送システムを提供することである。
 本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
 本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
 代表的な実施の形態によるデータ伝送システムは、送信機と受信機とを有し、前記送信機と前記受信機との間でx本の伝送レーンを介して通信を行うデータ伝送システムである。
 前記送信機は、送信データが入力されるn本(n<x)の伝送レーンと、前記n本の伝送レーン上の前記送信データのデータ列から該データ列を復元するパリティのデータ列を生成するパリティ計算部と、前記送信データのデータ列と前記パリティ計算部で生成されたパリティのデータ列とから誤り検出符号と誤り訂正符号とを生成して、前記送信データのデータ列と前記パリティのデータ列と前記誤り検出符号と前記誤り訂正符号とを前記x本の伝送レーンに分配する誤り検出/訂正符号挿入部と、を有する。
 前記受信機は、前記x本の伝送レーン上を伝送するデータ列に含まれる前記誤り検出符号と前記誤り訂正符号とから前記データ列の誤りを検出して訂正する誤り検出訂正部と、前記x本の伝送レーン上を伝送するデータ列と前記誤り検出訂正部で訂正されたデータ列とから、前記誤り訂正符号の訂正能力に基づいた伝送レーンの故障を検出する故障検出部と、前記故障検出部で故障と検出された伝送レーンのデータのビット列を、前記パリティのデータ列から復元するデータ復元部と、を有する。
 本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、複数の伝送経路を持ち、伝送容量や伝送路のレーン数の動的な変更が可能で、また通信速度が高速で、低遅延処理が求められるデータ伝送システムにおいて、故障や障害の救済を可能とする高信頼なデータ伝送システムを提供することができる。
本発明の実施の形態1によるデータ伝送システムにおいて、その構成の一例を示すブロック図である。 本発明の実施の形態1によるデータ伝送システムにおいて、それに含まれる送信機の詳細な構成例を示すブロック図である。 本発明の実施の形態1によるデータ伝送システムにおいて、それに含まれる受信機の詳細な構成例を示すブロック図である。 本発明の実施の形態1によるデータ伝送システムにおいて、それに含まれる故障検出部の詳細な構成例を示すブロック図である。 本発明の実施の形態1によるデータ伝送システムにおいて、それに含まれる故障検出部の動作手順を示すフローチャートである。 本発明の実施の形態1によるデータ伝送システムにおいて、それに含まれる故障検出部のフローチャートに含まれる誤り検出処理の動作手順を示すフローチャートである。 本発明の実施の形態2によるデータ伝送システムにおいて、それに含まれる送信機の詳細な構成例を示すブロック図である。 本発明の実施の形態2によるデータ伝送システムにおいて、それに含まれる受信機の詳細な構成例を示すブロック図である。
 以下の実施の形態においては、便宜上その必要があるときは、複数の実施の形態またはセクションに分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
 さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
 [実施の形態の概要]
 本実施の形態によるデータ伝送システムは、以下のような特徴を有するものである。一例として、()内に対応する構成要素、符号などを付記する。
 本実施の形態によるデータ伝送システムは、送信機(1,1a)と受信機(2,2a)とを有し、前記送信機と前記受信機との間でx本の伝送レーン(伝送路3)を介して通信を行うデータ伝送システムである。
 前記送信機は、送信データが入力されるn本(n<x)の伝送レーンと、前記n本の伝送レーン上の前記送信データのデータ列から該データ列を復元するパリティのデータ列を生成するパリティ計算部(20)と、前記送信データのデータ列と前記パリティ計算部で生成されたパリティのデータ列とから誤り検出符号と誤り訂正符号とを生成して、前記送信データのデータ列と前記パリティのデータ列と前記誤り検出符号と前記誤り訂正符号とを前記x本の伝送レーンに分配する誤り検出/訂正符号挿入部(30)と、を有する。
 前記受信機は、前記x本の伝送レーン上を伝送するデータ列に含まれる前記誤り検出符号と前記誤り訂正符号とから前記データ列の誤りを検出して訂正する誤り検出訂正部(80-1~80-x)と、前記x本の伝送レーン上を伝送するデータ列と前記誤り検出訂正部で訂正されたデータ列とから、前記誤り訂正符号の訂正能力に基づいた伝送レーンの故障を検出する故障検出部(90)と、前記故障検出部で故障と検出された伝送レーンのデータのビット列を、前記パリティのデータ列から復元するデータ復元部(100)と、を有する。
 より好ましくは、前記送信機は、さらに、前記n本の伝送レーン上を伝送するデータ列を、m本(n<m<x)の伝送レーンに分配して前記パリティ計算部へ出力するデータ分配部(120)を有する。前記受信機は、さらに、前記データ復元部から出力されるm本の伝送レーン上を伝送するデータ列を、n本の伝送レーンに結合するデータ結合部(130)を有する。
 本実施の形態の概要に基づいた各実施の形態を、以下において具体的に説明する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
 [実施の形態1]
 本実施の形態1によるデータ伝送システムを、図1~図6を用いて説明する。
 <データ伝送システムの構成と動作>
 図1は、本実施の形態1によるデータ伝送システムにおいて、その構成の一例を示すブロック図である。
 図1に示すデータ伝送システムは、送信機1と受信機2とを備える。送信機1と受信機2とは、x本の伝送レーン(物理レーンとも呼ぶ)によって構成される伝送路3を介して接続される。なお、xは伝送路全体のレーン数で、2以上の整数である。
 送信機1には、受信機2へ送信される送信データフレーム(以下、送信データと記載する)が入力される。送信機1は、入力された送信データをx本の伝送レーンによって構成される伝送路3の一部または全部に分割して出力する。
 受信機2には、x本の伝送レーンによって構成される伝送路3を介して送信機1から出力されたデータが入力される。受信機2は、入力されたデータを受信データフレーム(以下、受信データと記載する)として出力する。
 <送信機の構成と動作>
 図2は、本実施の形態1によるデータ伝送システムにおいて、それに含まれる送信機1の詳細な構成例を示すブロック図である。当該送信機1は、前述した図1の送信機1に該当する。
 図2に示す送信機1は、シリアル/パラレル(S/P)変換部10(10-1~10-n)、パリティ計算部20、誤り検出/訂正符号挿入部30、パラレル/シリアル(P/S)変換部40(40-1~40-x)、電気-光変換部50(50-1~50-x)を備える。なお、xは、nより大きな整数であり、例えば、n=10、x=12などである。
 まず、送信機1のデータフローを説明する。送信データは、シリアル/パラレル変換部10(10-1~10-n)に入力される。シリアル/パラレル変換部10(10-1~10-n)は、パリティ計算部20へデータ列を送信する。パリティ計算部20は、誤り検出/訂正符号挿入部30へデータ列を送信する。誤り検出/訂正符号挿入部30は、パラレル/シリアル変換部40(40-1~40-x)へデータ列を送信する。パラレル/シリアル変換部40(40-1~40-x)は、電気-光変換部50(50-1~50-x)へデータ列を送信する。電気-光変換部50(50-1~50-x)は、x本の伝送レーンによって構成される伝送路3へデータ列を出力する。
 次に、送信機1における各部の詳細な動作例を説明する。送信データは、シリアル/パラレル変換部10(10-1~10-n)に入力される。ここで、シリアル/パラレル変換部10(10-1~10-n)は、入力されたデータのビット列をシリアルからパラレルへ変換し、パリティ計算部20へ送信する。
 パリティ計算部20は、シリアル/パラレル変換部10(10-1~10-n)より受信したデータのビット列から、データを復元するためのパリティを生成し、(x-n)本の伝送レーンに分配し、誤り検出/訂正符号挿入部30へ送信する。
 誤り検出/訂正符号挿入部30は、パリティ計算部20より受信したデータのビット列に対して、誤り検出符号と誤り訂正符号を付加し、パラレル/シリアル変換部40(40-1~40-x)へデータ列を送信する。なお、誤り検出符号および誤り訂正符号の種類は、特に限定されない。
 パラレル/シリアル変換部40(40-1~40-x)は、誤り検出/訂正符号挿入部30より受信したデータのビット列を、パラレルからシリアルへ変換し、電気-光変換部50(50-1~50-x)へ送信する。
 電気-光変換部50(50-1~50-x)は、パラレル/シリアル変換部40(40-1~40-x)から受信したデータのビット列を、電気信号から光信号に変換し、x本の伝送レーンによって構成される伝送路3に出力する。
 このように、本実施の形態1による送信機1は、入力されたn本の送信データに対して、パリティ計算部20にて生成されたパリティデータを(x-n)本の伝送レーンに送信し、誤り検出/訂正符号挿入部30にて、誤り検出符号と誤り訂正符号の両方を生成し、x本の伝送レーンによって構成される伝送路3にデータ列を分配する。
 <受信機の構成と動作>
 図3は、本実施の形態1によるデータ伝送システムにおいて、それに含まれる受信機2の詳細な構成例を示すブロック図である。当該受信機2は、前述した図1の受信機2に該当する。
 図3に示す受信機2は、光-電気変換部60(60-1~60-x)、シリアル/パラレル(S/P)変換部70(70-1~70-x)、誤り検出訂正部80(80-1~80-x)、故障検出部90、データ復元部100、パラレル/シリアル(P/S)変換部110(110-1~110-n)を備える。なお、xは、nより大きな整数で、例えば、n=10、x=12などである。
 まず、受信機2のデータフローを説明する。x本の伝送レーンによって構成される伝送路3を介して送信機1よりデータ列が光-電気変換部60(60-1~60-x)に入力される。光-電気変換部60(60-1~60-x)は、シリアル/パラレル変換部70(70-1~70-x)にデータ列を送信する。シリアル/パラレル変換部70(70-1~70-x)は、誤り検出訂正部80(80-1~80-x)と故障検出部90にデータ列を送信する。誤り検出訂正部80(80-1~80-x)は、データ復元部100にデータ列を送信する。また、誤り検出訂正部80(80-1~80-x)は、故障検出部90に誤り訂正結果を送信する。故障検出部90は、データ復元部100に、故障情報を送信する。データ復元部100は、パラレル/シリアル変換部110(110-1~110-n)にデータ列を送信する。パラレル/シリアル変換部110(110-1~110-n)は、伝送路へデータ列を出力する。
 次に、受信機2における各部の詳細な動作例を説明する。x本の伝送レーンによって構成される伝送路3を介して送信機1よりデータ列が光-電気変換部60(60-1~60-x)に入力される。ここで、光-電気変換部60(60-1~60-x)は、光信号を電気信号に変換し、シリアル/パラレル変換部70(70-1~70-x)へデータのビット列を送信する。
 シリアル/パラレル変換部70(70-1~70-x)は、光-電気変換部60(60-1~60-x)より受信したデータのビット列をシリアルからパラレルへ変換し、誤り検出訂正部80(80-1~80-x)と故障検出部90へデータのビット列を送信する。
 誤り検出訂正部80(80-1~80-x)は、シリアル/パラレル変換部70(70-1~70-x)より受信したデータのビット列に対して、誤りを検出した場合は、誤り訂正符号によりビット誤りを訂正し、データ復元部100にデータのビット列を送信する。さらに、誤り検出訂正部80(80-1~80-x)は、誤り検出符号により、誤り訂正符号による訂正結果を故障検出部90に送信する。
 故障検出部90は、詳細は後述するが、誤り検出訂正部80(80-1~80-x)より受信した誤り訂正符号による訂正結果に対して、伝送路上の故障を判断し、データ復元部100に故障レーン情報を送信する。また、故障検出部90は、シリアル/パラレル変換部70(70-1~70-x)より受信したデータのビット列より、伝送路上の故障を判断し、データ復元部100に故障レーン情報を送信する。
 データ復元部100は、故障検出部90より受信した故障レーン情報に従い、故障がない場合は、x本のデータのビット列を、n本のデータのビット列に結合し、パラレル/シリアル変換部110(110-1~110-n)へ送信する。また、データ復元部100は、故障検出部90より受信した故障レーン情報に従い、故障があった場合は、該当レーンのデータのビット列を、該当レーン以外のデータのビット列より復元し、x本のデータのビット列を、n本のデータのビット列に結合し、パラレル/シリアル変換部110(110-1~110-n)へ送信する。
 パラレル/シリアル変換部110(110-1~110-n)は、データ復元部100より受信したデータのビット列を、パラレルからシリアルへ変換し、受信データを出力する。
 <故障検出部の構成と動作>
 図4は、本実施の形態1によるデータ伝送システムにおいて、それに含まれる故障検出部90の詳細な構成例を示すブロック図である。
 図4に示す故障検出部90は、誤り検出部200、連続データ受信部210、訂正能力比較部220、前回検出比較部230、増加数比較部240、回数計測部250、故障判断部260を備える。
 まず、故障検出部90のデータフローを説明する。誤り検出部200は、誤り検出訂正部80(80-1~80-x)より受信したデータのビット列を、訂正能力比較部220と前回検出比較部230へ送信する。訂正能力比較部220は、誤り検出部200より受信したデータのビット列を、回数計測部250と故障判断部260へ送信する。回数計測部250は、訂正能力比較部220より受信したデータのビット列を故障判断部260へ送信する。前回検出比較部230は、誤り検出部200より受信したデータのビット列を増加数比較部240へ送信する。増加数比較部240は、前回検出比較部230より受信したデータのビット列を、故障判断部260へ送信する。連続データ受信部210は、シリアル/パラレル変換部70(70-1~70-x)より受信したデータのビット列を故障判断部260へ送信する。故障判断部260は、訂正能力比較部220と回数計測部250と増加数比較部240と連続データ受信部210より受信したデータのビット列により故障と正常を判断し、データ復元部100へ故障情報を送信する。
 次に、故障検出部90における各部の詳細な動作例を説明する。誤り検出部200は、誤り検出訂正部80(80-1~80-x)より受信した誤り訂正符号による訂正結果に対して、誤り検出符号による誤訂正の確認を行い、誤訂正を検出する。誤り検出部200は、検出した誤訂正の情報を、訂正能力比較部220と前回検出比較部230へ送信する。
 訂正能力比較部220は、誤り検出部200より受信した誤り検出情報と、誤り訂正符号の訂正能力とを比較し、誤り検出部200より受信した誤り検出情報が、誤り訂正符号の訂正能力を超えていた場合は、該当レーンを故障と判断し、故障判断部260へ故障情報を送信する。また、訂正能力比較部220は、誤り検出部200より受信した誤り検出情報が、誤り訂正符号の訂正能力と同等であった場合は、回数計測部250へ故障情報を送信する。また、訂正能力比較部220は、誤り検出部200より受信した誤り検出情報が、誤り訂正符号の訂正能力より下だった場合は、回数計測部250へ正常情報を送信する。
 回数計測部250は、訂正能力比較部220より受信した故障情報の回数を計測し、例えば5回連続で受信した場合には、当該レーンを故障と判断し、故障判断部260へ故障情報を送信し、例えば4回未満だった場合は、当該レーンを正常と判断し、故障判断部260へ正常情報を送信する。
 前回検出比較部230は、誤り検出部200より受信した誤り検出情報と、前回の誤り検出数とを比較し、誤り検出部200より受信した誤り検出情報が、前回の誤り検出数を越えていた場合は、増加数比較部240へ誤り検出情報を送信する。
 増加数比較部240は、前回検出比較部230より受信した誤り検出情報と、増加数閾値とを比較し、前回検出比較部230より受信した誤り検出情報が、増加数閾値を越えていた場合は、該当レーンを故障と判断し、故障判断部260へ故障情報を送信する。また、増加数比較部240は、前回検出比較部230より受信した誤り検出情報が、増加数閾値より下だった場合は、該当レーンを正常と判断し、故障判断部260へ正常情報を送信する。
 連続データ受信部210は、シリアル/パラレル変換部70(70-1~70-x)より受信したデータのビット列に対して、0または1の連続データを受信した場合は、該当レーンを故障と判断し、故障判断部260へ故障情報を送信する。また、連続データ受信部210は、シリアル/パラレル変換部70(70-1~70-x)より受信したデータのビット列に対して、0または1の連続データを受信しなかった場合は、該当レーンを正常と判断し、故障判断部260へ正常情報を送信する。
 故障判断部260は、訂正能力比較部220と回数計測部250と増加数比較部240と、連続データ受信部210より受信した情報により、後述するフローチャートにて、故障と正常を判断し、データ復元部100へ、故障情報を送信する。
 <故障検出部の動作フロー>
 以上のように構成された本実施の形態1によるデータ伝送システムに含まれる故障検出部90の動作を、図5と図6のフローチャートを参照して説明する。
 図5は、本実施の形態1によるデータ伝送システムにおいて、それに含まれる故障検出部90の動作手順を示すフローチャートである。
 S0のデータ受信から処理を開始する。まず、シリアル/パラレル変換部70(70-1~70-x)より受信したデータが、1または0の閾値以上の連続データであったか否かを判定する(S5)。
 S5の判定の結果、受信したデータが、1または0の閾値以上の連続データであった場合(検出)は、故障と判断する(S10)。一方、受信したデータが、閾値未満の連続データ、またはランダムなデータであった場合(未検出)は、誤り検出訂正部80(80-1~80-x)から受信したデータに対して、後述する図6に示すフローチャートに従って誤り検出処理(S15)を行う。その後、誤り訂正符号の誤訂正の検出があるか否かを判定する(S20)。
 S20の判定の結果、誤り訂正符号の誤訂正を検出しなかった場合(なし)は、該当レーンを正常と判断する(S45)。一方、誤り訂正符号の誤訂正を検出した場合(あり)は、さらに、誤訂正の検出数(ビット誤り数)と、誤り訂正符号の訂正能力(限界値)との比較を行う(S25)。S25の比較の結果、誤訂正の検出数が、誤り訂正符号の訂正能力を超えていた場合(以上)は故障と判断し(S10)、同等であった場合は、さらに、検出回数(複数回連続)の比較を行う(S30)。S30の比較の結果、検出回数が閾値以上であった場合は故障と判断する(S10)。
 また、S25の比較の結果、誤訂正の検出数が誤り訂正符号の訂正能力未満だった場合、あるいは、S30の比較の結果、検出回数が閾値未満の場合は、さらに、前回の誤り検出数との比較を行う(S35)。S35の比較の結果、今回の誤り検出数が、前回の誤り検出数未満であった場合は正常と判断し(S45)、前回の誤り検出数以上であった場合は、さらに、誤り検出数の増加数(差分)の比較を行う(S40)。S40の比較の結果、誤り検出数の増加数が閾値を越えていた場合(以上)は故障と判断し(S10)、誤り検出数の増加数が閾値未満であった場合は正常と判断する(S45)。
 <故障検出部の誤り検出処理フロー>
 図6は、本実施の形態1によるデータ伝送システムにおいて、それに含まれる故障検出部90の誤り検出処理S15の動作手順を示すフローチャートである。
 S100から誤り検出処理を開始する。まず、誤り検出訂正部80(80-1~80-x)から受信したデータに対して、誤り検出符号による誤り検出を行い(S105)、未検出の場合は、該当レーンを正常と判断し(S125)、誤りを検出した場合は、誤り訂正符号による訂正を行う(S110)。ただし、誤り検出が誤検出であり、訂正が行われなかった場合(訂正なし)は、該当レーンは正常と判断し(S125)、訂正が行われた場合(訂正あり)は、さらに、誤り検出符号による誤訂正を検出する(S115)。
 S115の結果、誤訂正が検出されなかった場合(未検出)は、正常に訂正が行われたと判断し、該当レーンを正常とし(S125)、誤訂正を検出した場合は、誤り訂正符号の訂正能力の限界と判断し、該当レーンを故障と判断する(S120)。さらに、故障と判断した該当レーンの誤訂正の検出数を保持する。この誤訂正の検出数は、前述(図5)した誤り訂正符号の訂正能力等との比較対象となる。
 <実施の形態1の効果>
 以上説明した本実施の形態1によるデータ伝送システムによれば、以下のような効果を得ることができる。
 (1)送信機1は、n本の伝送レーンとパリティ計算部20と誤り検出/訂正符号挿入部30とを有することで、パリティ計算部20にて、n本の伝送レーン上の送信データから該送信データを復元するパリティのデータ列を生成し、誤り検出/訂正符号挿入部30にて、入力された送信データとパリティのデータ列から誤り検出符号と誤り訂正符号を生成したのち、x本の伝送レーンに分配することができる。
 受信機2は、誤り検出訂正部80(80-1~80-x)と故障検出部90とデータ復元部100とを有することで、誤り検出訂正部80(80-1~80-x)にて伝送レーンのビット列のビット誤りを検出して訂正し、故障検出部90にて誤り訂正符号の訂正能力に基づいた伝送レーンの故障を検出し、データ復元部100にて故障検出部90で検出した伝送レーンのデータのビット列を復元することができる。
 これにより、伝送レーン毎に誤り訂正符号による誤訂正と、連続データの発生有無を常に監視し、伝送レーンに生じる故障の予兆と、故障を検出し、該当伝送レーンのデータをパリティにより復元することができるので、データ伝送システム全体の信頼性を向上させることができる。
 (2)故障検出部90は、訂正能力比較部220と故障判断部260とを有することで、訂正能力比較部220による比較結果にて、誤り検出符号によって検出されたビット誤り数が誤り訂正符号の訂正能力の限界値を超えた場合に、故障判断部260にて故障と判断することができる。
 (3)故障検出部90は、訂正能力比較部220と回数計測部250と故障判断部260とを有することで、訂正能力比較部220による比較結果にて、誤り検出符号によって検出されたビット誤り数が誤り訂正符号の訂正能力の限界値と同等であり、かつ、回数計測部250による計測結果にて、複数回連続して発生した場合に、故障判断部260にて故障と判断することができる。
 (4)故障検出部90は、前回検出比較部230と増加数比較部240と故障判断部260とを有することで、前回検出比較部230による比較結果にて、誤り検出符号によって検出されたビット誤り数が前回検出された誤り数を超えており、かつ、増加数比較部240による比較結果にて、前回検出された誤り数と今回検出された誤り数との差分が閾値を超えた場合に、故障判断部260にて故障と判断することができる。
 (5)故障検出部90は、連続データ受信部210と故障判断部260とを有することで、連続データ受信部210にて、x本の伝送レーン上のデータ列から0または1の連続データを受信した場合に、故障判断部260にて故障と判断することができる。
 (6)前記(1)~(5)により、複数の伝送経路を持ち、伝送容量や伝送路のレーン数の動的な変更が可能で、また通信速度が高速で、低遅延処理が求められるデータ伝送システムにおいて、故障や障害の救済を可能とする高信頼なデータ伝送システムを提供することができる。
 より具体的には、データ伝送システムにおいて、光素子の故障や伝送路(レーン)に障害が発生し、データのビット誤りが発生した際に、誤り訂正符号のみで訂正した場合に比べて、低遅延かつ少ない回路規模でデータの復元ができる。また、突然、光素子からの出力が低下、あるいは停止する現象が発生した場合でもデータの損失がなく、かつ再送要求なしでデータの復元ができ、リンク(接続)を持続することが可能となるので、システム全体の故障率を低減することができる。すなわち、高信頼なデータ伝送システムを構築することができる。
 [実施の形態2]
 本実施の形態2によるデータ伝送システムを、図7~図8を用いて説明する。本実施の形態2によるデータ伝送システムは、前記実施の形態1によるデータ伝送システムと比較して、送信機1aに含まれるデータ分配部120によるデータ分配方法と、受信機2aに含まれるデータ結合部130によるデータ結合方法が異なる。以下において、異なる点を主に説明する。
 図7は、本実施の形態2によるデータ伝送システムにおいて、それに含まれる送信機1aの詳細な構成例を示すブロック図である。
 図7に示す送信機1aは、シリアル/パラレル(S/P)変換部10(10-1~10-n)、データ分配部120、パリティ計算部20、誤り検出/訂正符号挿入部30、パラレル/シリアル(P/S)変換部40(40-1~40-x)、電気-光変換部50(50-1~50-x)を備える。
 図7に示す送信機1aは、図2に示した送信機1と比較して、シリアル/パラレル変換部10(10-1~10-n)とパリティ計算部20との間に、データ分配部120が接続されている点が異なる。このデータ分配部120は、シリアル/パラレル変換部10(10-1~10-n)からのn本の伝送レーン上を伝送するデータ列を、パリティ計算部20へのm本の伝送レーンに分配する機能を備えている。なお、xはmより大きな整数であり、mはnより大きな整数であり、例えば、n=10、m=12、x=14などである。
 図8は、本実施の形態2によるデータ伝送システムにおいて、それに含まれる受信機2aの詳細な構成例を示すブロック図である。
 図8に示す受信機2aは、光-電気変換部60(60-1~60-x)、シリアル/パラレル(S/P)変換部70(70-1~70-x)、誤り検出訂正部80(80-1~80-x)、故障検出部90、データ復元部100、データ結合部130、パラレル/シリアル(P/S)変換部110(110-1~110-n)を備える。
 図8に示す受信機2aは、図3に示した受信機2と比較して、データ復元部100とパラレル/シリアル変換部110(110-1~110-n)との間に、データ結合部130が接続されている点が異なる。このデータ結合部130は、データ復元部100からのm本の伝送レーン上を伝送するデータ列を、パラレル/シリアル変換部110(110-1~110-n)へのn本の伝送レーンに結合する機能を備えている。なお、xはmより大きな整数であり、mはnより大きな整数であり、例えば、n=10、m=12、x=14などである。
 以上説明した本実施の形態2によるデータ伝送システムによれば、前記実施の形態1と同様の効果(前記実施の形態1の(1)~(6))を得ることができる。さらに、本実施の形態2によれば、送信機1aがデータ分配部120を有し、受信機2aがデータ結合部130を有することで、送信機1aのデータ分配部120にて、誤り検出符号と訂正符号を送信データに付加する分を、(m-n)本の伝送レーンに分配することができるので、n本の伝送レーンの伝送容量を向上することなく、データを伝送することができる。
 以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。たとえば、上記した実施の形態1,2は、本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
 1,1a 送信機
 2,2a 受信機
 3 伝送路
 10-1~10-n シリアル/パラレル変換部
 20 パリティ計算部
 30 誤り検出/訂正符号挿入部
 40-1~40-x パラレル/シリアル変換部
 50-1~50-x 電気―光変換部
 60-1~60-x 光―電気変換部
 70-1~70-x シリアル/パラレル変換部
 80-1~80-x 誤り検出訂正部
 90 故障検出部
100 データ復元部
110-1~110-n パラレル/シリアル変換部
120 データ分配部
130 データ結合部
200 誤り検出部
210 連続データ受信部
220 訂正能力比較部
230 前回検出比較部
240 増加数比較部
250 回数計測部
260 故障判断部
 
 

Claims (12)

  1.  送信機と受信機とを有し、前記送信機と前記受信機との間でx本の伝送レーンを介して通信を行うデータ伝送システムであって、
     前記送信機は、
     送信データが入力されるn本(n<x)の伝送レーンと、
     前記n本の伝送レーン上の前記送信データのデータ列から該データ列を復元するパリティのデータ列を生成するパリティ計算部と、
     前記送信データのデータ列と前記パリティ計算部で生成されたパリティのデータ列とから誤り検出符号と誤り訂正符号とを生成して、前記送信データのデータ列と前記パリティのデータ列と前記誤り検出符号と前記誤り訂正符号とを前記x本の伝送レーンに分配する誤り検出/訂正符号挿入部と、
     を有し、
     前記受信機は、
     前記x本の伝送レーン上を伝送するデータ列に含まれる前記誤り検出符号と前記誤り訂正符号とから前記データ列の誤りを検出して訂正する誤り検出訂正部と、
     前記x本の伝送レーン上を伝送するデータ列と前記誤り検出訂正部で訂正されたデータ列とから、前記誤り訂正符号の訂正能力に基づいた伝送レーンの故障を検出する故障検出部と、
     前記故障検出部で故障と検出された伝送レーンのデータのビット列を、前記パリティのデータ列から復元するデータ復元部と、
     を有する、データ伝送システム。
  2.  請求項1記載のデータ伝送システムにおいて、
     前記送信機は、さらに、前記n本の伝送レーン上を伝送するデータ列を、m本(n<m<x)の伝送レーンに分配して前記パリティ計算部へ出力するデータ分配部を有し、
     前記受信機は、さらに、前記データ復元部から出力されるm本の伝送レーン上を伝送するデータ列を、n本の伝送レーンに結合するデータ結合部を有する、データ伝送システム。
  3.  請求項1記載のデータ伝送システムにおいて、
     前記故障検出部は、前記誤り検出符号によって検出されたビット誤り数が、前記誤り訂正符号の訂正能力の限界値を超えた場合に、故障と判断する、データ伝送システム。
  4.  請求項1記載のデータ伝送システムにおいて、
     前記故障検出部は、前記誤り検出符号によって検出されたビット誤り数が、前記誤り訂正符号の訂正能力の限界値と同等であり、かつ、複数回連続して発生した場合に、故障と判断する、データ伝送システム。
  5.  請求項1記載のデータ伝送システムにおいて、
     前記故障検出部は、前記誤り検出符号によって検出されたビット誤り数が、前回検出された誤り数を超えており、かつ、前回検出された誤り数と今回検出された誤り数との差分が閾値を超えた場合に、故障と判断する、データ伝送システム。
  6.  請求項1記載のデータ伝送システムにおいて、
     前記故障検出部は、前記x本の伝送レーン上のデータ列から0または1の連続データを受信した場合に、故障と判断する、データ伝送システム。
  7.  請求項1記載のデータ伝送システムにおいて、
     前記故障検出部は、
     前記誤り検出符号によって検出されたビット誤り数と前記誤り訂正符号の訂正能力とを比較する訂正能力比較部と、
     前記誤り検出符号によって検出されたビット誤り数と検出回数閾値とを比較する回数計測部と、
     前記誤り検出符号によって検出されたビット誤り数と前回検出された誤り数とを比較する前回検出比較部と、
     前記誤り検出符号によって検出されたビット誤り数と前回検出された誤り数からの増加数閾値とを比較する増加数比較部と、
     前記x本の伝送レーン上のデータ列から0または1の連続データを受信したか否かを比較する連続データ受信部と、
     前記訂正能力比較部、前記回数計測部、前記前回検出比較部、前記増加数比較部、および、前記連続データ受信部からの比較結果に基づいて、前記誤り検出符号によって検出されたビット誤り数が、前記誤り訂正符号の訂正能力の限界値を超えた場合、前記誤り検出符号によって検出されたビット誤り数が、前記誤り訂正符号の訂正能力の限界値と同等であり、かつ、複数回連続して発生した場合、前記誤り検出符号によって検出されたビット誤り数が、前回検出された誤り数を超えており、かつ、前回検出された誤り数と今回検出された誤り数との差分が閾値を超えた場合、および、前記x本の伝送レーン上のデータ列から0または1の連続データを受信した場合、のいずれかの場合に、故障と判断する故障判断部と、
     を有する、データ伝送システム。
  8.  請求項2記載のデータ伝送システムにおいて、
     前記故障検出部は、前記誤り検出符号によって検出されたビット誤り数が、前記誤り訂正符号の訂正能力の限界値を超えた場合に、故障と判断する、データ伝送システム。
  9.  請求項2記載のデータ伝送システムにおいて、
     前記故障検出部は、前記誤り検出符号によって検出されたビット誤り数が、前記誤り訂正符号の訂正能力の限界値と同等であり、かつ、複数回連続して発生した場合に、故障と判断する、データ伝送システム。
  10.  請求項2記載のデータ伝送システムにおいて、
     前記故障検出部は、前記誤り検出符号によって検出されたビット誤り数が、前回検出された誤り数を超えており、かつ、前回検出された誤り数と今回検出された誤り数との差分が閾値を超えた場合に、故障と判断する、データ伝送システム。
  11.  請求項2記載のデータ伝送システムにおいて、
     前記故障検出部は、前記x本の伝送レーン上のデータ列から0または1の連続データを受信した場合に、故障と判断する、データ伝送システム。
  12.  請求項2記載のデータ伝送システムにおいて、
     前記故障検出部は、
     前記誤り検出符号によって検出されたビット誤り数と前記誤り訂正符号の訂正能力とを比較する訂正能力比較部と、
     前記誤り検出符号によって検出されたビット誤り数と検出回数閾値とを比較する回数計測部と、
     前記誤り検出符号によって検出されたビット誤り数と前回検出された誤り数とを比較する前回検出比較部と、
     前記誤り検出符号によって検出されたビット誤り数と前回検出された誤り数からの増加数閾値とを比較する増加数比較部と、
     前記x本の伝送レーン上のデータ列から0または1の連続データを受信したか否かを比較する連続データ受信部と、
     前記訂正能力比較部、前記回数計測部、前記前回検出比較部、前記増加数比較部、および、前記連続データ受信部からの比較結果に基づいて、前記誤り検出符号によって検出されたビット誤り数が、前記誤り訂正符号の訂正能力の限界値を超えた場合、前記誤り検出符号によって検出されたビット誤り数が、前記誤り訂正符号の訂正能力の限界値と同等であり、かつ、複数回連続して発生した場合、前記誤り検出符号によって検出されたビット誤り数が、前回検出された誤り数を超えており、かつ、前回検出された誤り数と今回検出された誤り数との差分が閾値を超えた場合、および、前記x本の伝送レーン上のデータ列から0または1の連続データを受信した場合、のいずれかの場合に、故障と判断する故障判断部と、
     を有する、データ伝送システム。
     
     
PCT/JP2013/056161 2013-03-06 2013-03-06 データ伝送システム WO2014136226A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015504059A JP6041976B2 (ja) 2013-03-06 2013-03-06 データ伝送システム
PCT/JP2013/056161 WO2014136226A1 (ja) 2013-03-06 2013-03-06 データ伝送システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/056161 WO2014136226A1 (ja) 2013-03-06 2013-03-06 データ伝送システム

Publications (1)

Publication Number Publication Date
WO2014136226A1 true WO2014136226A1 (ja) 2014-09-12

Family

ID=51490789

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/056161 WO2014136226A1 (ja) 2013-03-06 2013-03-06 データ伝送システム

Country Status (2)

Country Link
JP (1) JP6041976B2 (ja)
WO (1) WO2014136226A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168875A (ja) * 2016-03-14 2017-09-21 株式会社富士通アドバンストエンジニアリング 電子機器およびプログラマブルデバイス間の通信誤り検出方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05130081A (ja) * 1991-11-08 1993-05-25 Toshiba Corp 通信システム及び通信システムにおける誤り訂正方式
JPH0836394A (ja) * 1994-07-26 1996-02-06 Fujitsu Ltd 音声符号化伝送システム
JP2002027025A (ja) * 2000-07-04 2002-01-25 Nec Corp データ伝送システム
JP2002261854A (ja) * 2001-03-02 2002-09-13 Mitsubishi Heavy Ind Ltd 分散通信装置、分散通信方法および分散通信プログラム
JP2004320087A (ja) * 2003-04-10 2004-11-11 Nec Corp 伝送システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05130081A (ja) * 1991-11-08 1993-05-25 Toshiba Corp 通信システム及び通信システムにおける誤り訂正方式
JPH0836394A (ja) * 1994-07-26 1996-02-06 Fujitsu Ltd 音声符号化伝送システム
JP2002027025A (ja) * 2000-07-04 2002-01-25 Nec Corp データ伝送システム
JP2002261854A (ja) * 2001-03-02 2002-09-13 Mitsubishi Heavy Ind Ltd 分散通信装置、分散通信方法および分散通信プログラム
JP2004320087A (ja) * 2003-04-10 2004-11-11 Nec Corp 伝送システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168875A (ja) * 2016-03-14 2017-09-21 株式会社富士通アドバンストエンジニアリング 電子機器およびプログラマブルデバイス間の通信誤り検出方法

Also Published As

Publication number Publication date
JPWO2014136226A1 (ja) 2017-02-09
JP6041976B2 (ja) 2016-12-14

Similar Documents

Publication Publication Date Title
JP4696167B2 (ja) 伝送システム、中継機及び受信機
JP5863545B2 (ja) データ伝送システム、およびデータ伝送装置
US8219887B2 (en) Parallel Reed-Solomon RAID (RS-RAID) architecture, device, and method
EP1792254B1 (en) Memory array error correction
US8392800B2 (en) Multi-hop network having increased reliability
US8359518B2 (en) 2D product code and method for detecting false decoding errors
WO2006096879A1 (en) System and method for tolerating communication lane failures
US9015565B2 (en) Method for recovery of lost data and for correction of corrupted data
WO2005048520A1 (ja) データ伝送方法及びデータ伝送装置
US20180091332A1 (en) Hybrid forward error correction and replay technique for low latency
CN101330369B (zh) 发送、接收方法及装置、通道保护方法及系统
JP4079940B2 (ja) データ伝送方式及び方法
JP6041976B2 (ja) データ伝送システム
CA3178683A1 (en) Codeword synchronization method, receiver, network device, and network system
JP5252361B2 (ja) 伝送システム
US8429484B2 (en) Digitized radar information redundancy method and system
JP5223629B2 (ja) 記憶装置及び記憶システム
JP2011147152A (ja) 伝送システム、中継機及び受信機
US20070283208A1 (en) Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code with bus diagnostic features
US6886126B1 (en) Apparatus and protocol for detected error propagation in serial-transport block-coded interfaces
JP5252360B2 (ja) 伝送システム、中継機及び受信機
US20130332803A1 (en) Transmitting and receiving system, transmitting and receiving method, and computer readable medium
US20090150727A1 (en) Data transmission method
US8645771B2 (en) Forward error correction with configurable latency
Rani et al. Recovery of [radical] n bytes of data using Backtracking Algorithm

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13876927

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015504059

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13876927

Country of ref document: EP

Kind code of ref document: A1