WO2014095651A1 - Procede de leurrage d' un systeme d' interception et de brouillage par insertion de motifs de synchronisation factices dans le signal emis et emetteur mettant en oeuvre le procede - Google Patents

Procede de leurrage d' un systeme d' interception et de brouillage par insertion de motifs de synchronisation factices dans le signal emis et emetteur mettant en oeuvre le procede Download PDF

Info

Publication number
WO2014095651A1
WO2014095651A1 PCT/EP2013/076586 EP2013076586W WO2014095651A1 WO 2014095651 A1 WO2014095651 A1 WO 2014095651A1 EP 2013076586 W EP2013076586 W EP 2013076586W WO 2014095651 A1 WO2014095651 A1 WO 2014095651A1
Authority
WO
WIPO (PCT)
Prior art keywords
sequence
bits
dummy
code
signal
Prior art date
Application number
PCT/EP2013/076586
Other languages
English (en)
Inventor
Sébastien MALLIER
François SIRVEN
François Delaveau
Philippe Viravau
Original Assignee
Thales
Etat Francais
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales, Etat Francais filed Critical Thales
Priority to SG11201504915VA priority Critical patent/SG11201504915VA/en
Priority to EP13805372.3A priority patent/EP2936715B1/fr
Publication of WO2014095651A1 publication Critical patent/WO2014095651A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04K—SECRET COMMUNICATION; JAMMING OF COMMUNICATION
    • H04K3/00—Jamming of communication; Counter-measures
    • H04K3/20—Countermeasures against jamming
    • H04K3/28—Countermeasures against jamming with jamming and anti-jamming mechanisms both included in a same device or system, e.g. wherein anti-jamming includes prevention of undesired self-jamming resulting from jamming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04K—SECRET COMMUNICATION; JAMMING OF COMMUNICATION
    • H04K3/00—Jamming of communication; Counter-measures
    • H04K3/60—Jamming involving special techniques
    • H04K3/65—Jamming involving special techniques using deceptive jamming or spoofing, e.g. transmission of false signals for premature triggering of RCIED, for forced connection or disconnection to/from a network or for generation of dummy target signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04K—SECRET COMMUNICATION; JAMMING OF COMMUNICATION
    • H04K3/00—Jamming of communication; Counter-measures
    • H04K3/80—Jamming or countermeasure characterized by its function
    • H04K3/82—Jamming or countermeasure characterized by its function related to preventing surveillance, interception or detection
    • H04K3/825—Jamming or countermeasure characterized by its function related to preventing surveillance, interception or detection by jamming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04K—SECRET COMMUNICATION; JAMMING OF COMMUNICATION
    • H04K3/00—Jamming of communication; Counter-measures
    • H04K3/40—Jamming having variable characteristics
    • H04K3/45—Jamming having variable characteristics characterized by including monitoring of the target or target signal, e.g. in reactive jammers or follower jammers for example by means of an alternation of jamming phases and monitoring phases, called "look-through mode"

Definitions

  • the technical field of the invention is that of the fight against the jamming of telecommunications systems and the intrusion into such systems.
  • the invention aims to provide a solution for preventing the interception and / or jamming of a signal emitted by a transmitting equipment, such as a telephone or a portable terminal.
  • the invention relates to a method of decoying an interception and jamming system by inserting dummy synchronization patterns into the signal transmitted by the transmitting equipment.
  • the dummy patterns inserted are intended to disrupt the signal analysis of the transmitter by the interception and jamming system and to disperse both the computing power of its interception function and the power of the interference signal.
  • the dummy synchronization pattern (s) are introduced into the transmitted signal by generating a bit sequence adapted directly in the binary data sequence to be transmitted.
  • the invention does not require any modification of the transmitter equipment because it intervenes at the input of the transmission channel.
  • the communication systems use, during the generation of the signal to be transmitted, particular sequences, inserted in the signal, which are used to synchronize the transmitter and receiver equipment with each other. These synchronization sequences are fixed once and for all by the communication protocol or the system implementation standard and are inserted in the signal to be transmitted with the modulated information sequences.
  • An interception and jamming system has interception and analysis functions by which it can detect a synchronization sequence within a signal emitted by a transmitter, then scramble this sequence precisely in a coherent manner with respect to a receiver, so that the synchronization between the transmitter and a compatible receiver of the transmitter is no longer possible.
  • a problem to be solved relates to the development of a decoy solution implemented in a transmission transmitter to prevent or making more complex and / or less effective scrambling synchronization sequences within the transmitted signal.
  • An associated subproblem is to design a solution that is weakly complex, from the point of view of its implementation, and that requires little or no modification of the transmitting and / or receiving equipment of the communication system.
  • the solution must make it possible to maintain compatibility with the telecommunications standard implemented and to preserve the synchronization between transmitters and receivers despite the presence of jammers.
  • the aim of the invention is to solve the aforementioned problems and to eliminate the limitations of the solutions of the prior art by proposing a method of decoying interception and scrambling systems consisting in carrying out a specific coding of the useful data to be transmitted so as to generate indirectly in the signal emitted in fine, one or more dummy synchronization patterns in the form of stationary patterns.
  • the implementation of the method according to the invention at the level of the useful data to be transmitted and not at the output of the transmission chain makes it possible not to alter the properties of the transmitter with respect to the respect of the telecommunications standard used. .
  • the invention thus relates to a method of decoying against an interception and / or jamming system, consisting in generating, in a signal to be transmitted, at least one dummy sequence so as to decoy the said system while preserving the synchronization with a receiver of said transmitted signal, said method being characterized in that it comprises the following steps:
  • the implementation of the decoying method according to the invention applied to a communication system gives it resistance to a selective interception and jamming system which will then hang on. and selectively scrambling the dummy synchronization sequences instead of hooking and selectively scrambling the synchronization patterns actually used by a compatible receiver of said communication system.
  • the value and the position of the dummy bits are estimated by determining the inverse transfer function F "1 of said transfer function F and applying said inverse transfer function F "1 to said dummy sequence.
  • the inverse transfer function F "1 of said transmission chain is determined by carrying out the composition, in reverse order, of the inverse transfer functions of the different blocks composing said chain.
  • the transmission chain comprises at least one output correction code k / n for which the inversion of its transfer function is performed by solving the system of equations following m0, p l m 0, p 2 m 0, p, ⁇ m 0, p d
  • [i 0 , - - - i k -i] is the sequence to be produced at the input of said code
  • m iiP j are the coefficients of the matrix generating said code, pi, p 2 , ... pd being the set of positions of symbols whose value is fixed in the coded sequence, with d an integer at most equal to the number n of symbols of the coded sequence.
  • said correction code is a linear block code or a convolutional code or a turbo-code or a low density code LDPC
  • the transmission system further comprises a stirrer and / or an interleaver and / or a framing module and / or a signal binary coder and / or a modulator.
  • the value and the position of the dummy bits are estimated by searching the input sequence T 'of the transmission channel which minimizes a distance criterion between the sequence F (T ') (t) obtained at the output of the transmission chain when said sequence T' is actually produced at its input, and said dummy sequence.
  • said distance criterion is taken equal to the integral, over a given duration, of the standard squared of the difference between the sequence F (T ') (t) obtained at the output of the chain of transmission and said dummy sequence.
  • the search for the input sequence T 'of the transmission chain which minimizes said distance criterion is carried out on a subset of the set of possible bit sequences at the input of the channel of emission.
  • said data sequence is produced by an application, for example an audio, image or video coder.
  • the dummy bits are inserted in the sequence produced at the input of a sub-part of the transmission channel whose transfer function is surjective and whose output is common at the output of the transmission chain.
  • said transmission channel comprises an encryption device and said sub-part of the transmission channel excludes this device.
  • said dummy sequence is positioned in a non-vulnerable time and / or frequency zone of the signal to be transmitted.
  • said non-vulnerable zone is a part of the signal protected by a correction code or is a stuffing zone containing no useful information.
  • the dummy bits are removed from the data sequence.
  • the subject of the invention is also a device for transmitting a signal comprising a transmission channel for transforming a data sequence to be transmitted into a signal to be transmitted and means adapted to implement the method according to the invention.
  • the invention also relates to a computer program comprising instructions for executing the method according to the invention, when the program is executed by a processor.
  • the subject of the invention is also a recording medium readable by a processor on which is recorded a program comprising instructions for executing the method according to the invention, when the program is executed by a processor.
  • FIG. 1 a diagram illustrating the problem of scrambling synchronization sequences in a signal transmitted by a transmitter and sent to a receiver
  • FIG. 2 a diagram illustrating the solution proposed by the invention for solving the aforementioned problem
  • FIGS. 3a, 3b two diagrams illustrating the generation, according to the invention, of dummy synchronization patterns
  • FIG. 4 a block diagram of the various functions successively implemented by a transmitter of a communication system for transmitting a signal containing data to be transmitted
  • FIG. 5 a diagram of the shift registers of a convolutional code of output 1 ⁇ 2,
  • FIG. 6 a representation, for the example of convolutional code associated with FIG. 5, of the matrix generating such a code
  • FIG. 7 an illustration of the necessary and sufficient condition for imposing, at the output of the convolutional code defined in FIGS. 5 and 6, the values of a sequence of consecutive bits
  • FIG. 8 an illustration of the parity relations of a punch code.
  • the expression “useful data”, “useful bits”, “useful information” or “useful symbols” is used to designate the binary data to be transmitted between the application executed by a transmitter and the application. correspondingly executed by a receiver as opposed to the binary data present in the transmitted frames but which are not intended for the application executed by the receiver but are used for signaling, synchronization or any other function necessary for the proper functioning of the transmission system. communication.
  • FIG. 1 illustrates, in a diagram, the problem of the jamming of synchronization sequences in a signal sent by a transmitter and sent to a receiver.
  • a wireless communication system in the form of an emitter EM which communicates with a receiver REC by radio wave.
  • the transformation of the binary data to be transmitted into a radio signal S can be specified by a standard or a telecommunications standard.
  • This specification defines, in particular, the insertion, within the signal to be transmitted, of synchronization sequences SYNC.
  • Such sequences consist of symbols known from the system equipment and positioned periodically or in a time pattern also known from both the EM transmitter and the REC receiver that implement the same telecommunications standard.
  • the receiver REC can synchronize temporally with the transmitter by detecting for example the beginning or the end of a frame, indicated by the presence of said sequence, within of the transmitted signal.
  • INT interceptors In the field of passive listening, there are devices called INT interceptors which are able to intercept the signal emitted by an EM transmitter, to synchronize with synchronization SYNC sequences and to demodulate and / or analyze if necessary symbols intercepted to decode the information or reproduce the corresponding signal.
  • BR jammers coupled to INT interceptors, which aim to neutralize the EM communications system, REC by transmitting at the same radio frequency a high power signal, compatible, strongly correlated or similar with the signals expected by the target receiver, resulting in the loss of system synchronization.
  • the BRJNT interception and jamming systems thus have both interception functions by which they can detect, identify and regenerate synchronization sequences within a transmitted signal, and scrambling functions based on broadcast transmissions. Signals strongly correlated or identical with the signal expected by the target receiver.
  • the interference efficiency is enhanced because it concentrates its jamming power on the time portions of the transmitted signal which are the most vulnerable, namely the synchronization sequences, and thus penetrates deeply into the reception chain of the REC receiver.
  • synchronization sequences is not limiting and can be extended to any sequence of known symbols fixed a priori by the telecommunications standard or the radio access technology and which, when they are scrambled, cause a malfunction of the system.
  • sequences also include the equalization sequences and frame synchronization patterns within the signal. These sequences, as the case may be, precede or are multiplexed with the information to be transmitted. They most often have a limited combinatorial position and value which increases their vulnerability to interception and jamming.
  • FIG. 2 illustrates, in a diagram similar to that of FIG. 1, the principle underlying the invention making it possible to decoy an interception system INT and / or a scrambler BR in order to preserve synchronization within the control system.
  • one or more SYNCF dummy synchronization patterns are introduced within the signal emitted by the emitter EM.
  • These dummy sequences have stationary characteristics that are easily detectable by an interceptor. They are inserted periodically or in a predetermined temporal pattern within the signal to be transmitted. For example, they may be inserted with a period identical to that of the actual synchronization patterns SYNC present in the signal but with a time offset and / or a frequency offset so that the dummy synchronization sequences do not replace, in whole or in part , the actual synchronization sequences that must be preserved to ensure the proper functioning of the communication system.
  • the SYNC F dummy sequence (s) may advantageously be positioned on the least vulnerable or best protected parts of the signal, for example on parts protected by a robust correction code or on frequencies or blanking time intervals of useful data. and not exploited for taking synchronization or access to the network, or on frequencies or time intervals empty of useful data and dedicated for this purpose.
  • the symbol values and positions of the SYNCF dummy synchronization sequences are defined by values and / or positions different from those used by the legitimate receiver for the purposes specific to establishing the radiocommunication with the transmitter, in order to avoid any confusion with the sequences used by the legitimate receiver.
  • the expression legitimate receiver here designates a REC compatible receiver of the communication system and able to communicate with an EM transmitter of said system.
  • the values and periodicity characteristics of the SYNCF dummy synchronization sequences are preferably chosen from patterns similar to those used in the telecommunications field and easy to identify for an interceptor. It may for example be patterns close to those commonly intended for frequency synchronization consisting of series of identical symbols "0000 " or "1 1 1 1 ". It may also be patterns close to those commonly intended for time synchronization consisting of series of alternating symbols "010101 ". It may also be sequences of symbols similar to those used in certain known civil standards operating the same frequency ranges as the transmitter. In any case, the values and positions of the symbols of the dummy synchronization sequences must, however, be different from those used by the communication system to ensure synchronization between a transmitter and a receiver.
  • dummy synchronization sequences does not disturb the synchronization between the transmitter EM and receiver REC equipment because the dummy sequences chosen are sufficiently decorrelated from the actual synchronization sequences used within the communication system.
  • the values and positions, in the time-frequency domain, of the symbols of the dummy sequences are chosen such that they are different from the values and positions of the actual synchronization sequences.
  • the dummy sequences can be processed by a receiver of the communication system either as random data comparable to transmitted data, or as decoys whose values and positions are known a priori and which are therefore easily identifiable to be eliminated during the synchronization process.
  • the purpose of inserting dummy synchronization sequences into the signal is to decoy an interception and interference system INT, BR.
  • the ability of the scrambler to identify and analyze the signal is impaired by the existence of such dummy sequences that the scrambler tends to detect and identify as actual synchronization sequences.
  • the computational capacity of the interception function of the interferer is solicited on non-significant sequences of the signal, the scrambling signal will tend to be transmitted on the time zones of the signal corresponding to the dummy sequences while the actual synchronization sequences are preserved.
  • Oriented identification techniques that the interception function could implement are disrupted by the appearance of dummy signals, and even more so if they are produced in large quantities and are variable from one communication to another or managed with long-term fluctuation mechanisms.
  • the performance of an interception and jamming system is further diminished by the fact that a large number of Fake synchronization are present in the transmitted signal.
  • the scrambler analysis system is obliged to disperse its computational efforts, up to the possible saturation of its computing capabilities, on artificial patterns other than the actual synchronization pattern since it has no means to recognize it a priori.
  • the jammer analysis system works with a database of signals to be identified (according to an oriented analysis and identification approach)
  • the implementation of the invention will tend to charge artificially said database, to disperse the efforts of analysis and oriented research and to penalize the identification, especially if the artificial artificially created motives are made intentionally fluctuating according to the time.
  • the invention thus makes it possible to lure an intelligent jammer but also to prevent the synchronization of the signal emitted by any receiving or intercepting equipment which does not have the knowledge of the real synchronization pattern.
  • Inserting a dummy synchronization pattern into a modulated symbol frame at the output of the transmission chain leads to modifying the transmission channel itself and therefore the transmitter itself, which is not always technically possible on the one hand, or desirable from the point of view of the complexity of implementation.
  • the aim of the invention is to allow the introduction of false synchronization patterns by intervening at the input of the transmission chain, that is to say directly on the binary data to be transmitted, without modification of the transmission chain, and by through software means.
  • Figures 3a, 3b illustrate the method of generating dummy sequences according to the invention.
  • FIG. 3a schematically illustrates the transformation undergone by a binary data sequence useful to be transmitted in order to obtain a sequence of modulated S T symbols, ready to be transmitted in the form of a radio signal.
  • the transformation executed corresponds to the transfer function F of the transmission chain of the transmitter.
  • the sequence of modulated symbols S T consists on the one hand of useful symbols Su resulting from the transformation of the useful binary data Du and on the other hand of at least one synchronization sequence SYNC or an equivalent sequence composed of known symbols of all the equipment of the communication system.
  • FIG. 3b illustrates the implementation of the method according to the invention.
  • the location and constitution of the SYNCF dummy synchronization sequence are chosen in an empty frame T F , of the same size as a real frame of modulated symbols S T and on a given frequency channel f.
  • the selected time position and / or frequency channel are different from the time position and / or the frequency channel of a real synchronization sequence.
  • the size and exact nature of the dummy sequence can be variable.
  • a second step it is estimated the value and the position of the dummy bits B F to be inserted within the data sequence to be transmitted, at the input of the transmission chain, so as to obtain, at the output of the chain of emission, the value and the predefined temporal position of the symbols of said fake sequence SYNC F.
  • This operation can be performed by calculating the inverse transfer function F "1 of the transfer function F implemented by the transmission chain and then by applying the inverse transfer function F " 1 to the dummy frame T F to obtain a frame modulated D F comprising the dummy bits B F.
  • the dummy bits B F are then inserted into the actual data sequence to be transmitted from the input of the transmission chain by punching, shifting or multiplexing the useful bits corresponding to the actual data sequence.
  • the sequence of modulated symbols obtained at the output of the transmission chain comprises both the useful symbols Su, the real synchronization pattern SYNC and the dummy synchronization pattern SYNC F.
  • the dummy bits can thus be introduced directly into the data sequence to be transmitted without modifying or intruding into the transmission chain of the transmitting equipment. If the data to be transmitted comes from an application, for example an audio or video source coder, it is possible to intercept the application binary data before entering the transmission chain which is implemented at the level of the physical layer. a modem. This interception can be done at an intermediate layer, for example at the network layer.
  • the dummy bits are deleted from the demodulated and decoded data sequence.
  • FIG. 4 represents a block diagram of the various functions successively implemented by a transmitter of a communication system for transmitting a signal containing data to be transmitted.
  • the main functions traditionally implemented are represented, it being understood that the diagram of FIG. 4 is given for illustrative and nonlimiting purposes. In particular, some functions may be omitted and the order of some functions may be changed.
  • the transfer function F of the transmission chain is equal to the composition of the transfer functions of each functional block independent of the string, it being understood that the blocks are connected in series.
  • the inverse transfer function F "1 is, when it exists, equal to the composition, in reverse order, of the inverse transfer functions of each block, that is, if fi, f 2 , ...
  • the direct transfer function F of the transmission system can be known when the invention is implemented by the system designer communication system or when said system complies with a known standard. It can also be estimated by testing the sending equipment, for example by injecting test signals at its input and by analyzing the signals obtained at the output.
  • the transformations applied in the transmission channel on the bitstream are generally reversible, that is to say that it is possible from the bitstream output to find the input bitstream. This is the operation performed by the receiver.
  • some functions implemented by the transmission chain of a communications system may not always be surjective.
  • a TBC encoded bitstream which one would like to force the values
  • the channel coding or framing operations transform a useful bitstream of length Lu into a coded bit stream of length Le.
  • LoLu is still practiced. This means that among the 2 Lc sequences of the encoded bits, only 2 L "sequences may be obtained by encoding. Coding is therefore never surjective.
  • the practical implementation consists in successively analyzing the different transformations of the bit stream, starting with the transformation occurring last in the transmission chain. For each transformation, the inputs to be applied are determined to output the desired coded bitstream.
  • the transmission chain 400 shown in FIG. 4 comprises an application 401 capable of generating or transforming a sequence of binary data to be transmitted.
  • the data to be transmitted can be text, audio, video or any other information.
  • the application 401 may also include a source coding function, for example an audio, image or video coder able to suppress or reduce the redundancy of information or to reduce the noise affecting the sequence.
  • the application 401 outputs a useful bit sequence T to be transmitted.
  • the invention is advantageously implemented at the output of the application 401 by modifying the useful bit sequence T to insert dummy bits therein so as to obtain at the output of the transmission chain a sequence of modulated symbols F (T) (t). ) to be transmitted comprising at least one dummy synchronization pattern.
  • the transmission channel 400 may also include a correction coding module 402.
  • the objective of a corrective coding function is to transform the binary sequence of useful data received at the output of the application 401 into a protected bit sequence so that the impact of the errors due to the transmission channel is as small as possible. .
  • the corrector coding function adds redundancy to this bit sequence.
  • the determination of the inverse transfer function of a correction coding module is equivalent to finding the bit sequence to be produced at the input of the correction coder in order to obtain an encoded sequence in which the value and the position of a predetermined number of bits are imposed.
  • correcting codes There are different types of correcting codes including linear block codes, convolutional codes or turbo codes and LDPC low density codes.
  • a k / n efficiency linear block corrector code transforms a binary sequence comprising k symbols into a protected bit sequence comprising n symbols with n strictly greater than k. Such a code thus introduces nk redundancy symbols.
  • the symbols may be bits or consist of several concatenated bits.
  • the block coding consists in producing the product of an input information vector of k bits by a binary matrix, of full rank, of size k * n, called generator matrix, to obtain an encoded vector of n bits.
  • the code is said systematically on the left, respectively on the right, when the first k, respectively the last k, bits of the encoded vector of n bits correspond to the k bits of the input information vector.
  • the encoding operation can be illustrated by the following relation, where io, - - - i k -i are the bits of the input sequence, c 0 , ... c n -i are the bits of the coded sequence and are the coefficients of the generator matrix of the code.
  • the coded sequence is written [ 0 ⁇ ⁇ ⁇ i k _ l c k ⁇ c n _ 1 ].
  • the inverse transform of the coding operation is to analyze the received word to determine if it is a possible code word. If it is not a possible code word, it must be replaced by the codeword at a minimum distance from the received code word. Then, as the code is systematic, the information is obtained by removing the last nk bits of the word. In other words, it is possible to impose, by the choice of the input sequence, the output value of the first k bits of the codeword. The values of the remaining nk bits are then deduced from the values chosen for the k bits that were forced. It is exactly the same for a systematic block code on the right.
  • Block coding cases from cyclic codes Bulk codes commonly used are cyclic block codes or are derived from cyclic block codes by punching or shortening.
  • This coding operation consists in calculating the division of i ( x ) - x " ⁇ k by g ( x ) The rest of the division is v (x) (of degree less than or equal to nk-1) and the quotient of the division is k ( x ).
  • v (x) is of degree less than or equal to n-k-1
  • the values of the coefficients of c (x) for degrees greater than or equal to n-k are the coefficients of i (x) shifted by n-k.
  • any circular permutation of a code word is also a code word, it means that it is also possible, always for the cyclic codes, to impose the value of any group of k consecutive bits of code. 'a code word.
  • the dependence between the values of the input bits of the encoder and the bits at the output of the encoder is linear.
  • the values of the bits that must be forced into the encoder input depend linearly on the values of the other bits at the input of the encoder and the values of the forced bits at the output of the encoder.
  • a sufficient condition to be able to impose the value of a group of d bits at the output of the encoder, with d less than or equal to k, is that set of positions pi, p 2 , ... pd, bits in the coded sequence must be such that the sub-matrix of the matrix generating the code:
  • the indices Pi, P2, - - -Pd denoting the positions of the bits or symbols in the sequence of n bits or symbols.
  • the encoding operation is represented by the following relation:
  • the rank of a matrix corresponds to the number of independent columns of the matrix or equivalently to the number of independent rows of the matrix.
  • the value of these bits depends not only on the value of the pattern generated at the output of the encoder but also on the values of the other bits at the input of the encoder (which are a priori random because they are related to the useful information).
  • Convolutional codes are the second major family of error-correcting codes. While linear block codes are used to split the message into blocks of k symbols, the convolutional codes apply a sliding window of symbols to the message and produce a continuous sequence of encoded symbols.
  • the symbols are binary (ie at value 0 or 1 in the Welsh GF body (2), "+” means the addition modulo 2 and ".” multiplication modulo 2).
  • n symbols at the output of the encoder linearly depend on the last / * (m + 1) symbols at the input of the encoder.
  • the convolutional coding is a periodic k-bit period coding on the input binary signal. For each new group of k bits, n coded bits are calculated. The n coded bits are bit combinations relating to the (m + 1) last groups of A: bits, m is the constraint length of the code.
  • the step of the method according to the invention which consists in inverting the transfer function of a convolutional code, that is to say, determining the sequence of bits to be produced at the input to obtain an output of a signal, is illustrated in a nonlimiting example. encoded sequence in which the value and the position of a predetermined number of bits are set.
  • the polynomials Gi and G 2 are applied to the input bits to respectively form the even index output bits and the odd index output bits then interleaved in pairs b 2n b 2n + i to form a bit stream of size equal to a multiple of 2. It is illustrated below the possibility of choosing the input bit stream so as to generate desired patterns after coding.
  • the two bits (b 2n , b 2n + i) at the output are to be chosen from either (0,0) or (1, 1), or (0,1) or (1, 0 ).
  • the last bit that enters the encoder is used for the calculation of each of the two outputs of the encoder: by changing this bit, the values of the two outputs are changed.
  • the two possible output bits are to be chosen from two complementary groups. It is therefore always possible to choose the input bit so as to force the value of one of the two output bits. It is therefore easy with this code to force every other bit at the output of the encoder.
  • the outgoing bit groups for a state of the encoder, are chosen so as to be at maximum distance from each other.
  • the last bit that enters the encoder is used for the calculation of each of the two outputs of the encoder. It is therefore possible, for all the usual 1/2 output codes, to force the value of one bit out of two at the output of the encoder.
  • the input bits of the encoder it is possible to choose the input bits of the encoder so as to force the value of n (m + 1) consecutive bits at the output of the encoder.
  • n (m + 1) consecutive bits at the output of the encoder.
  • the dependence between the encoder input bit values and the encoder output bits is linear.
  • the values of the bits that must be forced into the encoder input linearly depend on the values of the other encoder input bits and the forced bit values at the encoder output.
  • the invention also applies to turbo-type correcting codes. product codes.
  • Turbo-codes are correcting codes that combine at least two simple codes by interleaving the entries so that each of the simple codes sees a different set of information on the one hand, and the information specific to each bit, block or message is spread over these neighbors on the other hand. As a result, even if part of the bits, blocks or messages is corrupted during transmission, the corresponding information still exists more or less on bits, blocks or neighboring messages.
  • the decoding procedure is iterative and collaborative between each simple code. It involves a notion of trust on each bit, block or message decoded and differs the final decision on their values ("soft decision" or "soft decision” in English).
  • Each of the decoders transmits to the others the information resulting from its own decoding (called extrinsic information) which is multiplexed with the input information of the other coders.
  • extrinsic information the information resulting from its own decoding
  • the bit, block or message thus transmitted is decoded a second time by the other simple coders, and the corresponding information is re-transmitted to the other coders (hence the name "turbo" which is related to the decoding procedure and not to the code itself).
  • convolutional codes Recursive and systematic convolutional codes are in practice particularly suitable.
  • the codes can be placed in series or in parallel.
  • the clever management of the interleaving and the iterative detection / correction of data by each simple code makes it possible to increase the detector and corrector power of the overall process while limiting the number of iterations and the complexity.
  • turbo coding structure corresponds to product codes.
  • product codes In the simplest version corresponding to product codes to two k ⁇ k
  • the product yield code - - is built from nn 2 two elementary codes C l and C 2 of output - and -.
  • the elementary codes used are very simple block codes (typically parity codes, Hamming codes or extended Hamming codes).
  • the n x - n 2 successive bits appear as a sequence of n 2 codewords. Considering the binary train decimated by a factor / 3 ⁇ 4, we obtain words of the code C 2 .
  • turbo codes produced built from several block codes, are like block codes when it comes to determining whether it is possible to generate the desired pattern. Indeed, the encoding operation can be broken down into coding and interleaving operations.
  • Coding with the code C x of the bit stream the coding transforms k 2 groups of k ⁇ bits into k 2 groups of n bits.
  • a simple line / column interleaving the bits are written line by line in a matrix of size k 2 rows and n columns. The bits are then read column by column.
  • Coding with the C 2 code of the bitstream the coding transforms n x groups of k 2 bits into n x groups of n 2 bits.
  • bits are written line by line in a matrix of size n rows and n 2 columns. The bits are then read column by column.
  • the constraints of the code C 2 do not affect not this portion because there is no parity relationship related to the code C 2 that is contained entirely in this portion of bits. Consequently, if we consider a portion of consecutive bits smaller than n - k 2 , everything happens as if there were only the code C x when it comes to determining the reasons that it is possible to force. Like block codes, it is therefore possible, in particular, to generate consecutive bit patterns of size 2 - k.
  • LDPC codes are specific block codes that are constructed in such a way that the parity bits are computed using a low weight parity relationship. This is in practice systematic (but not cyclic) block codes and the analysis made on block codes applies by analogy to the description made previously.
  • LDPC codes are usually very large. As has been established for block codes, the LPDC codes thus make it possible, in particular, to generate selected patterns with consecutive series of bits of great length.
  • any correction code for which the coding operation can be performed by multiplying the information sequence by a generator matrix to obtain the coded sequence it is possible to set the value and the position of a set of bits. of the coded sequence by imposing a particular input binary sequence. This possibility exists, however, only if the sub-matrix, of the generating matrix, is defined m, m, m, m,
  • the bits or symbols whose value is fixed in the coded sequence are the unknowns of the system to be inputted to the encoder.
  • the transmission channel 400 may also include a scrambling module 403, also called brewing.
  • the brewing, or scrambling is used to make the binary sequence to emit as random as possible, in order to improve the symbol synchronization but also to contribute to the protection of the contents of the brewed messages. Its purpose is to remove long sequences of bits equal to 0 or 1 that prevent a correct recovery of the symbol rate.
  • brewers There are several types of brewers including synchronous brewers requiring a prior time reference or self-synchronizing brewers.
  • This transformation is invertible, the scrambling operation consists in transforming a group of L bits into another group of L bits and the operation of inverting the transformation of the bitstream is an operation performed by a receiver.
  • the reverse transfer function of a brewer or scrambler is easily deductible from its direct transfer function.
  • the dependence between the value i of a bit at the input of the scrambler and the value c of the bit at the output of the scrambler is affine.
  • a pseudo-random sequence is added modulo 2 to the binary signal to be scrambled.
  • the binary series ⁇ ..., e k , e k + i, ... ⁇ representing the scrambling sequence is periodic, with a long period L.
  • the states of the register are filled with a finite number of scrambled data.
  • the output of the register is added modulo 2 to the input data bit to form the new scrambled bit.
  • b' kP (+" always denotes modulo 2 addition in GF2). This makes it possible to perform descrambling on reception in a simple manner and without having to synchronize beforehand.
  • the difficulty in forcing the output bits arises from the fact that the expression of the register states as a function of the input data b k (non-scrambled data) involves an unlimited number of said input data. In other words, all the inputs b k since the startup of the scrambler are involved in the value of the states of the register.
  • the transmission chain comprises a self-synchronizing scrambler.
  • the transmission channel 400 may also include an interleaving module 404.
  • Interleaving is widely used on transmission channels where the occurrences of errors are grouped into packets. Its function is to distribute these errors as uniformly as possible. In reception, the errors are, after deinterleaving, placed in such a way that they impact different codewords. These errors can then be considered as decorrelated, and the correcting power of the decoders makes it possible to minimize their impact. Interleaving also appears as a means of introducing time diversity into the transmission chain and thereby helps to protect it from fading, interference and potential interference. Many interleavers are constituted by a table, the input bits are then arranged by rows in the table, and the output bits are produced by reading in a column of the table.
  • the transformation performed by an interleaver is also an invertible operation. Its inverse transfer function is deductible from its direct transfer function. Indeed, it is a transformation that transforms a block of L bits into another block of L bits, simply by swapping the order of the bits.
  • B ' b' k , ... b ' k + L -i
  • We then obtain a block of bits B b k , ... b k + L -i, which once interleaved, is strictly equal to bit stream B.
  • the transmission chain 400 may also include a framing module 405.
  • the framing 405 allows the receiver to synchronize on the bit stream transformations such as interleaving or decoding operations, and then retrieve data.
  • Several frames can also be grouped to form a multi-frame or a hyper-frame.
  • the synchronization patterns used for the framing are repeated in the transmitted sequence and can be detected and scrambled as previously explained.
  • the framing limits the ability to force the desired modulated signal since some bits take values imposed at regular intervals, and it is necessary to keep these bits for proper operation of the receiver in connection with the transmitter. This transformation is therefore not surjective for data blocks whose output size exceeds that of a block of useful data per frame.
  • the framing occupies only a very limited (and temporally well-defined) part of the total bit rate (example: start frame pattern using only a few symbols, etc.) and does not prevent generating the desired coded signal within a frame.
  • the transmission channel 400 may also include a binary signal coding module 406.
  • Binary signal coding is used to adapt the signal to the transmission channel. It transforms the digital message into a baseband electrical signal or a low frequency signal.
  • NRZ Non-Reset
  • alphabetic codes There are two major classes of signal binary codes, NRZ (Non-Reset) transcoding codes and alphabetic codes.
  • the transmission channel 400 includes a modulator 407 that transforms the binary sequence into a sequence of modulated symbols. Symbols are taken from a complex set called constellation. A symbol can group several bits. For example, digital phase or PSK (Phase Shift Keying) modulations or digital amplitude modulation or QAM (Quadrature Amplitude Modulation) modulations may be mentioned.
  • PSK Phase Shift Keying
  • QAM Quadrature Amplitude Modulation
  • the transformation operated by a modulator is an invertible operation. Its inverse transfer function is therefore deductible from its direct transfer function.
  • the transformations applied in the transmission channel on the bit stream are reversible, that is to say that it is possible from the output bit stream to recover the input bitstream.
  • redundancy is even added so as to be able to recover the original binary signal in the presence of errors on the coded bitstream.
  • a first variant consists in finding among the set F ( ⁇ TBU ⁇ ) modulated sequences that can be obtained at the output of the transmission chain from the set ⁇ TBU ⁇ of the possible input bit sequences of transmission chain, the bit sequence T 'which minimizes the distance between the modulated output transformation F (T') of the sequence T 'and the desired modulated sequence D which contains at least one factitious synchronization pattern SYNC F positioned at the desired location.
  • the distance considered may, for example, be a least squares distance calculated by integrating the difference between a possible sequence F (T), T belonging to the set ⁇ TBU ⁇ , and the desired sequence D over a fixed time interval.
  • a possible criterion can be calculated using the following relation:
  • this variant of the invention can be implemented by restricting the set ⁇ TBU ⁇ to a subset ⁇ TBU ' ⁇ which comprises only useful bit sequences T whose lengths and positions after passing through the transmission chain (and in particular after passing through the coding and interleaving modules) correspond to dummy SYNC'F patterns, where appropriate suboptimal with respect to the deception of an interception and jamming system, but compatible with the implementation standard of the telecommunication system in terms of positions, recurrence and frame periodicity, and therefore easy to generate and insert in the frames of useful data.
  • the time / frequency structure and / or the choice of the positions, lengths and recurrences of the fake signals SYNC ' F approaching in the sense of the criteria mentioned above the desired SYNCF dummy signals are set based on the frame periodicities of the transmission and moving as far as possible (in the time / frequency domain) the dummy patterns of the data truly useful for the synchronization and demodulation of the receiver.
  • the dummy patterns will be placed at positions different from those of the real patterns, in end of packet rather than at the beginning of the packet, on fictitious beacon frequencies rather than on those actually used.
  • orthogonal codes In a multiplexing transmission of several user flows by orthogonal codes, orthogonal codes will be used as factual patterns to all the codes actually used by the users.
  • the restricted set ⁇ TBLT ⁇ is then pre-determined by inverting, for the SYNC ' F units , analytically or by simulation, the modules of the transmission chain and in particular the interleaving modules and the coding modules.
  • the applied transformation consists in first determining a partitioning of the frame of the useful data by inverting the coding interleaving modules: this determines precise positions, on which, instead of transmitting useful data, the bits of useful information by forced useful bits for generating dummy sequences after interleaving and coding.
  • the values of these dummy useful bits can change depending on the value of the neighboring useful information bits (variables and random): the value of each of these forced bits depends on not only values of the desired coded dummy bits but also values of some neighboring useful bits (according to the scrambling and coding scheme). These dependencies are linear or affine, this means that the value of each forced useful bit is expressed as the sum of dummy bits at the coding output and neighboring useful information bits (ie linear dependence on the useful information bits plus possibly an inversion of the coded forced bits).
  • the key steps concern the inversion of the interlace and corrector coding operations.
  • the positions and dependency relationships of the dummy useful bits in the useful information stream are fixed. These positions and dependency relationships can be computed once and for all and then applied for computation and positioning of the forced bits on each successive frame.
  • the dummy bits that were used to generate the sequences dummies after coding are of prior known position of the receiver which removes them directly from the demodulated / decoded information bitstream.
  • a second embodiment of the invention consists in applying the invention to a subset located downstream of the transmission chain consisting of blocks in series whose transfer functions are all invertible.
  • the portion of maximum length of the transmission chain for which the inversion of the bit stream can be satisfactorily realized is identified. For this we go back from the modulator output signal to the sequence of useful data to be transmitted.
  • the bitstream intended to produce modulated signals D (t), containing a dummy synchronization sequence is injected only at the input of this subset, ie at the output of the first noninvertible function of the transmission chain in the inverse order of the transmission functions (from the modulator - end of the string - to the correction coder - start of the string).
  • This second variant of the invention is for example applied if the transmission chain comprises an encryption device or cryptography whose function has by nature a non-determinable inverse.
  • the method according to the invention can be declined with dummy sequences (SYNCF) having significant combinatorics and periodicities or slow variations, so as to maintain over time the combinatorial analysis and to penalize the capacity of identification and storage of the "interception" function of the lure interception and scrambling system.
  • SYNCF dummy sequences
  • the method according to the invention can be implemented from software elements.
  • Such software can be executed by the sending equipment so as to modify the useful binary sequence to be transmitted, which is for example produced by an application. It can also be executed by a computer connected to said transmitter for the purpose of setting it.
  • the method according to the invention may be available as a computer program product on a computer readable medium.
  • the support can be electronic, magnetic, optical, electromagnetic or be an infrared type of diffusion medium.
  • Such supports are, for example, Random Access Memory RAMs (ROMs), magnetic or optical tapes, disks or disks (Compact Disk - Read Only Memory (CD-ROM), Compact Disk - Read / Write (CD-R / W) and DVD).
  • the invention finds application for any communication system that it is desired to make more robust to interception and jamming, in particular, the invention applies to the retrofit of old generation communication systems thus becoming vulnerable to interceptors and modern jammers.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Error Detection And Correction (AREA)

Abstract

Procédé de leurrage d'un système d'interception et/ou de brouillage, consistant à générer, dans un signal à émettre, une séquence factice (SYNCF), ledit procédé comprenant les étapes suivantes : - Définir ladite séquence factice (SYNCF) et sa position temporelle et/ou fréquentielle au sein du signal à émettre, les valeurs des symboles de ladite séquence factice et leurs positions temporelles et/ou fréquentielles étant différentes de celles des symboles d'une séquence de synchronisation (SYNC) que comporte ledit signal, - Estimer la valeur et la position des bits factices (BF) à insérer au sein de la séquence de données (Du,T) à émettre en entrée de la chaîne d'émission de sorte à obtenir, dans la séquence produite en sortie de la chaîne d'émission, la valeur et la position temporelle prédéfinies des symboles de ladite séquence factice (SYNCF), - Insérer, au sein de ladite séquence de données (Du,T), les bits factices (BF) aux positions obtenues.

Description

PROCEDE DE LEURRAGE D' UN SYSTEME D' INTERCEPTION ET
DE BROUILLAGE PAR INSERTION DE MOTIFS DE SYNCHRONISATION FACTICES DANS LE SIGNAL EMIS ETEMETTEUR METTANT EN OEUVRE LE PROCEDE
Le domaine technique de l'invention est celui de la lutte contre le brouillage de systèmes de télécommunications et l'intrusion au sein de tels systèmes. L'invention vise à fournir une solution permettant d'empêcher l'interception et/ou le brouillage d'un signal émis par un équipement émetteur, tel qu'un téléphone ou un terminal portable.
L'invention porte sur un procédé de leurrage d'un système d'interception et de brouillage par l'insertion de motifs de synchronisation factices dans le signal émis par l'équipement émetteur. Les motifs factices insérés sont destinés à perturber l'analyse du signal de l'émetteur par le système d'interception et de brouillage et à disperser à la fois la puissance de calcul de sa fonction d'interception et la puissance du signal de brouillage. Le ou les motif(s) de synchronisation factice(s) sont introduits dans le signal émis en générant une séquence binaire adaptée directement dans la séquence de données binaires à transmettre.
L'invention ne nécessite aucune modification de l'équipement émetteur car elle intervient en entrée de la chaîne d'émission.
Les systèmes de communication utilisent, lors de la génération du signal à émettre, des séquences particulières, insérées dans le signal, qui sont utilisées pour synchroniser les équipements émetteur et récepteur entre eux. Ces séquences de synchronisation sont fixées une fois pour toutes par le protocole de communication ou le standard de mise en œuvre du système et sont insérées dans le signal à émettre avec les séquences d'informations modulées.
Dans le domaine du brouillage, un objectif est de neutraliser un système de communication en émettant, à la même fréquence radio, un signal de forte puissance et ainsi entraîner une perte de synchronisation au sein du système de communication. Un système d'interception et de brouillage dispose de fonctions d'interception et d'analyse grâce auxquelles il peut détecter une séquence de synchronisation au sein d'un signal émis par un émetteur, puis brouiller précisément cette séquence de manière cohérente vis à vis d'un récepteur, de sorte que la synchronisation entre l'émetteur et un récepteur compatible de l'émetteur n'est plus possible.
Un problème à résoudre concerne la mise au point d'une solution de leurrage implémentée dans un émetteur de transmission permettant d'empêcher ou rendant plus complexe et/ou moins efficace le brouillage des séquences de synchronisation au sein du signal émis. Un sous-problème associé consiste à concevoir une solution qui soit faiblement complexe, du point de vue de son implémentation, et qui nécessite peu ou pas de modification des équipements émetteurs et/ou récepteurs du système de communication. En particulier, la solution doit permettre de conserver la compatibilité au standard de télécommunications mis en œuvre et de préserver la synchronisation entre émetteurs et récepteurs malgré la présence de brouilleurs.
Différentes méthodes sont connues pour protéger une communication de perturbations extérieures dues à des interférences électromagnétiques ou à un brouillage intentionnel. On peut citer notamment les techniques d'étalement de spectre par séquence directe (en anglais Direct Séquence Spread Spectrum), d'étalement par saut de fréquence (en anglais Frequency Hopping) ou d'étalement par saut temporel (en anglais Time Hopping).
En outre, on connaît également des procédés d'anti-brouillage spatiaux par traitement d'antenne qui s'appliquent aux récepteurs et le cas échéant aux émetteurs dotés de réseaux antennaires.
Toutes ces méthodes sont implémentées au niveau des couches basses, notamment de la couche physique, d'un modem et nécessitent ainsi de modifier la forme d'onde ou d'intégrer un traitement supplémentaire sur le signal émis ou reçu. Ainsi ces méthodes nécessitent une conception spécifique impactant non seulement le logiciel embarqué dans les postes émetteurs et récepteurs mais aussi les composantes matérielles telles que la chaîne radio ou les antennes. L'invention vise à résoudre les problèmes précités et à supprimer les limitations des solutions de l'art antérieur en proposant un procédé de leurrage de systèmes d'interception et de brouillage consistant à réaliser un codage spécifique des données utiles à émettre de sorte à générer indirectement dans le signal émis in fine, un ou plusieurs motifs de synchronisation factices sous forme de motifs stationnai res. La mise en œuvre du procédé selon l'invention au niveau des données utiles à émettre et non en sortie de la chaîne d'émission permet de ne pas altérer les propriétés de l'émetteur vis-à-vis du respect du standard de télécommunications utilisé.
L'invention a ainsi pour objet un procédé de leurrage contre un système d'interception et/ou de brouillage, consistant à générer, dans un signal à émettre, au moins une séquence factice de sorte à leurrer ledit système tout en préservant la synchronisation avec un récepteur dudit signal émis, ledit procédé étant caractérisé en ce qu'il comprend les étapes suivantes :
- Définir ladite séquence factice et sa position temporelle et/ou fréquentielle au sein du signal à émettre, les valeurs des symboles de ladite séquence factice et leurs positions temporelles et/ou fréquentielles étant différentes de celles des symboles d'une séquence de synchronisation que comporte ledit signal,
- Estimer la valeur et la position des bits factices à insérer au sein de la séquence de données à émettre en entrée de la chaîne d'émission ou d'une sous-partie de la chaîne d'émission de sorte à obtenir, dans la séquence produite en sortie de la chaîne d'émission, la valeur et la position temporelle prédéfinies des symboles de ladite séquence factice,
- Insérer, au sein de ladite séquence de données, les bits factices aux positions obtenues.
Au prix d'une légère perte de débit utile, la mise en œuvre du procédé de leurrage selon l'invention appliquée à un système de communication lui procure une résistance face à un système d'interception et de brouillage sélectif qui va alors s'accrocher et brouiller sélectivement les séquences de synchronisation factices au lieu de s'accrocher et de brouiller sélectivement les motifs de synchronisation réellement utilisées par un récepteur compatible dudit système de communication.
Selon un aspect particulier de l'invention, lorsque la fonction de transfert F de la chaîne d'émission est inversible, la valeur et la position des bits factices sont estimées en déterminant la fonction de transfert inverse F"1 de ladite fonction de transfert F et en appliquant ladite fonction de transfert inverse F"1 à ladite séquence factice.
Selon un aspect particulier de l'invention, la fonction de transfert inverse F"1 de ladite chaîne d'émission est déterminée en effectuant la composition, dans l'ordre inverse, des fonctions de transfert inverses des différents blocs composant ladite chaîne.
Selon un aspect particulier de l'invention, la chaîne d'émission comporte au moins un code correcteur de rendement k/n pour lequel l'inversion de sa fonction de transfert est réalisée en résolvant le système d'équations suivant m0,pl m0,p2 m0,p, ■■■ m0,pd
Figure imgf000006_0001
où [cp-| . . . Cpd] sont les mk-l,Pl mk-l,p2 mk-l,p3 -■ mk-l,pd
symboles dont la valeur est fixée dans la séquence codée, [ i0, - - - ik-i ] est la séquence à produire en entrée dudit code, et miiPj sont les coefficients de la matrice génératrice dudit code, pi ,p2, ...pd étant l'ensemble des positions des symboles dont la valeur est fixée dans la séquence codée, avec d un entier égal au plus au nombre n de symboles de la séquence codée.
Selon un aspect particulier de l'invention, ledit code correcteur est un code en bloc linéaire ou un code convolutif ou un turbo-code ou un code à faible densité LDPC
Selon un aspect particulier de l'invention, la chaîne d'émission comporte en outre un brasseur et/ou un entrelaceur et/ou un module de mise en trame et/ou un codeur binaire à signal et/ou un modulateur.
Selon un aspect particulier de l'invention, lorsque la fonction de transfert F de la chaîne d'émission est non surjective, la valeur et la position des bits factices sont estimées en recherchant la séquence d'entrée T' de la chaîne d'émission qui minimise un critère de distance entre la séquence F(T')(t) obtenue en sortie de chaîne d'émission lorsque ladite séquence T' est effectivement produite à son entrée, et ladite séquence factice.
Selon un aspect particulier de l'invention, ledit critère de distance est pris égal à l'intégrale, sur une durée donnée, de la norme au carré de la différence entre la séquence F(T')(t) obtenue en sortie de chaîne d'émission et ladite séquence factice.
Selon un aspect particulier de l'invention, la recherche de la séquence d'entrée T' de la chaîne d'émission qui minimise ledit critère de distance est effectuée sur un sous-ensemble de l'ensemble des séquences binaires possibles en entrée de la chaîne d'émission.
Selon un aspect particulier de l'invention, ladite séquence de données est produite par un applicatif, par exemple un codeur audio, image ou vidéo.
Selon un aspect particulier de l'invention, lorsque la fonction de transfert F de la chaîne d'émission est non surjective, les bits factices sont insérés dans la séquence produite en entrée d'une sous-partie de la chaîne d'émission dont la fonction de transfert est surjective et dont la sortie est commune à la sortie de la chaîne d'émission. Selon un aspect particulier de l'invention, ladite chaîne d'émission comporte un dispositif de chiffrement et ladite sous-partie de la chaîne d'émission exclut ce dispositif.
Selon un aspect particulier de l'invention, ladite séquence factice est positionnée dans une zone temporelle et/ou fréquentielle non vulnérable du signal à émettre.
Selon un aspect particulier de l'invention, ladite zone non vulnérable est une partie du signal protégée par un code correcteur ou est une zone de bourrage ne contenant aucune information utile.
Selon un aspect particulier de l'invention, lorsque le signal comprenant ladite séquence factice est reçu par ledit récepteur les bits factices sont retirés de la séquence de données.
L'invention a également pour objet un dispositif d'émission d'un signal comportant une chaîne d'émission pour transformer une séquence de données à émettre en un signal à émettre et un moyen adapté pour mettre en œuvre le procédé selon l'invention.
L'invention a également pour objet un programme d'ordinateur comportant des instructions pour l'exécution du procédé selon l'invention, lorsque le programme est exécuté par un processeur.
L'invention a également pour objet un support d'enregistrement lisible par un processeur sur lequel est enregistré un programme comportant des instructions pour l'exécution du procédé selon l'invention, lorsque le programme est exécuté par un processeur.
D'autres caractéristiques et avantages de la présente invention apparaîtront mieux à la lecture de la description qui suit en relation aux dessins annexés qui représentent :
- La figure 1 , un schéma illustrant le problème du brouillage de séquences de synchronisation dans un signal émis par un émetteur et à destination d'un récepteur, - La figure 2, un schéma illustrant la solution proposée par l'invention pour résoudre le problème précité,
- Les figures 3a, 3b, deux schémas illustrant la génération, selon l'invention, de motifs de synchronisation factices,
- La figure 4, un schéma bloc des différentes fonctions successivement mises en œuvre par un émetteur d'un système de communication pour émettre un signal contenant des données à transmettre,
- La figure 5, un schéma des registres à décalage d'un code convolutif de rendement ½,
- La figure 6, une représentation, pour l'exemple de code convolutif associé à la figure 5, de la matrice génératrice d'un tel code,
- La figure 7, une illustration de la condition nécessaire et suffisante pour imposer, en sortie du code convolutif défini aux figures 5 et 6, les valeurs d'une séquence de bits consécutifs,
- La figure 8, une illustration des relations de parité d'un code poinçonné.
Dans la suite de la description, l'expression « données utiles », « bits utiles », « information utile » ou « symboles utiles » est employée pour désigner les données binaires à transmettre entre l'application exécutée par un émetteur et l'application correspondante exécutée par un récepteur par opposition aux données binaires présentes dans les trames transmises mais qui ne sont pas destinées à l'application exécutée par le récepteur mais sont employées à des fins de signalisation, synchronisation ou toute autre fonction nécessaire au bon fonctionnement du système de communication.
La figure 1 illustre, sur un schéma, le problème du brouillage de séquences de synchronisation dans un signal émis par un émetteur et à destination d'un récepteur. Sur le haut de la figure est représenté un système de communication sans fils sous la forme d'un émetteur EM qui communique avec un récepteur REC par onde radio. La transformation des données binaires à émettre en signal radio S peut être spécifiée par un standard ou une norme de télécommunications. Cette spécification définit notamment l'insertion, au sein du signal à émettre, de séquences de synchronisation SYNC. De telles séquences sont constituées de symboles connus des équipements du système et positionnées périodiquement ou selon un motif temporel également connu à la fois de l'émetteur EM et du récepteur REC qui implémentent le même standard de télécommunications. En effectuant une corrélation de la séquence de synchronisation connue avec le signal reçu, le récepteur REC peut se synchroniser temporellement avec l'émetteur en détectant par exemple le début ou la fin d'une trame, indiqué par la présence de ladite séquence, au sein du signal émis.
Dans le domaine de l'écoute passive, il existe des équipements appelés intercepteurs INT qui sont aptes à intercepter le signal émis par un émetteur EM, à se synchroniser grâce aux séquences de synchronisation SYNC puis à démoduler et/ou analyser le cas échéant les symboles interceptés pour décoder l'information ou reproduire le signal correspondant.
Dans le domaine du brouillage, il existe en outre des brouilleurs BR, couplés aux intercepteurs INT, qui visent à neutraliser le système de communications EM,REC en émettant à la même fréquence radio un signal de forte puissance, compatible, fortement corrélé ou similaire avec les signaux attendus par le récepteur visé, entraînant alors la perte de synchronisation du système. Les systèmes d'interception et de brouillage BRJNT disposent ainsi à la fois de fonctions d'interception grâce auxquelles ils peuvent détecter, identifier et regénérer des séquences de synchronisation au sein d'un signal émis, et de fonctions de brouillage basées sur des émissions de signaux fortement corrélés ou identiques avec le signal attendu par le récepteur cible. En concentrant la puissance de brouillage uniquement sur une séquence de synchronisation SYNC, et, le cas échéant, en reproduisant la séquence SYNC ou une séquence proche, comme cela est illustré au bas de la figure 1 , l'efficacité du brouillage est renforcée car celui-ci concentre sa puissance de brouillage, sur les parties temporelles du signal émis qui sont les plus vulnérables, à savoir les séquences de synchronisation, et pénètre ainsi profondément dans la chaîne de réception du récepteur REC.
L'exemple des séquences de synchronisation n'est pas limitatif et peut être étendu à toute séquence de symboles connus fixés à priori par le standard de télécommunications ou la technologie d'accès radio et qui, lorsqu'elles sont brouillées, entraînent un dysfonctionnement du système. En particulier, de telles séquences englobent également les séquences d'égalisation et les motifs de synchronisation des trames au sein du signal. Ces séquences, selon les cas, précèdent ou sont multiplexées aux informations à transmettre. Elles ont le plus souvent une combinatoire limitée en position et en valeur ce qui augmente leur vulnérabilité à l'interception et au brouillage.
La figure 2 illustre, sur un schéma similaire à celui de la figure 1 , le principe à la base de l'invention permettant de leurrer un système d'interception INT et/ou un brouilleur BR afin de préserver la synchronisation au sein du système de communication EM,REC.
Selon l'invention, un ou plusieurs motifs de synchronisation factices SYNCF sont introduits au sein du signal émis par l'émetteur EM. Ces séquences factices présentent des caractéristiques stationnaires qui sont facilement détectables par un intercepteur. Elles sont insérées périodiquement ou selon un motif temporel prédéterminé au sein du signal à émettre. Par exemple, elles peuvent être insérées avec une période identique à celle des motifs de synchronisation réels SYNC présent dans le signal mais avec un décalage temporel et/ou un décalage fréquentiel de sorte que les séquences de synchronisation factices ne remplacent pas, en tout ou partie, les séquences de synchronisation réelles qui doivent être préservées pour assurer le bon fonctionnement du système de communication. La ou les séquences factices SYNCF peuvent être avantageusement positionnées sur les parties les moins vulnérables ou les mieux protégées du signal, par exemple sur des parties protégées par un code correcteur robuste ou sur des fréquences ou des intervalles de temps de bourrage vides de données utiles et non exploitées pour la prise de synchronisation ou l'accès au réseau, ou encore sur des fréquences ou des intervalles de temps vides de données utiles et dédiées à cet effet.
Les valeurs et positions des symboles des séquences de synchronisation factices SYNCF sont définies par des valeurs et/ou des positions différentes de celles utilisées par le récepteur légitime pour les besoins propres à l'établissement de la radiocommunication avec l'émetteur, afin d'éviter toute confusion avec les séquences utilisées par le récepteur légitime. L'expression récepteur légitime désigne ici un récepteur REC compatible du système de communication et apte à communiquer avec un émetteur EM dudit système.
Les valeurs et caractéristiques de périodicité des séquences de synchronisation factices SYNCF sont préférentiellement choisies parmi des motifs proches de ceux employés dans le domaine des télécommunications et faciles à identifier pour un intercepteur. Il peut par exemple s'agir de motifs proches de ceux couramment destinés à la synchronisation fréquentielle constitués de série de symboles identiques « 0000... » ou « 1 1 1 1 ... ». Il peut également s'agir de motifs proches de ceux couramment destinés à la synchronisation temporelle constitués de série de symboles alternés « 010101 ... ». Il peut également s'agit de séquences de symboles proches de celles exploitées dans certains standards civils connus exploitant les mêmes gammes de fréquence que l'émetteur. Dans tous les cas, les valeurs et positions des symboles des séquences de synchronisation factices doivent cependant être différentes de celles employées par le système de communication pour assurer la synchronisation entre un émetteur et un récepteur. L'insertion de telles séquences de synchronisation factices ne perturbe pas la synchronisation entre les équipements émetteur EM et récepteur REC car les séquences factices choisies sont suffisamment décorrélées des séquences de synchronisation réelles utilisées au sein du système de communication. Les valeurs et les positions, dans le domaine temps-fréquence, des symboles des séquences factices sont choisies de telles sorte qu'elles sont différentes des valeurs et des positions des séquences de synchronisation réelles. Ainsi, les séquences factices peuvent être traitées par un récepteur du système de communication soit comme des données aléatoires comparables à des données transmises, soit comme des leurres dont les valeurs et positions sont connues à priori et qui sont donc aisément identifiable pour être éliminées au cours du processus de synchronisation.
L'insertion de séquences de synchronisation factices dans le signal a pour but de leurrer un système d'interception et de brouillage INT,BR. La capacité d'identification et d'analyse du signal par le brouilleur est altérée par l'existence de ces séquences factices que le brouilleur a tendance à détecter et à identifier comme étant des séquences de synchronisation réelles. La capacité de calcul de la fonction interception du brouilleur est sollicitée sur des séquences non significatives du signal, le signal de brouillage aura tendance à être émis sur les zones temporelles du signal correspondant aux séquences factices alors que les séquences de synchronisation réelles sont préservées. Les techniques d'identification orientée que la fonction d'interception pourrait mettre en œuvre sont perturbées par l'apparition des signaux factices, et plus encore si ceux-ci sont produits en grande quantité et sont variables d'une communication à une autre ou gérés avec des mécanismes de fluctuation à long terme.
Les performances d'un système d'interception et de brouillage sont d'autant plus diminuées qu'un nombre important de motifs de synchronisation factices sont présents dans le signal émis. En effet, le système d'analyse du brouilleur est obligé de disperser ses efforts de calcul, jusqu'à saturation éventuelle de ses capacités de calcul, sur des motifs artificiels autres que le motif de synchronisation réel puisqu'il n'a pas de moyen de le reconnaître à priori. Même si le système d'analyse du brouilleur travaille à l'aide d'une base de données de signaux à identifier (selon une approche d'analyse et d'identification orientées), la mise en œuvre de l'invention aura tendance à charger artificiellement ladite base de donnée, à disperser les efforts d'analyse et de recherches orientées et à pénaliser l'identification, surtout si les motifs factices émis artificiellement sont rendus intentionnellement fluctuants selon le temps.
L'invention permet ainsi de leurrer un brouilleur intelligent mais également d'empêcher la synchronisation du signal émis par tout équipement récepteur ou intercepteur qui n'a pas la connaissance du motif de synchronisation réel.
Insérer un motif de synchronisation factice au sein d'une trame de symboles modulés en sortie de la chaîne d'émission, conduit à modifier la chaîne d'émission elle-même et donc l'émetteur lui même ce qui n'est pas toujours techniquement possible d'une part, ou souhaitable du point de vue de la complexité de mise en oeuvre.
L'invention vise à permettre l'introduction de motifs de synchronisation factices en intervenant en entrée de la chaîne d'émission c'est-à-dire directement sur les données binaires à émettre, sans modification de la chaîne d'émission, et par le biais de moyens logiciels.
Les figures 3a, 3b illustrent le procédé de génération de séquences factices selon l'invention.
La figure 3a illustre schématiquement la transformation subie par une séquence de données binaires utiles Du à transmettre pour obtenir une séquence de symboles ST modulés, prêts à être émis sous la forme d'un signal radio. La transformation exécutée correspond à la fonction de transfert F de la chaîne de transmission de l'émetteur. La séquence de symboles ST modulés est constituée d'une part de symboles utiles Su issus de la transformation des données binaires utiles Du et d'autre part d'au moins une séquence de synchronisation SYNC ou d'une séquence équivalente composée de symboles connus de tous les équipements du système de communication.
La figure 3b illustre la mise en œuvre du procédé selon l'invention. Dans un premier temps, l'emplacement et la constitution de la séquence de synchronisation factice SYNCF sont choisis dans une trame vide TF, de même taille qu'une trame réelle de symboles modulés ST et sur un canal de fréquence donnée f. La position temporelle et/ou le canal en fréquence choisis, sont différents de la position temporelle et/ou du canal fréquentiel d'une séquence de synchronisation réelle. La taille et la nature exacte de la séquence factice peuvent être variables.
Dans un second temps, on estime la valeur et la position des bits factices BF à insérer au sein de la séquence de données à émettre, en entrée de la chaîne d'émission, de sorte à obtenir, en sortie de la chaîne d'émission, la valeur et la position temporelle prédéfinies des symboles de ladite séquence factice SYNCF. Cette opération peut être réalisée en calculant la fonction de transfert inverse F"1 de la fonction de transfert F mise en œuvre par la chaîne de transmission puis en appliquant la fonction de transfert inverse F"1 à la trame factice TF pour obtenir une trame modulée DF comprenant les bits factices BF.
Les bits factices BF sont ensuite insérés dans la séquence de données réelle à transmettre Du en entrée de la chaîne de transmission en poinçonnant, en décalant ou en multiplexant les bits utiles correspondants à la séquence de données réelle. La séquence de symboles modulés obtenus en sortie de la chaîne de transmission comprend à la fois les symboles utiles Su, le motif de synchronisation réel SYNC et le motif de synchronisation factice SYNCF. Les bits factices peuvent ainsi être introduits directement dans la séquence de données à transmettre et ce sans modifier ni effectuer d'intrusion dans la chaîne de transmission de l'équipement émetteur. Si les données à transmettre proviennent d'une application, par exemple un codeur source audio ou vidéo, il est possible d'intercepter les données binaires applicatives avant leur entrée dans la chaîne de transmission qui est mise en œuvre au niveau de la couche physique d'un modem. Cette interception peut se faire au niveau d'une couche intermédiaire, par exemple au niveau de la couche réseau.
A la réception du signal par le récepteur REC, les bits factices sont supprimés de la séquence de données démodulée et décodée.
La figure 4 représente un schéma bloc des différentes fonctions successivement mises en œuvre par un émetteur d'un système de communication pour émettre un signal contenant des données à transmettre. Les principales fonctions traditionnellement mises en œuvre sont représentées, étant entendu que le schéma de la figure 4 est donné à titre illustratif et non limitatif. En particulier, certaines fonctions peuvent être omises et l'ordre de certaines fonctions peut être modifié. La fonction de transfert F de la chaîne d'émission est égale à la composition des fonctions de transfert de chaque bloc fonctionnel indépendant de la chaîne, étant entendu que les blocs sont connectés en série. La fonction de transfert inverse F"1 est, lorsqu'elle existe, égale à la composition, dans l'ordre inverse, des fonctions de transfert inverses de chaque bloc. Autrement dit, si fi ,f2, ...fN sont les fonctions de transfert de chaque bloc fonctionnel de la chaîne, alors la fonction de transfert F globale est égale à F= o f2 o ... o ÎN et la fonction de transfert inverse F"1 est égale à F"1 = fN "1 o fN-i"1 o ... o fi"1 -
Pour estimer la fonction de transfert inverse F"1 globale, il convient donc de déterminer la fonction de transfert inverse de chaque bloc unitaire.
La fonction de transfert F directe de la chaîne d'émission peut être connue lorsque l'invention est mise en œuvre par le concepteur du système de communications ou lorsque ledit système respecte un standard connu. Elle peut également être estimée en testant l'équipement émetteur, par exemple en injectant des signaux de test à son entrée et en analysant les signaux obtenus en sortie.
Les transformations appliquées dans la chaîne d'émission sur le train binaire sont généralement réversibles, c'est à dire qu'il est possible à partir du train binaire en sortie de retrouver le train binaire d'entrée. C'est l'opération réalisée par le récepteur.
Toutefois certaines fonctions mises en œuvre par la chaîne d'émission d'un système de communications peuvent ne pas être toujours surjectives. En d'autres termes, il peut arriver qu'un train binaire codé TBC, dont on voudrait forcer les valeurs, en sortie d'un module de la chaîne d'émission ne corresponde à aucune série de bits utiles TBU en entrée dudit module. Par exemple, les opérations de codage canal ou de mise en trame transforment un train binaire utile de longueur Lu en un train binaire codé de longueur Le. En raison des opérations de mise en trame, nécessaires pour assurer la synchronisation du récepteur, et de codage correcteur d'erreur, nécessaires pour compenser l'effet du canal de propagation, on a en pratique toujours LoLu. Cela signifie que parmi les 2Lc séquences de Le bits codés, seules 2L» séquences peuvent être obtenues par codage. Le codage n'est donc jamais surjectif.
Dans un tel cas, il n'est pas possible de déterminer la fonction de transfert inverse F"1 de la chaîne d'émission globale, mais seulement l'inverse F"1 de la chaîne d'émission sur l'image restreinte F({TBU}) de l'ensemble {TBU} des trains de bits utiles en entrée de la chaîne d'émission.
On cherche donc à déterminer dans quelle mesure il est possible de forcer la valeur de certains des bits du signal codé. En particulier, on cherche à déterminer le nombre de bits dont la valeur peut être imposée et dans quelle mesure il est possible de choisir non seulement la valeur mais aussi la position de ces bits. Dans le cas d'un codeur canal, on cherche à imposer la valeur d'une série de bits codés consécutifs de manière à obtenir des motifs codés qui s'apparentent à des motifs de synchronisation.
La mise en œuvre pratique consiste à analyser successivement les différentes transformations du train binaire en commençant par la transformation intervenant en dernier dans la chaîne d'émission. Pour chaque transformation, on détermine les entrées qui doivent être appliquées pour obtenir en sortie le train binaire codé voulu.
Dans cette optique, les transformations élémentaires du train binaire et leur inversibilité sont analysées au cas par cas dans la suite de la description.
La chaîne d'émission 400 représentée à la figure 4 comporte un applicatif 401 apte à générer ou transformer une séquence de données binaires à émettre. Les données à émettre peuvent être des données textuelles, audio, vidéo ou toute autre information. L'applicatif 401 peut également comporter une fonction de codage source, par exemple un codeur audio, image ou vidéo apte à supprimer ou réduire la redondance d'information ou à réduire le bruit affectant la séquence. L'applicatif 401 génère en sortie une séquence binaire utile T à transmettre. L'invention est avantageusement mise en œuvre en sortie de l'applicatif 401 en modifiant la séquence binaire utile T pour y insérer des bits factices de sorte à obtenir en sortie de chaîne d'émission une séquence de symboles modulés F(T)(t) à émettre comprenant au moins un motif de synchronisation factice.
La chaîne d'émission 400 peut également comporter un module de codage correcteur 402.
L'objectif d'une fonction de codage correcteur est de transformer la séquence binaire de données utiles reçue en sortie de l'applicatif 401 en une séquence binaire protégée de sorte que l'impact des erreurs dues au canal de transmission soit le plus réduit possible. Pour rendre la séquence binaire de données utiles plus robuste aux imperfections du canal de transmission, la fonction de codage correcteur ajoute de la redondance à cette séquence binaire.
La détermination de la fonction de transfert inverse d'un module de codage correcteur est équivalente à la recherche de la séquence binaire à produire en entrée du codeur correcteur pour, en sortie, obtenir une séquence codée dans laquelle la valeur et la position d'un nombre prédéterminé de bits sont imposées.
Il existe différents types de codes correcteurs parmi lesquels les codes linéaires en blocs, les codes convolutifs ou encore les turbo-codes et les codes à faible densité LDPC.
Par la suite, la détermination de la fonction de transfert inverse d'un codeur correcteur est décrite pour différents types de codes correcteurs, les codes linéaires en blocs, les codes convolutifs, ainsi que les turbo-codes et les codes LDPC.
Codes linéaires en blocs
Un code correcteur linéaire en blocs de rendement k/n transforme une séquence binaire comprenant k symboles en une séquence binaire protégée comprenant n symboles avec n strictement supérieur à k. Un tel code introduit donc n-k symboles de redondance. Les symboles peuvent être des bits ou être constitués de plusieurs bits concaténés. L'opération de codage en blocs est une transformation bi-univoque d'un mot du message i = (i0 ,...,ik-i ) en un mot de code c = (c0 ,...,cn-i ) définie par le système d'équations linéaires suivant (où « + » désigne l'addition modulo 2, « . » désigne la multiplication modulo 2) et gen sont des coefficients à valeur dans le corps de Gallois GF(2), rangés dans une matrice de taille nxk : c„ =∑ge„-ie > pour O < i < n-1
e=0 Parmi les 2n séquences binaires existantes comprenant n bits, seules 2k peuvent être générées. L'opération de codage correcteur limite donc la possibilité de générer n'importe quelle séquence binaire souhaitée.
Le codage en bloc consiste à effectuer le produit d'un vecteur d'information en entrée de k bits par une matrice binaire, de rang plein, de taille k*n, appelée matrice génératrice, pour obtenir un vecteur codé de n bits. Souvent le code est dit systématique à gauche, respectivement à droite, lorsque les k premiers, respectivement les k derniers, bits du vecteur codé de n bits correspondent aux k bits du vecteur d'information en entrée. L'opération de codage peut être illustrée par la relation suivante, où io, - - - ik-i sont les bits de la séquence utile en entrée, c0,...cn-i sont les bits de la séquence codée et sont les coefficients de la matrice génératrice du code.
m0,0 m0,l m0,2 l0,n-l
[c0 ... ...
mk-l,0 mk-l,l mk-l,2 ¾-l,n-l
Cas de codes en bloc systématique
Dans le cas où le code est systématique à gauche, la séquence codée s'écrit [ 0 · · · ik_lck ■■■cn_1 ] . La transformée inverse de l'opération de codage consiste à analyser le mot reçu pour déterminer s'il s'agit d'un mot de code possible. S'il ne s'agit pas d'un mot de code possible, il faut le remplacer par le mot de code se trouvant à distance minimale du mot de code reçu. Ensuite, comme le code est systématique, l'information est obtenue en supprimant les n-k derniers bits du mot. Autrement dit, il est possible d'imposer, par le choix de la séquence d'entrée, la valeur en sortie des k premiers bits du mot codé. Les valeurs des n-k bits restants se déduisent alors des valeurs choisies pour les k bits qui ont été forcés. Il en est exactement de même pour un code en bloc systématique à droite.
Cas de codage en bloc issus de codes cycliques Les codes en bloc utilisés couramment sont des codes en bloc cycliques ou bien sont dérivés de codes en bloc cycliques par poinçonnage ou raccourcissement.
Dans le cas d'un code en bloc cyclique, si [c0 ... cn_y} est un mot de code, toute permutation circulaire du mot [c; C;+1 ... cn_y c0 ... cM] est aussi un mot de code.
En écrivant sous forme polynômiale les mots de code c(x)= c0 + c1 +c2 x2 +...+c„_1 ""1 , tous les mots de codes apparaissent comme des multiples d'un même polynôme g(x)=g0 + gl-x+g2-x 2+...+ gn_k -x"~k , de degré n-k, appelé polynôme générateur du code.
Un mot d'information [i0 ... ik_ ] peut aussi s'écrire sous forme polynômiale i(x)=i0+il-x+i2-x 2+...+ik_l-xk~l. Il est toujours possible d'écrire l'opération de codage sous forme systématique à droite. Cette opération de codage consiste à calculer la division de i(x)-x"~k par g(x). Le reste de la division est v(x) (de degré inférieur ou égal à n-k-1 ) et le quotient de la division est k(x).
On a donc i(x)-x n~k =k(x)- g(x)+v(x) , et c(x) = i(x)-x n~k +v(x) = k(x)-g(x).
Comme v(x) est de degré inférieur ou égal à n-k-1 , les valeurs des coefficients de c(x) pour les degrés supérieurs ou égaux à n-k sont les coefficients de i(x) décalés de n-k.
Il est donc toujours possible d'écrire les codes en bloc cycliques sous forme systématique à droite, et donc d'imposer la valeur des k derniers bits qui sont égaux aux bits d'information. Comme le code est cyclique, toute permutation circulaire d'un mot de code est aussi un mot de code, cela signifie qu'il est aussi possible, toujours pour les codes cycliques, d'imposer la valeur de tout groupe de k bits consécutifs d'un mot de code.
Par ailleurs, la dépendance entre les valeurs des bits en entrée du codeur et les bits en sortie du codeur est linéaire. Les valeurs des bits qui doivent être forcés en entrée du codeur dépendent de façon linéaire des valeurs des autres bits en entrée du codeur et des valeurs des bits forcés en sortie du codeur.
Cas général des codes en bloc
Dans le cas plus général où le code n'est pas systématique ni issu de codes cycliques, une condition suffisante pour pouvoir imposer la valeur d'un groupe de d bits en sortie du codeur, avec d inférieur ou égal à k, est que l'ensemble des positions p-i,p2, ...pd, des bits dans la séquence codée doit être tel que la sous-matrice de la matrice génératrice du code :
mk-l,Pl mk-l,p2
Figure imgf000022_0001
est de rang plein, c'est-à-dire de rang égal à d.
En effet lorsque cette condition est remplie, il est possible de déterminer la séquence [¾ ... ^.J en entrée du codeur qui permet de fixer les valeurs de d bits ou symboles dans la séquence codée en résolvant le systè 'équations suivant :
Figure imgf000022_0002
bits ou symboles dont la valeur est fixée dans la séquence codée, les indices Pi, P2, - - -Pd, désignant les positions des bits ou symboles dans la séquence de n bits ou symboles.
Ainsi, pour tous les codes en bloc usuels, qui sont systématiques, ou cycliques, ou construits à partir de codes cycliques, c'est à dire pour la plupart des codes usuels, il est possible d'imposer, par le choix des entrées du codeur, n'importe quel groupe de k bits consécutifs parmi les n bits du vecteur codé. Par ailleurs, dans le cas de deux mots de code successifs, en imposant les k derniers bits du 1 er mot de code et les k premiers bits du 2nd mot de code, il est possible d'imposer la valeur d'un groupe de 2k bits successifs sur une séquence binaire comprenant au moins deux mots de codes. Dans le cas le plus général, la sous-matrice de la matrice génératrice du code en bloc correspondant aux positions des bits ou symboles à fixer est de rang plein. Cependant dans certains cas, certaines sous-matrices de la matrice génératrice peuvent ne pas être de rang plein. Un tel cas est illustré sur un exemple non limitatif d'un code de Hamming (7,4) dont la matrice génératrice M(7,4) est donnée par
Figure imgf000023_0001
Le polynôme générateur de ce code est g(x) = i + x + x 3 . Pour ce code il est possible d'imposer les 4 derniers bits (m0 à m3) du mot de code car le codage est systématique à droite. Pour obtenir le mot de code suivant :
[c0 cl c2 m0 ml m2 m3 ] , il suffit de coder le vecteur d'information i(x) = [m0 ml m2 m3 ] .
L'opération de codage est représentée par la relation suivante :
cwdrote M = *'(*)· xn~k + v(x) = g(x) , où ksysÂroite (x) est le vecteur à coder et csys4roite (x) est le mot de code obtenu .
Il est également possible d'imposer, par exemple, les 4 premiers bits du mot de code aux valeurs du vecteur d'information [m0 m1 m2 m3 ] . Pour cela il faut trouver le vecteur d'information qui, une fois codé, donne le mot de code suivant :
S (X) =™0 +™1 ' X +™2 ' ^ +™3 ^ + C '^ + ^s '^ + C ^ ■
Pour calculer ce vecteur d'information ksys gauche (x) , on utilise la propriété que le code est invariant par permutation circulaire. On passe d'un codage systématique à droite à un codage systématique à gauche par 4 permutations circulaires vers la droite. Donc le mot de code
[c0 cx c2 m0 ml m2 m3] devient le mot de code
[m0 n m2 m3 c0 c2] en effectuant ces 4 permutations circulaires. Le mot de code [m0 ml m2 m3 c0 cjest obtenu en codant le vecteur d'information i'(x) = [m3 c0 c2] (car le code est systématique à droite).
Par contre, on peut remarquer que si on considère la deuxième, la quatrième, la cinquième et la sixième colonne de la matrice génératrice du code M(7,4), on obtient la sous-matrice suivante qui n'est pas de rang plein, les coefficients de sa dernière ligne étant égaux à 0 :
Figure imgf000024_0001
En effet, le rang d'une matrice correspond au nombre de colonnes indépendantes de la matrice ou de façon équivalente au nombre de lignes indépendantes de la matrice.
Il n'est donc pas possible de forcer les valeurs de ces 4 bits (le deuxième, le quatrième, le cinquième et le sixième) du mot codé : si on force la valeur de 3 de ces bits, la valeur du quatrième bit se déduit des valeurs imposées aux trois bits forcés.
On ne peut donc pas, pour tout code (n, k) de rendement kln, forcer la valeur de n'importe quel groupe de A: bits. Par contre, pour les codes utilisés le plus fréquemment, il est possible de forcer la valeur de tout groupe de k bits consécutifs lorsque la sous-matrice de la matrice génératrice du code associée aux positions des bits à fixer est de rang plein. On précise ci-dessous les dépendances entre les valeurs des bits en entrée du codeur et les valeurs des bits en sortie du codeur.
- Si on souhaite imposer la valeur d'un nombre limité I, inférieur à k, de bits en sortie du codeur, il suffit d'imposer la valeur de I bits en entrée du codeur.
- Par contre, la valeur de ces bits dépend non seulement de la valeur du motif généré en sortie du codeur mais aussi des valeurs des autres bits en entrée du codeur (qui sont a priori aléatoires car liées à l'information utile).
1 1 0 1 0 0 0
0 1 1 0 1 0 0
En reprenant l'exemple de la matrice de codage (7,4) =
1 1 1 0 0 1 0
1 0 1 0 0 0 1 si l'on veut forcer la valeur des 2 premiers bits codés, c0 et c-i, on peut choisir un vecteur d'information i{x) = [f0 /! i0 ïj , où i0 et sont des bits d'information laissés libres et f0 et des bits forcés pour obtenir le motif voulu. Les valeurs qu'il faut choisir pour f0 et afin d'obtenir les valeurs voulues de c0 et Ci sont données par les relations :
Figure imgf000025_0001
Cela illustre que les valeurs des bits forcés en entrée du codeur (f0 et f-i) dépendent de façon linéaire des valeurs des bits du motif en sortie du codeur (c0 et c-i) et des valeurs des autres bits en entrée du codeur. Codes convolutifs
Les codes convolutifs constituent la deuxième grande famille des codes correcteurs d'erreurs. Alors que les codes linéaires en blocs permettent de découper le message en blocs de k symboles, les codes convolutifs appliquent une fenêtre glissante de symboles sur le message et produisent une séquence continue de symboles codés.
En général, les symboles sont binaires (i.e. à valeur 0 ou 1 dans le corps de Gallois GF(2), « + » désigne l'addition modulo 2 et « . » désigne la multiplication modulo 2). Le plus souvent les codes convolutifs ont pour paramètre / =1 et le rendement du code est donc de la forme Mn. Soit ¾ un symbole d'information, les symboles de parité bj associés au symbole a\ sont définis par la relation de convolution suivante, où ge j sont les coefficients de rfk polynômes de degré m à coefficients et valeurs dans le corps de Gallois GF(2) (le code est entièrement défini par l'ensemble des coefficients ge,j,i, e = 0, m, j=0.../ -1 , i=0...n-1 ) :
= Σ Σ Se . V Î i = 0 - 1, V/? .
Les n symboles en sortie du codeur dépendent linéairement des / *(m+1 ) derniers symboles en entrée du codeur.
A partir d'un code de rendement 1 /n, des codes dit « dérivés », correspondant à /o1 , peuvent être construits par poinçonnage (le plus souvent / =n-1 après poinçonnage).
Plus généralement, lorsque le rendement du code est égal à k/n, le codage convolutif est un codage périodique de période k bits sur le signal binaire en entrée. Pour chaque nouveau groupe de k bits, n bits codés sont calculés. Les n bits codés sont des combinaisons de bits portant sur les (m+1 ) derniers groupes de A: bits, m est la longueur de contrainte du code.
On illustre à présent sur un exemple non limitatif, l'étape du procédé selon l'invention qui consiste à inverser la fonction de transfert d'un code convolutif, autrement dit à déterminer la séquence de bits à produire en entrée pour obtenir en sortie une séquence codée dans laquelle la valeur et la position d'un nombre prédéterminé de bits sont fixées.
Exemple non limitatif d'un code convolutif de rendement ½ On considère un code binaire convolutif usuel, dont les registres sont représentés sur la figure 5, de rendement 1/2 et de longueur m+1 =7 définit par deux polynômes de degrés 6 définis en notation octale par (171 , 133). Ces deux polynômes s'écrivent Gi(X)=1 + X + X2 + X3 + X6 et G2(X)= 1 + X2 + X3 + X5 + X6 et correspondent aux relations de récurrence b2n=an + an-i + an-2 + an-3 + an-6 et b2n+i = an + an-2 + an-3 + an-5 + an-6 dans le corps de Galois GF2 (« + » désigne l'addition modulo 2). Les polynômes Gi et G2 sont appliqués aux bits en entrée pour former respectivement les bits de sortie d'indice pair et les bits de sorties d'indice impair entrelacés ensuite deux à deux sous la forme b2nb2n+i pour former un flux binaire de taille égale à un multiple de 2. On illustre ci dessous la possibilité de choisir le train binaire en entrée de manière à générer des motifs voulus après codage.
Pour ce code, à chaque période, pour un bit produit en entrée du codeur, deux bits sont générés en sortie. Suivant l'état des registres du codeur, les deux bits (b2n, b2n+i) en sortie sont à choisir parmi soit (0,0) ou (1 ,1 ), soit (0,1 ) ou (1 ,0). En effet, le dernier bit qui entre dans le codeur est utilisé pour le calcul de chacune des deux sorties du codeur : en changeant ce bit, on change les valeurs des deux sorties. Cela signifie que, pour un état du registre donné, les deux bits possibles en sortie sont à choisir parmi deux groupes complémentaires. Il est donc toujours possible de choisir le bit en entrée de manière à forcer la valeur d'un des deux bits de sortie. On peut donc aisément avec ce code forcer un bit sur deux en sortie du codeur.
En pratique, pour les codes les plus performants utilisés dans un modem, les groupes de bits en sorties, pour un état du codeur, sont choisis de manière à être à distance maximale les uns des autres. Pour ces codes, le dernier bit qui entre dans le codeur est utilisé pour le calcul de chacune des deux sorties du codeur. On peut donc, pour tous les codes de rendement 1/2 usuels, forcer la valeur d'un bit sur deux en sortie du codeur.
On démontre à présent qu'il est également possible de choisir une série de bits en entrée du codeur de façon à obtenir en sortie du codeur une séquence codée comprenant une série de bits consécutifs de valeur fixée. Nous considérons à nouveau l'exemple précédent du codeur r=kln=M2, (171 , 133) de longueur m+1 =7. Pour ce codeur, la réponse impulsionelle, c'est-à- dire la réponse du codeur à une séquence binaire d'entrée comprenant un bit de valeur 1 précédé et suivi de bits ayant tous la valeur 0, est donnée par la séquence 1 1 101 1 1 10001 1 1 , de longueur 14=2m+2.
L'opération de codage peut s'écrire sous la forme matricielle, représentée en figure 6, où les lignes de la matrice génératrice du code correspondent à la réponse impulsionelle du codeur, décalées de 2 bits d'une ligne à l'autre (car n=2), ou plus généralement décalées de n bits d'une ligne à l'autre lorsque le code est de rendement 1 /n.
On obtient alors un formalisme identique à celui utilisé pour les codes en blocs linéaires, c'est-à-dire que la séquence codée est obtenue en effectuant le produit matriciel de la séquence d'information avec la matrice génératrice définie ci-dessus.
La même règle précédemment édictée concernant les codes en blocs linéaires peut ainsi être appliquée aux codes convolutifs, c'est-à-dire qu'il est possible d'imposer la valeur et la position d'un ensemble de bits en sortie du codeur si et seulement si la sous-matrice M correspondant aux colonnes des bits de sortie est de rang plein, ce qu'illustre la figure 7.
On voit donc que pour ce code convolutif, il est possible de forcer la valeur de 14 bits consécutifs en sortie du codeur, à partir des entrées. On peut aussi interpréter ce résultat du point de vue des relations de parité entre bits codés. Ces relations -déterministes- caractérisent de manière biunivoque les dépendances vérifiées par les groupes de bits codés. En d'autres termes, les valeurs des bits codés correspondant à une relation de parité sont inter-dépendantes, Les valeurs des bits codés ne correspondant pas à une relation de parité peuvent être fixées indépendamment les unes des autres. Le code précédemment considéré a des relations de parité de longueur 14 et espacées de 2 bits. Il est donc possible de choisir 14 bits codés consécutifs ne correspondant à aucune relation de parité entière, ce qui signifie que leurs valeurs peuvent être fixées de manière indépendante.
Plus généralement il est possible d'imposer la valeur et la position d'un ensemble de bits en sortie du codeur si et seulement si la sous-matrice m, m, m, m,
est de rang plein, avec rrij les mk- Pl ™k- P2 mk-i,Pi - ™k- Pd
coefficients de la matrice génératrice et p-i ,p2, ...pd, l'ensemble des positions des bits dont la valeur est fixée dans la séquence codée. Finalement, dans le cas d'un code de rendement ½, le nombre maximum de bits successifs dont il est possible de fixer la valeur est égal à la longueur de la réponse impulsionnelle du code, c'est-à-dire 2m+2 où m est la longueur de contrainte du code. Exemple non limitatif d'un code convolutif poinçonné construit à partir d'un code convolutif de rendement ½
Pour les codes poinçonnés, qui présentent une redondance plus faible, il est possible de forcer un plus grand nombre de bits consécutifs en sortie du codeur. Par exemple, le code défini par les polynômes précédents (171 , 133) peut être poinçonné pour obtenir un code de rendement 3/4. Les relations de parité de ce code ont une longueur 26 (1 1 1 1 1 10101 101 100101001 1 1 1 1 ) et sont espacées de 4 bits. Cet exemple est illustré à la figure 8 sur laquelle sont représentés les indices 800 des bits en sortie du codeur, une portion P2s de 28 bits consécutifs ne comportant aucune relation de parité entière et 3 relations de parités R1 ,R2,R2 liées audit code, de longueur égale à 26 bits. Les relations de parités sont vérifiées pour toutes les séquences de 26 bits démarrant sur un indice décalé de 4 bits pour chaque nouvelle séquence. Par analogie directe avec ce qui précède, il est donc possible de choisir les valeurs prises par un groupe de 4(6+1 )=28 bits. Cas général des codes convolutifs usuels
Pour le cas plus général d'un code convolutif de rendement (n-1 )/n, et de longueur de contrainte m, les relations de parité sont généralement de longueur n - m + 2 (dans le cas de l'exemple précédent, on avait m=6 et n =4 après poinçonnage, les relations de parité étaient de longueur 26). Dans ce cas, et par analogie avec ce qui précède il est possible de choisir les bits en entrée du codeur de manière à forcer la valeur de n (m + ï) bits consécutifs en sortie du codeur. On voit donc qu'avec les codes convolutifs, il est possible, comme pour les codes en bloc de forcer la valeur de certains bits codés, éventuellement consécutifs et parfois en grand nombre. La condition pour que cette opération soit possible est que la matrice formée par les colonnes de la matrice de codage correspondant aux bits forcés soit de rang plein.
II est en particulier possible de forcer la valeur de séquences de bits consécutifs de longueur significative, particulièrement quand le rendement du code est proche de 1 et quand la mémoire m du code est importante.
De même que pour les codes en bloc, la dépendance entre les valeurs des bits en entrée du codeur et les bits en sortie du codeur est linéaire. Les valeurs des bits qui doivent être forcés en entrée du codeur dépendent de façon linéaire des valeurs des autres bits en entrée du codeur et des valeurs des bits forcés en sortie du codeur.
Turbo-Codes produit
L'invention s'applique également aux codes correcteurs de type turbo- codes produit.
Les turbo-codes sont des codes correcteurs qui combinent au moins deux codes simples en entrelaçant les entrées de manière à ce que chacun des codes simples voit une série d'informations différentes d'une part, et que l'information propre à chaque bit, bloc ou message soit répartie sur ces voisins d'autre part. De ce fait, même si une partie des bits, des blocs ou des messages est altérée pendant la transmission, l'information correspondante existe encore peu ou prou sur des bits, blocs ou messages voisins. La procédure de décodage est itérative et collaborative entre chaque code simple. Elle fait intervenir une notion de confiance sur chaque bit, bloc ou message décodé et diffère la décision finale sur leurs valeurs (« décision douce » ou « soft décision » en anglais). Chacun des décodeurs transmet aux autres l'information issue de son propre décodage (dite information extrinsèque) qui est multiplexée à l'information en entrée des autres codeurs. Le bit, bloc ou message ainsi transmis est décodé une seconde fois par les autres codeurs simples, et l'information correspondante re-transmise vers les autres codeurs (d'où la dénomination « turbo » qui est liée à la procédure de décodage et non au code proprement dit).
Les codes simples employables sont multiples.
Il est possible d'utiliser des codes convolutifs. Des codes convolutifs récursifs et systématiques sont en pratique particulièrement adaptés. Les codes peuvent être placés en série ou en parallèle. La gestion astucieuse de l'entrelacement et de la détection/correction itérative des données par chaque code simple permet de démultiplier le pouvoir détecteur et correcteur du procédé global tout en limitant le nombre d'itérations et la complexité.
Une autre structure de codage turbo correspond à des codes produits. Dans la version la plus simple correspondant à des codes produits à deux k ■ k
dimensions, le code produit de rendement —— - est construit à partir de n n2 deux codes élémentaires Cl et C2 de rendement — et — . Les codes élémentaires utilisés sont des codes en bloc très simples (typiquement des codes de parité, des codes de Hamming ou bien des codes de Hamming étendus). Les nx - n2 bits successifs apparaissent comme une suite de n2 mots de code . En considérant le train binaire décimé d'un facteur /¾ , on obtient des mots du code C2.
Les turbo-codes produits, construits à partir de plusieurs codes en bloc s'apparentent à des codes en bloc quand il s'agit de déterminer s'il est possible de générer le motif voulu. En effet, l'opération de codage peut se décomposer en des opérations de codage et d'entrelacement.
Nous allons illustrer la décomposition d'un code produit en plusieurs opérations de codage et d'entrelacement à partir d'un exemple simple et non limitatif. Nous considérons un code produit construit à partir de deux codes k k
Cx et C2 de rendement— et— . L'opération de codage d'un bloc de kx - k2 bit peut se décomposer de la façon suivante :
- Un codage avec le code Cx du train binaire : le codage transforme k2 groupes de k{ bits en k2 groupes de n bits.
- Un entrelacement ligne/colonne simple : les bits sont écrits ligne par ligne dans une matrice de taille k2 lignes et n colonnes. Les bits sont ensuite lus colonnes par colonne.
- Un codage avec le code C2 du train binaire : le codage transforme nx groupes de k2 bits en nx groupes de n2 bits.
- Un entrelacement ligne/colonne simple : les bits sont écrits ligne par ligne dans une matrice de taille n lignes et n2 colonnes. Les bits sont ensuite lus colonnes par colonne. En pratique, si on considère une portion limitée de bits consécutifs d'un bloc de n - n2 bits codés (une portion de longueur n . k' sensiblement plus petite que n^ kz ), les contraintes du code C2 n'affectent pas cette portion car il n'existe aucune relation de parité liée au code C2 qui soit contenue entièrement dans cette portion de bits. En conséquence, si on considère une portion de bits consécutifs de taille inférieure à n - k2 , tout se passe comme s'il n'y avait que le code Cx quand il s'agit de déterminer les motifs qu'il est possible de forcer. A l'instar des codes en bloc, il est donc possible, notamment, de générer des motifs bits consécutifs de taille 2 - k .
Codes LDPC ÎLow Densitv Paritv Check)
Les codes LDPC sont des codes en bloc particuliers qui sont construits de manière à ce que les bits de parité soient calculés en faisant intervenir une relation de parité de poids faible. Il s'agit en pratique de codes en bloc systématiques (mais non cycliques) et l'analyse faite sur les codes en bloc s'applique par analogie à la description faite précédemment.
Les codes LDPC sont généralement de très grande taille. A l'instar de ce qui a été établi pour les codes en blocs, les codes LPDC permettent donc, notamment, de générer des motifs choisis avec des séries de bits consécutifs de grande longueur.
En résumé, pour tout code correcteur pour lequel l'opération de codage peut être réalisée en multipliant la séquence d'information par une matrice génératrice pour obtenir la séquence codée, il est possible de fixer la valeur et la position d'un ensemble de bits de la séquence codée en imposant une séquence binaire d'entrée particulière. Cette possibilité existe cependant uniquement si la sous-matrice, de la matrice génératrice, définie m, m, m, m,
Ό,ί¾
par est de rang plein, avec des mk-l,Pl mk-l,p2 mk- m k-l.
coefficients de la matrice génératrice et p-i ,p2, ...pd, l'ensemble des positions des bits dont la valeur est fixée dans la séquence codée. Une matrice de rang plein est une matrice dont toutes les colonnes sont indépendantes. Si cela est le cas il suffit de résoudre le système d'équations où [cp-i ...cpd] sont les
Figure imgf000034_0001
bits ou symboles dont la valeur est fixée dans la séquence codée sont les inconnues du système à fournir en entrée du codeur. La chaîne d'émission 400 peut également comporter un module d'embrouillage 403, également appelé brassage.
Le brassage, ou embrouillage, est utilisé pour rendre la séquence binaire à émettre la plus aléatoire possible, en vue d'améliorer la synchronisation symbole mais également de contribuer à la protection des contenus des messages brassés. Son but est de supprimer les longues suites de bits égaux à 0 ou à 1 qui empêchent une récupération correcte du rythme symbole. Il existe plusieurs types de brasseurs parmi lesquels les brasseurs synchrones nécessitant une référence temporelle préalable ou les brasseurs auto-synchronisant.
Cette transformation est inversible, l'opération d'embrouillage consiste à transformer un groupe de L bits en un autre groupe de L bits et l'opération d'inversion de la transformation du train binaire est une opération effectuée par un récepteur. Ainsi, la fonction de transfert inverse d'un brasseur ou embrouilleur est aisément déductible de sa fonction de transfert directe.
Dans le cas d'un embrouilleur synchrone, la dépendance entre la valeur i d'un bit en entrée de l'embrouilleur et la valeur c du bit en sortie de l'embrouilleur est affine. Suivant la position du bit considéré, la dépendance est soit c=i, soit c=i+1 .
Cas d'un embrouilleur synchrone
Dans le cas d'un embrouilleur synchrone, une séquence pseudo aléatoire est ajoutée modulo 2 au signal binaire à embrouiller. La série binaire {... , ek, ek+i , ...} représentant la séquence d'embrouillage est périodique, de période L longue. Les séquences les plus couramment utilisées pour l'embrouillage sont des séquences de longueur maximale, construites à partir d'un registre à décalage. Ces séquences sont générées par un registre à décalage rebouclé suivant un polynôme primitif E(X) = 1 + c-i .X + . . . + CP.Xp de degré P. On obtient une séquence de période L= 2P-1 . Les séquences utilisées pour l'embrouillage peuvent cependant être tronquées. La k-ième sortie ek du registre à décalage vérifie la relation de récurrence ek = c-i . ek-i + ...+ cP. ek-P, avec c-i , . . . , cP des coefficients constants dans le corps de Galois GF2 indépendants des données d'entrées et des données embrouillées, « + » désignant toujours l'addition modulo 2 dans GF2. Pour une série binaire en entrée notée {... , bk, bk+i , ...}, la transformation F opérée par un embrouilleur synchrone peut s'écrire F({... , bk, bk+i , ...})={... , b'k, b'k+i , ...} avec b'k = bk + ek. La transformation F est parfaitement inversible. En effet, cette transformation F est égale à son inverse F"1=F puisque bk = b'k + ek et sachant que ek + ek =0 dans le corps de Galois GF2. L'opération F consiste en une nouvelle addition modulo 2 de la valeur des bits embrouillés par les sorties du même registre à décalage qu'à l'émission pour produire une séquence désembrouillée de longueur identique. Afin de pouvoir forcer le train binaire en sortie d'un embrouilleur synchrone, il suffit d'être correctement synchronisé avec l'opération d'embrouillage. Autrement dit, les positions des indices k ou de début de période doivent coïncider avant d'appliquer la transformation F"1=F aux bits embrouillés. Cas d'un embrouilleur auto-synchronisant
Dans le cas d'un embrouilleur auto-synchronisant, les états du registre sont remplis avec un nombre fini de données embrouillées. La sortie du registre est additionnée modulo 2 au bit de donnée en entrée pour former le nouveau bit embrouillé.
La transformation F, opérée par un embrouilleur auto-synchronisant est définie par un registre à décalage de polynôme primitif E(X) = 1 + d.X + .. .+ CP.Xp de degré P de période L= 2P-1 et s'écrit pour une série binaire en entrée notée {..., bk, bk+1 , ...} sous la forme : F({..., bk, bk+1 , ...})={..., b'k, b'k+i , ...} avec b'k = bk + c-i . b'k-i + ...+ cP. b'k-P (« + » désignant toujours l'addition modulo 2 dans GF2). Ceci permet d'effectuer le désembrouillage en réception de façon simple et sans avoir besoin de se synchroniser au préalable. En réception, on injecte les bits embrouillés b'k-i , ...,b'k-P dans le même registre qu'à l'émission pour reconstituer la sortie bk = b'k + c-i . b'k-i + ■■■+ cP. b'k-P.
La difficulté pour forcer les bits en sortie provient ici de ce que l'expression des états du registre en fonction des données d'entrées bk (données non embrouillées) fait intervenir un nombre illimité desdites données d'entrée. Autrement dit toutes les entrées bk depuis la mise en route de l'embrouilleur interviennent dans la valeur des états du registre.
Pour pouvoir forcer la valeur des données embrouillées, il est indispensable d'avoir accès de façon synchrone aux données embrouillées pour pouvoir adapter les données d'entrée de façon dynamique. Cette condition est nécessaire à l'application de l'invention si la chaîne d'émission comporte un embrouilleur auto-synchronisant.
La chaîne d'émission 400 peut également comporter un module d'entrelacement 404. L'entrelacement est très utilisé sur les canaux de transmission pour lesquels les occurrences des erreurs sont regroupées par paquets. Sa fonction est de répartir aussi uniformément que possible lesdites erreurs. En réception, les erreurs sont, après désentrelacement, placées de telle façon qu'elles impactent des mots de code différents. Ces erreurs peuvent alors être considérées comme dé-corrélées, et le pouvoir correcteur des décodeurs permet d'en minimiser l'impact. L'entrelacement apparaît aussi comme un moyen d'introduire de la diversité temporelle dans la chaîne de transmission et contribue de ce fait à protéger celle-ci des évanouissements, des interférences et des brouillages éventuels. De nombreux entrelaceurs sont constitués par une table, les bits en entrée sont alors rangés par lignes dans la table, et les bits en sortie sont produits par lecture en colonne de la table.
La transformation opérée par un entrelaceur est également une opération inversible. Sa fonction de transfert inverse est déductible de sa fonction de transfert directe. En effet, il s'agit d'une transformation qui transforme un bloc de L bits en un autre bloc de L bits, en permutant simplement l'ordre des bits. Afin d'obtenir un bloc de bits voulu après entrelacement B'=b'k, ...b'k+L-i , il suffit d'être synchronisé sur le bloc et d'appliquer sur ce train binaire B' la permutation inverse, ce qui correspond à l'opération de dés-entrelacement effectuée classiquement par un récepteur. On obtient alors un bloc de bits B= bk, ...bk+L-i , qui une fois entrelacé, est strictement égal au train binaire B.
La chaîne d'émission 400 peut également comporter un module de mise en trame 405. La mise en trame 405 permet au récepteur de se synchroniser sur les transformations du train binaire telles que les opérations d'entrelacement ou de décodage, puis de récupérer des données structurées sous la forme d'un multiplexage de plusieurs flux ou de données sous forme de mots ou d'octets. Pour cela, une fois les données structurées sous forme de trames correspondant à des motifs d'ordonnancement périodiques, la synchronisation du récepteur sur les trames s'effectue à l'aide de motifs périodiques synchrones des trames. Chaque trame est ainsi précédée, et/ou suivie, et/ou contient un mot de synchronisation spécifique utilisé pour effectuer la synchronisation du récepteur sur les trames reçues. Plusieurs trames peuvent également être regroupées pour former une multi-trame ou une hyper-trame. Les motifs de synchronisation utilisés pour la mise en trame sont répétés dans la séquence émise et peuvent être détectés et brouillés comme cela a été expliqué précédemment.
La mise en trame limite la possibilité de forcer le signal modulé voulu puisque certains bits prennent des valeurs imposées à intervalle régulier, et qu'il est nécessaire de garder ces bits pour le bon fonctionnement du récepteur en liaison avec l'émetteur. Cette transformation n'est donc pas surjective pour des blocs de données dont la taille en sortie dépasse celle d'un bloc de données utiles par trame.
Toutefois, la mise en trame n'occupe qu'une part très limitée (et temporellement bien délimitée) du débit total (exemple : motif de début de trame n'utilisant que quelques symboles, etc.) et n'empêche pas de générer le signal codé voulu au sein d'une trame.
Ce point n'est donc pas un écueil particulier pour la mise en œuvre de l'invention.
La chaîne d'émission 400 peut également comporter un module de codage binaire à signal 406.
Le codage binaire à signal est utilisé pour adapter le signal au canal de transmission. Il transforme le message numérique en un signal électrique en bande de base ou en un signal à basse fréquence. On peut citer deux grandes classes de codes binaires à signal, les codes de transcodage NRZ (Non Remise à Zéro) et les codes alphabétiques.
La transformation opérée par un codeur binaire à signal est une opération inversible. Sa fonction de transfert inverse est donc déductible de sa fonction de transfert directe. La chaîne d'émission 400 comporte enfin un modulateur 407 qui transforme notamment la séquence binaire en une séquence de symboles modulés. Les symboles sont pris dans un ensemble complexe appelé constellation. Un symbole peut regrouper plusieurs bits. On peut citer par exemple, les modulations de phase numérique ou PSK (Phase Shift Keying) ou les modulations d'amplitude numérique ou QAM (Quadrature Amplitude Modulation).
La transformation opérée par un modulateur est une opération inversible. Sa fonction de transfert inverse est donc déductible de sa fonction de transfert directe.
D'après ce qui précède, les transformations appliquées dans la chaîne d'émission sur le train binaire sont réversibles, c'est à dire qu'il est possible à partir du train binaire en sortie de retrouver le train binaire d'entrée. En pratique, de la redondance est même ajoutée de manière à pouvoir retrouver le signal binaire d'origine en présence d'erreurs sur le train binaire codé.
Toutefois, toujours d'après ce qui précède, certaines fonctions mises en œuvre par la chaîne d'émission d'un système de communications peuvent ne pas être toujours surjectives ni inversibles. Il peut arriver qu'un train binaire codé TBC que l'on voudrait forcer en sortie de module ne corresponde à aucune série de bits « utile » TBU en entrée de module. C'est le cas notamment pour une fonction de codage correcteur en bloc ou convolutif qui ne respecte pas les critères énoncés précédemment ou de toute autre opération de codage non bijective. Dans un tel cas, il n'est pas possible de déterminer la fonction de transfert inverse F"1 de la chaîne d'émission globale. Pour contourner cette difficulté, deux variantes de réalisation de l'invention sont envisagées. Une première variante consiste à rechercher, parmi l'ensemble F({TBU}) des séquences modulées qu'il est possible d'obtenir en sortie de chaîne d'émission à partir de l'ensemble {TBU} des séquences binaires possibles en entrée de chaîne d'émission, la séquence binaire T' qui minimise la distance entre la transformation modulée en sortie F(T') de la séquence T' et la séquence modulée D recherchée qui contient au moins un motif de synchronisation factice SYNCF positionné à l'emplacement souhaité. La distance considérée peut, par exemple, être une distance au sens des moindres carrés calculée en intégrant la différence entre une séquence possible F(T), T appartenant à l'ensemble {TBU}, et la séquence recherchée D sur un intervalle temporel fixé. Un critère possible peut être calculé à l'aide de la relation suivante :
Vr e {?¾[/}; C{T, D) = \\F{T) - - D{tf dt
Figure imgf000040_0001
On recherche ensuite la séquence d'entrée T' e {TBU} de la chaîne d'émission qui minimise le critère C : T' = Argmin [C( , D)] .
Te{TBU}
Toutefois, la mise en œuvre pratique de cette variante doit tenir compte de deux contraintes principales.
D'une part, pour des raisons de complexité, il n'est pas possible en pratique d'obtenir l'image F{TBU} des signaux modulés en sortie de chaîne d'émission correspondant à l'ensemble de tous les trains binaires utiles possibles (autrement dit, correspondant à l'intégralité de l'ensemble {TBU}), mais seulement un sous-ensemble restreint de cette image.
D'autre part, on peut simplifier la mise en œuvre de l'invention en se basant sur les supports temporels principalement liés aux opérations d'entrelacement, de codage et de mise en trame. En effet, il n'est pas utile en pratique pour la mise en œuvre de l'invention de considérer des trains binaires T utiles dans l'ensemble {TBU} dont les signaux modulés F(T) en sortie (après codage et entrelacement notamment) se trouveraient dispersés sur des intervalles de temps trop longs, ou sur un trop grand nombre de trames en sortie, ou dont la distribution des positions des symboles serait trop lacunaire.
En pratique donc, cette variante de l'invention peut être mise en œuvre en restreignant l'ensemble {TBU} à un sous-ensemble {TBU'} qui ne comprend que des séquences de bits utiles T dont les longueurs et positions après passage dans la chaîne d'émission (et notamment après passage dans les modules de codage et d'entrelacement) correspondent à des motifs factices SYNC'F , le cas échéant sous optimaux vis à vis du leurrage d'un système d'interception et brouillage, mais compatibles du standard de mise en œuvre du système de télécommunication en terme de positions, de récurrence et de périodicité trame, et donc facile à générer et à insérer dans les trames de données utiles. La structure temps/fréquence et/ou le choix des positions, longueurs et récurrences des signaux factices SYNC'F approchant au sens du critère mentionné plus haut les signaux factices SYNCF désirés en sortie, sont fixés en se basant sur les périodicités trames de la transmission et en éloignant autant que possible (dans le domaine temps/fréquence) les motifs factices des données véritablement utiles à la synchronisation et à la démodulation du récepteur. Par exemple, dans une transmission de type TDMA (Time Division Multiple Access) employant des signaux transmis sous forme de paquets ou bursts en anglais avec ou sans évasion de fréquence, on placera les motifs factices à des positions différentes de celles des motifs réels, en fin de paquet plutôt qu'en début de paquet, sur des fréquences balises fictives plutôt que sur celles véritablement employées. Dans une transmission multiplexant plusieurs flux utilisateur par des codes orthogonaux, on utilisera comme motifs factices des codes orthogonaux à l'ensemble des codes effectivement employés par les utilisateurs. L'ensemble restreint {TBLT} est ensuite pré-déterminé en inversant pour les motifs SYNC'F, analytiquement ou par simulation, les modules de la chaîne d'émission et notamment les modules d'entrelacement et les modules de codage.
Ceci permet notamment de simplifier la mise en œuvre de l'invention en concentrant la recherche des séquences binaires T dans l'image inverse (notamment par les transformations de codage et d'entrelacement) d'un ensemble restreint de motifs factices SYNC'F en sortie, approchant correctement la séquence factice désirée SYNCF au sens du critère précédemment mentionné, et correspondant au plus à la durée d'une trame en sortie de chaîne d'émission (et/ou à la durée d'une trame d'information utile en entrée de ladite chaîne d'émission). On périodise les séquences binaires T ainsi obtenues par trame d'information utile pour générer en sortie des motifs factices eux aussi périodiques et de période indexée sur celle de la trame du signal en sortie. Le calcul des positions des bits de la séquence binaire T' pour un motif factice en sortie peut alors être réalisé une fois pour toutes, le calcul de la dépendance des bits de la séquence binaire T' aux bits d'information voisins peut aussi être réalisé une fois pour toutes.
En pratique, pour générer lesdites séquences binaires T, on doit donc forcer la valeur de certains bits utiles (situés en entrée du codage canal) à des positions précises. La transformation appliquée consiste à déterminer tout d'abord un partitionnement de la trame des données utiles en inversant les modules d'entrelacement codage : ceci détermine des positions bien précises, sur lesquelles, au lieu de transmettre des données utiles, on remplace les bits d'information utiles par des bits utiles forcés servant à générer les séquences factices après entrelacement et codage. Par contre, ces positions étant déterminées, les valeurs de ces bits utiles factices peuvent changer selon la valeur des bits d'information utiles voisins (variables et aléatoires) : la valeur de chacun de ces bits utiles forcés dépend non seulement des valeurs des bits factices codés désirés mais aussi des valeurs de certains bits utiles voisins (selon le schéma d'embrouillage et de codage). Ces dépendances sont linéaires ou affines, ceci signifie que la valeur de chaque bit utile forcé s'exprime comme la somme de bits factices en sortie de codage et de bits d'information utiles voisins (i.e. dépendance linéaire aux bits d'information utiles plus éventuellement une inversion des bits forcés codés).
Finalement, dans cette variante simplifiée de mise en œuvre de l'invention,
- les positions que prennent ces bits utiles forcés sont déterminées en partant de la position et des valeurs des séquences factices SYNC'F et en remontant les transformations du train binaire une par une,
- les relations de dépendance linéaires entre les valeurs que prennent ces bits utiles forcés et les bits d'information utiles voisins (variables et aléatoires) sont déterminées elles aussi en remontant les transformations du train binaire une par une.
Si tous les étages de la chaîne d'émission sont concernés, les étapes clés portent sur l'inversion des opérations d'entrelacement et de codage correcteur.
Restant à l'échelle d'une trame de signal en sortie de chaîne d'émission, les positions et relations de dépendances des bits utiles factices dans le flux d'information utile sont fixes. Ces positions et relations de dépendance peuvent être calculées une fois pour toute puis être appliquées pour le calcul et le positionnement des bits forcés sur chaque trame successive. A la réception, on récupère trame par trame les données démodulées et décodées. Les bits utiles factices qui ont servi à générer les séquences factices après codage sont de position connue a priori du récepteur qui les retire directement du train de bits d'informations démodulé/décodé.
Une seconde variante de réalisation de l'invention consiste à appliquer l'invention à un sous ensemble situé en aval de la chaîne d'émission constitué de blocs en série dont les fonctions de transfert sont toutes inversibles. En pratique, on identifie la portion de longueur maximale de la chaîne de transmission pour laquelle l'inversion du train binaire peut être réalisée de façon satisfaisante. Pour cela on remonte depuis le signal en sortie de modulateur vers la séquence de données utiles à émettre. Le train binaire destiné à produire des signaux modulés D(t), contenant une séquence de synchronisation factice, n'est injecté qu'au niveau de l'entrée de ce sous-ensemble, autrement dit en sortie de la première fonction non inversible de la chaîne d'émission dans l'ordre séquentiel inverse des fonctions d'émission (allant du modulateur - fin de la chaîne- au codeur correcteur - début de la chaîne). Cette seconde variante de l'invention est par exemple appliquée si la chaîne d'émission comporte un dispositif de chiffrement ou cryptographie dont la fonction présente par nature un inverse non déterminable.
Le procédé selon l'invention peut se décliner avec des séquences factice (SYNCF) présentant des combinatoires significatives et des périodicités ou des variations lentes, de manière à maintenir au cours du temps la combinatoire d'analyse et à pénaliser la capacité d'identification et de stockage de la fonction « interception » du système d'interception et de brouillage leurré.
Le procédé selon l'invention peut s'implémenter à partir d'éléments logiciel. Un tel logiciel peut être exécuté par l'équipement émetteur de sorte à modifier la séquence binaire utile à émettre qui est par exemple produite par un applicatif. Il peut également être exécuté par un ordinateur connecté audit émetteur dans le but de le paramétrer.
Le procédé selon l'invention peut être disponible en tant que produit programme d'ordinateur sur un support lisible par ordinateur. Le support peut être électronique, magnétique, optique, électromagnétique ou être un support de diffusion de type infrarouge. De tels supports sont par exemple, des mémoires à semi-conducteur (Random Access Memory RAM, Read-Only Memory ROM), des bandes, des disquettes ou disques magnétiques ou optiques (Compact Disk - Read Only Memory (CD-ROM), Compact Disk - Read/Write (CD-R/W) and DVD).
L'invention trouve application pour tout système de communication que l'on souhaite rendre plus robuste à l'interception et au brouillage, en particulier, l'invention s'applique au rétrofit de systèmes de communication de génération ancienne devenus de ce fait vulnérables aux intercepteurs et aux brouilleurs modernes.

Claims

REVENDICATIONS
Procédé de leurrage contre un système d'interception et/ou de brouillage, consistant à générer, dans un signal à émettre, au moins une séquence factice (SYNCF) de sorte à leurrer ledit système tout en préservant la synchronisation avec un récepteur dudit signal émis, ledit procédé étant caractérisé en ce qu'il comprend les étapes suivantes :
- Définir ladite séquence factice (SYNCF) et sa position temporelle et/ou fréquentielle au sein du signal à émettre, les valeurs des symboles de ladite séquence factice et leurs positions temporelles et/ou fréquentielles étant différentes de celles des symboles d'une séquence de synchronisation (SYNC) que comporte ledit signal,
- Estimer la valeur et la position des bits factices (BF) à insérer au sein de la séquence de données (Du,T) à émettre en entrée de la chaîne d'émission ou d'une sous-partie de la chaîne d'émission de sorte à obtenir, dans la séquence produite en sortie de la chaîne d'émission, la valeur et la position temporelle prédéfinies des symboles de ladite séquence factice (SYNCF),
- Insérer, au sein de ladite séquence de données (Du,T), les bits factices (BF) aux positions obtenues.
Procédé de leurrage selon la revendication 1 dans lequel, lorsque la fonction de transfert F de la chaîne d'émission est inversible, la valeur et la position des bits factices (BF) sont estimées en déterminant la fonction de transfert inverse F"1 de ladite fonction de transfert F et en appliquant ladite fonction de transfert inverse F"1 à ladite séquence factice (SYNCF).
Procédé de leurrage selon la revendication 2 dans lequel la fonction de transfert inverse F"1 de ladite chaîne d'émission est déterminée en effectuant la composition, dans l'ordre inverse, des fonctions de transfert inverses des différents blocs composant ladite chaîne.
4. Procédé de leurrage selon la revendication 3 dans lequel la chaîne d'émission comporte au moins un code correcteur (402) de rendement k/n pour lequel l'inversion de sa fonction de transfert est réalisée en résolvant le système d'équations suivant m0,Pl m0,p2 m0,p3 - m0,pd
Figure imgf000047_0001
mk-l,Pl mk-l,p2 mk-l,p, ■■■ mk-l,pd
les symboles dont la valeur est fixée dans la séquence codée [i0, - - -ik-i] est la séquence à produire en entrée dudit code, et miiPj sont les coefficients de la matrice génératrice dudit code, pi ,p2,...pd étant l'ensemble des positions des symboles dont la valeur est fixée dans la séquence codée, avec d un entier égal au plus au nombre n de symboles de la séquence codée.
5. Procédé de leurrage selon la revendication 4 dans lequel ledit code correcteur est un code en bloc linéaire ou un code convolutif ou un turbo- code ou un code à faible densité LDPC 6. Procédé de leurrage selon l'une des revendications 3 à 5 dans lequel la chaîne d'émission comporte en outre un brasseur (403) et/ou un entrelaceur (404) et/ou un module de mise en trame (405) et/ou un codeur binaire à signal (406) et/ou un modulateur (407). 7. Procédé de leurrage selon la revendication 1 dans lequel, lorsque la fonction de transfert F de la chaîne d'émission est non surjective, la valeur et la position des bits factices sont estimées en recherchant la séquence d'entrée T' de la chaîne d'émission qui minimise un critère de distance entre la séquence F(T')(t) obtenue en sortie de chaîne d'émission lorsque ladite séquence T' est effectivement produite à son entrée, et ladite séquence factice (SYNCF).
8. Procédé de leurrage selon la revendication 7 dans lequel, ledit critère de distance est pris égal à l'intégrale, sur une durée donnée, de la norme au carré de la différence entre la séquence F(T')(t) obtenue en sortie de chaîne d'émission et ladite séquence factice (SYNCF).
9. Procédé de leurrage selon l'une des revendications 7 ou 8 dans lequel, la recherche de la séquence d'entrée T' de la chaîne d'émission qui minimise ledit critère de distance est effectuée sur un sous-ensemble de l'ensemble des séquences binaires possibles en entrée de la chaîne d'émission. 10. Procédé de leurrage selon l'une des revendications précédentes dans lequel ladite séquence de données (Du,T) est produite par un applicatif (401 ), par exemple un codeur audio, image ou vidéo.
1 1 . Procédé de leurrage selon la revendication 1 dans lequel, lorsque la fonction de transfert F de la chaîne d'émission est non surjective, les bits factices (BF) sont insérés dans la séquence produite en entrée d'une sous-partie de la chaîne d'émission dont la fonction de transfert est surjective et dont la sortie est commune à la sortie de la chaîne d'émission.
12. Procédé de leurrage selon la revendication 1 1 dans lequel ladite chaîne d'émission comporte un dispositif de chiffrement et ladite sous-partie de la chaîne d'émission exclut ce dispositif. 13. Procédé de leurrage selon l'une des revendications précédentes dans lequel ladite séquence factice (SYNCF) est positionnée dans une zone temporelle et/ou fréquentielle non vulnérable du signal à émettre.
14. Procédé de leurrage selon la revendication 13 dans lequel ladite zone non vulnérable est une partie du signal protégée par un code correcteur ou est une zone de bourrage ne contenant aucune information utile. 15. Procédé de leurrage selon l'une des revendications précédentes dans lequel lorsque le signal comprenant ladite séquence factice (SYNCF) est reçu par ledit récepteur les bits factices (BF) sont retirés de la séquence de données (Du,T). 16. Dispositif d'émission d'un signal comportant une chaîne d'émission pour transformer une séquence de données (Du,T) à émettre en un signal à émettre et un moyen adapté pour mettre en œuvre le procédé selon l'une des revendications 1 à 15. 17. Programme d'ordinateur comportant des instructions pour l'exécution du procédé selon l'une quelconque des revendications 1 à 15, lorsque le programme est exécuté par un processeur.
18. Support d'enregistrement lisible par un processeur sur lequel est enregistré un programme comportant des instructions pour l'exécution du procédé selon l'une quelconque des revendications 1 à 15, lorsque le programme est exécuté par un processeur.
PCT/EP2013/076586 2012-12-19 2013-12-13 Procede de leurrage d' un systeme d' interception et de brouillage par insertion de motifs de synchronisation factices dans le signal emis et emetteur mettant en oeuvre le procede WO2014095651A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
SG11201504915VA SG11201504915VA (en) 2012-12-19 2013-12-13 Method of decoying of a system for interception and jamming by inserting dummy synchronization patterns into the signal emitted and emitter implementing the method
EP13805372.3A EP2936715B1 (fr) 2012-12-19 2013-12-13 Procédé de leurrage d' un système d' interception et de brouillage par insertion de motifs de synchronisation factices dans le signal émis et émetteur mettant en oeuvre le procédé

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR12/03478 2012-12-19
FR1203478A FR2999842B1 (fr) 2012-12-19 2012-12-19 Procede de leurrage d'un systeme d'interception et de brouillage par insertion de motifs de synchronisation factices dans le signal emis et emetteur mettant en oeuvre le procede

Publications (1)

Publication Number Publication Date
WO2014095651A1 true WO2014095651A1 (fr) 2014-06-26

Family

ID=48237009

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2013/076586 WO2014095651A1 (fr) 2012-12-19 2013-12-13 Procede de leurrage d' un systeme d' interception et de brouillage par insertion de motifs de synchronisation factices dans le signal emis et emetteur mettant en oeuvre le procede

Country Status (4)

Country Link
EP (1) EP2936715B1 (fr)
FR (1) FR2999842B1 (fr)
SG (1) SG11201504915VA (fr)
WO (1) WO2014095651A1 (fr)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108898212A (zh) * 2018-06-13 2018-11-27 孙艺笑 一种基于差分进化狼群算法的欺骗干扰识别方法及装置
CN111077503A (zh) * 2020-01-16 2020-04-28 深圳大学 混合干扰信号生成方法、装置、设备及介质
EP3767850A1 (fr) * 2019-07-19 2021-01-20 Kirintec Limited Générateur de signal
KR102394928B1 (ko) * 2021-01-20 2022-05-04 노키아 테크놀로지스 오와이 재밍에 대한 송신 보호
CN115426003A (zh) * 2022-08-15 2022-12-02 北京理工大学 一种基于ldpc信道编码的码字分集跳频抗干扰方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8055184B1 (en) * 2008-01-30 2011-11-08 Sprint Communications Company L.P. System and method for active jamming of confidential information transmitted at a point-of-sale reader

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8055184B1 (en) * 2008-01-30 2011-11-08 Sprint Communications Company L.P. System and method for active jamming of confidential information transmitted at a point-of-sale reader

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108898212A (zh) * 2018-06-13 2018-11-27 孙艺笑 一种基于差分进化狼群算法的欺骗干扰识别方法及装置
CN108898212B (zh) * 2018-06-13 2024-03-29 孙艺笑 一种基于差分进化狼群算法的欺骗干扰识别方法及装置
EP3767850A1 (fr) * 2019-07-19 2021-01-20 Kirintec Limited Générateur de signal
US11502772B2 (en) 2019-07-19 2022-11-15 Kirintec Limited Signal generator
GB2585886B (en) * 2019-07-19 2023-10-18 Kirintec Ltd A signal generator
CN111077503A (zh) * 2020-01-16 2020-04-28 深圳大学 混合干扰信号生成方法、装置、设备及介质
KR102394928B1 (ko) * 2021-01-20 2022-05-04 노키아 테크놀로지스 오와이 재밍에 대한 송신 보호
CN115426003A (zh) * 2022-08-15 2022-12-02 北京理工大学 一种基于ldpc信道编码的码字分集跳频抗干扰方法
CN115426003B (zh) * 2022-08-15 2023-09-26 北京理工大学 一种基于ldpc信道编码的码字分集跳频抗干扰方法

Also Published As

Publication number Publication date
EP2936715A1 (fr) 2015-10-28
EP2936715B1 (fr) 2016-09-07
FR2999842A1 (fr) 2014-06-20
SG11201504915VA (en) 2015-07-30
FR2999842B1 (fr) 2015-01-16

Similar Documents

Publication Publication Date Title
EP2936715B1 (fr) Procédé de leurrage d&#39; un système d&#39; interception et de brouillage par insertion de motifs de synchronisation factices dans le signal émis et émetteur mettant en oeuvre le procédé
EP2815508B1 (fr) Procede de transmission de mots de code correcteur d&#39;erreur non binaire avec modulation ccsk, signal et dispositif correspondant
EP0578313B1 (fr) Codage enchaíné, pour la transmission OFDM
EP2947799B1 (fr) Procédé de turbo-égalisation linéaire au sens large dans un contexte multi-utilisateurs et pour un récepteur multi-voies
EP2232765A2 (fr) Procede et entite de chiffrement symetrique probabiliste
US8473738B2 (en) Mode of information transmission and complex protection
FR2985150A1 (fr) Procede de transmission d&#39;un signal numerique pour un systeme ms-marc non-orthogonal, produit programme et dispositif relais correspondants
EP3391605B1 (fr) Précompensation d&#39;interférence induite par une modulation ofdm/oqam à une cadence supérieure à nyquist
EP3398290A1 (fr) Procede d&#39;extraction univalente et univoque de cles a partir du canal de propagation
EP3539253A1 (fr) Procédé et dispositif d&#39;émission de données chiffrées, procédé et dispositif d&#39;extraction de données
Smith Error-correcting codes for fibre-optic communication systems
EP3526919A1 (fr) Procédé de génération d&#39;un signal multiporteuse, dispositif et programme d&#39;ordinateur correspondant
EP3476071A1 (fr) Transmission dynamique et selectif fd-dsdf d&#39;un signal numerique pour un systeme marc/mamrc avec relais full-duplex et une voie de retour limitee
EP2904754B1 (fr) Procede de transmission d&#39;un signal multiporteuse, dispositif de transmission et programme d&#39;ordinateur correspondants
FR2805102A1 (fr) Procedes et dispositifs d&#39;emission et de reception d&#39;information, et systemes les mettant en oeuvre
EP2936714B1 (fr) Procédé de brouillage d&#39;un système de communication par insertion de motifs factices dans un flux de données à émettre
WO2005114863A1 (fr) Detection multiutilisateur iterative pour systemes de communications cdma sur canal mimo
Nergui et al. Reliable and robust transmission and storage techniques for medical images with patient information
Kumar et al. Exploiting WiMAX for covert transmission of secret data over fading channel
FR2706704A1 (fr) Système de transmission numérique à étalement de spectre obtenu par codage pseudo-aléatoire basse fréquence de l&#39;information utile et procédé d&#39;étalement et de compression de spectre utilisé dans un tel système.
FR3029375A1 (fr) Procede et dispositif de relayage souple et selectif ssdf
EP2659615A1 (fr) Procede et systeme permettant de tester une integrite cryptographique d&#39;une donnee tolerante aux erreurs
Pfeiffer et al. Combining scrambling and multilevel coding for physical-layer security
FR2977425A1 (fr) Procede de traitement d&#39;un paquet de donnees avant son emission dans un reseau de communication par radio, procede de traitement d&#39;un paquet de donnees recu, dispositifs et systemes associes
Kamel Security for wireless communications

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13805372

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
REEP Request for entry into the european phase

Ref document number: 2013805372

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2013805372

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE