WO2014075339A1 - 液晶显示时序驱动器 - Google Patents

液晶显示时序驱动器 Download PDF

Info

Publication number
WO2014075339A1
WO2014075339A1 PCT/CN2012/085227 CN2012085227W WO2014075339A1 WO 2014075339 A1 WO2014075339 A1 WO 2014075339A1 CN 2012085227 W CN2012085227 W CN 2012085227W WO 2014075339 A1 WO2014075339 A1 WO 2014075339A1
Authority
WO
WIPO (PCT)
Prior art keywords
timing control
control chip
signal
display
slave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2012/085227
Other languages
English (en)
French (fr)
Inventor
吴东光
赵登霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to DE112012007132.8T priority Critical patent/DE112012007132T5/de
Priority to US13/806,774 priority patent/US20140132493A1/en
Publication of WO2014075339A1 publication Critical patent/WO2014075339A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/024—Scrolling of light from the illumination source over the display in combination with the scanning of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source

Definitions

  • the present invention relates to the field of liquid crystal display driving, and more particularly to a timing driver for a large-sized liquid crystal display. Background technique
  • the driving circuit of the liquid crystal display includes: a timing control circuit, a source driving circuit, a gate driving circuit, and a backlight driving circuit.
  • Timing control is an important and essential part of liquid crystal display. It mainly includes timing control circuit.
  • the main functions are to receive the main board circuit signal, output gate driver timing signal, source driver timing signal and data signal, field sync signal and other functions. signal.
  • the timing signals corresponding to the gate drive include: a clock signal (CKV), a start pulse signal (STV, used as a field sync signal), an output enable signal (OE, a control gate switch); a timing signal corresponding to the source driver includes : Latch pulse signal (TP), polarity inversion signal (POL).
  • the backlight driving circuit controls the backlight switching and brightness by using a timing control signal and a voltage current signal.
  • the refresh rate of the LCD display is generally 60HZ, 120HZ, 240HZ or higher.
  • the refresh rate is the number of frames displayed per second in the LCD screen.
  • the refresh rate is the same as the STV signal.
  • the quality of the screen display is related to the LCD screen itself.
  • the backlight generally uses pulse width modulation (PWM) signal dimming control, wherein the duty cycle of the PWM signal affects the brightness of the backlight, and the PWM frequency affects the flicker of the picture.
  • PWM pulse width modulation
  • the tablet computer and the liquid crystal display are adjusted by independent backlight adjustment mode, and the timing control circuit of the liquid crystal display and the timing control circuit of the backlight are independent of each other, and the two gate drivers and the source are independently controlled by two chips.
  • Polar drive timing an additional central control processing module (MCU) controls the backlight drive timing, so that the refresh rate of the LCD picture and the PWM frequency of the backlight control circuit and the phase consistency are not guaranteed, which may cause The picture flickers.
  • the scanning frame frequency Fi of the liquid crystal display is synchronized with the flicker frequency F 2 of the backlight. When in phase, F ⁇ NF will appear to be a phenomenon of standing ripple (standing wave phenomenon), and at this time, a static horizontal stripe is expressed. .
  • the timing control of the liquid crystal display and the control of the backlight use two timing control chips (TCON), respectively.
  • TCON timing control chips
  • Output timing control signals required for gate drive and source drive For the backlight timing drive, an additional central control processing module (MCU) is required, and a high-speed synchronous serial communication (SPI) method is used to implement timing driving to generate a PWM signal.
  • MCU central control processing module
  • SPI synchronous serial communication
  • An object of the present invention is to provide a liquid crystal display timing driver, the controller comprising two timing control chips, wherein one timing control chip generates a source timing control signal and a gate timing control signal, and simultaneously controls the other by using a master-slave mode
  • the timing control chip generates a pulse-width modulated signal driven by the backlight, which can save a control chip that needs to be added when the backlight is scanned in the prior art, thereby reducing the cost.
  • the present invention provides a liquid crystal display timing driver, comprising: a main timing control chip, a slave timing control chip electrically connected to the main timing control chip and controlled by the main timing control chip, and a master and slave timing a display driving interface electrically connected to the control chip, a backlight driving interface electrically connected from the timing control chip, a first memory electrically connected to the main timing control chip, a second memory electrically connected to the timing control chip, and a data input interface electrically connected to the timing control chip, the display driving interface is configured to be electrically connected to the liquid crystal panel, the backlight driving interface is used for electrically connecting with the backlight driving circuit, and the master and slave timing control The chip receives a control signal from the data input interface, and outputs a display timing control signal and a display data signal to the liquid crystal panel from the display driving interface according to the control signal, and the slave timing control chip outputs a pulse width modulation signal to the backlight driver from the backlight driving interface. Circuit.
  • the first memory is a FLASH memory, and the first memory is used to store data for controlling image display.
  • the second memory is a FLASH memory, and the second memory is used to store data for controlling image display.
  • the signal received by the master and slave timing control chips from the data input interface is a primary low voltage differential signal.
  • the master timing control chip and the slave timing control chip use a synchronization signal as a reference, and the two synchronously receive the primary low voltage differential signal and synchronously transmit a display data signal and a display timing control signal to the display driving interface.
  • the synchronization signal is a start pulse signal generated by the main timing control chip.
  • the master timing control chip controls the slave timing control chip by using a high-speed synchronous serial communication master-slave control mode.
  • the display timing control signal is a secondary low voltage differential signal.
  • the display timing control signal includes: a clock signal, a start pulse signal, an output enable signal, a latch pulse signal, and a polarity inversion signal.
  • the slave timing control chip outputs eight pulse width modulated signals from the backlight driving interface.
  • the present invention also provides a liquid crystal display timing driver, comprising: a main timing control chip, a slave timing control chip electrically connected to the main timing control chip and controlled by the main timing control chip, and a master and slave timing control chip a connected display driving interface, a backlight driving interface electrically connected from the timing control chip, a first memory electrically connected to the main timing control chip, a second memory electrically connected to the timing control chip, and a master and slave timing a data input interface electrically connected to the control chip, the display driving interface is configured to be electrically connected to the liquid crystal panel, the backlight driving interface is used for electrically connecting with the backlight driving circuit, and the master and slave timing control chips are input from the data The interface receives the control signal, and outputs a display timing control signal and
  • the first memory is a FLASH memory, and the first memory is used to store data for controlling image display;
  • the second memory is a FLASH memory, and the second memory is used to store data for controlling image display;
  • the signal received by the master and slave timing control chip from the data input interface is a primary low voltage differential signal
  • the main timing control chip and the slave timing control chip are based on a synchronization signal, and the two synchronously receive the primary low voltage differential signal and synchronously send a display data signal and a display timing control signal to the display driving interface;
  • the synchronization signal is a start pulse signal generated by the main timing control chip; wherein, the main timing control chip adopts a high-speed synchronous serial communication master-slave control mode for controlling the slave timing control chip;
  • the display timing control signal is a secondary low voltage differential signal
  • the display timing control signal includes: a clock signal, a start pulse signal, an output enable signal, a latch pulse signal, and a polarity inversion signal;
  • the slave timing control chip outputs eight pulse width modulation signals from the backlight driving interface.
  • the liquid crystal display timing driver of the present invention uses only two timing control chips to drive the liquid crystal panel and the backlight, wherein one timing control chip generates a source timing control signal and a gate timing control signal, and simultaneously utilizes the master-slave
  • the method of controlling another timing control chip to generate a backlight-driven pulse width modulation signal can save a control chip that needs to be added when backlight scanning is performed in the prior art, thereby reducing cost and improving product market competitiveness.
  • FIG. 1 is a schematic structural diagram of a conventional liquid crystal display driving and backlight driving timing controller
  • FIG. 2 is a schematic structural view of a liquid crystal timing driver according to the present invention
  • Fig. 3 is a waveform diagram of a pulse width modulation signal PWM generated from a timing control chip of the present invention. detailed description
  • the present embodiment provides a liquid crystal display timing driver 1 , including: a main timing control chip 21 , and a slave timing control chip 22 electrically connected to the main timing control chip 21 and controlled by the main timing control chip 21 .
  • a display driving interface 10 electrically connected to the master and the timing control chips 21 and 22, a backlight driving interface 40 electrically connected to the timing control chip 22, and a first memory 31 electrically connected to the main timing control chip 21,
  • the display drive interface 10 is electrically connected to the liquid crystal panel 50, and is connected to the second memory 32 electrically connected from the timing control chip 22 and the data input interface 60 electrically connected to the master and slave timing control chips 21 and 22,
  • the backlight driving interface 40 is configured to be electrically connected to the backlight driving circuit, and the master and slave timing control chips 21, 22 receive a control signal from the data input interface 60, and output display timing control from the display driving interface 10 according to the control signal.
  • the driving circuit can further drive the liquid crystal panel 50 and the backlight 80 by using two timing control chips, thereby saving the control chip MCU which needs to be added when the backlight scanning is performed in the prior art, thereby reducing the production cost and improving the product market. Competing.
  • the first memory 31 is a FLASH memory, the first memory 31 is used to store data for controlling image display; the second memory 32 is a FLASH memory, and the second memory 32 is used to store an image for controlling The displayed data, both of which are fast to store and have a long service life.
  • the data for controlling image display mainly includes: main timing control chip 21 and slave time
  • the communication control protocol further includes receiving, by the timing control chip 22, the signal on the data input interface 60 in synchronization with the main timing control chip 21, synchronously transmitting the display data signal, displaying the timing control signal 3, and the like.
  • the operation control method mainly includes an operation and conversion rule on the received signal on the data input interface 60.
  • the master timing control chip 21 and the slave timing control chip 22 synchronously receive the primary low voltage differential signal and synchronously send the display data signal to the display driving interface 10 and display the timing control signal S 3 based on a synchronization signal.
  • the synchronization signal is a start pulse signal generated by the main timing control chip 21, and the start pulse signal is generated by the main timing control chip 21 and used to control the slave timing control chip 22.
  • the master timing control chip 21 adopts a high-speed synchronous serial communication master-slave control mode for the control of the slave timing control chip 22.
  • the high-speed synchronous serial communication can ensure the real-time performance of the main timing control chip 21 and the slave timing control chip 22, and the communication mode can implement the main timing control chip 21 and the slave timing control in combination with the start pulse signal.
  • the signals received by the master and slave timing control chips 21, 22 from the data input interface 60 are primary low voltage differential signals S.
  • the display timing control signal is a secondary low voltage differential signal S 2 .
  • the display timing control signal S 3 includes: a clock signal, a start pulse signal, an output enable signal, a latch pulse signal, a polarity inversion signal, and the like.
  • the slave timing control chip 22 outputs eight pulse width modulation signals PWM1-PWM8, and the eight pulse width modulation signals PWM1-PWM8 can be output to the backlight driving circuit through the backlight driving interface 40, thereby driving the backlight 80, which is
  • the control chip MCU that needs to be added when the backlight scanning is performed in the prior art can be saved, and the production cost is reduced.
  • the starting phases of the eight pulse width modulated signals PWM1-PWM8 outputted from the timing control chip 22 are preferably 45 degrees, that is, PWM1 (0.), PWM2 (45. ), PWM3 (90.), PWM4 (135 °), PWM5 (180 ° ;), PWM6 (225.), PWM7 (270°), PWM8 (315°).
  • the eight pulse width modulated signals PWM1-PWM8 may be generated simultaneously from the timing control chip 22 or sequentially.
  • the timing controller 1 is applied to a liquid crystal display having a resolution of 3840 2160.
  • the basic working principle of the liquid crystal display timing driver 1 of the present invention is as follows:
  • the main timing control chip 21 and the slave timing control chip 22 simultaneously receive the primary low voltage differential signal Si on the data input interface 60, and then the main timing control chip 21 and The master-slave communication control protocol and the arithmetic control method stored in the first and second memories 31, 32 are respectively called from the timing control chip 22.
  • the main timing control chip 21 generates according to the operation control method: a start pulse signal, an output enable signal, a latch pulse signal, a polarity inversion signal, and the like display timing control signal S 3 according to the received primary low voltage differential signal Si generation: The secondary low voltage differential signal S 2 and the like display data signals.
  • the master timing control chip 21 simultaneously transmits the start pulse signal and the master-slave control mode control information to the slave timing control chip 22, so that the slave timing control chip 22 follows the called master-slave communication control protocol and the The start pulse signal and the main timing control chip 21 operate in a synchronous mode, and the master-slave control mode control information is operated in the master-slave mode according to the master-slave control mode control information.
  • the chip 22 from the timing control of the operation control method call and, at the same time the start pulse signal generated in accordance with a primary low voltage differential signal Si received signal to produce a secondary low-voltage differential signal S 2 and the like in accordance with the display data in accordance with a pulse width of 8 Modulation signal PWM1-PWM8.
  • the master timing control chip 21 and the slave timing control chip 22 transmit the display timing signal and the display data signal to the display driving interface 10, and further to the liquid crystal panel 50; the slave timing control chip 22
  • the pulse width modulated signals PWM1-PWM8 are passed to the backlight driving interface 40 and then to the backlight 80.
  • the liquid crystal display timing driver of the present invention has a main timing control chip that operates in a high-speed serial communication master-slave mode and simultaneously receives display primary data, and a slave timing control chip, and a master timing control chip generates display timing. Controlling information, and generating display data information together with the slave timing control chip, and separately generating eight pulse width modulation signals for driving the backlight unit from the timing control chip, the pulse width modulation signals having phase differences with each other, and simultaneously generating It is also possible to generate timings by using the pulse width modulation signals to drive the backlight unit cyclically to overcome the standing wave phenomenon of the liquid crystal display.
  • the invention can save the control chip which needs to be added when the backlight scanning is performed in the prior art, and the cost is reduced. Improve the competitiveness of the product market.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种液晶显示时序驱动器，包括：主时序控制芯片（21）、从时序控制芯片（22）、显示驱动接口（10）、背光驱动接口（40）、第一存储器（31）、第二存储器（32）及数据输入接口（60），所述显示驱动接口（10）用于与液晶面板（50）电性连接，所述背光驱动接口（40）用于与背光驱动电路电性连接，所述主、从时序控制芯片（21，22）从数据输入接口（60）接收控制信号，并根据该控制信号从显示驱动接口（10）输出显示时序控制信号及显示数据信号给液晶面板（50），且所述从时序控制芯片（22）从背光驱动接口（40）输出脉冲宽度调制信号给背光驱动电路。该液晶显示时序驱动器只采用两颗时序控制芯片来驱动液晶面板及背光源，可以节省一颗现有技术中要进行背光扫描时需要增加的控制芯片，降低成本。

Description

液晶显示时序驱动器 技术领域
本发明涉及液晶显示驱动领域， 尤其涉及一种大尺寸液晶显示的时序 驱动器。 背景技术
液晶显示器的驱动电路包括： 时序控制电路、 源极驱动电路、 栅极驱 动电路以及背光驱动电路。
时序控制是液晶显示器重要的必不可少的部分， 其主要包括时序控制 电路， 主要功能是接收主板电路信号， 输出栅极驱动器时序信号、 源极驱 动器时序信号及数据信号、 场同步信号及其它功能信号。 栅极驱动对应的 时序信号包括： 时钟信号 （CKV)、 起始脉冲信号 （STV, 作为场同步信号 使用）、 输出使能信号 （OE, 控制栅极开关）； 源极驱动对应的时序信号包 括： 锁存脉冲信号 （TP)、 极性反转信号 （POL)。
背光驱动电路是利用时序控制信号和电压电流信号， 控制背光源的开 关及明暗程度。
液晶屏显示的刷新频率一般为 60HZ、 120HZ、 240HZ或者更高， 刷 新频率是液晶屏每秒时间内显示的帧数， 刷新频率是与 STV信号相同的， 画面显示的品质除了和液晶屏本身有关还和背光源有关， 背光源一般都采 用脉冲宽度调制 (PWM)信号调光控制， 其中 PWM信号的占空比影响背光 源的亮度， PWM频率影响画面的闪烁程度。
目前的平板电脑及液晶显示器都是采用独立的背光调节方式来调节， 及液晶显示屏的时序控制电路与背光源的时序控制电路彼此独立， 用两颗 芯片分别独立控制两个栅极驱动及源极驱动时序， 额外增加一颗中央控制 处理模块 (MCU)控制背光驱动时序， 这样的话无法保证 LCD 画面的刷新 频率与背光控制电路的 PWM 频率的一致性和相位的一致性， 很有可能会 造成画面的闪烁。 液晶显示的扫描帧频率 Fi与所述背光源的闪烁频率 F2 同步. 同相时， 即 F^N F 会出现水波纹静止的现象 (驻波现象）， 此时表 现出来的是静止的横条紋。
如图 1 所示， 特別是在目前的大尺寸的液晶显示器上， 例如在解析度 为 3840x2160时， 液晶显示屏的的时序控制和背光源的控制釆用两颗时序 控制芯片（TCON), 分别输出栅极驱动及源极驱动所需的时序控制信号， 同 时对于背光源时序驱动还需额外增加一颗中央控制处理模块 (MCU) , 采用 高速同步串行通信 (SPI)方法实现时序驱动， 产生 PWM信号。 发明内容
本发明的目的在于提供一种液晶显示时序驱动器， 该控制器包括两颗 时序控制芯片， 其中一颗时序控制芯片产生源极时序控制信号及栅极时序 控制信号， 同时利用主从方式控制另一颗时序控制芯片产生背光驱动的脉 冲宽度调制信号， 可以节省一颗现有技术中要进行背光扫描时， 需要增加 的控制芯片， 降低成本。
为实现上述目的， 本发明提供一种液晶显示时序驱动器， 包括： 主时 序控制芯片、 与该主时序控制芯片电性连接并受该主时序控制芯片控制的 从时序控制芯片、 与主、 从时序控制芯片电性连接的显示驱动接口、 与从 时序控制芯片电性连接的背光驱动接口、 与主时序控制芯片电性连接的第 一存储器、 与从时序控制芯片电性连接的第二存储器及与主、 从时序控制 芯片电性连接的数据输入接口， 所述显示驱动接口用于与液晶面板电性连 接， 所述背光驱动接口用于与背光驱动电路电性连接， 所述主、 从时序控 制芯片从数据输入接口接收控制信号， 并根据该控制信号从显示驱动接口 输出显示时序控制信号及显示数据信号给液晶面板， 且所述从时序控制芯 片从背光驱动接口输出脉冲宽度调制信号给背光驱动电路。
所述第一存储器为 FLASH存储器， 所述第一存储器用来存储用于控 制图像显示的数据。
所述第二存储器为 FLASH存储器， 所述第二存储器用来存储用于控 制图像显示的数据。
所述主、 从时序控制芯片从数据输入接口接收的信号为初级低压差分 信号。
所述主时序控制芯片与所述从时序控制芯片以一同步信号为基准， 两 者同步接收所述初级低压差分信号并同步向显示驱动接口发送显示数据信 号及显示时序控制信号。
所述同步信号为所述主时序控制芯片产生的起始脉冲信号。
所述主时序控制芯片对所述从时序控制芯片的控制釆用高速同步串行 通信主从控制方式。
所述显示时序控制信号为次级低压差分信号。
所述显示时序控制信号包括： 时钟信号、 起始脉冲信号、 输出使能信 号、 锁存脉冲信号、 极性反转信号。 所述从时序控制芯片从背光驱动接口输出八个脉冲宽度调制信号。 本发明还提供一种液晶显示时序驱动器， 包括： 主时序控制芯片、 与 该主时序控制芯片电性连接并受该主时序控制芯片控制的从时序控制芯 片、 与主、 从时序控制芯片电性连接的显示驱动接口、 与从时序控制芯片 电性连接的背光驱动接口、 与主时序控制芯片电性连接的第一存储器、 与 从时序控制芯片电性连接的第二存储器及与主、 从时序控制芯片电性连接 的数据输入接口， 所述显示驱动接口用于与液晶面板电性连接， 所述背光 驱动接口用于与背光驱动电路电性连接， 所述主、 从时序控制芯片从数据 输入接口接收控制信号， 并根据该控制信号从显示驱动接口输出显示时序 控制信号及显示数据信号给液晶面板， 且所述从时序控制芯片从背光驱动 接口输出脉冲宽度调制信号给背光驱动电路；
其中， 所述第一存储器为 FLASH存储器， 所述第一存储器用来存储 用于控制图像显示的数据；
其中， 所述第二存储器为 FLASH存储器， 所述第二存储器用来存储 用于控制图像显示的数据；
其中， 所述主、 从时序控制芯片从数据输入接口接收的信号为初级低 压差分信号；
其中， 所述主时序控制芯片与所述从时序控制芯片以一同步信号为基 准， 两者同步接收所述初级低压差分信号并同步向显示驱动接口发送显示 数据信号及显示时序控制信号；
其中， 所述同步信号为所述主时序控制芯片产生的起始脉冲信号； 其中， 所述主时序控制芯片对所述从时序控制芯片的控制采用高速同 步串行通信主从控制方式；
其中， 所述显示时序控制信号为次级低压差分信号；
其中， 所述显示时序控制信号包括： 时钟信号、 起始脉冲信号、 输出 使能信号、 锁存脉冲信号及极性反转信号；
其中， 所述从时序控制芯片从背光驱动接口输出八个脉冲宽度调制信 号。
本发明的有益效果： 本发明液晶显示时序驱动器只采用两颗时序控制 芯片来驱动液晶面板及背光源， 其中一颗时序控制芯片产生源极时序控制 信号及栅极时序控制信号， 同时利用主从方式控制另一颗时序控制芯片产 生背光驱动的脉冲宽度调制信号， 可以节省一颗现有技术中要进行背光扫 描时， 需要增加的控制芯片， 降低成本， 提高产品市场竟争力。
为了能更进一步了解本发明的特征以及技术内容， 请参阅以下有关本 发明的详细说明与附图， 然而附图仅提供参考与说明用， 并非用来对本发 明加以限制。 附图说明
下面结合附图， 通过对本发明的具体实施方式详细描述， 将使本发明 的技术方案及其它有益效果显而易见。
附图中，
图 1为现有的液晶显示驱动及背光驱动的时序控制器结构示意图； 图 2为本发明液晶时序驱动器结构示意图；
图 3为本发明从时序控制芯片产生的脉冲宽度调制信号 PWM的波形 图。 具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果， 以下结合本发明 的优选实施例及其附图进行详细描述。
请参阅图 2 , 本实施例提供一种液晶显示时序驱动器 1 , 包括： 主时 序控制芯片 21、 与该主时序控制芯片 21 电性连接并受该主时序控制芯片 21控制的从时序控制芯片 22、 与主、 从时序控制芯片 21、 22电性连接的 显示驱动接口 10、 与从时序控制芯片 22电性连接的背光驱动接口 40、 与 主时序控制芯片 21电性连接的第一存储器 31、 与从时序控制芯片 22电性 连接的第二存储器 32及与主、 从时序控制芯片 21、 22电性连接的数据输 入接口 60， 所述显示驱动接口 10用于与液晶面板 50电性连接， 所述背光 驱动接口 40 用于与背光驱动电路电性连接， 所述主、 从时序控制芯片 21、 22从数据输入接口 60接收控制信号， 并根据该控制信号从显示驱动 接口 10输出显示时序控制信号 S3及显示数据信号给液晶面板 50 , 且所述 从时序控制芯片 22从背光驱动接口 40输出脉冲宽度调制信号 PWM给背 光驱动电路， 进而可以利用两颗时序控制芯片来完成液晶面板 50及背光 源 80 的驱动， 节省了现有技术中要进行背光扫描时， 需要增加的控制芯 片 MCU, 降低生产成本， 提高产品市场竟争力。
所述第一存储器 31为 FLASH存储器， 所述第一存储器 31用来存储 用于控制图像显示的数据； 所述第二存储器 32为 FLASH存储器， 所述第 二存储器 32 用来存储用于控制图像显示的数据， 两者储存速度快， 使用 寿命长。
所述用于控制图像显示的数据主要包括： 主时序控制芯片 21 与从时 序控制芯片 22之间的主从通信控制协议及运算控制方法， 该主从通信控 制协议包括主时序控制芯片 21控制所述从时序控制芯片 22的同步传输、 同步控制信息及彼此工作状态信息。 该通信控制协议还包括从时序控制芯 片 22与该主时序控制芯片 21 同步接收所述数据输入接口 60上的信号、 同步发送所述显示数据信号及显示时序控制信号 3等。 所述运算控制方法 主要包括对接收的所述数据输入接口 60上的信号的运算、 变换规则。
所述主时序控制芯片 21与所述从时序控制芯片 22以一同步信号为基 准， 两者同步接收所述初级低压差分信号 并同步向显示驱动接口 10发 送显示数据信号及显示时序控制信号 S3。 所述同步信号为所述主时序控制 芯片 21 产生的起始脉沖信号， 该起始脉冲信号由所述的主时序控制芯片 21产生， 并用于控制所述从时序控制芯片 22。 所述主时序控制芯片 21对 所述从时序控制芯片 22 的控制采用高速同步串行通信主从控制方式。 所 述高速同步串行通信可以保证所述的主时序控制芯片 21 及从时序控制芯 片 22彼此通信的实时性， 该通信方式结合所述起始脉冲信号可以实现主 时序控制芯片 21及从时序控制芯片 22彼此的同步性。
在本较佳实施例中， 所述主、 从时序控制芯片 21、 22 从数据输入接 口 60接收的信号为初级低压差分信号 S。 所述显示时序控制信号为次级 低压差分信号 S2。
所述显示时序控制信号 S3包括： 时钟信号、 起始脉冲信号、 输出使能 信号、 锁存脉冲信号、 极性反转信号等信号。
所述从时序控制芯片 22输出八个脉冲宽度调制信号 PWM1-PWM8 , 该八个脉冲宽度调制信号 PWM1-PWM8可通过所述背光驱动接口 40输出 至背光驱动电路， 进而驱动背光源 80， 这就可以节省了现有技术中要进行 背光扫描时， 需要增加的控制芯片 MCU, 降低生产成本。
请参阅图 3， 在该优选实施例中， 优选所述从时序控制芯片 22输出的 八个脉冲宽度调制信号 PWM1-PWM8 起始相位依次相差 45 度， 即 PWM1(0。 ）， PWM2(45。 ) , PWM3(90。 ）， PWM4(135 ° )， PWM5(180 ° ；)， PWM6(225。 ）， PWM7(270° ), PWM8(315° )。
另外对于该八个脉沖宽度调制信号 PWM1-PWM8 可由从时序控制芯 片 22同时产生或者依次循环产生。
该时序控制器 1应用于解析度为 3840 2160的液晶显示器中。
本发明液晶显示时序驱动器 1的基本工作原理为：
所述主时序控制芯片 21与所述从时序控制芯片 22同时接收所述数据 输入接口 60上的所述初级低压差分信号 Si , 之后， 主时序控制芯片 21及 从时序控制芯片 22分别调用储存在所述第一及第二储存器 31、 32中的主 从通信控制协议及运算控制方法。 所述主时序控制芯片 21 按照所述运算 控制方法产生： 起始脉冲信号、 输出使能信号、 锁存脉冲信号、 极性反转 信号等显示时序控制信号 S3 , 根据接收的初级低压差分信号 Si产生： 次 级低压差分信号 S2等显示数据信号。 所述主时序控制芯片 21 同时将该起 始脉冲信号及主从控制方式控制信息传递给所述从时序控制芯片 22， 使所 述从时序控制芯片 22 按照调用的主从通信控制协议及所述起始脉冲信号 与该所述主时序控制芯片 21 工作在同步方式下， 按照所述主从控制方式 控制信息与所述主时序控制芯片 21 工作在主从方式下。 所述从时序控制 芯片 22根据调用的所述运算控制方法及根据接收的初级低压差分信号 Si 产生次级低压差分信号 S2等显示数据信号， 同时根据所述起始脉冲信号产 生 8个脉冲宽度调制信号 PWM1-PWM8。
所述主时序控制芯片 21及所述从时序控制芯片 22将该显示时序信号 及显示数据信号传递至所述显示驱动接口 10, 进而传递给液晶面板 50; 所述从时序控制芯片 22将该 8个脉冲宽度调制信号 PWM1-PWM8传递至 所述背光驱动接口 40, 进而传递给背光源 80。
综上所述， 本发明液晶显示时序驱动器具有彼此电性连接工作在高速 串行通信主从方式下、 同时接收显示初级数据的主时序控制芯片及从时序 控制芯片， 主时序控制芯片产生显示时序控制信息， 并与从时序控制芯片 共同产生显示数据信息， 另外从时序控制芯片单独产生用于驱动背光单元 的 8个脉冲宽度调制信号， 该些脉冲宽度调制信号彼此具有相位差， 且可 以同时产生也可以时序产生， 利用这些脉冲宽度调制信号循环驱动所述背 光单元可以克服液晶显示的驻波现象， 该发明可以节省一颗现有技术中要 进行背光扫描时， 需要增加的控制芯片， 降低成本， 提高产品市场竟争 力。
以上所述， 对于本领域的普通技术人员来说， 可以根据本发明的技术 方案和技术构思作出其他各种相应的改变和变形， 而所有这些改变和变形 都应属于本发明权利要求的保护范围。

Claims

权 利 要 求
1、 一种液晶显示时序驱动器， 包括： 主时序控制芯片、 与该主时序 控制芯片电性连接并受该主时序控制芯片控制的从时序控制芯片、 与主、 从时序控制芯片电性连接的显示驱动接口、 与从时序控制芯片电性连接的 背光驱动接口、 与主时序控制芯片电性连接的第一存储器、 与从时序控制 芯片电性连接的第二存储器及与主、 从时序控制芯片电性连接的数据输入 接口， 所述显示驱动接口用于与液晶面板电性连接， 所述背光驱动接口用 于与背光驱动电路电性连接， 所述主、 从时序控制芯片从数据输入接口接 收控制信号， 并根据该控制信号从显示驱动接口输出显示时序控制信号及 显示数据信号给液晶面板， 且所述从时序控制芯片从背光驱动接口输出脉 冲宽度调制信号给背光驱动电路。
2、 如权利要求 1 所述的液晶显示时序驱动器， 其中， 所述第一存储 器为 FLASH存储器， 所述第一存储器用来存储用于控制图像显示的数 据。
3、 如权利要求 2 所述的液晶显示时序驱动器， 其中， 所述笫二存储 器为 FLASH存储器， 所述第二存储器用来存储用于控制图像显示的数 据。
4、 如权利要求 1 所述的液晶显示时序驱动器， 其中， 所述主、 从时 序控制芯片从数据输入接口接收的信号为初级低压差分信号。
5、 如权利要求 4 所述的液晶显示时序驱动器， 其中， 所述主时序控 制芯片与所述从时序控制芯片以一同步信号为基准， 两者同步接收所述初 级低压差分信号并同步向显示驱动接口发送显示数据信号及显示时序控制 信号。
6、 如权利要求 5 所述的液晶显示时序驱动器， 其中， 所述同步信号 为所述主时序控制芯片产生的起始脉冲信号。
7、 如权利要求 6 所述的液晶显示时序驱动器， 其中， 所述主时序控 制芯片对所述从时序控制芯片的控制采用高速同步串行通信主从控制方 式。
8、 如权利要求 5 所述的液晶显示时序驱动器， 其中， 所述显示时序 控制信号为次级 ^氏压差分信号。
9、 如权利要求 8 所述的液晶显示时序驱动器， 其中， 所述显示时序 控制信号包括： 时钟信号、 起始脉冲信号、 输出使能信号、 锁存脉冲信号 及极性反转信号。
10、 如权利要求 1 所述的所述液晶显示时序驱动器， 其中， 所述从时 序控制芯片从背光驱动接口输出八个脉冲宽度调制信号。
11、 一种液晶显示时序驱动器， 包括： 主时序控制芯片、 与该主时序 控制芯片电性连接并受该主时序控制芯片控制的从时序控制芯片、 与主、 从时序控制芯片电性连接的显示驱动接口、 与从时序控制芯片电性连接的 背光驱动接口、 与主时序控制芯片电性连接的第一存储器、 与从时序控制 芯片电性连接的第二存储器及与主、 从时序控制芯片电性连接的数据输入 接口， 所述显示驱动接口用于与液晶面板电性连接， 所述背光驱动接口用 于与背光驱动电路电性连接， 所述主、 从时序控制芯片从数据输入接口接 收控制信号， 并根据该控制信号从显示驱动接口输出显示时序控制信号及 显示数据信号给液晶面板， 且所述从时序控制芯片从背光驱动接口输出脉 冲宽度调制信号给背光驱动电路；
其中， 所述第一存储器为 FLASH存储器， 所述第一存储器用来存储 用于控制图像显示的数据；
其中， 所述第二存储器为 FLASH存储器， 所述第二存储器用来存储 用于控制图像显示的数据；
其中， 所述主、 从时序控制芯片从数据输入接口接收的信号为初级低 压差分信号；
其中， 所述主时序控制芯片与所述从时序控制芯片以一同步信号为基 准， 两者同步接收所述初级低压差分信号并同步向显示驱动接口发送显示 数据信号及显示时序控制信号；
其中， 所述同步信号为所述主时序控制芯片产生的起始脉冲信号； 其中， 所述主时序控制芯片对所述从时序控制芯片的控制采用高速同 步串行通信主从控制方式；
其中， 所述显示时序控制信号为次级低压差分信号；
其中， 所述显示时序控制信号包括： 时钟信号、 起始脉冲信号、 输出 使能信号、 锁存脉冲信号及极性反转信号；
其中， 所述从时序控制芯片从背光驱动接口输出八个脉冲宽度调制信 号。
PCT/CN2012/085227 2012-11-15 2012-11-25 液晶显示时序驱动器 Ceased WO2014075339A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE112012007132.8T DE112012007132T5 (de) 2012-11-15 2012-11-25 Takttreiber für Flüssigkristallanzeige
US13/806,774 US20140132493A1 (en) 2012-11-15 2012-11-25 Clock Driver of Liquid Crystal Display

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201210460605.XA CN102930845B (zh) 2012-11-15 2012-11-15 液晶显示时序驱动器
CN201210460605.X 2012-11-15

Publications (1)

Publication Number Publication Date
WO2014075339A1 true WO2014075339A1 (zh) 2014-05-22

Family

ID=47645628

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2012/085227 Ceased WO2014075339A1 (zh) 2012-11-15 2012-11-25 液晶显示时序驱动器

Country Status (3)

Country Link
CN (1) CN102930845B (zh)
DE (1) DE112012007132T5 (zh)
WO (1) WO2014075339A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110428767A (zh) * 2019-06-27 2019-11-08 重庆惠科金渝光电科技有限公司 显示面板的驱动电路及显示装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105957479B (zh) * 2016-05-31 2019-09-10 深圳市华星光电技术有限公司 接口装置及具有该接口装置的液晶显示器
CN108109591A (zh) * 2017-11-03 2018-06-01 硅谷数模半导体（北京）有限公司 显示屏的控制装置及笔记本面板
CN107680554B (zh) * 2017-11-22 2020-04-28 深圳市华星光电技术有限公司 显示装置驱动系统及方法
CN108597464B (zh) * 2018-03-26 2021-08-06 昆山龙腾光电股份有限公司 用于液晶显示器的控制装置及控制方法
TWI701578B (zh) * 2018-06-29 2020-08-11 瑞鼎科技股份有限公司 顯示裝置及其晶片間匯流排
CN109599050B (zh) * 2019-01-31 2022-04-05 合肥鑫晟光电科技有限公司 一种显示面板画质改善方法及其装置、显示装置
CN110890076A (zh) * 2019-11-25 2020-03-17 Tcl华星光电技术有限公司 显示面板驱动系统
CN111326125B (zh) 2020-04-07 2021-06-01 Tcl华星光电技术有限公司 Tcon时序控制信号控制方法及驱动电路
CN112820244A (zh) * 2021-01-08 2021-05-18 掌阅科技股份有限公司 电子纸显示设备及电子纸显示设备的控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101488309A (zh) * 2008-01-17 2009-07-22 奇美电子股份有限公司 平面显示装置的驱动电路板、驱动系统及驱动方法
CN101630490A (zh) * 2009-05-07 2010-01-20 福州华映视讯有限公司 色序式液晶显示设备及其影像显示方法
KR20110120017A (ko) * 2010-04-28 2011-11-03 삼성모바일디스플레이주식회사 액정 표시 장치와 이의 구동 장치 및 구동 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4063800B2 (ja) * 2004-08-02 2008-03-19 沖電気工業株式会社 表示パネル駆動装置
CN101315748B (zh) * 2007-05-31 2010-12-15 中华映管股份有限公司 显示器的驱动装置与其驱动方法
CN101556772B (zh) * 2008-04-07 2011-12-14 北京京东方光电科技有限公司 液晶显示器驱动电路
US8698728B2 (en) * 2009-11-02 2014-04-15 Atmel Corporation Apparatus for integrated backlight and dynamic gamma/VCOM control on silicon chips
KR101329970B1 (ko) * 2010-12-13 2013-11-13 엘지디스플레이 주식회사 액정표시장치
CN102306484A (zh) * 2011-08-31 2012-01-04 福州华映视讯有限公司 产生背光驱动电流的控制电路与其方法
TWI457908B (zh) * 2012-03-30 2014-10-21 Au Optronics Corp 一種減少液晶顯示器之殘影的方法與一種採用此方法的液晶顯示器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101488309A (zh) * 2008-01-17 2009-07-22 奇美电子股份有限公司 平面显示装置的驱动电路板、驱动系统及驱动方法
CN101630490A (zh) * 2009-05-07 2010-01-20 福州华映视讯有限公司 色序式液晶显示设备及其影像显示方法
KR20110120017A (ko) * 2010-04-28 2011-11-03 삼성모바일디스플레이주식회사 액정 표시 장치와 이의 구동 장치 및 구동 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110428767A (zh) * 2019-06-27 2019-11-08 重庆惠科金渝光电科技有限公司 显示面板的驱动电路及显示装置

Also Published As

Publication number Publication date
CN102930845B (zh) 2015-06-03
DE112012007132T5 (de) 2015-07-23
CN102930845A (zh) 2013-02-13

Similar Documents

Publication Publication Date Title
WO2014075339A1 (zh) 液晶显示时序驱动器
CN110114818B (zh) 显示驱动方法、驱动装置及显示装置
TWI380257B (en) Methods and circuits for synchronous operation of display backlighting
US10692443B2 (en) Synchronous backlight device and operation method thereof
CN104123916B (zh) 背光控制模块、背光控制方法及液晶显示装置
CN108597464B (zh) 用于液晶显示器的控制装置及控制方法
CN104299578B (zh) 背光单元及其驱动方法、液晶显示装置
US10665177B2 (en) Circuit arrangement for controlling backlight source and operation method thereof
CN102810298A (zh) 控制显示器背光模块的信号处理的方法及其电路装置
CN114023273B (zh) 局域调光驱动电路、方法、系统及电子设备
CN103477385B (zh) 显示装置、显示方法
JP2015166755A (ja) デューティ比制御回路およびバックライト調整回路
JP2004233581A (ja) 表示装置駆動回路
US20140132493A1 (en) Clock Driver of Liquid Crystal Display
US20130342434A1 (en) Liquid crystal display device capable of reducing residual images and related method thereof
CN102509538A (zh) 基于cpld的t-con实现方法
WO2014048125A1 (zh) 3d液晶显示装置的驱动方法、驱动系统和一种3d眼镜
CN111540316A (zh) 控制背光源的电路装置及其操作方法
JP2012220958A (ja) ３次元画像表示装置
TW201039315A (en) Display control device for flat panel displays and flat display device
CN101329832A (zh) 信号产生方法及应用其的显示装置与时钟脉冲控制器
KR20240012979A (ko) 디스플레이 구동 회로, 호스트, 이를 포함하는 디스플레이 시스템, 및 이의 동작 방법
WO2017024610A1 (zh) 一种驱动电路
WO2025140410A1 (zh) 显示装置、亮度调节方法及电子设备
CN117524113A (zh) 显示面板的背光驱动方法、装置及显示设备

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 13806774

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12888306

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 112012007132

Country of ref document: DE

Ref document number: 1120120071328

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12888306

Country of ref document: EP

Kind code of ref document: A1