WO2014029417A1 - Verpackung für mikroelektronische bauteile - Google Patents

Verpackung für mikroelektronische bauteile Download PDF

Info

Publication number
WO2014029417A1
WO2014029417A1 PCT/EP2012/066194 EP2012066194W WO2014029417A1 WO 2014029417 A1 WO2014029417 A1 WO 2014029417A1 EP 2012066194 W EP2012066194 W EP 2012066194W WO 2014029417 A1 WO2014029417 A1 WO 2014029417A1
Authority
WO
WIPO (PCT)
Prior art keywords
packaging
substrate
structural
microelectronic
carrier substrate
Prior art date
Application number
PCT/EP2012/066194
Other languages
English (en)
French (fr)
Inventor
Torsten Matthias
Original Assignee
Ev Group E. Thallner Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ev Group E. Thallner Gmbh filed Critical Ev Group E. Thallner Gmbh
Priority to PCT/EP2012/066194 priority Critical patent/WO2014029417A1/de
Priority to SG2014013569A priority patent/SG2014013569A/en
Publication of WO2014029417A1 publication Critical patent/WO2014029417A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a package for on a
  • the prior art discloses a multiplicity of methods for packaging microelectronic components. Above all, technical problems are that the number of packaging steps for encapsulating microelectronic and / or micromechanical components is great. Also, sometimes expensive intermediate steps are provided, so that the packaging is tedious and expensive.
  • Object of the present invention is therefore to provide a package or a corresponding method, with a fast, efficient, cheap and easy packaging of
  • the invention is based on the idea microelectronic and / or micromechanical components using a carrier wafer with an at least partially, preferably at least predominantly on the
  • Non-stick layer with a temporarily applied to the carrier substrate structural material with chamber openings for receiving the
  • microelectronic and / or micromechanical components packaging microelectronic and / or micromechanical components.
  • each individually in chambers packaged, preferably encapsulated, more preferably hermetically encapsulated.
  • Packaging steps and beyond, in particular, very favorable materials can be used, starting with the carrier substrate, in which a comparatively simple substrate can be used and no single-crystal wafer is needed.
  • Another advantage of the present invention is that the packaging is extremely space efficient.
  • Another technical advantage of the present invention is that simultaneously a variety of microelectronic and / or
  • Micromechanical components can be packed.
  • the package described is composed of the
  • the chamber openings by structural elements, in particular
  • Chamber walls are limited.
  • Structural elements in particular parallel to the carrier substrate, are formed in alignment. In this way, the package (especially without further processing step such as a straightening) with the
  • Structure substrate with the applied microelectronic and / or micromechanical components connect.
  • Structural elements with a microelectronic components receiving structural substrate are connectable, in particular via a on the
  • Adhesive layer The type of connection depends in particular on the
  • Structural material selected from one or more of the following materials: plastic, photoresist, polymer, ceramic, metal, glass.
  • plastic photoresist
  • polymer polymer
  • ceramic ceramic
  • metal glass
  • the structural material is therefore preferably chosen such that it is thermally and / or electrically insulating.
  • the structural material is integrally formed, resulting in a durable and producible with the least possible effort
  • the non-stick layer has a border zone with a higher
  • Carrier substrate ensures the structural material and on the other hand, the detachment of the carrier substrate according to the invention after the packaging of the microelectronic and / or micromechanical components is made possible in a simple manner. In particular, it is not according to the invention
  • FIG. 1 is a schematic cross-sectional view of a first manufacturing step according to the invention for producing a
  • FIG. 2a shows a schematic cross-sectional view of a second manufacturing step according to the invention according to a first variant according to the invention for producing a packaging according to the invention
  • FIG. 2b shows a schematic cross-sectional view of a second production step according to the invention according to a second variant according to the invention for producing a packaging according to the invention
  • Fig. 3 is a schematic cross-sectional view of a third manufacturing step according to the invention for producing a
  • FIG. 4 shows a schematic cross-sectional view of a fourth production step according to the invention for producing a
  • Fig. 5 is a schematic cross-sectional view of a first
  • FIG. 6 shows a schematic cross-sectional view of a second
  • FIG. 7 shows a schematic cross-sectional view of a packaged structured wafer packaged according to the invention.
  • FIG. 1 shows a carrier substrate 1 with a packaging receiving surface 1 v.
  • the carrier substrate 1 is in particular a rigid carrier substrate 1 designed to perform a support function.
  • a wafer is used as carrier substrate 1.
  • the carrier substrate 1 is in particular between 100 ⁇ and 2000 ⁇ , more preferably between 500 ⁇ and 2000 ⁇ , more preferably between 1000 ⁇ and 2000 ⁇ .
  • wafers with correspondingly standardized diameters are also standardized with respect to their thicknesses. If the substrates used as carrier wafers are stiff enough to carry out the method according to the invention, standardized wafer thicknesses are preferably to be preferred.
  • the diameter of the carrier substrate 1 is in particular 1, 2, 3, 4, 5, 6, 8, 12, 18 inches. In general, the carrier substrate 1 may have any diameter.
  • an anti-adhesion layer 2 is applied over the entire area of the packaging receiving surface 1 v in the exemplary embodiment shown, on the turn according to FIG. 3 a structural material 3, shown in FIG.
  • a photoresist is applied.
  • the application of the photoresist is carried out by known methods.
  • an anti-adhesive layer 2 is applied on the package receiving surface lv not in the entire area, but only in a central region, while a concentric circular segment of thickness R remains free of the anti-adhesive layer.
  • Embodiment lies in the higher adhesion, which is at the edge between the material 3, respectively 3 'and the packaging receiving surface 1 v of the carrier substrate 1. It is a modification of the Zonebond TM process known in the industry. In the
  • an appropriately structurable material 3 is used instead of the adhesive.
  • the adhesive force (relative to the unit area) between the non-stick layer 2 and the structural material 3 is in particular less than 1
  • N / mm preferably less than 0.1 N / mm, more preferably less than
  • the structural material 3 is applied in a, in particular uniform, thickness D 2 , in particular greater than the thickness Di of the carrier substrate 1.
  • the thickness D 2 of the structural material 3 is between 1000 ⁇ and 1 ⁇ , with preference between 100 ⁇ and 10 ⁇ .
  • Chamber openings 4 introduced to form a receiving space 8 for receiving mikr electronic and / or micromechanical components 7 (see Figure 5).
  • a separate receiving space 8 with a height H is formed for each microelectronic and / or micromechanical component 7.
  • the recording rooms are identical at least in the high H.
  • the height H of the receiving space is smaller than the thickness D 2 of the
  • the receiving spaces 8 are bounded by chamber walls 9 of the correspondingly processed structural material 3 '. End faces 10 of the
  • Chamber walls (structural elements) 9 delimit the receiving spaces 8 laterally (ie parallel) to the packaging receiving surface lv.
  • the end faces 10 are aligned with each other, in particular parallel to the
  • Packaging receiving surface lv trained.
  • the structural material 3 is a
  • a packaging 5 produced according to the invention is provided for the microelectronic and / or micromechanical components 7 applied to a structural substrate 6.
  • the packaging 5 is opposite to the microelectronic and / or applied on the structure substrate 6
  • the package 5 and the pattern substrate 6 are contacted by moving them toward one another.
  • the end faces 10 lie on a micromechanical and / or microelectronic components 7 receiving side 6o of the
  • Structural substrate 6 directly on, in each case in spaces 11 between the spaced apart on the structural substrate. 6
  • the carrier substrate 1 on the non-stick layer 2 is removed from the, in particular cured
  • Structure material 3 'detached which due to the non-stick layer 2 in the simplest manner, in particular by simply peeling, can take place.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

Die Erfindung betrifft eine Verpackung für auf einem Struktursubstrat (6) aufgebrachte mikroelektronische Bauteile (7) mit: - einem Trägersubstrat (1) mit einer Verpackungsaufnahmefläche (1v), wobei auf der Verpackungsaufnahmefläche (1v) zumindest überwiegend eine Antihaftschicht (2) aufgebracht ist, - einem auf der Antihaftschicht (2) aufgebrachten Strukturmaterial (3') mit Kammeröffnungen (4) zur Aufnahme der mikroelektronischen Bauteile (7). Weiterhin betrifft die vorliegende Erfindung Verfahren zur Herstellung einer solchen Verpackung sowie Verfahren zum Verpacken und ein Verfahren zum Ablösen des Trägersubstrats.

Description

Verpackung für mikroelektronische Bauteile
B e s c h r e i b u n g
Die vorliegende Erfindung betrifft eine Verpackung für auf einem
Struktursubstrat aufgebrachte mikroelektronische und/oder
mikro mechanischen Bauteile gemäß Anspruch 1 sowie korrespondierende Verfahren gemäß Ansprüchen 8, 9 und 10 und ein Struktursubstrat gemäß Anspruch 11.
Im Stand der Technik ist eine Vielzahl von Verfahren zur Verpackung von mikroelektronischen Bauteilen bekannt. Technische Probleme bestehen vor allem darin, dass die Anzahl der Verpackungsschritte zum Verkapseln von mikroelektronischen und/oder mikromechanischen Bauteilen groß ist. Auch sind teilweise aufwendige Zwischenschritte vorgesehen, so dass das Verpacken langwierig und kostenintensiv ist.
Aufgabe der vorliegenden Erfindung ist es daher, eine Verpackung beziehungsweise ein korrespondierendes Verfahren anzugeben, mit dem eine schnelle, effiziente, billige und einfache Verpackung von
mikroelektronischen und/oder mikromechanischen Bauteilen ermöglicht wird. Diese Aufgabe wird mit den Merkmalen der Ansprüche 1, 8, 9 und 10 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind in den
Unteransprüchen angegeben. In den Rahmen der Erfindung fallen auch sämtliche Kombinationen aus zumindest zwei von in der Beschreibung, den Ansprüchen und/oder den Figuren angegebenen Merkmalen. Bei
angegebenen Wertebereichen sollen auch innerhalb der genannten Grenzen liegende Werte als Grenzwerte offenbart und in beliebiger Kombination beanspruchbar sein.
Der Erfindung liegt der Gedanke zugrunde, mikroelektronische und/oder mikromechanische Bauteile unter Verwendung eines Trägerwafers mit einer zumindest teilweise, vorzugsweise zumindest überwiegend auf der
Verpackungsaufnahmefläche des Trägersubstrats aufgebrachten
Antihaftschicht mit einem auf dem Trägersubstrat temporär aufgebrachten Strukturmaterial mit Kammeröffnungen zur Aufnahme der
mikroelektronischen und/oder mikromechanischen Bauteile zu verpacken.
Insbesondere nach Entfernung des Trägersubstrats, was durch die
erfindungsgemäße Antihaftschicht erleichtert wird, sind die verpackten, auf dem Struktursubstrat aufgebrachten mikroelektronischen und/oder mikromechanischen Bauteile nur noch von dem Strukturmaterial,
insbesondere jeweils einzeln in Kammern, verpackt, vorzugsweise verkapselt, noch bevorzugter hermetisch verkapselt. Der Vorteil der
Verwendung eines Trägersubstrats mit einer Antihaftschicht besteht in dem stark vereinfachten Handling beim Verpacken mit wenigen
Verpackungs schritten und darüber hinaus sind insbesondere sehr günstige Materialien verwendbar, angefangen mit dem Trägersubstrat, bei dem ein vergleichsweise einfaches Substrat verwendet werden kann und kein einkristalliner Wafer benötigt wird. Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, dass die Verpackung äußerst platzsparend ist. Ein weiterer technischer Vorteil der vorliegenden Erfindung besteht darin, dass gleichzeitig eine Vielzahl von mikroelektronischen und/oder
mikromechanischen Bauteilen verpackt werden kann.
Demnach ist die beschriebene Verpackung bestehend aus dem
Trägersubstrat, der Antihaftschicht und dem Strukturmaterial mit
Kammeröffnungen als eigenständige Erfindung anzusehen, insbesondere in Kombination mit dem als eigenständige Erfindung offenbarten Verfahren zur Herstellung der Verpackung durch Aufbringen des Strukturmaterials auf die Antihaftschicht des Trägersubstrats sowie Vorsehen von
Kammeröffnungen im Strukturmaterial.
Aus den vorgenannten Erfindungen ergibt sich als weitere, eigenständige Erfindung ein Verfahren zum Verpacken von auf einem Trägersubstrat aufgebrachten mikroelektroni sehen und/oder mikromechanischen Bauteilen durch Ausrichten der vorgenannten Verpackung gegenüber einem die mikroelektronischen und/oder mikromechanischen Bauteile aufweisenden Struktursubstrat und Verbinden der Verpackung mit dem Struktursubstrat und insbesondere mit einem sich daran anschließenden Ablösen des
Trägersubstrats.
Als Verfahrensprodukt ergeben sich daraus als weitere, eigenständige Erfindung, insbesondere ausschließlich, aus dem Strukturmaterial
(insbesondere ohne Trägersubstrat) und dem Struktursubstrat verpackte, insbesondere jeweils separat verkapselte, mikroelektronische und/oder mikromechanische Bauteile.
Gemäß einer vorteilhaften Ausführungsform der Erfindung ist vorgesehen, dass die Kammeröffnungen durch Strukturelemente, insbesondere
Kammerwände, begrenzt sind. Somit ist eine, insbesondere dichtende, vorzugsweise hermetische, Verkapselung der mikroelektronischen und/oder mikromechanischen Bauteile in, insbesondere separat für jedes mikroelektronische und/oder mikromechanische Bauteil vorgesehene, Kammern möglich.
Dabei ist es von besonderem Vorteil, wenn Stirnseiten der
Strukturelemente, insbesondere parallel zu dem Trägersubstrat, fluchtend ausgebildet sind. Auf diese Weise lässt sich die Verpackung (insbesondere ohne weiteren Verarbeitungsschritt wie eine Begradigung) mit dem
Struktursubstrat mit den darauf aufgebrachten mikroelektronischen und/oder mikromechanischen Bauteilen verbinden.
In Weiterbildung der Erfindung ist es von Vorteil, wenn die
Strukturelemente mit einem die mikroelektronischen Bauteile aufnehmenden Struktursubstrat verbindbar sind, insbesondere über eine auf den
Strukturelementen, vorzugsweise deren Stirnseiten, aufgebrachte
Klebeschicht. Die Art der Verbindung hängt insbesondere von dem
verwendeten Material für das Strukturmaterial ab, das insbesondere zur dichtenden Verbindung der Kammeröffnungen mit dem Struktursubstrat, vorzugsweise hermetisch dichtend, geeignet ist. Auf diese Weise ist es erfindungsgemäß insbesondere denkbar, bei der Verpackung Vakuum und/oder Schutzgas in die Verpackung einzubringen, insbesondere in die durch das Strukturmaterial und das Struktursubstrat begrenzten Kammern.
Gemäß einer vorteilhaften Ausführungsform der Erfindung ist das
Strukturmaterial aus einem oder mehreren der nachfolgend aufgeführten Materialien gewählt: Kunststoff, Photolack, Polymer, Keramik, Metall, Glas. Insbesondere die Verwendung von Polymeren und/oder Photolack, insbesondere ausschließlich Polymer, ist bevorzugt, da hierdurch eine thermische und/oder elektrische Isolierung sowie Schutz gegen Stöße gewährleistet wird. Das Strukturmaterial wird demnach vorzugsweise derart gewählt, dass es thermisch und/oder elektrisch isolierend ausgebildet ist. Mit Vorteil ist das Strukturmaterial einstückig ausgebildet, woraus sich eine langlebige und mit geringst möglichem Aufwand herstellbare
Verpackung ergibt.
Gemäß einer weiteren, vorteilhaften Ausführungsform der Erfindung ist vorgesehen, dass die Antihaftschicht eine Randzone mit höherer,
insbesondere mindestens doppelt so hoher, Haftkraft wie eine von der Randzone zumindest überwiegend, vorzugsweise vollständig, umgebende Antihaftzone der Antihaftschicht aufweist. Auf diese Weise ist einerseits während des Verpackungsprozesses eine sichere Haftung des
Trägersubstrats an dem Strukturmaterial gewährleistet und andererseits wird das erfindungsgemäße Ablösen des Trägersubstrats nach dem Verpacken der mikroelektronischen und/oder mikromechanischen Bauteile auf einfache Art und Weise ermöglicht. Insbesondere ist es erfindungsgemäß nicht
notwendig, auf die Antihaftzone der Antihaftschicht einzuwirken, so dass allenfalls - soweit vorhanden - au die Randzone, also insbesondere vom Umfang des Trägersubstrats her, mit entsprechend geringerem Aufwa d die Haftkraft reduziert werden kann.
Soweit vorliegend und/oder in der anschließenden Figurenbeschreibung Verpackungsmerkmale offenbart sind, sollen diese auch als
Verfahrensmerkmale offenbart gelten und umgekehrt.
Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung bevorzugter Ausführungsbeispiele sowie anhand der Zeichnungen. Diese zeigen in:
Fig. 1 eine schematische Querschnittsansicht eines erfindungsgemäßen ersten Herstellungsschritts zur Herstellung einer
erfindungs gern äßen Verpackung, Fig.2a eine schematische Querschnittsansicht eines erfindungsgemäßen zweiten Herstellungsschritts nach einer erfindungsgemäß ersten Variante zur Herstellung einer erfindungsgemäßen Verpackung,
Fig. 2b eine schematische Querschnittsansicht eines erfindungsgemäßen zweiten Herstellungsschritts nach einer erfindungsgemäß zweiten Variante zur Herstellung einer erfindungsgemäßen Verpackung,
Fig. 3 eine schematische Querschnittsansicht eines erfindungsgemäßen dritten Herstellungsschritts zur Herstellung einer
erfindungsgemäßen Verpackung,
Fig.4 eine schematische Querschnittsansicht eines erfindungsgemäßen vierten Herstellungsschritts zur Herstellung einer
erfindungsgemäßen Verpackung,
Fig. 5 eine schematische Querschnittsansicht eines ersten
erfindungsgemäßen Verpackungs Schrittes,
Fig.6 eine schematische Querschnittsansicht eines zweiten
erfindungsgemäßen Verpackungsschrittes und
Fig. 7 eine schematische Querschnittsansicht eines erfindungsgemäß verpackten bestückten Strukturwafers.
In den Figuren sind Vorteile und Merkmale der Erfindung mit diese jeweils identifizierenden Bezugszeichen gemäß Aus führungs formen der Erfindung gekennzeichnet, wobei Bauteile beziehungsweise Merkmale mit gleicher oder gleichwirkender Funktion mit identischen Bezugszeichen
gekennzeichnet sind.
In Figur 1 ist ein Trägersubstrat 1 mit einer Verpackungsaufnahmefläche 1 v gezeigt. Das Trägersubstrat 1 ist insbesondere als starres Trägersubstrat 1 ausgebildet, um eine Stützfunktion zu erfüllen. Vorzugsweise wird als Trägersubstrat 1 ein Wafer verwendet. Die Dicke D| des Trägersubstrats 1 liegt insbesondere zwischen 100 μιτι und 2000 μηι, bevorzugter zwischen 500 μιτι und 2000 μιη, noch bevorzugter zwischen 1000 μιη und 2000 μτη. Dem Fachmann auf dem Gebiet ist allerdings bekannt, dass Wafer mit entsprechend standardisierten Durchmessern auch bezüglich deren Dicken genormt sind. Sollten die als Trägerwafer verwendeten Substrate steif genug sein, um das erfindungsgemäße Verfahren durchzuführen, so sind vorzugsweise standardisierte Waferdicken zu bevorzugen. Der Durchmesser des Trägersubstrats 1 beträgt insbesondere 1, 2, 3, 4, 5, 6, 8, 12, 18 Zoll. Im Allgemeinen kann das Trägersubstrat 1 jeden Durchmesser besitzen.
Gemäß Figur 2a wird auf der Verpackungsaufnahme fläche 1 v im gezeigten Ausführungsbeispiel vollflächig eine Antihaftschicht 2 aufgebracht, auf der wiederum gemäß Figur 3 ein Strukturmaterial 3, im gezeigten
Aus führungsbei spiel ein Photoresist, aufgebracht wird. Die Aufbringung des Photoresists erfolgt durch bekannte Verfahren.
Nach einer erfindungsgemäß zweiten Ausführungsform gemäß Figur 2b wird auf der Verpackungsaufnahmefläche lv im gezeigten Ausführungsbeispiel eine Antihaftschicht 2 nicht vollflächig, sondern nur in einer Zentralregion aufgebracht, während ein konzentrisch liegendes Kreissegment mit Dicke R frei von der Antihaftschicht bleibt. Der Vorzug dieser zweiten
Ausführungsform liegt in der höheren Haftfestigkeit, die am Rand zwischen dem Material 3, respektive 3 ' und der Verpackungsaufnahmefläche 1 v des Trägersubstrats 1 besteht. Es handelt sich hierbei um eine Modifikation des, in der Industrie bekannten, Zonebond™ Verfahrens. In der
erindungsgemäßen A u s fü h run gs form wird allerdings anstatt des Klebstoffes ein entsprechend strukturierbares Material 3 verwendet. Die (auf die Einheitsfläche bezogene) Haftkraft zwischen der Antihaftschicht 2 und dem Strukturmaterial 3 ist insbesondere kleiner als 1
2 2
N/mm , mit Vorzug kleiner als 0.1 N/mm , mit größerem Vorzug kleiner als
2 ^
0.01 N/mm , mit noch größerem Vorzug kleiner als 0.001 N/mm", mit größtem Vorzug kleiner als 0.0001 N/mm2, mit allergrößtem Vorzug kleiner als 0.00001 N/mm2.
Das Strukturmaterial 3 wird in einer, insbesondere einheitlichen, Dicke D2, insbesondere größer als die Dicke Di des Trägersubstrats 1, aufgebracht. Insbesondere liegt die Dicke D2 des Strukturmaterials 3 zwischen 1000 μτη und 1 μηι, mit Vorzug zwischen 100 μηι und 10 μηι.
In dem in Figur 4 gezeigten Verfahrensschritt werden von der dem
Trägersubstrat 1 abgewandten Seite des Strukturmaterials 3
Kammeröffnungen 4 eingebracht, um einen Aufnahmeraum 8 zur Aufnahme von mikr elektronischen und/oder mikromechanischen Bauteilen 7 (siehe Figur 5) auszubilden.
Bei der gezeigten Ausführungsform wird für jedes mikroelektronische und/oder mikromechanische Bauteil 7 ein separater Aufnahmeraum 8 mit einer Höhe H ausgebildet. Die Aufnahmeräume sind zumindest in der Hohe H identisch.
Die Höhe H des Aufnahmeraums ist kleiner als die Dicke D2 des
Strukturmaterials 3, damit sich die Aufnahmeräume 8 nicht bis zu dem Trägersubstrat 1 beziehungsweise zu der Antihaftschicht 2 erstrecken, die später (siehe Figur 7) abgelöst wird.
Die Aufnahmeräume 8 sind durch Kammerwände 9 des entsprechend bearbeiteten Strukturmaterials 3 ' begrenzt. Stirnseiten 10 der
Kammerwände (Strukturelemente) 9 begrenzen die Aufnahmeräume 8 seitlich (also parallel) zur Verpackungsaufnahmefläche lv. Die Stirnflächen 10 sind fluchtend zueinander, insbesondere parallel zu der
Verpackungsaufnahmefläche lv, ausgebildet.
Bevorzugt handelt es sich bei dem Strukturmaterial 3 um einen,
insbesondere permanent aushärtbaren, Fotolack, der durch bekannte
Verfahren, insbesondere Belichtung und entsprechende bekannte
Folgeschritte (in Figur 4 gezeigt) strukturiert wird.
Auf diese Weise ist eine erfindungsgemäß hergestellte Verpackung 5 für die auf einem Struktursubstrat 6 aufgebrachten mikroelektronischen und/oder mikromechanischen Bauteile 7 vorgesehen.
Die Verpackung 5 wird gemäß Figur 5 gegenüberliegend zu den auf dem Struktursubstrat 6 aufgebrachten mikroelektronischen und/oder
mikromechanischen Bauteilen 7 ausgerichtet, wobei jedem Aufnahmeraum 8 beziehungsweise jeder Kammeröffnung 4 gegenüber ein korrespondierendes, in dem Au nahmeraum 8 aufzunehmendes, mikroelektronisches und/oder mikromechanisches Bauteil 7 angeordnet wird.
In dem in Figur 6 gezeigten Verfahrensschritt werden die Verpackung 5 und das Struktursubstrat 6 kontaktiert, indem diese aufeinander zu bewegt werden.
Die Stirnseiten 10 liegen auf einer die mikromechanischen und/oder mikroelektronischen Bauteile 7 aufnehmenden Aufnahmeseite 6o des
Struktursubstrats 6 direkt auf, und zwar jeweils in Zwischenräumen 11 zwischen den beabstandet zueinander auf dem Struktursubstrat 6
aufgebrachten mikroelektronischen und/oder mikromechanischen Bauteilen 7. Nach einer, insbesondere die Aufnahmeräume 8 an den Kammeröffnungen 4 dichtenden, vorzugsweise hermetisch dichtenden, Verbindung der
Stirnseiten 10 mit dem Struktursubstrat 6 sind die mikroelektronischen und/oder mikromechanischen Bauteile in ihren jeweiligen Aufnahmeräumen 8 eingekapselt. Das Kontaktieren und Verbinden der Verfahrensschritte gemäß Figuren 5 und 6 erfolgt vorzugsweise unter Vakuum und/oder Schutzgasatmosphäre.
In dem in Figur 7 gezeigten Verfahrensschritt wird das Trägersubstrat 1 an der Antihaftschicht 2 von dem, insbesondere ausgehärteten,
Strukturmaterial 3' abgelöst, was auf Grund der Antihaftschicht 2 auf einfachste Art und Weise, insbesondere durch einfaches Abziehen, erfolgen kann.
B e z u g s z e i c h e n l i s t e
1 Trägersubstrat
lv Verpackungsaufnahmefläche
2 Antihaftschicht
3, 3' Strukturmaterial
4 Kammeröffnungen
5 Verpackung
6 Struktursubstrat
6o Aufnahmeseite
7 mikroelektronische Bauteile
8 Aufnahmeraum
9 Strukturelemente
10 Stirnseiten
11 Zwischenräume
Di Dicke
D2 Dicke
H Höhe
R Dicke des Kreisrings

Claims

P a t e n t a n s p rü c h e
1. Verpackung für auf einem Struktursubstrat (6) aufgebrachte
mikroelektronische Bauteile (7) mit:
- einem Trägersubstrat (1) mit einer Verpackungsaufnahme fläche ( 1 v), wobei auf der Verpackungsaufnahme fläche ( 1 v) zumindest überwiegend eine Antihaftschicht (2) aufgebracht ist,
- einem auf der Antihaftschicht (2) aufgebrachten Strukturmaterial (3') mit Kammeröffnungen (4) zur Aufnahme der
mikroelektronischen Bauteile (7).
Verpackung nach Anspruch 1, wobei die Kammeröffnungen (4) durch Strukturelemente (9), insbesondere Kammerwände, begrenzt sind.
Verpackung nach Anspruch 2, wobei Stirnseiten (10) der
Strukturelemente (9), insbesondere parallel zu dem Trägersubstrat (1), fluchtend ausgebildet sind.
Verpackung nach Anspruch 2 oder 3, wobei die Strukturelemente (9) mit einem die mikroelektronischen Bauteile (7) aufnehmenden Struktursubstrat (6) verbindbar sind, insbesondere über eine auf den Strukturelementen (9), vorzugsweise deren Stirnseiten, aufgebrachte Klebeschicht.
Verpackung nach einem der vorhergehenden Ansprüche, wobei das Strukturmaterial (3, 3') gewählt ist aus einem oder mehreren der nachfolgend aufgeführten, insbesondere isolierenden, Materialien: Kunststoff, Photolack, Polymer, Keramik, Metall.
Verpackung nach einem der vorhergehenden Ansprüche, wobei das Strukturmaterial (3, 3') materialeinstückig ausgebildet ist.
Verpackung nach einem der vorhergehenden Ansprüche, wobei die Antihaftschicht (2) eine Randzone mit höherer, insbesondere mindestens doppelt so hoher, Haftkraft wie eine von der Randzone zumindest überwiegend, vorzugsweise vollständig, umgebene Antihaftzone der Antihaftschicht (2) aufweist.
8. Verfahren zur Herstellung einer Verpackung für auf einem
Trägersubstrat (1) aufgebrachte mikroelektronische Bauteile (7) mit folgenden Schritten, insbesondere folgendem Ablauf:
- Aufbringen eines Strukturmaterials (3) auf eine an einer
Verpackungsaufnahmefläche ( 1 v) des Trägersubstrats (1) angeordneten Antihaftschicht (2),
- Vorsehen von Kammeröffnungen (4) an einer zum Trägersubstrat (1) abgewandten Seite des Strukturmaterials (3).
Verfahren zum Verpacken von auf einem Trägersubstrat (1) aufgebrachten mikroelektronischen Bauteilen (7) mit folgenden Schritten, insbesondere folgendem Ablauf:
- Ausrichten einer Verpackung gemäß Patentanspruch 1 gegenüber einem die mikroelektronischen Bauteile (7) aufweisenden Struktursubstrat (6) derart, dass die zu den mikroelektronischen Bauteilen (7) jeweils korrespondierenden Kammeröffnungen (4) zueinander fluchtend ausgerichtet sind,
- Verbinden der Verpackung mit dem Struktursubstrat (6).
Verfahren zum Ablösen eines Trägersubstrats (1) von einer nach einem Verfahren gemäß Anspruch 9 verpackten, insbesondere nach einem Verfahren nach Anspruch 8 hergestellten, Verpackung, bei dem das Trägersubstrat (1) an der Antihaftschicht (2) von dem Strukturmaterial (3') abgelöst wird.
11. Struktursubstrat (6) mit auf dem Struktursubstrat (6) aufgebrachten mikroelektronischen und/oder mikromechanischen Bauteilen (7), wobei die mikroelektronischen und/oder mikromechanischen Bauteile (7) durch ein Strukturmaterial (3') mit Kammeröffnungen (4) zur Aufnahme der mikroelektronischen und/oder mikromechanischen Bauteile (7) verpackt ist.
PCT/EP2012/066194 2012-08-20 2012-08-20 Verpackung für mikroelektronische bauteile WO2014029417A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/EP2012/066194 WO2014029417A1 (de) 2012-08-20 2012-08-20 Verpackung für mikroelektronische bauteile
SG2014013569A SG2014013569A (en) 2012-08-20 2012-08-20 Packaging for microelectronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2012/066194 WO2014029417A1 (de) 2012-08-20 2012-08-20 Verpackung für mikroelektronische bauteile

Publications (1)

Publication Number Publication Date
WO2014029417A1 true WO2014029417A1 (de) 2014-02-27

Family

ID=46704666

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2012/066194 WO2014029417A1 (de) 2012-08-20 2012-08-20 Verpackung für mikroelektronische bauteile

Country Status (2)

Country Link
SG (1) SG2014013569A (de)
WO (1) WO2014029417A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601661A (zh) * 2017-01-09 2017-04-26 京东方科技集团股份有限公司 转印装置及转印方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060099733A1 (en) * 2004-11-09 2006-05-11 Geefay Frank S Semiconductor package and fabrication method
US20070117260A1 (en) * 2005-11-18 2007-05-24 Denso Corporation Method of manufacturing semiconductor sensor
US20080099134A1 (en) * 2006-03-20 2008-05-01 Fujifilm Corporation Method for fixing plastic substrate, circuit substrate and method for producing same
WO2011144226A1 (de) * 2010-05-20 2011-11-24 Ev Group E. Thallner Gmbh Verfahren zur herstellung von chipstapeln sowie einen träger für die durchführung des verfahrens

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060099733A1 (en) * 2004-11-09 2006-05-11 Geefay Frank S Semiconductor package and fabrication method
US20070117260A1 (en) * 2005-11-18 2007-05-24 Denso Corporation Method of manufacturing semiconductor sensor
US20080099134A1 (en) * 2006-03-20 2008-05-01 Fujifilm Corporation Method for fixing plastic substrate, circuit substrate and method for producing same
WO2011144226A1 (de) * 2010-05-20 2011-11-24 Ev Group E. Thallner Gmbh Verfahren zur herstellung von chipstapeln sowie einen träger für die durchführung des verfahrens

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601661A (zh) * 2017-01-09 2017-04-26 京东方科技集团股份有限公司 转印装置及转印方法
US10212867B2 (en) 2017-01-09 2019-02-19 Boe Technology Group Co., Ltd. Transfer apparatus and transfer method

Also Published As

Publication number Publication date
SG2014013569A (en) 2014-10-30

Similar Documents

Publication Publication Date Title
DE102012206858B4 (de) Verfahren zum Herstellen einer optischen Fenstervorrichtung für eine MEMS-Vorrichtung
EP0585256A1 (de) Direktes substratbonden.
DE102014202842B4 (de) Verfahren zum Herstellen eines mikromechanischen Bauteils
WO2013120648A1 (de) Verfahren zum temporären verbinden eines produktsubstrats mit einem trägersubstrat
EP2473438A1 (de) Herstellungsverfahren für ein verkapptes mikromechanisches bauelement, entsprechendes mikromechanisches bauelement und kappe für ein mikromechanisches bauelement
WO2014029417A1 (de) Verpackung für mikroelektronische bauteile
DE102012111246A1 (de) Vorrichtung und Verfahren zum Bonden
EP3216049B1 (de) Verfahren und vorrichtung zum beschichten eines produktsubstrats
EP3601154B1 (de) Verfahren zur herstellung eines wenigstens teilweise gehäusten halbleiterwafers
DE102011077933B4 (de) Verfahren zum Bonden zweier Substrate
AT517747B1 (de) Verfahren zum Heften von Chips mit Kontaktelement auf ein mit einer Funktionsschicht mit Öffnungen für die Chipkontaktelementen versehenes Substrat
EP3918641B1 (de) Einrichtung und verfahren zur herstellung einer plattenanordnung
DE102019111437B4 (de) Verfahren zur Herstellung eines elektronischen Zwischenprodukts und Verfahren zur Herstellung eines Elektronik-Bauteils
DE102015122434A1 (de) MEMS Bauelement
DE102018010330B4 (de) Fügeverfahren von Scheiben
DE102022110988A1 (de) Verfahren zur Herstellung eines Verbund-Kappenelements und Verbund-Kappenelement
WO2022117708A1 (de) Trägeranordnung, verfahren für dessen herstellung und optoelektronisches halbleiterbauteil
DE102014202817B4 (de) Vorrichtung zum eutektischen Bonden
DE102014104239A1 (de) Verfahren zur Beschichtung von Kavitäten eines Halbleitersubstrats
DE102022123324A1 (de) Verfahren zum herstellen eines elektronischen bauelements
WO2014090281A1 (de) Verfahren und vorrichtung zum herstellen eines linsenwafers
WO2022171743A1 (de) Halbleitervorrichtung und verfahren zu dessen herstellung
WO2019214867A1 (de) Herstellungsverfahren für eine mikromechanische vorrichtung mit geneigten optischen fenstern und entsprechende mikromechanische vorrichtung
EP3690936A1 (de) Verfahren zum herstellen eines spacer-systems mit chipvertiefung, entsprechendes spacer-system und dessen verwendung zur kontaktierung eines chips mit einem substrat mittels sintern
DE102007060785B4 (de) Verfahren zur Herstellung eines (Vielfach-) Bauelements auf Basis ultraplanarer Metallstrukturen

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12748481

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12748481

Country of ref document: EP

Kind code of ref document: A1