WO2014025110A1 - Apparatus for controlling power devices and method for controlling power devices using same - Google Patents

Apparatus for controlling power devices and method for controlling power devices using same Download PDF

Info

Publication number
WO2014025110A1
WO2014025110A1 PCT/KR2013/000961 KR2013000961W WO2014025110A1 WO 2014025110 A1 WO2014025110 A1 WO 2014025110A1 KR 2013000961 W KR2013000961 W KR 2013000961W WO 2014025110 A1 WO2014025110 A1 WO 2014025110A1
Authority
WO
WIPO (PCT)
Prior art keywords
pulse
power
inductor
power device
duty ratio
Prior art date
Application number
PCT/KR2013/000961
Other languages
French (fr)
Korean (ko)
Inventor
김재하
하정익
강태욱
Original Assignee
서울대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020120152968A external-priority patent/KR101506069B1/en
Application filed by 서울대학교 산학협력단 filed Critical 서울대학교 산학협력단
Publication of WO2014025110A1 publication Critical patent/WO2014025110A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters

Definitions

  • the present invention relates to a power device control device and a power device control method using the same.
  • Switching loss power in power devices such as IGBTs, MOSFETs, and GaN FETs whose gate input impedance mainly consists of capacitance components is expressed by the formula Q * Vdd * f.
  • Q is the total charge required to drive the transistor
  • Vdd is the supply voltage
  • f is the switching frequency of the gate driver. That is, the greater the amount of parasitic capacitance or capacitance electrically connected to the gate, the greater the voltage applied to the gate driver, and the higher the frequency, the higher the power loss.
  • a device for controlling power uses a buffer. Recently, a configuration of controlling a turn-on / turn-off time of a power control device by using a resonant circuit together with a buffer and adjusting a resonant frequency has been proposed.
  • the power transistor When the power transistor is controlled using the above-described CMOS inverter as a buffer, power consumption is large and power consumption cannot be recovered.
  • the turn on / off time of the power control element is determined by the resonance frequency, but the resonance frequency is different from the parasitic inductance and the gate capacitance value of the driven device. As a result, the turn on / turn off time cannot be accurately controlled.
  • the manufacturing cost is high because additional elements are required.
  • the present invention is to solve the above-mentioned disadvantages, one of the object of the present invention is to provide a gate driver and a gate driving method with low energy consumption. Another object of the present invention is to provide a gate driver and a gate driving method capable of accurately controlling the turn-on / turn-off time of a controlled transistor.
  • An apparatus for controlling a power device includes a pulse generator for outputting a pulse having an adjustable duty ratio, a switching unit for connecting a power supply and a ground power source to the output terminal, and the switching unit. And an inductor unit having one end connected to an output terminal of the unit, wherein the power device control device controls a power device connected to the inductor unit by adjusting a duty ratio of the pulse.
  • the power control device device further includes a dead time generating circuit unit for preventing a leakage current of the switching unit.
  • the switching unit comprises a CMOS inverter.
  • the other end of the inductor is connected to the control terminal of the power device.
  • the power device control device controls the power device by converting a current supplied by the power source into a voltage signal using a capacitance of the power device.
  • the pulse generator adjusts the duty of the pulse so that the period connected to the output terminal of the switching unit and the power supply is reduced over time.
  • the inductor unit applies a voltage rising to the power device as the time elapses.
  • the pulse generator adjusts the duty of the pulse so that the period connected to the output terminal of the switching unit and the ground power supply decreases with time.
  • the inductor unit applies a voltage that decreases as the time elapses.
  • the pulse generator adjusts the duty of the pulse linearly.
  • the pulse generator adjusts the duty ratio of the pulse so that the switching unit is connected only to the output terminal of the switching unit and the ground power supply, or only the output terminal and the supply power of the switching unit during a predetermined period (period).
  • the inductor unit applies a constant voltage to the power device during the predetermined time period.
  • the inductor unit includes at least one of at least one inductor and a simulated inductor.
  • a method of controlling a power device comprising: outputting a pulse having an adjustable duty ratio, switching one end of an inductor unit with the pulse, and connecting one of a supply power supply and a ground power supply; and Controlling to control a power device connected to the inductor unit.
  • the duty of the pulse is adjusted so that the period connecting the supply power and the inductor unit decreases with time.
  • the inductor unit applies a voltage rising to the power device as the time elapses.
  • the duty of the pulse is adjusted so that the section connecting the ground power source and the inductor unit decreases with time.
  • the inductor unit applies a voltage that decreases as the time elapses.
  • the duty ratio of the pulse is linearly adjusted over time.
  • the outputting of the pulse having the variable duty ratio may output a pulse by adjusting a duty ratio so as to connect only the inductor unit and the supply power or only connect the inductor unit and the ground power for a predetermined time interval.
  • the inductor unit applies a constant voltage to the power device during the predetermined time period.
  • the power device control apparatus since the energy applied to turn on the power device can be recovered in the process of turning off, energy consumption can be reduced.
  • the power device control apparatus and control method according to an embodiment of the present invention provides an advantage that the power control device can be turned on / off with high precision without being affected by parasitic resistance, parasitic capacitance and parasitic inductance. .
  • FIG. 1 is a block diagram showing an outline of a gate driver configuration according to an embodiment of the present invention.
  • FIG. 3 is a diagram illustrating an embodiment of a switching unit 200.
  • FIG. 4 is a view for explaining a dead time insertion circuit according to an embodiment of the present invention.
  • FIG. 5 is an equivalent circuit for a power control device and a power device according to an embodiment of the present invention.
  • FIG. 6 is a timing diagram of a voltage illustrating a state in which a power device is connected to a control device.
  • FIG. 7 is a diagram illustrating current flow in a P2 section.
  • FIG. 8 is a diagram illustrating a current flow in a P4 section.
  • FIG. 9 is a diagram illustrating a simulation test result.
  • 10 is a diagram showing simulation test results regarding power loss.
  • a gate driver may include a pulse generator capable of adjusting a duty ratio of an output pulse, and a switching unit connecting the output node by switching a supply power and a ground power with the pulse. And an inductor unit having one end connected to an output node of the switching unit, wherein the power device control device controls a power device connected to the inductor unit by adjusting a duty ratio of the pulse. .
  • a power device control apparatus includes a pulse generator 100, and the pulse generator 100 may adjust a duty ratio of an output pulse Vpulse.
  • the pulse generator 100 is driven by receiving an input signal.
  • the input signal is a signal for driving a power device connected to a gate driver according to an embodiment of the present invention. Since the input signal itself is insufficient in voltage level or current amount to directly drive the power control device, the input signal is input to the driving device to provide a driving device. To drive a power device.
  • the power device is a power controlling semiconductor, and includes a power MOSFET (Metal Oxide Semiconductor Field Effect Transistor), an Insulated Gate Bipolar mode Transistor (IGBT), and a GaN FET (Gallium Nitride Field Effect Transistor).
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • IGBT Insulated Gate Bipolar mode Transistor
  • GaN FET GaN Nitride Field Effect Transistor
  • the duty ratio is used in various meanings, but in the present specification, it is defined as meaning the ratio of the high interval H to the period T in pulses having the same period.
  • 2 is a diagram for explaining a duty ratio defined in the present specification.
  • the period of the illustrated pulse is T and the high period H of the pulse corresponds to the half period T / 2
  • the duty ratio of the pulse illustrated in FIG. to be.
  • the period of the pulse shown is T, as in the pulse shown in FIG. 2A.
  • the high period H of the pulse corresponds to T / 3
  • the duty ratio of the pulse shown in FIG. 2B is maintained in the entire region of the pulse. to be.
  • the duty ratio may have a value of 0 or more and 1 or less.
  • the pulse generator 100 may receive an active high signal and output a pulse signal.
  • the pulse generator 100 may include an active low signal, a predetermined digital code, and a predetermined pulse. Can be driven by input.
  • the pulse generator 100 controls the output ratio of the power device control device by adjusting the duty ratio of the output pulse Vpulse.
  • the switching unit 200 is a pulse (Vpulse) output from the pulse generator 100 to switch the power supply and the ground power is connected to the output terminal.
  • 3 is a diagram illustrating an embodiment of a switching unit 200.
  • the switching unit 200 according to an embodiment of the present invention receives a pulse Vpulse having a predetermined duty ratio output by the pulse generator 100 and supplies an output node x of the switching unit. Connect to the power supply (Vdd) or to the ground power supply. Therefore, the potential Vx of the switching unit output node x is equal to the potential of the supply power when connected to the supply power, and equal to the ground power when connected to the ground power supply. In one embodiment, as shown in FIG.
  • the switching unit 200a connects the output node x to the supply power when the pulse Vpulse is high, and grounds the output node x when the pulse is low. Connect with the power. Accordingly, as shown in the timing diagram on the right, the potential Vx of the output node x is synchronized in a non-inverted state with the pulse train output by the pulse generator 100, and the amplitude is increased between the supply power supply Vdd and the ground power supply. Swing
  • the switching unit 200 may be implemented by including a complementary metal oxide semiconductor inverter (CMOS inverter) as shown in FIG. 2B.
  • CMOS inverter complementary metal oxide semiconductor inverter
  • the switching unit 200b including the CMOS inverter since the PMOS switch 212 is turned off in the high state of the pulse Vpulse, and the NMOS switch 214 is turned on, the switching unit 200b The potential of the output node (x) of) is equal to that of the ground power source.
  • the NMOS switch 214 is turned off, and the PMOS switch 212 is turned on, so that the output node x of the switching node 200b is turned off.
  • the potential is equal to the potential Vdd of the power supply.
  • the potential Vx of the output node x of the switching unit 200b is inverted and synchronized with the pulse, and the amplitude is increased between the supply power supply Vdd and the ground power supply. Swing Therefore, the switching unit 200 is synchronized to the pulse output by the pulse generator 100 and outputs a pulse whose amplitude swings between the supply power supply Vdd and the ground power supply.
  • FIG. 4 is a view for explaining the dead time insertion circuit 300 according to an embodiment of the present invention.
  • (Px) is present, a very low impedance conductive path is formed from the supply to the ground supply, resulting in a large leakage current (ic, Crowbar current).
  • the dead time insertion circuit 300 includes a dead time in which both the PMOS switch and the NMOS switch are turned off to the pulse Vpulse output by the pulse generator as shown in FIG. 4B. Insert it. Therefore, there is a dead time at which all switches are turned off between the time points when one switch is turned off and the other switch is turned on, thereby preventing a current (ic) from leaking from the power supply to the ground power source. Can be.
  • inductor unit 400 includes at least one inductor.
  • the inductor according to the present embodiment includes a wire inductor, a planar coil type formed by a metal pattern on an insulating substrate, and a multi-layered coil type formed by a metal pattern and vias on a multilayer substrate. coil type) and the like.
  • the inductor unit may be a simulated inductor consisting of a capacitor and an operational amplifier.
  • FIG. 5 is an equivalent circuit for a power control device and a power device according to an embodiment of the present invention.
  • the other end of the inductor unit 400 is connected to the control end of the power device 500 to be controlled.
  • the power device 500 is generally formed to drive a large current to control large power. Therefore, since the channel width is larger than that of the small signal transistor in order to improve the current driving capability, the gate capacitance value is also larger than that of the small signal transistor.
  • Cg is the gate capacitance of the above-described power device.
  • the power control apparatus controls the power device from the time when the power device 500 is in the off state, and then turn on (turn on), the power device is turned off (turn off) again Describe the process of control.
  • the power device will be described by exemplifying an N-type power control MOSFET.
  • the power device control device P-type power control MOSFET, IGBT, GaN compound power It is also possible to control an element or the like.
  • FIG. 6 is a timing diagram of a voltage illustrating a state in which a power device is connected to a control device.
  • the pulse generator 100 outputs a pulse Vpulse having a duty ratio of 1 to control the power device 500 in an off state. Therefore, since the PMOS switch 212 of the switching unit 200 is turned off and the NMOS switch 214 is turned on, the potential Vx of the switching unit output node x is equal to the potential of the ground power source. In addition, since there is no stored energy in the inductor unit 400 and the capacitor Cg including the energy storage element, the output terminal potential Vout of the power control device is equal to the potential of the ground power source. Accordingly, the power device 500 is in an off state during the P1 period.
  • the pulse generator 100 adjusts the duty of the pulse Vpulse so that the section connected to the output node x and the supply power supply Vdd of the switching unit 200 decreases with time, and outputs the result.
  • the output voltage Vout of the power device control device increases with time to turn on the power device.
  • the pulse generator adjusts to linearly reduce the duty ratio (Duty) of the output pulse (Vpulse). That is, when the pulse Vpulse output by the pulse generator 100 becomes high, the PMOS switch 212 is turned off and the NMOS switch 210 is turned on, so that the NMOS switch is changed as time passes in the P2 section.
  • the energization time of the 210 is shortened, and the energization time of the PMOS switch 212 becomes long.
  • the power device control apparatus enters a steady state through a transient state.
  • the voltage Vout of the output terminal rises, but as it enters the steady state, the voltage Vout of the output terminal converges to a value determined by the following equation.
  • the output voltage Vout reaches the voltage value obtained by multiplying the duty ratio D by the input voltage Vin finally applied in the steady state through the transient state.
  • the amount of temporal change of the current flowing in the inductor unit 400 is proportional to the potential difference V L across the inductor unit.
  • Vdd the potential of the supply power supply
  • Is the potential of the potential. Therefore, in the period in which the PMOS switch 212 is turned on, current flows through the supply power, the PMOS switch 212, and the inductor unit 400 to the capacitor Cg as shown by i1a in FIG. 7.
  • the PMOS switch 212 is turned off and the NMOS switch 214 is turned on, even if the potential of one end of the inductor unit 400 is equal to the potential of the ground power supply, The current is not reversed in direction, and flows current to the capacitor Cg through the ground power source, the NMOS switch 214 and the inductor unit 400 as shown by i1b.
  • Equation 2 The amount of temporal change of the current i1a flowing through the inductor in the section in which the PMOS switch 212 in the P2 section is turned on is described by Equation 2 below.
  • the molecule on the right side of the equation (2) is Vdd-Vout, and since the charge is not accumulated in the capacitor in the period in which the PMOS switch 212 is first turned on in the initial period of the P2 interval, the voltage Vout across the capacitor Cg is zero.
  • the numerator of the right side of Equation 2 is Vdd, and the temporal change of the current is Corresponds to Subsequently, the direction of the current in the section in which the PMOS switch 212 is turned off and the NMOS switch 214 is turned on is the same as i1b as described above, but the magnitude of the current decreases. This is because as the NMOS switch is turned on, the potential at one end of the inductor unit becomes equal to the ground potential, and the potential across the inductor is reversed.
  • the NMOS switch 212 is turned off and the PMOS switch 214 is turned on.
  • the numerator on the right side of Equation 2 which determines the amount of temporal change of current in the period in which the PMOS switch 214 of the second period is turned on, is Vdd-Vout and Vout is greater than 0, so small.
  • the pulse generator linearly adjusts the duty ratio of the output pulse (Vpulse). As the duty ratio changes linearly, the magnitude of the current I L flowing through the inductor varies between Imax and Imin, but the average value Iavg remains constant as shown. When a current having a constant average value is applied to the capacitor Cg, the voltage Vout at both ends of the capacitor is determined according to Equation 3 below.
  • the voltage Vout formed across the capacitor has a linear shape.
  • the pulse generator outputs a linearly reduced duty of the pulse
  • the duty of the pulse output by the switching unit 200 including the CMOS inverter increases linearly.
  • a linearly increasing output voltage Vout can be applied.
  • the duty ratio of Vpulse is shown in the form of a straight line, but this is for concise, clear explanation and easy understanding.
  • the duty ratio of Vpulse is kept constant for the period of one pulse applied by the pulse generator 100, and the reduced duty ratio compared to the duty ratio of the previous pulse is maintained for the period of the next pulse. That is, the duty ratio of the Vpulse in the P2 section has the form of falling stairs, and the width of the falling decreases linearly with time. However, for the sake of brevity and clear explanation and easy understanding, these are illustrated as linear.
  • the pulse generator 100 outputs a pulse Vpulse having a zero duty ratio. Since the switching unit 200 only turns on the PMOS switch 212 during the P3 period, the potential Vx of the switching unit output node outputs a DC voltage equal to the potential Vdd of the power supply. Accordingly, the power device 500 is controlled to be in an on state during the P3 period, and the capacitor Cg connected to the supply power through the inductor is charged to the supply power supply potential Vdd.
  • the pulse generator 100 adjusts the duty of the pulse Vpulse so that the section connected to the output node x and the supply power supply Vdd of the switching unit 200 increases with time, and outputs the result.
  • the output voltage Vout of the power device control device decreases with time to turn off the power device.
  • the pulse generator 100 adjusts to linearly increase the duty ratio (Duty) of the output pulse (Vpulse). That is, when the pulse Vpulse output by the pulse generator 100 becomes high, the PMOS switch 212 is turned off and the NMOS switch 210 is turned on, so as the time passes within the P4 section, the NMOS switch is turned on.
  • the energization time of 212 becomes long, and the energization time of the PMOS switch 214 becomes short.
  • the output voltage Vout of the power device control apparatus may be adjusted by adjusting the duty ratio of the pulse output by the pulse generator.
  • the current flowing through the inductor unit 400 in the P4 section is described.
  • the current voltage relationship in the inductor unit 400 is shown in Equation 2.
  • the NMOS switch 214 is turned on during the initial period of V4 in the P4 section, the potential of one end of the inductor unit 400 is equal to the potential of the ground power supply, but the capacitor is charged to the potential of the supply power supply (Vdd).
  • the potential is equal to the potential Vdd of the power supply. Therefore, current flows to the inductor unit 400, the NMOS switch 214, and the ground power source as shown by i2a in FIG. 8 in the period where the NMOS switch 214 is turned on.
  • Equation 2 The numerator on the right side of Equation 2 that describes the temporal variation of the current i2a flowing through the inductor in the section where the NMOS switch 212 is turned on in the section P4 is 0-Vout, and the capacitor is charged to Vdd at the beginning of the section P4. Therefore, the molecule on the right side of Equation 2 is -Vdd. That is, it can be seen that the current flows at the same slope as the beginning of the P2 section, and the direction is reversed. Subsequently, the current direction in the section in which the NMOS switch 212 is turned off and the PMOS switch 214 is turned on is the same as i2b as described above, but the current magnitude decreases. This is because, as the PMOS switch 214 is turned on, the potential at one end of the inductor becomes equal to the potential of the power supply, so that the voltage across the inductor is reversed.
  • the PMOS switch 212 is turned off and the NMOS switch 214 is turned on.
  • the capacitor Cg discharges an initially charged charge in the form of a current, so that the potential Vout across the capacitor is It has a reduced value at Vdd. Therefore, since the absolute value of the right-side molecule of Equation 2, which determines the amount of temporal change of current in the period in which the PMOS switch 214 of the second period is turned on, is smaller than Vdd, the amount of change with time of the current is changed in the initial period. It is smaller than the temporal change of the current.
  • the NMOS switch 212 of the first period of the P4 period when the NMOS switch 212 of the first period of the P4 period is turned on, current flows at the most rapid rate of change, and even when the NMOS switch 212 is turned on in the next period, the energy accumulated in the capacitor Cg is discharged. As the potential at both ends decreases, the rate of increase of the current over time is less than the rate of increase of the current flowing in the section where the NMOS switch is turned on in the previous period.
  • the pulse generator linearly adjusts the duty ratio of the output pulse (Vpulse). As the duty ratio changes linearly, the magnitude of the current I L flowing through the inductor varies between I2max and I2min, but the average value I2avg remains constant as shown. As described above, by adjusting the duty ratio of the pulse (Vpulse) linearly to maintain a constant average value of the current flowing through the inductor, and flowing through the capacitor to adjust the voltage Vout formed across the capacitor in a linear form. .
  • the output voltage depends only on the voltage (Vx) and the duty ratio (D) applied to the inductor unit, regardless of the magnitude of the capacitance and the like according to the embodiment of the present invention
  • the device control device provides an advantage of precisely controlling the rise time and fall time of the voltage applied to the power device. Therefore, it is possible to solve the disadvantage that it is impossible to accurately control the turn-on / turn-off time that occurs when conventionally controlling by using the resonance phenomenon, and since the additional element is unnecessary as compared with the case of using the resonance circuit, the power device control device at low cost. It is also provided with the advantage that it can be prepared.
  • the energy charged in the inductor and the capacitor is switched to apply a falling voltage to the control terminal as time passes. Since it is discharged to the power supply again in the switching section, there is no substantial energy consumption.
  • the duty ratio of Vpulse is shown in the form of a straight line, but this is for concise, clear explanation and easy understanding.
  • the duty ratio of Vpulse is kept constant for the period of one pulse applied by the pulse generator 100, and the duty ratio increased compared to the duty ratio of the previous pulse is maintained for the period of the next pulse.
  • the duty ratio of the Vpulse in the P4 section will be in the form of a rising step, and the width of the rising increases linearly with time.
  • these are illustrated as linear.
  • FIG. 6 illustrates a case in which four periods are applied to a pulse having a duty ratio that varies linearly for each section in order to control the power device 500, but this is simple and clear. It is for the purpose of description and not to limit the scope of the present invention. That is, assuming that the P2 section or the P4 section is 10 msec, when 10 cycles of pulses are applied, the frequency of each pulse is 1 msec, so the frequency of the applied pulse is 1 KHz. Similarly, if a pulse period of 100 cycles is applied, the period of each pulse is 1 msec, which is 10 KHz.
  • the frequency of each pulse is 10MHz when 10 pulses are applied, and the frequency of each pulse is 100MHz when 100 pulses are applied and switched.
  • the envelope of the current IL in the P2 section and the P4 section shown in Figure 6 is shown in the form of a straight line, which is shown for simplicity for clarity, in practice, the frequency and pulse of the applied pulse The shape may change depending on the size and the like. For example, according to the test example of the present invention to be described later, the envelope of the current is changed in the form of a quadratic function.
  • a pulse in which the duty ratio changes linearly is applied to the driving section P2 for turning on the power device 500 and / or the driving section P4 for turning off the power device 500. Compared with this, the energy consumption is lower and the power device can be controlled with higher precision.
  • FIG. 9 is a diagram illustrating a simulation test result, and FIG. 9B illustrates a response to a portion corresponding to 5.2usec to 5.5usec of a portion in which the duty ratio changes linearly in FIG. 9A.
  • the simulation results show that the output voltage Vout increases or decreases linearly according to the duty ratio that changes linearly.
  • the inductor current IL maintains the average value completely due to the duty ratio which changes in the ripple component of the current but changes linearly.
  • the power device control device consumes only about 20% of the energy when the gate capacitance is 1 nF. You can see that.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

An apparatus for controlling power devices according to the present invention includes: a pulse generator outputting a pulse having an adjustable duty ratio; a switching unit connecting a supply voltage and an earth voltage to an output end through switching; and an inductor unit, one end of which is connected to the output end of the switching unit, wherein the apparatus for controlling power devices adjusts the duty ratio of the pulse in order to control a power device connected to the inductor unit.

Description

전력 소자 제어 장치 및 이를 이용한 전력 소자 제어 방법Power device control device and power device control method using the same
본 발명은 전력 소자 제어 장치 및 이를 이용한 전력 소자 제어 방법에 관한 것이다 The present invention relates to a power device control device and a power device control method using the same.
DC-DC 컨버터, 전동기 등의 에너지 변환 장치 등은 공통적으로 전력 트랜지스터를 스위칭하면서 변환을 수행한다. 트랜지스터를 스위칭할 때 소모되는 에너지 손실이 적어야 전체적인 에너지 효율이 향상된다. 게이트 입력 임피던스가 주로 커패시턴스 성분으로 이루어진 IGBT, MOSFET, GaN FET등의 전력 소자에서의 스위칭 손실 전력은 Q * Vdd *f의 식으로 표현된다. Q는 트랜지스터 구동을 위하여 필요한 총 전하량, Vdd는 공급 전압 그리고 f는 게이트 드라이버의 스위칭 주파수이다. 즉, 게이트에 전기적으로 연결된 기생 커패시턴스 또는 커패시턴스의 크기가 클수록, 게이트 드라이버에 인가되는 전압이 클수록, 그리고 높은 주파수로 스위칭할수록 전력 손실이 증가한다. Energy conversion devices such as DC-DC converters and electric motors commonly perform conversion while switching power transistors. Low energy dissipation when switching transistors improves overall energy efficiency. Switching loss power in power devices such as IGBTs, MOSFETs, and GaN FETs whose gate input impedance mainly consists of capacitance components is expressed by the formula Q * Vdd * f. Q is the total charge required to drive the transistor, Vdd is the supply voltage and f is the switching frequency of the gate driver. That is, the greater the amount of parasitic capacitance or capacitance electrically connected to the gate, the greater the voltage applied to the gate driver, and the higher the frequency, the higher the power loss.
전력을 제어하기 위한 소자는 일반적으로 버퍼(buffer)를 이용하며, 최근에는 버퍼와 함께 공진 회로를 이용하고, 공진주파수를 조절하여 전력 제어 소자의 턴온/턴오프 시간을 제어하는 구성이 제안되었다.In general, a device for controlling power uses a buffer. Recently, a configuration of controlling a turn-on / turn-off time of a power control device by using a resonant circuit together with a buffer and adjusting a resonant frequency has been proposed.
상술한 CMOS 인버터를 버퍼로하여 전력 트랜지스터를 제어하는 경우에 소모전력이 크며 소모된 전력을 다시 회수할 수 없다. 또한, CMOS 인버터와 공진회로를 이용하여 전력 트랜지스터를 제어하는 경우, 전력 제어 소자의 턴 온/턴 오프 시간이 공진주파수에 의하여 결정되나, 기생 인덕턴스와 구동되는 소자의 게이트 커패시턴스 값에 공진 주파수가 달라지므로 턴 온/턴 오프 시간을 정확하게 제어할 수 없다. 또한, 공진회로를 이용하는 경우, 추가적인 소자가 필요하므로 제조 비용이 높아진다는 단점이 있다. When the power transistor is controlled using the above-described CMOS inverter as a buffer, power consumption is large and power consumption cannot be recovered. In addition, when the power transistor is controlled using a CMOS inverter and a resonant circuit, the turn on / off time of the power control element is determined by the resonance frequency, but the resonance frequency is different from the parasitic inductance and the gate capacitance value of the driven device. As a result, the turn on / turn off time cannot be accurately controlled. In addition, when using the resonant circuit, there is a disadvantage that the manufacturing cost is high because additional elements are required.
본 발명은 상술한 단점을 해결하기 위한 것으로, 본 발명의 목적 중 하나는 에너지 소모량이 낮은 게이트 드라이버와 게이트 구동 방법을 제공하는데 있다. 본 발명의 다른 목적 중 하나는 제어되는 트랜지스터의 턴온/턴오프 시간을 정확하게 제어할 수 있는 게이트 드라이버 및 게이트 구동 방법을 제공하는데 있다. The present invention is to solve the above-mentioned disadvantages, one of the object of the present invention is to provide a gate driver and a gate driving method with low energy consumption. Another object of the present invention is to provide a gate driver and a gate driving method capable of accurately controlling the turn-on / turn-off time of a controlled transistor.
본 발명에 의한 전력 소자 제어 장치는 조절 가능한 듀티비(duty ratio)를 가지는 펄스를 출력하는 펄스 제너레이터(pulse generator), 상기 펄스로 공급전원과 접지전원을 스위칭하여 출력단과 연결하는 스위칭 유닛 및 상기 스위칭 유닛의 출력단과 일단이 연결된 인덕터 유닛(inductor unit)을 포함하며, 상기 전력 소자 제어 장치는 상기 펄스의 듀티비를 조절하여 상기 인덕터 유닛과 연결된 전력 소자를 제어한다.An apparatus for controlling a power device according to the present invention includes a pulse generator for outputting a pulse having an adjustable duty ratio, a switching unit for connecting a power supply and a ground power source to the output terminal, and the switching unit. And an inductor unit having one end connected to an output terminal of the unit, wherein the power device control device controls a power device connected to the inductor unit by adjusting a duty ratio of the pulse.
일 실시예로, 상기 전력 제어 소자 장치는 상기 스위칭 유닛의 누설전류를 방지하는 데드 타임 생성 회로부를 더 포함한다.In one embodiment, the power control device device further includes a dead time generating circuit unit for preventing a leakage current of the switching unit.
일 실시예로, 상기 스위칭 유닛은 CMOS 인버터(CMOS inverter)를 포함한다.In one embodiment, the switching unit comprises a CMOS inverter.
일 실시예로, 상기 인덕터의 타단은 상기 전력 소자의 제어단과 연결된다.In one embodiment, the other end of the inductor is connected to the control terminal of the power device.
일 실시예로, 상기 전력 소자 제어 장치는, 상기 전원이 공급한 전류를 상기 전력 소자의 커패시턴스를 사용하여 전압 신호로 변환하여 상기 전력 소자를 제어한다.In an embodiment, the power device control device controls the power device by converting a current supplied by the power source into a voltage signal using a capacitance of the power device.
일 실시예로, 상기 펄스 제너레이터는 상기 스위칭 유닛의 출력단과 상기 공급전원과 연결되는 구간(period)이 시간이 경과함에 따라 감소하도록 상기 펄스의 듀티를 조절한다.In one embodiment, the pulse generator adjusts the duty of the pulse so that the period connected to the output terminal of the switching unit and the power supply is reduced over time.
일 실시예로, 상기 인덕터 유닛은 상기 전력 소자에 상기 시간이 경과함에 따라 상승하는 전압을 인가한다.In one embodiment, the inductor unit applies a voltage rising to the power device as the time elapses.
일 실시예로, 상기 펄스 제너레이터는, 상기 스위칭 유닛의 출력단과 상기 접지전원과 연결되는 구간(period)이 시간이 경과함에 따라 감소하도록 상기 펄스의 듀티를 조절한다.In one embodiment, the pulse generator adjusts the duty of the pulse so that the period connected to the output terminal of the switching unit and the ground power supply decreases with time.
일 실시예로, 상기 인덕터 유닛은 상기 전력 소자에 상기 시간이 경과함에 따라 하강하는 전압을 인가한다.In one embodiment, the inductor unit applies a voltage that decreases as the time elapses.
일 실시예로, 상기 펄스 제너레이터는 상기 펄스의 듀티를 선형으로 조절한다.In one embodiment, the pulse generator adjusts the duty of the pulse linearly.
일 실시예로, 상기 펄스 제너레이터는 상기 스위칭부가 소정의 구간(period) 동안 상기 스위칭부의 출력단과 접지 전원만 연결되거나, 상기 스위칭부의 출력단과 공급 전원만 연결되도록 상기 펄스의 듀티비를 조절한다.In one embodiment, the pulse generator adjusts the duty ratio of the pulse so that the switching unit is connected only to the output terminal of the switching unit and the ground power supply, or only the output terminal and the supply power of the switching unit during a predetermined period (period).
일 실시예로, 상기 인덕터 유닛은 상기 소정의 시간 구간 동안 상기 전력 소자에 일정한 전압을 인가한다. In one embodiment, the inductor unit applies a constant voltage to the power device during the predetermined time period.
일 실시예로, 상기 인덕터 유닛은 적어도 하나의 인덕터 및 합성 인덕터(simulated inductor) 중 적어도 어느 하나를 포함한다. In one embodiment, the inductor unit includes at least one of at least one inductor and a simulated inductor.
본 발명에 의한 전력 소자 제어 방법은 조절 가능한 듀티비를 가지는 펄스를 출력하는 단계와, 인덕터 유닛의 일단을 상기 펄스로 스위칭하여 공급 전원 및 접지 전원 중 어느 하나와 연결하는 단계, 및 상기 듀티비를 제어하여 상기 인덕터 유닛에 연결된 전력 소자를 제어하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of controlling a power device, the method comprising: outputting a pulse having an adjustable duty ratio, switching one end of an inductor unit with the pulse, and connecting one of a supply power supply and a ground power supply; and Controlling to control a power device connected to the inductor unit.
일 실시예로, 상기 공급 전원과 상기 인덕터 유닛에 연결하는 구간이 시간이 경과함에 따라 감소하도록 상기 펄스의 듀티를 조절한다.In one embodiment, the duty of the pulse is adjusted so that the period connecting the supply power and the inductor unit decreases with time.
일 실시예로, 상기 인덕터 유닛은 상기 전력 소자에 상기 시간이 경과함에 따라 상승하는 전압을 인가한다.In one embodiment, the inductor unit applies a voltage rising to the power device as the time elapses.
일 실시예로, 상기 접지 전원과 상기 인덕터 유닛에 연결하는 구간이 시간이 경과함에 따라 감소하도록 상기 펄스의 듀티를 조절한다.In one embodiment, the duty of the pulse is adjusted so that the section connecting the ground power source and the inductor unit decreases with time.
일 실시예로, 상기 인덕터 유닛은 상기 전력 소자에 상기 시간이 경과함에 따라 하강하는 전압을 인가한다.In one embodiment, the inductor unit applies a voltage that decreases as the time elapses.
일 실시예로, 상기 펄스의 듀티비를 시간의 경과에 따라 선형적으로 조절한다.In one embodiment, the duty ratio of the pulse is linearly adjusted over time.
일 실시예로, 상기 가변 듀티비를 가지는 펄스를 출력하는 단계는 소정 시간 구간 동안 상기 인덕터 유닛과 상기 공급 전원만 연결하거나 상기 인덕터 유닛과 상기 접지전원만 연결하도록 듀티비를 조절하여 펄스를 출력한다.In an exemplary embodiment, the outputting of the pulse having the variable duty ratio may output a pulse by adjusting a duty ratio so as to connect only the inductor unit and the supply power or only connect the inductor unit and the ground power for a predetermined time interval. .
일 실시예로, 상기 인덕터 유닛은 상기 소정 시간 구간 동안 상기 전력 소자에 일정한 전압을 인가한다.In one embodiment, the inductor unit applies a constant voltage to the power device during the predetermined time period.
본 발명의 실시예에 따른 전력 소자 제어 장치에 의하면 전력 소자를 턴 온 시키기 위하여 인가된 에너지를 턴 오프 시키는 과정에서 회수할 수 있으므로 에너지 소모를 절감할 수 있다는 장점이 제공된다. According to the power device control apparatus according to the embodiment of the present invention, since the energy applied to turn on the power device can be recovered in the process of turning off, energy consumption can be reduced.
또한, 본 발명의 실시예에 따른 전력 소자 제어 장치 및 제어 방법에 의하면 기생 저항, 기생 커패시턴스 및 기생 인덕턴스에 영향받지 않고 높은 정밀도로 전력 제어 소자를 턴 온/ 턴 오프 제어할 수 있다는 장점이 제공된다.In addition, the power device control apparatus and control method according to an embodiment of the present invention provides an advantage that the power control device can be turned on / off with high precision without being affected by parasitic resistance, parasitic capacitance and parasitic inductance. .
도 1은 본 발명의 실시예에 따른 게이트 드라이버 구성의 개요를 나타내는 블록도이다.1 is a block diagram showing an outline of a gate driver configuration according to an embodiment of the present invention.
도 2는 본 명세서에 정의된 듀티비를 설명하기 위한 도면이다.2 is a diagram for explaining a duty ratio defined in the present specification.
도 3은 스위칭 유닛(200)의 일 실시예를 도시한 도면이다. 3 is a diagram illustrating an embodiment of a switching unit 200.
도 4는 본 발명의 실시예에 따른 데드 타임 삽입 회로를 설명하기 위한 도면이다. 4 is a view for explaining a dead time insertion circuit according to an embodiment of the present invention.
도 5는 본 발명의 실시예에 따른 전력 제어 장치와 전력 소자에 대한 등가회로이다. 5 is an equivalent circuit for a power control device and a power device according to an embodiment of the present invention.
도 6은 제어 장치에 전력 소자가 연결된 상태를 도시한 전압에 대한 타이밍도이다. 6 is a timing diagram of a voltage illustrating a state in which a power device is connected to a control device.
도 7은 P2 구간에서의 전류 흐름을 도시하는 도면이다.7 is a diagram illustrating current flow in a P2 section.
도 8은 P4 구간에서의 전류 흐름을 도시하는 도면이다.8 is a diagram illustrating a current flow in a P4 section.
도 9는 모의 시험결과를 도시한 도면이다.9 is a diagram illustrating a simulation test result.
도 10은 전력 손실에 관한 모의 시험 결과를 도시한 도면이다.10 is a diagram showing simulation test results regarding power loss.
본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다.Description of the present invention is only an embodiment for structural or functional description, the scope of the present invention should not be construed as limited by the embodiments described in the text. That is, since the embodiments may be variously modified and may have various forms, the scope of the present invention should be understood to include equivalents capable of realizing the technical idea.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예에 따른 게이트 드라이버를 설명한다. 도 1은 본 발명의 실시예에 따른 게이트 드라이버 구성의 개요를 나타내는 블록도이다. 본 발명의 실시예에 따른 게이트 드라이버는 출력하는 펄스의 듀티비를 조절할 수 있는 펄스 제너레이터(pulse generator)와, 상기 펄스로 공급전원과 접지전원을 스위칭하여 출력노드와 연결하는 스위칭 유닛(switching unit) 및 상기 스위칭 유닛의 출력노드와 일단이 연결된 인덕터 유닛(inductor unit)을 포함하는 전력 소자 제어 장치로, 상기 전력 소자 제어 장치는 상기 펄스의 듀티비를 조절하여 상기 인덕터 유닛과 연결된 전력 소자를 제어한다.Hereinafter, a gate driver according to an embodiment of the present invention will be described with reference to the accompanying drawings. 1 is a block diagram showing an outline of a gate driver configuration according to an embodiment of the present invention. According to an embodiment of the present invention, a gate driver may include a pulse generator capable of adjusting a duty ratio of an output pulse, and a switching unit connecting the output node by switching a supply power and a ground power with the pulse. And an inductor unit having one end connected to an output node of the switching unit, wherein the power device control device controls a power device connected to the inductor unit by adjusting a duty ratio of the pulse. .
도 1을 참조하면, 본 발명의 실시예에 따른 전력 소자 제어 장치는 펄스 제너레이터(pulse generator, 100)를 포함하며, 펄스 제너레이터(100)는 출력하는 펄스(Vpulse)의 듀티비를 조절할 수 있다. 일 실시예에서, 펄스 제너레이터(100)는 입력 신호를 받아 구동된다. 입력 신호는 본 발명의 실시예에 따른 게이트 드라이버에 연결된 전력 소자를 구동하고자 하는 신호로, 입력 신호 자체는 전력 제어 소자를 직접 구동하기에 전압 레벨 또는 전류량이 불충분하므로 구동 장치에 입력되어 구동 장치를 이용하여 전력 소자를 구동한다. 전력 소자는 전력을 제어하는 반도체로, 파워 MOSFET(Metal Oxide Semiconductor Field Effect Transistor), IGBT(Insulated Gate Bipolar mode Transistor) 및 GaN FET(Gallium Nitride Field Effect Transistor)등이 있다. 다만, 이들은 본 발명에 의한 전력 소자 제어 장치로 제어할 수 있는 전력 소자 중 일부를 예시한 것으로, 본 발명의 권리 범위를 한정하기 위한 것이 아니다.Referring to FIG. 1, a power device control apparatus according to an exemplary embodiment of the present invention includes a pulse generator 100, and the pulse generator 100 may adjust a duty ratio of an output pulse Vpulse. In one embodiment, the pulse generator 100 is driven by receiving an input signal. The input signal is a signal for driving a power device connected to a gate driver according to an embodiment of the present invention. Since the input signal itself is insufficient in voltage level or current amount to directly drive the power control device, the input signal is input to the driving device to provide a driving device. To drive a power device. The power device is a power controlling semiconductor, and includes a power MOSFET (Metal Oxide Semiconductor Field Effect Transistor), an Insulated Gate Bipolar mode Transistor (IGBT), and a GaN FET (Gallium Nitride Field Effect Transistor). However, these illustrate some of the power devices that can be controlled by the power device control apparatus according to the present invention, and are not intended to limit the scope of the present invention.
듀티비(duty ratio)라 함은 여러 의미로 활용되나, 본 명세서에 있어서는 동일한 주기를 가지는 펄스에서 주기(T)에 대한 하이(High) 구간(H)의 비율을 의미하는 것으로 정의한다. 도 2는 본 명세서에 정의된 듀티비를 설명하기 위한 도면이다. 도 2a를 참조하면, 도시된 펄스의 주기는 T이며, 펄스의 하이 구간(H)은 반주기(T/2)에 해당하므로, 도 2a에 도시된 펄스의 듀티비
Figure PCTKR2013000961-appb-I000001
이다. 도 2b를 참조하면, 도시된 펄스의 주기는 도 2a에 도시된 펄스와 같이 T이다. 그러나, 펄스의 하이 구간(H)은 T/3에 해당하므로, 도 2b에 도시된 펄스의 듀티비
Figure PCTKR2013000961-appb-I000002
이다. 또한, 도 2c를 참조하면, 펄스의 전체 영역에서 하이 상태를 유지하므로 듀티비
Figure PCTKR2013000961-appb-I000003
이다. 위에서 살펴본 바와 같이 듀티비는 0 이상 1이하의 값을 가질 수 있다.The duty ratio is used in various meanings, but in the present specification, it is defined as meaning the ratio of the high interval H to the period T in pulses having the same period. 2 is a diagram for explaining a duty ratio defined in the present specification. Referring to FIG. 2A, since the period of the illustrated pulse is T and the high period H of the pulse corresponds to the half period T / 2, the duty ratio of the pulse illustrated in FIG.
Figure PCTKR2013000961-appb-I000001
to be. Referring to FIG. 2B, the period of the pulse shown is T, as in the pulse shown in FIG. 2A. However, since the high period H of the pulse corresponds to T / 3, the duty ratio of the pulse shown in FIG. 2B
Figure PCTKR2013000961-appb-I000002
to be. Also, referring to FIG. 2C, the duty ratio is maintained in the entire region of the pulse.
Figure PCTKR2013000961-appb-I000003
to be. As described above, the duty ratio may have a value of 0 or more and 1 or less.
일 실시예로, 펄스 제너레이터(100)는 액티브 하이 신호를 입력받아 펄스 신호를 출력할 수 있으며, 다른 예로, 펄스 제너레이터(100)는 액티브 로우(active low) 신호, 소정의 디지털 코드, 소정의 펄스를 입력받아 구동될 수 있다. 이하에서 설명되겠지만 펄스 제너레이터(100)는 출력하는 펄스(Vpulse)의 듀티비를 조절하여 전력 소자 제어 장치의 출력 전압을 제어한다. In an embodiment, the pulse generator 100 may receive an active high signal and output a pulse signal. As another example, the pulse generator 100 may include an active low signal, a predetermined digital code, and a predetermined pulse. Can be driven by input. As will be described below, the pulse generator 100 controls the output ratio of the power device control device by adjusting the duty ratio of the output pulse Vpulse.
스위칭 유닛(switching unit, 200)은 펄스 제너레이터(100)가 출력한 펄스(Vpulse)로 공급 전원과 접지 전원을 스위칭하여 출력단과 연결한다. 도 3은 스위칭 유닛(200)의 일 실시예를 도시한 도면이다. 도 3a를 참조하면, 본 발명의 실시예에 따른 스위칭 유닛(200)은 펄스 제너레이터(100)가 출력하는 소정의 듀티비를 가지는 펄스(Vpulse)를 입력받아 스위칭 유닛의 출력노드(x)를 공급전원(Vdd)과 연결하거나, 접지전원에 연결한다. 따라서, 스위칭 유닛 출력노드(x)의 전위(Vx)는, 공급전원과 연결된 경우에는 공급전원의 전위와 같아지고, 접지전원과 연결된 경우에는 접지전원과 같아진다. 일 실시예에서, 도 2a에 도시된 바와 같이 스위칭 유닛(200a)은 펄스(Vpulse)가 하이 상태에서는 출력노드(x)를 공급 전원과 연결하고, 펄스가 로우 상태에서는 출력노드(x)를 접지 전원과 연결한다. 따라서, 우측에 도시된 타이밍도와 같이 출력노드(x)의 전위(Vx)는 펄스 제너레이터(100)이 출력한 펄스열과 비반전된 상태로 동기되며, 공급전원(Vdd)와 접지전원 사이에서 진폭이 스윙한다. The switching unit 200 is a pulse (Vpulse) output from the pulse generator 100 to switch the power supply and the ground power is connected to the output terminal. 3 is a diagram illustrating an embodiment of a switching unit 200. Referring to FIG. 3A, the switching unit 200 according to an embodiment of the present invention receives a pulse Vpulse having a predetermined duty ratio output by the pulse generator 100 and supplies an output node x of the switching unit. Connect to the power supply (Vdd) or to the ground power supply. Therefore, the potential Vx of the switching unit output node x is equal to the potential of the supply power when connected to the supply power, and equal to the ground power when connected to the ground power supply. In one embodiment, as shown in FIG. 2A, the switching unit 200a connects the output node x to the supply power when the pulse Vpulse is high, and grounds the output node x when the pulse is low. Connect with the power. Accordingly, as shown in the timing diagram on the right, the potential Vx of the output node x is synchronized in a non-inverted state with the pulse train output by the pulse generator 100, and the amplitude is increased between the supply power supply Vdd and the ground power supply. Swing
다른 실시예에서, 스위칭 유닛(200)은 도 2b에 도시된 바와 같이 CMOS 인버터(Complementary Metal Oxide Semiconductor Inverter)를 포함하여 구현될 수 있다. CMOS 인버터를 포함하는 스위칭 유닛(200b)은 펄스(Vpulse)의 하이 상태에서 PMOS 스위치(212)가 턴오프(turn off) 되며, NMOS 스위치(214)는 턴온(turn on)되므로, 스위칭 유닛(200b)의 출력노드(x)의 전위는 접지전원의 전위와 같다. 그러나, 펄스(Vpulse)가 로우 상태인 경우에 NMOS 스위치(214)가 턴오프(turn off) 되며, PMOS 스위치(212)는 턴온(turn on)되므로 스위칭 유닛(200b)의 출력노드(x)의 전위는 공급 전원의 전위(Vdd)와 같다. 따라서, 도 2b 우측에 도시된 타이밍도와 같이, 스위칭 유닛(200b) 출력노드(x)의 전위(Vx)는 펄스에 반전(invert)되어 동기되며, 공급전원(Vdd)와 접지전원 사이에서 진폭이 스윙한다. 따라서, 스위칭 유닛(200)은 펄스 제너레이터(100)가 출력한 펄스에 동기화되고, 공급전원(Vdd)과 접지전원 사이에서 진폭이 스윙하는 펄스를 출력한다. In another embodiment, the switching unit 200 may be implemented by including a complementary metal oxide semiconductor inverter (CMOS inverter) as shown in FIG. 2B. In the switching unit 200b including the CMOS inverter, since the PMOS switch 212 is turned off in the high state of the pulse Vpulse, and the NMOS switch 214 is turned on, the switching unit 200b The potential of the output node (x) of) is equal to that of the ground power source. However, when the pulse Vpulse is in a low state, the NMOS switch 214 is turned off, and the PMOS switch 212 is turned on, so that the output node x of the switching node 200b is turned off. The potential is equal to the potential Vdd of the power supply. Therefore, as shown in the timing diagram shown on the right side of FIG. 2B, the potential Vx of the output node x of the switching unit 200b is inverted and synchronized with the pulse, and the amplitude is increased between the supply power supply Vdd and the ground power supply. Swing Therefore, the switching unit 200 is synchronized to the pulse output by the pulse generator 100 and outputs a pulse whose amplitude swings between the supply power supply Vdd and the ground power supply.
도 4는 본 발명의 실시예에 따른 데드 타임 삽입 회로(300)를 설명하기 위한 도면이다. 도 4를 참조하면, 도 4a에 도시된 타이밍 도와 같이 PMOS 스위치에 인가되는 Vp 펄스와 NMOS 스위치에 인가된 Vn 펄스가 딜레이 등에 의한 타이밍 스큐(timing skew)에 의하여 PMOS와 NMOS가 모두 턴 온 되는 구간(Px)이 존재한다면 공급 전원으로부터 접지 전원으로 매우 낮은 임피던스의 도전 경로가 형성되어 큰 누설 전류(ic, Crowbar current)가 흐른다. 데드 타임 삽입 회로(300)는 이러한 누설 전류가 흐르는 것을 방지하기 위하여 도 4b에 도시된 바와 같이 펄스 제너레이터가 출력한 펄스(Vpulse)에 PMOS 스위치와 NMOS 스위치가 모두 턴 오프되는 구간(Dead Time)을 삽입한다. 따라서, 어느 하나의 스위치가 턴 오프 된 이후 다른 스위치가 턴 온 되는 시점 사이에는 반드시 모든 스위치가 턴 오프되는 데드 타임이 개재되어 있으므로 공급 전원으로부터 접지 전원으로 누설되는 전류(ic)가 발생하는 것을 막을 수 있다.4 is a view for explaining the dead time insertion circuit 300 according to an embodiment of the present invention. Referring to FIG. 4, a period in which both the PMOS and the NMOS are turned on by timing skew caused by a delay of the Vp pulse applied to the PMOS switch and the Vn pulse applied to the NMOS switch as shown in FIG. 4A. If (Px) is present, a very low impedance conductive path is formed from the supply to the ground supply, resulting in a large leakage current (ic, Crowbar current). In order to prevent the leakage current from flowing, the dead time insertion circuit 300 includes a dead time in which both the PMOS switch and the NMOS switch are turned off to the pulse Vpulse output by the pulse generator as shown in FIG. 4B. Insert it. Therefore, there is a dead time at which all switches are turned off between the time points when one switch is turned off and the other switch is turned on, thereby preventing a current (ic) from leaking from the power supply to the ground power source. Can be.
본 발명의 일 실시예에서, 인덕터 유닛(400)의 일단은 스위칭 유닛의 출력노드(x)에 연결되며, 타단은 제어하고자 하는 전력 소자(500)의 제어단에 연결된다. 일 실시예에서, 인덕터 유닛(400)은 적어도 하나의 인덕터를 포함한다. 즉, 본 실시예에 따른 인덕터는 와이어로 형성된 인덕터, 절연 기판상에 금속 패턴으로 형성된 평면 코일 타입(planar coil type) 및 다층 기판에 금속 패턴과 비아(via)로 형성된 다층 구조 코일 타입(multi layered coil type) 등 여러 형태로 실시될 수 있다. 다른 실시예에서, 인덕터 유닛은 커패시터와 연산 증폭기로 구성된 합성 인덕터(simulated inductor)일 수 있다.In one embodiment of the present invention, one end of the inductor unit 400 is connected to the output node (x) of the switching unit, the other end is connected to the control terminal of the power device 500 to be controlled. In one embodiment, inductor unit 400 includes at least one inductor. In other words, the inductor according to the present embodiment includes a wire inductor, a planar coil type formed by a metal pattern on an insulating substrate, and a multi-layered coil type formed by a metal pattern and vias on a multilayer substrate. coil type) and the like. In another embodiment, the inductor unit may be a simulated inductor consisting of a capacitor and an operational amplifier.
도 5는 본 발명의 실시예에 따른 전력 제어 장치와 전력 소자에 대한 등가회로이다. 도 5를 참조하면, 인덕터 유닛(400)의 타단은 제어하고자 하는 전력 소자(500)의 제어단에 연결된다. 전력 소자(500)는 일반적으로 큰 전력을 제어하기 위하여 대전류를 구동할 수 있도록 형성된다. 따라서, 전류 구동 능력을 향상시키기 위하여 소신호 트랜지스터에 비하여 큰 채널폭(channel width)를 가지므로, 게이트 커패시턴스 값도 소신호 트랜지스터에 비하여 크다. Cg는 상술한 전력 소자의 게이트 커패시턴스 이다. 5 is an equivalent circuit for a power control device and a power device according to an embodiment of the present invention. Referring to FIG. 5, the other end of the inductor unit 400 is connected to the control end of the power device 500 to be controlled. The power device 500 is generally formed to drive a large current to control large power. Therefore, since the channel width is larger than that of the small signal transistor in order to improve the current driving capability, the gate capacitance value is also larger than that of the small signal transistor. Cg is the gate capacitance of the above-described power device.
이하에서는 도 5 내지 도 8을 참조하여 본 발명의 실시예에 따른 전력 소자 제어 장치의 구동을 설명한다. 즉, 본 발명의 실시예에 따른 전력 제어 장치가 전력소자(500)가 오프 상태에 있을 때부터 전력 소자를 제어하여 턴 온(turn on) 시킨 후, 다시 전력소자를 턴 오프(turn off)로 제어하는 과정을 설명한다. 간단하고 명료한 설명을 위하여 전력 소자는 N타입의 전력 제어용 MOSFET을 예시하여 설명한다. 다만, 이것은 간단하고 명료한 설명을 위한 것일 따름이고, 본 발명의 권리범위를 제한하기 위한 것이 아니며, 본 발명의 실시예에 따른 전력 소자 제어 장치로 P타입의 전력 제어용 MOSFET, IGBT, GaN 화합물 전력 소자등을 제어하는 것도 가능하다. Hereinafter, the driving of the power device control apparatus according to the exemplary embodiment of the present invention will be described with reference to FIGS. 5 to 8. That is, the power control apparatus according to the embodiment of the present invention controls the power device from the time when the power device 500 is in the off state, and then turn on (turn on), the power device is turned off (turn off) again Describe the process of control. For the sake of simplicity and clarity, the power device will be described by exemplifying an N-type power control MOSFET. However, this is only for the purpose of a simple and clear explanation, and is not intended to limit the scope of the present invention, the power device control device according to an embodiment of the present invention P-type power control MOSFET, IGBT, GaN compound power It is also possible to control an element or the like.
도 6은 제어 장치에 전력 소자가 연결된 상태를 도시한 전압에 대한 타이밍도이다. 도 5 및 도 6을 참조하면, P1 구간에서 펄스 제너레이터(100)는 전력 소자(500)을 오프 상태로 제어하기 위하여 듀티비가 1인 펄스(Vpulse)를 출력한다. 따라서, 스위칭 유닛(200)의 PMOS 스위치(212)는 턴 오프되고, NMOS 스위치(214)가 턴 온되므로 스위칭 유닛 출력노드(x)의 전위 Vx는 접지전원의 전위와 같다. 또한, 에너지 저장 소자를 포함하는 인덕터 유닛(400)과 커패시터(Cg)에는 저장된 에너지가 없어 전력 제어 장치의 출력단 전위 Vout은 접지 전원의 전위와 같다. 따라서, 전력 소자(500)는 P1 구간 동안 오프 상태에 있다.6 is a timing diagram of a voltage illustrating a state in which a power device is connected to a control device. 5 and 6, in the P1 section, the pulse generator 100 outputs a pulse Vpulse having a duty ratio of 1 to control the power device 500 in an off state. Therefore, since the PMOS switch 212 of the switching unit 200 is turned off and the NMOS switch 214 is turned on, the potential Vx of the switching unit output node x is equal to the potential of the ground power source. In addition, since there is no stored energy in the inductor unit 400 and the capacitor Cg including the energy storage element, the output terminal potential Vout of the power control device is equal to the potential of the ground power source. Accordingly, the power device 500 is in an off state during the P1 period.
P2 구간에서, 펄스 제너레이터(100)가 스위칭 유닛(200)의 출력노드(x)와 공급전원(Vdd)과 연결되는 구간이 시간이 경과함에 따라 감소하도록 펄스(Vpulse)의 듀티를 조절하여 출력하면, 전력 소자 제어 장치의 출력 전압(Vout)은 시간에 따라 상승하여 전력 소자를 턴 온 시킨다. 일 실시예에서, 펄스 제너레이터는 출력하는 펄스(Vpulse)의 듀티비(Duty)를 선형적으로 감소하도록 조절한다. 즉, 펄스 제너레이터(100)가 출력하는 펄스(Vpulse)가 하이 상태가 되면 PMOS 스위치(212)는 턴 오프되고, NMOS 스위치(210)는 턴 온되므로, P2 구간 내에서 시간이 경과함에 따라 NMOS 스위치(210)의 통전시간은 짧아지고, PMOS 스위치(212)의 통전시간은 길어진다. In the P2 section, if the pulse generator 100 adjusts the duty of the pulse Vpulse so that the section connected to the output node x and the supply power supply Vdd of the switching unit 200 decreases with time, and outputs the result. The output voltage Vout of the power device control device increases with time to turn on the power device. In one embodiment, the pulse generator adjusts to linearly reduce the duty ratio (Duty) of the output pulse (Vpulse). That is, when the pulse Vpulse output by the pulse generator 100 becomes high, the PMOS switch 212 is turned off and the NMOS switch 210 is turned on, so that the NMOS switch is changed as time passes in the P2 section. The energization time of the 210 is shortened, and the energization time of the PMOS switch 212 becomes long.
스위칭 유닛(200)에 입력되는 펄스(Vpulse)의 듀티비가 일정한 경우에, 전력 소자 제어 장치는 과도 상태(transient state)를 거쳐 정상 상태(steady state)로 진입한다. 과도 상태에서 출력단의 전압(Vout)은 상승하나, 정상상태에 진입하면서 출력단의 전압(Vout)은 아래의 수학식에 의하여 결정된 값으로 수렴한다.When the duty ratio of the pulse Vpulse input to the switching unit 200 is constant, the power device control apparatus enters a steady state through a transient state. In the transient state, the voltage Vout of the output terminal rises, but as it enters the steady state, the voltage Vout of the output terminal converges to a value determined by the following equation.
수학식 1
Figure PCTKR2013000961-appb-M000001
 Equation 1
Figure PCTKR2013000961-appb-M000001
즉, 출력 전압인 Vout은 과도 상태를 거쳐 정상 상태에서 최종적으로 인가된 입력전압(Vin)에 듀티비(D)를 곱한 전압값에 도달한다. 이와 달리 본 발명의 실시예와 같이 가변 듀티비를 가지는 펄스를 인가하는 경우에, 스위칭 유닛(200)이 인덕터 유닛에 소정의 듀티비(D1)를 가지는 펄스(Vx)를 인가하면, 출력단의 전압은 시간이 경과함에 따라 과도상태를 거치면서 정상상태 전압인Vout = D1 * Vx 으로 나아간다. 이러한 상태에서 듀티비를 D2로 변화시키면 전력 소자 제어 장치는 시간이 경과함에 따라 새로운 듀티비(D2)를 가지는 입력에 대하여 다시 과도상태를 거쳐 새로운 정상상태의 출력 전압인 Vout = D2 * Vx로 수렴한다. 따라서 전력 소자 제어 장치의 출력 전압은 펄스 제너레이터가 출력하는 펄스의 듀티비를 조절하여 제어된다.That is, the output voltage Vout reaches the voltage value obtained by multiplying the duty ratio D by the input voltage Vin finally applied in the steady state through the transient state. On the contrary, in the case where a pulse having a variable duty ratio is applied as in the embodiment of the present invention, when the switching unit 200 applies a pulse Vx having a predetermined duty ratio D1 to the inductor unit, the voltage of the output terminal is applied. As time passes, the transient voltage goes to the steady state voltage V out = D1 * V x . In this state, if the duty ratio is changed to D2, the power device control device transitions back to the input having the new duty ratio (D2) as time passes, and the new steady-state output voltage, V out = D2 * V x Converge to Therefore, the output voltage of the power element control apparatus is controlled by adjusting the duty ratio of the pulse which the pulse generator outputs.
이어서 인덕터 유닛(400)에 흐르는 전류를 살펴본다. 인덕터의 일단이 PMOS 스위치를 통하여 공급전원(Vdd)에 연결된 상태에서 인덕터의 전류 전압관계식은 아래의 수학식 2과 같다. Next, the current flowing in the inductor unit 400 will be described. In the state where one end of the inductor is connected to the power supply Vdd through the PMOS switch, the current voltage relation of the inductor is expressed by Equation 2 below.
수학식 2
Figure PCTKR2013000961-appb-M000002
 Equation 2
Figure PCTKR2013000961-appb-M000002
위의 수학식 2에 따르면, 인덕터 유닛(400)에 흐르는 전류의 시간적 변화량은 인덕터 유닛 양단의 전위차(VL)에 비례한다. P2 구간 Vpulse의 최초 주기에서, PMOS 스위치(212)가 턴 온 됨에 따라 인덕터 유닛(400) 일단의 전위는 공급전원의 전위(Vdd)와 같고, 커패시터에 저장된 전하가 없으므로 인덕터 유닛 타단의 전위는 접지 전위의 전위와 같다. 따라서, PMOS 스위치(212)가 턴 온되는 구간에서 전류는 도 7에서 i1a로 도시된 바와 같이 공급 전원, PMOS 스위치(212) 및 인덕터 유닛(400)을 통하여 커패시터(Cg)로 흐른다. 또한, PMOS 스위치(212)가 턴 오프 되고, NMOS 스위치(214)가 턴 온 되는 구간의 경우, 인덕터 유닛(400) 일단의 전위가 접지 전원의 전위와 같아도 인덕터의 전류 유지 특성에 따라 인덕터를 통하는 전류는 방향이 역전되지 않으며, i1b로 도시된 바와 같이 접지전원, NMOS 스위치(214) 및 인덕터 유닛(400)을 통하여 커패시터(Cg)로 전류를 흘린다.According to Equation 2 above, the amount of temporal change of the current flowing in the inductor unit 400 is proportional to the potential difference V L across the inductor unit. In the initial period of the P2 section Vpulse, as the PMOS switch 212 is turned on, the potential at one end of the inductor unit 400 is equal to the potential of the supply power supply (Vdd), and since there is no charge stored in the capacitor, the potential at the other end of the inductor unit is grounded. Is equal to the potential of the potential. Therefore, in the period in which the PMOS switch 212 is turned on, current flows through the supply power, the PMOS switch 212, and the inductor unit 400 to the capacitor Cg as shown by i1a in FIG. 7. In addition, in the case where the PMOS switch 212 is turned off and the NMOS switch 214 is turned on, even if the potential of one end of the inductor unit 400 is equal to the potential of the ground power supply, The current is not reversed in direction, and flows current to the capacitor Cg through the ground power source, the NMOS switch 214 and the inductor unit 400 as shown by i1b.
P2 구간의 PMOS 스위치(212)가 턴 온 된 구간에서의 인덕터를 흐르는 전류(i1a)의 시간적 변화량은 수학식 2로 설명된다. 수학식 2 우변의 분자는 Vdd - Vout로, P2 구간의 최초 주기에서 최초로 PMOS 스위치 (212)가 턴 온되는 구간에서 커패시터에는 전하가 축적되어 있지 않으므로 커패시터(Cg) 양 단 전압 Vout은 0이다. 따라서, 수학식 2 우변의 분자는 Vdd 이고, 전류의 시간적 변화량은
Figure PCTKR2013000961-appb-I000004
에 해당한다. 이어서, PMOS 스위치(212)가 턴 오프되고, NMOS 스위치(214)가 턴 온 되는 구간에서의 전류의 방향은 상술한 바와 같이 i1b와 같으나 전류의 크기는 감소한다. 이것은 NMOS 스위치가 턴온 됨에 따라 인덕터 유닛 일단의 전위가 접지전위와 동일하게 되어 인덕터 양단 전위가 역전됨에 따른 것이다. The amount of temporal change of the current i1a flowing through the inductor in the section in which the PMOS switch 212 in the P2 section is turned on is described by Equation 2 below. The molecule on the right side of the equation (2) is Vdd-Vout, and since the charge is not accumulated in the capacitor in the period in which the PMOS switch 212 is first turned on in the initial period of the P2 interval, the voltage Vout across the capacitor Cg is zero. Therefore, the numerator of the right side of Equation 2 is Vdd, and the temporal change of the current is
Figure PCTKR2013000961-appb-I000004
Corresponds to Subsequently, the direction of the current in the section in which the PMOS switch 212 is turned off and the NMOS switch 214 is turned on is the same as i1b as described above, but the magnitude of the current decreases. This is because as the NMOS switch is turned on, the potential at one end of the inductor unit becomes equal to the ground potential, and the potential across the inductor is reversed.
이어서, NMOS 스위치(212)가 턴 오프되고, PMOS 스위치(214)가 턴 온 된다.턴 온 되는 시점에서 커패시터(Cg)에는 일정한 전하가 축적되어 있어 커패시터 양단의 전위 Vout은 0이 아니다. 따라서 두 번째 주기의 PMOS 스위치(214)가 턴 온되는 구간에서의 전류의 시간적 변화량을 결정하는 수학식 2 우변의 분자는 Vdd - Vout이고, Vout은 0보다 크므로 최초 주기에서 전류의 시간적 변화량 보다 작다. 즉, P2 구간 최초 주기의 PMOS 스위치(212)가 턴 온되는 구간에서 가장 급한 기울기로 인덕터 유닛(400)를 통하여 i1a 방향으로 전류가 흐르고, 다음 주기에서 PMOS 스위치(212)가 턴 온 되어도 커패시터(Cg)에 에너지가 축적되어 커패시터 양단 전위가 상승함에 따라 시간에 따른 전류의 증가율은 이전 주기에서 PMOS 스위치가 턴 온 되는 구간에서의 흐르는 전류의 증가율보다 작다. Subsequently, the NMOS switch 212 is turned off and the PMOS switch 214 is turned on. At the time of turn-on, constant charge is accumulated in the capacitor Cg, and the potential Vout across the capacitor is not zero. Therefore, the numerator on the right side of Equation 2, which determines the amount of temporal change of current in the period in which the PMOS switch 214 of the second period is turned on, is Vdd-Vout and Vout is greater than 0, so small. That is, in the period in which the PMOS switch 212 of the first period of the P2 period is turned on, current flows in the i1a direction through the inductor unit 400 at the steepest slope, and even if the PMOS switch 212 is turned on in the next period, the capacitor ( As the energy accumulates in Cg) and the potential across the capacitor rises, the rate of increase in current over time is less than the rate of increase in current flowing in the section where the PMOS switch is turned on in the previous period.
일 실시예에서, 펄스 제너레이터는 출력하는 펄스(Vpulse)의 듀티비를 선형적으로 조절한다. 듀티비가 선형적으로 변화함에 따라 인덕터를 통하여 흐르는 전류 IL의 크기는 Imax와 Imin 사이에서 변화하나, 평균값(Iavg)은 도시된 바와 같이 일정하게 유지된다. 이와 같은 일정한 평균값을 가지는 전류를 커패시터(Cg)에 인가하면 커패시터의 양단 전압(Vout)은 다음 수학식 3에 따라 결정된다. In one embodiment, the pulse generator linearly adjusts the duty ratio of the output pulse (Vpulse). As the duty ratio changes linearly, the magnitude of the current I L flowing through the inductor varies between Imax and Imin, but the average value Iavg remains constant as shown. When a current having a constant average value is applied to the capacitor Cg, the voltage Vout at both ends of the capacitor is determined according to Equation 3 below.
수학식 3
Figure PCTKR2013000961-appb-M000003
 Equation 3
Figure PCTKR2013000961-appb-M000003
즉, 평균값이 상수인 전류를 커패시터에 인가하면, 커패시터 양단에 형성되는 전압인 Vout은 선형의 형태를 가지는 것을 알 수 있다. 펄스 제너레이터가 출력하는 펄스의 듀티를 선형적으로 감소시키면 CMOS 인버터를 포함하는 스위칭 유닛(200)이 출력하는 펄스의 듀티는 선형적으로 증가하며, 이를 인덕터 유닛(400)을 통하여 전력 소자에 인가하면 선형으로 증가하는 출력 전압(Vout)을 인가할 수 있다. That is, when a current having a constant average value is applied to the capacitor, it can be seen that the voltage Vout formed across the capacitor has a linear shape. When the pulse generator outputs a linearly reduced duty of the pulse, the duty of the pulse output by the switching unit 200 including the CMOS inverter increases linearly. A linearly increasing output voltage Vout can be applied.
도 6의 P2 구간에서, Vpulse의 듀티비(Duty)는 직선의 형태로 도시되었으나, 이는 간결하고, 명확한 설명 및 용이한 이해를 위한 것이다. Vpulse의 듀티비는 펄스 제너레이터(100)가 인가하는 어느 한 펄스의 주기 동안 일정하게 유지되고, 다음 펄스의 주기 동안은 이전 펄스의 듀티비에 비하여 감소한 듀티비가 유지된다. 즉, P2 구간에서 Vpulse의 듀티비는 하강 계단의 형태를 가지고, 그 하강의 폭은 시간의 경과에 따라 선형적으로 감소한다. 다만 간결하고 명확한 설명 및 용이한 이해를 위하여 이를 도시된 바와 같이 선형으로 도시하였다.In the P2 section of FIG. 6, the duty ratio of Vpulse is shown in the form of a straight line, but this is for concise, clear explanation and easy understanding. The duty ratio of Vpulse is kept constant for the period of one pulse applied by the pulse generator 100, and the reduced duty ratio compared to the duty ratio of the previous pulse is maintained for the period of the next pulse. That is, the duty ratio of the Vpulse in the P2 section has the form of falling stairs, and the width of the falling decreases linearly with time. However, for the sake of brevity and clear explanation and easy understanding, these are illustrated as linear.
P3 구간에서 전력 소자(500)를 온 상태로 유지하기 위하여 펄스 제너레이터(100)는 듀티비가 0인 펄스(Vpulse)를 출력한다. P3 구간 동안 스위칭 유닛(200)은 PMOS 스위치(212)만 턴 온 되므로 스위칭 유닛 출력 노드의 전위(Vx)는 공급전원의 전위(Vdd)와 같은 직류 전압을 출력한다. 따라서, 전력 소자(500)는 P3 구간동안 온 상태로 제어되며, 인덕터를 통하여 공급전원에 연결된 커패시터(Cg)는 공급 전원 전위(Vdd)로 충전된다. In order to maintain the power device 500 in the P3 section, the pulse generator 100 outputs a pulse Vpulse having a zero duty ratio. Since the switching unit 200 only turns on the PMOS switch 212 during the P3 period, the potential Vx of the switching unit output node outputs a DC voltage equal to the potential Vdd of the power supply. Accordingly, the power device 500 is controlled to be in an on state during the P3 period, and the capacitor Cg connected to the supply power through the inductor is charged to the supply power supply potential Vdd.
P4 구간에서, 펄스 제너레이터(100)가 스위칭 유닛(200)의 출력노드(x)와 공급전원(Vdd)과 연결되는 구간이 시간이 경과함에 따라 증가하도록 펄스(Vpulse)의 듀티를 조절하여 출력하면, 전력 소자 제어 장치의 출력 전압(Vout)은 시간에 따라 감소하여 전력 소자를 턴 오프 시킨다. 일 실시예에서, 펄스 제너레이터(100)는 출력하는 펄스(Vpulse)의 듀티비(Duty)를 선형적으로 증가하도록 조절한다. 즉, 펄스 제너레이터(100)가 출력하는 펄스(Vpulse)가 하이 상태가 되면 PMOS 스위치(212)는 턴 오프되고, NMOS 스위치(210)는 턴 온되므로, P4 구간 내에서 시간이 경과함에 따라 NMOS 스위치(212)의 통전시간은 길어지고, PMOS 스위치(214)의 통전시간은 짧아진다. 위에서 설명한 바와 같이 전력 소자 제어 장치의 출력 전압(Vout)은 펄스 제너레이터가 출력하는 펄스의 듀티비를 조절하여 조절할 수 있다.In the P4 section, when the pulse generator 100 adjusts the duty of the pulse Vpulse so that the section connected to the output node x and the supply power supply Vdd of the switching unit 200 increases with time, and outputs the result. The output voltage Vout of the power device control device decreases with time to turn off the power device. In one embodiment, the pulse generator 100 adjusts to linearly increase the duty ratio (Duty) of the output pulse (Vpulse). That is, when the pulse Vpulse output by the pulse generator 100 becomes high, the PMOS switch 212 is turned off and the NMOS switch 210 is turned on, so as the time passes within the P4 section, the NMOS switch is turned on. The energization time of 212 becomes long, and the energization time of the PMOS switch 214 becomes short. As described above, the output voltage Vout of the power device control apparatus may be adjusted by adjusting the duty ratio of the pulse output by the pulse generator.
P4 구간에서 인덕터 유닛(400)에 흐르는 전류를 살펴본다. 인덕터 유닛(400)에서의 전류 전압 관계식은 수학식 2와 같다. P4 구간의 Vpulse 최초 주기에는 NMOS 스위치(214)가 턴 온 됨에 따라 인덕터 유닛(400) 일단의 전위는 접지 전원의 전위와 같으나, 커패시터는 공급 전원의 전위(Vdd)로 충전되어 있어 인덕터 유닛 타단의 전위는 공급 전원의 전위(Vdd)와 같다. 따라서, NMOS 스위치(214)가 턴 온되는 구간에서 전류는 도 8에서 i2a로 도시된 바와 같이 인덕터 유닛(400), NMOS 스위치(214) 및 접지 전원으로 흐른다. 이어서 NMOS 스위치(214)가 턴 오프 되고, PMOS 스위치(212)가 턴 온 되는 구간의 경우, 인덕터의 전류 유지 특성에 따라 인덕터를 통하는 전류는 방향이 역전되지 않으며, i2b로 도시된 바와 같이 커패시터(Cg)로부터 인덕터 유닛(400), PMOS 스위치(212) 및 접지 전원으로 전류를 흘린다.The current flowing through the inductor unit 400 in the P4 section is described. The current voltage relationship in the inductor unit 400 is shown in Equation 2. As the NMOS switch 214 is turned on during the initial period of V4 in the P4 section, the potential of one end of the inductor unit 400 is equal to the potential of the ground power supply, but the capacitor is charged to the potential of the supply power supply (Vdd). The potential is equal to the potential Vdd of the power supply. Therefore, current flows to the inductor unit 400, the NMOS switch 214, and the ground power source as shown by i2a in FIG. 8 in the period where the NMOS switch 214 is turned on. Subsequently, in the period in which the NMOS switch 214 is turned off and the PMOS switch 212 is turned on, the current through the inductor is not reversed according to the current holding characteristic of the inductor, and as shown by i2b, a capacitor ( A current flows from Cg) to the inductor unit 400, the PMOS switch 212 and the ground power supply.
P4 구간에서 NMOS 스위치(212)가 턴 온 된 구간에서의 인덕터를 흐르는 전류(i2a)의 시간적 변화량을 설명하는 수학식 2 우변의 분자는 0 - Vout이고, P4 구간 초기에 커패시터는 Vdd로 충전되어 있으므로, 수학식 2 우변의 분자는 -Vdd이다. 즉, P2 구간 초기와 동일한 기울기로 전류가 흐르며, 그 방향이 반대인 것을 알 수 있다. 이어서, NMOS 스위치(212)가 턴 오프 되고, PMOS 스위치(214)가 턴 온 되는 구간에서의 전류 방향은 상술한 바와 같이 i2b와 같으나 전류 크기는 감소한다. 이것은 PMOS 스위치(214)가 턴 온 됨에 따라 인덕터 일단의 전위가 공급전원의 전위와 같아지므로, 인덕터 양단의 전압이 역전되기 때문이다.The numerator on the right side of Equation 2 that describes the temporal variation of the current i2a flowing through the inductor in the section where the NMOS switch 212 is turned on in the section P4 is 0-Vout, and the capacitor is charged to Vdd at the beginning of the section P4. Therefore, the molecule on the right side of Equation 2 is -Vdd. That is, it can be seen that the current flows at the same slope as the beginning of the P2 section, and the direction is reversed. Subsequently, the current direction in the section in which the NMOS switch 212 is turned off and the PMOS switch 214 is turned on is the same as i2b as described above, but the current magnitude decreases. This is because, as the PMOS switch 214 is turned on, the potential at one end of the inductor becomes equal to the potential of the power supply, so that the voltage across the inductor is reversed.
이어서, PMOS 스위치(212)가 턴 오프되고, NMOS 스위치(214)가 턴 온 된다.턴 온 되는 시점에서 커패시터(Cg)는 초기에 충전된 전하가 전류의 형태로 방전되므로 커패시터 양단의 전위 Vout은 Vdd에서 감소한 값을 가진다. 따라서 두 번째 주기의 PMOS 스위치(214)가 턴 온되는 구간에서의 전류의 시간적 변화량을 결정하는 수학식 2 우변 분자의 절대값은 Vdd 보다 작은 값을 가지므로 전류의 시간에 따른 변화량은 최초 주기에서 전류의 시간적 변화량 보다 작다. 즉, P4 구간 최초 주기의 NMOS 스위치(212)가 턴 온되는 구간에서 가장 급한 변화율로 전류가 흐르고, 다음 주기에서 NMOS 스위치(212)가 턴 온 되어도 커패시터(Cg)에 축적된 에너지가 방전되면서 커패시터 양단 전위가 감소함에 따라 시간에 따른 전류의 증가율은 이전 주기에서 NMOS 스위치가 턴 온 되는 구간에서의 흐르는 전류의 증가율보다 작다. Subsequently, the PMOS switch 212 is turned off and the NMOS switch 214 is turned on. At the time of turn-on, the capacitor Cg discharges an initially charged charge in the form of a current, so that the potential Vout across the capacitor is It has a reduced value at Vdd. Therefore, since the absolute value of the right-side molecule of Equation 2, which determines the amount of temporal change of current in the period in which the PMOS switch 214 of the second period is turned on, is smaller than Vdd, the amount of change with time of the current is changed in the initial period. It is smaller than the temporal change of the current. That is, when the NMOS switch 212 of the first period of the P4 period is turned on, current flows at the most rapid rate of change, and even when the NMOS switch 212 is turned on in the next period, the energy accumulated in the capacitor Cg is discharged. As the potential at both ends decreases, the rate of increase of the current over time is less than the rate of increase of the current flowing in the section where the NMOS switch is turned on in the previous period.
일 실시예에서, 펄스 제너레이터는 출력하는 펄스(Vpulse)의 듀티비를 선형적으로 조절한다. 듀티비가 선형적으로 변화함에 따라 인덕터를 통하여 흐르는 전류 IL의 크기는 I2max와 I2min 사이에서 변화하나, 평균값(I2avg)은 도시된 바와 같이 일정하게 유지된다. 위에서 설명한 바와 같이 펄스(Vpulse)의 듀티비를 선형으로 조절하여 인덕터를 통하여 흐르는 전류의 평균값을 일정하게 유지하고, 이를 커패시터를 통하여 흘려 커패시터 양단에 형성되는 전압인 Vout을 선형의 형태로 조절할 수 있다. In one embodiment, the pulse generator linearly adjusts the duty ratio of the output pulse (Vpulse). As the duty ratio changes linearly, the magnitude of the current I L flowing through the inductor varies between I2max and I2min, but the average value I2avg remains constant as shown. As described above, by adjusting the duty ratio of the pulse (Vpulse) linearly to maintain a constant average value of the current flowing through the inductor, and flowing through the capacitor to adjust the voltage Vout formed across the capacitor in a linear form. .
펄스 제너레이터(100)가 출력하는 펄스(Vpulse)의 듀티(Duty)를 선형적으로 증가시키면 CMOS 인버터를 포함하는 스위칭 유닛(200)이 출력하는 펄스(Vx)의 듀티는 선형적으로 감소하며, 이를 인덕터 유닛(400)을 통하여 전력 소자에 인가하면 선형으로 감소하는 출력 전압(Vout)을 인가할 수 있다. When the duty of the pulse Vpulse output by the pulse generator 100 increases linearly, the duty of the pulse Vx output by the switching unit 200 including the CMOS inverter decreases linearly. When applied to the power device through the inductor unit 400, an output voltage Vout that decreases linearly may be applied.
출력전압에 관한 수학식 1에서 알 수 있는 바와 같이, 출력전압은 인덕터 유닛에 인가되는 전압(Vx)와 듀티비(D)에만 좌우되며 커패시턴스의 크기 등은 무관하므로 본 발명의 실시예에 따른 전력 소자 제어 장치에 의한다면 전력 소자에 인가되는 전압의 상승시간, 하강시간을 정밀하게 제어할 수 있다는 장점이 제공된다. 따라서, 종래에 공진현상을 이용하여 제어하는 경우 발생하는 턴온/ 턴오프 시간을 정확하게 제어할 수 없다는 단점을 해소할 수 있으며, 공진회로를 이용하는 경우에 비하여 추가적인 소자가 불필요하므로 저렴하게 전력 소자 제어 장치를 제조할 수 있다는 장점도 제공된다.As can be seen from Equation 1 regarding the output voltage, the output voltage depends only on the voltage (Vx) and the duty ratio (D) applied to the inductor unit, regardless of the magnitude of the capacitance and the like according to the embodiment of the present invention The device control device provides an advantage of precisely controlling the rise time and fall time of the voltage applied to the power device. Therefore, it is possible to solve the disadvantage that it is impossible to accurately control the turn-on / turn-off time that occurs when conventionally controlling by using the resonance phenomenon, and since the additional element is unnecessary as compared with the case of using the resonance circuit, the power device control device at low cost. It is also provided with the advantage that it can be prepared.
또한, 상술한 바와 같이 전력 소자의 제어단에 시간이 경과함에 따라 상승하는 전압을 인가하기 위하여 스위칭하는 구간에 인덕터와 커패시터에 충전된 에너지는 제어단에 시간이 경과함에 따라 하강 전압을 인가하기 위하여 스위칭하는 구간에 다시 전원으로 방전되므로 실질적인 에너지 소모는 없다. In addition, as described above, in order to apply a voltage that rises with time to the control terminal of the power device, the energy charged in the inductor and the capacitor is switched to apply a falling voltage to the control terminal as time passes. Since it is discharged to the power supply again in the switching section, there is no substantial energy consumption.
도 6의 P4 구간에서, Vpulse의 듀티비(Duty)는 직선의 형태로 도시되었으나, 이는 간결하고, 명확한 설명 및 용이한 이해를 위한 것이다. 상술한 바와 같이 Vpulse의 듀티비는 펄스 제너레이터(100)가 인가하는 어느 한 펄스의 주기 동안 일정하게 유지되고, 다음 펄스의 주기 동안은 이전 펄스의 듀티비에 비하여 증가한 듀티비가 유지된다. 즉, P4 구간에서 Vpulse의 듀티비는 상승 계단의 형태를 가질것이며, 그 상승의 폭은 시간의 경과에 따라 선형적으로 증가한다. 다만 간결하고 명확한 설명 및 용이한 이해를 위하여 이를 도시된 바와 같이 선형으로 도시하였다.In the section P4 of FIG. 6, the duty ratio of Vpulse is shown in the form of a straight line, but this is for concise, clear explanation and easy understanding. As described above, the duty ratio of Vpulse is kept constant for the period of one pulse applied by the pulse generator 100, and the duty ratio increased compared to the duty ratio of the previous pulse is maintained for the period of the next pulse. In other words, the duty ratio of the Vpulse in the P4 section will be in the form of a rising step, and the width of the rising increases linearly with time. However, for the sake of brevity and clear explanation and easy understanding, these are illustrated as linear.
도 6에 도시된 P2 구간 및 P4 구간은 전력 소자(500)를 제어하기 위하여 각각의 구간별로 선형적으로 변화하는 듀티비를 가지는 펄스를 네주기를 인가한 경우를 도시하였으나, 이는 간단하고 명료한 설명을 위한 것으로 본 발명의 권리번위를 제한하기 위한 것이 아니다. 즉, P2 구간 또는 P4 구간이 10msec인 경우를 가정하면, 10 주기의 펄스를 인가하면, 각 펄스의 주기는 1msec이므로, 인가되는 펄스의 주파수는 1KHz이다. 마찬가지로 100주기의 펄스의 주기를 인가하면 각 펄스의 주기는 1msec 이므로, 10KHz이다. 또한 P2 구간 또는 P4 구간이 1usec인 경우를 가정하여 10 주기의 펄스를 인가하면 각 펄스의 주파수는 10MHz이고, 100 주기의 펄스를 인가하여 스위칭하면 각 펄스의 주파수는 100MHz이다. 또한, 도 6에 도시된 P2 구간 및 P4 구간에서 전류 IL의 엔벨롭(envelope)은 직선의 형태로 도시되었으나, 이는 보다 명확한 설명을 위하여 간략히 도시된 것으로, 실제적으로는 인가되는 펄스의 주파수와 펄스의 크기등에 따라 그 형태가 변화할 수 있다. 일 예로, 후술할 본 발명의 시험예에 따르면 전류의 엔벨롭은 이차함수의 형태로 변화한다.6 illustrates a case in which four periods are applied to a pulse having a duty ratio that varies linearly for each section in order to control the power device 500, but this is simple and clear. It is for the purpose of description and not to limit the scope of the present invention. That is, assuming that the P2 section or the P4 section is 10 msec, when 10 cycles of pulses are applied, the frequency of each pulse is 1 msec, so the frequency of the applied pulse is 1 KHz. Similarly, if a pulse period of 100 cycles is applied, the period of each pulse is 1 msec, which is 10 KHz. In addition, assuming that P2 section or P4 section is 1usec, the frequency of each pulse is 10MHz when 10 pulses are applied, and the frequency of each pulse is 100MHz when 100 pulses are applied and switched. In addition, the envelope of the current IL in the P2 section and the P4 section shown in Figure 6 is shown in the form of a straight line, which is shown for simplicity for clarity, in practice, the frequency and pulse of the applied pulse The shape may change depending on the size and the like. For example, according to the test example of the present invention to be described later, the envelope of the current is changed in the form of a quadratic function.
이와 같이 전력 소자(500)를 턴 온하기 위한 구동 구간(P2) 및/또는 전력 소자(500)을 턴 오프하기 위한 구동 구간(P4)에 선형적으로 듀티비가 변화하는 펄스를 인가하여 종래 기술에 비하여 에너지 소모가 적고, 보다 높은 정밀도로 전력소자를 제어할 수 있다. As described above, a pulse in which the duty ratio changes linearly is applied to the driving section P2 for turning on the power device 500 and / or the driving section P4 for turning off the power device 500. Compared with this, the energy consumption is lower and the power device can be controlled with higher precision.
이하에서는 첨부된 도면을 참조하여 본 발명에 의한 실시예에 따른 모의 시험예를 설명한다. 모의 시험(simulation) 조건은 다음과 같다. 전력 소자로는 매그나침 180nm 공정의 3.3V MOSFET을 사용하였으며, 구체적인 파라미터는 아래의 표 1과 같다.Hereinafter, with reference to the accompanying drawings will be described a simulation test example according to an embodiment of the present invention. Simulation conditions are as follows. As a power device, a 3.3V MOSFET of a Magna180 180nm process was used. Specific parameters are shown in Table 1 below.
표 1
Figure PCTKR2013000961-appb-I000005
 300nH (ESR = 1 Ω)
Figure PCTKR2013000961-appb-I000006
 1nF
Figure PCTKR2013000961-appb-I000007
 3.3V
Figure PCTKR2013000961-appb-I000008
 500ns
Figure PCTKR2013000961-appb-I000009
 100kHz
Figure PCTKR2013000961-appb-I000010
 100MHz
Driver MOSFET's Total Width PMOS : 200 umNMOS : 100 um
Table 1
Figure PCTKR2013000961-appb-I000005
 300 nH (ESR = 1 Ω)
Figure PCTKR2013000961-appb-I000006
 1 nF
Figure PCTKR2013000961-appb-I000007
 3.3V
Figure PCTKR2013000961-appb-I000008
 500 ns
Figure PCTKR2013000961-appb-I000009
 100 kHz
Figure PCTKR2013000961-appb-I000010
 100 MHz
Driver MOSFET's Total Width PMOS: 200 umNMOS: 100 um
도 9는 모의 시험결과를 도시한 도면이며, 도 9b는 도 9a에서 듀티비가 선형으로 변화하는 부분중 5.2usec 내지 5.5usec에 해당하는 부분에 대한 응답을 도시한 도면이다. 도 9를 참조하면, 모의시험 결과 선형으로 변화하는 듀티비에 따라 출력전압 Vout이 선형적으로 증가하거나 감소하는 것을 알 수 있다. 또한, 인덕터 전류 IL은 전류의 리플 성분은 변하나 선형으로 변화하는 듀티비에 의하여 그 평균값이 일전하게 유지되는 것을 확인할 수 있다.FIG. 9 is a diagram illustrating a simulation test result, and FIG. 9B illustrates a response to a portion corresponding to 5.2usec to 5.5usec of a portion in which the duty ratio changes linearly in FIG. 9A. Referring to FIG. 9, the simulation results show that the output voltage Vout increases or decreases linearly according to the duty ratio that changes linearly. In addition, it can be seen that the inductor current IL maintains the average value completely due to the duty ratio which changes in the ripple component of the current but changes linearly.
또한, 전력 손실에 관한 모의 시험 결과를 도시하는 도 10을 참조하면, 본 발명의 실시예에 따른 전력 소자 제어 장치는 게이트 커패시턴스가 1nF일 때 기존 전력 소자 제어 장치에 비하여 20% 정도의 에너지만을 소모하는 것을 확인할 수 있다. In addition, referring to FIG. 10, which shows simulation results of power loss, the power device control device according to the embodiment of the present invention consumes only about 20% of the energy when the gate capacitance is 1 nF. You can see that.
본 발명에 대한 이해를 돕기 위하여 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 실시를 위한 실시예로, 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다. Although described with reference to the embodiments shown in the drawings to aid the understanding of the present invention, this is an embodiment for the implementation, it is merely exemplary, those skilled in the art from various modifications and equivalents therefrom It will be appreciated that other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the appended claims.

Claims (21)

  1. 조절 가능한 듀티비(duty ratio)를 가지는 펄스를 출력하는 펄스 제너레이터(pulse generator);A pulse generator for outputting a pulse having an adjustable duty ratio;
    상기 펄스로 공급전원과 접지전원을 스위칭하여 출력단과 연결하는 스위칭 유닛; 및A switching unit for connecting a power supply and a ground power supply to the output terminal by the pulse; And
    상기 스위칭 유닛의 출력단과 일단이 연결된 인덕터 유닛(inductor unit)을 포함하는 전력 소자 제어 장치로, 상기 전력 소자 제어 장치는 상기 펄스의 듀티비를 조절하여 상기 인덕터 유닛과 연결된 전력 소자를 제어하는 전력 소자 제어 장치.A power device control device including an inductor unit (inductor unit) connected to the output terminal of the switching unit (inductor unit), the power device control device for controlling the power device connected to the inductor unit by adjusting the duty ratio of the pulse controller.
  2. 제1항에 있어서,The method of claim 1,
    상기 전력 제어 소자 장치는The power control device device
    상기 스위칭 유닛의 누설전류를 방지하는 데드 타임 생성 회로부를 더 포함하는 전력 제어 소자 제어 장치.And a dead time generation circuit unit for preventing a leakage current of the switching unit.
  3. 제1항에 있어서,The method of claim 1,
    상기 스위칭 유닛은 CMOS 인버터(CMOS inverter)를 포함하는 전력 제어 소자 제어 장치.The switching unit includes a power control device control device including a CMOS inverter (CMOS inverter).
  4. 제1항에 있어서, The method of claim 1,
    상기 인덕터의 타단은 상기 전력 소자의 제어단과 연결된 전력 소자 제어 장치.And a second end of the inductor is connected to a control end of the power device.
  5. 제1항에 있어서,The method of claim 1,
    상기 전력 소자 제어 장치는, 상기 전원이 공급한 전류를 상기 전력 소자의 커패시턴스를 사용하여 전압 신호로 변환하여 상기 전력 소자를 제어하는 전력 소자 제어 장치.And the power device control device controls the power device by converting a current supplied by the power source into a voltage signal using a capacitance of the power device.
  6. 제1항에 있어서,The method of claim 1,
    상기 펄스 제너레이터는 상기 스위칭 유닛의 출력단과 상기 공급전원과 연결되는 구간(period)이 시간이 경과함에 따라 감소하도록 상기 펄스의 듀티를 조절하는 전력 소자 제어 장치.And the pulse generator adjusts the duty of the pulse so that a period connecting the output terminal of the switching unit and the supply power decreases with time.
  7. 제6항에 있어서,The method of claim 6,
    상기 인덕터 유닛은 상기 전력 소자에 상기 시간이 경과함에 따라 상승하는 전압을 인가하는 전력 소자 제어 장치.And the inductor unit applies a voltage rising to the power device as the time elapses.
  8. 제1항에 있어서,The method of claim 1,
    상기 펄스 제너레이터는, 상기 스위칭 유닛의 출력단과 상기 접지전원과 연결되는 구간(period)이 시간이 경과함에 따라 감소하도록 상기 펄스의 듀티를 조절하는 전력 소자 제어 장치.The pulse generator is a power device control device for adjusting the duty of the pulse so that the period (period) connected to the output terminal of the switching unit and the ground power supply decreases with time.
  9. 제8항에 있어서,The method of claim 8,
    상기 인덕터 유닛은 상기 전력 소자에 상기 시간이 경과함에 따라 하강하는 전압을 인가하는 전력 소자 제어 장치.The inductor unit is a power device control device for applying a voltage to the power device to fall as the time elapses.
  10. 제6항 및 제8항 중 어느 한 항에 있어서,The method according to any one of claims 6 and 8,
    상기 펄스 제너레이터는 상기 펄스의 듀티를 선형으로 조절하는 전력 소자 제어 장치. And the pulse generator adjusts the duty of the pulse linearly.
  11. 제1항에 있어서,The method of claim 1,
    상기 펄스 제너레이터는 상기 스위칭부가 소정의 구간(period) 동안 상기 스위칭부의 출력단과 접지 전원만 연결되거나, 상기 스위칭부의 출력단과 공급 전원만 연결되도록 상기 펄스의 듀티비를 조절하는 전력 소자 제어 장치.And the pulse generator adjusts the duty ratio of the pulse such that the switching unit is connected to only the output terminal and the ground power supply of the switching unit, or only the output terminal and the supply power of the switching unit are connected for a predetermined period.
  12. 제11항에 있어서,The method of claim 11,
    상기 인덕터 유닛은 상기 소정의 시간 구간 동안 상기 전력 소자에 일정한 전압을 인가하는 전력 소자 제어 장치.And the inductor unit applies a constant voltage to the power device during the predetermined time period.
  13. 제1항에 있어서,The method of claim 1,
    상기 인덕터 유닛은 적어도 하나의 인덕터 및 합성 인덕터(simulated inductor) 중 적어도 어느 하나를 포함하는 전력 소자 제어 장치.And the inductor unit includes at least one of at least one inductor and a simulated inductor.
  14. 조절 가능한 듀티비를 가지는 펄스를 출력하는 단계와,Outputting a pulse having an adjustable duty ratio,
    인덕터 유닛의 일단을 상기 펄스로 스위칭하여 공급 전원 및 접지 전원 중 어느 하나와 연결하는 단계, 및Switching one end of an inductor unit with the pulse to connect one of a supply power supply and a ground power supply, and
    상기 듀티비를 제어하여 상기 인덕터 유닛에 연결된 전력 소자를 제어하는 전력 소자 제어 방법.And controlling the duty ratio to control a power device connected to the inductor unit.
  15. 제14항에 있어서,The method of claim 14,
    상기 공급 전원과 상기 인덕터 유닛에 연결하는 구간이 시간이 경과함에 따라 감소하도록 상기 펄스의 듀티를 조절하는 전력 소자 제어 방법.And controlling the duty of the pulse such that a section connecting the supply power supply and the inductor unit decreases with time.
  16. 제15항에 있어서,The method of claim 15,
    상기 인덕터 유닛은 상기 전력 소자에 상기 시간이 경과함에 따라 상승하는 전압을 인가하는 전력 소자 제어 방법.And the inductor unit applies a voltage rising to the power device as the time elapses.
  17. 제14항에 있어서,The method of claim 14,
    상기 접지 전원과 상기 인덕터 유닛에 연결하는 구간이 시간이 경과함에 따라 감소하도록 상기 펄스의 듀티를 조절하는 전력 소자 제어 방법.And controlling the duty of the pulse such that a section connecting the ground power source and the inductor unit decreases with time.
  18. 제17항에 있어서,The method of claim 17,
    상기 인덕터 유닛은 상기 전력 소자에 상기 시간이 경과함에 따라 하강하는 전압을 인가하는 전력 소자 제어 방법.The inductor unit is a power device control method for applying a voltage to the power device to fall over time.
  19. 제15항 및 제17항 중 어느 한 항에 있어서,The method according to any one of claims 15 and 17,
    상기 펄스의 듀티비를 시간의 경과에 따라 선형적으로 조절하는 전력 소자 제어 방법.And controlling the duty ratio of the pulse linearly with time.
  20. 제14항에 있어서,The method of claim 14,
    상기 가변 듀티비를 가지는 펄스를 출력하는 단계는 소정 시간 구간 동안 상기 인덕터 유닛과 상기 공급 전원만 연결하거나 상기 인덕터 유닛과 상기 접지전원만 연결하도록 듀티비를 조절하여 펄스를 출력하는 전력 소자 제어 방법. The outputting of the pulse having the variable duty ratio may include outputting a pulse by adjusting a duty ratio to connect only the inductor unit and the supply power or only the inductor unit and the ground power for a predetermined time period.
  21. 제14항에 있어서,The method of claim 14,
    상기 인덕터 유닛은 상기 소정 시간 구간 동안 상기 전력 소자에 일정한 전압을 인가하는 전력 소자 제어 방법.And the inductor unit applies a constant voltage to the power device during the predetermined time period.
PCT/KR2013/000961 2012-08-09 2013-02-07 Apparatus for controlling power devices and method for controlling power devices using same WO2014025110A1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20120087475 2012-08-09
KR10-2012-0087475 2012-08-09
KR10-2012-0152968 2012-12-26
KR1020120152968A KR101506069B1 (en) 2012-08-09 2012-12-26 Apparatus for Controlling Power Device and Method for Controlling Power Device Using thereof

Publications (1)

Publication Number Publication Date
WO2014025110A1 true WO2014025110A1 (en) 2014-02-13

Family

ID=50068307

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2013/000961 WO2014025110A1 (en) 2012-08-09 2013-02-07 Apparatus for controlling power devices and method for controlling power devices using same

Country Status (1)

Country Link
WO (1) WO2014025110A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999049561A1 (en) * 1998-03-24 1999-09-30 The Ohio State Research Foundation A high-voltage pulse generator
JP2004080985A (en) * 2002-06-17 2004-03-11 Hitachi Ltd Power supply device and hard disk device using it, integrated circuit
KR20100055672A (en) * 2008-11-18 2010-05-27 한국전기연구원 High dc voltage generator and high voltage calibration waveform generator for impulse measurement device
KR20110034998A (en) * 2009-09-29 2011-04-06 (주)제이디에이테크놀로지 Boost dc/dc converter
US20110084736A1 (en) * 2009-10-12 2011-04-14 Cyclos Semiconductor, Inc. Architecture for controlling clock characteristics

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999049561A1 (en) * 1998-03-24 1999-09-30 The Ohio State Research Foundation A high-voltage pulse generator
JP2004080985A (en) * 2002-06-17 2004-03-11 Hitachi Ltd Power supply device and hard disk device using it, integrated circuit
KR20100055672A (en) * 2008-11-18 2010-05-27 한국전기연구원 High dc voltage generator and high voltage calibration waveform generator for impulse measurement device
KR20110034998A (en) * 2009-09-29 2011-04-06 (주)제이디에이테크놀로지 Boost dc/dc converter
US20110084736A1 (en) * 2009-10-12 2011-04-14 Cyclos Semiconductor, Inc. Architecture for controlling clock characteristics

Similar Documents

Publication Publication Date Title
CN104756391B (en) Self-oscillation Resonant power converter
US11245324B2 (en) Switching converter and a method thereof
US7265525B2 (en) Self-driven scheme for synchronous rectifier having no body diode
US20080285312A1 (en) Phase Compensation Driving Scheme for Synchronous Rectifiers
KR101293811B1 (en) Dc-dc converter, module, power supply device and electronic apparatus
CN103023310A (en) Switching device and method of controlling switching device
KR20060059996A (en) High frequency control of a semiconductor switch
US11196348B2 (en) Methods and systems of controlling switching frequency of a switching power converter
US8558525B1 (en) Power supply circuit and reuse of gate charge
WO2014171633A1 (en) Gate driver for isolated input switching element
CN106712513B (en) Peak current detection circuit and power conversion device
WO2018149098A1 (en) Multi-phase parallel dcdc circuit and chip structure thereof
Hua et al. A 1.2-A dual-output SC DC–DC regulator with continuous gate-drive modulation achieving≤ 0.01-mV/mA cross regulation
Abramov et al. Optimal design of a voltage regulator based resonant switched-capacitor converter IC
WO2014025110A1 (en) Apparatus for controlling power devices and method for controlling power devices using same
JP2022524349A (en) Chips, signal level shifter circuits, and electronic devices
KR101232605B1 (en) Apparatus and method for converting power using switched capacitor converter
TWI804034B (en) Bipolar pulsed-voltage gate driver, power supply circuit and method of operating a gate-driver assembly
KR20140021466A (en) Apparatus for controlling power device and method for controlling power device using thereof
CN210405077U (en) Driving device of high-power electric energy converter
JP3696211B2 (en) Power switching device
Ming et al. An up to 10MHz 6.8% minimum duty ratio GaN driver with dual-mos-switches bootstrap and adaptive short-pulse based high-CMTI level shifter achieving 6.05% efficiency improvement
Van Nguyen et al. Design and control of a demagnetization circuit for permanent ON OFF operation in pulse transformer gate driver
US5821803A (en) Method and electronic device for reducing transition time of transistor switching circuits
CN110233571B (en) Switched capacitor converter, method for converting voltage levels and electrical system

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13828487

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13828487

Country of ref document: EP

Kind code of ref document: A1