WO2013180334A1 - 통신 시스템의 백플랜 버스 구조 및 이를 이용한 보드 인식 방법 - Google Patents

통신 시스템의 백플랜 버스 구조 및 이를 이용한 보드 인식 방법 Download PDF

Info

Publication number
WO2013180334A1
WO2013180334A1 PCT/KR2012/005157 KR2012005157W WO2013180334A1 WO 2013180334 A1 WO2013180334 A1 WO 2013180334A1 KR 2012005157 W KR2012005157 W KR 2012005157W WO 2013180334 A1 WO2013180334 A1 WO 2013180334A1
Authority
WO
WIPO (PCT)
Prior art keywords
board
backplane
master
slave
data communication
Prior art date
Application number
PCT/KR2012/005157
Other languages
English (en)
French (fr)
Inventor
박종원
성소영
임용곤
Original Assignee
한국해양연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국해양연구원 filed Critical 한국해양연구원
Priority to US14/404,281 priority Critical patent/US9824052B2/en
Publication of WO2013180334A1 publication Critical patent/WO2013180334A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

본 발명은 통신 시스템의 백플랜 버스 구조 및 이를 이용한 보드 인식 방법에 관한 것으로, 보다 상세하게는 다수개의 슬레이브보드가 탈장착되는 백플랜에, 장착된 슬레이브보드의 활성화를 제어하기 위한 버스구조를 구성함으로, 백플랜 내에서의 버스 충돌을 미연에 방지할 수 있는 것이다. 특히, 본 발명에 의한 백플랜은, 마스터보드와 슬레이브보드 간에 2bit의 요청/승인(Request/Grant) 방식의 GPIO(General Purpose I/O pins)를 구성하여, 데이터 버스의 충돌을 방지할 수 있도록 함으로써, 해당 시스템의 안전성을 향상시킬 수 있다. 따라서, 통신장비 및 서버장비 분야, 원격 감시 및 제어 시스템 분야, 선박통신분야, 항공기통신분야 및 다양한 통신프로토콜을 통합운용하는 유무선통신분야 등에서 시스템의 신뢰성, 유지보수의 용이성 및 제품의 경쟁력을 향상시킬 수 있다.

Description

통신 시스템의 백플랜 버스 구조 및 이를 이용한 보드 인식 방법
본 발명은 통신 시스템의 백플랜 버스 구조 및 이를 이용한 보드 인식 방법에 관한 것으로서, 보다 상세하게는 백플랜에 새로운 슬레이브보드가 장착되더라도 버스 충돌이 발생하지 않도록 하여 해당 시스템을 안정적으로 운용할 수 있도록 한 것이다.
특히, 본 발명은 장착된 슬레이브보드의 활성화여부를 제어하기 위한 버스구조를 백플랜에 구성하여, 새로운 슬레이브보드가 장착되더라도 백플랜 내에서의 버스 충돌을 미연에 방지할 수 있도록 한 통신 시스템의 백플랜 버스 구조 및 이를 이용한 보드 인식 방법에 관한 것이다.
일반적으로, 통신장비를 비롯하여 서버, 기억장치 등에는 복수개의 슬롯을 구비하는 백플랜(Backplane)이 구성되어 있으며, 슬롯에 특정기능을 수행하는 슬레이브보드(Slave board)가 장착되면, 백플랜은 장착된 슬레이브보드와 마스터보드(Master board) 간의 데이터전송을 위하여 통신채털을 제공하는 역할을 한다.
이러한, 백플랜은 데이터전송은 물론, 슬롯에 장착된 슬레이브보드에 동작전원을 공급하는 역할도 수행할 수 있다.
한편, 복수 개의 슬롯에 장착되는 각각의 슬레이브보드는 서로 다른 통신프로토콜에 의해 마스터보드와 데이터전송을 수행할 수 있다.
이러한 경우, 백플랜은 서로 다른 통신프로토콜에 의한 마스터보드와 슬레이브보드 간의 데이터전송을 위하여, 해당 통신프로토콜에 대응하는 버스들이 할당되어 있다.
예를 들어, 대한민국 공개특허공보 제10-2008-0001044호 "범용 백플랜 구성 장치 및 방법"에는, 다양한 통신프로토콜을 이용할 수 있도록 백플랜을 구성하여, 하나의 백플랜을 범용적으로 사용할 수 있도록 하는 기술이 나타나 있다.
그러나, 하나의 백플랜에 다수개의 슬레이브보드를 장착하여 동작하는 시스템의 경우, 시스템이 동작하는 상태에서 새로운 슬레이브보드를 백플랜에 장착하게 되면, 백플랜에 구성된 버스의 충돌이 발생할 수 있다.
대한민국 공개특허공보 제10-2008-0001044호에서도, 이러한 문제점에 대한 해결방법은 제시하지 못하고 있다.
상기와 같은 문제점을 해결하기 위해서, 본 발명은 다수개의 슬레이브보드가 탈장착되는 백플랜에, 장착된 슬레이브보드의 활성화를 제어하기 위한 버스구조를 구성함으로, 백플랜 내에서의 버스 충돌을 미연에 방지할 수 있는 통신 시스템의 백플랜 버스 구조 및 이를 이용한 보드 인식 방법을 제공하는데 목적이 있다.
특히, 본 발명에 의한 백플랜은, 마스터보드와 슬레이브보드 간에 2bit의 요청/승인(Request/Grant) 방식의 GPIO(General Purpose I/O pins)를 구성하여, 데이터 버스의 충돌을 방지할 수 있는 통신 시스템의 백플랜 버스 구조 및 이를 이용한 보드 인식 방법을 제공하는데 목적이 있다.
상기와 같은 목적을 달성하기 위해서, 본 발명에 따른 통신 시스템의 백플랜 버스 구조는, 설정된 통신프로토콜에 기초하여 데이터통신을 수행하는 마스터보드(Master board); 적어도 하나의 통신 버스(Communication Bus)를 지원하는 백플랜(Backplane); 상기 백플랜에 탈장착가능하도록 연결되어 상기 메인보드와 데이터통신을 수행하는 적어도 하나의 슬레이브보드(Slave board); 상기 마스터보드와 적어도 하나의 슬레이브보드를 연결하도록 상기 백플랜 내에 구성되어 상기 마스터보드와 적어도 하나의 슬레이브보드 간의 데이터통신 활성화여부에 대한 요청 및 승인하기 위해 사용되는 GPIO(General Purpose I/O pins) 버스를 포함한다.
일 실시예에서, 상기 GPIO 버스는 상기 적어도 하나의 슬레이브보드가 상기 마스터보드에 상기 적어도 하나의 통신 버스에 대한 활성화를 요청하고, 상기 마스터보드가 해당 활성화 요청에 응답하기 위해 사용될 수 있다.
또한, 본 발명에 따른 통신 시스템의 백플랜 버스 구조를 이용한 보드 인식 방법은, 상기한 통신 시스템의 백플랜 버스 구조를 포함하는 통신 시스템의 보드 인식 방법에 있어서, a) GPIO(General Purpose I/O pins)를 통해 전송될 장착확인신호의 수신여부를 확인하여 탈장착가능하도록 구성된 보드(Board)의 백플랜(Backplane) 장착여부를 확인하는 단계; b) 상기 확인결과, 해당 보드가 장착된 것으로 확인되면 GPIO를 통해 해당 보드를 활성화시키는 단계; 및 c) 상기 보드가 활성화되어 해당 보드가 데이터통신라인을 턴온(Turn On)하면, 설정된 통신프로토콜에 기초하여 백플랜에 장착된 해당 보드와 데이터통신을 수행하는 단계를 포함한다.
일 실시예에서, 상기 단계 a)는, a-1) GPIO를 통해 장착확인신호를 수신여부를 확인하는 단계; a-2) 상기 장착확인신호가 수신되면, 해당 장착확인신호가 수신된 슬롯을 확인하는 단계; 및 a-3) 해당 슬롯에 해당 보드가 장착된 것으로 판단하는 단계를 포함할 수 있다.
또한, 상기 단계 b)는, b-1) 상기 보드의 동작여부를 판단하는 단계; 및 b-2) 상기 보드가 동작가능한 것으로 판단되면, GPIO를 통해 해당 보드를 활성화시키는 단계를 포함할 수 있다. 예를 들어, 상기 단계 b-2)는, 상기 장착확인신호가 수신되면, 수신된 장착확인신호(데이터통신 요청신호)의 응답신호(데이터통신 승인신호)를 상기 보드에 전송하여 해당 보드를 활성화시킬 수 있다.
또한, 이중화 시스템에서 본 발명에 따른 통신 시스템의 백플랜 버스 구조는, 설정된 통신프로토콜에 기초하여 데이터통신을 수행하는 적어도 두 개의 마스터보드(Master board); 적어도 하나의 통신 버스(Communication Bus)를 지원하는 백플랜(Backplane); 상기 백플랜에 탈장착가능하도록 연결되어 상기 메인보드와 데이터통신을 수행하는 적어도 하나의 슬레이브보드(Slave board); 상기 적어도 두 개의 마스터보드 중 어느 하나의 마스터보드와 적어도 하나의 슬레이브보드를 연결하도록 상기 백플랜 내에 구성되어 해당 마스터보드와 슬레이브보드 간의 데이터통신 활성화여부에 대한 요청 및 승인하기 위해 사용되는 GPIO(General Purpose I/O pins) 버스를 포함한다.
일 실시예에서, 상기 백플랜은 상기 적어도 두 개의 마스터보드를 연결하도록 구성되어 상기 적어도 두 개의 마스터보드 중 어느 하나의 마스터보드가 다른 하나의 마스터보드의 데이터통신여부를 확인하는 하트비트(Heart bit) 버스을 더 포함하고, 상기 GPIO 버스는 상기 하트비트 버스를 통해 상기 어느 하나의 마스터보드가 다른 하나의 마스터보드의 데이터통신 미수행을 확인하면, 상기 적어도 하나의 슬레이브보드가 상기 어느 하나의 마스터보드에 상기 적어도 하나의 통신 버스에 대한 활성화를 요청하고, 상기 어느 하나의 마스터보드가 해당 활성화 요청에 응답하기 위해 사용될 수 있다.
또한, 이중화 시스템에서 본 발명에 따른 통신 시스템의 백플랜 버스 구조를 이용한 보드 인식 방법은, 상기한 통신 시스템의 백플랜 버스 구조를 포함하는 이중화 통신 시스템의 보드 인식 방법에 있어서, a) 적어도 두 개의 마스터보드(Master board) 중 어느 하나의 마스터보드가 GPIO(General Purpose I/O pins)를 통해 전송될 장착확인신호의 수신여부를 확인하여 슬레이브보드(Slave board)의 백플랜(Backplane) 장착여부를 확인하는 단계; b) 상기 확인결과, 해당 슬레이브보드가 장착된 것으로 확인되면 상기 어느 하나의 마스터보드가 상기 적어도 두 개의 마스터보드 중 다른 하나의 마스터보드에 대한 데이터통신여부를 확인하는 단계; c) 상기 확인결과, 상기 다른 하나의 마스터보드가 데이터통신을 수행하지 않은 경우, 상기 어느 하나의 마스터보드가 GPIO를 통해 해당 슬레이브보드를 활성화시키는 단계; 및 d) 상기 슬레이브보드가 활성화되어 해당 슬레이브보드가 데이터통신라인을 턴온(Turn On)하면, 상기 어느 하나의 마스터보드가 설정된 통신프로토콜에 기초하여 백플랜에 장착된 해당 슬레이브보드와 데이터통신을 수행하는 단계를 포함한다.
일 실시예에서, 상기 단계 a)는, a-1) GPIO를 통해 장착확인신호를 수신여부를 확인하는 단계; a-2) 상기 장착확인신호가 수신되면, 해당 장착확인신호가 수신된 슬롯을 확인하는 단계; 및 a-3) 해당 슬롯에 해당 슬레이브보드가 장착된 것으로 판단하는 단계를 포함할 수 있다.
또한, 상기 단계 b)는, b-1) 상기 어느 하나의 마스터보드가 상기 다른 하나의 마스터보드에 하트비트(Heart bit)를 전송하는 단계; b-2) 상기 어느 하나의 마스터보드가 상기 전송결과에 대한 응답신호를 수신하는 단계; b-3) 상기 응답신호를 확인하고, 해당 다른 하나의 마스터보드의 데이터통신여부를 확인하는 단계; 및 b-4) 해당 다른 하나의 마스터보드가 데이터통신을 수행하지 않은 경우, 해당 슬레이브보드를 활성화할 수 있는 것으로 판단하는 단계를 포함할 수 있다.
또한, 상기 단계 c)는, c-1) 상기 슬레이브보드의 동작여부를 판단하는 단계; 및 c-2) 상기 슬레이브보드가 동작가능한 것으로 판단되면, GPIO를 통해 해당 보드를 활성화시키는 단계를 포함할 수 있다.
상기와 같은 해결수단에 의해, 본 발명은 마스터보드와 슬레이브보드 사이에 별도의 GPIO 버스에 의한 "Digital Input/Output"구조를 구성함으로써, 백플랜 내의 어느 슬롯에 슬레이브보드가 장착되어 있는지를 용이하게 파악할 수 있는 장점이 있다.
따라서, 본 발명은 이와 같은 백플랜의 버스 구조가 적용된 시스템에서, 다양한 통신방식을 이용하는 실시간 제어 및 "Hot swap"의 기능을 매우 용이하게 수행할 수 있도록 하는 효과가 있다.
특히, 본 발명은 마스터보드와 슬레이브보드 간의 데이터버스와 별개의 GPIO신호를 전송하는 버스구조를 구성함으로써, 백플랜의 설계 및 백플랜 기판(PCB) 제작에 대해서도 작업의 효율성을 제공할 수 있는 장점이 있다.
더불어, 백플랜에 구성된 데이터 통신의 물리적인 전송방식은 "Differential Line Drive/Receiver" 방식을 사용하거나 "LVDS(Low Voltage Differential Signal)"을 적용하여, 마스터보드와 슬레이브보드 간의 데이터 통신을 보다 견고히 할 수 있다.
도 1은 본 발명에 의한 통신 시스템의 백플랜 버스 구조의 일 실시예를 설명하는 블록도이다.
도 2는 도 1의 백플랜 버스 구조를 이용한 보드 인식 방법의 일 실시예를 설명하는 흐름도이다.
도 3은 도 2의 단계 "S110"에 대한 구체적인 일 실시예를 설명하는 순서도이다.
도 4는 도 2의 단계 "S120"에 대한 구체적인 일 실시예를 설명하는 순서도이다.
도 5는 본 발명에 의한 통신 시스템의 백플랜 버스 구조의 다른 일 실시예를 설명하는 블록도이다.
도 6은 도 5의 백플랜 버스 구조를 이용한 보드 인식 방법의 일 실시예를 설명하는 흐름도이다.
도 7은 도 6의 단계 "S210"에 대한 구체적인 일 실시예를 설명하는 순서도이다.
도 8은 도 6의 단계 "S220"에 대한 구체적인 일 실시예를 설명하는 순서도이다.
도 9는 도 6의 단계 "S230"에 대한 구체적인 일 실시예를 설명하는 순서도이다.
본 발명에 따른 통신 시스템의 백플랜 버스 구조 및 이를 이용한 보드 인식 방법에 대한 예는 다양하게 적용할 수 있으며, 이하에서는 첨부된 도면을 참조하여 가장 바람직한 실시예에 대해 설명하기로 한다.
도 1은 본 발명에 의한 통신 시스템의 백플랜 버스 구조의 일 실시예를 설명하는 블록도이다.
도 1을 참조하면, 통신 시스템의 백플랜 버스 구조는 마스터보드(Master board)인 "MCPU Board", 백플랜(Backplane), 슬레이브보드(Slave board) 및 GPIO(General Purpose I/O pins) 버스를 포함한다.
마스터보드는 설정된 통신프로토콜에 기초하여 백플랜을 통해 슬레이브보드와 데이터통신(이하, 데이터전송과 혼용함)을 수행한다. 일 실시예에서, 마스터보드는 슬레이브보드와의 데이터통신을 위하여 "Slot ID"를 제공할 수 있다. 여기서, 마스터보드의 구성 및 마스터보드에서 처리되는 통신프로토콜의 종류 및 개수는 당업자의 요구에 따라 다양한 변형이 가능하므로, 특정한 것에 한정하지 않음은 당연하다.
백플랜은 적어도 하나의 통신버스(Communication Bus)를 지원하여, 마스터보드와 다수개의 슬레이브보드가 원활하게 데이터통신을 수행할 수 있도록 한다. 일 실시예에서, 통신 버스의 양측에는 "Termiantor"를 구성하여, 트래픽이 증가될 경우 여분의 신호를 흡수하여 백플랜 내의 데이터전송속도를 안정적으로 유지할 수 있도록 할 수 있다.
슬레이브보드는 백플랜에 탈장착가능하도록 연결되어 메인보드와 데이터통신을 수행한다. 일 실시예에서, 스레이브보드는 마스터보드와의 데이터통신을 위하여 "Slot ID"를 제공할 수 있다. 또한, 슬레이브보드는 "Hot Swap"기능을 지원하도록 구성될 수 있다. 여기서, "Hot Swap"은 시스템이 전원을 인가받아 동작되는 상태에서도 특정 부품을 수리 또는 교체할 수 있는 것을 말한다.
GPIO 버스는 마스터보드와 적어도 하나의 슬레이브보드를 연결하도록 백플랜 내에 구성되어, 마스터보드와 적어도 하나의 슬레이브보드 간의 데이터통신 활성화여부에 대한 요청 및 승인하기 위해 사용된다.
일 실시예에서, GPIO 버스는 적어도 하나의 슬레이브보드가 마스터보드에 적어도 하나의 통신 버스(해당 슬레이브보드에서 사용되는 통신프로토콜에 대응하는 버스)에 대한 활성화를 요청하고, 마스터보드가 해당 활성화 요청에 응답하기 위해 사용될 수 있다.
이와 같은 GPIO 버스를 이용하여 슬레이브보드를 인식하는 방법에 대해서는 하기에서 보다 구체적으로 설명하기로 한다.
그리고, 백플랜에 구성된 통신버스에 의한 데이터 통신의 물리적인 전송방식은 "Differential Line Drive/Receiver" 방식 또는 "LVDS(Low Voltage Differential Signal)"를 사용하여 데이터 통신을 보다 견고히 하도록 구성할 수 있다.
도 2는 도 1의 백플랜 버스 구조를 이용한 보드 인식 방법의 일 실시예를 설명하는 흐름도이고, 도 3은 도 2의 단계 "S110"에 대한 구체적인 일 실시예를 설명하는 순서도이며, 도 4는 도 2의 단계 "S120"에 대한 구체적인 일 실시예를 설명하는 순서도이다.
도 2를 참조하면, 마스터보드는 GPIO를 통해 전송될 장착확인신호의 수신여부를 확인하여 탈장착가능하도록 구성된 보드(Board)의 백플랜(Backplane) 장착여부를 확인한다(단계 S110).
이를 보다 상세히 살펴보면, 도 3에 나타난 바와 같이 마스터보드는 시스템이 동작하는 상태에서 슬레이브보드의 장착여부를 지속적으로 확인(단계 S111)하기 위하여, GPIO를 통해 장착확인신호를 수신여부를 확인할 수 있다(단계 S112). 일 실시예에서, 장착확인신호는 데이터통신 요청신호를 포함할 수 있다. 예를 들어, 데이터통신 요청신호는 GPIO를 통한 1bit 신호를 포함할 수 있다.
마스터보드는 GPIO를 통해 장착확인신호가 수신되면(단계 S113), 해당 장착확인신호가 수신된 슬롯을 확인할 수 있다(단계 S114). 일 실시예에서, 슬레이브보드가 장착된 슬롯의 확인은, 해당 슬롯의 슬롯식별자(Slot ID)를 확인하여 수행될 수 있다. 예를 들어, 슬롯식별자는 장착확인신호와 더불어 GPIO를 통해 마스터보드로 전송될 수 있다.
마스터보드는 특정 슬롯으로부터 장착확인신호가 수신되면, 해당 슬롯에 해당 보드(슬레이브보드)가 장착된 것으로 판단할 수 있다.
마스터보드는 상기와 같은 확인결과, 해당 보드가 장착된 것으로 확인되면 GPIO를 통해 해당 보드를 활성화시킨다(단계 S120).
이를 보다 상세히 살펴보면, 도 4에 나타난 바와 같이 마스터보드는 해당 보드가 슬롯에 장착 상태인 것으로 확인되면(단계 S121), 해당 보드의 동작여부를 판단할 수 있다(단계 S122). 예를 들어, 해당 보드의 동작여부 판단은 해당 시스템에서 지원가능한 통신프로토콜을 사용하는지에 대한 확인, 정상적으로 연결된 상태인지에 대한 확인, 해당 보드에 전원이 인가되고 있는지에 대한 확인(해당 보드의 수리시 전원 차단) 등을 통해 수행될 수 있다.
마스터보드는 해당 보드가 정상적으로 동작될 수 있는 것으로 판단되면(단계 S123), GPIO를 통해 해당 보드를 활성화시킬 수 있다(단계 S124). 예를 들어, 해당 보드의 활성화는 마스터보드가 GPIO를 통한 1bit 신호를 해당 보드에 전송하여 수행될 수 있다.
일 실시예에서, 마스터보드는 장착확인신호가 수신되면, 수신된 장착확인신호(데이터통신 요청신호)의 응답신호(데이터통신 승인신호)를 보드에 전송하여 해당 보드를 활성화시킬 수 있다.
마스터보드에 의해 해당 보드가 활성화되면, 해당 보드는 데이터통신라인을 턴온(Turn On)할 수 있다. 이와 같이 데이터통신라인이 턴온되면 마스터보드는 설정된 통신프로토콜에 기초하여 백플랜에 장착된 해당 보드와 데이터통신을 수행한다(단계 S130).
이하에서, 본 발명에 의한 통신 시스템의 백플랜 버스 구조의 다른 일 실시예를 설명함에 있어, 두 개의 마스터보드가 구성되는 이중화 시스템을 예로 하여 설명하기로 한다. 물론, 본 발명은 이하에서 설명되는 다른 일 실시예인 이중화 시스템에 한정하는 것은 아니며, 당업자의 요구에 따라 적어도 두 개의 마스터보드를 포함하는 병렬처리시스템 등에 적용될 수도 있음은 물론이다.
도 5는 본 발명에 의한 통신 시스템의 백플랜 버스 구조의 다른 일 실시예를 설명하는 블록도이다.
도 5를 참조하면, 통신 시스템의 백플랜 버스 구조는 설정된 통신프로토콜에 기초하여 데이터통신을 수행하는 적어도 두 개의 마스터보드(Master board); 적어도 하나의 통신 버스(Communication Bus)를 지원하는 백플랜(Backplane); 백플랜에 탈장착가능하도록 연결되어 메인보드와 데이터통신을 수행하는 적어도 하나의 슬레이브보드(Slave board); 적어도 두 개의 마스터보드 중 어느 하나의 마스터보드와 적어도 하나의 슬레이브보드를 연결하도록 백플랜 내에 구성되어 해당 마스터보드와 슬레이브보드 간의 데이터통신 활성화여부에 대한 요청 및 승인하기 위해 사용되는 GPIO(General Purpose I/O pins) 버스를 포함한다.
일 실시예에서, 백플랜은 적어도 두 개의 마스터보드를 연결하도록 구성되어, 적어도 두 개의 마스터보드 중 어느 하나의 마스터보드가 다른 하나의 마스터보드의 데이터통신여부를 확인하는 하트비트(Heart bit) 버스을 더 포함한다.
그리고, 백플랜은 각각의 마스터보드와 슬레이브보드를 연결하는 통신버스(Communication Bus)를 구성함에 있어, 하트비트 버스를 통해 확인될 수 있는 해당 마스터보드의 데이터통신여부에 대응하여 스위칭동작되도록 구성할 수 있다.
GPIO 버스는 하트비트 버스를 통해, 어느 하나의 마스터보드가 다른 하나의 마스터보드의 데이터통신 미수행을 확인하면, 적어도 하나의 슬레이브보드가 어느 하나의 마스터보드에 적어도 하나의 통신 버스에 대한 활성화를 요청하고, 어느 하나의 마스터보드가 해당 활성화 요청에 응답하기 위해 사용될 수 있다.
도 6은 도 5의 백플랜 버스 구조를 이용한 보드 인식 방법의 일 실시예를 설명하는 흐름도이고, 도 7은 도 6의 단계 "S210"에 대한 구체적인 일 실시예를 설명하는 순서도이며, 도 8은 도 6의 단계 "S220"에 대한 구체적인 일 실시예를 설명하는 순서도이고, 도 9는 도 6의 단계 "S230"에 대한 구체적인 일 실시예를 설명하는 순서도이다.
도 6을 참조하면, 적어도 두 개의 마스터보드(Master board) 중 어느 하나의 마스터보드가 GPIO(General Purpose I/O pins)를 통해 전송될 장착확인신호의 수신여부를 확인하여 슬레이브보드(Slave board)의 백플랜(Backplane) 장착여부를 확인한다(단계 S210)
이를 보다 상세히 살펴보면, 도 7에 나타난 바와 같이 어느 하나의 마스터보드는 시스템이 동작하는 상태에서 슬레이브보드의 장착여부를 지속적으로 확인(단계 S211)하기 위하여, GPIO를 통해 장착확인신호를 수신여부를 확인할 수 있다(단계 S212). 예를 들어, 데이터통신 요청신호는 GPIO를 통한 1bit 신호를 포함할 수 있다.
마스터보드는 GPIO를 통해 장착확인신호가 수신되면(단계 S213), 해당 장착확인신호가 수신된 슬롯을 확인할 수 있다(단계 S214). 일 실시예에서, 슬레이브보드가 장착된 슬롯의 확인은, 해당 슬롯의 슬롯식별자(Slot ID)를 확인하여 수행될 수 있다. 예를 들어, 슬롯식별자는 장착확인신호와 더불어 GPIO를 통해 마스터보드로 전송될 수 있다.
마스터보드는 특정 슬롯으로부터 장착확인신호가 수신되면, 해당 슬롯에 해당 슬레이브보드가 장착된 것으로 판단할 수 있다.
상기와 같은 확인결과, 해당 슬레이브보드가 장착된 것으로 확인되면, 어느 하나의 마스터보드가 적어도 두 개의 마스터보드 중 다른 하나의 마스터보드에 대한 데이터통신여부를 확인한다(단계 S220).
이를 보다 구체적으로 살펴보면, 도 8에 나타난 바와 같이 마스터보드가 슬레이브보드의 장착을 확인하면(단계 S221), 다른 하나의 마스터보드에 하트비트(Heart bit)를 전송할 수 있고(단계 S222), 다른 하나의 마스터보드로부터 해당 전송결과에 대한 응답신호를 수신할 수 있다(단계 S223).
어느 하나의 마스터보드는 다른 하나의 마스터보드로부터 수신된 응답신호를 확인하여, 해당 다른 하나의 마스터보드의 데이터통신여부를 확인할 수 있다(단계 S224)
이때, 해당 다른 하나의 마스터보드가 데이터통신을 수행하지 않은 경우(단계 S225), 어느 하나의 마스터보드는 해당 슬레이브보드를 활성화할 수 있는 것으로 판단할 수 있다(단계 S226).
만약, 해당 다른 하나의 마스터보드가 데이터통신을 수행하고 있는 경우(단계 S225), 어느 하나의 마스터보드는 해당 슬레이브보드를 활성화할 수 없는 것으로 판단할 수 있다(단계 S227).
따라서, 도 8의 단계 "S225" 내지 단계 "S227"에 의하여, 어느 하나의 마스터보드는 통신버스 사용에 따른 충돌을 미연에 방지하면서, 해당 슬레이브보드의 활성화를 수행할 수 있다.
상기와 같은 확인결과, 다른 하나의 마스터보드가 데이터통신을 수행하지 않은 경우, 어느 하나의 마스터보드가 GPIO를 통해 해당 슬레이브보드를 활성화시킨다(단계 S230).
이를 보다 상세히 살펴보면, 도 9에 나타난 바와 같이 어느 하나의 마스터보드는 해당 슬레이브보드가 활성화가 가능한 상태인 것으로 확인되면(단계 S231), 해당 보드의 동작여부를 판단할 수 있다(단계 S232).
어느 하나의 마스터보드는 해당 슬레이브보드가 정상적으로 동작될 수 있는 것으로 판단되면(단계 S233), GPIO를 통해 해당 보드를 활성화시킬 수 있다(단계 S234). 예를 들어, 해당 슬레이브보드의 활성화는 어느 하나의 마스터보드가 GPIO를 통한 1bit 신호를 해당 슬레이브보드에 전송하여 수행될 수 있다.
어느 하나의 마스터보드에 의해 해당 슬레이브보드가 활성화되면, 해당 보드는 데이터통신라인을 턴온(Turn On)할 수 있다. 이와 같이 데이터통신라인이 턴온되면 어느 하나의 마스터보드는 설정된 통신프로토콜에 기초하여 백플랜에 장착된 해당 슬레이브보드와 데이터통신을 수행한다(단계 S240).
이상에서 본 발명에 의한 통신 시스템의 백플랜 버스 구조 및 이를 이용한 보드 인식 방법에 대하여 설명하였다. 이러한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며, 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지는 것이므로, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명은 통신장비 및 서버장비 분야, 원격 감시 및 제어 시스템 분야, 선박통신분야, 항공기통신분야 및 다양한 통신프로토콜을 통합운용하는 유무선통신분야 등에서 시스템의 신뢰성, 유지보수의 용이성 및 제품의 경쟁력을 향상시킬 수 있다.

Claims (12)

  1. 설정된 통신프로토콜에 기초하여 데이터통신을 수행하는 마스터보드(Master board);
    적어도 하나의 통신 버스(Communication Bus)를 지원하는 백플랜(Backplane);
    상기 백플랜에 탈장착가능하도록 연결되어 상기 메인보드와 데이터통신을 수행하는 적어도 하나의 슬레이브보드(Slave board);
    상기 마스터보드와 적어도 하나의 슬레이브보드를 연결하도록 상기 백플랜 내에 구성되어 상기 마스터보드와 적어도 하나의 슬레이브보드 간의 데이터통신 활성화여부에 대한 요청 및 승인하기 위해 사용되는 GPIO(General Purpose I/O pins) 버스를 포함하는 통신 시스템의 백플랜 버스 구조.
  2. 제 1항에 있어서,
    상기 GPIO 버스는,
    상기 적어도 하나의 슬레이브보드가 상기 마스터보드에 상기 적어도 하나의 통신 버스에 대한 활성화를 요청하고, 상기 마스터보드가 해당 활성화 요청에 응답하기 위해 사용되는 것을 특징으로 하는 통신 시스템의 백플랜 버스 구조.
  3. 제 1항 또는 제 2항의 통신 시스템의 백플랜 버스 구조를 포함하는 통신 시스템의 보드 인식 방법에 있어서,
    a) GPIO(General Purpose I/O pins)를 통해 전송될 장착확인신호의 수신여부를 확인하여 탈장착가능하도록 구성된 보드(Board)의 백플랜(Backplane) 장착여부를 확인하는 단계;
    b) 상기 확인결과, 해당 보드가 장착된 것으로 확인되면 GPIO를 통해 해당 보드를 활성화시키는 단계; 및
    c) 상기 보드가 활성화되어 해당 보드가 데이터통신라인을 턴온(Turn On)하면, 설정된 통신프로토콜에 기초하여 백플랜에 장착된 해당 보드와 데이터통신을 수행하는 단계를 포함하는 통신 시스템의 백플랜 버스 구조를 이용한 보드 인식 방법.
  4. 제 3항에 있어서,
    상기 단계 a)는,
    a-1) GPIO를 통해 장착확인신호를 수신여부를 확인하는 단계;
    a-2) 상기 장착확인신호가 수신되면, 해당 장착확인신호가 수신된 슬롯을 확인하는 단계; 및
    a-3) 해당 슬롯에 해당 보드가 장착된 것으로 판단하는 단계를 포함하는 것을 특징으로 하는 통신 시스템의 백플랜 버스 구조를 이용한 보드 인식 방법.
  5. 제 3항에 있어서,
    상기 단계 b)는,
    b-1) 상기 보드의 동작여부를 판단하는 단계; 및
    b-2) 상기 보드가 동작가능한 것으로 판단되면, GPIO를 통해 해당 보드를 활성화시키는 단계를 포함하는 것을 특징으로 하는 통신 시스템의 백플랜 버스 구조를 이용한 보드 인식 방법.
  6. 제 5항에 있어서,
    상기 단계 b-2)는,
    상기 장착확인신호가 수신되면, 수신된 장착확인신호(데이터통신 요청신호)의 응답신호(데이터통신 승인신호)를 상기 보드에 전송하여 해당 보드를 활성화시키는 것을 특징으로 하는 통신 시스템의 백플랜 버스 구조를 이용한 보드 인식 방법.
  7. 설정된 통신프로토콜에 기초하여 데이터통신을 수행하는 적어도 두 개의 마스터보드(Master board);
    적어도 하나의 통신 버스(Communication Bus)를 지원하는 백플랜(Backplane);
    상기 백플랜에 탈장착가능하도록 연결되어 상기 메인보드와 데이터통신을 수행하는 적어도 하나의 슬레이브보드(Slave board);
    상기 적어도 두 개의 마스터보드 중 어느 하나의 마스터보드와 적어도 하나의 슬레이브보드를 연결하도록 상기 백플랜 내에 구성되어 해당 마스터보드와 슬레이브보드 간의 데이터통신 활성화여부에 대한 요청 및 승인하기 위해 사용되는 GPIO(General Purpose I/O pins) 버스를 포함하는 통신 시스템의 백플랜 버스 구조.
  8. 제 7항에 있어서,
    상기 백플랜은,
    상기 적어도 두 개의 마스터보드를 연결하도록 구성되어 상기 적어도 두 개의 마스터보드 중 어느 하나의 마스터보드가 다른 하나의 마스터보드의 데이터통신여부를 확인하는 하트비트(Heart bit) 버스을 더 포함하고,
    상기 GPIO 버스는,
    상기 하트비트 버스를 통해 상기 어느 하나의 마스터보드가 다른 하나의 마스터보드의 데이터통신 미수행을 확인하면, 상기 적어도 하나의 슬레이브보드가 상기 어느 하나의 마스터보드에 상기 적어도 하나의 통신 버스에 대한 활성화를 요청하고, 상기 어느 하나의 마스터보드가 해당 활성화 요청에 응답하기 위해 사용되는 것을 특징으로 하는 통신 시스템의 백플랜 버스 구조.
  9. 제 1항 또는 제 2항의 통신 시스템의 백플랜 버스 구조를 포함하는 이중화 통신 시스템의 보드 인식 방법에 있어서,
    a) 적어도 두 개의 마스터보드(Master board) 중 어느 하나의 마스터보드가 GPIO(General Purpose I/O pins)를 통해 전송될 장착확인신호의 수신여부를 확인하여 슬레이브보드(Slave board)의 백플랜(Backplane) 장착여부를 확인하는 단계;
    b) 상기 확인결과, 해당 슬레이브보드가 장착된 것으로 확인되면 상기 어느 하나의 마스터보드가 상기 적어도 두 개의 마스터보드 중 다른 하나의 마스터보드에 대한 데이터통신여부를 확인하는 단계;
    c) 상기 확인결과, 상기 다른 하나의 마스터보드가 데이터통신을 수행하지 않은 경우, 상기 어느 하나의 마스터보드가 GPIO를 통해 해당 슬레이브보드를 활성화시키는 단계; 및
    d) 상기 슬레이브보드가 활성화되어 해당 슬레이브보드가 데이터통신라인을 턴온(Turn On)하면, 상기 어느 하나의 마스터보드가 설정된 통신프로토콜에 기초하여 백플랜에 장착된 해당 슬레이브보드와 데이터통신을 수행하는 단계를 포함하는 통신 시스템의 백플랜 버스 구조를 이용한 보드 인식 방법.
  10. 제 9항에 있어서,
    상기 단계 a)는,
    a-1) GPIO를 통해 장착확인신호를 수신여부를 확인하는 단계;
    a-2) 상기 장착확인신호가 수신되면, 해당 장착확인신호가 수신된 슬롯을 확인하는 단계; 및
    a-3) 해당 슬롯에 해당 슬레이브보드가 장착된 것으로 판단하는 단계를 포함하는 것을 특징으로 하는 통신 시스템의 백플랜 버스 구조를 이용한 보드 인식 방법.
  11. 제 9항에 있어서,
    상기 단계 b)는,
    b-1) 상기 어느 하나의 마스터보드가 상기 다른 하나의 마스터보드에 하트비트(Heart bit)를 전송하는 단계;
    b-2) 상기 어느 하나의 마스터보드가 상기 전송결과에 대한 응답신호를 수신하는 단계;
    b-3) 상기 응답신호를 확인하고, 해당 다른 하나의 마스터보드의 데이터통신여부를 확인하는 단계; 및
    b-4) 해당 다른 하나의 마스터보드가 데이터통신을 수행하지 않은 경우, 해당 슬레이브보드를 활성화할 수 있는 것으로 판단하는 단계를 포함하는 것을 특징으로 하는 통신 시스템의 백플랜 버스 구조를 이용한 보드 인식 방법.
  12. 제 9항에 있어서,
    상기 단계 c)는,
    c-1) 상기 슬레이브보드의 동작여부를 판단하는 단계; 및
    c-2) 상기 슬레이브보드가 동작가능한 것으로 판단되면, GPIO를 통해 해당 보드를 활성화시키는 단계를 포함하는 것을 특징으로 하는 통신 시스템의 백플랜 버스 구조를 이용한 보드 인식 방법.
PCT/KR2012/005157 2012-05-31 2012-06-29 통신 시스템의 백플랜 버스 구조 및 이를 이용한 보드 인식 방법 WO2013180334A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/404,281 US9824052B2 (en) 2012-05-31 2012-06-29 Backplane bus structure of communication system and board recognition method using same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120058349A KR101330066B1 (ko) 2012-05-31 2012-05-31 통신 시스템의 백플랜 버스 구조 및 이를 이용한 보드 인식 방법
KR10-2012-0058349 2012-05-31

Publications (1)

Publication Number Publication Date
WO2013180334A1 true WO2013180334A1 (ko) 2013-12-05

Family

ID=49673505

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2012/005157 WO2013180334A1 (ko) 2012-05-31 2012-06-29 통신 시스템의 백플랜 버스 구조 및 이를 이용한 보드 인식 방법

Country Status (3)

Country Link
US (1) US9824052B2 (ko)
KR (1) KR101330066B1 (ko)
WO (1) WO2013180334A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105955905B (zh) * 2016-04-18 2018-11-06 合肥工业大学 一种基于串行总线结构的接口电路及通信协议
US11009864B2 (en) * 2018-04-06 2021-05-18 Bently Nevada, Llc Gated asynchronous multipoint network interface monitoring system
US11540312B2 (en) * 2018-09-25 2022-12-27 Mediatek Singapore Pte. Ltd. Method and apparatus for handling multiple active configurations of configured grant in mobile communications
CN111134530A (zh) * 2018-11-06 2020-05-12 佛山市顺德区美的电热电器制造有限公司 用于液体加热装置的通信控制方法、装置及液体加热装置
CN112311621B (zh) * 2020-10-15 2022-05-24 新华三技术有限公司合肥分公司 通信检测方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990031058U (ko) * 1997-12-30 1999-07-26 윤종용 동일 백 플레인을 이용한 이종 구성 방법
KR20000055426A (ko) * 1999-02-05 2000-09-05 서평원 백플레인에서 카드보드의 탈/실장 처리 장치 및 방법
KR20080051471A (ko) * 2006-12-05 2008-06-11 한국전자통신연구원 Ａｔｃａ 시스템에서 ｉｐｍｉ 메시지를 이용한 보드의상태 정보 제공 방법 및 그 장치
US20090193165A1 (en) * 2008-01-30 2009-07-30 Hon Hai Precision Industry Co., Ltd. Communication circuit of serial peripheral interface devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693901B1 (en) * 2000-04-06 2004-02-17 Lucent Technologies Inc. Backplane configuration without common switch fabric
US7152125B2 (en) * 2001-09-25 2006-12-19 Intel Corporation Dynamic master/slave configuration for multiple expansion modules
US7453870B2 (en) * 2002-06-12 2008-11-18 Intel Corporation Backplane for switch fabric
TWI283809B (en) * 2005-09-30 2007-07-11 Lite On Technology Corp AC power supply test method upon booting a main board
US20070094472A1 (en) * 2005-10-20 2007-04-26 Dell Products L.P. Method for persistent mapping of disk drive identifiers to server connection slots
US7738757B1 (en) * 2005-12-30 2010-06-15 Cisco Technology, Inc. Optical connection adaptors for a data communications device and methods of use
US7676694B2 (en) * 2006-03-31 2010-03-09 Emc Corporation Managing system components
US8966210B2 (en) * 2011-04-04 2015-02-24 Hewlett-Packard Development Company, L.P. Zone group connectivity indicator
US9460042B2 (en) * 2013-09-03 2016-10-04 Hewlett Packard Enterprise Development Lp Backplane controller to arbitrate multiplexing of communication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990031058U (ko) * 1997-12-30 1999-07-26 윤종용 동일 백 플레인을 이용한 이종 구성 방법
KR20000055426A (ko) * 1999-02-05 2000-09-05 서평원 백플레인에서 카드보드의 탈/실장 처리 장치 및 방법
KR20080051471A (ko) * 2006-12-05 2008-06-11 한국전자통신연구원 Ａｔｃａ 시스템에서 ｉｐｍｉ 메시지를 이용한 보드의상태 정보 제공 방법 및 그 장치
US20090193165A1 (en) * 2008-01-30 2009-07-30 Hon Hai Precision Industry Co., Ltd. Communication circuit of serial peripheral interface devices

Also Published As

Publication number Publication date
KR101330066B1 (ko) 2013-11-18
US9824052B2 (en) 2017-11-21
US20150234769A1 (en) 2015-08-20

Similar Documents

Publication Publication Date Title
EP1941337B1 (en) System architecture for a power distribution network and method of operation
WO2013180334A1 (ko) 통신 시스템의 백플랜 버스 구조 및 이를 이용한 보드 인식 방법
US7003563B2 (en) Remote management system for multiple servers
US7246189B2 (en) Method and apparatus for enhancing universal serial bus
US9444633B2 (en) Method and apparatus for providing power over a data network
US8755265B2 (en) Method and apparatus for receiving power over a data network
US20090234998A1 (en) Connection system
CN107111588A (zh) 经由USB端口使用PCIe协议的数据传输
US20060200605A1 (en) Electronic apparatus system with master node and slave node
CN108337577B (zh) 一种新型的vpx集成背板
JPH10503041A (ja) バス結合遅延時の調停方式
CN115580596B (zh) 一种基于链式连接的电池簇地址自动分配系统及方法
US7492109B2 (en) Apparatus for controlling lamp source and electric equipment and power socket therof
US11877416B2 (en) Riser cards with inline slots
WO2011074821A2 (ko) 지능형 인터페이스 모듈을 포함하는 유씨티 조명 관제시스템
KR20070068844A (ko) Ｕｔｐ/광 통합 네트워크의 이더넷 스위치/라우터 및 그방법
WO2017213349A1 (ko) 차량용 usb 인터페이스 모듈 및 그를 포함하는 avn 시스템
WO2019132430A1 (ko) 이중화 보드에서 마스터/슬레이브 설정방법 및 그 보드
US20050038949A1 (en) Apparatus for enabling distributed processing across a plurality of circuit cards
WO2015131670A1 (zh) 基于交换网实现机架堆叠的设备、方法和系统
CN109634889B (zh) 一种气浮转台中心计算机电箱通用接口
WO2018066729A1 (ko) 배터리 관리 시스템 및 이를 구비하는 전지모듈 어셈블리
WO2023008654A1 (ko) 시스템 온 칩에서 기능 블록 간의 데이터 송수신을 위한 인터페이스 방법 및 이를 이용하는 시스템 온 칩
WO2022092694A1 (ko) 센서 시스템
CN218124727U (zh) 控制装置和控制系统

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12878097

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14404281

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 12878097

Country of ref document: EP

Kind code of ref document: A1