WO2013136259A3 - Architecture multicœur ultra basse puissance pour traitement parallèle de signaux biomédicaux - Google Patents
Architecture multicœur ultra basse puissance pour traitement parallèle de signaux biomédicaux Download PDFInfo
- Publication number
- WO2013136259A3 WO2013136259A3 PCT/IB2013/051929 IB2013051929W WO2013136259A3 WO 2013136259 A3 WO2013136259 A3 WO 2013136259A3 IB 2013051929 W IB2013051929 W IB 2013051929W WO 2013136259 A3 WO2013136259 A3 WO 2013136259A3
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- architecture
- ultra
- power
- bio
- low power
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Abstract
L'invention concerne une architecture multicœur à ultra basse consommation énergétique nécessaire à une grande variété d'applications, en particulier dans le domaine biomédical. Dans la présente invention, une architecture multicœur ultra basse puissance est présentée : elle est composée d'un ou plusieurs cœurs, d'une ou plusieurs mémoires partagées multi-bancs d'instructions (IM) et de données (DM), et d'interconnexions souples par barres croisées. L'interconnexion comprend un mécanisme de diffusion sélective, permettant des accès multiples coordonnés aux mémoires partagées, ce qui engendre des économies d'énergie dans la hiérarchie de mémoire et dans les interconnexions. La hiérarchie de mémoire permet un portillonnage d'alimentation des bancs inutilisés pour abaisser la puissance de fuite. Le jeu d'instructions des cœurs de l'architecture innovante a été défini sur mesure pour exploiter les caractéristiques spécifiques d'évènements de bio-signaux, ainsi que les opportunités de calcul hautement parallèle offertes par les caractéristiques de traitement de bio-signaux. En plus d'un calcul proche des seuils, l'architecture proposée exploite également d'autres fonctionnalités avancées de basse puissance, qui conduisent à des économies d'énergie supplémentaires. L'architecture est dotée d'un procédé de synchronisation et d'une unité permettant une gestion énergétiquement efficiente des dépendances de données lorsque du code est parallélisé entre les cœurs multiples de traitement.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IB2012051150 | 2012-03-12 | ||
IBPCT/IB2012/051150 | 2012-03-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
WO2013136259A2 WO2013136259A2 (fr) | 2013-09-19 |
WO2013136259A3 true WO2013136259A3 (fr) | 2014-10-30 |
Family
ID=48446412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/IB2013/051929 WO2013136259A2 (fr) | 2012-03-12 | 2013-03-12 | Architecture multicœur ultra basse puissance pour traitement parallèle de signaux biomédicaux |
Country Status (1)
Country | Link |
---|---|
WO (1) | WO2013136259A2 (fr) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2542853B (en) * | 2015-10-02 | 2021-12-15 | Cambridge Consultants | Processing apparatus and methods |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5522083A (en) * | 1989-11-17 | 1996-05-28 | Texas Instruments Incorporated | Reconfigurable multi-processor operating in SIMD mode with one processor fetching instructions for use by remaining processors |
US6480941B1 (en) * | 1999-02-23 | 2002-11-12 | International Business Machines Corporation | Secure partitioning of shared memory based multiprocessor system |
-
2013
- 2013-03-12 WO PCT/IB2013/051929 patent/WO2013136259A2/fr active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5522083A (en) * | 1989-11-17 | 1996-05-28 | Texas Instruments Incorporated | Reconfigurable multi-processor operating in SIMD mode with one processor fetching instructions for use by remaining processors |
US6480941B1 (en) * | 1999-02-23 | 2002-11-12 | International Business Machines Corporation | Secure partitioning of shared memory based multiprocessor system |
Also Published As
Publication number | Publication date |
---|---|
WO2013136259A2 (fr) | 2013-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB201320320D0 (en) | Reducing power consumption of uncore circuitry of a processor | |
MX2012008736A (es) | Reduccion de energia de memoria en un estado inactivo. | |
EP2109028A3 (fr) | Procédés de gestion des opérations et dispositifs dans les systèmes de traitement des informations | |
GB2460602A (en) | Data processing device with low-power cache access mode | |
WO2009120932A3 (fr) | Procédé et appareil de commande dynamique de la gestion de l’énergie en utilisant des protocoles de gestion de bus parallèle | |
TWI653527B (zh) | 當計算元件運作時致能系統低電力狀態之技術 | |
WO2012129675A8 (fr) | Système et procédé de gestion d'un concentrateur d'énergie électrique assisté par ordinateur | |
IN2012DN02561A (fr) | ||
WO2010080444A3 (fr) | Procédés et systèmes pour la gestion de consommation d'énergie d'un processeur à reconnaissance de formes | |
WO2012145212A3 (fr) | Méthode et système de gestion de charge thermique dans un dispositif de calcul portatif | |
WO2009023637A3 (fr) | Dispositif de mémoire et procédé ayant une logique de traitement intégrée pour faciliter l'interface avec de multiples processeurs, et système informatique utilisant ce dispositif | |
BR112014001209A2 (pt) | um circuito integrado e seu método contra o ataque a perda de energia | |
EA201390868A1 (ru) | Способ и система для вычислительного ускорения обработки сейсмических данных | |
TW200707170A (en) | Power management of multiple processors | |
SG137739A1 (en) | System with high power and low power processors and thread transfer | |
EP2778838A3 (fr) | Publicité de latence de transition d'état à gestion de la puissance d'un dispositif permettant d'accélérer le temps de démarrage | |
GB201211273D0 (en) | Multilevel cache system | |
WO2013136259A3 (fr) | Architecture multicœur ultra basse puissance pour traitement parallèle de signaux biomédicaux | |
WO2010070529A3 (fr) | Procédé, appareil et programme informatique pour déplacer des données en mémoire | |
WO2011067611A3 (fr) | Système destiné à délivrer un élément multimédia à un dispositif informatique | |
IN2013DE03532A (fr) | ||
CN204087755U (zh) | 一种led点阵动画编辑机 | |
FR2968362B1 (fr) | Module forme d'un corps de pompe et d'un corps d'appareil de commande et son procede de fabrication | |
CN204557374U (zh) | 一种易于电源刷新Firmware的电源机壳 | |
CN203054083U (zh) | 小型单向本地费控电能表 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 13723208 Country of ref document: EP Kind code of ref document: A2 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 13723208 Country of ref document: EP Kind code of ref document: A2 |