WO2013105836A1

WO2013105836A1 - 상향링크를 통해 제어정보를 송신하는 방법 및 장치

Info

Publication number: WO2013105836A1
Application number: PCT/KR2013/000295
Authority: WO
Inventors: 김봉회; 서동연; 양석철; 안준기
Original assignee: 엘지전자 주식회사
Priority date: 2012-01-15
Filing date: 2013-01-15
Publication date: 2013-07-18
Also published as: CN104054292B; US9554370B2; US20150110016A1; CN104054292A

Abstract

본 명세서에 따른 기법은 반송파 결합(carrier aggregation)을 지원하는 제어정보를 상향링크를 통해 송신하는 방법 및 장치를 제안한다. 구체적으로, 상향물리제어채널(Physical Uplink Control Channel; PUCCH)을 통해 전송될 비트들을 획득하되, 무선 채널 상태를 나타내는 적어도 하나의 채널 상태 정보(Channel State Information; CSI) 비트 및 상기 복수의 반송파에 관련된 복수의 ACK/NACK 비트를 획득하여 송신한다. 또한, 상기 복수의 ACK/NACK 비트와 상기 CSI 비트는 서로 별개의 리드률러 코딩 블록(제1 리드뮬로 코딩 블록 및 제2 리드뮬로 코딩 블록)을 사용하여 부호화된다.

Description

상향링크를 통해 제어정보를 송신하는 방법 및 장치

본 발명은 무선통신에 관한 것으로, 보다 구체적으로는, 반송파 결합(carrier aggregation; CA)을 지원하는 무선 통신 시스템에서 제어정보를 전송하는 방법 및 장치에 관한 것이다.

무선통신 시스템의 요구 조건 중 하나는 높은 데이터 전송율을 지원하는 것이다. 이를 위하여 다중 입력 다중 출력(Multiple Input Multiple Output, MIMO), CoMP(Cooperative Multiple Point transmission), 릴레이(relay), 반송파 결합/집성(carrier aggregation) 등 다양한 기술들이 연구되고 있다.

반송파 결합/집성(carrier aggregation)은, 다수의 대역들을 하나의 시스템으로 묶는 개념이다. 이 경우, 각각의 독립적인 운용이 가능한 대역을 요소 반송파(component carrier; CC)라 부를 수 있다.

한편, 단말은 다양한 제어정보를 상향링크로 송신할 수 있다. 상기 제어정보의 일례는 HARQ 동작을 위한 ACK/NACK 정보나 채널 상태 정보(Channel State Informationl; CSI)를 포함한다. 단말이 기지국으로 피드백하는 채널 상태 정보(CSI)는 복수 개로 구성될 수 있으며, 하나의 채널 상태 정보는 다른 채널 상태 정보에 기반하여 생성/해석되는 경우가 있다.

반송파 결합/집성(carrier aggregation)을 지원하는 무선통신 시스템에서 효율적으로 채널 상태 정보를 송신하는 방법 및 장치를 제공하고자 한다.

본 명세서에 따른 기법은 반송파 결합(carrier aggregation)에 관련된 복수의 반송파를 지원하는 무선 통신 시스템에서 제어정보를 상향링크를 통해 송신하는 방법 및 장치를 제안한다.

구체적으로, 본 명세서에 따른 기법은, 상향물리제어채널(Physical Uplink Control Channel; PUCCH)을 통해 전송될 비트들을 획득하되, 무선 채널 상태를 나타내는 적어도 하나의 채널 상태 정보(Channel State Information; CSI) 비트 및 상기 복수의 반송파에 관련된 복수의 ACK/NACK 비트를 획득하여 송신한다.

추가적으로 또는 대체적으로(additionally or alternatively), 상기 복수의 ACK/NACK 비트와 상기 CSI 비트는 서로 별개의 리드률러 코딩 블록(제1 리드뮬로 코딩 블록 및 제2 리드뮬로 코딩 블록)을 사용하여 부호화된다.

추가적으로 또는 대체적으로(additionally or alternatively), 상기 제1 리드뮬러 코딩 블록에 의해 부호화된 비트에 대하여 레이트 매칭(rate matching)을 수행하여 제1 비트 시퀀스를 생성한다.

추가적으로 또는 대체적으로(additionally or alternatively), 상기 제2 리드뮬러 코딩 블록에 의해 부호화된 비트에 대하여 레이트 매칭을 수행하여 제2 비트 시퀀스를 생성하는 단계;

추가적으로 또는 대체적으로(additionally or alternatively), 상기 제1 비트 시퀀스 및 제2 비트 시퀀스에 대하여 인터리빙(interleaving)을 수행한다.

추가적으로 또는 대체적으로(additionally or alternatively), 상기 인터리빙된 비트 시퀀스에 대해 변조를 수행한다.

이 경우, 상기 제1 리드뮬러 코딩 블록 및 제2 리드뮬러 코딩 블록은 동일한 베이시스 시퀀스(basis sequences)를 기초로 부호화를 수행한다.

추가적으로 또는 대체적으로(additionally or alternatively), 상기 제1 리드뮬러(Reed Muller) 코딩 블록 및 제2 리드뮬러(Reed Muller) 코딩 블록 각각은, 입력 비트 시퀀스를 32 비트 시퀀스로 부호화한다.

추가적으로 또는 대체적으로(additionally or alternatively), 상기 제1 비트 시퀀스는 상기 제1 리드뮬러 코딩 블록에 의해 부호화된 비트를 절단(truncation)하거나 순환 반복(circular repetition)하여 생성되고, 상기 제2 비트 시퀀스는 상기 제2 리드뮬러 코딩 블록에 의해 부호화된 비트를 절단(truncation)하거나 순환 반복(circular repetition)하여 생성된다.

추가적으로 또는 대체적으로(additionally or alternatively), 상기 제1 비트 시퀀스 및 제2 비트 시퀀스의 전체 길이는 48비트로 결정되고, 상기 인터리빙된 비트 시퀀스의 전체 길이는 48비트로 결정된다.

추가적으로 또는 대체적으로(additionally or alternatively), 상기 인터리빙된 비트 시퀀스의 최초 24비트는 서브프레임의 제1 슬롯을 통해 전송되고, 상기 인터리빙된 비트 시퀀스의 마지막 24비트는 상기 서브프레임의 제2 슬롯을 통해 전송된다.

추가적으로 또는 대체적으로(additionally or alternatively), 상기 인터리빙된 비트 시퀀스는 복수 개의 QPSK(Quadrature Phase Shift Keying) 심볼로 변조된다.

ACK/NACK에 관련된 정보와, CSI에 관련된 정보를 동시 전송하는 경우(예를 들어,PUCCH 포맷 3을 통하여 전송하는 경우), ACK/NACK에 관련된 정보와 CSI에 관련된 정보가 각각 독립적으로 RM 인코딩(encoding)되고, 독립적으로 레이트 매칭(rate matching)되므로, 서로 독립적인 성능요건을 용이하게 맞출 수 있다.

도 1은 무선통신 시스템(wireless communication system)을 나타낸다.

도 2는 무선 프레임(radio frame) 구조를 나타낸다.

도 3은 하나의 하향링크 슬롯에 대한 자원 그리드(resource grid)의 일 예를 나타낸다.

도 4는 3GPP LTE에서 하향링크 서브프레임 구조의 예를 나타낸다.

도 5는 상향링크 서브프레임의 구조를 나타낸다.

도 6은 단일 반송파 시스템과 다중 반송파 시스템의 비교한 일례이다.

도 7은 다중 반송파 시스템에서 교차 반송파 스케줄링을 위한 서브프레임 구조의 일례를 나타낸다.

도 8은 PUCCH 포멧에 따라 제어신호가 매핑되는 무선자원을 나타낸다.

도 9는 상기 수학식 1 및 표 2에 의해 생성된 20 비트의 출력 비트에 대응되는 슬롯을 나타낸다.

도 10은 듀얼 RM 부호화를 나타낸다.

도 11은 듀얼 RM 부호화에 따른 인터리빙 기법을 나타낸다.

도 12는 ACK/NACK 비트와 CSI 비트를 부호화하는 기법의 일례는 나타낸다.

도 13은 제1 인터리빙 기법을 나타낸다.

도 14는 제2 인터리빙 기법을 나타낸다.

도 15는 제3 인터리빙 기법을 나타낸다.

도 16는 제4 인터리빙 기법을 나타낸다.

도 17은 제4 인터리빙 기법에 따른 최종 결과를 나타낸다.

도 18은 본 명세서에 따른 기법이 적용되는 송신 장치를 나타낸다.

본 문서는 무선통신 시스템에서 반송파 결합(carrier aggregation; CA)을 지원하는 무선 통신 시스템에서 제어정보를 송신하는 방법 및 장치를 제공한다. 설명을 명확하게하기 위해, 반송파 결합(carrier aggregation; CA)을 지원하는 3GPP LTE 및 그 진화(evolution)를 기초로 설명하지만, 이에 한정되는 것은 아니다.

3GPP(3rd Generation Partnership Project) 표준화 기구에 의한 LTE(Long Term Evolution)는 E-UTRAN(Evolved-Universal Terrestrial Radio Access Network)을 사용하는 E-UMTS(Evolved-UMTS)의 일부로써, 하향링크에서 OFDMA(Orthogonal Frequency Division Multiple Access)를 채용하고 상향링크에서 SC-FDMA(Single Carrier-Frequency Division Multiple Access)를 채용한다. LTE-A(Advanced)는 LTE의 진화이다.

도 1은 무선통신 시스템(wireless communication system)을 나타낸다.

도 1을 참조하면, 무선통신 시스템(10)은 적어도 하나의 기지국(11; Base Station, BS)을 포함한다. 각 기지국(11)은 일반적으로 셀(cell)이라고 불리는 특정한 지리적 영역(15)에 대해 통신 서비스를 제공한다. 셀은 다시 다수의 영역으로 나누어 질 수 있는데 각각의 영역은 섹터(sector)라고 칭한다. 하나의 기지국에는 하나 이상의 셀이 존재할 수 있다. 기지국(11)은 일반적으로 단말(13)과 통신하는 고정된 지점(fixed station)을 말하며, eNB(evolved NodeB), BTS(Base Transceiver System), 액세스 포인트(Access Point), AN(Access Network) 등 다른 용어로 불릴 수 있다.

단말(12; User Equipment; UE)은 고정되거나 이동성을 가질 수 있으며, MS(Mobile Station), UT(User Terminal), SS(Subscriber Station), 무선기기(Wireless Device), PDA(Personal Digital Assistant), 무선 모뎀(Wireless Modem), 휴대기기(Handheld Device), AT(Access Terminal) 등 다른 용어로 불릴 수 있다.

이하에서 하향링크(downlink; DL)는 기지국(11)에서 단말(12)로의 통신을 의미하며, 상향링크(uplink; UL)는 단말(12)에서 기지국(11)으로의 통신을 의미한다.

무선통신 시스템(10)은 양방향 통신을 지원하는 시스템일 수 있다. 양방향 통신은 TDD(Time Division Duplex) 모드, FDD(Frequency Division Duplex) 모드 등을 이용하여 수행될 수 있다. TDD 모드는 상향링크 전송과 하향링크 전송에서 서로 다른 시간 자원을 사용한다. FDD 모드는 상향링크 전송과 하향링크 전송에서 서로 다른 주파수 자원을 사용한다. 기지국(11)과 단말(12)은 무선 프레임(radio frame)이라 불리는 무선 자원을 이용하여 서로 통신한다.

도 2는 무선 프레임(radio frame) 구조를 나타낸다.

도 2를 참조하면, 무선 프레임(radio frame)은 10개의 서브프레임(subframe)으로 구성되고, 하나의 서브프레임은 2개의 슬롯(slot)으로 구성된다. 하나의 서브프레임의 길이는 1ms이고, 하나의 슬롯의 길이는 0.5ms 일 수 있다. 하나의 서브 프레임이 전송되는 데 걸리는 시간을 TTI(transmission time interval)이라 한다. TTI는 스케줄링의 최소 단위일 수 있다.

하나의 슬롯은 시간 영역에서 복수의 OFDM(orthogonal frequency division multiplexing) 심볼을 포함할 수 있다. OFDM 심볼은 3GPP LTE가 하향링크에서 OFDMA를 사용하므로 하나의 심볼 구간(symbol period)을 표현하기 위한 것으로, 다중 접속 방식에 따라 다른 명칭으로 불리울 수 있다. 예를 들어, 상향링크 다중 접속 방식으로 SC-FDMA가 사용될 경우 SC-FDMA 심볼이라고 할 수 있다. 하나의 슬롯은 7 OFDM 심볼을 포함하는 것을 예시적으로 기술하나, CP(Cyclic Prefix)의 길이에 따라 하나의 슬롯에 포함되는 OFDM 심볼의 수는 바뀔 수 있다. 3GPP TS 36.211 V8.5.0(2008-12)에 의하면, 노멀(normal) CP에서 1 서브프레임은 7 OFDM 심볼을 포함하고, 확장(extended) CP에서 1 서브프레임은 6 OFDM 심볼을 포함한다. 무선 프레임의 구조는 예시에 불과하고, 무선 프레임에 포함되는 서브프레임의 수 및 서브프레임에 포함되는 슬롯의 수는 다양하게 변경될 수 있다.

도 3을 참조하면, 하향링크 슬롯은 시간 영역에서 복수의 OFDM 심볼을 포함하고, 주파수 영역에서 NRB개의 자원블록(RB; Resource Block)을 포함한다. 자원블록은 자원 할당 단위로 시간 영역에서 하나의 슬롯, 주파수 영역에서 복수의 연속하는 부반송파를 포함한다.

하향링크 슬롯에 포함되는 자원블록의 수 NRB은 셀에서 설정되는 하향링크 전송 대역폭(bandwidth)에 종속한다. 예를 들어, LTE 시스템에서 NRB은 6 내지 110 중 어느 하나일 수 있다. 상향링크 슬롯의 구조도 상기 하향링크 슬롯의 구조와 동일할 수 있다.

자원 그리드 상의 각 요소(element)를 자원 요소(resource element, RE)라 한다. 자원 그리드 상의 자원 요소는 슬롯 내 인덱스 쌍(pair) (k,l)에 의해 식별될 수 있다. 여기서, k(k=0,...,NRB×12-1)는 주파수 영역 내 부반송파 인덱스이고, l(l=0,...,6)은 시간 영역 내 OFDM 심볼 인덱스이다.

도 3에서는 하나의 자원블록이 시간 영역에서 7 OFDM 심볼, 주파수 영역에서 12 부반송파로 구성되어 7×12 자원 요소를 포함하는 것을 예시적으로 기술하나, 자원블록 내 OFDM 심볼의 수와 부반송파의 수는 이에 제한되는 것은 아니다. OFDM 심볼의 수와 부반송파의 수는 CP의 길이, 주파수 간격(frequency spacing) 등에 따라 다양하게 변경될 수 있다. 예를 들어, 노멀 CP의 경우 OFDM 심볼의 수는 7이고, 확장된 CP의 경우 OFDM 심볼의 수는 6이다. 하나의 OFDM 심볼에서 부반송파의 수는 128, 256, 512, 1024, 1536 및 2048 중 하나를 선정하여 사용할 수 있다.

도 4는 3GPP LTE에서 하향링크 서브프레임 구조의 예를 나타낸다. 서브프레임은 2개의 연속적인(consecutive) 슬롯을 포함한다. 하향링크 서브프레임 내의 첫번째 슬롯의 앞선 최대 3 OFDM 심볼들이 PDCCH(Physical Downlink Control Channel)가 할당되는 제어영역(control region)이고, 나머지 OFDM 심볼들은 PDSCH(Physical Downlink Shared Channel)가 할당되는 데이터 영역(data region)이 된다. 제어영역에는 PDCCH 이외에도 PCFICH(Physical Control Format Indicator Channel), PHICH(Physical Hybrid ARQ Indicator Channel) 등의 제어채널이 할당될 수 있다. 단말은 PDCCH를 통해 전송되는 제어정보를 디코딩하여 PDSCH를 통해 전송되는 데이터 정보를 읽을 수 있다. 여기서, 제어영역이 3 OFDM 심볼을 포함하는 것은 예시에 불과하다. PDCCH는 PDSCH 상의 하향링크 전송의 자원 할당을 알려주는 하향링크 그랜트를 나른다. 보다 구체적으로 PDCCH는 DL-SCH(Downlink Shared Channel)의 자원 할당 및 전송 포맷, PCH(Paging Channel) 상의 페이징 정보, DL-SCH 상의 시스템 정보, PDSCH 상으로 전송되는 랜덤 액세스 응답과 같은 상위 계층 제어 메시지의 자원 할당, 전송 파워 제어 명령, VoIP(voice over IP)의 활성화 등을 나를 수 있다. 또한, PDCCH는 단말에게 상향링크 전송의 자원 할당을 알려주는 상향링크 그랜트를 나른다. 서브프레임 내 제어영역이 포함하는 OFDM 심볼의 수는 PCFICH를 통해 알 수 있다. PHICH는 상향링크 전송의 응답으로 HARQ(Hybrid Automatic Repeat Request) ACK(Acknowledgement)/NACK(Negative-Acknowledgement) 신호를 나른다.

도 5는 상향링크 서브프레임의 구조를 나타낸다.

도 5를 참조하면, 상향링크 서브프레임은 주파수 영역에서 제어 영역과 데이터 영역으로 나뉠 수 있다. 상기 제어 영역은 상향링크 제어 정보가 전송되기 위한 PUCCH(Physical Uplink Control Channel)이 할당된다. 상기 데이터 영역은 데이터(경우에 따라 제어 정보도 함께 전송될 수 있다)가 전송되기 위한 PUSCH(Physical Uplink Shared Channel)이 할당된다. 설정에 따라 단말은 PUCCH와 PUSCH를 동시에 전송할 수도 있고, PUCCH와 PUSCH 중 어느 하나만 전송할 수도 있다.

하나의 단말에 대한 PUCCH는 서브프레임에서 자원블록 쌍(RB pair)으로 할당된다. 자원블록 쌍에 속하는 자원블록들은 제1 슬롯과 제2 슬롯 각각에서 서로 다른 부반송파를 차지한다. PUCCH에 할당되는 자원블록 쌍에 속하는 자원블록이 차지하는 주파수는 슬롯 경계(slot boundary)를 기준으로 변경된다. 이를 PUCCH에 할당되는 RB 쌍이 슬롯 경계에서 주파수가 홉핑(frequency-hopped)되었다고 한다. 단말이 상향링크 제어 정보를 시간에 따라 서로 다른 부반송파를 통해 전송함으로써, 주파수 다이버시티 이득을 얻을 수 있다.

PUCCH 상으로는 HARQ(Hybrid Automatic Repeat reQuest) ACK(Acknowledgement)/NACK(Non-acknowledgement), 하향링크 채널 상태를 나타내는 채널 상태 정보(channel status information, CSI), 예를 들어, CQI(Channel Quality Indicator), PMI(precoding matrix index), PTI(precoding type indicator), RI(rank indication) 등이 전송될 수 있다.

PUSCH는 전송 채널(transport channel)인 UL-SCH(Uplink Shared Channel)에 맵핑된다. PUSCH 상으로 전송되는 상향링크 데이터는 TTI 동안 전송되는 UL-SCH를 위한 데이터 블록인 전송 블록(transport block)일 수 있다. 상기 전송 블록은 사용자 데이터를 포함할 수 있다. 또는, 상향링크 데이터는 다중화된(multiplexed) 데이터일 수 있다. 다중화된 데이터는 UL-SCH를 위한 전송 블록과 채널 상태 정보가 다중화된 것일 수 있다. 예를 들어, 데이터에 다중화되는 채널 상태 정보에는 CQI, PMI, RI 등이 있을 수 있다. 또는 상향링크 데이터는 채널 상태 정보만으로 구성될 수도 있다.

이하 다중 반송파 시스템에 대해 설명한다.

도 6을 참조하면, 단일 반송파 시스템에서는 상향링크와 하향링크에 하나의 반송파만을 단말에게 지원한다. 반송파의 대역폭은 다양할 수 있으나, 단말에게 할당되는 반송파는 하나이다. 반면, 다중 반송파 시스템에서는 단말에게 복수의 요소 반송파(DL CC A 내지 C, UL CC A 내지 C)가 할당될 수 있다. 예를 들어, 단말에게 60MHz의 대역폭을 할당하기 위해 3개의 20MHz의 요소 반송파가 할당될 수 있다.

다중 반송파 시스템은 결합/집성(aggregate)하는 각 반송파가 연속한 연속(contiguous) 반송파 집성 시스템과 각 반송파가 서로 떨어져 있는 불연속(non-contiguous) 반송파 집성 시스템으로 구분될 수 있다. 본 명세서에서 '다중 반송파 시스템'은 요소 반송파가 연속인 경우와 불연속인 경우를 모두 포함한다.

1개 이상의 요소 반송파를 모을 때 대상이 되는 요소 반송파는 기존 시스템과의 하위 호환성(backward compatibility)을 위하여 기존 시스템에서 사용하는 대역폭을 그대로 사용할 수 있다. 예를 들어 3GPP LTE 시스템에서는 1.4MHz, 3MHz, 5MHz, 10MHz, 15MHz 및 20MHz의 대역폭을 지원하며, 3GPP LTE-A 시스템에서는 상기 3GPP LTE 시스템의 대역폭만을 이용하여 20MHz 이상의 광대역을 구성할 수 있다. 또는 기존 시스템의 대역폭을 그대로 사용하지 않고 새로운 대역폭을 정의하여 광대역을 구성할 수 있다.

무선 통신 시스템의 시스템 대역은 복수의 반송파 주파수(Carrier-frequency)로 구분된다. 여기서, 반송파 주파수는 셀의 중심 주파수(Center frequency of a cell)를 의미한다. 이하에서 셀(cell)은 하향링크 주파수 자원과 상향링크 주파수 자원을 의미할 수 있다. 또는 셀은 하향링크 주파수 자원과 선택적인(optional) 상향링크 주파수 자원의 조합(combination)을 의미할 수 있다. 또한, 일반적으로 반송파 결합/집성(CA)을 고려하지 않은 경우, 하나의 셀(cell)은 상향 및 하향링크 주파수 자원이 항상 쌍으로 존재할 수 있다. 특정 셀을 통하여 패킷 데이터의 송수신이 이루어지기 위해서는, 단말은 먼저 특정 셀에 대해 설정(configuration)을 완료해야 한다. 셀에 대한 설정(configuration)이란 해당 셀에 대한 데이터 송수신에 필요한 시스템 정보 수신을 완료한 상태를 의미한다. 예를 들어, 설정(configuration)은 데이터 송수신에 필요한 공통 물리계층 파라미터들, 또는 MAC 계층 파라미터들, 또는 RRC 계층에서 특정 동작에 필요한 파라미터들을 수신하는 전반의 과정을 포함할 수 있다. 설정 완료된 셀은, 패킷 데이터가 전송될 수 있다는 정보만 수신하면, 즉시 패킷의 송수신이 가능해지는 상태이다.

설정완료 상태의 셀은 활성화(Activation) 혹은 비활성화(Deactivation) 상태로 존재할 수 있다. 여기서, 활성화는 데이터의 송신 또는 수신이 행해지거나 준비 상태(ready state)에 있는 것을 말한다. 단말은 자신에게 할당된 자원(주파수, 시간 등일 수 있음)을 확인하기 위하여 활성화된 셀의 제어채널(PDCCH) 및 데이터 채널(PDSCH)을 모니터링 혹은 수신할 수 있다.

비활성화는 트래픽 데이터의 송신 또는 수신이 불가능하고, 측정이나 최소 정보의 송신/수신이 가능한 것을 말한다. 단말은 비활성화 셀로부터 패킷 수신을 위해 필요한 시스템 정보(system information; SI)를 수신할 수 있다. 반면, 단말은 자신에게 할당된 자원(주파수, 시간 등일 수도 있음)을 확인하기 위하여 비활성화된 셀의 제어채널(PDCCH) 및 데이터 채널(PDSCH)을 모니터링 혹은 수신하지 않는다.

셀은 프라이머리 셀(primary cell), 세컨더리 셀(secondary cell), 및 서빙 셀(serving cell)로 구분될 수 있다.

프라이머리 셀은 프라이머리 주파수에서 동작하는 셀을 의미하며, 단말이 기지국과의 최초 연결 확립 과정(initial connection establishment procedure) 또는 연결 재확립 과정을 수행하는 셀, 또는 핸드오버 과정에서 프라이머리 셀로 지시된 셀을 의미할 수 있다. 세컨더리 셀은 세컨더리 주파수에서 동작하는 셀을 의미하며, 일단 RRC 연결이 확립되면 설정되고, 추가적인 무선 자원을 제공하는데 사용될 수 있다.

서빙 셀은 반송파 결합/집성(carrier aggregation, CA)이 설정되지 않거나 CA를 제공할 수 없는 단말인 경우에는 프라이머리 셀로 구성될 수 있다. CA가 설정된 경우 서빙 셀이라는 용어는 프라이머리 셀 및 모든 세컨더리 셀들 중 하나 또는 복수의 세컨더리 셀로 구성된 집합을 나타내는데 사용될 수 있다. 즉, 프라이머리 셀은 RRC 연결(establishment) 또는 재연결(re-establishment) 상태에서, 보안입력(security input)과 NAS 이동 정보(mobility information)을 제공하는 하나의 서빙 셀을 의미한다. 단말의 성능(capabilities)에 따라, 적어도 하나의 셀이 프라이머리 셀과 함께 서빙 셀 집합을 형성하도록 구성될 수 있는데, 상기 적어도 하나의 셀을 세컨더리 셀이라 한다. 따라서, 하나의 단말에 대해 설정된 서빙셀의 집합은 하나의 프라이머리 셀만으로 구성되거나, 또는 하나의 프라이머리 셀과 적어도 하나의 세컨더리 셀로 구성될 수 있다.

PCC(primary component carrier)는 프라이머리 셀에 대응하는 요소 반송파(component carrier, CC)를 의미한다. PCC는 단말이 여러 CC 중에 초기에 기지국과 접속(Connection 혹은 RRC Connection)을 이루게 되는 CC이다. PCC는 다수의 CC에 관한 시그널링을 위한 연결(Connection 혹은 RRC Connection)을 담당하고, 단말과 관련된 연결정보인 단말문맥정보(UE Context)를 관리하는 특별한 CC이다. 또한, PCC는 단말과 접속을 이루게 되어 RRC 연결상태(RRC Connected Mode)일 경우에는 항상 활성화 상태로 존재한다.

SCC(secondary component carrier)는 세컨더리 셀에 대응하는 CC를 의미한다. 즉, SCC는 PCC 이외에 단말에 할당된 CC로서, SCC는 단말이 PCC 이외에 추가적인 자원할당 등을 위하여 확장된 반송파(Extended Carrier)이며 활성화 혹은 비활성화 상태로 나뉠 수 있다.

프라이머리 셀에 대응하는 하향링크 요소 반송파를 하향링크 주요소 반송파(DownLink Primary Component Carrier, DL PCC)라 하고, 프라이머리 셀에 대응하는 상향링크 요소 반송파를 상향링크 주요소 반송파(UL PCC)라 할 수 있다. 또한, 하향링크에서, 세컨더리 셀에 대응하는 요소 반송파를 하향링크 부요소 반송파(DL Secondary CC, DL SCC)라 하고, 상향링크에서,세컨더리 셀에 대응하는 요소 반송파를 상향링크 부요소 반송파(UL SCC)라 한다.

프라이머리 셀과 세컨더리 셀은 다음과 같은 특징을 가질 수 있다.

첫째, 프라이머리 셀은 PUCCH의 전송을 위해 사용될 수 있다. 둘째, 프라이머리 셀은 항상 활성화되어 있는 반면, 세컨더리 셀은 특정 조건에 따라 활성화/비활성화되는 반송파일 수 있다. 셋째, 프라이머리 셀이 무선링크실패(Radio Link Failure; RLF)를 경험할 때, RRC 재연결이 트리거링(triggering)되나, 세컨더리 셀이 RLF를 경험할 때는 RRC 재연결이 트리거링되지 않을 수 있다. 넷째, 프리이머리 셀은 보안키(security key) 변경이나 RACH(Random Access CHannel) 절차와 동반하는 핸드오버 절차에 의해서 변경될 수 있다. 다섯째, NAS(non-access stratum) 정보는 프라이머리 셀을 통해서 수신할 수 있다. 여섯째, 언제나 프라이머리 셀은 DL PCC와 UL PCC가 쌍(pair)으로 구성될 수 있다. 일곱째, 각 단말마다 다른 요소 반송파(CC)가 프라이머리 셀로 설정될 수 있다. 여덟째, 프라이머리 셀의 재설정(reconfiguration), 추가(adding) 및 제거(removal)와 같은 절차는 RRC 계층에 의해 수행될 수 있다. 신규 세컨더리 셀의 추가에 있어서, 전용(dedicated) 세컨더리 셀의 시스템 정보를 전송하는데 RRC 시그널링이 사용될 수 있다.

하향링크 요소 반송파가 하나의 서빙셀을 구성할 수도 있고, 하향링크 요소 반송파와 상향링크 요소 반송파가 연결설정되어 하나의 서빙셀을 구성할 수 있다. 그러나, 하나의 상향링크 요소 반송파만으로는 서빙셀이 구성되지 않을 수 있다. 요소 반송파의 활성화/비활성화는 곧 서빙셀의 활성화/비활성화의 개념과 동등할 수 있다. 예를 들어, 서빙셀1이 DL CC1으로 구성되어 있다고 가정할 때, 서빙셀1의 활성화는 DL CC1의 활성화를 의미할 수 있다. 만약, 서빙셀2가 DL CC2와 UL CC2가 연결설정되어 구성되어 있다고 가정할 때, 서빙셀2의 활성화는 DL CC2와 UL CC2의 활성화를 의미할 수 있다. 이러한 의미에서, 각 요소 반송파는 셀(cell)에 대응될 수 있다.

하향링크와 상향링크 간에 집성되는 요소 반송파들의 수는 다르게 설정될 수 있다. 하향링크 CC 수와 상향링크 CC 수가 동일한 경우를 대칭적(symmetric) 결합/집성이라고 하고, 그 수가 다른 경우를 비대칭적(asymmetric) 결합/집성이라고 한다. 또한, CC들의 크기(즉 대역폭)는 서로 다를 수 있다. 예를 들어, 70MHz 대역의 구성을 위해 5개의 CC들이 사용된다고 할 때, 5MHz CC(carrier #0) + 20MHz CC(carrier #1) + 20MHz CC(carrier #2) + 20MHz CC(carrier #3) + 5MHz CC(carrier #4)과 같이 구성될 수도 있다.

상술한 바와 같이 다중 반송파 시스템에서는 단일 반송파 시스템과 달리 복수의 요소 반송파(component carrier, CC)를 지원할 수 있다. 즉, 하나의 단말이 복수의 DL CC를 통해 복수의 PDSCH를 수신할 수 있다.

한편, 다중 반송파 시스템은 교차 반송파 스케줄링을 지원할 수 있다. 교차 반송파 스케줄링(cross-carrier scheduling)은 특정 요소 반송파를 통해 전송되는 PDCCH를 통해 다른 요소 반송파를 통해 전송되는 PDSCH의 자원 할당 및/또는 상기 특정 요소 반송파와 기본적으로 링크되어 있는 요소 반송파 이외의 다른 요소 반송파를 통해 전송되는 PUSCH의 자원 할당을 할 수 있는 스케줄링 방법일 수 있다. 즉, PDCCH와 PDSCH가 서로 다른 하향링크 CC를 통해 전송될 수 있고, UL 그랜트를 포함하는 PDCCH가 전송된 하향링크 CC와 링크된 상향링크 CC가 아닌 다른 상향링크 CC를 통해 PUSCH가 전송될 수 있다. 이처럼 교차 반송파 스케줄링을 지원하는 시스템에서는 PDCCH가 제어정보를 제공하는 PDSCH/PUSCH가 어떤 DL CC/UL CC를 통하여 전송되는지를 알려주는 반송파 지시자가 필요할 수 있다. 이러한 반송파 지시자를 포함하는 필드를 이하에서 반송파 지시 필드(carrier indication field, CIF)라 칭할 수 있다.

교차 반송파 스케줄링을 지원하는 다중 반송파 시스템은 종래의 DCI 포맷에 반송파 지시 필드(carrier indication field, CIF)를 포함할 수 있다. 교차 반송파 스케줄링을 지원하는 시스템 예를 들어 LTE-A 시스템에서는 기존의 DCI 포맷(즉, LTE에서 사용하는 DCI 포맷)에 CIF가 추가되므로 1 내지 3 비트가 확장될 수 있고, PDCCH 구조는 기존의 코딩 방법, 자원 할당 방법(즉, CCE 기반의 자원 맵핑)등을 재사용할 수 있다.

도 7를 참조하면, 기지국은 PDCCH 모니터링 DL CC 집합을 설정할 수 있다. PDCCH 모니터링 DL CC 집합은 집성된 전체 DL CC들 중 일부 DL CC로 구성되며, 교차 반송파 스케줄링이 설정되면 단말은 PDCCH 모니터링 DL CC 집합에 포함된 DL CC에 대해서만 PDCCH 모니터링/디코딩을 수행할 수 있다. 다시 말해, 기지국은 PDCCH 모니터링 DL CC 집합에 포함된 DL CC를 통해서만 스케줄링하려는 PDSCH/PUSCH에 대한 PDCCH를 전송한다. PDCCH 모니터링 DL CC 집합은 단말 특정적, 단말 그룹 특정적, 또는 셀 특정적으로 설정될 수 있다.

도 7에서는 3개의 DL CC(DL CC A, DL CC B, DL CC C)가 결합/집성되고, DL CC A가 PDCCH 모니터링 DL CC로 설정된 예를 나타내고 있다. 단말은 DL CC A의 PDCCH를 통해 DL CC A, DL CC B, DL CC C의 PDSCH에 대한 DL 그랜트를 수신할 수 있다. DL CC A의 PDCCH를 통해 전송되는 DCI에는 CIF가 포함되어 어느 DL CC에 대한 DCI인지를 나타낼 수 있다.

이하, 본 명세서에 따라 상향링크를 통해 전송되는 제어정보를 설명한다.

본 명세서에 따른 방법 및 장치는 상향링크를 통해 제어정보를 송신한다. 상기 제어정보는 HARQ를 위한 ACK 또는 NACK 신호(즉, ACK/NACK 비트) 및 채널상태정보(Channel State Information; CSI)를 포함한다.

상기 HARQ를 위한 ACK/NACK 신호/비트는 PDSCH를 통해 송신된 하향링크 데이터 패킷에 대응하는 ACK/NACK 신호일 수 있다. 상기 ACK/NACK 신호의 비트수는 하량링크 송신에 사용되는 코드워드의 길이에 따라 정해질 수 있다.

상기 CSI 비트는 CQI(Channel Quality Indicator)를 포함할 수 있다. CQI는 여러 가지 방법으로 생성할 수 있다. 예를 들면, 채널상태를 그대로 양자화하여서 피드백하는 방법, SINR(signal to interference plus noise ratio)을 계산하여 피드백하는 방법, MCS(Modulation Coding Scheme)와 같이 채널에 실제 적용되는 상태를 알려주는 방법 등이 있다. 보다 구체적으로, CQI 값은 채널의 SINR, CINR(Carrier to Interference and Noise Ratio), BER(Bit Error Rate), FER(Frame Error Rate) 등과 이를 전송 가능 데이터로 환산한 값 등일 수 있다.

상기 CSI 비트는 RI(rank indication)를 포함할 수 있다. RI는 단말이 추천하는 레이어의 수에 대한 정보이다. 즉, RI는 공간 다중화에 사용되는 스트림의 수를 나타낸다. RI는 단말이 공간 다중화를 사용하는 MIMO 모드에서 동작하는 경우에만 피드백될 수 있다.

상기 CSI 비트는 PMI(precoding matrix index)를 포함할 수 있다. PMI는 코드북 기반의 프리코딩에서 프리코딩 행렬에 대한 정보를 제공한다. 즉, PMI는 MIMO(multiple input multiple output)와 관련된다. MIMO에서 PMI가 피드백되는 것을 페루프 MIMO(closed loop MIMO)라 칭할 수 있다.

상술한 바와 같이, 상기 ACK/NACK 비트와 CSI 비트는 PUSCH 또는 PUCCH로 전송될 수 있다. 이하 PUCCH로 전송되는 일례를 설명한다.

상기 PUCCH는 ACK/NACK 비트 및 CSI 비트 이외에도 스케쥴링 요청(Sceduling Request; SR)을 위한 비트를 전송할 수 있다. PUCCH에 포함되는 제어정보의 내용, 즉 PUCCH를 통해 전송되는 상향링크 제어 정보(Uplink Control Information; UCI)는 PUCCH의 포멧에 따라 정해질 수 있다.

하기 표는 PUCCH 포맷에 따른 UCI를 나타낸다.

표 1

PUCCH format	Uplink Control Information (UCI)
Format 1	Scheduling request (SR) (unmodulated waveform)
Format 1a	1-bit HARQ ACK/NACK with/without SR
Format 1b	2-bit HARQ ACK/NACK with/without SR
Format 2	CQI (20 coded bits)
Format 2	CQI and 1- or 2-bit HARQ ACK/NACK (20 bits) for extended CP only
Format 2a	CQI and 1-bit HARQ ACK/NACK (20 + 1 coded bits)
Format 2b	CQI and 2-bit HARQ ACK/NACK (20 + 2 coded bits)

도시된 바와 같이, PUCCH 포맷 2/2a/2b는 밴드의 가장자리 RB(band-edge RBs)에 위치한다. 해당 위치는 m=0, 1로 나타낼 수 있다. 그리고 가장자리 RB에 연속하는 위치(m=2)에는 혼합(mixed)된 PUCCH RB가 할당된다. 또한, 가장자리 RB에 연속하는 위치(m=3)에는 SR/HARQ-ACK/NACK이 배치될 수 있다.

상기 표 1에 기재된 바와 같이, PUCCH 포맷 2/2a/2b의 경우, 20 비트의 CQI정보가 포함될 수 있다. 구체적으로, 서브프레임의 첫 번째 슬롯에 10 비트의 CQI 정보가 포함되고, 동일한 서브프레임의 두 번째 슬롯에 나머지 10 비트의 정보가 포함된다. 각각의 슬롯에 대해 할당되는 10 비트의 CQI 정보에 대해서는 (20,k) 리드뮬러(Reed-Muller) 부호화가 수행된다. 리드뮬러 부호화가 수행된 비트에 대해 1/2 펑쳐링을 적용된 이후, QPSK 모듈레이션이 적용된다.

상기 (20, k) 리드뮬러(Reed-Muller) 부호화는 선형 블록 코드(linear block code)로, 하기 표 2와 하기 수학식 1에 따라 코딩을 수행한다. 하기 표 2는 (20, k) 리드뮬러(Reed-Muller) 부호화를 위한 베이시스 시퀀스(basis sequences)를 나타낸다. 이 경우, 입력비트를

로, (20, k) 리드뮬러 부호화된 출력을

로 나타낼 수 있다. 하기 표 2에 의한 (20, k) 리드뮬러 부호화는 입력 비트가 최대 13 비트이다. 또한 부호화된 출력은 20비트 시퀀스이다.

[수학식 1]

표 2

i	M_i,0	M_i,1	M_i,2	M_i,3	M_i,4	M_i,5	M_i,6	M_i,7	M_i,8	M_i,9	M_i,10	M_i,11	M_i,12
0	1	1	0	0	0	0	0	0	0	0	1	1	0
1	1	1	1	0	0	0	0	0	0	1	1	1	0
2	1	0	0	1	0	0	1	0	1	1	1	1	1
3	1	0	1	1	0	0	0	0	1	0	1	1	1
4	1	1	1	1	0	0	0	1	0	0	1	1	1
5	1	1	0	0	1	0	1	1	1	0	1	1	1
6	1	0	1	0	1	0	1	0	1	1	1	1	1
7	1	0	0	1	1	0	0	1	1	0	1	1	1
8	1	1	0	1	1	0	0	1	0	1	1	1	1
9	1	0	1	1	1	0	1	0	0	1	1	1	1
10	1	0	1	0	0	1	1	1	0	1	1	1	1
11	1	1	1	0	0	1	1	0	1	0	1	1	1
12	1	0	0	1	0	1	0	1	1	1	1	1	1
13	1	1	0	1	0	1	0	1	0	1	1	1	1
14	1	0	0	0	1	1	0	1	0	0	1	0	1
15	1	1	0	0	1	1	1	1	0	1	1	0	1
16	1	1	1	0	1	1	1	0	0	1	0	1	1
17	1	0	0	1	1	1	0	0	1	0	0	1	1
18	1	1	0	1	1	1	1	1	0	0	0	0	0
19	1	0	0	0	0	1	1	0	0	0	0	0	0

상술한 바와 같이, 20비트 출력 비트 중 처음 10 비트는 첫 번째 슬롯에 대응되고, 마지막 10 비트는 두 번째 슬롯에 대응되고, 각 슬롯에 대해서는 도시된 바와 같이 주파수 호핑(frequency hopping)이 적용된다.

상기 표 2에 의한 리드뮬러 코딩은 PUCCH를 통해 채널상태정보(CSI)를 피드백하는데 사용된다. 만약 PUSCH를 통해 채널상태정보(CSI)를 피드백하는 경우에는 하기 표 3 및 상기 수학식 1에 의한 (32, A) 리드뮬러 부호화가 사용된다. 표 3은 (32, A) 리드뮬러 부호화를 위한 베이시스 시퀀스(basis sequences)를 나타낸다.

하기 표 3에 의하는 경우, 입력 비트는 11 비트 또는 그 이하이어야 하고, 부호화된 출력 비트는 32 비트로 결정된다.

표 3

i	M_i,0	M_i,1	M_i,2	M_i,3	M_i,4	M_i,5	M_i,6	M_i,7	M_i,8	M_i,9	M_i,10
0	1	1	0	0	0	0	0	0	0	0	1
1	1	1	1	0	0	0	0	0	0	1	1
2	1	0	0	1	0	0	1	0	1	1	1
3	1	0	1	1	0	0	0	0	1	0	1
4	1	1	1	1	0	0	0	1	0	0	1
5	1	1	0	0	1	0	1	1	1	0	1
6	1	0	1	0	1	0	1	0	1	1	1
7	1	0	0	1	1	0	0	1	1	0	1
8	1	1	0	1	1	0	0	1	0	1	1
9	1	0	1	1	1	0	1	0	0	1	1
10	1	0	1	0	0	1	1	1	0	1	1
11	1	1	1	0	0	1	1	0	1	0	1
12	1	0	0	1	0	1	0	1	1	1	1
13	1	1	0	1	0	1	0	1	0	1	1
14	1	0	0	0	1	1	0	1	0	0	1
15	1	1	0	0	1	1	1	1	0	1	1
16	1	1	1	0	1	1	1	0	0	1	0
17	1	0	0	1	1	1	0	0	1	0	0
18	1	1	0	1	1	1	1	1	0	0	0
19	1	0	0	0	0	1	1	0	0	0	0
20	1	0	1	0	0	0	1	0	0	0	1
21	1	1	0	1	0	0	0	0	0	1	1
22	1	0	0	0	1	0	0	1	1	0	1
23	1	1	1	0	1	0	0	0	1	1	1
24	1	1	1	1	1	0	1	1	1	1	0
25	1	1	0	0	0	1	1	1	0	0	1
26	1	0	1	1	0	1	0	0	1	1	0
27	1	1	1	1	0	1	0	1	1	1	0
28	1	0	1	0	1	1	1	0	1	0	0
29	1	0	1	1	1	1	1	1	1	0	0
30	1	1	1	1	1	1	1	1	1	1	1
31	1	0	0	0	0	0	0	0	0	0	0

상술한 PUCCH 포맷 2에 관한 기술적 특징은 3GPP LTE 시스템에 적용되었고, 3GPP LTE-A에서는 PUCCH 포맷 3이 소개되었다.

LTE-A에서는 최대 21 비트의 UCI(ACK/NACK 및 SR) 비트를 전송하기 위해서 PUCCH 포맷 3이 도입되었고, PUCCH 포맷 3을 사용하면 Normal CP인 상황에서는 48비트의 부호하된 비트를 전송할 수 있다.

PUCCH 포맷 3는 상기 표 3 및 수학식 1에 기초한 (32,A) 리드뮬러 부호화(RM coding)이 사용된다. UCI 비트수가 11 이하 일 때는 (32,A) 리드뮬러 부호화(RM coding)을 사용한 이후, 부호화된 출력을 PUCCH 포맷 3의 비트 수(즉, 48 비트)에 맞춰 늘이기 위해서 순환 반복(circular repetition)을 사용할 수 있다. 만약, UCI비트가 11비트를 초과할 경우는 상기 표 3 및 수학식 1에 기초한 부호화를 할 수 없다. 상기 표 3에 의한 부호화는 입력비트의 최대 길이가 11이기 때문이다. 이를 위해 듀얼 RM 부호화가 제안된다.

도 10은 듀얼 RM 부호화를 나타낸다.

상기 표 3에 따라, (32,A) 리드뮬러 부호 베이시스 시퀀스(RM code basis sequence)는 11개 뿐이므로, 입력 비트가 11 비트를 초과하면 표 3에 따라 부호화할 수 없다. 따라서, 도 10과 같이 두 개의 (32,A) 리드뮬러 부호(RM coding) 블록을 사용하여 두 개의 부호화된 출력 비트를 생성한다.

그리고 레이트 매칭을 수행한다. 즉, PUCCH 포맷 3에 요구하는 비트 수(즉, 48 비트)에 맞춰 줄이기 위해서, 부호화된 비트를 절단(truncation)한다. 그리고 인터리빙(interleaving)을 수행한다.

최대 21비트의 UCI가 PUCCH가 아닌 PUSCH로 전송될 경우, UCI 비트수가 11이하일 때는 상기 표 3에 따른 (32,A) RM coding을 수행한 이후, PUSCH 코드 레이트(code rate)에 따라 절단(truncation) 또는 순환반복(circular repetition)을 수행한다. PUSCH로 UCI를 전송할 때, UCI가 11비트를 초과할 경우 듀얼 RM 을 사용하여 두 개의 부호화된 비트 시퀀스를 만들고, 이들을 PUSCH 코드 레이트에 맞추기 위해서 절단(truncation) 또는 순환반복(circular repetition)을 수행한다.

스케쥴링 요청(SR)이 포함된 서브프레임에서 PUCCH 포맷 3의 사용이 설정(configuration)된 경우, PUCCH 포맷 3 또는 PUSCH를 통해 SR과 ACK/NACK이 전송될 때, ACK/NACK 비트가 우선적으로 배치되고 SR 비트는 ACK/NACK 비트 다음으로 배치된다.

도 11은 듀얼 RM 부호화에 따른 인터리빙 기법을 나타낸다.

도시된 바와 같이, 길이 A, B인 데이터 블록(즉, 입력 비트 시퀀스)은 (32, A) RM 인코더와 (32, B) RM 인코더에 입력된다. (32, A) RM 인코더는 32비트의 비트 시퀀스를 출력하지만 레이트 매칭(rate matching)에 의해 A0, A1,…, A23 이 최종적으로 생성된다. (32, B) RM 인코더 역시 최종적으로 B0, B1, …, B23을 생성한다. 이러한 출력 비트는 두 비트 씩 차례대로 출력되어 A0, A1, B0, B1, A2, A3, B2, B3, …, A22, A23, B22, B23의 비트열을 이룬다.

인터리빙된 비트열에 대해서는 QPSK 변조(modulation)가 적용되고, 최초 24 비트(즉, 12 QPSK 심볼)은 첫번째 슬롯을 통해 전송되고, 마지막 24 비트 (즉, 12 QPSK 심볼)은 두번째 슬롯을 통해 전송된다.

본 명세서는 개선된 성능의 제어정보 송신방법 및 장치를 제안한다.

구체적으로, 본 명세서는 반송파 결합(carrier aggregation; CC)에 관련된 복수의 반송파를 지원하는 무선 통신 시스템에서 제어정보를 상향링크를 통해 송신하는 기법을 제안한다. 상향링크를 통해 송신되는 제어정보는 HARQ를 위한 ACK/NACK 비트와 CSI 비트일 수 있다. 본 명세서에 따른 기법은, 상기 ACK/NACK 비트와 CSI 비트에 대해 서로 다른 리드뮬러(RM) 코딩 블록을 사용한다.

ACK/NACK 비트와 CSI 비트는 서로 다른 성능 요구사항을 만족하는 것이 일반적이다. 구체적으로, ACK/NACK 비트는 더 높은 성능 요구 사항을 만족해야하지만, CSI 보다 낮은 성능 요구 사항을 만족해도 충분하다. 그러나, 도 11의 일례는 서로 다른 종류의 비트가 동일한 리드뮬러(RM) 코딩 블록에 의해 부호화될 수 있다. 이러한 점을 개선하기 위해, ACK/NACK 비트와 CSI 비트에 대해 서로 다른 리드뮬러(RM) 코딩 블록을 사용하는 기법을 제안한다.

또한, 본 명세서는 반송파 결합(CC)을 위해 사용되는 복수의 반송파에 대응되는 복수의 ACK/NACK 비트와 CSI 비트에 대한 전송기법을 제안한다. 예를 들어, 도 11의 일례는 ACK/NACK 비트와 SR 비트에 관한 일례일 뿐, CSI 비트에 대한 전송기법을 포함하지 않는다. 또한, 일반적인 ACK/NACK 비트와 CSI 비트를 부호화하는 기법은 반송파 결합(CC)을 고려하지 않았다. 본 명세서에 따른 기법은 이러한 점을 개선할 수 있다.

또한, 본 명세서에 따른 기법은 동일한 베이시스 시퀀스를 사용하는 복수의 리드뮬러 코딩 블록을 제안한다. 예를 들어, 본 명세서에 따른 기법은 상기 표 3 및 수학식 1을 공통적으로 사용하는 복수의 리드뮬러 코딩 블록을 제안한다. 이 경우, 복수의 리드뮬러 코딩 블록은 동일한 길이(즉, 32비트)의 비트 시퀀스를 출력한다. 그러나, 절단(truncation) 또는 순환 반복(cicular repetition)을 통한 레이트 매칭(rate matching)을 통해 32비트의 비트 시퀀스를 서로 다른 길이의 시퀀스로 조절할 수 있다.

또한, 본 명세서에 따른 기법은 기존의 규격에 제한되지 않는다. 예를 들어, ACK/NACK 비트를 위한 제1 리드뮬러 코딩 블록에서 출력되어 레이트 매칭이 수행된 출력 시퀀스의 길이는 24 비트일 필요가 없다. 또한, CSI 비트를 위한 제2 리드뮬러 코딩 블록에서 출력되어 레이트 매칭이 수행된 출력 시퀀스의 길이가 24 비트일 필요가 없다.

도 12의 일례에서는, CSI 비트와 ACK/NACK 비트를 다중화(multiplexing)하여 상향링크 제어 채널(예를 들어, PUCCH)로 전송하는 기법에 대한 것이다. 예를 들어, 상기 CSI 비트는 비주기적 CSI(Aperiodic CSI) 비트를 제외한 주기적 CSI(Periodic CSI)로 한정될 수 있다. 또한, 도 12의 일례는, ACK/NACK 비트와 CSI 비트 등의 제어정보가 다중화(multiplexing)되어 전송되는 상향링크(UL) 채널을 PUCCH 포멧(format) 3로 제시한다. 그러나 복수의 ACK/NACK 비트와 CSI 비트의 다중화(multiplexing)를 위하여 다른 PUCCH 포멧(format)이 사용될 수 있다. 예를 들어, 'PUCCH format 3 with reduced SF', 'PUSCH' 등을 활용해서 제어채널을 전송할 경우에도 적용될 수 있다. 도 12의 일례가 PUCCH 포멧(format) 3에 적용되는 경우, 하나의 서브프레임(subframe)에서 전송되는 비트의 양은 48 비트인데, 새로운 PUCCH 포멧(format)을 설계해서 전송하는 경우, 서브프레임을 통해서 전송되는 비트의 양은 임의의 크기(즉, X 비트)일 수 있다. 상술한 바와 같이, 이하의 일례는 48 비트 이외의 경우에도 적용될 수 있다.

CSI 비트와 ACK/NACK 비트는 서로 다른 성능 요구사항을 만족해야 하므로 PUCCH 포맷(format) 3으로 전송될 때 CSI 비트와 ACK/NACK 비트의 총 합은 12 비트(bit)보다 작더라도 듀얼(dual) RM 부호화(encoding)를 사용한다. 즉, 도 12의 일례에 따르면, CSI 비트와 ACK/NACK 비트는 서로 독립적으로 부호화(encoding)되어 전송되어야 한다. 이때, ACK/NACK 비트 및 CSI 비트는 각각의 성능 요구 사항에 따라 레이트 매칭(rate matching)된다. 기존의 PUCCH 포맷(format) 3에서는 듀얼(dual) RM 인코더(encoder) 각각의 출력(레이트 매칭이 적용된 출력)은 24 비트로 정해지지만, 도 12의 일례에 따르면 CSI 비트와 ACK/NACK의 비트 수가 가변이 된다. 따라서, 성능 요구 사항에 따라서 24 비트 이상 또는 24 비트 이하로 레이트 매칭(rate matching) 되고, 출력부호화비트(output coded bit) 수의 합은 48 비트가 되도록 할 수 있다. 일반적으로 ACK/NACK의 성능 요구 사항은 BER 10^-3 이하이고 , CSI의 성능 요구 사항은 BLER 10^-1 이하이다. 도 12의 일례와 같이 부호화된 비트는, 최종적으로 서브프레임의 슬롯(slot) 1, 슬롯(slot) 2을 통해 전송되어 다이버시티(diversity) 이득을 얻을 수 있다. 하나의 서브프레임의 슬롯(slot) 1, 슬롯(slot) 2에 균등한 변조 심볼을 전송하면, ACK/NACK 비트 또는 CSI 비트가 균등한 전송 오율을 갖도록 설계할 수 있다. 이를 위해서, QPSK 변조를 가정할 경우, ACK/NACK 비트 또는 CSI비트의 출력부호화비트(output coded bit)가 4의 배수가 되는 것이 바람직하다. 한편, ACK/NACK 비트와 CSI 비트가 하나의 변조 심볼을 이루지 않도록 설계하려면, ACK/NACK 비트와 CSI 비트 각각의 출력부호화비트(output coded bit)를 2의 배수로 정한다. 출력부호화비트(output coded bit)의 길이에 대한 제한이 없을 경우에는, ACK/NACK 비트와 CSI 비트가 하나의 변조 심볼을 통하여 전송되는 변조 심볼의 수는 적어도 1개 이상이 된다.

도 12에 도시된 바와 같이, 제1 RM 코딩 블록(구체적으로, (32, A) RM encoder)에는 ACK/NACK 비트가 입력된다. 또한, ACK/NACK 비트의 길이는 2≤A≤11로 정할 수 있다. 즉, ACK/NACK 비트는 복수일 수 있다. 도 12의 일례는 반송파 결합(CC)과 관련된 복수의 반송파에 관련된 ACK/NACK 비트를 지원하고, ACK/NACK 비트는 각 반송파(예를 들어, 각 요소 반송파 또는 각 셀)에 대해 설정될 수 있으므로, 반송파가 결합하는 경우, ACK/NACK 비트는 복수 개 설정된다. 예를 들어, ACK/NACK 비트 중 어느 하나는 프라이머리 셀을 지원하고 또 다른 하나는 세컨더리 셀을 지원할 수 있다. 또한, 상기 ACK/NACK 비트는 SR 서프프레임에서는 SR 비트가 포함될 수 있다. 제2 RM 코딩 블록(구체적으로, 32, B) RM encoder)의 입력은 CSI 비트로, 그 길이는 1≤B≤11로 결정될 수 있다. 요소 반송파가 결합되더라도, CSI 정보는 우선순위에 따라 1 비트만 피드백 될 수 있으므로, CSI 비트는 최소 1비트일 수 있다. ACK/NACK 입력에 대하여 부호화가 된 후, 레이트 매칭(rate matching)이 이루어진, 출력부호화비트(output coded bit)는 길이가 M으로 설정되고 A₀, A₁, …, A_M-1으로 표현될 수 있다. 또한 CSI 입력에 대하여 부호화(encoding)가 된 후, 레이트 매칭(rate matching)이 된 출력부호화비트(output coded bit)는 길이가 N(=48-M)으로 설정되고, B₀, B₁, …, B_N-1라 표시될 수 있다.

보다 구체적으로, ACK/NACK 비트는 제1 블록(1210)에 의해 획득되고, 제1 리드뮬러(RM) 코딩 블록(1220)에 의해 부호화된다. 상기 제1 RM 코딩 블록(1220)은 상기 표 3에 기초하므로, 부호화된 비트 시퀀스의 길이는 32 qlxm로 결정된다. 상기 비트 시퀀스는 제1 레이트 매칭 블록(1230)에 의해 M 비트 출력으로 변환된다. 구체적으로, 상기 제1 레이트 매칭 블록(1230)은, 32 비트 길이의 시퀀스를 절단하거나 순환 반복시켜, M 비트의 output coded bit를 생성한다. 상기 제1 레이트 매칭 블록(1230)의 출력은 A₀, A₁, …, A_M-1으로 표현될 수 있다.

한편, CSI 비트는 제2 블록(1240)에 의해 획득되고, 상기 제1 리드뮬러 코딩 블록(1220)와 별개인 제2 리드뮬러(RM) 코딩 블록(1250)에 의해 부호화된다. 상기 제2 RM 코딩 블록(1250)은 역시 상기 표 3에 기초하므로, 부호화된 비트 시퀀스의 길이는 32로 결정된다. 상기 비트 시퀀스는 제2 레이트 매칭 블록(1260)에 의해 N 비트 출력으로 변환된다. 즉, 상기 제2 레이트 매칭 블록(1260)은, 32 비트 길이의 시퀀스를 절단하거나 순환 반복시켜, N 비트의 output coded bit를 생성한다.

M, N은 2의 배수 또는 4의 배수로 가정할 수 있다. 변조는 QPSK 변조일 수 있다. 이하, 인터리빙(interleaving)이 적용된 비트열을 생성하는 방법을 4가지 기법을 기초로 설명한다.

제1 인터리빙 기법

도 13은 제1 인터리빙 기법을 나타낸다.

상술한 바와 같이, 도 13의 일례에서는 제1 레이트 매칭 블록(1230)에서 생성되는 비트 시퀀스의 길이가 8로 설정되고, 제2 레이트 매칭 블록(1260)에서 생성되는 비트 시퀀스의 길이가 40으로 설정된다. 즉, ACK/NACK 비트에 대한 output coded bit의 길이가 8로 결정되고, CSI 비트에 대한 output coded bit의 길이가 40으로 설정되는 일례이다.

도 13의 일례는, ACK/NACK 비트에 상응하는 output coded bit(A₀, A₁, …, A_M-1)와 CSI 비트에 상응하는 output coded bit(B₀, B₁, …, B_N-1)를 변조 심볼 단위(QPSK의 경우 2 비트 단위)로 번갈아 추출(또는 선택)하여 비트 열을 생성하는 방식으로 인터리빙을 수행한다.

도 13에 도시된 바와 같이, ACK/NACK 비트에 상응하는 output coded bit의 최초 2 비트(변조 심볼 단위)를 선택하고, 이후에 CSI 비트에 상응하는 output coded bit의 최초 2 비트를 선택한다. 또한, 이후에 ACK/NACK 비트와 CSI 비트를 번갈아 가면서 추출/선택한다. 결과적으로 도 13의 일례에 따라 인터리빙된 결과는 하기 수학식 2와 같다.

[수학식 2]

A₀, A₁, B₀, B₁,…, A_M-2, A_M-1, B_M-2, B_M-1, B_M, B_M+1, …, B_N-2, B_N-1

수학식 2에서 M+N=48이 만족되는 경우, 수학식 2의 최초 24비트는 서브프레임의 제1 슬롯을 통해 전송되고, 수학식 2의 마지막 24비트는 상기 서브프레임의 제2 슬롯을 통해 전송된다.

도 13의 일례를 pseudo code로 표현하면 다음과 같다.

Set i, j = 0

while i <

/* e.g,

*/

while j < r /* r = min(M,N) */

b_i = A_j, b_i+1 = A_j+1

b_i+2=B_j, b_i+3 = B_j+1

i=i+4

j=j+2

end while

if M<N

b_i = B_j, b_i+1=B_j+1

else if M>N

b_i = A_j, b_i+1=A_j+1

end if

i=i+2

j=j+2

end while

이 때, 비트열 b₀, b₁,…, b₄₇(상기 수학식 2의 형태로 표현된 인터리빙된 비트 시퀀스)은 PUCCH 포맷 3로 전송될 때 PUCCH의 입력이 된다.

제2 인터리빙 기법

도 14는 제2 인터리빙 기법을 나타낸다.

상술한 바와 같이, 도 14의 일례에서는 제1 레이트 매칭 블록(1230)에서 생성되는 비트 시퀀스의 길이가 8 비트로 설정되고, 제2 레이트 매칭 블록(1260)에서 생성되는 비트 시퀀스의 길이가 40비트로 설정된다. 즉, ACK/NACK 비트에 대한 output coded bit의 길이가 8비트로 결정되고, CSI 비트에 대한 output coded bit의 길이가 40비트로 설정되는 일례이다.

도 14의 일례는, ACK/NACK 비트에 상응하는 output coded bit(A₀, A₁, …, A_M-1)와 CSI 비트에 상응하는 output coded bit(B₀, B₁, …, B_N-1) 각각이, 1st slot과 2nd slot에 균등하게 배치되는 일례이다. 즉, ACK/NACK 비트에 상응하는 output coded bit 중 1st slot에 할당되는 비트의 개수와 2nd slot에 할당되는 비트의 개수가 동일할 수 있는 일례이다. 또한, CSI 비트에 상응하는 output coded bit 중 1st slot에 할당되는 비트의 개수와 2nd slot에 할당되는 비트의 개수가 동일할 수 있는 일례이다.

구체적으로, ACK/NACK 비트과 CSI output coded bit를 연접하여 매 두 개의 변조 심볼마다(QPSK의 경우 4비트마다) 하나의 변조 심볼에 해당하는 비트열을 추출한 후(QPSK의 경우 2비트를 추출한 후) 남아있는 비트열을 연접하여 비트열을 생성하는 방법을 예시한다. 즉, 1st slot에 할당되는 비트 시퀀스를 만들기 위해, 4비트마다 2비트를 추출한다. 이 경우 4비트 중 2비트가 남는데 남는 비트는 2nd slot에 할당된다.

결과적으로 도 14의 일례에 따라 인터리빙된 결과는 하기 수학식 3과 같다.

[수학식 3]

i) M이 4의 배수인 경우 (M<N):

A₀, A₁, A₄, A₅, …, A_M-4, A_M-3, B₀, B₁, B₄, B₅, …, B_N-4, B_N-3, A₂, A₃, A₆, A₇, …, A_M-2, A_M-1, B₂, B₃, B₆, B₇,…, B_N-2, B_N-1

ii) M이 2의 배수이지만 4의 배수가 아닌 경우 (M<N):

A₀, A₁, A₄, A₅, …, A_M-2, A_M-1, B₂, B₃, B₆, B₇, …, B_N-2, B_N-1, A₂, A₃, A₆, A₇, …, A_M-4, A_M-3, B₀, B₁, B₄, B₅, …, B_N-4, B_N-3

M>N인 경우도 같은 방법으로 비트열을 생성할 수 있다. 위와 같은 인터리빙동작은 통상적인 블록 인터리버(block interleaver)에 의해 구현 가능하다.

제2 인터리빙 기법을 pseudo code로 표현하면 다음과 같다.

Let b1 = [b1₀, b1₁, …, b1₄₇] = [A₀, A₁, …, A_M-1, B₀, B₁, …, B_N-1]

Set i, j=0

while j<48

b2 _i =[b1_j b1_j+1]

i=i+1

j=j+2

end while /* b1 = [b2 ₀, b2 ₁, …, b2 ₂₃] */

Write the interleaver input vector sequence b1, k=0, 1, …, 23, into the 12 x 2 matrix row by row starting with the vector b3 ₀:

Set k= 0

while k<24

b3 _k = b2 _k

k = k + 1

end while

The output of the block interleaver is the b=[b4 ₀, b4 ₁,…, b4 ₂₃] read out column by column from the 12 x 2 matrix starting with the vector b3 ₀.

Set i, k = 0

while i<48

[bi bi+1] = b4 _k

i=i+2

k=k+1

end while /* b = [b₀, b₁, …, b₄₇] */

이 때, 비트열 b₀, b₁,…, b₄₇(상기 수학식 3의 형태로 표현된 인터리빙된 비트 시퀀스)은 PUCCH 포맷 3로 전송될 때 PUCCH의 입력이 된다.

ACK/NACK 비트와 CSI 비트에 대한 RM encoding/rate matching 결과를 각각 A₀, A₁, …, A_M-1, B₀, B₁, …, B_N-1이라 하면, 도 14의 일례에서는 A₀ 비트가 인터리빙된 출력의 항상 처음 비트가 되도록 할 수 있다. 즉, A₀ 비트가 인터리빙된 비트 시퀀스의 MSB가 되도록 할 수 있다. 이를 통해, ACK/NACK 비트에 대응되는 부호화된 비트 또는 CSI 비트에 대응되는 부호화된 비트의 길이가 24보다 작을 경우, 해당 부호화된 비트가 PUCCH 포맷 3을 이용하여 전송될 때 전체 서브프레임으로 전송되도록 하는 효과가 있다.

ACK/NACK 비트와 CSI 비트를 PUCCH 포맷 3을 이용하여 동시에 전송하는 경우ACK/NACK 비트의 길이와 CSI 비트의 길이(예를 들어, ACK/NACK 비트에 상응하는 output coded bit의 길이 및 CSI 비트에 상응하는 output coded bit의 길이)는 가변하므로, 이를 RRC 시그널링과 같은 상위 계층 시그널링(higher layer signaling) 또는 PDCCH를 이용하여 UE에게 전송할 수 있다.

일반적인 Dual RM encoding은 ACK/NACK 비트의 길이가 11보다 클 때 사용하는 데, ACK/NACK 입력 비트 열은 두 개의 RM 인코더 각각에 한 비트씩 번갈아 입력되어 부호화된다. 본 명세서의 일례에 따르면, ACK/NACK 비트와 CSI 비트는 독립적으로 부호화(encoding) 되므로 ACK/NACK 비트만 입력되는 경우, 기존과 등가적으로 동작하기 위한 장치가 이하와 같이 필요할 수 있다.

두 개의 RM 인코더 중 하나의 RM 인코더의 입력 비트 열을 a₀, a₁, …, a_K-1로 표현하고, 다른 RM 인코더의 입력 bit열을 b₀, b₁, …, b_L-1 로 가정할 수 있다. 이 때, K+L>11로 설정될 수 있다. 두 개의 RM 인코더에 대한 입력이 11 비트 보다 큰 ACK/NACK 비트인 경우, 아래와 같은 pseudo code와 같은 동작 이후, 두 개의 RM 인코드에 번갈아 입력되면, 기존과 동일한 입력 비트 패턴을 얻을 수 있다.

Set i,j=0

while i<K+L

while i< r /* r= min(K,L) */

c_i = a_j, c_i+1 =b_j

i=i+2

j=j+1

end while

if K<L

c_i = b_j, c_i+1=b_j+1

else if K>L

c_i = a_j, c_i+1=a_j+1

end if

i=i+2

j=j+1

end while

제3 인터리빙 기법

도 15는 제3 인터리빙 기법을 나타낸다. 제3 인터리빙 기법은 제1 인터리빙 기법과 제2 인터리빙 기법을 혼합한 방법이다.

도 15의 일례는, 도 14의 일례처럼, ACK/NACK 비트에 상응하는 output coded bit(A₀, A₁, …, A_M-1)와 CSI 비트에 상응하는 output coded bit(B₀, B₁, …, B_N-1) 각각이, 1st slot과 2nd slot에 균등하게 배치되는 일례이다. 즉, ACK/NACK 비트에 상응하는 output coded bit 중 1st slot에 할당되는 비트의 개수와 2nd slot에 할당되는 비트의 개수가 동일할 수 있는 일례이다. 또한, CSI 비트에 상응하는 output coded bit 중 1st slot에 할당되는 비트의 개수와 2nd slot에 할당되는 비트의 개수가 동일할 수 있는 일례이다.

도 15에 도시된 바와 같이, ACK/NACK 비트에 상응하는 output coded bit과 CSI 비트에 상응하는 output coded bit를 연접한다. 그리고, ACK/NACK 비트 및 CSI 비트(보다 구체적으로는 output coded bit)에 대해 두 개의 변조 심볼마다(QPSK 변조의 경우, 4 비트마다) 하나의 변조 심볼에 해당하는 비트열들을 추출한 후(QPSK 변조의 경우, 2 비트를 추출한 후) 남아있는 비트열을 연접하여 비트열을 생성한다.

즉, QPSK 변조의 경우, ACK/NACK 비트에 상응하는 output coded bit에 대해 매 4 비트마다, 최초 2비트는 제1 슬롯(1st slot)에 할당하고, 마지막 2비트는 제2 슬롯에 할당한다. 또한 동일한 동작을 CSI 비트에 상응하는 output coded bit에 대해서도 적용한다. 이와 같은 동작을 ACK/NACK 비트에 상응하는 output coded bit 및 CSI 비트에 상응하는 output coded bit에 대해 번갈아가면서 적용하면 도 15의 결과를 얻을 수 있다.

결과적으로 도 15의 일례에 따라 인터리빙된 결과는 하기 수학식 4와 같다.

[수학식 4]

i) M이 4의 배수인 경우 (M<N):

A₀, A₁, B₀, B₁, A₄, A₅, B₄, B₅…, A_M-4, A_M-3, B_N-4, B_N-3, A₂, A₃, B₂, B₃, A₆, A₇, B₆, B₇,…, A_M-2, A_M-1, B_N-2, B_N-1

ii) M이 2의 배수이지만 4의 배수가 아닌 경우 (M<N):

A₀, A₁, B₀, B₁, A₄, A₅, B₄, B₅,…, A_M-2, A_M-1, B_M-2, B_M-1, A₂, A₃, B₂, B₃, A₆, A₇, …, A_M-4, A_M-3, …, B_M-4, B_M-3, B_N-4, B_N-3

제4 인터리빙 기법

도 16는 제4 인터리빙 기법을 나타낸다. 제3 인터리빙 기법은 제1 인터리빙 기법과 제2 인터리빙 기법을 혼합한 방법이다.

도 16의 일례는, 도 14 내지 도 15의 일례처럼, ACK/NACK 비트에 상응하는 output coded bit(A₀, A₁, …, A_M-1)와 CSI 비트에 상응하는 output coded bit(B₀, B₁, …, B_N-1) 각각이, 1st slot과 2nd slot에 균등하게 배치되는 일례이다.

도시된 바와 같이, 제1 레이트 매칭 블록(1230)의 출력을 각각 24 bit으로 구성된 두 시퀀스(1610, 1630)에 균등하게 배치한다. 또한, 제2 레이트 매칭 블록(1260)의 출력을 두 시퀀스(1610, 1630)의 나머지 부분에 균등하게 배치한다. 즉, ACK/NACK 비트에 상응하는 output coded bit(A₀, A₁, …, A_M-1)를 2개로 구분하여 제1 시퀀스(1610)와 제2 시퀀스(1630)에 균등하게 배치한다. 또한, CSI 비트에 상응하는 output coded bit(B₀, B₁, …, B_N-1)를 2개로 구분하여 제1 시퀀스(1610)와 제2 시퀀스(1630)에 균등하게 배치한다.

이후, 각 24 비트 시퀀스의 전반부(e.g., 전체 24 비트 중 최초 12비트)와 후반부(전체 24 비트 중 마지막 12비트)가 차례대로 교차하도록 인터리빙을 수행한다. 즉, 도시된 바와 같이, 제1 시퀀스(1610)가 제3 시퀀스(1620)로 매핑되는 방식으로 인터리빙을 수행한다. 또한, 제2 시퀀스(1630)가 제4 시퀀스(1640)로 매핑되는 방식으로 인터리빙을 수행한다.

제3 시퀀스(1620) 및 제4 시퀀스(1640)을 결합시키면 최종 결과를 얻을 수 있다. 도 17은 제4 인터리빙 기법에 따른 최종 결과를 나타낸다.

도 16 및 17의 일례를 따르는 경우, 오로지 ACK/NACK 비트 만을 전송하는 경우, 기존의 경우(기존에 ACK/NACK 비트 만을 보내는 경우)와 동일한 형태로 인터리빙된 비트를 생성할 수 있다. 또한, ACK/NACK 비트와 함께 CSI 비트를 전송하되, 상술한 일례처럼 별도의 RM 코딩 블록을 이용하여 별도로 코딩(separate coding)을 하는 경우, ACK/NACK 비트와 CSI 비트에 상응하는 부호화된 출력(coded output)이 PUCCH 포맷 3의 두 슬롯에 균등하게 매핑되어 전송되는 장점이 있다.

도 16 및 도 17의 일례를 변수와 수학식을 기초로 설명하면 이하와 같다.

A/N 입력에 대한 RM encoder 출력을 A₀, A₁, …, A_M-1, CSI 입력에 대한 RM encoder 출력을 B₀, B₁, …, B_N-1로 가정한다. 이 때, M을 2의 배수로 가정한다. {c₀, c₁, …., c₂₃} = {A₀, A₁, …,

, B₀, B₁, …,

}로 표현될 수 있다. {c₀, c₁, …., c₂₃}는 도 16의 제1 시퀀스(1610)에 대응된다.

{d₀, d₁, …., d₂₃} ={

,

, …, A_M-1,

,

, …, B_N-1}로 표현될 수 있다. {d₀, d₁, …., d₂₃}은 도 16의 제2 시퀀스(1630)에 대응된다.

이때, {c₀, c₁, …., c₂₃} 의 비트열의 길이는

+

가 된다. A₀, A₁, …, A_M-1의 길이는

이고, B₀, B₁, …, B_N-1의 길이는

이기 때문이다.

{d₀, d₁, …., d₂₃} 의 길이는

+

이 된다. A₀, A₁, …, A_M-1의 길이는

이고, B₀, B₁, …, B_N-1의 길이는

이 되기 때문이다.

도 17에 도시된 인터리빙(interleaving) 이후의 비트열을 생성하는 방법은 다음과 같은 pseudo code로 표현할 수 있다.

Set k=0

while k< 24

if k<

c_k= A_k, c_k+1=A_k+1

else

c_k= B_k, c_k+1=B_k+1

end if

if k<

d_k =

, d_k+1=

else

d_k =

, d_k+1=

end if

k=k+2

end while

Set i, j = 0

while i<12

b_j = c_i, b_j+1=c_i+1, b_j+2=c_12+i, b_j+3=c_12+i+1

b_24+j = d_i, b_24+j+1=d_i+1, b_24+j+2=d_12+i, b_24+j+3=d_12+i+1

i=i+2

j=j+4

end while

이 때, 비트열 b₀, b₁,…, b₄₇은 PUCCH 포맷 3으로 전송될 때 PUCCH의 입력이 된다.

도 18은 상술한 일례가 적용되는 단말/기지국을 나타낸다.

상술한 기법은 상향링크를 통한 제어정보를 전송하는 장치로 단말(1000)로 구현될 수 있다. 상기 단말(1000)은 기지국(1100)과 통신할 수 있다.

상기 단말(1000)은 프로세서(processor, 1010), 메모리(memory, 1030) 및 RF부(radio frequency unit, 1020)를 포함한다. 프로세서(1010)는 외부에서 제공된 정보, 내부에 미리 저장된 정보 등에 따라 무선자원을 할당할 수 있다. 전술한 실시예들 중 단말이 수행하는 절차, 기법, 기능은 프로세서(1010)에 의해 구현될 수 있다. 메모리(1030)는 프로세서(1010)와 연결되어, 프로세서(1010)를 구동하기 위한 다양한 정보를 저장한다. RF부(1020)는 프로세서(1010)와 연결되어, 무선 신호를 전송 및/또는 수신한다.

상기 단말과 통신하는 기지국(1100)은 프로세서(1110), 메모리(1120) 및 RF부(1130)를 포함한다. 전술한 실시예들 중 기지국이 수행하는 절차, 기법, 기능은 프로세서(1110)에 의해 구현될 수 있다. 메모리(1120)는 프로세서(1110)와 연결되어, 프로세서(1110)를 구동하기 위한 다양한 정보를 저장한다. RF부(1130)는 프로세서(1110)와 연결되어, 무선 신호를 전송 및/또는 수신한다.

프로세서(1010, 1110)는 ASIC(application-specific integrated circuit), 다른 칩셋, 논리 회로 및/또는 데이터 처리 장치를 포함할 수 있다. 메모리(1020, 1120)는 ROM(read-only memory), RAM(random access memory), 플래쉬 메모리, 메모리 카드, 저장 매체 및/또는 다른 저장 장치를 포함할 수 있다. RF부(1030, 1130)는 무선 신호를 처리하기 위한 베이스밴드 회로를 포함할 수 있다. 실시예가 소프트웨어로 구현될 때, 상술한 기법은 상술한 기능을 수행하는 모듈(과정, 기능 등)로 구현될 수 있다. 모듈은 메모리(1020, 1120)에 저장되고, 프로세서(1010, 1110)에 의해 실행될 수 있다. 메모리(1020, 1120)는 프로세서(1010, 1110) 내부 또는 외부에 있을 수 있고, 널리 알려진 다양한 수단으로 프로세서(1010, 1110)와 연결될 수 있다.

상술한 방법 및 장치는 하드웨어, 소프트웨어 또는 이들의 조합으로 구현될 수 있다. 하드웨어 구현에 있어, 상술한 기능을 수행하기 위해 디자인된 ASIC(application specific integrated circuit), DSP(digital signal processing), PLD(programmable logic device), FPGA(field programmable gate array), 프로세서, 제어기, 마이크로 프로세서, 다른 전자 유닛 또는 이들의 조합으로 구현될 수 있다. 소프트웨어 구현에 있어, 상술한 기능을 수행하는 모듈로 구현될 수 있다. 소프트웨어는 메모리 유닛에 저장될 수 있고, 프로세서에 의해 실행된다. 메모리 유닛이나 프로세서는 당업자에게 잘 알려진 다양한 수단을 채용할 수 있다.

Claims

반송파 결합(carrier aggregation)에 관련된 복수의 반송파를 지원하는 무선 통신 시스템에서 제어정보를 상향링크를 통해 송신하는 방법에 있어서,

상향물리제어채널(Physical Uplink Control Channel; PUCCH)을 통해 전송될 비트들을 획득하되, 무선 채널 상태를 나타내는 적어도 하나의 채널 상태 정보(Channel State Information; CSI) 비트 및 상기 복수의 반송파에 관련된 복수의 ACK/NACK 비트를 획득하는 단계;

상기 복수의 ACK/NACK 비트를 제1 리드뮬러(Reed Muller) 코딩 블록을 사용하여 32 비트시퀀스로 부호화하고, 상기 제1 리드뮬러 코딩 블록에 의해 부호화된 32 비트시퀀스를 절단(truncation)하거나 순환 반복(circular repetition)하는 레이트 매칭(rate matching)을 수행하여 제1 비트시퀀스를 생성하는 단계;

상기 적어도 하나의 CSI 비트를 제2 리드뮬러(Reed Muller) 코딩 블록을 사용하여 32 비트시퀀스로 부호화하고, 상기 제2 리드뮬러 코딩 블록에 의해 부호화된 32 비트시퀀스를 절단하거나 순환 반복하는 레이트 매칭을 수행하여 제2 비트시퀀스를 생성하는 단계;

상기 제1 비트시퀀스 및 제2 비트시퀀스에 대하여 인터리빙(interleaving)을 수행하는 단계; 및

상기 인터리빙된 비트시퀀스에 대해 변조를 수행하는 단계

를 포함하되,

상기 제1 비트시퀀스 및 제2 비트시퀀스의 전체 길이는 48비트로 결정되고, 상기 인터리빙된 비트시퀀스의 전체 길이는 48비트로 결정되고,

상기 인터리빙된 비트시퀀스의 최초 24비트는 서브프레임의 제1 슬롯을 통해 전송되고, 상기 인터리빙된 비트시퀀스의 마지막 24비트는 상기 서브프레임의 제2 슬롯을 통해 전송되고,

상기 인터리빙된 비트시퀀스는 복수 개의 QPSK(Quadrature Phase Shift Keying) 심볼로 변조되고,

상기 제1 리드뮬러 코딩 블록 및 제2 리드뮬러 코딩 블록은 동일한 베이시스 시퀀스(basis sequences)를 기초로 부호화를 수행하는

제어정보를 상향링크를 통해 송신하는 방법.
제1항에 있어서,

상기 제1 비트시퀀스에 포함되는 비트가 A₀, A₁, …, A_M-1 순서로 표시되고, 상기 제2 비트시퀀스에 포함되는 비트가 B₀, B₁, …, B_N-1 순서로 표시되는 경우, M은 상기 제1 비트시퀀스의 길이를 나타내고, N은 상기 제2 비트시퀀스의 길이를 나타내고, M이 N보다 작은 경우,

상기 인터리빙된 비트시퀀스에 포함되는 비트는,

A₀, A₁, B₀, B₁,…, A_M-2, A_M-1, B_M-2, B_M-1, B_M, B_M+1, …, B_N-2, B_N-1

의 순서로 표현되는

제어정보를 상향링크를 통해 송신하는 방법.
제1항에 있어서,

상기 제1 비트시퀀스에 포함되는 비트가 A₀, A₁, …, A_M-1 순서로 표시되고, 상기 제2 비트시퀀스에 포함되는 비트가 B₀, B₁, …, B_N-1 순서로 표시되는 경우, M은 상기 제1 비트시퀀스의 길이를 나타내고, N은 상기 제2 비트시퀀스의 길이를 나타내고, M은 4의 배수이고, M이 N보다 작은 경우,

상기 인터리빙된 비트시퀀스에 포함되는 비트는,

A₀, A₁, A₄, A₅, …, A_M-4, A_M-3, B₀, B₁, B₄, B₅, …, B_N-4, B_N-3, A₂, A₃, A₆, A₇, …, A_M-2, A_M-1, B₂, B₃, B₆, B₇,…, B_N-2, B_N-1

의 순서로 표현되는

제어정보를 상향링크를 통해 송신하는 방법.
제1항에 있어서,

상기 제1 비트시퀀스에 포함되는 비트가 A₀, A₁, …, A_M-1 순서로 표시되고, 상기 제2 비트시퀀스에 포함되는 비트가 B₀, B₁, …, B_N-1 순서로 표시되는 경우, M은 상기 제1 비트시퀀스의 길이를 나타내고, N은 상기 제2 비트시퀀스의 길이를 나타내고, M은 4의 배수는 아니면서 2의 배수이고, M이 N보다 작은 경우,

A₀, A₁, A₄, A₅, …, A_M-2, A_M-1, B₂, B₃, B₆, B₇, …, B_N-2, B_N-1, A₂, A₃, A₆, A₇, …, A_M-4, A_M-3, B₀, B₁, B₄, B₅, …, B_N-4, B_N-3

의 순서로 표현되는

제어정보를 상향링크를 통해 송신하는 방법.
제1항에 있어서,

상기 제1 비트시퀀스에 포함되는 비트가 A₀, A₁, …, A_M-1 순서로 표시되고, 상기 제2 비트시퀀스에 포함되는 비트가 B₀, B₁, …, B_N-1 순서로 표시되는 경우, M은 상기 제1 비트시퀀스의 길이를 나타내고, N은 상기 제2 비트시퀀스의 길이를 나타내고, M은 4의 배수이고, M이 N보다 작은 경우,

상기 인터리빙된 비트시퀀스에 포함되는 비트는,

A₀, A₁, B₀, B₁, A₄, A₅, B₄, B₅…, A_M-4, A_M-3, B_N-4, B_N-3, A₂, A₃, B₂, B₃, A₆, A₇, B₆, B₇,…, A_M-2, A_M-1, B_N-2, B_N-1

의 순서로 표현되는

제어정보를 상향링크를 통해 송신하는 방법.
제1항에 있어서,

상기 제1 비트시퀀스에 포함되는 비트가 A₀, A₁, …, A_M-1 순서로 표시되고, 상기 제2 비트시퀀스에 포함되는 비트가 B₀, B₁, …, B_N-1 순서로 표시되는 경우, M은 상기 제1 비트시퀀스의 길이를 나타내고, N은 상기 제2 비트시퀀스의 길이를 나타내고, M은 4의 배수는 아니면서 2의 배수이고, M이 N보다 작은 경우,

상기 인터리빙된 비트시퀀스에 포함되는 비트는,

A₀, A₁, B₀, B₁, A₄, A₅, B₄, B₅,…, A_M-2, A_M-1, B_M-2, B_M-1, A₂, A₃, B₂, B₃, A₆, A₇, …, A_M-4, A_M-3, …, B_M-4, B_M-3, B_N-4, B_N-3

의 순서로 표현되는

제어정보를 상향링크를 통해 송신하는 방법.
제1항에 있어서,

상기 변조된 심볼은 PUCCH 포맷 3을 사용하여 전송되는

제어정보를 상향링크를 통해 송신하는 방법.
반송파 결합(carrier aggregation)에 관련된 복수의 반송파를 지원하는 무선 통신 시스템에서 제어정보를 상향링크를 통해 송신하는 송신장치에 있어서,

상향물리제어채널(Physical Uplink Control Channel; PUCCH)을 통해 전송될 비트들을 획득하되, 무선 채널 상태를 나타내는 적어도 하나의 채널 상태 정보(Channel State Information; CSI) 비트 및 상기 복수의 반송파에 관련된 복수의 ACK/NACK 비트를 획득하는 제1 블록;

상기 복수의 ACK/NACK 비트를 제1 리드뮬러(Reed Muller) 코딩 블록을 사용하여 32 비트시퀀스로 부호화하고, 상기 제1 리드뮬러 코딩 블록에 의해 부호화된 32 비트시퀀스를 절단(truncation)하거나 순환 반복(circular repetition)하는 레이트 매칭(rate matching)을 수행하여 제1 비트시퀀스를 생성하는 제2 블록;

상기 적어도 하나의 CSI 비트를 제2 리드뮬러(Reed Muller) 코딩 블록을 사용하여 32 비트시퀀스로 부호화하고, 상기 제2 리드뮬러 코딩 블록에 의해 부호화된 32 비트시퀀스를 절단하거나 순환 반복하는 레이트 매칭을 수행하여 제2 비트시퀀스를 생성하는 제3 블록;

상기 제1 비트시퀀스 및 제2 비트시퀀스에 대하여 인터리빙(interleaving)을 수행하는 제4 블록; 및

상기 인터리빙된 비트시퀀스에 대해 변조를 수행하는 제5 블록

을 포함하되,

상기 제1 비트시퀀스 및 제2 비트시퀀스의 전체 길이는 48비트로 결정되고, 상기 인터리빙된 비트시퀀스의 전체 길이는 48비트로 결정되고,

상기 인터리빙된 비트시퀀스의 최초 24비트는 서브프레임의 제1 슬롯을 통해 전송되고, 상기 인터리빙된 비트시퀀스의 마지막 24비트는 상기 서브프레임의 제2 슬롯을 통해 전송되고,

상기 인터리빙된 비트시퀀스는 복수 개의 QPSK(Quadrature Phase Shift Keying) 심볼로 변조되고,

상기 제1 리드뮬러 코딩 블록 및 제2 리드뮬러 코딩 블록은 동일한 베이시스 시퀀스(basis sequences)를 기초로 부호화를 수행하는

제어정보를 상향링크를 통해 송신하는 장치.