WO2013075558A1 - 阵列基板、其控制方法及包括该阵列基板的显示面板 - Google Patents

阵列基板、其控制方法及包括该阵列基板的显示面板 Download PDF

Info

Publication number
WO2013075558A1
WO2013075558A1 PCT/CN2012/083027 CN2012083027W WO2013075558A1 WO 2013075558 A1 WO2013075558 A1 WO 2013075558A1 CN 2012083027 W CN2012083027 W CN 2012083027W WO 2013075558 A1 WO2013075558 A1 WO 2013075558A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
sub
line
switching device
control
Prior art date
Application number
PCT/CN2012/083027
Other languages
English (en)
French (fr)
Inventor
武延兵
Original Assignee
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US13/703,799 priority Critical patent/US9171520B2/en
Publication of WO2013075558A1 publication Critical patent/WO2013075558A1/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/332—Displays for viewing with the aid of special glasses or head-mounted displays [HMD]
    • H04N13/337—Displays for viewing with the aid of special glasses or head-mounted displays [HMD] using polarisation multiplexing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations

Definitions

  • Embodiments of the present invention relate to an array substrate, a method of controlling the same, and a display panel including the array substrate. Background technique
  • the fundamental principle of stereoscopic display is that the parallax produces stereoscopic, even if the left eye of the person sees the left eye image and the right eye sees the right eye image.
  • the left and right eye images are a pair of stereo image pairs with parallax.
  • a big way to achieve stereo is to use the serial type, that is, at the first moment, the display shows the left eye picture, at this time only the left eye of the viewer sees the display picture; at the second moment, the display shows the right eye picture, only let The viewer's right eye sees the display screen, and the persistence of the image in the retina of the human eye makes it possible for the left and right eyes to see the left and right eye images at the same time, thereby generating a stereoscopic feeling.
  • Another way to realize stereoscopic is parallel, that is, at the same time, a part of the pixels on the display display the content of the left-eye picture, and some of the pixels display the content of the right-eye picture, and the display of a part of the pixels is only performed by means of a grating, polarized glasses, or the like. It can be seen by the right eye, and the other part can only be seen by the left eye, resulting in a three-dimensional feeling.
  • Polarized glasses stereoscopic display is a mainstream technology in the field of stereoscopic display.
  • the basic structure of the polarized glasses stereoscopic display is to install a device that can adjust the direction of the polarized light in front of the display panel.
  • the device can be a phase difference plate, a liquid crystal cell, or other device that can adjust the direction of light emitted by different pixels.
  • the principle of the stereoscopic display of the phase difference plate is as shown in Fig. 1. From top to bottom, the screen is displayed on the display panel, the phase difference plate, the exit screen, and the polarized glasses for viewing.
  • one line shows the right eye image
  • one line shows the left eye picture
  • a phase difference plate is placed in front of it
  • one line is delayed by ⁇ /2
  • one line is delayed by 0, so that the polarization direction of the light emitted by the ⁇ /2 delayed pixel can be made.
  • Rotate 90. In this way, wearing polarized glasses with orthogonal polarization directions of the left and right eyes, the right eye can only see the light emitted by the right eye pixel, and the left eye can only see the light emitted by the left eye pixel, thereby generating a stereoscopic effect.
  • the technique of using an at retarder is the most popular.
  • the basic structure of the stereoscopic display is that after a precise alignment with the display panel, a phase difference plate is attached, and different phase delays can be generated by using different regions on the phase difference plate, so that light of different pixels is emitted in different polarization directions. The viewer can see the 3D effect when wearing polarized glasses.
  • Fig. 2 schematically shows a simplified principle of a polarized glasses type 3D display viewing angle narrow (only a simplified theoretical calculation, but can provide a directional conclusion), wherein DP is a display panel and PR is a phase difference plate.
  • a is the height of the pixel display area
  • b is the width of the vertical direction black matrix (BM)
  • c is the width of one stripe of the phase difference plate
  • h is the distance of the phase difference plate to the display panel
  • 6> is 3D
  • the viewing angle, p a + b
  • p is a fixed value, which is the pixel size.
  • a good 3D effect can only be seen in the narrow shaded area on the right, where angle ⁇ is an important parameter.
  • the calculation can be performed according to the simplified schematic shown in Fig. 2, and the 3D viewing angle satisfies the following relationship:
  • the scheme of the active black matrix (Active BM) is derived, and its structure is shown in Fig. 3.
  • one sub-pixel unit is divided into two upper and lower small pixels, i.e., the first sub-pixel 1 and the second sub-pixel 2, and are separately controlled.
  • the first sub-pixel 1 and the second sub-pixel 2 display the same content;
  • the second sub-pixel 2 is displayed as black, which is equivalent to widening the BM width b of the original pixel, thereby Can improve the 3D viewing angle.
  • the second sub-pixel 2 is controlled as an independent pixel, which causes the gate line of the display panel to become twice as large as the original, and the data signal line becomes twice as large as the original. Control costs and control difficulty.
  • Embodiments of the present invention can easily control the display panel to implement a movable black matrix.
  • An embodiment of the present invention provides an array substrate, including: a data line; a first gate line and a second gate line, the first gate line and the second gate line intersecting the data line to define a plurality of matrixes arranged in a matrix Asian image
  • Each of the sub-pixel structures includes a first sub-pixel and a second sub-pixel, and each of the first sub-pixel and the second sub-pixel includes a pixel electrode and a thin film transistor, and the respective thin film transistor
  • Each includes a gate, a source, a drain, and an active layer; a first control line insulated from the first gate line and the second gate line; and a first switching device for the first control line Controlling, connecting or disconnecting the first sub-pixel and the second sub-pixel corresponding to the first sub-pixel and the second sub-pixel in the same sub-pixel structure, wherein in each of the sub-pixel structures, the first gate line Connected to the first sub-pixel, the second gate line is connected to the second sub-pixel, and the first sub-pixel and
  • the first switching device is a first TFT (Thin Film Transistor), a gate of the first TFT is connected to the first control line, and a source and a drain are respectively connected to the first gate line and the second gate. line.
  • first TFT Thin Film Transistor
  • the array substrate further includes: a second control line, a third control line, and a second switching device, wherein the second switching device is configured to communicate or disconnect the second control under control of the third control line Line and second grid line.
  • the second switching device is a second TFT
  • a gate of the second TFT is connected to the third control line
  • a source and a drain are respectively connected to the second control line and the second gate line.
  • An embodiment of the present invention further discloses a control method for controlling the array substrate, comprising: applying a signal for turning on the first switching device to the first control line in a 2D display state, the first The switching device is turned on; the signal inputting the first gate line of the first sub-pixel is simultaneously input to the second gate line of the second sub-pixel; the data line is simultaneously given to the first sub-pixel and the second sub-pixel Charging; inserting a black screen when switching the 3D display state; applying a signal for turning off the first switching device to the first control line, the first switching device is turned off; signal input of the first gate line The first sub-pixel, the data line charges the first sub-pixel.
  • the method for controlling the array substrate of the embodiment of the present invention further includes: the second control line continuously inputting a signal for turning off the TFT in the second sub-pixel to the second gate line, in 2D In the display state, a signal for turning off the second switching device is applied to the third control line, the second switching device is turned off; and a signal for turning on the second switching device is applied in a 3D display state.
  • the third control line is described, and the second switching device is turned on.
  • the present invention also provides a display panel comprising: the above array substrate; a counter substrate, and The array substrates are opposed to each other to form a liquid crystal cell; a liquid crystal material is filled in the liquid crystal cell, wherein a pixel electrode of each sub-pixel structure of the array substrate is used to apply an electric field to control the degree of rotation of the liquid crystal material Thereby performing a display operation.
  • FIG. 1 is a schematic diagram showing the principle of realizing 3D display by using a phase difference plate in the prior art
  • FIG. 2 is a schematic diagram showing the relationship between the viewing angle of the 3D display and the size of the black matrix
  • FIG. 3 is a schematic structural view of an array substrate in which a movable black matrix is used in the prior art to increase a viewing angle, wherein (a) is an array substrate on which a movable black matrix is not used, and (b) is a movable activity.
  • FIG. 4 is a schematic structural view of an array substrate according to an embodiment of the present invention.
  • FIG. 5 is a schematic structural diagram of another array substrate according to an embodiment of the present invention. detailed description
  • Embodiment 1 of the present invention provides an example of an array substrate which can be used for a 3D display device, and an example of the array substrate will be described in detail below with reference to FIG.
  • the array substrate in this embodiment includes: a data line 10; a first gate line 3 and a second gate line 4, wherein the first gate line 3 and the second gate line 4 intersect with the data line 10
  • each sub-pixel structure includes a first sub-pixel 1 and a second sub-pixel 2
  • each of the first sub-pixel 1 and the second sub-pixel 2 includes a pixel electrode and a thin film transistor (TFT a respective thin film transistor including a gate, a source, a drain, and an active layer
  • TFT thin film transistor
  • the first gate line 3 is in the first sub-pixel 1 and the second sub- Between the pixels 2, the second gate line 4 is between the second sub-pixel 2 of the sub-pixel structure and the second sub-pixel of the adjacent sub-pixel structure.
  • the gate of the TFT of the first sub-pixel 1 is connected to the first gate line 3, and the gate of the TFT of the second sub-pixel 2 is connected to the second gate line 4, the first sub-pixel 1 and the second The sources of the TFTs of the sub-pixel 2 are all connected to the data line 10.
  • the first switching device 6 in this embodiment is a thin film transistor.
  • the first control line 5 is insulated from both the first gate line 3 and the second gate line 4.
  • the gate of the first switching device 6 is connected to the first control line 5, and the source and the drain are respectively connected to the first gate line 3 and the second gate corresponding to the first sub-pixel 1 and the second sub-pixel 2 in the same sub-pixel structure.
  • Line 4, the first switching device 6 is controlled to be turned on and off by the first control line 5, thereby causing the first gate line 3 and the second gate line 4 to be connected or disconnected.
  • an N-type TFT is taken as an example for description (when the P-type is used, the gate control signal has the opposite polarity), and in the 2D display state, the first control line 5 inputs a high voltage, and the first switching device 6 Turning on, the signal inputting the first gate line 3 of the first sub-pixel 1 is simultaneously input to the second gate line 4 of the second sub-pixel 2, and the data line 10 simultaneously charges the first sub-pixel 1 and the second sub-pixel 2 , to display the picture.
  • the screen When switching to the 3D display state, the screen is inserted into a black screen so that both the first sub-pixel 1 and the second sub-pixel 2 are displayed in black. Then, the first control line 5 inputs a low voltage, the first TFT 6 is turned off, the connection between the first gate line 3 and the second gate line 4 is disconnected, and the second gate line 4 does not obtain a high voltage signal, so that the second sub-pixel 2
  • the gate of the TFT in the middle is turned off without inputting a high potential, and the data line 10 cannot charge the second sub-pixel 2. Therefore, the second sub-pixel 2 displays black, thereby realizing the Active BM.
  • the "normal black mode" is used to make the second sub-pixel 2 better in the black state.
  • Normal black mode is typically used in IPS, FFS, and VA modes, which is black when no power is applied.
  • the embodiment of the present invention can more easily realize the control of the second sub-pixel by adding the first control line and the first switching device, thereby reducing the control difficulty of the movable black matrix, and also improving the vertical direction resolution. Effect.
  • the second control line, the third control line and the second switching device are added to prevent the gate voltage fluctuation of the second sub-pixel and reduce the leakage current of the second sub-pixel.
  • This embodiment provides an example of a method of controlling the array substrate of Embodiment 1 of the present invention.
  • the specific instructions are as follows:
  • a signal for turning on the first switching device 6, that is, a high voltage signal is applied to the first control line 5, so that the first switching device 6 is turned on;
  • the signal of the first gate line 3 is input only to the first sub-pixel 1, the TFT of the first sub-pixel 1 is turned on, and the data line 10 charges only the first sub-pixel 1.
  • control method reduces the control cost and the control difficulty, and also improves the 3D viewable angle.
  • Embodiment 3 of the present invention provides another example of an array substrate usable for a 3D display device, and an example of the array substrate will be described in detail below with reference to FIG.
  • the second sub-pixel 2 has a leakage current, and after the second gate line 4 is disconnected from the first gate line 3 of the first sub-pixel 1, the voltage changes, because the second The gate line 4 is floating, and then the gate line and the data line signal change beside it, and the charge is coupled to change the voltage on the second gate line 4, resulting in an increase in leakage current.
  • the array substrate in this embodiment adds the second control line 7, the third control line 8 and the second switching device to the embodiment 1, as shown in FIG.
  • the second switching device in this embodiment is the second TFT 9.
  • the gate of the second TFT 9 is connected to the third control line 8, the source and the drain are respectively connected to the second control line 7 and the second gate line 4, and the second TFT 9 is controlled to be turned on and off by the third control line 8, thereby making the second The control line 7 and the second gate line 4 are connected or disconnected.
  • VGL low voltage
  • the third control line 8 inputs a low voltage
  • the second TFT 9 is turned off
  • the second control The line 7 and the second gate line 4 are not connected.
  • the first control line 5 inputs a high voltage
  • the first TFT 6 is turned on
  • the signal input to the first gate line 3 of the first sub-pixel 1 is simultaneously input to the second gate line 4 of the second sub-pixel 2.
  • the data line 10 simultaneously charges the first sub-pixel 1 and the second sub-pixel 2 to display a picture.
  • the screen When switching to the 3D display state, the screen is inserted into a black screen so that both the first sub-pixel 1 and the second sub-pixel 2 are displayed in black. Then, the first control line 5 is input with a low voltage, the first TFT 6 is turned off, the connection between the first gate line 3 and the second gate line 4 is disconnected, and the second gate line 4 is not subjected to a high voltage signal. At the same time, the third control line 8 inputs a high voltage, and turns on the second TFT 9, and the gate of the second sub-pixel 2 communicates with the second control line 7 through the second gate line 4 to the gate of the second sub-pixel 2.
  • the "normal black mode" is used to make the second sub-pixel 2 better in the black state.
  • Normal black mode is typically used in IPS, FFS, and VA modes, which is black when no power is applied.
  • the embodiment of the present invention can more easily realize the control of the second sub-pixel by adding the first control line and the first switching device, thereby reducing the control difficulty of the movable black matrix, and also improving the vertical direction resolution.
  • the effect of increasing the second control line, the third control line and the second switching device prevents the gate voltage variation of the second sub-pixel and reduces the leakage current of the second sub-pixel.
  • the embodiment provides a method for controlling the array substrate according to Embodiment 3 of the present invention, which is specifically described as follows:
  • the second control line 7 continuously inputs a low voltage signal (the low voltage signal turns off the TFT in the second sub-pixel 2) to the second gate.
  • Line 4 the low voltage signal turns off the TFT in the second sub-pixel 2.
  • a signal for turning off the second TFT 9, that is, a low voltage signal is applied to the third control line 8, and the second TFT 9 is turned off, so that the second control line 7 and the second gate line 4 are not connected;
  • the signal of the first gate line 3 is input to the first sub-pixel 1, and the data line 10 charges the first sub-pixel 1.
  • the control method reduces the control cost and the control difficulty, and also improves the 3D viewable angle.
  • the second control line is added.
  • the third control line 8 and the second TFT 9 avoid the gate voltage variation of the second sub-pixel 2 and reduce the leakage current of the second sub-pixel 2.
  • the embodiment provides a display panel comprising the array substrate of Embodiment 1 or Embodiment 3.
  • An example of the display panel is a liquid crystal display panel in which an array substrate and an opposite substrate are opposed to each other to form a liquid crystal cell in which a liquid crystal material is filled.
  • the opposite substrate is, for example, a color film substrate.
  • the pixel electrode of each sub-pixel structure of the array substrate is used to apply an electric field to control the degree of rotation of the liquid crystal material to perform a display operation.
  • the liquid crystal display panel further includes a backlight that provides backlighting for the array substrate.
  • Another example of the display panel is an organic electroluminescent display panel in which each of the array substrates operates.
  • the present invention also provides a 3D display device whose display panel is the display panel in Embodiment 5.
  • a display signal interface corresponding to the first control line 5, the second control line 7, and the third control line 8 is also provided in the display device.
  • the display device increases the 3D viewable angle in the 3D display state.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

一种阵列基板，包括：数据线（10）；第一栅线（3）和第二栅线（4），第一栅线（3）和第二栅线（4）与数据线（10）相交叉而限定了排列为矩阵的多个亚像素结构，每个亚像素结构包括第一亚像素（1）和第二亚像素（2），而且所述第一亚像素（1）和所述第二亚像素（2）的每个都包括像素电极和薄膜晶体管，各自的所述薄膜晶体管都包括栅极、源极、漏极和有源层；第一控制线（5），与所述第一栅线（3）和第二栅线（4）绝缘；以及第一开关器件（6），用于在所述第一控制线（5）的控制下连通或断开同一亚像素结构中与第一亚像素（1）和第二亚像素（2）对应的第一栅线（3）和第二栅线（4），其中在每个所述亚像素结构中，所述第一栅线（3）与所述第一亚像素（1）相连，所述第二栅线（4）与所述第二亚像素（2）相连，且所述第一亚像素（1）和所述第二亚像素（2）连接到同一数据线（10）。

Description

阵列基板、 其控制方法及包括该阵列基板的显示面板 技术领域
本发明的实施例涉及一种阵列基板、 其控制方法及包括该阵列基板的显 示面板。 背景技术
立体显示已经成为显示领域的一大趋势。 而立体显示的根本原理就是视 差产生立体， 即使人的左眼看到左眼图片， 右眼看到右眼图片。 其中左右眼 图片为有视差的一对立体图像对。
实现立体的一大方法是釆用串行式， 即在第一时刻， 显示器显示左眼画 面， 此时只让观看者的左眼看到显示画面； 第二时刻，显示器显示右眼画面， 只让观看者的右眼看到显示画面， 利用图像在人眼视网膜的暂留性， 使人感 觉到是左右眼同时看到了左右眼画面， 从而产生立体感觉。
另外一种实现立体的方式是并行式的， 即在同一时刻， 显示器上一部分 像素显示左眼画面的内容，一部分像素显示右眼画面的内容，通过光栅，偏光 眼镜等方式使一部分像素的显示只能被右眼看到，另一部分只能被左眼看到， 从而产生立体的感觉。
偏光眼镜式立体显示是当今立体显示领域的一种主流技术， 偏光眼镜式 立体显示器的基本结构是在显示面板前安装一个可以调节出射光偏光方向的 器件。 这种器件可以是一块相位差板， 也可以是一块液晶盒， 或者其它可以 调节不同像素出射光偏光方向的器件。相位差板立体显示的原理如图 1所示， 从上到下依次为： 显示面板显示的画面、 相位差板、 出射画面及观看用的偏 光眼镜。 显示面板上， 一行显示右眼图， 一行显示左眼图， 在其前面放置一 块相位差板， 一行 λ/2延迟， 一行 0延迟， 这样就可以使 λ/2延迟的像素出 射光的偏光方向旋转 90。。 这样， 戴着左右眼偏振方向正交的偏光眼镜， 就 可以右眼只看到右眼像素发出的光， 左眼只看到左眼像素发出的光， 从而产 生立体效果。 在多种偏光眼镜立体显示中， 釆用相位差板 ( attern retarder )的技术又 最受青睐。 这种立体显示器的基本结构是在与显示面板精确对位后， 贴附一 块相位差板， 利用相位差板上不同区域可以产生不同的相位延迟， 从而使不 同像素的光以不同偏振方向出射，观看者佩带偏光眼镜就可以看到 3D效果。
但是这种 3D显示的缺点之一是垂直方向上的观看视角很小 （其它偏光 目艮镜式 3D显示都有这个缺点）。 图 2示意性示出了偏光眼镜式 3D显示观看 视角窄的简化原理（仅仅是简化的理论计算，但可以提供方向性的结论）， 其 中 DP为显示面板， PR为相位差板。 图 2中， a为像素显示区的高度， b为 垂直方向黑矩阵（BM ) 的宽度， c为相位差板的一个条紋宽度， h为相位差 板到显示面板的距离， 6>为 3D可视角度， p = a + b, 且 p为定值， 为像素尺 寸。 只有在右边狭小的阴影区域才能看到良好的 3D效果， 这里， 角度 Θ是 重要参数。可以根据图 2示出的简化原理图进行计算， 3D可视角度 满足以 下关系式：
Θ 2p + b - 2c
tan— =―
2 2h 由以上关系式可以看出： 6>随着 BM的宽度 b的增加而增大，， 由此， 引 出了活动式黑矩阵（Active BM )的方案， 其结构如图 3所示。 在图 3所示的 的方案中， 一个亚像素单元被分成上下两个小像素， 即第一亚像素 1和第二 亚像素 2, 并进行分别控制。 当实施 2D显示时， 第一亚像素 1和第二亚像素 2显示相同的内容； 当实施 3D显示时， 第二亚像素 2显示为黑，相当于增宽 了原来像素的 BM宽度 b, 从而可以提高 3D观看角度。
但在一般的 active BM方案中， 第二亚像素 2被当成一个独立的像素来 控制， 这样就会造成显示面板的栅线变成原来的两倍， 数据信号线变成原来 的两倍， 增加了控制成本和控制难度。 发明内容
本发明的实施例可以容易地控制显示面板， 实现活动式黑矩阵。
本发明的实施例提供了一种阵列基板， 包括： 数据线； 第一栅线和第二 栅线， 第一栅线和第二栅线与数据线相交叉而限定了排列为矩阵的多个亚像 素结构， 每个亚像素结构包括第一亚像素和第二亚像素， 而且所述第一亚像 素和所述第二亚像素的每个都包括像素电极和薄膜晶体管， 各自的所述薄膜 晶体管都包括栅极、 源极、 漏极和有源层； 第一控制线， 与所述第一栅线和 第二栅线绝缘； 以及第一开关器件， 用于在所述第一控制线的控制下连通或 断开同一亚像素结构中的第一亚像素和第二亚像素对应的第一栅线和第二栅 线， 其中在每个所述亚像素结构中， 所述第一栅线与所述第一亚像素相连， 所述第二栅线与所述第二亚像素相连， 且所述第一亚像素和所述第二亚像素 连接到同一数据线。
作为示例， 所述第一开关器件为第一 TFT ( Thin Film Transistor ), 所述第 一 TFT的栅极连接所述第一控制线， 源漏极分别连接所述第一栅线和第二栅 线。
作为示例， 阵列基板还包括： 第二控制线、 第三控制线和第二开关器件， 所述第二开关器件用于在所述第三控制线的控制下连通或断开所述第二控制 线和第二栅线。
作为示例， 所述第二开关器件为第二 TFT, 所述第二 TFT的栅极连接所 述第三控制线， 源漏极分别连接所述第二控制线和第二栅线。
本发明的实施例还公开了一种控制上述阵列基板的控制方法， 包括： 在 2D显示状态下， 施加使所述第一开关器件导通的信号给所述第一控制线， 所 述第一开关器件导通； 输入所述第一亚像素的第一栅线的信号同时输入所述 第二亚像素的第二栅线； 所述数据线同时给所述第一亚像素和第二亚像素充 电； 切换 3D显示状态时， 插入一副黑画面； 施加使所述第一开关器件关闭的 信号给所述第一控制线， 所述第一开关器件关闭； 所述第一栅线的信号输入 所述第一亚像素， 数据线给所述第一亚像素充电。
作为示例， 本发明的实施例的上述阵列基板的控制方法， 还包括： 所述 第二控制线持续输入使所述第二亚像素中的 TFT 关闭的信号给所述第二栅 线，在 2D显示状态下，施加使所述第二开关器件关闭的信号给所述第三控制 线， 所述第二开关器件关闭； 在 3D显示状态下施加使所述第二开关器件导 通的信号给所述第三控制线， 所述第二开关器件导通。
本发明还提供了一种显示面板， 包括： 以上的阵列基板； 对置基板， 与 所述阵列基板彼此对置以形成液晶盒； 液晶材料， 填充在所述液晶盒中， 其 中阵列基板的每个亚像素结构的像素电极用于施加电场对所述液晶材料的旋 转的程度进行控制从而进行显示操作。 附图说明
为了更清楚地说明本发明实施例的技术方案， 下面将对实施例的附图作 简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例， 而非对本发明的限制。
图 1是现有技术中釆用相位差板实现 3D显示的原理示意图；
图 2是 3D显示的观看视角与黑矩阵大小的关系示意图；
图 3是现有技术中釆用的活动式黑矩阵的方式来增大视角的阵列基板结 构示意图， 其中 （a )为未釆用活动式黑矩阵的阵列基板， ( b )为釆用活动式 黑矩阵的阵列基板；
图 4是本发明实施例的一种阵列基板结构示意图；
图 5是本发明实施例的另一种阵列基板结构示意图。 具体实施方式
为使本发明实施例的目的、 技术方案和优点更加清楚， 下面将结合本发 明实施例的附图，对本发明实施例的技术方案进行清楚、 完整地描述。显然， 所描述的实施例是本发明的一部分实施例， 而不是全部的实施例。 基于所描 述的本发明的实施例， 本领域普通技术人员在无需创造性劳动的前提下所获 得的所有其他实施例， 都属于本发明保护的范围。
实施例 1
本发明的实施例 1提供一种可用于 3D显示设备的阵列基板的示例，下面参 考图 4对该阵列基板的示例进行详细说明。
作为示例附图中仅示出了两个亚像素结构， 但是本领域的技术人员可以 理解的是， 对于阵列基板上其他亚像素结构也同样适用。
如图 4所示， 本实施例中的阵列基板包括： 数据线 10; 第一栅线 3和第二 栅线 4， 其中第一栅线 3和第二栅线 4与数据线 10相交叉而由此限定了排列为矩 阵的多个亚像素结构； 每个亚像素结构包括第一亚像素 1和第二亚像素 2, 而 且第一亚像素 1和第二亚像素 2的每个都包括像素电极和薄膜晶体管 （ TFT ), 各自的薄膜晶体管都包括栅极、 源极、 漏极和有源层； 第一控制线 5; 以及第 一开关器件 6, 其中第一栅线 3在第一亚像素 1和第二亚像素 2之间， 第二栅线 4 在该亚像素结构的第二亚像素 2与相邻亚像素结构的第二亚像素之间。
在每一个亚像素结构中，第一亚像素 1的 TFT的栅极连接第一栅线 3, 第二 亚像素 2的 TFT的栅极连接第二栅线 4, 第一亚像素 1和第二亚像素 2的 TFT的源 极都与数据线 10相连。 优选地， 本实施例中的第一开关器件 6是薄膜晶体管。 第一控制线 5与第一栅线 3和第二栅线 4都绝缘。 第一开关器件 6的栅极连接第 一控制线 5, 源漏极分别连接同一个亚像素结构中的与第一亚像素 1和第二亚 像素 2对应的第一栅线 3和第二栅线 4， 第一开关器件 6由第一控制线 5控制其通 断， 从而使第一栅线 3和第二栅线 4连通或断开。
以下示例性地描述该阵列基板的操作：
本实施例中， 以 N型 TFT为例进行说明 （当为 P型时， 其栅极控制信号极 性相反）， 在 2D显示状态下， 第一控制线 5输入高电压， 第一开关器件 6导通， 输入第一亚像素 1的第一栅线 3的信号同时输入第二亚像素 2的第二栅线 4， 此 时数据线 10同时给第一亚像素 1和第二亚像素 2充电， 以显示画面。
在切换成 3D显示状态时， 画面插入一幅黑画面，使第一亚像素 1和第二亚 像素 2都显示黑色。 然后第一控制线 5输入低电压， 第一 TFT 6关闭， 使第一栅 线 3与第二栅线 4的连接断开， 第二栅线 4未得到高电压信号，使得第二亚像素 2 中的 TFT的栅极没有输入高电位而关闭， 数据线 10不能为第二亚像素 2充电。 因此， 第二亚像素 2显示黑色， 从而实现了 Active BM。
优选地， 釆用"常黑模式"， 可以使第二亚像素 2更好地保持在黑状态。 常 黑模式通常在 IPS, FFS和 VA模式中釆用， 即在不加电时， 显示为黑色。
有益效果
本发明的实施例通过增加第一控制线和第一开关器件， 更加容易地实现 对第二亚像素的控制， 从而降低了活动式黑矩阵的控制难度， 而且也达到了 提高竖直方向分辨率的效果。 增加第二控制线、 第三控制线和第二开关器件， 防止了第二亚像素的栅极电压变动， 减小了第二亚像素的漏电流。 实施例 2
本实施例提供了本发明实施例 1 的阵列基板的控制方法的示例。 具体说 明如下：
在 2D显示状态下， 施加使第一开关器件 6导通的信号， 即高电压信号 给第一控制线 5, 使得第一开关器件 6导通；
向第一亚像素 1的第一栅线 3的输入信号， 则这时该信号也输入到第二 亚像素 2的第二栅线 4, 由此第一亚像素 1和第二亚像素 2的 TFT同时导通； 数据线 10同时给第一亚像素 1和第二亚像素 2充电。
由 2D显示状态切换到 3D显示状态时， 插入一副黑画面；
然后，施加使第一开关器件 6关闭的信号，即低电压信号给第一控制线 5 , 第一开关器件 6关闭。
第一栅线 3的信号仅输入到第一亚像素 1 , 第一亚像素 1的 TFT导通， 数据 线 10仅给第一亚像素 1充电。
该控制方法相对于传统的控制方法， 降低了控制成本和控制难度， 且同 样提高了 3D可观看角度。
实施例 3
本发明的实施例 3提供另一种可用于 3D显示设备的阵列基板的示例，下面 参考图 5对该阵列基板的示例进行详细说明。
由于在实际工作中， 第二亚像素 2会有漏电流， 而其第二栅线 4在与第一 亚像素 1的第一栅线 3的连接断开后， 电压会发生变动， 因为第二栅线 4是悬空 的， 那么它旁边的栅线和数据线信号变化， 会耦合产生电荷， 改变第二栅线 4 上的电压， 导致漏电流增大。 为了避免以上现象， 本实施例中的阵列基板在 实施例 1的基础上增加了第二控制线 7、 第三控制线 8及第二开关器件， 如图 5 所示。 优选地， 本实施例中的第二开关器件是第二 TFT 9。 第二 TFT 9的栅极 连接第三控制线 8, 源漏极分别连接第二控制线 7和第二栅线 4, 第二 TFT 9由 第三控制线 8控制其通断， 从而使第二控制线 7和第二栅线 4连通或断开。
以下示例性地描述该阵列基板的操作： (同样以 N型 TFT为例 ):
工作时， 第二控制线 7持续输入低电压 （VGL )。
在 2D显示状态下， 第三控制线 8输入低电压， 第二 TFT9关闭， 第二控制 线 7和第二栅线 4未连通。 第一控制线 5输入高电压， 第一 TFT6导通， 输入第一 亚像素 1的第一栅线 3的信号同时输入第二亚像素 2的第二栅线 4。 此时数据线 10同时给第一亚像素 1和第二亚像素 2充电， 以显示画面。
在切换成 3D显示状态时， 画面插入一幅黑画面，使第一亚像素 1和第二亚 像素 2都显示为黑色。 然后， 第一控制线 5输入低电压， 第一 TFT 6关闭， 使第 一栅线 3与第二栅线 4的连接断开， 第二栅线 4未得到高电压信号。 同时， 第三 控制线 8输入高电压， 导通第二 TFT 9, 此时第二亚像素 2的栅极通过第二栅线 4与第二控制线 7连通， 向第二亚像素 2的栅极持续输入低电压， 使得第二亚像 素 2中的 TFT的栅极没有输入高电位而关闭， 数据线 10不能为第二亚像素 2充 电， 因此， 第二亚像素 2显示黑色， 从而起到了 Active BM的作用。 对第二亚 的漏电流增大。
优选地， 釆用"常黑模式"， 可以使第二亚像素 2更好地保持在黑状态。 常 黑模式通常在 IPS, FFS和 VA模式中釆用， 即在不加电时， 显示为黑色。
有益效果
本发明的实施例通过增加第一控制线和第一开关器件， 更加容易地实现 对第二亚像素的控制， 从而降低了活动式黑矩阵的控制难度， 而且也达到了 提高竖直方向分辨率的效果； 增加第二控制线、 第三控制线和第二开关器件， 防止了第二亚像素的栅极电压变动， 减小了第二亚像素的漏电流。
实施例 4
本实施例提供了本发明实施例 3的阵列基板的控制方法， 具体说明如下： 第二控制线 7持续输入低电压信号 (低电压信号使第二亚像素 2中的 TFT 关闭）给第二栅线 4,
在 2D显示状态下，施加使第二 TFT 9关闭的信号， 即低电压信号给第三 控制线 8, 第二 TFT 9关闭， 使得第二控制线 7与第二栅线 4未连通；
施加使第一 TFT 6导通的信号， 即高电压信号给第一控制线 5 ,第一 TFT 6导通；
输入第一亚像素 1的第一栅线 3的信号同时输入第二亚像素 2的第二栅 线 4; 数据线 10同时给第一亚像素 1和第二亚像素 2充电。
切换到 3D显示状态时， 插入一副黑画面；
施加使第一 TFT 6关闭的信号， 即低电压信号给第一控制线 5,第一 TFT 6关闭。
施加使第二 TFT 9导通的信号， 即高电压信号给第三控制线 8,第二 TFT
9导通， 此时第二控制线 7的低电压信号输入第二栅线 4, 使得第二亚像素 2 中的 TFT关闭。
第一栅线 3的信号输入第一亚像素 1 , 数据线 10给第一亚像素 1充电。 该控制方法相对于传统的控制方法， 降低了控制成本和控制难度， 且同 样提高了 3D可观看角度，相对于实施例 2的控制方法， 由于增加了第二控制线
7、 第三控制线 8及第二 TFT 9, 避免了第二亚像素 2栅极电压变动， 减小了第 二亚像素 2的漏电流。
实施例 5
本实施例提供了一种显示面板， 该显示面板包括实施例 1或实施例 3中 的阵列基板。
该显示面板的一个示例为液晶显示面板， 其中， 阵列基板与对置基板彼 此对置以形成液晶盒， 在液晶盒中填充有液晶材料。 该对置基板例如为彩膜 基板。 阵列基板的每个亚像素结构的像素电极用于施加电场对液晶材料的旋 转的程度进行控制从而进行显示操作。 在一些示例中， 该液晶显示面板还包 括为阵列基板提供背光的背光源。
该显示面板的另一个示例为有机电致发光显示面板，其中阵列基板的每个 示操作。
实施例 6
本发明还提供了一种 3D显示设备，该显示设备的显示面板为实施例 5中的 显示面板。 显示设备中还设有与第一控制线 5、 第二控制线 7及第三控制线 8相 应的控制信号接口。 该显示设备在 3D显示状态下提高了 3D可观看角度。
以上实施方式仅用于说明本发明， 而并非对本发明的限制， 有关技术领 域的普通技术人员， 在不脱离本发明的精神和范围的情况下， 还可以做出各 种变化和变型， 因此所有等同的技术方案也属于本发明的范畴， 本发明的专 利保护范围应由权利要求限定。

Claims

1、 一种阵列基板， 包括：
数据线；
第一栅线和第二栅线， 第一栅线和第二栅线与所述数据线相交叉而限定 排列为矩阵的多个亚像素结构；
每个亚像素结构包括第一亚像素和第二亚像素， 而且所述第一亚像素和 所述第二亚像素的每个都包括像素电极和薄膜晶体管， 各自的所述薄膜晶体 管都包括栅极、 源极、 漏极和有源层；
第一控制线， 与所述第一栅线和第二栅线绝缘； 以及
第一开关器件， 用于在所述第一控制线的控制下连通或断开同一亚像素 结构中的第一亚像素和第二亚像素对应的第一栅线和第二栅线，
其中在每个所述亚像素结构中， 所述第一栅线与所述第一亚像素相连， 所述第二栅线与所述第二亚像素相连， 且所述第一亚像素和所述第二亚像素 连接到同一数据线。
2、 如权利要求 1所述的阵列基板， 其中所述第一开关器件为第一 TFT, 所述第一 TFT的栅极连接所述第一控制线， 源漏极分别连接所述第一栅线和 第二栅线。
3、 如权利要求 1所述的阵列基板， 还包括： 第二控制线、 第三控制线和 第二开关器件， 所述第二开关器件用于在所述第三控制线的控制下连通或断 开所述第二控制线和第二栅线。
4、 如权利要求 3所述的阵列基板， 其中所述第二开关器件为第二 TFT, 所述第二 TFT的栅极连接所述第三控制线， 源漏极分别连接所述第二控制线 和第二栅线。
5、 一种权利要求 1所述的阵列基板的控制方法， 包括： 在 2D显示状态 下，
施加使所述第一开关器件导通的信号给所述第一控制线， 所述第一开关 器件导通；
输入所述第一亚像素的第一栅线的信号同时输入所述第二亚像素的第二 栅线；
所述数据线同时给所述第一亚像素和第二亚像素充电；
切换到 3D显示状态时， 插入一副黑画面；
施加使所述第一开关器件关闭的信号给所述第一控制线， 所述第一开关 器件关闭；
所述第一栅线的信号仅输入所述第一亚像素， 所述数据线给所述第一亚 像素充电。
6、 如权利要求 5所述的阵列基板的控制方法， 其中该阵列基板还包括： 第二控制线、 第三控制线和第二开关器件， 所述第二开关器件用于在所 述第三控制线的控制下连通或断开所述第二控制线和第二栅线。
7、 如权利要求 6所述的阵列基板的控制方法， 还包括：
所述第二控制线持续输入使所述第二亚像素中的 TFT关闭的信号给所述 第二栅线；
在 2D显示状态下，
施加使所述第二开关器件关闭的信号给所述第三控制线， 所述第二开关 器件关闭；
在 3D显示状态下，
施加使所述第二开关器件导通的信号给所述第三控制线， 所述第二开关 器件导通。
8、 一种显示面板， 包括：
权利要求 1所述的阵列基板；
对置基板， 与所述阵列基板彼此对置以形成液晶盒；
液晶材料， 填充在所述液晶盒中，
其中阵列基板的每个亚像素结构的像素电极用于施加电场对所述液晶材 料的旋转的程度进行控制从而进行显示操作。
9、 如权利要求 8所述的显示面板， 其中所述对置基板为彩膜基板。
10、 如权利要求 8所述的显示面板， 还包括为所述阵列基板提供背光的 背光源。
PCT/CN2012/083027 2011-11-21 2012-10-16 阵列基板、其控制方法及包括该阵列基板的显示面板 WO2013075558A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/703,799 US9171520B2 (en) 2011-11-21 2012-10-16 Array substrate, method for controlling the same and display panel including the array substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201110372401.6 2011-11-21
CN201110372401.6A CN102654701B (zh) 2011-11-21 2011-11-21 阵列基板、显示面板及显示设备

Publications (1)

Publication Number Publication Date
WO2013075558A1 true WO2013075558A1 (zh) 2013-05-30

Family

ID=46730340

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2012/083027 WO2013075558A1 (zh) 2011-11-21 2012-10-16 阵列基板、其控制方法及包括该阵列基板的显示面板

Country Status (2)

Country Link
CN (1) CN102654701B (zh)
WO (1) WO2013075558A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102654701B (zh) * 2011-11-21 2014-06-11 京东方科技集团股份有限公司 阵列基板、显示面板及显示设备
US9171520B2 (en) 2011-11-21 2015-10-27 Boe Technology Group Co., Ltd. Array substrate, method for controlling the same and display panel including the array substrate
CN103926763B (zh) * 2013-03-07 2017-04-19 厦门天马微电子有限公司 阵列基板、液晶显示装置和图像显示方法
KR102052317B1 (ko) 2013-11-26 2019-12-05 엘지디스플레이 주식회사 유기발광표시장치 및 그 구동 방법
CN103631023A (zh) * 2013-11-29 2014-03-12 南京中电熊猫液晶显示科技有限公司 一种2d/3d液晶显示面板及其控制方法
CN103943032B (zh) * 2014-04-01 2016-03-02 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN104269153A (zh) * 2014-10-24 2015-01-07 深圳市华星光电技术有限公司 液晶显示面板及其驱动结构和驱动方法
CN106991966A (zh) * 2017-05-27 2017-07-28 京东方科技集团股份有限公司 阵列基板及驱动方法、显示面板和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006100950A1 (ja) * 2005-03-22 2006-09-28 Sharp Kabushiki Kaisha 表示装置ならびにその駆動回路および駆動方法
CN101867836A (zh) * 2009-04-17 2010-10-20 乐金显示有限公司 图像显示设备
CN102081911A (zh) * 2009-11-30 2011-06-01 乐金显示有限公司 立体图像显示设备及其驱动方法
CN102193260A (zh) * 2010-03-17 2011-09-21 乐金显示有限公司 图像显示装置
CN102654701A (zh) * 2011-11-21 2012-09-05 京东方科技集团股份有限公司 阵列基板、显示面板及显示设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006100950A1 (ja) * 2005-03-22 2006-09-28 Sharp Kabushiki Kaisha 表示装置ならびにその駆動回路および駆動方法
CN101867836A (zh) * 2009-04-17 2010-10-20 乐金显示有限公司 图像显示设备
CN102081911A (zh) * 2009-11-30 2011-06-01 乐金显示有限公司 立体图像显示设备及其驱动方法
CN102193260A (zh) * 2010-03-17 2011-09-21 乐金显示有限公司 图像显示装置
CN102654701A (zh) * 2011-11-21 2012-09-05 京东方科技集团股份有限公司 阵列基板、显示面板及显示设备

Also Published As

Publication number Publication date
CN102654701B (zh) 2014-06-11
CN102654701A (zh) 2012-09-05

Similar Documents

Publication Publication Date Title
WO2013075558A1 (zh) 阵列基板、其控制方法及包括该阵列基板的显示面板
TWI379584B (en) Image display device
CN102628999B (zh) 一种3d显示方法及显示装置
US9171520B2 (en) Array substrate, method for controlling the same and display panel including the array substrate
CN103698929A (zh) 液晶显示元件、图像显示装置、驱动图像显示装置的方法和便携式设备
KR20110038936A (ko) 입체영상표시장치
US9894349B2 (en) 3D display method for displaying 3D images and display device
TW201246915A (en) Image display device
JP2016525708A (ja) アレイ基板及び液晶表示パネル
WO2014198104A1 (zh) 双层结构液晶透镜及三维显示装置
TW201319674A (zh) 立體影像顯示器
US8338711B2 (en) Display device and manufacturing method thereof
WO2013127205A1 (zh) 显示设备及其驱动方法
KR102144733B1 (ko) 입체 영상 디스플레이 장치
JP6240079B2 (ja) 画素構造及びその制御方法、並びにディスプレイパネル
CN102778777B (zh) 立体影像显示器的显示面板
CN103033963B (zh) 立体图像显示器
TWI502247B (zh) 裸視立體顯示裝置及其顯示方法
KR20130081462A (ko) 표시 장치
KR101838297B1 (ko) 듀얼 게이트 박막트랜지스터를 포함하는 입체영상 표시패널
KR101469474B1 (ko) 표시 장치
JP2004302315A (ja) 液晶表示装置
US9548038B2 (en) 3D display driving method, image processing method and 3D display device
TW201317633A (zh) 立體顯示器
TWI551888B (zh) 可旋轉３ｄ顯示器

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 13703799

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12851697

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12851697

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205 DATED 23/01/2015)

122 Ep: pct application non-entry in european phase

Ref document number: 12851697

Country of ref document: EP

Kind code of ref document: A1