WO2013072989A1 - Frame delivery path selection method, network system and switches - Google Patents

Frame delivery path selection method, network system and switches Download PDF

Info

Publication number
WO2013072989A1
WO2013072989A1 PCT/JP2011/076201 JP2011076201W WO2013072989A1 WO 2013072989 A1 WO2013072989 A1 WO 2013072989A1 JP 2011076201 W JP2011076201 W JP 2011076201W WO 2013072989 A1 WO2013072989 A1 WO 2013072989A1
Authority
WO
WIPO (PCT)
Prior art keywords
frame
port
information
switch
physical
Prior art date
Application number
PCT/JP2011/076201
Other languages
French (fr)
Japanese (ja)
Inventor
佑介 西
小川　祐紀雄
匡通 坂田
さゆり 金子
高田　治
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to PCT/JP2011/076201 priority Critical patent/WO2013072989A1/en
Publication of WO2013072989A1 publication Critical patent/WO2013072989A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/44—Star or tree networks

Definitions

  • the present invention relates to a frame delivery route selection method, a network system, and a switch for selecting a delivery route of a frame in consideration of traffic load distribution in a network system.
  • the Fat Tree configuration is a configuration in which the root portion of the normal Tree configuration is multiplexed.
  • the tree configuration is a network topology that branches from one route, and has a feature that traffic tends to concentrate near one route.
  • the Fat Tree configuration is a topology that reduces network congestion by multiplexing.
  • Multipath technology can be applied to this Fat Tree configuration.
  • the multipath technique is a technique for distributing a load in a network by simultaneously using a plurality of paths (paths) when transmitting data (frames), for example.
  • Patent Document 1 describes an invention for determining a path to be actually used from a plurality of paths based on a usable bandwidth of a path.
  • hash calculation is performed using transmission data information (source MAC (Media Access Control Address) address, etc.) as a key of a hash function, and a value obtained by the hash calculation is associated with a port in advance. The port to transmit the transmission data is determined.
  • source MAC Media Access Control Address
  • the transmission queue is selected from a transmission node having a transmission queue corresponding to each of a plurality of links to a single or a plurality of reception nodes.
  • the transmission queue can be selected using the default information.
  • the value resulting from the extracted information is converted into an output value using a function that is uniquely determined depending on the input and can obtain a random output without bias. And selecting a transmission queue corresponding to one link among the plurality of links based on the output value and the number of links, or in addition to the usable bandwidth of each of the plurality of links.
  • the transmission node includes a temporary storage queue that temporarily stores frames, stores frames to be transmitted in the temporary storage queue, and blocks the plurality of links.
  • the number of unlinked links and / or the usable bandwidth of each of the unoccupied links are periodically monitored, and if neither the number of links or / and the usable bandwidth changes, the temporary When the frames stored in the storage queue are sequentially extracted from the head, and either the number of links or / and the usable bandwidth change, the delay time is set based on the amount of frames stored in the transmission queue and the bandwidth of the link.
  • the invention described in Patent Document 1 selects a path proportional to the usable bandwidth by determining a value obtained by hash calculation associated with each port in proportion to the usable bandwidth of each port. According to the invention described in Patent Document 1, it is possible to solve the problem that traffic concentrates on a specific path.
  • a network system including a plurality of lower switches and a plurality of upper switches having a Fat Tree configuration
  • each selected upper switch is Since FDB cannot be learned, flooding occurs every time data is transmitted, and network performance may be degraded.
  • the address learning method is an address learning method executed by a switch operating as a terminal switch in a multistage connection network of switches, and is a lower layer connected to a port.
  • a first output destination port to which the packet transfer destination switch is connected is identified from the first hash value for the destination address of the packet by a predetermined hash function, and the packet is A step of outputting from the first output destination port, and a learning process for storing the source address of the packet in a database that stores the identifier of the port in association with the address of the lower layer device connected to the port And a transmission source address of the packet by a predetermined hash function.
  • a second output destination port to which an upper layer switch to which the source address of the packet is to be learned from the second hash value is specified, and the learning packet for the packet is designated as the second output destination port. And outputting from.
  • the address learning method according to the second aspect of the technique described in Patent Document 2 is an address learning method executed by a switch operating as a switch of the highest hierarchy in a multistage connection network of switches, For a packet received from a connected lower layer switch, a step of identifying whether the packet is a learning packet for a transmission source address or a packet to be transferred; A learning process is performed to register the source address in a database that stores the identifier of the port and the address of the lower layer switch connected to the port or the device connected to the lower level switch in association with each other. If it is a packet to be transferred and the packet to be transferred, Scan search to identify the destination port, and outputting the packet to be transferred from the destination port.
  • an address learning method is an address learning method executed by a switch in an intermediate layer other than the uppermost layer and the lowermost layer switch in a multistage connection network of switches.
  • a packet received from a lower layer switch connected to the port a step for identifying whether the packet is a learning packet for a transmission source address or a packet to be transferred; and a learning packet for a transmission source address.
  • the source address of the packet is registered in a database that stores the identifier of the port in association with the address of the device connected to the lower layer switch connected to the port or the lower level switch.
  • the source address A first hash value is calculated by a predetermined hash function for the first hash value, and a first output destination port corresponding to the first hash value and connected to an upper layer switch to which the source address is to be learned is specified.
  • Patent Document 1 selects a path to be actually used from available paths based on the usable bandwidth of each path.
  • the invention described in Patent Document 1 is not determined at all for the return path. Therefore, when passing through different upper switches for the forward path and the backward path, there is a possibility that flooding occurs every time data is transmitted.
  • the invention described in Patent Document 2 performs hash calculation using a destination MAC address as a key of a hash function, selects a path to be actually used from a plurality of available paths, and sets a source MAC address as a hash function.
  • the hash calculation is performed using the key of, the path of the reply data is predicted in advance, and the FDB learning data is sent.
  • the invention described in Patent Document 2 has a problem that when the key of the hash function is determined, the path is uniquely determined and the path cannot be freely changed. For this reason, the invention described in Patent Document 2 cannot perform route selection in consideration of, for example, usable bandwidth, and traffic concentrates on one path, causing communication failure such as congestion and packet loss (packet loss). May occur.
  • an object of the present invention is to realize load distribution processing in a network environment using multipath, prevent frequent flooding, and improve network utilization efficiency.
  • a frame delivery route is selected in a network system in which a plurality of first switches and a plurality of second switches are connected in a many-to-many manner.
  • a frame delivery route selection method wherein each frame has delivery route information including source address information and destination address information, and the first switch includes at least a plurality of the first address information.
  • the first physical port group connected to the second switch, the correspondence between the transmission source address information of the frame and the reception port, and the correspondence between the distribution route information of the frame and the reception port of the frame are stored.
  • a storage unit a first frame distributor that selects a delivery route of a frame, a first that learns a correspondence between a transmission source address information of a frame and a reception port;
  • An address learning unit, and the second switch stores at least correspondence between physical ports connected to the plurality of second switches, frame source address information, and frame reception ports
  • the first switch transmits a first frame having first delivery route information including first destination address information
  • the first frame distributor has the first destination address information
  • the first reverse route information that is not stored in the first storage unit as the source address information and is the reverse route of the first delivery route information is the previous address information.
  • a physical port uniquely determined based on the first reverse path information in the first physical port group is selected as an output destination port of the first frame.
  • the first reverse path information that is stored in the first storage unit as the source address information and is the reverse path of the first delivery path information.
  • the receiving port corresponding to the first reverse path information is selected as the output destination port of the first frame. The selection method was used. Other means will be described in the embodiment for carrying out the invention.
  • load distribution processing can be realized, frequent flooding can be prevented, and network utilization efficiency can be improved.
  • 1 is a schematic configuration diagram showing a network system in a first embodiment. It is a schematic block diagram which shows the lower stage switch in 1st Embodiment. It is a figure which shows a response
  • FIG. 1 is a schematic configuration diagram showing a network system in the first embodiment.
  • the network system 100 of the first embodiment includes a lower switch A (10) to a lower switch C (10) (first switch), and an upper switch A (50) to an upper switch C (50) (second switch). ).
  • an end node 40 is connected to the lower switch A (10) to the lower switch C (10).
  • the lower switch A (10) to the lower switch C (10) will be referred to as the lower switch 10 unless otherwise distinguished.
  • the upper switch A (50) to the upper switch C (50) are not particularly distinguished, they are referred to as the upper switch 50.
  • the network system 100 is configured by connecting a plurality of lower switches 10 and a plurality of upper switches 50 in a many-to-many manner, and selects a frame delivery route. Further, the frame has delivery route information including source address information and destination address information.
  • the lower switch 10 includes a physical port # 01 (13) to a physical port # 27 (13) and a logical port # 01 (15) composed of the physical port # 01 (13) to the physical port # 03 (13). It has.
  • the identifiers (ID) of the physical ports # 01 (13) to # 27 (13) are “PP # 01” to “PP # 27”, respectively.
  • the identifier (ID) of the logical port # 01 (15) is “LP # 01”.
  • the detailed configuration of the lower switch 10 will be described in detail with reference to FIG.
  • the lower switch 10 is, for example, a layer 2 switch, and relays frame communication between end nodes 40 such as servers, storages, and switches.
  • the upper switch A (50) is connected to the physical port # 01 (13)
  • the upper switch B (50) is connected to the physical port # 02 (13)
  • the physical port # 03 (13) is connected.
  • An upper switch C (50) is connected.
  • a plurality of end nodes 40 are connected to the physical port # 04 (13) to the physical port # 27 (13).
  • Physical port # 01 (13) to physical port # 27 (13) are physical input / output ports that constitute one end of a link from the lower switch 10 to another network device. If physical ports # 01 (13) to # 27 (13) are not particularly distinguished, they may be simply referred to as physical ports 13.
  • the logical port # 01 (15) (first physical port group) is the physical port # 01 (13) to physical port # 03 (13) connected to a plurality of different upper switches 50 in the lower switch 10.
  • the logical port # 01 (15) may be simply referred to as the logical port 15.
  • the upper switch 50 includes physical ports # 01 (13) to # 27 (13).
  • the upper switch 50 is, for example, a layer 2 switch, and relays a frame transmitted from the lower switch 10 to another lower switch 10 and relays it to a switch (not shown) connected to the upper stage of the upper switch 50. It is.
  • the lower switch A (10) is connected to the physical port # 01 (13)
  • the lower switch B (10) is connected to the physical port # 02 (13)
  • the physical port # 03 (13) is connected.
  • a lower switch C (10) is connected. That is, the lower switch 10 and the upper switch 50 are configured by mesh (many-to-many) connection.
  • the upper switches 50 may be connected to each other.
  • the lower switches 10 may also be connected to each other. It is assumed that the direct communication is blocked because the connection between the upper switches 50 and the connection between the lower switches 10 are separated by VLAN (Virtual LAN). With the configuration of FIG. 1 described above, communication between all the lower switches 10 is multipath.
  • the switches constituting the network system 100 are not necessarily switches called the lower switch 10 and the upper switch 50.
  • the network system 100 may be another connection topology as long as the network system 100 includes a configuration of a plurality of switches of two stages as illustrated in FIG.
  • the end node A00 (40) to end node A23 (40), the end node B00 (40) to end node B23 (40), and the end node C00 (40) to end node C23 (40) are, for example, servers, storage , A switch and the like, and a network node that transmits and receives frames to and from each other. When these are not particularly distinguished, they are simply referred to as end nodes 40.
  • End node A00 (40) to end node A23 (40) are connected to physical port # 04 (13) to physical port # 27 (13) of lower switch A (10), respectively.
  • End node B00 (40) to end node B23 (40) are connected to physical port # 04 (13) to physical port # 27 (13) of lower switch B (10), respectively.
  • the end node C00 (40) to the end node C23 (40) are connected to the physical port # 04 (13) to the physical port # 27 (13) of the lower switch C (10), respectively.
  • Each of these end nodes 40 has a network interface (not shown), and assigns a MAC (Media Access Control ⁇ ⁇ address) address given to the network interface to a source MAC address (SA), and a node of a destination network A frame is transmitted / received using the MAC address of the destination MAC address (DA) as a destination MAC address.
  • SA Source MAC address
  • DA destination MAC address
  • the total number of device configurations of the network system 100 shown in FIG. 1 and the total number of connections between the devices are merely examples, and the present invention is not limited to this configuration, and various numbers of devices and connections are possible. Numbers may be used.
  • FIG. 2 is a schematic configuration diagram showing the lower switch in the first embodiment.
  • the lower switch 10 includes a CPU (Central Processing Unit) 11, a switch LSI (Large Scale Integration) 12, physical ports # 01 (13) to physical ports # 27 (13), and a memory 20.
  • the lower switch 10 is, for example, a layer 2 switch, receives a packet from the physical port 13, performs reception path confirmation processing (FIG. 6) and transmission path determination processing (FIG. 6) of the received packet, To be sent.
  • FOG. 6 reception path confirmation processing
  • FOG. 6 transmission path determination processing
  • the CPU 11 controls the overall operation of the lower switch 10.
  • the CPU 11 is connected to the memory 20 and the switch LSI 12 via an internal bus, and controls these.
  • the switch LSI 12 transmits and receives frames between the physical port # 01 (13) and the physical port # 27 (13).
  • the switch LSI 12 performs basic frame relay processing based on the destination MAC address (DA) or / and the source MAC address (SA) included in the frame.
  • the switch LSI 12 is connected to the CPU 11 via an internal bus and controls the physical port # 01 (13) to the physical port # 27 (13).
  • the physical port 13 has been described with reference to FIG.
  • the frame transmitted and received in the first embodiment is, for example, a frame that conforms to the Ethernet (registered trademark) standard defined by IEEE802.3.
  • the present invention is not limited to this, and the frame transmitted and received in the first embodiment may be a frame based on a standard other than the Ethernet (registered trademark) standard.
  • the memory 20 is a storage unit that stores software programs executed by the CPU 11 and data. Each element constituting the memory 20 will be described later.
  • the memory 20 is connected to the CPU 11 via an internal bus, and the software program is read and executed by the CPU 11 and data is read.
  • the software program and data may be stored in the memory 20 in advance, or may be loaded into the memory 20 via an external storage medium or a network.
  • the functions realized by these software programs may be realized by dedicated hardware.
  • the processing executed by the switch LSI 12 may be realized by executing a software program stored in the memory 20.
  • the memory 20 (first storage unit) stores an OS (Operating System) 21, an address learning unit 22, an FDB 23, and a route selection control unit 24. Each element constituting the route selection control unit 24 will be described later.
  • the OS 21 controls processing of each processing unit such as the address learning unit 22 and the route selection control unit 24 included in the lower switch 10 and manages data such as the FDB 23 processed by each processing unit.
  • the address learning unit 22 stores the physical port 13 or logical port 15 (FIG. 1) that received the frame in the FDB 23, The correspondence between the transmission source MAC address (SA) of the frame and the VLAN to which the frame belongs is registered.
  • the FDB 23 records the correspondence with the output destination port based on the destination MAC address (DA) of the frame. That is, the FDB 23 records the correspondence between the transmission source MAC address (SA) of the frame and the received physical port 13.
  • the configuration of the FDB 23 will be described in detail with reference to FIG.
  • the route selection control unit 24 includes a frame distributor 25, an available bandwidth detection unit 26, and a route selection table 30.
  • the route selection control unit 24 performs frame delivery route selection.
  • the frame distributor 25 (first frame distributor) is a processing unit that performs a process of selecting a frame delivery route.
  • the usable bandwidth detection unit 26 detects a usable bandwidth that is a remaining bandwidth that can be used in each physical port 13.
  • the route selection table 30 includes a current route table 31, an output destination selection table 32, a bandwidth table 33, and a logical port table 34.
  • the route selection table 30 is a table for selecting a frame route.
  • the current path table 31, the output destination selection table 32, the bandwidth table 33, and the logical port table 34 will be described in detail with reference to FIG.
  • the upper switch 50 of the first embodiment shown in FIG. 1 is the same as the lower switch 10 shown in FIG. 2 except that the usable bandwidth detector 26 and the route selection table 30 of the lower switch 10 are not provided. It is configured.
  • the upper switch 50 includes a memory 20 (second storage unit). Similar to the memory 20 (first storage unit) of the lower switch 10, the memory 20 of the upper switch 50 includes an FDB 23 that stores the correspondence between the frame transmission source MAC address (SA) and the frame reception port, And a frame distributor 25 (second frame distributor) for selecting a delivery route.
  • SA frame transmission source MAC address
  • FIG. 3 is a diagram showing the correspondence between end nodes and MAC addresses in the first embodiment.
  • Each end node 40 (FIG. 1) has a unique MAC address in a network interface (not shown).
  • the end node A00 (40) has a MAC address of “10-00-00-00-00-00” in the network interface.
  • the end node A23 (40) has a MAC address “10-00-00-00-00-17” in the network interface.
  • the end node B00 (40) has a MAC address “20-00-00-00-00-00” in the network interface.
  • the end node B 23 (40) has a MAC address “20-00-00-00-00-17” in the network interface.
  • the end node C00 (40) has a MAC address of “30-00-00-00-00-00” in the network interface.
  • the end node C23 (40) has a MAC address of “30-00-00-00-00-17” in the network interface.
  • FIG. 4A shows the FDB 23 provided in the lower switch A (10) (FIG. 1).
  • the FDB 23 is a table that manages frame transmission destination port information based on a destination address (for example, a MAC address or an IP address).
  • the FDB 23 has a destination MAC address column 23a, an output destination column 23b, and a VLAN-ID column 23c.
  • the destination MAC address column 23a stores the MAC address (FIG. 3) of the network interface (not shown) of the end node 40 (FIG. 1) that is the destination of the frame to be transmitted by the lower switch 10 (FIG. 1). .
  • this MAC address may be described as “destination MAC address (DA)” or simply “DA”.
  • DA destination MAC address
  • an output destination (port number) to which a frame addressed to the MAC address is to be transmitted is stored.
  • the first entry in FIG. 4A stores “PP # 04”, which indicates that the physical port # 04 (13) is the output destination.
  • the second entry in FIG. 4A stores “LP # 01”, indicating that the logical port # 01 (15) (FIG. 1) is the output destination.
  • the VLAN-ID column 23c stores identification information (VLAN_ID: Virtual LAN IDentifier) of the VLAN to which the frame addressed to the MAC address belongs. Both the first entry and the second entry in FIG. 4A store “1”, indicating that they belong to the same VLAN.
  • the lower switch 10 uses the physical port # 04 (13) when the destination MAC address (DA) of the frame to be transmitted is “10-00-00-00-00-00”. ), The frame may be transmitted. At this time, the frame is transmitted within the network belonging to VLAN_ID “1”.
  • FIG. 4B shows the FDB 23 provided in the upper switch C (50) (FIG. 1).
  • the information stored in the destination MAC address column 23a and the VLAN-ID column 23c includes the information stored in the destination MAC address column 23a and the VLAN-ID column 23c of the FDB 23 shown in FIG. It is the same.
  • an output destination (port number) to which a frame addressed to the MAC address is to be transmitted is stored.
  • the first entry in FIG. 4B stores “PP # 01”, which indicates that the physical port # 01 (13) (FIG. 1) of the upper switch C (50) is the output destination.
  • the second entry in FIG. 4B stores “PP # 03”, which indicates that the physical port # 03 (13) (FIG. 1) of the upper switch C (50) is the output destination. .
  • FIG. 4C shows the FDB 23 provided in the lower switch C (10) (FIG. 1).
  • the information stored in the destination MAC address column 23a and the VLAN-ID column 23c includes the information stored in the destination MAC address column 23a and the VLAN-ID column 23c of the FDB 23 shown in FIG. It is the same.
  • the output destination field 23b stores an output destination (port number) to which a frame addressed to the destination MAC address (DA) should be transmitted.
  • LP # 01 is stored, indicating that the logical port # 01 (15) (FIG. 1) of the lower switch C (10) is the output destination.
  • PP # 27 which indicates that the physical port # 27 (13) (FIG. 1) of the lower switch C (10) is the output destination. .
  • FIGS. 5A-1 to 5B-4 are diagrams showing a path selection table for the lower switch in the first embodiment.
  • FIG. 5A-1 shows the current route table 31 of the lower switch A (10).
  • FIG. 5B-1 shows the current path table 31 of the lower switch C (10).
  • the current route table 31 includes an SA / DA information column 31a and an output destination column 31b.
  • the current path table 31 is a table showing output destination ports corresponding to the current frame path.
  • the SA / DA information column 31a stores a combination of a source MAC address (SA) and a destination MAC address (DA) used when the lower switch 10 selects a route.
  • SA source MAC address
  • DA destination MAC address
  • the output destination column 32b stores an output destination (port number) to which a frame having the SA / DA information should be transmitted.
  • the source MAC address (SA) “10-00-00-00-00-00” and the destination MAC address (DA) are “ 30-00-00-00-00-17 "indicates that a frame is transmitted from the physical port # 03 (13) (FIG. 1) indicated by” PP # 03 ".
  • the SA / DA information and the output destination entry stored in the current route table 31 may be deleted by the frame distributor 25 or the like after a predetermined time has elapsed, or may be deleted by the administrator.
  • the frame distributor 25 deletes the entry including the output destination where the failure has occurred.
  • FIG. 5A-2 shows the output destination selection table 32 of the lower switch A (10).
  • FIG. 5B-2 shows the output destination selection table 32 of the lower switch C (10).
  • the output destination selection table 32 includes a hash value column 32a and an output destination column 32b.
  • the output destination selection table 32 is a table for determining the output destination physical port 13 in the logical port 15 based on the hash value.
  • the hash value column 32a stores a set of hash values when the frame distributor 25 of the lower switch 10 calculates the SA / DA information of the frame with a hash function.
  • the output destination column 32b stores the physical port 13 that is the output destination of the frame when the hash value is calculated.
  • the lower switch 10 uses the physical port # indicated by “PP # 01” when the hash value is 0 to 10 when the SA / DA information of the frame is calculated by the hash function. 01 (13) (FIG. 1) shows that the frame is transmitted.
  • the network system 100 needs to realize (symmetric routing) to select a route from any lower switch 10 via the same upper switch 50 in frame transmission / reception. Therefore, the frame distributor 25 of the lower switch 10 calculates the hash value with the same hash function. Furthermore, the lower switches 10 all have the same output destination selection table 32.
  • the output destination selection table 32 may be determined in advance.
  • the frame distributor 25 of the lower switch 10 again sets the combination of the output destination and the function value that can be used for communication.
  • the new function value and output destination combination are stored in the output destination selection table 32.
  • FIG. 5A-3 shows the bandwidth table 33 of the lower switch A (10).
  • FIG. 5 (b-3) is a diagram showing the bandwidth table 33 of the lower switch C (10).
  • the bandwidth table 33 is a table showing the usable bandwidth corresponding to the output destination port.
  • the bandwidth table 33 includes an output destination column 33a and an available bandwidth column 33b.
  • the output destination column 33a stores an output destination (port number) when the lower switch 10 transmits a frame.
  • the usable bandwidth column 33b stores the usable bandwidth of the output destination.
  • the usable bandwidth stored in the usable bandwidth column 33b is calculated by the usable bandwidth detecting unit 26 collecting traffic information measured by the transmission counter and taking a statistical value.
  • the bandwidth that can be used for transmission of the physical port # 01 (13) indicated by the output destination “PP # 01” is 18 Mbps.
  • FIG. 5A-4 shows the logical port table 34 of the lower switch A (10).
  • FIG. 5B-4 shows the logical port table 34 of the lower switch C (10).
  • the logical port table 34 is a table showing the correspondence between the logical port 15 and the physical port 13.
  • the logical port table 34 includes a logical port ID column 34a and a physical port ID column 34b.
  • the logical port ID column 34 a stores the identifier (ID) of the logical port 15 in the lower switch 10.
  • identifiers (IDs) of one or a plurality of physical ports 13 belonging to the logical port 15 are stored in a comma separated manner.
  • the logical port # 01 (15) indicated by “LP # 01” is changed from the physical port # 01 (13) indicated by “PP # 01” to “ This indicates that the physical port # 02 (13) indicated by “PP # 02” and the physical port # 03 (13) indicated by “PP # 03” belong.
  • the various tables stored in the lower switch 10 only need to hold the information shown in FIGS. 4 and 5 in association with each other, and are not limited to the table formats shown in FIGS. Absent.
  • FIG. 6 is a diagram illustrating processing between switches in the first embodiment.
  • the frames are transmitted from the end node A00 (40) to the lower switch A (10) and the upper switch C (50).
  • the lower switch C (10) the data is transmitted to the end node C23 (40).
  • step S100 the end node A00 (40) transmits a frame storing the MAC address of the end node C23 (40) as the destination MAC address (DA) to the lower switch A (10). .
  • step S200 the lower switch A (10) receives the frame transmitted from the end node A00 (40) from the physical port # 04 (13).
  • this frame is referred to as “the frame”.
  • step S300 the lower switch A (10) performs reception path confirmation processing for confirming the reception path of the frame.
  • the process of step S300 will be described in detail with reference to FIG.
  • step S400 the lower switch A (10) performs transmission path determination processing for determining the transmission path of the frame.
  • step S400 the lower switch A (10) transmits the frame to the upper switch C (50).
  • step S200 the upper switch C (50) receives the frame transmitted from the lower switch A (10) from the physical port # 01 (13).
  • this frame is referred to as “the frame”.
  • step S600 the upper switch C (50) performs reception path confirmation processing for confirming the reception path of the frame.
  • the process of step S600 will be described in detail with reference to FIG.
  • step S700 the upper switch C (50) performs transmission path determination processing for determining the transmission path of the frame.
  • the process of step S700 will be described in detail with reference to FIG.
  • step S500 the upper switch C (50) transmits the frame to the lower switch C (10).
  • step S800 the upper switch C (50) receives the frame transmitted from the lower switch C (10) from the physical port # 01 (13).
  • the transmission / reception process of the frame ends.
  • FIG. 7 is a flowchart showing the reception path confirmation process of the lower switch in the first embodiment.
  • the process of FIG. 7 explains the process of step S300 shown in FIG. 6 in detail.
  • the lower switch A (10) When receiving the frame transmitted from the end node A00 (40), the lower switch A (10) starts the process of FIG. Alternatively, when the lower switch C (10) receives the frame transmitted from the upper switch C (50), the lower switch C (10) starts the process of FIG.
  • the frame received by the lower switch 10 is referred to as “the frame”.
  • step S310 the address learning unit 22 of the lower switch 10 determines whether or not the transmission source MAC address (SA) of the frame is registered in the FDB 23. If the transmission source MAC address (SA) of the frame is registered in the FDB 23 (Yes), the address learning unit 22 of the lower switch 10 performs the process of step S314 to perform the transmission source MAC address (SA) of the frame. Is not registered in the FDB 23 (No), the process of step S311 is performed. In step S311, the address learning unit 22 of the lower switch 10 determines whether or not the received physical port 13 belongs to the logical port 15.
  • step S313 If the received physical port 13 belongs to the logical port 15 (Yes), the address learning unit 22 of the lower switch A (10) performs the process of step S313, and the received physical port 13 belongs to the logical port 15. If not (No), the process of step S312 is performed.
  • step S312 the address learning unit 22 of the lower switch 10 registers the source MAC address (SA) and the received physical port 13 in the FDB 23, and then performs the process of step S314.
  • SA source MAC address
  • step S313 the address learning unit 22 of the lower switch 10 registers the source MAC address (SA) and the logical port 15 to which the received physical port 13 belongs in the FDB 23, and then performs the process of step S314.
  • SA source MAC address
  • step S314 the lower switch 10 determines whether or not the reception port of the frame belongs to the logical port 15. If the lower switch 10 determines that the physical port 13 that has received the frame belongs to the logical port 15 (Yes), the lower switch 10 performs the process of step S315, and the physical port 13 that has received the frame becomes the logical port 15. If it is determined that they do not belong (No), the processing in FIG. 7 is terminated.
  • step S315 the lower switch 10 performs reception path confirmation processing for the logical port 15 that has received the frame.
  • the processing in step S315 will be described in detail with reference to FIG.
  • FIG. 8 is a flowchart showing the reception path confirmation process of the logical port of the lower switch in the first embodiment.
  • the received frame is referred to as “the frame”.
  • step S320 the frame distributor 25 of the lower switch 10 extracts SA / DA information (a combination of the destination MAC address (DA) and the source MAC address (SA)) from the frame. .
  • SA / DA information a combination of the destination MAC address (DA) and the source MAC address (SA)
  • all the lower switches 10 are configured to extract SA / DA information based on the MAC address in order to realize symmetric routing.
  • step S321 the frame distributor 25 of the lower switch 10 calculates reverse path information of the extracted SA / DA information using a hash function to obtain a hash value.
  • the method of obtaining the hash value is not limited to this, and it is only necessary to obtain a calculated value by calculating with a function that can obtain a unique random output without bias from the extracted SA / DA information. However, in order to realize symmetric routing, all the lower switches 10 need to perform the same calculation and always obtain the same calculated value for the same SA / DA information.
  • the lower switch 10 selects the physical port 13 based on the hash value and the output destination selection table 32.
  • step S323 the frame distributor 25 of the lower switch 10 determines whether or not the physical port 13 selected in step S322 matches the received physical port 13.
  • step S322 If the physical port 13 selected in step S322 matches the received physical port 13 (Yes), the frame distributor 25 of the lower switch 10 ends the processing in FIG. 8 and selects in step S322. If the received physical port 13 does not match the received physical port 13 (No), the process of step S324 is performed.
  • step S324 the frame distributor 25 of the lower switch 10 determines whether or not reverse path information of SA / DA information is registered in the current path table 31. If the frame distributor 25 of the lower switch 10 determines that the reverse path information of the SA / DA information is registered in the current path table 31 (Yes), the process of step S325 is performed, and the SA / DA information is stored in the current path table 31. If it is determined that the reverse path information of the DA information is not registered (No), the process of step S326 is performed.
  • step S325 the frame distributor 25 of the lower switch 10 determines whether or not the received physical port 13 matches the physical port 13 registered in the current path table 31.
  • the frame distributor 25 of the lower switch 10 ends the process of FIG. 8 if the determination condition is satisfied (Yes), and performs the process of step S326 if the determination condition is not satisfied (No).
  • step S326 the frame distributor 25 of the lower switch 10 registers the reverse path information of the SA / DA information and the received physical port 13 in the current path table 31, and ends the process of FIG.
  • FIG. 9 is a flowchart showing a transmission path determination process of the lower switch in the first embodiment.
  • the process of FIG. 9 describes the process of step S400 shown in FIG. 6 in detail.
  • step S410 the frame distributor 25 of the lower switch 10 determines whether or not the destination MAC address (DA) of the frame is registered in the FDB 23.
  • the frame distributor 25 of the lower switch 10 performs the process of step S411 if the determination condition is satisfied (Yes), and performs the process of step S414 if the determination condition is not satisfied (No).
  • step S411 the frame distributor 25 of the lower switch 10 determines whether or not the output destination registered in the FDB 23 is the logical port 15.
  • the frame distributor 25 of the lower switch 10 performs the process of step S412 if the determination condition is satisfied (Yes), and performs the process of step S413 if the determination condition is not satisfied (No).
  • step S412 the frame distributor 25 of the lower switch 10 performs a physical port selection process in the logical port and ends the process of FIG.
  • the process in step S412 will be described in detail with reference to FIG.
  • step S413 the frame distributor 25 of the lower switch 10 selects the physical port 13 registered in the FDB 23 as a transmission path, and ends the process of FIG.
  • step S414 the frame distributor 25 of the lower switch 10 selects all the physical ports 13 other than the received physical port 13 and the logical port 15 as transmission paths. However, when the received physical port 13 belongs to the logical port 15, all the physical ports 13 other than the logical port 15 are selected.
  • step S415 the frame distributor 25 of the lower switch 10 performs a physical port selection process in the logical port and ends the process of FIG.
  • the process of step S415 is the same as the process of step S412 and will be described in detail with reference to FIG.
  • FIG. 10 is a flowchart showing physical port selection processing in the logical port of the lower switch in the first embodiment.
  • the process in FIG. 10 is a detailed description of the processes in steps S412 and S415 shown in FIG.
  • step S420 the frame distributor 25 of the lower switch 10 extracts SA / DA information (a combination of the destination MAC address (DA) and the source MAC address (SA)) from the frame.
  • SA / DA information a combination of the destination MAC address (DA) and the source MAC address (SA)
  • step S421 the frame distributor 25 of the lower switch 10 determines whether or not the SA / DA information is registered in the current route table 31.
  • the frame distributor 25 of the lower switch 10 performs the process of step S427 if the determination condition is satisfied (Yes), and performs the process of step S422 if the determination condition is not satisfied (No).
  • step S422 the frame distributor 25 of the lower switch 10 converts the SA / DA information into a hash value using a hash function.
  • step S423 the frame distributor 25 of the lower switch 10 selects the physical port 13 based on the hash value and the output destination selection table 32.
  • step S424 the frame distributor 25 of the lower switch 10 executes a physical port 13 selection process in consideration of the usable bandwidth for the selected physical port 13.
  • the process of step S424 will be described in detail with reference to FIG.
  • step S425 the frame distributor 25 of the lower switch 10 determines whether or not the selected physical port 13 matches the hash value and the physical port 13 obtained from the output destination selection table 32.
  • the lower switch 10 ends the process of FIG. 10 if the determination condition is satisfied (Yes), and performs the process of step S426 if the determination condition is not satisfied (No).
  • step S426 the frame distributor 25 of the lower switch 10 stores the SA / DA information and the selected physical port 13 in the current path table 31, and ends the process of FIG.
  • step S427 the frame distributor 25 of the lower switch 10 selects the physical port 13 based on the SA / DA information and the current route table 31, and ends the processing of FIG.
  • FIG. 11 is a diagram illustrating a route selection process in consideration of the usable bandwidth of the lower switch in the first embodiment.
  • the process in FIG. 11 is a detailed description of the process in step S424 shown in FIG.
  • the frame distributor 25 of the lower switch 10 determines whether or not the usable bandwidth of the selected physical port 13 is equal to or greater than a preset threshold based on the bandwidth table 33 (FIG. 5). To do.
  • the frame distributor 25 of the lower switch 10 ends the process of FIG. 11 if the determination condition is satisfied (Yes), and performs the process of step S431 if the determination condition is not satisfied (No).
  • This threshold value can be changed by a setting file.
  • step S431 the frame distributor 25 of the lower switch 10 selects the physical port 13 having the largest usable bandwidth among the logical ports 15 to which the selected physical port 13 belongs.
  • the frame distributor 25 of the lower switch 10 selects a route having the largest usable bandwidth.
  • This route selection policy can be changed by a setting file or the like.
  • FIG. 12 is a diagram showing a reception path confirmation process of the upper switch in the first embodiment.
  • the process in FIG. 12 is a detailed description of the process in step S600 shown in FIG.
  • the upper switch 50 receives the frame transmitted by the lower switch 10 in step S500 of FIG. 6, and then performs the reception path confirmation process shown in FIG.
  • step S610 the address learning unit 22 of the upper switch 50 determines whether or not the source MAC address (SA) of the frame is registered in the FDB 23.
  • the address learning unit 22 of the upper switch 50 ends the process of FIG. 12 if the determination condition is satisfied (Yes), and performs the process of step S611 if the determination condition is not satisfied (No).
  • step S611 the address learning unit 22 of the upper switch 50 registers the source MAC address (SA) and the received physical port 13 in the FDB 23, and ends the process of FIG.
  • SA source MAC address
  • FIG. 13 is a flowchart showing the transmission path determination process of the upper switch in the first embodiment.
  • the process in FIG. 13 is a detailed description of the process in step S700 shown in FIG.
  • step S710 the frame distributor 25 of the upper switch 50 determines whether or not the destination MAC address (DA) of the frame is registered in the FDB 23.
  • the frame distributor 25 of the upper switch 50 performs the process of step S711 if the determination condition is satisfied (Yes), and performs the process of step S712 if the determination condition is not satisfied (No).
  • step S711 the frame distributor 25 of the upper switch 50 selects the physical port 13 registered in the FDB 23 as a transmission path, and ends the process of FIG.
  • step S712 the frame distributor 25 of the upper switch 50 selects all physical ports 13 other than the received physical port 13 as transmission paths, and ends the processing of FIG.
  • the frame distributor 25 (FIG. 1) of the lower switch A (10) determines the physical port # 03 (13) in the transmission path determination processing in step S400 (FIG. 6). In the route selection using the hash value by the hash function based on the extracted SA / DA information and the output destination selection table 32 (FIG. 5), the physical port # 02 (13) is selected. On the other hand, the frame distributor 25 of the lower switch A (10) uses the bandwidth table 33 (FIG. 5) to select the physical port # 03 (13) as the actual transmission path. The SA / DA information and the selected path, physical port # 03 (13), are registered in the current path table 31 (FIG. 5) of the lower switch A (10).
  • the destination MAC address (DA) of the frame is registered in the FDB 23 (FIG. 4) of the upper switch C (50).
  • the frame distributor 25 of the upper switch C (50) selects the physical port # 03 (13) as the transmission path.
  • the frame distributor 25 with the address learning unit 22 of the lower switch C (10) receives the frame transmitted from the upper switch C (50) from the physical port # 03 (13), and confirms the path of the received frame. .
  • the reception route confirmation processing in step S300 of the lower switch C (10) is the same as the reception route confirmation processing of the lower switch A (10) described above.
  • the frame distributor 25 of the lower switch C (10) executes the transmission route determination processing in step S400 after the reception route confirmation processing of the frame is completed.
  • the transmission path determination process in step S400 of the lower switch C (10) is the same as the transmission path determination process of the lower switch A (10).
  • the lower switch C (10) transmits the frame to the end node C23 (40) in step S500 after the transmission route determination process of the frame is completed.
  • step S800 the end node C23 (40) receives the frame transmitted from the lower switch C (10), refers to the destination MAC address (DA), and confirms that the frame is addressed to itself. To do. In this way, the frame reaches the end node C23 (40) from the end node A00 (40).
  • DA destination MAC address
  • the network system 100 When performing route selection in a multipath environment, the network system 100 according to the first embodiment can select a route based on the available bandwidth of the route and distribute the load.
  • FIG. 14 is a schematic configuration diagram showing a network system in the second embodiment. The same elements as those in the network system 100 according to the first embodiment shown in FIG.
  • the network system 100A of the second embodiment is different from the upper switch A (50) to the upper switch C (50) of the network system 100 (FIG. 1) of the first embodiment in that the upper switch A (50A) to the upper switch C (50A), lower switch A (10A) to lower switch C (10A) different from lower switch A (10) to lower switch C (10) of network system 100 (FIG. 1) of the first embodiment, It has.
  • the lower switch A (10A) to the lower switch C (10A) are referred to as the lower switch 10A unless otherwise distinguished.
  • the upper switch A (50A) to the upper switch C (50A) are not particularly distinguished, they are referred to as the upper switch 50A.
  • the lower switch 10A of the second embodiment includes physical ports # 01 (13) to # 27 (13) and a logical port # 01 (15). Furthermore, LAG (Link Aggregation) port # 01 (14) to LAG port # 03 (14) are provided.
  • the identifier of the LAG port # 01 (14) is “LAG # 01”.
  • the LAG port # 01 (14) includes physical ports # 01 (13) to # 02 (13).
  • the LAG port # 02 (14) includes physical ports # 03 (13) to # 04 (13).
  • the LAG port # 03 (14) includes physical ports # 05 (13) to # 06 (13).
  • the logical port # 01 (15) is composed of LAG port # 01 (14) to LAG port # 03 (14).
  • LAG port # 01 (14) to LAG port # 03 (14) are simply referred to as LAG port 14 unless otherwise distinguished.
  • the LAG port 14 is defined by IEEE802.3ad, and is composed of a plurality of physical ports 13 that bundle a plurality of links virtually as one link between the same switches. In the LAG port 14 of the second embodiment, two links are virtually bundled as one link.
  • the upper switch A (50A) is connected to the LAG port # 01 (14), the upper switch B (50A) is connected to the LAG port # 02 (14), and the LAG port # 03 (14).
  • An upper switch C (50A) is connected.
  • the upper switch A (50A) is connected to the physical port # 01 (13) and the physical port # 02 (13) to the lower switch 10A, and the physical port # 03 (13), the physical port # 04 (13), Are connected to the upper switch B (50A), and the upper switch C (50A) is connected to the physical port # 05 (13) and the physical port # 06 (13).
  • a plurality of end nodes 40 are further connected to the physical port # 07 (13) to the physical port # 27 (13).
  • the logical port 15 regards LAG port # 01 (14) to LAG port # 03 (14) connected to a plurality of different upper switches 50A as a single logical input / output port.
  • the upper switch 50A of the second embodiment includes physical ports # 01 (13) to # 27 (13).
  • the upper switch 50A has the same configuration as the lower switch 10A except that the upper switch 50A does not include the logical port # 01 (15).
  • the upper switch 50A of the second embodiment relays a frame transmitted from the lower switch 10A to the other lower switch 10A, and This is relayed to a switch (not shown) connected to the upper stage of the switch 50A.
  • Lower switch A (10A) is connected to LAG port # 01 (14), lower switch B (10A) is connected to LAG port # 02 (14), and upper switch 50A is connected to LAG port # 03 (14).
  • a lower switch C (10A) is connected.
  • a mesh (many-to-many) connection is formed as in the case of the lower switch 10 and the upper switch 50 of the first embodiment. .
  • the end node A00 (40) to end node A20 (40), the end node B00 (40) to end node B20 (40), and the end node C00 (40) to end node C20 (40) of the second embodiment are Like the end nodes 40 of the first embodiment, the nodes of the network transmit and receive frames to and from each other.
  • end node A00 (40) to end node A20 (40) of the second embodiment differ from the physical port # 07 (13) to the physical port # 27 of the lower switch A (10A), respectively. Connected to (13).
  • end node B00 (40) to end node B20 (40) of the second embodiment differ from the physical port # 07 (13) to the physical port # 27 of the lower switch B (10A), respectively. Connected to (13).
  • the end node C00 (40) to the end node C20 (40) of the second embodiment differ from the physical port # 07 (13) to the physical port # 27 of the lower switch C (10A), respectively. Connected to (13).
  • FIG. 15 is a schematic configuration diagram showing a lower switch in the second embodiment.
  • the lower switch 10A of the second embodiment has a memory 20A different from the memory 20 included in the lower switch 10 (FIG. 2) of the first embodiment.
  • the memory 20A of the second embodiment has a path selection control unit 24A different from the path selection control unit 24 included in the memory 20 (FIG. 2) of the first embodiment.
  • the route selection control unit 24A of the second embodiment further includes a LAG port table 35 in addition to the elements included in the route selection control unit 24 (FIG. 2) of the first embodiment.
  • the LAG port table 35 is a table showing the correspondence between the physical port 13 and the LAG port 14, and will be described in detail with reference to FIG.
  • the upper switch 50A of the second embodiment has the same configuration as the lower switch 10A of the second embodiment.
  • FIG. 16 is a diagram illustrating a LAG port table held by the lower switch according to the second embodiment.
  • the LAG port table 35 is a table for managing the LAG port 14 to which each physical port 13 in the lower switch 10A belongs.
  • the LAG port table 35 includes a LAG port ID column 35a and a physical port ID column 35b.
  • the LAG port ID column 35a stores the identifier (ID) of the LAG port 14 held by the lower switch 10A.
  • the physical port ID column 35b stores identification information (ID) of one or more physical ports 13 belonging to the LAG port 14 stored in the LAG port ID column 35a.
  • the LAG port # 01 (14) indicated by “LP # 01” is changed to the physical port # 01 (13) indicated by “PP # 01”.
  • the physical port # 02 (13) indicated by "PP # 02” belongs.
  • the upper switch 50A (FIG. 14) of the second embodiment is configured in the same manner as the lower switch 10A.
  • the end node C23 (40) in FIG. 6 is read as the end node C20 (40) in the second embodiment.
  • the process in which the end node A00 (40) of the second embodiment transmits a frame in step S100 is the same as the process of step S100 in the first embodiment.
  • the process in which the end node C20 (40) of the second embodiment receives a frame in step S800 is the same as the process of step S800 in the first embodiment.
  • the frame reception performed by the lower switch 10A and the upper switch 50A (FIG. 14) in the second embodiment in step S200 is the frame of the lower switch 10 and the upper switch 50 (FIG. 1) in the first embodiment. This is the same as the reception process.
  • step S500 The frame transmission performed in step S500 by the lower switch 10A and the upper switch 50A in the second embodiment is the same as the frame transmission process of the lower switch 10 in the first embodiment.
  • the reception path confirmation process performed by the lower switch 10A of the second embodiment in step S300A is different from the reception path confirmation process of step S300 in the first embodiment. This difference in processing will be described in detail in “Receiving path confirmation processing of lower switch 10A” to be described later.
  • the transmission path determination process performed by the lower switch 10A of the second embodiment in step S400A (not shown) is different from the transmission path determination process of step S400 in the first embodiment. This difference in processing will be described in detail in “transmission path determination processing of lower switch 10A” to be described later.
  • the reception path confirmation process performed by the upper switch 50A in the second embodiment in step S600A (not shown) is different from the reception path confirmation process in step S600 in the first embodiment. This difference in processing will be described in detail in the “upper switch 50A reception path confirmation processing” described later.
  • the transmission path determination process performed by the upper switch 50A of the second embodiment in step S700A (not shown) is different from the transmission path determination process of step S700 in the first embodiment. This difference in processing will be described in detail in “transmission path determination processing of upper switch 50A” to be described later.
  • step S315A (not shown), which is different from step S315 in the embodiment, the reception path confirmation processing of the logical port 15 is performed. Details of this processing will be described with reference to FIG.
  • FIG. 17 is a flowchart showing a reception path determination process for the logical port of the lower switch in the second embodiment.
  • the same reference numerals are assigned to the same elements as the reception path confirmation process of the logical port 15 of the lower switch 10 of the first embodiment shown in FIG.
  • the processing in steps S320 to S321 is the same as the processing in steps S320 to S321 of the first embodiment shown in FIG.
  • step S323A the frame distributor 25 of the lower switch 10A determines whether or not the LAG port 14 to which the physical port 13 selected from the hash value belongs matches the LAG port 14 to which the received physical port 13 belongs. To do.
  • the frame distributor 25 of the lower switch 10A ends the process of FIG. 17 if the determination condition is satisfied (Yes), and performs the process of step S324A if the determination condition is not satisfied (No).
  • step S324A the frame distributor 25 of the lower switch 10A determines whether the reverse path information of the SA / DA information is registered in the current path table 31 (FIG. 5).
  • the frame distributor 25 of the lower switch 10A performs the process of step S326A if the determination condition is not satisfied (No), and performs the process of step S325A if the determination condition is satisfied (Yes).
  • step S325A the frame distributor 25 of the lower switch 10A matches the received LAG port 14 to which the physical port 13 belongs and the LAG port 14 to which the physical port 13 registered in the current path table 31 (FIG. 5) belongs. Judge whether to do.
  • the lower switch 10A performs the process of step S326A if the determination condition is not satisfied (No), and ends the process of FIG. 17 if the determination condition is satisfied (Yes).
  • step S326A the frame distributor 25 of the lower switch 10A registers the reverse path information of the SA / DA information and the received physical port 13 in the current path table 31 (FIG. 5), and the process of FIG. Exit.
  • the lower switch 10A of the second embodiment performs the same processing as the steps S410, S411, S413, and S414 (FIG. 9) of the first embodiment in the transmission path determination processing performed in step S400A. After that, the physical port selection process in the logical port in steps S412 and S415 (FIG. 9) different from the first embodiment is performed.
  • the physical port selection processing in the logical port performed by the lower switch 10A of the second embodiment in steps S412 and S415 is the same as the processing in steps S420 to S423 (FIG. 10) of the first embodiment. Thereafter, a route selection process in consideration of the usable bandwidth in step S424A (not shown) different from step S424 (FIG. 10) of the first embodiment is performed, and further, steps S425 to S426 (FIG. 10) of the first embodiment are performed. ).
  • the process of step S427 performed by the lower switch 10A of the second embodiment is the same as the process of step S427 (FIG. 10) of the first embodiment. Details of the route selection processing considering the available bandwidth in step S424A (not shown) of the second embodiment will be described with reference to FIG.
  • FIG. 18 is a flowchart showing a route selection process in consideration of the usable bandwidth of the lower switch in the second embodiment.
  • the same reference numerals are assigned to the same elements as those in the route selection process considering the available bandwidth in the first embodiment shown in FIG.
  • step S430 is the same as the determination processing in step S430 of the first embodiment shown in FIG.
  • the lower switch 10A performs the process of step S432 if the determination condition is not satisfied (No), and ends the process of FIG. 18 if the determination condition is satisfied (Yes).
  • step S432 the frame distributor 25 of the lower switch 10A has a physical port 13 whose usable bandwidth is equal to or greater than a threshold in the same LAG port 14 as the selected physical port 13 based on the bandwidth table 33 (FIG. 5). Determine whether or not.
  • the frame distributor 25 of the lower switch 10A performs the process of step S433 if the determination condition is satisfied (Yes), and performs the process of step S434 if the determination condition is not satisfied (No).
  • step S433 the frame distributor 25 of the lower switch 10A selects the physical port 13 having the largest usable bandwidth among the physical ports 13 belonging to the same LAG port 14 as the selected physical port 13, and performs the processing of FIG. Exit.
  • step S434 the frame distributor 25 of the lower switch 10A selects the physical port 13 having the largest usable bandwidth among the physical ports 13 belonging to the same logical port 15 other than the selected physical port 13, and FIG. Terminate the process.
  • FIG. 19 is a flowchart showing the reception path confirmation process of the upper switch in the second embodiment.
  • the processing in step S610 is the same as the processing in step S610 (FIG. 12) of the first embodiment.
  • the address learning unit 22 of the upper switch 50A determines whether or not the received physical port 13 belongs to the LAG port 14. If the received physical port 13 belongs to the LAG port 14 (Yes), the address learning unit 22 of the upper switch A (50) performs the process of step S611B, and the received physical port 13 belongs to the logical port 15.
  • step S611A the address learning unit 22 of the upper switch 50A registers the source MAC address (SA) and the received physical port 13 in the FDB 23, and then ends the process of FIG.
  • step S611B the address learning unit 22 of the upper switch 50A registers the source MAC address (SA) and the LAG port 14 to which the received physical port 13 belongs in the FDB 23, and then ends the process of FIG.
  • FIG. 20 is a flowchart showing the transmission path determination process of the upper switch in the second embodiment. The same elements as those in the transmission path determination process of the upper switch 50 of the first embodiment shown in FIG.
  • step S710 is the same as the determination processing in step S710 (FIG. 13) of the first embodiment.
  • the frame distributor 25 of the upper switch 50A performs the process of step S713 if the determination condition is satisfied (Yes), and performs the process of step S716 if the determination condition is not satisfied (No).
  • step S713 the frame distributor 25 of the upper switch 50A determines whether or not the output destination registered in the FDB 23 is the LAG port 14.
  • the frame distributor 25 of the upper switch 50A performs the process of step S714 if the determination condition is satisfied (Yes), and performs the process of step S715 if the determination condition is not satisfied (No).
  • step S714 the frame distributor 25 of the upper switch 50A performs a physical port selection process in the LAG port and ends the process of FIG.
  • the processing in step S714 will be described in detail with reference to FIG.
  • step S715 the frame distributor 25 of the upper switch 50A selects the physical port 13 registered in the FDB 23, and ends the process of FIG.
  • step S716 the frame distributor 25 of the upper switch 50A selects all the LAG ports 14 and the physical ports 13 other than the received physical port 13 and the LAG port 14 to which the received physical port belongs.
  • step S717 the frame distributor 25 of the upper switch 50A performs a physical port selection process in the LAG port and ends the process of FIG.
  • the process of step S717 will be described in detail with reference to FIG.
  • FIG. 21 is a flowchart showing a physical port selection process in the LAG port of the upper switch in the second embodiment.
  • the frame distributor 25 of the upper switch 50A extracts SA / DA information from the frame.
  • step S721 the frame distributor 25 of the upper switch 50A determines whether the SA / DA information is registered in the current path table 31 (FIG. 5). The upper switch 50A performs the process of step S722 if the determination condition is not satisfied (No), and performs the process of step S727 if the determination condition is satisfied (Yes).
  • step S722 the frame distributor 25 of the upper switch 50A converts the SA / DA information into a hash value using a hash function.
  • step S723 the frame distributor 25 of the upper switch 50A selects the physical port 13 based on the hash value and the output destination selection table 32 (FIG. 5).
  • step S724 the frame distributor 25 of the upper switch 50A performs a physical port 13 selection process considering the available bandwidth.
  • the process of step S724 will be described in detail with reference to FIG.
  • step S725 the frame distributor 25 of the upper switch 50A determines whether or not the selected physical port 13 matches the physical port 13 based on the hash value and the output destination selection table 32.
  • the frame distributor 25 of the upper switch 50A performs the process of step S726 if the determination condition is not satisfied (No), and ends the process of FIG. 21 if the determination condition is satisfied (Yes).
  • step S726 the frame distributor 25 of the upper switch 50A registers the SA / DA information and the selected physical port 13 in the current path table 31, and ends the process of FIG.
  • step S727 the frame distributor 25 of the upper switch 50A selects the physical port 13 based on the SA / DA information and the current route table 31, and ends the processing of FIG.
  • FIG. 22 is a flowchart showing a route selection process in consideration of the usable bandwidth of the upper switch in the second embodiment.
  • the process of FIG. 22 describes the process of step S724 shown in FIG. 21 in detail.
  • the frame distributor 25 of the upper switch 50A determines whether or not the usable bandwidth of the selected physical port 13 is equal to or larger than the threshold based on the bandwidth table 33 (FIG. 5). .
  • the frame distributor 25 of the upper switch 50A ends the process of FIG. 22 if the determination condition is satisfied (Yes), and performs the process of step S731 if the determination condition is not satisfied (No).
  • step S731 the frame distributor 25 of the upper switch 50A selects the physical port 13 having the largest usable bandwidth among the LAG ports 14 to which the selected physical port 13 belongs, and ends the processing of FIG.
  • the lower switch 10A of the second embodiment selects a route that belongs to the same LAG port 14 as the selected route when the available bandwidth of the selected route is equal to or less than a threshold value and selects another route.
  • the upper switch 50A determines whether or not a route belonging to the same physical port 13 as the selected route can be used for communication. Accordingly, the lower switch 10A can increase the frequency of transmitting data to the destination switch registered in the FDB 23, prevent frequent flooding, and perform route selection based on the available bandwidth of the route.
  • the network system 100B (not shown) in the third embodiment includes three lower switches 10B (FIG. 23) different from the lower switch 10 of the first embodiment.
  • the other configuration is the same as that of the network system 100 (FIG. 1) in the first embodiment.
  • the lower switch 10B is capable of designating the number of flows for changing the route for each route in route selection.
  • the flow refers to a traffic identified by an arbitrary combination of information such as the physical port 13, MAC address, IP address, and port number.
  • the lower switch 10B will be described in detail with reference to FIGS.
  • the network system 100 extracts information from a frame, calculates a hash value from the extracted information using a hash function, and selects a path corresponding to the hash value. Furthermore, when the usable bandwidth of the selected route is equal to or less than the threshold, the network system 100 of the first embodiment selects another route and distributes the same flow as the frame to the other route, Load balancing is realized.
  • the network system 100 calculates the usable bandwidth by measuring the frames flowing through the path at a certain time.
  • the network system 100 according to the first embodiment when the usable bandwidth is equal to or less than the threshold, if the time interval for measuring the usable bandwidth is long, the flow for selecting another route increases, so that the use is performed. The bandwidth usage rate of the route whose possible bandwidth is equal to or less than the threshold value is lowered.
  • the network system 100 according to the first embodiment when the usable bandwidth is equal to or less than the threshold, if the time interval for measuring the usable bandwidth is short, the CPU load increases and the instantaneous traffic load increases. On the other hand, the flow path is changed, and flooding frequently occurs in the frame relay process. As a result, the network system 100 may be less efficient.
  • the network system 100 when the available bandwidth is equal to or less than the threshold, the number of flows whose routes are changed is limited by the next timing for measuring the available bandwidth. As a result, the network system 100 improves the load distribution bias.
  • FIG. 23 is a schematic configuration diagram showing a lower switch in the third embodiment.
  • the lower switch 10B of the third embodiment includes a memory 20B that is different from the memory 20 included in the lower switch 10 (FIG. 2) of the first embodiment.
  • the memory 20B of the third embodiment includes a path selection control unit 24B that is different from the path selection control unit 24 included in the memory 20 (FIG. 2) of the first embodiment.
  • the route selection control unit 24B of the third embodiment has a route change flow counter 27 in addition to the configuration provided in the route selection control unit 24 (FIG. 2) of the first embodiment, and the route of the first embodiment.
  • the route selection table 30B is different from the route selection table 30 provided in the selection control unit 24 (FIG. 2).
  • the route selection table 30B according to the third embodiment further includes a route change flow counter table 36 in addition to the elements included in the route selection table 30 (FIG. 2) according to the first embodiment.
  • the route change flow counter 27 updates the other of the flows that have flowed through the route until the measurement result of the usable bandwidth is updated next after the measurement result of the usable bandwidth of each route is updated.
  • the number of flows changed to the route is counted, and the correspondence between the route and the number of flows changed the route is stored in the route change flow counter table 36.
  • the route change flow counter table 36 is a table that stores the correspondence between each route and the number of flows that changed the route (number of route changes).
  • the route change flow counter table 36 will be described in detail with reference to FIG.
  • the upper switch 50B (not shown) of the third embodiment is configured similarly to the lower switch 10B.
  • FIG. 24 is a diagram illustrating a path change flow counter table of the lower switch according to the third embodiment.
  • the route change flow counter table 36 includes a physical port ID column 36a and a route change flow count number column 36b.
  • the physical port ID column 36a stores the identifier (ID) of the physical port 13 held by the lower switch 10B.
  • the path change flow count number column 36b After the measurement result of the usable bandwidth of the physical port 13 is updated on the physical port 13 indicated by the identifier of the physical port ID column 36a, the measurement of the usable bandwidth is performed next. Of the flows that have flowed through the physical port 13 until the result is updated, the number of flows that no longer use the physical port 13 for communication is stored.
  • the path change flow count number field 36b is reset to 0 each time the bandwidth table 33 (FIG. 5), which is a measurement result of the usable bandwidth of the physical port 13, is updated, for example.
  • the operation is not limited to such an operation.
  • the network system 100 in FIG. 1 is to be read as a network system 100B (not shown).
  • the lower switch 10 and the upper switch 50 in FIG. 1 are read as the lower switch 10B (FIG. 23) and the upper switch 50B (not shown), respectively.
  • step S400B the transmission path determination process performed by the lower switch 10B of the third embodiment in step S400B (not shown) is different from the transmission path determination process of step S400 in the first embodiment. This difference in processing will be described in detail later in “transmission path determination processing of lower switch 10B”.
  • steps S100 to S300 and steps S500 to S800 in the second embodiment is the same as the processing in steps S100 to S300 and steps S500 to S800 in the first embodiment shown in FIG.
  • the lower switch 10B of the third embodiment performs the same processing as the steps S410, S411, S413, and S414 (FIG. 9) of the first embodiment in the transmission path determination processing performed in step S400B. After that, the physical port selection process in the logical port in steps S412 and S415 (FIG. 9) different from the first embodiment is performed.
  • the physical port selection processing in the logical port performed by the lower switch 10B in the third embodiment in steps S412 and S415 is the same as the processing in steps S420 to S423 (FIG. 10) of the first embodiment. Thereafter, a route selection process is performed in consideration of the available bandwidth in step S424B (not shown) different from step S424 (FIG. 10) of the first embodiment, and steps S425 to S426 (FIG. 10) of the first embodiment are further performed. ).
  • the process of step S427 performed by the lower switch 10B of the third embodiment is the same as the process of step S427 (FIG. 10) of the first embodiment.
  • FIG. 25 is a flowchart showing a route selection process in consideration of the usable bandwidth of the lower switch in the third embodiment.
  • the same reference numerals are assigned to the same elements as those in the route selection process considering the usable bandwidth of the lower switch 10 in the first embodiment shown in FIG.
  • the frame distributor 25 of the lower switch 10B determines whether or not the selected physical port 13 is equal to or greater than a threshold value.
  • the frame distributor 25 of the lower switch 10B ends the process of FIG. 25 if the determination condition is satisfied (Yes), and performs the process of step S430B if the determination condition is not satisfied (No).
  • step S430B the frame distributor 25 of the lower switch 10B determines whether or not the path change flow count number of the physical port 13 is greater than or equal to the threshold value.
  • the lower switch 10B performs the process of step S431 if the determination condition is not satisfied (No), and ends the process of FIG. 25 if the determination condition is satisfied (Yes).
  • the threshold value to be compared with the path change flow count number can be changed by each setting file.
  • step S431 the frame distributor 25 of the lower switch 10B selects the physical port 13 having the largest usable bandwidth among the logical ports 15 to which the selected physical port 13 belongs, and ends the processing of FIG.
  • the route selection procedure shown in the third embodiment can be similarly applied to the network system 100A of the second embodiment.
  • the network system 100B of the third embodiment determines that the usable bandwidth of a certain route is equal to or less than the threshold and changes the flow route, the network system 100B determines the number of flows that change the route in a predetermined period. Restrict. As a result, the network system 100B can realize load distribution with high network utilization efficiency.
  • the network system 100C (not shown) in the fourth embodiment includes three lower switches 10C (FIG. 26) different from the lower switch 10 (FIG. 1) of the first embodiment, and the first embodiment. Three upper switches 50C (not shown) different from the upper switch 50 (FIG. 1) are provided.
  • the other configuration is the same as that of the network system 100 (FIG. 1) in the first embodiment.
  • the network system 100C can select a route using not only route information held by the network device but also route information held by another network device.
  • the network system 100 (FIG. 1) of the first embodiment described above extracts information from a frame, calculates a hash value from the extracted information using a hash function, and selects a path corresponding to the hash value. Furthermore, the network system 100 of the first embodiment determines whether or not the usable bandwidth of the selected route is equal to or greater than a threshold value. The network device according to the first embodiment determines whether or not the route selected using only the information held by itself is appropriate for communication.
  • CN Congestion Notification
  • the network system 100C (not shown) according to the fourth embodiment receives information on a route that is not directly connected to the network device from another network device, the network device itself holds the route information and the route information of the other network device.
  • the network usage efficiency is improved by selecting a route using and.
  • the lower switch 10C and the upper switch 50C in the fourth embodiment monitor congestion information of other switches using CN.
  • Other preconditions are the same as the preconditions in the first embodiment.
  • FIG. 26 is a schematic configuration diagram showing a lower switch in the fourth embodiment.
  • the lower switch 10C of the fourth embodiment has a memory 20C different from the memory 20 included in the lower switch 10 (FIG. 2) of the first embodiment.
  • the memory 20C according to the fourth embodiment includes a path selection control unit 24C that is different from the path selection control unit 24 included in the memory 20 (FIG. 2) according to the first embodiment.
  • the route selection control unit 24C according to the fourth embodiment includes a route selection table 30C different from the route selection table 30 included in the route selection control unit 24 (FIG. 2) according to the first embodiment, and further includes a flow information detection unit. 28.
  • the flow information detection unit 28 detects flow information (congestion state) obtained from other network devices.
  • the flow information detection unit 28 stores the detected information in the flow monitoring table 37.
  • the flow monitoring table 37 is a table that stores information detected by the flow information detection unit 28.
  • the flow monitoring table 37 will be described in detail with reference to FIG.
  • the upper switch 50C (not shown) of the fourth embodiment is configured in the same manner as the lower switch 10C.
  • FIG. 27 is a diagram showing a flow monitoring table held by the lower switch in the fourth embodiment.
  • the flow monitoring table 37 includes a flow column 37a, a physical port column 37b, and a status column 37c.
  • a flow that is notified by the CN and passes through the lower switch 10C is stored, and the source MAC address (SA) and the destination MAC address (DA) are described in a comma delimiter.
  • SA source MAC address
  • DA destination MAC address
  • the flow refers to a frame transmitted and received between one end node 40 and the other end node 40.
  • the flow includes a flow of frames from one end node 40 to the other end node 40 and a flow of frames in the opposite direction, regardless of the transmission / reception direction.
  • the physical port column 37b stores the identifier of the physical port 13 when the flow passes through the physical port 13 belonging to the logical port 15.
  • the status column 37c stores the status obtained by CN. That is, information indicating whether or not the flow is congested is stored in the status column 37c.
  • a combination of a source MAC address (SA) and a destination MAC address (DA) is stored in the flow column 37a as identification information that defines a flow. This combination is out of order, and the lower switch 10C and the upper switch 50C determine that the flow is the same even if the source MAC address (SA) and the destination MAC address (DA) are switched.
  • the identification information that defines the flow is not limited to the MAC address.
  • the network system 100 in FIG. 1 is read as a network system 100C (not shown).
  • the lower switch 10 and the upper switch 50 in FIG. 1 are read as a lower switch 10C (FIG. 26) and an upper switch 50C (not shown), respectively.
  • the transmission path determination process performed by the lower switch 10C of the fourth embodiment in step S400C (not shown) is different from the transmission path determination process of step S400 in the first embodiment. This difference in processing will be described in detail in “transmission path determination processing of lower switch 10C” to be described later.
  • the lower switch 10C of the fourth embodiment updates the flow monitoring table 37 every time CN information is received. This process will be described in detail with reference to FIG.
  • the processes of steps S100 to S300 and steps S500 to S800 in the fourth embodiment are the same as the processes of steps S100 to S300 and steps S500 to S800 of the first embodiment shown in FIG.
  • FIG. 28 is a flowchart showing a flow information detection process of the lower switch in the fourth embodiment.
  • the lower switch 10C starts the flow information detection process.
  • the lower switch 10C extracts flow information (SA / DA) from the received CN frame.
  • step S911 the flow information detection unit 28 (FIG. 26) of the lower switch 10C determines whether or not the flow information and the received physical port 13 are registered in the flow monitoring table 37.
  • the flow information detection unit 28 (FIG. 26) of the lower switch 10C performs the process of step S912 if the determination condition is satisfied (Yes), and the process of step S913 if the determination condition is not satisfied (No). I do.
  • “received physical port 13” refers to a port belonging to the logical port 15.
  • step S912 the flow information detection unit 28 (FIG. 26) of the lower switch 10C overwrites and registers the flow information, the received physical port 13 and the flow state in the flow monitoring table 37, and performs the processing of FIG. Exit.
  • step S913 the flow information detection unit 28 of the lower switch 10C newly registers the flow information, the received physical port 13 and the flow state in the flow monitoring table 37, and ends the processing of FIG. .
  • the lower switch 10C of the fourth embodiment performs the same processing as the steps S410, S411, S413, and S414 (FIG. 9) of the first embodiment in the transmission path determination processing performed in step S400C. After that, the physical port selection process in the logical port in steps S412 and S415 (FIG. 9) different from the first embodiment is performed. The physical port selection process in this logical port will be described in detail with reference to FIG.
  • FIG. 29 is a flowchart showing physical port selection processing in the logical port of the lower switch in the fourth embodiment. Elements identical to those in the physical port selection process in the logical port of the lower switch 10 of the first embodiment shown in FIG.
  • steps S420 to S423 and steps S425 to S427 is the same as the physical port selection processing (FIG. 10) in the logical port of the first embodiment. 29 performs step S424C different from step S424 in FIG. 10, and further adds a process in step S428.
  • step S424C the frame distributor 25 of the lower switch 10C performs a route selection process in consideration of an available bandwidth that is different from the process in step S424 of the first embodiment.
  • the processing in step S424C will be described in detail with reference to FIG.
  • step S428 the frame distributor 25 of the lower switch 10C determines that the flow to which the frame belongs matches the physical port 13 in the logical port 15 that inputs and outputs the flow, based on the flow monitoring table 37. It is determined whether or not the flow state is “Congestion”. The lower switch 10C performs the process of step S424 if the determination condition is satisfied (Yes), and ends the process of FIG. 29 if the determination condition is not satisfied (No).
  • FIG. 30 is a flowchart showing a route selection process in consideration of the usable bandwidth of the lower switch in the fourth embodiment.
  • the same reference numerals are assigned to the same elements as those in the route selection process considering the available bandwidth in the first embodiment shown in FIG.
  • the process in FIG. 30 is a detailed description of the process in step S424C shown in FIG.
  • step S430C the frame distributor 25 of the lower switch 10C indicates that the flow state relating to the combination of the flow information (SA / DA) in the flow monitoring table 37 and the selected physical port 13 is “Congestion”. Judge whether there is.
  • the frame distributor 25 of the lower switch 10C performs the process of step S431 if the determination condition is satisfied (Yes), and performs the process of step S430 if the determination condition is not satisfied (No).
  • the processing in steps S430 to S431 is the same as the processing in steps S430 to S431 in the first embodiment.
  • the network system 100C of the fourth embodiment selects a route using not only route information held by the network device itself but also route information held by an adjacent network device. As a result, the network system 100C can change the path of the flow in which congestion occurs, improve the network utilization efficiency, and realize high load distribution.
  • the frame distributor 25 of the lower switch 10C in the fourth embodiment registers the path of the frame in which congestion occurs and the path of the frame in the opposite direction in one process. As a result, the frame distributor 25 of the lower switch 10C can improve network utilization efficiency and realize high load distribution.
  • the lower switch A (10) is connected to the physical port # 01 (13), and the lower switch B (10 is connected to the physical port # 02 (13).
  • the lower switch C (10) is connected to the physical port # 03 (13).
  • the present invention is not limited to this, and a physical port 13 other than those described above may be connected between the upper switch 50 and the lower switch 10.
  • the physical port # 01 (13) of the lower switch A (10) may be connected to the physical port # 02 (13) of the upper switch A (50).
  • the end node 40 in the first embodiment shown in FIG. 1 is directly connected to the lower switch 10.
  • the present invention is not limited to this, and a switch or a repeater may exist between the end node 40 and the lower switch 10.
  • the FDB 23 (FIG. 4) records frame destination port information based on the destination MAC address (DA).
  • DA destination MAC address
  • the present invention is not limited to this, and the FDB 23 may record destination port information of a frame based on a destination IP (Internet Protocol) address.
  • step S320 In the lower switch 10 of the first embodiment, the combination of the source MAC address (SA) and the destination MAC address (DA) is extracted in step S320 (FIG. 8).
  • the present invention is not limited to this, and the lower switch 10 only needs to be configured to extract the same type of information indicating the destination address and the source address in all the lower switches 10 in order to realize symmetric routing.
  • the lower switch 10 may extract a combination of a destination IP address and a source IP address, a combination of a destination port number and a source port number, and the like.
  • the LAG port 14 of the second embodiment bundles two links virtually as one link.
  • the present invention is not limited to this, and the LAG port 14 may bundle three or more links virtually as one link.
  • the lower switch A (10A) is connected to the LAG port # 01 (14), and the lower switch B (10A) is connected to the LAG port # 02 (14).
  • the lower switch C (10A) is connected to the LAG port # 03 (14).
  • the present invention is not limited to this, and the LAG port 14 and the physical port 13 other than those described above may be connected between the upper switch 50A and the lower switch 10A.
  • the LAG port # 01 (14) of the lower switch A (10) may be connected to the LAG port # 02 (14) of the upper switch A (50).
  • the lower switch 10 and the upper switch 50 of the first embodiment are layer 2 switches.
  • the present invention is not limited to this, and the lower switch 10 and the upper switch 50 may be layer 3 switches.
  • the lower switch 10C and the upper switch 50C in the fourth embodiment monitor congestion information of other switches using CN.
  • the present invention is not limited to this, and the lower-stage switch 10C and the upper-stage switch 50C may use a technology that can obtain traffic information (congestion state or the like) of a route that is not directly connected to the network device.

Abstract

The purpose of the invention is to implement load distribution processing and prevent frequent occurrences of flooding in a multipath-based network environment to improve the utilization efficiency of the network. Multiple lower-row switches (10) and multiple upper-row switches (50) are connected to this network system (100) on a many-to-many basis, and a frame delivery path is selected. Each lower-row switch (10) is equipped at least with: a logical port (15) that is connected to the multiple upper-row switches (50); an FDB and a current path table; and a frame distributor. When the lower-row switch (10) transmits a frame, if the destination of this frame is not stored in the FDB, and if the reverse path for the frame delivery path of the frame is not stored in the current path table, the frame distributor selects, as an output destination port, a physical port (13) that is uniquely determined on the basis of the reverse path for the frame delivery path.

Description

フレーム配送経路選択方法、ネットワークシステムおよびスイッチFrame delivery route selection method, network system, and switch
　本発明は、ネットワークシステムに於いて、トラフィックの負荷分散を考慮したフレームの配送経路を選択するフレーム配送経路選択方法、ネットワークシステムおよびスイッチに関する。 The present invention relates to a frame delivery route selection method, a network system, and a switch for selecting a delivery route of a frame in consideration of traffic load distribution in a network system.
　従来、Fat Treeと呼ばれる構成が、ネットワークのトポロジのひとつとして知られている。このFat Tree構成とは、通常のTree構成のルートの部分を多重化した構成である。Tree構成は、1つのルートから枝分かれするネットワークのトポロジであり、１つのルート付近にトラフィックが集中しやすいという特徴を持っている。Fat Tree構成は、多重化によってネットワークの混雑を軽減したトポロジである。このFat Tree構成には、マルチパス技術を適用することができる。マルチパス技術とは、例えばデータ（フレーム）を送信する際に複数の経路（パス）を同時に利用することにより、ネットワーク内の負荷を分散させる技術である。 Conventionally, a configuration called Fat Tree is known as one of the network topologies. The Fat Tree configuration is a configuration in which the root portion of the normal Tree configuration is multiplexed. The tree configuration is a network topology that branches from one route, and has a feature that traffic tends to concentrate near one route. The Fat Tree configuration is a topology that reduces network congestion by multiplexing. Multipath technology can be applied to this Fat Tree configuration. The multipath technique is a technique for distributing a load in a network by simultaneously using a plurality of paths (paths) when transmitting data (frames), for example.
　近年では、このマルチパス技術と、複数のパスのうちの最短経路を計算して選択する技術とを組み合わせて、複数の最短経路を同時に利用する転送技術が知られている。この複数の最短経路を同時に利用する転送技術は、マルチパスの中でも特にＥＣＭＰ（Equal Cost Multi-Path）と呼ばれている。 In recent years, a transfer technology that uses a plurality of shortest paths simultaneously by combining this multipath technique and a technique for calculating and selecting the shortest path among a plurality of paths is known. This transfer technique that uses a plurality of shortest paths simultaneously is called ECMP (Equal Cost Multi-Path) among multipaths.
　マルチパスやＥＣＭＰを利用したネットワーク環境では、複数のパスを同時に利用することになるため、複数の利用可能なパスのうちから実際に利用するパスを適切に決定する必要がある。ここで決定したパスが不適切であると、ネットワーク環境は、一つのパスにトラフィックが集中し、輻輳などの通信障害、または、パケットの消失（パケットロス）などの不具合が生じる虞がある。 In a network environment using multipath or ECMP, since a plurality of paths are used simultaneously, it is necessary to appropriately determine a path to be actually used from a plurality of available paths. If the path determined here is inappropriate, in the network environment, traffic concentrates on one path, and there is a possibility that a communication failure such as congestion or a malfunction such as packet loss (packet loss) may occur.
　特許文献１には、パスの使用可能帯域に基づいて、複数パスのうちから実際に利用するパスを決定する発明が記載されている。特許文献１に記載の発明は、送信データの情報（送信元ＭＡＣ（Media Access Control address））アドレスなど）をハッシュ関数のキーとしてハッシュ計算を行い、ハッシュ計算により得られる値とポートを予め対応付けておくことで、当該送信データを送信するポートを決定する。 Patent Document 1 describes an invention for determining a path to be actually used from a plurality of paths based on a usable bandwidth of a path. In the invention described in Patent Document 1, hash calculation is performed using transmission data information (source MAC (Media Access Control Address) address, etc.) as a key of a hash function, and a value obtained by the hash calculation is associated with a port in advance. The port to transmit the transmission data is determined.
　特許文献１に記載の発明による負荷分散方法、装置及びプログラムでは、複数のリンクにそれぞれ対応する送信キューを備えた送信ノードから単一または複数の受信ノードに対して、前記送信キューを選択して一時的に格納したフレームを前記リンクを経由して送信する際の、前記リンク上の通信負荷を分散させる場合に、送信すべきフレームのヘッダ、当該フレームのトレイラ、当該フレームに含まれる上位プロトコルのヘッダ、当該フレームに含まれる上位プロトコルのトレイラ、及び当該フレームに含まれる上位プロトコルのユーザデータのうちの少なくとも一つから抽出した情報に基づいて、前記送信キューを選択し、前記抽出する情報が、送信すべきフレームのヘッダ、当該フレームのトレイラ、当該フレームに含まれる上位プロトコルのヘッダ、当該フレームに含まれる上位プロトコルのトレイラ、及び当該フレームに含まれる上位プロトコルのユーザデータに含まれていない場合に、予め設定したデフォルトの情報を、前記抽出した情報とすることを特徴とする。 In the load distribution method, apparatus, and program according to the invention described in Patent Document 1, the transmission queue is selected from a transmission node having a transmission queue corresponding to each of a plurality of links to a single or a plurality of reception nodes. When the communication load on the link is distributed when transmitting the temporarily stored frame via the link, the header of the frame to be transmitted, the trailer of the frame, and the upper protocol included in the frame Based on the information extracted from at least one of the header, the upper protocol trailer included in the frame, and the user data of the upper protocol included in the frame, the transmission queue is selected, and the information to be extracted is: The header of the frame to be transmitted, the trailer of the frame, and the upper-level program included in the frame When the protocol header, the trailer of the upper protocol included in the frame, and the user data of the upper protocol included in the frame are not included in the frame, the preset default information is used as the extracted information. And
　これにより、抽出する情報がフレームに含まれていない場合に、デフォルトの情報を用いて送信キューを選択することができる。 Thus, when the information to be extracted is not included in the frame, the transmission queue can be selected using the default information.
　また、特許文献１に記載の発明では、前記抽出した情報に起因する値を、入力に依存して一意に定まり且つ偏りのないランダムな出力を得ることが可能な関数を用いて出力値に変換し、当該出力値及び前記リンク数に基づいて、またはこれらに加えて複数のリンクのそれぞれの使用可能帯域に基づいて、複数のリンクのうちの一つのリンクに対応する送信キューを選択することを特徴とする。 In the invention described in Patent Document 1, the value resulting from the extracted information is converted into an output value using a function that is uniquely determined depending on the input and can obtain a random output without bias. And selecting a transmission queue corresponding to one link among the plurality of links based on the output value and the number of links, or in addition to the usable bandwidth of each of the plurality of links. Features.
　また、特許文献１に記載の発明では、前記送信ノードは、フレームを一時的に格納する一時格納キューを備え、送信すべきフレームを前記一時格納キューに格納し、前記複数のリンクのうちの閉塞されていないリンクの数、または／及び当該閉塞されていないリンクのそれぞれの使用可能帯域を定期的に監視し、前記リンク数または／及び使用可能帯域のいずれもが変化しない場合には、前記一時格納キューに格納したフレームを先頭から順次取り出し、前記リンク数または／及び使用可能帯域のいずれかが変化した場合には、前記送信キューに格納したフレームの量及びリンクの帯域に基づいて遅延時間を算出し、当該遅延時間の間は前記一時格納キューに格納したフレームの取り出しを停止し、前記抽出した情報に起因する値を、入力に依存して一意に定まり且つ偏りのないランダムな出力を得ることが可能な関数を用いて出力値に変換し、当該出力値及び前記リンク数に基づいて、またはこれらに加えて使用可能帯域に基づいて、閉塞されていないリンクのうちの一つのリンクに対応する送信キューを選択し、前記一時格納キューから取り出したフレームを、前記選択した送信キューへ転送することを特徴とする。これにより、各リンクに対して決定される確率が、リンク数の比になるように比例配分し、または各リンクの使用可能帯域比になるように比例配分し、リンクに対応する送信キューを選択してフレームを送信することができる。従って、閉塞されていないリンク数や各リンクの使用可能帯域が動的に変化する場合に対しても良好に負荷分散を実現できる。 Further, in the invention described in Patent Document 1, the transmission node includes a temporary storage queue that temporarily stores frames, stores frames to be transmitted in the temporary storage queue, and blocks the plurality of links. The number of unlinked links and / or the usable bandwidth of each of the unoccupied links are periodically monitored, and if neither the number of links or / and the usable bandwidth changes, the temporary When the frames stored in the storage queue are sequentially extracted from the head, and either the number of links or / and the usable bandwidth change, the delay time is set based on the amount of frames stored in the transmission queue and the bandwidth of the link. Calculate and stop taking out the frame stored in the temporary storage queue during the delay time, and input the value resulting from the extracted information Depending on the available bandwidth based on, or in addition to, the output value and the number of links. Then, a transmission queue corresponding to one of the links that are not blocked is selected, and the frame taken out from the temporary storage queue is transferred to the selected transmission queue. As a result, the probability determined for each link is proportionally distributed so as to be the ratio of the number of links, or is proportionally distributed so that it becomes the usable bandwidth ratio of each link, and the transmission queue corresponding to the link is selected. Frame can be transmitted. Therefore, even when the number of unblocked links and the usable bandwidth of each link change dynamically, load distribution can be realized well.
　特許文献１に記載の発明は、各ポートの使用可能帯域に比例して、各ポートに対応付けるハッシュ計算により得られる値を定めておくことで、使用可能帯域に比例したパスの選択を行う。特許文献1に記載の発明によれば、特定のパスにトラフィックが集中する前記問題を解決することができる。 The invention described in Patent Document 1 selects a path proportional to the usable bandwidth by determining a value obtained by hash calculation associated with each port in proportion to the usable bandwidth of each port. According to the invention described in Patent Document 1, it is possible to solve the problem that traffic concentrates on a specific path.
　ところで、レイヤ２ネットワークに於けるFat tree構成では、複数パスが存在する場合に、各スイッチのＦＤＢ（Forwarding DataBase）が未学習であることに起因するフラッディングが頻繁に発生する虞がある。フラッディングとは、各スイッチがデータを受信し、当該スイッチに於いて当該データの宛先が未登録である場合（ＦＤＢが未学習）、当該スイッチが当該データを複数のポートから送信することをいう。 By the way, in the Fat tree configuration in the layer 2 network, when there are a plurality of paths, there is a possibility that flooding due to unlearned FDB (Forwarding DataBase) of each switch may occur frequently. Flooding means that when each switch receives data and the destination of the data is not registered in the switch (FDB is not learned), the switch transmits the data from a plurality of ports.
　Fat Tree構成である複数の下段スイッチと複数の上段スイッチとを備えたネットワークシステムに於いて、通信の往路と復路とで異なる上段スイッチによる経路が選択された場合、選択された各上段スイッチは、ＦＤＢの学習を行えず、データ送信の度にフラッディングが発生し、ネットワークのパフォーマンスが低下する虞がある。 In a network system including a plurality of lower switches and a plurality of upper switches having a Fat Tree configuration, when different upper switch paths are selected for the communication forward path and the return path, each selected upper switch is Since FDB cannot be learned, flooding occurs every time data is transmitted, and network performance may be degraded.
　特許文献２には、Fat Tree構成に於いて、同一階層のスイッチが同一のハッシュ関数を備え、宛先ＭＡＣアドレス（Destination MAC Address：ＤＡ）をハッシュ関数のキーとしてハッシュ計算を行い、下段スイッチから上段スイッチへのデータの送信経路を決定する技術が開示されている。その際、下段スイッチは、送信元ＭＡＣアドレス（Source MAC address：ＳＡ）をハッシュ関数のキーとしてハッシュ計算を行い、あらかじめ送信データに対する返信データが経由する上段スイッチを予測し、当該上段スイッチにＦＤＢ学習用データを送信する。これにより、当該上段スイッチが、送信データの送信元アドレス、すなわち返信データの宛先アドレスのＦＤＢの学習を行うことができる。よって、返信データの送信に於いて、前記上段スイッチによるフラッディングを回避することができる。 In Patent Document 2, in the Fat Tree configuration, switches in the same layer have the same hash function, and a hash calculation is performed using a destination MAC address (Destination MAC Address: DA) as a hash function key. A technique for determining a data transmission path to a switch is disclosed. At that time, the lower switch performs hash calculation using the source MAC address (Source MAC address: SA) as a key of the hash function, predicts the upper switch through which the reply data to the transmission data passes in advance, and performs FDB learning on the upper switch. Send data for use. Thus, the upper switch can learn the FDB of the transmission source address of the transmission data, that is, the destination address of the reply data. Therefore, flooding by the upper switch can be avoided in transmission of reply data.
　特許文献２に記載されている技術の第１の態様に係るアドレス学習方法は、スイッチの多段接続網における末端スイッチとして動作するスイッチにより実行されるアドレス学習方法であり、ポートに接続されている下層の装置からパケットを受信した場合、所定のハッシュ関数による当該パケットの宛先アドレスについての第１のハッシュ値からパケットの転送先スイッチが接続されている第１の出力先ポートを特定し、上記パケットを第１の出力先ポートから出力するステップと、上記パケットの送信元アドレスを、ポートの識別子と当該ポートに接続されている下層の装置のアドレスと対応付けて格納するデータベースに格納するための学習処理を実施するステップと、所定のハッシュ関数による上記パケットの送信元アドレスについての第２のハッシュ値から上記パケットの送信元アドレスを学習すべき上位階層のスイッチが接続されている第２の出力先ポートを特定し、上記パケットについての学習用パケットを第２の出力先ポートから出力するステップとを含む。 The address learning method according to the first aspect of the technique described in Patent Literature 2 is an address learning method executed by a switch operating as a terminal switch in a multistage connection network of switches, and is a lower layer connected to a port. A first output destination port to which the packet transfer destination switch is connected is identified from the first hash value for the destination address of the packet by a predetermined hash function, and the packet is A step of outputting from the first output destination port, and a learning process for storing the source address of the packet in a database that stores the identifier of the port in association with the address of the lower layer device connected to the port And a transmission source address of the packet by a predetermined hash function. A second output destination port to which an upper layer switch to which the source address of the packet is to be learned from the second hash value is specified, and the learning packet for the packet is designated as the second output destination port. And outputting from.
　更に、特許文献２に記載されている技術の第２の態様に係るアドレス学習方法は、スイッチの多段接続網における最上位階層のスイッチとして動作するスイッチにより実行されるアドレス学習方法であり、ポートに接続されている下層のスイッチから受信したパケットについて、送信元アドレスの学習用パケットであるか転送すべきパケットであるかを識別するステップと、送信元アドレスの学習用パケットであれば、当該パケットの送信元アドレスを、ポートの識別子と当該ポートに接続されている下層のスイッチ又はそれより下位のスイッチに接続されている装置のアドレスとを対応付けて格納するデータベースに登録するための学習処理を実施するステップと、転送すべきパケットであれば、当該パケットの宛先アドレスでデータベースを検索して出力先ポートを特定し、転送すべきパケットを出力先ポートから出力するステップとを含む。 Furthermore, the address learning method according to the second aspect of the technique described in Patent Document 2 is an address learning method executed by a switch operating as a switch of the highest hierarchy in a multistage connection network of switches, For a packet received from a connected lower layer switch, a step of identifying whether the packet is a learning packet for a transmission source address or a packet to be transferred; A learning process is performed to register the source address in a database that stores the identifier of the port and the address of the lower layer switch connected to the port or the device connected to the lower level switch in association with each other. If it is a packet to be transferred and the packet to be transferred, Scan search to identify the destination port, and outputting the packet to be transferred from the destination port.
　更に、特許文献２に記載されている技術の第３の態様に係るアドレス学習方法は、スイッチの多段接続網における最上位階層及び最下層のスイッチ以外の中間階層のスイッチにより実行されるアドレス学習方法であり、ポートに接続されている下層のスイッチから受信したパケットについて、送信元アドレスの学習用パケットであるか転送すべきパケットであるかを識別するステップと、送信元アドレスの学習用パケットであれば、当該パケットの送信元アドレスを、ポートの識別子と当該ポートに接続されている下層のスイッチ又はそれより下位のスイッチに接続されている装置のアドレスとを対応付けて格納するデータベースに登録するための学習処理を実施するステップと、送信元アドレスの学習用パケットであれば、送信元アドレスについて所定のハッシュ関数による第１のハッシュ値を算出し、当該第１のハッシュ値に対応し且つ送信元アドレスを学習すべき上位階層のスイッチが接続されている第１の出力先ポートを特定して、上記パケットのデータを第１の出力先ポートから出力するステップと、転送すべきパケットであれば、当該パケットの宛先アドレスについて所定のハッシュ関数による第２のハッシュ値を算出し、当該第２のハッシュ値に対応する転送先スイッチが接続されている第２の出力先ポートを特定して、上記パケットのデータを第２の出力先ポートから出力するステップとを含む。 Furthermore, an address learning method according to a third aspect of the technique described in Patent Document 2 is an address learning method executed by a switch in an intermediate layer other than the uppermost layer and the lowermost layer switch in a multistage connection network of switches. A packet received from a lower layer switch connected to the port, a step for identifying whether the packet is a learning packet for a transmission source address or a packet to be transferred; and a learning packet for a transmission source address. For example, the source address of the packet is registered in a database that stores the identifier of the port in association with the address of the device connected to the lower layer switch connected to the port or the lower level switch. If the packet is a learning packet for the source address and the learning process of the source address, the source address A first hash value is calculated by a predetermined hash function for the first hash value, and a first output destination port corresponding to the first hash value and connected to an upper layer switch to which the source address is to be learned is specified. A step of outputting the data of the packet from the first output destination port; and if the packet is to be transferred, a second hash value is calculated by a predetermined hash function for the destination address of the packet, and the second Specifying a second output destination port to which a transfer destination switch corresponding to the hash value of the packet is connected, and outputting the packet data from the second output destination port.
　この特許文献２に記載の発明によれば、往復のパスが異なるためＦＤＢ学習が行われず、フラッディングが発生し、ネットワークパフォーマンスが低下してしまうという前記問題を解消することができる。 According to the invention described in Patent Document 2, since the round trip path is different, FDB learning is not performed, flooding occurs, and the above-described problem that the network performance is degraded can be solved.
特許第４１４９３９３号公報Japanese Patent No. 4149393 特許第４６８８９４６号公報Japanese Patent No. 4688946
　特許文献１に記載の発明は、それぞれのパスの使用可能帯域に基づいて、利用可能なパスのうちから実際に利用するパスを選択するものである。しかし、特許文献１に記載の発明は、復路のパスについては何ら決定されていない。そのため、往路と復路で異なる上段スイッチを経由する場合、データ送信の毎にフラッディングが発生する虞がある。 The invention described in Patent Document 1 selects a path to be actually used from available paths based on the usable bandwidth of each path. However, the invention described in Patent Document 1 is not determined at all for the return path. Therefore, when passing through different upper switches for the forward path and the backward path, there is a possibility that flooding occurs every time data is transmitted.
　また、特許文献２に記載の発明は、宛先ＭＡＣアドレスをハッシュ関数のキーとしてハッシュ計算を行い、複数の利用可能なパスのうちから実際に利用するパスを選択し、送信元ＭＡＣアドレスをハッシュ関数のキーとしたハッシュ計算を行い、返信データの経路をあらかじめ予測し、ＦＤＢ学習データを送付しておくものである。しかし、特許文献２に記載の発明は、ハッシュ関数のキーが定まると経路が一意に定まり、自由に経路変更することができないという問題がある。そのため、特許文献２に記載の発明は、例えば使用可能帯域を考慮した経路選択を行うことができず、一つのパスにトラフィックが集中し、輻輳などの通信障害やパケットの消失（パケットロス）が生じる虞がある。 The invention described in Patent Document 2 performs hash calculation using a destination MAC address as a key of a hash function, selects a path to be actually used from a plurality of available paths, and sets a source MAC address as a hash function. The hash calculation is performed using the key of, the path of the reply data is predicted in advance, and the FDB learning data is sent. However, the invention described in Patent Document 2 has a problem that when the key of the hash function is determined, the path is uniquely determined and the path cannot be freely changed. For this reason, the invention described in Patent Document 2 cannot perform route selection in consideration of, for example, usable bandwidth, and traffic concentrates on one path, causing communication failure such as congestion and packet loss (packet loss). May occur.
　そこで、本発明は、マルチパスを利用したネットワーク環境に於いて、負荷分散処理を実現するとともに、フラッディングが多発することを防ぎ、ネットワークの利用効率を向上させることを課題とするものである。 Therefore, an object of the present invention is to realize load distribution processing in a network environment using multipath, prevent frequent flooding, and improve network utilization efficiency.
　前記課題を解決するために、本発明は、以下のように構成した。
　すなわち、本発明の請求の範囲第１項に記載の発明では、複数の第１のスイッチと複数の第２のスイッチとが多対多に接続されたネットワークシステムにて、フレームの配送経路を選択するフレーム配送経路選択方法であって、それぞれのフレームは、送信元アドレス情報と宛先アドレス情報とを含んでいる配送経路情報を有しており、前記第１のスイッチは、少なくとも、複数の前記第２のスイッチに接続された第１の物理ポートグループと、フレームの送信元アドレス情報と受信ポートとの対応、および、フレームの配送経路情報とフレームの受信ポートとの対応が記憶される第１の記憶部と、フレームの配送経路を選択する第１のフレームディストリビュータと、フレームの送信元アドレス情報と受信ポートとの対応を学習する第１のアドレス学習部と、を備えており、前記第２のスイッチは、少なくとも、複数の前記第２のスイッチに接続された物理ポートと、フレームの送信元アドレス情報とフレームの受信ポートとの対応を記憶する第２の記憶部と、フレームの配送経路を選択する第２のフレームディストリビュータと、フレームの送信元アドレス情報と受信ポートとの対応を学習する第２のアドレス学習部と、を備えており、前記第１のスイッチが第１の宛先アドレス情報を含む第１の配送経路情報を有している第１のフレームを送信するとき、前記第１のフレームディストリビュータは、前記第１の宛先アドレス情報が送信元アドレス情報として前記第１の記憶部に記憶されておらず、かつ、前記第１の配送経路情報の逆方向経路である第１の逆方向経路情報が前記第１の記憶部に記憶されていなかったならば、前記第１の物理ポートグループのうち前記第１の逆方向経路情報に基き一意に定まる物理ポートを前記第１のフレームの出力先ポートとして選択し、前記第１の宛先アドレス情報が送信元アドレス情報として前記第１の記憶部に記憶されており、かつ、前記第１の配送経路情報の逆方向経路である前記第１の逆方向経路情報が前記第１の記憶部に記憶されていたならば、前記第１の逆方向経路情報に対応する受信ポートを前記第１のフレームの出力先ポートとして選択する、ことを特徴とするフレーム配送経路選択方法とした。
　その他の手段については、発明を実施するための形態のなかで説明する。 In order to solve the above-described problems, the present invention is configured as follows.
That is, in the invention described in claim 1 of the present invention, a frame delivery route is selected in a network system in which a plurality of first switches and a plurality of second switches are connected in a many-to-many manner. A frame delivery route selection method, wherein each frame has delivery route information including source address information and destination address information, and the first switch includes at least a plurality of the first address information. The first physical port group connected to the second switch, the correspondence between the transmission source address information of the frame and the reception port, and the correspondence between the distribution route information of the frame and the reception port of the frame are stored. A storage unit, a first frame distributor that selects a delivery route of a frame, a first that learns a correspondence between a transmission source address information of a frame and a reception port; An address learning unit, and the second switch stores at least correspondence between physical ports connected to the plurality of second switches, frame source address information, and frame reception ports A second storage unit, a second frame distributor that selects a delivery route of the frame, and a second address learning unit that learns the correspondence between the transmission source address information of the frame and the reception port, When the first switch transmits a first frame having first delivery route information including first destination address information, the first frame distributor has the first destination address information The first reverse route information that is not stored in the first storage unit as the source address information and is the reverse route of the first delivery route information is the previous address information. If not stored in the first storage unit, a physical port uniquely determined based on the first reverse path information in the first physical port group is selected as an output destination port of the first frame The first reverse path information that is stored in the first storage unit as the source address information and is the reverse path of the first delivery path information. Is stored in the first storage unit, the receiving port corresponding to the first reverse path information is selected as the output destination port of the first frame. The selection method was used.
Other means will be described in the embodiment for carrying out the invention.
　本発明によれば、マルチパスを利用したネットワーク環境に於いて、負荷分散処理を実現するとともに、フラッディングが多発することを防ぎ、ネットワークの利用効率を向上させることができる。 According to the present invention, in a network environment using multipath, load distribution processing can be realized, frequent flooding can be prevented, and network utilization efficiency can be improved.
第１の実施形態に於けるネットワークシステムを示す概略の構成図である。1 is a schematic configuration diagram showing a network system in a first embodiment. 第１の実施形態に於ける下段スイッチを示す概略の構成図である。It is a schematic block diagram which shows the lower stage switch in 1st Embodiment. 第１の実施形態に於けるエンドノードとＭＡＣアドレスの対応を示す図である。It is a figure which shows a response | compatibility with the end node and MAC address in 1st Embodiment. 第１の実施形態に於ける各スイッチのＦＤＢを示す図である。It is a figure which shows FDB of each switch in 1st Embodiment. 第１の実施形態に於ける下段スイッチの経路選択テーブルを示す図である。It is a figure which shows the path | route selection table of the lower stage switch in 1st Embodiment. 第１の実施形態に於けるスイッチ間の処理を示す図である。It is a figure which shows the process between the switches in 1st Embodiment. 第１の実施形態に於ける下段スイッチの受信経路確認処理を示すフローチャートである。It is a flowchart which shows the receiving path confirmation process of the lower stage switch in 1st Embodiment. 第１の実施形態に於ける下段スイッチの論理ポートの受信経路確認処理を示すフローチャートである。It is a flowchart which shows the reception path | route confirmation process of the logical port of the lower stage switch in 1st Embodiment. 第１の実施形態に於ける下段スイッチの送信経路決定処理を示すフローチャートである。It is a flowchart which shows the transmission path determination process of the lower stage switch in 1st Embodiment. 第１の実施形態に於ける下段スイッチの論理ポート内の物理ポート選択処理を示すフローチャートである。It is a flowchart which shows the physical port selection process in the logical port of the lower stage switch in 1st Embodiment. 第１の実施形態に於ける下段スイッチの使用可能帯域を考慮した経路選択処理を示す図である。It is a figure which shows the path | route selection process in consideration of the usable zone | band of the lower stage switch in 1st Embodiment. 第１の実施形態に於ける上段スイッチの受信経路確認処理を示す図である。It is a figure which shows the receiving path confirmation process of the upper stage switch in 1st Embodiment. 第１の実施形態に於ける上段スイッチの送信経路決定処理を示すフローチャートである。It is a flowchart which shows the transmission path determination process of the upper stage switch in 1st Embodiment. 第２の実施形態に於けるネットワークシステムを示す概略の構成図である。It is a schematic block diagram which shows the network system in 2nd Embodiment. 第２の実施形態に於ける下段スイッチを示す概略の構成図である。It is a schematic block diagram which shows the lower stage switch in 2nd Embodiment. 第２の実施形態に於ける下段スイッチが保持するＬＡＧポートテーブルを示す図である。It is a figure which shows the LAG port table which the lower stage switch in 2nd Embodiment hold | maintains. 第２の実施形態に於ける下段スイッチの論理ポートの受信経路決定処理を示すフローチャートである。It is a flowchart which shows the receiving route determination process of the logical port of the lower stage switch in 2nd Embodiment. 第２の実施形態に於ける下段スイッチの使用可能帯域を考慮した経路選択処理を示すフローチャートである。It is a flowchart which shows the path | route selection process in consideration of the usable band of the lower stage switch in 2nd Embodiment. 第２の実施形態に於ける上段スイッチの受信経路確認処理を示すフローチャートである。It is a flowchart which shows the reception path | route confirmation process of the upper stage switch in 2nd Embodiment. 第２の実施形態に於ける上段スイッチの送信経路決定処理を示すフローチャートである。It is a flowchart which shows the transmission route determination process of the upper stage switch in 2nd Embodiment. 第２の実施形態に於ける上段スイッチのＬＡＧポート内の物理ポート選択処理を示すフローチャートである。It is a flowchart which shows the physical port selection process in the LAG port of the upper stage switch in 2nd Embodiment. 第２の実施形態に於ける上段スイッチの使用可能帯域を考慮した経路選択処理を示すフローチャートである。It is a flowchart which shows the path | route selection process in consideration of the usable band of the upper stage switch in 2nd Embodiment. 第３の実施形態に於ける下段スイッチを示す概略の構成図である。It is a schematic block diagram which shows the lower stage switch in 3rd Embodiment. 第３の実施形態に於ける下段スイッチの経路変更フローカウンタテーブルを示す図である。It is a figure which shows the path | route change flow counter table of the lower stage switch in 3rd Embodiment. 第３の実施形態に於ける下段スイッチの使用可能帯域を考慮した経路選択処理を示すフローチャートである。It is a flowchart which shows the path | route selection process in consideration of the usable band of the lower stage switch in 3rd Embodiment. 第４の実施形態に於ける下段スイッチを示す概略の構成図である。It is a schematic block diagram which shows the lower stage switch in 4th Embodiment. 第４の実施形態に於ける下段スイッチが保持するフロー監視テーブルを示す図である。It is a figure which shows the flow monitoring table which the lower stage switch in 4th Embodiment hold | maintains. 第４の実施形態に於ける下段スイッチのフロー情報検知処理を示すフローチャートである。It is a flowchart which shows the flow information detection process of the lower stage switch in 4th Embodiment. 第４の実施形態に於ける下段スイッチの論理ポート内の物理ポート選択処理を示すフローチャートである。It is a flowchart which shows the physical port selection process in the logical port of the lower stage switch in 4th Embodiment. 第４の実施形態に於ける下段スイッチの使用可能帯域を考慮した経路選択処理を示すフローチャートである。It is a flowchart which shows the route selection process in consideration of the usable band of the lower stage switch in 4th Embodiment.
　以降、本発明を実施するための形態を、図を参照して詳細に説明する。 Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings.
（第１の実施形態の構成）
　図１は、第１の実施形態に於けるネットワークシステムを示す概略の構成図である。
　第１の実施形態のネットワークシステム１００は、下段スイッチＡ（１０）～下段スイッチＣ（１０）（第１のスイッチ）と、上段スイッチＡ（５０）～上段スイッチＣ（５０）（第２のスイッチ）とを備えている。ネットワークシステム１００は、下段スイッチＡ（１０）～下段スイッチＣ（１０）にエンドノード４０が接続されている。
　以下、下段スイッチＡ（１０）～下段スイッチＣ（１０）それぞれを特に区別しない場合には、下段スイッチ１０という。上段スイッチＡ（５０）～上段スイッチＣ（５０）それぞれを特に区別しない場合には、上段スイッチ５０という。
　ネットワークシステム１００は、複数の下段スイッチ１０と複数の上段スイッチ５０とが多対多に接続されて構成され、フレームの配送経路を選択するものである。更にフレームは、送信元アドレス情報と宛先アドレス情報とを含んでいる配送経路情報を有している。 (Configuration of the first embodiment)
FIG. 1 is a schematic configuration diagram showing a network system in the first embodiment.
The network system 100 of the first embodiment includes a lower switch A (10) to a lower switch C (10) (first switch), and an upper switch A (50) to an upper switch C (50) (second switch). ). In the network system 100, an end node 40 is connected to the lower switch A (10) to the lower switch C (10).
Hereinafter, the lower switch A (10) to the lower switch C (10) will be referred to as the lower switch 10 unless otherwise distinguished. When the upper switch A (50) to the upper switch C (50) are not particularly distinguished, they are referred to as the upper switch 50.
The network system 100 is configured by connecting a plurality of lower switches 10 and a plurality of upper switches 50 in a many-to-many manner, and selects a frame delivery route. Further, the frame has delivery route information including source address information and destination address information.
　下段スイッチ１０は、物理ポート＃０１（１３）～物理ポート＃２７（１３）と、この物理ポート＃０１（１３）～物理ポート＃０３（１３）で構成される論理ポート＃０１（１５）とを備えている。物理ポート＃０１（１３）～物理ポート＃２７（１３）の識別子（ＩＤ）は、それぞれ「PP#01」～「PP#27」である。論理ポート＃０１（１５）の識別子（ＩＤ）は、「LP#01」である。下段スイッチ１０の詳細な構成は、後記する図２で詳細に説明する。
　下段スイッチ１０は、例えば、レイヤ２スイッチであり、サーバ、ストレージ、スイッチなどであるエンドノード４０の間で、フレームの通信を中継するものである。 The lower switch 10 includes a physical port # 01 (13) to a physical port # 27 (13) and a logical port # 01 (15) composed of the physical port # 01 (13) to the physical port # 03 (13). It has. The identifiers (ID) of the physical ports # 01 (13) to # 27 (13) are “PP # 01” to “PP # 27”, respectively. The identifier (ID) of the logical port # 01 (15) is “LP # 01”. The detailed configuration of the lower switch 10 will be described in detail with reference to FIG.
The lower switch 10 is, for example, a layer 2 switch, and relays frame communication between end nodes 40 such as servers, storages, and switches.
　下段スイッチ１０には、物理ポート＃０１（１３）に上段スイッチＡ（５０）が接続され、物理ポート＃０２（１３）に上段スイッチＢ（５０）が接続され、物理ポート＃０３（１３）に上段スイッチＣ（５０）が接続されている。更に、下段スイッチ１０には、物理ポート＃０４（１３）～物理ポート＃２７（１３）に、複数のエンドノード４０が接続されている。 In the lower switch 10, the upper switch A (50) is connected to the physical port # 01 (13), the upper switch B (50) is connected to the physical port # 02 (13), and the physical port # 03 (13) is connected. An upper switch C (50) is connected. Further, in the lower switch 10, a plurality of end nodes 40 are connected to the physical port # 04 (13) to the physical port # 27 (13).
　物理ポート＃０１（１３）～物理ポート＃２７（１３）は、下段スイッチ１０から他のネットワーク装置へのリンクの一端を構成する物理的な入出力ポートである。物理ポート＃０１（１３）～物理ポート＃２７（１３）を特に区別しない場合には、単に物理ポート１３と記載する場合がある。 Physical port # 01 (13) to physical port # 27 (13) are physical input / output ports that constitute one end of a link from the lower switch 10 to another network device. If physical ports # 01 (13) to # 27 (13) are not particularly distinguished, they may be simply referred to as physical ports 13.
　論理ポート＃０１（１５）（第１の物理ポートグループ）は、下段スイッチ１０に於いて、複数の異なる上段スイッチ５０に接続されている物理ポート＃０１（１３）～物理ポート＃０３（１３）を、単一の論理的な入出力ポートと見なすものである。以下、論理ポート＃０１（１５）を、単に論理ポート１５と記載する場合がある。
　上段スイッチ５０は、物理ポート＃０１（１３）～物理ポート＃２７（１３）を備えている。
　上段スイッチ５０は、例えば、レイヤ２スイッチであり、下段スイッチ１０から送信されたフレームを他の下段スイッチ１０に中継し、当該上段スイッチ５０の更に上段に接続された図示しないスイッチなどに中継するものである。 The logical port # 01 (15) (first physical port group) is the physical port # 01 (13) to physical port # 03 (13) connected to a plurality of different upper switches 50 in the lower switch 10. Are regarded as a single logical input / output port. Hereinafter, the logical port # 01 (15) may be simply referred to as the logical port 15.
The upper switch 50 includes physical ports # 01 (13) to # 27 (13).
The upper switch 50 is, for example, a layer 2 switch, and relays a frame transmitted from the lower switch 10 to another lower switch 10 and relays it to a switch (not shown) connected to the upper stage of the upper switch 50. It is.
　上段スイッチ５０には、物理ポート＃０１（１３）に下段スイッチＡ（１０）が接続され、物理ポート＃０２（１３）に下段スイッチＢ（１０）が接続され、物理ポート＃０３（１３）に下段スイッチＣ（１０）が接続されている。つまり、下段スイッチ１０と上段スイッチ５０との間は、メッシュ（多対多）接続で構成されている。 In the upper switch 50, the lower switch A (10) is connected to the physical port # 01 (13), the lower switch B (10) is connected to the physical port # 02 (13), and the physical port # 03 (13) is connected. A lower switch C (10) is connected. That is, the lower switch 10 and the upper switch 50 are configured by mesh (many-to-many) connection.
　なお、上段スイッチ５０は、相互に接続されていてもよい。また、下段スイッチ１０も、相互に接続されていてもよい。これらの上段スイッチ５０相互の接続、および、下段スイッチ１０相互の接続は、ＶＬＡＮ（Virtual LAN）で分かれていることなどによって、直接の通信がブロックされているものとする。
　前記した図１の構成により、全ての下段スイッチ１０間の通信は、マルチパスとなる。 Note that the upper switches 50 may be connected to each other. The lower switches 10 may also be connected to each other. It is assumed that the direct communication is blocked because the connection between the upper switches 50 and the connection between the lower switches 10 are separated by VLAN (Virtual LAN).
With the configuration of FIG. 1 described above, communication between all the lower switches 10 is multipath.
　但し、ネットワークシステム１００を構成するスイッチは、必ずしも、下段スイッチ１０と上段スイッチ５０と呼ばれるスイッチでなくてもよい。ネットワークシステム１００は、他の接続トポロジであっても、図１に例示したような、２段の複数スイッチの構成を含むものであればよい。 However, the switches constituting the network system 100 are not necessarily switches called the lower switch 10 and the upper switch 50. The network system 100 may be another connection topology as long as the network system 100 includes a configuration of a plurality of switches of two stages as illustrated in FIG.
　エンドノードＡ００（４０）～エンドノードＡ２３（４０）と、エンドノードＢ００（４０）～エンドノードＢ２３（４０）と、エンドノードＣ００（４０）～エンドノードＣ２３（４０）は、例えば、サーバ、ストレージ、スイッチなどであり、相互にフレームを送受信するネットワークのノードである。これらを特に区別しない場合には、単に、エンドノード４０という。 The end node A00 (40) to end node A23 (40), the end node B00 (40) to end node B23 (40), and the end node C00 (40) to end node C23 (40) are, for example, servers, storage , A switch and the like, and a network node that transmits and receives frames to and from each other. When these are not particularly distinguished, they are simply referred to as end nodes 40.
　エンドノードＡ００（４０）～エンドノードＡ２３（４０）は、それぞれ下段スイッチＡ（１０）の物理ポート＃０４（１３）～物理ポート＃２７（１３）に接続されている。エンドノードＢ００（４０）～エンドノードＢ２３（４０）は、それぞれ下段スイッチＢ（１０）の物理ポート＃０４（１３）～物理ポート＃２７（１３）に接続されている。エンドノードＣ００（４０）～エンドノードＣ２３（４０）は、それぞれ下段スイッチＣ（１０）の物理ポート＃０４（１３）～物理ポート＃２７（１３）に接続されている。これらエンドノード４０は、それぞれネットワークインタフェース（不図示）を有し、当該ネットワークインタフェースに与えられたＭＡＣ（Media Access Control address）アドレスを送信元ＭＡＣアドレス（ＳＡ）に付与し、送信先のネットワークのノードが有しているＭＡＣアドレスを宛先ＭＡＣアドレス（ＤＡ）として、フレームを送受信する。なお、各エンドノード４０のネットワークインタフェースに付与されているＭＡＣアドレスは、後記する図３で詳細に説明する。 End node A00 (40) to end node A23 (40) are connected to physical port # 04 (13) to physical port # 27 (13) of lower switch A (10), respectively. End node B00 (40) to end node B23 (40) are connected to physical port # 04 (13) to physical port # 27 (13) of lower switch B (10), respectively. The end node C00 (40) to the end node C23 (40) are connected to the physical port # 04 (13) to the physical port # 27 (13) of the lower switch C (10), respectively. Each of these end nodes 40 has a network interface (not shown), and assigns a MAC (Media Access Control 与 え address) address given to the network interface to a source MAC address (SA), and a node of a destination network A frame is transmitted / received using the MAC address of the destination MAC address (DA) as a destination MAC address. Note that the MAC address assigned to the network interface of each end node 40 will be described in detail with reference to FIG.
　なお、図１に示すネットワークシステム１００の装置構成数の合計６台と、装置間の接続数の合計９本とは、あくまで一例であり、この構成に限定されず、様々な数の装置や接続数を用いてもよい。 It should be noted that the total number of device configurations of the network system 100 shown in FIG. 1 and the total number of connections between the devices are merely examples, and the present invention is not limited to this configuration, and various numbers of devices and connections are possible. Numbers may be used.
　図２は、第１の実施形態に於ける下段スイッチを示す概略の構成図である。
　下段スイッチ１０は、ＣＰＵ（Central Processing Unit）１１と、スイッチＬＳＩ（Large Scale Integration）１２と、物理ポート＃０１（１３）～物理ポート＃２７（１３）と、メモリ２０とを備えている。
　下段スイッチ１０は、例えばレイヤ２スイッチであり、物理ポート１３からパケットを受信し、受信した当該パケットの受信経路確認処理（図６）と送信経路決定処理（図６）とを行い、当該パケットを送信するものである。 FIG. 2 is a schematic configuration diagram showing the lower switch in the first embodiment.
The lower switch 10 includes a CPU (Central Processing Unit) 11, a switch LSI (Large Scale Integration) 12, physical ports # 01 (13) to physical ports # 27 (13), and a memory 20.
The lower switch 10 is, for example, a layer 2 switch, receives a packet from the physical port 13, performs reception path confirmation processing (FIG. 6) and transmission path determination processing (FIG. 6) of the received packet, To be sent.
　ＣＰＵ１１は、下段スイッチ１０の全体の動作を制御するものである。ＣＰＵ１１は、内部バスを介してメモリ２０およびスイッチＬＳＩ１２と接続され、これらの制御を行う。 CPU 11 controls the overall operation of the lower switch 10. The CPU 11 is connected to the memory 20 and the switch LSI 12 via an internal bus, and controls these.
　スイッチＬＳＩ１２は、物理ポート＃０１（１３）～物理ポート＃２７（１３）の間でフレームの送受信を行うものである。スイッチＬＳＩ１２は、フレームが含んでいる宛先ＭＡＣアドレス（ＤＡ）または／および送信元ＭＡＣアドレス（ＳＡ）に基き、基本的なフレームの中継処理を行う。
　スイッチＬＳＩ１２は、内部バスを介してＣＰＵ１１と接続されて、物理ポート＃０１（１３）～物理ポート＃２７（１３）を制御する。
　物理ポート１３は、前記した図１にて説明しているため、説明を省略する。 The switch LSI 12 transmits and receives frames between the physical port # 01 (13) and the physical port # 27 (13). The switch LSI 12 performs basic frame relay processing based on the destination MAC address (DA) or / and the source MAC address (SA) included in the frame.
The switch LSI 12 is connected to the CPU 11 via an internal bus and controls the physical port # 01 (13) to the physical port # 27 (13).
The physical port 13 has been described with reference to FIG.
　第１の実施形態に於いて送受信されるフレームは、例えば、IEEE802.3にて規定されたイーサネット（登録商標）規格に準拠したフレームである。ただし、これに限られず、第１の実施形態に於いて送受信されるフレームは、イーサネット（登録商標）規格以外の他の規格に準拠したフレームであってもよい。
　メモリ２０は、ＣＰＵ１１が実行するソフトウェアプログラムとデータとを格納する記憶部である。メモリ２０を構成する各要素は、後記する。 The frame transmitted and received in the first embodiment is, for example, a frame that conforms to the Ethernet (registered trademark) standard defined by IEEE802.3. However, the present invention is not limited to this, and the frame transmitted and received in the first embodiment may be a frame based on a standard other than the Ethernet (registered trademark) standard.
The memory 20 is a storage unit that stores software programs executed by the CPU 11 and data. Each element constituting the memory 20 will be described later.
　メモリ２０は、内部バスを介してＣＰＵ１１と接続され、ＣＰＵ１１によってソフトウェアプログラムが読み出されて実行されると共に、データが読み出される。このソフトウェアプログラムやデータは、あらかじめメモリ２０に格納されていてもよく、外部記憶媒体またはネットワーク経由でメモリ２０にロードされてもよい。これらのソフトウェアプログラムにより実現される機能は、専用のハードウェアによって実現されてもよい。スイッチＬＳＩ１２が実行する処理は、メモリ２０に格納されたソフトウェアプログラムの実行によって実現されるものであってもよい。 The memory 20 is connected to the CPU 11 via an internal bus, and the software program is read and executed by the CPU 11 and data is read. The software program and data may be stored in the memory 20 in advance, or may be loaded into the memory 20 via an external storage medium or a network. The functions realized by these software programs may be realized by dedicated hardware. The processing executed by the switch LSI 12 may be realized by executing a software program stored in the memory 20.
　メモリ２０（第１の記憶部）は、ＯＳ（Operating System）２１と、アドレス学習部２２と、ＦＤＢ２３と、経路選択制御部２４とを実現するプログラムを格納している。経路選択制御部２４を構成する各要素は、後記する。 The memory 20 (first storage unit) stores an OS (Operating System) 21, an address learning unit 22, an FDB 23, and a route selection control unit 24. Each element constituting the route selection control unit 24 will be described later.
　ＯＳ２１は、この下段スイッチ１０が備えているアドレス学習部２２および経路選択制御部２４などの各処理部の処理を制御し、各処理部が処理するＦＤＢ２３などのデータの管理を行うものである。 The OS 21 controls processing of each processing unit such as the address learning unit 22 and the route selection control unit 24 included in the lower switch 10 and manages data such as the FDB 23 processed by each processing unit.
　アドレス学習部２２は、受信したフレームが含んでいる送信元ＭＡＣアドレス（ＳＡ）がＦＤＢ２３に登録されていない場合、ＦＤＢ２３に、当該フレームを受信した物理ポート１３または論理ポート１５（図１）と、当該フレームの送信元ＭＡＣアドレス（ＳＡ）と、当該フレームが属するＶＬＡＮとの対応を登録するものである。 If the source MAC address (SA) included in the received frame is not registered in the FDB 23, the address learning unit 22 stores the physical port 13 or logical port 15 (FIG. 1) that received the frame in the FDB 23, The correspondence between the transmission source MAC address (SA) of the frame and the VLAN to which the frame belongs is registered.
　ＦＤＢ２３は、当該フレームの宛先ＭＡＣアドレス（ＤＡ）に基いた出力先ポートとの対応が記録されている。すなわちＦＤＢ２３は、当該フレームの送信元ＭＡＣアドレス（ＳＡ）と受信した物理ポート１３との対応が記録される。ＦＤＢ２３の構成は、後記する図４に於いて詳細に説明する。
　経路選択制御部２４は、フレームディストリビュータ２５と、使用可能帯域検知部２６と、経路選択テーブル３０とを備えている。
　経路選択制御部２４は、フレームの配送経路の選択を実施するものである。
　フレームディストリビュータ２５（第１のフレームディストリビュータ）は、フレームの配送経路を選択する処理を実施する処理部である。
　使用可能帯域検知部２６は、各物理ポート１３に於いて使用可能な残り帯域である使用可能帯域を検知するものである。
　経路選択テーブル３０は、現行経路テーブル３１と、出力先選択テーブル３２と、帯域テーブル３３と、論理ポートテーブル３４とを備えている。 The FDB 23 records the correspondence with the output destination port based on the destination MAC address (DA) of the frame. That is, the FDB 23 records the correspondence between the transmission source MAC address (SA) of the frame and the received physical port 13. The configuration of the FDB 23 will be described in detail with reference to FIG.
The route selection control unit 24 includes a frame distributor 25, an available bandwidth detection unit 26, and a route selection table 30.
The route selection control unit 24 performs frame delivery route selection.
The frame distributor 25 (first frame distributor) is a processing unit that performs a process of selecting a frame delivery route.
The usable bandwidth detection unit 26 detects a usable bandwidth that is a remaining bandwidth that can be used in each physical port 13.
The route selection table 30 includes a current route table 31, an output destination selection table 32, a bandwidth table 33, and a logical port table 34.
　経路選択テーブル３０は、フレームの経路を選択するテーブルである。現行経路テーブル３１と、出力先選択テーブル３２と、帯域テーブル３３と、論理ポートテーブル３４とは、後記する図５にて詳細に説明する。
　なお、図１に示す第１の実施形態の上段スイッチ５０は、下段スイッチ１０の使用可能帯域検知部２６と経路選択テーブル３０とを備えていないことを除き、図２に示す下段スイッチ１０と同様に構成されている。
　上段スイッチ５０は、メモリ２０（第２の記憶部）を備えている。
　上段スイッチ５０のメモリ２０は、下段スイッチ１０のメモリ２０（第１の記憶部）と同様に、フレームの送信元ＭＡＣアドレス（ＳＡ）とフレームの受信ポートとの対応を記憶するＦＤＢ２３と、フレームの配送経路を選択するフレームディストリビュータ２５（第２のフレームディストリビュータ）とを備えている。 The route selection table 30 is a table for selecting a frame route. The current path table 31, the output destination selection table 32, the bandwidth table 33, and the logical port table 34 will be described in detail with reference to FIG.
The upper switch 50 of the first embodiment shown in FIG. 1 is the same as the lower switch 10 shown in FIG. 2 except that the usable bandwidth detector 26 and the route selection table 30 of the lower switch 10 are not provided. It is configured.
The upper switch 50 includes a memory 20 (second storage unit).
Similar to the memory 20 (first storage unit) of the lower switch 10, the memory 20 of the upper switch 50 includes an FDB 23 that stores the correspondence between the frame transmission source MAC address (SA) and the frame reception port, And a frame distributor 25 (second frame distributor) for selecting a delivery route.
　図３は、第１の実施形態に於けるエンドノードとＭＡＣアドレスの対応を示す図である。
　各エンドノード４０（図１）は、ネットワークインタフェース（不図示）に、それぞれ固有のＭＡＣアドレスを備えている。 FIG. 3 is a diagram showing the correspondence between end nodes and MAC addresses in the first embodiment.
Each end node 40 (FIG. 1) has a unique MAC address in a network interface (not shown).
　例えば、エンドノードＡ００（４０）は、ネットワークインタフェースに「10-00-00-00-00-00」のＭＡＣアドレスを備えている。エンドノードＡ２３（４０）は、ネットワークインタフェースに「10-00-00-00-00-17」のＭＡＣアドレスを備えている。 For example, the end node A00 (40) has a MAC address of “10-00-00-00-00-00” in the network interface. The end node A23 (40) has a MAC address “10-00-00-00-00-17” in the network interface.
　エンドノードＢ００（４０）は、ネットワークインタフェースに「20-00-00-00-00-00」のＭＡＣアドレスを備えている。エンドノードＢ２３（４０）は、ネットワークインタフェースに「20-00-00-00-00-17」のＭＡＣアドレスを備えている。
　エンドノードＣ００（４０）は、ネットワークインタフェースに「30-00-00-00-00-00」のＭＡＣアドレスを備えている。エンドノードＣ２３（４０）は、ネットワークインタフェースに「30-00-00-00-00-17」のＭＡＣアドレスを備えている。 The end node B00 (40) has a MAC address “20-00-00-00-00-00” in the network interface. The end node B 23 (40) has a MAC address “20-00-00-00-00-17” in the network interface.
The end node C00 (40) has a MAC address of “30-00-00-00-00-00” in the network interface. The end node C23 (40) has a MAC address of “30-00-00-00-00-17” in the network interface.
（第１の実施形態のテーブルの構成）
　図４（ａ）～（ｃ）は、第１の実施形態に於ける各スイッチのＦＤＢを示す図である。
　図４（ａ）は、下段スイッチＡ（１０）（図１）が備えているＦＤＢ２３を示している。
　ＦＤＢ２３は、宛先のアドレス（例えばＭＡＣアドレスやＩＰアドレス）に基いた、フレームの送信先ポート情報を管理するテーブルである。
　ＦＤＢ２３は、宛先ＭＡＣアドレス欄２３ａと、出力先欄２３ｂと、ＶＬＡＮ－ＩＤ欄２３ｃとを有している。 (Configuration of the table of the first embodiment)
4A to 4C are diagrams showing the FDB of each switch in the first embodiment.
FIG. 4A shows the FDB 23 provided in the lower switch A (10) (FIG. 1).
The FDB 23 is a table that manages frame transmission destination port information based on a destination address (for example, a MAC address or an IP address).
The FDB 23 has a destination MAC address column 23a, an output destination column 23b, and a VLAN-ID column 23c.
　宛先ＭＡＣアドレス欄２３ａには、下段スイッチ１０（図１）が送信すべきフレームの宛先となるエンドノード４０（図１）のネットワークインタフェース（不図示）のＭＡＣアドレス（図３）が格納されている。以下、明細書および図面に於いて、このＭＡＣアドレスのことを「宛先ＭＡＣアドレス（ＤＡ）」または、単に「ＤＡ」と記載する場合がある。図４（ａ）の最初のエントリの宛先ＭＡＣアドレス欄２３ａには、「10-00-00-00-00-00」が格納されており、宛先がエンドノードＡ００（４０）であることを示している。図４（ａ）の２番目のエントリの宛先ＭＡＣアドレス欄２３ａには、「30-00-00-00-00-17」が格納されており、宛先がエンドノードＣ２３（４０）であることを示している。 The destination MAC address column 23a stores the MAC address (FIG. 3) of the network interface (not shown) of the end node 40 (FIG. 1) that is the destination of the frame to be transmitted by the lower switch 10 (FIG. 1). . Hereinafter, in the specification and drawings, this MAC address may be described as “destination MAC address (DA)” or simply “DA”. In the destination MAC address column 23a of the first entry in FIG. 4A, “10-00-00-00-00-00” is stored, indicating that the destination is the end node A00 (40). ing. In the destination MAC address column 23a of the second entry in FIG. 4A, “30-00-00-00-00-17” is stored, and the destination is the end node C23 (40). Show.
　出力先欄２３ｂには、当該ＭＡＣアドレス宛のフレームを送信すべき出力先（ポート番号）が格納されている。図４（ａ）の最初のエントリには、「PP#04」が格納され、物理ポート＃０４（１３）が出力先であることを示している。図４（ａ）の２番目のエントリには、「LP#01」が格納されており、論理ポート＃０１（１５）（図１）が出力先であることを示している。 In the output destination column 23b, an output destination (port number) to which a frame addressed to the MAC address is to be transmitted is stored. The first entry in FIG. 4A stores “PP # 04”, which indicates that the physical port # 04 (13) is the output destination. The second entry in FIG. 4A stores “LP # 01”, indicating that the logical port # 01 (15) (FIG. 1) is the output destination.
　ＶＬＡＮ－ＩＤ欄２３ｃには、前記ＭＡＣアドレス宛のフレームが所属しているＶＬＡＮの識別情報（ＶＬＡＮ＿ＩＤ：Virtual LAN IDentifier）が格納される。図４（ａ）の最初のエントリと２番目のエントリには、両方とも「１」が格納され、同一のＶＬＡＮに属していることを示している。 The VLAN-ID column 23c stores identification information (VLAN_ID: Virtual LAN IDentifier) of the VLAN to which the frame addressed to the MAC address belongs. Both the first entry and the second entry in FIG. 4A store “1”, indicating that they belong to the same VLAN.
　図４（ａ）に示すＦＤＢ２３によれば、下段スイッチ１０は、送信するフレームの宛先ＭＡＣアドレス（ＤＡ）が「10-00-00-00-00-00」のとき、物理ポート＃０４（１３）から、当該フレームを送信すればよく、このとき、ＶＬＡＮ＿ＩＤ「１」に属するネットワーク内で送信される。 According to the FDB 23 shown in FIG. 4A, the lower switch 10 uses the physical port # 04 (13) when the destination MAC address (DA) of the frame to be transmitted is “10-00-00-00-00-00”. ), The frame may be transmitted. At this time, the frame is transmitted within the network belonging to VLAN_ID “1”.
　図４（ｂ）は、上段スイッチＣ（５０）（図１）が備えているＦＤＢ２３を示している。
　宛先ＭＡＣアドレス欄２３ａと、ＶＬＡＮ－ＩＤ欄２３ｃとに格納されている情報は、図４（ａ）に示すＦＤＢ２３の宛先ＭＡＣアドレス欄２３ａと、ＶＬＡＮ－ＩＤ欄２３ｃとに格納されている情報と同様である。 FIG. 4B shows the FDB 23 provided in the upper switch C (50) (FIG. 1).
The information stored in the destination MAC address column 23a and the VLAN-ID column 23c includes the information stored in the destination MAC address column 23a and the VLAN-ID column 23c of the FDB 23 shown in FIG. It is the same.
　出力先欄２３ｂには、当該ＭＡＣアドレス宛のフレームを送信すべき出力先（ポート番号）が格納されている。図４（ｂ）の最初のエントリには、「PP#01」が格納され、上段スイッチＣ（５０）の物理ポート＃０１（１３）（図１）が出力先であることを示している。図４（ｂ）の２番目のエントリには、「PP#03」が格納され、上段スイッチＣ（５０）の物理ポート＃０３（１３）（図１）が出力先であることを示している。 In the output destination column 23b, an output destination (port number) to which a frame addressed to the MAC address is to be transmitted is stored. The first entry in FIG. 4B stores “PP # 01”, which indicates that the physical port # 01 (13) (FIG. 1) of the upper switch C (50) is the output destination. The second entry in FIG. 4B stores “PP # 03”, which indicates that the physical port # 03 (13) (FIG. 1) of the upper switch C (50) is the output destination. .
　図４（ｃ）は、下段スイッチＣ（１０）（図１）が備えているＦＤＢ２３を示している。
　宛先ＭＡＣアドレス欄２３ａと、ＶＬＡＮ－ＩＤ欄２３ｃとに格納されている情報は、図４（ａ）に示すＦＤＢ２３の宛先ＭＡＣアドレス欄２３ａと、ＶＬＡＮ－ＩＤ欄２３ｃとに格納されている情報と同様である。 FIG. 4C shows the FDB 23 provided in the lower switch C (10) (FIG. 1).
The information stored in the destination MAC address column 23a and the VLAN-ID column 23c includes the information stored in the destination MAC address column 23a and the VLAN-ID column 23c of the FDB 23 shown in FIG. It is the same.
　出力先欄２３ｂには、宛先ＭＡＣアドレス（ＤＡ）宛のフレームを送信すべき出力先（ポート番号）が格納されている。図４（ｃ）の最初のエントリには、「LP#01」が格納され、下段スイッチＣ（１０）の論理ポート＃０１（１５）（図１）が出力先であることを示している。図４（ｂ）の２番目のエントリには、「PP#27」が格納され、下段スイッチＣ（１０）の物理ポート＃２７（１３）（図１）が出力先であることを示している。 The output destination field 23b stores an output destination (port number) to which a frame addressed to the destination MAC address (DA) should be transmitted. In the first entry of FIG. 4C, “LP # 01” is stored, indicating that the logical port # 01 (15) (FIG. 1) of the lower switch C (10) is the output destination. The second entry in FIG. 4B stores “PP # 27”, which indicates that the physical port # 27 (13) (FIG. 1) of the lower switch C (10) is the output destination. .
　図５（ａ－１）～（ｂ－４）は、第１の実施形態に於ける下段スイッチの経路選択テーブルを示す図である。
　図５（ａ－１）は、下段スイッチＡ（１０）の現行経路テーブル３１を示す図である。図５（ｂ－１）は、下段スイッチＣ（１０）の現行経路テーブル３１を示す図である。
　現行経路テーブル３１は、ＳＡ／ＤＡ情報欄３１ａと、出力先欄３１ｂとを備えている。
　現行経路テーブル３１は、現行のフレームの経路に対応した出力先ポートを示すテーブルである。 FIGS. 5A-1 to 5B-4 are diagrams showing a path selection table for the lower switch in the first embodiment.
FIG. 5A-1 shows the current route table 31 of the lower switch A (10). FIG. 5B-1 shows the current path table 31 of the lower switch C (10).
The current route table 31 includes an SA / DA information column 31a and an output destination column 31b.
The current path table 31 is a table showing output destination ports corresponding to the current frame path.
　ＳＡ／ＤＡ情報欄３１ａには、下段スイッチ１０が経路を選択する際に利用される送信元ＭＡＣアドレス（ＳＡ）と宛先ＭＡＣアドレス（ＤＡ）との組合せが格納される。以下、送信元ＭＡＣアドレス（ＳＡ）と宛先ＭＡＣアドレス（ＤＡ）との組合せを、「ＳＡ／ＤＡ情報」と記載する場合がある。
　出力先欄３２ｂには、当該ＳＡ／ＤＡ情報を持つフレームが送信されるべき出力先（ポート番号）が格納される。 The SA / DA information column 31a stores a combination of a source MAC address (SA) and a destination MAC address (DA) used when the lower switch 10 selects a route. Hereinafter, the combination of the source MAC address (SA) and the destination MAC address (DA) may be referred to as “SA / DA information”.
The output destination column 32b stores an output destination (port number) to which a frame having the SA / DA information should be transmitted.
　例えば、図５（ａ－１）に於ける下段スイッチＡ（１０）は、送信元ＭＡＣアドレス（ＳＡ）「10-00-00-00-00-00」かつ、宛先ＭＡＣアドレス（ＤＡ）が「30-00-00-00-00-17」のとき、「PP#03」で示される物理ポート＃０３（１３）（図１）からフレームを送信することが示されている。 For example, in the lower switch A (10) in FIG. 5A-1, the source MAC address (SA) “10-00-00-00-00-00” and the destination MAC address (DA) are “ 30-00-00-00-00-17 "indicates that a frame is transmitted from the physical port # 03 (13) (FIG. 1) indicated by" PP # 03 ".
　現行経路テーブル３１に於いて格納されたＳＡ／ＤＡ情報と出力先のエントリは、一定時間が経過した後にフレームディストリビュータ２５などによって削除されてもよく、管理者によって削除されてもよい。 The SA / DA information and the output destination entry stored in the current route table 31 may be deleted by the frame distributor 25 or the like after a predetermined time has elapsed, or may be deleted by the administrator.
　現行経路テーブル３１の出力先欄３１ｂに格納されている経路に障害が起きた場合、フレームディストリビュータ２５は、この障害が発生した出力先を含むエントリを削除する。 When a failure occurs in the route stored in the output destination column 31b of the current route table 31, the frame distributor 25 deletes the entry including the output destination where the failure has occurred.
　図５（ａ－２）は、下段スイッチＡ（１０）の出力先選択テーブル３２を示す図である。図５（ｂ－２）は、下段スイッチＣ（１０）の出力先選択テーブル３２を示す図である。
　出力先選択テーブル３２は、ハッシュ値欄３２ａと出力先欄３２ｂとを備えている。
　出力先選択テーブル３２は、ハッシュ値に基き、論理ポート１５に於ける出力先の物理ポート１３を決定するテーブルである。 FIG. 5A-2 shows the output destination selection table 32 of the lower switch A (10). FIG. 5B-2 shows the output destination selection table 32 of the lower switch C (10).
The output destination selection table 32 includes a hash value column 32a and an output destination column 32b.
The output destination selection table 32 is a table for determining the output destination physical port 13 in the logical port 15 based on the hash value.
　ハッシュ値欄３２ａには、下段スイッチ１０のフレームディストリビュータ２５が、当該フレームのＳＡ／ＤＡ情報をハッシュ関数で計算したときのハッシュ値の集合が格納されている。
　出力先欄３２ｂには、当該ハッシュ値が計算されたときのフレームの出力先である物理ポート１３が格納されている。 The hash value column 32a stores a set of hash values when the frame distributor 25 of the lower switch 10 calculates the SA / DA information of the frame with a hash function.
The output destination column 32b stores the physical port 13 that is the output destination of the frame when the hash value is calculated.
　図５（ａ－２）の場合、下段スイッチ１０は、当該フレームのＳＡ／ＤＡ情報をハッシュ関数で計算したときのハッシュ値が0～10のとき、「PP#01」で示される物理ポート＃０１（１３）（図１）から当該フレームを送信することが示されている。 In the case of FIG. 5A-2, the lower switch 10 uses the physical port # indicated by “PP # 01” when the hash value is 0 to 10 when the SA / DA information of the frame is calculated by the hash function. 01 (13) (FIG. 1) shows that the frame is transmitted.
　ネットワークシステム１００は、フレームの送受信に於いて、どの下段スイッチ１０からも、同一の上段スイッチ５０を経由する経路を選択すること（シンメトリックルーティング）を実現する必要がある。そのため、下段スイッチ１０のフレームディストリビュータ２５は、すべて同一のハッシュ関数でハッシュ値を計算する。更に、下段スイッチ１０は、すべて同一の出力先選択テーブル３２を備えている。
　なお、出力先選択テーブル３２は、あらかじめ定めておいてよい。 The network system 100 needs to realize (symmetric routing) to select a route from any lower switch 10 via the same upper switch 50 in frame transmission / reception. Therefore, the frame distributor 25 of the lower switch 10 calculates the hash value with the same hash function. Furthermore, the lower switches 10 all have the same output destination selection table 32.
The output destination selection table 32 may be determined in advance.
　また、出力先選択テーブル３２の出力先欄３２ｂに格納されている経路に障害が起きた場合、下段スイッチ１０のフレームディストリビュータ２５は、再度、通信に利用できる出力先と前記関数の値の組み合わせを設定し、新たな関数の値と出力先の組み合わせを出力先選択テーブル３２に格納する。 In addition, when a failure occurs in the path stored in the output destination column 32b of the output destination selection table 32, the frame distributor 25 of the lower switch 10 again sets the combination of the output destination and the function value that can be used for communication. The new function value and output destination combination are stored in the output destination selection table 32.
　図５（ａ－３）は、下段スイッチＡ（１０）の帯域テーブル３３を示す図である。図５（ｂ－３）は、下段スイッチＣ（１０）の帯域テーブル３３を示す図である。
　帯域テーブル３３は、出力先ポートに対応した使用可能帯域を示すテーブルである。
　帯域テーブル３３は、出力先欄３３ａと、使用可能帯域欄３３ｂとを備えている。
　出力先欄３３ａには、下段スイッチ１０がフレームを送信する際の出力先（ポート番号）が格納されている。
　使用可能帯域欄３３ｂには、当該出力先の使用可能帯域が格納されている。 FIG. 5A-3 shows the bandwidth table 33 of the lower switch A (10). FIG. 5 (b-3) is a diagram showing the bandwidth table 33 of the lower switch C (10).
The bandwidth table 33 is a table showing the usable bandwidth corresponding to the output destination port.
The bandwidth table 33 includes an output destination column 33a and an available bandwidth column 33b.
The output destination column 33a stores an output destination (port number) when the lower switch 10 transmits a frame.
The usable bandwidth column 33b stores the usable bandwidth of the output destination.
　使用可能帯域欄３３ｂに格納される使用可能帯域は、使用可能帯域検知部２６が、送信カウンタにより計測されたトラフィック情報を収集し、統計値を取ることにより算出される。
　図５（ａ－３）の場合、出力先「PP#01」で示される物理ポート＃０１（１３）の送信のために使用可能な帯域は、１８Ｍｂｐｓである。 The usable bandwidth stored in the usable bandwidth column 33b is calculated by the usable bandwidth detecting unit 26 collecting traffic information measured by the transmission counter and taking a statistical value.
In the case of FIG. 5A-3, the bandwidth that can be used for transmission of the physical port # 01 (13) indicated by the output destination “PP # 01” is 18 Mbps.
　図５（ａ－４）は、下段スイッチＡ（１０）の論理ポートテーブル３４を示す図である。図５（ｂ－４）は、下段スイッチＣ（１０）の論理ポートテーブル３４を示す図である。
　論理ポートテーブル３４は、論理ポート１５と物理ポート１３との対応を示すテーブルである。
　論理ポートテーブル３４は、論理ポートＩＤ欄３４ａと、物理ポートＩＤ欄３４ｂとを備えている。
　論理ポートＩＤ欄３４ａには、下段スイッチ１０内の論理ポート１５の識別子（ＩＤ）が格納されている。
　物理ポートＩＤ欄３４ｂには、当該論理ポート１５に属する一つまたは複数の物理ポート１３の識別子（ＩＤ）がカンマ区切りで格納されている。 FIG. 5A-4 shows the logical port table 34 of the lower switch A (10). FIG. 5B-4 shows the logical port table 34 of the lower switch C (10).
The logical port table 34 is a table showing the correspondence between the logical port 15 and the physical port 13.
The logical port table 34 includes a logical port ID column 34a and a physical port ID column 34b.
The logical port ID column 34 a stores the identifier (ID) of the logical port 15 in the lower switch 10.
In the physical port ID column 34b, identifiers (IDs) of one or a plurality of physical ports 13 belonging to the logical port 15 are stored in a comma separated manner.
　図５（ａ－４）に示す論理ポートテーブル３４により、「LP#01」で示される論理ポート＃０１（１５）は、「PP#01」で示される物理ポート＃０１（１３）と、「PP#02」で示される物理ポート＃０２（１３）と、「PP#03」で示される物理ポート＃０３（１３）とが属していることを示している。
　なお、下段スイッチ１０に格納される各種テーブルは、図４、図５に示した情報が対応付けて保持されていればよく、図４、図５に示したテーブルの形式に限定されるものではない。 According to the logical port table 34 shown in FIG. 5A-4, the logical port # 01 (15) indicated by “LP # 01” is changed from the physical port # 01 (13) indicated by “PP # 01” to “ This indicates that the physical port # 02 (13) indicated by “PP # 02” and the physical port # 03 (13) indicated by “PP # 03” belong.
Note that the various tables stored in the lower switch 10 only need to hold the information shown in FIGS. 4 and 5 in association with each other, and are not limited to the table formats shown in FIGS. Absent.
（第１の実施形態の動作）
　図１に基き、第１の実施形態のネットワークシステム１００が、エンドノードＡ００（４０）とエンドノードＣ２３（４０）との間で、フレームを通信する際の挙動を説明する。 (Operation of the first embodiment)
Based on FIG. 1, the behavior when the network system 100 according to the first embodiment communicates frames between the end node A00 (40) and the end node C23 (40) will be described.
　図６は、第１の実施形態に於けるスイッチ間の処理を示す図である。
　図１に於けるエンドノードＡ００（４０）と、エンドノードＣ２３（４０）との間で通信を行う際、フレームは、エンドノードＡ００（４０）から下段スイッチＡ（１０）、上段スイッチＣ（５０）、および、下段スイッチＣ（１０）を介して、エンドノードＣ２３（４０）に送信される。 FIG. 6 is a diagram illustrating processing between switches in the first embodiment.
When communication is performed between the end node A00 (40) and the end node C23 (40) in FIG. 1, the frames are transmitted from the end node A00 (40) to the lower switch A (10) and the upper switch C (50). ) And the lower switch C (10), the data is transmitted to the end node C23 (40).
（エンドノードＡ００（４０）の処理）
　処理を開始すると、ステップＳ１００に於いて、エンドノードＡ００（４０）は、宛先ＭＡＣアドレス（ＤＡ）としてエンドノードＣ２３（４０）のＭＡＣアドレスを格納したフレームを、下段スイッチＡ（１０）に送信する。 (Process of end node A00 (40))
When the process is started, in step S100, the end node A00 (40) transmits a frame storing the MAC address of the end node C23 (40) as the destination MAC address (DA) to the lower switch A (10). .
（下段スイッチＡ（１０）の処理）
　ステップＳ２００に於いて、下段スイッチＡ（１０）は、エンドノードＡ００（４０）から送信されたフレームを物理ポート＃０４（１３）から受信する。以下、このフレームを「当該フレーム」という。 (Processing of lower switch A (10))
In step S200, the lower switch A (10) receives the frame transmitted from the end node A00 (40) from the physical port # 04 (13). Hereinafter, this frame is referred to as “the frame”.
　ステップＳ３００に於いて、下段スイッチＡ（１０）は、当該フレームの受信経路を確認する受信経路確認処理を行う。ステップＳ３００の処理は、後記する図７に於いて詳細に説明する。 In step S300, the lower switch A (10) performs reception path confirmation processing for confirming the reception path of the frame. The process of step S300 will be described in detail with reference to FIG.
　ステップＳ４００に於いて、下段スイッチＡ（１０）は、当該フレームの送信経路を決定する送信経路決定処理を行う。ステップＳ４００の処理は、後記する図９に於いて詳細に説明する。
　ステップＳ５００に於いて、下段スイッチＡ（１０）は、当該フレームを上段スイッチＣ（５０）に送信する。 In step S400, the lower switch A (10) performs transmission path determination processing for determining the transmission path of the frame. The process of step S400 will be described in detail with reference to FIG.
In step S500, the lower switch A (10) transmits the frame to the upper switch C (50).
（上段スイッチＣ（５０）の処理）
　ステップＳ２００に於いて、上段スイッチＣ（５０）は、下段スイッチＡ（１０）から送信されたフレームを物理ポート＃０１（１３）から受信する。以下、このフレームを「当該フレーム」という。 (Processing of upper switch C (50))
In step S200, the upper switch C (50) receives the frame transmitted from the lower switch A (10) from the physical port # 01 (13). Hereinafter, this frame is referred to as “the frame”.
　ステップＳ６００に於いて、上段スイッチＣ（５０）は、当該フレームの受信経路を確認する受信経路確認処理を行う。ステップＳ６００の処理は、後記する図１２に於いて詳細に説明する。 In step S600, the upper switch C (50) performs reception path confirmation processing for confirming the reception path of the frame. The process of step S600 will be described in detail with reference to FIG.
　ステップＳ７００に於いて、上段スイッチＣ（５０）は、当該フレームの送信経路を決定する送信経路決定処理を行う。ステップＳ７００の処理は、後記する図１３に於いて詳細に説明する。
　ステップＳ５００に於いて、上段スイッチＣ（５０）は、当該フレームを下段スイッチＣ（１０）に送信する。 In step S700, the upper switch C (50) performs transmission path determination processing for determining the transmission path of the frame. The process of step S700 will be described in detail with reference to FIG.
In step S500, the upper switch C (50) transmits the frame to the lower switch C (10).
（下段スイッチＣ（１０）の処理）
　ステップＳ２００，Ｓ３００，Ｓ４００，Ｓ５００に於ける下段スイッチＣ（１０）の処理は、前記した下段スイッチＡ（１０）のステップＳ２００，Ｓ３００，Ｓ４００，Ｓ５００に於ける処理と同様である。 (Processing of lower switch C (10))
The processing of the lower switch C (10) in steps S200, S300, S400, and S500 is the same as the processing in steps S200, S300, S400, and S500 of the lower switch A (10).
（エンドノードＣ２３（４０）の処理）
　ステップＳ８００に於いて、上段スイッチＣ（５０）は、下段スイッチＣ（１０）から送信されたフレームを物理ポート＃０１（１３）から受信する。ステップＳ８００の処理が終了すると、当該フレームの送受信処理は終了する。 (Process of end node C23 (40))
In step S800, the upper switch C (50) receives the frame transmitted from the lower switch C (10) from the physical port # 01 (13). When the process of step S800 ends, the transmission / reception process of the frame ends.
　図７は、第１の実施形態に於ける下段スイッチの受信経路確認処理を示すフローチャートである。図７の処理は、図６に示すステップＳ３００の処理を詳細に説明したものである。 FIG. 7 is a flowchart showing the reception path confirmation process of the lower switch in the first embodiment. The process of FIG. 7 explains the process of step S300 shown in FIG. 6 in detail.
　下段スイッチＡ（１０）は、エンドノードＡ００（４０）から送信したフレームを受信すると、図７の処理を開始する。または、下段スイッチＣ（１０）は、上段スイッチＣ（５０）から送信したフレームを受信すると、図７の処理を開始する。以下、下段スイッチ１０が受信したフレームを「当該フレーム」という。 When receiving the frame transmitted from the end node A00 (40), the lower switch A (10) starts the process of FIG. Alternatively, when the lower switch C (10) receives the frame transmitted from the upper switch C (50), the lower switch C (10) starts the process of FIG. Hereinafter, the frame received by the lower switch 10 is referred to as “the frame”.
　ステップＳ３１０に於いて、下段スイッチ１０のアドレス学習部２２は、当該フレームの送信元ＭＡＣアドレス（ＳＡ）が、ＦＤＢ２３に登録されているか否かを判断する。下段スイッチ１０のアドレス学習部２２は、当該フレームの送信元ＭＡＣアドレス（ＳＡ）がＦＤＢ２３に登録されていたならば（Ｙｅｓ）、ステップＳ３１４の処理を行い、当該フレームの送信元ＭＡＣアドレス（ＳＡ）がＦＤＢ２３に登録されていなかったならば（Ｎｏ）、ステップＳ３１１の処理を行う。
　ステップＳ３１１に於いて、下段スイッチ１０のアドレス学習部２２は、受信した物理ポート１３が論理ポート１５に属しているか否かを判断する。下段スイッチＡ（１０）のアドレス学習部２２は、受信した物理ポート１３が論理ポート１５に属していたならば（Ｙｅｓ）、ステップＳ３１３の処理を行い、受信した物理ポート１３が論理ポート１５に属していなかったならば（Ｎｏ）、ステップＳ３１２の処理を行う。 In step S310, the address learning unit 22 of the lower switch 10 determines whether or not the transmission source MAC address (SA) of the frame is registered in the FDB 23. If the transmission source MAC address (SA) of the frame is registered in the FDB 23 (Yes), the address learning unit 22 of the lower switch 10 performs the process of step S314 to perform the transmission source MAC address (SA) of the frame. Is not registered in the FDB 23 (No), the process of step S311 is performed.
In step S311, the address learning unit 22 of the lower switch 10 determines whether or not the received physical port 13 belongs to the logical port 15. If the received physical port 13 belongs to the logical port 15 (Yes), the address learning unit 22 of the lower switch A (10) performs the process of step S313, and the received physical port 13 belongs to the logical port 15. If not (No), the process of step S312 is performed.
　ステップＳ３１２に於いて、下段スイッチ１０のアドレス学習部２２は、送信元ＭＡＣアドレス（ＳＡ）と受信した物理ポート１３とをＦＤＢ２３に登録したのち、ステップＳ３１４の処理を行う。 In step S312, the address learning unit 22 of the lower switch 10 registers the source MAC address (SA) and the received physical port 13 in the FDB 23, and then performs the process of step S314.
　ステップＳ３１３に於いて、下段スイッチ１０のアドレス学習部２２は、送信元ＭＡＣアドレス（ＳＡ）と受信した物理ポート１３が属する論理ポート１５とをＦＤＢ２３に登録したのち、ステップＳ３１４の処理を行う。 In step S313, the address learning unit 22 of the lower switch 10 registers the source MAC address (SA) and the logical port 15 to which the received physical port 13 belongs in the FDB 23, and then performs the process of step S314.
　ステップＳ３１４に於いて、下段スイッチ１０は、当該フレームの受信ポートが、論理ポート１５に属しているか否かを判断する。下段スイッチ１０は、当該フレームを受信した物理ポート１３が論理ポート１５に属していると判断したならば（Ｙｅｓ）、ステップＳ３１５の処理を行い、当該フレームを受信した物理ポート１３が論理ポート１５に属していないと判断したならば（Ｎｏ）、図７の処理を終了する。 In step S314, the lower switch 10 determines whether or not the reception port of the frame belongs to the logical port 15. If the lower switch 10 determines that the physical port 13 that has received the frame belongs to the logical port 15 (Yes), the lower switch 10 performs the process of step S315, and the physical port 13 that has received the frame becomes the logical port 15. If it is determined that they do not belong (No), the processing in FIG. 7 is terminated.
　ステップＳ３１５に於いて、下段スイッチ１０は、当該フレームを受信した論理ポート１５の受信経路確認処理を行う。ステップＳ３１５の処理は、後記する図８に於いて詳細に説明する。 In step S315, the lower switch 10 performs reception path confirmation processing for the logical port 15 that has received the frame. The processing in step S315 will be described in detail with reference to FIG.
　図８は、第１の実施形態に於ける下段スイッチの論理ポートの受信経路確認処理を示すフローチャートである。なお、図８の説明に於いて、受信したフレームのことを「当該フレーム」という。 FIG. 8 is a flowchart showing the reception path confirmation process of the logical port of the lower switch in the first embodiment. In the description of FIG. 8, the received frame is referred to as “the frame”.
　処理を開始すると、ステップＳ３２０に於いて、下段スイッチ１０のフレームディストリビュータ２５は、当該フレームから、ＳＡ／ＤＡ情報（宛先ＭＡＣアドレス（ＤＡ）と送信元ＭＡＣアドレス（ＳＡ）との組合せ）を抽出する。 When the processing is started, in step S320, the frame distributor 25 of the lower switch 10 extracts SA / DA information (a combination of the destination MAC address (DA) and the source MAC address (SA)) from the frame. .
　第１の実施形態のネットワークシステム１００では、シンメトリックルーティングを実現するため、全ての下段スイッチ１０でＭＡＣアドレスに基くＳＡ／ＤＡ情報を抽出するように構成している。 In the network system 100 according to the first embodiment, all the lower switches 10 are configured to extract SA / DA information based on the MAC address in order to realize symmetric routing.
　ステップＳ３２１に於いて、下段スイッチ１０のフレームディストリビュータ２５は、抽出したＳＡ／ＤＡ情報の逆経路情報をハッシュ関数で計算し、ハッシュ値を得る。 In step S321, the frame distributor 25 of the lower switch 10 calculates reverse path information of the extracted SA / DA information using a hash function to obtain a hash value.
　ハッシュ値を得る方法は、これに限られず、抽出した当該ＳＡ／ＤＡ情報から一意で偏りのないランダムな出力が得られる関数で計算して、計算値を得られればよい。ただし、シンメトリックルーティングを実現するため、すべての下段スイッチ１０は、同一の計算を行い、同一のＳＡ／ＤＡ情報に対して常に同一の計算値を得る必要がある。
　ステップＳ３２２に於いて、下段スイッチ１０は、当該ハッシュ値と出力先選択テーブル３２に基き、物理ポート１３を選択する。 The method of obtaining the hash value is not limited to this, and it is only necessary to obtain a calculated value by calculating with a function that can obtain a unique random output without bias from the extracted SA / DA information. However, in order to realize symmetric routing, all the lower switches 10 need to perform the same calculation and always obtain the same calculated value for the same SA / DA information.
In step S322, the lower switch 10 selects the physical port 13 based on the hash value and the output destination selection table 32.
　ステップＳ３２３に於いて、下段スイッチ１０のフレームディストリビュータ２５は、ステップＳ３２２に於いて選択された物理ポート１３と受信した物理ポート１３とが一致するか否かを判断する。 In step S323, the frame distributor 25 of the lower switch 10 determines whether or not the physical port 13 selected in step S322 matches the received physical port 13.
　下段スイッチ１０のフレームディストリビュータ２５は、ステップＳ３２２に於いて選択された物理ポート１３と受信した物理ポート１３とが一致するならば（Ｙｅｓ）、図８の処理を終了し、ステップＳ３２２に於いて選択された物理ポート１３と受信した物理ポート１３とが一致しないならば（Ｎｏ）、ステップＳ３２４の処理を行う。 If the physical port 13 selected in step S322 matches the received physical port 13 (Yes), the frame distributor 25 of the lower switch 10 ends the processing in FIG. 8 and selects in step S322. If the received physical port 13 does not match the received physical port 13 (No), the process of step S324 is performed.
　ステップＳ３２４に於いて、下段スイッチ１０のフレームディストリビュータ２５は、現行経路テーブル３１に、ＳＡ／ＤＡ情報の逆経路情報が登録されているか否かを判断する。下段スイッチ１０のフレームディストリビュータ２５は、現行経路テーブル３１にＳＡ／ＤＡ情報の逆経路情報が登録されていると判断したならば（Ｙｅｓ）、ステップＳ３２５の処理を行い、現行経路テーブル３１にＳＡ／ＤＡ情報の逆経路情報が登録されていないと判断したならば（Ｎｏ）、ステップＳ３２６の処理を行う。 In step S324, the frame distributor 25 of the lower switch 10 determines whether or not reverse path information of SA / DA information is registered in the current path table 31. If the frame distributor 25 of the lower switch 10 determines that the reverse path information of the SA / DA information is registered in the current path table 31 (Yes), the process of step S325 is performed, and the SA / DA information is stored in the current path table 31. If it is determined that the reverse path information of the DA information is not registered (No), the process of step S326 is performed.
　ステップＳ３２５に於いて、下段スイッチ１０のフレームディストリビュータ２５は、受信した物理ポート１３と現行経路テーブル３１に登録された物理ポート１３とが一致するか否かを判断する。下段スイッチ１０のフレームディストリビュータ２５は、当該判断条件が成立するならば（Ｙｅｓ）、図８の処理を終了し、当該判断条件が成立しないならば（Ｎｏ）、ステップＳ３２６の処理を行う。 In step S325, the frame distributor 25 of the lower switch 10 determines whether or not the received physical port 13 matches the physical port 13 registered in the current path table 31. The frame distributor 25 of the lower switch 10 ends the process of FIG. 8 if the determination condition is satisfied (Yes), and performs the process of step S326 if the determination condition is not satisfied (No).
　ステップＳ３２６に於いて、下段スイッチ１０のフレームディストリビュータ２５は、現行経路テーブル３１に、ＳＡ／ＤＡ情報の逆経路情報と受信した物理ポート１３とを登録し、図８の処理を終了する。 In step S326, the frame distributor 25 of the lower switch 10 registers the reverse path information of the SA / DA information and the received physical port 13 in the current path table 31, and ends the process of FIG.
　図９は、第１の実施形態に於ける下段スイッチの送信経路決定処理を示すフローチャートである。図９の処理は、図６に示すステップＳ４００の処理を詳細に説明したものである。 FIG. 9 is a flowchart showing a transmission path determination process of the lower switch in the first embodiment. The process of FIG. 9 describes the process of step S400 shown in FIG. 6 in detail.
　処理を開始すると、ステップＳ４１０に於いて、下段スイッチ１０のフレームディストリビュータ２５は、当該フレームの宛先ＭＡＣアドレス（ＤＡ）がＦＤＢ２３に登録されているか否かを判断する。下段スイッチ１０のフレームディストリビュータ２５は、当該判断条件が成立するならば（Ｙｅｓ）、ステップＳ４１１の処理を行い、当該判断条件が成立しないならば（Ｎｏ）、ステップＳ４１４の処理を行う。 When the processing is started, in step S410, the frame distributor 25 of the lower switch 10 determines whether or not the destination MAC address (DA) of the frame is registered in the FDB 23. The frame distributor 25 of the lower switch 10 performs the process of step S411 if the determination condition is satisfied (Yes), and performs the process of step S414 if the determination condition is not satisfied (No).
　ステップＳ４１１に於いて、下段スイッチ１０のフレームディストリビュータ２５は、ＦＤＢ２３に登録されている出力先が論理ポート１５であるか否かを判断する。下段スイッチ１０のフレームディストリビュータ２５は、当該判断条件が成立するならば（Ｙｅｓ）、ステップＳ４１２の処理を行い、当該判断条件が成立しないならば（Ｎｏ）、ステップＳ４１３の処理を行う。 In step S411, the frame distributor 25 of the lower switch 10 determines whether or not the output destination registered in the FDB 23 is the logical port 15. The frame distributor 25 of the lower switch 10 performs the process of step S412 if the determination condition is satisfied (Yes), and performs the process of step S413 if the determination condition is not satisfied (No).
　ステップＳ４１２に於いて、下段スイッチ１０のフレームディストリビュータ２５は、論理ポート内の物理ポート選択処理を行い、図９の処理を終了する。ステップＳ４１２の処理は、後記する図１０に於いて詳細に説明する。
　ステップＳ４１３に於いて、下段スイッチ１０のフレームディストリビュータ２５は、ＦＤＢ２３に登録されている物理ポート１３を送信経路として選択し、図９の処理を終了する。 In step S412, the frame distributor 25 of the lower switch 10 performs a physical port selection process in the logical port and ends the process of FIG. The process in step S412 will be described in detail with reference to FIG.
In step S413, the frame distributor 25 of the lower switch 10 selects the physical port 13 registered in the FDB 23 as a transmission path, and ends the process of FIG.
　ステップＳ４１４に於いて、下段スイッチ１０のフレームディストリビュータ２５は、受信した物理ポート１３以外のすべての物理ポート１３、および、論理ポート１５を送信経路として選択する。ただし、受信した物理ポート１３が論理ポート１５に属する場合は、論理ポート１５に属する以外のすべての物理ポート１３を選択する。 In step S414, the frame distributor 25 of the lower switch 10 selects all the physical ports 13 other than the received physical port 13 and the logical port 15 as transmission paths. However, when the received physical port 13 belongs to the logical port 15, all the physical ports 13 other than the logical port 15 are selected.
　ステップＳ４１５に於いて、下段スイッチ１０のフレームディストリビュータ２５は、論理ポート内の物理ポート選択処理を行い、図９の処理を終了する。ステップＳ４１５の処理は、ステップＳ４１２の処理と同様であり、後記する図１０に於いて詳細に説明する。 In step S415, the frame distributor 25 of the lower switch 10 performs a physical port selection process in the logical port and ends the process of FIG. The process of step S415 is the same as the process of step S412 and will be described in detail with reference to FIG.
　図１０は、第１の実施形態に於ける下段スイッチの論理ポート内の物理ポート選択処理を示すフローチャートである。図１０の処理は、図９に示すステップＳ４１２，Ｓ４１５の処理を詳細に説明したものである。 FIG. 10 is a flowchart showing physical port selection processing in the logical port of the lower switch in the first embodiment. The process in FIG. 10 is a detailed description of the processes in steps S412 and S415 shown in FIG.
　処理を開始すると、ステップＳ４２０に於いて、下段スイッチ１０のフレームディストリビュータ２５は、当該フレームからＳＡ／ＤＡ情報（宛先ＭＡＣアドレス（ＤＡ）と送信元ＭＡＣアドレス（ＳＡ）の組み合わせ）を抽出する。 When the processing is started, in step S420, the frame distributor 25 of the lower switch 10 extracts SA / DA information (a combination of the destination MAC address (DA) and the source MAC address (SA)) from the frame.
　ステップＳ４２１に於いて、下段スイッチ１０のフレームディストリビュータ２５は、現行経路テーブル３１に当該ＳＡ／ＤＡ情報が登録されているか否かを判断する。下段スイッチ１０のフレームディストリビュータ２５は、当該判断条件が成立するならば（Ｙｅｓ）、ステップＳ４２７の処理を行い、当該判断条件が成立しないならば（Ｎｏ）、ステップＳ４２２の処理を行う。 In step S421, the frame distributor 25 of the lower switch 10 determines whether or not the SA / DA information is registered in the current route table 31. The frame distributor 25 of the lower switch 10 performs the process of step S427 if the determination condition is satisfied (Yes), and performs the process of step S422 if the determination condition is not satisfied (No).
　ステップＳ４２２に於いて、下段スイッチ１０のフレームディストリビュータ２５は、当該ＳＡ／ＤＡ情報をハッシュ関数によりハッシュ値に変換する。
　ステップＳ４２３に於いて、下段スイッチ１０のフレームディストリビュータ２５は、当該ハッシュ値と出力先選択テーブル３２に基き、物理ポート１３を選択する。 In step S422, the frame distributor 25 of the lower switch 10 converts the SA / DA information into a hash value using a hash function.
In step S423, the frame distributor 25 of the lower switch 10 selects the physical port 13 based on the hash value and the output destination selection table 32.
　ステップＳ４２４に於いて、下段スイッチ１０のフレームディストリビュータ２５は、選択した物理ポート１３について、使用可能帯域を考慮した物理ポート１３選択処理を実行する。ステップＳ４２４の処理は、後記する図１１に於いて詳細に説明する。 In step S424, the frame distributor 25 of the lower switch 10 executes a physical port 13 selection process in consideration of the usable bandwidth for the selected physical port 13. The process of step S424 will be described in detail with reference to FIG.
　ステップＳ４２５に於いて、下段スイッチ１０のフレームディストリビュータ２５は、選択した物理ポート１３と、ハッシュ値と出力先選択テーブル３２から得られる物理ポート１３とが一致するか否かを判断する。下段スイッチ１０は、当該判断条件が成立するならば（Ｙｅｓ）、図１０の処理を終了し、当該判断条件が成立しないならば（Ｎｏ）、ステップＳ４２６の処理を行う。 In step S425, the frame distributor 25 of the lower switch 10 determines whether or not the selected physical port 13 matches the hash value and the physical port 13 obtained from the output destination selection table 32. The lower switch 10 ends the process of FIG. 10 if the determination condition is satisfied (Yes), and performs the process of step S426 if the determination condition is not satisfied (No).
　ステップＳ４２６に於いて、下段スイッチ１０のフレームディストリビュータ２５は、当該ＳＡ／ＤＡ情報と選択した物理ポート１３とを現行経路テーブル３１に格納し、図１０の処理を終了する。 In step S426, the frame distributor 25 of the lower switch 10 stores the SA / DA information and the selected physical port 13 in the current path table 31, and ends the process of FIG.
　ステップＳ４２７に於いて、下段スイッチ１０のフレームディストリビュータ２５は、当該ＳＡ／ＤＡ情報と現行経路テーブル３１に基いて物理ポート１３を選択し、図１０の処理を終了する。 In step S427, the frame distributor 25 of the lower switch 10 selects the physical port 13 based on the SA / DA information and the current route table 31, and ends the processing of FIG.
　図１１は、第１の実施形態に於ける下段スイッチの使用可能帯域を考慮した経路選択処理を示す図である。図１１の処理は、図１０に示すステップＳ４２４の処理を詳細に説明したものである。
　処理を開始すると、ステップＳ４３０に於いて、下段スイッチ１０のフレームディストリビュータ２５は、帯域テーブル３３（図５）に基き、選択した物理ポート１３の使用可能帯域があらかじめ設定した閾値以上か否かを判断する。下段スイッチ１０のフレームディストリビュータ２５は、当該判断条件が成立するならば（Ｙｅｓ）、図１１の処理を終了し、当該判断条件が成立しないならば（Ｎｏ）、ステップＳ４３１の処理を行う。この閾値は、設定ファイルによって変更することが可能である。 FIG. 11 is a diagram illustrating a route selection process in consideration of the usable bandwidth of the lower switch in the first embodiment. The process in FIG. 11 is a detailed description of the process in step S424 shown in FIG.
When the processing is started, in step S430, the frame distributor 25 of the lower switch 10 determines whether or not the usable bandwidth of the selected physical port 13 is equal to or greater than a preset threshold based on the bandwidth table 33 (FIG. 5). To do. The frame distributor 25 of the lower switch 10 ends the process of FIG. 11 if the determination condition is satisfied (Yes), and performs the process of step S431 if the determination condition is not satisfied (No). This threshold value can be changed by a setting file.
　ステップＳ４３１に於いて、下段スイッチ１０のフレームディストリビュータ２５は、選択した物理ポート１３が属する論理ポート１５のうち最も使用可能帯域が大きい物理ポート１３を選択する。 In step S431, the frame distributor 25 of the lower switch 10 selects the physical port 13 having the largest usable bandwidth among the logical ports 15 to which the selected physical port 13 belongs.
　前記したように第１の実施形態のステップＳ４３１に於いて、下段スイッチ１０のフレームディストリビュータ２５は、最も使用可能帯域が大きい経路を選択している。この経路選択ポリシーは、設定ファイルなどにより変更することが可能である。 As described above, in step S431 of the first embodiment, the frame distributor 25 of the lower switch 10 selects a route having the largest usable bandwidth. This route selection policy can be changed by a setting file or the like.
　図１２は、第１の実施形態に於ける上段スイッチの受信経路確認処理を示す図である。図１２の処理は、図６に示すステップＳ６００の処理を詳細に説明したものである。 FIG. 12 is a diagram showing a reception path confirmation process of the upper switch in the first embodiment. The process in FIG. 12 is a detailed description of the process in step S600 shown in FIG.
　上段スイッチ５０は、図６のステップＳ５００に於いて、下段スイッチ１０が送信したフレームを受信したのち、図１２に示す受信経路確認処理の処理を行う。 The upper switch 50 receives the frame transmitted by the lower switch 10 in step S500 of FIG. 6, and then performs the reception path confirmation process shown in FIG.
　図１２の処理を開始すると、ステップＳ６１０に於いて、上段スイッチ５０のアドレス学習部２２は、当該フレームの送信元ＭＡＣアドレス（ＳＡ）がＦＤＢ２３に登録されているか否かを判断する。上段スイッチ５０のアドレス学習部２２は、当該判断条件が成立するならば（Ｙｅｓ）、図１２の処理を終了し、当該判断条件が成立しないならば（Ｎｏ）、ステップＳ６１１の処理を行う。 When the processing of FIG. 12 is started, in step S610, the address learning unit 22 of the upper switch 50 determines whether or not the source MAC address (SA) of the frame is registered in the FDB 23. The address learning unit 22 of the upper switch 50 ends the process of FIG. 12 if the determination condition is satisfied (Yes), and performs the process of step S611 if the determination condition is not satisfied (No).
　ステップＳ６１１に於いて、上段スイッチ５０のアドレス学習部２２は、送信元ＭＡＣアドレス（ＳＡ）と受信した物理ポート１３とをＦＤＢ２３に登録し、図１２の処理を終了する。 In step S611, the address learning unit 22 of the upper switch 50 registers the source MAC address (SA) and the received physical port 13 in the FDB 23, and ends the process of FIG.
　図１３は、第１の実施形態に於ける上段スイッチの送信経路決定処理を示すフローチャートである。図１３の処理は、図６に示すステップＳ７００の処理を詳細に説明したものである。 FIG. 13 is a flowchart showing the transmission path determination process of the upper switch in the first embodiment. The process in FIG. 13 is a detailed description of the process in step S700 shown in FIG.
　処理を開始すると、ステップＳ７１０に於いて、上段スイッチ５０のフレームディストリビュータ２５は、当該フレームの宛先ＭＡＣアドレス（ＤＡ）がＦＤＢ２３に登録されているか否かを判断する。上段スイッチ５０のフレームディストリビュータ２５は、当該判断条件が成立するならば（Ｙｅｓ）、ステップＳ７１１の処理を行い、当該判断条件が成立しないならば（Ｎｏ）、ステップＳ７１２の処理を行う。
　ステップＳ７１１に於いて、上段スイッチ５０のフレームディストリビュータ２５は、ＦＤＢ２３に登録されている物理ポート１３を送信経路に選択し、図１３の処理を終了する。
　ステップＳ７１２に於いて、上段スイッチ５０のフレームディストリビュータ２５は、受信した物理ポート１３以外のすべての物理ポート１３を送信経路に選択し、図１３の処理を終了する。 When the processing is started, in step S710, the frame distributor 25 of the upper switch 50 determines whether or not the destination MAC address (DA) of the frame is registered in the FDB 23. The frame distributor 25 of the upper switch 50 performs the process of step S711 if the determination condition is satisfied (Yes), and performs the process of step S712 if the determination condition is not satisfied (No).
In step S711, the frame distributor 25 of the upper switch 50 selects the physical port 13 registered in the FDB 23 as a transmission path, and ends the process of FIG.
In step S712, the frame distributor 25 of the upper switch 50 selects all physical ports 13 other than the received physical port 13 as transmission paths, and ends the processing of FIG.
（第１の実施形態の通信例）
　図１～図６などに基いて、第１の実施形態の通信例について説明する。 (Communication example of the first embodiment)
A communication example of the first embodiment will be described with reference to FIGS.
（下段スイッチＡ（１０）の動作）
　下段スイッチＡ（１０）のフレームディストリビュータ２５（図１）は、ステップＳ４００（図６）に於ける送信経路決定処理に於いて、物理ポート＃０３（１３）を決定する。
　抽出したＳＡ／ＤＡ情報に基くハッシュ関数によるハッシュ値と、出力先選択テーブル３２（図５）を用いた経路選択では、物理ポート＃０２（１３）が選択される経路であった。それに対して下段スイッチＡ（１０）のフレームディストリビュータ２５は、帯域テーブル３３（図５）を用いて、実際に送信する経路として、物理ポート＃０３（１３）を選択する。当該ＳＡ／ＤＡ情報と選択された経路である物理ポート＃０３（１３）とは、下段スイッチＡ（１０）の現行経路テーブル３１（図５）に登録される。
（上段スイッチＣ（５０）の動作）
　上段スイッチＣ（５０）のＦＤＢ２３（図４）には、当該フレームの宛先ＭＡＣアドレス（ＤＡ）が登録されている。上段スイッチＣ（５０）のフレームディストリビュータ２５は、物理ポート＃０３（１３）を送信経路として選択する。 (Operation of lower switch A (10))
The frame distributor 25 (FIG. 1) of the lower switch A (10) determines the physical port # 03 (13) in the transmission path determination processing in step S400 (FIG. 6).
In the route selection using the hash value by the hash function based on the extracted SA / DA information and the output destination selection table 32 (FIG. 5), the physical port # 02 (13) is selected. On the other hand, the frame distributor 25 of the lower switch A (10) uses the bandwidth table 33 (FIG. 5) to select the physical port # 03 (13) as the actual transmission path. The SA / DA information and the selected path, physical port # 03 (13), are registered in the current path table 31 (FIG. 5) of the lower switch A (10).
(Operation of upper switch C (50))
The destination MAC address (DA) of the frame is registered in the FDB 23 (FIG. 4) of the upper switch C (50). The frame distributor 25 of the upper switch C (50) selects the physical port # 03 (13) as the transmission path.
（下段スイッチＣ（１０）の動作）
　下段スイッチＣ（１０）のアドレス学習部２２とのフレームディストリビュータ２５とは、上段スイッチＣ（５０）から送信されたフレームを物理ポート＃０３（１３）より受信し、受信したフレームの経路を確認する。
　下段スイッチＣ（１０）のステップＳ３００に於ける受信経路確認処理は、前記した下段スイッチＡ（１０）の受信経路確認処理と同様である。
　下段スイッチＣ（１０）のフレームディストリビュータ２５は、当該フレームの受信経路確認処理が終了した後、ステップＳ４００送信経路決定処理を実行する。
　下段スイッチＣ（１０）のステップＳ４００に於ける送信経路決定処理は、前記の下段スイッチＡ（１０）の送信経路決定処理と同様である。
　下段スイッチＣ（１０）は、当該フレームの送信経路決定処理が終了した後、ステップＳ５００に於いて、エンドノードＣ２３（４０）にフレームを送信する。 (Operation of lower switch C (10))
The frame distributor 25 with the address learning unit 22 of the lower switch C (10) receives the frame transmitted from the upper switch C (50) from the physical port # 03 (13), and confirms the path of the received frame. .
The reception route confirmation processing in step S300 of the lower switch C (10) is the same as the reception route confirmation processing of the lower switch A (10) described above.
The frame distributor 25 of the lower switch C (10) executes the transmission route determination processing in step S400 after the reception route confirmation processing of the frame is completed.
The transmission path determination process in step S400 of the lower switch C (10) is the same as the transmission path determination process of the lower switch A (10).
The lower switch C (10) transmits the frame to the end node C23 (40) in step S500 after the transmission route determination process of the frame is completed.
（エンドノードＣ２３（４０）の動作）
　エンドノードＣ２３（４０）は、ステップＳ８００に於いて、下段スイッチＣ（１０）から送信されたフレームを受信し、宛先ＭＡＣアドレス（ＤＡ）を参照して、自装置宛のフレームであることを確認する。
　このようにしてフレームは、エンドノードＡ００（４０）からエンドノードＣ２３（４０）に到達する。 (Operation of end node C23 (40))
In step S800, the end node C23 (40) receives the frame transmitted from the lower switch C (10), refers to the destination MAC address (DA), and confirms that the frame is addressed to itself. To do.
In this way, the frame reaches the end node C23 (40) from the end node A00 (40).
（第１の実施形態の効果）
　以上説明した第１の実施形態では、次の（Ａ），（Ｂ）のような効果がある。 (Effects of the first embodiment)
The first embodiment described above has the following effects (A) and (B).
（Ａ）　第１の実施形態のネットワークシステム１００は、マルチパス環境で経路選択を行う場合、経路の使用可能帯域に基づいて経路を選択し、負荷を分散することができる。 (A) When performing route selection in a multipath environment, the network system 100 according to the first embodiment can select a route based on the available bandwidth of the route and distribute the load.
（Ｂ）　第１の実施形態の下段スイッチ１０は、ハッシュ関数を用いて選択した経路以外の経路を選択した場合、フレームを中継する下段スイッチ１０が選択された経路を保持する。これにより、下段スイッチ１０は、フレームの往復ともにフラッディングの発生を防ぎ、ネットワークの利用効率を向上させることができる。 (B) When the lower switch 10 of the first embodiment selects a route other than the route selected using the hash function, the lower switch 10 that relays the frame holds the selected route. As a result, the lower switch 10 can prevent the occurrence of flooding both in the frame reciprocation and improve the network utilization efficiency.
（第２の実施形態の構成）
　図１４は、第２の実施形態に於けるネットワークシステムを示す概略の構成図である。図１に示す第１の実施形態のネットワークシステム１００と同一の要素には同一の符号を付与している。 (Configuration of Second Embodiment)
FIG. 14 is a schematic configuration diagram showing a network system in the second embodiment. The same elements as those in the network system 100 according to the first embodiment shown in FIG.
　第２の実施形態のネットワークシステム１００Ａは、第１の実施形態のネットワークシステム１００（図１）の上段スイッチＡ（５０）～上段スイッチＣ（５０）とは異なる上段スイッチＡ（５０Ａ）～上段スイッチＣ（５０Ａ）と、第１の実施形態のネットワークシステム１００（図１）の下段スイッチＡ（１０）～下段スイッチＣ（１０）とは異なる下段スイッチＡ（１０Ａ）～下段スイッチＣ（１０Ａ）とを備えている。 The network system 100A of the second embodiment is different from the upper switch A (50) to the upper switch C (50) of the network system 100 (FIG. 1) of the first embodiment in that the upper switch A (50A) to the upper switch C (50A), lower switch A (10A) to lower switch C (10A) different from lower switch A (10) to lower switch C (10) of network system 100 (FIG. 1) of the first embodiment, It has.
　なお、第１の実施形態と同様に、下段スイッチＡ（１０Ａ）～下段スイッチＣ（１０Ａ）それぞれを特に区別しない場合には、下段スイッチ１０Ａという。上段スイッチＡ（５０Ａ）～上段スイッチＣ（５０Ａ）それぞれを特に区別しない場合には、上段スイッチ５０Ａという。 Note that, similarly to the first embodiment, the lower switch A (10A) to the lower switch C (10A) are referred to as the lower switch 10A unless otherwise distinguished. When the upper switch A (50A) to the upper switch C (50A) are not particularly distinguished, they are referred to as the upper switch 50A.
　第２の実施形態の下段スイッチ１０Ａは、第１の実施形態の下段スイッチ１０と同様に物理ポート＃０１（１３）～物理ポート＃２７（１３）と論理ポート＃０１（１５）とを備え、更に、ＬＡＧ（Link AGgregation）ポート＃０１（１４）～ＬＡＧポート＃０３（１４）を備えている。ＬＡＧポート＃０１（１４）の識別子は、「LAG#01」である。
　ＬＡＧポート＃０１（１４）は、物理ポート＃０１（１３）～物理ポート＃０２（１３）で構成されている。ＬＡＧポート＃０２（１４）は、物理ポート＃０３（１３）～物理ポート＃０４（１３）で構成されている。ＬＡＧポート＃０３（１４）は、物理ポート＃０５（１３）～物理ポート＃０６（１３）で構成されている。論理ポート＃０１（１５）は、ＬＡＧポート＃０１（１４）～ＬＡＧポート＃０３（１４）で構成されている。
　下段スイッチ１０Ａの構成は、後記する図１５で詳細に説明する。以下、ＬＡＧポート＃０１（１４）～ＬＡＧポート＃０３（１４）それぞれを特に区別しない場合には、単にＬＡＧポート１４という。 Similar to the lower switch 10 of the first embodiment, the lower switch 10A of the second embodiment includes physical ports # 01 (13) to # 27 (13) and a logical port # 01 (15). Furthermore, LAG (Link Aggregation) port # 01 (14) to LAG port # 03 (14) are provided. The identifier of the LAG port # 01 (14) is “LAG # 01”.
The LAG port # 01 (14) includes physical ports # 01 (13) to # 02 (13). The LAG port # 02 (14) includes physical ports # 03 (13) to # 04 (13). The LAG port # 03 (14) includes physical ports # 05 (13) to # 06 (13). The logical port # 01 (15) is composed of LAG port # 01 (14) to LAG port # 03 (14).
The configuration of the lower switch 10A will be described in detail with reference to FIG. Hereinafter, LAG port # 01 (14) to LAG port # 03 (14) are simply referred to as LAG port 14 unless otherwise distinguished.
　ＬＡＧポート１４は、IEEE802.3adにて規定されており、同一スイッチ間に於いて、複数のリンクを仮想的に１つのリンクとして束ねている複数の物理ポート１３で構成されている。第２の実施形態のＬＡＧポート１４は、２つのリンクを仮想的に１つのリンクとして束ねている。 The LAG port 14 is defined by IEEE802.3ad, and is composed of a plurality of physical ports 13 that bundle a plurality of links virtually as one link between the same switches. In the LAG port 14 of the second embodiment, two links are virtually bundled as one link.
　下段スイッチ１０Ａには、ＬＡＧポート＃０１（１４）に上段スイッチＡ（５０Ａ）が接続され、ＬＡＧポート＃０２（１４）に上段スイッチＢ（５０Ａ）が接続され、ＬＡＧポート＃０３（１４）に上段スイッチＣ（５０Ａ）が接続されている。すなわち、下段スイッチ１０Ａには、物理ポート＃０１（１３）、物理ポート＃０２（１３）に上段スイッチＡ（５０Ａ）が接続され、物理ポート＃０３（１３）、物理ポート＃０４（１３）、に上段スイッチＢ（５０Ａ）が接続され、物理ポート＃０５（１３）、物理ポート＃０６（１３）に上段スイッチＣ（５０Ａ）が接続されている。下段スイッチ１０Ａには、更に、物理ポート＃０７（１３）～物理ポート＃２７（１３）に、複数のエンドノード４０が接続されている。 In the lower switch 10A, the upper switch A (50A) is connected to the LAG port # 01 (14), the upper switch B (50A) is connected to the LAG port # 02 (14), and the LAG port # 03 (14). An upper switch C (50A) is connected. In other words, the upper switch A (50A) is connected to the physical port # 01 (13) and the physical port # 02 (13) to the lower switch 10A, and the physical port # 03 (13), the physical port # 04 (13), Are connected to the upper switch B (50A), and the upper switch C (50A) is connected to the physical port # 05 (13) and the physical port # 06 (13). In the lower switch 10A, a plurality of end nodes 40 are further connected to the physical port # 07 (13) to the physical port # 27 (13).
　論理ポート１５は、複数の異なる上段スイッチ５０Ａに接続されているＬＡＧポート＃０１（１４）～ＬＡＧポート＃０３（１４）を、単一の論理的な入出力ポートと見なすものである。 The logical port 15 regards LAG port # 01 (14) to LAG port # 03 (14) connected to a plurality of different upper switches 50A as a single logical input / output port.
　第２の実施形態の上段スイッチ５０Ａは、第１の実施形態の上段スイッチ５０（図１）と同様に、物理ポート＃０１（１３）～物理ポート＃２７（１３）を備えている。上段スイッチ５０Ａは、論理ポート＃０１（１５）を備えていないことを除き、下段スイッチ１０Ａと同様の構成を有している。 Similarly to the upper switch 50 (FIG. 1) of the first embodiment, the upper switch 50A of the second embodiment includes physical ports # 01 (13) to # 27 (13). The upper switch 50A has the same configuration as the lower switch 10A except that the upper switch 50A does not include the logical port # 01 (15).
　第２の実施形態の上段スイッチ５０Ａは、第１の実施形態の上段スイッチ５０（図１）と同様に、例えば、下段スイッチ１０Ａから送信されたフレームを他の下段スイッチ１０Ａに中継し、当該上段スイッチ５０Ａの更に上段に接続された図示しないスイッチなどに中継するものである。 Similarly to the upper switch 50 (FIG. 1) of the first embodiment, for example, the upper switch 50A of the second embodiment relays a frame transmitted from the lower switch 10A to the other lower switch 10A, and This is relayed to a switch (not shown) connected to the upper stage of the switch 50A.
　上段スイッチ５０Ａには、ＬＡＧポート＃０１（１４）に下段スイッチＡ（１０Ａ）が接続され、ＬＡＧポート＃０２（１４）に下段スイッチＢ（１０Ａ）が接続され、ＬＡＧポート＃０３（１４）に下段スイッチＣ（１０Ａ）が接続されている。 Lower switch A (10A) is connected to LAG port # 01 (14), lower switch B (10A) is connected to LAG port # 02 (14), and upper switch 50A is connected to LAG port # 03 (14). A lower switch C (10A) is connected.
　第２の実施形態の下段スイッチ１０Ａと上段スイッチ５０Ａとの間は、第１の実施形態の下段スイッチ１０と上段スイッチ５０との間と同様に、メッシュ（多対多）接続で構成されている。 Between the lower switch 10A and the upper switch 50A of the second embodiment, a mesh (many-to-many) connection is formed as in the case of the lower switch 10 and the upper switch 50 of the first embodiment. .
　第２の実施形態のエンドノードＡ００（４０）～エンドノードＡ２０（４０）と、エンドノードＢ００（４０）～エンドノードＢ２０（４０）と、エンドノードＣ００（４０）～エンドノードＣ２０（４０）は、第１の実施形態の各エンドノード４０と同様に、相互にフレームを送受信するネットワークのノードである。 The end node A00 (40) to end node A20 (40), the end node B00 (40) to end node B20 (40), and the end node C00 (40) to end node C20 (40) of the second embodiment are Like the end nodes 40 of the first embodiment, the nodes of the network transmit and receive frames to and from each other.
　第２の実施形態のエンドノードＡ００（４０）～エンドノードＡ２０（４０）は、第１の実施形態とは異なり、それぞれ下段スイッチＡ（１０Ａ）の物理ポート＃０７（１３）～物理ポート＃２７（１３）に接続されている。 Unlike the first embodiment, the end node A00 (40) to end node A20 (40) of the second embodiment differ from the physical port # 07 (13) to the physical port # 27 of the lower switch A (10A), respectively. Connected to (13).
　第２の実施形態のエンドノードＢ００（４０）～エンドノードＢ２０（４０）は、第１の実施形態とは異なり、それぞれ下段スイッチＢ（１０Ａ）の物理ポート＃０７（１３）～物理ポート＃２７（１３）に接続されている。 Unlike the first embodiment, the end node B00 (40) to end node B20 (40) of the second embodiment differ from the physical port # 07 (13) to the physical port # 27 of the lower switch B (10A), respectively. Connected to (13).
　第２の実施形態のエンドノードＣ００（４０）～エンドノードＣ２０（４０）は、第１の実施形態とは異なり、それぞれ下段スイッチＣ（１０Ａ）の物理ポート＃０７（１３）～物理ポート＃２７（１３）に接続されている。 Unlike the first embodiment, the end node C00 (40) to the end node C20 (40) of the second embodiment differ from the physical port # 07 (13) to the physical port # 27 of the lower switch C (10A), respectively. Connected to (13).
　図１５は、第２の実施形態に於ける下段スイッチを示す概略の構成図である。図２に示す第１の実施形態の下段スイッチ１０と同一の要素には、同一の符号を付与している。
　第２の実施形態の下段スイッチ１０Ａは、第１の実施形態の下段スイッチ１０（図２）が有するメモリ２０とは異なるメモリ２０Ａを有している。
　また、第２の実施形態のメモリ２０Ａは、第１の実施形態のメモリ２０（図２）が有する経路選択制御部２４とは異なる経路選択制御部２４Ａを有している。 FIG. 15 is a schematic configuration diagram showing a lower switch in the second embodiment. The same elements as those in the lower switch 10 of the first embodiment shown in FIG.
The lower switch 10A of the second embodiment has a memory 20A different from the memory 20 included in the lower switch 10 (FIG. 2) of the first embodiment.
Further, the memory 20A of the second embodiment has a path selection control unit 24A different from the path selection control unit 24 included in the memory 20 (FIG. 2) of the first embodiment.
　第２の実施形態の経路選択制御部２４Ａは、第１の実施形態の経路選択制御部２４（図２）が有する各要素に加えて更に、ＬＡＧポートテーブル３５を有している。
　ＬＡＧポートテーブル３５は、物理ポート１３とＬＡＧポート１４との対応を示すテーブルであり、後記する図１６に於いて詳細に説明する。
　第２の実施形態の上段スイッチ５０Ａは、第２の実施形態の下段スイッチ１０Ａと同様の構成を有している。 The route selection control unit 24A of the second embodiment further includes a LAG port table 35 in addition to the elements included in the route selection control unit 24 (FIG. 2) of the first embodiment.
The LAG port table 35 is a table showing the correspondence between the physical port 13 and the LAG port 14, and will be described in detail with reference to FIG.
The upper switch 50A of the second embodiment has the same configuration as the lower switch 10A of the second embodiment.
（第２の実施形態のテーブルの構成）
　図１６は、第２の実施形態に於ける下段スイッチが保持するＬＡＧポートテーブルを示す図である。
　ＬＡＧポートテーブル３５は、下段スイッチ１０Ａに於ける各物理ポート１３が属するＬＡＧポート１４を管理するテーブルである。
　ＬＡＧポートテーブル３５は、ＬＡＧポートＩＤ欄３５ａと、物理ポートＩＤ欄３５ｂとを備えている。
　ＬＡＧポートＩＤ欄３５ａには、下段スイッチ１０Ａが保持するＬＡＧポート１４の識別子（ＩＤ）が格納される。 (Configuration of the table of the second embodiment)
FIG. 16 is a diagram illustrating a LAG port table held by the lower switch according to the second embodiment.
The LAG port table 35 is a table for managing the LAG port 14 to which each physical port 13 in the lower switch 10A belongs.
The LAG port table 35 includes a LAG port ID column 35a and a physical port ID column 35b.
The LAG port ID column 35a stores the identifier (ID) of the LAG port 14 held by the lower switch 10A.
　物理ポートＩＤ欄３５ｂには、ＬＡＧポートＩＤ欄３５ａに格納されているＬＡＧポート１４に属する、１つまたは複数の物理ポート１３の識別情報（ＩＤ）が格納される。 The physical port ID column 35b stores identification information (ID) of one or more physical ports 13 belonging to the LAG port 14 stored in the LAG port ID column 35a.
　例えば、図１５に示すＬＡＧポートテーブル３５の１番目のエントリによって、「LP#01」で示されるＬＡＧポート＃０１（１４）には、「PP#01」で示される物理ポート＃０１（１３）、および、「PP#02」で示される物理ポート＃０２（１３）」が属することが示されている。
　第２の実施形態の上段スイッチ５０Ａ（図１４）は、下段スイッチ１０Ａと同様に構成されている。 For example, according to the first entry of the LAG port table 35 shown in FIG. 15, the LAG port # 01 (14) indicated by “LP # 01” is changed to the physical port # 01 (13) indicated by “PP # 01”. , And the physical port # 02 (13) indicated by "PP # 02" belongs.
The upper switch 50A (FIG. 14) of the second embodiment is configured in the same manner as the lower switch 10A.
（第２の実施形態の動作）
　図１４に基き、第２の実施形態のネットワークシステム１００Ａが、エンドノードＡ００（４０）とエンドノードＣ２０（４０）との間で、フレームを通信する際の挙動を説明する。 (Operation of Second Embodiment)
A behavior when the network system 100A of the second embodiment communicates a frame between the end node A00 (40) and the end node C20 (40) will be described based on FIG.
　また、図６に基き、第２の実施形態に於けるスイッチ間の通信処理を説明する。なお、図６のエンドノードＣ２３（４０）は、第２の実施形態に於いてエンドノードＣ２０（４０）と読み替えるものとする。
　第２の実施形態のエンドノードＡ００（４０）が、ステップＳ１００に於いてフレーム送信する処理は、第１の実施形態に於けるステップＳ１００の処理と同様である。
　第２の実施形態のエンドノードＣ２０（４０）が、ステップＳ８００に於いてフレーム受信する処理は、第１の実施形態に於けるステップＳ８００の処理と同様である。 In addition, a communication process between the switches in the second embodiment will be described with reference to FIG. Note that the end node C23 (40) in FIG. 6 is read as the end node C20 (40) in the second embodiment.
The process in which the end node A00 (40) of the second embodiment transmits a frame in step S100 is the same as the process of step S100 in the first embodiment.
The process in which the end node C20 (40) of the second embodiment receives a frame in step S800 is the same as the process of step S800 in the first embodiment.
　第２の実施形態の下段スイッチ１０Ａおよび上段スイッチ５０Ａ（図１４）が、ステップＳ２００に於いて行うフレーム受信は、第１の実施形態に於ける下段スイッチ１０および上段スイッチ５０（図１）のフレーム受信処理と同様である。 The frame reception performed by the lower switch 10A and the upper switch 50A (FIG. 14) in the second embodiment in step S200 is the frame of the lower switch 10 and the upper switch 50 (FIG. 1) in the first embodiment. This is the same as the reception process.
　第２の実施形態の下段スイッチ１０Ａおよび上段スイッチ５０Ａが、ステップＳ５００に於いて行うフレーム送信は、第１の実施形態に於ける下段スイッチ１０のフレーム送信処理と同様である。 The frame transmission performed in step S500 by the lower switch 10A and the upper switch 50A in the second embodiment is the same as the frame transmission process of the lower switch 10 in the first embodiment.
　第２の実施形態の下段スイッチ１０Ａが、ステップＳ３００Ａ（不図示）に於いて行う受信経路確認処理は、第１の実施形態に於けるステップＳ３００の受信経路確認処理とは異なる。この処理の差異については、後記する「下段スイッチ１０Ａの受信経路確認処理」に於いて詳細に説明する。 The reception path confirmation process performed by the lower switch 10A of the second embodiment in step S300A (not shown) is different from the reception path confirmation process of step S300 in the first embodiment. This difference in processing will be described in detail in “Receiving path confirmation processing of lower switch 10A” to be described later.
　第２の実施形態の下段スイッチ１０Ａが、ステップＳ４００Ａ（不図示）に於いて行う送信経路決定処理は、第１の実施形態に於けるステップＳ４００の送信経路決定処理とは異なる。この処理の差異は、後記する「下段スイッチ１０Ａの送信経路決定処理」に於いて詳細に説明する。 The transmission path determination process performed by the lower switch 10A of the second embodiment in step S400A (not shown) is different from the transmission path determination process of step S400 in the first embodiment. This difference in processing will be described in detail in “transmission path determination processing of lower switch 10A” to be described later.
　第２の実施形態の上段スイッチ５０Ａが、ステップＳ６００Ａ（不図示）に於いて行う受信経路確認処理は、第１の実施形態に於けるステップＳ６００の受信経路確認処理とは異なる。この処理の差異は、後記する「上段スイッチ５０Ａ受信経路確認処理」に於いて詳細に説明する。 The reception path confirmation process performed by the upper switch 50A in the second embodiment in step S600A (not shown) is different from the reception path confirmation process in step S600 in the first embodiment. This difference in processing will be described in detail in the “upper switch 50A reception path confirmation processing” described later.
　第２の実施形態の上段スイッチ５０Ａが、ステップＳ７００Ａ（不図示）に於いて行う送信経路決定処理は、第１の実施形態に於けるステップＳ７００の送信経路決定処理とは異なる。この処理の差異は、後記する「上段スイッチ５０Ａの送信経路決定処理」に於いて詳細に説明する。 The transmission path determination process performed by the upper switch 50A of the second embodiment in step S700A (not shown) is different from the transmission path determination process of step S700 in the first embodiment. This difference in processing will be described in detail in “transmission path determination processing of upper switch 50A” to be described later.
（下段スイッチ１０Ａの受信経路確認処理）
　第２の実施形態の下段スイッチ１０Ａは、ステップＳ３００Ａに於いて行う受信経路確認処理に於いて、第１の実施形態のステップＳ３１０～Ｓ３１４（図７）と同様の処理を行ったのち、第１の実施形態のステップＳ３１５とは異なるステップＳ３１５Ａ（不図示）の論理ポート１５の受信経路確認処理を行う。この処理の詳細については、図１７で説明する。 (Reception path confirmation processing of lower switch 10A)
The lower switch 10A of the second embodiment performs the same process as steps S310 to S314 (FIG. 7) of the first embodiment in the reception path confirmation process performed in step S300A, and then performs the first process. In step S315A (not shown), which is different from step S315 in the embodiment, the reception path confirmation processing of the logical port 15 is performed. Details of this processing will be described with reference to FIG.
　図１７は、第２の実施形態に於ける下段スイッチの論理ポートの受信経路決定処理を示すフローチャートである。図８に示す第１の実施形態の下段スイッチ１０の論理ポート１５の受信経路確認処理と同一の要素には、同一の符号を付与している。
　処理を開始したのち、ステップＳ３２０～Ｓ３２１の処理は、図８に示す第１の実施形態のステップＳ３２０～Ｓ３２１の処理と同様である。 FIG. 17 is a flowchart showing a reception path determination process for the logical port of the lower switch in the second embodiment. The same reference numerals are assigned to the same elements as the reception path confirmation process of the logical port 15 of the lower switch 10 of the first embodiment shown in FIG.
After starting the processing, the processing in steps S320 to S321 is the same as the processing in steps S320 to S321 of the first embodiment shown in FIG.
　ステップＳ３２３Ａに於いて、下段スイッチ１０Ａのフレームディストリビュータ２５は、ハッシュ値から選択される物理ポート１３が属するＬＡＧポート１４と、受信した物理ポート１３が属するＬＡＧポート１４とが一致するか否かを判断する。下段スイッチ１０Ａのフレームディストリビュータ２５は、当該判断条件が成立するならば（Ｙｅｓ）、図１７の処理を終了し、当該判断条件が成立しないならば（Ｎｏ）、ステップＳ３２４Ａの処理を行う。 In step S323A, the frame distributor 25 of the lower switch 10A determines whether or not the LAG port 14 to which the physical port 13 selected from the hash value belongs matches the LAG port 14 to which the received physical port 13 belongs. To do. The frame distributor 25 of the lower switch 10A ends the process of FIG. 17 if the determination condition is satisfied (Yes), and performs the process of step S324A if the determination condition is not satisfied (No).
　ステップＳ３２４Ａに於いて、下段スイッチ１０Ａのフレームディストリビュータ２５は、ＳＡ／ＤＡ情報の逆経路情報が現行経路テーブル３１（図５）に登録されているか否かを判断する。下段スイッチ１０Ａのフレームディストリビュータ２５は、当該判断条件が成立しないならば（Ｎｏ）、ステップＳ３２６Ａの処理を行い、当該判断条件が成立するならば（Ｙｅｓ）、ステップＳ３２５Ａの処理を行う。 In step S324A, the frame distributor 25 of the lower switch 10A determines whether the reverse path information of the SA / DA information is registered in the current path table 31 (FIG. 5). The frame distributor 25 of the lower switch 10A performs the process of step S326A if the determination condition is not satisfied (No), and performs the process of step S325A if the determination condition is satisfied (Yes).
　ステップＳ３２５Ａに於いて、下段スイッチ１０Ａのフレームディストリビュータ２５は、受信した物理ポート１３が属するＬＡＧポート１４と、現行経路テーブル３１（図５）に登録された物理ポート１３が属するＬＡＧポート１４とが一致するか否かを判断する。下段スイッチ１０Ａは、当該判断条件が成立しないならば（Ｎｏ）、ステップＳ３２６Ａの処理を行い、当該判断条件が成立するならば（Ｙｅｓ）、図１７の処理を終了する。 In step S325A, the frame distributor 25 of the lower switch 10A matches the received LAG port 14 to which the physical port 13 belongs and the LAG port 14 to which the physical port 13 registered in the current path table 31 (FIG. 5) belongs. Judge whether to do. The lower switch 10A performs the process of step S326A if the determination condition is not satisfied (No), and ends the process of FIG. 17 if the determination condition is satisfied (Yes).
　ステップＳ３２６Ａに於いて、下段スイッチ１０Ａのフレームディストリビュータ２５は、現行経路テーブル３１（図５）に、当該ＳＡ／ＤＡ情報の逆経路情報と、受信した物理ポート１３とを登録し、図１７の処理を終了する。 In step S326A, the frame distributor 25 of the lower switch 10A registers the reverse path information of the SA / DA information and the received physical port 13 in the current path table 31 (FIG. 5), and the process of FIG. Exit.
（下段スイッチ１０Ａの送信経路決定処理）
　第２の実施形態の下段スイッチ１０Ａは、ステップＳ４００Ａに於いて行う送信経路決定処理に於いて、第１の実施形態のステップＳ４１０，Ｓ４１１，Ｓ４１３，Ｓ４１４（図９）と同様の処理を行ったのち、第１の実施形態とは異なるステップＳ４１２，Ｓ４１５（図９）に於ける論理ポート内の物理ポート選択処理を行う。 (Transmission route determination process of lower switch 10A)
The lower switch 10A of the second embodiment performs the same processing as the steps S410, S411, S413, and S414 (FIG. 9) of the first embodiment in the transmission path determination processing performed in step S400A. After that, the physical port selection process in the logical port in steps S412 and S415 (FIG. 9) different from the first embodiment is performed.
　第２の実施形態の下段スイッチ１０Ａが、ステップＳ４１２，Ｓ４１５に於いて行う論理ポート内の物理ポート選択処理は、第１の実施形態のステップＳ４２０～Ｓ４２３（図１０）と同様の処理を行ったのち、第１の実施形態のステップＳ４２４（図１０）とは異なるステップＳ４２４Ａ（不図示）の使用可能帯域を考慮した経路選択処理を行い、更に第１の実施形態のステップＳ４２５～Ｓ４２６（図１０）と同様の処理を行う。第２の実施形態の下段スイッチ１０Ａが行うステップＳ４２７の処理は、第１の実施形態のステップＳ４２７（図１０）の処理と同様である。
　第２の実施形態のステップＳ４２４Ａ（不図示）に於ける使用可能帯域を考慮した経路選択処理の詳細については、図１８で説明する。 The physical port selection processing in the logical port performed by the lower switch 10A of the second embodiment in steps S412 and S415 is the same as the processing in steps S420 to S423 (FIG. 10) of the first embodiment. Thereafter, a route selection process in consideration of the usable bandwidth in step S424A (not shown) different from step S424 (FIG. 10) of the first embodiment is performed, and further, steps S425 to S426 (FIG. 10) of the first embodiment are performed. ). The process of step S427 performed by the lower switch 10A of the second embodiment is the same as the process of step S427 (FIG. 10) of the first embodiment.
Details of the route selection processing considering the available bandwidth in step S424A (not shown) of the second embodiment will be described with reference to FIG.
　図１８は、第２の実施形態に於ける下段スイッチの使用可能帯域を考慮した経路選択処理を示すフローチャートである。図１１に示す第１の実施形態の使用可能帯域を考慮した経路選択処理と同一の要素には、同一の符号を付与している。 FIG. 18 is a flowchart showing a route selection process in consideration of the usable bandwidth of the lower switch in the second embodiment. The same reference numerals are assigned to the same elements as those in the route selection process considering the available bandwidth in the first embodiment shown in FIG.
　処理を開始したのち、ステップＳ４３０の判断処理は、図１１に示す第１の実施形態のステップＳ４３０の判断処理と同様である。下段スイッチ１０Ａは、当該判断条件が成立しないならば（Ｎｏ）、ステップＳ４３２の処理を行い、当該判断条件が成立するならば（Ｙｅｓ）、図１８の処理を終了する。 After starting the processing, the determination processing in step S430 is the same as the determination processing in step S430 of the first embodiment shown in FIG. The lower switch 10A performs the process of step S432 if the determination condition is not satisfied (No), and ends the process of FIG. 18 if the determination condition is satisfied (Yes).
　ステップＳ４３２に於いて、下段スイッチ１０Ａのフレームディストリビュータ２５は、帯域テーブル３３（図５）に基き、選択した物理ポート１３と同じＬＡＧポート１４内に、使用可能帯域が閾値以上の物理ポート１３があるか否かを判断する。下段スイッチ１０Ａのフレームディストリビュータ２５は、当該判断条件が成立するならば（Ｙｅｓ）、ステップＳ４３３の処理を行い、当該判断条件が成立しないならば（Ｎｏ）、ステップＳ４３４の処理を行う。 In step S432, the frame distributor 25 of the lower switch 10A has a physical port 13 whose usable bandwidth is equal to or greater than a threshold in the same LAG port 14 as the selected physical port 13 based on the bandwidth table 33 (FIG. 5). Determine whether or not. The frame distributor 25 of the lower switch 10A performs the process of step S433 if the determination condition is satisfied (Yes), and performs the process of step S434 if the determination condition is not satisfied (No).
　ステップＳ４３３に於いて、下段スイッチ１０Ａのフレームディストリビュータ２５は、選択した物理ポート１３と同じＬＡＧポート１４に属する物理ポート１３のうち、最も使用可能帯域が大きい物理ポート１３を選択し、図１８の処理を終了する。 In step S433, the frame distributor 25 of the lower switch 10A selects the physical port 13 having the largest usable bandwidth among the physical ports 13 belonging to the same LAG port 14 as the selected physical port 13, and performs the processing of FIG. Exit.
　ステップＳ４３４に於いて、下段スイッチ１０Ａのフレームディストリビュータ２５は、選択した物理ポート１３以外で、同一の論理ポート１５に属する物理ポート１３のうち最も使用可能帯域が大きい物理ポート１３を選択し、図１８の処理を終了する。 In step S434, the frame distributor 25 of the lower switch 10A selects the physical port 13 having the largest usable bandwidth among the physical ports 13 belonging to the same logical port 15 other than the selected physical port 13, and FIG. Terminate the process.
（上段スイッチ５０Ａの受信経路確認処理）
　図１９は、第２の実施形態に於ける上段スイッチの受信経路確認処理を示すフローチャートである。図１２に示す第１の実施形態の上段スイッチ５０の受信経路確認処理と同一の要素には、同一の符号を付与している。
　処理を開始したのち、ステップＳ６１０の処理は、第１の実施形態のステップＳ６１０（図１２）の処理と同様である。
　ステップＳ６１２に於いて、上段スイッチ５０Ａのアドレス学習部２２は、受信した物理ポート１３がＬＡＧポート１４に属しているか否かを判断する。上段スイッチＡ（５０）のアドレス学習部２２は、受信した物理ポート１３がＬＡＧポート１４に属していたならば（Ｙｅｓ）、ステップＳ６１１Ｂの処理を行い、受信した物理ポート１３が論理ポート１５に属してしていなかったならば（Ｎｏ）、ステップＳ６１１Ａの処理を行う。
　ステップＳ６１１Ａに於いて、上段スイッチ５０Ａのアドレス学習部２２は、送信元ＭＡＣアドレス（ＳＡ）と受信した物理ポート１３とをＦＤＢ２３に登録したのち、図１９の処理を終了する。
　ステップＳ６１１Ｂに於いて、上段スイッチ５０Ａのアドレス学習部２２は、送信元ＭＡＣアドレス（ＳＡ）と受信した物理ポート１３が属するＬＡＧポート１４とをＦＤＢ２３に登録したのち、図１９の処理を終了する。 (Reception path confirmation processing of upper switch 50A)
FIG. 19 is a flowchart showing the reception path confirmation process of the upper switch in the second embodiment. The same elements as those in the reception path confirmation process of the upper switch 50 of the first embodiment shown in FIG.
After starting the processing, the processing in step S610 is the same as the processing in step S610 (FIG. 12) of the first embodiment.
In step S612, the address learning unit 22 of the upper switch 50A determines whether or not the received physical port 13 belongs to the LAG port 14. If the received physical port 13 belongs to the LAG port 14 (Yes), the address learning unit 22 of the upper switch A (50) performs the process of step S611B, and the received physical port 13 belongs to the logical port 15. If not (No), the process of step S611A is performed.
In step S611A, the address learning unit 22 of the upper switch 50A registers the source MAC address (SA) and the received physical port 13 in the FDB 23, and then ends the process of FIG.
In step S611B, the address learning unit 22 of the upper switch 50A registers the source MAC address (SA) and the LAG port 14 to which the received physical port 13 belongs in the FDB 23, and then ends the process of FIG.
（上段スイッチ５０Ａの送信経路決定処理）
　図２０は、第２の実施形態に於ける上段スイッチの送信経路決定処理を示すフローチャートである。図１３に示す第１の実施形態の上段スイッチ５０の送信経路決定処理と同一の要素には、同一の符号を付与している。 (Transmission route determination process of upper switch 50A)
FIG. 20 is a flowchart showing the transmission path determination process of the upper switch in the second embodiment. The same elements as those in the transmission path determination process of the upper switch 50 of the first embodiment shown in FIG.
　処理を開始したのち、ステップＳ７１０の判断処理は、第１の実施形態のステップＳ７１０（図１３）の判断処理と同様である。上段スイッチ５０Ａのフレームディストリビュータ２５は、当該判断条件が成立するならば（Ｙｅｓ）、ステップＳ７１３の処理を行い、当該判断条件が成立しないならば（Ｎｏ）、ステップＳ７１６の処理を行う。 After starting the processing, the determination processing in step S710 is the same as the determination processing in step S710 (FIG. 13) of the first embodiment. The frame distributor 25 of the upper switch 50A performs the process of step S713 if the determination condition is satisfied (Yes), and performs the process of step S716 if the determination condition is not satisfied (No).
　ステップＳ７１３に於いて、上段スイッチ５０Ａのフレームディストリビュータ２５は、ＦＤＢ２３に登録されている出力先がＬＡＧポート１４であるか否かを判断する。上段スイッチ５０Ａのフレームディストリビュータ２５は、当該判断条件が成立するならば（Ｙｅｓ）、ステップＳ７１４の処理を行い、当該判断条件が成立しないならば（Ｎｏ）、ステップＳ７１５の処理を行う。 In step S713, the frame distributor 25 of the upper switch 50A determines whether or not the output destination registered in the FDB 23 is the LAG port 14. The frame distributor 25 of the upper switch 50A performs the process of step S714 if the determination condition is satisfied (Yes), and performs the process of step S715 if the determination condition is not satisfied (No).
　ステップＳ７１４に於いて、上段スイッチ５０Ａのフレームディストリビュータ２５は、ＬＡＧポート内の物理ポート選択処理を行い、図２０の処理を終了する。ステップＳ７１４の処理は、後記する図２１に於いて詳細に説明する。
　ステップＳ７１５に於いて、上段スイッチ５０Ａのフレームディストリビュータ２５は、ＦＤＢ２３に登録されている物理ポート１３を選択し、図２０の処理を終了する。
　ステップＳ７１６に於いて、上段スイッチ５０Ａのフレームディストリビュータ２５は、受信した物理ポート１３および受信した物理ポートが属するＬＡＧポート１４以外のすべてのＬＡＧポート１４および物理ポート１３を選択する。 In step S714, the frame distributor 25 of the upper switch 50A performs a physical port selection process in the LAG port and ends the process of FIG. The processing in step S714 will be described in detail with reference to FIG.
In step S715, the frame distributor 25 of the upper switch 50A selects the physical port 13 registered in the FDB 23, and ends the process of FIG.
In step S716, the frame distributor 25 of the upper switch 50A selects all the LAG ports 14 and the physical ports 13 other than the received physical port 13 and the LAG port 14 to which the received physical port belongs.
　ステップＳ７１７に於いて、上段スイッチ５０Ａのフレームディストリビュータ２５は、ＬＡＧポート内の物理ポート選択処理を行い、図２０の処理を終了する。ステップＳ７１７の処理は、後記する図２１に於いて詳細に説明する。 In step S717, the frame distributor 25 of the upper switch 50A performs a physical port selection process in the LAG port and ends the process of FIG. The process of step S717 will be described in detail with reference to FIG.
　図２１は、第２の実施形態に於ける上段スイッチのＬＡＧポート内の物理ポート選択処理を示すフローチャートである。
　処理を開始すると、ステップＳ７２０に於いて、上段スイッチ５０Ａのフレームディストリビュータ２５は、当該フレームからＳＡ／ＤＡ情報を抽出する。 FIG. 21 is a flowchart showing a physical port selection process in the LAG port of the upper switch in the second embodiment.
When the process is started, in step S720, the frame distributor 25 of the upper switch 50A extracts SA / DA information from the frame.
　ステップＳ７２１に於いて、上段スイッチ５０Ａのフレームディストリビュータ２５は、現行経路テーブル３１（図５）に、当該ＳＡ／ＤＡ情報が登録されているか否かを判断する。上段スイッチ５０Ａは、当該判断条件が成立しないならば（Ｎｏ）、ステップＳ７２２の処理を行い、当該判断条件が成立するならば（Ｙｅｓ）、ステップＳ７２７の処理を行う。
　ステップＳ７２２に於いて、上段スイッチ５０Ａのフレームディストリビュータ２５は、当該ＳＡ／ＤＡ情報をハッシュ関数によりハッシュ値に変換する。
　ステップＳ７２３に於いて、上段スイッチ５０Ａのフレームディストリビュータ２５は、ハッシュ値と出力先選択テーブル３２（図５）とに基き、物理ポート１３を選択する。 In step S721, the frame distributor 25 of the upper switch 50A determines whether the SA / DA information is registered in the current path table 31 (FIG. 5). The upper switch 50A performs the process of step S722 if the determination condition is not satisfied (No), and performs the process of step S727 if the determination condition is satisfied (Yes).
In step S722, the frame distributor 25 of the upper switch 50A converts the SA / DA information into a hash value using a hash function.
In step S723, the frame distributor 25 of the upper switch 50A selects the physical port 13 based on the hash value and the output destination selection table 32 (FIG. 5).
　ステップＳ７２４に於いて、上段スイッチ５０Ａのフレームディストリビュータ２５は、使用可能帯域を考慮した物理ポート１３選択処理を行う。ステップＳ７２４の処理は、後記する図２２に於いて詳細に説明する。 In step S724, the frame distributor 25 of the upper switch 50A performs a physical port 13 selection process considering the available bandwidth. The process of step S724 will be described in detail with reference to FIG.
　ステップＳ７２５に於いて、上段スイッチ５０Ａのフレームディストリビュータ２５は、選択した物理ポート１３がハッシュ値と出力先選択テーブル３２に基く物理ポート１３と一致するか否かを判断する。上段スイッチ５０Ａのフレームディストリビュータ２５は、当該判断条件が成立しないならば（Ｎｏ）、ステップＳ７２６の処理を行い、当該判断条件が成立するならば（Ｙｅｓ）、図２１の処理を終了する。
　ステップＳ７２６に於いて、上段スイッチ５０Ａのフレームディストリビュータ２５は、ＳＡ／ＤＡ情報と選択した物理ポート１３とを現行経路テーブル３１に登録し、図２１の処理を終了する。
　ステップＳ７２７に於いて、上段スイッチ５０Ａのフレームディストリビュータ２５は、ＳＡ／ＤＡ情報と現行経路テーブル３１に基き、物理ポート１３を選択し、図２１の処理を終了する。 In step S725, the frame distributor 25 of the upper switch 50A determines whether or not the selected physical port 13 matches the physical port 13 based on the hash value and the output destination selection table 32. The frame distributor 25 of the upper switch 50A performs the process of step S726 if the determination condition is not satisfied (No), and ends the process of FIG. 21 if the determination condition is satisfied (Yes).
In step S726, the frame distributor 25 of the upper switch 50A registers the SA / DA information and the selected physical port 13 in the current path table 31, and ends the process of FIG.
In step S727, the frame distributor 25 of the upper switch 50A selects the physical port 13 based on the SA / DA information and the current route table 31, and ends the processing of FIG.
　図２２は、第２の実施形態に於ける上段スイッチの使用可能帯域を考慮した経路選択処理を示すフローチャートである。図２２の処理は、図２１に示すステップＳ７２４の処理を詳細に説明したものである。
　処理を開始すると、ステップＳ７３０に於いて、上段スイッチ５０Ａのフレームディストリビュータ２５は、帯域テーブル３３（図５）に基き、選択した物理ポート１３の使用可能帯域が閾値以上であるか否かを判断する。上段スイッチ５０Ａのフレームディストリビュータ２５は、当該判断条件が成立したならば（Ｙｅｓ）、図２２の処理を終了し、当該判断条件が成立しなかったならば（Ｎｏ）、ステップＳ７３１の処理を行う。 FIG. 22 is a flowchart showing a route selection process in consideration of the usable bandwidth of the upper switch in the second embodiment. The process of FIG. 22 describes the process of step S724 shown in FIG. 21 in detail.
When the processing is started, in step S730, the frame distributor 25 of the upper switch 50A determines whether or not the usable bandwidth of the selected physical port 13 is equal to or larger than the threshold based on the bandwidth table 33 (FIG. 5). . The frame distributor 25 of the upper switch 50A ends the process of FIG. 22 if the determination condition is satisfied (Yes), and performs the process of step S731 if the determination condition is not satisfied (No).
　ステップＳ７３１に於いて、上段スイッチ５０Ａのフレームディストリビュータ２５は、選択した物理ポート１３が属するＬＡＧポート１４のうち最も使用可能帯域が大きい物理ポート１３を選択し、図２２の処理を終了する。 In step S731, the frame distributor 25 of the upper switch 50A selects the physical port 13 having the largest usable bandwidth among the LAG ports 14 to which the selected physical port 13 belongs, and ends the processing of FIG.
（第２の実施形態の効果）
　以上説明した第２の実施形態では、次の（Ｃ）のような効果がある。 (Effect of 2nd Embodiment)
The second embodiment described above has the following effect (C).
（Ｃ）　第２の実施形態の下段スイッチ１０Ａは、選択した経路の使用可能帯域が閾値以下で他の経路を選択する際、選択した当該経路と同じＬＡＧポート１４に属する経路を選択する。次に、上段スイッチ５０Ａは、選択した当該経路と同じ物理ポート１３に属する経路を、通信に使用可能か否かを判断する。これにより、下段スイッチ１０Ａは、ＦＤＢ２３に登録されている送信先スイッチにデータを送信する頻度を高め、フラッディングの頻繁な発生を防ぎ、経路の使用可能帯域に基いた経路選択を行うことができる。 (C) The lower switch 10A of the second embodiment selects a route that belongs to the same LAG port 14 as the selected route when the available bandwidth of the selected route is equal to or less than a threshold value and selects another route. Next, the upper switch 50A determines whether or not a route belonging to the same physical port 13 as the selected route can be used for communication. Accordingly, the lower switch 10A can increase the frequency of transmitting data to the destination switch registered in the FDB 23, prevent frequent flooding, and perform route selection based on the available bandwidth of the route.
（第３の実施形態の構成）
　第３の実施形態に於けるネットワークシステム１００Ｂ（不図示）は、第１の実施形態の下段スイッチ１０とは異なる３台の下段スイッチ１０Ｂ（図２３）を備えている。それ以外の構成は、第１の実施形態に於けるネットワークシステム１００（図１）と同様である。 (Configuration of Third Embodiment)
The network system 100B (not shown) in the third embodiment includes three lower switches 10B (FIG. 23) different from the lower switch 10 of the first embodiment. The other configuration is the same as that of the network system 100 (FIG. 1) in the first embodiment.
　第３の実施形態に於ける下段スイッチ１０Ｂは、経路選択に於いて、経路ごとに、経路を変更するフローの数を指定可能としたものである。ここでフローとは、物理ポート１３、ＭＡＣアドレス、ＩＰアドレス、ポート番号といった情報のうち、任意の組み合わせによってトラフィックを識別したものをいう。下段スイッチ１０Ｂは、後記する図２３、図２４に於いて詳細に説明する。 The lower switch 10B according to the third embodiment is capable of designating the number of flows for changing the route for each route in route selection. Here, the flow refers to a traffic identified by an arbitrary combination of information such as the physical port 13, MAC address, IP address, and port number. The lower switch 10B will be described in detail with reference to FIGS.
　すなわち、前記した第１の実施形態のネットワークシステム１００は、フレームから情報を抽出し、抽出情報をハッシュ関数によりハッシュ値を算出し、当該ハッシュ値に対応した経路を選択する。更に、第１の実施形態のネットワークシステム１００は、選択された経路の使用可能帯域が閾値以下である場合、その他の経路を選択し、当該フレームと同じフローを他の経路に分散させることで、負荷分散を実現している。 That is, the network system 100 according to the first embodiment extracts information from a frame, calculates a hash value from the extracted information using a hash function, and selects a path corresponding to the hash value. Furthermore, when the usable bandwidth of the selected route is equal to or less than the threshold, the network system 100 of the first embodiment selects another route and distributes the same flow as the frame to the other route, Load balancing is realized.
　このとき、第１の実施形態のネットワークシステム１００は、使用可能帯域を、ある一定時間に経路を流れるフレームを測定することで算出する。第１の実施形態のネットワークシステム１００は、使用可能帯域が閾値以下になった際、使用可能帯域を測定する時間間隔が長い場合、他の経路を選択するフローが多くなることで、かえって前記使用可能帯域が閾値以下となった経路の帯域使用率が低くなる。第１の実施形態のネットワークシステム１００は、使用可能帯域が閾値以下になった際、使用可能帯域を測定する時間間隔が短い場合、ＣＰＵ負荷が高くなり、かつ、瞬間的なトラフィック負荷の増大に対してもフローの経路変更が行われて、フレーム中継過程でフラッディングが頻繁に発生する。これにより、ネットワークシステム１００は、利用効率が下がる虞がある。 At this time, the network system 100 according to the first embodiment calculates the usable bandwidth by measuring the frames flowing through the path at a certain time. In the network system 100 according to the first embodiment, when the usable bandwidth is equal to or less than the threshold, if the time interval for measuring the usable bandwidth is long, the flow for selecting another route increases, so that the use is performed. The bandwidth usage rate of the route whose possible bandwidth is equal to or less than the threshold value is lowered. In the network system 100 according to the first embodiment, when the usable bandwidth is equal to or less than the threshold, if the time interval for measuring the usable bandwidth is short, the CPU load increases and the instantaneous traffic load increases. On the other hand, the flow path is changed, and flooding frequently occurs in the frame relay process. As a result, the network system 100 may be less efficient.
　第３の実施形態のネットワークシステム１００では、使用可能帯域が閾値以下となった際、次に使用可能帯域を計測するタイミングまでに経路を変更するフローの数を制限する。これにより、ネットワークシステム１００は、負荷分散の偏りを改善している。 In the network system 100 according to the third embodiment, when the available bandwidth is equal to or less than the threshold, the number of flows whose routes are changed is limited by the next timing for measuring the available bandwidth. As a result, the network system 100 improves the load distribution bias.
　図２３は、第３の実施形態に於ける下段スイッチを示す概略の構成図である。図２に示す第１の実施形態の下段スイッチ１０と同一の要素には、同一の符号を付与している。
　第３の実施形態の下段スイッチ１０Ｂは、第１の実施形態の下段スイッチ１０（図２）が有するメモリ２０とは異なるメモリ２０Ｂを有している。 FIG. 23 is a schematic configuration diagram showing a lower switch in the third embodiment. The same elements as those in the lower switch 10 of the first embodiment shown in FIG.
The lower switch 10B of the third embodiment includes a memory 20B that is different from the memory 20 included in the lower switch 10 (FIG. 2) of the first embodiment.
　第３の実施形態のメモリ２０Ｂは、第１の実施形態のメモリ２０（図２）が有する経路選択制御部２４とは異なる経路選択制御部２４Ｂを有している。
　第３の実施形態の経路選択制御部２４Ｂは、第１の実施形態の経路選択制御部２４（図２）が備える構成に加えて経路変更フローカウンタ２７を有し、第１の実施形態の経路選択制御部２４（図２）が備える経路選択テーブル３０とは異なる経路選択テーブル３０Ｂを有している。 The memory 20B of the third embodiment includes a path selection control unit 24B that is different from the path selection control unit 24 included in the memory 20 (FIG. 2) of the first embodiment.
The route selection control unit 24B of the third embodiment has a route change flow counter 27 in addition to the configuration provided in the route selection control unit 24 (FIG. 2) of the first embodiment, and the route of the first embodiment. The route selection table 30B is different from the route selection table 30 provided in the selection control unit 24 (FIG. 2).
　第３の実施形態の経路選択テーブル３０Ｂは、第１の実施形態の経路選択テーブル３０（図２）が有する各要素に加えて更に、経路変更フローカウンタテーブル３６を有している。 The route selection table 30B according to the third embodiment further includes a route change flow counter table 36 in addition to the elements included in the route selection table 30 (FIG. 2) according to the first embodiment.
　経路変更フローカウンタ２７は、各経路の使用可能帯域の測定結果が更新されたのち、次に使用可能帯域の測定結果が更新されるまでの間、当該経路を流れていたフローのうち、他の経路に変更したフローの数をカウントし、当該経路と当該経路を変更したフローの数との対応を、経路変更フローカウンタテーブル３６に格納するものである。 The route change flow counter 27 updates the other of the flows that have flowed through the route until the measurement result of the usable bandwidth is updated next after the measurement result of the usable bandwidth of each route is updated. The number of flows changed to the route is counted, and the correspondence between the route and the number of flows changed the route is stored in the route change flow counter table 36.
　経路変更フローカウンタテーブル３６は、各経路と当該経路を変更したフローの数（経路変更数）との対応を格納するテーブルである。経路変更フローカウンタテーブル３６は、後記する図２４に於いて詳細に説明する。
　第３の実施形態の上段スイッチ５０Ｂ（不図示）は、下段スイッチ１０Ｂと同様に構成されている。 The route change flow counter table 36 is a table that stores the correspondence between each route and the number of flows that changed the route (number of route changes). The route change flow counter table 36 will be described in detail with reference to FIG.
The upper switch 50B (not shown) of the third embodiment is configured similarly to the lower switch 10B.
　図２４は、第３の実施形態に於ける下段スイッチの経路変更フローカウンタテーブルを示す図である。
　経路変更フローカウンタテーブル３６は、物理ポートＩＤ欄３６ａと、経路変更フローカウント数欄３６ｂとを備えている。
　物理ポートＩＤ欄３６ａには、下段スイッチ１０Ｂが保持する物理ポート１３の識別子（ＩＤ）が格納されている。 FIG. 24 is a diagram illustrating a path change flow counter table of the lower switch according to the third embodiment.
The route change flow counter table 36 includes a physical port ID column 36a and a route change flow count number column 36b.
The physical port ID column 36a stores the identifier (ID) of the physical port 13 held by the lower switch 10B.
　経路変更フローカウント数欄３６ｂには、物理ポートＩＤ欄３６ａの識別子で示される物理ポート１３上で、物理ポート１３の使用可能帯域の測定結果が更新されたのち、次に前記使用可能帯域の測定結果が更新されるまでに、物理ポート１３を流れていたフローのうち、物理ポート１３を通信に利用しなくなったフローの数が格納される。 In the path change flow count number column 36b, after the measurement result of the usable bandwidth of the physical port 13 is updated on the physical port 13 indicated by the identifier of the physical port ID column 36a, the measurement of the usable bandwidth is performed next. Of the flows that have flowed through the physical port 13 until the result is updated, the number of flows that no longer use the physical port 13 for communication is stored.
　図２４の「物理ポート＃０１（１３）」では、最新の使用可能帯域の測定結果が更新されてから現在まで、２つのフローが物理ポート＃０１（１３）を通信に利用しなくなったことが示されている。 In “physical port # 01 (13)” in FIG. 24, two flows have not used physical port # 01 (13) for communication from the update of the latest measurement result of available bandwidth until the present. It is shown.
　経路変更フローカウント数欄３６ｂは、例えば、物理ポート１３の使用可能帯域の測定結果である帯域テーブル３３（図５）が更新されるごとに０にリセットされる。しかし、このような動作に限定されるものではない。 The path change flow count number field 36b is reset to 0 each time the bandwidth table 33 (FIG. 5), which is a measurement result of the usable bandwidth of the physical port 13, is updated, for example. However, the operation is not limited to such an operation.
（第３の実施形態の動作）
　図１に基き、第３の実施形態のネットワークシステム１００Ｂ（不図示）が、エンドノードＡ００（４０）とエンドノードＣ２３（４０）との間で、フレームを通信する際の挙動を説明する。ここで、図１のネットワークシステム１００は、ネットワークシステム１００Ｂ（不図示）と読み替えるものとする。図１の下段スイッチ１０と上段スイッチ５０とは、それぞれ下段スイッチ１０Ｂ（図２３）と上段スイッチ５０Ｂ（不図示）と読み替えるものとする。 (Operation of Third Embodiment)
Based on FIG. 1, the behavior when the network system 100B (not shown) of the third embodiment communicates a frame between the end node A00 (40) and the end node C23 (40) will be described. Here, the network system 100 in FIG. 1 is to be read as a network system 100B (not shown). The lower switch 10 and the upper switch 50 in FIG. 1 are read as the lower switch 10B (FIG. 23) and the upper switch 50B (not shown), respectively.
　図６に基き、第３の実施形態に於けるスイッチ間の通信処理を説明する。
　第３の実施形態の下段スイッチ１０Ｂが、ステップＳ４００Ｂ（不図示）に於いて行う送信経路決定処理は、第１の実施形態に於けるステップＳ４００の送信経路決定処理とは異なる。この処理の差異については後記する「下段スイッチ１０Ｂの送信経路決定処理」で詳細に説明する。 Based on FIG. 6, the communication process between the switches in the third embodiment will be described.
The transmission path determination process performed by the lower switch 10B of the third embodiment in step S400B (not shown) is different from the transmission path determination process of step S400 in the first embodiment. This difference in processing will be described in detail later in “transmission path determination processing of lower switch 10B”.
　第２の実施形態に於けるステップＳ１００～Ｓ３００、ステップＳ５００～Ｓ８００の処理は、図６に示す第１の実施形態のステップＳ１００～Ｓ３００、ステップＳ５００～Ｓ８００の処理と同様である。 The processing in steps S100 to S300 and steps S500 to S800 in the second embodiment is the same as the processing in steps S100 to S300 and steps S500 to S800 in the first embodiment shown in FIG.
（下段スイッチ１０Ｂの送信経路決定処理）
　第３の実施形態の下段スイッチ１０Ｂは、ステップＳ４００Ｂに於いて行う送信経路決定処理に於いて、第１の実施形態のステップＳ４１０，Ｓ４１１，Ｓ４１３，Ｓ４１４（図９）と同様の処理を行ったのち、第１の実施形態とは異なるステップＳ４１２，Ｓ４１５（図９）に於ける論理ポート内の物理ポート選択処理を行う。 (Transmission route determination process of lower switch 10B)
The lower switch 10B of the third embodiment performs the same processing as the steps S410, S411, S413, and S414 (FIG. 9) of the first embodiment in the transmission path determination processing performed in step S400B. After that, the physical port selection process in the logical port in steps S412 and S415 (FIG. 9) different from the first embodiment is performed.
　第３の実施形態の下段スイッチ１０Ｂが、ステップＳ４１２，Ｓ４１５に於いて行う論理ポート内の物理ポート選択処理は、第１の実施形態のステップＳ４２０～Ｓ４２３（図１０）と同様の処理を行ったのち、第１の実施形態のステップＳ４２４（図１０）とは異なるステップＳ４２４Ｂ（不図示）の使用可能帯域を考慮した経路選択処理を行い、更に第１の実施形態のステップＳ４２５～Ｓ４２６（図１０）と同様の処理を行う。第３の実施形態の下段スイッチ１０Ｂが行うステップＳ４２７の処理は、第１の実施形態のステップＳ４２７（図１０）の処理と同様である。
　第３の実施形態のステップＳ４２４Ｂ（不図示）に於ける使用可能帯域を考慮した経路選択処理の詳細については、図２５で説明する。
　図２５は、第３の実施形態に於ける下段スイッチの使用可能帯域を考慮した経路選択処理を示すフローチャートである。図１１に示す第１の実施形態に於ける下段スイッチ１０の使用可能帯域を考慮した経路選択処理と同一の要素には、同一の符号を付与している。
　処理を開始すると、ステップＳ４３０に於いて、下段スイッチ１０Ｂのフレームディストリビュータ２５は、選択した物理ポート１３が閾値以上か否かを判断する。下段スイッチ１０Ｂのフレームディストリビュータ２５は、当該判断条件が成立するならば（Ｙｅｓ）、図２５の処理を終了し、当該判断条件が成立しないならば（Ｎｏ）、ステップＳ４３０Ｂの処理を行う。 The physical port selection processing in the logical port performed by the lower switch 10B in the third embodiment in steps S412 and S415 is the same as the processing in steps S420 to S423 (FIG. 10) of the first embodiment. Thereafter, a route selection process is performed in consideration of the available bandwidth in step S424B (not shown) different from step S424 (FIG. 10) of the first embodiment, and steps S425 to S426 (FIG. 10) of the first embodiment are further performed. ). The process of step S427 performed by the lower switch 10B of the third embodiment is the same as the process of step S427 (FIG. 10) of the first embodiment.
Details of the route selection processing considering the available bandwidth in step S424B (not shown) of the third embodiment will be described with reference to FIG.
FIG. 25 is a flowchart showing a route selection process in consideration of the usable bandwidth of the lower switch in the third embodiment. The same reference numerals are assigned to the same elements as those in the route selection process considering the usable bandwidth of the lower switch 10 in the first embodiment shown in FIG.
When the process is started, in step S430, the frame distributor 25 of the lower switch 10B determines whether or not the selected physical port 13 is equal to or greater than a threshold value. The frame distributor 25 of the lower switch 10B ends the process of FIG. 25 if the determination condition is satisfied (Yes), and performs the process of step S430B if the determination condition is not satisfied (No).
　ステップＳ４３０Ｂに於いて、下段スイッチ１０Ｂのフレームディストリビュータ２５は、当該物理ポート１３の経路変更フローカウント数が閾値以上であるか否かを判断する。下段スイッチ１０Ｂは、当該判断条件が成立しないならば（Ｎｏ）、ステップＳ４３１の処理を行い、当該判断条件が成立するならば（Ｙｅｓ）、図２５の処理を終了する。
　なお、経路変更フローカウント数と比較する閾値は、各々の設定ファイルにより、値を変更可能である。 In step S430B, the frame distributor 25 of the lower switch 10B determines whether or not the path change flow count number of the physical port 13 is greater than or equal to the threshold value. The lower switch 10B performs the process of step S431 if the determination condition is not satisfied (No), and ends the process of FIG. 25 if the determination condition is satisfied (Yes).
The threshold value to be compared with the path change flow count number can be changed by each setting file.
　ステップＳ４３１に於いて、下段スイッチ１０Ｂのフレームディストリビュータ２５は、選択した物理ポート１３が属す論理ポート１５のうち最も使用可能帯域が大きい物理ポート１３を選択し、図２５の処理を終了する。
　なお、第３の実施形態に示す経路選択手順は、第２の実施形態のネットワークシステム１００Ａにも同様に適用可能である。 In step S431, the frame distributor 25 of the lower switch 10B selects the physical port 13 having the largest usable bandwidth among the logical ports 15 to which the selected physical port 13 belongs, and ends the processing of FIG.
The route selection procedure shown in the third embodiment can be similarly applied to the network system 100A of the second embodiment.
（第３の実施形態の効果）
　以上説明した第３の実施形態では、次の（Ｄ）のような効果がある。 (Effect of the third embodiment)
The third embodiment described above has the following effect (D).
（Ｄ）　第３の実施形態のネットワークシステム１００Ｂは、ある経路の使用可能帯域が閾値以下であると判断してフローの経路を変更する場合、所定期間に於ける経路を変更するフローの数を制限する。これにより、ネットワークシステム１００Ｂは、ネットワーク利用効率の高い負荷分散を実現することができる。 (D) When the network system 100B of the third embodiment determines that the usable bandwidth of a certain route is equal to or less than the threshold and changes the flow route, the network system 100B determines the number of flows that change the route in a predetermined period. Restrict. As a result, the network system 100B can realize load distribution with high network utilization efficiency.
（第４の実施形態の構成）
　第４の実施形態に於けるネットワークシステム１００Ｃ（不図示）は、第１の実施形態の下段スイッチ１０（図１）とは異なる３台の下段スイッチ１０Ｃ（図２６）と、第１の実施形態の上段スイッチ５０（図１）とは異なる３台の上段スイッチ５０Ｃ（不図示）と、を備えている。それ以外の構成は、第１の実施形態に於けるネットワークシステム１００（図１）と同様である。 (Configuration of Fourth Embodiment)
The network system 100C (not shown) in the fourth embodiment includes three lower switches 10C (FIG. 26) different from the lower switch 10 (FIG. 1) of the first embodiment, and the first embodiment. Three upper switches 50C (not shown) different from the upper switch 50 (FIG. 1) are provided. The other configuration is the same as that of the network system 100 (FIG. 1) in the first embodiment.
　ネットワークシステム１００Ｃは、ネットワーク装置が保持する自身の経路情報だけでなく、他のネットワーク装置が保持する経路情報を用いて経路選択することができる。 The network system 100C can select a route using not only route information held by the network device but also route information held by another network device.
　すなわち、前記した第１の実施形態のネットワークシステム１００（図１）は、フレームから情報を抽出し、抽出情報をハッシュ関数によりハッシュ値を算出し、当該ハッシュ値に対応した経路を選択する。更に、第１の実施形態のネットワークシステム１００は、選択した当該経路の使用可能帯域が閾値以上であるか否かを判断している。第１の実施形態のネットワーク装置は、自身の保持する情報だけを用いて選択した当該経路が通信に適切か否かを判断している。 That is, the network system 100 (FIG. 1) of the first embodiment described above extracts information from a frame, calculates a hash value from the extracted information using a hash function, and selects a path corresponding to the hash value. Furthermore, the network system 100 of the first embodiment determines whether or not the usable bandwidth of the selected route is equal to or greater than a threshold value. The network device according to the first embodiment determines whether or not the route selected using only the information held by itself is appropriate for communication.
　ネットワーク分野では、例えばIEEE802.1Qauで規定されているＣＮ（Congestion Notification）のように、輻輳の原因をなったトラフィックの送信元のエンドノード４０に輻輳通知を送信する仕組みが存在する。ネットワーク装置は、ＣＮによって、自身が直接接続していない経路の情報を得ることができる。 In the network field, there is a mechanism for transmitting a congestion notification to the end node 40 that is the source of the traffic causing the congestion, such as CN (Congestion Notification) defined in IEEE802.1Qau. The network device can obtain information on a route that is not directly connected to itself by the CN.
　第４の実施形態のネットワークシステム１００Ｃ（不図示）は、他のネットワーク装置から自身が直接接続していない経路の情報を受け取った場合、ネットワーク装置自身が保持する経路情報と他ネットワーク装置の経路情報とを用いて経路選択をすることにより、ネットワーク利用効率を改善している。 When the network system 100C (not shown) according to the fourth embodiment receives information on a route that is not directly connected to the network device from another network device, the network device itself holds the route information and the route information of the other network device. The network usage efficiency is improved by selecting a route using and.
　第４の実施形態に於ける下段スイッチ１０Ｃおよび上段スイッチ５０Ｃは、ＣＮを用いて、他のスイッチの輻輳情報を監視している。
　また、その他の前提条件については、第１の実施形態に於ける前提条件と同様である。 The lower switch 10C and the upper switch 50C in the fourth embodiment monitor congestion information of other switches using CN.
Other preconditions are the same as the preconditions in the first embodiment.
　図２６は、第４の実施形態に於ける下段スイッチを示す概略の構成図である。図２に示す第１の実施形態の下段スイッチ１０と同一の要素には、同一の符号を付与している。
　第４の実施形態の下段スイッチ１０Ｃは、第１の実施形態の下段スイッチ１０（図２）が有するメモリ２０とは異なるメモリ２０Ｃを有している。
　第４の実施形態のメモリ２０Ｃは、第１の実施形態のメモリ２０（図２）が有する経路選択制御部２４とは異なる経路選択制御部２４Ｃを有している。 FIG. 26 is a schematic configuration diagram showing a lower switch in the fourth embodiment. The same elements as those in the lower switch 10 of the first embodiment shown in FIG.
The lower switch 10C of the fourth embodiment has a memory 20C different from the memory 20 included in the lower switch 10 (FIG. 2) of the first embodiment.
The memory 20C according to the fourth embodiment includes a path selection control unit 24C that is different from the path selection control unit 24 included in the memory 20 (FIG. 2) according to the first embodiment.
　第４の実施形態の経路選択制御部２４Ｃは、第１の実施形態の経路選択制御部２４（図２）が有する経路選択テーブル３０とは異なる経路選択テーブル３０Ｃを有し、更にフロー情報検知部２８を有している。 The route selection control unit 24C according to the fourth embodiment includes a route selection table 30C different from the route selection table 30 included in the route selection control unit 24 (FIG. 2) according to the first embodiment, and further includes a flow information detection unit. 28.
　フロー情報検知部２８は、他ネットワーク装置から得られるフローの情報（輻輳状態）を検知するものである。フロー情報検知部２８は、検知した情報を、フロー監視テーブル３７に格納する。
　フロー監視テーブル３７は、フロー情報検知部２８が検知した情報を格納するテーブルである。フロー監視テーブル３７は、後記する図２７に於いて詳細に説明する。
　第４の実施形態の上段スイッチ５０Ｃ（不図示）は、下段スイッチ１０Ｃと同様に構成されている。 The flow information detection unit 28 detects flow information (congestion state) obtained from other network devices. The flow information detection unit 28 stores the detected information in the flow monitoring table 37.
The flow monitoring table 37 is a table that stores information detected by the flow information detection unit 28. The flow monitoring table 37 will be described in detail with reference to FIG.
The upper switch 50C (not shown) of the fourth embodiment is configured in the same manner as the lower switch 10C.
　図２７は、第４の実施形態に於ける下段スイッチが保持するフロー監視テーブルを示す図である。
　フロー監視テーブル３７は、フロー欄３７ａと、物理ポート欄３７ｂと、状態欄３７ｃとを備えている。
　フロー欄３７ａには、ＣＮで通知を受け、かつ、当該下段スイッチ１０Ｃを経由するフローが格納され、送信元ＭＡＣアドレス（ＳＡ）と宛先ＭＡＣアドレス（ＤＡ）とがカンマ区切りで記載されている。ここでフローとは、一方のエンドノード４０と他方のエンドノード４０との間で送受信されるフレームをいう。フローは、一方のエンドノード４０から他方のエンドノード４０へのフレームの流れと、その逆方向のフレームの流れとを含んでおり、送受信方向を問わないものである。
　物理ポート欄３７ｂには、当該フローが論理ポート１５に属する物理ポート１３を介しているとき、その物理ポート１３の識別子が格納される。
　状態欄３７ｃには、ＣＮで得た状態が格納される。すなわち、状態欄３７ｃには、当該フローが輻輳しているか否かを示す情報が格納される。 FIG. 27 is a diagram showing a flow monitoring table held by the lower switch in the fourth embodiment.
The flow monitoring table 37 includes a flow column 37a, a physical port column 37b, and a status column 37c.
In the flow column 37a, a flow that is notified by the CN and passes through the lower switch 10C is stored, and the source MAC address (SA) and the destination MAC address (DA) are described in a comma delimiter. Here, the flow refers to a frame transmitted and received between one end node 40 and the other end node 40. The flow includes a flow of frames from one end node 40 to the other end node 40 and a flow of frames in the opposite direction, regardless of the transmission / reception direction.
The physical port column 37b stores the identifier of the physical port 13 when the flow passes through the physical port 13 belonging to the logical port 15.
The status column 37c stores the status obtained by CN. That is, information indicating whether or not the flow is congested is stored in the status column 37c.
　このフロー監視テーブル３７の最初のエントリには、物理ポート＃０３（１３）を介するフロー「10-00-00-00-00-00,30-00-00-00-00-17」の状態が「Congestion」（輻輳状態）であることが格納されている。 In the first entry of the flow monitoring table 37, the state of the flow “10-00-00-00-00-00, 30-00-00-00-00-17” via the physical port # 03 (13) is displayed. “Congestion” (congestion state) is stored.
　なお、第４の実施形態のフロー監視テーブル３７では、フロー欄３７ａに、フローを定義する識別情報として送信元ＭＡＣアドレス（ＳＡ）と宛先ＭＡＣアドレス（ＤＡ）との組合せを格納している。この組合せは順不同であり、下段スイッチ１０Ｃおよび上段スイッチ５０Ｃは、送信元ＭＡＣアドレス（ＳＡ）と宛先ＭＡＣアドレス（ＤＡ）とが入れ替わっても同一のフローであると判断する。
　なお、フローを定義する識別情報は、ＭＡＣアドレスに限られるものではない。 In the flow monitoring table 37 of the fourth embodiment, a combination of a source MAC address (SA) and a destination MAC address (DA) is stored in the flow column 37a as identification information that defines a flow. This combination is out of order, and the lower switch 10C and the upper switch 50C determine that the flow is the same even if the source MAC address (SA) and the destination MAC address (DA) are switched.
The identification information that defines the flow is not limited to the MAC address.
（第４の実施形態の動作）
　図１～図６に基き、第４の実施形態のネットワークシステム１００Ｃ（不図示）が、エンドノードＡ００（４０）と、エンドノードＣ２３（４０）との間で、フレームを通信する際の挙動を説明する。なお、図１のネットワークシステム１００は、ネットワークシステム１００Ｃ（不図示）と読み替える。図１の下段スイッチ１０および上段スイッチ５０とは、それぞれ下段スイッチ１０Ｃ（図２６）と上段スイッチ５０Ｃ（不図示）と読み替えるものとする。 (Operation of Fourth Embodiment)
Based on FIGS. 1 to 6, the behavior of the network system 100C (not shown) according to the fourth embodiment when a frame is communicated between the end node A00 (40) and the end node C23 (40). explain. The network system 100 in FIG. 1 is read as a network system 100C (not shown). The lower switch 10 and the upper switch 50 in FIG. 1 are read as a lower switch 10C (FIG. 26) and an upper switch 50C (not shown), respectively.
　第４の実施形態の下段スイッチ１０Ｃが、ステップＳ４００Ｃ（不図示）に於いて行う送信経路決定処理は、第１の実施形態に於けるステップＳ４００の送信経路決定処理とは異なる。この処理の差異については、後記する「下段スイッチ１０Ｃの送信経路決定処理」に於いて詳細に説明する。 The transmission path determination process performed by the lower switch 10C of the fourth embodiment in step S400C (not shown) is different from the transmission path determination process of step S400 in the first embodiment. This difference in processing will be described in detail in “transmission path determination processing of lower switch 10C” to be described later.
　更に第４の実施形態の下段スイッチ１０Ｃは、ＣＮ情報を受信する度にフロー監視テーブル３７を更新する。この処理については、後記する図２８に於いて詳細に説明する。
　第４の実施形態に於けるステップＳ１００～Ｓ３００、ステップＳ５００～Ｓ８００の処理は、図６に示す第１の実施形態のステップＳ１００～Ｓ３００、ステップＳ５００～Ｓ８００の処理と同様である。 Furthermore, the lower switch 10C of the fourth embodiment updates the flow monitoring table 37 every time CN information is received. This process will be described in detail with reference to FIG.
The processes of steps S100 to S300 and steps S500 to S800 in the fourth embodiment are the same as the processes of steps S100 to S300 and steps S500 to S800 of the first embodiment shown in FIG.
　図２８は、第４の実施形態に於ける下段スイッチのフロー情報検知処理を示すフローチャートである。
　下段スイッチ１０Ｃは、ＣＮフレームを受信すると、フロー情報検知処理を開始する。
　ステップＳ９１０に於いて、下段スイッチ１０Ｃは、受信したＣＮフレームからフロー情報（ＳＡ／ＤＡ）を抽出する。 FIG. 28 is a flowchart showing a flow information detection process of the lower switch in the fourth embodiment.
When receiving the CN frame, the lower switch 10C starts the flow information detection process.
In step S910, the lower switch 10C extracts flow information (SA / DA) from the received CN frame.
　ステップＳ９１１に於いて、下段スイッチ１０Ｃのフロー情報検知部２８（図２６）は、フロー監視テーブル３７に当該フロー情報と受信した物理ポート１３とが登録されているか否かを判断する。下段スイッチ１０Ｃのフロー情報検知部２８（図２６）は、当該判断条件が成立するならば（Ｙｅｓ）、ステップＳ９１２の処理を行い、当該判断条件が成立しないならば（Ｎｏ）、ステップＳ９１３の処理を行う。ここで「受信した物理ポート１３」とは、論理ポート１５に属しているものをいう。 In step S911, the flow information detection unit 28 (FIG. 26) of the lower switch 10C determines whether or not the flow information and the received physical port 13 are registered in the flow monitoring table 37. The flow information detection unit 28 (FIG. 26) of the lower switch 10C performs the process of step S912 if the determination condition is satisfied (Yes), and the process of step S913 if the determination condition is not satisfied (No). I do. Here, “received physical port 13” refers to a port belonging to the logical port 15.
　ステップＳ９１２に於いて、下段スイッチ１０Ｃのフロー情報検知部２８（図２６）は、フロー監視テーブル３７に、当該フロー情報と受信した物理ポート１３と当該フロー状態とを上書き登録し、図２８の処理を終了する。 In step S912, the flow information detection unit 28 (FIG. 26) of the lower switch 10C overwrites and registers the flow information, the received physical port 13 and the flow state in the flow monitoring table 37, and performs the processing of FIG. Exit.
　ステップＳ９１３に於いて、下段スイッチ１０Ｃのフロー情報検知部２８は、フロー監視テーブル３７に、当該フロー情報と受信した物理ポート１３と当該フロー状態とを新たに登録し、図２８の処理を終了する。 In step S913, the flow information detection unit 28 of the lower switch 10C newly registers the flow information, the received physical port 13 and the flow state in the flow monitoring table 37, and ends the processing of FIG. .
（下段スイッチ１０Ｃの送信経路決定処理）
　第４の実施形態の下段スイッチ１０Ｃは、ステップＳ４００Ｃに於いて行う送信経路決定処理に於いて、第１の実施形態のステップＳ４１０，Ｓ４１１，Ｓ４１３，Ｓ４１４（図９）と同様の処理を行ったのち、第１の実施形態とは異なるステップＳ４１２，Ｓ４１５（図９）に於ける論理ポート内の物理ポート選択処理を行う。この論理ポート内の物理ポート選択処理は、後記する図２９で詳細に説明する。 (Transmission route determination process of lower switch 10C)
The lower switch 10C of the fourth embodiment performs the same processing as the steps S410, S411, S413, and S414 (FIG. 9) of the first embodiment in the transmission path determination processing performed in step S400C. After that, the physical port selection process in the logical port in steps S412 and S415 (FIG. 9) different from the first embodiment is performed. The physical port selection process in this logical port will be described in detail with reference to FIG.
　図２９は、第４の実施形態に於ける下段スイッチの論理ポート内の物理ポート選択処理を示すフローチャートである。図１０に示す第１の実施形態の下段スイッチ１０の論理ポート内の物理ポート選択処理と同一の要素には、同一の符号を付与している。 FIG. 29 is a flowchart showing physical port selection processing in the logical port of the lower switch in the fourth embodiment. Elements identical to those in the physical port selection process in the logical port of the lower switch 10 of the first embodiment shown in FIG.
　処理を開始したのち、ステップＳ４２０～Ｓ４２３、ステップＳ４２５～Ｓ４２７の処理は、第１の実施形態の論理ポート内の物理ポート選択処理（図１０）と同様である。図２９の処理は、図１０のステップＳ４２４とは異なるステップＳ４２４Ｃを行い、更にステップＳ４２８の処理が追加されている。 After starting the processing, the processing in steps S420 to S423 and steps S425 to S427 is the same as the physical port selection processing (FIG. 10) in the logical port of the first embodiment. 29 performs step S424C different from step S424 in FIG. 10, and further adds a process in step S428.
　ステップＳ４２４Ｃに於いて、下段スイッチ１０Ｃのフレームディストリビュータ２５は、第１の実施形態のステップＳ４２４の処理とは異なる使用可能帯域を考慮した経路選択処理を行う。ステップＳ４２４Ｃの処理は、後記する図３０に於いて詳細に説明する。 In step S424C, the frame distributor 25 of the lower switch 10C performs a route selection process in consideration of an available bandwidth that is different from the process in step S424 of the first embodiment. The processing in step S424C will be described in detail with reference to FIG.
　ステップＳ４２８に於いて、下段スイッチ１０Ｃのフレームディストリビュータ２５は、当該フレームが属するフローと、当該フローを入出力する論理ポート１５内の物理ポート１３とが一致するとき、フロー監視テーブル３７に基き、当該フローの状態が「Congestion」であるか否かを判断する。下段スイッチ１０Ｃは、当該判断条件が成立するならば（Ｙｅｓ）、ステップＳ４２４の処理を行い、当該判断条件が成立しないならば（Ｎｏ）、図２９の処理を終了する。 In step S428, the frame distributor 25 of the lower switch 10C determines that the flow to which the frame belongs matches the physical port 13 in the logical port 15 that inputs and outputs the flow, based on the flow monitoring table 37. It is determined whether or not the flow state is “Congestion”. The lower switch 10C performs the process of step S424 if the determination condition is satisfied (Yes), and ends the process of FIG. 29 if the determination condition is not satisfied (No).
　図３０は、第４の実施形態に於ける下段スイッチの使用可能帯域を考慮した経路選択処理を示すフローチャートである。図１１に示す第１の実施形態の使用可能帯域を考慮した経路選択処理と同一の要素には、同一の符号を付与している。
　図３０の処理は、図２９に示すステップＳ４２４Ｃの処理を詳細に説明したものである。 FIG. 30 is a flowchart showing a route selection process in consideration of the usable bandwidth of the lower switch in the fourth embodiment. The same reference numerals are assigned to the same elements as those in the route selection process considering the available bandwidth in the first embodiment shown in FIG.
The process in FIG. 30 is a detailed description of the process in step S424C shown in FIG.
　処理を開始すると、ステップＳ４３０Ｃに於いて、下段スイッチ１０Ｃのフレームディストリビュータ２５は、フロー監視テーブル３７のフロー情報（ＳＡ／ＤＡ）と選択した物理ポート１３の組み合わせに係るフローの状態が「Congestion」であるか否かを判断する。下段スイッチ１０Ｃのフレームディストリビュータ２５は、当該判断条件が成立するならば（Ｙｅｓ）、ステップＳ４３１の処理を行い、当該判断条件が成立しないならば（Ｎｏ）、ステップＳ４３０の処理を行う。
　ステップＳ４３０～Ｓ４３１の処理は、第１の実施形態のステップＳ４３０～Ｓ４３１の処理と同様である。 When the processing is started, in step S430C, the frame distributor 25 of the lower switch 10C indicates that the flow state relating to the combination of the flow information (SA / DA) in the flow monitoring table 37 and the selected physical port 13 is “Congestion”. Judge whether there is. The frame distributor 25 of the lower switch 10C performs the process of step S431 if the determination condition is satisfied (Yes), and performs the process of step S430 if the determination condition is not satisfied (No).
The processing in steps S430 to S431 is the same as the processing in steps S430 to S431 in the first embodiment.
（第４の実施形態の効果）
　以上説明した第４の実施形態では、次の（Ｅ），（Ｆ）のような効果がある。 (Effect of the fourth embodiment)
The fourth embodiment described above has the following effects (E) and (F).
（Ｅ）　第４の実施形態のネットワークシステム１００Ｃは、ネットワーク装置自身が保持する経路情報だけでなく、隣接するネットワーク装置が保持する経路情報を用いて経路を選択する。これにより、ネットワークシステム１００Ｃは、輻輳が発生しているフローの経路を変更し、ネットワーク利用効率を向上させ、高い負荷分散を実現することができる。 (E) The network system 100C of the fourth embodiment selects a route using not only route information held by the network device itself but also route information held by an adjacent network device. As a result, the network system 100C can change the path of the flow in which congestion occurs, improve the network utilization efficiency, and realize high load distribution.
（Ｆ）　第４の実施形態に於ける下段スイッチ１０Ｃのフレームディストリビュータ２５は、一度の処理で、輻輳が発生しているフレームの経路と、その逆方向のフレームの経路とを登録している。これにより、下段スイッチ１０Ｃのフレームディストリビュータ２５は、ネットワーク利用効率を向上させ、高い負荷分散を実現することができる。 (F) The frame distributor 25 of the lower switch 10C in the fourth embodiment registers the path of the frame in which congestion occurs and the path of the frame in the opposite direction in one process. As a result, the frame distributor 25 of the lower switch 10C can improve network utilization efficiency and realize high load distribution.
（変形例）
　本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で、変更実施が可能である。この利用形態や変形例としては、例えば、次の（ａ）～（ｈ）のようなものがある。 (Modification)
The present invention is not limited to the above embodiment, and can be modified without departing from the spirit of the present invention. Examples of usage forms and modifications include the following (a) to (h).
（ａ）　図１に示す第１の実施形態の上段スイッチ５０には、物理ポート＃０１（１３）に下段スイッチＡ（１０）が接続され、物理ポート＃０２（１３）に下段スイッチＢ（１０）が接続され、物理ポート＃０３（１３）に下段スイッチＣ（１０）が接続されている。しかし、これに限られず、上段スイッチ５０と下段スイッチ１０との間には、前記した以外の物理ポート１３を接続してもよい。たとえば、下段スイッチＡ（１０）の物理ポート＃０１（１３）は、上段スイッチＡ（５０）の物理ポート＃０２（１３）に接続してもよい。 (A) In the upper switch 50 of the first embodiment shown in FIG. 1, the lower switch A (10) is connected to the physical port # 01 (13), and the lower switch B (10 is connected to the physical port # 02 (13). ) And the lower switch C (10) is connected to the physical port # 03 (13). However, the present invention is not limited to this, and a physical port 13 other than those described above may be connected between the upper switch 50 and the lower switch 10. For example, the physical port # 01 (13) of the lower switch A (10) may be connected to the physical port # 02 (13) of the upper switch A (50).
（ｂ）　図１に示す第１の実施形態に於けるエンドノード４０は、下段スイッチ１０に直接接続している。しかし、これに限られず、エンドノード４０と下段スイッチ１０の間には、スイッチやリピータが存在していてもよい。 (B) The end node 40 in the first embodiment shown in FIG. 1 is directly connected to the lower switch 10. However, the present invention is not limited to this, and a switch or a repeater may exist between the end node 40 and the lower switch 10.
（ｃ）　第１の実施形態に於いて、ＦＤＢ２３（図４）は、宛先ＭＡＣアドレス（ＤＡ）に基いた、フレームの送信先ポート情報が記録される。しかし、これに限られず、ＦＤＢ２３は、宛先のＩＰ（Internet Protocol）アドレスに基いたフレームの送信先ポート情報を記録してもよい。 (C) In the first embodiment, the FDB 23 (FIG. 4) records frame destination port information based on the destination MAC address (DA). However, the present invention is not limited to this, and the FDB 23 may record destination port information of a frame based on a destination IP (Internet Protocol) address.
（ｄ）　第１の実施形態の下段スイッチ１０では、ステップＳ３２０（図８）に於いて、送信元ＭＡＣアドレス（ＳＡ）と宛先ＭＡＣアドレス（ＤＡ）との組合せを抽出している。しかし、これに限られず、下段スイッチ１０は、シンメトリックルーティングを実現するため、全ての下段スイッチ１０で、宛先アドレスと送信元アドレスを示す同一種類の情報を抽出するように構成されていればよい。例えば、下段スイッチ１０は、宛先ＩＰアドレスと送信元ＩＰアドレスとの組合せ、宛先ポート番号と送信元ポート番号との組合せなどを抽出してもよい。 (D) In the lower switch 10 of the first embodiment, the combination of the source MAC address (SA) and the destination MAC address (DA) is extracted in step S320 (FIG. 8). However, the present invention is not limited to this, and the lower switch 10 only needs to be configured to extract the same type of information indicating the destination address and the source address in all the lower switches 10 in order to realize symmetric routing. . For example, the lower switch 10 may extract a combination of a destination IP address and a source IP address, a combination of a destination port number and a source port number, and the like.
（ｅ）　第２の実施形態のＬＡＧポート１４は、２つのリンクを仮想的に１つのリンクとして束ねている。しかし、これに限られず、ＬＡＧポート１４は、３以上のリンクを仮想的に１つのリンクとして束ねてもよい。 (E) The LAG port 14 of the second embodiment bundles two links virtually as one link. However, the present invention is not limited to this, and the LAG port 14 may bundle three or more links virtually as one link.
（ｆ）　第２の実施形態の上段スイッチ５０Ａには、ＬＡＧポート＃０１（１４）に下段スイッチＡ（１０Ａ）が接続され、ＬＡＧポート＃０２（１４）に下段スイッチＢ（１０Ａ）が接続され、ＬＡＧポート＃０３（１４）に下段スイッチＣ（１０Ａ）が接続されている。しかし、これに限られず、上段スイッチ５０Ａと下段スイッチ１０Ａとの間には、前記した以外のＬＡＧポート１４、物理ポート１３などを接続してもよい。たとえば、下段スイッチＡ（１０）のＬＡＧポート＃０１（１４）は、上段スイッチＡ（５０）のＬＡＧポート＃０２（１４）に接続してもよい。 (F) In the upper switch 50A of the second embodiment, the lower switch A (10A) is connected to the LAG port # 01 (14), and the lower switch B (10A) is connected to the LAG port # 02 (14). The lower switch C (10A) is connected to the LAG port # 03 (14). However, the present invention is not limited to this, and the LAG port 14 and the physical port 13 other than those described above may be connected between the upper switch 50A and the lower switch 10A. For example, the LAG port # 01 (14) of the lower switch A (10) may be connected to the LAG port # 02 (14) of the upper switch A (50).
（ｇ）　第１の実施形態の下段スイッチ１０と上段スイッチ５０とは、レイヤ２スイッチである。しかし、これに限られず、下段スイッチ１０と上段スイッチ５０とは、レイヤ３スイッチもよい。 (G) The lower switch 10 and the upper switch 50 of the first embodiment are layer 2 switches. However, the present invention is not limited to this, and the lower switch 10 and the upper switch 50 may be layer 3 switches.
（ｈ）　第４の実施形態に於ける下段スイッチ１０Ｃおよび上段スイッチ５０Ｃは、ＣＮを用いて、他のスイッチの輻輳情報を監視している。しかし、これに限られず、下段スイッチ１０Ｃおよび上段スイッチ５０Ｃは、ネットワーク装置が直接接続していない経路のトラフィック情報（輻輳状態かなど）を得られる技術を用いてもよい。 (H) The lower switch 10C and the upper switch 50C in the fourth embodiment monitor congestion information of other switches using CN. However, the present invention is not limited to this, and the lower-stage switch 10C and the upper-stage switch 50C may use a technology that can obtain traffic information (congestion state or the like) of a route that is not directly connected to the network device.
１０，１０Ａ，１０Ｂ，１０Ｃ　下段スイッチ　（第１のスイッチ）
１１　ＣＰＵ
１２　スイッチＬＳＩ
１３　物理ポート
１４　ＬＡＧポート
１５　論理ポート（第１の物理ポートグループ）
２０，２０Ａ，２０Ｂ，２０Ｃ　メモリ（第１の記憶部、第２の記憶部）
２１　ＯＳ
２２　アドレス学習部
２３　ＦＤＢ
２４，２４Ａ，２４Ｂ，２４Ｃ　経路選択制御部
２５　フレームディストリビュータ（第１のフレームディストリビュータ）
２６　使用可能帯域検知部
３０，３０Ａ，３０Ｂ，３０Ｃ　経路選択テーブル
２７　経路変更フローカウンタ
２８　フロー情報検知部
３１　現行経路テーブル
３２　出力先選択テーブル
３３　帯域テーブル
３２　出力先選択テーブル
３４　論理ポートテーブル
３５　ＬＡＧポートテーブル
３６　経路変更フローカウンタテーブル
３７　フロー監視テーブル
４０　エンドノード
５０，５０Ａ，５０Ｃ　上段スイッチ（第２のスイッチ）
１００，１００Ａ，１００Ｂ，１００Ｃ　ネットワークシステム 10, 10A, 10B, 10C Lower switch (first switch)
11 CPU
12 Switch LSI
13 Physical port 14 LAG port 15 Logical port (first physical port group)
20, 20A, 20B, 20C Memory (first storage unit, second storage unit)
21 OS
22 Address learning unit 23 FDB
24, 24A, 24B, 24C Route selection control unit 25 Frame distributor (first frame distributor)
26 usable bandwidth detection unit 30, 30A, 30B, 30C route selection table 27 route change flow counter 28 flow information detection unit 31 current route table 32 output destination selection table 33 bandwidth table 32 output destination selection table 34 logical port table 35 LAG port Table 36 Route change flow counter table 37 Flow monitoring table 40 End node 50, 50A, 50C Upper switch (second switch)
100, 100A, 100B, 100C network system

Claims (20)

  1. 　複数の第１のスイッチと複数の第２のスイッチとが多対多に接続されたネットワークシステムにて、フレームの配送経路を選択するフレーム配送経路選択方法であって、
    　それぞれのフレームは、送信元アドレス情報と宛先アドレス情報とを含んでいる配送経路情報を有しており、
    　前記第１のスイッチは、
    　少なくとも、複数の前記第２のスイッチに接続された第１の物理ポートグループと、
    　フレームの送信元アドレス情報と受信ポートとの対応、および、フレームの配送経路情報とフレームの受信ポートとの対応が記憶される第１の記憶部と、
    　フレームの配送経路を選択する第１のフレームディストリビュータと、
    　フレームの送信元アドレス情報と受信ポートとの対応を学習する第１のアドレス学習部と、
    　を備えており、
    　前記第２のスイッチは、
    　少なくとも、複数の前記第２のスイッチに接続された物理ポートと、
    　フレームの送信元アドレス情報とフレームの受信ポートとの対応を記憶する第２の記憶部と、
    　フレームの配送経路を選択する第２のフレームディストリビュータと、
    　フレームの送信元アドレス情報と受信ポートとの対応を学習する第２のアドレス学習部と、
    　を備えており、
    　前記第１のスイッチが第１の宛先アドレス情報を含む第１の配送経路情報を有している第１のフレームを送信するとき、
    　前記第１のフレームディストリビュータは、前記第１の宛先アドレス情報が送信元アドレス情報として前記第１の記憶部に記憶されておらず、かつ、前記第１の配送経路情報の逆方向経路である第１の逆方向経路情報が前記第１の記憶部に記憶されていなかったならば、前記第１の物理ポートグループのうち前記第１の逆方向経路情報に基き一意に定まる物理ポートを前記第１のフレームの出力先ポートとして選択し、
    　前記第１の宛先アドレス情報が送信元アドレス情報として前記第１の記憶部に記憶されており、かつ、前記第１の配送経路情報の逆方向経路である前記第１の逆方向経路情報が前記第１の記憶部に記憶されていたならば、前記第１の逆方向経路情報に対応する受信ポートを前記第１のフレームの出力先ポートとして選択する、
    　ことを特徴とするフレーム配送経路選択方法。     A frame delivery route selection method for selecting a delivery route of a frame in a network system in which a plurality of first switches and a plurality of second switches are connected in a many-to-many manner,
    Each frame has delivery route information including source address information and destination address information,
    The first switch is
    At least a first physical port group connected to the plurality of second switches;
    A first storage unit that stores correspondence between frame source address information and reception ports, and correspondence between frame delivery route information and frame reception ports;
    A first frame distributor for selecting a frame delivery route;
    A first address learning unit that learns the correspondence between the source address information of the frame and the reception port;
    With
    The second switch is
    At least physical ports connected to the plurality of second switches;
    A second storage unit that stores the correspondence between the frame source address information and the frame reception port;
    A second frame distributor for selecting a frame delivery route;
    A second address learning unit that learns the correspondence between the transmission source address information of the frame and the reception port;
    With
    When the first switch transmits a first frame having first delivery path information including first destination address information;
    In the first frame distributor, the first destination address information is not stored as transmission source address information in the first storage unit, and the first frame distributor is a reverse route of the first delivery route information. If one reverse path information is not stored in the first storage unit, a physical port that is uniquely determined based on the first reverse path information in the first physical port group is selected from the first physical port group. Selected as the output port of the frame
    The first destination address information is stored in the first storage unit as source address information, and the first reverse path information that is the reverse path of the first delivery path information is If stored in the first storage unit, the receiving port corresponding to the first reverse path information is selected as the output destination port of the first frame;
    And a frame delivery route selection method.
  2. 　前記第１のスイッチが第１の送信元アドレス情報を含む前記第１の配送経路情報を有している前記第１のフレームを受信したとき、
    　前記第１のアドレス学習部は、前記第１の送信元アドレス情報が前記第１の記憶部に記憶されていなかったならば、前記第１の送信元アドレス情報と前記第１のフレームの受信ポートとを対応付けて前記第１の記憶部に記憶し、
    　前記第１のフレームディストリビュータは、前記第１のフレームの受信ポートと前記第１の逆方向経路情報に基き一意に定まる物理ポートとが相違し、かつ、前記第１の逆方向経路情報が前記第１の記憶部に記憶されていなかったならば、前記第１の逆方向経路情報と前記第１のフレームの受信ポートとの対応情報を前記第１の記憶部に記憶する、
    　ことを特徴とする請求の範囲第１項に記載のフレーム配送経路選択方法。     When the first switch receives the first frame having the first delivery route information including the first source address information,
    If the first transmission source address information is not stored in the first storage unit, the first address learning unit receives the first transmission source address information and the reception port of the first frame. In association with each other in the first storage unit,
    In the first frame distributor, the receiving port of the first frame is different from a physical port uniquely determined based on the first reverse path information, and the first reverse path information is the first frame distributor. If it is not stored in one storage unit, the correspondence information between the first reverse path information and the reception port of the first frame is stored in the first storage unit.
    The frame delivery route selection method according to claim 1, wherein:
  3. 　前記第１のスイッチが前記第１の宛先アドレス情報を含む前記第１の配送経路情報を有している前記第１のフレームを送信するとき、
    　前記第１のフレームディストリビュータは、前記第１の物理ポートグループのうち前記第１の逆方向経路情報に基き一意に定まる物理ポートを前記第１のフレームの出力先ポートとして選択し、前記第１のフレームの出力先ポートの使用可能帯域が閾値未満であったとき、前記第１の物理ポートグループに属する物理ポートのうち、使用可能帯域が最大であるものを前記第１のフレームの出力先ポートとして再選択し、再選択した前記第１のフレームの出力先ポートと前記第１の配送経路情報との対応情報を前記第１の記憶部に記憶する、
    　ことを特徴とする請求の範囲第２項に記載のフレーム配送経路選択方法。     When the first switch transmits the first frame having the first delivery route information including the first destination address information,
    The first frame distributor selects a physical port uniquely determined based on the first reverse path information from the first physical port group as an output destination port of the first frame, and When the usable bandwidth of the output destination port of the frame is less than the threshold, the physical port belonging to the first physical port group that has the maximum usable bandwidth is set as the output destination port of the first frame. Re-selecting and storing correspondence information between the re-selected output destination port of the first frame and the first delivery route information in the first storage unit;
    The frame delivery route selection method according to claim 2, wherein the frame delivery route is selected.
  4. 　前記閾値は、前記第１のスイッチの設定により変更可能である、
    　ことを特徴とする請求の範囲第３項に記載のフレーム配送経路選択方法。     The threshold value can be changed by setting the first switch.
    The frame delivery route selection method according to claim 3, wherein the frame delivery route is selected.
  5. 　前記第１のスイッチが前記第１の宛先アドレス情報を含む前記第１の配送経路情報を有している前記第１のフレームを送信するとき、
    　前記第１のフレームディストリビュータは、前記第１の宛先アドレス情報が送信元アドレス情報として前記第１の記憶部に記憶されておらず、かつ、前記第１のフレームの受信ポートが前記第１の物理ポートグループに含まれているならば、前記第１の物理ポートグループ以外の全ての物理ポートを、前記第１のフレームの出力先ポートとして選択し、
    　前記第１の宛先アドレス情報が送信元アドレス情報として前記第１の記憶部に記憶されておらず、かつ、前記第１のフレームの受信ポートが前記第１の物理ポートグループに含まれていないならば、前記第１の物理ポートグループと、前記第１のフレームの受信ポートを除く全ての物理ポートとを前記第１のフレームの出力先ポートとして選択する、
    　ことを特徴とする請求の範囲第１項に記載のフレーム配送経路選択方法。     When the first switch transmits the first frame having the first delivery route information including the first destination address information,
    In the first frame distributor, the first destination address information is not stored as source address information in the first storage unit, and a reception port of the first frame is the first physical address. If included in the port group, select all physical ports other than the first physical port group as output destination ports of the first frame;
    If the first destination address information is not stored as source address information in the first storage unit, and the reception port of the first frame is not included in the first physical port group For example, the first physical port group and all physical ports except the reception port of the first frame are selected as output destination ports of the first frame.
    The frame delivery route selection method according to claim 1, wherein:
  6. 　前記ネットワークシステムは更に、複数の前記第１のスイッチと複数の前記第２のスイッチとが、物理ポートおよび２個の物理ポートの組み合わせであるＬＡＧポートで多対多に接続されるものであり、
    　前記第１のスイッチが前記第１の宛先アドレス情報を含む前記第１の配送経路情報を有している前記第１のフレームを送信するとき、
    　前記第１のフレームディストリビュータは、前記第１の物理ポートグループのうち前記第１の逆方向経路情報に基き一意に定まる物理ポートを前記第１のフレームの出力先ポートとして選択し、前記第１のフレームの出力先ポートの使用可能帯域が閾値未満であるならば、前記ＬＡＧポートに属する物理ポートのうち、使用可能帯域が最大であるものを前記第１のフレームの出力先ポートとして再選択し、再選択した前記第１のフレームの出力先ポートと前記第１の配送経路情報との対応情報を前記第１の記憶部に記憶する、
    　ことを特徴とする請求の範囲第１項に記載のフレーム配送経路選択方法。     The network system further includes a plurality of the first switches and a plurality of the second switches connected in a many-to-many manner with LAG ports that are combinations of physical ports and two physical ports,
    When the first switch transmits the first frame having the first delivery route information including the first destination address information,
    The first frame distributor selects a physical port uniquely determined based on the first reverse path information from the first physical port group as an output destination port of the first frame, and If the usable bandwidth of the output destination port of the frame is less than the threshold, the physical port belonging to the LAG port that has the maximum usable bandwidth is reselected as the output destination port of the first frame; Storing correspondence information between the re-selected output destination port of the first frame and the first delivery route information in the first storage unit;
    The frame delivery route selection method according to claim 1, wherein:
  7. 　前記第１のスイッチの前記第１の記憶部は更に、前記第１の配送経路情報と当該第１の配送経路情報の物理ポートが選択されたのちに他の物理ポートに再選択された経路変更数との対応を記憶し、
    　前記第１のスイッチが前記第１の宛先アドレス情報を含む前記第１の配送経路情報を有している前記第１のフレームを送信するとき、
    　前記第１のフレームディストリビュータは、前記第１の物理ポートグループのうち前記第１の逆方向経路情報に基き一意に定まる物理ポートを前記第１のフレームの出力先ポートとして選択し、前記第１のフレームの出力先ポートの使用可能帯域が閾値未満であり、かつ、前記第１のフレームの出力先ポートの前記経路変更数が所定値未満であったならば、前記第１の物理ポートグループに属する物理ポートのうち、使用可能帯域が最大であるものを前記第１のフレームの出力先ポートとして再選択し、再選択した前記第１のフレームの出力先ポートと前記第１の配送経路情報との対応情報を前記第１の記憶部に記憶する、
    　ことを特徴とする請求の範囲第１項に記載のフレーム配送経路選択方法。     The first storage unit of the first switch further includes a path change reselected to another physical port after the physical port of the first delivery path information and the first delivery path information is selected. Remember the correspondence with numbers,
    When the first switch transmits the first frame having the first delivery route information including the first destination address information,
    The first frame distributor selects a physical port uniquely determined based on the first reverse path information from the first physical port group as an output destination port of the first frame, and If the usable bandwidth of the output destination port of the frame is less than a threshold and the number of route changes of the output destination port of the first frame is less than a predetermined value, it belongs to the first physical port group Of the physical ports, the one having the maximum usable bandwidth is reselected as the output destination port of the first frame, and the reselected output destination port of the first frame and the first delivery route information Storing correspondence information in the first storage unit;
    The frame delivery route selection method according to claim 1, wherein:
  8. 　前記第１のスイッチの前記第１の記憶部は更に、送信元アドレス情報と宛先アドレス情報とを含んでいる送受信方向を問わないフロー情報と、前記フロー情報を送受信する前記第１の物理ポートグループに於ける送受信ポートと、前記フロー情報が輻輳しているか否かを示す輻輳情報との対応を記憶し、
    　前記第１のスイッチが第１のフロー情報を有している前記第１のフレームを送信するとき、
    　前記第１のフレームディストリビュータは、前記第１の逆方向経路情報に対応する受信ポートから前記第１のフレームの出力先ポートとして選択した場合、前記第１のフロー情報が輻輳しているか否かを判断し、前記第１のフロー情報が輻輳していたならば、前記第１のフレームの出力先ポート以外の物理ポートを出力先ポートとして再選択する、
    　ことを特徴とする請求の範囲第１項に記載のフレーム配送経路選択方法。     The first storage unit of the first switch further includes flow information that includes transmission source address information and destination address information regardless of transmission / reception directions, and the first physical port group that transmits and receives the flow information. The correspondence between the transmission / reception port in the network and the congestion information indicating whether or not the flow information is congested,
    When the first switch transmits the first frame having first flow information,
    When the first frame distributor selects the output port of the first frame from the reception port corresponding to the first reverse path information, whether or not the first flow information is congested. If it is determined that the first flow information is congested, a physical port other than the output destination port of the first frame is reselected as an output destination port.
    The frame delivery route selection method according to claim 1, wherein:
  9. 　複数の第１のスイッチと複数の第２のスイッチとが多対多に接続されるネットワークシステムであって、
    　それぞれのフレームは、送信元アドレス情報と宛先アドレス情報とを含んでいる配送経路情報を有しており、
    　前記第１のスイッチは、
    　少なくとも、複数の前記第２のスイッチに接続される第１の物理ポートグループと、
    　フレームの送信元アドレス情報と受信ポートとの対応、および、フレームの配送経路情報とフレームの受信ポートとの対応を記憶する第１の記憶部と、
    　フレームの送信元アドレス情報と受信ポートとの対応を学習する第１のアドレス学習部と、
    　第１の宛先アドレス情報を含む第１の配送経路情報を有している第１のフレームの送信にて、前記第１の宛先アドレス情報が送信元アドレス情報として前記第１の記憶部に記憶されておらず、かつ、前記第１の配送経路情報の逆方向経路である第１の逆方向経路情報が前記第１の記憶部に記憶されていなかったならば、前記第１の物理ポートグループのうち前記第１の逆方向経路情報に基き一意に定まる物理ポートを前記第１のフレームの出力先ポートとして選択し、前記第１の宛先アドレス情報が送信元アドレス情報として前記第１の記憶部に記憶されており、かつ、前記第１の配送経路情報の逆方向経路である前記第１の逆方向経路情報が前記第１の記憶部に記憶されていたならば、前記第１の逆方向経路情報に対応する受信ポートを前記第１のフレームの出力先ポートとして選択する第１のフレームディストリビュータと、
    　を備えており、
    　前記第２のスイッチは、
    　少なくとも、複数の前記第２のスイッチに接続される物理ポートと、
    　フレームの送信元アドレス情報とフレームの受信ポートとの対応を記憶する第２の記憶部と、
    　フレームの送信元アドレス情報と受信ポートとの対応を学習する第２のアドレス学習部と、
    　フレームの配送経路を選択する第２のフレームディストリビュータと、
    　を備えていることを特徴とするネットワークシステム。     A network system in which a plurality of first switches and a plurality of second switches are connected in a many-to-many manner,
    Each frame has delivery route information including source address information and destination address information,
    The first switch is
    At least a first physical port group connected to the plurality of second switches;
    A first storage unit that stores the correspondence between the transmission source address information of the frame and the reception port, and the correspondence between the distribution route information of the frame and the reception port of the frame;
    A first address learning unit that learns the correspondence between the source address information of the frame and the reception port;
    In the transmission of the first frame having the first delivery route information including the first destination address information, the first destination address information is stored as the source address information in the first storage unit. If the first reverse route information that is the reverse route of the first delivery route information is not stored in the first storage unit, the first physical port group Among them, a physical port that is uniquely determined based on the first reverse path information is selected as an output destination port of the first frame, and the first destination address information is stored in the first storage unit as source address information. If the first reverse route information that is stored and the first reverse route information that is the reverse route of the first delivery route information is stored in the first storage unit, the first reverse route Before the receiving port corresponding to the information A first frame distributor to be selected as the output destination port of the first frame,
    With
    The second switch is
    At least physical ports connected to a plurality of the second switches;
    A second storage unit that stores the correspondence between the frame source address information and the frame reception port;
    A second address learning unit that learns the correspondence between the transmission source address information of the frame and the reception port;
    A second frame distributor for selecting a frame delivery route;
    A network system comprising:
  10. 　前記第１のアドレス学習部は、第１の送信元アドレス情報を含む前記第１の配送経路情報を有している前記第１のフレームの受信に於いて、前記第１の送信元アドレス情報が前記第１の記憶部に記憶されていなかったならば、前記第１の送信元アドレス情報と前記第１のフレームの受信ポートとを対応付けて前記第１の記憶部に記憶し、
    　前記第１のフレームディストリビュータは、前記第１のフレームの受信ポートと前記第１の逆方向経路情報に基き一意に定まる物理ポートとが相違し、かつ、前記第１の逆方向経路情報が前記第１の記憶部に記憶されていなかったならば、前記第１の逆方向経路情報と前記第１のフレームの受信ポートとの対応情報を前記第１の記憶部に記憶する、
    　ことを特徴とする請求の範囲第９項に記載のネットワークシステム。     The first address learning unit receives the first frame having the first delivery route information including the first transmission source address information, and the first transmission source address information is stored in the first frame. If not stored in the first storage unit, the first source address information and the reception port of the first frame are associated with each other and stored in the first storage unit,
    In the first frame distributor, the receiving port of the first frame is different from a physical port uniquely determined based on the first reverse path information, and the first reverse path information is the first frame distributor. If it is not stored in one storage unit, the correspondence information between the first reverse path information and the reception port of the first frame is stored in the first storage unit.
    The network system according to claim 9, wherein:
  11. 　前記第１のフレームディストリビュータは、前記第１の宛先アドレス情報を含む前記第１の配送経路情報を有している前記第１のフレームの送信に於いて、前記第１の物理ポートグループのうち前記第１の逆方向経路情報に基き一意に定まる物理ポートを前記第１のフレームの出力先ポートとして選択し、前記第１のフレームの出力先ポートの使用可能帯域が閾値未満であったとき、前記第１の物理ポートグループに属する物理ポートのうち、使用可能帯域が最大であるものを前記第１のフレームの出力先ポートとして再選択し、再選択した前記第１のフレームの出力先ポートと前記第１の配送経路情報との対応情報を前記第１の記憶部に記憶する、
    　ことを特徴とする請求の範囲第１０項に記載のネットワークシステム。     In the transmission of the first frame, the first frame distributor has the first delivery route information including the first destination address information. When a physical port uniquely determined based on the first reverse path information is selected as the output destination port of the first frame, and the usable bandwidth of the output destination port of the first frame is less than a threshold, Of the physical ports belonging to the first physical port group, the one having the maximum usable bandwidth is reselected as the output destination port of the first frame, and the re-selected output destination port of the first frame and the Storing correspondence information with the first delivery route information in the first storage unit;
    The network system according to claim 10, wherein:
  12. 　前記閾値は、前記第１のスイッチの設定により変更可能である、
    　ことを特徴とする請求の範囲第１１項に記載のネットワークシステム。     The threshold value can be changed by setting the first switch.
    The network system according to claim 11, wherein:
  13. 　前記第１のフレームディストリビュータは、前記第１の宛先アドレス情報を含む前記第１の配送経路情報を有している前記第１のフレームの送信に於いて、前記第１の宛先アドレス情報が送信元アドレス情報として前記第１の記憶部に記憶されておらず、かつ、前記第１のフレームの受信ポートが前記第１の物理ポートグループに含まれているならば、前記第１の物理ポートグループ以外の全ての物理ポートを、前記第１のフレームの出力先ポートとして選択し、
    　前記第１の宛先アドレス情報が送信元アドレス情報として前記第１の記憶部に記憶されておらず、かつ、前記第１のフレームの受信ポートが前記第１の物理ポートグループに含まれていないならば、前記第１の物理ポートグループと、前記第１のフレームの受信ポートを除く全ての物理ポートとを前記第１のフレームの出力先ポートとして選択する、
    　ことを特徴とする請求の範囲第９項に記載のネットワークシステム。     In the transmission of the first frame, the first frame distributor has the first delivery route information including the first destination address information. If it is not stored in the first storage unit as address information and the reception port of the first frame is included in the first physical port group, other than the first physical port group Are selected as output destination ports of the first frame,
    If the first destination address information is not stored as source address information in the first storage unit, and the reception port of the first frame is not included in the first physical port group For example, the first physical port group and all physical ports except the reception port of the first frame are selected as output destination ports of the first frame.
    The network system according to claim 9, wherein:
  14. 　前記ネットワークシステムは更に、複数の前記第１のスイッチと複数の前記第２のスイッチとが、物理ポートおよび２個の物理ポートの組み合わせであるＬＡＧポートで多対多に接続されており、
    　前記第１のフレームディストリビュータは、前記第１の宛先アドレス情報を含む前記第１の配送経路情報を有している前記第１のフレームの送信に於いて、前記第１の物理ポートグループのうち前記第１の逆方向経路情報に基き一意に定まる物理ポートを前記第１のフレームの出力先ポートとして選択し、前記第１のフレームの出力先ポートの使用可能帯域が閾値未満であったとき、前記ＬＡＧポートに属する物理ポートのうち、使用可能帯域が最大であるものを前記第１のフレームの出力先ポートとして再選択し、再選択した前記第１のフレームの出力先ポートと前記第１の配送経路情報との対応情報を前記第１の記憶部に記憶する、
    　ことを特徴とする請求の範囲第９項に記載のフレーム配送経路選択方法。     In the network system, a plurality of the first switches and a plurality of the second switches are connected in a many-to-many manner with LAG ports that are combinations of physical ports and two physical ports,
    In the transmission of the first frame, the first frame distributor has the first delivery route information including the first destination address information. When a physical port uniquely determined based on the first reverse path information is selected as the output destination port of the first frame, and the usable bandwidth of the output destination port of the first frame is less than a threshold, Of the physical ports belonging to the LAG port, the port having the maximum usable bandwidth is reselected as the output destination port of the first frame, and the output destination port and the first delivery of the reselected first frame are selected. Storing correspondence information with route information in the first storage unit;
    The frame delivery route selection method according to claim 9, wherein:
  15. 　前記第１のスイッチの前記第１の記憶部は更に、前記第１の配送経路情報と当該第１の配送経路情報の物理ポートが選択されたのちに他の物理ポートに再選択された経路変更数との対応を記憶し、
    　前記第１のフレームディストリビュータは、前記第１の宛先アドレス情報を含む前記第１の配送経路情報を有している前記第１のフレームの送信に於いて、前記第１の物理ポートグループのうち前記第１の逆方向経路情報に基き一意に定まる物理ポートを前記第１のフレームの出力先ポートとして選択し、前記第１のフレームの出力先ポートの使用可能帯域が閾値未満であり、かつ、前記第１のフレームの出力先ポートの前記経路変更数が所定値未満であったならば、前記第１の物理ポートグループに属する物理ポートのうち、使用可能帯域が最大であるものを前記第１のフレームの出力先ポートとして再選択し、再選択した前記第１のフレームの出力先ポートと前記第１の配送経路情報との対応情報を前記第１の記憶部に記憶する、
    　ことを特徴とする請求の範囲第９項に記載のネットワークシステム。     The first storage unit of the first switch further includes a path change reselected to another physical port after the physical port of the first delivery path information and the first delivery path information is selected. Remember the correspondence with numbers,
    In the transmission of the first frame, the first frame distributor has the first delivery route information including the first destination address information. A physical port that is uniquely determined based on first reverse path information is selected as an output destination port of the first frame, an available bandwidth of the output destination port of the first frame is less than a threshold, and If the path change count of the output destination port of the first frame is less than a predetermined value, the physical port belonging to the first physical port group that has the maximum usable bandwidth is the first port. Reselecting as an output destination port of the frame, and storing correspondence information between the output destination port of the first frame selected again and the first delivery route information in the first storage unit;
    The network system according to claim 9, wherein:
  16. 　前記第１のスイッチの前記第１の記憶部は更に、送信元アドレス情報と宛先アドレス情報とを含んでいる送受信方向を問わないフロー情報と、前記フロー情報を送受信する前記第１の物理ポートグループに於ける送受信ポートと、前記フロー情報が輻輳しているか否かを示す輻輳情報との対応を記憶し、
    　前記第１のフレームディストリビュータは、第１のフロー情報を有している前記第１のフレームの送信に於いて、前記第１の逆方向経路情報に対応する受信ポートから前記第１のフレームの出力先ポートとして選択した場合、前記第１のフロー情報が輻輳しているか否かを判断し、前記第１のフロー情報が輻輳していたならば、前記第１のフレームの出力先ポート以外の物理ポートを出力先ポートとして再選択する、
    　ことを特徴とする請求の範囲第９項に記載のネットワークシステム。     The first storage unit of the first switch further includes flow information that includes transmission source address information and destination address information regardless of transmission / reception directions, and the first physical port group that transmits and receives the flow information. The correspondence between the transmission / reception port in the network and the congestion information indicating whether or not the flow information is congested,
    The first frame distributor outputs the first frame from a reception port corresponding to the first reverse path information in transmission of the first frame having first flow information. When it is selected as the destination port, it is determined whether or not the first flow information is congested. If the first flow information is congested, a physical other than the output destination port of the first frame is determined. Reselect the port as the destination port,
    The network system according to claim 9, wherein:
  17. 　ネットワークシステムに接続されて、フレームの配送経路を選択するスイッチであって、
    　それぞれのフレームは、送信元アドレス情報と宛先アドレス情報とを含んでいる配送経路情報を有しており、
    　当該スイッチは、
    　少なくとも、他の複数のスイッチに接続される第１の物理ポートグループと、
    　フレームの送信元アドレス情報と受信ポートとの対応、および、フレームの配送経路情報とフレームの受信ポートとの対応を記憶する第１の記憶部と、
    　第１の宛先アドレス情報を含む第１の配送経路情報を有している第１のフレームの送信に於いて、前記第１の宛先アドレス情報が送信元アドレス情報として前記第１の記憶部に記憶されておらず、かつ、前記第１の配送経路情報の逆方向経路である第１の逆方向経路情報が前記第１の記憶部に記憶されていなかったならば、前記第１の物理ポートグループのうち前記第１の逆方向経路情報に基き一意に定まる物理ポートを前記第１のフレームの出力先ポートとして選択し、前記第１の宛先アドレス情報が送信元アドレス情報として前記第１の記憶部に記憶されており、かつ、前記第１の配送経路情報の逆方向経路である前記第１の逆方向経路情報が前記第１の記憶部に記憶されていたならば、前記第１の逆方向経路情報に対応する受信ポートを前記第１のフレームの出力先ポートとして選択する第１のフレームディストリビュータと、
    　フレームの送信元アドレス情報と受信ポートとの対応を学習する第１のアドレス学習部と、
    　を備えていることを特徴とするスイッチ。     A switch connected to a network system for selecting a frame delivery route,
    Each frame has delivery route information including source address information and destination address information,
    The switch
    At least a first physical port group connected to a plurality of other switches;
    A first storage unit that stores the correspondence between the transmission source address information of the frame and the reception port, and the correspondence between the distribution route information of the frame and the reception port of the frame;
    In transmission of a first frame having first delivery path information including first destination address information, the first destination address information is stored in the first storage unit as source address information. If the first reverse route information that is the reverse route of the first delivery route information is not stored in the first storage unit, the first physical port group A physical port that is uniquely determined based on the first reverse path information is selected as an output destination port of the first frame, and the first storage unit uses the first destination address information as source address information. And the first reverse route information that is the reverse route of the first delivery route information is stored in the first storage unit, the first reverse direction Receiving port corresponding to route information A first frame distributor to be selected as the output destination port of the first frame,
    A first address learning unit that learns the correspondence between the source address information of the frame and the reception port;
    A switch characterized by comprising.
  18. 　前記第１のアドレス学習部は、第１の送信元アドレス情報を含む前記第１の配送経路情報を有している前記第１のフレームの受信に於いて、前記第１の送信元アドレス情報が前記第１の記憶部に記憶されていなかったならば、前記第１の送信元アドレス情報と前記第１のフレームの受信ポートとを対応付けて前記第１の記憶部に記憶し、
    　前記第１のフレームディストリビュータは、前記第１のフレームの受信ポートと前記第１の逆方向経路情報に基き一意に定まる物理ポートとが相違し、かつ、前記第１の逆方向経路情報が前記第１の記憶部に記憶されていなかったならば、前記第１の逆方向経路情報と前記第１のフレームの受信ポートとの対応情報を前記第１の記憶部に記憶する、
    　ことを特徴とする請求の範囲第１７項に記載のスイッチ。     The first address learning unit receives the first frame having the first delivery route information including the first transmission source address information, and the first transmission source address information is stored in the first frame. If not stored in the first storage unit, the first source address information and the reception port of the first frame are associated with each other and stored in the first storage unit,
    In the first frame distributor, the receiving port of the first frame is different from a physical port uniquely determined based on the first reverse path information, and the first reverse path information is the first frame distributor. If it is not stored in one storage unit, the correspondence information between the first reverse path information and the reception port of the first frame is stored in the first storage unit.
    The switch according to claim 17, wherein:
  19. 　前記第１のフレームディストリビュータは、前記第１の宛先アドレス情報を含む前記第１の配送経路情報を有している前記第１のフレームの送信に於いて、前記第１の物理ポートグループのうち前記第１の逆方向経路情報に基き一意に定まる物理ポートを前記第１のフレームの出力先ポートとして選択し、前記第１のフレームの出力先ポートの使用可能帯域が閾値未満であったとき、前記第１の物理ポートグループに属する物理ポートのうち、使用可能帯域が最大であるものを前記第１のフレームの出力先ポートとして再選択し、再選択した前記第１のフレームの出力先ポートと前記第１の配送経路情報との対応情報を前記第１の記憶部に記憶する、
    　ことを特徴とする請求の範囲第１８項に記載のスイッチ。     In the transmission of the first frame, the first frame distributor has the first delivery route information including the first destination address information. When a physical port uniquely determined based on the first reverse path information is selected as the output destination port of the first frame, and the usable bandwidth of the output destination port of the first frame is less than a threshold, Of the physical ports belonging to the first physical port group, the one having the maximum usable bandwidth is reselected as the output destination port of the first frame, and the re-selected output destination port of the first frame and the Storing correspondence information with the first delivery route information in the first storage unit;
    The switch according to claim 18, wherein the switch is a switch.
  20. 　前記閾値は、設定により変更可能である、
    　ことを特徴とする請求の範囲第１９項に記載のスイッチ。     The threshold value can be changed by setting.
    The switch according to claim 19, wherein the switch is a switch.
PCT/JP2011/076201 2011-11-14 2011-11-14 Frame delivery path selection method, network system and switches WO2013072989A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/076201 WO2013072989A1 (en) 2011-11-14 2011-11-14 Frame delivery path selection method, network system and switches

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/076201 WO2013072989A1 (en) 2011-11-14 2011-11-14 Frame delivery path selection method, network system and switches

Publications (1)

Publication Number Publication Date
WO2013072989A1 true WO2013072989A1 (en) 2013-05-23

Family

ID=48429103

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/076201 WO2013072989A1 (en) 2011-11-14 2011-11-14 Frame delivery path selection method, network system and switches

Country Status (1)

Country Link
WO (1) WO2013072989A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015080047A (en) * 2013-10-15 2015-04-23 日立金属株式会社 Network relay system and switch device
US20210329069A1 (en) * 2020-04-20 2021-10-21 Cisco Technology, Inc. Distributed resilient load-balancing for multipath transport protocols

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027954A (en) * 2005-07-13 2007-02-01 Nec Corp Packet network and layer 2 switch
JP2010288168A (en) * 2009-06-15 2010-12-24 Fujitsu Ltd Switch, and address learning method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027954A (en) * 2005-07-13 2007-02-01 Nec Corp Packet network and layer 2 switch
JP2010288168A (en) * 2009-06-15 2010-12-24 Fujitsu Ltd Switch, and address learning method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015080047A (en) * 2013-10-15 2015-04-23 日立金属株式会社 Network relay system and switch device
US20210329069A1 (en) * 2020-04-20 2021-10-21 Cisco Technology, Inc. Distributed resilient load-balancing for multipath transport protocols
US11570239B2 (en) * 2020-04-20 2023-01-31 Cisco Technology, Inc. Distributed resilient load-balancing for multipath transport protocols

Similar Documents

Publication Publication Date Title
JP5884832B2 (en) Computer system, controller, switch, communication method, and recording medium storing network management program
JP5850068B2 (en) Control device, communication system, communication method, and program
CN106063195B (en) Control equipment discovery in network with independent control equipment and forwarding device
CN104335537B (en) For the system and method for the multicast multipath of layer 2 transmission
JP6007976B2 (en) Communication system, controller, communication method and program
US8717944B2 (en) TRILL optimal forwarding and traffic engineered multipathing in cloud switching
JP2011082834A (en) Computer system, and monitoring method of computer system
EP2567519A1 (en) Per-graph link cost assignment in layer 2 multipath networks
JP5943431B2 (en) Network, data transfer node, communication method and program
JP5191494B2 (en) Method for calculating spanning tree based on link state advertisement (LSA), bridge and computer network
JP4717909B2 (en) Frame switching apparatus, communication system, computer program, and address learning method
JP2010141794A (en) Transport control server, network system, and method of determining aggregate path
WO2011118574A1 (en) Communications system, control device, delay measuring method, and program
WO2013072989A1 (en) Frame delivery path selection method, network system and switches
EP2940937A1 (en) Control apparatus, communication system, communication node control method and program
JP5681138B2 (en) Management device, communication system, relay device, communication method, and program
JP5951147B2 (en) Information processing apparatus, information processing method, and program
US10044671B2 (en) Control apparatus, communication system, communication method, and program
WO2022052800A1 (en) Communication system, data processing method and related device
WO2021218352A1 (en) Traffic monitoring method, related device and system
JP5410345B2 (en) Ring network, relay device, and bandwidth control method
CN106330707A (en) Network control method and network controller
JP5945254B2 (en) Network control system and network control method
WO2006040796A1 (en) Communication system and relay apparatus
JP6010797B2 (en) Communication system and route information calculation method

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11875755

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11875755

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP