WO2013053256A1 - 一种时钟同步源设备有效性判定方法及装置 - Google Patents
一种时钟同步源设备有效性判定方法及装置 Download PDFInfo
- Publication number
- WO2013053256A1 WO2013053256A1 PCT/CN2012/079025 CN2012079025W WO2013053256A1 WO 2013053256 A1 WO2013053256 A1 WO 2013053256A1 CN 2012079025 W CN2012079025 W CN 2012079025W WO 2013053256 A1 WO2013053256 A1 WO 2013053256A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- source device
- message
- clock source
- clock
- delay
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
- H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
- H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
Definitions
- the present invention relates to the field of 1588 clock synchronization technology, and in particular, to a clock synchronization source device effectiveness determination method and apparatus. Background technique
- Precision Time Protocol The IEEESTD standard 1588 is one of the important technologies in the field of time and frequency synchronization control.
- BMC Best Master Clock Algorithm
- Embodiments of the present invention provide a method and apparatus for determining the validity of a clock synchronization source device, so as to correctly perform source device validity determination.
- an embodiment of the present invention provides a method for determining a validity of a clock synchronization source device, including:
- the clock source device After receiving the delay_req message, the clock source device replies with a delay response (delay_resp);
- the slave clock device detects that the expire message, the sync message, and the delay_resp message have not timed out, determining that the uplink and downlink of the clock source device are valid in both directions.
- the method further includes:
- the slave device If the slave device detects that the announce message and the sync message have not expired, but the delay_resp message times out, it is determined that the clock source device downlink is valid in one direction.
- the method further includes:
- the slave clock device detects that the announce message, the sync message, and the delay_resp message both time out, determining that the clock source device is invalid.
- the method further includes:
- the slave clock device determines that the downlink source of the clock source device is bidirectionally valid, the clock source device is added to the current visible clock source device list.
- the method further includes:
- the slave clock device determines that the downlink of the clock source device is valid or fails, the clock source device is deleted from the reliable source device list, or is invalidated or degraded.
- the method further includes:
- the slave clock device determines that the downlink of the clock source device is valid in one direction, the following processing is performed:
- the embodiment of the present invention further provides a clock synchronization source device validity determining apparatus, which is applied to a slave clock device, and the device includes:
- the message receiving module is configured to receive the announce message, the sync file, and the delay_resp message sent by the clock source device;
- a message sending module configured to send a delay req to the clock source device when receiving the sync message
- the link detection module is configured to detect whether the announce message, the sync message, and the delay_resp message are timed out. If none of the timeouts expires, determine that the uplink and downlink of the clock source device are valid in both directions.
- the link detection module is further configured to:
- the link detection module is further configured to:
- the clock source device is added to the current visible clock source device list;
- the clock source device When it is determined that the downlink of the clock source device is unidirectionally valid or fails, the clock source device is deleted from the current visible clock source device list, or is invalidated or degraded.
- the link detection module is configured to perform the following failure processing after determining that the downlink of the clock source device is valid in one direction:
- the embodiment of the present invention delays the response by returning the source device to the slave device.
- the packet should be timed out.
- the slave device detects that the announce packet and the sync packet sent by the source device have not expired and the delay-response packet times out, the link is considered to be single-pass.
- the method for determining the source device stability of the announce packet according to the 1588 protocol can be used to determine whether the master device needs to be added to the valid clock source device list according to actual application requirements, such as a list of currently visible clock source devices. If a timeout condition occurs, even if a stable announce message is received, it cannot be directly used to select the master device. Instead, the source device is switched according to the application or switched to the one way mode to recover the clock.
- the embodiment of the present invention uses the original protocol of the protocol to detect the validity of the source device, so as to ensure that the network link between the master device and the slave device is normal, and the protocol-specific message type is not used. Bandwidth consumption. This method can ensure that the device can correctly select the master device or perform other synchronization mode selection when there is an abnormal situation such as a single pass in the network, and there is no problem that the clock source selection error occurs.
- 1 is a schematic diagram of an existing active/standby clock source network
- FIG. 2 is a schematic flowchart diagram of a method for determining validity of a clock synchronization source device according to an embodiment of the present invention.
- the embodiment of the present invention provides a method for determining the validity of a clock synchronization source device.
- the following technical solutions are used: When a source device is switched, the source is not considered valid when receiving an announce packet sent by a 1588 clock source device. (Do not use this source to recover the clock), but normally receive the sync message, send a delay-req message to the source, and then wait to receive the delay-resp message. When the announce and the resent packets are detected, and the delay-resp packets are not timed out, the link is considered to be stable (unlike the protocol stipulates that only the announce message is timed out). At this point, the 1588 clock source device is considered to be a valid alternate source, which is added to the algorithm queue to participate. Source device switching selection calculation.
- the link is considered to be no longer stable, and the device needs to be removed from the valid clock source queue. In this case, you can choose to add it to a One Way mode active clock source list, which is used when the clock synchronization requirement is low.
- Step A The 1588 clock source device sends the announce and sync messages to the slave clock device.
- Step B After receiving the announce from the clock device, the source is not added to the clock source selection list, but the sync is received in the normal manner. Delay req to the 1588 clock source device;
- Step C The 1588 clock source device replies to the delay-resp packet after receiving the delay-req packet.
- Step D After receiving the delay-resp packet from the clock device, confirm that the link is normal. The clock source is considered to be valid in both directions. ;
- Step E If the 1588 protocol announce packet reception stability determination fails, the 1588 clock source device fails.
- Step F If the receiver receives the normal and the delay-resp packet times out, the 1588 clock source device is considered to be valid in one direction and invalidated or degraded.
- Step G If the 1588 clock source device is a reliable clock source, add a valid clock source list to participate in the BMC algorithm selection.
- Step H If the 1588 clock source device is not a reliable clock source, delete or downgrade from the list of valid clock sources.
- further processing may be performed to report the alarm as above; in addition, if the user believes that only the reported alarm is insufficient to meet the performance requirement, and the device can support the one way (one-way) mode to recover the clock, Then the user can configure the device to automatically switch between two way (one way) to one way; if the user does not support one way performance or think it is poor, then you can choose to add the source valid judgment in the algorithm to directly implement the preferred clock. Source switching Work.
- the 1588 slave clock device simultaneously receives the announce packets sent by the 1588 clock source 1 and the 1588 clock source 2, and the announce 4 messages sent by the two clock source devices respectively pass.
- Cloud 1 network and cloud 2 network then reach the 1588 slave clock device through the cloud 3 network.
- the 1588 slave clock device determines which source to use as the primary clock source based on the BMC algorithm, while the other automatically becomes the alternate clock source (assuming 1588 clock source 1 has a higher priority).
- the 1588 clock source 2 is selected as the primary clock source according to the BMC algorithm.
- the 1588 clock source device 1 can only send the announce message and the sync message downstream, and the 1588 clock source device 1 cannot receive the delayed request message sent from the clock device,
- the source switch does not occur on the slave clock device, because the master calculated according to the BMC algorithm will always be the clock source device 1, which will cause the 1588 slave device to be unable to synchronize with the clock source.
- the method in this embodiment mainly includes the following steps:
- Step 1 1588 receives the announce and sync packets of the 1588 clock source 1 from the clock device.
- Step 2 1588 The slave clock device does not select the clock source temporarily, but sends a delay_req 4 message to the source device.
- Step 3 The 1588 clock source device receives the delay-req packet. If it is received, go to step 4. If it is not received, go to step 5.
- Step 4 The 1588 clock source device sends a delay-resp message to the 1588 slave clock device, and continues to perform step 6;
- Step 5 The 1588 clock source device does not receive the delay-resp packet, and does not send the delay-resp packet, and continues to perform step 6;
- Step 6 If the slave clock device receives the delay_resp packet normally, go to step 7. Otherwise, go to step 8.
- Step 7 The 1588 slave device performs the stability check of the announce packet to determine whether the announce packet has timed out. If the announce packet is stable, the clock source is considered stable. Source list/valid source list, otherwise go to step eight; Step 8: 1588 Remove or degrade the specified source device from the list of alternate source/active sources from the clock device selection;
- Step 9 Select the source device according to the BMC algorithm specified in the 1588 protocol, and return to step 1.
- Step 9 Select the source device according to the BMC algorithm specified in the 1588 protocol, and return to step 1.
- the 1588 slave clock device can correctly reselect the source device as the 1588 clock source device 2 .
- the embodiment of the present invention further provides a clock synchronization source device validity determining device, and a clock synchronization source device validity determining device, which is applied to a slave clock device, and the device includes:
- the message receiving module is configured to receive the announce message, the sync file, and the delay_resp message sent by the clock source device;
- a message sending module configured to send a delay_req message to the clock source device when receiving the sync message
- the link detection module is configured to detect whether the announce message, the sync message, and the delay_resp message are timed out. If none of the timeouts expires, determine that the uplink and downlink of the clock source device are valid in both directions.
- link detection module is further configured to:
- link detection module is further configured to:
- the clock source device is added to the current visible clock source device list;
- the link detection module is configured to perform the following invalidation processing after determining that the downlink of the clock source device is unidirectionally valid: reporting the alarm;
- modules or steps of the present invention can be implemented by a general-purpose computing device, which can be concentrated on a single computing device or distributed over a network composed of multiple computing devices. Alternatively, they may be implemented by program code executable by the computing device, such that they may be stored in the storage device by the computing device and, in some cases, may be different from the order herein.
- the steps shown or described are performed, or they are separately fabricated into individual integrated circuit modules, or a plurality of modules or steps are fabricated as a single integrated circuit module.
- the invention is not limited to any particular combination of hardware and software.
- the present invention uses the original protocol of the protocol to detect the validity of the source device to ensure that the network link between the master device and the slave device is normal. Since the protocol-specific message type is utilized, no additional bandwidth consumption is added. This method can ensure that the device can correctly select the master device or perform other synchronization mode selection when the network has an abnormal situation such as a single pass, and the clock source selection error does not occur.
Abstract
一种时钟同步源设备有效性判定方法及装置，该方法包括：从时钟设备接收时钟源设备发送的announce报文和sync报文，并向时钟源设备发送delay_req报文；时钟源设备接收到delay_req报文后，回复delay_resp报文；若从时钟设备检测出announce报文、sync报文和delay_resp报文均未超时，则判定时钟源设备上下行链路双向有效。通过检测报文的接收情况判定源设备的有效性，能够降低1588协议在实际网络环境中的应用风险，确保主设备与从设备之间网络链路正常。
Description
一种时钟同步源设备有效性判定方法及装置
技术领域
本发明涉及 1588时钟同步技术领域，尤其涉及一种时钟同步源设备有效 性判定方法及装置。 背景技术
精确时钟同步协议 ( Precision Time Protocol, 简称为 PTP ) IEEESTD标 准 1588是在时间和频率同步控制领域中的重要技术之一。
1588 协议规定了每台设备在 FOREIGN— MASTER— TIME— WINDOW ( 4 个 announce才艮文时间） 内， 收到某个源设备的 announce (通知） 4艮文数量达 到 FOREIGN— MASTER— THRESHOLD ( 2个）则认为源稳定。 设备同时记录 五个这样的源作为备选源。 然后通过 BMC ( Best Master Clock Algorithm, 最 佳时钟算法）算法选出其中最好的一个作为当前系统时钟源。 当 announce才艮 文接收超时， 则认为从设备与源设备之间的线路发生问题， 随即切换到备用 源中最好的一个。
目前， 在实际的网络应用中存在以下问题： 当收到 announce报文时， 只 能证明下行传输正常， 却不能保证上行传输正常。 这就会导致在网络出现局 部故障的情况下， 虽然下行方向能够收到 announce报文后选中最高优先级的 这一路源， 但是这路源实际上可能上行方向不通。 此时， 网络上仍然可能有 其他可用的源， 但是从端设备却只会一直试图锁定优先级最高的这一路， 从 而会导致从端设备一直无法锁定。 而不论是 E2E ( End-to-End, 端对端）方式 还是 P2P ( Peer-to-Peer, 点对点）方式， 只要链路上存在单通设备， 都会发 生这种问题。 在这种情况下， 仅使用 announce报文来判断源的有效性是不恰 当的。 这种现象可能导致个别主设备附近网络的局部问题扩散到全网， 使得 有关的从时钟设备无法锁定，进而使得 1588协议在实际网络环境上的应用风 险大大增加。
发明内容
本发明实施方式提供一种时钟同步源设备有效性判定方法及装置， 以便 正确进行源设备有效性判定。
为解决上述技术问题， 本发明实施方式提供了一种时钟同步源设备有效 性判定方法， 包括：
从时钟设备接收时钟源设备发送的通知 (announce)报文和同步 (sync)报 文， 并向所述时钟源设备发送延迟请求 (delay— req)报文；
所述时钟源设备接收到所述 delay_req报文后， 回复延迟响应 (delay_resp) 才艮文； 以及
若所述从时钟设备检测出所述 announce 文、 所述 sync 艮文和所述 delay— resp报文均未超时， 则判定所述时钟源设备上下行链路双向有效。
所述方法还包括：
若所述从时钟设备检测出所述 announce报文和所述 sync报文未超时、但 所述 delay— resp报文超时， 则判定所述时钟源设备下行链路单向有效。
所述方法还包括：
若所述从时钟设备检测出所述 announce报文、 所述 sync报文和所述 delay— resp报文均超时， 则判定所述时钟源设备失效。
所述方法还包括：
所述从时钟设备判定所述时钟源设备上下行链路双向有效时， 将所述时 钟源设备加入当前可见时钟源设备列表。
所述方法还包括：
所述从时钟设备判定所述时钟源设备下行链路单向有效、 或者失效时， 将所述时钟源设备从可靠源设备列表中删除、 或者进行失效或降级处理。
所述方法还包括：
所述从时钟设备判定所述时钟源设备下行链路单向有效后， 进行以下处 理：
上报告警；
或者， 上^艮告警， 同时进行双向到单向模式的转换；
或者， 上报告警， 同时进行时钟源设备的切换。
本发明实施方式还提供了一种时钟同步源设备有效性判定装置， 应用于 从时钟设备， 所述装置包括：
报文接收模块，其设置为接收时钟源设备发送的 announce报文、 sync文， 以及 delay— resp才艮文；
报文发送模块， 其设置为接收到 sync报文时， 向所述时钟源设备发送 delay req才艮文； 以及
链路检测模块， 其设置为检测所述 announce报文、所述 sync报文和所述 delay— resp报文是否超时，如果均未超时， 则判定所述时钟源设备上下行链路 双向有效。
所述链路检测模块还设置为：
若检测出所述 announce 4艮文和所述 sync 4艮文未超时、 但所述 delay— resp 报文超时， 则判定所述时钟源设备下行链路单向有效；
若检测出所述 announce报文、 所述 sync报文和所述 delay— resp报文均超 时， 则判定所述时钟源设备失效。
所述链路检测模块还设置为：
判定所述时钟源设备上下行链路双向有效时， 将所述时钟源设备加入当 前可见时钟源设备列表；
判定所述时钟源设备下行链路单向有效、 或者失效时， 将所述时钟源设 备从所述当前可见时钟源设备列表中删除、 或者进行失效或降级处理。
所述链路检测模块是设置为在判定所述时钟源设备下行链路单向有效 后， 进行以下失效处理：
上报告警；
或者， 上^艮告警， 同时进行双向到单向模式的转换；
或者， 上报告警， 同时进行时钟源设备的切换。
本发明实施方式通过对源设备向从设备返回的 delay— response (延迟响
应）报文进行超时判定，当从设备检测到源设备发送来的 announce报文和 sync 报文没有超时而 delay— response报文超时的情况下认为链路单通。此时可以结 合 1588协议规定的通过 announce报文源设备稳定性判定方法， 根据实际应 用需要来决定是否需要将该主设备加入有效时钟源设备列表， 如当前可见 ( visible )时钟源设备列表。如果发生了超时情况，则即使收到稳定的 announce 报文， 也不能直接用来选定主设备， 而是根据应用决定进行源设备切换或者 转为使用 one way方式来恢复时钟。
与相关技术相比较， 本发明实施方式利用协议原有报文检测源设备的有 效性， 以确保主设备与从设备之间网络链路正常， 由于利用了协议固有报文 类型， 不会额外增加带宽消耗。 这种方法能够确保网络出现单通等异常情况 的时候从设备能够正确的选择主设备或者进行其他同步方式选择， 而不会发 生时钟源选择错误的问题。
附图概述
此处所说明的附图用来提供对本发明实施方式的进一步理解， 构成本申 请的一部分， 示意性实施例及其说明用于解释本发明， 并不构成对本发明的 不当限定。 在附图中：
图 1为现有的主备时钟源网络的示意图；
图 2为本发明实施例的时钟同步源设备有效性判定方法的流程示意图。
本发明的较佳实施方式
本实施方式提供一种时钟同步源设备有效性判定方法， 具体釆用以下技 术方案： 在源设备切换时， 当接收到某个 1588 时钟源设备发送的 announce 报文时，暂时不认为该源有效（不使用这个源来恢复时钟），但正常接收 sync 报文， 并向该源发送 delay— req报文， 然后等待接收 delay— resp报文。 在检测 出 announce和 sync报文， 以及 delay— resp报文均不超时的情况下， 才认为链 路稳定（区别于协议规定仅以 announce报文超时进行判定的方式） 。 此时， 才认为该 1588时钟源设备是一个有效的备用源，将其加入到算法队列中参与
源设备切换选择计算。
进一步地， 当发现 announce才艮文和 sync才艮文未超时， 而 delay— resp才艮文 超时的情况下， 则认为链路不再稳定， 需要将设备从有效时钟源队列中移除。 此时， 可以选择令其加入一个 One Way方式有效时钟源列表， 供时钟同步需 求较低的情况下选用。
釆用本实施方式的时钟同步源设备有效性判定方法进行网络时钟同步设 备的处理流程， 主要包括以下步骤：
步骤 A. 1588时钟源设备发送 announce和 sync 4艮文到从时钟设备； 步骤 B. 从时钟设备收到 announce后暂不将该源加入时钟源选择列表， 但按正常方式接收 sync才艮文并向 1588时钟源设备 delay req才艮文；
步骤 C. 1588时钟源设备收到 delay— req报文后回复 delay— resp报文； 步骤 D. 从时钟设备收到 delay— resp报文后确认上下线链路正常， 将认 为该时钟源双向有效；
步骤 E. 如果 1588协议 announce报文接收稳定性判定失败， 则该 1588 时钟源设备失效；
步骤 F. 若发生 announce报文接收正常而 delay— resp报文超时， 则认为 对应主设备离线或网络故障， 则该 1588时钟源设备单向有效， 做失效或降级 处理；
步骤 G.若该 1588时钟源设备是可靠时钟源， 则加入有效时钟源列表参 与 BMC算法选择；
步骤 H.若该 1588时钟源设备不是可靠时钟源， 则从有效时钟源列表中 删除或降级。
进而， 釆用上述方法判定有效性以后， 还可以进行进一步处理， 如上报 告警； 此外， 如果用户认为仅上报告警不足以满足性能要求， 而设备可以支 持 one way (单向）方式恢复时钟，那么用户可以通过配置令设备自动进行 two way (双向 )到 one way的切换； 如果用户不支持 one way性能或认为其较差， 则可以选择在算法中加入源有效的判定， 直接自动实现优选时钟源的切换动
作。
下文中将结合附图对本发明实施例进行详细说明。 需要说明的是， 在不 冲突的情况下， 本申请中的实施例及实施例中的特征可以相互任意组合。
本实施例以一个拥有一个备用时钟源的网络上的实现为例进行说明。 结合图 1所示， 在一般的主备时钟源网络中， 1588从时钟设备同时接收 1588时钟源 1和 1588时钟源 2发出的 announce报文， 两个时钟源设备发出 的 announce 4艮文分别通过云 1 网络和云 2网络， 再通过云 3网络到达 1588 从时钟设备。 在 1588从时钟设备上根据 BMC算法决定使用哪个源作为主用 时钟源，而另一个则自动成为备用时钟源（假定 1588时钟源 1优先级较高 )。 当云 1链路不通， 从时钟设备不能够收到 1588时钟源 1发出的 announce报 文时， 则才艮据 BMC算法选中 1588时钟源 2作为主用时钟源。
但是， 如果云 1链路单通， 即 1588时钟源设备 1只能下行发送 announce 报文、 sync报文， 1588时钟源设备 1不能收到从时钟设备发送来的延迟请求 报文， 则， 在从时钟设备上不会发生源切换， 因为根据 BMC 算法计算出来 的 master将一直是时钟源设备 1 ,这就会导致 1588从设备无法与时钟源同步。
如图 2所示， 本实施例方法主要包括以下步骤：
步骤一： 1588从时钟设备收到 1588时钟源 1的 announce和 sync报文； 步骤二： 1588 从时钟设备暂不进行时钟源选择， 但正常向源设备发送 delay— req 4艮文；
步骤三： 1588时钟源设备接收 delay— req报文； 如果收到则转步骤四， 未 收到则转步骤五；
步骤四： 1588时钟源设备向 1588从时钟设备发送 delay— resp报文， 并继 续执行步骤六；
步骤五： 1588时钟源设备没有收到 delay— req报文， 则不发送 delay— resp 报文， 并继续执行步骤六；
步骤六： 1588从时钟设备如果正常收到 delay— resp报文则转步骤七， 否 则转步骤八；
步骤七： 1588从时钟设备进行 announce报文稳定性检测， 判定是否存在 announce报文超时，如果 announce报文收包稳定，则认为时钟源稳定，则 1588 从时钟设备选择将指定源设备加入备选源列表 /有效源列表， 否则转步骤八； 步骤八： 1588从时钟设备选择将指定源设备从备选源列表 /有效源列表中 移除或降级；
步骤九： 按 1588协议规定的 BMC算法进行源设备选择， 返回步骤一。 按以上步骤进行源选择， 当发生云 1网络故障时， 1588从时钟设备就能 够正确重新选择源设备为 1588时钟源设备 2。
此外， 本发明实施例中还提供了一种时钟同步源设备有效性判定装置， 时钟同步源设备有效性判定装置， 应用于从时钟设备， 所述装置包括：
报文接收模块，其设置为接收时钟源设备发送的 announce报文、 sync文， 以及 delay— resp才艮文；
报文发送模块， 其设置为接收到 sync报文时， 向所述时钟源设备发送 delay— req才艮文； 以及
链路检测模块， 其设置为检测所述 announce报文、所述 sync报文和所述 delay— resp报文是否超时，如果均未超时， 则判定所述时钟源设备上下行链路 双向有效。
进一步地， 所述链路检测模块还设置为：
若检测出所述 announce报文和所述 sync报文未超时、 但所述 delay— resp 报文超时， 则判定所述时钟源设备下行链路单向有效；
若检测出所述 announce才艮文、 所述 sync才艮文和所述 delay— resp才艮文均超 时， 则判定所述时钟源设备失效。
进一步地， 所述链路检测模块还设置为：
判定所述时钟源设备上下行链路双向有效时， 将所述时钟源设备加入当 前可见时钟源设备列表；
判定所述时钟源设备下行链路单向有效、 或者失效时， 将所述时钟源设
备从所述当前可见时钟源设备列表中删除、 或者进行失效或降级处理。
进一步地， 所述链路检测模块是设置为在判定所述时钟源设备下行链路 单向有效后， 进行以下失效处理： 上报告警；
或者， 上^艮告警， 同时进行双向到单向模式的转换；
或者， 上报告警， 同时进行时钟源设备的切换。
以上仅为本发明的优选实施案例而已， 并不用于限制本发明， 本发明还 可有其他多种实施例， 在不背离本发明精神及其实质的情况下， 熟悉本领域 的技术人员可根据本发明做出各种相应的改变和变形， 但这些相应的改变和 变形都应属于本发明所附的权利要求的保护范围。
显然， 本领域的技术人员应该明白， 上述的本发明的各模块或各步骤可 以用通用的计算装置来实现， 它们可以集中在单个的计算装置上， 或者分布 在多个计算装置所组成的网络上， 可选地， 它们可以用计算装置可执行的程 序代码来实现， 从而， 可以将它们存储在存储装置中由计算装置来执行， 并 且在某些情况下， 可以以不同于此处的顺序执行所示出或描述的步骤， 或者 将它们分别制作成各个集成电路模块， 或者将它们中的多个模块或步骤制作 成单个集成电路模块来实现。 这样， 本发明不限制于任何特定的硬件和软件 结合。
工业实用性 本发明实施方式利用协议原有报文检测源设备的有效性， 以确保主设备 与从设备之间网络链路正常， 由于利用了协议固有报文类型， 不会额外增加 带宽消耗。 这种方法能够确保网络出现单通等异常情况的时候从设备能够正 确的选择主设备或者进行其他同步方式选择， 而不会发生时钟源选择错误的 问题。
Claims
1、 一种时钟同步源设备有效性判定方法， 包括：
从时钟设备接收时钟源设备发送的通知 (announce)报文和同步 (sync)报 文， 并向所述时钟源设备发送延迟请求 (delay— req)报文；
所述时钟源设备接收到所述 delay_req报文后， 回复延迟响应 (delay_resp) 才艮文； 以及
若所述从时钟设备检测出所述 announce报文、 所述 sync报文和所述 delay— resp报文均未超时， 则判定所述时钟源设备上下行链路双向有效。
2、 如权利要求 1所述的方法， 还包括：
若所述从时钟设备检测出所述 announce报文和所述 sync报文未超时、但 所述 delay— resp报文超时， 则判定所述时钟源设备下行链路单向有效。
3、 如权利要求 2所述的方法， 还包括：
若所述从时钟设备检测出所述 announce报文、 所述 sync报文和所述 delay— resp报文均超时， 则判定所述时钟源设备失效。
4、 如权利要求 2或 3所述的方法， 还包括：
所述从时钟设备判定所述时钟源设备上下行链路双向有效时， 将所述时 钟源设备加入当前可见时钟源设备列表。
5、 如权利要求 3所述的方法， 还包括：
所述从时钟设备判定所述时钟源设备下行链路单向有效、 或者失效时， 将所述时钟源设备从可靠源设备列表中删除、 或者进行失效或降级处理。
6、 如权利要求 2所述的方法， 还包括：
所述从时钟设备判定所述时钟源设备下行链路单向有效后， 进行以下处 理：
上报告警；
或者， 上^艮告警， 同时进行双向到单向模式的转换；
或者， 上报告警， 同时进行时钟源设备的切换。
7、 一种时钟同步源设备有效性判定装置， 其特征在于， 应用于从时钟设 备， 所述装置包括：
报文接收模块， 其设置为接收时钟源设备发送的通知（announce )报文、 同步（ sync )报文， 以及延迟响应 （ delay_resp )报文；
报文发送模块， 其设置为接收到 sync报文时， 向所述时钟源设备发送延 迟请求（delay_req )报文； 以及
链路检测模块， 其设置为检测所述 announce报文、所述 sync报文和所述 delay— resp报文是否超时，如果均未超时， 则判定所述时钟源设备上下行链路 双向有效。
8、 如权利要求 7所述的装置， 其中， 所述链路检测模块还设置为： 若检测出所述 announce 4艮文和所述 sync 4艮文未超时、 但所述 delay— resp 报文超时， 则判定所述时钟源设备下行链路单向有效； 以及
若检测出所述 announce才艮文、 所述 sync才艮文和所述 delay— resp才艮文均超 时， 则判定所述时钟源设备失效。
9、 如权利要求 8所述的装置， 其中， 所述链路检测模块还设置为： 判定所述时钟源设备上下行链路双向有效时， 将所述时钟源设备加入当 前可见时钟源设备列表； 以及
判定所述时钟源设备下行链路单向有效、 或者失效时， 将所述时钟源设 备从所述当前可见时钟源设备列表中删除、 或者进行失效或降级处理。
10、 如权利要求 9所述的装置， 其中， 所述链路检测模块是设置为在判 定所述时钟源设备下行链路单向有效后， 进行以下失效处理： 上报告警；
或者， 上^艮告警， 同时进行双向到单向模式的转换；
或者， 上报告警， 同时进行时钟源设备的切换。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110309599.3A CN102355346B (zh) | 2011-10-13 | 2011-10-13 | 一种时钟同步源设备有效性判定方法及装置 |
| CN201110309599.3 | 2011-10-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2013053256A1 true WO2013053256A1 (zh) | 2013-04-18 |
Family
ID=45578845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/CN2012/079025 WO2013053256A1 (zh) | 2011-10-13 | 2012-07-23 | 一种时钟同步源设备有效性判定方法及装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102355346B (zh) |
| WO (1) | WO2013053256A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105897393A (zh) * | 2015-01-26 | 2016-08-24 | 杭州迪普科技有限公司 | 时钟同步方法及装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102355346B (zh) * | 2011-10-13 | 2018-02-09 | 中兴通讯股份有限公司 | 一种时钟同步源设备有效性判定方法及装置 |
| CN104683132A (zh) * | 2013-11-29 | 2015-06-03 | 中兴通讯股份有限公司 | 一种确定备份时钟源的方法及装置 |
| CN104113386B (zh) * | 2014-07-09 | 2017-10-10 | 北京东土科技股份有限公司 | 一种监控以太网时钟同步的方法及装置 |
| CN106896863B (zh) * | 2015-12-18 | 2019-12-06 | 南京南瑞继保电气有限公司 | 一种嵌入式系统自适应对时方法 |
| US10892839B2 (en) | 2016-05-19 | 2021-01-12 | Siemens Aktiengsellschaft | Method for fast reconfiguration of GM clocks in the TSN network by means of an explicit teardown message |
| CN113746586B (zh) * | 2020-05-28 | 2022-12-06 | 华为技术有限公司 | 时钟源管理的方法和装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101262401A (zh) * | 2007-12-28 | 2008-09-10 | 上海自动化仪表股份有限公司 | 一种环形网络中实现网络恢复的方法 |
| CN102006660A (zh) * | 2010-11-26 | 2011-04-06 | 中兴通讯股份有限公司 | 一种时间同步的方法和系统 |
| CN102123024A (zh) * | 2011-03-17 | 2011-07-13 | 中兴通讯股份有限公司 | 一种时钟源设备切换选择方法、系统及装置 |
| CN102355346A (zh) * | 2011-10-13 | 2012-02-15 | 中兴通讯股份有限公司 | 一种时钟同步源设备有效性判定方法及装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008544592A (ja) * | 2005-03-18 | 2008-12-04 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ネットワークノードの同期方法 |
| CN101170373A (zh) * | 2007-11-27 | 2008-04-30 | 上海自动化仪表股份有限公司 | 环网中时钟同步的实现方法 |
| CN101599894B (zh) * | 2008-06-04 | 2013-01-30 | 华为技术有限公司 | 具有时钟信息报文的处理方法、装置及系统 |
| WO2011072442A1 (zh) * | 2009-12-16 | 2011-06-23 | 中兴通讯股份有限公司 | 一种主从时钟通信的方法及系统 |
| CN102215101B (zh) * | 2011-05-31 | 2015-09-16 | 中兴通讯股份有限公司 | 一种时钟同步方法及设备 |
-
2011
- 2011-10-13 CN CN201110309599.3A patent/CN102355346B/zh active Active
-
2012
- 2012-07-23 WO PCT/CN2012/079025 patent/WO2013053256A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101262401A (zh) * | 2007-12-28 | 2008-09-10 | 上海自动化仪表股份有限公司 | 一种环形网络中实现网络恢复的方法 |
| CN102006660A (zh) * | 2010-11-26 | 2011-04-06 | 中兴通讯股份有限公司 | 一种时间同步的方法和系统 |
| CN102123024A (zh) * | 2011-03-17 | 2011-07-13 | 中兴通讯股份有限公司 | 一种时钟源设备切换选择方法、系统及装置 |
| CN102355346A (zh) * | 2011-10-13 | 2012-02-15 | 中兴通讯股份有限公司 | 一种时钟同步源设备有效性判定方法及装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105897393A (zh) * | 2015-01-26 | 2016-08-24 | 杭州迪普科技有限公司 | 时钟同步方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102355346B (zh) | 2018-02-09 |
| CN102355346A (zh) | 2012-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2013053256A1 (zh) | 一种时钟同步源设备有效性判定方法及装置 | |
| US9705735B2 (en) | System and method using RSVP hello suppression for graceful restart capable neighbors | |
| US9154312B2 (en) | Power save proxy in communication networks | |
| US7944815B2 (en) | System and method for network recovery from multiple link failures | |
| WO2012122813A1 (zh) | 一种时钟源设备切换选择方法、系统及装置 | |
| WO2008131624A1 (fr) | Système ethernet réparti et son utilisation pour détection de dysfonctionnement | |
| US9197373B2 (en) | Method, apparatus, and system for retransmitting data packet in quick path interconnect system | |
| JP5867188B2 (ja) | 情報処理装置、輻輳制御方法および輻輳制御プログラム | |
| Ferrari et al. | Virtual synchrony guarantees for cyber-physical systems | |
| KR20160023900A (ko) | 데이터 처리 방법 및 장치 | |
| US20130336117A1 (en) | Distributed processing scheme to support ieee 1588 ptp over multiple ports spanning a lag | |
| JP2013126244A (ja) | パケット通信装置および方法 | |
| WO2012088843A1 (zh) | 双向转发检测方法和系统 | |
| CA3027603A1 (en) | Priority-based wireless collision avoidance and interfering device response | |
| US8630162B2 (en) | Fast flooding based fast convergence architecture | |
| CN102158335B (zh) | 时间同步端口的处理方法及装置 | |
| US8060628B2 (en) | Technique for realizing high reliability in inter-application communication | |
| JP2006229399A (ja) | 通信システム、中継ノード及びそれらに用いる通信方法並びにそのプログラム | |
| EP3984287A1 (en) | A method of waking up a mesh node in a wireless mesh network as well as a related mesh node and a computer program product | |
| WO2011144111A2 (zh) | 链路状态数据库同步检测方法及路由设备 | |
| WO2016065751A1 (zh) | 恢复链路通讯的方法、业务线卡及系统 | |
| WO2014169435A1 (zh) | 一种保护倒换的方法、网络及系统 | |
| JP2014519282A (ja) | パケット経路の信号劣化の検出方法、装置及びシステム | |
| WO2013004140A1 (zh) | 避免端系统地址分发信息协议报文风暴的方法及路由网桥 | |
| WO2008022592A1 (fr) | Procédé de transmission de message d'élagage et routeur |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 12839860 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 12839860 Country of ref document: EP Kind code of ref document: A1 |